KR900010787A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR900010787A
KR900010787A KR1019880017050A KR880017050A KR900010787A KR 900010787 A KR900010787 A KR 900010787A KR 1019880017050 A KR1019880017050 A KR 1019880017050A KR 880017050 A KR880017050 A KR 880017050A KR 900010787 A KR900010787 A KR 900010787A
Authority
KR
South Korea
Prior art keywords
sense amplifiers
memory device
bit line
bit lines
pair
Prior art date
Application number
KR1019880017050A
Other languages
English (en)
Other versions
KR910009444B1 (ko
Inventor
조수인
Original Assignee
안시환
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 안시환, 삼성전자 주식회사 filed Critical 안시환
Priority to KR1019880017050A priority Critical patent/KR910009444B1/ko
Priority to US07/359,128 priority patent/US5111434A/en
Priority to FR8908104A priority patent/FR2640796B1/fr
Priority to DE3923629A priority patent/DE3923629C2/de
Priority to JP1190735A priority patent/JPH0752580B2/ja
Priority to NL8902063A priority patent/NL193295C/nl
Priority to GB8927093A priority patent/GB2227109B/en
Publication of KR900010787A publication Critical patent/KR900010787A/ko
Application granted granted Critical
Publication of KR910009444B1 publication Critical patent/KR910009444B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 접힘 비트라인을 가지는 디램의 회로도, 제3도는 본 발명에 따른 오픈 비트라인을 가지는 디램의 회로도.

Claims (8)

  1. 반도체 다이나믹 램덤 액세스 메모리장치에 있어서, 서로 평행하게 배치된 다수의 비트라인들과, 상기 비트라인들과 교차하는 다수의 워드라인들과, 홀수번째의 비트라인쌍과 상부에서 접속된 다수의 상부 센스증폭기와, 짝수번째의 비트라인쌍과 하부에서 접속된 다수의 하부센스 증폭기와, 상기 홀수번째의 비트라인과 짝수번째의 비트라인과 워드라인의 교차점중 소정의 교차점에 각각 접속된 다수의 메모리 쎌과, 상기 상부센스 증폭기들을 활성화하기위한 상부센스 증폭기들과 접속된 제1래치수단과, 상기 제1래치수단의 활성화시 비활성화되고 상기 제1래치수단 비활성화시 활성화되는 상기 하부 센스증폭기들과 접속된 제2래치수단을 구비함을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 홀수번째 비트라인쌍과 짝수번째 비트라인쌍마다 상기 비트라인 쌍들을 프리차아지하기 위한 다수의 프리차아지 회로를 구비함을 특징으로 하는 반도체 메모리 장치.
  3. 제2항에 있어서, 상기 메모리 쎌들의 각각은 1트랜지스터 1캐패시터 메모리 쎌임을 특징으로 하는 반도체 메모리 장치.
  4. 반도체 다이나믹 램덤 액세스 메모리 장치에 있어서, 행과 열로 배열된 다수의 센스증폭기들과, 하나의 열에 있는 센스증폭기들의 각각과 접속되며 서로 반대의 행방향으로 신장하는 한쌍의 비트라인과 상기 센스증폭기와, 좌우에서 인접한 센스증폭기들의 각각과 접속되며 서로 반대의 행방향으로 상기 한쌍의 비트라인 중 하나와 인접하여 평행하게 행방향으로 신장하는 한쌍의 비트라인과, 상기 비트라인들과 수직하게 배치된 다수의 워드라인과, 상기 비트라인들과 워드라인들 사이의 각각에 소정의 교차점에 접속된 메모리 쎌과 동일 열에 배열된 센스 증폭기들과 접속된 래치수단과, 좌우 최외각의 비트라인들의 각각과 평행한 다수의 더미비트라이들(DBL)을 구비함을 특징으로 하는 반도체 메모리 장치.
  5. 제4항에 있어서, 상기 메모리 쎌은 1트랜지스터 1캐패시터 메모리 쎌임을 특징으로 하는 반도체 메모리 장치.
  6. 제4항에 있어서, 상기 더미 비트라인에는 일정전압이 인가됨을 특징으로 하는 반도체 메모리 장치.
  7. 반도체 다이나믹 랜덤 액세스 메모리 장치에 있어서, 서로 평행하게 배치된 다수의 비트라인들과, 교차하는 다수의 워드라인들과 상기의 교차점들중 소정의 교차점에 접속된 다수의 메모리쎌과, 홀수번째 비트라인쌍과 접속된 다수의 센스증폭기와, 짝수번째 비트라인쌍과 접속된 다수의 센스증폭기로 구성되어 홀수번째 비트 라인쌍들이 활성화되면 짝수번째 비트라인쌍과 비활성화된 상태로 있도록 하며 그 역도 마찬가지가 되도록 한 반도체 장치.
  8. 제7항에 있어서, 워드라인이 접속되어 선택된 메모리쎌만이 활성화되어 이에 접속된 센스증폭기들이 활성화되도록 구성된 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880017050A 1988-12-20 1988-12-20 반도체 메모리 장치 KR910009444B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019880017050A KR910009444B1 (ko) 1988-12-20 1988-12-20 반도체 메모리 장치
US07/359,128 US5111434A (en) 1988-12-20 1989-05-31 Semiconductor memory device
FR8908104A FR2640796B1 (fr) 1988-12-20 1989-06-19 Dispositif de memoire a semi-conducteurs
DE3923629A DE3923629C2 (de) 1988-12-20 1989-07-17 DRAM-Halbleiterbaustein
JP1190735A JPH0752580B2 (ja) 1988-12-20 1989-07-25 半導体メモリ装置
NL8902063A NL193295C (nl) 1988-12-20 1989-08-14 Dynamische halfgeleidergeheugeneenheid.
GB8927093A GB2227109B (en) 1988-12-20 1989-11-30 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880017050A KR910009444B1 (ko) 1988-12-20 1988-12-20 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR900010787A true KR900010787A (ko) 1990-07-09
KR910009444B1 KR910009444B1 (ko) 1991-11-16

Family

ID=19280403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880017050A KR910009444B1 (ko) 1988-12-20 1988-12-20 반도체 메모리 장치

Country Status (7)

Country Link
US (1) US5111434A (ko)
JP (1) JPH0752580B2 (ko)
KR (1) KR910009444B1 (ko)
DE (1) DE3923629C2 (ko)
FR (1) FR2640796B1 (ko)
GB (1) GB2227109B (ko)
NL (1) NL193295C (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345420A (en) * 1986-10-27 1994-09-06 Seiko Epson Corporation Semiconductor memory device
JPH0834058B2 (ja) * 1990-03-19 1996-03-29 シャープ株式会社 半導体メモリ装置
JPH07113904B2 (ja) * 1990-04-11 1995-12-06 株式会社東芝 メモリ・アクセス装置
DE69121503T2 (de) * 1990-09-29 1997-02-13 Nippon Electric Co Halbleiterspeicheranordnung mit einer rauscharmen Abfühlstruktur
JP2719237B2 (ja) * 1990-12-20 1998-02-25 シャープ株式会社 ダイナミック型半導体記憶装置
KR940007639B1 (ko) * 1991-07-23 1994-08-22 삼성전자 주식회사 분할된 입출력 라인을 갖는 데이타 전송회로
US5831467A (en) * 1991-11-05 1998-11-03 Monolithic System Technology, Inc. Termination circuit with power-down mode for use in circuit module architecture
EP0541288B1 (en) * 1991-11-05 1998-07-08 Fu-Chieh Hsu Circuit module redundacy architecture
US5498990A (en) * 1991-11-05 1996-03-12 Monolithic System Technology, Inc. Reduced CMOS-swing clamping circuit for bus lines
US5576554A (en) * 1991-11-05 1996-11-19 Monolithic System Technology, Inc. Wafer-scale integrated circuit interconnect structure architecture
JPH05242672A (ja) * 1992-02-04 1993-09-21 Nec Corp 半導体ダイナミックメモリ
KR950005095Y1 (ko) * 1992-03-18 1995-06-22 문정환 양방향성 그로벌 비트 라인을 갖는 dram
WO1994003901A1 (en) * 1992-08-10 1994-02-17 Monolithic System Technology, Inc. Fault-tolerant, high-speed bus system and bus interface for wafer-scale integration
US5655113A (en) 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
US5748554A (en) * 1996-12-20 1998-05-05 Rambus, Inc. Memory and method for sensing sub-groups of memory elements
JP3221428B2 (ja) * 1999-02-12 2001-10-22 日本電気株式会社 ラッチ型センスアンプ回路
GB2363231B (en) * 1999-09-24 2002-05-08 Clearspeed Technology Ltd Memory devices
JP5034133B2 (ja) * 2000-02-29 2012-09-26 富士通セミコンダクター株式会社 半導体記憶装置
US7500075B1 (en) 2001-04-17 2009-03-03 Rambus Inc. Mechanism for enabling full data bus utilization without increasing data granularity
US6825841B2 (en) * 2001-09-07 2004-11-30 Rambus Inc. Granularity memory column access
JP4677167B2 (ja) * 2002-09-20 2011-04-27 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｄｒａｍ回路とその動作方法
US7274612B2 (en) * 2003-09-19 2007-09-25 International Business Machines Corporation DRAM circuit and its operation method
US8190808B2 (en) * 2004-08-17 2012-05-29 Rambus Inc. Memory device having staggered memory operations
US7280428B2 (en) 2004-09-30 2007-10-09 Rambus Inc. Multi-column addressing mode memory system including an integrated circuit memory device
US8595459B2 (en) * 2004-11-29 2013-11-26 Rambus Inc. Micro-threaded memory
KR100694968B1 (ko) * 2005-06-30 2007-03-14 주식회사 하이닉스반도체 비휘발성 메모리 장치와 그것의 멀티-페이지 프로그램,독출 및 카피백 프로그램 방법
US20070260841A1 (en) 2006-05-02 2007-11-08 Hampel Craig E Memory module with reduced access granularity
US20080043736A1 (en) * 2006-08-18 2008-02-21 Drivecam, Inc. Data Transfer System and Method
US8055958B2 (en) * 2008-12-11 2011-11-08 Samsung Electronics Co., Ltd. Replacement data storage circuit storing address of defective memory cell
US9268719B2 (en) 2011-08-05 2016-02-23 Rambus Inc. Memory signal buffers and modules supporting variable access granularity
WO2015170220A1 (en) * 2014-05-09 2015-11-12 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
US11068639B2 (en) * 2018-10-19 2021-07-20 Arm Limited Metal layout techniques

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4208730A (en) * 1978-08-07 1980-06-17 Rca Corporation Precharge circuit for memory array
US4287576A (en) * 1980-03-26 1981-09-01 International Business Machines Corporation Sense amplifying system for memories with small cells
JPS5951075B2 (ja) * 1980-03-31 1984-12-12 富士通株式会社 半導体記憶装置
JPS57208691A (en) * 1981-06-15 1982-12-21 Mitsubishi Electric Corp Semiconductor memory
JPS5880189A (ja) * 1981-11-05 1983-05-14 Fujitsu Ltd 半導体記憶装置
JPS5880188A (ja) * 1981-11-05 1983-05-14 Fujitsu Ltd 半導体記憶装置
JPH0766659B2 (ja) * 1986-01-30 1995-07-19 三菱電機株式会社 半導体記憶装置
JPS6363196A (ja) * 1986-09-02 1988-03-19 Fujitsu Ltd 半導体記憶装置
JPS63161596A (ja) * 1986-12-25 1988-07-05 Nec Corp 半導体記憶装置
JPS63205897A (ja) * 1987-02-20 1988-08-25 Matsushita Electric Ind Co Ltd 半導体記憶装置
JPS63257994A (ja) * 1987-04-15 1988-10-25 Nec Corp 半導体記憶装置
JPS6488993A (en) * 1987-09-29 1989-04-03 Nec Corp Semiconductor memory
JPH01171195A (ja) * 1987-12-25 1989-07-06 Sony Corp メモリ装置
JPH01189097A (ja) * 1988-01-22 1989-07-28 Mitsubishi Electric Corp 半導体記憶装置

Also Published As

Publication number Publication date
KR910009444B1 (ko) 1991-11-16
FR2640796B1 (fr) 1994-09-23
JPH02177193A (ja) 1990-07-10
GB8927093D0 (en) 1990-01-31
GB2227109A (en) 1990-07-18
DE3923629C2 (de) 1994-04-21
NL193295B (nl) 1999-01-04
FR2640796A1 (fr) 1990-06-22
NL8902063A (nl) 1990-07-16
GB2227109B (en) 1993-10-13
US5111434A (en) 1992-05-05
DE3923629A1 (de) 1990-06-28
NL193295C (nl) 1999-05-06
JPH0752580B2 (ja) 1995-06-05

Similar Documents

Publication Publication Date Title
KR900010787A (ko) 반도체 메모리 장치
US5416734A (en) Bit line structure for semiconductor memory device
US4700328A (en) High speed and high efficiency layout for dram circuits
US8218386B2 (en) Embedded memory databus architecture
KR910010519A (ko) 반도체 메모리 회로장치
KR910019198A (ko) 반도체메모리셀
KR910005307A (ko) 비트라인 접촉영역과 스토레이지 캐패시터 접촉영역을 갖는 반도체 메모리 장치
US6191990B1 (en) Semiconductor integrated circuit device having stabilizing capacitors connected between power lines of main amplifiers
KR910003663A (ko) 다이나믹형 반도체메모리장치
KR880010421A (ko) 오픈 비트선 구조를 가지는 다이나믹형 랜덤 억세스 메모리
KR920001536A (ko) 반도체기억장치
KR850007158A (ko) 반도체 메모리 장치
KR960009946B1 (ko) 반도체 메모리 디바이스
KR950020732A (ko) 다이나믹 반도체 기억장치
KR910016000A (ko) 다이내믹 랜덤 억세스 메모리 디바이스
KR940007880A (ko) 접지선에 접속된 메모리 셀을 포함한 개량된 반도체 메모리장치
KR100512212B1 (ko) 반도체메모리장치
KR920017108A (ko) 다이내믹 랜덤 억세스 메모리 디바이스
US5862072A (en) Memory array architecture and method for dynamic cell plate sensing
KR920701977A (ko) 검지 및 리프레시가 개선된 다이내믹 랜덤 액세스 메모리
KR960038971A (ko) 트리플 포트 반도체 메모리장치
KR950010085A (ko) 다이나믹 랜덤 억세스 메모리
KR920022296A (ko) 다이내믹형 메모리 셀 및 다이내믹형 메모리
JPH0834296B2 (ja) 半導体記憶装置
KR930014607A (ko) 스태택 랜덤 억세스 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081103

Year of fee payment: 18

EXPY Expiration of term