KR920001536A - 반도체기억장치 - Google Patents

반도체기억장치 Download PDF

Info

Publication number
KR920001536A
KR920001536A KR1019910010660A KR910010660A KR920001536A KR 920001536 A KR920001536 A KR 920001536A KR 1019910010660 A KR1019910010660 A KR 1019910010660A KR 910010660 A KR910010660 A KR 910010660A KR 920001536 A KR920001536 A KR 920001536A
Authority
KR
South Korea
Prior art keywords
memory device
semiconductor memory
bit line
storage
reg3
Prior art date
Application number
KR1019910010660A
Other languages
English (en)
Other versions
KR950009389B1 (ko
Inventor
도루 후루야마
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR920001536A publication Critical patent/KR920001536A/ko
Application granted granted Critical
Publication of KR950009389B1 publication Critical patent/KR950009389B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/565—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using capacitive charge storage elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

반도체기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 DRAM의 일부를 나타낸 회로도,
제2도는 제1도의 레지스터의 소자의 일예를 나타낸 회로도,
제3도는 제1도의 레지스터의 소자의 예를 나타낸 회로도.

Claims (8)

  1. 직력접속된 복수의 MOS트랜지스터(Q1~Q4)와 그들의 각 일단에 각각 일단이 접속된 정보기억용 캐패시터(C1~C4)를 구비한 다이나믹형 메모리셀어레이를 갖춘 반도체기억장치에 있어서, 상기 메모리셀로부터 시계열로 독출되는 정보를 일시격납하는 격납수단(REG)을 구비한 것을 특징으로 하는 반도체기억장치.
  2. 제1항에 있어서, 상기 격납수단은, 상기 메모리셀 1개당의 캐패시터수보다 적거나 상기 캐패시터수와 동수의 격납소자(REG1~REG3)를 갖춘 레지스터인 것을 특징으로 하는 반도체기억장치.
  3. 제2항에 있어서, 상기 격납소자(REG1~REG3)가 1트랜지스터.1캐패시터의 다이나믹형 메로리셀로 구성되어 있는 것을 특징으로 하는 반도체기억장치.
  4. 제2항에 있어서, 상기 격납소자(REG1~REG3)가 적층형 메모리셀로 구성되어 있는 것을 특징으로 하는 반도체기억장치.
  5. 제2항에 있어서, 상기 격납소자(REG1~REG3)가 2개의 트랜지스터사이에 1개의 캐패시터가 접속되 다이나믹형 메모리셀로 구성되어 있는 것을 특징으로 하는 반도체기억장치.
  6. 제1항에 있어서, 상기 격납수단은, 상기 메모리셀과 동일한 구조의 메모리셀로 이루어진 것을 특징으로 하는 반도체기억장치.
  7. 제1항에 있어서, 상기 격납수단은, 상기 메모리셀 1개당의 캐패시터수와 동수의 센스앰프(SA1~SA4)가 사용되고, 이 복수개의 센스앰프(SA1~SA4)에 의해 상기 메모리셀의 캐패시터의 기억정보의 독출/기록을 제어함과 더불어 데이터의 일시격납도 행하도록 된 것을 특징으로 하는 반도체기억장치.
  8. 제1항 내지 제7항중 어느 한항에 있어서, 상기 열의 비트선(BL,BL)과 비트선선스앰프(SA)사이에 전송게이트(TG)가 삽입되고, 이 전송게이트(TG)가 선택적으로 온/오프제어됨으로써, 상기 메모리셀의 캐패시터로부터의 정보독출시에는 상기 비트선센스앰프(SA)에 의한 상기 비트선의 충방전을 행하지 않고 지기록(혹은 기록)시에만 상기 비트선센스앰프(SA)에 의한 상기 비트선의 충방전을 행하도록 된 것을 특징으로 하는 반도체기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910010660A 1990-06-27 1991-06-26 반도체기억장치 KR950009389B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP90-166914 1990-06-27
JP02-166914 1990-06-27
JP16691490 1990-06-27
JP03-041316 1991-02-13
JP3041316A JPH07122989B2 (ja) 1990-06-27 1991-02-13 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR920001536A true KR920001536A (ko) 1992-01-30
KR950009389B1 KR950009389B1 (ko) 1995-08-21

Family

ID=26380902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910010660A KR950009389B1 (ko) 1990-06-27 1991-06-26 반도체기억장치

Country Status (5)

Country Link
US (2) US5369612A (ko)
EP (1) EP0463617B1 (ko)
JP (1) JPH07122989B2 (ko)
KR (1) KR950009389B1 (ko)
DE (1) DE69121801T2 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122989B2 (ja) * 1990-06-27 1995-12-25 株式会社東芝 半導体記憶装置
JP2564046B2 (ja) * 1991-02-13 1996-12-18 株式会社東芝 半導体記憶装置
DE69222793T2 (de) * 1991-03-14 1998-03-12 Toshiba Kawasaki Kk Halbleiterspeicheranordnung
US5625602A (en) * 1991-11-18 1997-04-29 Kabushiki Kaisha Toshiba NAND-type dynamic RAM having temporary storage register and sense amplifier coupled to multi-open bit lines
JP3464803B2 (ja) * 1991-11-27 2003-11-10 株式会社東芝 半導体メモリセル
JP3253745B2 (ja) * 1993-04-28 2002-02-04 富士通株式会社 半導体記憶装置
JP3237971B2 (ja) * 1993-09-02 2001-12-10 株式会社東芝 半導体記憶装置
JP3272888B2 (ja) * 1993-12-28 2002-04-08 株式会社東芝 半導体記憶装置
US5555203A (en) * 1993-12-28 1996-09-10 Kabushiki Kaisha Toshiba Dynamic semiconductor memory device
US5452244A (en) * 1994-08-10 1995-09-19 Cirrus Logic, Inc. Electronic memory and methods for making and using the same
JPH08167285A (ja) * 1994-12-07 1996-06-25 Toshiba Corp 半導体記憶装置
JP2783271B2 (ja) * 1995-01-30 1998-08-06 日本電気株式会社 半導体記憶装置
US6512257B2 (en) * 1995-11-09 2003-01-28 Hitachi, Inc. System with meshed power and signal buses on cell array
US6831317B2 (en) * 1995-11-09 2004-12-14 Hitachi, Ltd. System with meshed power and signal buses on cell array
US5663916A (en) * 1996-05-21 1997-09-02 Elonex I.P. Holdings, Ltd. Apparatus and method for minimizing DRAM recharge time
US5936874A (en) 1997-06-19 1999-08-10 Micron Technology, Inc. High density semiconductor memory and method of making
FR2773634B1 (fr) * 1998-01-15 2004-01-02 Sgs Thomson Microelectronics Amelioration des memoires a rafraichissement
US6016390A (en) * 1998-01-29 2000-01-18 Artisan Components, Inc. Method and apparatus for eliminating bitline voltage offsets in memory devices
US7050351B2 (en) * 2003-12-30 2006-05-23 Intel Corporation Method and apparatus for multiple row caches per bank
US6990036B2 (en) 2003-12-30 2006-01-24 Intel Corporation Method and apparatus for multiple row caches per bank
JP4832004B2 (ja) * 2005-06-09 2011-12-07 パナソニック株式会社 半導体記憶装置
TWI596769B (zh) * 2011-01-13 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體儲存裝置
US9978435B1 (en) * 2017-01-25 2018-05-22 Winbond Electronics Corporation Memory device and operation methods thereof

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6807435A (ko) * 1968-05-25 1969-11-27
US3763480A (en) * 1971-10-12 1973-10-02 Rca Corp Digital and analog data handling devices
DE2634089B2 (de) * 1975-08-11 1978-01-05 Schaltungsanordnung zum erfassen schwacher signale
US4225945A (en) * 1976-01-12 1980-09-30 Texas Instruments Incorporated Random access MOS memory cell using double level polysilicon
JPS5848294A (ja) * 1981-09-16 1983-03-22 Mitsubishi Electric Corp Ｍｏｓダイナミツクメモリ
US4669063A (en) * 1982-12-30 1987-05-26 Thomson Components-Mostek Corp. Sense amplifier for a dynamic RAM
US4583382A (en) * 1983-12-21 1986-04-22 Schlage Lock Company Reversible latch assembly with integrated function
JPS60209996A (ja) * 1984-03-31 1985-10-22 Toshiba Corp 半導体記憶装置
JPH0793009B2 (ja) * 1984-12-13 1995-10-09 株式会社東芝 半導体記憶装置
US4648073A (en) * 1984-12-31 1987-03-03 International Business Machines Corporation Sequential shared access lines memory cells
US4683555A (en) * 1985-01-22 1987-07-28 Texas Instruments Incorporated Serial accessed semiconductor memory with reconfigureable shift registers
JPS63149900A (ja) * 1986-12-15 1988-06-22 Toshiba Corp 半導体メモリ
US4980863A (en) * 1987-03-31 1990-12-25 Kabushiki Kaisha Toshiba Semiconductor memory device having switching circuit for coupling together two pairs of bit lines
JPH01134796A (ja) * 1987-11-19 1989-05-26 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US4943944A (en) * 1987-11-25 1990-07-24 Kabushiki Kaisha Toshiba Semiconductor memory using dynamic ram cells
JPH01204298A (ja) * 1988-02-08 1989-08-16 Fujitsu Ltd 半導体記憶回路
JP2682021B2 (ja) * 1988-06-29 1997-11-26 富士通株式会社 半導体メモリ装置
US5091761A (en) * 1988-08-22 1992-02-25 Hitachi, Ltd. Semiconductor device having an arrangement of IGFETs and capacitors stacked thereover
JP2633645B2 (ja) * 1988-09-13 1997-07-23 株式会社東芝 半導体メモリ装置
DE3855180T2 (de) * 1988-10-24 1996-10-02 Toshiba Kawasaki Kk Programmierbarer Halbleiterspeicher
US5172198A (en) * 1989-02-22 1992-12-15 Kabushiki Kaisha Toshiba MOS type semiconductor device
ATE117457T1 (de) * 1989-03-16 1995-02-15 Siemens Ag Integrierter halbleiterspeicher vom typ dram und verfahren zu seinem testen.
JPH0762955B2 (ja) * 1989-05-15 1995-07-05 株式会社東芝 ダイナミック型ランダムアクセスメモリ
JPH02301097A (ja) * 1989-05-15 1990-12-13 Toshiba Corp ダイナミック型ランダムアクセスメモリ
DE4015472C2 (de) * 1989-05-16 1993-12-02 Mitsubishi Electric Corp Speicherzelle und Verfahren zum Herstellen eines dynamischen RAM
JPH0369092A (ja) * 1989-05-16 1991-03-25 Mitsubishi Electric Corp ダイナミックｒａｍ用メモリセル回路
JPH0358377A (ja) * 1989-07-24 1991-03-13 Mitsubishi Electric Corp ダイナミックｒａｍ用メモリセル回路
JPH07122989B2 (ja) * 1990-06-27 1995-12-25 株式会社東芝 半導体記憶装置
JP2660111B2 (ja) * 1991-02-13 1997-10-08 株式会社東芝 半導体メモリセル

Also Published As

Publication number Publication date
US5369612A (en) 1994-11-29
JPH04212780A (ja) 1992-08-04
EP0463617B1 (en) 1996-09-04
US5410505A (en) 1995-04-25
DE69121801D1 (de) 1996-10-10
DE69121801T2 (de) 1997-02-13
KR950009389B1 (ko) 1995-08-21
EP0463617A3 (en) 1993-08-18
JPH07122989B2 (ja) 1995-12-25
EP0463617A2 (en) 1992-01-02

Similar Documents

Publication Publication Date Title
KR920001536A (ko) 반도체기억장치
US8218386B2 (en) Embedded memory databus architecture
KR910019198A (ko) 반도체메모리셀
KR920017109A (ko) 반도체 메모리 셀
KR880006837A (ko) 고성능 디램을 위한 센스 증폭기
KR950015396A (ko) 반도체 불휘발성 기억장치
JP2002093153A5 (ko)
US6757200B2 (en) Semiconductor memory having dual port cell supporting hidden refresh
KR970003204A (ko) 강유전체 기억장치
KR930014588A (ko) 반도체 기억장치
KR920017105A (ko) 반도체 기억 장치
KR920010640A (ko) 강유전성 메모리 디바이스 감지 증폭기용 전치 증폭기
US6297985B1 (en) Cell block structure of nonvolatile ferroelectric memory
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
KR920022292A (ko) 반도체 기억 장치
KR970017613A (ko) 강유전성 반도체 메모리 및 그 억세스 방법
KR920010624A (ko) 반도체기억장치
KR910020728A (ko) 반도체 기억장치의 데이터버스 클램프회로
US5926410A (en) Memory array architecture and method for dynamic cell plate sensing
KR970067366A (ko) 복수 비트 데이타를 기억하는 메모리 셀을 가진 디램
KR950010085A (ko) 다이나믹 랜덤 억세스 메모리
KR920022296A (ko) 다이내믹형 메모리 셀 및 다이내믹형 메모리
KR900008523A (ko) 반도체 메모리 소자
KR970071795A (ko) 싱글 데이타라인을 갖는 반도체 메모리 장치
KR890004324A (ko) 선택적인 행 기입능력을 가진 해독/기입 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100730

Year of fee payment: 16

EXPY Expiration of term