KR970003204A - 강유전체 기억장치 - Google Patents

강유전체 기억장치 Download PDF

Info

Publication number
KR970003204A
KR970003204A KR1019960022191A KR19960022191A KR970003204A KR 970003204 A KR970003204 A KR 970003204A KR 1019960022191 A KR1019960022191 A KR 1019960022191A KR 19960022191 A KR19960022191 A KR 19960022191A KR 970003204 A KR970003204 A KR 970003204A
Authority
KR
South Korea
Prior art keywords
bit line
comparison
cell
read
data
Prior art date
Application number
KR1019960022191A
Other languages
English (en)
Inventor
겐시로 아라세
Original Assignee
오가 노리오
소니 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오가 노리오, 소니 가부시기가이샤 filed Critical 오가 노리오
Publication of KR970003204A publication Critical patent/KR970003204A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 강유전체 기억장치에 관한 것으로서 워드선과, 독출비트선과, 플레이트선과, 게이트전극이 워드선에 접속되고, 소스·드레인전극의 한쪽은 독출비트선에 접속되고, 소스·드레인전극의 다른쪽은 강유전체커패시터의 전극의 한쪽에 접속되고, 강유전체 커패시터의 전극의 다른 쪽은 플레이트선에 접속되는 매트릭스 배열의 메모리셀을 포함하는 메모리어레이와, 데이터독출시에 선택된 워드선내의 각각의 독출셀마다 대응하여 비교독출이 행해지고, 또한 서로 역상의 데이터가 기억된 제1의 비교셀 및 제2의 비교셀과, 상기 독출셀이 접속된 독출비트선마다 대응하고, 상기 독출비트선과 상기 제1의 비교셀이 접속된 제1의 비교비트선과의 사이의 전위차를 비교증폭하는 제1의 센스앰프와, 상기 독출비트선과 상기 제2의 비교셀이 접속된 제2의 비교비트선과의 사이의 전위차를 비교증폭하는 제2의 센스앰프와를 가진다.

Description

강유 전체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 관한 강유전체 기억장치에 있어서 제1의 실시예를 나타낸 회로도.

Claims (10)

  1. 워드선과, 독출비트선과, 플레이트선과, 게이트전극이 워드선에 접속되고, 소스·드레인전극의 한쪽의 독출비트선에 접속되고, 소스·드레인전극의 다른쪽은 강유전체커패시터의 전극의 한쪽에 접속되고, 강유전체 커패시터의 전극의 다른 쪽은 플레이트선에 접속되는 매트릭스배열의 메모리셀을 포함하는 메모리어레와, 데이터독출시에 선택된 워드선내의 각각의 독출셀마다 대응하여 비교독출이 행해지고, 또한 서로 역상의 데이터가 기억된 제1의 비교셀 및 제2의 비교셀과, 상기 독출셀이 접속된 독출비트선마다 대응하고, 상기 독출비트선과 상기 제1의 비교셀이 접속된 제1의 비교비트선과의 사이의 전위차를 비교증폭하는 제1의 센스앰프와, 상기 돌출비트선과 상기 제2의 비교셀이 접속된 제2의 비교비트선과의 사이의 전위차를 비교증폭하는 제2의 센스앰프와를 가지는 강유전체 기억장치.
  2. 제1항에 있어서, 데이터독출시에, 상기 독출셀의 데이터를 상기 독출비트선에, 상기 제1의 비교셀의 데이터를 상기 제1의 비교비트선에, 상기 제2의 비교셀의 데이터를 상기 제2의 비교비트선에 동시병렬적으로 독출하고, 상기 독출셀의 데이터가 상기 제1의 비교셀의 데이터와 서로 역상(逆相)이고 상기 제2의 비교셀의 데이터와 서로 동상(同相)인 경우에는, 상기 제1의 센스앰프의 비교증폭결과에 의하여 상기 독출셀의 데이터가 독출되고, 상기 독출셀의 데이터가 상기 제1의 비교셀의 데이터와 서로 동상이고 상기 제2의 비교셀의 데이터와 서로 역상인 경우에는 상기 제2의 센스앰프의 비교증폭결과에 의하여 상기 독출셀의 데이터가 독출되는 강유전체 기억장치.
  3. 제1항에 있어서, 각각의 비트선마다 대응하여 상기 제1 또는 제2의 비교셀의 어느 한쪽이 배설된 절반(折半)비트선구조를 이루는 1쌍의 메모리어레이를 가지고, 상기 1쌍의 메모리어레이는 상기 제1의 센스앰프 및 상기 제2의 센스앰프를 사이에 두고 각각 서로 대면하는 방향으로 배치되고, 상기 데이터독출시에, 상기 1쌍의 메모리어레이의 어느 한쪽의 메모리어레이가 선택되어 독출셀의 데이터가 독출되는 강유전체 기억장치.
  4. 제1항에 있어서, 상기 독출비트선은 상기 선택된 메모리어레이내의 독출셀이 접속되어 있는 비트선이고, 상기 제1의 비교비트선 및 상기 제1의 비교셀은 상기 독출비트선의 절반방향으로 인접한 비트선 및 당해 비트선에 접속되어 있는 비교셀이고, 상기 제2의 비교비트선 및 상기 제2의 비교셀은 상기 선택되지 않은 메모리어레이내에 있어서 상기 제1의 비교비트선이 연재하는 방향으로 대향배치된 비트선 및 당해 비트선에 접속되어 있는 비교셀인 강유전체 기억장치.
  5. 제1항에 있어서, 상기 독출비트선은 상기 선택된 메모리어레이내의 독출셀이 접속되어 있는 비트선이고,상기 제1의 비교비트선 및 상기 제1의 비교셀은 상기 선택되지 않은 메모리어레이내에 있어야 상기 독출비트선이 연재하는 방향으로 대향배치된 비트선 및 당해 비트선에 접속되어 있는 비교셀이고, 상기 제2의 비교비트선 및 상기 제2의 비교셀은 상기 제1의 비교비트선의 절반방향으로 인접한 비트선 및 당해 비트선에 접속되어 있는 비교셀인 강유전체 기억장치.
  6. 제1항에 있어서, 상기 제1의 센스앰프 및 상기 제2의 센스앰프는 각각 상기 독출비트선과 상기 제1의 비교비트선 또는 상기 제2의 비교비트선과의 사이의 전위차를 비교증폭하는 래치형 센스앰프인 강유전체 기억장치.
  7. 제1항에 있어서, 상기 제1의 비교셀 및 제2의 비교셀은 각각의 워드선과 비트선에 접속된 1개의 선택트랜지스터와, 한쪽의 전극이 상기 선택트랜지스터에 접속된 1개의 강유전체 커패시터와, 상기 강유전체 커패시터와 상기 선택트랜지스터와의 접속부를 소정의 제1의 전위 또는 제2의 전위에 접속하는 접속수단을 가지는 강유전체 기억장치.
  8. 제1항에 있어서, 상기 데이터독출 전에, 상기 제1의 비교셀을 상기 제1의 전위에 접속함으로써 상기 제1의 비교셀에 원하는 데이터의 기입이 행해지고, 상기 제2의 비교셀을 상기 제2의 전위에 접속함으로써 상기제2의 비교셀에 원하는 데이터의 기입이 행해지는 강유전체 기억장치.
  9. 제1항에 있어서, 상기 메모리셀과 상기 비교셀과는 동일 사이즈인 강유전체 기억장치.
  10. 제1항에 있어서, DRAM모드 또는 강유전체모드 중 어느 하나의 모드에서 선택적으로 동작가능하고, DRAM모드의 경우에는 메모리셀의 강유전체 커패시터의 전하축적량에 따라서 데이터의 판정을 행하는 강유전체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960022191A 1995-06-20 1996-06-19 강유전체 기억장치 KR970003204A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-153554 1995-06-20
JP7153554A JPH097377A (ja) 1995-06-20 1995-06-20 強誘電体記憶装置

Publications (1)

Publication Number Publication Date
KR970003204A true KR970003204A (ko) 1997-01-28

Family

ID=15565047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960022191A KR970003204A (ko) 1995-06-20 1996-06-19 강유전체 기억장치

Country Status (3)

Country Link
US (1) US5663904A (ko)
JP (1) JPH097377A (ko)
KR (1) KR970003204A (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852571A (en) * 1997-03-14 1998-12-22 Micron Technology, Inc. Nonvolatile ferroelectric memory with folded bit line architecture
KR100256226B1 (ko) * 1997-06-26 2000-05-15 김영환 레퍼런스 전압 발생 장치
JP3196824B2 (ja) * 1997-07-16 2001-08-06 日本電気株式会社 強誘電体メモリ装置
US5959878A (en) * 1997-09-15 1999-09-28 Celis Semiconductor Corporation Ferroelectric memory cell with shunted ferroelectric capacitor and method of making same
US5880989A (en) * 1997-11-14 1999-03-09 Ramtron International Corporation Sensing methodology for a 1T/1C ferroelectric memory
US5969980A (en) * 1997-11-14 1999-10-19 Ramtron International Corporation Sense amplifier configuration for a 1T/1C ferroelectric memory
US6028783A (en) * 1997-11-14 2000-02-22 Ramtron International Corporation Memory cell configuration for a 1T/1C ferroelectric memory
US5956266A (en) * 1997-11-14 1999-09-21 Ramtron International Corporation Reference cell for a 1T/1C ferroelectric memory
US5986919A (en) * 1997-11-14 1999-11-16 Ramtron International Corporation Reference cell configuration for a 1T/1C ferroelectric memory
US6002634A (en) * 1997-11-14 1999-12-14 Ramtron International Corporation Sense amplifier latch driver circuit for a 1T/1C ferroelectric memory
US20050122765A1 (en) * 1997-11-14 2005-06-09 Allen Judith E. Reference cell configuration for a 1T/1C ferroelectric memory
US5978251A (en) * 1997-11-14 1999-11-02 Ramtron International Corporation Plate line driver circuit for a 1T/1C ferroelectric memory
US5995406A (en) * 1997-11-14 1999-11-30 Ramtron International Corporation Plate line segmentation in a 1T/1C ferroelectric memory
US5892728A (en) * 1997-11-14 1999-04-06 Ramtron International Corporation Column decoder configuration for a 1T/1C ferroelectric memory
KR100275336B1 (ko) * 1997-12-24 2000-12-15 김영환 강유전체 메모리 장치의 기준전압발생기
KR100275107B1 (ko) * 1997-12-30 2000-12-15 김영환 강유전체메모리장치및그구동방법
JP3780713B2 (ja) * 1998-08-25 2006-05-31 富士通株式会社 強誘電体メモリ、強誘電体メモリの製造方法及び強誘電体メモリの試験方法
KR100338552B1 (ko) * 1999-07-28 2002-05-27 윤종용 불휘발성 강유전체 랜덤 액세스 메모리 장치 및 그것의 데이터읽기 방법
KR100407578B1 (ko) * 2001-01-08 2003-12-01 삼성전자주식회사 강유전체 메모리 장치
JP3563373B2 (ja) * 2001-06-14 2004-09-08 株式会社日本フォトサイエンス 放電灯および紫外線照射装置並びにその運用方法
US6522570B1 (en) 2001-12-13 2003-02-18 Micron Technology, Inc. System and method for inhibiting imprinting of capacitor structures of a memory
KR100772686B1 (ko) * 2004-10-30 2007-11-02 주식회사 하이닉스반도체 저전압용 반도체 메모리 장치
US7397696B1 (en) * 2004-12-28 2008-07-08 Spansion Llc Current sensing architecture for high bitline voltage, rail to rail output swing and Vcc noise cancellation
JP4147536B2 (ja) * 2005-06-22 2008-09-10 セイコーエプソン株式会社 強誘電体メモリ装置及び表示用駆動ｉｃ
NZ548528A (en) * 2006-07-14 2009-02-28 Arc Innovations Ltd Text encoding system and method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0713877B2 (ja) * 1988-10-19 1995-02-15 株式会社東芝 半導体メモリ
KR930002470B1 (ko) * 1989-03-28 1993-04-02 가부시키가이샤 도시바 전기적인 독출/기록동작이 가능한 불휘발성 반도체기억장치 및 그 정보독출방법
JP3278981B2 (ja) * 1993-06-23 2002-04-30 株式会社日立製作所 半導体メモリ

Also Published As

Publication number Publication date
US5663904A (en) 1997-09-02
JPH097377A (ja) 1997-01-10

Similar Documents

Publication Publication Date Title
KR970003204A (ko) 강유전체 기억장치
US8218386B2 (en) Embedded memory databus architecture
KR100314491B1 (ko) 반도체 기억 장치
KR920001549A (ko) 반도체기억장치 및 그 독출, 기록, 동작방법
GB2318230A (en) A ferroelectric memory device and a nondestructive accessing method thereof
US5668753A (en) Ferroelectric memory and method for controlling operation of the same
US6363003B1 (en) Ferroelectric memory device
KR920001536A (ko) 반도체기억장치
US6297985B1 (en) Cell block structure of nonvolatile ferroelectric memory
JP4015968B2 (ja) 強誘電体メモリ
JP3487753B2 (ja) 半導体記憶装置
US4287576A (en) Sense amplifying system for memories with small cells
US6147896A (en) Nonvolatile ferroelectric memory using selective reference cell
US6950361B2 (en) Nonvolatile semiconductor memory device using ferroelectric capacitor
JP3817409B2 (ja) 集積化メモリ
US6262909B1 (en) Ferroelectric memory device
JP2828530B2 (ja) 不揮発性記憶装置
KR100457745B1 (ko) 다중로오 구동장치
KR100478229B1 (ko) 강유전체 메모리 셀의 연결방법 및 그 연결방법에 의한강유전체 메모리
SU1376118A1 (ru) Накопитель дл оперативного запоминающего устройства
JPH0713847B2 (ja) 半導体記憶装置
JPH0575072A (ja) 不揮発性記憶装置
JPH0366090A (ja) メモリ回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid