KR940007880A - 접지선에 접속된 메모리 셀을 포함한 개량된 반도체 메모리장치 - Google Patents

접지선에 접속된 메모리 셀을 포함한 개량된 반도체 메모리장치 Download PDF

Info

Publication number
KR940007880A
KR940007880A KR1019930019668A KR930019668A KR940007880A KR 940007880 A KR940007880 A KR 940007880A KR 1019930019668 A KR1019930019668 A KR 1019930019668A KR 930019668 A KR930019668 A KR 930019668A KR 940007880 A KR940007880 A KR 940007880A
Authority
KR
South Korea
Prior art keywords
substrate
memory cells
memory cell
ground
ground line
Prior art date
Application number
KR1019930019668A
Other languages
English (en)
Inventor
히로타다 구리야마
요시오 코노
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR940007880A publication Critical patent/KR940007880A/ko
Priority to KR1019970063600A priority Critical patent/KR100229861B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay

Abstract

스태틱 랜덤 액세스 메모리(SRAM)에서 개량된 회로를 포함한다.
하나의 행의 메모리셀(M51~M58)은 접지선(GL1)에 접지된다. 또다른 하나의 행의 메모리셀(M61~M68)은 접지선(GL2)에 접지된다. 워드선(WL2,WL3)은 2개행의 메모리셀에 열마다 교호로 접속된다.
판독동작에 있어서, 하나의 워드선(WL2)이 활성화되면, 메모리셀로부터 2개의 접지선으로 전류가 흐른다. 하나의 접지선에 흐르는 전류의 총합이 감소되므로, 접지선에서의 전위상승이 방지되고, 따라서 데이터의 파괴가 방지된다.

Description

접지선에 접속된 메모리셀을 포함한 개량된 반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 하나의 실시예에서 메모리셀 어레이에 대한 개략적인 블록도,
제4도는 제1도에 표시된 메모리셀의 반도체 기판상의 레이아웃도,
제5도는 본 발명의 또하나의 실시예에서 메모리셀 어레이에 대한 개략적인 블록도.

Claims (18)

  1. 반도체기판(100)과, 상기 기판상에서 행 및 열에 배치된 복수의 메모리셀(M41~M78)을 포함한 메모리셀어레이와, 상기 기판상에서 전계효과 트랜지스터(101,102)를 구비한 열방향의 제1및 제2의 접지선(GNDLa, GNDLb)으로 경계되는 각 상기 메모리셀과, 상기 기판상에서 행방향으로 형성되어 상기의 메모리셀에 접속된 제3접지선(GL1)과, 상기 기판상에서 행방향으로 형성되어 상기의 메모리셀에 접속된 워드선(WL2)과 상기의 워드선에 접속되어 이웃한 행에 교호로 위치한 복수의 연속된 메모리셀쌍을 포함하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기의 제3접지선은 상기 기판상에 형성된 전도층(GL1,230)을 포함하고, 상기의 전계효과 트랜지스터는 상기 기판내에 형성된 활성화영역(AR)을 포함하며, 상기의 전도층은 상기의 메모리셀내의 상기의 활성화영역에 접속되는 반도체 메모리장치.
  3. 제1항에 있어서, 상기의 워드선은 복수로 형성되고, 이웃한 워드선(WL2,WL3)은 상기 기판상에 서로 교차하는 반도체 메모리장치.
  4. 제3항에 있어서, 상기의 이웃한 워드선은 상기 기판상에서 서로 교차하는 제1및 제2의 폴리실리콘배선(212,222)을 포함하는 반도체 메모리장치.
  5. 제1항에 있어서, 상기의 제1및 제2접지선은 접지된 메탈(metal)배선을 포함하고, 상기의 제3접지선은 상기의 제1접지선에 접속된 한쪽단 및 상기의 제2접지선에 접속된 다른 한쪽단을 가지는 반도체 메모리장치.
  6. 제2항에 있어서, 상기의 전도층은 상기 기판상에 형성된 제3폴리실리콘 배선(GL1,230)을 포함하는 반도체 메모리장치.
  7. 제1항에 있어서, 상기의 워드선에 접속된 복수의 연속된 메모리셀상은 이웃하는 행에 열과 열이 교호로 위치하는 반도체 메모리장치.
  8. 제1항에 있어서, 상기의 워드선에 접속된 복수의 연속된 메모리셀상은 이웃하는 행에 2열과 2열이 교호로 위치하는 반도체 메모리장치.
  9. 제1항에 있어서, 상기의 반도체 메모리장치는 스태틱 랜덤 액세스 메모리장치(100)인 반도체 메모리장치.
  10. 반도체기판(100)과, 상기 기판상에서 행 및 열에 배치된 복수의 메모리 셀(M41~M78)을 포함하는 메모리셀 어레이와, 열방향의 제1및 제2의 접지선(GNDLa, GNDLb)으로 경계되는 각 상기 메모리셀과, 상기 기판상에서 행방향으로 형성되어 상기의 메모리셀에 접속된 제3접지선(GL1)과, 상기 기판상에서 행방향으로 형성되어 상기의 메모리셀에 접속된 워드선(WL2)와, 이웃한 행에 교호로 위치하는 홀수번째열의 메모리셀 및 짝수번째열의 메모리셀을 구비한 연속된 메모리셀을 포함하는 반도체 메모리장치.
  11. 반도체기판(100)과, 상기 기판상에서 행 및 열에 배치된 복수의 메모리셀(M41~M78)을 포함하는 메모리셀 어레이와, 열방향의 제1및 제2의 접지선(GNDLa, GNDLb)으로 경계되는 각 상기 메모리셀과, 상기 기판상에서 행방향으로 형성되어 상기의 메모리셀에 접속된 워드선(WL1)과, 상기 기판상에서 행방향으로 형성되어 상기의 메모리셀에 접속된 제3접지선(GL1a)과, 상기의 제3접지선에 접속되어 이웃한 행에 교호로 위치한 복수의 연속된 메모리셀쌍을 포함하는 반도체 메모리장치.
  12. 제11항에 있어서, 상기 제3접지선은 복수로 형성되고, 이웃한 제3접지선은 상기 기판상에 서로 교차하는 반도체 메모리장치.
  13. 제12항에 있어서, 상기의 이웃한 제3접지선은 상기의 기판상에 서로 교차하는 제1및 제2의 전도층(224,232)을 포함하는 반도체 메모리장치.
  14. 제11항에 있어서, 상기의 제1및 제2의 접지선은 접지된 메탈(metal)배선을 포함하고, 상기의 제3접지선은 상기의 제1접지선에 접속된 다른 한쪽단을 가지는 반도체 메모리장치.
  15. 행 및 열에 배치된 복수의 메모리셀(M81~M114)을 구비한 메모리셀 어레이와, 상기의 메모리셀 어레이내에서 대응행의 상기 메모리셀에 각각 접속된 복수의 접지선(GL1~GL4)과, 상기의 메모리셀 어레이내에 대각선 방향으로 정열된 대응 메모리셀에 각각 접속된 복수의 경사진 워드선(WL20)을 포함하는 반도체 메모리장치.
  16. 제15항에 있어서, 상기의 각 경사진 워드선은 각각 서로 교호로 배치되고 각각 서로 직렬로 접속되는 복수의 제1전도(WL21~WL24)과 복수의 제2도전층(226~228)을 포함하는 반도체 메모리장치.
  17. 반도체기판(100)과, 상기 기판상에서 행 및 열에 배치된 복수의 메모리 셀(M41~M78)을 포함하는 메모리셀 어레이와, 열방향의 제1및 제2의 접지선(GNDLa, GNDLb)으로 경계되는 각 상기 메모리셀과, 상기 기판상에서 행방향으로 형성되어 상기의 메모리셀에 접속된 제3접지선(GL1)과, 상기 기판상에서 행방향으로 상기의 제1및 제2의 접지선사이에 형성되어 상기의 메모리셀에 접속된 워드선(WL12)과, 상기의 워드선에 접속되어 이웃한 행에 교호로 위치한 워드선내의 상기 제1접지선쪽의 끝부분에 있는 두 연속된 메모리셀 및 이웃한 행에 교호로 위치한 워드선내의 상기 제2접지선쪽의 끝부분에 있는 두 연속된 메모리 셀을 구비한 연속된 메모리셀을 포함하는 반도체 메모리장치.
  18. 반도체기판(100)과, 상기 기판상에서 행 및 열에 배치된 복수의 메모리 셀(M61~M78)과, 열방향의 제1및 제2의 접지선(GNDLa, GNDLb)으로 경계되는 각 상기 메모리셀과, 상기 기판상에서 행방향으로 형성되어 상기의 메모리셀에 접속된 제1및 제2의 워드선(WL1,WL2)과, 상기 기판상에서 행방향으로 형성되어 상기의 메모리셀에 접속된 제3접지선(GL1a)과, 상기의 제3접지선에 접속되어 이웃한 행에 교호로 위치한 제3접지선내의 상기 제1접지선쪽의 끝부분에 있는 두 연속된 메모리 셀 및 이웃한 행에 교호로 위치한 제3접지선내의 상기 제2접지선쪽의 끝부분에 있는 두 연속된 메모리셀을 구비한 연속된 메모리셀을 포함하는 반도체 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930019668A 1992-09-28 1993-09-24 접지선에 접속된 메모리 셀을 포함한 개량된 반도체 메모리장치 KR940007880A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970063600A KR100229861B1 (ko) 1992-09-28 1997-11-27 접지선에 접속된 메모리셀을 포함한 개량된 반도체 메모리 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP04257840A JP3086757B2 (ja) 1992-09-28 1992-09-28 スタティックランダムアクセスメモリ
JP92-257840 1992-09-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1019970063600A Division KR100229861B1 (ko) 1992-09-28 1997-11-27 접지선에 접속된 메모리셀을 포함한 개량된 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR940007880A true KR940007880A (ko) 1994-04-28

Family

ID=17311877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930019668A KR940007880A (ko) 1992-09-28 1993-09-24 접지선에 접속된 메모리 셀을 포함한 개량된 반도체 메모리장치

Country Status (5)

Country Link
US (3) US5379247A (ko)
EP (2) EP0591819A1 (ko)
JP (1) JP3086757B2 (ko)
KR (1) KR940007880A (ko)
DE (1) DE69332526T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030079289A (ko) * 2002-04-03 2003-10-10 최동식 숙취해소용 탄산음료 제조방법 및 그 조성물.
KR20200109543A (ko) * 2019-03-13 2020-09-23 김동윤 천연 간수 제조 방법 및 이를 이용한 한방 두부 제조 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3086757B2 (ja) * 1992-09-28 2000-09-11 三菱電機株式会社 スタティックランダムアクセスメモリ
JPH08167291A (ja) * 1994-12-07 1996-06-25 Sony Corp 半導体メモリ装置
US6043562A (en) * 1996-01-26 2000-03-28 Micron Technology, Inc. Digit line architecture for dynamic memory
US5883826A (en) * 1996-09-30 1999-03-16 Wendell; Dennis Lee Memory block select using multiple word lines to address a single memory cell row
US6472767B1 (en) 1999-04-30 2002-10-29 Infineon Technologies Ag Static random access memory (SRAM)
JP2000340766A (ja) * 1999-05-31 2000-12-08 Fujitsu Ltd 半導体記憶装置
US6549443B1 (en) * 2001-05-16 2003-04-15 Rockwell Collins, Inc. Single event upset resistant semiconductor circuit element
KR100660277B1 (ko) * 2005-12-29 2006-12-20 동부일렉트로닉스 주식회사 에스램 소자 및 그 제조 방법
KR100707612B1 (ko) * 2005-12-29 2007-04-13 동부일렉트로닉스 주식회사 에스램 소자 및 그 제조 방법
JP5612803B2 (ja) * 2007-12-25 2014-10-22 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置
JP5578706B2 (ja) * 2010-03-31 2014-08-27 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR20120017237A (ko) * 2010-08-18 2012-02-28 삼성전자주식회사 서브 워드 라인 드라이버 및 이를 포함한 장치들
US20130083591A1 (en) * 2011-09-29 2013-04-04 John J. Wuu Alternating Wordline Connection in 8T Cells for Improving Resiliency to Multi-Bit SER Upsets
US11152057B2 (en) 2018-07-16 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM memory

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4733374A (en) * 1985-03-30 1988-03-22 Kabushiki Kaisha Toshiba Dynamic semiconductor memory device
JPH079949B2 (ja) * 1986-02-13 1995-02-01 日本電気株式会社 半導体記憶装置
KR100199258B1 (ko) * 1990-02-09 1999-06-15 가나이 쓰도무 반도체집적회로장치
JPH0834059B2 (ja) * 1990-08-31 1996-03-29 三菱電機株式会社 半導体記憶装置
JPH04186671A (ja) * 1990-11-16 1992-07-03 Sanyo Electric Co Ltd 半導体メモリ装置
US5289404A (en) * 1991-01-22 1994-02-22 Sony Corporation Semiconductor memory device
DE69229014T2 (de) * 1991-03-01 1999-08-26 Fujitsu Ltd Halbleiterspeichereinrichtung mit Dünnfilmtransistor und seine Herstellungsmethode
US5291053A (en) * 1992-07-06 1994-03-01 Motorola, Inc. Semiconductor device having an overlapping memory cell
EP0593865B1 (en) * 1992-09-04 2001-06-06 Mitsubishi Denki Kabushiki Kaisha A semiconductor memory device and a manufacturing method of the same
JP3086757B2 (ja) * 1992-09-28 2000-09-11 三菱電機株式会社 スタティックランダムアクセスメモリ
KR970001346B1 (ko) * 1992-10-12 1997-02-05 삼성전자 주식회사 반도체 메모리장치 및 그 제조방법
JPH06275795A (ja) * 1993-03-19 1994-09-30 Fujitsu Ltd 半導体記憶装置
JPH0793364A (ja) * 1993-09-24 1995-04-07 Nippon Telegr & Teleph Corp <Ntt> 文形式変換装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030079289A (ko) * 2002-04-03 2003-10-10 최동식 숙취해소용 탄산음료 제조방법 및 그 조성물.
KR20200109543A (ko) * 2019-03-13 2020-09-23 김동윤 천연 간수 제조 방법 및 이를 이용한 한방 두부 제조 방법

Also Published As

Publication number Publication date
JP3086757B2 (ja) 2000-09-11
EP0591819A1 (en) 1994-04-13
US5463576A (en) 1995-10-31
EP0817270A3 (en) 1998-03-18
EP0817270B1 (en) 2002-11-27
US5379247A (en) 1995-01-03
USRE36531E (en) 2000-01-25
JPH06112439A (ja) 1994-04-22
DE69332526T2 (de) 2003-07-03
DE69332526D1 (de) 2003-01-09
EP0817270A2 (en) 1998-01-07

Similar Documents

Publication Publication Date Title
US5268861A (en) Semiconductor read only memory
US5321646A (en) Layout of a semiconductor memory device
KR940007880A (ko) 접지선에 접속된 메모리 셀을 포함한 개량된 반도체 메모리장치
KR100186300B1 (ko) 계층적 워드라인 구조를 갖는 반도체 메모리 소자
KR970006225B1 (ko) 반도체 독출전용 메모리
CA1163714A (en) One device field effect transistor (fet) ac stable random access memory (ram) array
JP2863661B2 (ja) 読出専用メモリ
KR900010787A (ko) 반도체 메모리 장치
KR840003146A (ko) 다이나믹(Dynamic) RAM 집적회로 장치
US11605637B2 (en) SRAM circuits with aligned gate electrodes
US5903022A (en) Semiconductor memory device having improved word line arrangement in a memory cell array
KR910003663A (ko) 다이나믹형 반도체메모리장치
KR900017187A (ko) 반도체 기억장치
KR930020447A (ko) 반도체 메모리 장치의 비트라인 프리차아지방식
JP2624569B2 (ja) 読出し専用メモリ
KR970051384A (ko) 불휘발성 반도체 메모리소자
KR19990029217A (ko) 입력 신호의 오버슈트, 언더슈트를 피엔 접합을 이용한 회로에 의해 클램프하는 반도체 기억 장치
KR100258345B1 (ko) 파워라인의 배치구조를 개선한 반도체 메모리 장치
KR940006996B1 (ko) 반도체 기억장치
KR960038971A (ko) 트리플 포트 반도체 메모리장치
US5455787A (en) Semiconductor memory device
KR20000005622A (ko) 반도체기억장치
KR100272162B1 (ko) 메모리셀어레이및이를구비하는디램
JPH0834296B2 (ja) 半導体記憶装置
US5644527A (en) Semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application