KR890010916A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR890010916A
KR890010916A KR1019880017146A KR880017146A KR890010916A KR 890010916 A KR890010916 A KR 890010916A KR 1019880017146 A KR1019880017146 A KR 1019880017146A KR 880017146 A KR880017146 A KR 880017146A KR 890010916 A KR890010916 A KR 890010916A
Authority
KR
South Korea
Prior art keywords
semiconductor memory
data
memory cells
supply terminal
memory device
Prior art date
Application number
KR1019880017146A
Other languages
English (en)
Other versions
KR920007444B1 (ko
Inventor
고이치 마고메
마사가즈 기류
시게오 오시마
후루키 도다
히로시 사하라
Original Assignee
아오이 죠이치
가부시키사이샤 도시바
다케다이 마사다카
도시바 마이콤엔지니어링 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62323083A external-priority patent/JPH01165093A/ja
Priority claimed from JP63001653A external-priority patent/JPH0752577B2/ja
Application filed by 아오이 죠이치, 가부시키사이샤 도시바, 다케다이 마사다카, 도시바 마이콤엔지니어링 가부시키가이샤 filed Critical 아오이 죠이치
Publication of KR890010916A publication Critical patent/KR890010916A/ko
Application granted granted Critical
Publication of KR920007444B1 publication Critical patent/KR920007444B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

반도체기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 제1실시예에 관한 반도체기억장치를 도시해 놓은 회로도.
제5도는 제4도에 도시된 반도체기억장치의 데이터재기록동작을 설명하기 위한 타이밍챠트.
제6도는 본 발명의 제2실시예에 관한 반도체기억장치를 도시해 놓은 회로도.
제7도는 본 발명의 제3실시예에 관한 반도체기억장치를 도시해 놓은 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 감지증폭기 12 : 열선택회로
MC1, MC2 : 메모리셀
Q10, Q11 : 데이터재기록용 MOS트랜지스터
BL1,: 열선 WL0, WL1 : 행선
WL10, WL11 : 데이터재기록용 행선
I/O,: 공통데이터선: 행어드레스스트로브신호
: 열어드레스스트로브신호 ADR : 어드레스
CSL : 열선택신호
Q1∼Q4, Q7, Q8, Q21, Q22 : N챈널 MOS트랜지스터
A1 : 인버터

Claims (9)

1쌍의 열선(BL1)()과, 이 열선(BL1)()에 접속되는 메모리셀(MC1)(MC2), 상기 열선(BL1)()에 접속되는 감지증폭기(10), 행어드레스신호에 따라 상기 메모리셀(MC1)(MC2)을 선택해 주는 행선(WL0)(WL1)및, 정전원전위 또는 접지전위가 공급되는 공정전위공급단(14)과 상기 1쌍의 열선(BL1)()사이에 각각 전류통로가 각각 접속되는 제1 및 제2트랜지스터(Q10)(Q11)를 구비해서, 이들 제1 및 제2트랜지스터(Q10)(Q11)의 게이트가 상기 행선(WL0)(WL1)과 독립적으로 선택할 수 있는 데이터재기록용 제1 및 제2행선(WL10)(WL11)에 각각 접속된 것을 특징으로 하는 반도체기억장치.
제1항에 있어서, 상기 메모리셀(MC1)(MC2)이 각각 1개의 트랜지스터와 1개의 캐패시터로 이루어진 것을 특징으로 하는 반도체기억장치.
제1항에 있어서, 데이터기록시에는 턴온되고 그이외에는 턴오프되는 스위칭트랜지스터(Q7)(Q8)와, 이 스위칭트랜지스터를 거쳐 기록데이터공급단(IN)()에 접속된 상기 메모리셀(MC1)(MC2)에 접속되어진 상기 열선(BL1)()으로 이루어질때 상기 메모리셀(MC1)(MC2)에 모든 데이터 ＂1＂ 또는 ＂0＂을 기록시켜 주는 기록수단으로 이루어진 것을 특징으로 하는 반도체기억장치.
제3항에 있어서, 상기 메모리셀(MC1)(MC2)이 각각 1개의 트랜지스터와 1개의 캐패시터로 이루어진 것을 특징으로 하는 반도체기억장치.
제3항에 있어서, 상기 기록데이터공급단(IN)()이 접지되고 또는 정전원단에 접속되도록 된 것을 특징으로 하는 반도체기억장치.
제3항에 있어서, 상기 기록데이터공급단(IN)()의 한쪽이 입력기록데이터가 공급되는 인버터(A1)를 거쳐 상기 스위칭트랜지스터(Q7)(Q8)에 접속되고, 상기 기록데이터공급단(IN)()의 다른쪽이 전기적으로 부유상태인 부분에 접속된 것을 특징으로 하는 반도체기억장치.
제3항에 있어서, 상기 공통신호선(F/WG)이 상기 스위칭트랜지스터(Q7)(Q8)의 게이트에 접속된 것을 특징으로 하는 반도체기억장치.
제7항에 있어서, 상기 공통신호가 상기 열 및 행선을 선택한 다음에 미리 정해진 레벨로 되면 상기 열선의 전위가 미리 정해진 레벨로 되고, 상기 감지증폭기(10)는 미리 정해진 데이터 ＂0＂ 또는 ＂1＂이 허용되는 미리 정해진 레벨로 상기 메모리셀(MC1)(MC2)에 기록되도록 상기 열선의 상기 전위를 설정하도록 된 것을 특징으로 하는 반도체기억장치.
제3항에 있어서, 미리 정해진 레벨의 입력신호를 공급받고 그때 상기 행선의 모든 메모리셀(MC1)(MC2)로 미리 정해진 데이터＂0＂ 또는 ＂1＂를 기록하는 버퍼가 구비된 것을 특징으로 하는 반도체기억장치.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880017146A 1987-12-21 1988-12-21 반도체기억장치 KR920007444B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP87-323083 1987-12-21
JP62-323083 1987-12-21
JP62323083A JPH01165093A (ja) 1987-12-21 1987-12-21 半導体メモリ
JP63001653A JPH0752577B2 (ja) 1988-01-07 1988-01-07 半導体メモリ
JP63-1653 1988-01-07
JP88-1653 1988-01-07

Publications (2)

Publication Number Publication Date
KR890010916A true KR890010916A (ko) 1989-08-11
KR920007444B1 KR920007444B1 (ko) 1992-09-01

Family

ID=26334927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880017146A KR920007444B1 (ko) 1987-12-21 1988-12-21 반도체기억장치

Country Status (5)

Country Link
US (1) US5075887A (ko)
EP (1) EP0321847B1 (ko)
KR (1) KR920007444B1 (ko)
DE (1) DE3850483T2 (ko)
MY (1) MY103940A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0430614B1 (en) * 1989-12-01 1996-02-07 Matsushita Electronics Corporation A dynamic type semiconductor memory
EP0446847B1 (en) * 1990-03-12 1998-06-17 Nec Corporation Semiconductor memory device having improved write function
JPH0821233B2 (ja) * 1990-03-13 1996-03-04 株式会社東芝 画像メモリおよび画像メモリからデータを読み出す方法
JPH0430388A (ja) * 1990-05-25 1992-02-03 Oki Electric Ind Co Ltd 半導体記憶回路
JPH04188493A (ja) * 1990-11-22 1992-07-07 Mitsubishi Electric Corp 半導体ダイナミックｒａｍ
JP3084801B2 (ja) * 1991-06-27 2000-09-04 日本電気株式会社 半導体メモリ装置
JPH11120797A (ja) * 1997-10-15 1999-04-30 Toshiba Microelectronics Corp 強誘電体メモリ及びそのスクリーニング方法
US7092280B2 (en) * 2004-11-22 2006-08-15 International Business Machines Corp. SRAM with dynamically asymmetric cell

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5785255A (en) * 1980-11-17 1982-05-27 Nec Corp Memory storage for integrated circuit
US4567578A (en) * 1982-09-08 1986-01-28 Harris Corporation Cache memory flush scheme
JPS5958689A (ja) * 1982-09-28 1984-04-04 Fujitsu Ltd 半導体記憶装置
JPS6148192A (ja) * 1984-08-11 1986-03-08 Fujitsu Ltd 半導体記憶装置
EP0189700A3 (en) * 1984-12-28 1988-04-27 Thomson Components-Mostek Corporation Static ram having a flash clear function
JPS6211977A (ja) * 1985-07-10 1987-01-20 Toshiba Corp 画像メモリ
JPS6265288A (ja) * 1985-09-17 1987-03-24 Matsushita Electric Ind Co Ltd 半導体記憶装置
JPS62121997A (ja) * 1985-11-22 1987-06-03 Hitachi Vlsi Eng Corp ダイナミツク型ｒａｍ
US4837746A (en) * 1985-12-04 1989-06-06 Advanced Micro Devices, Inc. Method and apparatus for resetting a video SRAM
JPS62184693A (ja) * 1986-02-10 1987-08-13 Hitachi Vlsi Eng Corp 半導体記憶装置
JPS62197992A (ja) * 1986-02-25 1987-09-01 Mitsubishi Electric Corp ダイナミツクｒａｍ
US4789967A (en) * 1986-09-16 1988-12-06 Advanced Micro Devices, Inc. Random access memory device with block reset
JPS63247997A (ja) * 1987-04-01 1988-10-14 Mitsubishi Electric Corp 半導体記憶装置
JPH0821234B2 (ja) * 1988-01-14 1996-03-04 三菱電機株式会社 ダイナミック型半導体記憶装置およびその制御方法

Also Published As

Publication number Publication date
EP0321847A3 (en) 1991-11-06
EP0321847A2 (en) 1989-06-28
KR920007444B1 (ko) 1992-09-01
US5075887A (en) 1991-12-24
DE3850483D1 (de) 1994-08-04
MY103940A (en) 1993-10-30
DE3850483T2 (de) 1994-10-20
EP0321847B1 (en) 1994-06-29

Similar Documents

Publication Publication Date Title
KR920007440B1 (ko) 반도체 기억장치 및 액세스방법
JP4424770B2 (ja) 半導体記憶装置
US5062079A (en) MOS type random access memory with interference noise eliminator
KR920013449A (ko) 개선된 기록 구동기를 가지는 판독/기록 메모리
KR900010790A (ko) 스태틱형 반도체메모리
JPH05166365A (ja) ダイナミック型半導体記憶装置
KR100197757B1 (ko) 다이나믹형 반도체메모리장치
US5966319A (en) Static memory device allowing correct data reading
US5732033A (en) Method and circuit for rapidly equilibrating paired digit lines of a memory device during testing
KR950001289B1 (ko) 반도체기억장치
JPH06103768A (ja) 半導体記憶装置
KR910008100B1 (ko) 반도체기억장치
US20060285381A1 (en) Sensing of resistance variable memory devices
KR890010916A (ko) 반도체 기억장치
US4045785A (en) Sense amplifier for static memory device
KR870002589A (ko) 센스증폭기와 프로그래밍회로 각각에 독립으로 칼럼 트랜스퍼 게이트 트랜지스터 그롤을 갖게한 반도체 기억장치
KR880006698A (ko) 씨모오스 반도체 메모리장치의 입출력 회로
KR960000891B1 (ko) 데이타 읽어내기 완료 타이밍을 빠르게한 다이내믹 ram
KR920000077A (ko) 비휘발성 메모리 장치용 기입회로
JPH0982086A (ja) 半導体記憶装置
KR920022306A (ko) 메모리장치의 입출력 라인프리차아지 방법
JPH0453040B2 (ko)
KR890003374B1 (ko) 반도체 메모리 장치의 등화 시스템
KR100275610B1 (ko) 반도체 기억 회로(Dynamic random access memory of a plurality of banks exhibiting high speed activation operation of sense amplifier)
KR19990016994A (ko) 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080813

Year of fee payment: 17

EXPY Expiration of term