KR880005618A - 반도체 기억 장치 - Google Patents

반도체 기억 장치 Download PDF

Info

Publication number
KR880005618A
KR880005618A KR870011863A KR870011863A KR880005618A KR 880005618 A KR880005618 A KR 880005618A KR 870011863 A KR870011863 A KR 870011863A KR 870011863 A KR870011863 A KR 870011863A KR 880005618 A KR880005618 A KR 880005618A
Authority
KR
South Korea
Prior art keywords
bit line
semiconductor memory
memory device
line
power supply
Prior art date
Application number
KR870011863A
Other languages
English (en)
Other versions
KR930001733B1 (ko
Inventor
히로후미 야스다
Original Assignee
원본미기재
세이꼬 엡슨 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 세이꼬 엡슨 가부시끼 가이샤 filed Critical 원본미기재
Publication of KR880005618A publication Critical patent/KR880005618A/ko
Application granted granted Critical
Publication of KR930001733B1 publication Critical patent/KR930001733B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

반도체 기억 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 나타내는 메모리 셀 어레이의 평면도의 일부.
제2도는 반도체 기억 장치의 구성을 도시하는 블럭도.
제3도는 본 발명의 메모리 셀의 단면도.

Claims (18)

  1. 메모리 셀이 접속되는 비트선, 및 상기 메모리 셀을 선택하기 위한 워드선을 매트릭스 형상으로 배치하고 선택된 상기 메모리 셀의 기억 데이타로 판독해내는 반도체 기억 장치에 있어서, 복수의 MOS 트랜지스터의 드레인(또는 소오스)이 접속되는 제1비트선과 복수의 상기 제1비트선이 선택으로 접속되는 제2비트선과 복수의 상기 제1비트선 중에서 1개를 선택하여 상기 제2비트선에 접속하기 위한 제1비트선 선택 회로와, 상기 제2비트선을 선택하여 센스 증폭기에 접속하기 위한 제2비트선 선택회로를 구비하는 것을 특징으로 하는 반도체 기억 장치.
  2. 제1항에 있어서, 상기 워드선은 메모리 셀을 구성하는 MOS 트랜지스터의 게이트 전극이 되는 것을 특징으로 하는 반도체 기억 장치.
  3. 제1항에 있어서, 상기 제1비트선은 폴리실리콘으로 이루어지는 것을 특징으로 하는 반도체 기억 장치.
  4. 제1항에 있어서, 상기 제1비트선은 금속으로 이루어지는 것을 특징으로 하는 반도체 기억 장치.
  5. 제3항에 있어서, 상기 제1비트선은 메모리 셀을 구성하는 MOS 트랜지스터의 드레인(또는 소오스)과 매장 콘덕트에 의해 접속하는 것을 특징으로 하는 반도체 기억 장치.
  6. 제4항에 있어서, 상기 제1의 비트선은 메모리 셀을 구성하는 MOS 트랜지스터의드레인(또는 소오스)과 매장 콘덕트에 의해 접속하는 것을 특징으로 하는 반도체 기억 장치.
  7. 제5항에 있어서, 상기 제2비트선은 금속으로 이루어지는 것을 특징으로 하는 반도체 기억 장치.
  8. 제1항에 있어서, 상기 제1비트선과 상기 제2비트선은 절연막을 개재하여 2층으로 구성되는 것을 특징으로 하는 반도체 기억 장치.
  9. 제7항에 있어서, 상기 제1비트선과 상기 제2비트선은 절연막을 개재하여 2층으로 구성되는 것을 특징으로 하는 반도체 기억 장치.
  10. 제1항에 있어서, 상기 비트선에 평행으로 배치되고 복수의 상기 MOS 트랜지스터의 소오스(또는 드레인)에 접속되는 전원선을 구비하는 것을 특징으로 하는 반도체 기억 장치.
  11. 제10항에 있어서, 상기 전원선은 복수의 상기 MOS 트랜지스터의 소오스(또는 드레인)에 접속되는 제1전원선과 그 제1전원선에 콘덕트 홀을 개재하여 접속되는 제2전원선을 구비하는 것을 특징으로 하는 반도체 기억 장치.
  12. 제11항에 있어서, 상기 제1비트선과 상기 제1전원선은 동일 층에 구성되는 것을 특징으로 하는 반도체 기억 장치.
  13. 제12항에 있어서, 상기 제2비트선과 상기 제2전원선은 동일 층에 구성되는 것을 특징으로 하는 반도체 기억 장치.
  14. 제12항에 있어서, 상기 제1비트선 및 상기 제1전원선은 폴리실리콘으로 이루어지는 것을 특징으로 하는 반도체 기억 장치.
  15. 제11항에 있어서, 상기 제1전원선은 MOS 트랜지스터의 소오스 또는 드레인과 매장 콘덕트에 의해 접속하는 것을 특징으로 하는 반도체 기억 장치.
  16. 제13항에 있어서, 상기 제2비트선 및 상기 제2전원선은 금속으로 이루어지는 것을 특징으로 하는 반도체 기억 장치.
  17. 제1항에 있어서, 상기 제1비트선 선택회로는 소오스(또는 드레인)에 상기 제1비트선이 접속되는 한편, 게이트 전극에 비트선의 선택 신호가 공급되는 복수의 MOS 트랜지스터로 이루어지고 그 복수의 MOS 트랜지스터로 이루어지고 그 복수의 MOS 트랜지스터의 드레인(또는 소오스)은 공통 접속되어서 상기 제2비트선에 접속되는 것을 특징으로 하는 반도체 기억 장치.
  18. 제1항에 있어서, 상기 메모리 셀은 판독 전용 메모리의 셀인 것을 특징으로 하는 반도체 기억 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870011863A 1986-10-27 1987-10-26 반도체 기억장치 KR930001733B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP164538 1986-10-27
JP16453886 1986-10-27
JP86-164538 1986-10-27
JP87-163497 1987-06-30
JP163497 1987-06-30
JP62163497A JP2563803B2 (ja) 1986-10-27 1987-06-30 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR880005618A true KR880005618A (ko) 1988-06-29
KR930001733B1 KR930001733B1 (ko) 1993-03-12

Family

ID=15795061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870011863A KR930001733B1 (ko) 1986-10-27 1987-10-26 반도체 기억장치

Country Status (2)

Country Link
JP (1) JP2563803B2 (ko)
KR (1) KR930001733B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2565213B2 (ja) * 1989-10-27 1996-12-18 ソニー株式会社 読み出し専用メモリ装置
JP2542110B2 (ja) * 1990-07-27 1996-10-09 三菱電機株式会社 不揮発性半導体記憶装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5523604A (en) * 1978-06-23 1980-02-20 Toshiba Corp Logic circuit
JPS5552593A (en) * 1978-10-11 1980-04-17 Nec Corp Memory unit
JPS6032916B2 (ja) * 1980-01-31 1985-07-31 シャープ株式会社 半導体読み出し専用メモリ
JPS5771589A (en) * 1980-10-20 1982-05-04 Sanyo Electric Co Ltd Memory exclusively used for read-out of semiconductor
JPS5818959A (ja) * 1981-07-27 1983-02-03 Seiko Epson Corp メモリ・セル配列
JPS58161362A (ja) * 1982-03-18 1983-09-24 Fujitsu Ltd 半導体装置
JPS58222562A (ja) * 1982-06-19 1983-12-24 Mitsubishi Electric Corp 半導体記憶装置
JPS616855A (ja) * 1984-06-20 1986-01-13 Nec Corp 相補型ｍｏｓ半導体装置

Also Published As

Publication number Publication date
JPS63226060A (ja) 1988-09-20
KR930001733B1 (ko) 1993-03-12
JP2563803B2 (ja) 1996-12-18

Similar Documents

Publication Publication Date Title
KR880002181A (ko) 반도체 기억장치
KR950002049A (ko) 반도체 기억장치
KR840003146A (ko) 다이나믹(Dynamic) RAM 집적회로 장치
KR850000798A (ko) 반도체 집적회로 장치
KR880004479A (ko) 다이나믹형 반도체기억장치
KR930014618A (ko) 독출전용 메모리
KR890016573A (ko) 반도체기억장치
KR870009396A (ko) 불휘발성 반도체 기억장치
KR850004877A (ko) 배선 지연이 적은 배선 및 데코우더를 가진 반도체 메모리
KR910017636A (ko) 반도체 기억장치
KR900017187A (ko) 반도체 기억장치
KR960030408A (ko) 반도체 기억장치
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
KR900015163A (ko) 불휘발성 반도체 메모리
KR870010550A (ko) 바이폴라 및 mos 장치를 갖춘 트랜스리니어 스태틱 메모리 셀
KR870002593A (ko) 불휘발성 반도체 기억장치
KR870002589A (ko) 센스증폭기와 프로그래밍회로 각각에 독립으로 칼럼 트랜스퍼 게이트 트랜지스터 그롤을 갖게한 반도체 기억장치
KR870003508A (ko) 프로그래머블 반도체 리드 온리 메모리 장치
KR920018762A (ko) 반도체 기억장치
KR900019043A (ko) 집적 전계 효과 트랜지스터 메모리
KR950012461A (ko) 정적형 반도체 메모리 디바이스
KR880005618A (ko) 반도체 기억 장치
KR890001095A (ko) 전류전압 변환회로를 갖는 센스회로 및 그 반도체 메모리
KR900008523A (ko) 반도체 메모리 소자
KR970029766A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070223

Year of fee payment: 15

EXPY Expiration of term