KR930014618A - 독출전용 메모리 - Google Patents
독출전용 메모리 Download PDFInfo
- Publication number
- KR930014618A KR930014618A KR1019920024400A KR920024400A KR930014618A KR 930014618 A KR930014618 A KR 930014618A KR 1019920024400 A KR1019920024400 A KR 1019920024400A KR 920024400 A KR920024400 A KR 920024400A KR 930014618 A KR930014618 A KR 930014618A
- Authority
- KR
- South Korea
- Prior art keywords
- bit
- lines
- bit line
- memory
- unit group
- Prior art date
Links
- 238000009792 diffusion process Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
- G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
- G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
- G11C17/126—Virtual ground arrays
Landscapes
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 독출전용 메모리의 등가회로를 나타낸 회로도.
제2도는 제1도에 나타낸 등가회로를 IC회로로 형성한 경우의 메모리셀 영역의 배선구조예를 나타낸 평면도.
제3도는 본 발명에 따른 제2실시예의 등가회로를 나타낸 회로도.
제4도는 제3도에 나타낸 등가회로를 IC회로로 형성한 경우의 메모리셀 영역의 배선구조예를 나타낸 평가도.
제5도는 제2실시예를 개량한 제3실시예의 메모리셀 영역의 배선구조예를 나타낸 평면도.
제6도는 제3실시예를 개량한 제4실시예의 메모리셀 영역의 배선구조예를 나타낸 평면도.
제7도는 선택트랜지스터(Q42)의 구조를 나타낸 단면도.
제8도는 종래의 독출전용 메모리셀의 예를 나타낸 등가회로도.
제9도는 제8도에 나타낸 등가회로도를 IC회로로 형성한 경우의 메모리셀 영역의 배선구조예를 나타낸 평면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 비트선 2 : 워드선
6 : 주비트선 7 : 가상접지선
12 : 접촉구멍 S1,S2 : 선택선
Claims (2)
- 평행한 4개를 단위그룹으로 하여 반복배치된 복수의 비트선(111~117)과, 이 비트선(111~117)과 직교하는 복수의 워드선(WL0~WL15), 상기 비트선(111~117) 및 상기 워드선(WL0~WL15)의 교차부를 소오스 및 드레인영역으로 하면서 상기 교차부에 끼워진 부분을 채널영역으로 하는 메모리셀 트랜지스터군(M01~M156), 상기 단위그룹의 제1 및 제3비트선의 순방향측단과 제2비트선의 일단이 트랜지스터를 매개로 접속되는 복수의 주비트선(61,62) 및 상기 단위그룹의 제3비트선의 역방향측단 및 제4비트선의 일단과 다음 단위그룹의 제1비트선의 역방향측단이 트랜지스터를 매개로 접속되는 복수의 가상접지선(70,71)을 기본으로 하는 기억영역을 구비하여 구성된 것을 특징으로 하는 독출전용 메모리.
- 제1항에 있어서, 상기 비트선은 N+확산층에 의해 형성되는 것을 특징으로 하는 독출전용 메모리.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33207191A JP2863661B2 (ja) | 1991-12-16 | 1991-12-16 | 読出専用メモリ |
JP91-332071 | 1991-12-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930014618A true KR930014618A (ko) | 1993-07-23 |
KR950004866B1 KR950004866B1 (ko) | 1995-05-15 |
Family
ID=18250825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920024400A KR950004866B1 (ko) | 1991-12-16 | 1992-12-16 | 독출전용 메모리 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5392233A (ko) |
JP (1) | JP2863661B2 (ko) |
KR (1) | KR950004866B1 (ko) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5526306A (en) * | 1994-02-10 | 1996-06-11 | Mega Chips Corporation | Semiconductor memory device and method of fabricating the same |
US5675501A (en) * | 1994-03-15 | 1997-10-07 | Kabushiki Kaisha Toshiba | Method of designing semiconductor integrated circuit apparatus having no dead space |
JPH08124395A (ja) * | 1994-10-25 | 1996-05-17 | Nkk Corp | メモリ装置 |
JP2643896B2 (ja) * | 1995-02-23 | 1997-08-20 | 日本電気株式会社 | 半導体メモリ |
JP2751892B2 (ja) * | 1995-10-11 | 1998-05-18 | 日本電気株式会社 | 半導体記憶装置 |
KR0172378B1 (ko) * | 1995-12-30 | 1999-03-30 | 김광호 | 불휘발성 반도체 메모리소자 |
JP3380107B2 (ja) * | 1996-03-22 | 2003-02-24 | シャープ株式会社 | 半導体記憶装置 |
JP2836570B2 (ja) * | 1996-03-28 | 1998-12-14 | 日本電気株式会社 | 半導体記憶装置 |
KR970076872A (ko) * | 1996-05-28 | 1997-12-12 | 구오 젱-종 | 고밀도, 고속 읽기전용 메모리 |
JP2882370B2 (ja) * | 1996-06-28 | 1999-04-12 | 日本電気株式会社 | 半導体記憶装置 |
JP3127953B2 (ja) * | 1996-08-09 | 2001-01-29 | 日本電気株式会社 | 半導体記憶装置 |
SG64409A1 (en) * | 1996-11-29 | 1999-04-27 | Motorola Inc | A read only memory array and a method of manufacturing the array |
JP3211745B2 (ja) * | 1997-09-18 | 2001-09-25 | 日本電気株式会社 | 半導体記憶装置 |
JP3608919B2 (ja) * | 1997-10-07 | 2005-01-12 | シャープ株式会社 | 半導体記憶装置 |
US5825683A (en) * | 1997-10-29 | 1998-10-20 | Utron Technology Inc. | Folded read-only memory |
US6002607A (en) * | 1998-02-24 | 1999-12-14 | National Semiconductor Corporation | Read-only-memory (ROM) having a memory cell that stores a plurality of bits of information |
JP3408466B2 (ja) * | 1999-08-23 | 2003-05-19 | エヌイーシーマイクロシステム株式会社 | 半導体記憶装置 |
US7144179B2 (en) * | 2000-01-26 | 2006-12-05 | Fusion Specialties, Inc. | Display form having magnetically attachable parts |
US6278649B1 (en) | 2000-06-30 | 2001-08-21 | Macronix International Co., Ltd. | Bank selection structures for a memory array, including a flat cell ROM array |
KR100416599B1 (ko) * | 2001-05-31 | 2004-02-05 | 삼성전자주식회사 | 집적도와 독출동작 속도를 향상시키고 전력소모를감소시킬 수 있는 메탈 프로그래머블 롬의 메모리셀 구조 |
US6577161B2 (en) | 2001-06-01 | 2003-06-10 | Macronix International Co., Ltd. | One cell programmable switch using non-volatile cell with unidirectional and bidirectional states |
US6531887B2 (en) | 2001-06-01 | 2003-03-11 | Macronix International Co., Ltd. | One cell programmable switch using non-volatile cell |
US6545504B2 (en) | 2001-06-01 | 2003-04-08 | Macronix International Co., Ltd. | Four state programmable interconnect device for bus line and I/O pad |
JP4190865B2 (ja) | 2002-11-11 | 2008-12-03 | Necエレクトロニクス株式会社 | 半導体メモリ |
JP2005327339A (ja) | 2004-05-12 | 2005-11-24 | Matsushita Electric Ind Co Ltd | マスクrom |
TWI277096B (en) * | 2004-07-02 | 2007-03-21 | Elan Microelectronics Corp | Flat-cell read only memory suitable for word line strap |
US7345917B2 (en) * | 2005-12-05 | 2008-03-18 | Macronix International Co., Ltd. | Non-volatile memory package and method of reading stored data from a non-volatile memory array |
JP4921884B2 (ja) * | 2006-08-08 | 2012-04-25 | 株式会社東芝 | 半導体記憶装置 |
US8050075B2 (en) * | 2007-11-07 | 2011-11-01 | Semiconductor Components Industries, Llc | Memory |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2565213B2 (ja) * | 1989-10-27 | 1996-12-18 | ソニー株式会社 | 読み出し専用メモリ装置 |
US5117389A (en) * | 1990-09-05 | 1992-05-26 | Macronix International Co., Ltd. | Flat-cell read-only-memory integrated circuit |
-
1991
- 1991-12-16 JP JP33207191A patent/JP2863661B2/ja not_active Expired - Fee Related
-
1992
- 1992-12-16 KR KR1019920024400A patent/KR950004866B1/ko not_active IP Right Cessation
- 1992-12-16 US US07/991,642 patent/US5392233A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2863661B2 (ja) | 1999-03-03 |
US5392233A (en) | 1995-02-21 |
JPH05167042A (ja) | 1993-07-02 |
KR950004866B1 (ko) | 1995-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930014618A (ko) | 독출전용 메모리 | |
KR840003146A (ko) | 다이나믹(Dynamic) RAM 집적회로 장치 | |
KR890002886A (ko) | 반도체 기억장치 | |
KR920001720A (ko) | 불휘발성 반도체기억장치 | |
KR920020515A (ko) | 반도체 판독전용메모리 | |
KR880002181A (ko) | 반도체 기억장치 | |
KR960032736A (ko) | 반도체 메모리 | |
KR850004879A (ko) | 반도체 메모리 | |
KR850002670A (ko) | 마스터 슬라이스 반도체 장치 | |
KR960032735A (ko) | 계층비트선 구조를 가지는 반도체기억장치 | |
KR880003332A (ko) | 집적 메모리 회로 | |
KR850004877A (ko) | 배선 지연이 적은 배선 및 데코우더를 가진 반도체 메모리 | |
KR930005020A (ko) | 망사 구조의 전원선을 가지는 반도체 메모리 장치 | |
KR950021666A (ko) | 반도체 장치 | |
KR900019238A (ko) | 반도체기억장치 | |
KR850000799A (ko) | 호출 전용 메모리 | |
KR910020911A (ko) | 반도체기억장치 | |
KR870010550A (ko) | 바이폴라 및 mos 장치를 갖춘 트랜스리니어 스태틱 메모리 셀 | |
KR850005135A (ko) | 증가된 전류증폭률을 가진 트랜지스터를 잦춘 반도체 장치 | |
KR880011804A (ko) | 반도체 집적회로 장치 | |
KR850008239A (ko) | 반도체 기억장치 | |
KR910010715A (ko) | 반도체 메모리 | |
KR930009080A (ko) | 낸드형 마스크 리드 온리 메모리 | |
KR960036050A (ko) | 비휘발성 메모리 장치의 셀 어레이 레이아웃 방법 | |
KR970008199A (ko) | 불휘발성 반도체 메모리의 기준 비트라인 셀 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110330 Year of fee payment: 17 |
|
LAPS | Lapse due to unpaid annual fee |