KR20180026584A - 수지와의 밀착성이 우수한 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재 - Google Patents

수지와의 밀착성이 우수한 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재 Download PDF

Info

Publication number
KR20180026584A
KR20180026584A KR1020187006370A KR20187006370A KR20180026584A KR 20180026584 A KR20180026584 A KR 20180026584A KR 1020187006370 A KR1020187006370 A KR 1020187006370A KR 20187006370 A KR20187006370 A KR 20187006370A KR 20180026584 A KR20180026584 A KR 20180026584A
Authority
KR
South Korea
Prior art keywords
copper foil
electrolytic
electrolytic copper
particles
peel strength
Prior art date
Application number
KR1020187006370A
Other languages
English (en)
Other versions
KR102059280B1 (ko
Inventor
미치야 고히키
데루마사 모리야마
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20180026584A publication Critical patent/KR20180026584A/ko
Application granted granted Critical
Publication of KR102059280B1 publication Critical patent/KR102059280B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/50Electroplating: Baths therefor from solutions of platinum group metals
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00Electrodes
    • H01M4/02Electrodes composed of, or comprising, active material
    • H01M4/64Carriers or collectors
    • H01M4/66Selection of materials
    • H01M4/661Metal or alloys, e.g. alloy coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00Electrodes
    • H01M4/02Electrodes composed of, or comprising, active material
    • H01M4/64Carriers or collectors
    • H01M4/70Carriers or collectors characterised by shape or form
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00Secondary cells; Manufacture thereof
    • H01M10/05Accumulators with non-aqueous electrolyte
    • H01M10/052Li-accumulators
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00Electrodes
    • H01M4/02Electrodes composed of, or comprising, active material
    • H01M2004/026Electrodes composed of, or comprising, active material characterised by the polarity
    • H01M2004/027Negative electrodes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Laminated Bodies (AREA)
  • Cell Electrode Carriers And Collectors (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

전해 동박의 조화면 (M 면) 에 조화 입자를 형성한 전해 동박으로서, 그 조화 입자의 평균 사이즈가 0.1 ∼ 1.0 ㎛ 인 것을 특징으로 하는 전해 동박. 전해 동박의 여러 특성을 열화시키지 않고, 동박 상의 조화 처리층을 개선하여, 동박과 수지 기재의 접착 강도를 높일 수 있고, 특히, 범용 에폭시 수지계 기재 (FR-4 등) 와 비교하여 일반적으로 동박과의 밀착력이 낮은 반도체 패키지용 기재나 액정 폴리머 기재와 조합하여 사용했을 때, 보다 강한 박리 강도를 얻을 수 있는 전해 동박 및 그 제조 방법을 제공한다. 프린트 배선판 또는 전지 (LiB 등) 용 부극재에 사용하는 전해 동박으로서 유용한 전해 동박을 제공하는 것을 과제로 한다.

Description

수지와의 밀착성이 우수한 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재{COPPER FOIL EXCELLENT IN ADHESION WITH RESIN, METHOD FOR MANUFACTURING SAME, AND PRINTED WIRING BOARD OR BATTERY NEGATIVE ELECTRODE MATERIAL USING ELECTROLYTIC COPPER FOIL}
본 발명은, 수지와의 접착성이 우수한 전해 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재에 관한 것으로, 특히, 범용 에폭시 수지계 기재 (FR-4 등) 와 비교하여 일반적으로 동박과의 밀착력이 낮은 반도체 패키지용 기재나 액정 폴리머 기재와 조합하여 사용했을 때, 보다 강한 박리 강도를 얻을 수 있는 전해 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재를 제공한다. 프린트 배선판 또는 전지 (LiB 등) 용 부극재에 사용하는 전해 동박으로서 유용하다.
종래 기술로서 프린트 배선판에 대해 설명하지만, 이 프린트 배선판은 통상적으로 다음과 같은 공정에 의해 제조된다. 먼저, 합성 수지 등의 기재에 동박을 고온 고압하에서 적층 접착한다. 다음으로, 기판 상에 목적으로 하는 도전성의 회로를 형성하기 위해, 동박 상에 내에칭성 수지 등의 재료에 의해 회로와 동등한 회로를 인쇄한다.
그리고, 노출되어 있는 동박의 불요부 (不要部) 를 에칭 처리에 의해 제거한다. 에칭 후, 잔존하는 동 (회로 부분) 상에 있는 수지 (내에칭성 수지) 등의 재료로 이루어지는 인쇄부를 제거하여, 기판 상에 도전성 회로를 형성한다. 형성된 도전성 회로에는 최종적으로 소정의 소자를 납땜하여 일렉트로닉스 디바이스용의 여러 가지 인쇄 회로판을 형성한다. 최종적으로는, 레지스트 또는 빌드업 수지 기판과 접합한다.
수지와의 접착면이 되는 동박의 조화면 (粗化面) 에 대해서는, 주로 수지 기재와의 박리 강도가 충분한 것, 그리고 그 박리 강도가 고온 가열, 습식 처리, 납땜, 약품 처리 등의 뒤에도 충분히 유지되고 있을 것이 요구된다.
전해 동박과 수지 기재 사이의 박리 강도를 높이는 방법으로는, 일반적으로 표면의 프로파일 (요철, 조도) 을 크게 한 생 (生) 동박 상에 다량의 조화 입자를 부착시키는 방법이 대표적이다. 그러나, 프린트 배선판 중에서도 특히 미세한 회로 패턴을 형성할 필요가 있는 반도체 패키지 기판에 이와 같은 프로파일 (요철, 조도) 이 큰 동박을 사용하면, 회로 에칭시에 불필요한 동 입자가 남아 회로 패턴 사이의 절연 불량 등의 문제가 발생한다.
이 때문에, 반도체 패키지 기판을 비롯한 미세 회로 용도의 동박으로는, 프로파일을 저감시킨 생동박 상에 기재와의 밀착성을 확보하기 위해 최저한의 조화 처리를 실시한, 이른바 저프로파일 동박이 사용되고 있다. 이와 같은 로프로파일 동박의 수지와의 밀착성 (박리 강도) 은, 그 낮은 프로파일 (요철, 조도, 조도) 의 영향으로 일반적인 프린트 배선판용 동박과 비교하면 저하되는 경향이 있다.
또, 일반적으로 반도체 패키지 기판용 수지 기재나 액정 폴리머 기재와 동박의 밀착성은, FR-4 등의 범용 에폭시 수지계 기재와 비교하여 낮기 때문에, 전술한 동박의 저프로파일화와 함께 동박과 수지 기재 사이의 박리 강도가 더욱 저하되는 경향이 있다.
따라서, 이와 같은 미세 배선 용도의 동박으로는, 수지 기재와의 접착면의 저프로파일화와, 수지 기재의 높은 밀착성 (박리 강도) 의 양립이 요구되고 있다.
또한, PC 나 이동체 통신 등의 전자 기기에서는, 통신의 고속화, 대용량화에 수반하여 전기 신호의 고주파화가 진행되고 있으며, 이것에 대응 가능한 프린트 배선판 및 동박이 요구되고 있다. 전기 신호의 주파수가 1 ㎓ 이상이 되면, 전류가 도체의 표면에만 흐르는 표피 효과의 영향이 현저해져, 표면의 요철로 전류 전송 경로가 변화하여 임피던스가 증대되는 영향을 무시할 수 없게 된다. 이 점에서도 동박의 표면 조도가 작은 것이 요망된다. 고주파 전기 신호의 전송 로스가 적은 이점 때문에 최근 사용이 확대되고 있는 액정 폴리머 기재에서는, 특히 동박과의 밀착성이 낮아지기 때문에, 동박의 저프로파일화와 밀착성 (박리 강도) 의 양립이 동일하게 필요하게 된다.
일반적으로, 프린트 배선판용 동박의 표면 처리 방법은, 생 압연 동박 또는 전해 동박 상에 먼저 동박과 수지의 접착력 (필 강도) 을 높이기 위해, 일반적으로는 동 및 산화동으로 이루어지는 미립자를 동박 표면에 부여하는 조화 처리를 실시한다. 다음으로, 조화 처리 입자의 탈락을 방지하고, 그 밀착성을 향상시키기 위해, 황산동 도금욕 (浴) 으로 피복 도금을 실시한다.
또한, 그 위에서 그 동박에 내열성·내후성을 갖게 하기 위해 황동 또는 아연 등의 내열 처리층 (장벽층) 을 형성한다.
그리고, 이 위에 운반 중 또는 보관 중의 표면 산화 등을 방지하기 위해, 침지 또는 전해 크로메이트 처리 혹은 전해 크롬·아연 처리 등의 방청 처리를 실시함으로써 제품으로 한다.
이 중에서, 특히 조화 입자층은, 동박 (전해) 과 수지 기재의 접착력 (필 강도) 을 부여하는 데에 있어서 가장 중요한 역할을 담당하고 있다. 프린트 배선판용 동박의 수지와의 접착면에는, 일반적으로 내열·방청 처리층을 형성하는 것이 실시되고 있다. 내열 처리층을 형성하는 금속 또는 합금의 예로서, Zn, Cu-Co 및 등의 피복층을 형성한 다수의 동박이 실용화되고 있다 (예를 들어, 특허문헌 3 참조).
이들 중에서, (황동) 으로 이루어지는 내열 처리층을 형성한 동박은, 에폭시 수지 등으로 이루어지는 인쇄 회로판에 적층했을 경우에 수지층의 얼룩이 없는 것, 또 고온 가열 후의 박리 강도의 열화가 적은 등의 우수한 특성을 가지고 있기 때문에, 공업적으로 널리 사용되고 있다.
이 황동으로 이루어지는 내열 처리층을 형성하는 방법에 대해서는, 특허문헌 4 및 특허문헌 5 에 상세히 서술되어 있다.
또한, 상기 내열 처리층 상에 크로메이트 처리를 실시한 후, 크로메이트 처리 후의 표면에 실란 커플링제를 흡착시켜 수지 기재와의 밀착성을 향상시키는 방법이 공업적으로 널리 사용되고 있다. 상기 조화 처리의 방법으로서, 몇 가지 공지 기술을 들 수 있다. 예를 들어, 특허문헌 8 에는, 동박의 피접착면에 크롬 또는 텅스텐의 1 종 또는 2 종을 함유하는 다수의 돌기상 전착물로 이루어지는 조화 처리층을 갖는 인쇄 회로용 동박이 개시되어 있다. 이 층은, 접착 강도, 내열성을 높여, 분말 떨어짐을 억제하는 것이 목적이다.
또한, 특허문헌 9 에는, 동박의 피접착면에 크롬 또는 텅스텐의 1 종 또는 2 종을 함유하는 제 1 군의 금속과, 니켈, 철, 코발트, 아연으로 이루어지는 제 2 군에서 선택된 금속의 다수의 돌기상 전착물로 이루어지는 조화 처리층을 갖는 인쇄 회로용 동박이 개시되어 있다. 이 층은, 접착 강도, 내열성을 높여, 분말 떨어짐을 억제하는 것이 목적이고, 상기 특허문헌 8 의 개량 기술이 제안되어 있다.
또, 특허문헌 10 에는, 동박의 피접착면에 동, 텅스텐, 몰리브덴의 1 종 이상의 금속과, 니켈, 코발트, 철, 아연에서 선택되는 1 종 이상의 금속으로 이루어지는 복합 금속층을 형성하고, 또한 이 층의 위에 조화 처리층을 형성한 조화 처리 동박의 제안이 이루어지고 있다.
한편, 특허문헌 11 에는, 동박의 표면에 조화 처리를 형성할 때, 동박 표면에 요철이 있는 동박을 사용해도 동 입자가 볼록한 부분에 집중하지 않고, 오목부에도 부착되어, 혹상의 동 입자가 균일하게 형성되어, 접착 강도를 높이고, 에칭시에 잔동 (殘銅) 현상이 잘 생기지 않고, 에칭성이 양호해지도록 황산동 및 황산을 주성분으로 하는 산성 동 도금욕에 철, 니켈, 코발트, 몰리브덴, 텅스텐, 티탄, 알루미늄에서 선택한 금속과, 폴리에틸렌글리콜을 첨가한 도금욕을 사용하여 조화 처리를 형성하는 기술이 제안되어 있다.
또, 특허문헌 12 에는, 상기 폴리에틸렌글리콜 대신에, 젤라틴을 첨가한 도금욕을 사용하여 조화 처리를 형성하는 기술이 제안되어 있다. 이와 같이, 황산동 및 황산을 주성분으로 하는 산성 동 도금욕에 첨가하는 첨가제의 연구도 이루어지고 있지만, 그 효과에는 한계가 있어, 추가적인 개량이 요망되고 있다.
일본 공개특허공보 평8-236930호 일본 특허 제3459964호 일본 특허공보 소51-35711호 일본 특허공보 소54-6701호 일본 특허 제3306404호 일본 특허출원 2002-170827호 일본 공개특허공보 평3-122298호 일본 특허 제2717911호 일본 특허 제2920083호 일본 공개특허공보 2001-226795호 일본 공개특허공보 2005-353919호 일본 공개특허공보 2005-353920호
본 발명은, 전해 동박과 수지 기재의 접착 강도를 높여, 박리 강도를 크게 하는 것이 가능한 전해 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재를 제공하는 것, 즉, 전해 동박의 조면 (粗面) (M 면) 에 본 발명의 조화 입자를 형성함으로써, 동박 자체의 수지 기재와의 접착 강도를 대폭 높여, 전해 동박의 여러 특성을 열화시키지 않고, 동박 상의 조화 처리층을 개선하여, 동박과 수지 기재의 접착 강도를 높이는 것을 과제로 한다. 특히, 범용 에폭시 수지계 기재 (FR-4 등) 와 비교하여 일반적으로 동박과의 밀착력이 낮은 반도체 패키지용 기재나 액정 폴리머 기재와 조합하여 사용했을 때, 보다 강한 박리 강도를 얻을 수 있는 전해 동박 및 그 제조 방법을 제공하는 것을 과제로 한다. 특히, 회로의 미세화 및 고주파화가 진행되는 반도체 패키지 기판용 동박 혹은 액정 폴리머 기판용 동박 또는 전지 (LiB 등) 용 부극재에 사용하는 전해 동박으로서 유용한 전해 동박을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해 본 발명자가 예의 검토한 결과, 이하 1) ∼ 12) 의 전해 동박 및 그 제조 방법 그리고 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재를 제공하는 것이다.
1) 전해 동박의 조화면 (M 면) 에 조화 입자를 형성한 전해 동박으로서, 그 조화 입자의 평균 사이즈가 0.1 ∼ 1.0 ㎛ 인 것을 특징으로 하는 전해 동박.
2) 조화 입자수의 평균이 1 ∼ 2 개/μ㎡ 인 것을 특징으로 하는 1) 에 기재된 전해 동박.
3) 상기 전해 동박의 조화면 (M 면) 의 표면 조도 Rz 가 3.0 ㎛ 이하, Ra 가 0.6 ㎛ 미만, Rt 가 4.0 ㎛ 미만인 것을 특징으로 하는 1) ∼ 2) 중 어느 한 항에 기재된 전해 동박.
4) BT 기재와의 상태 (常態) 필 강도가 1.0 kN/m 이상인 것을 특징으로 하는 1) ∼ 3) 중 어느 한 항에 기재된 전해 동박. 또한, BT 기재는 비스말레이미드·트리아진 수지이고, 대표적인 반도체 패키지 기판용 기재이다. 이하, BT 기재는 동일한 것을 의미한다.
5) BT 기재와의 땜납 후의 필 강도가 0.98 kN/m 이상인 것을 특징으로 하는 1) ∼ 4) 중 어느 한 항에 기재된 전해 동박.
6) 상기 조화 입자층 상에 피복 구리 도금층을 갖는 것을 특징으로 하는 1) ∼ 5) 중 어느 한 항에 기재된 전해 동박.
7) 상기 조화 입자층 상 또는 상기 피복 구리 도금층 상에 아연, 니켈, 동, 인에서 선택한 적어도 1 종류 이상의 원소를 함유하는 내열·방청층을 구비하는 것을 특징으로 하는 1) ∼ 6) 중 어느 한 항에 기재된 전해 동박.
8) 상기 내열·방청층 상에 크로메이트 피막층을 갖는 것을 특징으로 하는 7) 에 기재된 전해 동박.
9) 상기 당해 크로메이트 피막층 상에 실란 커플링제층을 갖는 것을 특징으로 하는 8) 에 기재된 전해 동박.
10) 상기 1) ∼ 9) 중 어느 한 항에 기재된 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재.
11) 전해 동박의 조화면 (M 면) 에 황산·황산동으로 이루어지는 전해욕을 사용하여 조화 입자를 형성하는 전해 동박의 제조 방법으로서, 전해욕 중의 동 농도를 10 ∼ 20 g/ℓ 로서 전해하여, 1) ∼ 9) 에 기재된 전해 동박을 제조하는 것을 특징으로 하는 전해 동박의 제조 방법.
12) 텅스텐 이온을 함유하는 황산·황산동으로 이루어지는 전해욕을 사용하여 동의 조화 입자를 형성하는 것을 특징으로 하는 11) 에 기재된 전해 동박의 제조 방법.
이 황산·황산동으로 이루어지는 전해욕에는 비소 이온을 함유시키지 않는다.
이상 나타낸 바와 같이, 본 발명의 전해 동박은, 동박의 표면 조도를 높이지 않고 동박과 수지 기재의 접착 강도를 높여, 박리 강도를 크게 하는 것이 가능해져, 동박 및 그 제조 방법을 제공할 수 있다는 큰 효과를 갖는다. 즉, 전해 동박의 조면 (M 면) 에 본 발명의 조화 입자를 형성함으로써, 동박 자체의 수지 기재와의 접착 강도를 대폭 높여, 전해 동박의 여러 특성을 열화시키지 않고, 동박 상의 조화 처리층을 개선하여, 동박과 수지 기재의 접착 강도를 높인다. 특히, 범용 에폭시 수지계 기재 (FR-4 등) 와 비교하여 일반적으로 동박과의 밀착력이 낮은 반도체 패키지용 기재나 액정 폴리머 기재와 조합하여 사용했을 때, 보다 강한 박리 강도를 얻을 수 있는 전해 동박 및 그 제조 방법을 제공한다. 회로의 미세화 및 고주파화가 진행되는 반도체 패키지 기판용 동박 혹은 액정 폴리머 기판용 동박 또는 전지 (LiB 등) 용 부극재에 사용하는 전해 동박으로서 유효하다.
도 1 은 실시예 1 의 12 ㎛ 두께의 전해 동박의 M 면에 조화 입자를 형성한 표면의 SEM 관찰 사진 (10000 배) 이다.
도 2 는 실시예 2 의 12 ㎛ 두께의 전해 동박의 M 면에 조화 입자를 형성한 표면의 SEM 관찰 사진 (10000 배) 이다.
도 3 은 실시예 3 의 12 ㎛ 두께의 전해 동박의 M 면에 조화 입자를 형성한 표면의 SEM 관찰 사진 (10000 배) 이다.
도 4 는 실시예 4 의 12 ㎛ 두께의 전해 동박의 M 면에 조화 입자를 형성한 표면의 SEM 관찰 사진 (10000 배) 이다.
도 5 는 실시예 5 의 12 ㎛ 두께의 전해 동박의 M 면에 조화 입자를 형성한 표면의 SEM 관찰 사진 (10000 배) 이다.
도 6 은 비교예 1 의 12 ㎛ 두께의 전해 동박의 M 면에 조화 입자를 형성한 표면의 SEM 관찰 사진 (10000 배) 이다.
도 7 은 비교예 2 의 12 ㎛ 두께의 전해 동박의 M 면에 조화 입자를 형성한 표면의 SEM 관찰 사진 (10000 배) 이다.
도 8 은 비교예 3 의 12 ㎛ 두께의 전해 동박의 M 면에 조화 입자를 형성한 표면의 SEM 관찰 사진 (10000 배) 이다.
도 9 는 비교예 4 의 12 ㎛ 두께의 전해 동박의 M 면에 조화 입자를 형성한 표면의 SEM 관찰 사진 (10000 배) 이다.
다음으로, 본 발명의 이해를 용이하게 하기 위해, 본 발명을 구체적이고 또한 상세하게 설명한다. 본 발명에 있어서 사용하는 동박은 전해 동박이다. 반도체 회로의 고집적화에 수반하여 프린트 회로 배선판 등에도 미세 회로가 요구되고 있고, 동박에 수지층과의 밀착력 (필 강도) 을 향상시키기 위한 조화 처리층을 형성하고 있다.
미세 회로 형성에는 조화 처리층의 조도가 중요하고, 저조도이고 또한 고 (高) 필 강도를 발현하는 동박이 바람직하다고 되어 있다. 앵커 효과에 의한 필 강도 향상을 목적으로 조화 처리층에는 조화 입자층을 형성하고 있다. 본 발명은, 종래의 입자 사이즈보다 약 1/4 이하로 작게 하고, 입자수를 약 5 ∼ 20 배 정도 많이 형성시킴으로써, 저조도이고 또한 고강도를 발현하는 전해 동박을 제공하는 것이다.
전해 동박의 제조 공정에 있어서, 드럼면에 접촉하는 면은 광택면 (S 면) 이 되고, 그 반대측의 면은 조화면 (M 면) 이 된다. 본 발명은, 전해 동박의 조화면 (M 면) 에 조화 입자를 형성한 전해 동박이고, 그 조화 입자의 평균 사이즈가 0.1 ∼ 1.0 ㎛ 이다.
이 조화 입자의 평균 사이즈는 종래의 조화 입자 사이즈의 약 1/4 이하이고, 본원 발명의 현저한 특징이다. 조화 입자의 평균 사이즈가 0.1 ∼ 1.0 ㎛ 의 범위에 있으면, 필 강도를 효과적으로 향상시킬 수 있다. 또, 이 때에 형성되는 조화 입자수의 평균은 1 ∼ 2 개/μ㎡ 이고, 미세한 입자가 밀집한 형태를 갖는다. 이 결과, 앵커 효과에 의한 필 강도를 향상시키는 것이 가능해졌다.
한편, 상기 전해 동박의 조화면 (M 면) 의 표면 조도도 중요하고, 본원 발명의 경우, Rz 가 3.0 ㎛ 이하, Ra 가 0.6 ㎛ 미만, Rt 가 4.0 ㎛ 미만으로 할 수 있다. 이들은 종래의 기술로부터 봐서 작은 값이다. 즉, 종래 기술에서는, 조화면 (M 면) 의 표면 조도가 거칠수록 필 강도를 높게 할 수 있다고 되어 있었다. 그러나, 본원 발명의 전해 동박의 조화면 (M 면) 자체가 저조도이고, 또한 상기와 같이 미세한 입자가 밀집한 형태에 특징이 있으며, 이로써 필 강도를 향상시키는 것이다. 이상에 의해, 본원 발명의 전해 동박은, BT 기재와의 상태 필 강도가 1.0 kN/m 이상이고, BT 기재와의 땜납 후의 필 강도가 0.98 kN/m 이상을 달성 가능해진다.
또한, 상기 조화 입자의 사이즈 그리고 개수는, 동 및 산화동으로 이루어지는 미립자에 추가로 피복 구리 도금층을 형성하고, 추가로 아연, 니켈, 동, 인에서 선택한 적어도 1 종류 이상의 원소를 함유하는 내열·방청층을 형성시키고, 그 내열·방청층 상에 크로메이트 피막층의 형성 및 당해 크로메이트 피막층 상에 실란 커플링제층을 형성한 후의 것이다. 본 발명은, 상기의 특징이 있는 전해 동박을 사용하여 동박과 수지의 밀착성 (박리 강도) 을 높인 프린트 배선판 또는 전지용 부극재를 제조할 수 있다.
본원 발명은, 황산·황산동으로 이루어지는 전해욕을 사용하고, 그 전해욕 중의 동 농도를 10 ∼ 20 g/ℓ 로 하고, 상기의 전해 동박의 조화면 (M 면) 에 미세하고 또한 다입자로 이루어지는 조화 입자층을 형성하는 것을 특징으로 한다. 종래의 조화 입자 형성은, 동 농도를 20 ∼ 40 g/ℓ 로 처리하고 있었기 때문에, 조화 입자 형성시의 한계 전류 밀도가 비교적 높은 값으로 되어 있었다. 이것에 대해, 그러나, 본 발명은, 상기와 같이 전해욕 중의 동 농도를 10 ∼ 20 g/ℓ 로서 낮게 함으로써, 한계 전류 밀도를 저하시켜 낮게 억제함으로써, 동일 전류 밀도에서의 조화 입자 형성 효율을 증가시킨 결과, 1 입자 사이즈가 미세해져, 동 면적당 또한 다입자를 형성시킨 수를 증가시킨 전해 동박을 제조하는 것이 가능해졌다.
전해욕 중의 동 농도가 10 g/ℓ 미만이면, 입자 성장이 완만해져 생산 속도가 저하되므로 바람직하지 않다. 또, 전해욕 중의 동 농도를 20 g/ℓ 를 초과하면, 종래와 같이, 성장 입자가 지나치게 커져 본원 발명의 목적을 달성할 수 없기 때문에, 상기의 동 농도로 하는 것이 좋다.
이와 같이, 1 입자당 사이즈가 작고 또한 다수 형성이 가능해짐으로써, 저조도임에도 불구하고, 수지층과의 결합하는 조화 입자 표면적을 증가시키는 것이 가능해지고, 고필 강도를 얻는 것이 가능해졌다. 또한, 본원 명세서에서 설명하는 조화 입자수는, SEM 1 만배 화상으로 관찰되는 입자수를 계측하여, 화상 에리어로부터 개수를 환산하였다. 또, 입자 사이즈는 SEM 1 만배 화상으로 관찰되는 입자를 선분법으로 계측하였다. 필 강도는 미츠비시 가스 화학 제조 기재의 GHPL-830 을 사용하여 JIS-C-6481 에 준한 방법으로 측정하였다. 표면 조도는 촉침식으로 JIS-B-0601 에 준한 방법으로 측정하였다.
상기 동의 조화 입자를 형성하는 전해욕에는, 텅스텐 이온을 함유시킨 황산·황산동으로 이루어지는 전해욕을 사용하여 동의 조화 입자를 형성하는 것이 좋다. 또한, 이 황산·황산동으로 이루어지는 전해욕에는 비소 이온을 함유시키지 않는 것이 바람직하다.
본 발명의 전형적인 조화 입자를 형성하는 처리 조건은 다음과 같다.
(액 조성)
Cu: 10 ∼ 20 g/ℓ
H2SO4 : 10 ∼ 200 g/ℓ
도데실황산나트륨 : 0.1 ∼ 100 ㎎/ℓ
(전기 도금 조건)
온도 : 25 ∼ 60 ℃
(전류 조건)
전류 밀도 : 25 ∼ 100 A/d㎡ (욕의 한계 전류 밀도 이상인 것)
상기 액 조성 1 에 더하여, 이하의 성분을 첨가할 수 있다. 또한, 비소 (As) 는 첨가하지 않는다.
(선택적 액 조성 2)
W (텅스텐산염으로 첨가) : 0.1 ∼ 100 ㎎/ℓ
또한, 상기 조화 처리층 상에 황산·황산동으로 이루어지는 전해욕에서 피복 도금을 실시할 수 있다. 또한, 아연, 니켈, 코발트, 동, 인에서 선택한 적어도 1 종류 이상의 원소를 함유하는 내열·방청층, 당해 내열·방청층 상에 크로메이트 피막층 및 당해 크로메이트 피막층 상에 실란 커플링제층을 형성할 수 있다.
본 발명과 조합하는 피복 도금 처리, 내열·방청 처리, 크로메이트 처리, 실란 커플링제로는, 종래의 내열·방청층을 사용하는 것이 가능하다.
피복 도금 처리로는 특별히 제한되는 것은 아니며, 공지된 처리를 사용할 수 있다. 구체예를 이하에 나타낸다.
(액 조성)
Cu: 20 ∼ 100 g/ℓ
H2SO4 : 50 ∼ 150 g/ℓ
(액온)
25 ∼ 60 ℃
(전류 조건)
전류 밀도 : 1 ∼ 50 A/d㎡ (욕의 한계 전류 밀도 이하인 것)
도금 시간 : 1 ∼ 20 초
내열·방청층으로는 특별히 제한되는 것은 아니며, 공지된 처리를 사용할 수 있다. 예를 들어, 프린트 배선판용 동박에 대해, 종래 사용되어 온 황동 피복층을 사용할 수 있다.
구체예를 이하에 나타낸다.
(액 조성)
NaOH : 40 ∼ 200 g/ℓ
NaCN : 70 ∼ 250 g/ℓ
CuCN: 50 ∼ 200 g/ℓ
Zn(CN)2 : 2 ∼ 100 g/ℓ
As2O3 : 0.01 ∼ 1 g/ℓ
(액온)
40 ∼ 90 ℃
(전류 조건)
전류 밀도 : 1 ∼ 50 A/d㎡
도금 시간 : 1 ∼ 20 초
상기 크로메이트 피막층은 전해 크로메이트 피막층 또는 침지 크로메이트 피막층을 사용할 수 있다. 이 크로메이트 피막층은 Cr 량이 25 - 150 ㎍/d㎡ 인 것이 바람직하다. Cr 량이 25 ㎍/d㎡ 미만에서는 방청층 효과가 없다. 또, Cr 량이 150 ㎍/d㎡ 를 초과하면 효과가 포화하므로 소용 없어진다. 따라서, Cr 량은 25 - 150 ㎍/d㎡ 로 하는 것이 좋다.
상기 크로메이트 피막층을 형성하기 위한 조건의 예를 이하에 기재한다. 그러나, 상기와 같이 이 조건에 한정될 필요는 없고, 이미 공지된 크로메이트 처리는 모두 사용할 수 있다. 이 방청 처리는 내산성에 영향을 주는 인자의 하나이고, 크로메이트 처리에 의해 내산성은 보다 향상된다.
(a) 침지 크로메이트 처리
K2Cr2O7 : 1 ∼ 5 g/ℓ, pH : 2.5 ∼ 5.5, 온도 : 25 ∼ 60 ℃, 시간 : 0.5 ∼ 8 초
(c) 전해 크롬·아연 처리
K2Cr2O7 (Na2Cr2O7 혹은 CrO3) : 2 ∼ 10 g/ℓ, ZnOH 또는 ZnSO4·7H2O : 0.05 ∼ 10 g/ℓ, pH : 2.5 ∼ 5.5, 욕온 : 20 ∼ 80 ℃, 전류 밀도 : 0.05 ∼ 5 A/d㎡, 시간 : 0.1 ∼ 10 초
본 발명의 프린트 배선판용 동박에 사용하는 실란 커플링제로는, 통상적으로 동박에 사용되고 있는 임의의 실란 커플링제를 사용할 수 있고, 특별히 제한은 없다. 실란 커플링제 처리의 구체예로서 이하의 조건을 나타낸다.
0.2 % 에폭시 실란 수용액을 동박 조화면에 스프레이 후, 건조시킨다.
실란 커플링제의 선택은 임의이지만, 동박과 적층하는 수지 기재의 친화성을 고려한 선택이 바람직하다고 할 수 있다.
실시예
다음으로, 실시예 및 비교예에 대해 설명한다. 또한, 본 실시예는 바람직한 일례를 나타내는 것으로, 본 발명은 이들 실시예에 한정되는 것은 아니다. 따라서, 본 발명의 기술 사상에 포함되는 변형, 다른 실시예 또는 양태는 모두 본 발명에 포함된다. 또한, 본 발명과의 대비를 위해 비교예를 게재하였다.
(실시예 1)
두께 12 ㎛ 의 IPC Grade 3 의 전해 동박을 사용하고, 이 동박의 조면에 조화 입자를 형성하는 처리를 실시하였다.
조화 입자를 형성하는 처리 (도금) 전해액의 욕 조성과 전해 처리 조건을 나타낸다.
(액 조성)
Cu: 15 g/ℓ
H2SO4 : 100 g/ℓ
W 첨가량 : 3 ㎎/ℓ (텅스텐산나트륨 2 수화물로 첨가, 이하 동일)
도데실황산나트륨 첨가량 : 4 ㎎/ℓ
(액온) 38 ℃
(전류 조건)
전류 밀도 : 54 A/d㎡
다음으로, 상기 조화 처리면에 조화 입자의 탈락 방지와 필 강도 향상을 위해 황산·황산동으로 이루어지는 전해욕에서 피복 도금을 실시한다. 피복 도금의 처리 조건을 이하에 나타낸다.
(피복 도금액 조성)
Cu: 45 g/ℓ
H2SO4 : 100 g/ℓ
(액온) 45 ℃
(전류 조건)
전류 밀도 : 29 A/d㎡ (욕의 한계 전류 밀도 미만)
또한, 상기 피복 도금 처리 후에 내열·방청층을 형성하고, 이 내열·방청층 상에 전해 크로메이트 처리를 실시하며, 이 크로메이트 피막층 상에 실란 처리 (도포에 의한) 를 실시하였다.
상기의 조건으로 조화 입자를 형성하는 처리를 실시한 결과, 조화 입자수는 1.38 개/μ㎡ 가 되고, 입자 사이즈는 평균 0.53 ㎛ 가 되었다. 또한, 상기와 같이 표면 조도는 촉침식으로 JIS-B-0601 에 준한 방법으로 측정하고, 조화 입자수는 SEM 1 만배 화상으로 관찰되는 입자수를 계측하여, 화상 에리어로부터 개수를 환산한 결과이다.
또, 입자 사이즈는 SEM 1 만배 화상으로 관찰되는 입자를 선분법으로 계측한 결과이다. 또한, 이 입자 사이즈는, 조화면의 임의의 2 점에서 관찰한 수직 단면에 있어서의 입자 사이즈와, 임의의 2 점에서 관찰한 평면에 있어서의 입자 사이즈의 평균치이다.
실시예 1 의 12 ㎛ 두께의 전해 동박의 M 면에 조화 입자를 형성한 표면의 SEM 관찰 사진 (왼쪽에서부터 1000 배, 3000 배, 6000 배, 10000 배) 을 도 1 에 나타낸다. 도 1 에 나타내는 바와 같이, 1 입자 사이즈가 미세해져, 동 면적당의 입자 형성수가 증가하고 있는 것을 알 수 있다.
이와 같이 하여 제조한 동박에 대해 이하의 항목에 대해 측정을 실시하였다. 박리 강도의 측정에 있어서는, BT 기재 (비스말레이미드·트리아진 수지, 미츠비시 가스 화학 주식회사 제조 GHPL-830MBT) 를 사용하여 적층 접착하였다. BT 기재는 대표적인 반도체 패키지 기판용 기재이다.
BT 기재와 적층했을 때의 동박의 박리 강도가 0.98 kN/m 이상이면, 반도체 패키지 기판 용도의 동박으로서 부족하지 않은 접착 강도를 갖는다고 할 수 있다.
(박리 강도 측정)
동박을 상기 2 종의 기재와 소정의 조건으로 열압착하여 구리 피복 적층판으로 하고, 폭 10 ㎜ 의 회로를 습식 에칭에 의해 제조한 후, 동박을 박리하여 90 도 박리 강도를 측정하였다.
상기와 같이, 필 강도는 미츠비시 가스 화학 제조 기재의 GHPL-830 을 사용하여 JIS-C-6481 에 준한 방법으로 측정한 결과이다.
이 결과, 박리 강도가 대폭 향상되어, BT 레진 적층시의 박리 (필) 강도는 1.12 kN/m, 땜납 후의 필 강도는 1.12 kN/m 에 도달하였다.
또, 표면 조도는 Ra : 0.57 ㎛, Rt : 3.70 ㎛, Rz : 3.00 ㎛ 가 되었다.
실시예 1 에서 측정한 조화 입자수 (개/μ㎡), 입자 사이즈 (평균 ㎛), 표면 조도 (Ra, Rt, Rz) 및 박리 강도 (BT 기재 필 강도 (kN/m) : 상태와 땜납 후의 필 강도) 를 표 1 에 나타낸다.
Figure pat00001
(실시예 2)
두께 12 ㎛ 의 IPC Grade 3 의 전해 동박을 사용하고, 이 동박의 조면에 조화 입자를 형성하는 처리를 실시하였다.
조화 입자를 형성하는 처리 (도금) 전해액의 욕 조성과 전해 처리 조건을 나타낸다.
(액 조성)
Cu: 15 g/ℓ
H2SO4 : 100 g/ℓ
W 첨가량 : 3 ㎎/ℓ (텅스텐산나트륨 2 수화물로 첨가, 이하 동일)
도데실황산나트륨 첨가량 : 4 ㎎/ℓ
(액온) 38 ℃
(전류 조건)
전류 밀도 : 54 A/d㎡
다음으로, 상기 조화 처리면에 조화 입자의 탈락 방지와 필 강도 향상을 위해 황산·황산동으로 이루어지는 전해욕에서 피복 도금을 실시한다. 피복 도금의 처리 조건을 이하에 나타낸다.
(피복 도금액 조성)
Cu: 45 g/ℓ
H2SO4: 100 g/ℓ
(액온) 45 ℃
(전류 조건)
전류 밀도 : 31 A/d㎡ (욕의 한계 전류 밀도 미만)
또한, 상기 피복 도금 처리 후에 내열·방청층을 형성하고, 이 내열·방청층 상에 전해 크로메이트 처리를 실시하며, 이 크로메이트 피막층 상에 실란 처리 (도포에 의한) 를 실시하였다.
상기의 조건으로 조화 입자를 형성하는 처리를 실시한 결과, 조화 입자수는 1.29 개/μ㎡ 가 되고, 입자 사이즈는 평균 0.56 ㎛ 가 되었다. 또한, 상기와 같이, 표면 조도는 촉침식으로 JIS-B-0601 에 준한 방법으로 측정하고, 조화 입자수는 SEM 1 만배 화상으로 관찰되는 입자수를 계측하여, 화상 에리어로부터 개수를 환산한 결과이다.
또, 입자 사이즈는 SEM 1 만배 화상으로 관찰되는 입자를 선분법으로 계측한 결과이다. 또한, 이 입자 사이즈는, 조화면의 임의의 2 점에서 관찰한 수직 단면에 있어서의 입자 사이즈와, 임의의 2 점에서 관찰한 평면에 있어서의 입자 사이즈의 평균치이다.
실시예 2 의 12 ㎛ 두께의 전해 동박의 M 면에 조화 입자를 형성한 표면의 SEM 관찰 사진 (10000 배) 을 도 2 에 나타낸다. 도 2 에 나타내는 바와 같이, 1 입자 사이즈가 미세해져, 동 면적당의 입자 형성수가 증가하고 있는 것을 알 수 있다.
이와 같이 하여 제조한 동박에 대해 이하의 항목에 대해 측정을 실시하였다. 박리 강도의 측정에 있어서는, BT 기재 (비스말레이미드·트리아진 수지, 미츠비시 가스 화학 주식회사 제조 GHPL-830MBT) 를 사용하여 적층 접착하였다. BT 기재는 대표적인 반도체 패키지 기판용 기재이다.
BT 기재와 적층했을 때의 동박의 박리 강도가 0.98 kN/m 이상이면, 반도체 패키지 기판 용도의 동박으로서 부족하지 않은 접착 강도를 갖는다고 할 수 있다.
(박리 강도 측정)
동박을 상기 2 종의 기재와 소정의 조건으로 열압착하여 구리 피복 적층판으로 하고, 폭 10 ㎜ 의 회로를 습식 에칭에 의해 제조한 후, 동박을 박리하여 90 도 박리 강도를 측정하였다.
상기와 같이, 필 강도는 미츠비시 가스 화학 제조 기재의 GHPL-830 을 사용하여 JIS-C-6481 에 준한 방법으로 측정한 결과이다.
이 결과, 박리 강도가 대폭 향상되어, BT 레진 적층시의 박리 (필) 강도는 1.01 kN/m, 땜납 후의 필 강도는 0.98 kN/m 에 도달하여 양호한 결과가 되었다. 또, 표면 조도는 Ra : 0.43 ㎛, Rt : 2.97 ㎛, Rz : 2.60 ㎛ 가 되었다.
실시예 2 에서 측정한 조화 입자수 (개/μ㎡), 입자 사이즈 (평균 ㎛), 표면 조도 (Ra, Rt, Rz) 및 박리 강도 (BT 기재 필 강도 (kN/m) : 상태와 땜납 후의 필 강도) 를 동일하게 표 1 에 나타낸다.
(실시예 3)
두께 12 ㎛ 의 IPC Grade 3 의 전해 동박을 사용하고, 이 동박의 조면에 조화 입자를 형성하는 처리를 실시하였다.
조화 입자를 형성하는 처리 (도금) 전해액의 욕 조성과 전해 처리 조건을 나타낸다.
(액 조성)
Cu: 20 g/ℓ
H2SO4 : 100 g/ℓ
W 첨가량 : 3 ㎎/ℓ (텅스텐산나트륨 2 수화물로 첨가, 이하 동일)
도데실황산나트륨 첨가량 : 4 ㎎/ℓ
(액온) 38 ℃
(전류 조건)
전류 밀도 : 54 A/d㎡
다음으로, 상기 조화 처리면에 조화 입자의 탈락 방지와 필 강도 향상을 위해 황산·황산동으로 이루어지는 전해욕에서 피복 도금을 실시한다. 피복 도금의 처리 조건을 이하에 나타낸다.
(피복 도금액 조성)
Cu: 45 g/ℓ
H2SO4 : 100 g/ℓ
(액온) 45 ℃
(전류 조건)
전류 밀도 : 33 A/d㎡ (욕의 한계 전류 밀도 미만)
또한, 상기 피복 도금 처리 후에 내열·방청층을 형성하고, 이 내열·방청층 상에 전해 크로메이트 처리를 실시하며, 이 크로메이트 피막층 상에 실란 처리 (도포에 의한) 를 실시하였다.
상기의 조건으로 조화 입자를 형성하는 처리를 실시한 결과, 조화 입자수는 1.47 개/μ㎡ 가 되고, 입자 사이즈는 평균 0.67 ㎛ 가 되었다. 또한, 상기와 같이, 표면 조도는 촉침식으로 JIS-B-0601 에 준한 방법으로 측정하고, 조화 입자수는 SEM 1 만배 화상으로 관찰되는 입자수를 계측하여, 화상 에리어로부터 개수를 환산한 결과이다.
또, 입자 사이즈는 SEM 1 만배 화상으로 관찰되는 입자를 선분법으로 계측한 결과이다. 또한, 이 입자 사이즈는, 조화면의 임의의 2 점에서 관찰한 수직 단면에 있어서의 입자 사이즈와, 임의의 2 점에서 관찰한 평면에 있어서의 입자 사이즈의 평균치이다.
실시예 3 의 12 ㎛ 두께의 전해 동박의 M 면에 조화 입자를 형성한 표면의 SEM 관찰 사진 (10000 배) 을 도 3 에 나타낸다. 도 3 에 나타내는 바와 같이, 1 입자 사이즈가 미세해져, 동 면적당의 입자 형성수가 증가하고 있는 것을 알 수 있다.
이와 같이 하여 제조한 동박에 대해 이하의 항목에 대해 측정을 실시하였다. 박리 강도의 측정에 있어서는, BT 기재 (비스말레이미드·트리아진 수지, 미츠비시 가스 화학 주식회사 제조 GHPL-830MBT) 를 사용하여 적층 접착하였다. BT 기재는 대표적인 반도체 패키지 기판용 기재이다.
BT 기재와 적층했을 때의 동박의 박리 강도가 0.98 kN/m 이상이면, 반도체 패키지 기판 용도의 동박으로서 부족하지 않은 접착 강도를 갖는다고 할 수 있다.
(박리 강도 측정)
동박을 상기 2 종의 기재와 소정의 조건으로 열압착하여 구리 피복 적층판으로 하고, 폭 10 ㎜ 의 회로를 습식 에칭에 의해 제조한 후, 동박을 박리하여 90 도 박리 강도를 측정하였다.
상기와 같이, 필 강도는 미츠비시 가스 화학 제조 기재의 GHPL-830 을 사용하여 JIS-C-6481 에 준한 방법으로 측정한 결과이다.
이 결과, 박리 강도가 대폭 향상되어, BT 레진 적층시의 박리 (필) 강도는 1.24 kN/m, 땜납 후의 필 강도는 1.21 kN/m 에 도달하여 양호한 결과가 되었다. 또, 표면 조도는 Ra : 0.43 ㎛, Rt : 3.13 ㎛, Rz : 2.70 ㎛ 가 되었다.
실시예 3 에서 측정한 조화 입자수 (개/μ㎡), 입자 사이즈 (평균 ㎛), 표면 조도 (Ra, Rt, Rz) 및 박리 강도 (BT 기재 필 강도 (kN/m) : 상태와 땜납 후의 필 강도) 를 동일하게 표 1 에 나타낸다.
(실시예 4)
두께 12 ㎛ 의 IPC Grade 3 의 전해 동박을 사용하고, 이 동박의 조면에 조화 입자를 형성하는 처리를 실시하였다.
조화 입자를 형성하는 처리 (도금) 전해액의 욕 조성과 전해 처리 조건을 나타낸다.
(액 조성)
Cu: 10 g/ℓ
H2SO4 : 100 g/ℓ
W 첨가량 : 3 ㎎/ℓ (텅스텐산나트륨 2 수화물로 첨가, 이하 동일)
도데실황산나트륨 첨가량 : 4 ㎎/ℓ
(액온) 38 ℃
(전류 조건)
전류 밀도 : 48 A/d㎡
다음으로, 상기 조화 처리면에 조화 입자의 탈락 방지와 필 강도 향상을 위해 황산·황산동으로 이루어지는 전해욕에서 피복 도금을 실시한다. 피복 도금의 처리 조건을 이하에 나타낸다.
(피복 도금액 조성)
Cu: 45 g/ℓ
H2SO4: 100 g/ℓ
(액온) 45 ℃
(전류 조건)
전류 밀도 : 29 A/d㎡ (욕의 한계 전류 밀도 미만)
또한, 상기 피복 도금 처리 후에 내열·방청층을 형성하고, 이 내열·방청층 상에 전해 크로메이트 처리를 실시하며, 이 크로메이트 피막층 상에 실란 처리 (도포에 의한) 를 실시하였다.
상기의 조건으로 조화 입자를 형성하는 처리를 실시한 결과, 조화 입자수는 1.54 개/μ㎡ 가 되고, 입자 사이즈는 평균 0.49 ㎛ 가 되었다. 또한, 상기와 같이, 표면 조도는 촉침식으로 JIS-B-0601 에 준한 방법으로 측정하고, 조화 입자수는 SEM 1 만배 화상으로 관찰되는 입자수를 계측하여, 화상 에리어로부터 개수를 환산한 결과이다.
또, 입자 사이즈는 SEM 1 만배 화상으로 관찰되는 입자를 선분법으로 계측한 결과이다. 또한, 이 입자 사이즈는, 조화면의 임의의 2 점에서 관찰한 수직 단면에 있어서의 입자 사이즈와, 임의의 2 점에서 관찰한 평면에 있어서의 입자 사이즈의 평균치이다.
실시예 4 의 12 ㎛ 두께의 전해 동박의 M 면에 조화 입자를 형성한 표면의 SEM 관찰 사진 (10000 배) 을 도 4 에 나타낸다. 도 4 에 나타내는 바와 같이, 1 입자 사이즈가 미세해져, 동 면적당의 입자 형성수가 증가하고 있는 것을 알 수 있다.
이와 같이 하여 제조한 동박에 대해 이하의 항목에 대해 측정을 실시하였다. 박리 강도의 측정에 있어서는, BT 기재 (비스말레이미드·트리아진 수지, 미츠비시 가스 화학 주식회사 제조 GHPL-830MBT) 를 사용하여 적층 접착하였다. BT 기재는 대표적인 반도체 패키지 기판용 기재이다.
BT 기재와 적층했을 때의 동박의 박리 강도가 0.98 kN/m 이상이면, 반도체 패키지 기판 용도의 동박으로서 부족하지 않은 접착 강도를 갖는다고 할 수 있다.
(박리 강도 측정)
동박을 상기 2 종의 기재와 소정의 조건으로 열압착하여 구리 피복 적층판으로 하고, 폭 10 ㎜ 의 회로를 습식 에칭에 의해 제조한 후, 동박을 박리하여 90 도 박리 강도를 측정하였다.
상기와 같이, 필 강도는 미츠비시 가스 화학 제조 기재의 GHPL-830 을 사용하여 JIS-C-6481 에 준한 방법으로 측정한 결과이다.
이 결과, 박리 강도가 대폭 향상되어, BT 레진 적층시의 박리 (필) 강도는 1.04 kN/m, 땜납 후의 필 강도는 1.03 kN/m 에 도달하여 양호한 결과가 되었다. 또, 표면 조도는 Ra : 0.43 ㎛, Rt : 3.13 ㎛, Rz : 2.57 ㎛ 가 되었다.
실시예 4 에서 측정한 조화 입자수 (개/μ㎡), 입자 사이즈 (평균 ㎛), 표면 조도 (Ra, Rt, Rz) 및 박리 강도 (BT 기재 필 강도 (kN/m) : 상태와 땜납 후의 필 강도) 를 동일하게 표 1 에 나타낸다.
(실시예 5)
두께 12 ㎛ 의 IPC Grade 3 의 전해 동박을 사용하고, 이 동박의 조면에 조화 입자를 형성하는 처리를 실시하였다.
조화 입자를 형성하는 처리 (도금) 전해액의 욕 조성과 전해 처리 조건을 나타낸다.
(액 조성)
Cu: 15 g/ℓ
H2SO4 : 100 g/ℓ
W 첨가량 : 3 ㎎/ℓ (텅스텐산나트륨 2 수화물로 첨가, 이하 동일)
도데실황산나트륨 첨가량 : 4 ㎎/ℓ
(액온) 38 ℃
(전류 조건)
전류 밀도 : 45 A/d㎡
다음으로, 상기 조화 처리면에 조화 입자의 탈락 방지와 필 강도 향상을 위해 황산·황산동으로 이루어지는 전해욕에서 피복 도금을 실시한다. 피복 도금의 처리 조건을 이하에 나타낸다.
(피복 도금액 조성)
Cu: 45 g/ℓ
H2SO4 : 100 g/ℓ
(액온) 45 ℃
(전류 조건)
전류 밀도 : 21 A/d㎡ (욕의 한계 전류 밀도 미만)
또한, 상기 피복 도금 처리 후에 내열·방청층을 형성하고, 이 내열·방청층 상에 전해 크로메이트 처리를 실시하며, 이 크로메이트 피막층 상에 실란 처리 (도포에 의한) 를 실시하였다.
상기의 조건으로 조화 입자를 형성하는 처리를 실시한 결과, 조화 입자수는 1.40 개/μ㎡ 가 되고, 입자 사이즈는 평균 0.61 ㎛ 가 되었다. 또한, 상기와 같이, 표면 조도는 촉침식으로 JIS-B-0601 에 준한 방법으로 측정하고, 조화 입자수는 SEM 1 만배 화상으로 관찰되는 입자수를 계측하여, 화상 에리어로부터 개수를 환산한 결과이다.
또, 입자 사이즈는 SEM 1 만배 화상으로 관찰되는 입자를 선분법으로 계측 한 결과이다. 또한, 이 입자 사이즈는, 조화면의 임의의 2 점에서 관찰한 수직 단면에 있어서의 입자 사이즈와, 임의의 2 점에서 관찰한 평면에 있어서의 입자 사이즈의 평균치이다.
실시예 5 의 12 ㎛ 두께의 전해 동박의 M 면에 조화 입자를 형성한 표면의 SEM 관찰 사진 (10000 배) 을 도 5 에 나타낸다. 도 5 에 나타내는 바와 같이, 1 입자 사이즈가 미세해져, 동 면적당의 입자 형성수가 증가하고 있는 것을 알 수 있다.
이와 같이 하여 제조한 동박에 대해 이하의 항목에 대해 측정을 실시하였다. 박리 강도의 측정에 있어서는, BT 기재 (비스말레이미드·트리아진 수지, 미츠비시 가스 화학 주식회사 제조 GHPL-830MBT) 를 사용하여 적층 접착하였다. BT 기재는 대표적인 반도체 패키지 기판용 기재이다.
BT 기재와 적층했을 때의 동박의 박리 강도가 0.98 kN/m 이상이면, 반도체 패키지 기판 용도의 동박으로서 부족하지 않은 접착 강도를 갖는다고 할 수 있다.
(박리 강도 측정)
동박을 상기 2 종의 기재와 소정의 조건으로 열압착하여 구리 피복 적층판으로 하고, 폭 10 ㎜ 의 회로를 습식 에칭에 의해 제조한 후, 동박을 박리하여 90 도 박리 강도를 측정하였다.
상기와 같이, 필 강도는 미츠비시 가스 화학 제조 기재의 GHPL-830 을 사용하여 JIS-C-6481 에 준한 방법으로 측정한 결과이다.
이 결과, 박리 강도가 대폭 향상되어, BT 레진 적층시의 박리 (필) 강도는 1.10 kN/m, 땜납 후의 필 강도는 1.10 kN/m 에 도달하여 양호한 결과가 되었다. 또, 표면 조도는 Ra : 0.50 ㎛, Rt : 3.20 ㎛, Rz : 2.67 ㎛ 가 되었다.
실시예 5 에서 측정한 조화 입자수 (개/μ㎡), 입자 사이즈 (평균 ㎛), 표면 조도 (Ra, Rt, Rz) 및 박리 강도 (BT 기재 필 강도 (kN/m) : 상태와 땜납 후의 필 강도) 를 동일하게 표 1 에 나타낸다.
(비교예 1)
두께 12 ㎛ 의 IPC Grade 3 의 전해 동박을 사용하고, 이 동박의 조면에 조화 입자를 형성하는 처리를 실시하였다.
조화 입자를 형성하는 처리 (도금) 전해액의 욕 조성과 전해 처리 조건을 나타낸다.
(액 조성)
Cu: 35 g/ℓ
H2SO4 : 97.5 g/ℓ
As 첨가량 : 1.6 ㎎/ℓ
(액온) 38 ℃
(전류 조건)
전류 밀도 : 70 A/d㎡
다음으로, 상기 조화 처리면에 조화 입자의 탈락 방지와 필 강도 향상을 위해 황산·황산동으로 이루어지는 전해욕에서 피복 도금을 실시한다. 피복 도금의 처리 조건을 이하에 나타낸다.
(피복 도금액 조성)
Cu: 45 g/ℓ
H2SO4: 97.5 g/ℓ
(액온) 45 ℃
(전류 조건)
전류 밀도 : 41 A/d㎡ (욕의 한계 전류 밀도 미만)
또한, 상기 피복 도금 처리 후에 내열·방청층을 형성하고, 이 내열·방청층 상에 전해 크로메이트 처리를 실시하며, 이 크로메이트 피막층 상에 실란 처리 (도포에 의한) 를 실시하였다.
상기의 조건으로 조화 입자를 형성하는 처리를 실시한 결과, 실시예에 비해 조화 입자수는 0.30 개/μ㎡ 로 감소하고, 입자 사이즈는 평균 2.55 ㎛ 로 커졌다. 또한, 상기와 같이, 표면 조도는 촉침식으로 JIS-B-0601 에 준한 방법으로 측정하고, 조화 입자수는 SEM 1 만배 화상으로 관찰되는 입자수를 계측하여, 화상 에리어로부터 개수를 환산한 결과이다.
또, 입자 사이즈는 SEM 1 만배 화상으로 관찰되는 입자를 선분법으로 계측 한 결과이다. 또한, 이 입자 사이즈는, 조화면의 임의의 2 점에서 관찰한 수직 단면에 있어서의 입자 사이즈와, 임의의 2 점에서 관찰한 평면에 있어서의 입자 사이즈의 평균치이다.
비교예 1 의 12 ㎛ 두께의 전해 동박의 M 면에 조화 입자를 형성한 표면의 SEM 관찰 사진 (10000 배) 을 도 6 에 나타낸다. 도 6 에 나타내는 바와 같이, 1 입자 사이즈가 조대화하여, 동 면적당의 입자 형성수가 감소하고 있는 것을 알 수 있다.
이와 같이 하여 제조한 동박에 대해 이하의 항목에 대해 측정을 실시하였다. 박리 강도의 측정에 있어서는, BT 기재 (비스말레이미드·트리아진 수지, 미츠비시 가스 화학 주식회사 제조 GHPL-830MBT) 를 사용하여 적층 접착하였다. BT 기재는 대표적인 반도체 패키지 기판용 기재이다.
BT 기재와 적층했을 때의 동박의 박리 강도가 0.98 kN/m 이상이면, 반도체 패키지 기판 용도의 동박으로서 부족하지 않은 접착 강도를 갖는다고 할 수 있다.
(박리 강도 측정)
동박을 상기 2 종의 기재와 소정의 조건으로 열압착하여 구리 피복 적층판으로 하고, 폭 10 ㎜ 의 회로를 습식 에칭에 의해 제조한 후, 동박을 박리하여 90 도 박리 강도를 측정하였다.
상기와 같이, 필 강도는 미츠비시 가스 화학 제조 기재의 GHPL-830 을 사용하여 JIS-C-6481 에 준한 방법으로 측정한 결과이다.
이 결과, 박리 강도가 대폭 저하되어, BT 레진 적층시의 박리 (필) 강도는 0.80 kN/m, 땜납 후의 필 강도는 0.80 kN/m 가 되어, 실시예에 비해 불량이 되었다. 또, 표면 조도는 Ra : 0.67 ㎛, Rt : 4.60 ㎛, Rz : 4.07 ㎛ 로 모두 커졌다.
비교예 1 에서 측정한 조화 입자수 (개/μ㎡), 입자 사이즈 (평균 ㎛), 표면 조도 (Ra, Rt, Rz) 및 박리 강도 (BT 기재 필 강도 (kN/m) : 상태와 땜납 후의 필 강도) 를 동일하게 표 1 에 나타낸다.
(비교예 2)
두께 12 ㎛ 의 IPC Grade 3 의 전해 동박을 사용하고, 이 동박의 조면에 조화 입자를 형성하는 처리를 실시하였다.
조화 입자를 형성하는 처리 (도금) 전해액의 욕 조성과 전해 처리 조건을 나타낸다.
(액 조성)
Cu: 25 g/ℓ
H2SO4 : 97.5 g/ℓ
As 첨가량 : 1.6 ㎎/ℓ
(액온) 38 ℃
(전류 조건)
전류 밀도 : 70 A/d㎡
다음으로, 상기 조화 처리면에 조화 입자의 탈락 방지와 필 강도 향상을 위해 황산·황산동으로 이루어지는 전해욕에서 피복 도금을 실시한다. 피복 도금의 처리 조건을 이하에 나타낸다.
(피복 도금액 조성)
Cu: 45 g/ℓ
H2SO4 : 97.5 g/ℓ
(액온) 45 ℃
(전류 조건)
전류 밀도 : 41 A/d㎡ (욕의 한계 전류 밀도 미만)
또한, 상기 피복 도금 처리 후에 내열·방청층을 형성하고, 이 내열·방청층 상에 전해 크로메이트 처리를 실시하며, 이 크로메이트 피막층 상에 실란 처리 (도포에 의한) 를 실시하였다.
상기의 조건으로 조화 입자를 형성하는 처리를 실시한 결과, 실시예에 비해 조화 입자수는 0.63 개/μ㎡ 로 감소하고, 입자 사이즈는 평균 1.16 ㎛ 로 커졌다. 또한, 상기와 같이, 표면 조도는 촉침식으로 JIS-B-0601 에 준한 방법으로 측정하고, 조화 입자수는 SEM 1 만배 화상으로 관찰되는 입자수를 계측하여, 화상 에리어로부터 개수를 환산한 결과이다.
또, 입자 사이즈는 SEM 1 만배 화상으로 관찰되는 입자를 선분법으로 계측한 결과이다. 또한, 이 입자 사이즈는, 조화면의 임의의 2 점에서 관찰한 수직 단면에 있어서의 입자 사이즈와, 임의의 2 점에서 관찰한 평면에 있어서의 입자 사이즈의 평균치이다.
비교예 2 의 12 ㎛ 두께의 전해 동박의 M 면에 조화 입자를 형성한 표면의 SEM 관찰 사진 (10000 배) 을 도 7 에 나타낸다. 도 7 에 나타내는 바와 같이, 1 입자 사이즈가 조대화하여, 동 면적당의 입자 형성수가 감소하고 있는 것을 알 수 있다.
이와 같이 하여 제조한 동박에 대해 이하의 항목에 대해 측정을 실시하였다. 박리 강도의 측정에 있어서는, BT 기재 (비스말레이미드·트리아진 수지, 미츠비시 가스 화학 주식회사 제조 GHPL-830MBT) 를 사용하여 적층 접착하였다. BT 기재는 대표적인 반도체 패키지 기판용 기재이다.
BT 기재와 적층했을 때의 동박의 박리 강도가 0.98 kN/m 이상이면, 반도체 패키지 기판 용도의 동박으로서 부족하지 않은 접착 강도를 갖는다고 할 수 있다.
(박리 강도 측정)
동박을 상기 2 종의 기재와 소정의 조건으로 열압착하여 구리 피복 적층판으로 하고, 폭 10 ㎜ 의 회로를 습식 에칭에 의해 제조한 후, 동박을 박리하여 90 도 박리 강도를 측정하였다.
상기와 같이, 필 강도는 미츠비시 가스 화학 제조 기재의 GHPL-830 을 사용하여 JIS-C-6481 에 준한 방법으로 측정한 결과이다.
이 결과, 박리 강도가 대폭 저하되어, BT 레진 적층시의 박리 (필) 강도는 0.85 kN/m, 땜납 후의 필 강도는 0.85 kN/m 가 되어, 실시예에 비해 불량이 되었다. 또, 표면 조도는 Ra : 0.73 ㎛, Rt : 4.73 ㎛, Rz : 4.40 ㎛ 로 모두 커졌다.
비교예 2 에서 측정한 조화 입자수 (개/μ㎡), 입자 사이즈 (평균 ㎛), 표면 조도 (Ra, Rt, Rz) 및 박리 강도 (BT 기재 필 강도 (kN/m) : 상태와 땜납 후의 필 강도) 를 동일하게 표 1 에 나타낸다.
(비교예 3)
두께 12 ㎛ 의 IPC Grade 3 의 전해 동박을 사용하고, 이 동박의 조면에 조화 입자를 형성하는 처리를 실시하였다.
조화 입자를 형성하는 처리 (도금) 전해액의 욕 조성과 전해 처리 조건을 나타낸다.
(액 조성)
Cu: 25 g/ℓ
H2SO4 : 97.5 g/ℓ
As 첨가량 : 1.6 ㎎/ℓ
(액온) 38 ℃
(전류 조건)
전류 밀도 : 44 A/d㎡
다음으로, 상기 조화 처리면에 조화 입자의 탈락 방지와 필 강도 향상을 위해 황산·황산동으로 이루어지는 전해욕에서 피복 도금을 실시한다. 피복 도금의 처리 조건을 이하에 나타낸다.
(피복 도금액 조성)
Cu: 45 g/ℓ
H2SO4 : 97.5 g/ℓ
(액온) 45 ℃
(전류 조건)
전류 밀도 : 36 A/d㎡ (욕의 한계 전류 밀도 미만)
또한, 상기 피복 도금 처리 후에 내열·방청층을 형성하고, 이 내열·방청층 상에 전해 크로메이트 처리를 실시하며, 이 크로메이트 피막층 상에 실란 처리 (도포에 의한) 를 실시하였다.
상기의 조건으로 조화 입자를 형성하는 처리를 실시한 결과, 실시예에 비해 조화 입자수는 0.12 개/μ㎡ 로 감소하고, 입자 사이즈는 평균 1.99 ㎛ 로 커졌다. 또한, 상기와 같이, 표면 조도는 촉침식으로 JIS-B-0601 에 준한 방법으로 측정하고, 조화 입자수는 SEM 1 만배 화상으로 관찰되는 입자수를 계측하여, 화상 에리어로부터 개수를 환산한 결과이다.
또, 입자 사이즈는 SEM 1 만배 화상으로 관찰되는 입자를 선분법으로 계측한 결과이다. 또한, 이 입자 사이즈는, 조화면의 임의의 2 점에서 관찰한 수직 단면에 있어서의 입자 사이즈와, 임의의 2 점에서 관찰한 평면에 있어서의 입자 사이즈의 평균치이다.
비교예 3 의 12 ㎛ 두께의 전해 동박의 M 면에 조화 입자를 형성한 표면의 SEM 관찰 사진 (10000 배) 을 도 8 에 나타낸다. 도 8 에 나타내는 바와 같이, 1 입자 사이즈가 조대화하여, 동 면적당의 입자 형성수가 감소하고 있는 것을 알 수 있다.
이와 같이 하여 제조한 동박에 대해 이하의 항목에 대해 측정을 실시하였다. 박리 강도의 측정에 있어서는, BT 기재 (비스말레이미드·트리아진 수지, 미츠비시 가스 화학 주식회사 제조 GHPL-830MBT) 를 사용하여 적층 접착하였다. BT 기재는 대표적인 반도체 패키지 기판용 기재이다.
BT 기재와 적층했을 때의 동박의 박리 강도가 0.98 kN/m 이상이면, 반도체 패키지 기판 용도의 동박으로서 부족하지 않은 접착 강도를 갖는다고 할 수 있다.
(박리 강도 측정)
동박을 상기 2 종의 기재와 소정의 조건으로 열압착하여 구리 피복 적층판으로 하고, 폭 10 ㎜ 의 회로를 습식 에칭에 의해 제조한 후, 동박을 박리하여 90 도 박리 강도를 측정하였다.
상기와 같이, 필 강도는 미츠비시 가스 화학 제조 기재의 GHPL-830 을 사용하여 JIS-C-6481 에 준한 방법으로 측정한 결과이다.
이 결과, 박리 강도가 대폭 저하되어, BT 레진 적층시의 박리 (필) 강도는 0.82 kN/m, 땜납 후의 필 강도는 0.79 kN/m 가 되어, 실시예에 비해 불량이 되었다. 또, 표면 조도는 Ra : 0.60 ㎛, Rt : 4.17 ㎛, Rz : 3.70 ㎛ 로 모두 커졌다.
비교예 3 에서 측정한 조화 입자수 (개/μ㎡), 입자 사이즈 (평균 ㎛), 표면 조도 (Ra, Rt, Rz) 및 박리 강도 (BT 기재 필 강도 (kN/m) : 상태와 땜납 후의 필 강도) 를 동일하게 표 1 에 나타낸다.
(비교예 4)
두께 12 ㎛ 의 IPC Grade 3 의 전해 동박을 사용하고, 이 동박의 조면에 조화 입자를 형성하는 처리를 실시하였다.
조화 입자를 형성하는 처리 (도금) 전해액의 욕 조성과 전해 처리 조건을 나타낸다.
(액 조성)
Cu: 25 g/ℓ
H2SO4 : 97.5 g/ℓ
As 첨가량 : 1.6 ㎎/ℓ
(액온) 38 ℃
(전류 조건)
전류 밀도 : 52 A/d㎡
다음으로, 상기 조화 처리면에 조화 입자의 탈락 방지와 필 강도 향상을 위해 황산·황산동으로 이루어지는 전해욕에서 피복 도금을 실시한다. 피복 도금의 처리 조건을 이하에 나타낸다.
(피복 도금액 조성)
Cu: 45 g/ℓ
H2SO4 : 97.5 g/ℓ
(액온) 45 ℃
(전류 조건)
전류 밀도 : 36 A/d㎡ (욕의 한계 전류 밀도 미만)
또한, 상기 피복 도금 처리 후에 내열·방청층을 형성하고, 이 내열·방청층 상에 전해 크로메이트 처리를 실시하며, 이 크로메이트 피막층 상에 실란 처리 (도포에 의한) 를 실시하였다.
상기의 조건으로 조화 입자를 형성하는 처리를 실시한 결과, 실시예에 비해 조화 입자수는 0.18 개/μ㎡ 로 감소하고, 입자 사이즈는 평균 1.46 ㎛ 로 커졌다. 또한, 상기와 같이, 표면 조도는 촉침식으로 JIS-B-0601 에 준한 방법으로 측정하고, 조화 입자수는 SEM 1 만배 화상으로 관찰되는 입자수를 계측하여, 화상 에리어로부터 개수를 환산한 결과이다.
또, 입자 사이즈는 SEM 1 만배 화상으로 관찰되는 입자를 선분법으로 계측한 결과이다. 또한, 이 입자 사이즈는, 조화면의 임의의 2 점에서 관찰한 수직 단면에 있어서의 입자 사이즈와, 임의의 2 점에서 관찰한 평면에 있어서의 입자 사이즈의 평균치이다.
비교예 4 의 12 ㎛ 두께의 전해 동박의 M 면에 조화 입자를 형성한 표면의 SEM 관찰 사진 (10000 배) 을 도 9 에 나타낸다. 도 9 에 나타내는 바와 같이, 1 입자 사이즈가 조대화하여, 동 면적당의 입자 형성수가 감소하고 있는 것을 알 수 있다.
이와 같이 하여 제조한 동박에 대해 이하의 항목에 대해 측정을 실시하였다. 박리 강도의 측정에 있어서는, BT 기재 (비스말레이미드·트리아진 수지, 미츠비시 가스 화학 주식회사 제조 GHPL-830MBT) 를 사용하여 적층 접착하였다. BT 기재는 대표적인 반도체 패키지 기판용 기재이다.
BT 기재와 적층했을 때의 동박의 박리 강도가 0.98 kN/m 이상이면, 반도체 패키지 기판 용도의 동박으로서 부족하지 않은 접착 강도를 갖는다고 할 수 있다.
(박리 강도 측정)
동박을 상기 2 종의 기재와 소정의 조건으로 열압착하여 구리 피복 적층판으로 하고, 폭 10 ㎜ 의 회로를 습식 에칭에 의해 제조한 후, 동박을 박리하여 90 도 박리 강도를 측정하였다.
상기와 같이, 필 강도는 미츠비시 가스 화학 제조 기재의 GHPL-830 을 사용하여 JIS-C-6481 에 준한 방법으로 측정한 결과이다.
이 결과, 박리 강도가 대폭 저하되어, BT 레진 적층시의 박리 (필) 강도는 0.99 kN/m, 땜납 후의 필 강도는 0.94 kN/m 가 되어, 실시예에 비해 불량이 되었다. 또, 표면 조도는 Ra : 0.63 ㎛, Rt : 4.83 ㎛, Rz : 4.13 ㎛ 로 모두 커졌다.
비교예 4 에서 측정한 조화 입자수 (개/μ㎡), 입자 사이즈 (평균 ㎛), 표면 조도 (Ra, Rt, Rz) 및 박리 강도 (BT 기재 필 강도 (kN/m) : 상태와 땜납 후의 필 강도) 를 동일하게 표 1 에 나타낸다.
산업상의 이용가능성
전해 동박의 조면 (M 면) 에 본 발명의 조화 입자를 형성함으로써, 동박 자체의 수지 기재와의 접착 강도를 대폭 높일 수 있다는 큰 효과를 갖는다. 즉, 전해 동박의 여러 특성을 열화시키지 않고, 동박 상의 조화 처리층을 개선하여, 동박과 수지 기재의 접착 강도를 높일 수 있고, 특히, 범용 에폭시 수지계 기재 (FR-4 등) 와 비교하여 일반적으로 동박과의 밀착력이 낮은 반도체 패키지용 기재나 액정 폴리머 기재와 조합하여 사용했을 때, 보다 강한 박리 강도를 얻을 수 있는 전해 동박 및 그 제조 방법을 제공한다. 회로의 미세화 및 고주파화가 진행되는 반도체 패키지 기판용 동박 혹은 액정 폴리머 기판용 동박 또는 전지 (LiB 등) 용 부극재에 사용하는 전해 동박으로서 유용하다.

Claims (12)

  1. 전해 동박의 조화면 (M 면) 에 조화 입자를 함유하는 조화 처리층을 형성한 전해 동박으로서, 그 조화 입자의 그 조화면의 임의의 2 점에서 관찰한 수직 단면에 있어서의 입자 사이즈와, 임의의 2 점에서 관찰한 평면에 있어서의 입자 사이즈의 평균치인 평균 사이즈가 0.49 ~ 1.0 ㎛ 이고, 그 입자 사이즈는 SEM 1 만배 화상으로 관찰되는 그 조화 입자를 선분법으로 계측한 것이고, 조화 입자수의 평균이 1 ~ 2 개/μ㎡ 이고, 상기 조화 처리층 상에 피복 구리 도금층을 갖는 것을 특징으로 하는 전해 동박.
  2. 전해 동박의 조화면 (M 면) 에 조화 입자를 함유하는 조화 처리층을 형성한 전해 동박으로서, 그 조화 입자의 그 조화면의 임의의 2 점에서 관찰한 수직 단면에 있어서의 입자 사이즈와, 임의의 2 점에서 관찰한 평면에 있어서의 입자 사이즈의 평균치인 평균 사이즈가 0.49 ~ 1.0 ㎛ 이고, 그 입자 사이즈는 SEM 1 만배 화상으로 관찰되는 그 조화 입자를 선분법으로 계측한 것이고, 조화 입자수의 평균이 2 개/μ㎡ 이하, 전해 동박의 조화면 (M 면) 의 표면 조도 Rz 가 3.0 ㎛ 이하이고 상기 조화 처리층 상에 피복 구리 도금층을 갖는 것을 특징으로 하는 전해 동박.
  3. 제 2 항에 있어서,
    조화 입자수의 평균이 1 ∼ 2 개/μ㎡ 인 것을 특징으로 하는 전해 동박.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 전해 동박의 조화면 (M 면) 의 표면 조도 Rz 가 3.0 ㎛ 이하, Ra 가 0.6 ㎛ 미만, Rt 가 4.0 ㎛ 미만인 것을 특징으로 하는 전해 동박.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    BT 기재와의 상태 필 강도가 1.0 kN/m 이상인 것을 특징으로 하는 전해 동박.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    BT 기재와의 땜납 후의 필 강도가 0.98 kN/m 이상인 것을 특징으로 하는 전해 동박.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 피복 구리 도금층 상에 아연, 동에서 선택한 적어도 1 종류 이상의 원소를 함유하는 내열·방청층을 구비하는 것을 특징으로 하는 전해 동박.
  8. 제 7 항에 있어서,
    상기 내열·방청층 상에 크로메이트 피막층을 갖는 것을 특징으로 하는 전해 동박.
  9. 제 8 항에 있어서,
    상기 당해 크로메이트 피막층 상에 실란 커플링제층을 갖는 것을 특징으로 하는 전해 동박.
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 기재된 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재.
  11. 전해 동박의 조화면 (M 면) 에 황산·황산동으로 이루어지는 전해욕을 사용하여 조화 입자를 형성하는 전해 동박의 제조 방법으로서, 전해욕 중의 동 농도를 10 ∼ 20 g/ℓ 로서 전해하여, 제 1 항 내지 제 3 항 중 어느 한 항에 기재된 전해 동박을 제조하는 것을 특징으로 하는 전해 동박의 제조 방법.
  12. 제 11 항에 있어서,
    텅스텐 이온을 함유하는 황산·황산동으로 이루어지는 전해욕을 사용하여 동의 조화 입자를 형성하는 것을 특징으로 하는 전해 동박의 제조 방법.
KR1020187006370A 2011-09-30 2012-09-18 수지와의 밀착성이 우수한 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재 KR102059280B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011216623 2011-09-30
JPJP-P-2011-216623 2011-09-30
PCT/JP2012/073839 WO2013047272A1 (ja) 2011-09-30 2012-09-18 樹脂との密着性に優れた銅箔及びその製造方法並びに該電解銅箔を用いたプリント配線板又は電池用負極材

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020167027466A Division KR20160119875A (ko) 2011-09-30 2012-09-18 수지와의 밀착성이 우수한 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재

Publications (2)

Publication Number Publication Date
KR20180026584A true KR20180026584A (ko) 2018-03-12
KR102059280B1 KR102059280B1 (ko) 2019-12-24

Family

ID=47995304

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020167027466A KR20160119875A (ko) 2011-09-30 2012-09-18 수지와의 밀착성이 우수한 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재
KR1020187006370A KR102059280B1 (ko) 2011-09-30 2012-09-18 수지와의 밀착성이 우수한 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재
KR1020147009364A KR20140054435A (ko) 2011-09-30 2012-09-18 수지와의 밀착성이 우수한 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020167027466A KR20160119875A (ko) 2011-09-30 2012-09-18 수지와의 밀착성이 우수한 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020147009364A KR20140054435A (ko) 2011-09-30 2012-09-18 수지와의 밀착성이 우수한 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재

Country Status (6)

Country Link
JP (1) JP6029590B2 (ko)
KR (3) KR20160119875A (ko)
CN (1) CN103857833B (ko)
MY (1) MY175198A (ko)
TW (1) TWI605735B (ko)
WO (1) WO2013047272A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI515342B (zh) * 2013-09-05 2016-01-01 三井金屬鑛業股份有限公司 表面處理銅箔、使用該表面處理銅箔所得之貼銅積層板以及印刷配線板
TWI616122B (zh) * 2014-05-28 2018-02-21 Jx Nippon Mining & Metals Corp 表面處理銅箔、附載體銅箔、積層體、印刷配線板、電子機器、表面處理銅箔的製造方法及印刷配線板的製造方法
JP6323261B2 (ja) * 2014-08-29 2018-05-16 住友金属鉱山株式会社 フレキシブル銅配線板の製造方法、及び、それに用いる支持フィルム付フレキシブル銅張積層板
JP5972486B1 (ja) * 2014-09-05 2016-08-17 古河電気工業株式会社 銅箔、銅張積層板、および基板
KR101852671B1 (ko) * 2015-01-21 2018-06-04 제이엑스금속주식회사 캐리어 부착 동박, 적층체, 프린트 배선판, 및, 프린트 배선판의 제조 방법
CN107429417B (zh) * 2015-03-31 2019-11-22 三井金属矿业株式会社 粗糙化处理铜箔、带载体铜箔、覆铜层叠板及印刷电路板
JP6083619B2 (ja) * 2015-07-29 2017-02-22 福田金属箔粉工業株式会社 低誘電性樹脂基材用処理銅箔及び該処理銅箔を用いた銅張積層板並びにプリント配線板
JPWO2017051897A1 (ja) * 2015-09-24 2018-08-30 Jx金属株式会社 金属箔、離型層付き金属箔、積層体、プリント配線板、半導体パッケージ、電子機器及びプリント配線板の製造方法
KR20170038969A (ko) * 2015-09-30 2017-04-10 일진머티리얼즈 주식회사 표면처리동박 및 그의 제조방법
WO2018066113A1 (ja) * 2016-10-06 2018-04-12 三井金属鉱業株式会社 多層配線板の製造方法
JP7492807B2 (ja) * 2016-12-06 2024-05-30 Jx金属株式会社 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP7193915B2 (ja) * 2017-02-03 2022-12-21 Jx金属株式会社 表面処理銅箔並びにこれを用いた集電体、電極及び電池
WO2019021895A1 (ja) * 2017-07-24 2019-01-31 古河電気工業株式会社 表面処理銅箔、並びにこれを用いた銅張積層板およびプリント配線板
KR102636971B1 (ko) * 2017-11-10 2024-02-16 나믹스 가부시끼가이샤 복합 구리박
JP7056167B2 (ja) * 2018-01-23 2022-04-19 株式会社豊田自動織機 蓄電モジュール、及び、蓄電モジュールの製造方法
TWI679314B (zh) 2018-06-07 2019-12-11 國立中興大學 以單一電鍍槽製備銅箔生箔同時形成粗化毛面的方法及該銅箔生箔
WO2020246467A1 (ja) * 2019-06-07 2020-12-10 古河電気工業株式会社 表面処理銅箔、銅張積層板、及びプリント配線板
TWM593711U (zh) 2019-06-12 2020-04-11 金居開發股份有限公司 進階反轉電解銅箔及其銅箔基板
JP7392996B2 (ja) * 2019-06-19 2023-12-06 金居開發股▲分▼有限公司 アドバンスド電解銅箔及びそれを適用した銅張積層板
TWI776168B (zh) * 2019-06-19 2022-09-01 金居開發股份有限公司 進階反轉電解銅箔及應用其的銅箔基板
CN112469194B (zh) * 2020-11-27 2022-08-05 广东嘉元科技股份有限公司 一种高密互联电路板用低轮廓电解铜箔
WO2022153580A1 (ja) * 2021-01-15 2022-07-21 Jx金属株式会社 表面処理銅箔、銅張積層板及びプリント配線板
WO2023281759A1 (ja) * 2021-07-09 2023-01-12 Jx金属株式会社 表面処理銅箔、銅張積層板及びプリント配線板
CN115044947B (zh) * 2022-06-17 2023-09-29 山东金宝电子有限公司 一种提高铜箔与树脂附着力的表面处理方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5135711A (en) 1974-09-24 1976-03-26 Komatsu Shoichi Taisui hatsuyuseiojusurukami narabini sonoseizoho
JPS546701A (en) 1977-06-17 1979-01-19 Matsushita Electric Ind Co Ltd Channel selector
JPH03122298A (ja) 1989-10-06 1991-05-24 Nikko Guurudo Fuoiru Kk 銅箔の電解処理方法
JPH07231152A (ja) * 1993-12-24 1995-08-29 Mitsui Mining & Smelting Co Ltd プリント回路内層用銅箔およびその製造方法
JPH08236930A (ja) 1995-02-23 1996-09-13 Nikko Gould Foil Kk 印刷回路用銅箔及びその製造方法
JP2717911B2 (ja) 1992-11-19 1998-02-25 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
JP2001226795A (ja) 1999-12-10 2001-08-21 Nippon Denkai Kk 粗化処理銅箔及びその製造方法
JP2002170827A (ja) 2000-09-25 2002-06-14 Ibiden Co Ltd 半導体素子の製造方法
JP3306404B2 (ja) 2000-01-28 2002-07-24 三井金属鉱業株式会社 表面処理銅箔の製造方法及びその製造方法で得られた表面処理銅箔を用いた銅張積層板
JP3459964B2 (ja) 1994-01-21 2003-10-27 オリン コーポレーション 銅ホイルのためのノジュラー銅・ニッケル合金処理方法
JP2005353919A (ja) 2004-06-11 2005-12-22 Hitachi Cable Ltd プリント配線板用銅箔の表面粗化処理方法
JP2005353920A (ja) 2004-06-11 2005-12-22 Hitachi Cable Ltd プリント配線板用銅箔の表面粗化処理方法
JP2006210689A (ja) * 2005-01-28 2006-08-10 Fukuda Metal Foil & Powder Co Ltd 高周波プリント配線板用銅箔及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5482784A (en) * 1993-12-24 1996-01-09 Mitsui Mining And Smelting Co., Ltd. Printed circuit inner-layer copper foil and process for producing the same
JP4273309B2 (ja) * 2003-05-14 2009-06-03 福田金属箔粉工業株式会社 低粗面電解銅箔及びその製造方法
JP4709575B2 (ja) * 2005-04-15 2011-06-22 福田金属箔粉工業株式会社 銅箔の粗面化処理方法及び粗面化処理液
TWI434965B (zh) * 2008-05-28 2014-04-21 Mitsui Mining & Smelting Co A roughening method for copper foil, and a copper foil for a printed wiring board which is obtained by the roughening method
WO2010110092A1 (ja) * 2009-03-27 2010-09-30 日鉱金属株式会社 プリント配線板用銅箔及びその製造方法
JP5242710B2 (ja) * 2010-01-22 2013-07-24 古河電気工業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板
JP2011179053A (ja) * 2010-02-26 2011-09-15 Hitachi Cable Ltd 粗化箔及びその製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5135711A (en) 1974-09-24 1976-03-26 Komatsu Shoichi Taisui hatsuyuseiojusurukami narabini sonoseizoho
JPS546701A (en) 1977-06-17 1979-01-19 Matsushita Electric Ind Co Ltd Channel selector
JPH03122298A (ja) 1989-10-06 1991-05-24 Nikko Guurudo Fuoiru Kk 銅箔の電解処理方法
JP2717911B2 (ja) 1992-11-19 1998-02-25 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
JPH07231152A (ja) * 1993-12-24 1995-08-29 Mitsui Mining & Smelting Co Ltd プリント回路内層用銅箔およびその製造方法
JP3459964B2 (ja) 1994-01-21 2003-10-27 オリン コーポレーション 銅ホイルのためのノジュラー銅・ニッケル合金処理方法
JP2920083B2 (ja) 1995-02-23 1999-07-19 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
JPH08236930A (ja) 1995-02-23 1996-09-13 Nikko Gould Foil Kk 印刷回路用銅箔及びその製造方法
JP2001226795A (ja) 1999-12-10 2001-08-21 Nippon Denkai Kk 粗化処理銅箔及びその製造方法
JP3306404B2 (ja) 2000-01-28 2002-07-24 三井金属鉱業株式会社 表面処理銅箔の製造方法及びその製造方法で得られた表面処理銅箔を用いた銅張積層板
JP2002170827A (ja) 2000-09-25 2002-06-14 Ibiden Co Ltd 半導体素子の製造方法
JP2005353919A (ja) 2004-06-11 2005-12-22 Hitachi Cable Ltd プリント配線板用銅箔の表面粗化処理方法
JP2005353920A (ja) 2004-06-11 2005-12-22 Hitachi Cable Ltd プリント配線板用銅箔の表面粗化処理方法
JP2006210689A (ja) * 2005-01-28 2006-08-10 Fukuda Metal Foil & Powder Co Ltd 高周波プリント配線板用銅箔及びその製造方法

Also Published As

Publication number Publication date
WO2013047272A1 (ja) 2013-04-04
MY175198A (en) 2020-06-15
TW201330719A (zh) 2013-07-16
TWI605735B (zh) 2017-11-11
JPWO2013047272A1 (ja) 2015-03-26
CN103857833A (zh) 2014-06-11
JP6029590B2 (ja) 2016-11-24
CN103857833B (zh) 2018-09-07
KR20140054435A (ko) 2014-05-08
KR20160119875A (ko) 2016-10-14
KR102059280B1 (ko) 2019-12-24

Similar Documents

Publication Publication Date Title
KR20180026584A (ko) 수지와의 밀착성이 우수한 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재
KR101740092B1 (ko) 프린트 배선판용 구리박, 그 제조 방법, 프린트 배선판용 수지 기판 및 프린트 배선판
KR102104161B1 (ko) 프린트 배선판용 동박 및 그 제조 방법
KR101129471B1 (ko) 표면처리동박 및 회로기판
TWI452953B (zh) Copper cladding for printed circuit boards and copper clad laminates for printed circuit boards
KR101853519B1 (ko) 액정 폴리머 구리 피복 적층판 및 당해 적층판에 사용하는 구리박
KR101614624B1 (ko) 캐리어가 부착된 구리박
JP4087369B2 (ja) キャリア付き極薄銅箔、およびプリント配線板
US20120285734A1 (en) Roughened copper foil, method for producing same, copper clad laminated board, and printed circuit board
KR20040073387A (ko) 고주파 용도 대응 가능 구리박 및 그의 제조 방법
KR102118245B1 (ko) 복합 금속박 및 그 복합 금속박을 사용한 구리 피복 적층판 그리고 그 구리 피복 적층판의 제조 방법
KR102655111B1 (ko) 표면처리 전해동박, 이의 제조방법, 및 이의 용도
CN115413301A (zh) 粗糙化处理铜箔、覆铜层叠板及印刷电路板
TW201338649A (zh) 印刷配線板用銅箔及使用其之積層體、印刷配線板及電子零件
JPWO2012039285A1 (ja) プリント配線板用銅箔の製造方法及びプリント配線板用銅箔
KR101344176B1 (ko) 인쇄 회로 기판용 동박 및 인쇄 회로 기판용 동장 적층판
CN102548202B (zh) 经粗化处理的铜箔及其制造方法
KR102382750B1 (ko) 표면 처리 구리박, 동장 적층판 및 프린트 배선판의 제조 방법
JP4748519B2 (ja) キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板
JP2007021921A (ja) キャリア付き極薄銅箔及びプリント配線基板
KR20220119388A (ko) 표면 처리 동박 및 그 제조 방법
CN111757607A (zh) 表面处理铜箔、覆铜层叠板及印制布线板
TWI805902B (zh) 表面處理銅箔、覆銅積層板及印刷線路板
TW202135605A (zh) 表面處理金屬箔及貼金屬層積板

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant