KR20170096127A - 백플레인 상에 발광 다이오드 어레이 제조 방법 - Google Patents

백플레인 상에 발광 다이오드 어레이 제조 방법 Download PDF

Info

Publication number
KR20170096127A
KR20170096127A KR1020177018097A KR20177018097A KR20170096127A KR 20170096127 A KR20170096127 A KR 20170096127A KR 1020177018097 A KR1020177018097 A KR 1020177018097A KR 20177018097 A KR20177018097 A KR 20177018097A KR 20170096127 A KR20170096127 A KR 20170096127A
Authority
KR
South Korea
Prior art keywords
light emitting
sub
backplane
conductive bonding
emitting device
Prior art date
Application number
KR1020177018097A
Other languages
English (en)
Other versions
KR102399346B1 (ko
Inventor
네이슨 에프. 가드너
프레드릭 에이. 제이알. 키쉬
밀젠코 모드릭
애뉴샤 포크리얄
대니얼 탐슨
파리바 대네쉬
Original Assignee
글로 에이비
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글로 에이비 filed Critical 글로 에이비
Publication of KR20170096127A publication Critical patent/KR20170096127A/ko
Application granted granted Critical
Publication of KR102399346B1 publication Critical patent/KR102399346B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Laser Beam Processing (AREA)
  • Electroluminescent Light Sources (AREA)
  • Wire Bonding (AREA)
  • Light Receiving Elements (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

선택적으로 계단형 수평면을 가지며 선택적으로 금속 상호연결 구조를 내장하는 백플레인이 제공된다. 제1 도전성 본딩 구조는 제1 계단형 수평면 상에 형성된다. 제1 이송 기판 상의 제1 발광 디바이스는 제1 도전성 본딩 구조 상에 배치되고, 제1 발광 디바이스의 제1 서브-세트는 제1 도전성 본딩 구조에 본딩된다. 제1 발광 디바이스의 제2 서브-세트가 제1 이송 기판에 부착된 채로 유지된 동안 레이저 조사는 제1 발광 디바이스의 제1 서브-세트를 제1 이송 기판으로부터 선택적으로 격리시키기 위해 채용될 수 있다. 각각의 추가의 이송 기판 상의 추가의 디바이스는, 선재하는 제1 발광 디바이스 또는 본딩 위치에 백플레인 상에 디바이스와 중첩할 위치에 추가의 디바이스가 존재하지 않는다면, 동일한 방법을 채용하여 백플레인 상의 추가의 도전성 본딩 구조에 본딩될 수 있다.

Description

백플레인 상에 발광 다이오드 어레이 제조 방법{METHOD OF MAKING A LIGHT EMITTING DIODE ARRAY ON A BACKPLANE}
본 출원은 2014년 12월 19일에 출원된 미국 가출원 62/094,525; 2014년 12월 19일에 출원된 62/094,539; 2015년 1월 26일에 출원된 62/107,606; 2015년 4월 27일에 출원된 62/153,291; 2015년 4월 27일에 출원된 62/153,298; 및 2015년 5월 13일에 출원된 62/161,067로부터의 우선권을 주장하며, 이들 모두의 출원은 모든 목적을 위해 그 전체가 본원에 참고로 인용된다.
발명의 실시예는 일반적으로 반도체 발광 디바이스에 관한 것으로, 특히 백플레인 상에 발광 디바이스 어레이를 채용하는 방출형 디스플레이 패널 및 이의 제조 방법에 관한 것이다.
발광 디바이스와 같은 발광 디바이스는 랩톱 또는 LED 텔레비젼에 액정 디스플레이와 같은 전자 디스플레이에서 사용된다. 발광 디바이스는 발광 다이오드(LED) 및 광을 방출하도록 구성된 다양한 다른 유형의 전자 디바이스를 포함한다.
본 개시물의 한 측면에 따라, 디바이스 조립체를 형성하는 방법이 제공된다. 다수 유형의 솔더 물질 부분이 기판 상에 형성된다. 다수 유형의 솔더 물질 부분은 제1 솔더 물질을 포함하는 적어도 하나의 제1 솔더 물질 부분 및 제2 솔더 물질을 포함하는 적어도 하나의 제2 솔더 물질 부분을 포함한다. 다수 유형의 디바이스가 제공된다. 다수 유형의 디바이스는 적어도 하나의 제1 본딩 패드를 포함하는 제1 유형의 디바이스 및 적어도 하나의 제2 본딩 패드를 포함하는 제2 유형의 디바이스를 포함한다. 제1 및 제2 본딩 패드는 공통의 본딩 물질을 포함한다. 제1 솔더 물질 및 공통 본딩 물질은 제1 공융 온도를 갖는 제1 공융 시스템을 형성한다. 제2 솔더 물질 및 공통 본딩 물질은 제1 공융 온도보다 큰 제2 공융 온도를 갖는 제2 공융 시스템을 형성한다. 제1 유형의 디바이스는 각각의 제1 솔더 물질 부분 상에 각각의 제1 본딩 패드를 배치하고 제1 공융 온도보다 높고 제2 공융 온도 미만의 온도로 각각의 제1 본딩 패드를 가열함으로써 기판에 본딩된다. 제2 유형의 디바이스는 각각의 제2 솔더 물질 부분 상에 각각의 제2 본딩 패드를 배치하고 제2 공융 온도보다 높은 온도로 각각의 제2 본딩 패드를 가열함으로써 기판에 본딩된다.
본 발명의 일 측면에 따라, 적어도 하나의 통합형 발광 디바이스 조립체를 형성하는 방법이 제공된다. 제1 소스 기판 및 제1 파장의 광을 방출하는 제1 발광 디바이스를 포함하는 제1 조립체는 백플레인 상에 배치된다. 제1 도전성 본딩 구조는 백플레인과 제1 조립체 사이에 배치된다. 제1 발광 디바이스의 제1 서브-세트는 제1 도전성 본딩 구조를 통해 백플레인에 본딩된다. 제1 발광 디바이스의 제1 서브-세트는 제1 발광 디바이스의 제1 서브-세트 위에 놓인 물질 부분의 레이저 애블레이트에 의해 제1 소스 기판으로부터 떼어내어진다. 제1 소스 기판 및 제1 발광 디바이스의 제2 서브-세트를 포함하는 조립체는 제1 발광 디바이스의 제1 서브-세트가 백플레인에 본딩된 채로 있는 동안 백플레인으로부터 분리된다.
본 발명의 또 다른 측면에 따라, 상부측에 계단형 수평면을 갖는 백플레인을 포함하는 통합형 발광 디바이스 조립체가 제공된다. 계단형 수평면은 제1 수평면 평면 내에 위치한 계단형 수평면의 제1 서브-세트, 및 계단형 수평면의 제1 서브-세트가 백플레인의 이면 표면에 가까운 것보다 백플레인의 이면 표면에 더 가까운 제2 수평면 평면 내에 위치된 계단형 수평면의 제2 서브-세트를 포함한다. 통합형 발광 디바이스 조립체는 백플레인의 계단형 수평면 상에 위치된 도전성 본딩 구조를 포함한다. 도전성 본딩 구조는 계단형 수평면의 제1 서브-세트를 위에 놓인 제1 도전성 본딩 구조 및 계단형 수평면의 제2 서브-세트를 위에 놓인 제2 도전성 본딩 구조를 포함한다. 또한, 통합형 발광 디바이스 조립체는 도전성 본딩 구조에 본딩된 발광 디바이스를 포함한다. 발광 디바이스는 제1 파장의 광을 방출하고 계단형 수평면의 제1 서브-세트 위에 놓인 제1 발광 디바이스와 제2 파장의 광을 방출하고 계단형 수평면의 제2 서브-세트 위에 놓인 제2 발광 디바이스를 포함한다.
본 개시물의 또 다른 측면에 따라, 백플레인에 본딩된 제1 발광 디바이스 및 제2 발광 디바이스를 포함하는 통합형 발광 디바이스 조립체가 제공된다. 각각의 제1 발광 디바이스는 제1 파장의 광을 방출한다. 각각의 제2 발광 디바이스는 제1 파장과는 상이한 제2 파장의 광을 방출한다. 각각의 제1 발광 디바이스는 제1 본딩 패드 및 제1 도전성 본딩 구조를 포함하는 제1 스택을 통해 백플레인에 본딩된다. 각각의 제2 발광 디바이스는 제2 본딩 패드 및 제2 도전성 본딩 구조를 포함하는 제2 스택을 통해 백플레인에 본딩된다. 제1 본딩 패드와 제1 도전성 본딩 구조 사이의 제1 계면을 포함하는 제1평면은 제2 본딩 패드와 제2 도전성 본딩 구조 사이의 제2 계면을 포함하는 제2평면으로부터 수직으로 오프셋된다.
본 개시물의 또 다른 측면에 따라, 백플레인에 본딩된 제1 발광 디바이스 및 제2 발광 디바이스를 포함하는 통합형 발광 디바이스 조립체가 제공된다. 각각의 제1 발광 디바이스는 제1 파장의 광을 방출한다. 각각의 제2 발광 디바이스는 제1 파장과는 상이한 제2 파장의 광을 방출한다. 각각의 제1 발광 디바이스는 제1 본딩 패드 및 제1 도전성 본딩 구조를 포함하는 제1 스택을 통해 백플레인에 본딩된다. 각각의 제2 발광 디바이스는 제2 본딩 패드 및 제2 도전성 본딩 구조를 포함하는 제2 스택을 통해 백플레인에 본딩된다. 제1 도전성 본딩 구조와 제2 도전성 본딩 구조는 동일한 높이를 갖는다. 각각의 제1 도전성 본딩 구조는 제1 체적을 갖는다. 각각의 제2 도전성 본딩 구조는 제1 체적보다 작은 제2 체적을 갖는다.
도 1은 본 개시물의 실시예에 따라 초기 성장 기판으로부터 각각의 디바이스를 갖는 성장 기판의 조립체를 생성 단계의 개략도이다.
도 2는 본 개시물의 실시예에 따라 각각의 디바이스를 통해 성장 기판을 각각의 제1 캐리어 기판에 본딩하는 단계의 개략도이다.
도 3은 본 개시물의 실시예에 따라 성장 기판을 제거하는 단계의 개략도이다.
도 4은 본 개시물의 실시예에 따라 제1 캐리어 기판 상에 제1 본딩 물질층을 형성하고, 제2 캐리어 기판을 제공하고, 이형층 및 제2 본딩 물질층을 형성하는 단계의 개략도이다.
도 5은 본 개시물의 실시예에 따라 제1 캐리어 기판과 제2 캐리어 기판의 각 쌍을 본딩하는 단계의 개략도이다.
도 6은 본 개시물의 실시예에 따라 각각의 제1 캐리어 기판이 본딩된 구조로부터 제거되는 단계의 개략도이다.
도 7은 본 개시물의 실시예에 따라 제2 캐리어 기판, 이 위의 제1 발광 디바이스 어레이, 및 제1 발광 디바이스들 사이의 갭들을 채우는 선택적 광학 보호 물질층의 수직 단면도이다.
도 8은 본 개시물의 실시예에 따라 백플레인 기판의 수직 단면도이다.
도 9는 본 개시물의 실시예에 따라 백플레인 상에 다양한 유전체 물질층을 형성함으로써 형성되는 백플레인의 수직 단면도이다.
도 10은 본 개시물의 실시예에 따라 광학 보호 물질을 포함하는 선택적 보호층의 형성 및 패터닝 후의 백플레인의 수직 단면도이다.
도 11은 본 개시물의 실시예에 따라 수평 계단형 표면의 제1 서브-세트 상에 제1 도전성 본딩 구조를 형성한 후의 백플레인의 수직 단면도이다.
도 12은 본 개시물의 실시예에 따라 제1 이송 기판 상의 제1 발광 디바이스의 제1 서브-세트를 백플레인의 수평 계단형 표면의 제1 서브-세트 상의 제1 도전성 본딩 구조에 본딩하는 동안의 백플레인의 수직 단면도이다.
도 13은 본 개시물의 실시예에 따라 제1 이송 기판 내 이형층의 부분의 레이저 조사 및 애블레이트를 채용하여 제1 발광 디바이스의 제1 서브-세트 중 발광 디바이스를 떼어내는 중에 백플레인 및 제1 이송 기판의 수직 단면도이다.
도 14는 본 개시물의 실시예에 따른 제1 이송 기판을 분리한 후의 백플레인의 수직 단면도이다.
도 15은 본 개시물의 실시예에 따라 제2 이송 기판을 제2 발광 디바이스와 정렬한 후의 백플레인의 수직 단면도이다.
도 16은 본 개시물의 실시예에 따라 제2 이송 기판 내 이형층의 부분의 레이저 조사 및 애블레이트를 채용하여 제2 발광 디바이스의 제1 서브-세트 중 발광 디바이스를 떼어내는 중에 백플레인 및 제2 이송 기판의 수직 단면도이다.
도 17은 본 개시물의 실시예에 따라 제2 이송 기판을 분리한 후의 백플레인의 수직 단면도이다.
도 18은 본 개시물의 실시예에 따라 제3 이송 기판 내 이형층의 부분의 레이저 조사 및 애블레이트를 채용하여 제3 발광 디바이스의 제1 서브-세트 중 발광 디바이스를 떼어내는 중에 백플레인 및 제3 이송 기판의 수직 단면도이다.
도 19는 본 개시물의 실시예에 따른 제3 이송 기판을 분리한 후의 백플레인의 수직 단면도이다.
도 20은 본 개시물의 실시예에 따라 제4 이송 기판 내 이형층의 부분의 레이저 조사 및 애블레이트를 채용하여 센서 디바이스의 제1 서브-세트 중 센서 디바이스를 떼어내는 중에 백플레인 및 제4 이송 기판의 수직 단면도이다.
도 21은 본 개시물의 실시예에 따라 제4 이송 기판을 분리한 후의 백플레인의 수직 단면도이다.
도 22은 본 개시물의 실시예에 따라 투명 캡슐화 유전체층을 형성한 후의 제1 예시적 발광 디바이스 조립체의 수직 단면도이다.
도 23은 본 개시물의 실시예에 따라 도전성 상호연결 구조의 형성 후에 제1 예시적 발광 디바이스 조립체의 대안적 실시예의 수직 단면도이다.
도 24는 본 개시물의 실시예에 따라 초기 성장 기판 상의 디바이스의 대안적 실시예이다.
도 25은 본 개시물의 실시예에 따라 제1 예시적 발광 디바이스 조립체의 또 다른 대안적 실시예의 수직 단면도이다.
도 26은 본 개시물의 실시예에 따라 제1 예시적 발광 디바이스 조립체의 또 다른 대안적 실시예의 수직 단면도이다.
도 27은 더미 기판이 본딩된 발광 디바이스의 상면 위에 배치되는 본 개시물의 대안적 실시예에서의 처리 단계를 도시한다.
도 28은 솔더 볼이 리플로 온도까지 가열되는 동안 더미 기판이 본딩된 발광 다이오드에 대해 가압되는 본 개시물의 대안적 실시예에서의 처리 단계를 도시한다.
도 29는 본 개시물의 실시예에 따라 제1 예시적 발광 디바이스 조립체의 또 다른 대안적 실시예도이다.
도 30은 4개의 상이한 유형의 디바이스를 4개의 이송 기판에서 4개의 백 플레이트로 이송하기 위한 예시적 이송 패턴 및 예시적 이송 시퀀스를 도시한다.
도 31a-도 31e는 도 30에 도시된 예시적 이송 패턴에 따른 발광 다이오드의 이송을 위한 개략적인 순서이다.
도 32a-도 32n은 본 개시물의 일 실시예에 따라 제2 예시적 발광 디바이스 조립체의 형성 공정을 도시하는 순차적인 수직 단면도이다.
도 33a-도 33n은 본 개시물의 실시예에 따라 제3 예시적 발광 디바이스 조립체의 형성 공정을 도시하는 순차적인 수직 단면도이다.
도 34a-도 34n은 본 발명의 실시예에 따른 제4 예시적 발광 디바이스 조립체의 형성 공정을 도시하는 순차적인 수직 단면도이다.
도 35a-도 35n은 본 개시물의 일 실시예에 따른 제5 예시적 발광 디바이스 조립체의 형성 공정을 도시하는 순차적인 수직 단면도이다.
전술한 바와 같이, 본 개시물은 통합형 백 라이트 유닛의 조립체 및 이의 제조 방법에 관한 것으로, 이들의 다양한 측면들이 이하 기술된다. 도면 전체에 걸쳐, 동일한 구성 요소는 동일 참조 번호로 기술된다. 도면은 축척에 맞게 도시되지 않았다. 구성요소의 중복이 없음이 명시적으로 설명되거나 달리 명확히 표시되지 않는 한, 구성요소의 단일 사례 설명되는 경우 구성요소의 다수의 사례가 중복될 수 있다. "제1", "제2" 및 "제3"와 같은 서수는 단지 유사한 요소를 식별하기 위해서만 채용되며, 상이한 서수는 본 개시물의 명세서 및 청구범위 전반에 걸쳐 채용될 수 있다.
본원에서 사용되는 바와 같이, "발광 디바이스"는 광을 방출하도록 구성된 임의의 디바이스를 말하며, 발광 다이오드(LED), 수직-공동 표면 방출 레이저(VCSEL)와 같은 레이저, 및 적합한 전기적 바이어스의 인가시 광을 방출하도록 구성된 그외 임의의 다른 전자 디바이스를 포함하는데, 그러나 이들로 제한되지 않는다. 발광 디바이스는 p-측 및 n-측 콘택이 구조의 서로 대향하는 양측 상에 위치되는 수직 구조(예를 들어, 수직 LED)이거나, 또는 p-측 및 n-측 콘택이 구조의 같은 측에 위치되는 횡형 구조일 수 있다. 본원에서 사용되는 바와 같이, "발광 디바이스 조립체"는, 예를 들어, 기판, 매트릭스, 또는 적어도 하나의 발광 디바이스에 안정한 기계적 지지를 제공하도록 구성된 그외 임의의 다른 구조를 포함할 수 있는 지지 구조에 대해 구조적으로 적어도 하나의 발광 디바이스가 고정되는 조립체를 지칭한다.
본 개시물에서, 디바이스 어레이(발광 디바이스 어레이 또는 센서 디바이스 어레이와 같은)를 성장 기판에서 타겟 기판으로 이송하는 방법이 제공된다. 타겟 기판은 임의의 구성에서 다수 유형의 디바이스의 형성이 요구되는 임의의 기판일 수 있다. 예시적 예에서, 타겟 기판은 발광 디바이스를 구동하기 위한 액티브 또는 패시브 매트릭스 백플레인 기판과 같은 백플레인 기판일 수 있다. 본원에서 사용되는 바와 같이, "백플레인 기판"은 이 위에 다수의 디바이스를 고착하도록 구성된 임의의 기판을 지칭한다. 일 실시예에서, 백플레인 기판 상의 이웃하는 발광 디바이스들의 중심간 간격은 성장 기판 상의 이웃하는 발광 디바이스들의 중심간 간격의 정수배일 수 있다. 발광 디바이스는, 하나는 청색광을 방출하도록 구성되고 또 하나는 녹색광을 방출하게 구성되는 2개의 발광 디바이스 그룹과 같은, 복수의 발광 디바이스를 포함할 수 있다. 발광 디바이스는 하나는 청색광을 방출하도록 구성되고 또 하나는 녹색광을 방출하게 구성되고, 하나는 청색광을 방출하도록 구성되고, 또 하나는 적색광을 방출하게 구성되는 3개의 발광 디바이스 그룹을 포함할 수 있다. 본원에서 사용되는 바와 같이, "이웃한 발광 디바이스"는 적어도 다른 발광 디바이스보다 더 근접하여 위치된 복수의 2 이상의 발광 디바이스를 지칭한다. 본 개시물의 방법은 성장 기판 상의 발광 디바이스 어레이로부터 백플레인 기판으로 발광 디바이스 서브-세트의 선택적 이송을 제공할 수 있다.
도 1을 참조하면, 디바이스(10B, 10G, 10R, 10S)는 당업계에 공지된 방법을 채용하여 각각의 초기 성장 기판(101B, 101G, 101R, 101S) 상에 제조된다. 본원에서 사용되는 바와 같이, "초기 성장 기판"은 그 위에 또는 그 내부에 디바이스를 형성하도록 처리되는 기판을 지칭한다. 디바이스(10B, 10G, 10R, 10S)는 발광 디바이스(10B, 10G, 10R) 및/또는 센서 디바이스(10S)(예를 들어, 광검출기) 및/또는 임의의 다른 전자 디바이스를 포함할 수 있다. 발광 디바이스(10B, 10G, 10R)는 임의의 유형의 발광 디바이스, 즉 수직 발광 디바이스, 횡형 발광 디바이스, 또는 이들의 임의 조합일 수 있다. 동일한 유형의 디바이스는 각각의 초기 성장 기판(101B, 101G, 101R, 101S) 상에 형성될 수 있다. 디바이스(10B, 10G, 10R, 10S)는 각 초기 성장 기판(101B, 101G, 101R, 101S) 상에 어레이로서 형성될 수 있다.
일 실시예에서, 초기 성장 기판(101B, 101G, 101R, 101S)은 실리콘 기판과 같은 흡수 기판을 포함할 수 있다. 본원에서 사용되는 바와 같이, "흡수 기판"은 자외선 범위, 가시 범위 및 적외선 범위를 포함하는 스펙트럼 범위 내에서 광 에너지의 50% 이상을 흡수하는 기판을 지칭한다. 본원에서 사용되는 바와 같이, "자외선 범위"는 10 nm 내지 400 nm의 파장 범위를 지칭하고, "가시 범위"는 400nm에서 800nm까지의 파장 범위를 지칭하고, "적외선 범위"는 800nm에서 1mm까지의 파장 범위를 지칭한다.
초기 성장 기판(101B, 101G, 101R, 101S)이 흡수 기판이라면, 각각의 디바이스 어레이(10B, 10G, 10R, 10S)는 각각의 디바이스 어레이(10B, 10G, 10R, 10S)가 전체적으로 각각의 투명 기판에 이송되는 전체 웨이퍼 이송 공정에 의해 각각의 투명 캐리어 기판 또는 "투명 기판"에 이송될 수 있다. 본원에서 사용되는 바와 같이, "투명 기판"은 자외선 범위, 가시 범위 및 적외선 범위를 포함하는 스펙트럼 범위 내의 파장의 광 에너지의 50% 이상을 투과시키는 기판을 지칭한다.
일 실시예에서, 디바이스(10B, 10G, 10R, 10S)는 발광 디바이스(10B, 10G, 10R)를 포함할 수 있다. 일 실시예에서, 각각의 발광 디바이스(10B, 10G, 10R)는 단일 피크 파장의 광을 방출하도록 구성될 수 있다. 발광 디바이스는 전형적으로 광의 세기가 최대인 단일 파장을 중심으로 하는 좁은 파장 대역의 광을 방출하고, 발광 디바이스의 파장은 피크 파장을 지칭함이 이해된다. 예를 들어, 제1 발광 디바이스 어레이(10B)가 제1 유형의 성장 기판(100B) 상에 형성될 수 있고, 제2 발광 디바이스 어레이(10G)가 제2 유형의 성장 기판(100G) 상에 형성될 수 있으며, 제3 발광 디바이스 어레이(10R)가 제3 유형의 성장 기판(100R) 상에 형성될 수 있다. 또한, 제4 유형의 성장 기판(100S) 상에 센서 디바이스 어레이(10S)가 형성될 수 있다. 대안적으로, 하나 이상의 유형의 발광 디바이스(10B, 10G, 10R)는 적어도 2개의 상이한 파장의 광을 방출하도록 구성된 통합형 발광 디바이스일 수 있다. 일 실시예에서, 발광 디바이스(10B, 10G, 10R)는 나노와이어 또는 다른 나노구조의 어레이를 포함할 수 있다.
각 발광 디바이스(10B, 10G, 10R) 상에는 콘택 패드와 같은 콘택 구조(명시적으로 도시하지 않음)가 제공된다. 각각의 발광 디바이스(10B, 10G, 10R)에 대한 콘택 구조는 애노드 콘택 구조 및 캐소드 콘택 구조를 포함할 수 있다. 하나 이상의 발광 디바이스(10B, 10G, 10R)가 적어도 2개의 상이한 파장의 광을 방출하도록 구성된 통합형 발광 디바이스인 경우, 공통 콘택 구조(공통 캐소드 콘택트 구조와 같은)가 채용될 수 있다. 예를 들어, 단일 통합형 발광 디바이스로서 실시된 청색, 녹색 및 적색 발광 디바이스 트리플렛은 단일 캐소드 콘택을 가질 수 있다.
각각의 초기 성장 기판(101B, 101G, 101R) 상의 발광 디바이스 어레이(10B, 10G, 10R)는 발광 디바이스가 후속하여 이송되는 백플레인 기판 상의 발광 디바이스의 중심간 간격이 초기 성장 기판(101B, 101G, 101R) 상의 발광 디바이스(10B, 10G, 10R)의 중심간 간격의 정수배가 되도록 구성된다.
각각의 초기 성장 기판(101B, 101G, 101R, 101S) 및 그 위에 디바이스(10B, 10G, 10R, 10S)는 적합한 크기로 다이싱될 수 있다. 초기 성장 기판(101B, 101G, 101R, 101S)의 각각의 다이싱된 부분은 본원에서 성장 기판(100B, 100G, 100R, 100S)으로 지칭된다. 이에 따라 각각의 디바이스(10B, 10G, 10R, 10S)를 위에 갖는 성장 기판(100B, 100G, 100R, 100S)의 조립체가 생성된다. 즉, 성장 기판(100B, 100G, 100R, 100S)은 초기 성장 기판(101B, 101G, 101R, 101S)의 전체이거나 다이싱된 부분이며, 디바이스 어레이(10B, 10G, 10R, 10S)은 각각의 성장 기판(100B, 100G, 100R, 100S) 상에 존재한다. 각 성장 기판(100B, 100G, 100R, 100S) 상의 디바이스 어레이(10B, 10G, 10R, 10S)는 동일 유형의 디바이스 어레이일 수 있다.
각각의 초기 성장 기판(101B, 101G, 101R, 101S)이 대응하는 성장 기판(100B, 100G, 100R, 100S)으로 싱귤레이트되기 전에, 혹은 후에, 각 디바이스(10B, 10G, 10R, 10S), 예를 들면, 발광 디바이스, 발광 디바이스 그룹, 또는 센서 디바이스는 디바이스의 각 인접한 쌍 사이에 트렌치를 형성함으로써 서로로부터 기계적으로 격리될 수 있다. 예시적 예에서, 발광 디바이스 어레이 또는 센서 어레이가 초기 성장 기판(101B, 101G, 101R, 101S) 상에 배치된다면, 트렌치는 발광 디바이스 어레이 또는 센서 어레이의 최종 성장 표면에서 초기 성장 기판(101B, 101G, 101R, 101S)의 상면까지 확장할 수 있다.
각각의 디바이스 어레이(10B, 10G, 10R, 10S)를 본원에서 이송 기판으로 지칭되는 각각의 투명 기판에 이송하기 위해 다양한 방식이 채용될 수 있다. 도 2 내지 도 6은 각각의 투명 기판에 각 디바이스 어레이(10B, 10G, 10R, 10S)를 이송하기 위해 채용될 수 있는 예시적인 방식을 도시한다.
도 2를 참조하면, 제1 캐리어 기판(200)은 각 디바이스(10B, 10G, 10R, 10S) 상의 콘택 구조가 성장 기판(101B, 101G, 101R, 101S) 상에 디바이스(10B, 10G, 10R, 10S)의 제조 중에 각 디바이스(10B, 10G, 10R, 10S)의 상부측 상에 형성되는 경우 선택적으로 채용될 수 있다. 제1 캐리어 기판(200)은, 디바이스(10B, 10G, 10R, 10S)에 본딩될 수 있고 디바이스(10B, 10G, 10R, 10S)에 구조적 지지를 제공할 수 있는 임의의 적합한 기판일 수 있다. 각각의 성장이 된 디바이스 어레이(10B, 10G, 10R, 10S) 및 각각의 성장 기판(100)은 제1 캐리어 기판(200)에 본딩된다. 따라서, 각 성장 기판(100)은 각각의 디바이스(10)를 통해 각각의 제1 캐리어 기판(200)에 본딩될 수 있다. 즉, 디바이스(10)는 성장 기판(100)과 각 본딩된 구조(100, 10, 200) 내의 제1 캐리어 기판 사이에 존재한다. 예시적 예에서, 제1 유형 성장 기판(100B)은 제1 발광 디바이스(10B)를 통해 제1 유형의 제1 캐리어 기판(200B)에 본딩될 수 있고, 제2 유형의 성장 기판(100G)은 제2 발광 디바이스(10G)를 통해 제2 유형의 제1 캐리어 기판(200G)에 본딩될 수 있고, 제3 유형의 성장 기판(100R)은 제3 발광 디바이스(10R)를 통해 제3 유형의 제1 캐리어 기판(200R)에 본딩될 수 있으며, 제4 유형의 성장 기판(100S)은 센서 디바이스(10S)를 통해 제4 유형의 캐리어 기판(200S)에 본딩될 수 있다.
도 3을 참조하면, 각각의 성장 기판(100)은 성장 기판(100), 디바이스 어레이(10), 및 제1 캐리어 기판(200)의 스택을 포함하는 일시적인 본딩된 구조로부터 제거될 수 있다. 예를 들어, 성장 기판(100)이 실리콘 기판이라면, 성장 기판(100)은 습식 화학적 에칭 공정, 연삭, 연마, 분할(예를 들어, 수소 주입된 층에서), 또는 이들의 조합에 의해 제거될 수 있다. 예를 들어, 기판의 분할은 약한 영역을 형성하는 원자(반도체 물질에 주입된 수소 원자와 같은)를 주입함으로써, 그리고 기판이 두 부분으로 분할되게 적합한 처리 조건(예를 들어, 상승된 온도에서의 어닐링 및/또는 기계적 힘)을 적용함으로써 수행될 수 있다.
도 4를 참조하면, 각 제1 캐리어 기판(200) 상에 제1 본딩 물질층(30A)이 형성될 수 있다. 제1 본딩 물질층(30A)은 적합한 처리시(열 및/또는 압력의 인가와 같은) 다른 본딩 물질에 본딩될 수 있는 임의의 본딩 물질을 포함한다. 일 실시예에서, 제1 본딩 물질층(30A)은 실리콘 산화물, 보로포스포실리케이트 글래스(BPSG), 스핀-온 글래스(SOG) 물질 및/또는 SU-8 또는 벤조시클로부텐(BCB)과 같은 유전체 물질을 포함할 수 있다. 제1 본딩 물질층(30A)의 두께는 더 작고 더 큰 두께도 또한 사용될 수 있을지라도 50nm 내지 5 미크론의 범위 내 일 수 있다. 일 실시예에서, 제1 본딩 물질층(30A)은 약 1 미크론의 두께를 갖는 실리콘 산화물층일 수 있다. 제1 본딩 물질층(30A)은 화학 기상 피착, 스핀 코팅과 같은 적합한 피착 방법에 의해 형성할 수 있다.
이송 기판(300)이 제공된다. 본원에서 사용되는 바와 같이, "이송 기판"은 백플레인 기판을 포함할 수 있는 타겟 기판에 적어도 하나의 디바이스가 이송되는 기판을 지칭한다. 일 실시예에서, 각각의 이송 기판(300)은 각각의 제1 캐리어 기판(200)으로부터 디바이스 어레이를 수용하고, 디바이스 서브-세트가 후속 공정에서 타겟 기판에 이송될 때까지 디바이스 어레이를 지니기 위해 채용될 수 있는 제2 캐리어 기판일 수 있다.
일부 실시예에서, 이송 기판(300)은 레이저 파장에서 광학적으로 투명할 수 있다. 레이저 파장은 각각의 이송 기판(300)으로부터 타겟 기판으로 개별적으로 및 선택적으로 디바이스를 이송하기 위해 후속하여 채용되는 레이저 빔의 파장이며, 자외선 파장, 가시 파장 또는 적외선 파장일 수 있다. 일 실시예에서, 투명 기판(300)은 사파이어, 유리(실리콘 산화물), 또는 당업계에 공지된 다른 광학적으로 투명한 물질을 포함할 수 있다. 대안적 실시예에서, 이송 기판(300)은 투명 성장 기판 또는 이의 다이싱된 부분일 수 있다. 이송 기판을 사용하지 않고 발광 다이오드가 백플레인에 이송되는 얇은 기판을 제공하기 위해 초기 성장 기판이 쪼개어지는(예를 들어, 수소 또는 희가스로 주입된 층에서) 일부 실시예에서, 초기 성장 기판은 레이저 파장에서 레이저를 흡수할 수 있다.
이형층(20) 및 제2 본딩 물질층(30B)은 각각의 이송 기판(300) 상에 순차적으로 피착될 수 있다. 이형층(20)은 이송 기판(300)에 충분한 접착력을 제공할 수 있는 물질을 포함하며, 후속하는 선택적인 이송 공정 동안 후속하여 채용되는 레이저 빔의 레이저 파장에서 흡수성이다. 예를 들어, 이형층(20)은 실리콘 농후 실리콘 질화물, 또는 레이저 조사에 의해 가열될 수 있는 GaN 층과 같은 반도체 층을 포함할 수 있다. 이형층(20)의 두께는 더 작은 두께 및 더 큰 두께가 또한 채용될 수 있을지라도, 100 nm 내지 1 미크론의 범위일 수 있다.
제2 본딩 물질층(30B)은 실리콘 산화물과 같은 유전체 물질을 포함할 수 있다. 제2 본딩 물질층(30B)의 두께는 더 작고 더 큰 두께도 또한 사용될 수 있을지라도, 50nm 내지 5 미크론 범위일 수 있다. 일 실시예에서, 제2 본딩 물질층(30B)은 약 1 미크론의 두께를 갖는 실리콘 산화물층일 수 있다. 제2 본딩 물질층(30B)은 화학 기상 피착 또는 스핀 코팅과 같은 적합한 피착 방법에 의해 형성될 수 있다.
이송 기판(300)은 각각의 제1 캐리어 기판(200)을 위해 제공될 수 있다. 예를 들어, 제1 유형의 제1 캐리어 기판(200B)을 위해 제1 이송 기판(300B)이 제공될 수 있으며; 제2 유형의 제1 캐리어 기판(200G)을 위해 제2 이송 기판(300G)이 제공될 수 있으며; 제3 유형의 제1 캐리어 기판(300R)을 위해 제3 이송 기판(300R)이 제공될 수 있으며; 추가의 제1 캐리어 기판(300S)을 위해 추가의 이송 기판(300S)이 제공될 수 있다. 제1 이송 기판(300B), 이형층(20) 및 제2 본딩 물질층(30B)의 스택을 포함하는 제1 스택 구조(300B, 20, 30B); 제2 이송 기판(300G), 이형층(20) 및 제2 본딩 물질층(30B)의 스택을 포함하는 제2 스택 구조(300G, 20,30B); 제3 이송 기판(300R), 이형층(20) 및 제2 본딩 물질층(30B)의 스택을 포함하는 제3 스택 구조(300R, 20, 30B); 및 추가의 이송 기판(300S), 이형층(20) 및 제2 본딩 물질층(30B)의 스택을 포함하는 추가의 스택 구조(300S, 20, 30B)를 포함하는, 복수의 스택된 구조가 형성될 수 있다.
제1 발광 디바이스(10B)의 어레이와 제1 이송 기판(300B)과의 조합은 본원에서 제1 이송 조립체(300B, 10B)라 지칭되고, 제2 발광 디바이스(10G)와 제2 이송 기판(300G, 10G)과의 조합은 본원에서 제2 이송 조립체(300G, 10G)라 지칭되고, 제3 발광 디바이스(10R)와 제3 이송 기판(300R)의 조합은 본원에서 제3 이송 조립체(300R, 10R)라 지칭된다. 또한, 센서 디바이스(10S)와 제4 이송 기판(300S)과의 조합은 본원에서 제4 이송 조립체(300S, 10S)라 지칭된다.
도 5에 도시된 바와 같이, 제1 캐리어 기판(200)과 이송 기판(300)(제2 캐리어 기판일 수 있는)의 각 쌍이 본딩될 수 있다. 예를 들어, 제2 본딩 물질층(30B)은 본딩 물질층(30)을 형성하기 위해 대응하는 제1 캐리어 기판(200) 상의 각각의 제1 본딩 물질층(30A)과 본딩될 수 있다. 각각의 본딩된 조립체는 제1 이송 기판(300), 이형층(20), 본딩 물질층(30) 및 디바이스 어레이(10)를 포함한다.
도 6을 참조하면, 제1 캐리어 기판(200)은, 예를 들어, 연마, 연삭, 쪼개짐 및/또는 화학적 에칭에 의해 각각의 본딩된 조립체(300, 20, 30, 200)로부터 제거된다. 디바이스(20)의 각각의 어레이는 위에 이형층(20)을 갖는 투명한 캐리어 기판인, 즉, 투명한 캐리어 기판과 디바이스(20)의 어레이 사이에, 이송 기판(300) 상에 배치될 수 있다.
도 7을 참조하면, 각 이송 기판(300) 상의 디바이스(10)의 각 어레이는 각 디바이스(10)가 트렌치에 의해 이웃 디바이스(10)로부터 측방으로 이격되도록 배열될 수 있다. 예를 들어, 제1 이송 기판(300B) 상의 제1 발광 디바이스 어레이(10B)는 트렌치에 의해 서로로로부터 측방으로 이격될 수 있다. 선택적으로, 제1 광학 보호 물질층(17B)은 제1 발광 디바이스들(10B) 사이의 갭을 채우도록 적용될 수 있다. 유사하게, 광학 보호 물질층은 다른 이송 기판(300G, 300R, 300S) 상의 디바이스(10)의 각 어레이 사이의 갭을 채우도록 적용될 수 있다. 각각의 광학 보호 물질층은 후속하여 채용될 레이저 빔의 레이저 파장에서 광을 흡수 또는 산란시키는 물질을 포함한다. 각각의 광학 보호 물질층은, 예를 들어, 실리콘 농후 실리콘 질화물, 유기 또는 무기 반사 방지 코팅(ARC) 물질, 또는 포토레지스트 물질을 포함할 수 있다. 각 광학 보호 물질층은 디바이스(10)의 외부 표면이 광학 보호 물질층에 의해 덮이지 않도록 형성될 수 있다. 광학 보호 물질층은, 예를 들어, 스핀 코팅에 의해 또는 피착과 리세스 에칭과의 조합에 의해 형성될 수 있다.
이송 기판(300) 및 디바이스 어레이(10)를 포함하는 각각의 조립체(300, 20, 30, 10)는, 각각의 이송 기판(300)과 콘택하며 자외선 영역, 가시 영역, 및 적외선 영역에서 선택된 파장의 광을 흡수하는 물질을 포함하는 이형층(20), 및 이형층(20)과 각각의 디바이스 어레이(10)에 콘택하는 본딩 물질층(30)을 더 포함할 수 있다.
도 8을 참조하면, 백플레인 기판(400)이 제공된다. 백플레인 기판(400)은 이 위에 다양한 디바이스가 후속하여 이송될 수 있는 기판이다. 일 실시예에서, 백플레인 기판(400)은 실리콘, 유리, 플라스틱 및/또는 그 위에 후속하여 이송될 디바이스에 구조적 지지를 제공할 수 있는 적어도 다른 물질의 기판일 수 있다. 일 실시예에서, 백플레인 기판(400)은, 금속화 라인을 포함하는 금속 상호연결 구조(440)가, 예를 들어, 십자형 격자로 존재하고 액티브 디바이스 회로가 존재하지 않는 패시브 백플레인 기판일 수 있다. 다른 실시예에서, 백플레인 기판(400)은 액티브 백플레인 기판일 수 있는데, 이는 금속 상호연결 구조(440)를 도전성 라인의 십자형 격자로서 포함하고, 도전성 라인의 십자형 격자의 하나 이상의 교차점에 디바이스 회로를 더 포함한다. 디바이스 회로는 하나 이상의 트랜지스터를 포함할 수 있다.
도 9를 참조하면, 계단형 수평면을 포함하는 백플레인(401)이 형성된다. 본원에서 사용되는 바와 같이, "계단형 수평면"은 수직으로 이격되고 계단형으로 연결된 수평면 세트를 지칭한다. 일 실시예에서, 계단형 수평면은 다양한 유전체 물질층(410) 및 추가의 유전체 물질층(410)에 내장된 추가의 금속 상호연결 구조를 백플레인 기판(400)에 부가함으로써 형성될 수 있다. 일 실시예에서, 다양한 유전체 물질층(410)은 유전체 물질 매트릭스를 덮는 상측 유전체 물질층(413)의 복수의 부분, 상측 유전체 물질층(413)과 유전체 물질 매트릭스 사이에 개재된 중간 유전체 물질층(412)의 복수의 부분, 및 중간 유전체 물질층(412)과 유전체 매트릭스 사이에 개재된 하측 유전체 물질층(411)의 복수의 부분을 포함할 수 있다. 대안적으로, 도 8의 처리 단계에서 제공되는 바와 같은 백플레인 기판(401)의 표면 부분은 계단형 수평면을 포함하는 백플레인(401)을 형성하기 위해 상이한 깊이로 리세스될 수 있다. 계단형 수평면은 백플레인(401)의 상부측에 제공될 수 있다.
계단형 수평면의 제1 서브-세트는 백플레인(401)의 최상부 수평면을 내포하는 수평 평면인 제1 수평면 평면(HSP1) 내에 위치될 수 있다. 계단형 수평면의 제2 서브-세트는 계단형 수평면의 제1 서브-세트가 백플레인(401)의 이면 표면(409)에 근접한 것보다 백플레인(401)의 이면 표면(409)에 더 근접할 수 있는 제2 수평면 평면(HSP2) 내에 위치될 수 있다. 계단형 수평면의 제3 서브-세트는 계단형 수평면의 제2 서브-세트가 백플레인(401)의 이면 표면(409)에 근접한 것보다 백플레인(401)의 이면 표면(409)에 더 근접할 수 있는 제3 수평면 평면(HSP3) 내에 위치될 수 있다. 계단형 수평면의 추가의 서브-세트는 계단형 수평면의 제3 서브-세트가 백플레인(401)의 이면 표면(409)에 근접한 것보다 백플레인(401)의 이면 표면(409)에 더 근접할 수 있는 추가의 수평면 평면(HSP4) 내에 위치될 수 있다. 계단형 수평면의 제1 서브-세트는 제1 영역(R1)에 형성될 수 있고, 계단형 수평면의 제2 서브-세트는 제2 영역(R2)에 형성될 수 있고, 계단형 수평면의 제3 서브-세트는 제3 영역(R3)에 형성될 수 있고, 계단형 수평면의 추가의 서브-세트는 제4 영역(R4)에 형성될 수 있다. 제1 영역(R1)은 제1 발광 디바이스(10B)와 같은 제1 유형 디바이스가 후속하여 부착되는 위치를 포함한다. 제2 영역(R2)은 제2 발광 디바이스(10G)와 같은 제2 유형 디바이스가 후속하여 부착되는 위치를 포함한다. 제3 영역(R3)은 제3 발광 디바이스(10R)와 같은 제3 유형 디바이스가 후속하여 부착되는 위치를 포함한다. 제4 영역(R4)은 센서 디바이스(10S)와 같은 제4 유형의 디바이스가 후속하여 부착되는 위치를 포함한다.
일 실시예에서, 상측 유전체 물질층(413)의 수평 상부 표면은 계단형 수평면의 제1 서브-세트를 구성할 수 있고, 중간 유전체 물질층(412)의 수평 상부 표면은 계단형 수평면의 제2 서브-세트를 구성할 수 있고, 하측 유전체 물질층(411)의 수평 상부 표면은 계단형 수평면의 제3 서브-세트를 구성할 수 있고, 백플레인 기판(400)의 물리적으로 노출된 표면은 계단형 수평면의 제4 서브-세트를 구성할 수 있다.
디바이스가 후속하여 본딩될 각 위치에 본드 패드(420)가 제공될 수 있다. 예를 들어, 본드 패드(420)는 백플레인(401) 내 금속 상호연결 구조(440)의 십자형 라인의 각 교차점에 형성될 수 있다. 본드 패드(420)는 Sn, AuSn, SAC 또는 다른 솔더링가능 금속과 같은 금속 물질을 포함하는 금속 패드를 포함할 수 있다. 부가적으로 또는 대안적으로, 본드 패드(420)는 열압착 공정을 통해 다른 금속과의 콘택을 형성할 수 있는 Cu 또는 Au 또는 다른 금속을 포함할 수 있다. 본드 패드(420)는 금속 상호연결 구조(440)의 구성성분으로서 백플레인(401) 내에 내장되거나, 백플레인(401)의 유전체 표면 위에 형성될 수 있다.
일 실시예에서, 백플레인(401) 상의 본드 패드(420)의 중심간 간격은 각각의 성장 기판(100) 상에, 혹은 각각의 제1 캐리어 기판(200) 상에, 또는 각각의 이송 기판(300) 상에 디바이스(10)의 중심간 간격의 정수배일 수 있다.
일 실시예에서, 백플레인(401)은 유전체 물질 매트릭스 내에 내장된 금속 상호연결 구조(440)를 포함할 수 있다. 본드 패드(420)는 백플레인(440) 내의 각각의 금속 상호연결 구조(440)에 전기적으로 연결된다. 본원에서 사용되는 바와 같이, 바와 같이, 제1 요소가 제2 요소에 전기적으로 단락된다면, 제1 요소는 제2 요소에 "전기적으로 연결된다".
일 실시예에서, 백플레인(401) 상의 본드 패드(420)는 디바이스(10)(발광 디바이스와 같은) 상의 콘택 패드와 정렬되도록 구성될 수 있다. 하나 이상의 본드 패드(401)가 그룹으로 제공될 수 있다. 예를 들어, 백플레인(401)으로 이송될 디바이스(10)가 복수의 적색, 녹색 및 청색 발광 다이오드(LED)를 포함한다면, LED 상의 콘택 패드와 정렬하여 배열된 4개 본드 패드(420) 그룹이 있을 수 있다. 예를 들어, 본드 패드 그룹(410)은 적색 LED용 애노드 콘택트, 청색 LED용 애노드 콘택트, 녹색 LED용 애노드 콘택트, 및 캐소드 콘택트를 포함할 수 있다. 예를 들어, 백플레인(401)으로 이송될 디바이스(10)가 단일 LED를 포함한다면, LED 상의 콘택 패드와 정렬하여 배열된 2개 본드 패드(420) 그룹이 있을 수 있다.
도 10을 참조하면, 광학 보호 물질을 포함하는 보호층(422)이 백플레인(401)의 일측 상에 선택적으로 형성될 수 있다. 보호층(422)은 후속하여 채용될 레이저 빔의 레이저 파장에서 광을 흡수 또는 산란시키는 물질을 포함한다. 일 실시예에서, 보호층(422)은 실리콘 농후 실리콘 질화물 또는 반사 방지 코팅 물질과 같은 유전체 물질을 포함할 수 있다. 보호층(422)의 두께는 더 작은 두께 및 더 큰 두께가 또한 사용될 수 있을지라도, 200nm 내지 2 미크론의 범위일 수 있다. 보호층(422)은 후속하여 형성될 도전성 본딩 구조(즉, 콘택 구조)가 본드 패드(420)와 콘택할 수 있도록 형성될 수 있다. 적합한 개구가 보호층(422) 내에 형성될 수 있다. 일 실시예에서, 보호층(422) 내의 모든 개구는 동일한 패터닝 단계에서 형성될 수 있다. 다른 실시예에서, 보호층(422) 내 개구는, 예를 들어, 각각의 도전성 본딩 구조 세트의 형성 직전에 순차적으로 형성될 수 있다.
도 11을 참조하면, 백플레인(401)의 상부측에 위치된 수평 계단형 표면 상에 도전성 본딩 구조(430B, 430G, 430R, 430S)가 형성될 수 있다. 도전성 본딩 구조(430)는 제1 영역(R1)에 수평 계단형 표면의 제1 서브-세트 상에 형성된 제1 도전성 본딩 구조(430B), 제2 영역(R2)에 수평 계단형 표면의 제2 서브-세트 상에 형성된 제2 도전성 본딩 구조(430G), 제3 영역(R3)에 수평 계단형 표면의 제3 서브-세트 상에 형성된 제3 도전성 본딩 구조(430R), 및 제4 영역(R1)에 수평 계단형 표면의 제4 서브-세트 상에 형성된 추가의 도전성 본딩 구조(430S)를 포함할 수 있다.
제1 도전성 본딩 구조(430B)은 제1 발광 디바이스(10B)의 이송이 요구되는 위치에 형성된다. 제2 도전성 본딩 구조(430G)는 제2 발광 디바이스(10G)의 이송이 요구되는 위치에 형성된다. 제3 도전성 본딩 구조(43RR)는 제3 발광 디바이스(10R)의 이송이 요구되는 위치에 존재한다. 추가의 도전성 본딩 구조(430S)는 센서 디바이스(10S)의 이송이 요구되는 위치에 존재한다.
일 실시예에서, 도전성 본딩 구조(430) 각각은 백플레인(401) 상에 제공된 본드 패드(420)와 본딩할 수 있는 금속 스택을 포함할 수 있다. 일 실시예에서, 도전성 본딩 구조(430)는 구리 및/또는 금을 포함할 수 있고, 본딩 패드는 Sn으로 형성될 수 있다. 일 실시예에서, 도전성 본딩 구조(430)는 Au 층을 포함할 수 있고, 본드 패드(420)는 AuSn 또는 Sn-Ag-Cu 합금으로 형성될 수 있다. 다른 실시예에서, 도전성 본딩 구조(430)는 구리로 형성될 수 있고, 본드 패드는 구리로 형성될 수 있다. 도전성 본딩 구조(430)는 백플레인(401) 내의 각각의 금속 상호연결 구조(440)에 전기적으로 연결된다. 일반적으로, 본 개시물의 목적을 위해 채용될 수 있는 다양한 도전성 본딩 구조는 (1) 하측 도전성 물질(백플레인의 회로에 전기적으로 부착되는 구리 또는 알루미늄과 같은), (2) 하측 도전성 물질을 덮으며 확산 장벽을(TiPt 층과 같은) 제공하는 접착을 위한 하나 이상의 얇은 층, 및 (3) 솔더링가능한 물질(순수 주석 또는 인듐과 같은, 또는 AuSn 또는 SAC와 같은 합금)을 포함할 수 있다.
일 실시예에서, 도전성 본딩 구조(430)는 백플레인(401)으로 이송되는 다양한 디바이스를 전기적 및 기계적으로 결합하기 위해 채용될 수 있다. 다양한 디바이스는 발광 다이오드(LED) 서브-픽셀, 센서 픽셀, 및 다른 전자 요소를 포함할 수 있다. 추가의 콘택은 이 단계에서 계단형 수평면 세트의 다른 수평면 상에 형성될 수 있거나, 후속 처리 단계에서 형성될 수 있다.
다양한 도전성 본딩 구조(도전성 본딩 구조(430)를 포함하는)는 수직으로 오프셋된 다수의 수평 평면 상에 형성될 수 있다. 예를 들어, 센서를 포함하는 3색 RGB 디스플레이 패널에 있어서, 다양한 도전성 본딩 구조는 4개의 상이한 수평 평면에 배열될 수 있다. 예시적 예에서, 디스플레이 패널 내의 청색 서브-픽셀의 도전성 본딩 구조는 계단형 수평면의 제1 서브-세트를 내포하는 제1 수평면 평면(HSP1)과 같은 제1 평면 상에 위치될 수 있다. 모든 녹색 서브-픽셀을 위한 다양한 도전성 본딩 구조는 계단형 수평면의 제2 서브-세트를 내포하는 제2 수평면 평면(HSP2)과 같은 제2 평면 상에 위치될 수 있다. 제2 평면은 어떤 거리, 예를 들어, 제1 평면보다 낮은 2 미크론일 수 있다. 모든 적색 서브-픽셀을 위한 다양한 도전성 본딩 구조는 계단형 수평면의 제3 서브-세트를 내포하는 제3 수평면 평면(HSP3)과 같은 제3 평면 상에 위치될 수 있다. 제3 평면은, 예를 들어, 제1 콘택 평면보다 4 미크론 낮을 수 있다. 모든 센서 서브-픽셀을 위한 도전성 본딩 구조는 계단형 수평면의 추가의 서브-세트를 내포하는 추가의 수평면 평면(HSP1)과 같은 제4 평면 상에 형성될 수 있다. 제4 평면은, 예를 들어, 제1 콘택 평면보다 6 미크론 낮을 수 있다. 4색 디스플레이 패널 또는 5색 디스플레이 패널과 같은 3색보다 더 많은 색을 갖는 디스플레이 패널은 동일한 방식으로 형성될 수 있다. 3개 이상의 색을 갖는 디스플레이 패널의 장점 중 하나는 이러한 디스플레이 패널이 비균일한 또는 데드 픽셀에 덜 민감할 수 있다는 것이다.
각각의 제2 도전성 본딩 구조(430G)는 제1 도전성 본딩 구조(430B)의 임의의 실시예와 동일한 물질 스택(또는 동일한 물질 조성)을 가질 수 있다. 제2 도전성 본딩 구조(430G)는 백플레인(401) 내의 각각의 금속 상호연결 구조(440)에 전기적으로 연결된다. 일 실시예에서, 제2 도전성 본딩 구조(430G)는 백플레인(401)으로 이송될 다양한 디바이스를 전기적 및 기계적으로 결합하기 위해 채용될 수 있다. 일 실시예에서, 제2 도전성 본딩 구조(430G)는 제1 도전성 본딩 구조(43OB)보다 큰 높이를 가질 수 있다. 즉, 제1 도전성 본딩 구조(430B)는 제2 도전성 본딩 구조(430G)보다 낮은 높이를 가질 수 있다.
제3 도전성 본딩 구조(430R) 각각은 제1 도전성 본딩 구조(430B) 또는 제2 도전성 본딩 구조(430G)의 임의의 실시예와 동일한 물질 스택(또는 동일한 물질 조성)를 가질 수 있다. 제3 도전성 본딩 구조(430R)는 백플레인(401) 내의 각각의 금속 상호연결 구조(440)에 전기적으로 연결된다. 일 실시예에서, 제3 도전성 본딩 구조(430R)는 백플레인(401)으로 이송될 다양한 디바이스들을 전기적 및 기계적으로 결합하기 위해 채용될 수 있다. 일 실시예에서, 제3 도전성 본딩 구조(430R)은 제2 도전성 본딩 구조(430G)보다 큰 높이를 가질 수 있다. 즉, 제2 도전성 본딩 구조(430G)는 제3 도전성 본딩 구조(430R)의 높이보다 낮은 높이를 가질 수 있다.
추가의 도전성 본딩 구조들(430S) 각각은 제1 도전성 본딩 구조(430B) 또는 제2 도전성 본딩 구조(430G) 또는 제3 도전성 본딩 구조(430R)의 임의의 실시예와 동일한 물질 스택(또는 동일한 물질 조성)을 가질 수 있다. 추가의 도전성 본딩 구조(430S)는 백플레인(401) 내의 각각의 금속 상호연결 구조(440)에 전기적으로 연결된다. 일 실시예에서, 추가의 도전성 본딩 구조(430S)는 백플레인(401)에 이송될 다양한 디바이스들을 전기적 및 기계적으로 결합하기 위해 채용될 수 있다. 일 실시예에서, 추가의 도전성 본딩 구조(430S)는 제3 도전성 본딩 구조들(43RR)보다 큰 높이를 가질 수 있다. 즉, 제3 도전성 본딩 구조(430R)는 추가의 도전성 본딩 구조(43OS)보다 낮은 높이를 가질 수 있다.
도 12를 참조하면, 제1 이송 기판(301B) 및 제1 파장의 광을 방출하는 제1 발광 디바이스(10B)를 포함하는 조립체는 제1 발광 디바이스(10B)의 제1 서브-세트(11B)가 제1 도전성 본딩 구조(430B)에 콘택하고 제1 발광 디바이스(10B)의 제2 서브-세트(12B)가 어떠한 도전성 본딩 구조에도 콘택하지 않도록 백플레인(401) 상에 배치된다. 제1 이송 기판(301B) 및 제1 발광 디바이스(10B)를 포함하는 조립체는 제1 발광 디바이스(10B)의 제1 서브-세트(11B)의 콘택 패드(도시되지 않음)가 각각의 제1 도전성 본딩 구조(430B)에 콘택하도록 백플레인(401)에 정렬된다. 구체적으로, 제1 발광 디바이스(10B)의 어레이는 각각의 본드 패드(420) 및 위에 놓인 제1 발광 디바이스(10B)의 대응하는 콘택 패드가 이들 사이에 위치된 제1 도전성 본딩 구조(430B)와 콘택하도록 백플레인(401) 위에 정렬될 수 있다.
제1 이송 기판(301B) 상의 제1 발광 디바이스(10B)의 제1 서브-세트(11B)는 백플레인(401)의 수평 계단형 표면의 제1 서브-세트 상에 위치된 제1 도전성 본딩 구조(430B)에 본딩된다. 일 실시예에서, 본드 패드(420)는 솔더링가능한 본드 패드일 수 있고, 솔더 물질이 리플로하고 본드 패드(420)가 제1 도전성 본딩 구조(430B)에 부착되도록 열 사이클이 백플레인(401) 및 제1 이송 기판(301B)에 적용될 수 있다. 일 실시예에서, 본드 패드(420)는 냉 본딩 본드 패드일 수 있고, 제1 도전성 본딩 구조(430B)는 Cu 스터드 범프와 같은 금속 스터드 범프일 수 있다. 이 경우, 각각의 본드 패드(420) 및 대응하는 제1 도전성 본딩 구조(430B)가 서로 정합하도록 기계적 힘이 인가된다. 선택적으로, 제1 이송 기판(301B)은 백플레인(401)과의 정렬 이전에 100 미크론보다 작은 두께로 얇아질 수 있다.
도 13을 참조하면, 제1 도전성 본딩 구조(430B)에 본딩된 각 제1 발광 디바이스(10B)는 제1 이송 기판(301B)으로부터 개별적으로 단절될 수 있고, 제1 도전성 본딩 구조(430B)에 본딩되지 않은 제1 발광 디바이스(10B)는 온전한 그대로 있는데, 즉, 떼어내어지지 않는다. 제1 도전성 본딩 구조(430B)에 본딩되는 제1 발광 디바이스 세트(10B)는 제1 발광 디바이스(10B)의 제1 서브-세트(11B)이고, 제1 도전성 접착층 본딩 구조(430B)에 본딩되지 않는 제1 발광 디바이스 세트(10B)는 제1 발광 디바이스(10B)의 제2 서브-세트(12B)이다. 제1 발광 디바이스(10B)의 제1 서브-세트(11B) 중 각각의 제1 발광 디바이스(10B)는 레이저(477)에 의해 방출된 타겟 레이저 조사를 채용하여 떼어낼 수 있다. 이형층(20)의 물질은 레이저 빔이 이형층(20)에 의해 흡수되도록 선택된다. 레이저 빔의 크기, 또는 레이저 빔이 래스터된다면 레이저 빔의 래스터 영역의 크기는 단일의 제1 발광 디바이스(10B)의 영역과 실질적으로 매칭하도록 선택될 수 있다. 제1 광학 보호 물질층(17B)은, 존재한다면, 이에 부수적으로(collateraly) 충돌하는 레이저 빔의 부분을 흡수 또는 반사할 수 있다. 일 실시예에서, 이형층(20)의 조사된 부분은 애블레이트될 수 있다. 또한, 이형층(20)의 애블레이트된 부분 아래에 놓인 본딩 물질층(30)의 부분은 레이저 조사 중에 부수적으로 애블레이트되거나 또는 구조적으로 손상을 입을 수 있다.
제1 발광 디바이스(10B)의 제1 서브-세트(11B) 위에 놓인 이형층(20)의 각 부분은 레이저 빔에 의해 순차적으로, 즉 한번에 하나씩 조사된다. 레이저 빔에 의해 조사되는 이형층(20)의 부분은 총칭하여 이형층(20)의 제1 부분이라 지칭되고, 레이저 층에 의해 조사되지 않은 이형층(20)의 부분은 총칭하여 제2 부분이라 지칭된다. 제1 발광 디바이스(10B)의 제1 서브-세트(11B) 위에 놓인 이형층(20)의 제1 부분은 선택적으로 순차적으로 제거되며, 제1 발광 디바이스(10B)의 제2 서브-세트(12B) 위에 놓인 이형층(20)의 제2 부분은 제거되지 않는다. 제1 이송 기판(301B)은 레이저 파장에서 광학적으로 투명한 물질을 포함한다.
일 실시예에서, 이형층(20)은 실리콘 질화물을 포함할 수 있고, 레이저 파장은 자외선 파장(이를테면 248 nm 또는 193 nm)일 수 있으며, 레이저 빔으로 이형층(20)의 제1 부분을 조사하는 것은 이형층(20)의 제1 부분을 애블레이트한다. 이형층(20)의 제2 부분을 제거하지 않으면서 이형층(20)의 제1 부분을 선택적으로 제거하는 공정은 본원에서는 영역 선택적 레이저 리프트-오프 공정 또는 다이 선택적 레이저 리프트-오프 공정이라 지칭된다. 레이저 빔의 레이저 조사 영역의 크기는(즉, 짧은 크기) 레이저 조사 영역이 각 제1 발광 디바이스(10B)(또는 복수의 제1 발광 디바이스(10B)가 동시에 이송되는 경우엔 복수의 발광 디바이스)의 영역보다 약간 크게 되도록 선택될 수 있다. 제1 발광 디바이스(10B)의 제1 서브-세트(11B), 즉 아래에 놓인 본드 패드(420)에 본딩된 각각의 도전성 콘택 구조(430B)를 갖는 제1 발광 디바이스(10B)의 서브-세트(또는 제1 발광 디바이스(10B) 그룹)만이 선택적 레이저 리프트-오프 공정에 의해 처리된다. 레이저 빔은 백플레인(401)에 본딩되지 않은 제1 발광 디바이스(10B)의 제2 서브-세트(12B)로부터 멀리서 조정된다.
도 14를 참조하면, 제1 발광 디바이스(10B)의 제1 서브-세트(11B) 위에 놓인 이형층(20)의 모든 제1 부분이 제거된 후에, 제1 이송 기판(301B)은 서로로부터 제1 이송 기판(301B) 및/또는 백플레인(401)을 당김으로써 백플레인(401)으로부터 분리될 수 있다. 일 실시예에서, 본딩 물질층(30)의 나머지 부분(3OF)은 이형층(20)의 제1 부분이 레이저 빔으로 조사된 후에 제1 발광 디바이스(10B)의 제1 서브-세트(11B) 중 적어도 하나 위에 형성될 수 있다. 다른 실시예에서, 이형층(20)의 조사된 부분 밑에 본딩 물질층(30)의 부분은, 예를 들어, 아래에 놓인 제1 발광 디바이스(10B)의 측벽을 따라 애블레이트되거나 액화되어 흘러나올 수 있다. 본딩 물질층(30)의 임의의 부분이 이형층(20)의 조사된 부분 밑에 잔존한다면, 이러한 부분의 주변은 제1 이송 기판(301B) 및 제1 발광 디바이스(10B)의 제2 서브-세트(12B)를 포함하는 조립체가 백플레인(401)으로부터 분리되는 동안 파쇄될 수 있다. 제1 이송 기판(301B) 및 제1 발광 디바이스(10B)의 제2 서브-세트(12B)를 포함하는 조립체를 백플레인(401)으로부터 분리하는 것은 제1 발광 디바이스(10B)의 제1 서브-세트(11B)가 제1 도전성 본딩 구조(430B)에 본딩된 채로 있는 동안 수행될 수 있다.
제1 발광 디바이스(10B)의 제2 서브-세트(12B)는 제1 발광 디바이스(10B)의 또 다른 서브-세트를 또 다른 백플레인(도시되지 않음)에 후속하여 이송하기 위해 채용될 수 있다. 제2 이송 기판(300G) 상의 제2 발광 디바이스(10G)(도 6 참조)는 제2 발광 디바이스(10G)의 서브-세트를 또 다른 백플레인(도시되지 않음)에 이송하기 위해 유사하게 채용될 수 있다. 제3 이송 기판(300R) 상의 제3 발광 디바이스(10R)(도 6 참조)는 제3 발광 디바이스(10R)의 서브-세트를 또 다른 백플레인(도시되지 않음)에 이송하기 위해 유사하게 채용될 수 있다. 추가의 이송 기판(300S) 상의 센서 디바이스(10S)(도 6 참조)는 센서 디바이스(10S)의 서브-세트를 또 다른 백플레인(도시되지 않음)에 이송하기 위해 유사하게 채용될 수 있다.
선택적으로, 습식 화학 세정 공정은 백플레인(401) 및 제1 발광 디바이스(10B)의 제1 서브-세트(11B)로부터 이 위에 잔류 물질을 제거하기 위해 수행될 수 있다. 예를 들어, 백플레인(401)의 표면 및 제1 발광 디바이스(10B)의 제1 서브-세트(11B)의 표면으로부터 잔류 물질을 제거하기 위해 희석 불화수소산이 채용될 수 있다.
도 15를 참조하면, 제2 발광 기판(301G) 및 제2 파장의 광을 방출하는 제2 발광 디바이스(10G)를 포함하는 조립체가 제공된다. 제2 파장은 제1 파장과는 상이하다. 예를 들어, 제1 파장은 청색광의 파장일 수 있고, 제2 파장은 녹색광의 파장일 수 있다. 제2 발광 디바이스(10G)는 제2 발광 디바이스(10G)가 백플레인(401)의 상부측에 면하는 구성에서 제1 발광 디바이스(10B)의 제1 서브-세트가 존재하는 백플레인(401) 상에 위치에 대응하는 위치엔 존재하지 않는다. 즉, 제2 발광 디바이스(10G)는, 제2 발광 디바이스(10G)가 아래쪽으로 면하고 백플레인(401) 상의 제1 발광 디바이스(10B)의 제1 서브 세트가 위쪽으로 면하는 구성에서 제1 발광 디바이스(10B)의 제1 서브-세트의 영역과 중첩하는 영역엔 존재하지 않는다. 일 실시예에서, 백플레인(401) 상의 선재하는 제1 디바이스(10B)와 중첩할 위치에 위치된 임의의 제2 발광 디바이스(10G)는 제2 이송 기판(301G)이 제2 발광 디바이스(10G)의 서브-세트의 이송을 위해 백플레인(401)과 정렬되기 전에 제2 이송 기판(301G)으로부터 제거될 수 있다. 선택적으로, 제2 광학 보호 물질층(17G)은 제2 발광 디바이스(10G)의 서브-세트를 중첩 위치로부터 제거하기 전에 제2 발광 디바이스(10G) 사이의 갭을 채우기 위해 적용될 수 있다. 제2 광학 보호 물질층(17G)은 제1 광학 보호 물질층(17B)과 동일한 조성을 가질 수 있다. 제1 발광 디바이스(10B)의 제1 서브-세트가 존재하는 백플레인(401) 상의 위치에 대응하는 위치에 제2 발광 디바이스(10G)가 존재하지 않도록 함으로써, 제2 발광 디바이스(10G)의 서브-세트를 본딩하기 위해 제2 이송 기판(301G)이 백플레인(401) 상에 후속하여 배치될 때 제2 발광 디바이스(10G)와 제1 발광 디바이스(10B)의 제1 서브-세트 간에 잠재적 충돌이 피해질 수 있다.
제2 이송 기판(301G) 및 제2 발광 디바이스(10G)의 조립체를 백플레인(401)에 정렬한 후에, 제2 이송 기판(301G) 및 제2 발광 디바이스(10G)의 조립체는 제2 발광 디바이스(10G)의 제1 서브-세트가 제2 도전성 본딩 구조(430G)와 콘택하고 제2 발광 디바이스(10G)의 제2 서브-세트가 어떠한 도전성 본딩 구조와도 콘택하지 않도록 백플레인(401) 상에 배치된다. 제2 발광 디바이스(10G)의 제1 서브-세트의 콘택 패드(도시되지 않음)는 각각의 제2 도전성 본딩 구조(430G)와 콘택한다. 구체적으로, 제2 발광 디바이스(10G)의 어레이는 각각의 본드 패드(420) 및 위에 놓인 제2 발광 디바이스(10G)의 대응하는 콘택 패드가 이들 사이에 위치된 제2 도전성 본딩 구조(430G)와 콘택하도록 백플레인(401) 상에 정렬될 수 있다.
제2 도전성 본딩 구조(430G)는 제2 발광 디바이스(10G)의 이송이 요구되는 위치에 존재한다. 제2 이송 기판(301G) 상의 제2 발광 디바이스(10G)의 제1 서브-세트는 백플레인(401)의 수평 계단형 표면의 제2 서브-세트 상에 위치된 제2 도전성 본딩 구조(430G)에 본딩된다. 본드 패드(420)의 각 쌍 및 제2 발광 디바이스(10G)의 제1 서브-세트 상의 위에 놓인 콘택 패드는 전술한 본딩 방법, 즉, 본드 패드 쌍(420) 및 제1 발광 디바이스(10B)의 제1 서브-세트 상의 위에 놓인 콘택 패드를 각각의 제1 도전성 본딩 구조(430B)를 통해 본딩하기 위해 채용될 수 있는 본딩 방법 중 임의의 것을 채용하여 각각의 제2 도전성 본딩 구조(430G)를 통해 본딩될 수 있다.
이어서, 제2 도전성 본딩 구조(430G)에 본딩된 각 제2 발광 디바이스(10G)는 제2 이송 기판(301G)으로부터 개별적으로 단절될 수 있고, 반면 제2 도전성 본딩 구조(430G)에 본딩되지 않은 제2 발광 디바이스(10G)는 온전한 채로 있는데, 즉 떼어내지지 않는다. 제2 도전성 본딩 구조(430G)에 본딩된 제2 발광 디바이스 세트(10G)는 제2 발광 디바이스(10G)의 제1 서브-세트이고, 제2 도전성 본딩 구조(430G)에 본딩되지 않은 제2 발광 디바이스 세트(10G)는 제2 발광 디바이스(10G)의 제2 서브-세트이다. 제2 발광 디바이스(10G)의 제1 서브-세트 중 각각의 제2 발광 디바이스(10G)는 이전 처리 단계에서 제1 발광 디바이스(10B)의 제1 서브-세트를 떼어내기 위해 채용된 것과 동일한 방식으로 레이저(477)에 의해 방출된 타겟 레이저 조사를 채용하여 떼어내질 수 있다. 따라서, 제2 발광 디바이스(10G)의 제1 서브-세트 위에 놓인 이형층(20)의 제1 부분은 선택적으로 순차적으로 제거되며, 반면 제2 발광 디바이스(10G)의 제2 서브-세트 위에 놓인 이형층(20)의 제2 부분은 제거되지 않았다. 제2 이송 기판(301G)은 레이저 파장에 광학적으로 투명한 물질을 포함한다. 일 실시예에서, 이형층(20)은 실리콘 질화물을 포함할 수 있고, 레이저 파장은 자외선 파장(이를테면 248 nm 또는 193 nm)일 수 있으며, 레이저 빔으로 이형층(20)의 제1 부분을 조사하는 것은 이형층(20)의 제1 부분을 애블레이트한다.
도 17을 참조하면, 제2 발광 디바이스(10G)의 제1 서브-세트 위에 놓인 이형층(20)의 모든 제1 부분이 제거된 후에, 제2 이송 기판(301G) 및/또는 백플레인(401)을 서로로부터 당김으로써 제2 이송 기판(301G)이 백플레인(401)으로부터 분리될 수 있다. 일 실시예에서, 본딩 물질층(30)의 나머지 부분(30F)은 이형층(20)의 제1 부분이 레이저 빔으로 조사된 후에 제2 발광 디바이스(10G)의 제1 서브-세트 중 적어도 하나 위에 형성될 수 있다. 다른 실시예에서, 이형층(20)의 조사된 부분 밑에 본딩 물질층(30)의 부분은, 예를 들어, 아래에 놓인 제2 발광 디바이스(10G)의 측벽을 따라 애블레이트되거나 액화되어 흘러나올 수 있다. 본딩 물질층(30)의 임의의 부분이 이형층(20)의 조사된 부분 밑에 잔존한다면, 이러한 부분의 주변은 제2 이송 기판(301G) 및 제2 발광 디바이스(10G)의 제2 서브-세트(12B)를 포함하는 조립체가 백플레인(401)으로부터 분리되는 동안 파쇄될 수 있다. 제2 이송 기판(301G) 및 제2 발광 디바이스(10G)의 제2 서브-세트를 포함하는 조립체를 백플레인(401)으로부터 분리하는 것은 제2 발광 디바이스(10G)의 제2 서브-세트가 제2 도전성 본딩 구조(430G)에 본딩된 채로 있는 동안 수행될 수 있다.
제2 발광 디바이스(10G)의 제2 서브-세트는 제2 발광 디바이스(10G)의 또 다른 서브-세트를 또 다른 백플레인(도시되지 않음)에 후속하여 이송하기 위해 채용될 수 있다. 선택적으로, 습식 화학 세정 공정은 백플레인(401) 및 제1 발광 디바이스(10B)의 제1 서브-세트 및 제2 발광 디바이스(10G)의 제1 서브-세트로부터 잔류 물질을 제거하기 위해 수행될 수 있다. 예를 들어, 백플레인(401)의 표면, 제1 발광 디바이스(10B)의 제1 서브-세트의 표면, 제2 발광 디바이스(10G)의 제1 서브-세트의 표면으로부터 잔류 물질을 제거하기 위해 희석 불화수소산이 채용될 수 있다.
도 18을 참조하면, 제3 파장을 방출하는 제3 이송 기판(301R) 및 제3 발광 디바이스(10R)를 포함하는 조립체가 제공된다. 제3 파장은 제1 파장 및 제2 파장과는 상이하다. 예를 들어, 제1 파장은 청색광의 파장일 수 있고, 제2 파장은 녹색광의 파장일 수 있으며, 제3 파장은 적색광의 파장일 수 있다. 제3 발광 디바이스(10R)는 제3 발광 디바이스(10R)가 백플레인(401)의 상부측에 면하는 구성에서 제1 발광 디바이스(10B)의 제1 서브-세트 혹은 제2 발광 디바이스(10G)의 제1 서브-세트가 존재하는 백플레인(401) 상에 위치에 대응하는 위치엔 존재하지 않는다. 즉, 제3 발광 디바이스(10R)는, 제3 발광 디바이스(10R)가 아래쪽으로 면하고 백플레인(401) 상의 제1 발광 디바이스(10B)의 제1 서브 세트 및 제2 발광 디바이스(10G)의 제1 서브-세트가 위쪽으로 면하는 구성에서 제1 발광 디바이스(10B)의 제1 서브-세트의 영역 혹은 제2 발광 디바이스(10G)의 제1 서브-세트의 영역과 중첩하는 영역엔 존재하지 않는다.
일 실시예에서, 백플레인(401) 상의 선재하는 디바이스(10B, 10G)와 중첩할 위치에 위치된 임의의 제3 발광 디바이스(10R)는 제3 이송 기판(301R)이 제3 발광 디바이스(10R)의 서브-세트의 이송을 위해 백플레인(401)과 정렬되기 전에 제3 이송 기판(301R)으로부터 제거될 수 있다. 선택적으로, 제3 광학 보호 물질층(17R)은 제3 발광 디바이스(10R)의 서브-세트를 중첩 위치로부터 제거하기 전에 제3 발광 디바이스(10R) 사이의 갭을 채우기 위해 적용될 수 있다. 제3 광학 보호 물질층(17R)은 제1 광학 보호 물질층(17B)과 동일한 조성을 가질 수 있다. 제1 발광 디바이스(10B)의 제1 서브-세트 및 제2 발광 디바이스(10G)의 제1 서브-세트가 존재하는 백플레인(401) 상의 위치에 대응하는 위치에 제3 발광 디바이스(10R)가 존재하지 않도록 함으로써, 제3 발광 디바이스(10R)의 서브-세트를 본딩하기 위해 제3 이송 기판(301R)이 백플레인(401) 상에 후속하여 배치될 때 제3 발광 디바이스(10R)와 제1 발광 디바이스(10B)의 제1 서브-세트 간에 혹은 제3 발광 디바이스(10R)와 제2 발광 디바이스(10G)의 제1 서브-세트 간에 잠재적 충돌이 피해질 수 있다.
제3 이송 기판(301R)과 제3 발광 디바이스(10R)의 조립체를 백플레인(401)에 정렬한 후에, 제3 이송 기판(301R)과 제3 발광 디바이스(10R)의 조립체는 제3 발광 디바이스(10R)의 제1 서브-세트가 제3 도전성 본딩 구조(430R)와 콘택하고 제3 발광 디바이스(10R)의 제2 서브-세트가 어떠한 도전성 본딩 구조와도 콘택하지 않도록 백플레인(401) 상에 배치된다. 제3 발광 디바이스(10R)의 제1 서브-세트의 콘택 패드(도시되지 않음)는 각각의 제3 도전성 본딩 구조(430R)와 콘택한다. 구체적으로, 제3 발광 디바이스(10R)의 어레이는 각각의 본드 패드(420) 및 위에 놓인 제3 발광 디바이스(10R)의 대응하는 콘택 패드가 이들 사이에 위치된 제3 도전성 본딩 구조(430R)와 콘택하도록 백플레인(401) 상에 정렬될 수 있다.
제3 도전성 본딩 구조(430R)는 제3 발광 디바이스(10R)의 이송이 요구되는 위치에만 존재한다. 제3 이송 기판(301R) 상의 제3 발광 디바이스(10R)의 제1 서브-세트는 백플레인(401)의 수평 계단형 표면의 제3 서브-세트 상에 위치된 제3 도전성 본딩 구조(430R)에 본딩된다. 본드 패드(420)의 각 쌍 및 제3 발광 디바이스(10R)의 제1 서브-세트 상의 위에 놓인 콘택 패드는 전술한 본딩 방법 즉, 본드 패드 쌍(420) 및 제1 발광 디바이스(10B)의 제1 서브-세트 상의 위에 놓인 콘택 패드를 각각의 제1 도전성 본딩 구조(430B)를 통해 본딩하기 위해 채용될 수 있는 본딩 방법중 임의의 것을 채용하여 각각의 제3 도전성 본딩 구조(430R)를 통해 본딩될 수 있다.
이어서, 제3 도전성 본딩 구조(430R)에 본딩된 각 제3 발광 디바이스(10R)는 제3 이송 기판(301R)으로부터 개별적으로 단절분리될 수 있고, 반면 제3 도전성 본딩 구조(430R)에 본딩되지 않은 제3 발광 디바이스(10R)는 온전한 채로 있는데, 즉 떼어내지지 않는다. 제3 도전성 본딩 구조(430R)에 본딩된 제3 발광 디바이스 세트(10R)는 제3 발광 디바이스(10R)의 제1 서브-세트이고, 제2 도전성 본딩 구조(430R)에 본딩되지 않은 제3 발광 디바이스 세트(10R)는 제3 발광 디바이스(10R)의 제2 서브-세트이다. 제3 발광 디바이스(10R)의 제1 서브-세트 중 각각의 제3 발광 디바이스(10R)는 이전 처리 단계에서 제1 발광 디바이스(10B)의 제1 서브-세트를 떼어내기 위해 채용된 것과 동일한 방식으로 레이저(477)에 의해 방출된 타겟 레이저 조사를 채용하여 떼어내질 수 있다. 따라서, 제3 발광 디바이스(10R)의 제1 서브-세트 위에 놓인 이형층(20)의 제1 부분은 선택적으로 순차적으로 제거되며, 반면 제3 발광 디바이스(10R)의 제2 서브-세트 위에 놓인 이형층(20)의 제2 부분은 제거되지 않는다. 제3 이송 기판(301R)은 레이저 파장에 광학적으로 투명한 물질을 포함한다. 일 실시예에서, 이형층(20)은 실리콘 질화물을 포함할 수 있고, 레이저 파장은 자외선 파장(이를테면 248 nm 또는 193 nm)일 수 있으며, 레이저 빔으로 이형층(20)의 제1 부분을 조사하는 것은 이형층(20)의 제1 부분을 애블레이트한다.
도 19를 참조하면, 제3 발광 디바이스(10R)의 제1 서브-세트 위에 놓인 이형층(20)의 모든 제1 부분이 제거된 후에, 제3 이송 기판(301R) 및/또는 백플레인(401)을 서로로부터 당김으로써 제3 이송 기판(301R)이 백플레인(401)으로부터 분리될 수 있다. 일 실시예에서, 본딩 물질층(30)의 나머지 부분(30F)은 이형층(20)의 제1 부분이 레이저 빔으로 조사된 후에 제3 발광 디바이스(10R)의 제1 서브-세트 중 적어도 하나 위에 형성될 수 있다. 다른 실시예에서, 이형층(20)의 조사된 부분 밑에 본딩 물질층(30)의 부분은, 예를 들어, 아래에 놓인 제3 발광 디바이스(10R)의 측벽을 따라 애블레이트되거나 액화되어 흘러나올 수 있다. 본딩 물질층(30)의 임의의 부분이 이형층(20)의 조사된 부분 밑에 잔존한다면, 이러한 부분의 주변은 제3 이송 기판(301R) 및 제3 발광 디바이스(10R)의 제2 서브-세트를 포함하는 조립체가 백플레인(401)으로부터 분리되는 동안 파쇄될 수 있다. 제3 이송 기판(301R) 및 제3 발광 디바이스(10R)의 제2 서브-세트를 포함하는 조립체를 백플레인(401)으로부터 분리하는 것은 제3 발광 디바이스(10R)의 제1 서브-세트가 제3 도전성 본딩 구조(430R)에 본딩된 채로 있는 동안 수행될 수 있다.
제3 발광 디바이스(10R)의 제2 서브-세트는 제3 발광 디바이스(10R)의 또 다른 서브-세트를 또 다른 백플레인(도시되지 않음)에 후속하여 이송하기 위해 채용될 수 있다. 선택적으로, 습식 화학 세정 공정은 백플레인(401), 제1 발광 디바이스(10B)의 제1 서브-세트, 제2 발광 디바이스(10G)의 제1 서브-세트, 및 제3 발광 디바이스(10R)의 제1 서브-세트로부터 잔류 물질을 제거하기 위해 수행될 수 있다. 예를 들어, 백플레인(401)의 표면, 제1 발광 디바이스(10B)의 제1 서브-세트의 표면, 제2 발광 디바이스(10G)의 제1 서브-세트의 표면, 및 제3 발광 디바이스(10R)의 제1 서브-세트의 표면으로부터 잔류 물질을 제거하기 위해 희석 불화수소산이 채용될 수 있다.
다양한 디바이스를 본딩하는 순서는 서로 다른 높이 및 동일한 수평 피치, 즉 2개의 수평 방향을 따라 동일한 주기성을 갖는 다수 유형의 디바이스의 본딩을 가능하게 하도록 교환될 수 있음이 이해된다. 일반적으로, 상이한 디바이스(10)를 본딩하는 순서 및 각각의 도전성 본딩 구조의 높이는 백플레인(401) 상의 선재하는 본딩된 디바이스와 본딩될 새로운 디바이스 간에 충돌을 피하기 위해 선택될 수 있다. 디바이스와 백플레인(410) 위에 배치된 이송 기판의 본딩 물질층 간에 계면을 포함하는 수평 평면은 백플레인(401) 상의 선재하는 디바이스의 최상부 표면들 위에 위치된다.
도 20을 참조하면, 추가의 이송 기판(301S) 및 적어도 하나의 파라미터를 감지하는 센서 디바이스를 포함하는 조립체가 제공된다. 적어도 하나의 파라미터는 광도, 압력, 온도 및/또는 또 다른 물리적 파라미터일 수 있다. 센서 디바이스(10S)는 센서 디바이스(10S)가 백플레인(401)의 상부측에 면하는 구성에서 제1 발광 디바이스(10B)의 제1 서브-세트, 제2 발광 디바이스(10G)의 제1 서브-세트, 또는 제3 발광 디바이스(10G)의 제1 서브-세트가 존재하는 백플레인(401) 상의 위치에 대응하는 위치에 존재하지 않는다. 즉, 센서 디바이스(10S)는, 센서 디바이스(10S)가 아래쪽으로 면하고 백플레인(401) 상의 제1 발광 디바이스(10B)의 제1 서브 세트, 제2 발광 디바이스(10G)의 제1 서브-세트, 및 제3 발광 디바이스(10R)의 제1 서브-세트가 위쪽으로 면하는 구성에서 제1 발광 디바이스(10B)의 제1 서브-세트, 혹은 제2 발광 디바이스(10G)의 제1 서브-세트, 혹은 제3 발광 디바이스(10R)의 제1 서브-세트의 영역과 중첩하는 영역엔 존재하지 않는다. 일 실시예에서, 백플레인(401) 상의 선재하는 디바이스(10B, 10G, 10R)와 중첩할 위치에 위치된 임의의 센서 디바이스(10S)는 추가의 이송 기판(301S)이 센서 디바이스(10S)의 서브-세트의 이송을 위해 백플레인(401)과 정렬되기 전에 추가의 이송 기판(301S)으로부터 제거될 수 있다. 선택적으로, 제4 광학 보호 물질층(17S)은 센서 디바이스(10S)의 서브-세트를 중첩 위치로부터 제거하기 전에 센서 디바이스(10S) 사이의 갭을 채우기 위해 적용될 수 있다. 제3 광학 보호 물질층(17S)은 제1 광학 보호 물질층(17B)과 동일한 조성을 가질 수 있다. 제1 발광 디바이스(10B)의 제1 서브-세트, 제2 발광 디바이스(10G)의 제1 서브-세트, 및 제3 발광 디바이스(10R)의 제1 서브-세트가 존재하는 백플레인(401) 상의 위치에 대응하는 위치에 센서 디바이스(10S)가 존재하지 않도록 함으로써, 센서 디바이스(10S)의 서브-세트를 본딩하기 위해 추가의 이송 기판(301S)이 백플레인(401) 상에 후속하여 배치될 때 센서 디바이스(10S)와 발광 디바이스(10B, 10G, 10R) 간에 잠재적 충돌이 피해질 수 있다.
추가의 이송 기판(301R)과 센서 디바이스(10S)의 조립체를 백플레인(401)에 정렬한 후에, 추가의 이송 기판(301S) 및 센서 디바이스(10S)의 조립체는 센서 디바이스(10S)의 제1 서브-세트가 추가의 도전성 본딩 구조(430S)와 콘택하고 센서 디바이스(10S)의 제2 서브-세트가 임의의 도전성 본딩 구조와도 콘택하지 않도록 백플레인(401) 상에 배치된다. 센서 디바이스(10S)의 제1 서브-세트의 콘택 패드(도시되지 않음)는 각각의 추가의 도전성 본딩 구조(430S)와 콘택한다. 구체적으로, 센서 디바이스(10S)의 어레이는 각각의 본드 패드(420) 및 위에 놓인 센서 디바이스(10S)의 대응하는 콘택 패드가 이들 사이에 위치된 추가의 도전성 본딩 구조(430S)와 콘택하도록 백플레인(401) 상에 정렬될 수 있다.
추가의 도전성 본딩 구조(430S)는 센서 디바이스(10S)의 이송이 요구되는 위치에만 존재한다. 추가의 이송 기판(301S) 상의 센서 디바이스(10S)의 제1 서브-세트는 백플레인(401)의 수평 계단형 표면의 제4 서브-세트 상에 위치된 추가의 도전성 본딩 구조(430S)에 본딩된다. 본드 패드(420)의 각 쌍 및 센서 디바이스(10S)의 제1 서브-세트 상의 위에 놓인 콘택 패드는 전술한 본딩 방법, 즉, 본드 패드 쌍(420) 및 제1 발광 디바이스(10B)의 제1 서브-세트 상의 위에 놓인 콘택 패드를 각각의 제1 도전성 본딩 구조(430B)를 통해 본딩하기 위해 채용될 수 있는 본딩 방법 중 임의의 것을 채용하여 각각의 추가의 도전성 본딩 구조(430S)를 통해 본딩될 수 있다.
이어서, 추가의 도전성 본딩 구조(430S)에 본딩된 각 센서 발광 디바이스(10S)는 추가의 이송 기판(301G)으로부터 개별적으로 단절될 수 있고, 반면 추가의 도전성 본딩 구조(430S)에 본딩되지 않은 센서 디바이스(10S)는 온전한 채로 있는데, 즉 떼어내지지 않는다. 추가의 도전성 본딩 구조(430G)에 본딩된 센서 디바이스 세트(10S)는 센서 디바이스(10S)의 제1 서브-세트이고, 제2 도전성 본딩 구조(430G)에 본딩되지 않은 센서 디바이스 세트(10S)는 센서 디바이스(10S)의 제2 서브-세트이다. 센서 디바이스(10S)의 제1 서브-세트 중 각각의 센서 디바이스(10S)는 이전 처리 단계에서 제1 발광 디바이스(10B)의 제1 서브-세트를 떼어내기 위해 채용된 것과 동일한 방식으로 레이저(477)에 의해 방출된 타겟 레이저 조사를 채용하여 떼어내질 수 있다. 따라서, 센서 디바이스(10S)의 제1 서브-세트 위에 놓인 이형층(20)의 제1 부분은 선택적으로 순차적으로 제거되며, 반면 센서 디바이스(10S)의 제2 서브-세트 위에 놓인 이형층(20)의 제2 부분은 제거되지 않는다. 추가의 이송 기판(301S)은 레이저 파장에 광학적으로 투명한 물질을 포함한다. 일 실시예에서, 이형층(20)은 실리콘 질화물을 포함할 수 있고, 레이저 파장은 자외선 파장(이를테면 248 nm 또는 193 nm)일 수 있으며, 레이저 빔으로 이형층(20)의 제1 부분을 조사하는 것은 이형층(20)의 제1 부분을 애블레이트한다.
도 21을 참조하면, 센서 디바이스(10S)의 제1 서브-세트 위에 놓인 이형층(20)의 모든 제1 부분이 제거된 후에, 추가의 이송 기판(301S) 및/또는 백플레인(401)을 서로로부터 당김으로써 추가의 이송 기판(301S)이 백플레인(401)으로부터 분리될 수 있다. 일 실시예에서, 본딩 물질층(30)의 나머지 부분(30F)은 이형층(20)의 제1 부분이 레이저 빔으로 조사된 후에 센서 디바이스(10S)의 제1 서브-세트 중 적어도 하나 위에 형성될 수 있다. 다른 실시예에서, 이형층(20)의 조사된 부분 밑에 본딩 물질층(30)의 부분은, 예를 들어, 아래에 놓인 센서 디바이스(10S)의 측벽을 따라 애블레이트되거나 액화되어 흘러나올 수 있다. 본딩 물질층(30)의 임의의 부분이 이형층(20)의 조사된 부분 밑에 잔존한다면, 이러한 부분의 주변은 추가의 이송 기판(301S) 및 센서 디바이스(10S)의 제2 서브-세트를 포함하는 조립체가 백플레인(401)으로부터 분리되는 동안 파쇄될 수 있다. 추가의 이송 기판(301S) 및 센서 디바이스(10S)의 제2 서브-세트를 포함하는 조립체를 백플레인(401)으로부터 분리하는 것은 센서 디바이스(10S)의 제1 서브-세트가 추가의 도전성 본딩 구조(430S)에 본딩된 채로 있는 동안 수행될 수 있다.
센서 디바이스(10S)의 제2 서브-세트는 센서 디바이스(10S)의 또 다른 서브-세트를 또 다른 백플레인(도시되지 않음)에 후속하여 이송하기 위해 채용될 수 있다. 선택적으로, 습식 화학 세정 공정은 백플레인(401), 제1 발광 디바이스(10B)의 제1 서브-세트, 제2 발광 디바이스(10G)의 제1 서브-세트, 제3 발광 디바이스(10R)의 제1 서브-세트, 및 센서 디바이스(10S)의 제1 서브-세트로부터 잔류 물질을 제거하기 위해 수행될 수 있다. 예를 들어, 백플레인(401)의 표면, 제1 발광 디바이스(10B)의 제1 서브-세트의 표면, 제2 발광 디바이스(10G)의 제1 서브-세트의 표면, 제3 발광 디바이스(10R)의 제1 서브-세트의 표면, 및 센서 디바이스(10S)의 제1 서브-세트의 표면으로부터 잔류 물질을 제거하기 위해 희석 불화수소산이 채용될 수 있다.
도 22를 참조하면, 전자 구성성분(발광 디바이스 서브-픽셀, 센서, 또는 이외 다른 구성성분)은 투명한 캡슐화 물질에 의해 캡슐화될 수 있다. 투명한 캡슐화 물질은 발광 디바이스 서브-픽셀로부터의 광의 추출을 증가시켜, 디스플레이 패널에 의해 방출되는 광의 양을 증가시킨다. 투명한 캡슐화 물질은 피크-대-밸리 높이 변동이 적은 디스플레이 패널의 상면을 제공할 수 있다. 투명한 물질은 투명한 캡슐화 유전체층(470)을 형성하기 위해 백플레인(401) 상에 피착될 수 있다. 인캡슐런트는 유전체 수지(벤조시클로부텐, 폴리메틸 메타크릴레이트, 폴리벤조옥사졸 또는 폴리이미드와 같은), 실리콘, 유전체(TiO2 또는 SiO2와 같은), 또는 저융점 온도 유리 또는 스핀-온-글래스와 같은 한 범위의 물질 중 임의의 것일 수 있다.
도전성 본딩 구조의 두께 및/또는 전자 구성성분(발광 디바이스, 센서, 또는 이외 다른 전자 요소)의 두께는 각각의 구성성분 그룹마다 다를 수 있다. 센서를 포함하는 3색 RGB 디스플레이 패널의 예시적 예에서, 제1 발광 디바이스(10B)는 청색 발광 디바이스일 수 있고, 제2 발광 디바이스는 녹색 발광 디바이스일 수 있고, 제3 발광 디바이스는 적색 발광 디바이스일 수 있다. 청색 발광 디바이스는 6 미크론의 두께를 가질 수 있고, 백플레인 기판과 청색 발광 디바이스 사이의 제1 도전성 본딩 구조(430B)는 약 2 미크론 두께일 수 있다. 녹색 발광 디바이스는 7 미크론의 두께를 가질 수 있고, 백플레인 기판과 녹색 발광 디바이스 사이의 제2 도전성 본딩 구조(430G)는 4 미크론 두께일 수 있다. 적색 발광 디바이스는 8 미크론의 두께를 가질 수 있고, 백플레인 기판과 적색 발광 디바이스 사이의 제3 도전성 본딩 구조(430R)는 5 미크론 두께일 수 있다. 센서 디바이스(10S)는 8 미크론의 두께를 가질 수 있고, 백플레인 기판과 센서 사이의 추가의 도전성 본딩 구조(430S)는 7 미크론 두께일 수 있다. 이 예에서, 백플레인 기판의 면 위에 전자 구성성분의 먼 면(발광 디바이스 또는 백플레인(430)으로부터 가장 먼 센서의 면)의 높이는 각각 청색 발광 디바이스, 녹색 발광 디바이스, 적색 발광 디바이스, 및 센서에 대해 8 미크론, 11 미크론, 13 미크론 및 15 미크론일 수 있다.
디스플레이 패널에서, 위에 예에서 설명된 바와 같이, 전자 구성성분(발광 디바이스, 센서, 등)을 위한 도전성 본딩 구조의 두께는 상이할 수 있고, 혹은 전자 구성성분(발광 디바이스, 센서, 등)의 두께가 상이할 수 있고, 또는 이들의 조합이 있을 수 있다.
도전성 본딩 구조(430B, 430G, 430R, 430S)는 백플레인(401)에 고착된 각 요소에의 하나 이상의 전기 콘택을 이루도록 구성될 수 있다. 일 실시예에서, 녹색 발광 디바이스 서브-픽셀은 2개의 도전성 본딩 구조에 의해 백플레인 기판에 고착될 수 있다. 제1 도전성 본딩 구조는 녹색 발광 디바이스의 캐소드를 백플레인(430) 내 전자 회로에 연결하고, 제2 도전성 본딩 구조는 발광 디바이스의 애노드를 백플레인(401) 내 전자 회로에 연결한다. 일 실시예에서, 제1 및 제2 도전성 본딩 구조는 상이한 수평 평면 상에 위치될 수 있다. 예를 들어, 애노드 콘택 평면은 캐소드 콘택 평면보다 0.5 미크론 높을 수 있다. 일 실시예에서, 제1 및 제2 도전성 본딩 구조는 상이한 두께일 수 있다. 예를 들어, 애노드 본딩 구조의 두께는 캐소드 본딩 구조보다 0.5 ㎛ 더 두꺼울 수 있다.
다른 실시예에서, 청색 발광 디바이스 서브-픽셀은 애노드 본딩 구조 또는 캐소드 본딩 구조일 수 있는 하나의 도전성 본딩 구조에 의해 백플레인(430)에 고착될 수 있다. 다른 실시예에서, 실리콘 광검출기 디바이스는 2개의 도전성 본딩 구조에 의해 백플레인(401)에 고착될 수 있다. 다른 실시예에서, 3개 실리콘 광검출기 어레이는 6개의 도전성 본딩 구조에 의해 백플레인(401)에 고착될 수 있다. 다른 실시예에서, 실리콘 광검출기 디바이스는 애노드 또는 캐소드 결합 구조 또는 캐소드 본딩 구조일 수 있는 하나의 도전성 본딩 구조에 의해 백플레인(430)에 고착될 수 있다.
일 실시예에서, 청색광을 방출하도록 구성된 발광 디바이스는 녹색광을 방출하도록 구성된 발광 디바이스에 인접하여 그리고 적색광을 방출하도록 구성된 발광 디바이스에 인접하여 형성될 수 있다. 일 실시예에서, 백플레인(401)에 고착된 전자 디바이스에의 모든 콘택은 백플레인(401)과 전자 구성성분 사이에 제공될 수 있고, 투명 캡슐화 유전체층(470)은 단일 상면을 가질 수 있다(즉, 평탄화될 수 있다). 다른 실시예에서, 투명 캡슐화 유전체층(470)은 마이크로 렌즈 어레이로, 예를 들어, 각 전자 구성성분 위에 돔형 표면으로 형성될 수 있다.
전기 구성성분(발광 디바이스 서브-픽셀, 센서, 또는 이외 다른 구성성분)와 백플레인(401) 사이의 도전성 본딩 구조는 Ag, Al, Au, In, Sn, Cu, Ni, Bi, Sb를 포함할 수 있다. 도전성 본딩 구조는 다수의 금속 또는 금속 합금을 포함하는 다수 층을 포함할 수 있다. 상이한 디바이스 그룹을 위한 도전성 본딩 구조는 상이한 금속 또는 금속 합금을 포함할 수 있다. 예를 들어, 청색 발광 디바이스를 백플레인(401)에 고착하는 도전성 본딩 구조는 AuSn을 포함할 수 있고, 녹색 발광 디바이스를 백플레인(401)에 고착하는 도전성 본딩 구조는 NiSn을 포함할 수 있고, 백플레인 기판에 대한 적색 발광 디바이스를 고착하는 도전성 본딩 구조는 InSn을 포함할 수 있다.
도 22의 예시적인 구조는, 상부측에 계단형 수평면을 갖는 백플레인(401)을 포함하는 제1 예시적 발광 디바이스 조립체이다. 계단형 수평면은, 제1 수평면 평면(HSP1) 내에 위치한 계단형 수평면의 제1 서브-세트, 계단형 수평면의 제1 서브-세트가 백플레인(401)의 이면 표면(409)에 근접한 것보다 백플레인(401)의 이면 표면(409)에 더 근접한 제2 수평면 평면(HSP2) 내에 위치한 계단형 수평면의 제2 서브-세트, 계단형 수평면의 제2 서브-세트가 백플레인(401)의 이면 표면(409)에 근접한 것보다 백플레인(401)의 이면 표면(409)에 더 근접한 제3 수평면 평면(HSP3) 내에 위치한 계단형 수평면의 제3 서브-세트, 및 계단형 수평면의 제3 서브-세트가 백플레인(401)의 이면 표면(409)에 근접한 것보다 백플레인(401)의 이면 표면(409)에 더 근접한 제4 수평면 평면(HSP4) 내에 위치한 계단형 수평면의 제4 서브-세트를 포함한다. 각각의 연속적인 평면 사이의 각 계단의 높이는 0 미크론 내지 3 미크론(예를 들어, 0.2 미크론 내지 2 미크론의 범위)의 범위내 일 수 있다. 유한한 계단의 유무는 본 개시물의 방법을 구현하기 위해 채용된 실시예에 의존하는, 발광 디바이스(또는 센서 디바이스)를 선택적으로 부착하기 위해 채용되는 방법에 의존한다. 즉, 계단은 일부 실시예에선 없을 수 있는데, 이러한 경우엔 모든 수평면 평면(HSP1, HSP2, HSP3, HSP4)은 동일한 수평 평면 내에 위치될 수 있다. 계단의 존재는 아니라면 가능할 수도 있었을 것보다도 높이 차이를 덜 갖고 형성되는 다양한 전자 구성성분(이를테면 발광 디바이스(10B, 10G, 10R) 및 센서 디바이스(10S))의 최상부 표면의 형성을 용이하게 한다.
통합형 발광 디바이스 조립체는 백플레인(401)의 계단형 수평면 상에 위치된 도전성 본딩 구조(430B, 430G, 430R, 430S)를 더 포함한다. 도전성 본딩 구조(430B, 430G, 430R, 430S)는 계단형 수평면의 제1 서브-세트와 콘택하는 제1 도전성 본딩 구조(430B), 계단형 수평면의 제2 서브-세트와 콘택하는 제2 도전성 본딩 구조(430G), 계단형 수평면의 제3 서브-세트와 콘택하는 제3 도전성 본딩 구조(43OR), 및 계단형 수평면의 제4 서브-세트와 콘택하는 추가의 본딩 구조(430S)를 포함할 수 있다.
통합형 발광 디바이스 조립체는 각각의 도전성 본딩 구조(430B, 430G, 430R, 430S)에 본딩된 발광 디바이스(10B, 10G, 10R)를 더 포함할 수 있다. 발광 디바이스(10B, 10G, 10R)는 제1 파장의 광을 방출하고 계단형 수평면의 제1 서브-세트 위에 놓인 제1 발광 디바이스(10B), 제2 파장의 광을 방출하고 계단형 수평면의 제2 서브-세트 위에 놓인 제2 발광 디바이스(10G), 및 제3 파장의 광을 방출하고 계단형 수평면의 제3 서브-세트 위에 놓인 제3 발광 디바이스(10R)를 포함한다.
또한, 통합형 발광 디바이스 조립체는 제4 도전성 본딩 구조들(430S)을 통해 백플레인(410)에 본딩된 센서 디바이스들(10S)을 더 포함할 수 있다. 센서 디바이스(10S)는 계단형 수평면의 제4 서브-세트 위에 놓일 수 있다.
다양한 본딩된 구성 요소(10B, 10G, 10R, 10S)의 위치, 다양한 도전성 본딩 구조(430B, 430G, 430R, 430S)의 높이, 및 다양한 계단형 수평면의 높이는 백플레인(401)에 본딩된 본딩된 구성성분(10B, 10G, 10R, 10S)의 최상부 표면 간에 높이 차이가 다양한 본딩된 구성성분(10B, 10G, 10R, 10S) 간에 높이 차이 미만이 될 수 있도록 조합될 수 있다. 일 실시예에서, 제1 발광 디바이스(10B)와 제1 도전성 본딩 구조(403B) 사이의 계면을 포함하는 제1 수평 계면 평면(HTP1)은 제2 발광 디바이스(10G)와 제2 도전성 본딩 구조(430G) 사이의 제2 수평 계면 평면(HTP2)이 제2 수평면 평면(HSP2)으로부터(또는 제4 수평면 표면(HSP4) 또는 이면 표면(409)와 같은 임의의 다른 수평 기준 평면으로부터) 먼 것보다, 제2 수평면 평면(HSP2)으로부터(또는 제4 수평면 표면(HSP4) 또는 이면 표면(409)와 같은 임의의 다른 수평 기준 평면으로부터) 더 멀 수 있다.
일 실시예에서, 다양한 도전성 본딩 구조(430B, 430G, 430R, 430S)는 본딩된 구성성분(10B, 10G, 10R, 10S)의 최상부 표면 간에 높이 차를 감소시키기 위해 서로 다른 높이를 가질 수 있다. 일 실시예에서, 제2 도전성 본딩 구조(430G)는 제1 도전성 본딩 구조(43Ob)보다 큰 높이를 가질 수 있다. 제3 도전성 본딩 구조(430R)는 제2 도전성 본딩 구조(430G)보다 큰 높이를 가질 수 있다. 추가의 도전성 본딩 구조(430S)는 제3 도전성 본딩 구조(430R)보다 큰 높이를 가질 수 있다. 다양한 본딩된 구성성분(10B, 10G, 10R, 10S) 간에 내재 높이 차이, 백플레인(401)의 계단형 수평면들 간에 계단 높이 차이, 및 다양한 본딩된 구성성분(10B, 10G, 10R, 10S)의 위치가 다양한 이송 기판(300B, 300G, 300R, 300S)의 순차적 본딩 간에 충돌을 방지하기 위해 조합될 수 있다면, 다양한 도전성 본딩 구조(430B, 430G, 430R, 430S) 간에 높이 차이는 선택적일 수 있다.
일 실시예에서, 제1 발광 디바이스(10B)의 상면을 포함하는 제1 수평 상부 평면(HTP1)은, 제2 발광 디바이스(10G)의 상면을 포함하는 제2 수평면 평면(HSP2)이 제2 수평면 평면(HSP2)에(혹은 제4 수평면 평면(HSP4) 또는 이면 표면(409)와 같은 임의의 다른 수평 기준 평면으로부타) 근접한 것보다 제2 수평면 평면(HSP2)에(혹은 제4 수평면 평면(HSP4) 또는 이면 표면(409)와 같은 임의의 다른 수평 기준 평면으로부터) 더 근접할 수 있다. 제2 발광 디바이스(10G)의 상면을 포함하는 제2 수평 상부 평면(HTP2)은, 제3 발광 디바이스(10R)의 상면을 포함하는 제3 수평면 평면(HSP3)이 제2 수평면 평면(HSP2)에(혹은 제4 수평면 평면(HSP4) 또는 이면 표면(409)와 같은 임의의 다른 수평 기준 평면으로부타) 근접한 것보다 제2 수평면 평면(HSP2)에(혹은 제4 수평면 평면(HSP4) 또는 이면 표면(409)와 같은 임의의 다른 수평 기준 평면으로부터) 더 근접할 수 있다. 제3 발광 디바이스(10R)의 상면을 포함하는 제3 수평 상부 평면(HTP3)은, 센서 디바이스(10S)의 상면을 포함하는 제4 수평면 평면(HSP4)이 제2 수평면 평면(HSP2)에(혹은 제4 수평면 평면(HSP4) 또는 이면 표면(409)와 같은 임의의 다른 수평 기준 평면으로부타) 근접한 것보다 제2 수평면 평면(HSP2)에(혹은 제4 수평면 평면(HSP4) 또는 이면 표면(409)와 같은 임의의 다른 수평 기준 평면으로부터) 더 근접할 수 있다.
일 실시예에서, 제2 발광 디바이스(10G)는 제1 발광 디바이스(10B)보다 큰 높이를 가질 수 있고, 제3 발광 디바이스(10R)는 제2 발광 디바이스(10G)보다 큰 높이를 가질 수 있고, 센서 디바이스(10S) 제3 발광 디바이스(10R)보다 더 큰 높이를 가질 수 있다.
일 실시예에서, 백플레인(401)은 유전체 물질 매트릭스 내에 내장된 금속 상호연결 구조(440)를 포함한다. 도전성 본딩 구조(430B, 430G, 430R, 430S)는 백플레인(401) 내에 각각의 금속 상호연결 구조(440)에 전기적으로 연결된다. 금속 상호연결 구조(440)는 백플레인(410) 상에 위치되거나 또는 백플레인(410) 내에 내장된 본드 패드(420)를 포함할 수 있다. 본드 패드(420)는 도전성 본딩 구조(430B, 430G, 430R, 430S)의 각각의 하면과 콘택한다. 일 실시예에서, 도전성 본딩 구조(430B, 430G, 430R, 430S)는 각각의 본드 패드(420) 및 각각의 발광 디바이스(10B, 10G, 10R)에 또는 각각의 센서 디바이스(10S)에 본딩된 솔더 볼을 포함할 수 있다.
일 실시예에서, 본딩 물질층의 나머지 부분(30F)은 하나 이상의 본딩된 구성성분(10B, 10G, 10R, 10S) 위에 존재할 수 있다. 예를 들어, 실리콘 산화물 물질 부분은 발광 디바이스(10B, 10G, 10S)의 각각의 상면과 콘택할 수 있고, 서로로부터 측방으로 이격될 수 있다. 일 실시예에서, 투명 캡슐화 유전체 층(470)은 백플레인(401) 위에 놓일 수 있고, 발광 디바이스(10B, 10G, 10R) 및 센서 디바이스(10S)를 내장할 수 있다.
선택적으로, 보호 물질층(422)은 백플레인(401)의 계단형 수평면 및 측벽 상에 위치 할 수 있다. 보호 물질층(422)은 자외선, 가시광 및 적외선을 포함하는 파장 범위 내의 광을 흡수하는 물질을 포함할 수 있다. 일 실시예에서, 발광 디바이스(10B, 10G, 10R) 및/또는 센서 디바이스(10S)는 수평 방향을 따라 이웃한 발광 디바이스(10B, 10G, 10R)의 중심 간 거리가 단위 거리의 정수배인 주기적 어레이로 배열될 수 있다. 일 실시예에서, 주기적 어레이는 발광 디바이스(10B, 10G, 10R) 및/또는 센서 디바이스(10S)가 직사각형 격자의 격자 사이트에 배열되는 직사각형 어레이일 수 있다.
도 23을 참조하면, 통합형 발광 디바이스 조립체의 대안적 실시예가 도시되어있다. 도전성 상호연결 구조(480)는, 예를 들어, 리소그래피 패터닝과 적어도 하나의 에칭 공정과의 조합에 의한 라인 공동 및 비아 공동의 형성에 의해, 그리고 라인 공동 및 비아 공동을 적어도 하나의 도전성 물질로 채움에 의해, 투명 캡슐화 유전체층(470) 내에 형성될 수 있다. 대안적으로 또는 부가적으로, 예를 들어, 리소그래피 패터닝과 적어도 하나의 에칭 공정의 조합에 의해 도전성 물질층의 피착 및 도전성 물질층의 패터닝에 의해, 투명 캡슐화 유전체 층(470) 위에 도전성 상호연결 구조(480)가 형성될 수 있다. 도전성 상호연결 구조(480)는 본딩된 구성성분(10B, 10G, 10R, 10S) 중 하나 이상과 전기적으로 콘택할 수 있다. 예를 들어, 도전성 상호연결 구조(480)는 투명 캡슐화 유전체층(470) 내에 내장될 수 있고, 각각의 발광 디바이스(10B, 10G, 10R) 및/또는 각각의 센서 디바이스(10S)에 전기적으로 콘택할 수 있다. 일 실시예에서, 도전성 상호연결 구조(480) 중 적어도 하나는 백플레인(401) 내에 내장된 금속 상호연결 구조(440)에 전기적으로 연결될 수 있다.
일 실시예에서, 전자 구성성분(10B, 10G, 10R, 10S)에의 전기 콘택의 제1 부분만이, 구성성분(10B, 10G, 10R, 10S)과 백플레인(401) 사이에 형성된 도전성 본딩 구조(430B, 430G, 430R, 430S)에 의해 제공될 수 있다. 전기 구성성분(10B, 10G, 10R, 10S)에의 전기 콘택의 제2 부분은 도전성 상호연결 구조(480)에 의해 구현되는 상부 콘택층에 의해 제공될 수 있다. 도전성 상호연결 구조(480)는 전자 구성성분(10B, 10G, 10R, 10S) 위에 형성되고, 투명 캡슐화 유전체층(470) 내에 내장될 수 있고 및/또는 투명 캡슐화 유전체층(470) 위에 형성될 수 있다.
일 실시예에서, 투명 캡슐화 유전체층(470)은 본 개시물의 통합형 발광 디바이스 조립체를 탑재하는 디스플레이 패널의 상면을 부분적으로 평탄화할 수 있다. 비아 공동은 각각의 전자 구성성분(10B, 10G, 10S)의 상면 바로 위에 투명 캡슐화 유전체층(470) 내에 제공될 수 있고, ITO 또는 AZO와 같은 투명한 도전성 산화물, 은 나노와이어 메쉬, 은 메쉬 전극, 또는 그외 다른 투명한 또는 반투명 콘택 구조는 인캡슐란트 및 전자 구성성분 상에 제공되어 도전성 상호연결 구조(480)로서 구현되는 op 콘택 구조를 형성할 수 있다. 상부 콘택 구조는, 예를 들어, 와이어 본딩에 의해, 또는 투명 캡슐화 유전체층(470)을 통해 확장되는 콘택 비아 구조에 의해, 백플레인(401) 상에 몇몇 특정 위치에서 백플레인(401)에 전기적으로 결합될 수 있다. 상부 콘택 구조는 백플레인(401) 상의 모든 전자 구성성분(10B, 10G, 10R, 10S)을 덮는 완전한 시트 콘택트일 수 있고, 또는 다수의 상부 콘택 구조를 특정 구성성분 또는 구성성분 그룹에 제공하도록 패터닝될 수 있는데, 이 경우에 상부 콘택 구조는, 예를 들어, 와이어본딩에 의해 또는 백플레인(401) 상에 형성된 금속 전극과의 콘택에 의해, 몇몇 특정 부위에서 백플레인(401)에 전기적으로 결합될 수 있다.
도 24를 참조하면, 성장 기판들(500) 상에 디바이스(10B, 10G, 10R, 10S)의 대안적 실시예가 도시되었다. 이 경우, 디바이스(10B, 10G, 10R, 10S)는 당업계에 공지된 디바이스 제조 기술을 사용하여 성장 기판(500)으로부터 성장 또는 제조될 수 있다. 예를 들어, 성장 기판(500)은 III-V 화합물 반도체 기판(예를 들어, GaAs 또는 GaN 기판)일 수 있는 반도체 물질을 포함하는 반도체 기판, 또는 사파이어와 같은 절연 기판일 수 있다. 각각의 성장 기판(500)에는, 예를 들어, 주입된 수소층, 주입된 산소층, 주입된 질소층과 같은 주입된 물질층, 또는 레이저에 의한 조사시 또는 다른 방법에 의한 국부 가열시 쪼개짐을 용이하게 하는 다른 원자 종의 주입에 의해 형성된 층일 수 있는 내부 이형층(520)이 제공될 수 있다. 내부 이형층(520)은 전술한 이형층(20)의 기능을 수행한다.
각각의 성장 기판(500)에는 성장 기판(500)의 물질의 얇은 층일 수 있고, 내부 이형층(520)의 인접한 부분의 레이저 조사시에 파쇄, 애블레이트, 혹은 아니면 제거되기에 충분히 얇은 소스 기판(530)이 제공될 수 있다. 소스 기판(530)의 두께는 더 작고 더 큰 두께가 또한 사용될 수 있을지라도, 50nm 내지 3 미크론의 범위일 수 있다. 일 실시예에서, 제1 발광 디바이스(10B)는 제1 성장 기판(500B) 상에 제조될 수 있고, 제2 발광 디바이스(10G)는 제2 성장 기판(500G) 상에 제조될 수 있고, 제3 발광 디바이스(10R)는 제3 성장 기판(500R) 상에 제조될 수 있고, 센서 디바이스(10S)는 제4 성장 기판(500S) 위에 제조될 수 있다.
도 25를 참조하면, 전술한 동일한 처리 시퀀스는 통합형 발광 디바이스 조립체를 형성하기 위해 채용될 수 있다. 소스 기판(530)의 일부는 각각의 레이저 조사 공정 동안 애블레이트된다. 소스 기판(530)이 각각의 성장 기판(500) 상에 존재하기 때문에, 소스 기판(530)의 나머지 부분(530F)은 본딩된 구성성분(10B, 10G, 10R, 10S) 상에, 그리고 투명 캡슐화 유전체층(470) 내에 존재할 수 있다.
본 개시물의 방법은 방출형 디스플레이 패널을 형성하기 위해 채용될 수 있다. 방출형 디스플레이 패널은 뷰어가 상이한 컬러 방출 서브-픽셀로부터의 상이한 컬러 광 방출에 의해 만들어진 이미지를 직접 보는 직접 보는 디스플레이이다. 서브-픽셀은 발광 다이오드와 같은 무기 발광 디바이스일 수 있다. 따라서, 다이렉트 뷰 디스플레이는 백라이트로부터의 상이한 컬러 광이 LCD의 액정 물질 및 컬러 필터를 조명하기 위해 사용되는 광을 형성하기 위해 조합되고 뷰어가 컬러 필터 및 액정 물질을 통해 투과된 상이한 컬러의 광을 보는 액정 디스플레이(LCD)의 백라이트와는 다르다. 백플레인(401) 상의 요소 및 발광 디바이스는 디스플레이 패널의 조립체를 용이하게 할 수 있다. 방출형 디스플레이 패널은 유사한 방법으로 디스플레이 패널 상에 조립된 센서 또는 다른 전자 요소를 포함할 수 있다. 센서 및/또는 전자 요소의 요소들은 디스플레이 패널의 조립체을 용이하게 한다.
방출형 요소로서 무기 발광 다이오드(LED)를 갖는 방출형 디스플레이 패널을 제조하기 위해, 수백만 개의 LED가 백플레인 기판에 고착되어야 한다. 백플레인(401)은 광이 방출되고 이미지가 디스플레이 상에 형성되도록 개개의 LED 서브-픽셀을 통해 전류를 구동하는 전자장치를 내포한다.
일 실시예에서, 디스플레이는 디스플레이의 각 픽셀 내에 적색, 녹색 및 청색 광을 방출하는 3개의 서브-픽셀이 있는 3색 디스플레이 패널이다. 각 서브-픽셀은 무기 LED일 수 있다. 청색 및 녹색 서브-픽셀은 InGaN LED로 만들어질 수 있다. 적색 서브-픽셀은 InGaN 또는 AlInGaP 또는 AlGaAs LED로 만들어질 수 있다. 디스플레이 패널은 더 많은 컬러를 가질 수 있다. 예를 들어, 4색 디스플레이는 픽셀당 4개의 서브-픽셀을 포함할 수 있다. 서브-픽셀은 약 470 nm 파장의 청색광, 약 505 nm 파장의 에메랄드 녹색광, 약 570 nm 파장의 황록색 광, 및 약 610 nm 파장의 적색광을 방출할 수 있다. 일 실시예에서, 서브-픽셀은 모두 InGaN으로 형성될 수 있다.
서브-픽셀을 형성하는 발광 디바이스는 각 나노와이어가 발광 디바이스가 되도록 나노와이어 어레이를 포함할 수 있다. 나노와이어 발광 다이오드(LED)는 몇몇 이유로 서브-픽셀을 형성하는데 유리하다. 첫째, 나노와이어 LED는 측방 치수가 1 미크론만큼 작을 수 있다. 이것은 각 서브-픽셀을 형성하기 위해 사용해야 하는 LED 물질의 양이 최소화한다. 이것은 또한 서브-픽셀을 작은 피치로 배치할 수 있게 하여, 고해상도 디스플레이를 형성할 수 있다. 둘째, 나노와이어 LED는 적은 파워로 구동될 때 우수한 효능(전기 입력 파워의 와트당 루멘)을 갖는다.
도 26을 참조하면, 본 개시물의 구조의 또 다른 실시예가 도시되어있다. 계단형 수평면을 갖는 계단형 백 플레이트(401)를 갖는 것 외에도, 계단형 발광 디바이스 표면은 발광 디바이스 조립체를 형성하기 위해 채용될 수 있다. 일 실시예에서, 계단형 발광 디바이스 표면은 각각의 발광 디바이스(10B, 10G, 10R)의, 또는 백플레인(401)에 본딩된 각각의 센서 구조(10S)의 측면 상에 솔더링가능 금속화 구조의 상이한 두께를 사용하여 또는 부분적으로 없게 하여 제공될 수 있다. 일 실시예에서, 솔더링가능 금속화 구조는 제1 두께를 갖는 적어도 제1 콘택 패드(15) 및 제1 두께와는 상이한 제2 두께를 갖는 제2 콘택 패드(16)를 포함하는 차등 두께 콘택 패드 세트(15, 16)일 수 있다. 제1 두께 및 제2 두께의 각각의 조합은 각 유형의 본딩된 구성성분(10B, 10G, 10R, 10S)에 대해 동일한 두께의 도전성 본딩 구조(430B, 430G, 430R, 430S)를 사용할 수 있도록 선택될 수 있다. 차등 두께 콘택 패드 세트(15, 16)와 같은 솔더링가능 금속화 구조는, 예를 들어, 초기 성장 기판(100B, 100G, 100R, 100S)을 다이싱하기 전에 전기도금에 의해 형성될 수 있다. 하나 이상의 유형의 본딩된 구성성분(10B, 10G, 10R, 10S)은 차등 두께 콘택 패드(15, 16)를 가질 수 있다. 대안적으로, 하나 이상의 유형의 본딩된 구성성분(10B, 10G, 10R, 10S)은 동일한 두께를 갖는 균일한 두께의 콘택 패드(15, 16)를 가질 수 있다.
다양한 유형의 디바이스가 백플레인(401)에 본딩될 수 있다. 예를 들어, 센서 디바이스 세트(10S)를 본딩하는 것에 추가하여 또는 그 대신에, 프로브 또는 다른 전자 프로세서 집적 칩(IC)이 백플레인(401)에 본딩될 수 있다. 프로브의 비제한적 예는 제스처 인식의 기능을 제공하기 위해 검출기와 조합하여 사용되는 고-파워 적외 발광 다이오드(IR LED) 또는 수직-공동 표면-방출 레이저(VCSEL)이다. 전자 IC의 비제한적 예는 액티브 백플레인 상의 직접 제조가 경제적이지 않고 성장 기판으로부터 백플레인으로의 이송이 더 경제적인 저밀도 고비용 프로세서 칩이다.
다수의 센서, 프로브 및/또는 전자 IC는 다수의 본딩 단계를 채용하여 백플레인(401) 상에 집적될 수 있다. 일 실시예에서, 복수의 수직-공동 표면-방출 레이저(VCSEL)가 투영 디스플레이를 형성하기 위해 채용될 수 있다.
테스트 및 재작업 공정은 투명 캡슐화 유전체층(470)의 형성에 앞서 본 개시물의 조립 공정의 임의의 단계에서 필요시 수행될 수 있다. 재작업 공정은, 백플레인(401)에 본딩된 파악된 결함있는 전자 구성성분(10G, 10G, 10R, 10S)이 선택적으로 픽업될 수 있고(예를 들어, 각각의 도전성 본딩 구조의 국소 가열을 채용하여), 기능 대체 전자 구성성분(10G, 10G, 10R, 10S)이 그 대신에 배치되는, 고속 픽업 및 배치 동작을 포함할 수 있다. 기능 대체 전자 구성성분을 본딩하기 전에 새로운 도전성 본딩 구조 세트의 적합한 세정 및 배치가 수행될 수 있다. 재작업 공정이 나중 단계에서 수행된다면, 대체 전자 구성성분은 백플레인(401) 상의 기존 전자 구성성분보다 큰 높이를 가질 수 있고(예를 들어, 더 두꺼운 본딩 물질층을 추가하거나보다 큰 높이의 전자 구성성분을 제조함으로써) 또는 인접하는 전자 구성성분을 간섭하지 않는 배치 방법이 채용될 수 있다.
일 실시예에서, 본 개시물의 도전성 본딩 구조(430B, 430G, 430R, 430S)는 솔더 물질 부분, 즉 솔더 "볼"일 수 있다. 솔더 "볼"은 구체 형상을 가질 수도 있고 가지지 않을 수도 있으며, 원통 형상과 같은 다른 형상이 솔더 "볼"로서 채용될 수도 있다. 도 27을 참조하면, 본 개시물의 처리 순서는 백플레인(401)으로부터 본딩된 디바이스의 상면의 동일평면성을 향상시키기 위해 수정될 수 있다. 백플레인(401)에 본딩하고 이송 조립체의 나머지를 제거하는 각 차례 후에, 예를 들면, 도 14의 처리 단계 후에, 도 17의 처리 단계 후에, 도 19의 처리 단계 후에, 및/또는 도 21의 처리 단계 후에, 평면의 하면을 갖는 더미 기판(700)은 새롭게 본딩된 디바이스(10B, 10G, 10R, 또는 10S)의 상면 상에 그리고 백플레인(401)의 위에 배치될 수 있다.
도 27은 제1 이송 기판(301B) 및 제1 발광 디바이스(10B)의 제2 서브-세트를 포함하는 조립체를 백플레인(401)으로부터 분리한 후 평면의 하면을 갖는 더미 기판(701)이 제1 발광 디바이스(10B)의 상면 상에 배치된 후에 예시적 구조를 도시한다. 임의의 이송 기판(301B, 301G, 301R, 301S)을 분리한 후에 동일한 방법이 적용될 수 있다. 더미 기판(701)은 반복적으로 사용될 수도 있고, 혹은 각각의 사용마다 새로운 것으로 대체될 수도 있다. 더미 기판(701)은 더미 기판(701)의 하면이 평탄한 강성 표면, 즉 수평 유클리드 2차원 평면과 실질적으로 일치하는 표면을 포함한다면, 절연체 물질, 도전성 물질, 반도체 물질, 또는 이들의 조합을 포함할 수 있다.
도 28을 참조하면, 도전성 본딩 구조(430B, 430G, 430R, 430S), 즉 솔더 볼이 리플로 온도까지 가열되는 동안, 더미 기판(700)에 하향 압력이 가해질 수 있다. 이 공정 동안, 더미 기판(700)은 새롭게 본딩된 디바이스(10B, 10G, 10R, 10S)를 백플레인(401)을 향해 가압한다. 일부 실시예에서, 더미 기판(700)은 모든 이송된 다이의 상면이 동일한 수평 평면 내에 위치되게 하기 위해서 이송된 디바이스(10B, 10G, 10R, 10S)의 상면을 가압하기 위해 마지막 리플로 단계 동안 사용될 수 있다. 일부 다른 실시예에서, 이전에 본딩된 디바이스는 이전에 본딩된 디바이스의 상면의 높이의 주의깊은 선택에 의해(예를 들어, 나중에 본딩되는 디바이스의 상면이 이전에 본딩된 디바이스보다 각각의 백플레인(401)으로부터 더 멀리 있도록 다수 백플레인(401)에 대해 본드 패드(420)의 계단형 표면의 높이 및 도전성 본딩구조(430)의 높이를 선택함으로써) 후속 이송에 영향을 미치지 않을 수 있다. 도 28은 더미 기판(700)이 이송된 제1 발광 디바이스(10B)를 백플레인(410) 쪽으로 가압하면서 제1 도전성 본딩 구조(430B)를 리플로하는 단계를 도시한다.
도 29를 참조하면, 후속 처리 단계는 전술한 실시예 중 임의의 것을 채용하여 본딩된 디바이스(10B, 10G, 10R, 10S)를 캡슐화하기 위해 수행될 수 있다. 도전성 본딩 구조(430B, 430G, 430R, 430S)는 볼록한 리플로된 표면과 같은 리플로된 솔더 물질 부분이 특징인 피처를 포함할 수 있다.
다수 이송 조립체 및 다수 백플레인은 다른 유형의 디바이스를 각 백플레인에 이송하고 각 백플레인 상에 디바이스 세트의 주기적 배열을 형성하기 위해 채용될 수 있다. 각 이송 조립체 내 디바이스는 일련의 디바이스 이송에 앞서 동일한 2차원 주기성을 가질 수 있다. 디바이스 세트의 주기적 배열은 백플레인에 걸쳐 동일할 수 있으며, 이송 조립체 상에 디바이스의 2차원 주기성의 배수인 2차원 주기성을 가질 수 있다.
도 30을 참조하면, 4개의 백플레인(BP1, BP2, BP3, BP4)에 4가지 상이한 유형의 디바이스(10B, 10G, 10R, 10S)(예를 들어, 각각, 청색, 녹색 및 적색 방출 LED 및 센서)를 이송하는 예시적 이송 패턴 및 예시적 이송 시퀀스가 도시되었다. 4개의 상이한 유형의 디바이스(10B, 10G, 10R, 10S)는 4개의 이송 기판(301B, 301G, 301R, 301S)을 포함할 수 있는 4개의 소스 기판(B, G, R, S), 혹은 4개의 성장 기판(100/500A, 100/500B, 100/500C, 100/500D), 또는 이들의 조합 상에 제공될 수 있다. 제1 발광 다이오드(10B)는 제1 소스 기판(B) 상에 제공될 수 있고, 제2 발광 다이오드(10G)는 제2 소스 기판(G) 상에 제공될 수 있고, 제3 발광 다이오드(10R)는 제3 소스 기판(R) 상에 제공될 수 있고, 센서 디바이스(10S)는 제4 소스 기판(S) 상에 제공될 수 있다.
"1"로 표기된 제1 디바이스(10B) 서브-세트는 제1 소스 기판(B)에서 "1"로 표시된 제1 백플레인(BP1) 상의 위치로 이송될 수 있다. 이어서, "2"로 표기된 제2 디바이스(10G) 서브-세트는 제2 소스 기판(G)으로부터 제2 기판(BP2)으로 "2"로 표시된 제2 백플레인(BP2) 상의 위치로 이송될 수 있다. 순차적인 이송은 점진적으로 증가하는 수치 색인으로 표기된 각 디바이스 세트가 수치 색인 "16"으로 표기된 디바이스 세트까지 계속된다.
이송 시퀀스의 각 단계에서 소스 기판(B, G, R, S) 및 백플레인(BP1, BP2, BP3, BP4) 상의 다양한 디바이스(10B, 10G, 10R, 10S)의 유무에 변화가 도 31a-도 31e에 도시되었다. 도 31a는 디바이스(10B, 10G, 10R, 10S)의 임의의 이송 이전의 구성에 대응하고, 도 31b는 이송 단계 1-4를 수행한 후의 구성에 대응하고, 도 31c는 단계 5-8을 수행한 후의 구성에 대응하고, 도 3Id는 단계 9-12를 수행한 후의 구성에 대응하고, 도 31e는 단계 13-16을 수행한 후의 구성에 대응한다. 도 31b에 도시된 바와 같은 단계 1-4는 단계 1-4가 서로 독립적이기 때문에 임의의 순서로 셔플될 수 있고, 도 31c에 도시된 바와 같은 단계 5-8는 단계 5-8이 서로 독립적이기 때문에 임의의 순서로 셔플될 수 있고, 도 31d에 도시된 바와 같은 단계 9-12는 단계 9-12이 서로 독립적이기 때문에 임의의 순서로 셔플될 수 있고, 도 31e에 도시된 단계 13-16는 단계 13-16이 서로 독립적이기 때문에 임의의 순서로 셔플될 수 있다.
4개의 소스 기판(B, G, R, S) 및 4개의 백플레인(BP1, BP2, BP3, BP4)이 채용되는 경우에 대해 예시적 이송 패턴 및 예시적 이송 시퀀스가 도시되어 있지만, 본 개시물의 방법은 m개의 이송 조립체 및 n개의 백플레인이 채용되는 임의의 경우에 적용될 수 있으며, 여기서 m은 1보다 큰 정수이고, n은 1보다 큰 정수이며, n은 m보다 작지 않다. n개의 백플레인은 n개의 통합형된 발광 디바이스 조립체를 형성하기 위해서 m개의 이송 조립체의 디바이스로부터의 디바이스와 본딩한다. 일 실시예에서, n은 m보다 크거나 같을 수 있다.
복수의 이송 조립체, 예를 들어, m개의 이송 조립체가 제공된다. m개의 이송 조립체 각각은 동일한 2차원 주기성을 갖는 2차원 어레이 내의 각각의 소스 기판(B, G, R, S) 및 각각의 디바이스(10B, 10G, 10R, 10S)를 포함한다. 본원에서 사용되는 바와 같이, 다수 구조에 대한 동일한 2차원 주기성은 다수의 구조 각각이 각각의 단위 구조를 가지며 각 단위 구조의 인스턴스가 주기성의 2개의 독립된 방향(예를 들어, 제1 주기성 방향 및 제2 주기성 방향)을 따라 반복되며, 단위 구조가 동일 제1 피치를 갖고 각각의 제1 주기성 방향을 따라 반복되고 모든 다수 구조에 대해 동일한 제2 피치를 갖고 각각의 제2 주기성 방향을 따라 반복되며, 제1 주기성 방향과 제2 주기성 방향 사이에 각도가 모든 다수 구조에 대해 동일한 구성을 지칭한다. n개의 백플레인 각각은 m 유형의 디바이스를 장착하도록 구성된 각각의 단위 도전성 본딩 구조 패턴의 주기적인 반복을 갖는다.
m 유형의 디바이스 각각은 m개의 이송 조립체 중 각각의 이송 조립체 내의 디바이스 중 하나일 수 있다. n개의 백플레인 각각 내의 2개의 독립적인 방향을 따른 각 단위 도전성 본딩 구조 패턴의 피치는 각각의 m개의 이송 조립체 내의 디바이스의 2차원 주기성의 피치의 배수일 수 있다. 예시 예에서, 각각의 디바이스(10B, 10G, 10R, 10S)는 제1 방향을 따라 a의 제1 주기성을 가지며 제2 방향(제1 방향에 수직일 수 있는)을 따라 b의 제2 주기성을 갖는 각각의 이송 조립체 내에서 주기적일 수 있다. 각각의 백플레인 내의 단위 도전성 본드 패드 패턴은 제1 방향을 따라 2a(a의 정수배)의 제1 주기성을 가질 수 있고, 제2 방향(제1 방향에 수직일 수 있다)을 따라 2b(b의 정수 배)의 제2 주기성을 가질 수 있다.
m개의 이송 조립체 각각으로부터의 디바이스(10B, 10G, 10R, 10S)의 서브-세트는 이전에 각 백플레인(BP1, BP2, BP3, BP4)에 본딩된 임의의 디바이스(10B, 10G, 10R, 10S) -어느 것이든 있다면- 와의 각 이송 조립체 상의 기존 디바이스의 충돌을 방지하는 위치에 각각의 백플레인(BP1, BP2, BP3, BP4) 상에 배치함으로써 각각의 이송 조립체를 n개의 백플레인 간에 각각의 백플레인(BP1, BP2, BP3, BP4)에 순차적으로 이송될 수 있다.
도 32a를 참조하면, 서로 다른 높이의 본드 패드가 사용되는 본 개시물의 실시예에 따라 제2 예시적 발광 디바이스 조립체를 형성하기 위해 채용될 수 있는 인-프로세스 구조가 도시되었다. 본원에서 사용되는 바와 같이, "프로토타입" 구조 또는 "인-프로세스" 구조는 이 내부에 적어도 하나의 구성성분의 형상 또는 조성이 추후에 수정되는 일시적 구조를 지칭한다. 제2 예시적 발광 디바이스 조립체를 위한 인-프로세스 구조는 이 내에 금속 상호연결 구조(440)를 포함하는 백플레인 기판(400)을 포함할 수 있다. 제1 발광 다이오드(10B)는 전술한 이형층(20)이거나 또는 전술한 소스 기판(530)의 일부일 수 있는 애블레이트 물질층(130)을 통해 소스 기판(301B)에 부착될 수 있다. 이 실시예에서, 백플레인 기판(400)은, 실질적으로 평탄한(즉, 계단형이 아닌) 상측 표면 또는 도 9에 도시된 바와 같은 계단형 상측 표면을 가질 수 있다.
본드 패드(421, 422, 423)는 다양한 디바이스가 후속하여 본딩되는 위치에 형성될 수 있다. 다양한 디바이스는 전술한 제1 발광 디바이스(10B), 제2 발광 디바이스(10G), 제3 발광 디바이스(10R) 및/또는 센서 디바이스(10S)를 포함할 수 있다. 이송 기판(301B, 301G, 301R, 301S), 성장 기판(100/500B, 100/500G, 100/500R, 100/500S), 또는 이들의 조합일 수 있는 소스 기판(B, G, S; 도 30 참조) 상에 다양한 디바이스(10B, 10G, 10R, 10S)가 제공될 수 있다. 백플레인(401)은 백플레인 기판(400) 및 본드 패드(421, 422, 423)를 포함한다.
본드 패드(421, 422, 423)는 전술한 본드 패드(420)와 동일한 조성을 가질 수 있다. 본드 패드(421, 422, 423)는 상이한 두께를 갖는 다수의 유형을 포함할 수 있다. 예를 들어, 본드 패드(421, 422, 423)는 제1 두께를 갖는 제1 본드 패드(421), 제2 두께를 갖는 제2 본드 패드(422), 및 제3 두께를 갖는 제3 본드 패드(423)를 포함할 수 있다. 상이한 두께를 갖는 추가의 본드 패드(도시되지 않음)가 또한 채용될 수 있다. 일 실시예에서, 제1 두께는 제2 두께보다 클 수 있고, 제2 두께는 제3 두께보다 클 수 있다. 제1 두께와 제2 두께 사이의 차이는 0.3 미크론 내지 10 미크론(예를 들어, 1 미크론 내지 5 미크론)의 범위일 수 있고, 제2 두께와 제3 두께의 차이는 0.3 미크론 내지 10 미크론(예를 들어, 1 미크론 내지 5 미크론)의 범위일 수 있다. 가장 얇은 본드 패드의 두께는 더 작고 더 큰 두께도 또한 사용될 수 있을지라도, 1 미크론 내지 20 미크론(예를 들어, 2 미크론 내지 10 미크론)의 범위일 수 있다.
일 실시예에서, 도전성 본딩 구조(431, 432, 433)는 백플레인(401)으로 이송될 디바이스 상에 형성될 수 있다. 예를 들어, 제1 발광 다이오드(10B)는 백플레인 기판(400)으로 이송될 제1 디바이스일 수 있다. 제1 발광 다이오드(10B)는 제1 이송 기판(300B) 또는 제1 유형의 성장 기판(100B 또는 500B)일 수 있는 제1 소스 기판(301B) 상에 위치될 수 있다. 도전성 본딩 구조(431, 432, 433)는 전술한 도전성 본딩 구조(430) 중 임의의 것일 수 있다. 도전성 본딩 구조(431, 432, 432)는 후속하여 백플레인 기판(400)에 이송될 제1 발광 다이오드(10B)의 제1 서브-세트 상에 형성된 제1 도전성 본딩 구조(431), 후속하여 또 다른 백플레인 기판(도시되지 않음)에 이송될 제1 발광 다이오드(10B)의 제2 서브-세트 상에 형성된 제2 도전성 본딩 구조(432), 후속하여 또 다른 백플레인 기판에 이송될 제1 발광 다이오드(10B)의 제3 서브-세트 상에 형성된 제2 도전성 본딩 구조(433), 및 후속하여 또 다른 백플레인 기판에 이송될 제1 발광 다이오드(10B)의 또 다른 서브-세트 상에 형성된 선택적인 추가의 도전성 본딩 구조 중 임의의 것일 수 있다. 도전성 본딩 구조(431, 432, 433)는 제1 발광 다이오드(10B) 상에 동시에 형성될 수 있다.
대안적으로, 도전성 본딩 구조(431, 432, 433)는 백플레인(401)의 본드 패드(421, 422, 423) 상에 형성될 수 있다. 이 경우, 도전성 본딩 구조(431, 432, 433)는 모든 본드 패드(421, 422, 423) 상에 동시에 형성될 수 있다.
대안적으로, 각각의 도전성 본딩 구조(431, 432, 433)는 각 도전성 본딩 구조(431, 432, 또는 433)의 한 부분이 제1 발광 다이오드(10B) 상에 형성되고 대응하는 도전성 본딩 구조(431, 432 또는 433)의 또 다른 부분이 매칭되는 본드 패드(421, 422, 또는 423)의 표면 상에 형성되게, 2개의 물리적으로 나뉘어진 부분으로서 형성될 수 있다. 일 실시예에서, 각각의 도전성 본딩 구조(431, 432, 433)는 제1 발광 다이오드(10B) 상에 형성된 상측 부분과 본드 패드(421, 422 또는 423) 상에 형성된 하측 부분 사이에서 대략 균등하게 분할된 2개의 나뉘어진 부분으로서 형성될 수 있다.
일 실시예에서, 도전성 본딩 구조(431, 432, 432) 각각은 동일한 높이(또는 두 부분으로 형성되었다면 전체 높이)를 가질 수 있다. 일 실시예에서, 도전성 본딩 구조(431, 432, 432) 각각은 동일한 높이 및 동일한 체적(또는 두 부분으로 형성되었다면 전체 체적)을 가질 수 있다. 일 실시예에서, 도전성 본딩 구조(431, 432, 432) 각각은 동일한 높이, 동일한 체적, 및 동일한 형상(또는 두 부분으로 형성되었다면 2개의 형상의 동일한 세트)을 가질 수 있다. 도전성 본딩 구조(431, 432, 432)의 높이는, 더 낮거나 높은 높이가 채용될 수 있을지라도, 15 미크론 내지 100 미크론(예를 들어, 20 미크론 내지 60 미크론)의 범위일 수 있다. 일 실시예에서, 도전성 본딩 구조(431, 432, 432)는 실질적으로 구형, 실질적으로 타원형, 또는 실질적으로 원통형일 수 있다. 각각의 도전성 본딩 구조(431, 432, 433)의 최대 수평 치수(구형 형상 또는 원통 형상의 직경과 같은)는, 더 작고 더 큰 최대 수평 치수가 또한 채용될 수 있을지라도, 15 미크론 내지 100 미크론(예를 들어, 20 미크론 내지 60 미크론)의 범위일 수 있다.
도 32b를 참조하면, 백플레인(401) 그리고 제1 발광 다이오드(10B)를 포함하는 조립체는, 각각의 제1 도전성 본딩 구조(431)가 제1 발광 디바이스(10B) 및 제1 본딩 패드(421) 중 하나에 부착되고 제1 발광 디바이스(10B) 및 제1 본딩 패드(421) 중 다른 하나와 콘택하게 위치된다. 다양한 유형의 본딩 패드(421, 422, 423)의 두께에 차이에 기인하여, 제2 도전성 본딩 구조(432) 및 제3 도전성 본딩 구조(433)는 어떠한 아래에 놓인 본딩 패드(422, 423)와도 콘택하지 않으며(제2 도전성 본딩 구조(432) 및 제3 도전성 본딩 구조(433)가 제1 발광 디바이스(10B)에 부착되는 경우), 또는 위에 놓인 제1 발광 디바이스(10B)와 콘택하지 않는다(제2 도전성 본딩 구조(432) 및 제3 도전성 본딩 구조(433)가 제2 본딩 패드(422) 또는 제3 본딩 패드(423)에 부착되는 경우).
이어서, 리플로 공정이 수행된다. 주위 온도는 도전성 본딩 구조(431, 432, 432)의 물질의 리플로 온도까지 상승될 수 있다. 제1 도전성 본딩 구조(431)만이 아래에 놓인 제1 본딩 패드(421)와의 추가의 본딩을 형성하거나(제1 도전성 본딩 구조(431)가 이미 제1 발광 디바이스(10B)에 본딩되었다면), 또는 위에 놓인 제1 발광 디바이스(10B)(제1 도전성 본딩 구조(431)가 이미 제1 본딩 패드(421)에 본딩되었다면)와의 추가의 본딩을 형성한다. 따라서, 각각의 제1 도전성 본딩 구조(431)은 위에 놓인 제1 발광 디바이스(10B) 및 아래에 놓인 제1 본딩 패드(421)에 본딩하게 되고, 반면 리플로 공정 동안 제2 및 제3 도전성 본딩 구조(432, 433)에 대한 추가의 본딩은 형성되지 않는다. 리플로 공정에 앞서 백플레인(401) 그리고 제1 발광 다이오드(10B)를 포함하는 조립체가 서로 콘택하게 되는 실시예를 채용하는 본 개시물이 설명되었는데, 백플레인(401) 및 제1 발광 다이오드(10B)를 포함하는 조립체의 기계적 움직임이, 예를 들면, 리플로 공정의 온도 상승 단계 동안 리플로 공정과 동시에 수행된다. 설명의 편의상 위에서 제1 본딩 패드(421)는 "아래에 놓인 것"으로서 설명되고 제1 발광 디바이스는 "위에 놓인 것"으로서 기술되었지만, 구성성분은 공정 동안 거꾸로(즉, 제1 본딩 패드(421)가 "아래에 놓여" 있고 제1 발광 디바이스가 "아래에 놓여" 있는 경우), 또는 임의의 다른 위치로 배열될 수 있음을 알아야 한다.
도 32c를 참조하면, 각 본딩된 제1 발광 디바이스(10B)를 제1 소스 기판으로부터 분리하기 위해 레이저 조사 공정이 수행된다. 동일한 레이저 조사 공정이 전술한 바와 같이 채용될 수 있다. 제1 발광 다이오드(10B)(백플레인(401)에 본딩된)의 제1 서브-세트 위에 놓인 애블레이트 물질층(130)의 부분은 레이저 빔에 의해 조사되고, 애블레이트된다. 레이저 애블레이트는 제1 서브-세트 내의 각각의 제1 발광 다이오드(10B)에 대해 순차적으로 수행될 수 있다.
도 32d를 참조하면, 제1 소스 기판(301B)과 부착된 제1 발광 다이오드(10B)(즉, 제1 발광 다이오드(10B)의 제1 서브-세트의 다른쪽)과의 조립체는 백플레인(401) 및 제1 발광 다이오드(10B)의 제1 서브-세트로부터 분리된다. 제1 발광 다이오드(10B)의 제1 서브-세트는 인-프로세스 제2 예시적 발광 디바이스 조립체를 형성하기 위해 제1 도전성 본딩 구조(431)를 통해 백플레인(401)에 부착된다.
도 32e를 참조하면, 제1 도전성 본딩 구조(431) 상의 제1 발광 다이오드(10B)를 백플레인(401)을 향해 밀기 위해 더미 기판(700)과 같은 임의의 적합한 가압 플레이트가 채용된다. 인-프로세스 제2 발광 디바이스 조립체의 온도는 더미 기판(700)이 제1 발광 다이오드(10B)를 백플레인(401) 쪽으로 밀 때 제1 도전성 본딩 구조(431)의 리플로를 유발하기 위해 제1 도전성 본딩 구조(431)의 리플로 온도까지 상승한다. 미는 거리는, 제1 본딩 패드(421)의 하면과 제1 발광 다이오드(10B)의 상면 사이의 수직 거리가, 가장 얇은 본딩 패드(예컨대, 제3 본딩 패드(421))의 두께와, 도전성 본딩 구조(431, 432, 433)의 높이(도전성 본딩 구조 간에 동일하다)와, 후속하여 부착될 디바이스(10G, 10R)의 최소 높이(높이가 서로 다르다면) 또는 후속하여 부착될 디바이스(10G, 10R)의 공통 높이(높이가 동일하다면)와의 합 미만이 되게 선택된다.
도 32a-도 32e의 처리 단계는, 백플레인(401)이 도 31b의 백플레인(BP1)에 대응하는 도 31b에 도시된 단계 1에 대응할 수 있다. 동등한 처리 단계(도 31b에 도시된 단계 2에 대응하는)는, 도 31b에 도시된 이송 패턴(또는 임의의 다른 패턴)을 채용하여, 제2 발광 디바이스(10G)의 제1 서브-세트를 제2 소스 기판(G)(제2 이송 기판(300G) 또는 제2 유형의 성장 기판(100/500G)일 수 있는)에서 제2 백플레인(BP2)의 제1 본딩 패드(421)에 이송하기 위해 수행될 수 있다. 이러한 처리 단계는 제2 발광 디바이스(10G)의 제1 서브-세트가 백플레인(401) 상의 제1 발광 다이오드(10B)의 패턴과 일치하는 패턴으로 제거되는 제2 소스 기판(G)을 제공할 수 있다.
도 32f를 참조하면, 제2 발광 디바이스(10G)의 제1 서브-세트가 제거되는 제2 소스 기판(예를 들어, 제2 이송 기판(301G))은 인-프로세스 제2 예시적 발광 디바이스 조립체 위에 위치되고, 제2 발광 다이오드(10G)의 제2 서브-세트가 제2 본딩 패드(422) 위에 놓이게 정렬된다.
도 32g를 참조하면, 백플레인(401) 및 제2 발광 다이오드(10G)를 포함하는 조립체는, 각각의 제2 도전성 본딩 구조(432)가 제2 발광 디바이스(10G) 및 제2 본딩 패드(422) 중 하나에 부착되고 제2 발광 디바이스(10G) 및 제2 본딩 패드(422) 중 다른 하나에 콘택하게 위치된다. 제2 및 제3 본딩 패드(422, 423)의 두께에 차이에 기인하여, 제3 도전성 본딩 구조(432)는 어떠한 아래에 놓인 본딩 패드(423)와도 콘택하지 않으며(제2 도전성 본딩 구조(432) 및 제3 도전성 본딩 구조(433)가 제2 발광 디바이스(10G)에 부착되는 경우), 또는 위에 놓인 제2 발광 디바이스(10G)와 콘택하지 않는다(제2 도전성 본딩 구조(432) 및 제3 도전성 본딩 구조(433)가 제2 본딩 패드(422) 또는 제3 본딩 패드(423)에 부착되는 경우).
이어서, 리플로 공정이 수행된다. 주위 온도는 도전성 본딩 구조(431, 432, 432)의 물질의 리플로 온도까지 상승될 수 있다. 제2 도전성 본딩 구조(432)는 아래에 놓인 제2 본딩 패드(422)와의 추가의 본딩을 형성하거나(제2 도전성 본딩 구조(432)가 이미 제2 발광 디바이스(10G)에 본딩되었다면), 또는 위에 놓인 제2 발광 디바이스(10G)(제2 도전성 본딩 구조(432)가 이미 제2 본딩 패드(422)에 본딩되었다면)와의 추가의 본딩을 형성한다. 따라서, 각각의 제2 도전성 본딩 구조(432)는 위에 놓인 제2 발광 디바이스(10G) 및 아래에 놓인 제2 본딩 패드(422)에 본딩하게 되고, 반면 리플로 공정 동안 제3 도전성 본딩 구조(433)에 대한 추가의 본딩은 형성되지 않는다.
도 32h를 참조하면, 각 본딩된 제2 발광 디바이스(10G)를 제2 소스 기판으로부터 분리하기 위해 레이저 조사 공정이 수행된다. 제2 발광 다이오드(10G)(백플레인(401)에 본딩된)의 본딩된 서브-세트(즉, 제2 서브-세트) 위에 놓인 애블레이트 물질층(130)의 부분은 레이저 빔에 의해 조사되고, 애블레이트된다. 레이저 애블레이트는 백플레인(401)에 본딩된 제2 발광 다이오드(10G)의 서브-세트 내의 각 제2 발광 다이오드(10G)에 대해 순차적으로 수행될 수 있다.
도 32i를 참조하면, 제2 소스 기판(301G) 및 부착된 제2 발광 다이오드(10G)(제2 소스 기판 상에 남아있는 제2 발광 다이오드(10G)의 제3 서브-세트)의 조립체는 백플레인(401) 및 현재 백플레인(401)에 부착된 제2 발광 다이오드(10G)의 제2 서브-세트로부터 분리된다. 제2 발광 다이오드(10G)의 제2 서브-세트는 인-프로세스 제2 예시적 발광 디바이스 조립체를 형성하기 위해 제2 도전성 본딩 구조(432)을 통해 백플레인(401)에 부착된다.
도 32j를 참조하면, 제2 도전성 본딩 구조(432) 상의 제2 발광 다이오드(10G)를 백플레인(401)을 향해 밀기 위해 더미 기판(700)이 채용된다. 인-프로세스 제2 발광 디바이스 조립체의 온도는 더미 기판(700)이 제2 발광 다이오드(10G)를 백플레인(401) 쪽으로 밀 때 제2 도전성 본딩 구조(432)의 리플로를 유발하기 위해 제2 도전성 본딩 구조(432)의 리플로 온도까지 상승한다. 미는 거리는, 제2 본딩 패드(422)의 하면과 제2 발광 다이오드(10G)의 상면 사이의 수직 거리가, 가장 얇은 본딩 패드(예컨대, 제3 본딩 패드(423))의 두께와, 원래 제공된 도전성 본딩 구조(431, 432, 433)의 높이(도전성 본딩 구조 간에 동일하다)와, 후속하여 부착될 디바이스(10R 및 선택적으로 10S)의 최소 높이(높이가 서로 다르다면) 또는 후속하여 부착될 디바이스(10R 및 선택적으로 10S)의 공통 높이(높이가 동일하다면)와의 합 미만이 되게 선택된다.
도 32f 내지 도 32j의 처리 단계는 백플레인(401)이 도 31c에 백플레인(BP1)에 대응하는 도 31c에 도시된 단계 6에 대응할 수 있다. 도 31b에 단계3 및 도 31c에 단계7에 대응하는 처리 단계는 도 31b 및 도 31c에 도시된 이송 패턴(혹은 이외 임의의 다른 패턴)을 채용하여, 제3 소스 기판(R)(제3 이송 기판(300R) 또는 제3 유형의 성장 기판(100/500R)일 수 있는)으로부터 추가의 백플레인(예를 들어, 도 31b에 BP3 및 도 31c에 BP4)의 본딩 패드에 제3 발광 디바이스(10R)의 제1 서브-세트 및 제2 서브-세트를 이송하기 위해 수행될 수 있다. 이러한 처리 단계는 제3 발광 디바이스(10R)의 제1 서브-세트 및 제2 서브-세트가 백플레인(401) 상의 제1 발광 다이오드(10B)와 제2 발광 다이오드(10G)와의 조합된 패턴에 일치하는 패턴으로 제거되는 제3 소스 기판(R)을 제공할 수 있다.
도 32k를 참조하면, 제3 발광 디바이스(10R)의 제1 서브-세트 및 제2 서브-세트가 이전 처리 단계에서 제거되어진 제3 소스 기판(이를테면 제3 이송 기판(301R))은 인-프로세스 제2 예시적 발광 디바이스 조립체 상에 위치되고, 제3 발광 다이오드(10R)의 제3 서브-세트가 제3 본딩 패드(423) 위에 놓이도록 정렬된다.
도 32l을 참조하면, 백플레인(401) 및 제3 발광 다이오드(10R)를 포함하는 조립체는, 각 제3 도전성 본딩 구조(433)가 제3 발광 디바이스(10R) 및 제3 본딩 패드(423) 중 하나에 부착되고 제3 발광 디바이스(10R) 및 제3 본딩 패드(423) 중 다른 하나에 콘택하도록 위치된다. 더 작은 두께를 갖는 임의의 추가의 본딩 패드(도시되지 않음)가 존재한다면, 이러한 추가의 본딩 패드 위에 놓인 추가의 도전성 본딩 구조(도시되지 않음)는 임의의 아래에 놓인 추가의 본딩 패드와 콘택하지 않으며(추가의 도전성 본딩 구조가 제3 소스 기판에 부착된 경우에), 또는 위에 놓인 제3 발광 디바이스(10R)와 콘택하지 않는다(추가의 도전성 본딩 구조가 추가의 본딩 패드에 부착된 경우).
이어서, 리플로 공정이 수행된다. 주위 온도는 도전성 본딩 구조(431, 432, 432)의 물질의 리플로 온도까지 상승될 수 있다. 제3 도전성 본딩 구조(433)는 아래에 놓인 제3 본딩 패드(423)와의 추가의 본딩을 형성하거나(제3 도전성 본딩 구조(433)가 이미 제3 발광 디바이스(10R)에 본딩되었다면), 또는 위에 놓인 제3 발광 디바이스(10R)(제3 도전성 본딩 구조(433)가 이미 제3 본딩 패드(423)에 본딩되었다면)와의 추가의 본딩을 형성한다. 따라서, 각각의 제3 도전성 본딩 구조(433)는 위에 놓인 제2 발광 디바이스(10R) 및 아래에 놓인 제3 본딩 패드(423)에 본딩하게 되고, 반면 리플로 공정 동안 추가의 도전성 본딩 구조(있다면)에 대한 추가의 본딩은 형성되지 않는다.
도 32m을 참조하면, 각 본딩된 제3 발광 디바이스(10R)를 제3 소스 기판으로부터 분리하기 위해 레이저 조사 공정이 수행된다. 제3 발광 다이오드(10R)(백플레인(401)에 본딩된)의 본딩된 서브-세트(즉, 제3 서브-세트) 위에 놓인 애블레이트 물질층(130)의 부분은 레이저 빔에 의해 조사되고, 애블레이트된다. 레이저 애블레이트는 백플레인(401)에 본딩된 제3 발광 다이오드(10R)의 서브-세트 내의 각 제3 발광 다이오드(10R)에 대해 순차적으로 수행될 수 있다.
도 32n을 참조하면, 제3 소스 기판(301R) 및 임의의 남아있는 제3 발광 다이오드(10R) -있다면- 의 조립체는 백플레인(401) 및 현재 백플레인(401)에 부착된 제3 발광 다이오드(10R)의 제3 서브-세트로부터 분리된다. 제3 발광 다이오드(10R)의 제3 서브-세트는 제2 예시적 발광 디바이스 조립체를 형성하기 위해 제3 도전성 본딩 구조(433)을 통해 백플레인(401)에 부착된다.
선택적으로, 제3 도전성 본딩 구조(433) 상의 제3 발광 다이오드(10R)를 백플레인(401)을 향해 밀기 위해 더미 기판(700)이 채용될 수 있다. 제2 발광 디바이스 조립체의 온도는 더미 기판(700)이 제3 발광 다이오드(10R)를 백플레인(401) 쪽으로 밀 때 제3 도전성 본딩 구조(433)의 리플로를 유발하기 위해 제3 도전성 본딩 구조(433)의 리플로 온도까지 상승된다. 임의의 추가의 디바이스(이를테면 센서 디바이스(10S))가 백플레인(401)에 후속하여 부착된다면, 미는 거리는, 제3 본딩 패드(423)의 하면과 제3 발광 다이오드(10R)의 상면 사이의 수직 거리가, 추가의 본딩 패드의 두께와, 추가의 도전성 본딩 구조의 높이(원래 제공된 도전성 본딩 패드(431, 432, 433)의 높이와 동일할 수 있다)와, 후속하여 부착될 디바이스(이를테면 센서 디바이스의 높이와의 합 미만이 되게 선택된다.
도 33a를 참조하면, 본 개시물의 실시예에 따라 제3 예시적 발광 디바이스 조립체를 형성하기 위해 채용될 수 있는 인-프로세스 구조가 도시되었다. 인-프로세스 제3 예시적 발광 디바이스 조립체는 본딩 패드(421, 422, 423)에 대해 동일한 두께와 도전성 본딩 구조(431, 432, 433)에 대해 상이한 높이를 채용함으로써 도 32a의 인-프로세스 제2 예시적 발광 디바이스 조립체로부터 도출될 수 있다. 본드 패드(421, 422, 423)는 전술한 본드 패드(420)와 동일한 조성을 가질 수 있다. 이 실시예에서, 백플레인 기판(400)은, 실질적으로 평면(즉, 계단형이 아닌)의 상측 표면 또는 도 9에 도시된 바와 같은 계단형 상측 표면을 가질 수 있고, 본드 패드(421, 422, 423)는 도 32a에 도시된 바와 같이 동일한 높이 또는 다른 높이를 가질 수 있다.
도전성 본딩 구조(431, 432, 433)는 상이한 높이를 갖는 다수의 유형을 포함할 수 있다. 예를 들어, 도전성 본딩 구조(431, 432, 433)는 제1 높이를 갖는 제1 도전성 본딩 구조(431), 제2 높이를 갖는 제2 도전성 본딩 구조(432), 및 제3 높이를 갖는 제3 도전성 본딩 구조(433)를 포함할 수 있다. 상이한 높이를 갖는 추가의 도전성 본딩 구조(도시되지 않음)가 또한 채용될 수 있다. 일 실시예에서, 제1 높이는 제2 높이보다 클 수 있고, 제2 높이는 제3 높이보다 클 수 있다. 제1 높이와 제2 높이에 차이는 0.3 미크론 내지 10 미크론(예를 들어, 1 미크론 내지 5 미크론)의 범위일 수 있고, 제2 높이와 제3 높이에 차이는 0.3 미크론 내지 10 미크론(예를 들어, 1 미크론 내지 5 미크론)의 범위일 수 있다. 가장 짧은 도전성 본딩 구조(예를 들어, 433)의 높이는, 더 더 낮거나 더 높은 높이가 채용될 수도 있을지라도, 10 미크론 내지 80 미크론(예를 들어, 15 미크론 내지 50 미크론)의 범위일 수 있다.
일 실시예에서, 도전성 본딩 구조(431, 432, 433)는 백플레인(401)으로 이송될 디바이스 상에 형성될 수 있다. 예를 들어, 제1 발광 다이오드(10B)는 백플레인 기판(400)으로 이송될 제1 디바이스일 수 있다. 제1 발광 다이오드(10B)는 제1 이송 기판(30B) 또는 제1 유형의 성장 기판(100B)일 수 있는 제1 소스 기판(B) 상에 위치될 수 있다. 도전성 본딩 구조(431, 432, 433)는 전술한 임의의 도전성 본딩 구조(430)일 수 있다. 도전성 본딩 구조(431)는 후속하여 백플레인 기판(400)으로 이송되기 위해 제1 발광 다이오드(10B)의 제1 서브-세트 상에 형성된다. 제2 도전성 본딩 구조(432)는 후속하여 또 다른 백플레인 기판(미도시)으로 이송되기 위해 제1 발광 다이오드(10B)의 제2 서브-세트 상에 형성된다. 제3 도전성 본딩 구조(433)는 후속하여 또 다른 백플레인 기판으로 이송되기 위해 제1 발광 다이오드(10B)의 제3 서브-세트 상에 형성된다. 선택적으로, 추가의 도전성 본딩 구조는 후속하여 또 다른 백플레인 기판에 이송되기 위해 제1 발광 다이오드(10B)의 다른 서브-세트 상에 형성될 수 있다.
대안적으로, 도전성 본딩 구조(431, 432, 433)는 백플레인(401)의 본드 패드(421, 422, 423) 상에 형성될 수 있다. 이 경우, 도전성 본딩 구조(431, 432, 433)는 모든 본드 패드(421, 422, 423) 상에 동시에 형성될 수 있다.
대안적으로, 각각의 도전성 본딩 구조(431, 432, 433)는 각 도전성 본딩 구조(431, 432, 또는 433)의 한 부분이 제1 발광 다이오드(10B) 상에 형성되고 대응하는 도전성 본딩 구조(431, 432 또는 433)의 또 다른 부분이 매칭되는 본드 패드(421, 422, 또는 423)의 표면 상에 형성되게, 2개의 물리적으로 나뉘어진 부분으로서 형성될 수 있다. 일 실시예에서, 각각의 도전성 본딩 구조(431, 432, 433)는 제1 발광 다이오드(10B) 상에 형성된 상측 부분과 본드 패드(421, 422 또는 423) 상에 형성된 하측 부분 사이에서 대략 균등하게 분할된 2개의 나뉘어진 부분으로서 형성될 수 있다.
서로 다른 유형의 도전성 본딩 구조(431, 432, 433)가 제1 발광 다이오드(10B) 상에 순차적으로 형성될 수 있다. 제1 도전성 본딩 구조(431)는 제2 도전성 본딩 구조(432)보다 큰 체적을 가질 수 있으며, 제2 도전성 본딩 구조(432)는 제3 도전성 본딩 구조(433)보다 큰 체적을 가질 수 있다. 일 실시예에서, 상이한 유형의 도전성 본딩 구조(431, 432, 433)는 실질적으로 동일한 최대 측방 치수(예를 들어, 구형 형상 또는 원통 형상의 직경)를 가질 수 있다.
일 실시예에서, 도전성 본딩 구조(431, 432, 432)는 실질적으로 타원형 또는 실질적으로 원통형일 수 있다. 각각의 도전성 본딩 구조(431, 432, 433)의 최대 수평 치수(구형 형상 또는 원통 형상의 직경과 같은)는 더 작고 더 큰 최대 수평 치수가 또한 사용될 수 있을지라도, 15 미크론 내지 100 미크론(예를 들어, 20 미크론 내지 60 미크론)의 범위일 수 있다.
도 33b를 참조하면, 백플레인(401) 그리고 제1 발광 다이오드(10B)를 포함하는 조립체는, 각각의 제1 도전성 본딩 구조(431)가 제1 발광 디바이스(10B) 및 제1 본딩 패드(421) 중 하나에 부착되고 제1 발광 디바이스(10B) 및 제1 본딩 패드(421) 중 다른 하나와 콘택하게 위치된다. 다양한 유형의 도전성 본딩 구조(431, 432, 433)의 높이에 차이에 기인하여, 제2 도전성 본딩 구조(432) 및 제3 도전성 본딩 구조(433)는 어떠한 아래에 놓인 본딩 패드(422, 423)와도 콘택하지 않으며(제2 도전성 본딩 구조(432) 및 제3 도전성 본딩 구조(433)가 제1 발광 디바이스(10B)에 부착되는 경우), 또는 위에 놓인 제1 발광 디바이스(10B)와 콘택하지 않는다(제2 도전성 본딩 구조(432) 및 제3 도전성 본딩 구조(433)가 제2 본딩 패드(422) 또는 제3 본딩 패드(423)에 부착되는 경우).
이어서, 리플로 공정은 도 32b의 처리 단계와 동일한 방식으로 수행된다.
도 33c를 참조하면, 도 32c의 처리 단계와 동일한 방식으로 각 본딩된 제1 발광 디바이스(10B)를 제1 소스 기판으로부터 분리하기 위해 레이저 조사 공정이 수행된다.
도 33d를 참조하면, 제1 소스 기판(301B) 및 부착된 제1 발광 다이오드(10B)(즉, 제1 발광 다이오드(10B)의 제1 서브-세트의 다른쪽)의 조립체는 백플레인(401) 및 제1 발광 다이오드(10B)의 제1 서브-세트로부터 분리된다.
도 33e를 참조하면, 도 32e의 처리 단계와 동일한 방식으로 제1 도전성 본딩 구조(431)를 리플로하면서 제1 도전성 본딩 구조(431) 상의 제1 발광 다이오드(10B)를 백플레인(401) 쪽으로 밀기 위해 더미 기판(700)이 채용된다.
도 33a-도 33e의 처리 단계는 백플레인(401)이 도 31b의 백플레인(BP1)에 대응하는 도 31b에 도시된 단계1에 대응할 수 있다. 동등한 처리 단계(도 31b에 도시된 단계 2에 대응하는)는, 도 31b에 도시된 이송 패턴(또는 임의의 다른 패턴)을 채용하여, 제2 발광 디바이스(10G)의 제1 서브-세트를 제2 소스 기판(G)(제2 이송 기판(300G) 또는 제2 유형의 성장 기판(100/500G)일 수 있는)에서 제2 백플레인(BP2)의 제1 본딩 패드(421)에 이송하기 위해 수행될 수 있다. 이러한 처리 단계는 제2 발광 디바이스(10G)의 제1 서브-세트가 백플레인(401) 상의 제1 발광 다이오드(10B)의 패턴과 일치하는 패턴으로 제거되는 제2 소스 기판(G)을 제공할 수 있다.
도 33f를 참조하면, 제2 발광 디바이스(10G)의 제1 서브-세트가 제거되는 제2 소스 기판(예를 들어, 제2 이송 기판(301G))은 인-프로세스 제4 예시적 발광 디바이스 조립체 위에 위치되고, 제2 발광 다이오드(10G)의 제2 서브-세트가 제2 본딩 패드(422) 위에 놓이게 정렬된다.
도 33g를 참조하면, 백플레인(401) 및 제2 발광 다이오드(10G)를 포함하는 조립체는, 각각의 제2 도전성 본딩 구조(432)가 제2 발광 디바이스(10G) 및 제2 본딩 패드(422) 중 하나에 부착되고 제2 발광 디바이스(10G) 및 제2 본딩 패드(422) 중 다른 하나에 콘택하게 위치된다. 제2 및 제3 도전성 본딩 구조(432, 433)의 높이에 차이에 기인하여, 제3 도전성 본딩 구조(433)는 어떠한 아래에 놓인 본딩 패드(423)와도 콘택하지 않으며(제2 도전성 본딩 구조(432) 및 제3 도전성 본딩 구조(433)가 제2 발광 디바이스(10G)에 부착되는 경우), 또는 위에 놓인 제2 발광 디바이스(10G)와 콘택하지 않는다(제2 도전성 본딩 구조(432) 및 제3 도전성 본딩 구조(433)가 제2 본딩 패드(422) 또는 제3 본딩 패드(423)에 부착되는 경우).
이어서, 리플로 공정이 도 32g의 처리 단계와 동일한 방식으로 수행된다. 각각의 제2 도전성 본딩 구조(432)는 위에 놓인 제2 발광 디바이스(10G) 및 아래에 놓인 제2 본딩 패드(422)에 본딩하게 되고, 반면 리플로 공정 동안 제3 도전성 본딩 구조(433)에 대한 추가의 본딩은 형성되지 않는다.
도 33h를 참조하면, 각 본딩된 제2 발광 디바이스(10G)를 제2 소스 기판으로부터 분리하기 위해 레이저 조사 공정이 수행된다. 도 32h의 처리 단계에서와 같이 동일한 레이저 조사 공정이 수행될 수 있다.
도 33i를 참조하면, 제2 소스 기판(301G) 및 부착된 제2 발광 다이오드(10G)(제2 소스 기판 상에 남아있는 제2 발광 다이오드(10G)의 제3 서브-세트)의 조립체는 백플레인(401) 및 현재 백플레인(401)에 부착된 제2 발광 다이오드(10G)의 제2 서브-세트로부터 분리된다.
도 33j를 참조하면, 도 32j의 처리 단계에서와 동일한 방식으로 제2 도전성 본딩 구조(432) 상의 제2 발광 다이오드(10G)를 백플레인(401)을 향해 밀기 위해 더미 기판(700)이 채용된다.
도 33f 내지 도 33j의 처리 단계는 백플레인(401)이 도 31c에 백플레인(BP1)에 대응하는 도 31c에 도시된 단계 6에 대응할 수 있다. 도 31b에 단계3 및 도 31c에 단계7에 대응하는 처리 단계는 도 31b 및 도 31c에 도시된 이송 패턴(혹은 이외 임의의 다른 패턴)을 채용하여, 제3 소스 기판(R)(제3 이송 기판(300R) 또는 제3 유형의 성장 기판(100/500R)일 수 있는)으로부터 추가의 백플레인(예를 들어, 도 31b에 BP3 및 도 31c에 BP4)의 본딩 패드에 제3 발광 디바이스(10R)의 제1 서브-세트 및 제2 서브-세트를 이송하기 위해 수행될 수 있다. 이러한 처리 단계는 제3 발광 디바이스(10R)의 제1 서브-세트 및 제2 서브-세트가 백플레인(401) 상의 제1 발광 다이오드(10B)와 제2 발광 다이오드(10G)와의 조합된 패턴에 일치하는 패턴으로 제거되는 제3 소스 기판(R)을 제공할 수 있다.
도 33k를 참조하면, 제3 발광 디바이스(10R)의 제1 서브-세트 및 제2 서브-세트가 이전 처리 단계에서 제거되어진 제3 소스 기판(이를테면 제3 이송 기판(301R))은 인-프로세스 제2 예시적 발광 디바이스 조립체 상에 위치되고, 제3 발광 다이오드(10R)의 제3 서브-세트가 제3 본딩 패드(423) 위에 놓이도록 정렬된다.
도 33l을 참조하면, 백플레인(401) 및 제3 발광 다이오드(10R)를 포함하는 조립체는, 각 제3 도전성 본딩 구조(433)가 제3 발광 디바이스(10R) 및 제3 본딩 패드(423) 중 하나에 부착되고 제3 발광 디바이스(10R) 및 제3 본딩 패드(423) 중 다른 하나에 콘택하도록 위치된다. 더 작은 높이를 갖는 임의의 추가의 도전성 본딩 구조(도시되지 않음)가 존재한다면, 이러한 추가의 본딩 패드 위에 놓인 추가의 도전성 본딩 구조(도시되지 않음)는 임의의 아래에 놓인 추가의 본딩 패드와 콘택하지 않으며(추가의 도전성 본딩 구조가 제3 소스 기판에 부착된 경우에), 또는 위에 놓인 제3 발광 디바이스(10R)와 콘택하지 않는다(추가의 도전성 본딩 구조가 추가의 본딩 패드에 부착된 경우).
이어서, 도 32l의 처리 단계에서와 동일한 방식으로 리플로 공정이 수행된다.
도 33m을 참조하면, 도 32m의 처리 단계에서와 동일한 방식으로, 각 본딩된 제3 발광 디바이스(10R)를 제3 소스 기판으로부터 분리하기 위해 레이저 조사 공정이 수행된다.
도 33n을 참조하면, 도 32n의 처리 단계에서와 동일한 방식으로, 제3 소스 기판(301R) 및 임의의 남아있는 제3 발광 다이오드(10R) -있다면- 의 조립체는 백플레인(401) 및 현재 백플레인(401)에 부착된 제3 발광 다이오드(10R)의 제3 서브-세트로부터 분리된다.
선택적으로, 도 32n의 처리 단계에서와 동일한 방식으로, 제3 도전성 본딩 구조(433) 상의 제3 발광 다이오드(10R)를 백플레인(401)을 향해 밀기 위해 더미 기판(700)이 채용될 수 있다.
도 34a를 참조하면, 디바이스를 백플레인에 본딩하기 위해 선택적인 레이저 솔더링이 사용되는 본 개시물의 실시예에 따른 제4 예시적 발광 디바이스 조립체를 형성하기 위해 채용될 수 있는 인-프로세스 구조가 도시되었다. 인-프로세스 제4 예시적 발광 디바이스 조립체는 본딩 패드(421, 422, 423)에 대해 동일한 두께와 도전성 본딩 구조(431, 432, 433)에 대해 상이한 높이를 채용함으로써 도 32a의 인-프로세스 제2 예시적 발광 디바이스 조립체로부터 혹은 도 33a의 인-프로세스 제3 예시적 발광 디바이스 조립체로부터 도출될 수 있다. 본드 패드(421, 422, 423)는 전술한 본드 패드(420)와 동일한 조성을 가질 수 있다. 도전성 본딩 구조(431, 432, 433)는 전술한 도전성 본딩 구조(430)와 동일한 조성을 가질 수 있다. 이 실시예에서, 백플레인 기판(400)은, 실질적으로 평면(즉, 계단형이 아닌)의 상측 표면 또는 도 9에 도시된 바와 같은 계단형 상측 표면을 가질 수 있다. 본드 패드(421, 422, 423)는 도 32a에 도시된 바와 같이 동일한 높이 또는 다른 높이를 가질 수 있다. 도전성 본딩 구조(431, 432, 433)는 도 33a에 도시된 바와 같이 동일한 높이 또는 다른 높이를 가질 수 있다.
일 실시예에서, 도전성 본딩 구조(431, 432, 433)는 백플레인(401)으로 이송될 디바이스 상에 형성될 수 있다. 예를 들어, 제1 발광 다이오드(10B)는 백플레인 기판(400)에 이송될 제1 디바이스일 수 있다. 제1 발광 다이오드(10B)는 제1 이송 기판(300B) 또는 제1 유형의 성장 기판(100/500B)일 수 있는 제1 소스 기판(301B) 상에 위치될 수 있다. 도전성 본딩 구조(431, 432, 433)는 전술한 임의의 도전성 본딩 구조(430)일 수 있다. 도전성 본딩 구조(431)는 후속하여 백플레인 기판(400)으로 이송될 제1 발광 다이오드(10B)의 제1 서브-세트 상에 형성된다. 제2 도전성 본딩 구조(432)는 후속하여 또 다른 백플레인 기판(미도시)으로 이송될 제1 발광 다이오드(10B)의 제2 서브-세트 상에 형성된다. 제3 도전성 본딩 구조(433)는 후속하여 또 다른 백플레인 기판에 이송될 제1 발광 다이오드(10B)의 제3 서브-세트 상에 형성된다. 선택적으로, 후속하여 다른 백플레인 기판에 이송될 제1 발광 다이오드(10B)의 다른 서브-세트 상에 추가의 도전성 본딩 구조가 형성될 수 있다.
대안적으로, 도전성 본딩 구조(431, 432, 433)는 백플레인(401)의 본드 패드(421, 422, 423) 상에 형성될 수 있다. 이 경우, 도전성 본딩 구조(431, 432, 433)는 모든 본드 패드(421, 422, 423) 상에 동시에 형성될 수 있다.
대안적으로, 각각의 도전성 본딩 구조(431, 432, 433)는 각 도전성 본딩 구조(431, 432, 또는 433)의 한 부분이 제1 발광 다이오드(10B) 상에 형성되고 대응하는 도전성 본딩 구조(431, 432 또는 433)의 또 다른 부분이 매칭되는 본드 패드(421, 422, 또는 423)의 표면 상에 형성되게, 2개의 물리적으로 나뉘어진 부분으로서 형성될 수 있다. 일 실시예에서, 각각의 도전성 본딩 구조(431, 432, 433)는 제1 발광 다이오드(10B) 상에 형성된 상측 부분과 본드 패드(421, 422 또는 423) 상에 형성된 하측 부분 사이에서 대략 균등하게 분할된 2개의 나뉘어진 부분으로서 형성될 수 있다.
일 실시예에서, 도전성 본딩 구조(431, 432, 432)는 실질적으로 구형, 실질적으로 타원형, 또는 실질적으로 원통형일 수 있다. 각각의 도전성 본딩 구조(431, 432, 433)의 최대 수평 치수(구형 형상 또는 원통 형상의 직경과 같은)는, 더 작고 더 큰 최대 수평 치수가 또한 사용될 수 있을지라도, 15 미크론 내지 100 미크론(예를 들어, 20 미크론 내지 60 미크론)의 범위일 수 있다.
도 34b를 참조하면, 백플레인(401) 그리고 제1 발광 다이오드(10B)를 포함하는 조립체는, 각각의 도전성 본딩 구조(431, 432, 433)가 제1 발광 디바이스(10B) 및 본딩 패드(421, 422 또는 423) 중 하나에 부착되고 제1 발광 디바이스(10B) 및 본딩 패드(421, 422 또는 423) 중 다른 하나와 콘택하게 위치된다. 일 실시예에서, 각각의 제1 도전성 본딩 구조(431)는 위에 놓인 제1 발광 디바이스(10B) 및 제1 본딩 패드(421) 중 하나에 부착될 수 있고, 위에 놓인 제1 발광 디바이스(10B) 및 제1 본딩 패드(421) 중 다른 하나와 콘택하며; 각각의 제2 도전성 본딩 구조(432)는 위에 놓인 제1 발광 디바이스(10B) 및 제2 본딩 패드(422) 중 하나에 부착될 수 있고, 위에 놓인 제1 발광 디바이스(10B) 및 제2 본딩 패드(422) 중 다른 하나와 콘택하며; 각각의 제3 도전성 본딩 구조(433)는 위에 놓인 제1 발광 디바이스(10B) 및 제3 본딩 패드(423) 중 하나에 부착될 수 있고, 위에 놓인 제1 발광 디바이스(10B) 및 제3 본딩 패드(423) 중 다른 하나와 콘택한다.
가열 레이저(467)는 제1 도전성 본딩 구조(431)를 리플로하기 위해 채용될 수 있다. 가열 레이저(467)는 소스 기판(301B)의 물질 내에서보다 또는 이송될 디바이스(예를 들어, 제1 발광 디바이스(10B))의 물질 내에서보다 도전성 본딩 구조(431, 432, 433)의 물질 내에서 더 큰 에너지 흡수를 유발하는 파장을 가질 수 있다. 예를 들어, 가열 레이저(467)는 리플로될 도전성 본딩 구조(431)의 물질과 리플로되지 않을 도전성 본딩 구조(432, 444)의 물질 간에 차등적 가열을 제공하기 위해, 0.8 미크론 내지 20 미크론, 예컨대 1 내지 2 미크론의 범위의 파장을 가질 수 있다. 또한, 도전성 본딩 구조(431)와 소스 기판(301B)의 물질과 이송될 디바이스 간에 차등적 가열이 제공된다. 제1 도전성 본딩 구조(431)는 각 제1 도전성 본딩 구조(431)를 리플로하여 각 제1 도전성 본딩 구조(431)를 위에 놓인 제1 발광 디바이스(10B)에 그리고 아래에 놓인 제1 본딩 패드(421)에 본딩하기 위해 가열 층(467)으로부터의 레이저 빔의 순차적 조사에 의해 선택적으로 가열될 수 있다. 바람직하게는, 레이저 빔은 소스 기판(301B)을 통해 제공된다. 레이저 빔은 선택적 가열을 위해 소스 기판(301B)을 통해 그리고 디바이스를 통해 도전성 본딩 구조(431)로 전송될 수 있다. 대안적으로, 레이저 빔은 나머지 도전성 본딩 구조(432, 433)를 리플로시키지 않고 도전성 본딩 구조(431)를 선택적으로 가열 및 리플로하기 위해 소스 기판 또는 도전성 본딩 구조(431)에 인접한 디바이스에 의해 흡수될 수 있다.
도 34c를 참조하면, 도 32c의 처리 단계와 동일한 방식으로, 각각의 본딩된 제1 발광 디바이스(10B)를 제1 소스 기판으로부터 분리하기 위해 레이저 조사 공정이 수행된다. 레이저(477)(본원에서는 "애블레이트 레이저"라고 함)의 파장은 예를 들어 0.1 내지 0.75 미크론, 이를테면 0.25 내지 0.5 미크론으로 가열 레이저(467)의 파장과는 다를 수 있다. 레이저는 소스 기판(301B) 및 이송된 디바이스(예를 들어, 제1 발광 다이오드(10B))의 물질들보다 애블레이트 물질층(130)의 물질에 더 많은 가열을 제공한다. 제1 도전성 본딩 구조(431) 위에 놓인 애블레이트 물질층(130)의 각 부분은 각각의 아래에 놓인 제1 발광 디바이스(10B)를 단절시키기 위해 레이저(477)로부터 레이저 빔에 의해 순차적으로 조사될 수 있다.
도 34d를 참조하면, 제1 소스 기판(301B) 및 부착된 제1 발광 다이오드(10B)의 조립체(즉, 제1 발광 다이오드(10B)의 제1 서브-세트의 다른쪽)는 백플레인(401) 및 제1 발광 다이오드(10B)의 제1 서브-세트로부터 분리된다.
도 34e를 참조하면, 도 32e의 처리 단계와 동일한 방식으로, 제1 도전성 본딩 구조(431)를 리플로하면서 제1 도전성 본딩 구조(431) 상의 제1 발광 다이오드(10B)를 백플레인(401) 쪽으로 밀기 위해 더미 기판(700)이 채용된다.
도 34a-도 34e의 처리 단계는 백플레인(401)이 도 31b의 백플레인(BP1)에 대응하는 도 31b에 도시된 단계1에 대응할 수 있다. 동등한 처리 단계(도 31b에 도시된 단계 2에 대응하는)는, 도 31b에 도시된 이송 패턴(또는 임의의 다른 패턴)을 채용하여, 제2 발광 디바이스(10G)의 제1 서브-세트를 제2 소스 기판(G)(제2 이송 기판(300G) 또는 제2 유형의 성장 기판(100/500G)일 수 있는)에서 제2 백플레인(BP2)의 제1 본딩 패드(421)에 이송하기 위해 수행될 수 있다. 이러한 처리 단계는 제2 발광 디바이스(10G)의 제1 서브-세트가 백플레인(401) 상의 제1 발광 다이오드(10B)의 패턴과 일치하는 패턴으로 제거되는 제2 소스 기판(G)을 제공할 수 있다.
도 34f를 참조하면, 제2 발광 디바이스(10G)의 제1 서브-세트가 제거되는 제2 소스 기판(예를 들어, 제2 이송 기판(301G))은 인-프로세스 제4 예시적 발광 디바이스 조립체 위에 위치되고, 제2 발광 다이오드(10G)의 제2 서브-세트가 제2 본딩 패드(422) 위에 놓이게 정렬된다.
도 34g를 참조하면, 백플레인(401) 및 제2 발광 다이오드(10G)를 포함하는 조립체는, 각각의 제2 도전성 본딩 구조(432)가 제2 발광 디바이스(10G) 및 제2 본딩 패드(422) 중 하나에 부착되고 제2 발광 디바이스(10G) 및 제2 본딩 패드(422) 중 다른 하나에 콘택하게 위치된다.
일 실시예에서, 각각의 제2 도전성 본딩 구조(432)는 위에 놓인 제1 발광 디바이스(10G) 및 제2 본딩 패드(422) 중 하나에 부착될 수 있고, 위에 놓인 제1 발광 디바이스(10G) 및 제2 본딩 패드(422) 중 다른 하나와 콘택하며; 각각의 제3 도전성 본딩 구조(433)는 위에 놓인 제2 발광 디바이스(10G) 및 제3 본딩 패드(423) 중 하나에 부착될 수 있고, 위에 놓인 제2 발광 디바이스(10G) 및 제3 본딩 패드(423) 중 다른 하나와 콘택할 수 있다.
가열 레이저(467)는 나머지 도전성 본딩 구조(431, 433)를 리플로시키지 않고 제2 도전성 본딩 구조(432)를 리플로하기 위해 채용될 수 있다. 가열 레이저(467)는 소스 기판(301G)의 물질 내에서보다 또는 이송될 디바이스(예를 들어, 제2 발광 디바이스(10G))의 물질 내에서보다 도전성 본딩 구조(431, 432, 433)의 물질 내에서 더 큰 에너지 흡수를 유발하는 파장을 가질 수 있다. 동일한 가열 레이저가 도 34b의 처리 단계에서와 같이 채용될 수 있다. 제2 도전성 본딩 구조(432)는 각 제2 도전성 본딩 구조(432)를 리플로하여 각 제2 도전성 본딩 구조(432)를 위에 놓인 제2 발광 디바이스(10G)에 그리고 아래에 놓인 제2 본딩 패드(422)에 본딩하기 위해 가열 층(467)으로부터의 레이저 빔에 의해 순차적으로 가열될 수 있다.
도 34h를 참조하면, 도 32h의 처리 단계와 동일한 방식으로, 각각의 본딩된 제2 발광 디바이스(10G)를 제2 소스 기판으로부터 분리하기 위해 레이저 조사 공정이 수행된다. 레이저(477)의 파장은 가열 레이저(467)의 파장과는 다를 수 있고, 소스 기판(301G) 및 이송된 디바이스(예를 들어, 제2 발광 다이오드(10G))의 물질들보다 애블레이트 물질층(130)의 물질에 더 많은 가열을 제공한다. 제2 도전성 본딩 구조(432) 위에 놓인 애블레이트 물질층(130)의 각 부분은 각각의 아래에 놓인 제2 발광 디바이스(10G)를 단절시키기 위해 레이저(477)로부터 레이저 빔에 의해 순차적으로 조사될 수 있다.
도 34i를 참조하면, 제2 소스 기판(301G) 및 부착된 제2 발광 다이오드(10G)(제2 소스 기판 상에 남아있는 제2 발광 다이오드(10G)의 제3 서브-세트)의 조립체는 백플레인(401) 및 현재 백플레인(401)에 부착된 제2 발광 다이오드(10G)의 제2 서브-세트로부터 분리된다.
도 34j를 참조하면, 도 32j의 처리 단계에서와 동일한 방식으로, 제2 도전성 본딩 구조(432) 상의 제2 발광 다이오드(10G)를 백플레인(401)을 향해 밀기 위해 더미 기판(700)이 채용된다.
도 34f 내지 도 34j의 처리 단계는 백플레인(401)이 도 31c에 백플레인(BP1)에 대응하는 도 31c에 도시된 단계 6에 대응할 수 있다. 도 31b에 단계3 및 도 31c에 단계7에 대응하는 처리 단계는 도 31b 및 도 31c에 도시된 이송 패턴(혹은 이외 임의의 다른 패턴)을 채용하여, 제3 소스 기판(R)(제3 이송 기판(300R) 또는 제3 유형의 성장 기판(100/500R)일 수 있는)으로부터 추가의 백플레인(예를 들어, 도 31b에 BP3 및 도 31c에 BP4)의 본딩 패드에 제3 발광 디바이스(10R)의 제1 서브-세트 및 제2 서브-세트를 이송하기 위해 수행될 수 있다. 이러한 처리 단계는 제3 발광 디바이스(10R)의 제1 서브-세트 및 제2 서브-세트가 백플레인(401) 상의 제1 발광 다이오드(10B)와 제2 발광 다이오드(10G)와의 조합된 패턴에 일치하는 패턴으로 제거되는 제3 소스 기판(R)을 제공할 수 있다.
도 34k를 참조하면, 제3 발광 디바이스(10R)의 제1 서브-세트 및 제2 서브-세트가 이전 처리 단계에서 제거되어진 제3 소스 기판(이를테면 제3 이송 기판(301R))은 인-프로세스 제4 예시적 발광 디바이스 조립체 상에 위치되고, 제3 발광 다이오드(10R)의 제3 서브-세트가 제3 본딩 패드(423) 위에 놓이도록 정렬된다.
도 34l을 참조하면, 백플레인(401) 및 제3 발광 다이오드(10R)를 포함하는 조립체는, 각 제3 도전성 본딩 구조(433)가 제3 발광 디바이스(10R) 및 제3 본딩 패드(423) 중 하나에 부착되고 제3 발광 디바이스(10R) 및 제3 본딩 패드(423) 중 다른 하나에 콘택하도록 위치된다. 임의의 추가의 도전성 본딩 구조(도시되지 않음)가 존재한다면, 이러한 추가의 본딩 패드 위에 놓인 추가의 도전성 본딩 구조(도시되지 않음)는 아래에 놓인 추가의 본딩 패드와 위에 놓인 제3 발광 디바이스(10R)와 콘택하지 않으며, 아래에 놓인 추가의 본딩 패드에, 혹은 위에 놓인 제3 발광 디바이스(10R)에 부착될 수 있다.
가열 레이저(467)는 제3 도전성 본딩 구조(433)를 리플로하기 위해 채용될 수 있다. 가열 레이저(467)는 소스 기판(301G)의 물질 내에서보다 또는 이송될 디바이스(예를 들어, 제3 발광 디바이스(10R))의 물질 내에서보다 도전성 본딩 구조(433)의 물질 내에서 더 큰 에너지 흡수를 유발하는 파장을 가질 수 있다. 동일한 가열 레이저가 도 34b 또는 도 34g의 처리 단계에서와 같이 채용될 수 있다. 제3 도전성 본딩 구조(433)는 각 제3 도전성 본딩 구조(433)를 리플로하여 각 제3 도전성 본딩 구조(433)를 위에 놓인 제3 발광 디바이스(10R)에 그리고 아래에 놓인 제3 본딩 패드(423)에 본딩하기 위해 가열 층(467)으로부터의 레이저 빔에 의해 순차적으로 조사될 수 있다.
도 34m을 참조하면, 도 32m의 처리 단계와 동일한 방식으로, 각각의 본딩된 제3 발광 디바이스(10R)를 제3 소스 기판으로부터 분리하기 위해 레이저 조사 공정이 수행된다.
도 34n을 참조하면, 도 32n의 처리 단계에서와 동일한 방식으로, 제3 소스 기판(301R) 및 남아있는 제3 발광 다이오드(10R) -있다면- 의 조립체는 백플레인(401) 및 현재 백플레인(401)에 부착된 제3 발광 다이오드(10R)의 제3 서브-세트로부터 분리된다.
선택적으로, 도 32n의 처리 단계에서와 동일한 방식으로, 제3 도전성 본딩 구조(433) 상의 제3 발광 다이오드(10R)를 백플레인(401)을 향해 밀기 위해 더미 기판(700)이 채용된다.
도 35a를 참조하면, 구성성분들이 선택적 레이저 가열보다는 비-선택적 가열에 의해 동시에 본딩되는 본 개시물의 실시예에 따른 제5 예시적 발광 디바이스 조립체를 형성하기 위해 채용될 수 있는 인-프로세스 구조가 도시되었다. 인-프로세스 제5 예시적 발광 디바이스 조립체는 도 34a의 인-프로세스 제4 예시적 발광 디바이스 조립체와 동일할 수 있다. 이 실시예에서, 백플레인 기판(400)은 도 9에 도시된 바와 같이 실질적으로 평면(즉, 계단형이 아닌) 상측 표면 또는 계단형 상측 표면을 가질 수 있다. 본드 패드(421, 422, 423)는 도 32a에 도시된 바와 같이 동일한 높이 또는 다른 높이를 가질 수 있다. 도전성 본딩 구조(431, 432, 433)는 도 33a에 도시된 바와 같이 동일한 높이 또는 다른 높이를 가질 수 있다.
일 실시예에서, 도전성 본딩 구조(431, 432, 433)는 백플레인(401)으로 이송될 디바이스 상에 형성될 수 있다. 예를 들어, 제1 발광 다이오드(10B)는 백플레인 기판(400)으로 이송될 제1 디바이스일 수 있다. 제1 발광 다이오드(10B)는 제1 이송 기판(300B) 또는 제1 유형의 성장 기판(100/500B)일 수 있는 제1 소스 기판(B) 상에 위치될 수 있다. 도전성 본딩 구조(431, 432, 433)는 전술한 임의의 도전성 본딩 구조(430)일 수 있다.
대안적으로, 도전성 본딩 구조(431, 432, 433)는 백플레인(401)의 본드 패드(421, 422, 423) 상에 형성될 수 있다. 이 경우, 도전성 본딩 구조(431, 432, 433)는 모든 본드 패드(421, 422, 423)에 를 동시에 형성될 수 있다.
대안적으로, 각각의 도전성 본딩 구조(431, 432, 433)는 각 도전성 본딩 구조(431, 432, 또는 433)의 한 부분이 제1 발광 다이오드(10B) 상에 형성되고 대응하는 도전성 본딩 구조(431, 432 또는 433)의 또 다른 부분이 매칭되는 본드 패드(421, 422, 또는 423)의 표면 상에 형성되게, 2개의 물리적으로 나뉘어진 부분으로서 형성될 수 있다. 일 실시예에서, 각각의 도전성 본딩 구조(431, 432, 433)는 제1 발광 다이오드(10B) 상에 형성된 상측 부분과 본드 패드(421, 422 또는 423) 상에 형성된 하측 부분 사이에서 대략 균등하게 분할된 2개의 나뉘어진 부분으로서 형성될 수 있다.
일 실시예에서, 도전성 본딩 구조(431, 432, 432)는 실질적으로 구형, 실질적으로 타원형, 또는 실질적으로 원통형일 수 있다. 각각의 도전성 본딩 구조(431, 432, 433)의 최대 수평 치수(구형 형상 또는 원통 형상의 직경과 같은)는, 더 작고 더 큰 최대 수평 치수가 또한 사용될 수 있을지라도, 15 미크론 내지 100 미크론(예를 들어, 20 미크론 내지 60 미크론)의 범위일 수 있다.
도 35b를 참조하면, 백플레인(401) 및 제1 발광 다이오드(10B)를 포함하는 조립체는 각각의 도전성 본딩 구조(431, 432, 433)이 제1 발광 디바이스(10B) 및 본딩 패드(421, 422, 또는 423) 중 하나에 부착되고, 제1 발광 디바이스(10B) 및 본딩 패드(421, 422 또는 423) 중 다른 하나와 콘택하게 위치된다. 일 실시예에서, 각각의 제1 도전성 본딩 구조(431)는 위에 놓인 제1 발광 디바이스(10B) 및 제1 본딩 패드(421) 중 하나에 부착될 수 있고, 위에 놓인 제1 발광 디바이스(10B) 및 제1 본딩 패드(421) 중 다른 하나와 콘택하며; 각각의 제2 도전성 본딩 구조(432)는 위에 놓인 제1 발광 디바이스(10B) 및 제2 본딩 패드(422) 중 하나에 부착될 수 있고, 위에 놓인 제1 발광 디바이스(10B) 및 제2 본딩 패드(422) 중 다른 하나와 콘택할 수 있고; 각각의 제3 도전성 본딩 구조(433)는 위에 놓인 제1 발광 디바이스(10B) 및 제3 본딩 패드(423) 중 하나에 부착될 수 있고, 위에 놓인 제1 발광 디바이스(10B) 및 제3 본딩 패드(423) 중 다른 하나와 콘택할 수 있다.
리플로 공정은 도전성 본딩 구조(431, 432, 433)를 리플로시키기 위해 수행된다. 리플로 공정은, 도전성 본딩 구조(431, 432, 433)에 균일한 가열을 제공함으로써, 예를 들면, 백 플레이트(401) 및 이 위에 부착된 구조를 갖는 제1 소스 기판(301B)의 조립체를 노 또는 임의의 다른 온도 제어된 환경에 배치함으로써, 수행될 수 있다. 각각의 도전성 본딩 구조(431, 432, 433)는 위에 놓인 제1 발광 디바이스(10B) 및 아래에 놓인 본딩 패드(421, 422, 423)에 본딩될 수 있다. 도전성 본딩 구조(431, 432, 433)의 본딩은 동시에 행해질 수 있다.
도 35c를 참조하면, 도 32c의 처리 단계와 동일한 방식으로, 각각의 본딩된 제1 발광 디바이스(10B)를 제1 소스 기판으로부터 분리하기 위해 레이저 조사 공정이 수행된다. 레이저(477)의 파장은 소스 기판(301B) 및 이송된 디바이스(예를 들어, 제1 발광 다이오드(10B))의 물질들보다 애블레이트 물질층(130)의 물질에 더 많은 가열을 제공한다. 제1 도전성 본딩 구조(431) 위에 놓인 애블레이트 물질층(130)의 각 부분은 각각의 아래에 놓인 제1 발광 디바이스(10B)를 단절시키기 위해 레이저(477)로부터 레이저 빔에 의해 순차적으로 조사될 수 있다. 일 실시예에서, 도전성 본딩 구조(431, 432, 433)의 온도는 레이저 조사를 채용하는 단절 공정 동안 리플로 온도 미만으로 유지될 수 있다. 대안적으로, 도전성 본딩 구조(431, 432, 433)의 온도는 레이저 조사를 채용한 단절 공정 동안 리플로 온도 부근으로 유지할 수 있다.
도 35d를 참조하면, 도전성 본딩 구조(431, 432, 433)의 온도는 노 가열과 같은 비-선택적 가열에 의해 본원에서 "분리 온도"라 지칭되는 사전 설정된 온도로 변경될 수 있다. 분리 온도는 제2 및 제3 접합 구조(432, 433) 각각이 제2 및 제3 본딩 구조(432, 433) 내에 추가의 파쇄를 일으키지 않고 2개의 부분으로 분할될 수 있는 온도이다. 분리 온도는 리플로 온도와 같거나, 리플로 온도보다 낮을 수도 있고(예를 들어 10℃ 미만만큼), 혹은 리플로 온도보다 높을 수도 있다(예를 들어 20℃ 미만만큼). 일 실시예에서, 도전성 본딩 구조(431, 432, 433)의 온도는 도 35b의 처리 단계에서 리플로 온도일 수 있고, 도 35c의 공정 단계에서 리플로 온도보다 낮은 공정 온도까지 낮아질 수 있고, 도 35d의 처리 단계에서 분리 온도까지 상승될 수 있다.
제1 도전성 본딩 구조(431)는 도 35c의 레이저 애블레이트 공정 후에 제1 소스 기판(301B)에 부착되지 않는다. 제1 소스 기판(301B)과 부착된 제1 발광 다이오드(10B)(즉, 제1 발광 다이오드(10B)의 제1 서브-세트의 다른쪽)과의 조립체는 분리 온도에서 백플레인(401) 및 제1 발광 다이오드(10B)의 제1 서브-세트로부터 떼어내어지게 되고, 제2 및 제3 도전성 본딩 구조(432, 433) 각각은 2 부분으로 분할될 수 있다. 예를 들어, 각각의 제2 도전성 본딩 구조(432)는 제1 발광 디바이스(10B)에 부착된 상측 제2 도전성 본딩 물질 부분(432U)과 백플레인(401)에 부착된 하측 제2 도전성 본딩 물질 부분(432L)으로 분할될 수 있고, 각각의 제3 도전성 본딩 구조(433)는 제1 발광 디바이스(10B)에 부착된 상측 제3 도전성 본딩 물질 부분(433U)과 백플레인(401)에 부착된 하측 제3 도전 본딩 물질 부분(433L)으로 분할될 수 있다. 상측 도전성 본딩 물질 부분(432U 또는 433U) 내의 도전성 본딩 물질의 양 대 아래에 놓인 하측 도전성 본딩 물질 부분(432L 또는 433L) 내의 도전성 본딩 물질의 양의 비는 분리 온도의 선택에 따라 약 1이거나 1 미만일 수 있다.
도 35e를 참조하면, 도 32e의 처리 단계와 동일한 방식으로, 제1 도전성 본딩 구조(431)를 리플로하면서 제1 도전성 본딩 구조(431) 상의 제1 발광 다이오드(10B)를 백플레인(401) 쪽으로 밀기 위해 더미 기판(700)이 채용된다.
도 35a-도 35e의 처리 단계는 백플레인(401)이 도 31b의 백플레인(BP1)에 대응하는 도 31b에 도시된 단계1에 대응할 수 있다. 동등한 처리 단계(도 31b에 도시된 단계 2에 대응하는)는, 도 31b에 도시된 이송 패턴(또는 임의의 다른 패턴)을 채용하여, 제2 발광 디바이스(10G)의 제1 서브-세트를 제2 소스 기판(G)(제2 이송 기판(300G) 또는 제2 유형의 성장 기판(100/500G)일 수 있는)에서 제2 백플레인(BP2)의 제1 본딩 패드(421)에 이송하기 위해 수행될 수 있다. 이러한 처리 단계는 제2 발광 디바이스(10G)의 제1 서브-세트가 백플레인(401) 상의 제1 발광 다이오드(10B)의 패턴과 일치하는 패턴으로 제거되는 제2 소스 기판(G)을 제공할 수 있다.
도 35f를 참조하면, 제2 발광 디바이스(10G)의 제1 서브-세트가 제거되는 제2 소스 기판(예를 들어, 제2 이송 기판(301G))은 인-프로세스 제5 예시적 발광 디바이스 조립체 위에 위치되고, 제2 발광 다이오드(10G)의 제2 서브-세트가 제2 본딩 패드(422) 위에 놓이도록 정렬된다. 각각의 상측 도전성 본딩 물질 부분(432U 또는 433U)은 정렬 공정 후에 아래에 놓인 하측 도전성 본딩 물질 부분(432L 또는 433L)에 정렬될 수 있다.
도 35g를 참조하면, 상측 도전성 본딩 물질 부분(432U, 433U) 및 하측 도전성 본딩 물질 부분(432L, 433L)의 물질의 리플로 온도까지 온도가 상승되는 동안 백플레인(401) 및 제2 발광 다이오드(10G)를 포함하는 조립체는 서로 콘택하게 된다. 상측 도전성 본딩 물질 부분(432U, 433U)과 하측 도전성 본딩 물질 부분(432L, 433L) 간에 동시적인 온도 상승과 이격 거리 감소는 상측 도전성 본딩 물질 부분(432U, 433U)과 하측 도전성 본딩 물질 부분(432L, 433L)의 형상에 불균일에 기인하여 이들의 파손, 및/또는 이들 간에 오정렬을 피할 수 있다.
상측 제2 도전성 본딩 물질 부분(432U)과 하측 제2 도전성 물질 본딩 부분(432L)의 각각의 수직으로 인접한 쌍은 제2 도전성 본딩 구조(432)을 형성하기 위해 합체한다. 상측 제3 도전성 본딩 물질 부분(433U)과 하측 제3 도전성 본딩 물질 부분(433L)과의 수직으로 인접한 쌍은 제2 도전성 본딩 구조(433)를 형성하기 위해 합체한다. 각각의 제2 도전성 본딩 구조(432)는 위에 놓인 제2 발광 디바이스(10G) 및 아래에 놓인 제2 본딩 패드(422)에 본딩된다. 각각의 제3 도전성 본딩 구조(433)는 위에 놓인 제2 발광 디바이스(10G) 및 아래에 놓인 제3 본딩 패드(423)에 본딩된다.
도 35h를 참조하면, 도 32h의 처리 단계와 동일한 방식으로, 각각의 본딩된 제1 발광 디바이스(10G)를 제2 소스 기판으로부터 분리하기 위해 레이저 조사 공정이 수행된다. 레이저(477)의 파장은 소스 기판(301G) 및 이송된 디바이스(예를 들어, 제2 발광 다이오드(10G))의 물질들보다 애블레이트 물질층(130)의 물질에 더 많은 가열을 제공한다. 제2 도전성 본딩 구조(432) 위에 놓인 애블레이트 물질층(130)의 각 부분은 각각의 아래에 놓인 제2 발광 디바이스(10G)를 단절시키기 위해 레이저(477)로부터 레이저 빔에 의해 순차적으로 조사될 수 있다.
도 35i를 참조하면, 제2 도전성 본딩 구조(432)는 도 35c의 레이저 애블레이트 공정 후에 제2 소스 기판(301B)에 부착되지 않는다. 도전성 본딩 구조(431, 432, 433)의 온도는 분리 온도로 변경될 수 있고, 제2 소스 기판(301G)과 부착된 제2 발광 다이오드(10G)과의 조립체는 분리 온도에서 백플레인(401) 및 제1 발광 다이오드(10B)의 제1 서브-세트로부터 떼어내어지게 된다. 제3 도전성 본딩 구조(433) 각각은 2 부분으로 분할될 수 있다. 구체적으로, 각각의 제3 도전성 본딩 구조(433)는 제1 발광 디바이스(10B)에 부착된 상측 제3 도전성 본딩 물질 부분(433U)과 백플레인(401)에 부착된 하측 제3 도전성 본딩 물질 부분(433L)으로 분할될 수 있다. 상측 제3 도전성 본딩 물질 부분(433U) 내의 도전성 본딩 물질의 양 대 아래에 놓인 하측 제3 도전성 본딩 물질 부분(433L) 내의 도전성 본딩 물질의 양의 비는 분리 온도의 선택에 따라 약 1이거나 1 미만일 수 있다.
도 35j를 참조하면, 도 32j의 처리 단계와 동일한 방식으로, 제2 도전성 본딩 구조(432) 상의 제2 발광 다이오드(10G)를 백플레인(401) 쪽으로 밀기 위해 더미 기판(700)이 채용된다.
도 35f-도 35j의 처리 단계는 백플레인(401)이 도 31c의 백플레인(BP1)에 대응하는 도 31c에 도시된 단계6에 대응할 수 있다. 도 31b에 단계3 및 도 31c에 단계7에 대응하는 처리 단계는 도 31b 및 도 31c에 도시된 이송 패턴(혹은 이외 임의의 다른 패턴)을 채용하여, 제3 소스 기판(R)(제3 이송 기판(300R) 또는 제3 유형의 성장 기판(100/500R)일 수 있는)으로부터 추가의 백플레인(예를 들어, 도 31b에 BP3 및 도 31c에 BP4)의 본딩 패드에 제3 발광 디바이스(10R)의 제1 서브-세트 및 제2 서브-세트를 이송하기 위해 수행될 수 있다. 이러한 처리 단계는 제3 발광 디바이스(10R)의 제1 서브-세트 및 제2 서브-세트가 백플레인(401) 상의 제1 발광 다이오드(10B)와 제2 발광 다이오드(10G)와의 조합된 패턴에 일치하는 패턴으로 제거되는 제3 소스 기판(R)을 제공할 수 있다.
도 35k를 참조하면, 제3 발광 디바이스(10R)의 제1 서브-세트 및 제2 서브-세트가 이전 공정 단계에서 제거되어진 제3 소스 기판(예를 들어, 제3 이송 기판(301R))은 인-프로세스 제5 예시적 발광 디바이스 조립체 상에 위치되고, 제3 발광 다이오드(10R)의 제3 서브-세트가 제3 본딩 패드(423) 위에 놓이도록 정렬된다. 각각의 상측 제3 도전성 본딩 물질 부분(433U)은 정렬 공정 후에 아래에 놓인 하측 제3 도전성 본딩 물질 부분(433L)과 정렬될 수 있다.
도 35l을 참조하면, 상측 제3 도전성 본딩 물질 부분(433U) 및 하측 제3 도전성 본딩 물질 부분(433L)의 물질의 리플로 온도까지 온도가 상승되는 동안 백플레인(401) 및 제2 발광 다이오드(10G)를 포함하는 조립체는 서로 콘택하게 된다. 상측 제3 도전성 본딩 물질 부분(433U)과 하측 제3 도전성 본딩 물질 부분(433L) 간에 동시적인 온도 상승과 이격 거리 감소는 상측 제3 도전성 본딩 물질 부분(433U)과 하측 제3 도전성 본딩 물질 부분(433L)의 형상에 불균일에 기인하여 이들의 파손, 및/또는 이들 간에 오정렬을 피할 수 있다.
상측 제3 도전성 본딩 물질 부분(433U)과 하측 제3 도전성 물질 본딩 부분(433L)의 각각의 수직으로 인접한 쌍은 제2 도전성 본딩 구조(433)을 형성하기 위해 합체한다. 각각의 제3 도전성 본딩 구조(433)는 위에 놓인 제2 발광 디바이스(10G) 및 아래에 놓인 제3 본딩 패드(423)에 본딩된다.
도 35m을 참조하면, 도 32m의 처리 단계와 동일한 방식으로, 각각의 본딩된 제3 발광 디바이스(10R)를 제3 소스 기판으로부터 분리하기 위해 레이저 조사 공정이 수행된다.
도 35n을 참조하면, 도 32n의 처리 단계에서와 동일한 방식으로, 제3 소스 기판(301R) 및 남아있는 제3 발광 다이오드(10R) -있다면- 의 조립체는 백플레인(401) 및 현재 백플레인(401)에 부착된 제3 발광 다이오드(10R)의 제3 서브-세트로부터 분리된다.
선택적으로, 도 32n의 처리 단계에서와 동일한 방식으로, 제3 도전성 본딩 구조(433) 상의 제3 발광 다이오드(10R)를 백플레인(401)을 향해 밀기 위해 더미 기판(700)이 채용될 수 있다.
본 발명의 다양한 실시예에 따라, 적어도 하나의 통합형 발광 디바이스 조립체를 형성하는 방법이 제공된다. 제1 소스 기판(301B) 및 제1 파장의 광을 방출하는 제1 발광 디바이스(10B)를 포함하는 제1 조립체는 백플레인(401) 위에 배치된다. 제1 도전성 본딩 구조(430B 또는 431)는 백플레인(401)과 제1 조립체 사이에 배치된다. 제1 발광 디바이스(10B)의 제1 서브-세트는 제1 도전성 본딩 구조(430B 또는 431)를 통해 백플레인(401)에 본딩된다. 제1 발광 디바이스(10B)의 제1 서브-세트는 제1 발광 디바이스(10B)의 제1 서브-세트 위에 놓인 물질 부분(130)의 레이저 애블레이트에 의해 제1 소스 기판(301B)으로부터 떼어내어진다. 도 14, 도 32d, 도 33d, 도 34d 및 도 35d에 도시된 바와 같이, 제1 발광 디바이스(10B)의 제1 서브-세트가 백플레인(401)에 본딩된 채로 있는 동안, 제1 소스 기판(301B) 및 제1 발광 디바이스(10B)의 제2 서브-세트를 포함하는 조립체가 백플레인(401)으로부터 분리된다.
일 실시예에서, 제2 소스 기판(301G) 및 제2 발광 디바이스(10G)를 포함하는 제2 조립체가 제공된다. 제2 발광 디바이스(10G)는 제1 파장과는 상이한 제2 파장의 광을 방출한다. 제2 발광 디바이스(10G)는 제1 패턴을 형성하는 공석 위치(도 31b의 제2 소스 기판(G) 내의 패턴 또는 공석과 같은)에 존재하지 않는다. 제2 소스 기판(301G) 및 제2 발광 디바이스(10G)를 포함하는 제2 조립체는 백플레인(401) 위에 배치된다. 제2 도전성 본딩 구조(432)는 백플레인(401)과 제2 조립체 사이에 배치된다. 제1 패턴의 공석 위치는, 도 15, 도 16, 도 32f, 도 32g, 도 33f, 도 33G, 도 34f, 도 34g, 도 35f 및 도 35g에 도시된 바와 같이, 제2 조립체가 백플레인(401) 위에 배치될 때 백플레인(402)에 본딩되는 제1 발광 디바이스(10B)의 모든 영역 위에 놓인다.
일 실시예에서, 제2 발광 디바이스(10G)의 제1 서브-세트는 제2 도전성 본딩 구조(430G 또는 432)를 통해 백플레인(401)에 본딩된다. 제2 발광 디바이스(10G)의 제1 서브-세트는 제2 발광 디바이스의 제1 서브-세트 위에 놓인 물질 부분(130)의 레이저 애블레이트에 의해 제2 소스 기판(301G)으로부터 떼어내어지며; 및 10G. 도 17, 도 32i, 도 33i, 도 34i, 및 도 35i에 도시된 바와 같이, 제2 발광 디바이스(10G)의 제1 서브-세트가 백플레인(401)에 본딩된 채로 있는 동안 제2 소스 기판(301G) 및 제2 발광 디바이스(10G)의 제2 서브-세트를 포함하는 조립체는 백플레인(401)으로부터 분리된다.
일 실시예에서, 제3 소스 기판(301R) 및 제3 발광 디바이스(10R)를 포함하는 제3 조립체가 제공된다. 제3 발광 디바이스(10R)는 제1 파장 및 제2 파장과는 상이한 제3 파장의 광을 방출한다. 제3 발광 디바이스(10R)는 도 31c의 제3 소스 기판(R) 상의 공석 위치의 패턴과 같은 제2 패턴을 형성하는 공석 위치에 존재하지 않는다. 제3 소스 기판(301R) 및 제3 발광 디바이스(10R)를 포함하는 제3 조립체는 백플레인(401) 위에 배치된다. 제3 도전성 본딩 구조(430R 또는 433)는 백플레인(401)과 제3 조립체 사이에 배치된다. 도 18, 도 32k, 도 32l, 도 33k, 도 33l, 도 34k, 도 34l, 도 35k, 및 도 35l에 도시된 바와 같이, 제2 패턴의 공석 위치는, 제3 조립체가 백플레인(401) 위에 배치될 때 백플레인(401)에 본딩되는 제1 및 제2 발광 디바이스(10B, 10G)의 모든 영역 위에 놓인다.
일 실시예에서, 제3 발광 디바이스(10R)의 제1 서브-세트는 제3 도전성 본딩 구조(430R 또는 433)를 통해 백플레인(401)에 본딩된다. 제3 발광 디바이스(10R)의 제1 서브-세트는 제3 발광 디바이스(10R)의 제1 서브-세트 위에 놓인 물질 부분(130)의 레이저 애블레이트에 의해 제3 소스 기판(301R)으로부터 떼어내어진다. 도 19에 도시된 바와 같이 혹은 도 32m, 도 33m, 도 34m, 도 35m의 처리 단계 바로 다음의 처리 단계에서, 제3 발광 디바이스(10R)의 제1 서브-세트가 백플레인(401)에 본딩된 채로있는 동안, 제3 소스 기판(301R) 및 제3 발광 디바이스(10R)의 제2 서브-세트를 포함하는 조립체가 백플레인(401)으로부터 분리된다.
백플레인(401) 상에는 제1 본딩 패드(420 또는 421) 및 제2 본딩 패드(420 또는 421)가 제공된다. 제1 도전성 본딩 구조(430B 또는 431)은 제1 본딩 패드(420 또는 421) 위에 놓이고 제2 도전성 본딩 구조(430G 또는 432)는 제1 조립체가 백플레인(401) 위에 배치될 때 제2 본딩 패드(420 또는 422) 위에 놓인다. 도 12, 도 32b, 도 33b, 도 34b 및 도 35b에 도시된 바와 같이, 제1 발광 디바이스(10B)의 제1 서브-세트가 백플레인(401)에 본딩될 때, 제1 도전성 본딩 구조(430B 또는 431)는 제1 발광 디바이스(10B)의 제1 서브-세트에 그리고 제1 본딩 패드(420 또는 421)에 본딩된다.
일부 실시예에서, 제2 본딩 패드(420 또는 422) 및 제1 발광 디바이스(10B)의 제2 서브-세트로부터 선택된 한 세트의 구조{(420 또는 422) 또는 10B}는, 도 13, 도 32b 및 도 33b에 도시된 바와 같이, 제1 발광 디바이스(10B)의 제1 서브-세트가 백플레인(401)에 본딩될 때, 제2 도전성 본딩 구조(430G 또는 432)에 물리적으로 콘택하지 않는다. 일부 실시예에서, 제1 도전성 본딩 구조(430B 또는 431)는 제1 본딩 패드(420 또는 421)에 본딩되고, 제2 도전성 본딩 구조(430G 또는 432)는, 도 11 및 도 12에 도시된 바와 같이 그리고 제2 내지 제5 예시적 통합형 발광 디바이스 조립체에 대해 위에서 설명된 바와 같이, 제1 발광 디바이스(10B)의 제1 서브-세트가 백플레인(401)에 본딩되기 전에 또는 본딩되는 동안, 제2 본딩 패드(420 또는 422)에 본딩된다. 일부 실시예에서, 제1 예시적 통합형 발광 디바이스 조립체에 대해 위에서 설명된 바와 같이 그리고 도 32a, 도 32b, 도 33a, 도 33b, 도 34a, 도 34b, 도 35a 및 도 35b에 도시된 바와 같이, 제1 발광 디바이스(10B)의 제1 서브-세트가 백플레인(401)에 본딩되기 전에 또는 본딩되는 동안, 제1 및 도전성 본딩 구조(430B 또는 431) 각각은 각각의 제1 발광 디바이스(10B)에 본딩된다.
일부 실시예에서, 제1 발광 다이오드(10B)의 가까운 표면(즉, 제1 발광 다이오드(10B)의 하면과 같이 백플레인(401)에 가장 가까운 표면)은 도 12, 도 32a, 도 32b, 도 33a, 도 33b, 도 34a, 도 34b, 도 35a, 및 도 35b에 도시된 바와 같이, 제1 조립체가 백플레인 위에 배치될 때 수평 평면 내에 있다. 도 12, 도 32a 및 도 32b에 도시된 바와 같이, 제1 본딩 패드(420 또는 421)는 제1 조립체가 백플레인(401) 위에 배치될 때 제2 본딩 패드(420 또는 422)가 수평 평면에 가까운 것보다 수평 평면에 더 가깝다. 일부 실시예에서, 제1 본딩 패드(421)는 도 32a-도 32n에 도시된 바와 같이 제2 본딩 패드(422)보다 더 큰 두께를 갖는다. 일부 실시예에서, 제1 본딩 패드(420)의 이면 표면은 도 12에 도시된 바와 같이 제1 조립체가 백플레인(401) 위에 배치될 때 제2 본딩 패드(420)의 이면 표면이 수평 평면으로부터 수직으로 이격된 것보다 작은 분리 거리만큼 수평 평면으로부터 수직으로 이격된다. 일부 실시예에서, 백플레인(401)은 백플레인(401)의 평면의 이면 표면(409)으로부터 상이한 이격 거리를 갖는 계단형 표면을 가지며, 제1 본딩 패드(420)는 도 9-도 12에 도시된 바와 같이 제2 본딩 패드(420)과는 상이한 계단형 표면 상에 위치된다.
일부 실시예에서, 제1 본딩 패드(421) 및 제2 본딩 패드(422)는 동일한 두께를 가지며, 제1 도전성 본딩 구조(431)는 도 33a에 도시된 바와 같이, 이의 형성시 제2 도전성 본딩 구조(432)보다 큰 높이를 갖는다.
일부 실시예에서, 도 34b 및 도 35b에 도시된 바와 같이, 제1 발광 디바이스(10B)의 제1 서브-세트가 백플레인(401)에 본딩될 때, 제2 본딩 패드(422) 및 제1 발광 디바이스(10B)의 제2 서브-세트는 제2 도전성 본딩 구조(432)와 물리적으로 콘택한다.
일부 실시예에서, 제1 도전성 본딩 구조(431)는, 도 34b에 도시된 바와 같이, 각 제1 도전성 본딩 구조(10B)를 선택적으로 가열하는 레이저 빔에 의한 조사에 의해 아래에 놓인 제1 본딩 패드(421) 및 위에 놓인 제1 발광 디바이스(10B)에 본딩된다. 일부 실시예에서, 제2 본딩 패드(422)로부터 선택된 한 세트의 구조(422 또는 10B) 및 제1 발광 디바이스(10B)의 제2 서브-세트는 제1 발광 디바이스의 제1 서브-세트가 백플레인(401)에 본딩될 때 제2 도전성 본딩 구조(432)에 본딩되지 않는다.
일부 실시예에서, 제1 도전성 본딩 구조(430B 또는 431)는, 도 12, 도 32b, 도 33b 및 도 35b에 도시된 바와 같이, 제1 도전성 본딩 구조(430B 또는 431)를 균일하게 가열함으로써 아래에 놓인 제1 본딩 패드(420 또는 421) 및 위에 놓인 제1 발광 디바이스에 본딩된다.
일부 실시예에서, 제2 도전성 본딩 구조(432)는 도 35b에 도시된 바와 같이, 제1 발광 디바이스(10B)의 제1 서브-세트가 백플레인(401)에 본딩될 때 제2 본딩 패드(422)에 그리고 제1 발광 디바이스(10B)의 제2 서브-세트에 본딩된다. 이 경우, 제2 도전성 본딩 구조(432) 각각은 제1 소스 기판(301B) 및 제1 발광 디바이스(10B)의 제2 서브-세트를 포함하는 조립체를 도 35d에 도시된 바와 같이 백플레인(401)으로부터 분리하는 동안 두 부분(432U, 432L)으로 분리될 수 있다. 두 부분(432U, 432L)은 제2 세트 내의 각각의 제1 발광 디바이스(10B)에 본딩된 상측 부분(432U) 및 각각의 제2 본딩 패드(421)에 본딩된 하측 부분(432L)를 포함할 수 있다.
일부 실시예에서, 제1 발광 디바이스(10B)의 제1 서브-세트는 제1 본딩 패드(421)에 본딩되고 제1 발광 디바이스(10B)의 제2 서브-세트는 도 35b의 처리 단계에서 리플로 온도에서 동시에 제2 본딩 패드(422)에 본딩된다. 레이저 애블레이트는 도 35c의 처리 단계에서 리플로 온도보다 낮은 온도에서 수행될 수 있다. 도 35d의 처리 단계에서, 제1 소스 기판(301B) 및 제1 발광 디바이스(10B)의 제2 서브-세트를 포함하는 조립체는 일부 경우에서 리플로 온도보다 낮지 않게 선택될 수 있는 분리 온도에서 백플레인(401)으로부터 분리된다.
일부 실시예에서, 제1 발광 디바이스(10B)의 제1 서브-세트는 제1 소스 기판(301B) 및 제1 발광 디바이스(10B)의 제2 서브-세트를 포함하는 조립체가 도 27, 도 28, 도 32e, 도 33e, 도 34e 및 도 35e에 도시된 바와 같이 백플레인(401)으로부터 분리된 후 제1 도전성 본딩 구조를 리플로하는 동안 백플레인에 더 가깝게 민다. 일부 실시예에서, 제1 발광 디바이스(10B)의 제1 서브-세트를 미는 동안 수직으로 미는 거리는 제2 도전성 본딩 구조(430G 또는 432)와 위에 놓인 제1 발광 다이오드(10B) 및 아래에 놓인 제2 본딩 패드(420 또는 422)에서 선택된 구조 사이에 갭들 중에서 최대 높이보다 클 수 있다. 갭들은 도 12 및 도 13에 도시된 바와 같이 제2 도전성 본딩 구조(430G 또는 432)와 위에 놓인 제1 발광 다이오드들(10B) 사이에 존재할 수 있고, 또는 도 32b 및 도 33b에 도시된 바와 같이 제2 도전성 본딩 구조(430G 또는 432)와 아래에 놓인 제2 본딩 패드(420 또는 422) 사이에 존재할 수 있다.
일부 실시예에서, 또 다른 소스 기판(401S 또는 101S) 및 센서 디바이스(10S)를 포함하는 추가의 조립체가 제공될 수 있다. 센서 디바이스(10S)는, 예를 들어, 도 31d에서 제4 소스 기판(S) 내 공석 위치의 패턴일 수 있는, 또 다른 패턴을 형성하는 공석 위치에 존재하지 않는다. 추가의 소스 기판(401S 또는 101S) 및 센서 디바이스(10S)를 포함하는 추가의 조립체는 백플레인(401) 위에 배치될 수 있다. 추가의 도전성 본딩 구조(420)는 백플레인(401)과 추가의 조립체 사이에 배치될 수 있고, 추가의 패턴에서 공석 위치는 추가의 조립체가 도 19에 도시된 바와 같이 백플레인(401) 위에 배치될 때 백플레인(401)에 본딩되는 제1 발광 디바이스(10B)(및, 있다면, 제2 및 제3 발광 디바이스(10G, 10R)의 모든 영역 위에 놓인다. 제2 내지 제5 통합형 발광 디바이스 조립체들에 대해 백플레인(401)으로 센서 디바이스(10S)의 이송이 분명하게 기술되지는 않았지만, 백플레인(401) 상의 이송된 개별 디바이스와 동일한 피치를 갖는 어레이 구성에서 임의의 수의 상이한 유형의 개별 디바이스를 이송하기 위해 동일한 디바이스 이송 방법들이 반복적으로 채용될 수 있다.
일 실시예에서, 센서 디바이스(10S)의 제1 서브-세트는 추가의 도전성 본딩 구조(420)를 통해 백플레인(401)에 본딩될 수 있다. 센서 디바이스(20S)의 제1 서브-세트는 도 20에 도시된 바와 같이 센서 디바이스(10S)의 제1 서브-세트 위에 놓인 물질 부분(20)의 레이저 애블레이트에 의해 추가의 소스 기판(401S 또는 101S)으로부터 떼어내어질 수 있다. 추가의 소스 기판(401S 또는 101S) 및 센서 디바이스(10S)의 제2 서브-세트를 포함하는 조립체는 센서 디바이스(10)의 제1 서브-세트가 도 21에 도시된 바와 같이 백플레인(401)에 본딩된 채로 있는 동안에 백플레인(401)으로부터 분리될 수 있다.
일부 실시예에서, 제1 발광 디바이스(10B)의 제1 서브-세트는 도 13, 도 32c, 도 33c, 도 34c, 및 도 35c에 도시된 바와 같이 제1 서브-세트 내 각 제1 발광 디바이스(10B)에 레이저 빔의 순차적 조사에 의해 한번에 하나씩 제1 소스 기판(401B 또는 101B)으로부터 떼어내어진다.
제1 본딩 패드(420, 421)는 백플레인(401) 상에 제공되고, 각각의 제1 도전성 본딩 구조(430B 또는 431)는 제1 발광 디바이스(10B)의 제1 서브-세트가 백플레인(401)에 본딩될 때 각각의 제1 본딩 패드(420, 421) 및 각각의 제1 발광 디바이스(10B)에 본딩된다. 일부 실시예에서, 제2 도전성 본딩 구조(430G 또는 432)는 제1 발광 다이오드(10B)의 제1 서브-세트가 백플레인(401)에 본딩될 때 제1 발광 디바이스(10B)의 제2 서브-세트와 백플레인(401) 상에 위치된 제2 본딩 패드(420, 422) 사이에 배치되고, 각각의 제2 도전성 본딩 구조(430G 또는 432)는 제2 서브 세트 내의 위에 놓인 제1 발광 디바이스(10B) 및 아래에 놓인 제2 본딩 패드(420, 422) 중 하나에 본딩되고, 도 13, 도 32b 및 도 33b에 도시된 바와 같이, 제2 서브 세트 내의 위에 놓인 제1 발광 디바이스(10B) 및 아래에 놓인 제2 본딩 패드 (420, 422) 중 다른 하나와 물리적으로 콘택하지 않는다.
일부 실시예에서, 백플레인(401)에는 도 9-도 23 및 도 25-도 29에 도시된 바와 같이 상부측에 계단형 수평면이 제공된다. 계단형 수평면은, 도 9에 도시된 바와 같이, 제1 수평면 평면(HSP1) 내에 위치한 계단형 수평면의 제1 서브-세트, 및 계단형 수평면의 제1 서브-세트가 백플레인(401)의 평면 이면 표면(409)에 가까운 것보다 백플레인(401)의 평면 이면 표면(409)에 더 가까운 제2 수평면 평면(HSP2) 내에 위치된 계단형 수평면의 제2 서브-세트를 포함할 수 있다. 이 경우, 제1 도전성 본딩 구조(420)는 계단형 수평면의 제1 서브-세트에 형성될 수 있고, 제2 도전성 본딩 구조(420)는 계단형 수평면의 제2 서브-세트에 형성될 수 있다. 계단형 수평면은, 계단형 수평면의 제2 서브-세트가 백플레인(401)의 이면 표면(409)에 가까운 것보다 백플레인(401)의 이면 표면(409)에 더 가까운 제3 수평면 평면(HSP3) 내에 위치된 계단형 수평면의 제3 서브-세트를 포함할 수 있고, 제3 도전성 본딩 구조(420)는 계단형 수평면의 제3 서브-세트에 형성될 수 있다.
일 실시예에서, 제1 소스 기판(415B, 101B) 및 제1 발광 디바이스(10B)를 포함하는 제1 조립체는 제1 소스 기판과 콘택하고 자외선 범위, 가시 범위 및 적외선 범위에서 선택된 파장의 광을 흡수하는 물질을 포함하는 이형층(20)을 더 포함할 수 있다. 본딩 물질층(30)은 이형층(20) 및 제1 발광 디바이스(10B)와 콘택할 수 있다.
제1 발광 디바이스(10B)의 제1 서브-세트 위에 놓인 이형층(20)(애블레이트 물질층(130)이다)의 제1 부분은 선택적으로 제거될 수 있는 반면, 제1 발광 디바이스(10B)의 제2 서브-세트 위에 놓인 이형층(20)의 제2 부분은 제거되지 않는다. 일부 실시예에서, 이형층(20)은 실리콘 질화물을 포함하고, 레이저 파장은 자외선 파장이며, 이형층(20)의 제1 부분을 레이저 빔으로 조사하는 것은 이형층(20)의 제1 부분을 애블레이트한다.
일부 실시예에서, 제1 소스 기판은 제1 발광 디바이스(10B)가 제조되는 성장 기판(500B)의 상측 부분(530)일 수 있다. 제1 소스 기판(101B)은 성장 기판(500B)의 상측 부분(530)을 성장 기판(500B)의 하측 부분으로부터 분리시킴으로써 제공될 수 있다. 일 실시예에서, 성장 기판(500B)은 III-V 화합물 반도체 물질을 포함할 수 있고, III-V 화합물 반도체 기판일 수 있다.
본 개시물의 일부 실시예에 따라, 상부측에 계단형 수평면을 갖는 백플레인(401)을 포함하는 통합형 발광 디바이스 조립체가 제공된다. 계단형 수평면은, 도 9에 도시된 바와 같이, 제1 수평면 평면(HSP1) 내에 위치한 계단형 수평면의 제1 서브-세트, 및 계단형 수평면의 제1 서브-세트가 백플레인(401)의 이면 표면(409)에 가까운 것보다 백플레인(401)의 이면 표면(409)에 더 가까운 제2 수평면 평면(HSP2) 내에 위치된 계단형 수평면의 제2 서브-세트를 포함할 수 있다. 통합형 발광 디바이스 조립체는 백플레인(401)의 계단형 수평면 위에 놓인 도전성 본딩 구조(430)를 포함할 수 있다. 도전성 본딩 구조(430)은 계단형 수평면의 제1 서브-세트 위에 놓인 제1 도전성 본딩 구조(430B) 및 계단형 수평면의 제2 서브-세트 위에 놓인 제2 도전성 본딩 구조(430G)를 포함한다. 통합형 발광 디바이스 조립체는 도전성 본딩 구조(430)에 본딩된 발광 디바이스(10B, 10G, 10R)를 포함할 수 있다. 발광 디바이스(10B, 10G, 10R)는 제1 파장의 광을 방출하고 계단형 수평면의 제1 서브-세트 위에 놓인 제1 발광 디바이스(10B), 및 제2 파장의 광을 방출하고 계단형 수평면의 제2 서브-세트 위에 놓인 제2 발광 디바이스(10G)를 포함할 수 있다.
일부 실시예에서, 제1 발광 디바이스(10B)와 제1 도전성 본딩 구조(430B) 사이의 계면을 포함하는 제1 수평 계면 평면은, 도 22, 도 23, 도 24, 도 25 및 도 29에 도시된 바와 같이, 제2 발광 디바이스(10G)와 제2 도전성 본딩 구조(430G) 사이의 제2 수평 계면 평면보다 제2 수평면 평면으로부터 더 멀다. 일부 실시예에서, 계단형 수평면은, 도 9에 도시된 바와 같이, 계단형 수평면의 제2 서브-세트보다 백플레인(401)의 이면 표면(409)에 더 가까운 제3 수평면 평면(HSP3) 내에 위치된 계단형 수평면의 제3 서브-세트를 더 포함한다. 도전성 본딩 구조(430)는 계단형 수평면의 제3 서브-세트 위에 놓인 제3 도전성 본딩 구조(430R)를 더 포함할 수 있다.
일부 실시예에서, 발광 디바이스(10B, 10G, 10R)는, 제3 파장의 광을 방출하고 계단형 수평면의 제3 서브-세트 위에 놓인 제3 발광 디바이스(10R)를 더 포함한다. 제3 발광 디바이스(10R)와 제3 도전성 본딩 구조(430R) 사이의 계면을 포함하는 제3 수평 계면 평면은, 도 22, 도 23, 도 24, 도 25 및 도 29에 도시된 바와 같이, 제2 수평 계면 평면(HSP2)보다 제2 수평면 평면(HSP2)에 더 가까울 수 있다.
일부 실시예에서, 제2 도전성 본딩 구조(430G)는 도 22, 도 23, 도 24, 도 25 및 도 29에 도시된 바와 같이, 제1 도전성 본딩 구조(430B)보다 큰 높이를 갖는다. 일부 실시예에서, 제3 도전성 본딩 구조(430R)는 도 22, 도 23, 도 24, 도 25 및 도 29에 도시된 바와 같이, 제2 도전성 본딩 구조(430G)보다 큰 높이를 갖는다. 일부 실시예에서, 통합형 발광 디바이스 조립체는 제4 도전성 본딩 구조(43OS)를 통해 백플레인(401)에 본딩된 센서 디바이스(10S)를 포함할 수 있다.
일부 실시예에서, 제1 발광 디바이스(10B)의 상면을 포함하는 제1 수평 상부 평면은 도 22, 도 23, 도 24, 도 25 및 도 29에 도시된 바와 같이, 제2 발광 디바이스(10G)의 상면을 포함하는 제2 수평 상부 평면이 제2 수평면 평면(HSP2)(HSP2)에 가까운 것보다 제2 수평면 평면(HSP2)(HSP2)에 더 가까울 수 있다.
일부 실시예에서, 발광 디바이스(10B, 10G, 10R)는, 제3 파장의 광을 방출하고 계단형 수평면의 제3 서브-세트 위에 놓인 제3 발광 디바이스(10R)를 더 포함한다. 제3 발광 디바이스(10R)의 상면을 포함하는 제3 수평 상부 평면은 도 22, 도 23, 도 24, 도 25 및 도 29에 도시된 바와 같이, 제2 수평면 상부 평면이 제2 수평면 평면으로부터 먼 것보다 제2 수평면 평면으로부터 더 멀리 있을 수 있다.
일부 실시예에서, 제2 발광 디바이스(10G)는 도 22, 도 23, 도 24, 도 25 및 도 29에 도시된 바와 같이, 제1 발광 디바이스(10G)보다 큰 높이를 가질 수 있다. 일부 실시예에서, 제3 발광 디바이스(10R)는 제2 발광 디바이스(10G)보다 큰 높이를 가질 수 있다.
일부 실시예에서, 발광 디바이스(10B, 10G, 10R)는 수평 방향을 따라 이웃하는 발광 디바이스의 중심간 거리가 단위 거리의 정수배인 주기적 어레이로 배열될 수 있다.
본 개시물의 일부 실시예에 따라, 백플레인(401)에 본딩된 제1 발광 디바이스(10B) 및 제2 발광 디바이스(10G)를 포함하는 통합형 발광 디바이스 조립체가 제공된다. 각각의 제1 발광 디바이스(10B)는 제1 파장의 광을 방출하고, 각각의 제2 발광 디바이스(10G)는 제1 파장과는 다른 제2 파장의 광을 방출한다. 각각의 제1 발광 디바이스(10B)는 제1 본딩 패드(420 또는 421) 및 제1 도전성 본딩 구조(430B 또는 431)를 포함하는 제1 스택을 통해 백플레인(401)에 본딩된다. 각각의 제2 발광 디바이스(10G)는 제2 본딩 패드(420 또는 422) 및 제2 도전성 본딩 구조(430G 또는 432)를 포함하는 제2 스택을 통해 백플레인(401)에 본딩된다. 제1 본딩 패드(420 또는 421)와 제1 도전성 본딩 구조(430B 또는 431) 사이의 제1 계면을 포함하는 제1 평면은 도 22, 도 23, 도 24, 도 25, 도 29, 및 도 32에 도시된 바와 같이, 제2 본딩 패드(420 또는 422)와 제2 도전성 본딩 구조(430G 또는 432) 사이의 제2 계면을 포함하는 제2 평면으로부터 수직으로 오프셋된다. 일부 실시예에서, 제1 발광 디바이스(10B) 및 제2 발광 디바이스(10G)의 먼 면(즉, 상면)은 도 32n에 도시된 바와 같이, 제1 및 제2 평면으로부터 이격되고 이와 평행한 동일한 평면 내에 있을 수 있다. 일부 실시예에서, 제1 본딩 패드(421)는 도 32n에 도시된 바와 같이, 제1 두께를 가질 수 있고, 제2 본딩 패드(422)는 제1 두께보다 작은 제2 두께를 가질 수 있다.
일부 실시예에서, 제1 본딩 패드(420) 및 제2 본딩 패드(420)는 동일한 두께를 가질 수 있고, 계단형 표면 상에 위치한다. 제1 본딩 패드(420)의 하면은 계단형 표면의 제1 서브-세트 상에 위치되고, 제2 본딩 패드(420)의 하면은 도 22, 도 23, 도 24, 도 25 및 도 29에 도시된 바와 같이, 계단형 표면의 제1 서브-세트로부터 수직으로 오프셋된 계단형 표면의 제2 서브-세트 상에 위치한다.
일부 실시예에서, 도 32n에 도시된 바와 같이, 제1 도전성 본딩 구조(432)는 제1 높이를 가지며, 제2 도전성 본딩 구조(432)는 제1 높이보다 작은 제2 높이를 갖는다. 각 도전성 본딩 구조(431, 432, 433)는 형성시(예를 들어, 도 32a의 공정 단계에서) 동일한 체적으로 형성될 수 있고, 각각의 제1 도전성 본딩 구조(431) 및 제2 도전성 본딩 구조(432)는 동일한 체적을 가질 수 있다. 제1 도전성 본딩 구조(431) 및 제2 도전성 본딩 구조(432)는 동일한 물질 조성을 가질 수 있다. 일부 실시예에서, 도 32n에 도시된 바와 같이, 제1 본딩 패드(421)는 제1 두께를 가질 수 있고, 제2 본딩 패드(422)는 제2 두께를 가질 수 있고, 제1 도전성 본딩 구조(431)의 제1 두께와 제1 높이의 합은 제2 도전성 본딩 구조(432)의 제2 두께와 제2 높이의 합과 같을 수 있다.
일부 실시예에서, 제3 발광 디바이스(10R)는 백플레인(401)에 본딩될 수 있다. 각각의 제3 발광 디바이스(10R)는 제1 파장 및 제2 파장과는 상이한 제3 파장의 광을 방출한다. 각각의 제3 발광 디바이스(10R)는 제3 본딩 패드(423) 및 제3 도전성 본딩 구조(433)를 포함하는 제3 스택을 통해 백플레인(401)에 본딩될 수 있다. 제3 본딩 패드(423)와 제3 도전성 본딩 구조(433) 사이의 제3 계면을 포함하는 제3 평면은 제1 평면 및 제2 평면으로부터 수직으로 오프셋될 수 있다.
본 발명의 일부 실시예에 따라, 백플레인(401)에 본딩된 제1 발광 디바이스(10B) 및 제2 발광 디바이스(10G)를 포함하는 통합형 발광 디바이스 조립체가 제공된다. 각각의 제1 발광 디바이스(10B)는 제1 파장의 광을 방출하고, 각각의 제2 발광 디바이스(10G)는 제1 파장과는 다른 제2 파장의 광을 방출한다. 각각의 제1 발광 디바이스(10B)는 제1 본딩 패드(421) 및 제1 도전성 본딩 구조(431)를 포함하는 제1 스택을 통해 백플레인(401)에 본딩될 수 있고, 각각의 제2 발광 디바이스(10G)는 제2 본딩 패드(422) 및 제2 도전성 본딩 구조(432)를 포함하는 제2 스택을 통해 백플레인(401)에 본딩될 수 있다. 제1 도전성 본딩 구조(431) 및 제2 도전성 본딩 구조(432)는 동일한 높이를 가질 수 있다. 도 33n에 도시된 바와 같이, 각각의 제1 도전성 본딩 구조(431)는 제1 체적을 가질 수 있고, 각각의 제2 도전성 본딩 구조(432)는 제1 체적보다 작은 제2 체적을 가질 수 있다. 제1 도전성 본딩 구조(431), 제2 도전성 본딩 구조(432) 및 제3 도전성 본딩 구조(433)는 도 33a의 공정에서 형성되는 과는 상이한 체적을 가질 수 있다. 예를 들어, 제1 도전성 본딩 구조(431)의 체적은 제2 도전성 본딩 구조(432)의 체적보다 클 수 있으며, 제2 도전성 본딩 구조(432)의 체적은 제3 도전성 본딩 구조(433)의 체적보다 클 수 있다. 도전성 본딩 구조(431, 432, 433)는 도 33a의 공정 단계에서 형성되는 것과 거의 동일한 측방 범위와 그와는 상이한 수직 범위를 가질 수 있다.
일부 실시예에서, 제1 발광 디바이스(10B) 및 제2 발광 디바이스(10G)의 먼 표면(즉, 상면)은 백플레인(401)의 상면으로부터 이격되고 이와 평행한 동일한 수평 평면, 및 백플레인(401)의 이면 표면(409) 내에 있을 수 있다.
일부 실시예에서, 제1 본딩 패드(421) 및 제2 본딩 패드(422)는 도 33n에 도시된 것과 동일한 두께를 가질 수 있다. 일부 실시예에서, 제1 본딩 패드(421) 및 제2 본딩 패드(422)의 하면은 백플레인(401)의 상면을 포함하는 동일한 평면 내에 위치될 수 있다. 일부 실시예에서, 제1 도전성 본딩 구조(421)과 제2 도전성 본딩 구조(422)은 동일한 물질 조성을 가질 수 있다.
일부 실시예에서, 제3 발광 디바이스(10R)는 백플레인(401)에 본딩될 수 있다. 각각의 제3 발광 디바이스(10R)는 제1 파장 및 제2 파장과 상이한 제3 파장의 광을 방출한다. 각각의 제3 발광 디바이스(10R)는 제3 본딩 패드(423) 및 제3 도전성 본딩 구조(433)를 포함하는 제3 스택을 통해 백플레인(401)에 본딩될 수 있다. 제1 도전성 본딩 구조(431), 제2 도전성 본딩 구조(432), 및 제3 도전성 본딩 구조(433)는 동일한 높이를 가질 수 있으며, 각각의 제3 도전성 본딩 구조(433)는 제2 체적보다 작은 제3 체적을 가질 수 있다.
본 개시물의 한 측면에 따라, 열적으로 민감한 공정을 위한 초 저온 본딩이 저 융점 금속, 공융 및 급속 확산 반응을 중심으로 설계 될 수 있다. 개별 본드 패드 조합들을 조합하는 것은 선택적 다이 본딩이라 불리우는 공정이 되게 한다. 본 개시물이 인듐(In), 주석(Sn), 및 텔루르(Te)를 포함하는 3가지 물질의 조합을 채용하여 설명되었지만, 밑에 표1에서 선택되고 상이한 용융 온도를 갖는 임의의 복수의 물질의 조합은 여러 단계에서 다이(디바이스)를 순차적으로 본딩할 수 있도록 대응하는 본드 패드 야금과 더불어 솔더 물질 세트로서 채용될 수 있다.
또한, 본 개시물의 특징을 구현하기 위해 다양한 유형의 본드 물질이 채용될 수 있다. 3가지 실시예는 완전 가역 순수 금속 본드; 부분적으로 가역적인 공융 반응; 거의 비가역적인 저온 확산 반응을 포함한다.
In(융점 156℃), Sn(융점 232℃) 및 Te(융점 449℃)와의 완전 가역 순수 금속 본드는 본딩될 디바이스의 일측 또는 양측에 피착된다. 본드 인터페이스는 다수회 재용융 및 재작업될 수 있다. 각 금속은 아래에 놓인 디바이스 또는 기판에 부합하는 적합한 확산 장벽 및 접착층 위에 피착되어야 한다. 예를 들어, Sn은 Pt/Ti/Cr 상에 채용될 수 있다. 층의 두께는 10nm 내지 수 미크론의 범위일 수 있다. 용융 솔더의 측방 흐름은 본딩 조건, 본드 패드 기하형상, 습윤 층 설계 및 열 압착 파라미터에 의해 제어된다.
부분적으로 가역적인 공융 반응은, 합금 시스템이 상(phase) 다이아그램(예를 들면, Cu-Sn) 시스템에서 일련의 캐스캐이드 공융 반응을 포함하거나 공융점에 인접한 확장된 2상 액체 플러스 고체상 영역을 갖는 본드이다. 이들 본드는, 2개의 합금 성분의 혼합(확산)이 합금의 온도를 증가시키지만 여전히 순수 성분 및 낮은 융점을 갖는 고용체를 내포하도록 본드 계면의 조성이 설계될 때 부분적으로 가역적이다. 반응된 합금은 저온에서 재용융하지 않는 인터메탈릭 화합물을 형성할 것이기 때문에 반응은 부분적으로 가역적이다. 이러한 유형의 다이 본딩 방법은 또한, 보다 낮은 융점 물질이 높은 안정성의 인터메탈릭 화합물에 완전히 소모되게 하도록 금속층의 두께가 설계될 때 영구적 본딩을 갖게 할 수 있다. 이들 시스템은 일반적으로 적어도 하나의 재용융 및 재-본딩 시퀀스 및 4 이상 (Au-Sn)만큼 허용할 것이다. 제1 본드는 가장 낮은 용융 성분의 융점보다 약간 위에서 행재질 것이다. 재작업 온도는 제1 본드 온도보다 약 10℃-15℃ 높을 것이다. 더 높은 온도 성분이 합금 형성에서 점점 더 많이 소모됨에 따라 재-본딩/재작업 온도는 상승할 것이다. 각 금속은 아래에 놓인 디바이스 또는 기판에 부합되는 적합한 확산 장벽 및 접착층 위에 피착되어야 한다. 예를 들어, Sn은 Pt/Ti/Cr 상에 채용될 수 있다. 층의 두께는 10nm 내지 수 미크론의 범위일 수 있다. 용융 솔더의 측방 흐름은 본딩 조건, 본드 패드 기하형상, 습윤 층 설계, 및 열 압착 파라미터에 의해 제어된다.
거의 비가역적인 저온 확산 반응은 신속한 확산 공정과 안정한 고온 화합물의 형성으로 인해 단지 한번만 본드 조인트를 재작업하는 것이 가능할 수 있는 시스템이다. 반응은 빠르지만 화합물 형성을 저지하고 남아있는 저온의 고용체를 녹일 수 있게 하기 위해 급속 열처리와 함께 사용될 수 있다. 각 금속은 아래에 놓인 디바이스 또는 기판에 부합하는 적합한 확산 장벽 및 접착층 위에 피착되어야 한다. 예를 들어, Sn은 Pt/Ti/Cr 상에 채용될 수 있다. 층의 두께는 10nm 내지 수 미크론의 범위일 수 있다. 용융 솔더의 측방 흐름은 본딩 조건, 본드 패드 기하형상, 습윤 층 설계 및 열 압착 파라미터에 의해 제어된다.
예시적 시스템은 부분적으로 또는 완전히 가역적임을 보였던 450℃ 미만의 반응 온도를 갖는 것들을 포함하는데, 그러나 이들로 제한되지는 않는다. 순수 금속, 완전 가역 시스템은 In-In, Sn-Sn 및 Te-Te이다. 완전 및 부분적으로 가역적인 본드는 In, Sn 또는 Te 중 하나 이상을 포함한다. 주석 기반 조인트의 있어 가장 주목할만한 예는 In-Sn, Cu-Sn, Au-Sn, Ag-Sn, Al-Sn, Pd-Sn, Ge-Sn, Ni-Sn이다. 인듐 기반 조인트에 있어 가장 중요한 시스템은 In-Sn, Ag-In, Au-In, Cu-In, In-Pt, In-Pd이다. 관심있는 텔루르 시스템은 In-Te, Sn-Te, Ag, Te, Cu-Te 및 Ge-Te이다.
본딩된 시스템의 선택적 영역에서 이들 기본적인 저온 반응을 조합하는 것은 혼합 기술 또는 다이 유형을 선택적으로 이송할 수 있게 한다. 기판엔 상이한 유형의 솔더 물질로 제공될 수 있다. 일 실시예에서, 솔더 물질은 전술한 도전성 본딩 구조(430, 431, 432, 433)로서 구현될 수 있다. 대안적으로, 본딩 방식이 직접적인 본드 패드간 본딩을 채용한다면, 전술한 본드 패드(420, 421, 422, 423)는 솔더 물질을 포함할 수 있다.
예를 들어, 지지 기판이 In, Sn 및 Te의 본드 패드로 구성되고 상대측 부분(들)이 구리의 본드 패드를 갖는다면, 다음 시퀀스는 In, Sn 또는 Te 위치에서만 선택적으로 부분을 본드하기 위해 사용될 수도 있을 것이다.
먼저, Cu와의 제1 공융점(3개의 공융점 중 가장 낮은 공융점)을 갖는 제1 물질(예를 들면, In)으로 시작하여, 제1 공융점(예를 들면, In-Cu 시스템의 경우에 156℃) 바로 위까지 기판이 가열될 수 있고, 다이, 즉 구리 본딩 패드를 포함하는 제1 디바이스(10B)를 내포하는 제1 Cu-패드에 의해 콘택된다. 이것은 공융 합금을 형성할 것이며, 시간과 온도의 길이에 따라, 제1 Cu-패드 포함 다이는 콘택된 상태로 유지되어 조인트는 후속 재가열 공정에서 310℃ 이상이 될 때까지 재용융되지 않을 안정된 인터메탈릭을 형성할 것이다. Sn 또는 Te를 갖는 어떤 다른 위치도 이러한 저온에서 Cu 물질과 상당히 반응하지 않을 것이다.
둘째, 제2 Cu-패드 포함 다이, 즉 구리 본딩 패드를 포함하는 제2 디바이스(10G)는, 제2 Cu-패드 포함 다이를 배치시키고 콘택된 부분들의 온도를 Cu를 갖는 제2 물질(예를 들면, Sn)의 제2 공융점 바로 위까지 올리는 것에 의해 기판에 본딩될 수 있다. 제2 공융점은 제1 공융점보다 높고, Cu를 갖는 제3 물질의 제3 공융점보다 낮다. Sn이 제2 물질인 경우, 제2 공융 온도는 186℃이다. 기판은 제2 공융점 바로 위까지 가열될 수 있고, 제2 Cu-패드 포함 다이, 즉 제2 디바이스(10G)의 구리 본딩 패드(들)에 의해 콘택될 수 있다. 이것은 공융 합금을 형성할 것이며, 시간과 온도의 길이에 따라, 제2 Cu-패드 포함 다이는 콘택된 상태로 유지되어 조인트는 후속 재가열 공정동안 340℃ 이상이 될 때까지 재용융되지 않을 안정된 인터메탈릭을 형성할 것이다. 인터메탈릭은 조인트를 안정시킨다.
마지막으로, 제3 Cu-패드 포함 다이, 즉 구리 본딩 패드를 포함하는 제3 디바이스(10R)는 제3 Cu-패드 포함 다이를 배치하고 콘택된 부분들의 온도를 Cu를 갖는 제3 물질(예를 들면, Te)의 제3 공융점 바로 위까지 올리는 것에 의해 기판에 본딩될 수 있다. 제3 물질이 Te이라면, 제3 공융 온도는 약 340℃이다.
기판(백플레인(401)과 같은) 및 다이(임의의 디바이스일 수 있는)가 스태거 반응 온도의 다수의 조합된 야금을 갖는 추가의 본딩 방식이 제공된다. 예를 들어, 기판은 In, Sn 및 Te 본딩 패드를 갖는 부위를 포함할 수 있다. 적어도 하나의 Au 본딩 패드를 갖는 제1 다이(예를 들어, 제1 발광 디바이스(10B))는 144℃에서 In 부위에 결합될 수 있고, 적어도 하나의 Cu 본딩 패드를 갖는 제2 다이(예를 들어, 제2 발광 디바이스(10G))는 186℃-227℃에서 Sn 부위에 결합될 수 있고, 적어도 하나의 Ag 본딩 패드를 갖는 제3 다이(예를 들어, 제3 발광 디바이스(10R))는 295℃-353℃에서 Te 부위에 결합될 수 있다. 많은 조합이 가능하며, 다양한 유형의 본딩 패드의 층 두께는 각 선택적 다이 부착 단계에서 개개의 본드의 재용융 및 재작업을 가능하게 하는데 충분한 In, Sn 또는 Te이 남아있도록 조절될 수 있다.
통상의 본딩 패드 물질(Cu, Au, Ag, Sn 또는 In과 같은)와 상이한 공융 온도를 갖는 다수 유형의 솔더 물질을 채용하는 다양한 방법이 전술한 다이(디바이스) 이송 방법들 중 임의의 것과 함께 채용될 수 있다.
표1은 관심있는 야금 시스템, 및초기 선택적 다이 부착을 위한 가장 낮은 본드 온도를 나열한다.
표1: 본 개시물의 다양한 본딩 방식에 대해 상이한 공융 온도를 갖는 한 세트의 공융 시스템을 제공하기 위해 채용될 수 있는 예시적 공융 시스템 및 각각의 공융 온도.
바이너리 합금 시스템 최저 본드 온도(℃)
Figure pct00001
본 개시물의 한 측면에 따라, 선택적으로 계단형 수평면을 가지며 선택적으로 금속 상호연결 구조를 내장하는 백플레인이 제공된다. 제1 도전성 본딩 구조는 제1 계단형 수평면 상에 형성된다. 제1 이송 기판 상의 제1 발광 디바이스는 제1 도전성 본딩 구조 상에 배치되고, 제1 발광 디바이스의 제1 서브-세트는 제1 도전성 본딩 구조에 본딩된다. 제1 발광 디바이스의 제2 서브-세트가 제1 이송 기판에 부착된 채로 유지된 동안, 레이저 조사는 제1 발광 디바이스의 제1 서브-세트를 제1 이송 기판으로부터 선택적으로 격리시키기 위채 채용될 수 있다. 각각의 추가의 이송 기판 상의 추가의 디바이스는, 추가의 디바이스가 선재하는 제1 발광 디바이스 또는 본딩 위치에 백플레인 상의 디바이스와 중첩할 위치에 존재하지 않는다면, 동일한 방법을 채용하여 백플레인 상의 추가의 도전성 본딩 구조에 본딩될 수 있다.
본 개시물의 또 다른 측면에 따라, 상이한 유형의 개별 디바이스가 다수의 성장 기판으로부터 직접적으로 또는 이송 기판을 통해 다수의 백플레인에 이송될 수 있다. 개별 디바이스의 충돌을 방지하기 위해 다수-단계 이송 시퀀스가 채용될 수 있다. 디바이스의 서브-세트는 각 이송 단계에서 선택된 소스 기판에서 선택된 백플레인에 이송될 수 있다. 본딩 공정 및 레이저 애블레이트 공정의 조합은 개별 디바이스를 이송하기 위해 채용될 수 있다. 이전에 부착된 디바이스와 이송될 디바이스 간에 차등 높이를 제공하는 방식을 채용함으로써 소스 기판과 백플레인 상에 이전에 부착된 디바이스 간에 충돌을 피할 수 있다. 백플레인 상의 계단형 수평면, 상이한 두께를 갖는 본딩 패드, 및/또는 상이한 높이를 갖는 도전성 본딩 구조가 차등 높이를 제공하기 위해 채용될 수 있다. 더미 기판은 또한 이전에 본딩된 디바이스를 백플레인에 더 가깝게 밀기 위해 채용될 수 있다.
본 개시물의 또 다른 측면에 따라, 선택적으로 계단형 수평면을 가지며 선택적으로 금속 상호연결 구조를 내장하는 백플레인이 제공된다. 제1 도전성 본딩 구조는 제1 계단형 수평면 상에 형성된다. 제1 이송 기판 상의 제1 발광 디바이스는 제1 도전성 본딩 구조 상에 배치되고, 제1 발광 디바이스의 제1 서브-세트는 제1 도전성 본딩 구조에 본딩된다. 레이저 조사는 반면, 제1 발광 디바이스의 제2 서브-세트가 제1 이송 기판에 부착된 채로 유지된 동안, 제1 발광 디바이스의 제1 서브-세트를 제1 이송 기판으로부터 선택적으로 격리시키기 위해 채용될 수 있다. 각각의 추가의 이송 기판 상의 추가의 디바이스는, 추가의 디바이스가 선재하는 제1 발광 디바이스 또는 본딩 위치에 백플레인 상의 디바이스와 중첩할 위치에 존재하지 않는다면, 동일한 방법을 채용하여 백플레인 상의 추가의 도전성 본딩 구조에 본딩될 수 있다.
본 개시물의 또 다른 측면에 따라, 상이한 유형의 개별 디바이스가 다수의 성장 기판으로부터 직접적으로 또는 이송 기판을 통해 다수의 백플레인에 이송될 수 있다. 개별 디바이스의 충돌을 방지하기 위해 다수-단계 이송 시퀀스가 채용될 수 있다. 디바이스의 서브-세트는 각 이송 단계에서 선택된 소스 기판에서 선택된 백플레인에 이송될 수 있다. 본딩 공정 및 레이저 애블레이트 공정의 조합은 개별 디바이스를 이송하기 위해 채용될 수 있다. 이전에 부착된 디바이스와 이송될 디바이스 간에 차등 높이를 제공하는 방식을 채용함으로써 소스 기판과 백플레인 상에 이전에 부착된 디바이스 간에 충돌을 피할 수 있다. 백플레인 상의 계단형 수평면, 상이한 두께를 갖는 본딩 패드, 및/또는 상이한 높이를 갖는 도전성 본딩 구조가 차등 높이를 제공하기 위해 채용될 수 있다. 더미 기판은 또한 이전에 본딩된 디바이스를 백플레인에 더 가깝게 밀기 위해 채용될 수 있다.
본 개시물의 또 다른 측면에 따라, 상이한 유형의 개별 디바이스가 다수의 성장 기판으로부터 직접적으로 또는 이송 기판을 통해 다수의 백플레인에 이송될 수 있다. 개별 디바이스의 충돌을 방지하기 위해 다수-단계 이송 시퀀스가 채용될 수 있다. 디바이스의 서브-세트는 각 이송 단계에서 선택된 소스 기판에서 선택된 백플레인에 이송될 수 있다. 본딩 공정 및 레이저 애블레이트 공정의 조합은 개별 디바이스를 이송하기 위해 채용될 수 있다. 상이한 공융 온도를 갖는 다수 유형의 솔더 물질은 이전에 본딩된 디바이스의 붕괴를 유발하지 않으면서 상이한 유형의 개별 디바이스의 순차적 본딩을 가능하게 하기 위해 채용될 수 있다.
전술한 것이 특정의 바람직한 실시예를 언급하고 있지만, 본 발명은 그와 같이 제한되지 않는다는 것이 이해될 것이다. 개시된 실시예들에 대한 다양한 수정들이 이루어질 수 있고 이러한 수정들이 본 발명의 범위 내에 있게 의도된다는 것은 당업자에게 일어날 것이다. 특정 구조 및/또는 구성을 채용하는 실시예가 본 개시물에 도시되어 있는 경우, 본 발명은 이러한 치환이 명시적으로 금지되지 않거나 아니면 당업자에게 불가능한 것으로 알려져 있지 않다면, 기능적으로 동등한 임의의 다른 호환 가능한 구조 및/또는 구성으로 실시 될 수 있음이 이해된다.

Claims (57)

  1. 통합형 발광 디바이스 조립체를 형성하는 방법에 있어서,
    백플레인의 상부측 상에 제1 도전성 본딩 구조들을 형성하는 단계;
    제1 이송 기판과 제1 파장의 광을 방출하는 제1 발광 디바이스들을 포함하는 조립체를 상기 백플레인 상에 배치하는 단계로서, 상기 제1 발광 디바이스들의 제1 서브-세트는 상기 제1 도전성 본딩 구조들과 콘택하고, 상기 제1 발광 디바이스들의 제2 서브-세트는 어떠한 도전성 본딩 구조와도 콘택하지 않는, 단계;
    상기 제1 발광 디바이스들의 상기 제1 서브-세트를 상기 제1 도전성 본딩 구조들에 본딩하는 단계; 및
    상기 제1 발광 디바이스들의 제1 서브-세트가 상기 제1 도전성 본딩 구조들에 본딩된 채로 있는 동안, 상기 제1 이송 기판 및 상기 제1 발광 디바이스들의 상기 제2 서브-세트를 포함하는 조립체를 상기 백플레인으로부터 분리하는 단계를 포함하는, 방법.
  2. 제1항에 있어서, 상기 제1 이송 기판 및 상기 제1 발광 디바이스의 제2 서브-세트의 조립체를 상기 백플레인으로부터 분리한 후에 상기 백플레인의 상기 상부측 상에 제2 도전성 본딩 구조를 형성하는 단계;
    제2 이송 기판 및 제2 발광 디바이스를 포함하는 조립체를 제공하는 단계로서, 상기 제2 발광 디바이스들은 상기 제1 파장과는 상이한 제2 파장의 광을 방출하고, 상기 제2 발광 디바이스들은 상기 제2 발광 디바이스들이 상기 백플레인의 상기 상부측에 면하는 구성에서 상기 제1 발광 디바이스들의 상기 제1 서브-세트가 존재하는 상기 백플레인 상에 위치들에 대응하는 위치들엔 존재하지 않는, 단계; 및
    상기 제2 이송 기판 및 상기 제2 발광 디바이스들을 포함하는 상기 조립체를 상기 백플레인 상에 배치하는 단계로서, 상기 제2 발광 디바이스들의 제1 서브-세트는 상기 제2 도전성 본딩 구조들과 콘택하고 상기 제2 발광 디바이스들의 제2 서브-세트는 상기 제2 도전성 본딩 구조들 위에 놓이지 않는, 단계를 더 포함하는, 방법.
  3. 제2항에 있어서, 상기 백플레인은 상부측에 계단형 수평면들이 제공되고, 상기 계단형 수평면들은,
    제1 수평면 평면 내에 위치한 상기 계단형 수평면들의 제1 서브-세트; 및
    계단형 수평면들의 상기 제1 서브-세트보다 상기 백플레인의 이면 표면에 더 가까운 제2 수평면 평면 내에 위치된 상기 계단형 수평면들의 제2 서브-세트를 포함하고;
    상기 제1 도전성 본딩 구조들은 상기 계단형 수평면들의 상기 제1 서브-세트 상에 형성되며;
    제2 도전성 본딩 구조들은 상기 계단형 수평면들의 상기 제2 서브-세트 상에 형성된, 방법.
  4. 제2항에 있어서, 상기 제2 발광 디바이스들의 상기 제2 서브-세트가 상기 백플레인 상의 임의의 구조에 본딩되지 않은 반면 상기 제2 발광 디바이스의 상기 제1 서브-세트를 상기 제2 도전성 본딩 구조들에 본딩하는 단계; 및
    상기 제2 발광 디바이스들의 상기 제1 서브-세트가 상기 제2 도전성 본딩 구조들에 본딩된 채로 있는 동안, 상기 제2 이송 기판 및 상기 제2 발광 디바이스들의 상기 제2 서브-세트를 포함하는 조립체를 상기 백플레인으로부터 분리하는 단계를 더 포함하는, 방법.
  5. 제4항에 있어서, 상기 제2 이송 기판의 및 상기 제2 발광 디바이스들의 상기 제2 서브-세트의 상기 조립체를 상기 백플레인으로부터 분리한 후에 상기 백플레인의 상기 상부측 상에 제3 도전성 본딩 구조들을 형성하는 단계;
    제3 이송 기판 및 제3 발광 디바이스들을 포함하는 조립체를 제공하는 단계로서, 상기 제3 발광 디바이스들은 상기 제1 및 제2 파장들과는 상이한 제3 파장의 광을 방출하고, 상기 제3 발광 디바이스들은 상기 제3 발광 디바이스들이 상기 백플레인의 상기 상부측에 면하는 구성에서 상기 제1 발광 디바이스들의 상기 제1 서브-세트 및 상기 제2 발광 디바이스들의 상기 제1 서브-세트가 존재하는 상기 백플레인 상에 위치들에 대응하는 위치들엔 존재하지 않는, 단계; 및
    상기 제3 이송 기판 및 상기 제3 발광 디바이스들을 포함하는 상기 조립체를 상기 백플레인 상에 배치하는 단계로서, 상기 제3 발광 디바이스들의 제1 서브-세트는 상기 제3 도전성 본딩 구조들과 콘택하고 상기 제3 발광 디바이스들의 제2 서브-세트는 상기 제3 도전성 본딩 구조들 위에 놓이지 않는, 단계를 더 포함하는, 방법.
  6. 제5항에 있어서, 상기 백플레인은 상부측에 계단형 수평면들이 제공되고, 상기 계단형 수평면들은,
    제1 수평면 평면 내에 위치한 상기 계단형 수평면들의 제1 서브-세트;
    계단형 수평면들의 상기 제1 서브-세트가 상기 백플레인의 이면 표면에 가까운 것보다 상기 백플레인의 상기 이면 표면에 더 가까운 제2 수평면 평면 내에 위치된 상기 계단형 수평면들의 제2 서브-세트; 및
    계단형 수평면들의 상기 제2 서브-세트가 상기 백플레인의 이면 표면에 가까운 것보다 상기 백플레인의 상기 이면 표면에 더 가까운 제3 수평면 평면 내에 위치된 상기 계단형 수평면들의 제3 서브-세트를 포함하고,
    상기 제1 도전성 본딩 구조들은 상기 계단형 수평면들의 상기 제1 서브-세트 상에 형성되며;
    제2 도전성 본딩 구조들은 상기 계단형 수평면들의 상기 제2 서브-세트 상에 형성되고;
    제3 도전성 본딩 구조들은 상기 계단형 수평면들의 상기 제3 서브-세트 상에 형성된, 방법.
  7. 제5항에 있어서, 상기 제3 발광 디바이스들의 상기 제2 서브-세트가 상기 백플레인 상의 임의의 구조에 본딩되지 않는 반면 상기 제3 발광 디바이스의 상기 제1 서브-세트를 상기 제3 도전성 본딩 구조들에 본딩하는 단계; 및
    상기 제3 발광 디바이스들의 상기 제1 서브-세트가 상기 제3 도전성 본딩 구조들에 본딩된 채로있는 동안, 상기 제3 이송 기판 및 상기 제3 발광 디바이스들의 상기 제2 서브-세트를 포함하는 조립체를 상기 백플레인으로부터 분리하는 단계를 더 포함하는, 방법.
  8. 제4항에 있어서, 상기 제1 발광 디바이스들의 상기 제1 서브-세트와 상기 제1 도전성 본딩 구조들 사이의 계면들을 포함하는 제1 수평 계면 평면은 상기 제2 발광 디바이스들의 상기 제1 서브-세트와 상기 제2 도전성 본딩 구조들 사이의 제2 수평 계면 평면보다 상기 제2 수평면 평면으로부터 더 먼, 방법.
  9. 제1항에 있어서, 상기 제1 이송 기판 및 상기 제1 발광 디바이스들의 상기 제2 서브-세트의 조립체를 상기 백플레인으로부터 분리한 후에 상기 백플레인의 상기 상부측 상에 추가의 도전성 본딩 구조들을 형성하는 단계;
    추가의 이송 기판 및 센서 디바이스들을 포함하는 조립체를 제공하는 단계로서, 상기 센서 디바이스들은 상기 센서 디바이스들은 상기 백플레인의 상기 상부측에 면하는 구성에서 상기 제1 발광 디바이스들의 상기 제1 서브-세트가 존재하는 상기 백플레인 상에 위치들에 대응하는 위치들엔 존재하지 않는, 단계; 및
    상기 추가의 이송 기판 및 상기 센서 발광 디바이스들을 포함하는 상기 조립체를 상기 백플레인 상에 배치하는 단계로서, 상기 센서 발광 디바이스들의 제1 서브-세트는 상기 추가의 도전성 본딩 구조들과 콘택하고 상기 센서 디바이스들의 제2 서브-세트는 상기 추가의 도전성 본딩 구조들의 임의의 것 위에 놓이지 않는, 단계를 더 포함하는, 방법.
  10. 제9항에 있어서, 상기 센서 디바이스들의 상기 제2 서브-세트가 상기 백플레인 상의 임의의 구조에 본딩되지 않은 반면, 상기 센서 디바이스들의 상기 제1 서브-세트를 상기 추가의 도전성 본딩 구조들에 본딩하는 단계; 및
    센서 디바이스들의 상기 제1 서브-세트가 상기 추가의 도전성 본딩 구조들에 본딩된 채로 있는 동안, 상기 추가의 이송 기판 및 상기 센서 디바이스들의 상기 제2 서브-세트를 포함하는 조립체를 상기 백플레인으로부터 분리하는 단계를 더 포함하는, 방법.
  11. 제1항에 있어서, 상기 제1 이송 기판 및 상기 제1 발광 디바이스들을 포함하는 조립체는,
    자외선 범위, 가시광 영역 및 적외선 영역에서 선택된 파장의 광을 흡수하는 물질을 포함하는 이형층; 및
    상기 이형층 및 상기 제1 발광 디바이스들과 콘택하는 본딩 물질층을 더 포함하는, 방법.
  12. 제11항에 있어서, 상기 제1 발광 디바이스들의 상기 제2 서브-세트 위에 놓이는 상기 이형층의 제2 부분들이 제거되지 않는 반면, 선택적으로 상기 제1 발광 디바이스들의 상기 제1 서브-세트 위에 놓인 상기 이형층의 제2 부분들을 제거하는 단계를 더 포함하는, 방법.
  13. 제11항에 있어서, 상기 제1 이송 기판은 레이저 파장에서 광학적으로 투명한 물질을 포함하고, 상기 방법은 상기 레이저 파장을 갖는 레이저 빔으로 상기 이형층의 상기 제1 부분을 조사하는 단계를 더 포함하는, 방법.
  14. 제13항에 있어서, 상기 이형층은 실리콘 질화물을 포함하고;
    상기 레이저 파장은 자외선 파장이며;
    상기 레이저 빔으로 상기 이형층의 상기 제1 부분을 조사하는 단계는 상기 이형층의 상기 제1 부분들을 애블레이트하는 것인, 방법.
  15. 제13항에 있어서, 상기 본딩 물질층의 나머지 부분은 상기 이형층의 상기 제1 부분이 상기 레이저 빔으로 조사된 후에 상기 제1 발광 디바이스들의 상기 제1 서브-세트 중 적어도 하나 상에 형성되는, 방법.
  16. 제11항에 있어서, 상기 제1 발광 디바이스들이 부착되는 캐리어 기판을 제공하는 단계;
    상기 캐리어 기판 상에 제1 본딩 물질층을 피착하는 단계;
    상기 제1 투명 기판, 상기 이형층 및 제2 본딩 물질층의 스택을 포함하는 스택된 구조를 제공하는 단계; 및
    상기 본딩 물질층을 형성하기 위해 상기 제2 본딩 물질층을 상기 제1 본딩 물질층에 본딩하는 단계로서, 상기 제1 이송 기판, 상기 이형층, 상기 본딩 물질층, 및 상기 제1 발광 디바이스들을 포함하는 상기 조립체가 형성되는, 단계를 더 포함하는, 방법.
  17. 제1항에 있어서, 상기 제1 도전성 본딩 구조들은 상기 제2 도전성 본딩 구조들보다 작은 높이를 갖는, 방법.
  18. 제1항에 있어서, 상기 백플레인은 유전체 물질 매트릭스 내에 내장된 금속 상호연결 구조들을 포함하며;
    상기 도전성 본딩 구조들은 상기 도전성 본딩 구조들의 형성시 상기 백플레인 내의 각각의 금속 상호연결 구조에 전기적으로 연결되는, 방법.
  19. 제1항에 있어서, 상기 제1 이송 기판 및 상기 제1 발광 디바이스들의 상기 제2 서브-세트를 포함하는 조립체를 분리한 후에 상기 백플레인 상에 투명한 캡슐화 유전체층을 피착함으로써, 상기 제1 발광 디바이스들의 상기 제1 서브-세트를 투명 캡슐화 유전체층으로 캡슐화하는 단계를 더 포함하는, 방법.
  20. 제19항에 있어서, 상기 투명 캡슐화 유전체층 내에 도전성 상호연결 구조들을 형성하는 단계를 더 포함하고, 상기 도전성 상호연결 구조들은 상기 제1 발광 디바이스들의 상기 제1 서브-세트 중 각각의 발광 디바이스와 전기적으로 콘택하는, 방법.
  21. 적어도 하나의 통합형 발광 디바이스 조립체를 형성하는 방법에 있어서,
    제1 소스 기판 및 제1 파장의 광을 방출하는 제1 발광 디바이스들을 포함하는 제1 조립체를 백플레인 상에 배치하는 단계로서, 제1 도전성 본딩 구조들은 상기 백플레인과 상기 제1 조립체 사이에 배치되는, 단계;
    상기 제1 도전성 본딩 구조들을 통해 상기 제1 발광 디바이스들의 제1 서브-세트를 상기 백플레인에 본딩하는 단계;
    상기 제1 발광 디바이스들의 상기 제1 서브-세트 위에 놓인 물질 부분들의 레이저 애블레이트에 의해 상기 제1 소스 기판으로부터 상기 제1 발광 디바이스들의 상기 제1 서브-세트를 떼어내는 단계; 및
    상기 제1 발광 디바이스들의 상기 제1 서브-세트가 상기 백플레인에 본딩된 채로 있는 동안, 상기 제1 소스 기판 및 상기 제1 발광 디바이스들의 제2 서브-세트를 포함하는 조립체를 상기 백플레인으로부터 분리하는 단계를 포함하는, 방법.
  22. 제21항에 있어서, 제2 소스 기판 및 제2 발광 디바이스들을 포함하는 제2 조립체를 제공하는 단계로서, 상기 제2 발광 디바이스들은 상기 제1 파장과는 상이한 제2 파장의 광을 방출하고, 상기 제2 발광 디바이스들은 제1 패턴을 형성하는 공석 위치들 내에 존재하지 않는, 단계; 및
    상기 제2 소스 기판 및 상기 제2 발광 디바이스들을 포함하는 상기 제2 조립체를 상기 백플레인 상에 배치하는 단계를 더 포함하고,
    제2 도전성 본딩 구조들은 상기 백플레인과 상기 제2 조립체 사이에 배치되고;
    상기 제1 패턴의 상기 공석 위치들은 상기 제2 조립체가 상기 백플레인 위에 배치될 때 상기 백플레인에 본딩되는 상기 제1 발광 디바이스들의 모든 영역들 위에 놓인, 방법.
  23. 제22항에 있어서, 상기 제2 도전성 본딩 구조들을 통해 상기 제2 발광 디바이스들의 제1 서브-세트를 상기 백플레인에 본딩하는 단계;
    상기 제2 발광 디바이스들의 상기 제1 서브-세트 위에 놓인 물질 부분들의 레이저 애블레이트에 의해 상기 제2 소스 기판으로부터 상기 제2 발광 디바이스들의 상기 제1 서브-세트를 떼어내는 단계; 및
    상기 제2 발광 디바이스들의 상기 제1 서브-세트가 상기 백플레인에 본딩된 채로 있는 동안, 상기 제2 소스 기판 및 상기 제2 발광 디바이스들의 제2 서브-세트를 포함하는 조립체를 상기 백플레인으로부터 분리하는 단계를 더 포함하는, 방법.
  24. 제23항에 있어서, 제3 소스 기판 및 제3 발광 디바이스들을 포함하는 제3 조립체를 제공하는 단계로서, 상기 제3 발광 디바이스들은 상기 제1 파장과는 상이한 제3 파장의 광을 방출하고, 상기 제3 발광 디바이스들은 제3 패턴을 형성하는 공석 위치들 내에 존재하지 않는, 단계; 및
    상기 제3 소스 기판 및 상기 제3 발광 디바이스들을 포함하는 상기 제3 조립체를 상기 백플레인 상에 배치하는 단계를 더 포함하고,
    제3 도전성 본딩 구조들은 상기 백플레인과 상기 제3 조립체 사이에 배치되고;
    상기 제3 패턴의 상기 공석 위치들은 상기 제3 조립체가 상기 백플레인 위에 배치될 때 상기 백플레인에 본딩되는 상기 제1 및 제2 발광 디바이스들의 모든 영역들 위에 놓인, 방법.
  25. 제24항에 있어서, 상기 제3 도전성 본딩 구조들을 통해 상기 제3 발광 디바이스들의 제1 서브-세트를 상기 백플레인에 본딩하는 단계;
    상기 제3 발광 디바이스들의 상기 제1 서브-세트 위에 놓인 물질 부분들의 레이저 애블레이트에 의해 상기 제3 소스 기판으로부터 상기 제3 발광 디바이스들의 상기 제1 서브-세트를 떼어내는 단계; 및
    상기 제3 발광 디바이스들의 상기 제1 서브-세트가 상기 백플레인에 본딩된 채로 있는 동안, 상기 제3 소스 기판 및 상기 제3 발광 디바이스들의 제2 서브-세트를 포함하는 조립체를 상기 백플레인으로부터 분리하는 단계를 더 포함하는, 방법.
  26. 제22항에 있어서, 제1 본딩 패드들 및 제2 본딩 패드들이 상기 백플레인 상에 제공되고;
    상기 제1 조립체가 상기 백플레인 위에 배치될 때, 상기 제1 도전성 본딩 구조들은 상기 제1 본딩 패드들 위에 놓이고 상기 제2 도전성 본딩 구조들은 상기 제2 본딩 패드들 위에 놓이며;
    상기 제1 도전성 본딩 구조들은 상기 제1 발광 디바이스들의 상기 제1 서브-세트가 상기 백플레인에 본딩될 때 상기 제1 발광 디바이스들의 상기 제1 서브-세트에 그리고 상기 제1 본딩 패드들에 본딩되는, 방법.
  27. 제26항에 있어서, 상기 제1 발광 디바이스들의 상기 제1 서브-세트가 상기 백플레인에 본딩될 때, 상기 제2 본딩 패드들 및 상기 제1 발광 디바이스들의 상기 제2 서브-세트로부터 선택된 한 세트의 구조들은 상기 제2 도전성 본딩 구조들과 물리적으로 콘택하지 않는, 방법.
  28. 제26항에 있어서, 상기 제1 발광 디바이스들의 상기 제1 서브-세트가 상기 백플레인에 본딩되기 전에, 상기 제1 도전성 본딩 구조들은 상기 제1 본딩 패드들에 본딩되고, 상기 제2 도전성 본딩 구조들은 상기 제2 본딩 패드들에 본딩되는, 방법.
  29. 제26항에 있어서, 상기 제1 도전성 본딩 구조들 각각은 상기 제1 발광 디바이스들의 제1 서브-세트가 상기 백플레인에 본딩되기 전에 각각의 제1 발광 디바이스에 본딩되는, 방법.
  30. 제26항에 있어서, 상기 제1 조립체가 상기 백플레인 위에 배치될 때, 상기 제1 발광 다이오드들의 가까운 표면들은 수평 평면 내에 있고;
    제1 본딩 패드들은 상기 제1 조립체가 상기 백플레인 위에 배치될 때 상기 제2 본딩 패드들이 수평 평면에 가까운 것보다 상기 수평 평면에 더 가까운, 방법.
  31. 제30항에 있어서, 상기 제1 본딩 패드들은 상기 제2 본딩 패드들보다 큰 두께를 갖는, 방법.
  32. 제30항에 있어서, 상기 제1 본딩 패드들의 이면 표면들은 상기 제1 조립체가 상기 백플레인 상에 배치될 때 상기 제2 본딩 패드들의 이면 표면들이 상기 수평 평면으로부터 이격되는 것보다 작은 분리 거리만큼 상기 수평 평면으로부터 수직으로 이격되는, 방법.
  33. 제30항에 있어서, 상기 백플레인은 상기 백플레인의 평면의 이면 표면으로부터 상이한 이격 거리를 갖는 계단형 표면들을 가지며, 상기 제1 본딩 패드들은 상기 제2 본딩 패드들과는 상이한 계단형 표면 상에 위치되는, 방법.
  34. 제21항에 있어서, 상기 제1 발광 디바이스들의 상기 제1 서브-세트는 상기 제1 서브-세트 내의 각각의 제1 발광 디바이스들에 레이저 빔의 순차적 조사에 의해 한번에 하나씩 상기 제1 소스 기판으로부터 떼어내는, 방법.
  35. 제26항에 있어서, 상기 제1 본딩 패드들 및 상기 제2 본딩 패드들은 동일한 두께를 가지며;
    상기 제1 도전성 본딩 구조들은 이들의 형성시 상기 제2 도전성 본딩 구조들보다 큰 높이를 갖는, 방법.
  36. 제26항에 있어서, 상기 제2 본딩 패드들 및 상기 제1 발광 디바이스들의 상기 제2 서브-세트는 상기 제1 발광 디바이스들의 상기 제1 서브-세트가 상기 백플레인에 본딩될 때, 상기 제2 도전성 본딩 구조들과 물리적으로 콘택하여 있는, 방법.
  37. 제26항에 있어서, 상기 제1 도전성 본딩 구조들은 각각의 제1 도전성 본딩 구조를 선택적으로 가열하는 레이저 빔에 의한 조사에 의해 아래에 놓인 제1 본딩 패드 및 위에 놓인 제1 발광 디바이스에 본딩되는, 방법.
  38. 제37항에 있어서, 상기 제1 발광 디바이스들의 상기 제1 서브-세트가 상기 백플레인에 본딩될 때, 상기 제2 본딩 패드들 및 상기 제1 발광 디바이스들의 상기 제2 서브-세트로부터 선택된 한 세트의 구조들은 상기 제2 도전성 본딩 구조들에 본딩되지 않는, 방법.
  39. 제36항에 있어서, 상기 제1 도전성 본딩 구조들은 상기 제1 도전성 본딩 구조들을 균일하게 가열함으로써 아래에 놓인 제1 본딩 패드 및 위에 놓인 제1 발광 디바이스에 본딩되는, 방법.
  40. 제39항에 있어서, 상기 제2 도전성 본딩 구조들은 상기 제1 발광 디바이스들의 상기 제1 서브-세트가 상기 백플레인에 본딩될 때 상기 제2 본딩 패드들에 그리고 상기 제1 발광 디바이스들의 상기 제2 서브-세트에 본딩되는, 방법.
  41. 제40항에 있어서, 상기 제1 소스 기판 및 상기 제1 발광 디바이스들의 제2 서브-세트를 포함하는 상기 조립체를 상기 백플레인으로부터 분리시키면서, 상기 제2 도전성 본딩 구조들 각각을 2개의 부분들로 분리하는 단계를 더 포함하며, 상기 2개의 부분들은,
    상기 제2 세트 내의 각각의 제1 발광 디바이스에 본딩된 상측 부분; 및
    각각의 제2 본딩 패드에 본딩된 하측 부분을 포함하는, 방법.
  42. 제41항에 있어서, 제1 발광 디바이스들의 상기 제1 서브-세트는 상기 제1 본딩 패드에 본딩되고 제1 발광 디바이스들의 상기 제2 서브-세트는 리플로 온도에서 동시에 상기 제2 본딩 패드에 본딩되며;
    상기 레이저 애블레이트는 상기 리플로 온도보다 낮은 온도에서 수행되며;
    제1 소스 기판 및 제1 발광 디바이스들의 상기 제2 서브-세트를 포함하는 상기 조립체는 분리 온도에서 상기 백플레인으로부터 분리되는, 방법.
  43. 제26항에 있어서, 상기 제1 소스 기판 및 상기 제1 발광 디바이스들의 상기 제2 서브-세트를 포함하는 상기 조립체가 상기 백플레인으로부터 분리된 후에 상기 제1 도전성 본딩 구조들을 리플로하는 동안 상기 제1 발광 디바이스들의 상기 제1 서브-세트를 상기 백플레인에 더 가깝게 미는 단계를 더 포함하는, 방법.
  44. 제43항에 있어서, 상기 제1 발광 디바이스들의 상기 제1 서브-세트를 미는 동안의 수직으로 미는 거리는 상기 제2 도전성 본딩 구조들과 위에 놓인 제1 발광 다이오드들 및 아래에 놓인 제2 본딩 패드들에서 선택된 구조들 사이의 갭들 중 최대 높이보다 큰, 방법.
  45. 제21항에 있어서, 또 다른 소스 기판 및 센서 디바이스들을 포함하는 추가의 조립체를 제공하는 단계로서, 상기 센서 디바이스들은 또 다른 패턴을 형성하는 공석 위치에 존재하지 않는, 단계; 및
    상기 추가의 소스 기판 및 상기 센서 디바이스들을 포함하는 상기 추가의 조립체를 상기 백플레인 위에 배치하는 단계를 더 포함하고,
    추가의 도전성 본딩 구조들은 상기 백플레인과 상기 추가의 조립체 사이에 배치되고;
    상기 추가의 패턴의 상기 공석 위치들은 상기 추가의 조립체가 사익 백플레인 위에 배치될 때 상기 백플레인에 본딩되는 상기 제1 발광 디바이스들의 모든 영역들 위에 놓인, 방법.
  46. 제45항에 있어서, 상기 추가의 도전성 본딩 구조들을 통해 상기 센서 디바이스들의 제1 서브-세트를 상기 백플레인에 본딩하는 단계;
    상기 센서 디바이스의 상기 제1 서브-세트 위에 놓인 물질 부분들의 레이저 애블레이트에 의해 상기 추가의 소스 기판으로부터 상기 센서 디바이스들의 상기 제1 서브-세트를 떼어내는 단계; 및
    상기 센서 디바이스들의 상기 제1 서브-세트가 상기 백플레인에 본딩된 채로 있는 동안, 상기 추가의 소스 기판 및 상기 센서 디바이스들의 제2 서브-세트를 포함하는 조립체를 상기 백플레인으로부터 분리하는 단계를 더 포함하는, 방법.
  47. 제21항에 있어서, 제1 본딩 패드들이 상기 백플레인 상에 제공되고;
    상기 제1 도전성 본딩 구조들 각각은 상기 제1 발광 디바이스들의 상기 제1 서브-세트가 상기 백플레인에 본딩될 때 각각의 제1 본딩 패드 및 상기 제1 서브-세트 내의 각각의 제1 발광 디바이스에 본딩되는, 방법.
  48. 제47항에 있어서, 제2 도전성 본딩 구조는 제1 발광 다이오드들의 상기 제1 서브-세트를 상기 백플레인에 본딩할 때 상기 제1 발광 디바이스의 상기 제2 서브-세트와 상기 백플레인 상에 위치된 제2 본딩 패드들 사이에 배치되며;
    각각의 제2 본딩 구조는 상기 제2 서브-세트 내의 위에 놓인 제1 발광 디바이스 및 아래에 놓인 제2 본딩 패드 중 하나에 본딩되고, 상기 제2 서브-세트 내의 상기 위에 놓인 제1 발광 디바이스 및 상기 아래에 놓인 제2 본딩 패드 중 또 다른 것과 물리적으로 콘택하지 않는, 방법.
  49. 제21항에 있어서, 상기 백플레인은 상부측에 계단형 수평면이 제공되고, 상기 계단형 수평면은,
    제1 수평면 평면 내에 위치한 계단형 수평면들의 제1 서브-세트; 및
    계단형 수평면들의 상기 제1 서브-세트가 상기 백플레인의 평면의 이면 표면에 가까운 것보다 상기 백플레인의 상기 평면의 이면 표면에 더 가까운 제2 수평면 평면 내에 위치한 상기 계단형 수평면들의 제2 서브-세트를 포함하고,
    상기 제1 도전성 본딩 구조들은 상기 계단형 수평면들의 상기 제1 서브-세트에 형성되고;
    상기 제2 도전성 본딩 구조들은 상기 계단형 수평면들의 상기 제2 서브-세트에 형성된, 방법.
  50. 제49항에 있어서, 상기 계단형 수평면들은 상기 계단형 수평면의 상기 제2 서브-세트가 상기 백플레인의 상기 이면 표면에 가까운 것보다 상기 백플레인의 상기 이면 표면에 더 가까운 제3 수평면 평면 내에 위치된 상기 계단형 수평면들의 제3 서브-세트를 포함하고;
    제3 도전성 본딩 구조들은 상기 계단형 수평면들의 상기 제3 서브-세트에 형성되는, 방법.
  51. 제21항에 있어서, 상기 제1 소스 기판 및 상기 제1 발광 디바이스들을 포함하는 상기 제1 조립체는,
    상기 제1 소스 기판과 콘택하며 자외선 영역, 가시 영역 및 적외선 영역에서 선택된 파장의 광을 흡수하는 물질을 포함하는 이형층; 및
    상기 이형층 및 상기 제1 발광 디바이스들과 콘택하는 본딩 물질층을 더 포함하는, 방법.
  52. 제51항에 있어서, 상기 제1 발광 디바이스들의 상기 제2 서브-세트 위에 놓인 상기 이형층의 제2 부분들이 제거되지 않는 반면, 선택적으로 상기 제1 발광 디바이스들의 사익 제1 서브-세트 위에 놓인 상기 이형층의 제1 부분들을 제거하는 단계를 더 포함하는, 방법.
  53. 제52항에 있어서, 상기 이형층은 실리콘 질화물을 포함하고;
    상기 레이저 파장은 자외선 파장이고;
    상기 레이저 빔으로 상기 이형층의 상기 제1 부분들을 조사하는 단계는 상기 이형층의 상기 제1 부분을 애블레이트하는, 방법.
  54. 제21항에 있어서, 상기 제1 소스 기판은 상기 제1 발광 디바이스가 제조되는 성장 기판의 상측 부분이고;
    상기 제1 소스 기판은 상기 성장 기판의 상측 부분을 상기 성장 기판의 하측 부분으로부터 분리시킴으로써 제공되는, 방법.
  55. 제54항에 있어서, 상기 성장 기판은 III-V 화합물 반도체 물질을 포함하는, 방법.
  56. 제21항에 있어서, 상기 통합형 발광 디바이스 조립체는 3개 이상의 상이한 컬러들을 방출하는 발광 다이오드들을 내포하는 방출형 디스플레이 패널을 포함하는, 방법.
  57. 제56항에 있어서, 상기 방출형 디스플레이 패널은 적색, 녹색 및 청색 파장 발광 다이오드들 및 상기 백플레인에 본딩된 센서들을 내포하는 다이렉트 뷰 디스플레이 패널을 포함하는, 방법.
KR1020177018097A 2014-12-19 2015-12-17 백플레인 상에 발광 다이오드 어레이 제조 방법 KR102399346B1 (ko)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
US201462094525P 2014-12-19 2014-12-19
US201462094539P 2014-12-19 2014-12-19
US62/094,539 2014-12-19
US62/094,525 2014-12-19
US201562107606P 2015-01-26 2015-01-26
US62/107,606 2015-01-26
US201562153298P 2015-04-27 2015-04-27
US201562153291P 2015-04-27 2015-04-27
US62/153,298 2015-04-27
US62/153,291 2015-04-27
US201562161067P 2015-05-13 2015-05-13
US62/161,067 2015-05-13
PCT/US2015/066362 WO2016100657A2 (en) 2014-12-19 2015-12-17 Method of making a light emitting diode array on a backplane

Publications (2)

Publication Number Publication Date
KR20170096127A true KR20170096127A (ko) 2017-08-23
KR102399346B1 KR102399346B1 (ko) 2022-05-18

Family

ID=56127592

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020177018302A KR102032158B1 (ko) 2014-12-19 2015-12-17 백플레인 상의 발광 다이오드 어레이 및 그의 제조 방법
KR1020177018097A KR102399346B1 (ko) 2014-12-19 2015-12-17 백플레인 상에 발광 다이오드 어레이 제조 방법
KR1020197029270A KR102200058B1 (ko) 2014-12-19 2015-12-17 백플레인 상의 발광 다이오드 어레이 및 그의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020177018302A KR102032158B1 (ko) 2014-12-19 2015-12-17 백플레인 상의 발광 다이오드 어레이 및 그의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020197029270A KR102200058B1 (ko) 2014-12-19 2015-12-17 백플레인 상의 발광 다이오드 어레이 및 그의 제조 방법

Country Status (6)

Country Link
US (2) US10304810B2 (ko)
EP (2) EP3235347B1 (ko)
JP (4) JP6823893B2 (ko)
KR (3) KR102032158B1 (ko)
CN (4) CN107210351B (ko)
WO (2) WO2016100657A2 (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190032064A (ko) * 2017-09-19 2019-03-27 엘지이노텍 주식회사 반도체 모듈 및 이를 포함하는 표시 장치
KR20190037177A (ko) * 2017-09-28 2019-04-05 시바우라 메카트로닉스 가부시끼가이샤 소자 실장 장치, 소자 실장 방법 및 소자 실장 기판 제조 방법
WO2019124893A1 (ko) * 2017-12-21 2019-06-27 주식회사 루멘스 트랜스퍼 프린팅을 이용한 엘이디 모듈 제조방법
KR20190091836A (ko) * 2018-01-29 2019-08-07 삼성전자주식회사 Led 패널 및 led 패널의 제조 방법
KR102121407B1 (ko) * 2019-01-15 2020-06-29 주식회사 세미콘라이트 반도체 발광소자의 이송방법
US10707393B2 (en) 2017-12-14 2020-07-07 Samsung Electronics Co., Ltd. Light emitting device package including light emitting devices, light-transmissive substrate, and eutectic bonding layer interposed therebetween and display device using the same
WO2020149571A1 (ko) * 2019-01-15 2020-07-23 주식회사 세미콘라이트 반도체 발광소자의 이송방법
KR20200111828A (ko) * 2017-06-12 2020-09-29 유니카르타, 인크. 개별 부품들의 기판 상으로의 병렬적 조립
KR20210077599A (ko) * 2019-12-17 2021-06-25 시바우라 메카트로닉스 가부시끼가이샤 소자 실장 장치
KR20210133398A (ko) * 2020-04-29 2021-11-08 최지훈 마이크로 엘이디 제조시스템 및 마이크로 엘이디 제조방법

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8669574B2 (en) 2008-07-07 2014-03-11 Glo Ab Nanostructured LED
EP3158583B1 (en) 2014-06-18 2022-01-26 X Display Company Technology Limited Micro assembled led displays
EP3235347B1 (en) 2014-12-19 2020-05-13 Glo Ab Method of making a light emitting diode array on a backplane
US10319697B2 (en) * 2015-05-21 2019-06-11 Goertek, Inc. Transferring method, manufacturing method, device and electronic apparatus of micro-LED
EP3271951B1 (en) 2015-05-21 2019-03-20 Goertek Inc. Transferring method, manufacturing method of micro-led
US11061276B2 (en) 2015-06-18 2021-07-13 X Display Company Technology Limited Laser array display
US10230048B2 (en) 2015-09-29 2019-03-12 X-Celeprint Limited OLEDs for micro transfer printing
JP6806774B2 (ja) 2015-12-07 2021-01-06 グロ アーベーＧｌｏ Ａｂ 基板間ｌｅｄ移送のための、孤立ｉｉｉ族窒化物光アイランド上のレーザリフトオフ
US10066819B2 (en) 2015-12-09 2018-09-04 X-Celeprint Limited Micro-light-emitting diode backlight system
US10714464B2 (en) 2016-02-16 2020-07-14 Glo Ab Method of selectively transferring LED die to a backplane using height controlled bonding structures
WO2017142817A1 (en) * 2016-02-18 2017-08-24 Sxaymiq Technologies Llc Backplane structure and process for microdriver and micro led
KR102610027B1 (ko) * 2016-03-04 2023-12-11 삼성디스플레이 주식회사 표시 장치
JP2019511838A (ja) 2016-04-04 2019-04-25 グロ アーベーＧｌｏ Ａｂ ダイ移送用のバックプレーン通過レーザ照射
US10008483B2 (en) 2016-04-05 2018-06-26 X-Celeprint Limited Micro-transfer printed LED and color filter structure
US10199546B2 (en) 2016-04-05 2019-02-05 X-Celeprint Limited Color-filter device
TWI581417B (zh) * 2016-04-11 2017-05-01 友達光電股份有限公司 發光裝置及其製造方法
WO2017180693A1 (en) * 2016-04-15 2017-10-19 Glo Ab Method of forming an array of a multi-device unit cell
US9916989B2 (en) * 2016-04-15 2018-03-13 Amkor Technology, Inc. System and method for laser assisted bonding of semiconductor die
CN105870265A (zh) * 2016-04-19 2016-08-17 京东方科技集团股份有限公司 发光二极管基板及其制备方法、显示装置
JP6983811B2 (ja) 2016-05-24 2021-12-17 グロ アーベーGlo Ab 発光デバイスアセンブリ上の選択的ダイ修理
US10185150B2 (en) 2016-05-26 2019-01-22 Glo Ab Narrow angle light engine
KR102422604B1 (ko) * 2016-08-24 2022-07-19 토레 엔지니어링 가부시키가이샤 실장 방법 및 실장 장치
CA2941038A1 (en) 2016-09-06 2018-03-06 Reza Chaji Micro device arrangement in donor substrate
US11854783B2 (en) 2016-09-06 2023-12-26 Vuereal Inc. Micro device arrangement in donor substrate
US10177195B2 (en) * 2016-09-30 2019-01-08 Intel Corporation Micro-LED displays
WO2018065888A1 (en) * 2016-10-04 2018-04-12 Vuereal Inc. Micro device arrangement in donor substrate
TWI718343B (zh) 2016-10-24 2021-02-11 瑞典商Ｇｌｏ公司 發光二極體、顯示裝置及直視顯示裝置
KR20180055549A (ko) * 2016-11-17 2018-05-25 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US10978530B2 (en) 2016-11-25 2021-04-13 Vuereal Inc. Integration of microdevices into system substrate
US10998352B2 (en) 2016-11-25 2021-05-04 Vuereal Inc. Integration of microdevices into system substrate
US10916523B2 (en) 2016-11-25 2021-02-09 Vuereal Inc. Microdevice transfer setup and integration of micro-devices into system substrate
CA2986503A1 (en) * 2017-11-23 2019-05-23 Vuereal Inc. Microdevice transfer setup
WO2018102961A1 (en) * 2016-12-05 2018-06-14 Goertek.Inc Micro laser diode transfer method and manufacturing method
US20180210195A1 (en) * 2017-01-24 2018-07-26 Microsoft Technology Licensing, Llc Avoiding ghost images
US10332868B2 (en) * 2017-01-26 2019-06-25 X-Celeprint Limited Stacked pixel structures
US10002856B1 (en) * 2017-01-26 2018-06-19 International Business Machines Corporation Micro-LED array transfer
US10468391B2 (en) 2017-02-08 2019-11-05 X-Celeprint Limited Inorganic light-emitting-diode displays with multi-ILED pixels
US10403537B2 (en) * 2017-03-10 2019-09-03 Facebook Technologies, Llc Inorganic light emitting diode (ILED) assembly via direct bonding
TWI756384B (zh) * 2017-03-16 2022-03-01 美商康寧公司 用於大量轉移微型led的方法及製程
DE102017106755B4 (de) * 2017-03-29 2022-08-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
JP6985031B2 (ja) * 2017-05-19 2021-12-22 株式会社ディスコ Ｌｅｄディスプレーパネルの製造方法
US10096740B1 (en) 2017-05-23 2018-10-09 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing color micro light-emitting diode array substrate
CN107017319A (zh) * 2017-05-23 2017-08-04 深圳市华星光电技术有限公司 彩色微发光二极管阵列基板的制作方法
US10418499B2 (en) * 2017-06-01 2019-09-17 Glo Ab Self-aligned nanowire-based light emitting diode subpixels for a direct view display and method of making thereof
TWI661533B (zh) * 2017-06-07 2019-06-01 台灣愛司帝科技股份有限公司 晶片安裝系統以及晶片安裝方法
US11201077B2 (en) 2017-06-12 2021-12-14 Kulicke & Soffa Netherlands B.V. Parallel assembly of discrete components onto a substrate
US10943946B2 (en) 2017-07-21 2021-03-09 X Display Company Technology Limited iLED displays with substrate holes
US20190044023A1 (en) * 2017-08-01 2019-02-07 Innolux Corporation Methods for manufacturing semiconductor device
CN109378365B (zh) * 2017-08-08 2021-09-14 英属开曼群岛商錼创科技股份有限公司 微型发光二极管装置及其制作方法
CN109390437B (zh) * 2017-08-08 2021-06-15 英属开曼群岛商錼创科技股份有限公司 微型发光二极管装置及其制作方法
US11302842B2 (en) 2017-08-08 2022-04-12 PlayNitride Inc. Micro light emitting diode device and manufacturing method thereof
KR20190019745A (ko) * 2017-08-18 2019-02-27 주식회사 루멘스 발광소자 및 그 제조방법
US20190058081A1 (en) * 2017-08-18 2019-02-21 Khaled Ahmed Micro light-emitting diode (led) display and assembly apparatus
WO2019055271A1 (en) 2017-09-15 2019-03-21 Glo Ab OPTICAL EXTENSION IMPROVEMENT OF LIGHT-EMITTING DIODE SUB-PIXELS
JP2019078685A (ja) * 2017-10-26 2019-05-23 株式会社ブイ・テクノロジー Ｌｅｄチップの検査方法、その検査装置及びｌｅｄディスプレイの製造方法
US10622342B2 (en) * 2017-11-08 2020-04-14 Taiwan Semiconductor Manufacturing Company Ltd. Stacked LED structure and associated manufacturing method
KR101956231B1 (ko) * 2017-11-20 2019-03-08 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
TWI706554B (zh) * 2017-12-13 2020-10-01 友達光電股份有限公司 畫素陣列基板及其製造方法
US20190181122A1 (en) * 2017-12-13 2019-06-13 Innolux Corporation Electronic device and method of manufacturing the same
US10790261B2 (en) * 2018-03-12 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding through multi-shot laser reflow
US10854801B1 (en) * 2018-04-02 2020-12-01 Facebook Technologies, Llc Bonding strategies for placement of LEDs from multiple carrier substrates
US10627673B2 (en) 2018-04-06 2020-04-21 Glo Ab Light emitting diode array containing a multilayer bus electrode and method of making the same
US10707190B2 (en) * 2018-04-10 2020-07-07 Glo Ab LED backplane having planar bonding surfaces and method of making thereof
WO2019199946A1 (en) 2018-04-11 2019-10-17 Glo Ab Light emitting diodes formed on nanodisk substrates and methods of making the same
WO2019204748A1 (en) 2018-04-20 2019-10-24 Glo Ab Subpixel light emitting diodes for direct view display and methods of making the same
US10998297B1 (en) * 2018-05-15 2021-05-04 Facebook Technologies, Llc Nano-porous metal interconnect for light sources
CN110534540B (zh) * 2018-05-25 2021-12-10 群创光电股份有限公司 电子装置及其制造方法
US10770620B2 (en) 2018-06-14 2020-09-08 Glo Ab Epitaxial gallium nitride based light emitting diode and method of making thereof
TWI679627B (zh) * 2018-06-28 2019-12-11 友達光電股份有限公司 顯示裝置
JP6912730B2 (ja) * 2018-07-09 2021-08-04 日亜化学工業株式会社 発光モジュールの製造方法
WO2020046208A1 (en) * 2018-08-29 2020-03-05 Thales Solutions Asia Pte Ltd Nanostructure transfer method
JP7429094B2 (ja) * 2018-09-10 2024-02-07 東レエンジニアリング株式会社 実装基板の製造方法および実装基板
CN110911285B (zh) * 2018-09-14 2021-07-27 东莞市中麒光电技术有限公司 一种led芯片固定于背板的方法
US10964867B2 (en) 2018-10-08 2021-03-30 Facebook Technologies, Llc Using underfill or flux to promote placing and parallel bonding of light emitting diodes
US10741523B2 (en) * 2018-10-11 2020-08-11 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
CN111129235B (zh) * 2018-10-31 2021-10-22 成都辰显光电有限公司 一种微元件的批量转移方法
US10840407B2 (en) 2018-11-14 2020-11-17 Innolux Corporation Electronic device and method for manufacturing the same
TWI676286B (zh) * 2018-12-05 2019-11-01 英屬開曼群島商錼創科技股份有限公司 微型發光二極體顯示裝置及其製作方法
US11127720B2 (en) 2019-01-21 2021-09-21 Nanosys, Inc. Pixel repair method for a direct view display device
TWI734963B (zh) * 2019-02-21 2021-08-01 友達光電股份有限公司 顯示面板及其製造方法
US11430830B2 (en) 2019-04-05 2022-08-30 Nanosys, Inc. White light emitting diode (LED) and method of repairing light emitting device using same
US11246251B2 (en) 2019-05-02 2022-02-08 Seagate Technology Llc Micro-component transfer systems, methods, and devices
US11374149B2 (en) 2019-05-09 2022-06-28 Samsung Electronics Co., Ltd. Method of manufacturing display device and source substrate structure
US10923378B2 (en) 2019-05-13 2021-02-16 Seagate Technology Llc Micro-component batch transfer systems, methods, and devices
WO2020242053A1 (en) 2019-05-28 2020-12-03 Samsung Electronics Co., Ltd. Display apparatus, source substrate structure, driving substrate structure, and method of manufacturing display apparatus
KR102646084B1 (ko) 2019-05-30 2024-03-12 나노시스, 인크. 포지티브 포토레지스트 절연 스페이서 및 도전성 측벽 접촉부를 포함하는 발광 다이오드 디바이스 및 이의 제조 방법
CN110153564A (zh) * 2019-06-13 2019-08-23 武汉海创电子股份有限公司 传感器外壳插芯的打标预处理自动化装置及使用方法
JP7368965B2 (ja) * 2019-07-10 2023-10-25 株式会社ジャパンディスプレイ Ｌｅｄモジュール及びｌｅｄモジュールを含む表示装置
KR20190092330A (ko) * 2019-07-19 2019-08-07 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
KR20210023375A (ko) * 2019-08-23 2021-03-04 삼성전자주식회사 레이저 전사 장치 및 이를 이용한 전사 방법
JP7349294B2 (ja) 2019-08-29 2023-09-22 株式会社ジャパンディスプレイ Ｌｅｄモジュール及び表示装置
KR20210028784A (ko) * 2019-09-04 2021-03-15 삼성전자주식회사 발광 패키지 및 이를 포함하는 디스플레이 소자
TWI727428B (zh) * 2019-09-20 2021-05-11 東貝光電科技股份有限公司 微型led面板之製造方法及其微型led面板
CN110707186A (zh) * 2019-10-21 2020-01-17 深圳市华星光电半导体显示技术有限公司 Led显示面板的制备方法
CN110767646B (zh) * 2019-10-31 2021-02-09 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
US11239204B2 (en) * 2019-11-25 2022-02-01 Sandisk Technologies Llc Bonded assembly containing laterally bonded bonding pads and methods of forming the same
TW202137481A (zh) * 2019-12-11 2021-10-01 瑞典商Ｇｌｏ公司 在晶粒轉移期間的部分雷射剝離程序及由其形成之結構
US11508704B2 (en) * 2019-12-17 2022-11-22 Seoul Viosys Co., Ltd. Method of repairing light emitting device and display panel having repaired light emitting device
US11574895B2 (en) * 2019-12-19 2023-02-07 Innolux Corporation Method of manufacturing electronic device
US11594663B2 (en) 2019-12-20 2023-02-28 Nanosys, Inc. Light emitting diode device containing a micro lens array and method of making the same
JP7153183B2 (ja) * 2020-01-29 2022-10-14 日亜化学工業株式会社 発光装置の製造方法
WO2021177646A1 (ko) * 2020-03-05 2021-09-10 삼성전자주식회사 디스플레이 모듈 및 디스플레이 모듈의 제조 방법
CN115485828A (zh) * 2020-04-14 2022-12-16 维耶尔公司 倒装芯片微led及盒布置
CN111477651A (zh) * 2020-04-16 2020-07-31 广东工业大学 一种基于液晶光闸掩膜的巨量转移方法及转移装置
CN111430522A (zh) * 2020-05-09 2020-07-17 东莞市中晶半导体科技有限公司 Led芯片、led显示屏模组及制作方法
JP2023526833A (ja) * 2020-05-18 2023-06-23 ナノシス， インコーポレイテッド 直視型ディスプレイのためのサブピクセル発光ダイオードおよびその製造方法
TWI736334B (zh) 2020-06-23 2021-08-11 隆達電子股份有限公司 發光二極體
JP2022013195A (ja) 2020-07-03 2022-01-18 株式会社ジャパンディスプレイ 電子デバイス及び電子デバイスの製造方法
CN114446805A (zh) * 2020-11-04 2022-05-06 中强光电股份有限公司 电子元件的接合方法
WO2022149628A1 (ko) * 2021-01-06 2022-07-14 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
TWI770813B (zh) * 2021-02-08 2022-07-11 友達光電股份有限公司 顯示裝置及其製造方法
TWI823087B (zh) * 2021-05-05 2023-11-21 友達光電股份有限公司 巨量轉移晶片的裝置
DE102021120689A1 (de) * 2021-08-09 2023-02-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Transferverfahren für optoelektronsiche halbleiterbauelemete
FR3126546A1 (fr) * 2021-09-01 2023-03-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’un dispositif optoélectronique
US11688718B2 (en) * 2021-09-07 2023-06-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of controlling warpage during LAB
FR3128311A1 (fr) * 2021-10-15 2023-04-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d'un dispositif optoélectronique
WO2023090487A1 (ko) * 2021-11-18 2023-05-25 엘지전자 주식회사 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2023140003A1 (ja) * 2022-01-18 2023-07-27 株式会社ジャパンディスプレイ 表示装置、および表示装置の製造方法
DE102022102364A1 (de) 2022-02-01 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Vorrichtung zum transferieren und verfahren
WO2023229194A1 (ko) * 2022-05-27 2023-11-30 삼성전자주식회사 마이크로 발광 다이오드를 포함하는 디스플레이 모듈
EP4358121A1 (en) * 2022-10-18 2024-04-24 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Method and device for depositing components on a target surface of a target as well as donor plate for use therewith
CN115831041B (zh) * 2023-01-09 2023-04-18 北京数字光芯集成电路设计有限公司 一种阶梯式线阵MicroLED、扫描装置及扫描方法
CN117542292B (zh) * 2024-01-10 2024-04-02 长春希龙显示技术有限公司 一种具有左右视角颜色一致性显示模组及其加工方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283438A (ja) * 1994-04-08 1995-10-27 Nichia Chem Ind Ltd Ｌｅｄディスプレイ
JPH08213419A (ja) * 1994-10-27 1996-08-20 Internatl Business Mach Corp <Ibm> 無線周波数識別タグの作成方法
JP2010251359A (ja) * 2009-04-10 2010-11-04 Sony Corp 素子の移載方法
US20110151602A1 (en) * 2009-12-18 2011-06-23 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
JP2012506567A (ja) * 2008-10-23 2012-03-15 ケンブリッジ ディスプレイ テクノロジー リミテッド 光センサアレイ

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617385A (en) * 1979-07-20 1981-02-19 Tokyo Shibaura Electric Co Production of display device
JPS5617384A (en) * 1979-07-20 1981-02-19 Tokyo Shibaura Electric Co Production of display device
JPH0691285B2 (ja) * 1989-03-10 1994-11-14 三洋電機株式会社 フルカラー発光装置
JP3649748B2 (ja) * 1993-03-22 2005-05-18 三洋電機株式会社 発光ダイオードランプ
JP2879773B2 (ja) * 1993-05-31 1999-04-05 京セラ株式会社 画像装置及びその製造方法
US5477082A (en) 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
JP3348528B2 (ja) * 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
JPH10229221A (ja) 1997-02-17 1998-08-25 Kouha:Kk 発光ダイオード表示装置およびそれを利用した画像表示装置
JP3393483B2 (ja) * 1997-06-09 2003-04-07 Ｎｅｃ化合物デバイス株式会社 光半導体モジュール及びその製造方法
JP2000268387A (ja) * 1999-03-17 2000-09-29 Matsushita Electric Ind Co Ltd 半導体光源モジュールの製造方法及び半導体光源モジュール
JP3588285B2 (ja) * 1999-09-29 2004-11-10 三洋電機株式会社 半導体素子の製造方法
JP4491948B2 (ja) * 2000-10-06 2010-06-30 ソニー株式会社 素子実装方法および画像表示装置の製造方法
JP4538951B2 (ja) * 2000-12-15 2010-09-08 ソニー株式会社 素子の選択転写方法、画像表示装置の製造方法及び液晶表示装置の製造方法
JP2002198569A (ja) * 2000-12-26 2002-07-12 Sony Corp 素子の転写方法、半導体装置、及び画像表示装置
JP4817522B2 (ja) * 2001-04-06 2011-11-16 三洋電機株式会社 窒化物系半導体層素子および窒化物系半導体の形成方法
US7211833B2 (en) 2001-07-23 2007-05-01 Cree, Inc. Light emitting diodes including barrier layers/sublayers
US6814832B2 (en) 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP3876711B2 (ja) * 2001-12-26 2007-02-07 ソニー株式会社 表示装置及び表示装置の製造方法
JP2003209346A (ja) * 2002-01-16 2003-07-25 Sony Corp 部品の実装方法及び電子装置
US7223672B2 (en) 2002-04-24 2007-05-29 E Ink Corporation Processes for forming backplanes for electro-optic displays
US6871982B2 (en) 2003-01-24 2005-03-29 Digital Optics International Corporation High-density illumination system
US7858408B2 (en) * 2004-11-15 2010-12-28 Koninklijke Philips Electronics N.V. LED with phosphor tile and overmolded phosphor in lens
JP4617846B2 (ja) * 2004-11-19 2011-01-26 ソニー株式会社 半導体発光装置、その製造方法、及び画像表示装置の製造方法
DE112005002889B4 (de) * 2004-12-14 2015-07-23 Seoul Viosys Co., Ltd. Licht emittierendes Bauelement mit einer Mehrzahl Licht emittierender Zellen und Baugruppen-Montage desselben
KR101106148B1 (ko) 2004-12-14 2012-01-20 서울옵토디바이스주식회사 발광 소자
TWI244228B (en) * 2005-02-03 2005-11-21 United Epitaxy Co Ltd Light emitting device and manufacture method thereof
JP4679268B2 (ja) * 2005-06-29 2011-04-27 シーアイ化成株式会社 発光ダイオード複合素子
KR100632004B1 (ko) * 2005-08-12 2006-10-09 삼성전기주식회사 질화물 단결정 기판 제조방법 및 질화물 반도체 발광소자 제조방법
WO2007023911A1 (ja) 2005-08-25 2007-03-01 Tohoku Techno Arch Co., Ltd. 半導体基板製造方法
JP2008053408A (ja) * 2006-08-24 2008-03-06 Misuzu Kogyo:Kk Ｌｅｄモジュールアレイのマウント方法
US8278190B2 (en) * 2007-05-30 2012-10-02 Luminus Devices, Inc. Methods of forming light-emitting structures
JP4479827B2 (ja) * 2008-05-12 2010-06-09 ソニー株式会社 発光ダイオード表示装置及びその製造方法
US9147812B2 (en) 2008-06-24 2015-09-29 Cree, Inc. Methods of assembly for a semiconductor light emitting device package
DE102008036467A1 (de) 2008-08-05 2010-02-11 Fresenius Medical Care Deutschland Gmbh Verfahren zur Herstellung eines Verbundteils durch Durchstrahllaserschweißen
DE102008050573A1 (de) * 2008-10-06 2010-04-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
JP5565768B2 (ja) * 2009-10-23 2014-08-06 独立行政法人日本原子力研究開発機構 基板加工方法および半導体装置の製造方法
KR101192181B1 (ko) * 2010-03-31 2012-10-17 (주)포인트엔지니어링 광 소자 디바이스 및 그 제조 방법
JP2012089578A (ja) * 2010-10-15 2012-05-10 Sanyo Electric Co Ltd 半導体レーザ装置の製造方法、半導体レーザ装置および光装置
CN102903804B (zh) * 2011-07-25 2015-12-16 财团法人工业技术研究院 发光元件的转移方法以及发光元件阵列
JP6035714B2 (ja) * 2011-08-17 2016-11-30 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
BR112014011807A2 (pt) 2011-11-18 2017-05-16 Luxvue Tech Corp método para a formação de uma estrutura de micro led e um conjunto de estruturas de microled com uma camada isolante de maneira elétrica
CN102543987A (zh) 2012-02-07 2012-07-04 达亮电子（苏州）有限公司 固态发光组件
US9281451B2 (en) 2012-02-17 2016-03-08 Industrial Technology Research Institute Light emitting element and fabricating method thereof
KR20130097948A (ko) 2012-02-27 2013-09-04 삼성전자주식회사 투명 발광소자 패키지 및 그 제조방법
JP2013211443A (ja) 2012-03-30 2013-10-10 Toyohashi Univ Of Technology 発光装置の製造方法
CN102637681B (zh) * 2012-04-28 2014-07-30 厦门市三安光电科技有限公司 垂直式发光器件及其制作方法
US9136442B2 (en) 2013-01-25 2015-09-15 Tsmc Solid State Lighting Ltd. Multi-vertical LED packaging structure
JP6188408B2 (ja) * 2013-05-07 2017-08-30 三菱電機株式会社 Ｌｅｄ表示素子および映像表示装置
US9318464B2 (en) * 2013-05-21 2016-04-19 Advanced Micro Devices, Inc. Variable temperature solders for multi-chip module packaging and repackaging
JP6166954B2 (ja) * 2013-05-24 2017-07-19 スタンレー電気株式会社 半導体発光素子アレイおよび半導体発光素子アレイの製造方法
TWI661578B (zh) 2013-06-20 2019-06-01 晶元光電股份有限公司 發光裝置及發光陣列
US9636783B2 (en) 2014-04-30 2017-05-02 International Business Machines Corporation Method and apparatus for laser dicing of wafers
US10910350B2 (en) 2014-05-24 2021-02-02 Hiphoton Co., Ltd. Structure of a semiconductor array
TWI589031B (zh) 2014-10-20 2017-06-21 Playnitride Inc Light-emitting device transfer method
EP3235347B1 (en) 2014-12-19 2020-05-13 Glo Ab Method of making a light emitting diode array on a backplane
JP2019511838A (ja) * 2016-04-04 2019-04-25 グロ アーベーＧｌｏ Ａｂ ダイ移送用のバックプレーン通過レーザ照射
WO2017180693A1 (en) 2016-04-15 2017-10-19 Glo Ab Method of forming an array of a multi-device unit cell

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283438A (ja) * 1994-04-08 1995-10-27 Nichia Chem Ind Ltd Ｌｅｄディスプレイ
JPH08213419A (ja) * 1994-10-27 1996-08-20 Internatl Business Mach Corp <Ibm> 無線周波数識別タグの作成方法
JP2012506567A (ja) * 2008-10-23 2012-03-15 ケンブリッジ ディスプレイ テクノロジー リミテッド 光センサアレイ
JP2010251359A (ja) * 2009-04-10 2010-11-04 Sony Corp 素子の移載方法
US20110151602A1 (en) * 2009-12-18 2011-06-23 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200111828A (ko) * 2017-06-12 2020-09-29 유니카르타, 인크. 개별 부품들의 기판 상으로의 병렬적 조립
US11804397B2 (en) 2017-06-12 2023-10-31 Kulicke & Soffa Netherlands B.V. Parallel assembly of discrete components onto a substrate
WO2019059628A1 (ko) * 2017-09-19 2019-03-28 엘지이노텍 주식회사 반도체 모듈 및 이를 포함하는 표시 장치
KR20190032064A (ko) * 2017-09-19 2019-03-27 엘지이노텍 주식회사 반도체 모듈 및 이를 포함하는 표시 장치
US11158668B2 (en) 2017-09-19 2021-10-26 Lg Innotek Co., Ltd. Semiconductor module and display device including same
KR20190037177A (ko) * 2017-09-28 2019-04-05 시바우라 메카트로닉스 가부시끼가이샤 소자 실장 장치, 소자 실장 방법 및 소자 실장 기판 제조 방법
US10707393B2 (en) 2017-12-14 2020-07-07 Samsung Electronics Co., Ltd. Light emitting device package including light emitting devices, light-transmissive substrate, and eutectic bonding layer interposed therebetween and display device using the same
WO2019124893A1 (ko) * 2017-12-21 2019-06-27 주식회사 루멘스 트랜스퍼 프린팅을 이용한 엘이디 모듈 제조방법
KR20190091836A (ko) * 2018-01-29 2019-08-07 삼성전자주식회사 Led 패널 및 led 패널의 제조 방법
WO2020149571A1 (ko) * 2019-01-15 2020-07-23 주식회사 세미콘라이트 반도체 발광소자의 이송방법
KR102121407B1 (ko) * 2019-01-15 2020-06-29 주식회사 세미콘라이트 반도체 발광소자의 이송방법
KR20210077599A (ko) * 2019-12-17 2021-06-25 시바우라 메카트로닉스 가부시끼가이샤 소자 실장 장치
KR20210133398A (ko) * 2020-04-29 2021-11-08 최지훈 마이크로 엘이디 제조시스템 및 마이크로 엘이디 제조방법
KR20220078542A (ko) * 2020-04-29 2022-06-10 최지훈 마이크로 엘이디 제조시스템 및 마이크로 엘이디 제조방법

Also Published As

Publication number Publication date
JP2020004978A (ja) 2020-01-09
JP2018508972A (ja) 2018-03-29
EP3235347B1 (en) 2020-05-13
WO2016100657A3 (en) 2016-08-11
KR102200058B1 (ko) 2021-01-08
CN111081688A (zh) 2020-04-28
US20180366450A1 (en) 2018-12-20
EP3235347A4 (en) 2018-04-11
KR20190116574A (ko) 2019-10-14
WO2016100657A2 (en) 2016-06-23
US20170373046A1 (en) 2017-12-28
WO2016100662A1 (en) 2016-06-23
EP3235347A2 (en) 2017-10-25
KR102399346B1 (ko) 2022-05-18
CN117476624A (zh) 2024-01-30
JP6892481B2 (ja) 2021-06-23
CN111081688B (zh) 2023-11-14
EP3235014B1 (en) 2020-07-15
CN107210293B (zh) 2019-12-17
EP3235014A4 (en) 2018-10-31
CN107210351B (zh) 2021-01-08
US10304810B2 (en) 2019-05-28
CN107210351A (zh) 2017-09-26
KR102032158B1 (ko) 2019-10-15
KR20170095914A (ko) 2017-08-23
JP2018508971A (ja) 2018-03-29
CN107210293A (zh) 2017-09-26
JP6823893B2 (ja) 2021-02-03
EP3235014A1 (en) 2017-10-25
US10177123B2 (en) 2019-01-08
JP2020198437A (ja) 2020-12-10

Similar Documents

Publication Publication Date Title
KR102032158B1 (ko) 백플레인 상의 발광 다이오드 어레이 및 그의 제조 방법
US10229899B2 (en) Laser lift-off on isolated III-nitride light islands for inter-substrate LED transfer
KR102335714B1 (ko) 발광 다이오드, 디스플레이 소자 및 직시형 디스플레이 소자
US10276764B2 (en) Micro-lensed light emitting device
JP7312772B2 (ja) エピタキシャル窒化ガリウムベース発光ダイオード、および、その製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right