KR20210028784A - 발광 패키지 및 이를 포함하는 디스플레이 소자 - Google Patents

발광 패키지 및 이를 포함하는 디스플레이 소자 Download PDF

Info

Publication number
KR20210028784A
KR20210028784A KR1020190109504A KR20190109504A KR20210028784A KR 20210028784 A KR20210028784 A KR 20210028784A KR 1020190109504 A KR1020190109504 A KR 1020190109504A KR 20190109504 A KR20190109504 A KR 20190109504A KR 20210028784 A KR20210028784 A KR 20210028784A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting chip
substrate
chip
light
Prior art date
Application number
KR1020190109504A
Other languages
English (en)
Inventor
편인준
곽창훈
김문섭
김상수
하명선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190109504A priority Critical patent/KR20210028784A/ko
Priority to US16/862,648 priority patent/US11195822B2/en
Publication of KR20210028784A publication Critical patent/KR20210028784A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Abstract

본 발명의 실시예들에 따른 발광 패키지는 픽셀 영역들을 갖는 기판; 상기 기판의 각각의 픽셀 영역들 상에 제공된 제1 발광 칩, 제2 발광 칩, 및 제3 발광칩; 상기 기판의 상면 상에 제공되고, 상기 제1 발광칩, 상기 제2 발광칩, 및 상기 제3 발광칩을 덮는 몰딩막을 포함하고,상기 제1 발광칩, 상기 제2 발광칩, 및 상기 제3 발광칩은 서로 다른 색의 빛들을 방출하도록 구성되고, 각각의 상기 픽셀 영역들에서, 상기 제1 발광칩, 상기 제2 발광칩, 및 상기 제3 발광칩은 제1 방향을 따라 배열되고, 상기 제2 발광칩은 상기 제1 발광칩 및 상기 제3 발광칩 사이에 개재되고, 상기 제1 발광칩과 상기 몰딩막의 상면 사이의 최소 간격은 상기 제2 발광칩과 상기 몰딩막의 상면 사이의 최소 간격과 다르거나 상기 제1 발광칩과 상기 몰딩막의 측면 사이의 최소 간격은 상기 제2 발광칩과 상기 몰딩막의 상기 측면 사이의 최소 간격과 다를 수 있다.

Description

발광 패키지 및 이를 포함하는 디스플레이 소자{Light emitting package and display device including the same}
본 발명은 발광 패키지에 관한 것으로, 보다 상세하게는 복수의 픽셀 영역들을 갖는 발광 패키지에 관한 것이다.
발광다이오드(Light emitting diode)와 같은 발광 소자는 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자이다. 발광 다이오드에서, 접합된 반도체의 전자와 정공이 재결합하며 발생하는 에너지를 광으로 변환하여 방출한다. 발광 패키지는 발광 소자를 전자 제품에 적합한 형태로 구현한 것이다. 통상적으로 반도체 패키지는 인쇄회로기판 상에 발광 소자를 실장하고 본딩 와이어를 이용하여 이들을 전기적으로 연결하는 것이 일반적이다. 최근, 발광 패키지에서 콘트라스트 개선에 대한 요구가 증가되고 있다.
본 발명이 해결하고자 하는 일 과제는 색 온도 편차가 개선된 발광 패키지를 제공하는 것에 있다.
본 발명이 해결하고자 하는 다른 과제는 향상된 콘트라스트 특성을 갖는 발광 패키지를 제공하는 것에 있다.
본 발명은 발광 패키지 및 이를 포함하는 디스플레이 소자에 관한 것이다. 본 발명의 실시예들에 따르면, 발광 패키지는 픽셀 영역들을 갖는 기판; 상기 기판의 각각의 픽셀 영역들 상에 제공된 제1 발광 칩, 제2 발광 칩, 및 제3 발광칩; 상기 기판의 상면 상에 제공되고, 상기 제1 발광칩, 상기 제2 발광칩, 및 상기 제3 발광칩을 덮는 몰딩막을 포함하고,상기 제1 발광칩, 상기 제2 발광칩, 및 상기 제3 발광칩은 서로 다른 색의 빛들을 방출하도록 구성되고, 각각의 상기 픽셀 영역들에서, 상기 제1 발광칩, 상기 제2 발광칩, 및 상기 제3 발광칩은 제1 방향을 따라 배열되고, 상기 제2 발광칩은 상기 제1 발광칩 및 상기 제3 발광칩 사이에 개재되고, 상기 제1 발광칩과 상기 몰딩막의 상면 사이의 최소 간격은 상기 제2 발광칩과 상기 몰딩막의 상면 사이의 최소 간격과 다르거나 상기 제1 발광칩과 상기 몰딩막의 측면 사이의 최소 간격은 상기 제2 발광칩과 상기 몰딩막의 상기 측면 사이의 최소 간격과 다르고, 상기 몰딩막의 상기 측면은 평면적 관점에서 제2 방향과 교차하고, 상기 제2 방향은 기판의 상기 상면에 나란하되, 제1 방향과 교차할 수 있다.
본 발명의 실시예들에 따르면, 발광 패키지는 픽셀 영역들을 갖는 기판; 상기 기판의 픽셀 영역들에 각각 제공된 발광칩 그룹들, 상기 발광칩 그룹들 각각은 서로 이격 배치된 제1 발광칩, 제2 발광칩, 및 제3 발광칩을 포함하고; 상기 기판과 상기 제1 발광칩 사이, 상기 기판과 상기 제2 발광칩 사이, 및 상기 기판과 상기 제3 발광칩 사이에 각각 개재된 연결 단자들; 및 상기 기판의 상면 상에서 상기 제1 발광칩, 상기 제2 발광칩, 및 상기 제3 발광칩을 덮는 몰딩막을 포함하고, 상기 몰딩막은 그 상면 상에 제공된 그루브를 갖고, 상기 제1 발광칩, 상기 제2 발광칩, 및 상기 제3 발광칩은 서로 다른 색의 빛들을 방출하고, 각각의 상기 발광칩 그룹들에서, 상기 제1 발광칩, 상기 제2 발광칩, 및 상기 제3 발광칩은 제1 방향을 따라 배열되고, 상기 제1 방향은 상기 기판의 상기 상면과 나란하고, 상기 몰딩막의 상기 상면과 상기 제1 발광칩 사이의 최소 거리는 상기 몰딩막의 상기 상면과 상기 제2 발광칩 사이의 최소 거리와 다르거나 상기 몰딩막의 측면과 상기 제1 발광칩 사이의 최소 거리는 상기 몰딩막의 측면과 상기 제2 발광칩 사이의 최소 거리와 다르고, 상기 몰딩막의 상기 측면은 제2 방향과 수직하고, 상기 몰딩막의 상기 상면은 제3 방향과 수직하고, 상기 제2 방향은 상기 기판의 상기 상면과 나란하되, 상기 제1 방향과 교차할 수 있다. 상기 제3 방향은 상기 기판의 상기 상면과 교차할 수 있다.
본 발명의 실시예들에 따르면, 디스플레이 소자는 보드; 및 상기 보드의 상면 상에 실장된 복수의 발광 패키지들을 포함하고, 상기 복수의 발광 패키지들 각각은: 픽셀 영역들을 갖는 기판; 상기 기판의 상면 상에서 각각의 픽셀 영역들에 제공된 제1 발광칩, 제2 발광칩, 및 제3 발광칩; 및 상기 기판의 상면 상에 제공되고, 상기 제1 발광칩, 상기 제2 발광칩, 및 상기 제3 발광칩을 덮는 몰딩막을 더 포함할 수 있다. 상기 제1 발광칩, 상기 제2 발광칩, 및 상기 제3 발광칩은 서로 다른 색의 빛들을 방출하고, 각각의 상기 발광 패키지들에서, 상기 제1 발광칩, 상기 제2 발광칩, 및 상기 제3 발광칩은 제1 방향을 따라 배열되고, 상기 제1 방향은 상기 기판의 상기 상면과 나란할 수 있다. 상기 몰딩막의 상기 상면과 상기 제1 발광칩 사이의 최소 거리는 상기 몰딩막의 상기 상면과 상기 제2 발광칩 사이의 최소 거리와 다르거나 상기 몰딩막의 측면과 상기 제1 발광칩 사이의 최소 거리는 상기 몰딩막의 측면과 상기 제2 발광칩 사이의 최소 거리와 다르고, 상기 몰딩막의 상기 측면은 제2 방향과 수직하고, 상기 몰딩막의 상기 상면은 제3 방향과 수직하고, 상기 제2 방향은 상기 기판의 상기 상면과 나란하되, 상기 제1 방향과 교차하고, 상기 제3 방향은 상기 기판의 상기 상면과 교차할 수 있다.
본 발명에 따르면, 제1 발광칩, 제2 발광칩, 및 제3 발광칩이 각각의 픽셀 영역들에 제공될 수 있다. 제1 발광칩과 몰딩막의 상면 사이의 최소 간격은 상기 제2 발광칩과 몰딩막의 상면 사이의 최소 간격과 다르거나 제1 발광칩과 몰딩막의 측면 사이의 최소 간격은 상기 제2 발광칩과 상기 몰딩막의 상기 측면 사이의 최소 간격과 다를 수 있다. 시야각에 따른 발광 패키지의 색 온도가 보다 균일해질 수 있다.
그루브가 몰딩막의 상면 상에 제공될 수 있다. 디스플레이 소자에 의해 반사되는 빛은 균일한 콘트라스트를 나타낼 수 있다.
도 1a는 실시예들에 발광 패키지를 도시한 평면도이다.
도 1b는 도 1a의 Ⅰ-Ⅰ'선을 따라 자른 단면이다.
도 1c는 도 1a의 Ⅱ-Ⅱ'선을 따라 자른 단면이다.
도 1d는 도 1a의 Ⅲ-Ⅲ'선을 따라 자른 단면이다.
도 2a 내지 도 2d는 각각 실시예들에 따른 제2 그루브의 단면을 설명하기 위한 도면들이다.
도 3은 실시예들에 따른 발광 패키지를 도시한 평면도이다.
도 4는 실시예들에 따른 발광 패키지를 설명하기 위한 도면이다.
도 5a는 실시예들에 발광 패키지를 도시한 평면도이다.
도 5b는 도 5a의 Ⅰ-Ⅰ'선을 따라 자른 단면이다.
도 5c는 도 5a의 Ⅴ-Ⅴ'선을 따라 자른 단면이다.
도 5d는 도 5a의 Ⅵ-Ⅵ'선을 따라 자른 단면이다.
도 5e는 도 5a의 Ⅶ-Ⅶ'선을 따라 자른 단면이다.
도 6a는 실시예들에 따른 디스플레이 소자를 도시한 평면도이다.
도 6b는 도 6a의 B 영역을 확대 도시한 도면이다.
도 6c는 도 6b의 Ⅳ-Ⅳ'선을 따라 자른 단면이다.
도 7a는 실시예들에 따른 디스플레이 소자를 도시한 평면도이다.
도 7b는 도 7a의 Ⅳ''-Ⅳ'''선을 따라 자른 단면이다.
도 7c는 도 7a의 Ⅵ''-Ⅵ'''선을 따라 자른 단면이다.
도 7d는 도 7a의 Ⅶ''-Ⅶ'''선을 따라 자른 단면이다.
본 명세서에서, 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다. 이하, 본 발명의 개념에 따른 발광 패키지 및 이를 포함하는 디스플레이 소자를 설명한다.
도 1a는 실시예들에 발광 패키지를 도시한 평면도이다. 도 1b는 도 1a의 Ⅰ-Ⅰ'선을 따라 자른 단면이다. 도 1c는 도 1a의 Ⅱ-Ⅱ'선을 따라 자른 단면이다. 도 1d는 도 1a의 Ⅲ-Ⅲ'선을 따라 자른 단면이다.
도 1a, 도 1b, 도 1c 및 도 1d를 참조하면, 발광 패키지(1)는 기판(100), 발광칩들(210, 220, 230), 및 몰딩막(300)을 포함할 수 있다. 기판(100)은 일 예로, 인쇄회로기판(PCB)을 포함할 수 있다. 기판(100)은 평면적 관점에서 복수의 픽셀 영역들(PX)을 가질 수 있다. 기판(100)의 픽셀 영역들(PX)은 행 방향 및 열 방향을 따라 배열된 픽셀 어레이를 이룰 수 있다. 픽셀 영역들(PX)의 열들은 제1 방향(D1)과 나란하고, 픽셀 영역들(PX)의 행들은 제2 방향(D2)과 나란할 수 있다. 본 명세서에서, 제1 방향(D1)은 기판(100)의 상면(100a)에 평행한 방향으로 정의될 수 있다. 제2 방향(D2)은 기판(100)의 상면(100a)에 평행하되, 제1 방향(D1)과 교차할 수 있다. 제3 방향(D3)은 기판(100)의 상면(100a)과 교차할 수 있다. 예를 들어, 제3 방향(D3)은 제1 방향(D1) 및 제2 방향(D2)과 실질적으로 수직할 수 있다. 픽셀 영역들(PX)이 2개의 행들 및 2개의 열들을 이루는 것으로 도시되었으나, 행들 및 열들의 개수는 다양하게 변형될 수 있다. 예를 들어, 픽셀 영역들(PX)은 3개의 행들 및 3개의 열들을 이룰 수 있다.
상부 패드들(110) 및 하부 패드들(120)이 도 1b 내지 도 1d와 같이 기판(100)의 상면(100a) 및 하면 상에 각각 배치될 수 있다. 배선(130)이 기판(100) 내에 제공되어, 상부 패드들(110) 및 하부 패드들(120)과 접속할 수 있다. 상부 패드들(110) 중 어느 하나는 배선(130)을 통해 하부 패드들(120) 중 어느 하나와 연결될 수 있다. 배선(130), 상부 패드들(110), 및 하부 패드들(120)은 금속과 같은 도전 물질을 포함할 수 있다. 도시되지 않았으나, 상부 보호층이 기판(100)의 상면(100a) 상에 더 배치되고, 하부 보호층이 기판(100)의 하면 상에 더 배치될 수 있다. 상부 보호층은 상부 패드들(110)을 노출시키고, 하부 보호층은 하부 패드들(120)을 노출시킬 수 있다. 상부 보호층 및 하부 보호층은 포토 솔더 레지스트 물질과 같은 절연성 물질을 포함할 수 있다.
발광칩들(210, 220, 230)이 기판(100) 상에 배치될 수 있다. 발광칩들(210, 220, 230)은 제1 발광칩(210), 제2 발광칩(220), 및 제3 발광칩(230)을 포함할 수 있다. 제1 내지 제3 발광칩들(210, 220, 230)은 기판(100)의 상면(100a) 상에 플립칩 방식으로 실장될 수 있다. 제1 내지 제3 발광칩들(210, 220, 230) 각각은 칩 단자들(250)을 가질 수 있다. 상기 칩 단자들(250)은 도전 패드들 또는 도전 패턴들일 수 있다. 칩 단자들(250)은 대응되는 발광칩들(210, 220, 230)의 하면들 상에 노출되고, 상기 대응되는 발광칩들(210, 220, 230)의 집적 회로들과 전기적으로 연결될 수 있다. 연결 단자들(150)이 기판(100) 및 제1 내지 제3 발광칩들(210, 220, 230) 사이에 각각 제공될 수 있다. 연결 단자들(150)은 칩 단자들(250) 및 상부 패드들(110)과 각각 전기적으로 연결될 수 있다. 연결 단자들(150)은 솔더, 범프, 볼 그리드 어레이, 또는 이들의 조합을 포함할 수 있다. 연결 단자들(150)은 금속과 같은 도전 물질을 포함할 수 있다. 제1 내지 제3 발광칩들(210, 220, 230)은 연결 단자들(150)을 통해 기판(100)과 전기적으로 연결될 수 있다. 본 명세서에서, 기판(100)과 전기적으로 연결된다는 것은 기판(100) 내의 배선(130)과 전기적으로 연결되는 것을 의미할 수 있다. 발광칩들(210, 220, 230)과 전기적으로 연결된다는 것은 발광칩들(210, 220, 230)의 집적 회로들과 전기적으로 연결되는 것을 의미할 수 있다.
제1 내지 제3 발광칩들(210, 220, 230)의 상면들(210a, 220a, 230a) 및 측면들은 발광면들일 수 있다. 예를 들어, 빛은 발광칩들(210, 220, 230)의 상면들(210a, 220a, 230a) 및 측면들을 통해 외부로 방출될 수 있다. 발광칩들(210, 220, 230)이 와이어 본딩 방식에 의해 실장되는 경우, 칩 단자들(250)이 발광칩들(210, 220, 230)의 상면들(210a, 220a, 230a) 상에 제공되고, 본딩 와이어들은 발광칩들(210, 220, 230)의 상면들(210a, 220a, 230a) 및 측면들 상에 제공될 수 있다. 이 경우, 본딩 와이어들에 의해 발광칩들(210, 220, 230)의 상면들(210a, 220a, 230a) 및 측면들에서 방출되는 빛이 가리워질 수 있다. 칩 단자들(250)에 의해 발광칩들(210, 220, 230)의 상면들(210a, 220a, 230a)에서 방출되는 빛이 가리워질 수 있다. 실시예들에 따르면, 칩 단자들(250)은 발광칩들(210, 220, 230)의 하면 상에 제공되고, 발광칩들(210, 220, 230)은 연결 단자들(150)을 통해 기판(100)과 전기적으로 연결될 수 있다. 연결 단자들(150)은 발광칩들(210, 220, 230)의 상면들(210a, 220a, 230a) 및 측면들 상에 제공되지 않아, 발광칩들(210, 220, 230)에서 방출되는 빛들이 양호하게 발광 패키지(1)의 외부로 방출될 수 있다. 이에 따라, 발광 패키지(1)의 광효율이 향상되고, 발광 패키지(1)에서 방출되는 빛은 균일한 휘도를 나타낼 수 있다.
발광칩들(210, 220, 230)은 발광칩 그룹들(200)을 이룰 수 있다. 발광칩 그룹들(200)은 픽셀 영역들(PX) 상에 각각 배치될 수 있다. 발광칩 그룹들(200) 각각은 제1 발광칩(210), 제2 발광칩(220), 및 제3 발광칩(230)을 포함할 수 있다. 발광 패키지(1)의 온(on) 모드의 동작 시, 제1 발광칩(210), 제2 발광칩(220), 및 제3 발광칩(230)은 서로 다른 색을 나타내도록 구성될 수 있다. 제1 발광칩(210)은 제1 파장을 갖는 제1 빛을 방출할 수 있다. 제1 빛은 제1 색의 빛에 해당할 수 있다. 제2 발광칩(220)은 제2 파장을 갖는 제2 빛을 방출할 수 있고, 제2 파장은 제1 파장과 다를 수 있다. 제2 빛은 제2 색을 가질 수 있고, 제2 색은 제1 색과 다를 수 있다. 제3 발광칩(230)은 제3 파장을 갖는 제3 빛을 방출할 수 있다. 제3 빛은 제3 색의 빛에 해당할 수 있고, 제3 색은 제1 색 및 제2 색과 다를 수 있다. 예를 들어, 제1 색, 제2 색, 및 제3 색 중에서 어느 하나는 레드, 다른 하나는 그린, 또 다른 하나는 블루일 수 있다. 일 예로, 제1 색은 레드이고, 제2 색은 그린이고, 제3 색은 블루일 수 있다. 이하, 설명의 간소화를 위해 제1 색이 레드, 제2 색이 그린, 및 제3 색이 블루인 경우에 대해 설명하나 본 발명이 이에 제약되는 것은 아니다. 예를 들어, 제1 색은 블루일 수 있다.
각각의 픽셀 영역들(PX)에서 제1 발광칩(210), 제2 발광칩(220), 및 제3 발광칩(230)은 제1 방향(D1)과 나란하게 배열될 수 있다. 각각의 픽셀 영역들(PX)에서, 제2 발광칩(220)은 제1 발광칩(210) 및 제3 발광칩(230) 사이에 배치될 수 있다. 평면적 관점에서, 제2 발광칩(220)은 각 픽셀 영역(PX)의 센터 영역과 중첩될 수 있다. 제1 발광칩(210) 및 제3 발광칩(230)은 각 픽셀 영역(PX)의 엣지 영역과 중첩될 수 있다. 각 픽셀 영역(PX)의 엣지 영역은 센터 영역의 양 측에 제공될 수 있다. 복수의 픽셀 영역들(PX)의 발광칩 그룹들(200)의 평면적 배치는 서로 동일할 수 있다. 예를 들어, 픽셀 영역들(PX) 중 어느 하나의 제1 발광칩(210), 제2 발광칩(220), 및 제3 발광칩(230)의 평면적 배치는 픽셀 영역들(PX) 중 다른 하나의 제1 발광칩(210), 제2 발광칩(220), 및 제3 발광칩(230)의 평면적 배치와 실질적으로 동일하거나 대응될 수 있다. 이에 따라, 열을 이루는 이웃한 두 픽셀 영역들(PX)에서, 픽셀 영역들(PX) 중 어느 하나의 제3 발광칩(230)은 픽셀 영역들(PX) 중 다른 하나의 제1 발광칩(210)과 이웃할 수 있다. 행을 이루는 픽셀 영역들(PX)에서, 제1 발광칩들(210)은 제2 방향(D2)과 나란한 방향으로 배열되고, 제2 발광칩들(220)은 제2 방향(D2)과 나란하게 배열되고, 제3 발광칩들(230)은 제2 방향(D2)과 나란하게 배열될 수 있다.
제1 발광칩(210), 제2 발광칩(220), 및 제3 발광칩(230)이 각각의 픽셀 영역들(PX)에 제공되므로, 발광 패키지(1)의 온(on) 모드의 동작 시, 각각의 픽셀 영역들(PX)은 제1 빛, 제2 빛, 및 제3 빛의 혼합 빛을 방출할 수 있다. 상기 혼합 빛은 백색광일 수 있다. 발광 패키지(1)는 특정한 색상(예를 들어, 백색광) 및 특정한 색 온도의 빛을 방출할 것이 요구될 수 있다. 더불어, 발광 패키지(1)에서 방출되는 빛의 색 온도는 시야각이 변화하더라도 실질적으로 동일할 것이 요구될 수 있다.
발광 패키지(1)에서 방출되는 빛의 색 온도는 일 예로, 제1 내지 제3 발광칩들(210, 220, 230)에 인가되는 전류의 조절에 의해 제어될 수 있다. 예를 들어, 제1 발광칩(210)에 인가되는 전류는 제2 발광칩(220) 및 제3 발광칩(230)에 인가되는 전류와 다를 수 있다. 제2 발광칩(220)에 인가되는 전류는 제3 발광칩(230)에 인가되는 전류와 다를 수 있다. 그러나, 발광칩들(210, 220, 230)에 인가되는 전류의 조절에 의해서만 발광 패키지(1)에서 방출되는 빛의 혼합색이 조절되는 경우, 발광 패키지(1)에서 방출되는 빛의 색 온도는 시야각에 따라 다를 수 있다. 예를 들어, 발광 패키지(1)에서 방출되는 빛의 색 온도는 발광 패키지(1)의 측면에서 방출되는 빛의 색 온도와 다를 수 있다. 일 예로, 발광 패키지(1)의 측면에서 방출되는 빛의 색 온도는 푸르스름한 화이트(blueish white)이나, 발광 패키지(1)의 상면에서 방출되는 빛의 색 온도는 푸르스름한 화이트가 아닐 수 있다. 발광 패키지(1)의 상면은 후술할 몰딩막(300)의 상면(300a)에 해당할 수 있다.
실시예들에 따르면, 제1 내지 제3 발광칩들(210, 220, 230)의 상면들(210a, 220a, 230a)의 레벨을 조절하여, 시야각에 따른 발광 패키지(1)에서 방출되는 빛의 색 온도가 제어될 수 있다. 예를 들어, 발광칩들(210, 220, 230)의 높이들(H1, H2, H3)을 조절될 수 있다. 발광칩들(210, 220, 230)의 높이들(H1, H2, H3)는 기판(100)의 상면(100a)으로부터 해당되는 발광칩들(210, 220, 230)의 상면들(210a, 220a, 230a) 사이의 간격을 의미할 수 있다.
제1 발광칩(210)의 상면(210a)은 제2 발광칩(220)의 상면(220a)과 다른 레벨에 제공될 수 있다. 구체적으로, 제1 발광칩(210)의 상면(210a)은 제2 발광칩(220)의 상면(220a)보다 낮은 레벨에 제공될 수 있다. 제1 발광칩(210)의 높이(H1)는 제2 발광칩(220)의 높이(H2)와 다를 수 있다. 제1 발광칩(210)의 높이(H1)는 제2 발광칩(220)의 높이(H2)보다 작을 수 있다. 이에 따라, 제1 발광칩(210)과 몰딩막(300)의 상면(300a) 사이의 최소 간격(A11)은 제2 발광칩(220)과 몰딩막(300)의 상면(300a) 사이의 최소 간격(A12)과 다를 수 있다. 몰딩막(300)의 상면(300a)는 제3 방향(D3)와 교차할 수 있다. 제1 발광칩(210)과 몰딩막(300)의 상면(300a) 사이의 최소 간격(A11)은 제1 발광칩(210)의 상면(210a)과 몰딩막(300)의 상면(300a) 사이의 최소 간격에 해당할 수 있다. 제2 발광칩(220)과 몰딩막(300)의 상면(300a) 사이의 최소 간격(A12)은 제2 발광칩(220)의 상면(220a)과 몰딩막(300)의 상면(300a) 사이의 최소 간격에 해당할 수 있다. 제1 발광칩(210)의 상면(210a)은 제3 발광칩(230)의 상면(230a)과 다른 레벨에 제공될 수 있다. 예를 들어, 제1 발광칩(210)의 상면(210a)은 제3 발광칩(230)의 상면(230a)보다 낮은 레벨에 제공될 수 있다. 제1 발광칩(210)의 높이(H1)는 제3 발광칩(230)의 높이(H3)와 다를 수 있다. 제1 발광칩(210)의 높이(H1)는 제3 발광칩(230)의 높이(H3)보다 작을 수 있다. 제3 발광칩(230)과 몰딩막(300)의 상면(300a) 사이의 최소 간격(A13)은 제1 발광칩(210)과 몰딩막(300)의 상면(300a) 사이의 최소 간격(A11)과 다를 수 있다. 제3 발광칩(230)과 몰딩막(300)의 상면(300a) 사이의 최소 간격(A13)은 제3 발광칩(230)의 상면(230a)과 몰딩막(300)의 상면(300a) 사이의 최소 간격에 해당할 수 있다.제2 발광칩(220)의 상면(220a)은 제3 발광칩(230)의 상면(230a)과 실질적으로 동일한 레벨에 제공될 수 있다. 제2 발광칩(220)의 높이(H2)는 제3 발광칩(230)의 높이(H3)와 실질적으로 동일할 수 있다. 본 명세서에서 어떤 두 구성 요소들의 높이 또는 평면적이 동일하다는 것은 공정상 발생할 수 있는 오차로 인한 차이를 포함할 수 있다. 본 명세서에서 어떤 구성 요소들 사이의 최소 간격들이 동일하다는 것은 공정상 발생할 수 있는 오차로 인한 차이를 포함할 수 있다.
제1 발광칩(210)에서 방출되는 제1 빛이 레드 색인 경우, 제1 발광칩(210)의 상면(210a)의 레벨이 감소함에 따라, 시야각에 따른 발광 패키지(1)의 색 온도의 차이가 감소될 수 있다. 구체적으로, 제1 발광칩(210)의 상면(210a)이 낮은 레벨에 제공되고, 제1 발광칩(210)에 인가되는 전류의 세기가 증가함에 따라, 제1 발광칩(210)의 측면에서 방출되는 제1 빛의 휘도가 증가될 수 있다. 이에 따라, 발광 패키지(1)의 측면에서 방출되는 백색광이 푸르스름한 화이트(blueish white)로 나타나는 현상이 개선될 수 있다. 발광 패키지(1)의 측면에서 방출되는 백색광의 색 온도는 발광 패키지(1)의 상면에서 방출되는 백색광의 색 온도와 실질적으로 동일할 수 있다. 이에 따라, 시야각이 변화하더라도, 발광 패키지(1)에서 방출되는 빛의 색 온도는 실질적으로 동일할 수 있다.
제1 발광칩(210)의 평면적은 제2 발광칩(220)의 평면적 및 제3 발광칩(230)의 평면적과 실질적으로 동일할 수 있다. 제2 발광칩(220)의 평면적은 제3 발광칩(230)의 평면적과 실질적으로 동일할 수 있다. 다른 예로, 제1 발광칩(210)의 평면적은 제2 발광칩(220)의 평면적 또는 제3 발광칩(230)의 평면적과 다를 수 있다. 본 명세서에서, 어떤 구성 요소의 평면적은 상기 구성 요소의 상면의 면적을 의미할 수 있다.
몰딩막(300)이 기판(100)의 상면(100a) 상에 제공되어, 제1 발광칩(210), 제2 발광칩(220), 및 제3 발광칩(230)을 덮을 수 있다. 몰딩막(300)은 기판(100)의 복수의 픽셀 영역들(PX) 상에 제공될 수 있다. 몰딩막(300)은 실리콘계 절연 물질 또는 에폭시계 절연성 폴리머를 포함할 수 있다. 몰딩막(300)은 첨가제를 더 포함할 수 있다. 몰딩막(300)은 제1 내지 제3 발광칩들(210, 220, 230)에서 방출되는 빛들에 대해 0.1% 내지 95%의 투과도를 가질 수 있다.
몰딩막(300)의 상면(300a) 상에 그루브(groove)(310, 320)가 제공될 수 있다. 그루브(310, 320)는 제1 그루브(310) 및 제2 그루브(320)를 포함할 수 있다. 도 1a와 같이 제1 그루브(310)는 제1 방향(D1)과 나란한 방향으로 연장될 수 있다. 제2 그루브(320)는 제2 방향(D2)과 나란한 방향으로 연장될 수 있다. 제2 그루브(320)는 제1 그루브(310)와 연결될 수 있다. 제1 그루브(310) 및 제2 그루브(320) 각각은 픽셀 영역들(PX) 중 인접한 두 개 사이에 제공될 수 있다. 제1 그루브(310) 및 제2 그루브(320)는 몰딩막(300) 내에서 픽셀 영역들(PX)을 정의하는 역할을 할 수 있다. 제1 그루브(310) 및 제2 그루브(320)에 의해 이웃한 두 픽셀 영역들(PX)에서 방출되는 빛들이 서로 분리될 수 있다. 이에 따라, 발광 패키지(1)의 각각의 픽셀 영역들(PX)에서 방출되는 빛이 보다 선명해질 수 있다. 제1 그루브(310) 및 제2 그루브(320)는 발광칩들(210, 220, 230)과 평면적 관점에서 중첩되지 않을 수 있다. 이에 따라, 발광 패키지(1)의 상면에서 방출되는 빛의 휘도가 보다 균일해질 수 있다. 도 1b 내지 도 1d와 같이, 제1 그루브(310)의 바닥면(310b) 및 제2 그루브(320)의 바닥면(320b)은 제2 발광칩(220)의 상면(220a) 및 제3 발광칩(230)의 상면(230a)보다 더 낮은 레벨에 제공될 수 있다. 제1 그루브(310)의 바닥면(310b) 및 제2 그루브(320)의 바닥면(320b)은 제1 발광칩(210)의 상면(210a)보다 더 낮을 레벨에 제공될 수 있다. 이에 따라, 발광 패키지(1)의 온(on) 모드 동작 시, 제1 발광칩(210)의 측면, 제2 발광칩(220)의 측면, 및 제3 발광칩(230)의 측면에서 방출되는 빛은 제1 그루브(310) 또는 제2 그루브(320)를 통해 보다 쉽게 외부로 방출될 수 있다. 이에 따라, 발광 패키지(1)의 지향각 및 발광 패키지(1)의 측면 발광 특성이 향상될 수 있다.
제1 및 제2 그루브들(310, 320)은 블레이드(blade)를 사용하여 몰딩막(300)의 일부를 제거하여 형성될 수 있다. 다른 예로, 제1 및 제2 그루브들(310, 320)은 몰딩막(300)의 형성 공정에서 돌출부를 갖는 몰딩 프레임(미도시)을 사용하여 형성될 수 있다. 도시된 바와 달리, 제1 그루브(310) 및 제2 그루브(320) 중에서 어느 하나는 생략될 수 있다.
그루브들(310, 320)은 사각형의 단면들을 가질 수 있다. 제1 그루브(310)의 바닥면(310b)과 측벽의 각도 및 제2 그루브(320)의 바닥면(320b)과 측벽 사이의 각도는 실질적으로 직각일 수 있다. 그루브들(310, 320)의 단면의 형상은 다양하게 변형될 수 있다.
도 2a 내지 도 2d는 각각 실시예들에 따른 제2 그루브의 단면을 설명하기 위한 도면들으로, 도 1b의 A영역을 확대 도시한 도면들에 대응된다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다. 도 2a 내지 도 2d의 설명에 있어서, 도 1b를 함께 참조한다.
도 2a 내지 도 2d를 참조하면, 제2 그루브(320)는 다양한 형상의 단면을 가질 수 있다. 도 2a와 같이, 제2 그루브(320)의 바닥면(320b) 및 측벽 사이의 각도는 둔각이고, 제2 그루브(320)의 바닥면(320b)에서 너비는 몰딩막(300)의 상면(300a)에서 제2 그루브(320)의 너비보다 작을 수 있다. 도 2b와 같이, 제2 그루브(320)는 삼각형의 단면을 가질 수 있다. 도 2c와 같이, 제2 그루브(320)는 반원형의 단면을 가질 수 있다. 제2 그루브(320)의 바닥면 및 측벽은 라운드질 수 있다. 도 2d와 같이, 제2 그루브(320)는 계단형의 단면을 가질 수 있다.
제2 그루브(320)의 단면의 형상이 도 2a 내지 도 2d와 같이 변화하더라도, 제2 그루브(320)의 바닥면은 제2 및 제3 발광칩들(220, 230)의 상면들(220a, 230a)보다 더 낮은 레벨에 제공될 수 있다.
제1 그루브(310)의 단면은 도 2a 내지 도 2d의 제2 그루브(320)의 예들에서 설명한 바와 같이 다양하게 변형될 수 있다. 제1 그루브(310) 및 제2 그루브(320)의 단면의 형상은 도 1b 내지 도 1d 및 도 2a 내지 도 2d의 도시에 제한되지 않고 다양하게 변형될 수 있다.
도 3은 실시예들에 따른 발광 패키지를 도시한 평면도이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다. 도 3의 설명에 있어서, 도 1b 내지 도 1d를 함께 참조한다.
도 3을 참조하면, 발광 패키지(1A)는 기판(100), 발광칩 그룹들(200), 및 몰딩막(300)을 포함할 수 있다. 발광칩 그룹들(200) 각각은 제1 발광칩(210), 제2 발광칩(220), 및 제3 발광칩(230)을 포함할 수 있다. 제1 그루브(310) 및 제2 그루브(320)가 몰딩막(300)의 상면(300a) 상에 제공될 수 있다.
제2 그루브(320)는 복수로 제공될 수 있다. 제2 그루브들(320) 중 적어도 하나는 인접한 두 픽셀 영역들(PX) 사이에 개재될 수 있다. 제2 그루브들(320) 중 다른 일부는 픽셀 영역들(PX)과 중첩될 수 있다. 제2 그루브들(320)은 인접한 두 발광칩들(210, 220, 230) 사이에 각각 개재될 수 있다. 제2 그루브들(320)은 발광칩들(210, 220, 230)과 평면적 관점에서 중첩되지 않을 수 있다. 제2 그루브들(320)은 제1 그루브(310)와 연결될 수 있다. 제2 그루브들(320)의 너비는 서로 동일 또는 상이할 수 있다. 이 때, 제2 그루브들(320)의 너비는 제1 방향(D1)과 나란한 방향에서 측정될 수 있다.
제1 그루브(310)의 평면적 형상은 앞서 도 1a에서 설명한 바와 실질적으로 동일할 수 있다. 도시된 바와 달리, 복수의 제1 그루브들(310)이 제공될 수 있다. 그루브들(310, 320)의 평면적 형상은 도 1a 및 도 3에 도시된 바에 제약되지 않고 다양하게 변형될 수 있다. 기판(100), 제1 내지 제3 발광칩들(210, 220, 230), 및 몰딩막(300)은 앞서 도 1a 내지 도 1d에서 설명한 바와 실질적으로 동일할 수 있다. 그루브들(310, 320)의 단면들은 도 1a 내지 도 1d 및 도 2a 내지 도 2d에서 설명한 바와 같을 수 있다.
도 4는 실시예들에 따른 발광 패키지를 설명하기 위한 도면으로, 도 1a의 Ⅰ-Ⅰ'선을 따라 자른 단면에 대응된다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 1a 및 도 4를 참조하면, 발광 패키지(1B)는 기판(100), 발광칩 그룹들(200), 및 몰딩막(300)을 포함할 수 있다. 기판(100), 발광칩 그룹들(200), 및 몰딩막(300)은 앞서 도 1a 내지 도 1d에서 설명한 바와 실질적으로 동일할 수 있다. 예를 들어, 발광칩 그룹들(200)의 평면적 배치 및 배열은 앞서 설명한 바와 같다. 발광칩 그룹들(200) 각각은 제1 발광칩(210), 제2 발광칩(220), 및 제3 발광칩(230)을 포함할 수 있다.
다만, 제3 발광칩(230)의 상면(230a)은 제1 발광칩(210)의 상면(210a) 및 제2 발광칩(220)의 상면(220a)과 다른 레벨에 제공될 수 있다. 예를 들어, 제3 발광칩(230)의 상면(230a)은 제1 발광칩(210)의 상면(210a) 및 제2 발광칩(220)의 상면(220a)보다 낮은 레벨에 제공될 수 있다. 제3 발광칩(230)의 높이(H3)는 제1 발광칩(210)의 높이(H1) 및 제2 발광칩(220)의 높이(H2)보다 더 작을 수 있다. 제3 발광칩(230)과 몰딩막(300)의 상면(300a) 사이의 최소 간격(A13)은 제1 발광칩(210)과 몰딩막(300)의 상면(300a) 사이의 최소 간격(A11)과 다를 수 있다. 예를 들어, 제3 발광칩(230)과 몰딩막(300)의 상면(300a) 사이의 최소 간격(A13)은 제1 발광칩(210)과 몰딩막(300)의 상면(300a) 사이의 최소 간격(A11)보다 작을 수 있다. 제3 발광칩(230)과 몰딩막(300)의 상면(300a) 사이의 최소 간격(A13)은 제2 발광칩(220)과 몰딩막(300)의 상면(300a) 사이의 최소 간격(A12)과 다를 수 있다. 제3 발광칩(230)의 상면(230a)의 레벨 조절에 의해, 시야각에 따른 발광 패키지(1B)에서 방출되는 빛의 색 온도가 실질적으로 균일해질 수 있다. 예를 들어, 발광 패키지(1B)의 측면에서 방출되는 백색광의 색 온도가 붉은 화이트(redish white)인 현상이 개선될 수 있다. 이 때, 제3 발광칩(230)에 인가되는 전류의 세기가 더 조절될 수 있다.
제1 발광칩(210)의 상면(210a)은 제2 발광칩(220)의 상면(220a)과 실질적으로 동일한 레벨에 레벨에 제공될 수 있다. 제1 발광칩(210)의 높이(H1)는 제2 발광칩(220)의 높이(H2)와 실질적으로 동일할 수 있다. 제1 발광칩(210)과 몰딩막(300)의 상면(300a) 사이의 최소 간격(A11)은 제2 발광칩(220)과 몰딩막(300)의 상면(300a) 사이의 최소 간격(A12)과 실질적으로 동일할 수 있다. 도시된 바와 달리, 제1 발광칩(210)의 상면(210a)은 제2 발광칩(220)의 상면(220a)과 다른 레벨에 배치될 수 있다.
제3 발광칩(230)의 평면적은 제1 발광칩(210)의 평면적 및 제2 발광칩(220)의 평면적과 실질적으로 동일할 수 있다 제1 발광칩(210)의 평면적은 제3 발광칩(230)의 평면적과 실질적으로 동일할 수 있다.
또 다른 예로, 제3 발광칩(230)의 평면적을 조절하여, 시야각에 따른 발광 패키지(1B)에서 방출되는 빛의 색 온도가 균일해질 수 있다. 제3 발광칩(230)의 평면적은 제1 발광칩(210)의 평면적 및 제2 발광칩(220)의 평면적과 다를 수 있다.
도 5a는 실시예들에 발광 패키지를 도시한 평면도이다. 도 5b는 도 5a의 Ⅰ-Ⅰ'선을 따라 자른 단면이다. 도 5c는 도 5a의 Ⅴ-Ⅴ'선을 따라 자른 단면이다. 도 5d는 도 5a의 Ⅵ-Ⅵ'선을 따라 자른 단면이다. 도 5e는 도 5a의 Ⅶ-Ⅶ'선을 따라 자른 단면이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 5a, 도 5b, 도 5c, 도 5d, 및 도 5e를 참조하면, 발광 패키지(1C)는 기판(100), 발광칩 그룹들(200), 및 몰딩막(300)을 포함할 수 있다. 기판(100) 및 몰딩막(300)은 앞서 도 1a 내지 도 1d에서 설명한 바와 실질적으로 동일할 수 있다. 제1 발광칩(210), 제2 발광칩(220), 및 제3 발광칩(230)의 배열, 발광 특성 및 기능은 앞서 설명한 바와 실질적으로 동일할 수 있다. 예를 들어, 각각의 픽셀 영역들(PX)에서 제1 발광칩(210), 제2 발광칩(220), 및 제3 발광칩(230)은 제1 방향(D1)과 나란하게 배열될 수 있다. 발광 패키지(1)의 온(on) 모드의 동작 시, 제1 발광칩(210), 제2 발광칩(220), 및 제3 발광칩(230)은 서로 다른 색을 나타내도록 구성될 수 있다.
제1 발광칩(210)은 제1 너비(W1)를 가질 수 있다. 제2 발광칩(220)은 제2 너비(W2)를 가질 수 있다. 제2 너비(W2)는 제1 너비(W1)와 다를 수 있다. 제3 발광칩(230)은 제3 너비(W3)를 가질 수 있다. 제3 너비(W3)는 제1 너비(W1)와 다를 수 있다. 제3 너비(W3)는 제2 너비(W2)와 실질적으로 동일할 수 있다. 본 명세서에서, 제1 발광칩(210)은 제1 너비(W1), 제2 발광칩(220)은 제2 너비(W2), 및 제3 발광칩(230)의 제3 너비(W3)는 제2 방향(D2)에서 측정된 값일 수 있다.
제1 발광칩(210)과 몰딩막(300)의 제1 측면(300c) 사이의 최소 간격(B1)은 제2 발광칩(220)과 몰딩막(300)의 제1 측면(300c) 사이의 최소 간격(B2)과 다를 수 있다. 예를 들어, 제1 발광칩(210)과 몰딩막(300)의 제1 측면(300c) 사이의 최소 간격(B1)은 제2 발광칩(220)과 몰딩막(300)의 제1 측면(300c) 사이의 최소 간격(B2)보다 클 수 있다. 이 때, 몰딩막(300)의 제1 측면(300c)는 제2 방향(D2)와 교차할 수 있다.
제1 발광칩(210)과 몰딩막(300)의 제1 측면(300c) 사이의 최소 간격(B1)은 제3 발광칩(230)과 몰딩막(300)의 제1 측면(300c) 사이의 최소 간격(B3)과 다를 수 있다. 예를 들어, 제1 발광칩(210)과 몰딩막(300)의 제1 측면(300c) 사이의 최소 간격(B1)은 제3 발광칩(230)과 몰딩막(300)의 제1 측면(300c) 사이의 최소 간격(B3)보다 클 수 있다.
제2 발광칩(220)과 몰딩막(300)의 제1 측면(300c) 사이의 최소 간격(B2)은 제3 발광칩(230)과 몰딩막(300)의 제1 측면(300c) 사이의 최소 간격(B3)과 실질적으로 동일할 수 있다. 도시된 바와 달리, 제2 발광칩(220)과 몰딩막(300)의 제1 측면(300c) 사이의 최소 간격(B2)은 제3 발광칩(230)과 몰딩막(300)의 제1 측면(300c) 사이의 최소 간격(B3)과 다를 수 있다.
제1 내지 제3 발광칩들(210, 220, 240)과 몰딩막(300)의 제1 측면(300c) 사이의 최소 간격들(B1, B2, B3)의 조절에 의해, 시야각에 따른 발광 패키지(1)의 색 온도의 차이가 감소될 수 있다
도 5b와 같이, 제1 발광칩(210)의 상면은 제2 발광칩(220)의 상면 및 제3 발광칩(230)의 상면과 실질적으로 동일한 레벨에 제공될 수 있다. 제2 발광칩(220)의 상면은 제3 발광칩(230)의 상면과 실질적으로 동일한 레벨에 제공될 수 있다. 이와 달리, 제1 발광칩(210)의 상면은 도 1b 내지 도 1d를 참조하여 설명한 바와 같이 제2 발광칩(220)의 상면 및 제3 발광칩(230)의 상면과 다른 레벨에 배치될 수 있다.
도 6a는 실시예들에 따른 디스플레이 소자를 도시한 평면도이다. 도 6b는 도 6a의 B영역을 확대 도시한 도면이다. 도 6c는 도 6d의 Ⅳ-Ⅳ'선을 따라 자른 단면이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 6a, 도 6b, 및 도 6c를 참조하면, 디스플레이 소자(10)의 측면(10c)은 제1 방향(D1)과 평행하고, 제2 방향(D2)과 교차할 수 있다. 디스플레이 소자(10)는 보드(500) 및 복수의 발광 패키지들(1)을 포함할 수 있다. 보드(500)는 예를 들어, 인쇄회로기판을 포함할 수 있다. 보드(500)는 상면(500a), 제1 측면(500c), 및 제2 측면(500d)을 가질 수 있다. 보드(500)의 상면(500a)은 제1 방향(D1) 및 제2 방향(D2)과 평행할 수 있다. 도전 패드들(510)이 보드(500)의 상면(500a) 상에 배치될 수 있다. 도전 패드들(510)은 보드(500) 내의 내부 배선들을 통해 외부 장치와 전기적으로 연결될 수 있다. 보드(500)의 제1 측면(500c) 및 제2 측면(500d)은 상면(500a)와 이웃할 수 있다. 보드(500)의 제2 측면(500d)은 제1 측면(500c)과 대향될 수 있다. 보드(500)의 제1 측면(500c) 및 제2 측면(500d)은 디스플레이 소자(10)의 측면(10c)과 평행할 수 있다.
도 6b 및 도 6c와 같이, 발광 패키지들(1)이 보드(500) 상에 실장될 수 있다. 발광 패키지들(1)은 제1 방향(D1)과 나란한 열들 및 제2 방향(D2)과 나란한 행들을 이루며 배열될 수 있다. 발광 패키지들(1)은 서로 제1 방향(D1) 및 제2 방향(D2)으로 이격 배치될 수 있다. 발광 패키지들(1) 각각은 앞서 도 1a 내지 1d에서 설명한 발광 패키지(1)와 실질적으로 동일할 수 있다. 예를 들어, 발광 패키지들(1) 각각은 기판(100), 발광칩 그룹들(200), 및 몰딩막(300)을 포함하고, 발광칩 그룹들(200) 각각은 제1 발광칩(210), 제2 발광칩(220), 및 제3 발광칩(230)을 포함할 수 있다. 사용자는 몰딩막(300)의 상면(300a) 상에서 디스플레이 소자(10)를 바라볼 수 있다.
도 6c와 같이 보드(500) 및 발광 패키지들(1) 사이에 연결부들(550)이 형성되어, 도전 패드들(510) 및 하부 패드들(120)과 각각 접속할 수 있다. 이에 따라, 제1 내지 제3 발광칩들(210, 220, 230)이 기판(100)을 통해 보드(500)와 전기적으로 연결될 수 있다. 연결부들(550)은 솔더볼들, 범프들, 볼 그리드 어레이 또는 이들의 조합을 포함할 수 있다.
실시예들에 따르면, 각각의 픽셀 영역들(PX)에서 제1 발광칩(210), 제2 발광칩(220), 및 제3 발광칩(230)은 제1 방향(D1)으로 정렬될 수 있다. 디스플레이 소자(10)의 동작 시, 각 픽셀 영역들(PX)은 제1 빛, 제2 빛, 및 제3 빛의 혼합광을 방출할 수 있고, 상기 혼합광은 백색광일 수 있다. 기판(100)의 제1 측면(101) 및 제2 측면(102)을 가질 수 있다. 기판(100)의 제1 측면(101) 및 제2 측면(102)은 제1 방향(D1)과 나란하고, 기판(100)의 상면(100a)과 이웃할 수 있다. 기판(100)의 제1 측면(101) 및 제2 측면(102)은 도 6a의 디스플레이 소자(10)의 측면(10c)과 평행할 수 있다. 각각의 픽셀 영역들(PX)에서 기판(100)의 제1 측면(101)과 제1 발광칩(210)의 측면 사이, 기판(100)의 제2 측면(102)과 제1 발광칩(210)의 측면 사이, 및 제1 그루브(310)와 제1 발광칩(210)의 측면 사이에 제2 및 제3 발광칩들(220, 230)이 배치되지 않을 수 있다. 제1 발광칩(210)의 측면에서 방출되는 제1 빛은 제2 및 제3 발광칩들(220, 230)에 의해 방해받지 않고 디스플레이 소자(10)의 외부로 방출될 수 있다. 마찬가지로. 기판(100)의 제1 측면(101)과 제2 발광칩(220)의 측면 사이, 기판(100)의 제2 측면(102)과 제2 발광칩(220)의 측면 사이, 및 제1 그루브(310)와 제2 발광칩(220)의 측면 사이에 제1 및 제3 발광칩들(210, 230)이 배치되지 않을 수 있다. 제2 발광칩(220)의 측면에서 방출되는 제2 빛은 제1 및 제3 발광칩들(210, 230)에 의해 방해받지 않고 디스플레이 소자(10)의 외부로 방출될 수 있다. 기판(100)의 제1 측면(101)과 제3 발광칩(230)의 측면 사이, 기판(100)의 제2 측면(102)과 제3 발광칩(230)의 측면 사이, 및 제1 그루브(310)와 제3 발광칩(230)의 측면 사이에 제1 및 제2 발광칩들(210, 220)이 배치되지 않을 수 있다. 제2 발광칩(220)의 측면에서 방출되는 제3 빛은 제1 및 제2 발광칩들(210, 220)에 의해 방해받지 않고 디스플레이 소자(10)의 외부로 방출될 수 있다. 제1 그루브(310)가 제공됨에 따라, 제1 내지 제3 발광칩들(210, 220, 230) 측면들에서 방출된 제1 빛, 제2 빛, 및 제3 빛들이 보다 높은 효율로 디스플레이 소자(10)의 외부로 방출될 수 있다. 디스플레이 소자(10)의 온(on) 모드 동작 시, 각 발광 패키지(1)의 상면에서 방출되는 백색광의 색 온도는 대응되는 각 발광 패키지(1)의 측면에서 방출되는 백색광의 색 온도와 실질적으로 동일할 수 있다. 이 때, 상기 발광 패키지(1)의 측면은 제2 방향(D2)과 교차할 수 있다. 사용자가 제2 방향(D2) 또는 제2 방향(D2)과 반대 방향으로 이동하더라도, 사용자는 디스플레이 소자(10)로부터 실질적으로 동일한 색 온도의 백색광을 인식할 수 있다.
디스플레이 소자(10)의 오프(off) 모드에서, 외부광이 디스플레이 소자(10)의 상면에 반사되어 사용자에게 인식될 수 있다. 이 때, 디스플레이 소자(10)에 의해 반사되는 빛은 낮은 콘트라스트를 나타낼 것이 요구될 수 있다. 발광 패키지들(1)의 제조 과정에서 공정상 발생하는 사소한 오차, 몰딩막(300)의 미세한 물질 차이, 또는 발광 패키지들(1) 사이의 미세한 갭 영역이 형성될 수 있다. 이에 따라, 서로 다른 발광 패키지들(1)에서 반사되는 빛들 사이에 콘트라스트 차이가 발생할 수 있다. 실시예들에 따르면, 제1 그루브(310) 및 제2 그루브(320)가 몰딩막(300)의 상면(300a) 상에 형성될 수 있다. 발광 패키지들(1)에 의해 발생하는 콘트라스트 차이는 제1 그루브(310) 및 제2 그루브(320)에 의해 상쇄될 수 있다. 이에 따라, 디스플레이 소자(10)의 오프(off) 모드에서, 디스플레이 소자(10)에 의해 반사되는 빛은 균일한 콘트라스트를 나타낼 수 있다.
도시된 바와 달리, 도 3의 발광 패키지(1A) 또는 도 4의 발광 패키지(1B)가 보드(500) 상에 실장되어, 디스플레이 소자(10)가 제조될 수 있다.
도 7a는 실시예들에 따른 디스플레이 소자를 도시한 평면도로, 도 6a의 B 영역을 확대 도시한 도면에 대응된다. 도 7b는 도 7a의 Ⅳ''-Ⅳ'''선을 따라 자른 단면이다. 도 7c는 도 7a의 Ⅵ''-Ⅵ'''선을 따라 자른 단면이다. 도 7d는 도 7a의 Ⅶ''-Ⅶ'''선을 따라 자른 단면이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 7a, 도 7b, 도 7c, 및 도 7d를 참조하면, 디스플레이 소자는 보드(500) 및 복수의 발광 패키지들(1C)을 포함할 수 있다. 보드(500)는 도 6a 내지 도 6c를 참조하여 설명한 예들과 실질적으로 동일할 수 있다.
발광 패키지들(1C)이 보드(500) 상에 실장될 수 있다. 발광 패키지들(1C) 각각은 앞서 도 5a 내지 5e의 발광 패키지(1C)의 예들을 참조하여 설명한 바와 실질적으로 동일할 수 있다. 예를 들어, 각각의 픽셀 영역들(PX)에서 제1 발광칩(210), 제2 발광칩(220), 및 제3 발광칩(230)은 제1 방향(D1)으로 정렬될 수 있다.
제1 발광칩(210)과 몰딩막(300)의 제1 측면(300c) 사이의 최소 간격(B1)은 제2 발광칩(220)과 몰딩막(300)의 제1 측면(300c) 사이의 최소 간격(B2)과 다를 수 있다. 제1 발광칩(210)과 몰딩막(300)의 제1 측면(300c) 사이의 최소 간격(B1)은 제3 발광칩(230)과 몰딩막(300)의 제1 측면(300c) 사이의 최소 간격(B3)과 다를 수 있다.
제1 내지 제3 발광칩들(210, 220, 240)과 몰딩막(300)의 제1 측면(300c) 사이의 최소 간격들(B1, B2, B3)의 조절에 의해, 시야각에 따른 디스플레이 소자의 색 온도의 차이가 감소될 수 있다
이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 픽셀 영역들을 갖는 기판;
    상기 기판의 각각의 픽셀 영역들 상에 제공된 제1 발광 칩, 제2 발광 칩, 및 제3 발광칩; 및
    상기 기판의 상면 상에 제공되고, 상기 제1 발광칩, 상기 제2 발광칩, 및 상기 제3 발광칩을 덮는 몰딩막을 포함하고,
    상기 제1 발광칩, 상기 제2 발광칩, 및 상기 제3 발광칩은 서로 다른 색의 빛들을 방출하도록 구성되고,
    각각의 상기 픽셀 영역들에서, 상기 제1 발광칩, 상기 제2 발광칩, 및 상기 제3 발광칩은 제1 방향을 따라 배열되고, 상기 제2 발광칩은 상기 제1 발광칩 및 상기 제3 발광칩 사이에 개재되고, 상기 제1 방향은 상기 기판의 상기 상면과 나란하고,
    상기 제1 발광칩과 상기 몰딩막의 상면 사이의 최소 간격은 상기 제2 발광칩과 상기 몰딩막의 상기 상면 사이의 최소 간격과 다르거나 상기 제1 발광칩과 상기 몰딩막의 측면 사이의 최소 간격은 상기 제2 발광칩과 상기 몰딩막의 상기 측면 사이의 최소 간격과 다르고,
    상기 몰딩막의 상기 측면은 평면적 관점에서 제2 방향과 교차하고,
    상기 제2 방향은 상기 기판의 상기 상면에 나란하되, 상기 제1 방향과 교차하는 발광 패키지.
  2. 제1 항에 있어서,
    상기 제1 발광칩의 상면은 상기 제2 발광칩의 상면과 다른 레벨에 배치된 발광 패키지.
  3. 제 1항에 있어서,
    상기 제1 발광칩의 너비는 상기 제2 발광칩의 너비와 다른 발광 패키지.
  4. 제 1항에 있어서,
    상기 몰딩막의 상기 상면은 제3 방향과 수직하고,
    상기 제3 방향은 상기 기판의 상기 상면과 교차하는 발광 패키지.
  5. 제 1항에 있어서,
    상기 제2 발광칩은 상기 제1 발광칩 및 상기 제3 발광칩과 옆으로 이격 배치된 발광 패키지.
  6. 제 1항에 있어서.
    상기 몰딩막은 상기 픽셀 영역들과 중첩되는 발광 패키지.
  7. 제 6항에 있어서,
    상기 몰딩막의 상면 상에 그루브가 제공되고,
    상기 그루브는 상기 제1 발광칩, 상기 제2 발광칩 및 상기 제3 발광칩과 평면적 관점에서 이격된 발광 패키지.
  8. 제 7항에 있어서,
    상기 그루브는 평면적 관점에서 인접한 어느 두 개의 상기 픽셀 영역들 사이에 제공되는 발광 패키지.
  9. 제 8항에 있어서,
    상기 그루브는:
    상기 제1 방향과 나란하게 연장되는 제1 그루브; 및
    상기 제2 방향과 나란하게 연장되는 제2 그루브를 포함하는 발광 패키지.
  10. 제 1항에 있어서,
    상기 기판과 상기 제1 발광칩의 하면 사이, 상기 기판과 상기 제2 발광칩의 하면 사이, 상기 기판과 상기 제3 발광칩의 하면 사이에 각각 개재된 연결 단자들을 더 포함하는 발광 패키지.
  11. 제 1항에 있어서,
    상기 제1 발광칩은 레드 색 또는 블루 색의 빛을 방출하도록 구성되는 발광 패키지.
  12. 픽셀 영역들을 갖는 기판;
    상기 기판의 픽셀 영역들에 각각 제공된 발광칩 그룹들, 상기 발광칩 그룹들 각각은 서로 이격 배치된 제1 발광칩, 제2 발광칩, 및 제3 발광칩을 포함하고;
    상기 기판과 상기 제1 발광칩 사이, 상기 기판과 상기 제2 발광칩 사이, 및 상기 기판과 상기 제3 발광칩 사이에 각각 개재된 연결 단자들; 및
    상기 기판의 상면 상에서 상기 제1 발광칩, 상기 제2 발광칩, 및 상기 제3 발광칩을 덮는 몰딩막을 포함하고,
    상기 몰딩막은 그 상면 상에 제공된 그루브를 갖고,
    상기 제1 발광칩, 상기 제2 발광칩, 및 상기 제3 발광칩은 서로 다른 색의 빛들을 방출하고,
    각각의 상기 발광칩 그룹들에서, 상기 제1 발광칩, 상기 제2 발광칩, 및 상기 제3 발광칩은 제1 방향을 따라 배열되고, 상기 제1 방향은 상기 기판의 상기 상면과 나란하고,
    상기 몰딩막의 상기 상면과 상기 제1 발광칩 사이의 최소 거리는 상기 몰딩막의 상기 상면과 상기 제2 발광칩 사이의 최소 거리와 다르거나 상기 몰딩막의 측면과 상기 제1 발광칩 사이의 최소 거리는 상기 몰딩막의 상기 측면과 상기 제2 발광칩 사이의 최소 거리와 다르고,
    상기 몰딩막의 상기 측면은 제2 방향과 수직하고,
    상기 몰딩막의 상기 상면은 제3 방향과 수직하고,
    상기 제2 방향은 상기 기판의 상기 상면과 나란하되, 상기 제1 방향과 교차하고,
    상기 제3 방향은 상기 기판의 상기 상면과 교차하는 발광 패키지.
  13. 제 12항에 있어서,
    상기 제1 발광칩은 상기 제2 발광칩보다 작은 높이를 갖는 발광 패키지.
  14. 제 13항에 있어서,
    상기 제1 발광칩의 평면적은 상기 제2 발광칩의 평면적과 동일한 발광 패키지.
  15. 제 12항에 있어서,
    상기 제1 발광칩의 너비는 상기 제2 발광칩의 너비와 다른 발광 패키지.
  16. 제 12항에 있어서,
    상기 그루브는 평면적 관점에서 상기 제1 발광칩, 상기 제2 발광칩, 및 상기 제3 발광칩과 중첩되지 않는 발광 패키지.
  17. 제 12항에 있어서,
    상기 그루브의 바닥면은 상기 제2 발광칩의 상면보다 낮은 레벨에 배치된 발광 패키지.
  18. 보드; 및
    상기 보드의 상면 상에 실장된 복수의 발광 패키지들을 포함하고,
    상기 복수의 발광 패키지들 각각은:
    픽셀 영역들을 갖는 기판;
    상기 기판의 상면 상에서 각각의 픽셀 영역들에 제공된 제1 발광칩, 제2 발광칩, 및 제3 발광칩; 및
    상기 기판의 상면 상에 제공되고, 상기 제1 발광칩, 상기 제2 발광칩, 및 상기 제3 발광칩을 덮는 몰딩막을 포함하되,
    상기 제1 발광칩, 상기 제2 발광칩, 및 상기 제3 발광칩은 서로 다른 색의 빛들을 방출하고,
    각각의 상기 발광 패키지들에서, 상기 제1 발광칩, 상기 제2 발광칩, 및 상기 제3 발광칩은 제1 방향을 따라 배열되고, 상기 제1 방향은 상기 기판의 상기 상면과 나란하고,
    상기 몰딩막의 상면과 상기 제1 발광칩 사이의 최소 거리는 상기 몰딩막의 상기 상면과 상기 제2 발광칩 사이의 최소 거리와 다르거나 상기 몰딩막의 측면과 상기 제1 발광칩 사이의 최소 거리는 상기 몰딩막의 측면과 상기 제2 발광칩 사이의 최소 거리와 다르고,
    상기 몰딩막의 상기 측면은 제2 방향과 수직하고,
    상기 제2 방향은 상기 기판의 상기 상면과 나란하되, 상기 제1 방향과 교차하고,
    상기 몰딩막의 상기 상면은 제3 방향과 수직하고, 상기 제3 방향은 상기 기판의 상기 상면과 교차하는 디스플레이 소자.
  19. 제 18항에 있어서,
    상기 보드는 제1 측면 및 제2 측면을 갖고,
    상기 제1 측면은 상기 보드의 상기 상면과 이웃하고,
    상기 제2 측면은 상기 보드의 상기 상면과 이웃하고, 상기 제1 측면과 대향되고,
    상기 제1 방향은 상기 보드의 상기 제1 측면 및 상기 제2 측면과 평행한 디스플레이 소자.
  20. 제 18항에 있어서,
    상기 몰딩막은 그루브를 갖고, 상기 그루브는 상기 몰딩막의 상면 상에 제공되고,
    상기 그루브는 어느 인접한 두 개의 상기 픽셀 영역들 사이에 제공되는 디스플레이 소자.
KR1020190109504A 2019-09-04 2019-09-04 발광 패키지 및 이를 포함하는 디스플레이 소자 KR20210028784A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190109504A KR20210028784A (ko) 2019-09-04 2019-09-04 발광 패키지 및 이를 포함하는 디스플레이 소자
US16/862,648 US11195822B2 (en) 2019-09-04 2020-04-30 Light-emitting package and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190109504A KR20210028784A (ko) 2019-09-04 2019-09-04 발광 패키지 및 이를 포함하는 디스플레이 소자

Publications (1)

Publication Number Publication Date
KR20210028784A true KR20210028784A (ko) 2021-03-15

Family

ID=74680080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190109504A KR20210028784A (ko) 2019-09-04 2019-09-04 발광 패키지 및 이를 포함하는 디스플레이 소자

Country Status (2)

Country Link
US (1) US11195822B2 (ko)
KR (1) KR20210028784A (ko)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4230198B2 (ja) 2002-11-12 2009-02-25 シチズン電子株式会社 面状光源及び液晶表示装置
KR100586968B1 (ko) 2004-05-28 2006-06-08 삼성전기주식회사 Ｌｅｄ 패키지 및 이를 구비한 액정표시장치용 백라이트어셈블리
JP4400786B2 (ja) 2004-06-11 2010-01-20 シチズン電子株式会社 発光ダイオード
JP2006148036A (ja) 2004-10-19 2006-06-08 Omron Corp 発光光源及び発光光源アレイ
JP2008252015A (ja) 2007-03-30 2008-10-16 Matsushita Electric Ind Co Ltd 発光装置及び電子機器
CN102210030B (zh) 2008-11-10 2014-04-23 夏普株式会社 发光装置、面光源以及显示装置
JP2018508972A (ja) * 2014-12-19 2018-03-29 グロ アーベーＧｌｏ Ａｂ バックプレーン上に発光ダイオードアレイを生成する方法
CN107994109A (zh) 2016-10-27 2018-05-04 佛山市国星光电股份有限公司 一种cob显示模组及其制造方法
US10256218B2 (en) * 2017-07-11 2019-04-09 Samsung Electronics Co., Ltd. Light emitting device package
CN109427850B (zh) * 2017-08-31 2020-02-21 昆山国显光电有限公司 像素结构及包含所述像素结构的显示面板
WO2019045549A1 (ko) * 2017-09-04 2019-03-07 서울반도체주식회사 표시 장치 및 그의 제조 방법
TWI667643B (zh) * 2018-04-18 2019-08-01 英屬開曼群島商錼創科技股份有限公司 微型發光二極體顯示面板
KR102538484B1 (ko) * 2018-10-04 2023-06-01 삼성전자주식회사 디스플레이 패널 및 디스플레이 패널의 구동 방법
TWI748924B (zh) * 2019-05-24 2021-12-01 晶元光電股份有限公司 封裝與顯示模組

Also Published As

Publication number Publication date
US11195822B2 (en) 2021-12-07
US20210066260A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
US10439116B2 (en) LED module
TWI467737B (zh) 發光二極體封裝結構、照明裝置及發光二極體封裝用基板
US10041663B2 (en) Light source and method of mounting light-emitting device
WO2014087938A1 (ja) Ｌｅｄモジュール
TW202029525A (zh) 發光二極體封裝元件及發光裝置
JP5512689B2 (ja) 発光素子パッケージ及びその製造方法と、発光装置
WO2012042962A1 (ja) 発光装置および発光装置の製造方法
KR20110000730A (ko) 표면 실장 ｌｅｄ 모듈 및 표면 실장 ｌｅｄ 모듈의 제조 방법
CN112086405B (zh) 具有内埋芯片的基板结构及使用其的发光装置
US10267470B2 (en) Light emitting device
US7825421B2 (en) Semiconductor light emitting device
KR20210028784A (ko) 발광 패키지 및 이를 포함하는 디스플레이 소자
KR20120003465A (ko) 광전 소자 조립체
CN111463193A (zh) 芯片级发光二极管封装结构
KR100765712B1 (ko) 발광 소자 패키지 및 그의 제조 방법
JP6611795B2 (ja) Ｌｅｄパッケージ、発光装置およびｌｅｄパッケージの製造方法
TWM519254U (zh) 背光模組
US20230378142A1 (en) Pixel package and manufacturing method thereof
US20230021522A1 (en) Component and method for producing a component
US20230207540A1 (en) Light-emitting device and display device
US11043475B2 (en) Light emitting device and method of manufacturing the light emitting device
US20230074731A1 (en) Pixel unit and manufacturing method thereof
US20240072220A1 (en) Planar light-emitting device
TW201712266A (zh) 背光模組
JPH10190063A (ja) 半導体発光素子および半導体発光装置

Legal Events

Date Code Title Description
A201 Request for examination