JPH10190063A - 半導体発光素子および半導体発光装置 - Google Patents
半導体発光素子および半導体発光装置Info
- Publication number
- JPH10190063A JPH10190063A JP34488896A JP34488896A JPH10190063A JP H10190063 A JPH10190063 A JP H10190063A JP 34488896 A JP34488896 A JP 34488896A JP 34488896 A JP34488896 A JP 34488896A JP H10190063 A JPH10190063 A JP H10190063A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- wire bonding
- semiconductor light
- emitting device
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
装置の提供。 【解決手段】 絶縁性基板10上に形成された半導体発
光素子において、該半導体発光素子は少なくとも発光部
及び正電極用ワイヤボンディングパッド15及び負電極
用ワイヤボンディングパッド17を有し、該正電極用ワ
イヤボンディングパッド15及び該負電極用ワイヤボン
ディングパッド17を近接して配設し、且つ該正電極用
ワイヤボンディングパッド及び該負電極用ワイヤボンデ
ィングパッドの外形が形作る長辺部側に近接して該半導
体発光素子の発光部18を配設する。
Description
電極構造に係り、特に、絶縁性基板上に形成された半導
体発光素子の電極パッドの形状、及びそれを用いて実装
した半導体発光装置に関する。
の混晶に代表される窒化物系半導体材料により、可視か
ら紫外領域まで発光する発光素子(LED素子)等の半
導体発光素子が実現されている。これらのLED素子で
は、成長基板としてサファイア基板等の基板が用いられ
るが、これらの基板は絶縁性基板であるため、成長面側
から正電極及び負電極を取り出す必要があり、種々の構
造が提案されている。
であり、特開平7−94782号公報、発明の名称:窒
化ガリウム系化合物半導体発光素子、出願人:日亜化学
工業株式会社である。
物半導体発光素子の平面図であり、図8(b)は図8
(a)の平面図のF−F′線で切断した模式断面図であ
る。図8(b)において、サファイア基板等の絶縁性基
板70の上にn型窒化ガリウム系化合物半導体層71と
p型窒化ガリウム系化合物半導体層73とが順に積層さ
れており、n型窒化ガリウム系化合物半導体層71には
負電極72が形成され、p型窒化ガリウム系化合物半導
体層73には正電極74が形成されている。75はp型
窒化ガリウム系化合物半導体層73表面のほぼ全面に形
成された電流拡散用の透光性電極であり、76は前記透
光性電極73に設けられた正電極74を取り出すための
窓部である。
ァイア基板等の絶縁性基板、71はn型窒化ガリウム系
化合物半導体層、72はn側の負電極用ワイヤボンディ
ングパッド(以下、負電極という)、73はp型窒化ガ
リウム系化合物半導体層、74はp側の正電極用ワイヤ
ボンディングパッド(以下、正電極という)、75はp
型窒化ガリウム系化合物半導体層73表面のほぼ全面に
形成された電流拡散用の透光性電極、76は前記透光性
電極73に設けられた正電極74の取り出しのための窓
部である。同図に示されるように、p側の正電極74と
n側の負電極72は対角位置隅部に形成されている。
他の従来例に、特開平8−274377号公報、発明の
名称:LEDランプ、出願人:日亜化学工業株式会社が
ある。
電極用ワイヤボンディングパッド74及び75は光を透
過する厚さ以上膜厚の金属層を使用した非透光性電極で
あり、さらに、その大きさは通常約100μm角以上の
大きさを必要とするため、正負両電極を素子の対角位置
の隅部に形成する構造の発光素子の発光パターンは中心
部でくびれ、両側に略正方形の暗黒部のある複雑な発光
パターン形状となる。
発光素子77をレンズ付き樹脂モールドの半導体装置
(LEDランプ)として組み立てた場合の発光パターン
を説明する図であり、レンズ付き樹脂モールドLEDラ
ンプ78を見る方向、例えば79の方向及び80の方向
によって、発光パターンは非対称な形81、82とな
る。従って、このような指向特性を持つLEDランプ
を、他のランプと組み合わせて、例えばフルカラーディ
スプレーパネルを組み立てた場合には、見る角度によ
り、他のLEDとの混合、混色割合が変化し、輝度ム
ラ、色ムラと認識されていた。
とから、図10に示すような表面実装型のランプ83へ
の発光素子77を取付の際に、電極84、85にワイヤ
ボンディングされたワイヤ86、87が出射光を遮らな
いように発光素子77の発光部88の前面を横切らない
ように引き回すためには、図10(a)のように、ワイ
ヤがリードフレーム等に接続する電極端子89、90が
発光素子の両側、あるいは同図(b)に示すように、2
辺の側に形成する必要があり、発光素子を組み込んだラ
ンプ等の小型化を阻んでいた。また、図10(c)は図
10(a)または図10(b)の略断面図であり、表面
実装型の半導体発光装置83のモールドケース91の底
面92には、電極端子89、90及び半導体発光素子7
7の電極84、85と電極端子89、90とをワイヤボ
ンディングするワイヤ86、87がある。
アレイ状の表面実装型の半導体発光装置に組み立てた場
合の構成を示す図であり、図11(a)は給電用の共通
配線95、96に対して、発光素子の辺を平行に配列し
た場合の平面図であり、図11(b)は給電用の共通配
線に対して、発光素子の辺を菱形に配列した場合の平面
図である。
−h′における光強度分布は93、94にそれぞれ示さ
れるように最高となる位置がズレるため、例えば原稿読
み取り光源に使った場合、読み取り精度の低下を来す原
因となっていた。この読み取り精度を維持するためには
図11(b)の配置とすることが必要であり、発光素子
は平行軸に対して45度に傾けて(発光素子の辺を菱形
に配列して)配列する必要があり、アレイ状の表面実装
型の半導体発光装置光源の外形サイズが大きくなるとい
う問題点があった。図11(a)及び図11(b)にお
いて、77は発光素子、84、85は半導体発光素子7
7の電極、86、87はワイヤボンディングのワイヤ、
88は発光素子77の発光部、89、90は電極端子、
95、96は給電用の共通配線である。
半導体発光素子は、絶縁性基板上に形成されたものであ
り、該半導体発光素子は少なくとも発光部及び正電極用
ワイヤボンディングパッド及び負電極用ワイヤボンディ
ングパッドを有し、該正電極用ワイヤボンディングパッ
ド及び該負電極用ワイヤボンディングパッドを近接して
配設し、且つ該正電極用ワイヤボンディングパッド及び
該負電極用ワイヤボンディングパッドの外形が形作る長
辺部側に近接して該半導体発光素子の発光部を配設する
ことを特徴とするものである。
素子は、前記絶縁性基板の面積をS1、発光部の面積を
S2、正電極用ワイヤボンディングパッドと負電極用ワ
イヤボンディングパッドとの面積の和をS3とする時、
S1≧S2+S3であり、且つ、S2≧S3であることを特
徴とするものである。
素子は、該発光素子の発光部の形状がほぼ正方形または
ほぼ長方形であることを特徴とするものである。
素子は、該発光素子の発光部の形状がほぼ円形またはほ
ぼ多角形であることを特徴とするものである。
光装置は、請求項1記載の半導体発光素子を用いて実装
したことを特徴とするものである。
形態に関する図である。以下に、本発明の実施の形態に
ついて説明する。
実施の形態よりなる発光素子の構成を示す図であり、図
1(a)は平面図であり、図1(b)は模式断面図であ
る。
板(約350μmの正方形)であり、18は発光部(約
300μm×170μmの長方形)であり、15は正電
極用ワイヤボンディングパッド、17は負電極用ワイヤ
ボンディングパッドであり、正負の電極用ワイヤボンデ
ィングパッド(各約130μmの正方形)15及び17
はサファイア基板上で近接して配設されており、且つ該
正電極用ワイヤボンディングパッド及び該負電極用ワイ
ヤボンディングパッドの外形が形作る長辺部側に近接し
て該半導体発光素子の発光部が配設されている。図1
(a)のA−A′線で切断した略断面図を図1(b)に
示す。
の面積のS1は約350μmの正方形であり、S1=約
0.123mm2であり、発光部の面積のS2は約300
μm×170μmの長方形であり、S2=約0.051
mm2であり、正電極用ワイヤボンディングパッドと負
電極用ワイヤボンディングパッドとの面積の和のS
3は、各約130μmの正方形の約2倍であり、S3=約
0.034mm2である。この時、S1〜3.6×S3、
S2〜1.5×S3となっている。また、正負の正電極用
ワイヤボンディングパッドは各約100μm角〜約16
0μm角程度の大きさが必要であり、この時は、S2〜
>1.0×S3となっている。従って、各面積の関係
は、S1≧S2+S3であり、且つ、S2≧S3の関係にあ
る。
上に、基板と略平行の面が−部露出したn型AlXGaY
In1-X-YN層(0≦X≦1、0≦Y≦1)11が形成
され、その上には、発光層であるAlZGaTIn1-Z-T
N層(0≦Z≦1、0≦T≦1)層12、p型AlUG
aVIn1-U-VN層(0≦U≦1、0≦V≦1)13が積
層されている。正電極14は、p型AlUGaVIn
1-U-VN層13に形成され、その上に正電極用ワイヤボ
ンディングパッド(以下、正電極パッドと呼ぶ)15を
形成する。負電極16はn型AlXGaYIn1-X-YN層
11の一部露出した面上に形成され、その上に負電極用
ワイヤボンディングパッド(以下、負電極パッドと呼
ぶ)17を形成する。図1(a)で示した発光部18
は、n型AlXGaYIn1-X-YN層11、AlZGaTI
n1-Z-TN層12、p型AlUGaVIn1-U-VN層13よ
り構成されている。
モールドの発光ダイオードランプにしたところ、垂直軸
上方向(19)は勿論のこと右方向(20)及び左方向
(21)においてもほぼ滑らかな指向特性を得ることが
できた。
る発光素子を用いて表面実装型の半導体発光装置に組み
立てた場合の構成を示す図であり、図3(a)は平面図
であり、図3(b)はB−B′線で切断した略断面図で
ある。
板(約350μmの正方形)であり、18は発光部(約
300μm×170μmの長方形)であり、15は正電
極用ワイヤボンディングパッド、17は負電極用ワイヤ
ボンディングパッドであり、正負の電極用ワイヤボンデ
ィングパッド(各約130μmの正方形)15及び17
はサファイア基板上で近接して配設されており、且つ該
正電極用ワイヤボンディングパッド及び該負電極用ワイ
ヤボンディングパッドの外形が形作る長辺部側に近接し
て該半導体発光素子の発光部が配設されている。22及
び23は表面実装型の半導体発光装置のモールドケース
26の底面にメッキ等の手法により形成された電極端子
であり、金線24及び25によりそれぞれ22及び23
は正負の電極用ワイヤボンディングパッド15及び17
と電気的にワイヤボンディングされている。
発光装置のモールドケース26の底面27には、電極端
子23及びサファイア基板10が配設されており、サフ
ァイア基板10上には発光部18があり、電極端子23
と負電極用ワイヤボンディングパッド17とを金線25
により電気的にワイヤボンディングされている。また2
8は透明なモールド樹脂である。電極端子22及び23
を発光素子の片側に集めることが出来て、発光素子を組
み込んだ表面実装型の半導体発光装置の小型化が図れ
た。具体的には、図3(a)及び図3(b)に示された
表面実装型の半導体発光装置の外形サイズは、縦約1.
2mm×横約1.8mm×高さ約1.2mm程度とな
り、従来例の外形サイズ縦約1.2mm×横約2.0〜
2.3mm×高さ約1.2mm程度より小型することが
出来た。
る発光素子を複数個用いて表面実装型の半導体発光装置
に組み立てた場合の構成を示す図であり、1個の発光素
子を用いて表面実装型の半導体発光装置に組み立てた図
3と異なり、表面実装型の半導体発光装置のモールドケ
ース29の底面にメッキ等の手法により形成されたそれ
ぞれの電極端子30及び31は共通ライン32及び33
により電気的に結線されている。24、25は電極端子
30及び31と正負の電極パッド15及び17とを結線
する金線ワイヤである。この結果、正負の電極は近接し
て配設されており、且つ該正電極用ワイヤボンディング
パッド及び該負電極用ワイヤボンディングパッドの外形
が形作る長辺部側に近接して該半導体発光素子の発光部
を配設さすることにより、発光素子からの金線ワイヤを
同−辺側に引き出すことが出来て、また、従来例の図1
1(a)で問題になった光強度の軸上のズレの問題を、
図11(b)の斜め配置を使わずとも解決することが出
来た。
実施の形態よりなる発光素子の構成を示す図であり、発
光部34はほぼ正方形に形作られたものであり、図5
(a)は平面図であり、図5(b)は模式断面図であ
る。
板(約350μm×約480μmの長方形)であり、3
4は発光部(約300μm×約300μmの正方形)で
あり、15は正電極用ワイヤボンディングパッド、17
は負電極用ワイヤボンディングパッドである。正負の電
極用ワイヤボンディングパッド(各約130μmの正方
形)15及び17はサファイア基板上で近接して配設さ
れており、且つ該正電極用ワイヤボンディングパッド及
び該負電極用ワイヤボンディングパッドの外形が形作る
長辺部側に近接して該半導体発光素子の発光部が配設さ
れている。図5(a)のC−C′線で切断した略断面図
を図5(b)に示す。
の面積のS1は約350μm×約480μmの長方形で
あり、S1=約0.168mm2であり、発光部の面積の
S2は約300μm×約300μmの正方形であり、S2
=約0.09mm2であり、正電極用ワイヤボンディン
グパッドと負電極用ワイヤボンディングパッドとの面積
の和のS3は、各約130μmの正方形の約2倍であ
り、S3=約0.034mm2である。この時、S1〜
4.9×S3、S2〜2.7×S3となっている。また、
正負の正電極用ワイヤボンディングパッドは各約100
μm角〜約160μm角程度の大きさが必要であり、こ
の時は、S2〜>1.8×S3となっている。従って、各
面積の関係は、S1≧S2+S3であり、且つ、S2≧S3
の関係にある。
上に、基板と略平行の面が−部露出したn型AlXGaY
In1-X-YN層(0≦X≦1、0≦Y≦1)11が形成
され、その上には、発光層であるAlZGaTIn1-Z-T
N層(0≦Z≦1、0≦T≦1)層12、p型AlUG
aVIn1-U-VN層(0≦U≦1、0≦V≦1)13が積
層されている。正電極14は、p型AlUGaVIn
1-U-VN層13に形成され、その上に正電極用ワイヤボ
ンディングパッド15を形成する。負電極16はn型A
lXGaYIn1-X-YN層11の一部露出した面上に形成
され、その上に負電極用ワイヤボンディングパッド17
を形成する。図5(a)の発光部34は、n型AlXG
aYIn1-X-YN層11、AlZGaTIn1-Z-TN層1
2、p型AlUGaVIn1-U-VN層13より構成されて
いる。
(各約130μmの正方形)15及び17はサファイア
基板35上で近接して配設されている。この電極配置に
より、正方形の発光部34を得ることが出来た。この発
光素子により、図2で示したような左右対称な発光パタ
ーンを実現出来た。
実施の形態よりなる発光素子の構成を示す図であり、発
光部36はほぼ円形に形作られたものであり、図6
(a)は平面図であり、図6(b)は模式断面図であ
る。
板(約350μm×約480μmの長方形)であり、3
6は発光部(直径約300μmの円形)であり、15は
正電極用ワイヤボンディングパッド、17は負電極用ワ
イヤボンディングパッドである。正負の電極用ワイヤボ
ンディングパッド(各約130μmの正方形)15及び
17はサファイア基板上で近接して配設されており、且
つ該正電極用ワイヤボンディングパッド及び該負電極用
ワイヤボンディングパッドの外形が形作る長辺部側に近
接して該半導体発光素子の発光部が配設されている。図
6(a)のD−D′線で切断した略断面図を図6(b)
に示す。
の面積のS1は約350μm×約480μmの長方形で
あり、S1=約0.168mm2であり、発光部の面積の
S2は直径約300μmの円形であり、S2=約0.07
1mm2であり、正電極用ワイヤボンディングパッドと
負電極用ワイヤボンディングパッドとの面積の和のS3
は、各約130μmの正方形の約2倍であり、S3=約
0.034mm2である。この時、S1〜4.9×S3、
S2〜2.1×S3となっている。また、正負の正電極用
ワイヤボンディングパッドは各約100μm角〜約16
0μm角程度の大きさが必要であり、この時は、S2〜
>1.4×S3となっている。従って、各面積の関係
は、S1≧S2+S3であり、且つ、S2≧S3の関係にあ
る。
上に、基板と略平行の面が−部露出したn型AlXGaY
In1-X-YN層(0≦X≦1、0≦Y≦1)11が形成
され、その上には、発光層であるAlZGaTIn1-Z-T
N層(0≦Z≦1、0≦T≦1)層12、p型AlUG
aVIn1-U-VN層(0≦U≦1、0≦V≦1)13が積
層されている。正電極14は、p型AlUGaVIn
1-U-VN層13に形成され、その上に正電極用ワイヤボ
ンディングパッド15を形成する。負電極16はn型A
lXGaYIn1-X-YN層11の一部露出した面上に形成
され、その上に負電極用ワイヤボンディングパッド17
を形成する。図6(a)の発光部36は、n型AlXG
aYIn1-X-YN層11、AlZGaTIn1-Z-TN層1
2、p型AlUGaVIn1-U-VN層13より構成されて
いる。
(各約130μmの正方形)15及び17はサファイア
基板35上で近接して配設されており、且つ該正電極用
ワイヤボンディングパッド及び該負電極用ワイヤボンデ
ィングパッドの外形が形作る長辺部側に近接して該半導
体発光素子の発光部が配設されている。この電極配置に
より、正方形の発光部34を得ることが出来た。この発
光素子により、図2で示したような左右対称な発光パタ
ーンを実現出来た。
子のリードフレーム等への実装時に、取付角度を選ばな
いという利点がある。すなわち、点対称でない発光部の
形の発光素子を軸対称形のリードフレームに取り付ける
場合には、取付角度によりリードフレームの方向に対す
る発光の指向パターンが異なっていたが、本実施例で
は、この問題を回避することができる。
実施の形態よりなる発光素子の構成を示す図であり、発
光部37はほぼ多角形に形作られたものであり、図7
(a)は平面図であり、図7(b)は模式断面図であ
る。
板(約350μm×約480μmの長方形)であり、3
7は発光部(外径が約300μmの多角形)であり、1
5は正電極用ワイヤボンディングパッド、17は負電極
用ワイヤボンディングパッドである。正負の電極用ワイ
ヤボンディングパッド(各約130μmの正方形)15
及び17はサファイア基板上で近接して配設されてお
り、且つ該正電極用ワイヤボンディングパッド及び該負
電極用ワイヤボンディングパッドの外形が形作る長辺部
側に近接して該半導体発光素子の発光部が配設されてい
る。図7(a)のE−E′線で切断した略断面図を図7
(b)に示す。
上に、基板と略平行の面が−部露出したn型AlXGaY
In1-X-YN層(0≦X≦1、0≦Y≦1)11が形成
され、その上には、発光層であるAlZGaTIn1-Z-T
N層(0≦Z≦1、0≦T≦1)層12、p型AlUG
aVIn1-U-VN層(0≦U≦1、0≦V≦1)13が積
層されている。正電極14は、p型AlUGaVIn
1-U-VN層13に形成され、その上に正電極用ワイヤボ
ンディングパッド15を形成する。負電極16はn型A
lXGaYIn1-X-YN層11の一部露出した面上に形成
され、その上に負電極用ワイヤボンディングパッド17
を形成する。図7(a)の発光部37は、n型AlXG
aYIn1-X-YN層11、AlZGaTIn1-Z-TN層1
2、p型AlUGaVIn1-U-VN層13より構成されて
いる。正負の電極用ワイヤボンディングパッド(各約1
30μmの正方形)15及び17はサファイア基板35
上で近接して配設されており、且つ該正電極用ワイヤボ
ンディングパッド及び該負電極用ワイヤボンディングパ
ッドの外形が形作る長辺部側に近接して該半導体発光素
子の発光部が配設されている。この電極配置により、多
角形の発光部37を得ることが出来た。この発光素子に
より、図2で示したような左右対称な発光パターンを実
現出来た。
形が円形に近付くほどリードフレーム等への実装時に、
取付角度を選ばないという利点が発生する。すなわち、
点対称でない発光パターンの場合には、軸対称形のリー
ドフレームに取り付ける場合には、取付角度によりリー
ドフレームの方向に対する発光の指向パターンが異なっ
ていたが、本実施例では、この問題を無視できるほど低
減できた。
半導体発光素子によれば、絶縁性基板上に形成された半
導体発光素子であり、該半導体発光素子は少なくとも発
光部及び正電極用ワイヤボンディングパッド及び負電極
用ワイヤボンディングパッドを有し、該正電極用ワイヤ
ボンディングパッド及び該負電極用ワイヤボンディング
パッドを近接して配設し、且つ該正電極用ワイヤボンデ
ィングパッド及び該負電極用ワイヤボンディングパッド
の外形が形作る長辺部側に近接して該半導体発光素子の
発光部を配設することを特徴とするものであり、外部よ
り半導体発光素子に電流を流すための2本のリードワイ
ヤを一方向に引き出すことが可能となり、半導体発光素
子の小型化を図ることが出来た。また、発光部の形状が
単純な形状となったことで、半導体製造装置に組み立て
た場合、左右対称な発光パターン(放射特性)を得るこ
とが出来る。さらに、本発明の複数個の半導体発光素子
をアレイ状に並べた場合、明るさ(輝度)のむらを低減
することが出来た。
素子によれば、前記絶縁性基板の面積をS1、発光部の
面積をS2、正電極用ワイヤボンディングパッドと負電
極用ワイヤボンディングパッドとの面積の和をS3とす
る時、S1≧S2+S3であり、且つ、S2≧S3であるこ
とを特徴とするものであり、正負の正電極用ワイヤボン
ディングパッドは各約100μm角〜約160μm角程
度の大きさが必要であり、所定の絶縁性基板の面積に対
して、発光部の面積を多く設定することができ、半導体
発光素子の小型化を図ることができる。
素子によれば、該発光素子の発光部の形状がほぼ正方形
またはほぼ長方形であることを特徴とするものであり、
発光部の形状が単純な形状となったことで、半導体製造
装置に組み立てた場合、左右対称な発光パターン(放射
特性)を得ることが出来る。
素子によれば、該発光素子の発光部の形状がほぼ円形ま
たはほぼ多角形であることを特徴とするものであり、発
光部の形状が単純な形状となったことで、半導体製造装
置に組み立てた場合、左右対称な発光パターン(放射特
性)を得ることが出来る。また、発光部の形状が正方
形、多角形、円形など特に点対称に近い場合、中心軸対
象の放射特性を得やすくなり、これを応用した半導体発
光装置、例えば、発光パネルの性能向上を図ることが出
来た。
光装置によれば、請求項1記載の半導体発光素子を用い
て実装したものであり、滑らかな発光パターンを持つこ
とにより、特に集合ランプ型ディスプレー用として優れ
た指向特性を持つ半導体装置(LEDランプ)を得るこ
とができる。
構成を示す図であり、(a)は平面図であり、(b)は
(a)のA−A′線で切断した略断面図である。
レンズ付き樹脂モールドした発光ダイオードランプの模
式図である。
用いて表面実装型の半導体発光装置に組み立てた場合の
構成を示す図であり、(a)は平面図であり、(b)は
(a)のB−B′線で切断した略断面図である。
複数個用いて表面実装型の半導体発光装置に組み立てた
場合の構成を示す図である。
構成を示す図であり、発光部はほぼ正方形に形作られた
ものであり、(a)は平面図であり、(b)は(a)の
C−C′線で切断した略断面図である。
構成を示す図であり、発光部はほぼ円形に形作られたも
のであり、(a)は平面図であり、(b)は(a)のD
−D′線で切断した略断面図である。
構成を示す図であり、発光部はほぼ多角形に形作られた
ものであり、(a)は平面図であり、(b)は(a)の
E−E′線で切断した略断面図である。
ウム系化合物半導体発光素子の説明図であり、(a)は
平面図であり、(b)は(a)のF−F′線で切断した
略断面図である。
ウム系化合物半導体発光素子をレンズ付き樹脂モールド
の半導体装置(LEDランプ)に組み立てた場合の発光
パターンを説明する図である。
リウム系化合物半導体発光素子を表面実装型のランプへ
実装した説明図であり、(a)及び(b)は平面図であ
り、(c)は(a)または(b)の略断面図である。
リウム系化合物半導体発光素子を複数個用いてアレイ状
の表面実装型の半導体発光装置へ実装した説明図であ
り、(a)は給電用の共通配線95、96に対して、発
光素子の辺を平行に配列した場合の平面図であり、
(b)は給電用の共通配線に対して、発光素子の辺を菱
形に配列した場合の平面図である。
≦Y≦1) 12 発光層であるAlZGaTIn1-Z-TN層(0≦Z
≦1、0≦T≦1) 13 p型AlUGaVIn1-U-VN層(0≦U≦1、0
≦V≦1) 14 正電極 15 正電極用ワイヤボンディングパッド(以下、正電
極パッドと呼ぶ) 16 負電極 17 負電極用ワイヤボンディングパッド(以下、負電
極パッドと呼ぶ) 18 長方形の発光部 19 垂直軸上方向の発光パターン 20 右方向の発光パターン 21 左方向の発光パターン 22、23 電極端子 24、25 金線 26 表面実装型の半導体発光装置のモールドケース 27 モールドケース26の底面 28 透明なモールド樹脂 29 表面実装型の半導体発光装置のモールドケース 30、31 電極端子 32、33 共通ライン 34 正方形の発光部 35 長方形のサファイア基板 36 円形の発光部 37 多角形の発光部
Claims (5)
- 【請求項1】 絶縁性基板上に形成された半導体発光素
子において、該半導体発光素子は少なくとも発光部及び
正電極用ワイヤボンディングパッド及び負電極用ワイヤ
ボンディングパッドを有し、該正電極用ワイヤボンディ
ングパッド及び該負電極用ワイヤボンディングパッドを
近接して配設し、且つ該正電極用ワイヤボンディングパ
ッド及び該負電極用ワイヤボンディングパッドの外形が
形作る長辺部側に近接して該半導体発光素子の発光部を
配設することを特徴とする半導体発光素子。 - 【請求項2】 請求項1記載の半導体発光素子におい
て、前記絶縁性基板の面積をS1、発光部の面積をS2、
正電極用ワイヤボンディングパッドと負電極用ワイヤボ
ンディングパッドとの面積の和をS3とする時、S1≧S
2+S3であり、且つ、S2≧S3であることを特徴とする
半導体発光素子。 - 【請求項3】 請求項1記載の半導体発光素子におい
て、該発光素子の発光部の形状がほぼ正方形またはほぼ
長方形であることを特徴とする半導体発光素子。 - 【請求項4】 請求項1記載の半導体発光素子におい
て、該発光素子の発光部の形状がほぼ円形またはほぼ多
角形であることを特徴とする半導体発光素子。 - 【請求項5】 請求項1記載の半導体発光素子を用いて
実装したことを特徴とする半導体発光装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34488896A JPH10190063A (ja) | 1996-12-25 | 1996-12-25 | 半導体発光素子および半導体発光装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34488896A JPH10190063A (ja) | 1996-12-25 | 1996-12-25 | 半導体発光素子および半導体発光装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10190063A true JPH10190063A (ja) | 1998-07-21 |
Family
ID=18372777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34488896A Pending JPH10190063A (ja) | 1996-12-25 | 1996-12-25 | 半導体発光素子および半導体発光装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10190063A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002103811A1 (fr) * | 2001-06-15 | 2002-12-27 | Nichia Corporation | Appareil semi-conducteur d'emission de lumiere |
JP2015195349A (ja) * | 2014-03-28 | 2015-11-05 | 日亜化学工業株式会社 | 発光装置 |
CN108323004A (zh) * | 2018-02-02 | 2018-07-24 | 江门黑氪光电科技有限公司 | 一种具有对称焊盘的线路板 |
-
1996
- 1996-12-25 JP JP34488896A patent/JPH10190063A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002103811A1 (fr) * | 2001-06-15 | 2002-12-27 | Nichia Corporation | Appareil semi-conducteur d'emission de lumiere |
JP2015195349A (ja) * | 2014-03-28 | 2015-11-05 | 日亜化学工業株式会社 | 発光装置 |
CN108323004A (zh) * | 2018-02-02 | 2018-07-24 | 江门黑氪光电科技有限公司 | 一种具有对称焊盘的线路板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6648048B2 (ja) | Ledパッケージ及びその製造方法 | |
KR100631832B1 (ko) | 백색 발광소자 및 그 제조방법 | |
US9882105B2 (en) | LED module | |
JP3329716B2 (ja) | チップタイプled | |
US8158996B2 (en) | Semiconductor light emitting device package | |
JP2021511528A (ja) | 複数のピクセルを含むディスプレイ用発光ダイオードユニット及びそれを有する表示装置 | |
US6642545B2 (en) | Semiconductor light emitting device | |
US20110284883A1 (en) | Semiconductor light-emitting element, light-emitting device, luminaire, display unit, traffic signal lamp unit, and traffic information display unit | |
JPH113051A (ja) | Led表示器及びそれを用いた表示装置 | |
JP2001177156A (ja) | 側面発光型ledランプ | |
JP3219000B2 (ja) | Led表示器とその製造方法 | |
JP2001077427A (ja) | 発光ダイオード及びそれを用いた表示装置 | |
JP2002082635A (ja) | カラーledディスプレイ装置 | |
JP2007115928A (ja) | 半導体発光装置 | |
US11935911B2 (en) | Double color micro LED display panel | |
US11476296B2 (en) | Double color micro LED display panel | |
US12021172B2 (en) | Light-emitting element and image displaying apparatus | |
JPH11354836A (ja) | フルカラー半導体発光装置 | |
JPH10190063A (ja) | 半導体発光素子および半導体発光装置 | |
JPH06310763A (ja) | 発光ダイオードランプ | |
JP2002232015A (ja) | 半導体発光装置 | |
KR20170112776A (ko) | 발광소자, 어레이 기판, 패널, 및 이를 포함하는 표시장치 | |
JP2009099881A (ja) | 発光装置及びこれを用いた発光モジュールとバックライト装置 | |
KR102161006B1 (ko) | 반도체 발광소자 및 이를 제조하는 방법 | |
KR101006658B1 (ko) | 발광 소자 장착 기판, 발광 소자 장착 패키지 및 면 광원장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040618 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041111 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050105 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050311 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |