JP2022013195A - 電子デバイス及び電子デバイスの製造方法 - Google Patents

電子デバイス及び電子デバイスの製造方法 Download PDF

Info

Publication number
JP2022013195A
JP2022013195A JP2020115596A JP2020115596A JP2022013195A JP 2022013195 A JP2022013195 A JP 2022013195A JP 2020115596 A JP2020115596 A JP 2020115596A JP 2020115596 A JP2020115596 A JP 2020115596A JP 2022013195 A JP2022013195 A JP 2022013195A
Authority
JP
Japan
Prior art keywords
connecting member
led chip
electrode
array substrate
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020115596A
Other languages
English (en)
Inventor
一幸 山田
Kazuyuki Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2020115596A priority Critical patent/JP2022013195A/ja
Priority to CN202110689789.6A priority patent/CN113889463A/zh
Priority to US17/304,566 priority patent/US11948908B2/en
Publication of JP2022013195A publication Critical patent/JP2022013195A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29286—Material of the matrix with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29291—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001—Structure
    • H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83052—Detaching layer connectors, e.g. after testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Theoretical Computer Science (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

【課題】設計及び製造工程における自由度が高い電子デバイスを提供する。【解決手段】電子デバイス１０は、第１電極１９１及び第２電極１９３を備えたアレイ基板１００と、前記第１電極１９１の上に設けられた第１接続部材２５１と、前記第１接続部材２５１の上に実装された第１ＬＥＤチップ２０１と、前記第２電極１９３の上に設けられた、前記第１接続部材２５１よりも厚い第２接続部材２５３と、前記第２接続部材２５３の上に実装された第２ＬＥＤ２０３チップと、を有する。前記アレイ基板１００の基準面１０９から前記第２接続部材２５３の上面までの距離は、前記基準面１０９から前記第１接続部材２５１の上面までの距離より大きい。【選択図】図１

Description

本発明は、電子デバイス及び電子デバイスの製造方法に関わる。特にＬＥＤチップを含む電子部品を実装した電子デバイスとしての表示装置及び表示装置の製造方法に関する。
スマートフォン等の中小型表示装置において、液晶やＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いた表示装置が既に製品化されている。特に、自発光型素子であるＯＬＥＤを用いたＯＬＥＤ表示装置は、液晶表示装置と比べて、高コントラストでバックライトが不要である、という利点を有する。しかしながら、ＯＬＥＤは有機化合物によって構成されるため、有機化合物の劣化に起因して、ＯＬＥＤ表示装置の高信頼性を確保することが難しい。
近年、次世代表示装置として、回路基板の画素回路に微小なＬＥＤチップを実装した、いわゆるマイクロＬＥＤ表示装置（又はミニＬＥＤ表示装置）の開発が進められている（例えば、特許文献１）。ＬＥＤは、ＯＬＥＤと同様の自発光型素子であるが、ＯＬＥＤと異なり、ガリウム（Ｇａ）、インジウム（Ｉｎ）などを含む無機化合物で構成される。したがって、ＯＬＥＤ表示装置と比較すると、マイクロＬＥＤ表示装置は高信頼性を確保しやすい。さらに、ＬＥＤチップは、ＯＬＥＤ表示装置よりも発光効率及び輝度が高い。したがって、マイクロＬＥＤ表示装置は、高信頼性、高輝度、及び高コントラストの次世代表示装置として期待されている。
特表２０１８－５０８９７２号公報
マイクロＬＥＤ表示装置は、ＯＬＥＤ表示装置と異なり、その製造方法において、ＬＥＤチップを実装する工程を有する。画素には、ＬＥＤチップを実装するための接続部材が画素電極上に設けられている。ＬＥＤチップは、接続部材によって画素電極と電気的に接続されるとともに、画素電極上に固定される。マイクロＬＥＤ表示装置では、同じ色で発光するＬＥＤチップ毎に実装される。つまり、例えば、まず画素領域内に赤色ＬＥＤチップが実装され、続いて当該領域内に緑色ＬＥＤチップが実装される。隣接する画素における赤色ＬＥＤチップと緑色ＬＥＤチップとの距離は非常に短いため、例えば赤色ＬＥＤチップを実装した後に、その隣の領域に緑色ＬＥＤチップを実装しようとした場合、当該緑色ＬＥＤチップ、ＬＥＤチップを取り付けるために用いられるその他の部材が、既に実装済みの赤色ＬＥＤチップに干渉してしまう場合がある。この干渉を避けるために、特許文献１では、バックプレーン基板（アレイ基板）の段差形状又は導電性接着構造が接続される接続パッドの厚さを画素によって調整する技術が開示されている。
しかしながら、特許文献１に開示された技術では、予め決められた画素でしか段差形状又は接続パッドの厚さを調整することができない。つまり、表示装置の設計段階又はアレイ基板の製造段階で段差形状又は接続パッドの厚さが調整されている必要があるため、アレイ基板形成後の製造工程における自由度が小さいという問題があった。
例えば、マイクロＬＥＤ表示装置の製造後に輝点や暗点などの不良が確認された場合、不良が確認された画素に設けられたＬＥＤチップを交換することで、これらの不良を修理（リペア）することができる。リペアを行う対象の画素に新たなＬＥＤチップを取り付ける際、その周囲の画素に配置されたＬＥＤチップとの干渉を避ける必要がある。特許文献１では、アレイ基板形成後の製造工程における自由度が小さいため、このよう場合に対応することができなかった。
本発明は、上記問題に鑑み、設計及び製造方法における自由度が高い電子デバイスを提供することを課題の一つとする。
本発明の一実施形態に係る電子デバイスは、第１電極及び第２電極を備えたアレイ基板と、前記第１電極上に設けられた第１接続部材と、前記第１接続部材上に実装された第１ＬＥＤチップと、前記第２電極上に設けられた、前記第１接続部材よりも厚い第２接続部材と、前記第２接続部材上に実装された第２ＬＥＤチップと、を有する。前記アレイ基板の基準面から前記第２接続部材の上面までの距離は、前記基準面から前記第１接続部材の上面までの距離より大きい。
本発明の一実施形態に係る電子デバイスの製造方法は、第１電極及び第２電極を含むアレイ基板を形成し、前記第１電極上に第１接続部材を形成し、前記第２電極上に、前記第１接続部材よりも厚い第２接続部材を、前記アレイ基板の基準面から前記第２接続部材の上面までの距離が前記基準面から前記第１接続部材の上面までの距離より大きくなるように形成し、前記第１接続部材上に第１ＬＥＤチップを実装し、前記第２接続部材上に第２ＬＥＤチップを実装する。
本発明の一実施形態に係る電子デバイスの製造方法は、第１電極及び第２電極を含むアレイ基板を形成し、前記第１電極上に第１接続部材を形成し、前記第２電極上に第２接続部材を形成し、前記第１接続部材上に第１ＬＥＤチップを実装し、前記第２接続部材上に第２ＬＥＤチップを実装し、前記第２ＬＥＤチップを前記第２電極から取り外し、前記第２電極上に前記第１接続部材より厚いリペア接続部材を、前記アレイ基板の基準面から前記リペア接続部材の上面までの距離が前記基準面から前記第１接続部材の上面までの距離より大きくなるように形成し、前記リペア接続部材上に前記第２ＬＥＤチップと同じ色で発光するリペアＬＥＤチップを形成する。
本発明の一実施形態に係る電子デバイスは、第１電極及び第２電極を備えたアレイ基板と、前記第１電極の上に設けられた第１接続部材と、前記第１接続部材の上に実装された第１電子部品と、前記第２電極の上に設けられた、前記第１接続部材よりも厚い第２接続部材と、前記第２接続部材の上に実装された第２電子部品と、を有する。前記アレイ基板の基準面から前記第２接続部材の上面までの距離は、前記基準面から前記第１接続部材の上面までの距離より大きい。
本発明の一実施形態に係る表示装置の模式的な断面図である。 本発明の一実施形態に係る表示装置の製造方法を示す断面図である。 本発明の一実施形態に係る表示装置の製造方法を示す断面図である。 本発明の一実施形態に係る表示装置の製造方法を示す断面図である。 本発明の一実施形態に係る表示装置の製造方法を示す断面図である。 本発明の一実施形態に係る表示装置の製造方法を示す断面図である。 本発明の一実施形態に係る表示装置のリペア方法を示す断面図である。 本発明の一実施形態に係る表示装置のリペア方法を示す断面図である。 本発明の一実施形態に係る表示装置のリペア方法を示す断面図である。 本発明の一実施形態に係る表示装置のリペア方法を示す断面図である。 本発明の一実施形態に係るリペアを施した表示装置の模式的な断面図である。 本発明の一実施形態に係る表示装置の全体構成を示す平面図である。 本発明の一実施形態に係る表示装置の回路構成を示すブロック図である。 本発明の一実施形態に係る表示装置の画素回路を示す回路図である。 本発明の一実施形態に係る表示装置の断面図である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎない。当業者が、発明の主旨を保ちつつ、実施形態の構成を適宜変更することによって容易に想到し得る構成についても、当然に本発明の範囲に含有される。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合がある。しかし、図示された形状はあくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号の後にアルファベットを付して、詳細な説明を適宜省略することがある。
本発明の各実施の形態において、アレイ基板からＬＥＤチップに向かう方向を上又は上方という。逆に、ＬＥＤチップからアレイ基板に向かう方向を下又は下方という。このように、説明の便宜上、上方又は下方という語句を用いて説明するが、例えば、アレイ基板とＬＥＤチップとの上下関係が図示と逆になるように配置されてもよい。また、以下の説明で、例えばアレイ基板上のＬＥＤチップという表現は、上記のようにアレイ基板とＬＥＤチップとの上下関係を説明しているに過ぎず、アレイ基板とＬＥＤチップとの間に他の部材が配置されていてもよい。また、上方又は下方は、複数の層が積層された構造における積層順を意味するものであり、トランジスタの上方の画素電極と表現する場合、平面視でトランジスタと画素電極とが重ならない位置関係であってもよい。一方、トランジスタの鉛直上方の画素電極と表現する場合は、平面視でトランジスタと画素電極とが重なる位置関係を意味する。
本明細書において「αはＡ、Ｂ又はＣを含む」、「αはＡ，Ｂ及びＣのいずれかを含む」、「αはＡ，Ｂ及びＣからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αがＡ～Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
以下の各実施形態は、技術的な矛盾を生じない限り、互いに組み合わせることができる。
以下の実施形態では、一例としてＬＥＤチップが搭載された表示装置について説明するが、本発明は表示装置に限定されない。例えば、ＬＥＤチップに代えて、又はＬＥＤチップに加えて、光センサなどの他の電子部品が設けられた電子デバイスに本発明が適用されてもよい。以下の説明において、第１ＬＥＤチップ、第２ＬＥＤチップ、及び第３ＬＥＤチップは、本実施形態に適用可能な第１電子部品、第２電子部品、及び第３電子部品の一例である。第１～第３電子部品はセンシングする色が異なる光センサであってもよく、互いに機能の異なるセンサであってもよく、センサ及びセンサ以外の電子部品であってもよい。
〈第１実施形態〉
［表示装置１０の構成］
図１を用いて、本発明の一実施形態に係る表示装置１０について説明する。なお、図１では、表示装置１０のうちの一部の画素構成について図示されている。図１は、本発明の一実施形態に係る表示装置の模式的な断面図である。図１に示すように表示装置１０は、アレイ基板１００、接続部材２５０、及びＬＥＤチップ２００を有する。アレイ基板１００は、第１面１０１及び第２面１０３を備えている。第１面１０１と第２面１０３とは反対側の面である。アレイ基板１００は、基準面１０９を有する。本実施形態において、基準面１０９はアレイ基板１００に含まれる絶縁性基板（例えば、図１４の絶縁性基板３０５Ｂ）の表面（上面）である。ただし、基準面１０９は、当該絶縁性基板の裏面（下面）であってもよい。基準面１０９は、上記絶縁性基板の上面又は下面のように実在する平坦な面だけでなく、アレイ基板１００中において定義される平坦な仮想平面であってもよい。
アレイ基板１００は、第１面１０１側に絶縁層１２０及び画素電極１９０を備えている。画素電極１９０は絶縁層１２０に接している。詳細は後述するが、画素電極１９０は画素回路（図１１の画素回路１１０Ｂに対応する）に設けられた配線の一部である。つまり、図１では図示しないが、アレイ基板１００は、絶縁性基板上に設けられたトランジスタ及び配線を備えている。画素電極１９０は、第１画素電極１９１、第２画素電極１９３、及び第３画素電極１９５を含む。第１画素電極１９１、第２画素電極１９３、及び第３画素電極１９５は、同一の絶縁層１２０に接しており、同じ厚さを有している。つまり、第１画素電極１９１、第２画素電極１９３、及び第３画素電極１９５は同一層である。ここで、同一層とは、複数の部材が、１つの層がパターニングされることによって形成されたものであることを意味する。つまり、第１画素電極１９１、第２画素電極１９３、及び第３画素電極１９５が同じ厚さであることは、これらの画素電極の厚さが、これらの画素電極の基である層の基板面内における膜厚ばらつきの範囲内であることを意味し、必ずしも完全同一の厚さである必要はない。なお、これらの画素電極を特に区別する必要がない場合、これらをまとめて画素電極１９０という。
画素電極１９０の上に接続部材２５０が設けられている。接続部材２５０は画素電極１９０とＬＥＤチップ２００とを接続する。接続部材２５０は、第１接続部材２５１、第２接続部材２５３、及び第３接続部材２５５を含む。第１接続部材２５１は第１画素電極１９１の上に設けられている。第２接続部材２５３は第２画素電極１９３の上に設けられている。第３接続部材２５５は第３画素電極１９５の上に設けられている。上記の３つの接続部材を特に区別する必要がない場合、これらをまとめて接続部材２５０という。
第２接続部材２５３は第１接続部材２５１より厚い。第３接続部材２５５は第１接続部材２５１及び第２接続部材２５３の各々よりも厚い。第２接続部材２５３の厚さと第１接続部材２５１の厚さとの差は、各々の厚さのばらつきの範囲を越える。例えば、アレイ基板１００上に設けられた複数の第２接続部材２５３の厚さの標準偏差をσ２とし、複数の第１接続部材２５１の厚さの標準偏差をσ１とした場合に、±３σ２で表される範囲と±３σ１で表される範囲とは重ならない。具体的には、第２接続部材２５３は第１接続部材２５１より３００ｎｍ以上、５００ｎｍ以上、１μｍ以上、又は２μｍ以上厚い。同様に、第３接続部材２５５の厚さと第２接続部材２５３の厚さとの差は、各々の厚さのばらつきの範囲を越える。例えば、複数の第３接続部材２５５の厚さの標準偏差をσ３とした場合に、±３σ３で表される範囲と±３σ２で表される範囲とは重ならない。具体的には、第３接続部材２５５は第２接続部材２５３より３００ｎｍ以上、５００ｎｍ以上、１μｍ以上、又は２μｍ以上厚い。
基準面１０９から第２接続部材２５３の上面までの距離は、基準面１０９から第１接続部材２５１の上面までの距離より大きい。換言すると、上下方向（又は、鉛直方向）において、第２接続部材２５３の上面の位置は、第１接続部材２５１の上面の位置よりも上方にある。基準面１０９から第３接続部材２５５の上面までの距離は、基準面１０９から第２接続部材２５３の上面までの距離より大きい。換言すると、上下方向において、第３接続部材２５５の上面の位置は、第２接続部材２５３の上面の位置よりも上方にある。
接続部材２５０の上にＬＥＤチップ２００が実装されている。ＬＥＤチップ２００は、第１ＬＥＤチップ２０１、第２ＬＥＤチップ２０３、及び第３ＬＥＤチップ２０５を含む。第１ＬＥＤチップ２０１は第１接続部材２５１の上に実装されている。第２ＬＥＤチップ２０３は第２接続部材２５３の上に実装されている。第３ＬＥＤチップ２０５は第３接続部材２５５の上に実装されている。これらの３つのＬＥＤチップは異なる色で発光する。ただし、これらのＬＥＤチップが同じ色で発光してもよい。上記の３つのＬＥＤチップを特に区別する必要がない場合、これらをまとめてＬＥＤチップ２００という。
基準面１０９から第２接続部材２５３と第２ＬＥＤチップ２０３との接触面（又は、接触点）までの距離は、基準面１０９から第１接続部材２５１と第１ＬＥＤチップ２０１との接触面（又は、接触点）までの距離より大きい。換言すると、基準面１０９から第２ＬＥＤチップ２０３の下面までの距離は、基準面１０９から第１ＬＥＤチップ２０１の下面までの距離より大きい。
本実施形態では、ＬＥＤチップ２００の下部にアノード電極が設けられており、ＬＥＤチップ２００の上部にカソード電極が設けられている。ＬＥＤチップ２００のアノード電極は、接続部材２５０に接続されている。なお、図示しないが、ＬＥＤチップ２００のカソード電極は、カソード電極の上方に設けられた導電層（例えば、後述する導電層４２０Ｂ（図１４参照））に接続される。アノード電極からカソード電極にＬＥＤチップ２００内を流れる電流によって、ＬＥＤチップ２００は発光する。本実施形態では、ＬＥＤチップ２００は上方に光を放出する。ＬＥＤチップ２００の側壁には反射部材が設けられている。反射部材は、傾斜面が上方を向くように傾斜しており、ＬＥＤチップ２００の発光部から横方向に放出された光を上方に反射する。また、画素電極１９０は反射部材としての機能を備えており、ＬＥＤチップ２００からアレイ基板１００側に放出された光を上方に反射する。また、ＬＥＤチップ２００は上述の構造に限らず側壁に反射部材が形成されていないものであってもよい。さらには、ＬＥＤチップ２００は下部にアノード電極及びカソード電極が設けられたフリップタイプのＬＥＤチップであってもよい。
［表示装置１０の各部材の材質］
アレイ基板１００の絶縁性基板（例えば、図１４の絶縁性基板３０５Ｂ）として、ガラス基板、石英基板、又はプラスチック基板（樹脂基板）などの透光性を有する基板を用いることができる。プラスチック基板として、ポリイミド基板、アクリル基板、シロキサン基板、又はフッ素樹脂基板などの可撓性を有する基板を用いることができる。また、アレイ基板１００に導電性基板が用いられる場合、当該導電性基板としてステンレス基板又はアルミニウム基板などの金属基板を用いることができる。導電性基板が用いられる場合は、導電性基板の表面に絶縁層が形成されていてもよい。また、上記の絶縁性基板及び導電性基板の他に、シリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基板をアレイ基板１００に用いることができる。
画素電極１９０は、ＬＥＤチップ２００を実装するための接続部材２５０を形成するためのパッドとして機能する。画素電極１９０として、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、錫（Ｓｎ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、ビスマス（Ｂｉ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、金（Ａｕ）及びこれらの合金又は化合物が用いられる。また、画素電極１９０として、上記の材料が単層で用いられてもよく積層で用いられてもよい。なお、ＬＥＤチップ２００が下方に光を放出する場合、画素電極１９０として透明導電膜を用いることができる。当該透明導電膜として、インジウム・スズ酸化物（ＩＴＯ）及びインジウム・亜鉛酸化物（ＩＺＯ）を用いることができる。
接続部材２５０は、ＬＥＤチップ２００を画素電極１９０に実装するための接続部材として機能する。接続部材２５０として、例えば、銀ペースト、はんだ（Ｓｎ）、金属ナノ粒子を含むペースト、又は異方性導電膜（ＡＣＦ）を用いることができる。例えば、接続部材２５０として金属ナノ粒子を含むペーストが用いられる場合、塗布後だけでなく、焼成後の接続部材２５０中にも有機物が含まれている。一方、画素電極１９０には有機物は含まれていないが、仮に画素電極１９０中に不純物として有機物が含まれていたとしても、接続部材２５０に含まれる有機物の量は、画素電極１９０に含まれる有機物の量よりも多い。ただし、画素電極１９０に含まれる有機物の量が接続部材２５０に含まれる有機物の量と同じであってもよい。
絶縁層１２０として、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、又はシロキサン樹脂などの有機絶縁材料を用いることができる。また、絶縁層１２０として、有機絶縁材料だけでなく無機絶縁材料を用いることもできる。無機絶縁材料として、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、窒化シリコン（ＳｉＮｘ）、窒化酸化シリコン（ＳｉＮｘＯｙ）、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ）、または窒化アルミニウム（ＡｌＮｘ）などの無機絶縁材料を用いることができる。ここで、ＳｉＯｘＮｙ及びＡｌＯｘＮｙは、酸素（Ｏ）よりも少ない量の窒素（Ｎ）を含有するシリコン化合物及びアルミニウム化合物である。また、ＳｉＮｘＯｙ及びＡｌＮｘＯｙは、窒素よりも少ない量の酸素を含有するシリコン化合物及びアルミニウム化合物である。絶縁層１２０として、無機絶縁層材料および有機絶縁材料が各々単独で用いられてもよく、これらが積層されてもよい。
［表示装置１０の製造方法］
図２～図６を用いて、表示装置１０の製造方法を説明する。図２～図６は、本発明の一実施形態に係る表示装置の製造方法を示す断面図である。
図２に示すように、アレイ基板１００の第１面１０１側において、絶縁層１２０に接するように第１画素電極１９１、第２画素電極１９３、及び第３画素電極１９５を形成する。画素電極１９０は、画素電極１９０の基となる導電層がアレイ基板１００の有効エリア（機能素子又は配線が形成されるエリア）の全面に成膜され、当該導電層がフォトリソグラフィー工程によってパターニングされることで形成される。上記のように、第１画素電極１９１、第２画素電極１９３、及び第３画素電極１９５は、同一の導電層がパターニングされたものなので、それぞれの膜厚は全面に成膜された導電層の面内ばらつきの範囲内でほぼ同じ膜厚である。
画素電極１９０の基となる導電層の成膜法として、物理蒸着法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ法）が用いられる。ただし、当該成膜法として、化学蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ法）が用いられてもよい。ＰＶＤ法としては、スパッタリング法、真空蒸着法、及び電子ビーム蒸着法などが用いられる。ＣＶＤ法としては、熱ＣＶＤ法、プラズマＣＶＤ法、触媒ＣＶＤ法（Ｃａｔ（Ｃａｔａｌｙｔｉｃ）－ＣＶＤ法又はホットワイヤＣＶＤ法）などが用いられる。
図３に示すように、第１画素電極１９１の上に第１接続部材２５１を形成し、第２画素電極１９３の上に第２接続部材２５３を形成し、第３画素電極１９５の上に第３接続部材２５５を形成する。第１接続部材２５１、第２接続部材２５３、及び第３接続部材２５５の各々は厚さが異なるように形成される。具体的には、第２接続部材２５３は第１接続部材２５１より厚く形成され、第３接続部材２５５は第２接続部材２５３より厚く形成される。第１接続部材２５１、第２接続部材２５３、及び第３接続部材２５５は、基準面１０９から第２接続部材２５３の上面までの距離が、基準面１０９から第１接続部材２５１の上面までの距離より大きくなるように形成され、基準面１０９から第３接続部材２５５の上面までの距離が、基準面１０９から第２接続部材２５３の上面までの距離より大きくなるように形成される。これらの接続部材２５０は、マイクロディスペンス法、インクジェット法、ピン転写法、マスク蒸着法、マスクスパッタリング法、ＡＣＦ（Anisotropic Conductive Film）／ＮＣＦ（Non-Conductive Film）接合法、めっき法、又は印刷法を用いて形成することができる。
図４に示すように、第１接続部材２５１の上に第１ＬＥＤチップ２０１を実装する。例えば、第１ＬＥＤチップ２０１が赤色ＬＥＤチップである場合、アレイ基板１００の全面に配置された複数の赤色画素に第１ＬＥＤチップ２０１が実装される。
次に、図５に示すように、第２接続部材２５３の上に第２ＬＥＤチップ２０３を実装する。例えば、第２ＬＥＤチップ２０３が緑色ＬＥＤチップである場合、アレイ基板１００の全面に配置された複数の緑色画素に第２ＬＥＤチップ２０３が実装される。このとき、第２接続部材２５３が第１接続部材２５１より厚いため、第２ＬＥＤチップ２０３が第２接続部材２５３に接した状態において、第２ＬＥＤチップ２０３の上面は第１ＬＥＤチップ２０１の上面よりも上方に位置している。したがって、第２ＬＥＤチップ２０３を実装する際に第１ＬＥＤチップ２０１との干渉を避けることができる。
次に、図６に示すように、第３接続部材２５５の上に第３ＬＥＤチップ２０５を実装する。例えば、第３ＬＥＤチップ２０５が青色ＬＥＤチップである場合、アレイ基板１００の全面に配置された複数の青色画素に第３ＬＥＤチップ２０５が実装される。このとき、第３接続部材２５５が第１接続部材２５１及び第２接続部材２５３の各々より厚いため、第３ＬＥＤチップ２０５が第３接続部材２５５に接した状態において、第３ＬＥＤチップ２０５の上面は第１ＬＥＤチップ２０１及び第２ＬＥＤチップ２０３の各々の上面よりも上方に位置している。したがって、第３ＬＥＤチップ２０５を実装する際に第１ＬＥＤチップ２０１及び第２ＬＥＤチップ２０３との干渉を避けることができる。
以上のように、本実施形態に係る表示装置１０によると、接続部材の厚さが異なることで、ＬＥＤチップを実装するときに、その周囲に既に実装された他のＬＥＤチップとの干渉を避けることができる。また、アレイ基板１００を形成後の接続部材２５０を形成する工程で接続部材２５０の厚さを調整することができるため、アレイ基板１００形成後の工程における設計及び製造方法における自由度が向上する。
〈第２実施形態〉
図７～図１０Ｂを用いて、本発明の一実施形態に係る表示装置１０Ａ及びその製造方法について説明する。なお、本実施形態では、表示装置１０Ａの製造後に画素の不良が確認された場合に、当該不良が発生した画素のＬＥＤチップをリペアする方法について説明する。図７～図１０Ｂは、本発明の一実施形態に係る表示装置のリペア方法を示す断面図である。以下の表示装置１０Ａの説明において、図１～図９で説明した第１実施形態の表示装置１０と同様の特徴については説明を省略し、主に表示装置１０との相違点について説明する。
［表示装置１０Ａの製造方法］
図７に示すように、第１画素電極１９１Ａの上に第１接続部材２６１Ａを介して第１ＬＥＤチップ２０１Ａが実装され、第２画素電極１９３Ａの上に第２接続部材２６３Ａを介して第２ＬＥＤチップ２０３Ａが実装され、第３画素電極１９５Ａの上に第３接続部材２６５Ａを介して第３ＬＥＤチップ２０５Ａが実装される。上記の３つの接続部材を特に区別する必要がない場合、これらをまとめて接続部材２６０Ａという。なお、本実施形態では、第１接続部材２６１Ａ、第２接続部材２６３Ａ、及び第３接続部材２６５Ａの各々の厚さは同じである。本実施形態では、第２ＬＥＤチップ２０３Ａが発光せず、リペアをする必要がある場合について説明する。
図８に示すように、第２ＬＥＤチップ２０３Ａを上方に引き上げることで、実装されていた第２ＬＥＤチップ２０３Ａを第２画素電極１９３Ａから取り外す。なお、図８の例では、第２ＬＥＤチップ２０３Ａと共に第２接続部材２６３Ａが第２画素電極１９３Ａから剥離されているが、これは単なる一例に過ぎず、第２接続部材２６３Ａが第２画素電極１９３Ａに残っていてもよい。
図９に示すように、第２ＬＥＤチップ２０３Ａが取り外された後の第２画素電極１９３Ａの上に、リペア接続部材２７０Ａを形成する。なお、リペア接続部材２７０Ａは、第１接続部材２６１Ａ、第２接続部材２６３Ａ、及び第３接続部材２６５Ａの各々よりも厚い。リペア接続部材２７０Ａは、基準面１０９Ａからリペア接続部材２７０Ａの上面までの距離が、基準面１０９Ａから第１接続部材２６１Ａ（又は第３接続部材２６５Ａ）の上面までの距離より大きくなるように形成される。そして、リペア接続部材２７０Ａの上にリペアＬＥＤチップ２０７Ａを実装する。なお、リペアＬＥＤチップ２０７Ａは、本来第２ＬＥＤチップ２０３Ａが正常に発光すれば得られたはずの色で発光するＬＥＤチップである。
上記のようにリペア作業を行うことで、発光不良が発生していた第２ＬＥＤチップ２０３ＡがリペアＬＥＤチップ２０７Ａに置き換えられた、図１０Ａに示す表示装置１０Ａが完成する。
以上のように、本実施形態に係る表示装置１０Ａによると、リペア接続部材２７０Ａがその周囲の接続部材よりも厚いことで、リペアＬＥＤチップ２０７Ａを実装するときに、その周囲に既に実装された他のＬＥＤチップとの干渉を避けることができる。
なお、本実施形態では、リペア前の複数の接続部材２６０Ａの厚さが同じである構成を例示したが、この構成に限定されない。例えば、第１実施形態と同様にリペア前の複数の接続部材の厚さが異なっていてもよい。この場合、リペアＬＥＤチップ２０７Ａの厚さは、最も厚い接続部材と最も薄い接続部材との差よりも厚いことが好ましい。また、リペア接続部材２７０Ａを第２画素電極１９３Ａの上に形成する代わりに、リペアＬＥＤチップ２０７Ａの下面にリペア接続部材２７０Ａに相当する部材を形成した状態で、リペアＬＥＤチップ２０７Ａを第２画素電極１９３Ａの上に形成してもよい。
以下、図１に示す第１実施形態と同様に、赤色ＬＥＤチップである第１ＬＥＤチップ２０１と、緑色ＬＥＤチップである第２ＬＥＤチップ２０３と、青色ＬＥＤチップである第３ＬＥＤチップ２０５とが設けられた表示装置１０に対して上記のリペアが行われた場合について説明する。この場合、それぞれのＬＥＤの発光色ごとに接続部材２５１、２５３、２５５の厚さが異なる。このような表示装置１０に対してリペアを行う場合、リペア接続部材２７０Ａの厚さは、接続部材２５１、２５３、２５５うち最も厚い接続部材（図１０Ｂの例では接続部材２５５）よりも大きい。図１０Ｂでは、ある画素において、第１ＬＥＤチップ２０１のリペアが行われ、第１ＬＥＤチップ２０１の代わりにリペア接続部材２７０Ａを介してリペアＬＥＤチップ２０７Ａが配置された例を示した。図１０ＢにおけるリペアＬＥＤチップ２０７Ａを第４ＬＥＤチップ（又は、第４電子部品）という場合がある。リペア接続部材２７０Ａを第４接続部材という場合がある。
なお、図１０ＢにおけるリペアＬＥＤチップ２０７Ａは赤色である。上記のように、各々の厚さが異なる３つの接続部材２５１、２５３、２５５が設けられた表示装置１０に対してリペアが行われた場合、図１０Ｂに示すように、各々の厚さが異なる４つの接続部材（接続部材２５１、２５３、２５５、及びリペア接続部材２７０Ａ）が設けられた構成になる。なお、リペアがＬＥＤの色毎に行われる場合、各々の厚さが異なる３つのリペア接続部材（赤色リペア接続部材、緑色リペア接続部材、及び青色リペア接続部材）が設けられてもよい。この場合、表示装置１０には、各々の厚さが異なる６つの接続部材（接続部材２５１、２５３、２５５、赤色リペア接続部材、緑色リペア接続部材、及び青色リペア接続部材）が設けられる。つまり、同色のＬＥＤにおいて高さが異なる接続部材が設けられた構成が得られる。
〈第３実施形態〉
図１１～図１４を用いて、本発明の一実施形態に係る表示装置の全体構成について説明する。なお、以下の実施形態に示す表示装置２０Ｂは、第１実施形態における表示装置１０の製造方法及び第２実施形態における表示装置１０Ａのリペア方法を適用して製造することができる。
［表示装置２０Ｂの概要］
図１１は、本発明の一実施形態に係る表示装置の全体構成を示す平面図である。図１１に示すように、表示装置２０Ｂは、アレイ基板１００Ｂ、フレキシブルプリント回路基板６００Ｂ（ＦＰＣ６００Ｂ）、及びＩＣチップ７００Ｂを有する。表示装置２０Ｂは表示領域２２Ｂ、周辺領域２４Ｂ、及び端子領域２６Ｂに区分される。表示領域２２Ｂは、ＬＥＤチップ２００Ｂを含む画素回路１１０Ｂがマトリクス状に配置された領域であり、画像を表示する領域である。周辺領域２４Ｂは、表示領域２２Ｂの周囲の領域であり、画素回路１１０Ｂを制御するドライバ回路が設けられた領域である。端子領域２６Ｂは、ＦＰＣ６００Ｂが設けられた領域である。周辺領域２４Ｂ及び端子領域２６Ｂの外縁のアレイ基板１００Ｂの側面が第３面１０５Ｂである。ＩＣチップ７００ＢはＦＰＣ６００Ｂ上に設けられている。ＩＣチップ７００Ｂは各画素回路１１０Ｂを駆動させるための信号を供給する。また、上記の例に限らず、例えばＩＣチップ７００Ｂはアレイ基板１００Ｂに実装されるＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）構造であってもよい。
［表示装置２０Ｂの回路構成］
図１２は、本発明の一実施形態に係る表示装置の回路構成を示すブロック図である。図１２に示すように、画素回路１１０Ｂが配置された表示領域２２Ｂに対して第２方向Ｄ２（列方向）に隣接する位置にはソースドライバ回路５２０Ｂが設けられており、表示領域２２Ｂに対して第１方向Ｄ１（行方向）に隣接する位置にはゲートドライバ回路５３０Ｂが設けられている。ソースドライバ回路５２０Ｂ及びゲートドライバ回路５３０Ｂは、上記の周辺領域２４Ｂに設けられている。ただし、ソースドライバ回路５２０Ｂ及びゲートドライバ回路５３０Ｂが設けられる領域は周辺領域２４Ｂに限定されず、画素回路１１０Ｂが設けられた領域の外側であれば、どの領域でもよい。
ソースドライバ回路５２０Ｂからソース配線５２１Ｂが第２方向Ｄ２に延びており、第２方向Ｄ２に配列された複数の画素回路１１０Ｂに接続されている。ゲートドライバ回路５３０Ｂからゲート配線５３１Ｂが第１方向Ｄ１に延びており、第１方向Ｄ１に配列された複数の画素回路１１０Ｂに接続されている。
端子領域２６Ｂには端子部５３３Ｂが設けられている。端子部５３３Ｂとソースドライバ回路５２０Ｂとは接続配線５４１Ｂで接続されている。同様に、端子部５３３Ｂとゲートドライバ回路５３０Ｂとは接続配線５４１Ｂで接続されている。ＦＰＣ６００Ｂが端子部５３３Ｂに接続されることで、ＦＰＣ６００Ｂが接続された外部機器と表示装置２０Ｂとが接続され、外部機器からの信号によって表示装置２０Ｂに設けられた各画素回路１１０Ｂが駆動する。
第１実施形態及び第２実施形態に示す表示装置１０及び１０Ａは、第３実施形態に示す表示装置２０Ｂの画素回路１１０Ｂの一部に相当する。
［表示装置２０Ｂの画素回路１１０Ｂ］
図１３は、本発明の一実施形態に係る表示装置の画素回路を示す回路図である。図１３に示すように、画素回路１１０Ｂは駆動トランジスタ９６０Ｂ、選択トランジスタ９７０Ｂ、保持容量９８０Ｂ、及びＬＥＤチップ２００Ｂなどの素子を含む。選択トランジスタ９７０Ｂのソース電極は信号線９７１Ｂに接続され、選択トランジスタ９７０Ｂのゲート電極はゲート線９７３Ｂに接続されている。駆動トランジスタ９６０Ｂのソース電極はアノード電源線９６１Ｂに接続され、駆動トランジスタ９６０Ｂのドレイン電極はＬＥＤチップ２００Ｂのアノードに接続されている。ＬＥＤチップ２００Ｂのカソードはカソード電源線９６３Ｂに接続されている。駆動トランジスタ９６０Ｂのゲート電極は選択トランジスタ９７０Ｂのドレイン電極に接続されている。保持容量９８０Ｂは駆動トランジスタ９６０Ｂのゲート電極及びドレイン電極に接続されている。信号線９７１Ｂには、ＬＥＤチップ２００Ｂの発光強度を決める階調信号が供給される。ゲート線９７３Ｂには、上記の階調信号を書き込む画素行を選択する信号が供給される。
［表示装置２０Ｂの断面構造］
図１４は、本発明の一実施形態に係る表示装置２０Ｂの画素回路１１０Ｂの断面図である。図１４に示すように、表示装置２０Ｂは、トランジスタ３００Ｂ及び配線部４００Ｂを有する。トランジスタ３００Ｂ及び配線部４００Ｂによって画素回路１１０Ｂが構成されている。
トランジスタ３００Ｂは、絶縁性基板３０５Ｂ及び下地層３１０Ｂの上に設けられている。なお、本実施形態では、基準面１０９Ｂは絶縁性基板３０５Ｂの上面である。トランジスタ３００Ｂは、半導体層３２０Ｂ、ゲート絶縁層３３０Ｂ、ゲート電極３４０Ｂ、絶縁層３５０Ｂ、及び導電層４０２Ｂ（ソース電極及びドレイン電極）を有する。半導体層３２０Ｂは下地層３１０Ｂの上に設けられている。ゲート電極３４０Ｂは半導体層３２０Ｂの上方に設けられている。ゲート絶縁層３３０Ｂは半導体層３２０Ｂとゲート電極３４０Ｂとの間に設けられている。絶縁層３５０Ｂはゲート絶縁層３３０Ｂ及びゲート電極３４０Ｂの上に設けられている。導電層４０２Ｂは、絶縁層３５０Ｂの上に設けられており、絶縁層３５０Ｂに設けられた開口を介して半導体層３２０Ｂに接続されている。
配線部４００Ｂは、導電層４０２Ｂ、導電層４０３Ｂ、平坦化層４０４Ｂ、導電層４０６Ｂ、絶縁層４０８Ｂ、導電層４１０Ｂ、導電層４１１Ｂ、絶縁層１２０Ｂ、導電層４１４Ｂ、導電層４１６Ｂ、画素電極１９０Ｂ、及び接続部材２５０Ｂを有する。以下の説明において、ＬＥＤチップ２００Ｂのアノードに接続された配線（接続部材２５０Ｂ）が設けられた領域を第１領域４８０Ｂという。また、ＬＥＤチップ２００Ｂのカソードに接続された配線（導電層４１６Ｂ）が設けられた領域を第２領域４９０Ｂという。
平坦化層４０４Ｂは導電層４０２Ｂの上に設けられている。平坦化層４０４Ｂには、第１領域４８０Ｂに導電層４０２Ｂの一部を露出する開口４２２Ｂが設けられ、第２領域４９０Ｂに導電層４０３Ｂの一部を露出する開口４２４Ｂが設けられている。導電層４０６Ｂは、平坦化層４０４Ｂの上に設けられ、開口４２４Ｂを介して導電層４０３Ｂに接続されている。絶縁層４０８Ｂは導電層４０６Ｂの上に設けられている。絶縁層４０８Ｂには、開口４２２Ｂに対応する位置に開口が設けられている。なお、導電層４０６Ｂには、例えば共通の電源電圧ＰＶＤＤが供給される。
導電層４１０Ｂ及び導電層４１１Ｂは絶縁層４０８Ｂの上に設けられている。導電層４１０Ｂは開口４２２Ｂを介して導電層４０２Ｂに接続されている。導電層４１１Ｂは絶縁層４０８Ｂによって導電層４０６Ｂから絶縁されている。導電層４１１Ｂには、例えば共通の電源電圧ＰＶＳＳ（例えば、接地電圧ＧＮＤ）が供給される。
絶縁層１２０Ｂは導電層４１０Ｂ及び導電層４１１Ｂの各々の上に設けられている。絶縁層１２０Ｂには、導電層４１０Ｂを露出する開口４２６Ｂ及び導電層４１１Ｂを露出する開口４２８Ｂが設けられている。画素電極１９０Ｂ及び導電層４１４Ｂは、絶縁層１２０Ｂに接して設けられている。絶縁層１２０Ｂとして、平坦化層を用いることができる。画素電極１９０Ｂは開口４２６Ｂを介して導電層４１０Ｂに接続されている。導電層４１４Ｂは開口４２８Ｂを介して導電層４１１Ｂに接続されている。
接続部材２５０Ｂは画素電極１９０Ｂの上に設けられている。導電層４１６Ｂは導電層４１４Ｂの上に設けられている。接続部材２５０Ｂは、ＬＥＤチップ２００Ｂを配線部４００Ｂに実装するために用いられる。つまり、接続部材２５０ＢはＬＥＤチップ２００Ｂと画素電極１９０Ｂとを接着し、これらを電気的に接続する機能を有する。導電層４１６Ｂは、接続部材２５０Ｂと同様に、マイクロディスペンス法、インクジェット法、ピン転写法、マスク蒸着法、マスクスパッタリング法、ＡＣＦ（Anisotropic Conductive Film）／ＮＣＦ（Non-Conductive Film）接合法、又は印刷法を用いて形成することができる。
接続部材２５０Ｂ及び導電層４１６Ｂの各々の上に、ＬＥＤチップ２００Ｂを埋設するように平坦化層４１８Ｂが設けられている。平坦化層４１８Ｂには、導電層４１６Ｂを露出する開口４３０Ｂが設けられている。平坦化層４１８Ｂの上面はＬＥＤチップ２００Ｂの上面と一致している。なお、ＬＥＤチップ２００Ｂの上面が平坦化層４１８Ｂから露出されていればよく、平坦化層４１８Ｂの上面とＬＥＤチップ２００Ｂの上面とが一致していなくてもよい。平坦化層４１８Ｂの上には導電層４２０Ｂが設けられている。導電層４２０Ｂは、ＬＥＤチップ２００Ｂに接続されている。また、導電層４２０Ｂは、開口４３０Ｂを介して導電層４１６Ｂに接続されている。
接続部材２５０ＢはＬＥＤチップ２００Ｂのアノードに接続されており、導電層４２０ＢはＬＥＤチップ２００Ｂのカソードに接続されている。ゲート電極３４０Ｂにトランジスタ３００ＢをＯＮ状態にするＯＮ電圧が供給されると、信号線（図示せず）に供給された電圧がトランジスタ３００Ｂ、導電層４１０Ｂ、画素電極１９０Ｂ、接続部材２５０Ｂを介してＬＥＤチップ２００Ｂのアノードに供給される。ＬＥＤチップ２００Ｂのカソードは、導電層４２０Ｂ、４１６Ｂ、４１４Ｂを介して導電層４１１Ｂに接続されている。
［表示装置２０Ｂの各部材の材質］
トランジスタ３００Ｂ及び配線部４００Ｂを構成する各導電層及びゲート電極３４０Ｂとして、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｍｏ、Ｈｆ、Ｔａ、Ｗ、Ｂｉ、Ａｇ、Ｃｕ及びこれらの合金又は化合物が用いられる。これらの導電層及びゲート電極として、上記の材料が単層で用いられてもよく積層で用いられてもよい。なお、配線部４００Ｂを構成する各導電層として、例えば、インジウム・スズ酸化物（ＩＴＯ）またはインジウム・亜鉛酸化物（ＩＺＯ）などの透明導電材料が用いられてもよい。特に、導電層４２０Ｂとして透明導電材料が用いられる。画素電極１９０Ｂは、ＬＥＤチップ２００Ｂから配線部４００Ｂに向かって放出された光を上方に反射する機能を有する。したがって、画素電極１９０Ｂとして他の導電層よりも反射率が高い材料が用いられる。
トランジスタ３００Ｂ及び配線部４００Ｂを構成する各絶縁層、ゲート絶縁層３３０Ｂ、及び下地層３１０Ｂとして、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、窒化シリコン（ＳｉＮｘ）、窒化酸化シリコン（ＳｉＮｘＯｙ）、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ）、または窒化アルミニウム（ＡｌＮｘ）などの無機絶縁材料を用いることができる。また、これらの絶縁層は、無機絶縁材料だけでなく、有機絶縁材料を用いることもできる。有機絶縁材料として、例えば、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、またはシロキサン樹脂などを用いることができる。上記の絶縁層として、無機絶縁層材料および有機絶縁材料が各々単独で用いられてもよく、これらが積層されてもよい。
配線部４００Ｂを構成する各平坦化層は、それぞれの下方に位置する構造物による凹凸の段差を緩和することができる。平坦化層の材料として、例えば、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、またはシロキサン樹脂などの有機樹脂を用いることができる。上記の平坦化層として、上記の有機樹脂が単独で用いられてもよく、積層されていてもよい。
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。上記の実施形態では、電子部品の一例としてＬＥＤチップを用いて説明したが、電子部品はＬＥＤチップに限定されない。ＬＥＤチップを光センサなどの他の電子部品に置き換えてもよい。つまり、本発明は、表示装置に限定されず、ＬＥＤに代えて又はＬＥＤに加えて、他の電子部品が搭載された電子デバイスに適用することができる。さらに、上記のリペアＬＥＤ２０７Ａを、例えば光センサなどの電子部品に置き換え、ＬＥＤを用いた表示装置に他の電子部品を組み合わせた電子デバイスに本発明を適用することも可能である。つまり、この場合、光センサなどの電子部品を第４電子部品ということができる。
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、または、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
１０：表示装置、 ２２Ｂ：表示領域、 ２４Ｂ：周辺領域、 ２６Ｂ：端子領域、 １００：アレイ基板、 １０１：第１面、 １０３：第２面、 １０５Ｂ：第３面、 １０９：基準面、 １１０Ｂ：画素回路、 １２０：絶縁層、 １９０：画素電極、 １９１：第１画素電極、 １９３：第２画素電極、 １９５：第３画素電極、 ２００：ＬＥＤチップ、 ２０１：第１ＬＥＤチップ、 ２０３：第２ＬＥＤチップ、 ２０５：第３ＬＥＤチップ、 ２０７Ａ：リペアＬＥＤチップ、 ２５０：接続部材、 ２５１：第１接続部材、 ２５３：第２接続部材、 ２５５：第３接続部材、 ２６０Ａ：接続部材、 ２６１Ａ：第１接続部材、 ２６３Ａ：第２接続部材、 ２６５Ａ：第３接続部材、 ２７０Ａ：リペア接続部材、 ３００Ｂ：トランジスタ、 ３０５Ｂ：絶縁性基板、 ３１０Ｂ：下地層、 ３２０Ｂ：半導体層、 ３３０Ｂ：ゲート絶縁層、 ３４０Ｂ：ゲート電極、 ３５０Ｂ：絶縁層、 ４００Ｂ：配線部、 ４０２Ｂ、４０３Ｂ、４０６Ｂ、４１０Ｂ、４１１Ｂ、４１４Ｂ、４１６Ｂ、４２０Ｂ：導電層、 ４０４Ｂ、４１８Ｂ：平坦化層、 ４０８Ｂ：絶縁層、 ４２２Ｂ、４２４Ｂ、４２６Ｂ、４２８Ｂ、４３０Ｂ：開口、 ４８０Ｂ：第１領域、 ４９０Ｂ：第２領域、 ５２０Ｂ：ソースドライバ回路、 ５２１Ｂ：ソース配線、 ５３０Ｂ：ゲートドライバ回路、 ５３１Ｂ：ゲート配線、 ５３３Ｂ：端子部、 ５４１Ｂ：接続配線、 ６００Ｂ：フレキシブルプリント回路基板、 ７００Ｂ：ＩＣチップ、 ９６０Ｂ：駆動トランジスタ、 ９６１Ｂ：アノード電源線、 ９６３Ｂ：カソード電源線、 ９７０Ｂ：選択トランジスタ、 ９７１Ｂ：信号線、 ９７３Ｂ：ゲート線、 ９８０Ｂ：保持容量

Claims (16)

  1. 第１電極及び第２電極を備えたアレイ基板と、
    前記第１電極の上に設けられた第１接続部材と、
    前記第１接続部材の上に実装された第１ＬＥＤチップと、
    前記第２電極の上に設けられた、前記第１接続部材よりも厚い第２接続部材と、
    前記第２接続部材の上に実装された第２ＬＥＤチップと、
    を有し、
    前記アレイ基板の基準面から前記第２接続部材の上面までの距離は、前記基準面から前記第１接続部材の上面までの距離より大きい電子デバイス。
  2. 前記第１ＬＥＤチップは、前記第２ＬＥＤチップと異なる色で発光する、請求項１に記載の電子デバイス。
  3. 前記第１接続部材及び前記第２接続部材の各々よりも厚い第３接続部材と、
    前記第３接続部材の上に実装された、前記第１ＬＥＤチップ及び前記第２ＬＥＤチップの各々と異なる色で発光する第３ＬＥＤチップと、
    をさらに有し、
    前記アレイ基板は第３電極をさらに備え、
    前記第３接続部材は、前記第３電極の上に設けられている、請求項２に記載の電子デバイス。
  4. 前記第２接続部材は、前記第１接続部材より１μｍ以上厚い、請求項１乃至３のいずれか一に記載の電子デバイス。
  5. 前記第３接続部材は、前記第２接続部材より１μｍ以上厚い、請求項３に記載の電子デバイス。
  6. 前記第１接続部材及び前記第２接続部材は有機物を含む、請求項１乃至５のいずれか一に記載の電子デバイス。
  7. 前記第１接続部材及び前記第２接続部材に含まれる有機物の量は、前記第１電極及び前記第２電極に含まれる有機物の量よりも多い、請求項１乃至５のいずれか一に記載の電子デバイス。
  8. 前記アレイ基板は、絶縁層をさらに有し、
    前記第１電極及び前記第２電極の各々は、前記絶縁層に接している、請求項１乃至７のいずれか一に記載の電子デバイス。
  9. 前記アレイ基板は、絶縁層をさらに有し、
    前記第１電極、前記第２電極、及び前記第３電極の各々は、前記絶縁層に接している、請求項３に記載の電子デバイス。
  10. 第１電極及び第２電極を含むアレイ基板を形成し、
    前記第１電極の上に第１接続部材を形成し、
    前記第２電極の上に、前記第１接続部材よりも厚い第２接続部材を、前記アレイ基板の基準面から前記第２接続部材の上面までの距離が前記基準面から前記第１接続部材の上面までの距離より大きくなるように形成し、
    前記第１接続部材の上に第１ＬＥＤチップを実装し、
    前記第２接続部材の上に第２ＬＥＤチップを実装する電子デバイスの製造方法。
  11. 第１電極及び第２電極を含むアレイ基板を形成し、
    前記第１電極の上に第１接続部材を形成し、
    前記第２電極の上に第２接続部材を形成し、
    前記第１接続部材の上に第１ＬＥＤチップを実装し、
    前記第２接続部材の上に第２ＬＥＤチップを実装し、
    前記第２ＬＥＤチップを前記第２電極から取り外し、
    前記第２電極の上に前記第１接続部材より厚いリペア接続部材を、前記アレイ基板の基準面から前記リペア接続部材の上面までの距離が前記基準面から前記第１接続部材の上面までの距離より大きくなるように形成し、
    前記リペア接続部材の上に前記第２ＬＥＤチップと同じ色で発光するリペアＬＥＤチップを形成する電子デバイスの製造方法。
  12. 第１電極及び第２電極を備えたアレイ基板と、
    前記第１電極の上に設けられた第１接続部材と、
    前記第１接続部材の上に実装された第１電子部品と、
    前記第２電極の上に設けられた、前記第１接続部材よりも厚い第２接続部材と、
    前記第２接続部材の上に実装された第２電子部品と、
    を有し、
    前記アレイ基板の基準面から前記第２接続部材の上面までの距離は、前記基準面から前記第１接続部材の上面までの距離より大きい電子デバイス。
  13. 前記第１接続部材及び前記第２接続部材の各々よりも厚い第３接続部材と、
    前記第３接続部材の上に実装された、第３電子部品と、
    をさらに有し、
    前記アレイ基板は第３電極をさらに備え、
    前記第３接続部材は、前記第３電極の上に設けられている、請求項１２に記載の電子デバイス。
  14. 前記第１接続部材、前記第２接続部材及び前記第３接続部材の各々よりも厚い第４接続部材と、
    前記第４接続部材の上に実装された、第４電子部品と、
    をさらに有し、
    前記アレイ基板は第４電極をさらに備え、前記第４接続部材は、前記第４電極の上に設けられている、請求項１３に記載の電子デバイス。
  15. 前記第１電子部品、前記第２電子部品及び前記第３電子部品は、それぞれ異なる色を発光するＬＥＤチップであり、
    前記第４電子部品は、前記第１乃至３電子部品の何れか一つと同じ色を発光するＬＥＤチップである、請求項１４に記載の電子デバイス。
  16. 前記第１電子部品、前記第２電子部品及び前記第３電子部品は、それぞれ異なる色を発光するＬＥＤチップであり、
    前記第４電子部品は、光センサである、請求項１４に記載の電子デバイス。



JP2020115596A 2020-07-03 2020-07-03 電子デバイス及び電子デバイスの製造方法 Pending JP2022013195A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020115596A JP2022013195A (ja) 2020-07-03 2020-07-03 電子デバイス及び電子デバイスの製造方法
CN202110689789.6A CN113889463A (zh) 2020-07-03 2021-06-22 电子器件及电子器件的制造方法
US17/304,566 US11948908B2 (en) 2020-07-03 2021-06-23 Electronic device and manufacturing method of electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020115596A JP2022013195A (ja) 2020-07-03 2020-07-03 電子デバイス及び電子デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2022013195A true JP2022013195A (ja) 2022-01-18

Family

ID=79010336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020115596A Pending JP2022013195A (ja) 2020-07-03 2020-07-03 電子デバイス及び電子デバイスの製造方法

Country Status (3)

Country Link
US (1) US11948908B2 (ja)
JP (1) JP2022013195A (ja)
CN (1) CN113889463A (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018508972A (ja) 2014-12-19 2018-03-29 グロ アーベーＧｌｏ Ａｂ バックプレーン上に発光ダイオードアレイを生成する方法
TWI650854B (zh) * 2017-10-31 2019-02-11 英屬開曼群島商錼創科技股份有限公司 微型發光二極體顯示面板及其製造方法

Also Published As

Publication number Publication date
US11948908B2 (en) 2024-04-02
CN113889463A (zh) 2022-01-04
US20220005780A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
US10867971B2 (en) Light emitting diode panel
CN107731864B (zh) 微发光二极管显示器和制作方法
TWI768594B (zh) 透明顯示裝置
US10748884B2 (en) Electronic device with common electrode
TWI782373B (zh) 透明顯示裝置
CN113035909A (zh) 透明显示装置
KR20190114738A (ko) 전자 장치
EP3883001B1 (en) Display device
US20090179558A1 (en) Organic el panel and method for producing same
US20220181396A1 (en) Electroluminescence Display Apparatus
US20210296293A1 (en) Display panel, method of manufacturing the display panel, and substrate
US20220246594A1 (en) Light emitter board and display device
KR20220090183A (ko) 플렉서블 표시장치
JP2022013195A (ja) 電子デバイス及び電子デバイスの製造方法
WO2020170433A1 (ja) 表示装置及びその製造方法
JP7438815B2 (ja) アレイ基板、表示装置及び表示装置の製造方法
WO2023228918A1 (ja) 発光装置および発光装置の製造方法
CN216054702U (zh) 显示装置
US20230185415A1 (en) Transparent display device
WO2024004541A1 (ja) 発光装置
KR102636629B1 (ko) 표시장치
WO2024060263A9 (zh) 显示面板、显示装置及拼接显示装置
KR20220096061A (ko) 표시 장치
KR20230103943A (ko) 표시 장치
CN116613143A (zh) 电路基板、元件基板以及显示装置的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240507