KR20150020237A - 다층 인쇄 배선 기판 - Google Patents

다층 인쇄 배선 기판 Download PDF

Info

Publication number
KR20150020237A
KR20150020237A KR20150010409A KR20150010409A KR20150020237A KR 20150020237 A KR20150020237 A KR 20150020237A KR 20150010409 A KR20150010409 A KR 20150010409A KR 20150010409 A KR20150010409 A KR 20150010409A KR 20150020237 A KR20150020237 A KR 20150020237A
Authority
KR
South Korea
Prior art keywords
via hole
glass fiber
insulating layer
layer
printed wiring
Prior art date
Application number
KR20150010409A
Other languages
English (en)
Other versions
KR101570331B1 (ko
Inventor
세이치로 오하시
에이치 하야시
시게오 나카무라
다카아키 야자와
주니치 나카무라
Original Assignee
아지노모토 가부시키가이샤
신코 덴키 코교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아지노모토 가부시키가이샤, 신코 덴키 코교 가부시키가이샤 filed Critical 아지노모토 가부시키가이샤
Publication of KR20150020237A publication Critical patent/KR20150020237A/ko
Application granted granted Critical
Publication of KR101570331B1 publication Critical patent/KR101570331B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796—Oxidant in aqueous solution, e.g. permanganate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

다층 인쇄 배선 기판은 유리 섬유직물에 열경화성 수지 조성물을 함침시킨 프리프레그에 의해 형성된 절연층과, 상기 절연층 상에 형성된 비어 홀과, 상기 비어 홀 내에 전도층에 의해 형성된 비어를 포함하는 회로를 가지고, 상기 비어 홀의 비어 홀 직경은 상부 직경이 75 ㎛ 이하이고, 상기 비어 홀의 측벽으로부터 유리 섬유직물이 6 ㎛ 이하의 길이로 돌출되고, 상기 유리 섬유직물의 돌출부는 상기 비어를 형성하는 전도층 내에 매립되어 있다.

Description

다층 인쇄 배선 기판{MULTILAYER PRINTED WIRING BOARD}
본 발명은 다층 인쇄 배선 기판의 제조 방법 및 이 방법에 의해 제조된 다층 인쇄 배선 기판에 관한 것이다.
다층 인쇄 배선 기판을 제조하기 위한 기술로서, 코어 기판 상에 절연층 및 전도층을 교대로 적층하는 빌드업 프로세스(build-up process)를 사용하는 제조 방법이 통상적으로 알려져 있다. 절연층의 형성을 위해, 플라스틱 필름 상에 열경화성 수지층을 형성함으로써 형성되는 접착 필름이 독점적으로 사용되고, 여기서 절연층은 내부층 회로 기판 상에 접착 필름을 적층하고, 플라스틱 필름을 탈착하고, 열경화성 수지를 열 경화함으로써 형성된다. 한편, 전자 디바이스 및 전자 부품의 소형화를 위한 최근의 요구의 견지에서, 예를 들어 더 얇은 코어 기판 및 기판의 생략 등이 요구되기 때문에 다층 인쇄 배선 기판은 더 박형화되는 경향이 있다. 더 얇은 코어 기판을 제조하고, 기판을 생략하는 등에 의해 더 얇은 다층 인쇄 배선 기판을 제공하는 이러한 시도에서, 층간 절연층을 형성하기 위한 재료로서의 프리프레그(prepreg)의 사용은 다층 인쇄 배선 기판의 기계적 강도를 유지하기 위해 효과적이다.
도 4의 (a) 내지 (e) 및 도 5의 (a) 및 (b)는 열경화성 수지로 함침된 시트형 유리 섬유직물(glass cloth)의 섬유 기판으로 구성된 프리프레그를 사용하여 형성된 층간 절연층을 포함하는 다층 인쇄 배선 기판의 제조 단계를 도시하는 단면도이다.
먼저, 회로 기판(10) 및 열경화성 수지 조성물(2)로 함침된 유리 섬유직물(1)으로 구성된 프리프레그(3)가 준비되고[도 4의 (a) 및 도 4의 (b)], 프리프레그(3)는 회로 기판(10) 상에 적층되어 회로 기판(10)의 표면 상의 전도체(conductor) 패턴(패드)(11)을 덮고, 열경화성 수지 조성물(2)이 경화되어 절연층(4)을 형성한다[도 4의 (c)]. 다음, 도 4의 (d)에 도시된 바와 같이, 비어 홀(via hole)(블라인드 비어)(5)이 절연층(4) 상에 레이저 조사에 의해 형성된다. 유리 섬유직물(1)과 절연층(4)[열경화성 수지 조성물(2)의 경화 생성물] 사이의 가공성의 차이에 기인하여, 유리 섬유직물(1)은 비어 홀(5)의 벽 표면으로부터 돌출한다[도 4의 (d)]. 레이저 가공 후에, 레이저 가공에 의해 생성된 잔류물을 제거하기 위한 디스미어 처리(desmear treatment)가 적용될 때, 유리 섬유직물(1)은 비어 홀(5)의 벽 표면으로부터 더 돌출한다[도 4의 (e)]. 그러나, 비어 홀의 벽 표면으로부터 돌출하는 유리 섬유직물(1)이 그대로 남아 있을 때, 유리 섬유직물은 다음의 도금 프로세스에서 도금 용액의 유동(유동성)을 열화시켜, 비어 홀 내에 불균일한 도금을 생성할 수 있다. 그 결과, 높은 전도 신뢰성(conduction reliability)을 갖는 비어의 형성이 곤란해진다. 이를 방지하기 위해, 비어 홀의 측벽 표면으로부터 돌출하는 유리 섬유직물이 처리될 필요가 있고, 예를 들어 일본 특허 출원 공개 제 2002-100866호(이하, "종래 문헌 1"이라 칭함)는 불화물 등에 의한 에칭 처리를 제안하고 있다. 더욱이, 일본 특허 출원 공개 제 2005-86164호(이하, "종래 문헌 2"라 칭함)는 전술된 종래 문헌 1에 설명된 방법이 다층 회로 기판의 실제 제조에 적용될 때, 레이저 조사에 의해 용융된 매트릭스 수지가 유리 섬유직물에 부착되어 유리 섬유직물과 불화물의 접촉을 방지하고, 이에 의해 유리 섬유직물이 에칭에 의해 효과적으로 제거될 수 없는 문제점을 지적하고 있다. 이 문제점을 해결하기 위해, 수지 잔류물은 비어 홀의 형성 후에 알칼리성 과망간산 칼륨 용액을 사용하여 제거되고, 유리 섬유직물은 이어서 에칭 처리가 실시된다. 유리 섬유직물의 에칭 처리 후에, 유리 섬유직물(1)은 비어 홀(5)의 벽 표면으로부터 돌출되지 않는다[도 5의 (a)]. 이 상태에서, 비어(20)는 일반적으로 도금 등에 의해 비어 홀(5) 내에 형성되고[도 5의 (b)], 이에 의해 층간 전도성이 성취된다.
최근에, 비어 홀 직경이 또한 다층 인쇄 배선 기판 상의 초미세 배선을 위해 소형화되는 경향이 있다. 작은 직경을 갖는 비어 홀의 측벽 표면으로부터 돌출된 유리 섬유직물이 충분히 에칭될 때, 도 5의 (a)에 도시된 바와 같이, 비어 홀(5)의 벽 표면 상에 개구를 갖는 간극(clearance)(S)이 유리 섬유직물(1)의 진보된 표면 용해에 기인하여 절연층(4)에 형성된다. 그 결과, 도금 용액이 비어를 형성하기 위한 도금 처리 중에 간극(S) 내로 침투하고, 따라서 간극(S) 내에 전도성 필름(도금 필름)(21)을 형성하는데[도 5의 (b) 참조], 이는 소위 유리 섬유직물의 에치백(etch back) 현상이다. 이는 절연층 상에 형성된 비어에 공통적인 현상인데, 비어(20)와 인접한 비어 등의 사이의 감소된 절연 신뢰성과 같은 불편함을 초래한다.
종래 문헌 2는 관통 구멍(through hole) 내의 위킹(wicking) 현상(에칭백 현상)의 문제점을 지적하고 있다. 그러나, 이 문헌은 비어 홀의 에치백 현상에 대해서는 전혀 언급하고 있지 않다. 이는 종래 문헌 2는 타겟으로서 100 ㎛의 상당히 큰 직경(상부 직경)을 갖는 비어 홀에 관한 것이고, 여기서 도금 용액의 열화된 유동 문제점(도금 용액의 곤란한 유동의 문제점)은 그 자체로 명시되지 않고 에치백 현상을 발생시키는 레벨로의 유리 섬유직물의 에칭이 필수적이지 않은 것으로 추정되기 때문이다. 그러나, 본 발명자들에 의한 연구에 따르면, 도금 용액의 열화된 유동의 문제점은 더 작은 직경을 갖는 비어 홀, 예를 들어 75 ㎛ 이하의 작은 상부 직경을 갖는 비어 홀에 대해 심각하게 되고, 비어 홀 벽 표면으로부터 돌출하는 유리 섬유직물이 충분히 에칭될 필요가 있어, 이러한 비어 홀의 에치백 현상을 발생시키는 것을 발견하였다. 달리 말하면, 본 발명자들은 유리 섬유직물의 충분한 에칭이 비어 홀의 벽의 내부의 유리 섬유직물의 에칭을 초래하여, 에치백 현상을 발생시키고, 비어 홀의 벽의 내부에 유리 섬유직물을 그대로 남겨두는 조건 하에서의 에칭은 벽 표면으로부터 돌출하는 유리 섬유직물을 충분히 에칭하지 못하여, 도금 용액의 열화된 유동(낮은 유동성)을 유발하는 것을 발견하였다.
본 발명은 이러한 상황에 비추어 이루어진 것으로서, 비어 홀의 벽 표면으로부터 유리 섬유직물의 돌출 및 에치백 현상을 충분히 억제할 수 있고 고도로 신뢰적인 비어를 형성할 수 있는 다층 인쇄 배선 기판의 제조 방법을 제공하는 것을 목적으로 한다. 게다가, 본 발명은 고도로 신뢰적인 비어를 갖는 다층 인쇄 배선 기판을 제공한다.
본 발명자들은 전술된 문제점을 해결하기 위한 시도에 있어 집중적인 연구를 수행하였고, 열경화성 수지 조성물로 함침된 유리 섬유직물로 구성된 프리프레그를 열 경화하여 형성된 절연층 내에 레이저 조사에 의해 비어 홀을 형성하고, 비어 홀의 측벽 표면으로부터 돌출하는 유리 섬유직물을 에칭하고, 비어 홀에 산화제 용액에 의한 디스미어 처리를 적용함으로써, 산화제 용액이 디스미어 처리 중에 수지 경화 생성물을 에칭하기 때문에 그 에칭 중에 유리 섬유직물의 진보된 표면 용해에 기인하여 형성되는 비어 홀의 측벽 표면 상에 개구를 갖는 간극이 제거될 수 있다는 것을 발견하였고, 본 발명의 완성에 이르렀다. 따라서, 본 발명은 이하의 내용을 포함한다.
*[1] 열경화성 수지 조성물로 함침된 유리 섬유직물로 구성된 프리프레그에 의해 형성된 절연층 내에 레이저 조사에 의해 비어 홀을 형성하는 단계와, 비어 홀에 유리 에칭 용액에 의한 유리 에칭 처리를 실시하고 이어서 산화제 용액에 의한 디스미어 처리를 실시하는 단계를 포함하는 다층 인쇄 배선 기판의 제조 방법.
[2] 전술된 [1]에 있어서, 비어 홀은 75 ㎛ 이하의 상부 직경을 갖는 다층 인쇄 배선 기판의 제조 방법.
[3] 전술된 [1] 또는 [2]에 있어서, 절연층은 회로 기판의 적어도 일 표면 상에 프리프레그를 적층하고, 감소된 압력 하에서 적층물을 가열 및 가압하고, 프리프레그를 열 경화함으로써 형성되는 다층 인쇄 배선 기판의 제조 방법.
[4] 전술된 [1] 내지 [3] 중 어느 하나에 있어서, 산화제 용액은 알칼리성 과망간산염 용액인 다층 인쇄 배선 기판의 제조 방법.
[5] 전술된 [1] 내지 [4] 중 어느 하나에 있어서, 산화제 용액에 의한 비어 홀의 디스미어 처리는 산화제 용액에 의한 절연층 표면의 조면화 처리(roughening treatment)와 동시에 수행되는 다층 인쇄 배선 기판의 제조 방법.
[6] 전술된 [5]에 있어서, 도금에 의해 절연층의 조면화된 표면 상에 전도층을 형성하기 위한 도금 프로세스를 추가로 포함하는 다층 인쇄 배선 기판의 제조 방법.
*[7] 전술된 [6]에 있어서, 전도층을 형성한 후에 절연층 및 전도층을 어닐링하기 위한 어닐링 처리 단계를 추가로 포함하는 다층 인쇄 배선 기판의 제조 방법.
[8] 전술된 [7]에 있어서, 전도층 상에 회로를 형성하기 위한 회로 형성 단계를 추가로 포함하는 다층 인쇄 배선 기판의 제조 방법.
[9] 열경화성 수지 조성물로 함침된 유리 섬유직물로 구성된 프리프레그에 의해 형성된 절연층과,
절연층 상에 형성된 비어 홀과,
비어 홀 내에 전도층에 의해 형성된 비어를 포함하는 회로와,
전술된 비어 홀의 측벽으로부터 6 ㎛ 이하의 길이로 돌출되는 유리 섬유직물을 포함하고,
유리 섬유직물의 돌출부는 비어를 형성하는 전도층 내에 매립되는 다층 인쇄 배선 기판.
[10] 전술된 [9]에 있어서, 절연층은 빌드업 방법에 의해 형성되는 다층 인쇄 배선 기판.
[11] 전술된 [9] 또는 [10]에 있어서, 절연층의 표면은 0.1 내지 1.5 ㎛의 범위 이내의 산술 평균 조도(Ra)를 갖도록 조면화되는 다층 인쇄 배선 기판.
본 발명의 다층 인쇄 배선 기판의 제조 방법에 따르면, 산화제 용액에 의한 디스미어 처리가 절연층 상에 형성된 비어 홀에 적용되기 때문에, 비어 홀의 측벽 표면으로부터 돌출하는 유리 섬유직물의 에칭 처리 후에, 산화제 용액이 디스미어 처리 중에 절연층을 구성하는 수지 경화 생성물을 에칭하기 때문에, 가능하게는 유리 섬유직물의 에칭 처리 중에 형성되는 비어 홀의 측벽 표면 상에 개구를 갖는 간극(유리 섬유직물의 용해에 기인하는 간극)이 제거될 수 있다. 따라서, 비어 홀의 측벽 표면으로부터 유리 섬유직물의 돌출의 길이를 충분히 감소시키는 에칭 및 에치백 현상의 억제의 양자 모두가 동시에 성취될 수 있고, 도금 용액의 열화된 유동(감소된 유동성) 또는 에치백 현상에 기인하는 불편함이 없는 고도로 신뢰적인 비어가 형성될 수 있다. 따라서, 본 발명은 예를 들어 75 ㎛ 이하의 상부 직경을 갖는 작은 직경의 비어를 갖는 고도로 신뢰적인 다층 인쇄 배선 기판을 제공할 수 있다.
도 1의 (a) 내지 도 1의 (f)는 본 발명의 다층 인쇄 배선 기판의 제조 방법의 일 실시예의 단계의 단면도.
도 2의 (a) 내지 도 2의 (c)는 본 발명의 다층 인쇄 배선 기판의 제조 방법에 있어서 비어를 포함하는 기판을 형성하기 위한 단계의 단계적인 단면도.
도 3의 (a) 및 (b)는 본 발명의 "간극 길이" 및 "돌출 길이"의 정의를 도시하는 도면.
도 4의 (a) 내지 도 4의 (e)는 종래의 다층 인쇄 배선 기판의 제조 단계에 있어서의 디스미어 처리까지의 단계의 단면도.
도 5의 (a) 및 (b)는 종래의 다층 인쇄 배선 기판의 제조 단계에 있어서의 유리 에칭 단계 및 비어 형성 단계의 단면도.
도면에서, 도면 부호 1은 유리 섬유직물을 나타내고, 2는 열경화성 수지 조성물을 나타내고, 3은 프리프레그를 나타내고, 4는 절연층을 나타내고, 5는 비어 홀을 나타내고, 9는 비어(충전된 비어)를 나타내고, 10은 회로 기판을 나타낸다.
이하, 본 발명이 바람직한 실시예를 예시함으로써 설명된다.
본 발명의 프리프레그는 열경화성 수지 조성물로 함침된 시트형 섬유 기판으로서의 유리 섬유직물로 구성된다. 유리 섬유직물로서, 프리프레그에 사용된 공지의 유리 섬유직물이 제한 없이 사용될 수 있고, 이는 직조 직물 또는 부직포 직물일 수 있다. 바람직한 것은 직조 직물인데, 높은 강도를 갖는 얇은 직조 직물이 상업적으로 입수 가능하고 용이하게 얻어지기 때문이다. 또한, 유리 섬유직물의 두께는 특히 한정되는 것은 아니지만, 바람직하게는 50 ㎛ 이하, 특히 바람직하게는 10 내지 30 ㎛이다. 직조 직물의 형태의 유리 섬유직물의 특정 예는 아사히-쉬베벨 컴퍼니 리미티드(Asahi-Schwebel Co., Ltd.)에 의해 제조되는 "스타일 1027MS"[경사(warp yarn) 밀도 75 얀/25 mm, 위사(weft yarn) 밀도 75 얀/25 mm, 섬유직물 중량 20 g/m2, 두께 19 ㎛], 아사히-쉬베벨 컴퍼니 리미티드에 의해 제조되는 "스타일 1037MS"(경사 밀도 70 얀/25 mm, 위사 밀도 73 얀/25 mm, 섬유직물 중량 24 g/m2, 두께 28 ㎛), 아리사와 매뉴팩쳐링 컴퍼니 리미티드(Arisawa Mfg. Co., Ltd.)에 의해 제조되는 "1037NS"(경사 밀도 72 얀/25 mm, 위사 밀도 69 얀/25 mm, 섬유직물 중량 23 g/m2, 두께 21 ㎛), 아리사와 매뉴팩쳐링 컴퍼니 리미티드에 의해 제조되는 "1027NS"(경사 밀도 75 얀/25 mm, 위사 밀도 75 얀/25 mm, 섬유직물 중량 19.5 g/m2, 두께 16 ㎛), 아리사와 매뉴팩쳐링 컴퍼니 리미티드에 의해 제조되는 "1015NS)(경사 밀도 95 얀/25 mm, 위사 밀도 95 얀/25 mm, 섬유직물 중량 17.5 g/m2, 두께 15 ㎛) 등을 포함한다. 또한, 부직포 직물의 형태의 유리 섬유직물의 특정 예는 일본 바이린 컴퍼니 리미티드(Japan Vilene Company, Ltd.)에 의해 제조되는 "큐멀러스(Cumulass) EPM4025"(직경 약 13 ㎛, 섬유 길이 약 10 ㎛), "큐멀러스 EPM4100B"(직경 약 13 ㎛, 섬유 길이 약 10 ㎛) 등을 포함한다.
열경화성 수지 조성물로서는, 다층 인쇄 배선 기판의 절연층에 적합하는 한, 임의의 것이 어떠한 특정 제한 없이 사용될 수 있다. 예를 들어, 적어도 에폭시 수지, 시아네이트 에스테르 수지, 페놀 수지, 비스말레이미드-트리아진 수지, 폴리이미드 수지, 아크릴 수지, 비닐벤질 수지 등과 같은 열경화성 수지 및 그 경화제를 포함하는 조성물이 사용될 수 있다. 이들 중에서, 바람직한 것은 열경화성 수지로서 에폭시 수지를 포함하는 조성물, 예를 들어 에폭시 수지, 열가소성 수지 및 경화제를 포함하는 조성물이다.
에폭시 수지의 예는 비스페놀 A 타입 에폭시 수지, 비스페닐 타입 에폭시 수지, 나프톨 타입 에폭시 수지, 나프탈렌 타입 에폭시 수지, 비스페놀 F 타입 에폭시 수지, 인 함유 에폭시 수지, 비스페놀 S 타입 에폭시 수지, 아크릴 에폭시 수지, 지방족 사슬 에폭시 수지, 페놀 노볼락 타입 에폭시 수지, 크레졸 노볼락 타입 에폭시 수지, 비스페놀 A 노볼락 타입 에폭시 수지, 부타디엔 구조를 갖는 에폭시 수지, 비스페놀의 디글리시딜 에테르화 생성물, 나프탈렌디올의 디글리시딜 에테르화 생성물, 페놀의 글리시딜 에테르화 생성물 및 알코올의 디글리시딜 에테르화 생성물과, 이들 에폭시 수지의 알킬 치환 생성물, 할로겐화물 및 수소화 생성물 등을 포함한다. 임의의 일 종류의 이들 에폭시 수지가 단독으로 사용될 수 있고, 또는 2 종류 이상이 혼합될 수도 있다.
에폭시 수지로서, 비스페놀 A 타입 에폭시 수지, 나프톨 타입 에폭시 수지, 나프탈렌 타입 에폭시 수지, 바이페닐 타입 에폭시 수지 및 부타디엔 구조를 갖는 에폭시 수지가 열 저항, 절연 신뢰성 및 금속 필름에 대한 밀접한 접착의 관점으로부터 적합하다. 특히, 예를 들어 액체 비스페놀 A 타입 에폭시 수지[일본 에폭시 레진스 컴퍼니 리미티드(Japan Epoxy Resins Co., Ltd.)에 의해 제조되는 "에피코트(Epikote) 828EL"], 나프탈렌 타입 2기능성 에폭시 수지[다이니폰 잉크 앤드 케미컬스 인코포레이티드(Dainipon Ink and Chemicals, Incorporated)에 의해 제조되는 "HP4032", "HP4032D"], 나프탈렌 타입 4기능성 에폭시 수지(다이니폰 잉크 앤드 케미컬스 인코포레이티드에 의해 제조되는 "HP4700"), 나프톨 타입 에폭시 수지[도오토 카세이 컴퍼니 리미티드(Tohto Kasei Co., Ltd.)에 의해 제조되는 "ESN-475V"], 부타디엔 구조를 갖는 에폭시 수지[다이셀 케미컬 인더스트리즈 리미티드(DAICEL CHEMICAL INDUSTRIES, LTD.)에 의해 제조되는 "PB-3600"], 바이페닐 구조를 갖는 에폭시 수지[니폰 가야쿠 컴퍼니 리미니트(Nippon Kayaku Co., Ltd.)에 의해 제조되는 "NC3000H", "NC3000L", 일본 에폭시 레진스 컴퍼니 리미티드에 의해 제조되는 "YX4000"] 등이 언급될 수 있다.
프리프레그는 예를 들어 경화 등의 후에 조성물에 적절한 가요성을 제공하기 위한 열가소성 수지를 포함할 수 있다. 이러한 열가소성 수지의 예는 페녹시 수지, 폴리비닐 아세탈 수지, 폴리이미드, 폴리아미드이미드, 폴리에테르설폰, 폴리설폰 등을 포함한다. 임의의 일 종류의 이들 에폭시 수지가 단독으로 사용될 수 있고, 또는 2 종류 이상이 혼합될 수도 있다. 열가소성 수지는 바람직하게는 100 질량 %로서의 열경화성 수지 조성물 내의 비휘발성 성분에 대해 0.5 내지 60 질량 %, 더 바람직하게는 3 내지 50 질량 %의 비율로 첨가된다.
페녹시 수지의 특정 예는 도오토 카세이 컴퍼니 리미티드에 의해 제조되는 FX280, FX293, 일본 에폭시 레진스 컴퍼니 리미티드에 의해 제조되는 YX8100, YL6954, YL6974 등을 포함한다.
폴리비닐 아세탈 수지는 바람직하게는 폴리비닐 부티랄 수지이다. 폴리비닐 아세탈 수지의 특정 예는 덴키 가가쿠 고교 가부시키가이샤(DENKI KAGAKU KOGYO KABUSHIKI KAISHA)에 의해 제조되는 덴카 부티랄(Denka Butyral) 4000-2, 5000-A, 6000-C, 6000-EP, 세키수이 케미컬 컴퍼니 리미티드(SEKISUI CHEMICAL CO., LTD.)에 의해 제조되는 S-LEC BH 시리즈, BX 시리즈, KS 시리즈, BL 시리즈, BM 시리즈 등을 포함한다.
폴리이미드의 특정 예는 신일본 케미컬 컴퍼니 리미티드(New Japan Chemical Co., Ltd.)에 의해 제조되는 "리카코트(RIKACOAT) SN20" 및 "리카코트 PN20"을 포함한다. 더욱이, 2기능성 하이드록실기-종료 폴리부타디엔, 디이소시아네이트 화합물 및 4염기성 산 무수물(일본 특허 출원 공개 제 2006-37083호에 설명된 것)과 같은 변성 폴리이미드를 반응시킴으로써 얻어지는 선형 폴리이미드, 폴리실록산 골격을 갖는 폴리이미드(일본 특허 출원 공개 제 2002-12667호, 일본 특허 출원 공개 제 2000-319386호 등에 설명된 것들) 등이 언급될 수 있다.
폴리아미드이미드의 특정 예는 도요보 컴퍼니 리미티드(Toyobo Co., Ltd.)에 의해 제조되는 폴리아미드이미드 "비로맥스(VYLOMAX) HR11NN", "비로맥스 HR16NN" 등을 포함한다. 또한, 본 발명에 있어서의 폴리아미드이미드는 폴리실록산 골격을 포함하는 폴리아미드이미드 등과 같은 변성 폴리아미드이미드를 포함하는 개념이다. 폴리실록산 골격을 포함하는 폴리아미드이미드의 특정 예는 히다치 케미컬 컴퍼니 리미티드(Hitachi Chemical Co., Ltd.)에 의해 제조되는 "KS9100", "KS9300" 등을 포함한다.
폴리에테르설폰의 특정 예는 스미토모 케미컬 컴퍼니 리미티드(Sumitomo Chemical Co., Ltd.)에 의해 제조되는 폴리에테르 설폰 "PES5003P" 등을 포함한다.
폴리설폰의 특정 예는 솔베이 어드밴스드 폴리머스 가부시키가이샤(Solvay Advanced Polymers K.K)에 의해 제조되는 폴리설폰 "P1700", "P3500" 등을 포함한다.
경화제의 예는 아민 시리즈 경화제, 구아니딘 시리즈 경화제, 이미다졸 시리즈 경화제, 페놀 시리즈 경화제, 나프톨 시리즈 경화제, 산 무수물 시리즈 경화제, 이들의 에폭시 부가물(adduct), 이들의 마이크로캡슐화 생성물, 시아네이트 에스테르 수지 등을 포함한다. 물론, 페놀 시리즈 경화제, 나프톨 시리즈 경화제 및 시아네이트 에스테르 수지가 바람직하다. 본 발명에 있어서, 경화제는 단독으로 또는 2 종류 이상의 조합으로 사용될 수 있다.
페놀 시리즈 경화제 및 나프톨 시리즈 경화제의 특정 예는 메이와 플라스틱 인더스트리즈 리미티드(Meiwa Plastic Industries, Ltd)에 의해 제조되는 MEH-7700, MEH-7810, MEH-7851, 니폰 가야쿠 컴퍼니 리미티드에 의해 제조되는 NHN, CBN, GPH, 도오토 카세이 컴퍼니 리미티드에 의해 제조되는 SN170, SN180, SN190, SN475, SN485, SN495, SN375, SN395, 다이니폰 잉크 앤드 케미컬스 인코포레이티드에 의해 제조되는 LA7052, LA7054, LA3018, LA1356 등을 포함한다.
또한, 시아네이트 에스테르 수지의 특정 예는 비스페놀 A 디시아네이트, 폴리페놀 시아네이트(올리고(30메틸렌-1,5-페닐렌 시아네이트)), 4,4'-메틸렌비스(2,6-디메틸페닐 시아네이트), 4,4'-에틸리덴디페닐 디시아네이트, 헥사플루오로비스페놀 A 디시아네이트, 2,2-비스(4-시아네이트)페닐프로판, 1,1-비스(4-시아네이트페닐메탄), 비스(4-시아네이트-3,5-디메틸페닐)메탄, 1,3-비스(4-시아네이트페닐-1-(메틸에틸리덴))벤젠, 비스(4-시아네이트페닐)티오에테르, 비스(4-시아네이트페닐)에테르 등과 같은 2기능성 시나이네트 수지와, 페놀 노볼락, 크레졸 노볼락 등으로부터 유도된 다기능성 시아네이트 수지와, 이들 시아네이트 수지가 부분적으로 트리아진으로 변환된 프리폴리머 등을 포함한다. 상업적으로 입수 가능한 시아네이트의 예는 페놀 노볼락 타입 다기능성 시아네이트 에스테르 수지[론자 재팬 리미티드(Lonza Japan Ltd.)에 의해 제조되는 "PT 30", 시아네이트 당량 124), 비스페놀 A 디시아네이트가 삼량체(trimer)로 부분적으로 또는 완전히 트리아진화된 프리폴리머(론자 재팬 리미티드에 의해 제조된 "BA230", 시아네이트 당량 232) 등을 포함한다.
열가소성 수지와 경화제의 혼합비는 열가소성 수지 및 경화제의 종류 등에 따라 적절하게 결정된다. 열경화성 수지가 에폭시 수지일 때, 예를 들어 페놀 시리즈 경화제 또는 나프톨 시리즈 경화제의 경우의 에폭시 수지와 경화제의 혼합비는 에폭시 수지의 1 에폭시 당량에 대해 바람직하게는 0.4 내지 2.0의 범위 이내, 더 바람직하게는 0.5 내지 1.0의 범위 이내의 경화제의 페놀릭 하이드록실기 당량의 비이다. 시아네이트 에스테르 수지의 경우에, 시아네이트 당량의 비는 바람직하게는 1 에폭시 당량에 대해 0.3 내지 3.3, 더 바람직하게는 0.5 내지 2의 범위 이내이다.
열가소성 수지와 경화제의 혼합비는 열가소성 수지 및 경화제의 종류 등에 따라 적절하게 결정된다. 열경화성 수지가 에폭시 수지일 때, 예를 들어 페놀 시리즈 경화제 또는 나프톨 시리즈 경화제의 경우의 에폭시 수지와 경화제의 혼합비는 에폭시 수지의 1 에폭시 당량에 대해 바람직하게는 0.4 내지 2.0의 범위 이내, 더 바람직하게는 0.5 내지 1.0의 범위 이내의 경화제의 페놀릭 하이드록실기 당량의 비이다. 시아네이트 에스테르 수지의 경우에, 시아네이트 당량의 비는 바람직하게는 1 에폭시 당량에 대해 0.3 내지 3.3, 더 바람직하게는 0.5 내지 2의 범위 이내이다.
열경화성 수지 조성물은 경화제에 부가하여 경화 가속제를 추가로 포함할 수 있다. 이러한 경화 가속제의 예는 이미다졸 시리즈 화합물, 유기 포스핀(phosphine) 시리즈 화합물 등을 포함하고, 특정 예는 2-메틸이미다졸, 트리페닐포스핀 등을 포함한다. 경화 가속제가 사용될 때, 에폭시 수지에 대해 0.1 내지 3.0 질량 %의 비율로 사용되는 것이 바람직하다. 시아네이트 에스테르 수지가 에폭시 수지 경화제로서 사용될 때, 에폭시 수지 조성물 및 시아네이트 화합물을 조합하여 사용하는 시스템에서 경화 촉매로서 통상적으로 사용되는 유기 금속 화합물이 첨가되어 경화 시간을 단축시킬 수 있다. 이러한 유기 금속 화합물의 예는 구리(II) 아세틸아세토네이트 등과 같은 유기 구리 화합물, 아연(II) 아세틸아세토네이트 등과 같은 유기 아연 화합물, 코발트(II) 아세틸아세토네이트, 코발트(III) 아세틸아세토네이트 등과 같은 유기 코발트 화합물 등을 포함하고, 이들은 단독으로 또는 2 종류 이상의 조합으로 사용될 수 있다. 첨가되는 유기 금속 화합물의 양은 일반적으로 시아네이트 에스테르 수지에 대해 금속에 기초하여 10 내지 50 ppm, 바람직하게는 25 내지 200 ppm의 범위 이내이다.
열경화성 수지 조성물은 경화 후에 조성물의 낮은 열팽창을 위한 무기 충전제(filler)를 포함할 수도 있다. 이러한 무기 충전제의 예는 실리카, 알루미나, 운모(isinglass), 미카(mica), 실리케이트, 황산 바륨, 수산화 마그네슘, 산화 티타늄 등을 포함한다. 이들 중에서, 실리카 및 알루미나가 바람직한데, 실리카가 특히 바람직하다. 절연 신뢰성의 관점으로부터, 무기 충전제는 바람직하게는 3 ㎛ 이하, 더 바람직하게는 1.5 ㎛ 이하의 평균 입경을 갖는다. 열경화성 수지 조성물 내의 무기 충전제의 함량은 열경화성 수지 조성물의 비휘발성 성분이 100 질량 %일 때, 바람직하게는 20 내지 60 질량 %, 더 바람직하게는 20 내지 50 질량 %이다.
더욱이, 열경화성 수지 조성물은 필요하다면 다른 성분을 포함할 수 있다. 다른 성분의 예는 유기 인 시리즈 난연제, 유기 질소 함유 인 화합물, 질소 화합물, 실리콘 시리즈 난연제, 수산화 금속 등과 같은 난연제와, 실리콘 분말, 나일론 분말, 불소 분말 등과 같은 유기 충전제와, ORBEN, BENTON 등과 같은 증점제(thickener)와, 실리콘 시리즈, 불소 시리즈 등과 같은 폴리머 소포제 또는 평활제(leveling agent)와, 이미다졸 시리즈, 티아졸 시리즈, 트리아졸 시리즈, 실란 시리즈 결합제 등과 같은 밀접 접착성 부여제와, 프탈로시아닌 블루, 프탈로시아닌 그린, 요오드 그린, 디사조 옐로우, 카본 블랙 등과 같은 착색제를 포함한다.
본 발명에 사용되는 프리프레그는 공지의 고온 용융법, 용매법 등에 의해 생성될 수 있다. 고온 용융법에 따르면, 프리프레그는 유기 용매 내에 열경화성 수지 조성물을 용해하지 않고, 조성물로부터의 양호한 박리 특성(release property)을 나타내는 박리지(releasing paper)에 열경화성 수지 조성물을 일단 코팅하고 이를 시트형 섬유 기판 상에 적층하거나, 다이 코터(die coater) 등으로 이를 직접 코팅함으로써 생성된다. 용매법에 따르면, 시트형 섬유 기판이 유기 용매 내에 열경화성 수지 조성물을 용해함으로써 얻어진 수지 조성물 바니시(varnish)에 침지되어 시트형 섬유 기판이 수지 조성물 바니시로 함침되게 하고 그 후에 건조된다. 열경화성 수지 조성물로 구성되고 플라스틱 필름 상에 적층되어 있는 접착 필름을 시트형 섬유 기판의 양 표면으로부터 가열 및 압축하는 조건 하에서 연속적으로 적층함으로써 프리프레그를 준비하는 것도 또한 가능하다. 바니시를 준비하기 위해 사용된 유기 용매의 예는 아세톤, 메틸에틸 케톤, 사이클로헥산 등과 같은 케톤과, 에틸 아세테이트, 부틸 아세테이트, 셀로솔브(cellosolve) 아세테이트, 프로필렌 글리콜 모노메틸에테르 아세테이트, 카르비톨 아세테이트 등과 같은 아세트산 에스테르와, 셀로솔브, 부틸 카르비톨 등과 같은 카르비톨과, 톨루엔, 자일렌 등과 같은 방향족 탄화수소와, 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈 등을 포함한다. 이러한 유기 용매는 단독으로 또는 2 종류 이상의 조합으로 사용될 수 있다.
건조 조건은 특별히 한정되는 것은 아니지만, 프리프레그가 회로 기판 상에 적층될 때, 프리프레그의 접착력을 유지하기 위해 건조 중에 열경화성 수지 조성물의 경화의 진행을 억제하는 것이 중요하다. 유기 용매가 프리프레그 내에 대량으로 잔류할 때 팽윤(swelling)이 경화 후에 전개되기 때문에, 프리프레그는 일반적으로 5 중량% 이하, 바람직하게는 2 중량% 이하의 열경화성 수지 조성물 내의 유기 용매의 함량으로 건조된다. 특정 건조 조건은 열경화성 수지 조성물의 경화 특성 및 바니시 내의 유기 용매의 양에 따라 다양하지만, 예를 들어 30 내지 60 중량%의 유기 용매를 포함하는 바니시는 일반적으로 약 3 내지 13 분 동안 80℃ 내지 180℃에서 건조된다. 당 기술 분야의 숙련자들은 간단한 실험에 의해 바람직한 건조 조건을 적절하게 결정할 수 있다.
프리프레그의 두께(용매법에 의해 형성될 때 건조 후의 두께)는 바람직하게는 20 내지 100 ㎛이다. 이 범위 이내의 두께는 편평하고 얇은 절연층을 제조하는데 유리하다. 정확하게는, 프리프레그가 20 ㎛ 미만의 두께를 가질 때, 프리프레그는 충분히 높은 편평한 특징을 갖고 회로 기판 상에 용이하게 적층될 수 없고, 두께가 100 ㎛를 초과할 때에는, 다층 인쇄 배선 기판은 유리하게 박형화될 수 없다.
도 1의 (a) 내지 도 1의 (f)는 전술된 프리프레그를 사용하는 본 발명의 다층 인쇄 배선 기판의 제조 방법의 일 실시예의 단계의 단면도이다. 이 도면들에서, 도 4에서와 동일한 도면 부호는 동일하거나 대응 부분을 나타낸다.
먼저, 열경화성 수지 조성물(2)로 함침된 유리 섬유직물(1)로 구성된 프리프레그(3)와 회로 기판(10)이 준비되고[도 1의 (a) 및 (b)], 프리프레그(3)는 회로 기판(10)의 적어도 일 표면 상에 적층되어 회로 기판(10)의 표면 상의 전도성 회로층(패드)(11)을 덮고, 열경화성 수지 조성물(2)이 경화되어 절연층(4)을 제공한다[도 1의 (c)]. 일 시트(일 층)의 프리프레그가 기본적으로 도 1의 (c)에 도시된 바와 같이 프리프레그의 회로 기판(10) 상에 적층되었지만, 2개 이상의 시트(2층)가 적층될 수도 있다. 절연층(4)의 두께는 기본적으로 프리프레그(3)의 두께이다. 따라서, 절연층(4)의 두께는 바람직하게는 20 내지 100 ㎛, 더 바람직하게는 30 내지 70 ㎛이다.
절연층(4) 내의 유리 섬유직물과 수지 조성물의 구성비는 프리프레그(3)의 수지 조성 및 유리 섬유직물의 구성비에 의해 결정된다. 이는 또한 유리 섬유직물의 밀도, 섬유직물 중량 등에 따라 변한다. 그러나, 회로 기판(10)의 표면 상에 전도성 회로층(패드)(11)을 매립하기 위해[즉, 전도성 회로층(11)(패드)의 전체를 매립하기 위해], 프리프레그는 충분한 양의 수지를 포함해야 한다. 따라서, 유리 섬유직물과 수지 조성물의 구성비는 일반적으로 바람직하게는 질량비(유리 섬유직물:수지 조성물)로 1:0.65 내지 9, 바람직하게는 1:4 내지 5이다. 프리프레그 내의 수지 조성물의 질량은 프리프레그 질량과 유리 섬유직물 질량의 차이로부터 얻어질 수 있다.
프리프레그(3)[열경화성 수지 조성물(2)]를 열 경화함으로써 절연층을 형성하기 위해, 프리프레그로 회로 기판의 절연층을 형성하기 위한 종래 공지된 방법이 사용될 수 있다. 예를 들어, 프리프레그는 회로 기판의 일 또는 양 표면 상에 적층되고, 적층물은 가열되어 감소된 압력 하에서 박리 시트를 거쳐 SUS 패널 등과 같은 금속 플레이트를 사용하여 가압된다. 압력은 바람직하게는 5 내지 40 kgf/cm2(49×104 내지 392×104 N/m2)이고, 온도는 바람직하게는 120 내지 200℃이고, 가압 시간은 바람직하게는 15 내지 100 분이다.
열 경화 조건은 열경화성 수지 조성물의 종류 등에 따라 다양하지만, 경화 온도는 일반적으로 120 내지 200℃이고, 적합한 경화 시간은 약 15 내지 100 분이다.
도 1의 (d)에 도시된 바와 같이, 비어 홀(블라인드 비어)(5)은 프리프레그(3)[열경화성 수지 조성물(2)]를 열 경화함으로써 얻어진 절연층(4) 내에 레이저 조사에 의해 형성된다. 이 경우에, 유리 섬유직물(1)은 유리 섬유직물(1)과 절연층(4)[열경화성 수지 조성물(2)의 경화 생성물]의 가공성의 차이에 기인하여 비어 홀(5)의 측벽 표면으로부터 돌출한다[도 1의 (d)].
전술된 레이저로서, 이산화탄소 가스 레이저, YAG 레이저, 엑시머 레이저 등이 언급될 수 있는데, 가공 속도 및 비용의 관점으로부터 이산화탄소 가스 레이저가 특히 바람직하다.
다층 인쇄 배선 기판의 고밀도 배선에 있어서, 비어 홀(5)의 상부 직경은 바람직하게는 75 ㎛ 이하, 더 바람직하게는 70 ㎛ 이하, 더욱 더 바람직하게는 67 ㎛이하이다. 75 ㎛ 이하의 상부 직경을 갖는 작은 직경의 비어 홀에 있어서, 비어 홀의 측벽 표면으로부터의 유리 섬유직물의 돌출은 더 주목할만한 문제점이 되고, 본 발명의 제조 방법은 특히 유리한 것으로 입증되었다.
비어 홀(5)을 형성한 후에, 비어 홀(5)의 벽 표면으로부터 돌출하는 유리 섬유직물(1)은 비어 홀(5)의 벽 표면으로부터의 유리 섬유직물(1)의 돌출을 제거하기 위해 유리 에칭 용액으로 에칭된다[도 1의 (e)]. 여기서 유리 에칭 용액으로서, 불화 수소 용액, 불화 붕소산 용액, 불화 암모늄 용액 등과 같은 공지된 것들이 사용될 수 있다. 상업적으로 입수 가능한 유리 에칭 용액의 예는 멜텍스 인크(Meltex Inc.)에 의해 제조되는 "엔플레이트 MLB 유리 에치 첨가제(Enplate MLB GLASS ETCH ADDITIVE)"를 포함한다. 상업적으로 입수 가능한 유리 에칭 용액은 일반적으로 사용 전에 희석된다. 예를 들어, 유리 에칭 용액이 불화 붕소산 용액일 때, 불화 붕소산의 농도는 일반적으로 약 50 g/L이고, 용액은 사용 전에 이온 교환수로 희석되고 5 mL/L 내지 20 mL/L, 바람직하게는 10 mL/L 내지 100 mL/L의 범위로 증류된다. 에칭 방법으로서, 비어 홀을 갖는 적층물을 용액 내에 침지하는 것을 포함하는 방법, 비어 홀 내에 용액을 분무하는 것을 포함하는 방법이 있는데, 분무법이 비어 홀 내의 용액의 침투에서 우수하다. 이하에 설명되는 디스미어 처리 후에 유리 섬유직물(1)의 돌출 길이를 억제하기 위해, 이들 용액을 사용하는 유리 섬유직물의 에칭이 수행되어, 바람직하게는 디스미어 처리에 의한 비어 측벽의 박리(scarping off)를 고려하여, 일반적으로 비어 측벽 표면 및 수지[절연층(4)]의 내부로부터 최대 약 2㎛로 비어 측벽 표면으로부터 수지[절연층(4)]의 내부로 유리 섬유직물을 에칭한다. 따라서, 비어 홀(5)의 측벽 표면 상에 개구를 갖는 간극(S)이 유리 에칭 용액에 의한 에칭 처리에 의해 형성될 수 있다[도 1의 (e)].
전술된 유리 에칭 용액을 사용하는 유리 섬유직물(1)의 에칭 처리 후에, 비어 홀(5)은 디스미어 처리가 실시된다[도 1의 (f)]. 이러한 디스미어 처리에 있어서, 비어 홀(5)을 갖는 적층물을 산화제 용액 내에 침지하는 것을 포함하는 방법 및 산화제 용액을 비어 홀 내에 분무하는 것을 포함하는 방법이 이용 가능하다. 산화 제 용액의 예는 농축 황산, 크롬산 또는 이들의 혼합 산, 또는 수성 알칼리성 과망간산염 용액(수성 과망간산 나트륨 용액, 수성 과망간산 칼륨 용액)을 포함하는데, 수성 알칼리성 과망간산염 용액이 바람직하다. 이러한 산화제 용액은 인쇄 배선 기판을 위한 화학물로서 상업적으로 입수 가능하고, 상업적으로 입수 가능한 생성물이 그대로 사용될 수 있다. 예를 들어, 수성 알칼리성 과망간산염 용액으로서, 멜텍스 인크에 의해 제조되는 "엔플레이트 MLB-497" 등이 언급될 수 있다. 디스미어 처리에 의해, 비어 홀(5)의 측벽 상의 열경화성 수지 조성물의 경화 생성물(수지 경화 생성물)은 산화제로 박리되고, 유리 섬유직물의 에칭 처리에 의해 형성되고 비어 홀(5)의 측벽 표면 상에 개구를 갖는 전술된 간극(S)[도 1의 (e) 참조]이 제거될 수 있다. 간극(S)을 확실하게 제거하기 위해, 디스미어 처리는 충분히 수행될 필요가 있다. 유리 섬유직물(1)의 팁이 다소 돌출될 수도 있지만, 그 돌출량은 작을 수 있고 비어 홀(5)[도 1의 (f)]을 형성하기 위한 레이저 가공[도 1의 (d)] 중에 형성된 것보다 현저하게 작다. 비어 홀 내의 도금 용액의 유동을 향상시키기 위해, 디스미어 처리 후의 비어 홀의 측벽으로부터의 유리 섬유직물(1)의 돌출 길이는 바람직하게는 6 ㎛ 이하, 더 바람직하게는 5 ㎛ 이하, 더욱 더 바람직하게는 4 ㎛ 이하, 더욱 바람직하게는 3 ㎛ 이하이다.
수성 알칼리성 과망간산염 용액에 의한 디스미어 처리에 있어서, 팽윤제 용액에 의한 팽윤 처리가 수성 알칼리성 과망간산염 용액에 의한 처리에 앞서 바람직하게 수행되고, 환원제 용액에 의한 후처리(중화 처리)가 수성 알칼리성 과망간산염 용액에 의한 처리 후에 바람직하게 수행된다. 팽윤제 용액 및 환원제 용액은 인쇄 배선 기판을 위한 화학물로서 상업적으로 입수 가능하고, 상업적으로 입수 가능한 생성물이 그대로 사용될 수 있다. 팽윤제 용액의 예는 멜텍스 인크에 의해 제조되는 "멜플레이트(Melplate) MLB-6001", 멜텍스 인크에 의해 제조되는 "멜플레이트 MLB-495", 멜텍스 인크에 의해 제조되는 "멜플레이트 MLB-496" 등을 포함하고, 환원제 용액의 예는 멜텍스 인크에 의해 제조되는 "엔플레이트 MLB-790M" 등을 포함한다.
산화제 용액에 의한 비어 홀의 디스미어 처리는 또한 절연층의 표면의 조면화 처리로서 기능할 수 있다. 이 경우에, 초미세 배선 형성 및 배선의 밀접한 접착 강도를 고려하여, 조면화 처리 후의 절연층(4)의 표면 조도(surface roughness)는 표면 조도(Ra) 값에 있어서 0.1 ㎛ 이상 1.5 ㎛ 이하인 것이 바람직하다. 표면 조도(Ra) 값은 표면 조도를 나타내는 수치값의 일 종류이고, 산술 평균 조도라 칭한다. 특히, 이는 평균선으로서의 표면으로부터 측정 구역 내에서 변화하는 높이의 절대값을 측정하고 산술 평균을 계산함으로써 얻어진다. 예를 들어, 이는 비코 인스트루먼츠 인크(Veeco Instruments)에 의해 제조되는 WYKO NT3300을 사용하여 121 ㎛×92㎛의 50× 렌즈로의 측정 범위를 갖는 VSI 접촉 모드에서 얻어진 수치값으로부터 얻어진다.
종래 문헌 2에서, 레이저 조사에 의해 용융된 매트릭스 수지의 유리 섬유직물로의 부착에 기인하여 불화물이 유리 섬유직물에 접촉하지 않고 에칭에 의한 효율적인 제거를 방해한다는 문제점이 지적되었다. 본 발명자들의 연구에 따르면, 이러한 문제점은 주목될 수 없다. 이는 종래 문헌 2와 본 발명 사이의 상이한 프로세스에 의한 매트릭스 수지의 상이한 경화 상태로부터 발생하는 차이에 기인하는 것으로 고려되는데, 종래 문헌 2에 설명된 방법은 일 장착시에 동시에 절연층 및 전도층을 형성하기 위해 프리프레그 및 구리를 열 가압하는 것에 의한 동시 열 경화를 포함하지만, 본 발명의 예는 도금에 의해 전도층을 형성하기 위한 2단계 열 경화 처리를 실질적으로 포함하는 프로세스를 이용하고, 회로 기판 상에 적층된 프리프레그는 전도층의 형성 후에 열 경화 및 어닐링 처리가 실시되기 때문이다.
본 발명의 절연층을 갖는 회로 기판은 필요하다면 침투 구멍(관통 구멍)을 형성할 수 있다. 침투 구멍은 종래 공지된 방법에 의해 형성될 수 있고, 기계 드릴이 일반적으로 사용된다. 또한, 구리 포일 표면을 화학 처리하고 레이저 조사를 적용하는 것을 포함하는 방법이 또한 사용될 수 있다. 다층 인쇄 배선 기판에서, 침투 구멍은 일반적으로 코어 기판 내에 형성된다. 본 발명의 절연층(4)과 같은 빌드업 절연층에서, 전도성은 일반적으로 비어 홀에 의해 성취된다.
본 발명의 다층 인쇄 배선 기판의 제조 방법은, 전술된 절연층 내의 비어 홀의 형성, 유리 에칭 처리 및 디스미어 처리 후에, 도금에 의해 절연층 표면에 전도층을 형성하기 위한 도금 프로세스와 전도층의 형성 후에 가열에 의한 회로 기판의 어닐링 처리 및 전도층 내의 회로의 형성을 추가로 포함할 수 있다. 이들 단계는 당 기술 분야의 숙련자들에 공지되고 다층 인쇄 배선 기판의 제조에 사용되는 다양한 방법에 따라 수행될 수 있다.
도금에 의해 전도층을 형성하기 위한 도금 프로세스에서, 절연층의 표면이 조면화될 때, 절연층에 대한 전도층의 밀접한 접착은 고정 효과(anchoring effect)에 의해 향상될 수 있다. 따라서, 전술된 바와 같이, 유리 섬유직물의 에칭 처리 후의 디스미어 처리에서, 절연층은 바람직하게는 동시 표면 조면화 처리가 실시된다. 도금 프로세스에서, 도금은 또한 비어 홀에 형성된다.
전도층은 무전해 도금 및 전해 도금을 조합한 방법에 의한 도금에 의해 형성될 수 있다. 대안적으로, 전도층의 패턴의 역 패턴을 갖는 도금 레지스트가 형성되고, 전도층은 무전해 도금만으로 형성될 수 있다. 전도층은 구리, 금, 은, 니켈, 주석 등으로 일반적으로 형성될 수 있는데, 구리가 바람직하다. 무전해 도금층은 바람직하게는 0.1 내지 3 ㎛, 더 바람직하게는 0.3 내지 2 ㎛의 두께를 갖고, 전해 도금층은 바람직하게는 3 내지 35 ㎛, 더 바람직하게는 5 내지 20 ㎛의 무전해 도금층의 두께와 함께 총 두께를 형성하는 두께를 갖는다. 또한, 비어 홀은 전도층의 형성으로부터 연속적으로 도금에 의해 충전된 비어를 가질 수도 있다.
어닐링 처리는 예를 들어 전도층 형성 후에, 약 150 내지 200℃에서 약 20 내지 90 분 동안 회로 기판(절연층 및 전도층)을 가열함으로써 수행될 수 있다. 어닐링 처리에 의해, 전도층의 박리 강도가 더 향상되고 안정화될 수 있다.
회로 형성 단계에 있어서, 예를 들어 감색법(subtractive process), 세미-에디티브 프로세스(semi-additive process) 등이 사용될 수 있다. 미세선 형성을 위해, 세미-에디티브 프로세스가 적합하고, 여기서 패턴 레지스트가 무전해 도금층 상에 도포되고, 원하는 두께를 갖는 전해 도금층(패턴 도금층)이 형성되고, 패턴 레지스트가 탈착되고, 무전해 도금층이 플래시 에칭(flash etching)에 의해 제거되어 회로를 제공한다.
도 2의 (a) 내지 도 2의 (c)는 전도층으로부터 회로 형성까지의 일련의 단계의 일 실시예를 도시한다. 시드층(seed layer)(전도층)(6)이 무전해 도금에 의해 절연층(4)의 표면 및 비어 홀(5)의 내부에 형성되고[도 2의 (a)], 패턴 레지스트(7)가 시드층(6) 상에 도포되고, 비어 홀을 완전히 충전하는 전해 도금층(패턴 도금층)(8)이 형성되고[도 2의 (b)], 그 후에 패턴 레지스트(7)가 탈착되고, 무전해 도금층(8)이 플래시 에칭에 의해 제거되고, 이에 의해 충전된 비어(9)를 갖는 회로가 형성된다[도 2의 (c)].
전술된 바와 같이, 본 발명의 방법에 따르면, 유리 섬유직물(1)을 포함하는 절연층(4) 내에 형성된 비어 홀(5)의 벽 표면으로부터의 유리 섬유직물(1)의 돌출 길이는 충분히 작고, 에치백 현상이 억제될 수 있다. 따라서, 고도로 신뢰적인 비어(9)가 확실하게 형성된다. 즉, 유리 섬유직물(1)을 포함하는 절연층(4)이 빌드업 프로세스에 의해 형성되고 유리 섬유직물(1)이 절연층(4) 내에 형성된 비어 홀(5)의 측벽으로부터 6 ㎛ 이하의 길이로 돌출되고 유리 섬유직물(1)의 돌출부가 비어(9)를 형성하는 전도층[시드층(6) 및 전해 도금층(8)] 내에 매립되는, 비어(9)를 포함하는 회로를 갖는 다층 인쇄 배선 기판이 얻어질 수 있다.
본 발명의 다층 인쇄 배선 기판의 제조에 사용되는 회로 기판은 주로 유리 에폭시 기판, 금속 기판, 폴리에스테르 기판, 폴리이미드 기판, BT 수지 기판, 열경화성 폴리페닐렌 에테르 기판 등을 칭하고, 그 하나 또는 양 표면은 패턴 처리된 전도층(회로)을 갖는다. 본 발명의 회로 기판은 또한 절연층 및/또는 전도층이 다층 인쇄 배선 기판의 제조를 위해 형성되게 되는 중간 생성물의 내부층 회로 기판을 또한 포함한다. 전도성 회로층의 표면은 바람직하게는 흑화 처리(blackening treatment) 등에 의해 미리 조면화되는데, 이는 회로 기판에 대한 절연층의 밀접한 접착이 성취될 수 있기 때문이다.
본 발명은 예 및 비교예를 참조하여 이하에 더 상세히 설명된다. 이하의 설명에서, "부"는 "질량부"를 의미한다.
<프리프레그의 제조>
액체 비스페놀 A 타입 에폭시 수지(에폭시 당량 180, 일본 에폭시 레진스 컴퍼니 리미티드에 의해 제조되는 "에피코트 828EL", 28 부) 및 나프탈렌 타입 4기능성 에폭시 수지(에폭시 당량 163, 다이니폰 잉크 앤드 케미컬스 인코포레이티드에 의해 제조되는 "HP4700", 28 부)가 가열 중에 교반에 의해 메틸에틸 케톤(이하, "MEK"라 약칭함, 15 부)과 사이클로헥산(15 부)의 혼합 용매 내에서 용해되었다. 여기에 50%의 고체 함량을 갖는 나프톨 시리즈 경화제(도오토 카세이 컴퍼니 리미티드에 의해 제조되는 "SN-485", 페놀릭 하이드록실기 당량 215)의 MEK 용액(110 부), 경화 촉매[시코쿠 케미칼스 코포레이션(SHIKOKU CHEMICALS CORPORATION)에 의해 제조되는 "2E4MZ", 0.1 부], 구형 실리카[평균 입경 0.5 ㎛, 애드마테크스 컴퍼니 리미티드(Admatechs Company Limited)에 의해 제조되는 "SO-C2", 70 부], 및 폴리비닐 부티랄 수지 용액[15%(질량%)의 고체 함량을 갖는 에탄올과 톨루엔의 1:1(질량비) 혼합 용매 내의 세키수이 케미컬 컴퍼니 리미티드에 의해 제조된 "KS-1"의 용액, 30 부]가 첨가되었고, 혼합물은 고속 회전 혼합기 내에서 균일하게 분산되어 수지 바니시를 제공하였다.
아사히-쉬베벨 컴퍼니 리미티드에 의해 제조된 1027MS 유리 섬유직물(두께 19 ㎛)이 수지 바니시로 함침되어 80 내지 120℃에서 6 분 동안 건조되어 50 ㎛의 두께를 갖는 프리프레그를 제공하였다. 일 측면으로부터 폴리(에틸렌 테레프탈레이트) 필름(두께 38 ㎛, 이하, "PET 필름"이라 약칭함)이, 대향 측면으로부터 15 ㎛의 두께를 갖는 폴리프로필렌 필름(보호 필름)이 그 상부에 열 적층되고, 적층물은 롤(roll)에 권취되었다. 다음에, 롤은 502 mm의 폭으로 분할되어 PET 필름을 갖는 2개의 50 m 권취 프리프레그를 제공하였다[유리 섬유직물과 수지 조성물의 구성비(질량비)는 1:5임].
[예 1]
PET 필름을 갖는 보호 필름 탈착된 프리프레그가 회로 형성(회로 전도체 두께 18 ㎛) 후에 0.2 mm의 두께를 갖는 구리-클래드(clad) 적층물 플레이트(회로 기판)의 양 측면 상에 적층되었다. PET 필름이 탈착되고, 적층물이 열 경화되어 전술된 회로 기판의 양 표면 상에 32 ㎛의 두께를 갖는 절연층을 형성하였다. 다음에, 60 ㎛의 상부 직경, 50 ㎛의 저부 직경을 갖는 비어 홀이 이산화탄소 가스 레이저에 의해 회로 기판의 일 표면 상에 적층된 절연층 내에 형성되었다.
생성된 회로 기판은 수용액 내에 침지되고, 이 수용액은 유리 섬유직물의 에칭을 위해, 약 50 g/L의 농도의 불화 붕소산을 포함하는 유리 에칭 용액(멜텍스 인크에 의해 제조되는 "엔플레이트 MLB 유리 에치 첨가제")을 40℃에서 5 분 동안 20 mL/L의 농도로 이온 교환수에 의해 희석함으로써 얻어졌다. 다음에, 비어 홀은 디스미어 처리가 실시되었다. 디스미어 처리는 또한 절연층의 표면의 조면화 처리로서 기능하고, 수성 알칼리성 과망간산염 용액인 팽윤제 용액으로서 멜텍스 인크에 의해 제조되는 "멜플레이트 MLB-6001" 내에 60℃에서 5 분 동안 침지하는 것과, 환원제 용액으로서 멜텍스 인크에 의해 제조되는 "엔플레이트 MLB-790" 내에 40℃에서 5 분 동안 침지하는 것을 포함한다.
유리 에칭 처리 및 디스미어 처리(조면화 처리) 후에, 회로 기판 내의 비어 홀의 단면이 히다치 하이-테크놀로지스 코포레이션(Hitachi High-Technologies Corporation)에 의해 제조되는 타입 "SU-1500" 주사 전자 현미경(SEM)에 의해 관찰되었고, 비어 홀 측벽의 간극의 길이[즉, 도 1의 (e)에 도시된 비어 홀의 측벽 표면 상에 개구를 갖는 간극(S)의 길이] 및 유리 섬유직물의 돌출 길이가 측정되었다.
측정은 회로 기판 내에 높은 유리 섬유직물 밀도를 갖는 섬유 번들(bundle)의 교차점에 형성된 비어 홀 내에서 수행되었고, SEM 사진 상의 최장 간극 길이와 최장 돌출 길이가 대표값으로서 취해졌다.
"간극 길이"는 도 3의 (a)의 개략 다이어그램에 도시된 바와 같이, 비어 홀(5) 내의 측벽(5a)의 간극(S)의 개구의 대략 중심인 기준점(X)과 측벽(5a)으로부터 간극(S)의 가장 먼 위치 사이의 수평 방향[즉, 절연층(4)의 상부면(4a)에 평행한 방향]에서의 직선 거리(A)로서 SEM 사진 상에 규정된다. "돌출 길이"는 도 3의 (b)의 개략 다이어그램에 도시된 바와 같이, 비어 홀(5) 내의 측벽(5a)으로부터 돌출되는 유리 섬유직물(1)의 돌출부의 뿌리부(root)의 대략 중심인 기준점(X)과 유리 섬유직물의 팁 사이의 수평 방향[즉, 절연층(4)의 상부면(4a)에 평행한 방향]에서의 직선 거리(B)로서 SEM 사진 상에 규정된다.
유리 에칭 처리 후에, 회로 기판의 부분이 분리된다. 분리된 회로 기판의 비어 홀 내의 간극 거리가 측정되고, 회로 기판의 나머지 부분은 디스미어 처리가 실시되고, 회로 기판의 나머지 부분의 비어 홀 내의 유리 섬유직물의 돌출 길이가 측정되었다.
또한, 절연층의 표면 조도가 이하의 방법에 의해 측정되어 Ra(산술 평균 조도)=800 nm인 것이 발견되었다.
<절연층의 표면 조도의 측정>
비접촉형 표면 조도계(비코 인스트루먼츠 인크에 의해 제조되는 WYKO NT3300)를 사용하여, 절연층의 표면의 Ra(산술 평균 조도)가 121 ㎛×92 ㎛의 50× 렌즈를 갖는 측정 범위로 VSI 접촉 모드에서 결정되었다.
[예 2]
유리 에칭 용액(멜텍스 인크에 의해 제조되는 "엔플레이트 MLB 유리 에치 첨가제")을 이온 교환수로 35 mL/L의 농도로 희석함으로써 수용액이 얻어진 것을 제외하고는, 예 1에서와 동일한 방식으로 작업 및 측정이 수행되었다. 절연층의 표면은 800 nm의 Ra(산술 평균 조도)를 가졌다.
[예 3]
유리 에칭 용액(멜텍스 인크에 의해 제조되는 "엔플레이트 MLB 유리 에치 첨가제")을 이온 교환수로 50 mL/L의 농도로 희석함으로써 수용액이 얻어진 것을 제외하고는, 예 1에서와 동일한 방식으로 작업 및 측정이 수행되었다. 절연층의 표면은 800 nm의 Ra(산술 평균 조도)를 가졌다.
<비교예 1>
유리 에칭이 생략된 것을 제외하고는, 예 1에서와 동일한 방식으로 작업 및 측정이 수행되었다.
<비교예 2>
절연층의 표면의 조면화 처리(또한 디스미어 처리로서 기능함) 후에 유리 에칭이 수행된 것을 제외하고는, 예 1에서와 동일한 방식으로 작업 및 측정이 수행되었다.
<비교예 3>
절연층의 표면의 조면화 처리(또한 디스미어 처리로서 기능함) 후에 유리 에칭이 수행된 것을 제외하고는, 예 2에서와 동일한 방식으로 작업 및 측정이 수행되었다.
<비교예 4>
절연층의 표면의 조면화 처리(또한 디스미어 처리로서 기능함) 후에 유리 에칭이 수행된 것을 제외하고는, 예 3에서와 동일한 방식으로 작업 및 측정이 수행되었다.
예 1 내지 3 및 비교예 1 내지 4의 결과가 표 1에 요약된다.
유리 에칭
단계		 유리 에칭
용액 농도
(mL/L)		 유리 섬유직물의
돌출 길이
(㎛)		 비어 홀
측벽 간극 길이
(㎛)
예 1 디스미어 전 20 5 없음
예 2 디스미어 전 35 3 없음
예 3 디스미어 전 50 2 없음
비교예 1 없음 없음 10 없음
비교예 2 디스미어 후 20 8 없음
비교예 3 디스미어 후 35 6 5
비교예 4 디스미어 후 50 3 6
표 1로부터 명백한 바와 같이, 본 발명의 예에서, 비어 홀의 측벽 상의 간극이 발견되지 않았고, 비어 홀 측벽으로부터 돌출되는 유리 섬유직물이 효과적으로 에칭될 수 있다. 반대로, 비교예에서, 유리 섬유직물의 돌출이 에칭에 의해 감소될 때, 오히려 비어 홀 측벽 내의 유리 섬유직물이 에칭되어 간극을 생성하였다. 따라서, 효과적인 에칭이 곤란하였다.
[예 4]
예 3에서의 디스미어 처리(조면화 처리) 후에 비어 홀 및 적층물의 절연층의 표면이 무전해 구리 도금을 위한 촉매로 처리되었고, 무전해 구리 도금이 실시되었고, 이어서 황화 구리로 전해 구리 도금하여 비어 홀을 충전된 비어로 변환하였다.
[예 5]
예 4에서 얻어진 적층물의 최외측 구리층(절연층 상의 구리층)이 에칭되어 회로를 형성하였고, 이에 의해 4층 인쇄 배선 기판이 얻어졌다. 다음에, 어닐링 처리가 180℃에서 30 분 동안 더 수행되었다. 얻어진 전도층의 전도성 도금은 약 30 ㎛의 두께를 가졌고, 박리 강도는 0.8 kgf/m이었다. 박리 강도는 일본 산업 표준(JIS) C6481에 따라 평가되었다. 또한, 얻어진 다층 인쇄 배선 기판은 255℃×15 분 동안 베이킹에 의해 왜곡되지 않았다.
본 출원은 일본에서 출원된 일본 특허 출원 제 2007-303737호에 기초하고, 이 출원의 내용은 참조로서 본 명세서에 완전히 포함되어 있다.
1: 유리 섬유직물 2: 열경화성 수지 조성물
3: 프리프레그 4: 절연층
5: 비어 홀 5a: 측벽
6: 시드층 7: 패턴 레지스트
8: 전해 도금층 9: 비어
10: 회로 기판 S: 간극

Claims (6)

  1. 유리 섬유직물에 열경화성 수지 조성물을 함침시킨 프리프레그에 의해 형성된 절연층과,
    상기 절연층 상에 형성된 비어 홀과,
    상기 비어 홀 내에 전도층에 의해 형성된 비어를 포함하는 회로를 가지며,
    상기 비어 홀의 비어 홀 직경은 상부 직경이 75 ㎛ 이하이고,
    상기 비어 홀의 측벽으로부터 유리 섬유직물이 4 ㎛ 이하의 길이로 돌출되고,
    상기 유리 섬유직물의 돌출부는 상기 비어를 형성하는 전도층 내에 매립되어 있는 것을 특징으로 하는 다층 인쇄 배선 기판.
  2. 제1항에 있어서,
    상기 전도층에 의해 형성된 비어가, 비어 홀의 측벽에 형성되어 유리 섬유직물의 돌출부를 덮는 무전해 도금에 의한 시드층과, 상기 시드층 상에 형성된 비어 홀을 충전하는 전해 도금층을 포함하고,
    상기 유리 섬유직물의 돌출부가 상기 시드층 및 상기 전해 도금층에 매립되어 있는 것을 특징으로 하는 다층 인쇄 배선 기판.
  3. 제1항에 있어서,
    상기 절연층이 빌드업 방식에 의해 형성된 절연층인 것을 특징으로 하는 다층 인쇄 배선 기판.
  4. 제1항에 있어서,
    상기 절연층의 표면은 산술 평균 조도(Ra)가 0.1 내지 1.5 ㎛의 범위로 조면화되는 것을 특징으로 하는 다층 인쇄 배선 기판.
  5. 제1항에 있어서,
    비어 홀 측벽으로부터 유리 섬유직물이 3 ㎛ 이하의 길이로 돌출되어 있는, 다층 인쇄 배선 기판.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서,
    시드층의 두께가 0.3 내지 2 ㎛인, 다층 인쇄 배선 기판.
KR1020150010409A 2007-11-22 2015-01-22 다층 인쇄 배선 기판 KR101570331B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-303737 2007-11-22
JP2007303737 2007-11-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080116259A Division KR101514726B1 (ko) 2007-11-22 2008-11-21 다층 인쇄 배선 기판의 제조 방법 및 다층 인쇄 배선 기판

Publications (2)

Publication Number Publication Date
KR20150020237A true KR20150020237A (ko) 2015-02-25
KR101570331B1 KR101570331B1 (ko) 2015-11-20

Family

ID=40668750

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020080116259A KR101514726B1 (ko) 2007-11-22 2008-11-21 다층 인쇄 배선 기판의 제조 방법 및 다층 인쇄 배선 기판
KR1020150010409A KR101570331B1 (ko) 2007-11-22 2015-01-22 다층 인쇄 배선 기판

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020080116259A KR101514726B1 (ko) 2007-11-22 2008-11-21 다층 인쇄 배선 기판의 제조 방법 및 다층 인쇄 배선 기판

Country Status (5)

Country Link
US (2) US8533942B2 (ko)
JP (3) JP5404010B2 (ko)
KR (2) KR101514726B1 (ko)
CN (1) CN101442887B (ko)
TW (2) TWI482550B (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7969005B2 (en) * 2007-04-27 2011-06-28 Sanyo Electric Co., Ltd. Packaging board, rewiring, roughened conductor for semiconductor module of a portable device, and manufacturing method therefor
JP5284146B2 (ja) * 2008-03-13 2013-09-11 日本特殊陶業株式会社 多層配線基板、及びその製造方法
WO2010024233A1 (ja) * 2008-08-27 2010-03-04 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
CN102036505B (zh) * 2009-09-29 2012-12-12 欣兴电子股份有限公司 电路板焊接垫结构及其制法
TWI506082B (zh) * 2009-11-26 2015-11-01 Ajinomoto Kk Epoxy resin composition
TWI405516B (zh) * 2011-04-27 2013-08-11 Unimicron Technology Corp 線路板及其製作方法
JP6383519B2 (ja) * 2011-06-17 2018-08-29 住友ベークライト株式会社 プリント配線板および製造方法
US20130048342A1 (en) * 2011-08-23 2013-02-28 Tyco Electronics Corporation Circuit board
CN103140033A (zh) * 2011-11-23 2013-06-05 北大方正集团有限公司 用于印刷电路板的盲孔制作方法
KR101933991B1 (ko) * 2012-08-23 2019-03-25 해성디에스 주식회사 회로기판의 제조방법
KR102119760B1 (ko) * 2012-12-17 2020-06-08 엘지이노텍 주식회사 Ic 모듈용 인쇄회로기판 및 그 제조방법
JP6262153B2 (ja) 2013-01-18 2018-01-17 株式会社メイコー 部品内蔵基板の製造方法
KR102041800B1 (ko) * 2013-05-07 2019-11-08 해성디에스 주식회사 기판 홀 형성 방법 및 기판 홀 형성 장치
JP2015023251A (ja) * 2013-07-23 2015-02-02 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体製品
KR102032377B1 (ko) * 2013-08-05 2019-10-16 해성디에스 주식회사 기판 홀 형성 방법
TWI551199B (zh) * 2014-04-16 2016-09-21 矽品精密工業股份有限公司 具電性連接結構之基板及其製法
CN106795044A (zh) * 2014-10-03 2017-05-31 日本板硝子株式会社 带贯通电极玻璃基板的制造方法以及玻璃基板
JP6682449B2 (ja) * 2014-11-28 2020-04-15 インテル・コーポレーション デスミア処理方法および多層プリント配線板の製造方法
TWI578582B (zh) * 2015-04-16 2017-04-11 凱鈺科技股份有限公司 發光二極體載板及其製造方法
KR20160140258A (ko) 2015-05-29 2016-12-07 삼성전기주식회사 패키지용 수지 조성물, 이를 이용한 절연 필름 및 인쇄회로기판
JP5905150B1 (ja) * 2015-08-28 2016-04-20 ユニチカ株式会社 ガラスクロス
CN107278057A (zh) * 2016-04-08 2017-10-20 东莞市斯坦得电子材料有限公司 一种用于印制电路板导通孔孔壁玻纤粗化的工艺
KR102608521B1 (ko) * 2016-05-27 2023-12-04 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
KR101933277B1 (ko) * 2016-08-30 2018-12-27 삼성에스디아이 주식회사 필름형 반도체 밀봉 부재, 이를 이용하여 제조된 반도체 패키지 및 그 제조방법
TW201822282A (zh) 2016-09-09 2018-06-16 美商康寧公司 具有通孔的低表面粗糙度基板及其製作方法
KR101952864B1 (ko) 2016-09-30 2019-02-27 삼성전기주식회사 팬-아웃 반도체 패키지
JP7090608B2 (ja) 2016-12-27 2022-06-24 エルジー・ケム・リミテッド 液晶変色素子の配線部の形成方法および液晶変色素子
JP2018182229A (ja) * 2017-04-20 2018-11-15 富士通株式会社 基板及び基板の製造方法
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
CN108617102A (zh) * 2018-04-10 2018-10-02 华中科技大学 一种陶瓷电路板的制作方法
EP3691421A1 (en) * 2019-01-29 2020-08-05 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with embedded filament
CN110831350A (zh) * 2019-11-14 2020-02-21 四会富仕电子科技股份有限公司 一种无底铜电路板的制作方法
CN111333342A (zh) * 2020-02-18 2020-06-26 清远南玻节能新材料有限公司 玻璃孔内立体图案的制备方法
TWI768761B (zh) * 2021-03-11 2022-06-21 萬億股份有限公司 在印刷電路板上優化填孔及製作細線路的方法
KR102518456B1 (ko) * 2022-10-11 2023-04-06 주식회사 중우나라 유리패널 가공방법

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017742A (en) * 1988-09-15 1991-05-21 Shipley Company Inc. Printed circuit board
JPH05153496A (ja) * 1991-11-29 1993-06-18 Hitachi Medical Corp Ｘ線撮影装置，ｘ線透視装置およびこれらに用いるｘ線テレビカメラ装置
JPH06314869A (ja) * 1993-04-30 1994-11-08 Eastern:Kk プリント配線板のスルーホール形成方法
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
TW323432B (ko) * 1995-04-28 1997-12-21 Victor Company Of Japan
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
JP3766125B2 (ja) 1995-10-16 2006-04-12 イビデン株式会社 多層プリント配線板及びその製造方法
US7071424B1 (en) * 1998-02-26 2006-07-04 Ibiden Co., Ltd. Multilayer printed wiring board having filled-via structure
MY144574A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
US6054761A (en) * 1998-12-01 2000-04-25 Fujitsu Limited Multi-layer circuit substrates and electrical assemblies having conductive composition connectors
JP4509247B2 (ja) 1999-04-30 2010-07-21 東レ・ダウコーニング株式会社 シリコーン含有ポリイミド樹脂、シリコーン含有ポリアミック酸およびそれらの製造方法
JP2001113527A (ja) * 1999-10-15 2001-04-24 Risho Kogyo Co Ltd 熱硬化性樹脂含浸プリプレグ及びその製造方法
JP2002012667A (ja) 2000-06-29 2002-01-15 Shin Etsu Chem Co Ltd ポリイミドシリコーン樹脂、その溶液組成物、およびポリイミドシリコーン樹脂皮膜
SG102588A1 (en) * 2000-08-03 2004-03-26 Inst Materials Research & Eng A process for modifying chip assembly substrates
JP4519297B2 (ja) 2000-09-21 2010-08-04 イビデン株式会社 ビアホール形成方法
JP3399434B2 (ja) * 2001-03-02 2003-04-21 オムロン株式会社 高分子成形材のメッキ形成方法と回路形成部品とこの回路形成部品の製造方法
JP2002314254A (ja) * 2001-04-11 2002-10-25 Toppan Printing Co Ltd 多層プリント配線板及びその製造方法
JP2003124632A (ja) 2001-10-16 2003-04-25 Nec Toppan Circuit Solutions Inc 多層プリント配線板及びその製造方法
JP3941573B2 (ja) * 2002-04-24 2007-07-04 宇部興産株式会社 フレキシブル両面基板の製造方法
JP4054269B2 (ja) 2003-03-20 2008-02-27 Ｔｄｋ株式会社 電子部品の製造方法および電子部品
WO2004091268A1 (ja) * 2003-04-07 2004-10-21 Ibiden Co., Ltd. 多層プリント配線板
JP3948624B2 (ja) * 2003-09-11 2007-07-25 株式会社メイコー 多層回路基板の製造方法
KR101131760B1 (ko) * 2004-02-04 2012-04-06 이비덴 가부시키가이샤 다층프린트배선판
JP2005347424A (ja) * 2004-06-01 2005-12-15 Fuji Photo Film Co Ltd 多層配線板及びその製造方法
JP4929623B2 (ja) 2004-06-21 2012-05-09 味の素株式会社 変性ポリイミド樹脂を含有する熱硬化性樹脂組成物
US7359213B2 (en) * 2004-07-09 2008-04-15 The Agency For Science, Technology And Research Circuit board
JP4492242B2 (ja) * 2004-07-29 2010-06-30 日産自動車株式会社 半導体パッケージ
US20070246250A1 (en) * 2004-09-10 2007-10-25 Yoshihiro Tomita Wiring Board
TW200628536A (en) * 2004-11-30 2006-08-16 Ajinomoto Kk Curable resin composition
RU2007120247A (ru) * 2004-12-07 2009-01-20 Малти-Файнлайн Электроникс, Инк. (Us) Миниатюрные схемы, индуктивные элементы и способы их производства
US7737368B2 (en) * 2005-09-30 2010-06-15 Sanyo Electric Co., Ltd. Circuit board and method of manufacturing circuit board
JP2007115840A (ja) 2005-10-19 2007-05-10 Kyocera Corp 配線基板および配線基板の製造方法
TWI457363B (zh) * 2005-11-29 2014-10-21 Ajinomoto Kk 供多層印刷電路板之層間絕緣層用之樹脂組成物
JP4992396B2 (ja) 2005-11-29 2012-08-08 味の素株式会社 多層プリント配線板の層間絶縁層用樹脂組成物
JP5284146B2 (ja) 2008-03-13 2013-09-11 日本特殊陶業株式会社 多層配線基板、及びその製造方法

Also Published As

Publication number Publication date
US9060456B2 (en) 2015-06-16
CN101442887B (zh) 2013-03-20
US20090133910A1 (en) 2009-05-28
TWI450666B (zh) 2014-08-21
KR101514726B1 (ko) 2015-04-23
CN101442887A (zh) 2009-05-27
US8533942B2 (en) 2013-09-17
KR20090053725A (ko) 2009-05-27
KR101570331B1 (ko) 2015-11-20
JP5404010B2 (ja) 2014-01-29
US20130319749A1 (en) 2013-12-05
JP2013254987A (ja) 2013-12-19
JP2015035635A (ja) 2015-02-19
TW200942117A (en) 2009-10-01
JP5816239B2 (ja) 2015-11-18
JP2009147323A (ja) 2009-07-02
TW201412215A (zh) 2014-03-16
TWI482550B (zh) 2015-04-21

Similar Documents

Publication Publication Date Title
KR101570331B1 (ko) 다층 인쇄 배선 기판
US8992713B2 (en) Process for producing multilayer printed wiring board
KR101014517B1 (ko) 캐리어 장착 프리프레그의 제조방법, 캐리어 장착 프리프레그, 박형 양면판의 제조방법, 박형 양면판, 및 다층 프린트 배선판의 제조방법
KR101001529B1 (ko) 다층 프린트 배선판의 층간 절연용 수지 조성물, 접착필름 및 프리프레그
JP6004017B2 (ja) 絶縁樹脂シート及び該絶縁樹脂シートを用いた多層プリント配線板の製造方法
KR101511495B1 (ko) 에폭시 수지 조성물
JP2009231222A (ja) 絶縁樹脂シート
JP5417724B2 (ja) 多層プリント配線板の製造方法。
KR101464142B1 (ko) 다층 프린트 배선판의 제조 방법
JP5378954B2 (ja) プリプレグおよび多層プリント配線板
JP2015086293A (ja) プリプレグ及び多層プリント配線板
JP5704216B2 (ja) 多層プリント配線板の製造方法。
JP2008010517A (ja) プリプレグとフレキシブルリジット配線板の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20181030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191029

Year of fee payment: 5