JP4492242B2 - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP4492242B2
JP4492242B2 JP2004221706A JP2004221706A JP4492242B2 JP 4492242 B2 JP4492242 B2 JP 4492242B2 JP 2004221706 A JP2004221706 A JP 2004221706A JP 2004221706 A JP2004221706 A JP 2004221706A JP 4492242 B2 JP4492242 B2 JP 4492242B2
Authority
JP
Japan
Prior art keywords
plate
outer shell
semiconductor chip
main
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004221706A
Other languages
English (en)
Other versions
JP2006041348A (ja
Inventor
善則 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2004221706A priority Critical patent/JP4492242B2/ja
Priority to US11/189,886 priority patent/US7521795B2/en
Publication of JP2006041348A publication Critical patent/JP2006041348A/ja
Application granted granted Critical
Publication of JP4492242B2 publication Critical patent/JP4492242B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body

Description

本発明は電力用半導体パッケージ等の半導体パッケージに関する。
従来の電力用半導体パッケージにおいては、たとえば、強固な金属板の一主面に固定された絶縁板の上にアノード配線とカソード配線が形成されていて、半導体チップの裏面に設けられたアノード電極が前記アノード配線に面接着される形で固定、かつ、電気的に接続されており、一方、半導体チップの表面に設けられたカソード配線と、絶縁板上のカソード配線との間は金属製ワイヤによって電気的に接続されており、前記金属板の裏面以外の構造がプラスチック製の外殻にて覆われていて、前記アノード配線とカソード配線は外殻を貫通してその外部に端子を出している。このパッケージは、外部に露出した金属板を外部冷却器に熱的に接続して半導体チップからの熱を逃がす構造となっている。
上記のような電力用半導体パッケージにおいては、半導体チップの裏面側は、半導体チップと金属板との間に熱伝導率の高い絶縁板を使っているので、良好な放熱が可能であるが、半導体チップの表面側は、チップと絶縁板上の配線との間の接続にボンディングワイヤを使っているので、表面側からの本格的な冷却ができなかった。また、ボンディングワイヤが所定の空間を占有するのでパッケージ全体の体積に下限がもうけられてしまっていた。さらに、半導体チップの片面のみが熱膨張率の異なる物質と接続していることから、温度変化によって半導体チップに過大な応力がかからないよう、前記金属板は一定の剛性を確保するために分厚い必要があり、それによって放熱性に上限がもうけられてしまっていた。
本発明は以上のような状況を鑑みてなされたものであり、本発明が解決しようとする課題は、放熱特性が良好で、かつ、コンパクトな半導体パッケージを提供することである。
上記の目的を達成するため、本発明においては次のような構成をとる。すなわち、対向する2つの主面に、それぞれ、第1および第2の主電極を有する半導体チップの前記第1および第2の主電極にそれぞれ、低電気抵抗かつ低熱抵抗で接続する第1および第2の板状主配線を有し、前記第1および第2の板状主配線の、前記接続部以外にそれぞれ、外部接続用端子を有し、前記第1の板状主配線の、前記第1の主電極と接する面とは反対側の面に、絶縁膜を介して少なくとも一箇所が低熱抵抗で接続する、金属板からなる第1の外殻と、前記第2の板状主配線の、前記第2の主電極と接する面とは反対側の面に、絶縁膜を介して少なくとも一箇所が低熱抵抗で接続する、金属板からなる第2の外殻とを有し、前記第1と第2の板状主配線のうち、前記半導体チップと接続している部分と、前記外部接続用端子部を除く領域が、互いの一主面を平行近接させていることを特徴とする半導体パッケージを構成する。
本発明によれば、半導体チップの対向する2つの主面のそれぞれに設けられた主電極から外殻への熱伝導による放熱が可能である半導体パッケージを構成にすることにより、放熱特性が良好で、かつ、コンパクトな半導体パッケージを提供することができる。
次に、本発明を、図を使って詳しく説明する。
(第1の実施の形態)
図1は、本発明第1の実施の形態である半導体パッケージを説明する断面図である。また、図2は、図1に示した半導体パッケージを上部から眺めた平面図であり、図2中の線分A−A’を通る面における断面図が図1で示されている。
図1中、1は、対向する2つの主面に、それぞれ、第1の主電極であるカソード電極2と第2の主電極であるアノード電極3とを有する半導体チップであり、12および13は、それぞれ、前記第1の主電極に面接触することによって低電気抵抗かつ低熱抵抗で接続する第1の板状主配線であるカソード配線、および、前記第2の主電極に面接触することによって低電気抵抗かつ低熱抵抗で接続する第2の板状主配線であるアノード配線であり、32は、前記第1の板状主配線の、前記第1の主電極と接する面とは反対側の面に、絶縁膜42を介して面接触することによって少なくとも一箇所が低熱抵抗で接続する第1の外殻であり、33は、前記第2の板状主配線の、前記第2の主電極と接する面とは反対側の面に、絶縁膜43を介して面接触することによって少なくとも一箇所が低熱抵抗で接続する第2の外殻であり、22、23は、前記第1および第2の板状主配線のそれぞれに個別に接続する外部接続用端子である。
ここで、半導体チップ1は厚さ数十〜数百μmのダイオードチップである。図2中の点線は、パッケージ内部の半導体チップ1の存在位置を示している。図1に示すとおり、半導体チップ1の表面にはカソード電極2、裏面にはアノード電極3がある。また、図中、12はカソード配線、13はアノード配線であり、いずれも100〜300μm程度の薄い金属板で構成されている。図2中の鎖線は、パッケージ内部にあるこれら配線の存在位置を示している。この2つの配線は、図1に示すように、それぞれ前記カソード電極2、アノード電極3と半田(図示せず)などによって電気的に接続されていて、かつ、互いに絶縁を確保しながら近接平行している。よって、半導体チップ1が動作した際には、互いに対向した向きに同じ量の電流が流れるので、このような構成によってパッケージ内のインダクタンスは最小限に抑えられる。
32、33は厚さ数百μmの金属板からなる外殻で、図1に示すように、互いの外殻周辺部30にて遍く隙間無く接着されている。さらに、両者の内部には、厚さ数〜数十μmの絶縁膜42、43が形成されている。これらは、有機物あるいは蒸着あるいはエアロゾルデポジション法、印刷法などによって形成されたアルミナや酸化珪素などの無機絶縁物である。膜の厚みは膜の材質の耐電圧特性と半導体チップ1の耐圧によって設計される。もちろん、従来と同じように、焼結によって形成した絶縁用セラミクス板を使ってもよい。その場合、セラミクス板の厚さは従来使われてきたものよりも薄くてよい。半導体チップ1もセラミクス板も反りによる引っ張り応力には弱いが、本発明の構造では半導体チップ1の両面にほぼ同じ形で接続されるので、従来例とくらべて半導体チップ1に対してかかる応力も表裏対称なので、反りに留意した剛性を持たせる必要がなく、従来より肉薄の絶縁膜42、43を用いてもよい。
本実施の形態においては、半導体チップ1の両主面から、電極、配線、外殻間の接続を通して良好な放熱が可能であり、かつ、従来は数cmの厚みだったパッケージが1〜数mmの厚みになるというパッケージのコンパクト化も可能となる。
また、図1では、カソード配線12ならびにアノード配線13は絶縁膜42、43と全面で接触しているが、図3のように、少なくとも半導体チップ1と接続している部分の裏側で接続していればよい。接続は、絶縁膜42、43の表面に金属薄膜を形成し、これにそれぞれ配線12、13を半田付けするなど、従来の方法に依ればよい。図1のように、外殻32、33の内面全域に絶縁膜42、43をもち、上記金属薄膜による接続部が半導体チップ1に隣接した領域のみに限られる、という構成でもよい。
また、外殻32、33には半導体チップ1の存在する領域から離れたところに孔52、53があり、それぞれ前記配線12、13が外部接続用端子22、23として露出している。その孔と端子22、23との間の隙間は絶縁物62、63が充填されている。よって、接着によって一体化した外殻32、33の内部は気密性が保たれている。パッケージ内部は、適当な絶縁物で充填してもよいし、不活性気体を充填してもよい。ガスを充填する際は、内圧を陰圧にしておく方がよい。半導体チップ1が発熱すると内部の気体が膨張し、内圧が高まる。もし、内部が陽圧になると、上述した各接続部を引き剥がす力が発生してしまうので、内部の気圧は大気圧が低く、内部温度がパッケージの定格温度になった状態でも負圧になっていることが望ましい。たとえば、この半導体パッケージが標高の高い場所で使用することを想定して外気圧を仮に5.1×10Pa(0.5気圧)とし、パッケージの設計上の上限温度を150℃とした場合、この条件でも内部が陽圧にならないためには、内部の気圧が0℃において3.4×10Pa(1/3気圧)以下であることが必要である。
なお、図1では2つの端子22、23を両側に出していたが、図4に示したように、片側に出してもよい。図5は、図4に示した半導体パッケージを上部から眺めた平面図であり、図中の線分A−A’を通る面における断面図が図4で示されている。また、図6は、同じく図5中の線分B−B’を通る面における断面図である。
さらに、端子22、23の出し方は、図7のように端子22、23が飛び出していてもよい。さらに、図8ならびに図9に示すように、端子部にてパッケージに貫通する接続用の孔をもうけてもよい。図9は、図8に示した半導体パッケージを上部から眺めた平面図であり、図中の線分B−B’を通る面における断面図が図8で示されている。
以上、ここでは内部に半導体チップ1を1つもつパッケージをもって説明したが、当然、パッケージ内には複数のチップがあってよいし、一対の主電極のほかに制御電極をもつトランジスタチップに対応したパッケージも、この範疇に入る。
また、図10は、端子22、23の出し方について別の方式をとった場合の断面図であり、図1に対応する。この形態では、端子22、23は外殻32、33に孔を穿って取り出すのではなく、端子間に絶縁膜40を介在させた状態で、外殻32、33の外周の接合部の一部から取り出す。この場合にも、外殻32、33は、適当な接着手段によって、内部の気密性が保たれるように接着されているものとする。
ここには図示しない外部装置の状況によっては、このような形態の方が便利なこともある。
さらに、図11は、別の形態を示す断面図である。図中、34は外殻32、33に設けられ外殻32、33を取り囲む鍔で、流体が外部へ漏れ出さない構造をもっている。この形態では、本発明のパッケージが薄型で、半導体チップ1両面からの均等な冷却が可能で、さらに内部の気密が保たれていることを利用して、パッケージ自体を放熱フィンの役割を果たすものとして流水管8の中に埋め込んだ構成となっている。もちろん、パッケージを流水管の隔壁から着脱できるようにしてあってもよい。
また、上記のようなパッケージで、半導体チップ1の厚さはチップが可撓性となるように数十μmの厚さにし、その他、アノード配線、カソード配線、外殻なども可撓性を有する素材からなるようにし、パッケージ全体が可撓性を有するようにすれば、そのパッケージは、たとえば断面が円形な流水管の外側に撓ませて張り付けることができ、実装形態の制約が少なくなる。
(第2の実施の形態)
次に、本発明第2の実施の形態を、図12を使って説明する。この図では、外殻32、33の半導体チップ1とは反対側の面に放熱フィン70が接続している。半導体チップ1が高温になっても、端子部は高温にしてはいけない場合が多い。とはいえ、配線12、13が繋がっているので、これらを半導体チップ1との接続部から端子22、23までの間で冷却する必要がある。そこで、図のような板状の放熱フィン70は通常、その一辺を外殻32、33と繋げるが、そうすると今度は放熱フィンを介して半導体チップ1からの熱伝達が支配的になってしまう。そこで、図のように、放熱フィンにスリット71をもうけてこれを抑制する。もちろん、それぞれ独立した放熱フィンを備えても良い。また、外殻を伝って高温が端子部側に伝わってもいけないので、そのような懸念がある場合は図のように熱を伝導させる絶縁膜42を一部途絶させる方法もある。
本発明の第1の実施の形態を説明する断面図である。 図1に示した形態の平面図である。 図1に示した形態の変形例を説明する断面図である。 図1に示した形態の変形例を説明する断面図である。 図4に示した形態の平面図である。 図4に示した形態の別の断面図である。 図6に示した形態に準ずる別の形態を説明する断面図である。 図6に示した形態に準ずる別の形態を説明する断面図である。 図8に示した形態の平面図である。 図1に示した形態の変形例を説明する断面図である。 図1に示した形態の変形例を説明する断面図である。 本発明の第2の実施の形態を説明する断面図である。
符号の説明
1…半導体チップ、2…カソード電極、3…アノード電極、8…流水管、12…カソード配線、13…アノード配線、22、23…外部接続用端子、30…外殻周辺部、32、33…外殻、34…鍔、40、42、43…絶縁膜、52、53…孔、62、63…絶縁物、70…放熱フィン、71…スリット。

Claims (6)

  1. 対向する2つの主面に、それぞれ、第1および第2の主電極を有する半導体チップと、
    前記第1および第2の主電極にそれぞれ、低電気抵抗かつ低熱抵抗で接続する第1および第2の板状主配線を有し、
    前記第1および第2の板状主配線の、前記接続部以外にそれぞれ、外部接続用端子を有し、
    前記第1の板状主配線の、前記第1の主電極と接する面とは反対側の面に、絶縁膜を介して少なくとも一箇所が低熱抵抗で接続する、金属板からなる第1の外殻を有し、
    前記第2の板状主配線の、前記第2の主電極と接する面とは反対側の面に、絶縁膜を介して少なくとも一箇所が低熱抵抗で接続する、金属板からなる第2の外殻を有し、
    前記第1と第2の板状主配線のうち、前記半導体チップと接続している部分と、前記外部接続用端子部を除く領域が、互いの一主面を平行近接させている、
    ことを特徴とする半導体パッケージ。
  2. 前記第1および第2の板状主配線のそれぞれに個別に接続する外部接続用端子は、ぞれぞれ、前記第1の外殻の一部に穿たれた孔および前記第2の外殻の一部に穿たれた孔から露出し、
    前記孔と前記外部接続用端子との間は絶縁物で埋められ、
    前記第1の外殻の外周部と前記第2の外殻の外周部とが遍く接着され、
    該接着によって一体化した前記第1および第2の外殻の内部は気密性が保たれていることを特徴とする請求項1に記載の半導体パッケージ。
  3. 前記第1および第2の板状主配線のそれぞれに個別に接続する外部接続用端子は前記第1の外殻と前記第2の外殻との間から外部に露出し、
    前記第1の外殻の外周部と前記第2の外殻の外周部とが遍く接着され、
    該接着によって一体化した前記第1および第2の外殻の内部は気密性が保たれていることを特徴とする請求項1に記載の半導体パッケージ。
  4. 前記一体化した第1および第2の外殻の内部の圧力が、0℃において3.4×10Pa以下であることを特徴とする請求項2または3に記載の半導体パッケージ。
  5. 前記第1または第2の外殻の、前記半導体チップとは反対側の面に放熱フィンが接続していることを特徴とする、請求項1、2、3または4に記載の半導体パッケージ。
  6. 前記半導体チップが可撓性を有し、
    前記第1および第2の主配線ならびに前記第1および第2の外殻が可撓性を有する素材からなり、装置全体が可撓性を有することを特徴とする前記請求項1、2、3、4または5に記載の半導体パッケージ。
JP2004221706A 2004-07-29 2004-07-29 半導体パッケージ Expired - Fee Related JP4492242B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004221706A JP4492242B2 (ja) 2004-07-29 2004-07-29 半導体パッケージ
US11/189,886 US7521795B2 (en) 2004-07-29 2005-07-27 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004221706A JP4492242B2 (ja) 2004-07-29 2004-07-29 半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2006041348A JP2006041348A (ja) 2006-02-09
JP4492242B2 true JP4492242B2 (ja) 2010-06-30

Family

ID=35731180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004221706A Expired - Fee Related JP4492242B2 (ja) 2004-07-29 2004-07-29 半導体パッケージ

Country Status (2)

Country Link
US (1) US7521795B2 (ja)
JP (1) JP4492242B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI482550B (zh) * 2007-11-22 2015-04-21 Ajinomoto Kk 多層印刷配線板之製造方法及多層印刷配線板
JP5942349B2 (ja) * 2011-07-07 2016-06-29 セイコーエプソン株式会社 センサー装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61224345A (ja) * 1985-03-28 1986-10-06 Mitsubishi Electric Corp 電力用半導体装置
JPH07202057A (ja) * 1993-12-29 1995-08-04 Murata Mfg Co Ltd パッケージ型電子部品及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3831066A (en) * 1970-06-08 1974-08-20 Gen Electric Hermetically sealed semiconductor device with corrosion inhibited ferrous metal portions
JP4015190B2 (ja) * 1995-02-02 2007-11-28 パック テック−パッケージング テクノロジーズ ゲーエムベーハー チップハウジング及びチップハウジングの製造方法
US6911727B1 (en) * 1995-06-06 2005-06-28 Analog Devices, Inc. Package for sealing an integrated circuit die
JP4173751B2 (ja) * 2003-02-28 2008-10-29 株式会社ルネサステクノロジ 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61224345A (ja) * 1985-03-28 1986-10-06 Mitsubishi Electric Corp 電力用半導体装置
JPH07202057A (ja) * 1993-12-29 1995-08-04 Murata Mfg Co Ltd パッケージ型電子部品及びその製造方法

Also Published As

Publication number Publication date
US20060022307A1 (en) 2006-02-02
US7521795B2 (en) 2009-04-21
JP2006041348A (ja) 2006-02-09

Similar Documents

Publication Publication Date Title
US20190229033A1 (en) Power module and method for manufacturing the same
KR101388737B1 (ko) 반도체 패키지, 반도체 모듈, 및 그 실장 구조
KR101017452B1 (ko) 반도체 패키지
TWI757554B (zh) 半導體封裝裝置
JP5672305B2 (ja) 半導体装置
TW201448137A (zh) 功率覆蓋結構及其製造方法
JP6885175B2 (ja) 半導体装置
JP2008060172A (ja) 半導体装置
WO2007145303A1 (ja) 半導体モジュールおよびその製造方法
JP4935220B2 (ja) パワーモジュール装置
JPH0677357A (ja) 改良された半導体パッケージ、集積回路デバイスをパッケージする改良された方法、および半導体デバイスを冷却する方法
JP6448418B2 (ja) 電力用半導体装置
US20190237381A1 (en) Semiconductor device
JP2010251427A (ja) 半導体モジュール
CN114078790A (zh) 功率半导体模块装置及其制造方法
JP2013026296A (ja) パワーモジュール
JP7170614B2 (ja) 半導体装置
JP4492242B2 (ja) 半導体パッケージ
US11276617B2 (en) Electronic device mounting board, electronic package, and electronic module
JP6021745B2 (ja) 冷却部材および半導体装置
JP3818310B2 (ja) 多層基板
JP7059714B2 (ja) 電力変換装置及び電力変換装置の製造方法
JPH10233473A (ja) 半導体素子の放熱構造とその放熱方法
JP6953859B2 (ja) 半導体装置
CN112310029A (zh) 衬板和基体集成的功率半导体器件及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees