KR20130061671A - 도전성 페이스트, 및 이 페이스트로부터 얻어지는 도전접속부재 - Google Patents

도전성 페이스트, 및 이 페이스트로부터 얻어지는 도전접속부재 Download PDF

Info

Publication number
KR20130061671A
KR20130061671A KR1020127026988A KR20127026988A KR20130061671A KR 20130061671 A KR20130061671 A KR 20130061671A KR 1020127026988 A KR1020127026988 A KR 1020127026988A KR 20127026988 A KR20127026988 A KR 20127026988A KR 20130061671 A KR20130061671 A KR 20130061671A
Authority
KR
South Korea
Prior art keywords
mass
conductive
metal
organic solvent
conductive paste
Prior art date
Application number
KR1020127026988A
Other languages
English (en)
Inventor
?지 마스모리
도시아키 아사다
히데미치 후지와라
Original Assignee
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20130061671A publication Critical patent/KR20130061671A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16505—Material outside the bonding interface, e.g. in the bulk of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Conductive Materials (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

공공(공극)의 편재가 적고, 조대 보이드나 크랙이 존재하지 않는, 열사이클 특성이 향상되고, 내크랙성과 접합 강도가 우수한 도전접속부재 형성용의 도전성 페이스트를 제공한다. 금속, 및 합금으로부터 선택된 1종 또는 2종 이상으로 이루어지는, 평균 1차 입자직경이 1∼150㎚인 금속 미립자(P1)와, 금속 미립자(P1)와 동종 금속이고 평균 1차 입자직경이 1∼10㎛인 금속 미립자(P2)로 이루어지고, 그 배합 비율(P1/P2)이 80∼95질량%/20∼5질량%(질량%의 합계는 100질량%)인 금속 미립자(P) 50∼85질량%와, 유기용매(S), 또는 유기용매(S)와 유기 바인더(B)로 이루어지는 유기 분산매(D) 50∼15질량%(질량%의 합계는 100질량%)으로 이루어지는 것을 특징으로 하는, 도전성 페이스트.

Description

도전성 페이스트, 및 이 페이스트로부터 얻어지는 도전접속부재 {ELECTRICALLY CONDUCTIVE PASTE, AND ELECTRICALLY CONDUCTIVE CONNECTION MEMBER PRODUCED USING THE PASTE}
본 발명은, 반도체소자, 회로기판 등의 접합에 사용되는 도전성(導電性) 페이스트, 및 이 도전성 페이스트를 가열처리하여 얻어지는, 도전성 범프, 도전성 다이본드부 등의 도전접속부재에 관한 것이다.
최근 전자기기의 고기능, 고성능화 및 소형화를 실현하기 위해서 반도체 실장(實裝) 기술의 고밀도화가 진행된다. 반도체소자끼리의 접합, 반도체소자와 회로기판과의 접합 방법의 대표적 기술로서, 와이어 본딩 기술(WB), 무선 본딩 기술인 테이프 오토메이티드 와이어본딩 기술(TAB)이나 플립 칩 본딩 기술(FCB)을 들 수 있다. 컴퓨터 기기 등의 반도체 장치를 고밀도로 실장하는 기술로서, 가장 고밀도화가 가능한 플립 칩 본딩 기술이 많이 이용된다.
플립 칩 본딩은 반도체소자 등상에 형성된 범프(돌기 형상물)를, 회로기판 등에 접합하는 것이지만, 그 범프의 형성에는 도금법이 주로 채용된다.
도금법에 의한 범프의 형성으로는, 미세한 패턴의 형성이 가능하고, 조건 설정에 의해 범프 높이 제어가 시도되고 있지만, 범프의 높이에 다소의 격차가 생기는 것을 피할 수 없다고 하는 문제점이 있다. 전극의 접촉 불량을 방지하기 위해서, 이러한 범프 높이의 격차에 대한 대책으로서는, 접합시의 가압 수단에 의해 모든 범프를 밀착시키는 방법을 채용하는 것도 가능하지만, 과도하게 가압하면 범프 내부에 변형이 잔존하거나, 내열(耐熱) 응력이 저하하거나 하여 파손으로 이어질 우려가 있다. 따라서, 금속제의 미세 패턴 접속용 범프의 구조를 가압시에 변형하기 쉬운 부드러움을 갖는 구조로 하는 것이 바람직하다.
또한, 도금법으로 형성된 범프에는, 사용 과정에서 피로파괴(疲勞破壞)에 기인하는 것으로 생각되는 크랙의 발생, 파단(破斷)의 문제가 있다. 플립 칩 본딩에 있어서는, 반도체소자의 구성 재료와 반도체소자에 실장하는 회로 배선 기판과의 사이의 구성 재료가 다르면, 열팽창 계수의 상이에 기인하여 땜납 범프 전극에 응력 변형을 발생시킨다. 이 응력 변형은 땜납 범프 전극을 파괴시켜 신뢰성 수명을 저하시킨다. 이러한 문제점을 해소하는 수단으로서 금속 미립자를 포함하는 도전성 페이스트를 소성(燒成)하여 형성되는 다공질체가 알려져 있다.
특허문헌 1에는, 기판상에 도체 배선 회로와 기판을 전기적으로 접속하기 위한 접속용 범프로서, 금속 입자의 평균입자직경이 0.1㎛∼50㎛인 금속 미립자를 소결(燒結)하여 얻어지는, 다공질 금속으로 이루어지고 그 밀도가 벌크 형상 금속의 0.2배에서 0.9배인 범프가 개시되어 있다.
특허문헌 2에는, 범프에 사용하는 재료를 다공질로서 비교적 부드럽고 탄력성을 갖는 소결체로 이루어지는 범프가 제안되어 있다. 범프가 탄력성을 갖는 것에 의해 범프 높이에 격차가 있어도, 가압에 의해 다공질체에 수축이 생겨 접합이 가능해진다. 또한, 내부에 변형이 잔존하는 경우도 적고, 내열 응력의 저하도 적다.
특허문헌 3에는, 제1 금속층과, 제2 금속층와 사이에 제3 금속으로 이루어지는 다공질 금속층을 개재시키고, 제1 금속층과 상기 다공질 금속층, 및 제2 금속층과 상기 다공질 금속층 사이에, 평균 직경이 100㎚ 이하인 금속 초미립자를 유기계 용매중에 분산시킨 금속 나노 페이스트를 설치하고, 가열에 의해 접합하는 접합 방법이 개시되어 있다.
특허문헌 4에는, 기판상에 설치한 포토레지스트층의 세공(細孔)내에 금 도금층(제1 범프층, 높이: 10㎛)을 형성하고, 그 위에 금속 페이스트로서 금 페이스트를 적하(滴下)하여 충전한 후 소결해서 소결체(제2 범프층)를 설치한 범프가 개시되어 있다.
특허문헌 5에는, 승화성(昇華性) 물질을 유기용매에 완전하게 용해하고, 그 용해액을 세공으로부터 수중으로 분출시켜 승화성 물질의 미립자를 석출시키고, 얻어지는 미립자를 페라이트 분체에 첨가해서 혼합하여, 성형 후에 소성하는 페라이트 다공체의 제조방법이 개시되어 있다.
일본 공개특허 2003-174055호 공보 일본 공개특허 2005-216508호 공보 일본 공개특허 2006-202944호 공보 일본 공개특허 2009-302511호 공보
상기 특허문헌 1에 명시된 미크론 사이즈(1㎛ 이상 1000㎛ 미만의 사이즈를 말한다, 이하 동일.)의 금속 입자를 소결하여 얻어지는 금속 다공질체는 나노 사이즈(나노 사이즈란 1㎛ 미만의 사이즈를 말한다, 이하 동일.)의 금속 다공질체와 비교하여 내열 응력이 낮기 때문에 열(熱)사이클 특성이 상대적으로 충분하지 않다고 하는 문제점이 있다. 즉, 상기 특허문헌 1에 구체적으로 개시되어 있는 다공질체는 미크론 사이즈의 금속 입자의 결합체의 사이에 미크론 사이즈의 공공(空孔)이 존재하는 구조이다.
금속재료중의 크랙(균열)의 전파의 이론에 의하면, 크랙을 공공으로 간주하여, 공공사이즈가 충분히 작을 때 큰 응력이 작동해도 공공(크랙)이 확대되지 않는다는 것이 알려져 있다(일본재료학회편, 피로 설계 편람, 1995년 1월 20일, 요켄도(yokendo, 養賢堂) 발행, 148∼195페이지 참조). 이 경우, 예를 들면 나노 사이즈의 공공을 갖는 범프는, 미크론 사이즈의 공공을 갖는 범프보다 대략 100배 정도의 내(耐)응력성이 있다고 추측된다.
상기 특허문헌 2에 개시된 소결체로 이루어지는 범프를 적용하는 경우에는, 상기와 같은 문제는 없지만, 범프에 탄성을 갖게 했기 때문에, 실장(實裝)시에 횡방향의 변형의 우려가 있어, 범프 간격(피치)을 손상시키는 경우가 있다.
상기 특허문헌 3, 및 특허문헌 4에 개시된 나노 사이즈로 이루어지는 금속 미립자를 소결할 때에는, 소결 온도 부근까지 고체 분말이 잔존하여 분산매로부터 발생하는 가스의 취입에 의한 조대(粗大) 보이드의 형성, 부풀음이나 크랙을 형성하기 쉽다고 하는 문제점이 있다.
반도체소자와 인터포저와의 접속 구조부인 다이본드부에 있어서의 접착성이 낮으면 기계적 스트레스(외부 응력, 내부 응력)나 물리 응력(열스트레스)에 의해서, 반도체소자의 이면(裏面) 또는 인터포저 접속 단자와 도전성 다이본드부와의 접착계면이, 부분 박리되거나 완전 박리되는 경우가 있다.
우수한 열사이클 특성을 갖는 도전성 범프, 도전성 다이본드부 등의 도전접속부재는, 나노 사이즈의 금속 미립자를 함유하는 도전성 페이스트를 소성하여, 상기 미립자의 표면이 결합하는 동시에 나노 사이즈의 공공이 형성되어 있는 다공질체로 하는 것이 바람직하지만, 도전성 페이스트에 있어서, 금속 미립자가 편재(偏在)되어 있거나, 가열 처리할 때에 유기 분산제가 증발 또는 열분해되어 생긴 기포가 성장하여, 다공질체 내부에 조대 보이드나 크랙을 형성하면, 기계적 강도나 열사이클 특성이 현저하게 저하한다.
본 발명자들은, 상기 종래 기술에 감안하여, 도전성 페이스트중에 평균 1차 입자직경이 1∼150㎚인 도전성 금속 미립자중에, 상기 미립자와 동종 금속이고 평균 1차 입자직경이 1∼10㎛인 도전성 금속 미립자를 일정 비율 배합시키며, 또한 유기 분산매로서 환원성을 갖는 유기용매를 사용함에 의해, 공공(공극)의 편재가 적고, 조대 보이드나 크랙이 존재하지 않는, 접합 강도가 우수한 도전성 범프, 도전성 다이본드부 등의 도전접속부재를 얻을 수 있다는 것을 발견하여, 본 발명을 완성시켰다.
즉, 본 발명은, 이하의 (1)∼(17)에 기재하는 발명을 요지로 한다.
(1) 금속, 및 합금으로부터 선택된 1종 또는 2종 이상으로 이루어지는, 평균 1차 입자직경이 1∼150㎚인 금속 미립자(P1)와, 금속 미립자(P1)와 동종 금속이고 평균 1차 입자직경이 1∼10㎛인 금속 미립자(P2)로 이루어지며, 그 배합 비율(P1/P2)이 80∼95질량%/20∼5질량%(질량%의 합계는 100질량%)인 금속 미립자(P)와,
유기용매(S), 또는 유기용매(S)와 유기 바인더(B)로 이루어지는 유기 분산매 (D)를 포함하고, 금속 미립자(P)와 유기 분산매(D)의 배합 비율(P/D)이 50∼85질량%/50∼15질량%(질량%의 합계는 100질량%)인 것을 특징으로 하는 도전성 페이스트(이하, 제1 형태라고 하는 경우가 있다).
(2) 상기 금속 미립자(P)가, 구리, 금, 은, 니켈, 및 코발트중에서 선택되는 1종 또는 2종 이상인 것을 특징으로 하는 상기 (1)에 기재된 도전성 페이스트.
(3) 상기 유기 분산매(D)에서의 유기용매(S)와 유기 바인더(B)의 배합 비율(S/B)이 80∼100질량%/20∼0질량%(질량%의 합계는 100질량%)인 것을 특징으로 하는 상기 (1) 또는 (2)에 기재된 도전성 페이스트.
(4) 상기 유기 분산매(D)가 물을 함유하고, 상기 물의 함유량이 유기용매(S)와 물(W)의 비율(S/W)로 75∼99.9질량%/25∼0.1질량%(질량%의 합계는 100질량%)인 것을 특징으로 하는 상기 (1) 내지 (3) 중 어느 하나에 기재된 도전성 페이스트.
(5) 상기 유기용매(S)가, (ⅰ) 상압(常壓)에서의 비점이 100℃ 이상이고, 또한 분자중에 1 또는 2 이상의 히드록실기를 갖는 알코올 및/또는 다가 알코올로 이루어지는 유기용매(S1), 또는 (ⅱ) 적어도, 상압에서의 비점이 100℃ 이상이고, 또한 분자중에 1 또는 2 이상의 히드록실기를 갖는 알코올 및/또는 다가 알코올로 이루어지는 유기용매(S1) 5∼95체적%, 및 아미드기를 갖는 유기용매(SA) 95∼5체적%로 이루어지는 유기용매(S2)인 것을 특징으로 하는, 청구항 1 내지 4 중 어느 한 항에 기재된 도전성 페이스트.
(6) 상기 유기용매(S1)가, 에틸렌글리콜, 디에틸렌글리콜, 1,2-프로판디올, 1,3-프로판디올, 1,2-부탄디올, 1,3-부탄디올, 1,4-부탄디올, 2-부텐-1,4-디올, 2,3-부탄디올, 펜탄디올, 헥산디올, 옥탄디올, 글리세롤, 1,1,1-트리히드록시메틸에탄, 2-에틸-2-히드록시메틸-1,3-프로판디올, 1,2,6-헥산트리올, 1,2,3-헥산트리올, 1,2,4-부탄트리올, 트레이톨, 에리트리톨, 펜타에리스리톨, 펜티톨, 헥시톨 및 이미노디에탄올중에서 선택되는 1종 또는 2종 이상인 것을 특징으로 하는 상기 (5)에 기재된 도전성 페이스트.
(7) 상기 유기용매(SA)가, N-메틸아세트아미드, N-메틸포름아미드, N-메틸프로판아미드, 포름아미드, N,N-디메틸아세트아미드, 1,3-디메틸-2-이미다졸리디논, N,N-디메틸포름아미드, 1-메틸-2-피롤리돈, 헥사메틸 포스포릭트리아미드, 2-피롤리디논, ε-카프로락탐, 및 아세트아미드중에서 선택되는 1종 또는 2종 이상인 것을 특징으로 하는, 상기 (5)에 기재된 도전성 페이스트.
(8) 상기 유기 바인더(B)가 셀룰로오스 수지계 바인더, 아세테이트 수지계 바인더, 아크릴 수지계 바인더, 우레탄 수지계 바인더, 폴리비닐피롤리돈 수지계 바인더, 폴리아미드 수지계 바인더, 부티랄 수지계 바인더, 및 테르펜계 바인더중에서 선택되는 1종 또는 2종 이상인 것을 특징으로 하는 상기 (1) 내지 (7) 중 어느 하나에 기재된 도전성 페이스트.
(9) 상기 셀룰로오스 수지계 바인더가 아세틸셀룰로오스, 메틸셀룰로오스, 에틸셀룰로오스, 부틸셀룰로오스, 및 니트로셀룰로오스; 아세테이트 수지계 바인더가 메틸글리콜 아세테이트, 에틸글리콜 아세테이트, 부틸글리콜 아세테이트, 에틸디글리콜 아세테이트, 및 부틸디글리콜 아세테이트; 아크릴 수지계 바인더가 메틸메타크릴레이트, 에틸메타크릴레이트, 및 부틸메타크릴레이트; 우레탄 수지계 바인더가 2,4-토릴렌 디이소시아네이트, 및 p-페닐렌 디이소시아네이트; 폴리비닐피롤리돈 수지계 바인더가 폴리비닐피롤리돈, 및 N-비닐피롤리돈; 폴리아미드 수지계 바인더가 폴리아미드 6, 폴리아미드 66, 및 폴리아미드 11; 부티랄 수지계 바인더가 폴리비닐 부티랄; 테르펜계 바인더가 피넨, 시네올, 리모넨, 및 테르피네올 중에서 선택되는 1종 또는 2종 이상인 것을 특징으로 하는 상기 (8)에 기재된 도전성 페이스트.
(10) 상기 도전성 페이스트를 가열처리하여 금속 다공질체를 형성할 때, 유기용매(S)와 유기 바인더(B)가 증발 또는 열분해되는 것을 특징으로 하는 상기 (1) 내지 (9) 중 어느 하나에 기재된 도전성 페이스트.
(11) 청구항 1 내지 10 중 어느 한 항에 기재된 도전성 페이스트를 전자 부품에서의 반도체소자 혹은 회로기판의 전극 단자 또는 도전성 기판의 접합면에 얹은 후, 상기 도전성 페이스트상에 더 접속하는 타방의 전극 단자 또는 도전성 기판의 접합면을 배치하고 가열 처리에 의해 소결하여 형성된 금속 다공질체로 이루어지는 도전접속부재로서,
상기 금속 다공질체가 평균입자직경 1∼10㎛인 금속 미립자(P2)에 유래하는 입자 사이에, 평균입자직경 1∼150㎚인 금속 미립자(P1)에 유래하는 입자가 그 표면에서 부분적으로 결합한 상태로 존재하고 있어, 이들의 금속 미립자 사이에 공공이 분산되어 있는 것을 특징으로 하는 도전접속부재(이하, 제2 형태라고 하는 경우가 있다).
(12) 상기 도전접속부재가 반도체소자 간을 접합하기 위한 도전성 범프인 것을 특징으로 하는 상기 (11)에 기재된 도전접속부재.
(13) 상기 도전접속부재가 반도체소자와 도전성 기판 간을 접합하기 위한 도전성 다이본드부인 것을 특징으로 하는 상기 (11)에 기재된 도전접속부재.
(14) 상기 가열 처리가 양 전극 단자 간, 또는 전극 단자와 기판 간을 0.5∼15MPa로 가압한 상태에서 행하여지는 것을 특징으로 하는 상기 (11) 내지 (13)에 기재된 도전접속부재.
(15) 상기 도전성 페이스트의 가열처리 온도가 150∼350℃인 것을 특징으로 하는 상기 (11) 내지 (14)에 기재된 금속 다공질체로 이루어지는 도전접속부재.
(16) 상기 도전성 페이스트의 가열처리 온도가 250∼300℃인 것을 특징으로 하는 상기 (11) 내지 (14)에 기재된 금속 다공질체로 이루어지는 도전접속부재.
(17) 상기 금속 다공질체의 공극률이 5∼35%인 것을 특징으로 하는 상기 (11) 내지 (16)에 기재된 금속 다공질체로 이루어지는 도전접속부재.
(ⅰ) 상기 (1)에 기재한 제1 형태의 도전성 페이스트에는, 평균 1차 입자직경이 1∼150㎚인 금속 미립자(P1)와 1∼10㎛인 금속 미립자(P2)로 이루어지는 2종류의 입자직경의 금속 미립자, 및 유기용매(S)가 함유됨에 의해, 도전성 페이스트를 가열 처리(소결)하여 금속 다공질체를 얻을 때, 상기 페이스트중의 금속 미립자가 나노 입자만으로 이루어지는 경우와 비교하여, 상기 페이스트중에서 금속 미립자(P2)가 나노 사이즈의 금속 미립자(P1)의 자유로운 이동을 제한하여 소성시에 발생하는 기포가 성장하고 조대 보이드나 크랙의 발생을 억제하여, 금속 미립자와 공공이 분산되어 있는 도전접속부재를 얻을 수 있다. 상기 가열 처리시에, 유기용매(S)는, 금속 미립자(P1)와 금속 미립자(P2) 사이, 및 금속 미립자(P1) 사이에 액상 및/또는 기체 상태로 존재하여 비산화성 분위기를 형성하고, 이들의 금속 미립자가 산화되는 것을 억제하여 소결을 촉진하며, 공공이 분산되어 형성되는 것을 촉진한다. 그 결과, 전기적, 기계적으로 접합하기 위해서 전극 단자의 접합면상에, 본 발명의 도전성 페이스트를 소성하여 도전접속부재를 형성하면 접합 강도를 향상시킬 수 있다.
(ⅱ) 상기 (11)에 기재한 제2 형태의 도전접속부재는, 금속 미립자(P)와, 공공이 편재되지 않고 분산되어 있으며, 조대 보이드나 크랙이 존재하지 않으므로 열사이클 특성이 향상되어 내크랙성, 및 접합 강도가 우수하다.
도 1은 실시예 2에서 얻어진 도전성 범프 단면의 전자현미경 사진이다.
이하에, 본 발명에 대해 상세히 서술한다.
[1] 제1 형태인 '도전성 페이스트'에 대해서
제1 형태인 '도전성 페이스트'는, 금속, 및 합금으로부터 선택된 1종 또는 2종 이상으로 이루어지는, 평균 1차 입자직경이 1∼150㎚인 금속 미립자(P1)와, 금속 미립자(P1)와 동종 금속이고 평균 1차 입자직경이 1∼10㎛인 금속 미립자(P2)로 이루어지며, 그 배합 비율(P1/P2)이 80∼95질량%/20∼5질량%(질량%의 합계는 100질량%)인 금속 미립자(P)와,
유기용매(S), 또는 유기용매(S)와 유기 바인더(B)로 이루어지는 유기 분산매(D)를 포함하고, 금속 미립자(P)와 유기 분산매(D)의 배합 비율(P/D)이 50∼85질량%/50∼15질량%(질량%의 합계는 100질량%)인 것을 특징으로 한다.
(1) 금속 미립자(P)
금속 미립자(P)는, 평균 1차 입자직경이 1∼150㎚인 금속 미립자(P1)와, 금속 미립자(P1)와 동종 금속이고 평균 1차 입자직경이 1∼10㎛인 금속 미립자(P2)로 이루어지며, 그 배합 비율(P1/P2)이 80∼95질량%/20∼5질량%(질량%의 합계는 100질량%)이다. 금속 미립자(P)를 구성하는 금속 미립자(P1)와 금속 미립자(P2)는 동종의 금속이며, 금속 미립자(P)로서는 도전성 페이스트에 함유되어 있어, 가열 처리 후 도전접속부재로서의 기능을 발휘하는 것이면 사용 가능하지만, 도전성, 가열 처리(소결성), 시장에 있어서의 입수의 용이성 등으로부터, 구리, 금, 은, 니켈, 및 코발트중에서 선택되는 1종 또는 2종 이상인 것이 바람직하다.
금속 미립자(P1)의 평균 1차 입자직경은, 1∼150㎚이다. 상기 평균 1차 입자직경이 1㎚ 미만에서는, 소성에 의해 균질인 입자직경과 공공을 갖는 다공질체를 형성하는 것이 곤란하게 될 우려가 있다. 한편, 도전성 페이스트를 가열 처리할 때에 금속 미립자(P1)는 평균 1차 입자직경이 1∼10㎛인 금속 미립자(P2) 사이에 존재하므로, 금속 미립자(P1)의 평균 1차 입자직경이 150㎚를 넘으면, 금속 미립자 (P2) 사이에 안정적으로 존재하기 어려워져, 본 발명의 효과를 충분히 발휘할 수 없게 될 우려가 있다.
아울러, 본 발명에 있어서, 1차 입자의 평균입자직경이란, 2차 입자를 구성하는 개개의 금속 미립자의 1차 입자의 직경을 의미한다. 상기 1차 입자직경은, 투과형 전자현미경(TEM) 관찰에 기초하여 측정할 수 있다. 또한, 평균입경이란, 1차 입자의 수평균 입경을 의미한다.
금속 미립자(P2)의 평균 1차 입자직경은, 1∼10㎛이다. 금속 미립자(P2)의 평균 1차 입자직경이 이러한 범위임에 의해, 금속 미립자(P1)의 평균 1차 입자직경과의 입자직경의 차이를 확보할 수 있어, 가열 처리할 때에 금속 미립자(P1)의 자유로운 이동을 효과적으로 억제할 수 있다. 금속 미립자(P) 중에 있어서의, 금속 미립자(P1)와, 금속 미립자(P2)의 배합 비율(P1/P2)은 80∼95질량%/20∼5질량%(질량%의 합계는 100질량%)이다. 이러한 배합 비율로 함으로써, 도전성 페이스트를 가열처리하여 형성되는, 금속 다공질체로 이루어지는 도전접속부재중에서, 금속 미립자(P2)가 편재되는 것을 억제하여, 분산성을 향상시킴이 가능하게 된다.
(2) 유기 분산매(D)
유기 분산매(D)는, 유기용매(S), 또는 유기용매(S)와 유기 바인더(B)로 이루어진다. 유기 분산매(D)는, 도전성 페이스트중에서 금속 미립자(P1)와, 금속 미립자(P2)를 분산시켜, 도전성 페이스트의 점도의 조절, 및 범프 전구체(前軀體), 다이본드부 전구체 등의 도전접속부재 전구체의 형상을 유지하고, 또한 가열 처리시에 액상 및 가스 형상으로 환원제로서의 기능을 발휘한다. 상기 유기 분산매(D)에 있어서의 유기용매(S)와 유기 바인더(B)의 배합 비율(S/B)이 80∼100질량%/20∼0질량%(질량%의 합계는 100질량%)인 것이 바람직하다. 유기 분산매(D) 중의 유기 바인더(B)의 배합 비율이 20질량%을 넘으면, 범프 전구체를 가열 처리할 때에 유기 바인더(B)가 열분해되어 비산하는 속도가 늦어지고, 또한 도전성 범프중에 잔류 카본량이 증가하면 소결이 저해되어, 크랙, 박리 등의 문제가 발생할 가능성이 있어 바람직하지 않다. 유기용매(S)의 선택에 의해, 상기 용제만으로 금속 미립자(P1)와, 금속 미립자(P2)를 분산시켜, 도전성 페이스트의 점도를 조절하고, 도전성 범프 전구체, 도전성 다이본드부 전구체 등의 도전접속부재 전구체의 형상을 유지할 수 있는 기능을 발휘할 수 있는 경우에는, 유기 분산매(D)로서 유기용매(S)만으로 이루어지는 성분을 사용할 수 있다.
(2-1) 유기용매(S)
상기 유기용매(S)는, (ⅰ) 상압에 있어서의 비점이 100℃ 이상이고, 또한 분자중에 1 또는 2 이상의 히드록실기를 갖는 알코올 및/또는 다가 알코올로 이루어지는 환원성을 갖는 유기용매(S1), 또는 (ⅱ) 적어도, 상압에 있어서의 비점이 100℃ 이상이고, 또한 분자중에 1 또는 2 이상의 히드록실기를 갖는 알코올 및/또는 다가 알코올로 이루어지는 환원성을 갖는 유기용매(S1) 5∼95체적%, 및 아미드기를 갖는 유기용매(SA) 95∼5체적%로 이루어지는 유기용매(S2)가 바람직하다.
유기 분산매(D) 중에 환원성을 갖는 유기용매(S1)가 함유되어 있으면, 도전성 페이스트를 가열 처리할 때, 먼저 금속 미립자 표면이 환원되고, 그 후에 상기 미립자의 표면 사이에서 소결에 기초하는 결합이 진행된다고 생각되므로, 유기용매 (S1)가 연속적으로 증발하여, 액체 및 증기가 존재하는 분위기에서 환원·소성하면, 소결이 촉진되어 양호한 도전성을 갖는 도전접속부재가 형성된다. 따라서, 유기 분산매(D) 중에 유기용매(S1)가 존재하면, 가열 처리시에 비산화성 분위기가 형성되고, 금속 미립자(P) 표면에 있어서의 환원, 결합이 촉진된다.
이러한 관점에서, 유기용매(S2)는 유기용매(S1) 60∼95체적%, 및 아미드기를 갖는 유기용매(SA) 40∼5체적%로 이루어지는 것이 더 바람직하다.
또한, 상기 유기 분산매(D)가 물을 함유하고 있고, 상기 물의 함유량이 유기용매(S)와 물(W)의 비율(S/W)로 75∼99.9질량%/25∼0.1질량%(질량%의 합계는 100질량%)으로 할 수도 있다. 후술하는 유기용매(S)는 물과의 친화성이 좋은 경우가 많기 때문에, 물을 흡수하기 쉽고, 그 때문에 미리 물을 첨가해둠으로써 도전성 페이스트의 경시적(經時的)인 점성 변화가 발생하는 것을 억제함이 가능하게 된다. 유기용매(S2) 중에 아미드계 유기용매(SA)를 상기 비율을 함유시키면, 유기용매(S1)와의 혼합이 좋고, 또한 유기용매(S1)로서 비점의 높은 유기용매를 사용할 때에 용매의 증발을 촉진하여 입자 사이의 소결을 진행시키기 때문에, 소성 후의 소결 입자와 도전성 기판의 밀착성과 접속 강도의 향상을 기대할 수 있다.
유기용매(S1)의 구체적인 예로서, 에틸렌글리콜(비점(沸點) 197℃), 디에틸렌글리콜(비점 244℃), 1,2-프로판디올(비점 188℃), 1,3-프로판디올(비점 212℃), 1,2-부탄디올(비점 192℃), 1,3-부탄디올(비점 208℃), 1,4-부탄디올(비점 230℃), 2-부텐-1,4-디올(비점 235℃), 2,3-부탄디올, 펜탄디올(비점 239℃), 헥산디올(비점 250℃), 옥탄디올(비점 244℃), 글리세롤(비점 290℃), 1,1,1-트리히드록시메틸에탄, 2-에틸-2-히드록시메틸-1,3-프로판디올(비점 161℃), 1,2,6-헥산트리올, 1,2,3-헥산트리올, 및 1,2,4-부탄트리올중에서 선택되는 1종 또는 2종 이상을 예시할 수 있다.
또한, 유기용매(S1)로서, 트레이톨, 에리트리톨(Erythritol)(비점 331℃), 펜타에리스리톨(Pentaerythritol), 펜티톨(Pentitol), 크실리톨(Xylitol)(비점 216℃), 리비톨(Ribitol), 아라비톨(Arabitol), 헥시톨, 만니톨(Mannitol), 소르비톨(Sorbitol), 덜시톨(Dulcitol), 글리세르 알데하이드(Glyceric aldehyde), 디옥시아세톤(Dioxy-acetone), 트레오스(threose), 에리트룰로오스(Erythrulose), 에리트로스(Erythrose), 아라비노스(Arabinose), 리보스(Ribose), 리불로오스 (Ribulose), 크실로오스(Xylose), 크실룰로오스(Xylulose), 릭소오스(Lyxose), 글루코오스(Glucose), 프룩토오스(Fructose), 만노오스(Mannose), 이도오스(Idose), 소르보스(Sorbose), 굴로스(Gulose), 탈로오스(Talose), 타가토오스(Tagatose), 갈락토오스(Galactose), 알로오스(Allose), 알트로오스(Altrose), 락토오스 (Lactose), 크실로오스, 아라비노스(Arabinose), 이소말토오스(Isomaltose), 글루코 헵토오스(Gluco-heptose), 헵토오스(Heptose), 말토트리오스(Maltotriose), 락툴로오스(Lactulose), 및 트레할로스(Trehalose) 등의 당류도 사용하는 것이 가능하지만, 이들 중에서 융점이 높은 것에 대해서는 다른 유기용매(S1)와 혼합하여 사용할 수 있다. 아울러, 상기 다가 알코올의 예시에 있어서, 괄호안은 상압에 있어서의 비점을 나타낸다.
상기 유기용매(S1)에 대해서는, 히드록실기를 2 이상 갖고 있고, 상기 히드록실기가 결합되어 있는 탄소기 부분이 (-CH(OH)-) 구조의 다가 알코올이 후술하는 환원 기능을 발휘하기 쉬운 점에서 더 바람직하다. 아울러, 상기 다가 알코올의 예시에 있어서, 괄호안은 상압에 있어서의 비점을 나타낸다.
유기용매(SA)의 구체적인 예로서, N-메틸아세트아미드, N-메틸포름아미드, N-메틸프로판아미드, 포름아미드, N,N-디메틸아세트아미드, 1,3-디메틸-2-이미다졸리디논, N,N-디메틸포름아미드, 1-메틸-2-피롤리돈, 헥사메틸 포스포릭트리아미드, 2-피롤리디논, ε-카프로락탐, 및 아세트아미드 등을 들 수 있다.
(2-2) 유기 바인더(B)
유기 바인더(B)는, 도전성 페이스트중에서 금속 미립자(P)의 응집의 억제, 도전성 페이스트의 점도의 조절, 및 도전성 범프 전구체, 도전성 다이본드부 전구체 등의 도전접속부재 전구체의 형상을 유지하는 기능을 발휘한다. 이러한 기능을 갖는 유기 바인더(B)로서는, 셀룰로오스 수지계 바인더, 아세테이트 수지계 바인더, 아크릴 수지계 바인더, 우레탄 수지계 바인더, 폴리비닐피롤리돈 수지계 바인더, 폴리아미드 수지계 바인더, 부티랄 수지계 바인더, 및 테르펜계 바인더중에서 선택되는 1종 또는 2종 이상이 바람직하다.
유기 바인더(R)의 구체적인 예로서, 상기 셀룰로오스 수지계 바인더가 아세틸셀룰로오스, 메틸셀룰로오스, 에틸셀룰로오스, 부틸셀룰로오스, 및 니트로셀룰로오스; 아세테이트 수지계 바인더가 메틸글리콜 아세테이트, 에틸글리콜 아세테이트, 부틸글리콜 아세테이트, 에틸디글리콜 아세테이트, 및 부틸디글리콜 아세테이트; 아크릴 수지계 바인더가 메틸메타크릴레이트, 에틸메타크릴레이트, 및 부틸메타크릴레이트; 우레탄 수지계 바인더가 2,4-토릴렌 디이소시아네이트, 및 p-페닐렌 디이소시아네이트; 폴리비닐피롤리돈 수지계 바인더가 폴리비닐피롤리돈, 및 N-비닐피롤리돈; 폴리아미드 수지계 바인더가 폴리아미드 6, 폴리아미드 66, 및 폴리아미드 11; 부티랄 수지계 바인더가 폴리비닐 부티랄; 테르펜계 바인더가 피넨, 시네올, 리모넨, 및 테르피네올 등을 들 수 있다.
(3) 도전성 페이스트
도전성 페이스트는, 금속 미립자(P)와 유기 분산매(D)를 포함하고, 금속 미립자(P)가 유기 분산매(D) 중에 균일하게 분산된 페이스트 형상의 것으로, 금속 미립자(P)가 50∼85질량%로, 유기 분산매(D)가 50∼15질량%(질량%의 합계는 100질량%)의 비율로 함유되어 있다. 금속 미립자(P)의 비율이 상기 85질량%을 넘으면 페이스트가 고점도로 되어, 가열 처리에 있어서 금속 미립자(P) 표면간의 결합 부족이 발생하여 도전성이 저하할 우려가 있다. 한편, 금속 미립자(P)의 비율이 상기 50질량% 미만에서는, 페이스트의 점도가 저하하여 반도체소자의 전극 단자 또는 회로기판의 전극 단자의 접합면에 도포된 도전접속부재 전구체의 형상 유지가 곤란해질 우려가 있고, 또한, 가열 처리시에 금속 다공질체가 수축한다고 하는 불량이 발생할 우려가 있다. 이러한 관점에서 상기 금속 미립자(P)와 유기 분산매(D)의 비율(P/D)은 55∼80질량%/45∼20질량%(질량%의 합계는 100질량%)가 바람직하다.
본 발명에 있어서는, 도전성 페이스트를 가열 처리하면, 어느 온도에 이르면 유기용매(S)의 증발, 또는 유기용매(S)의 증발과 유기 바인더(B)의 열분해가 진행되어, 금속 미립자(P)의 표면끼리가 접촉한 후에, 서로 결합(소결)하는 원리를 이용하는 것이다. 본 발명의 도전성 페이스트에는, 본 발명의 효과를 손상시키지 않는 범위에서, 상기한 성분에 필요에 따라서 소포제(消泡劑), 분산제, 가소제, 계면활성제, 증점제(增粘劑) 등, 또한 다른 금속 입자 등을 가할 수 있다.
도전성 페이스트를 제조함에 있어서, 상기 금속 미립자(P)에 유기 분산매(D)를 첨가하여 전단 응력을 부가함에 의해, 혼련하여, 도전성 페이스트를 조제할 수 있다.
전단 응력을 부가하는 방법으로서는, 예를 들면, 니더, 3개롤 등의 혼련장치, 밀폐계에서 혼련 가능한 라이가이기 등을 이용할 수 있다. 혼련시, 구리분말의 산화가 과도하게 진행되지 않게 하는 것이 바람직하다.
[2] 제2 형태인 「도전접속부재」에 대해서
제2 형태의 「도전접속부재」는, 상기 제1 형태에 기재된 도전성 페이스트를 전자 부품에 있어서의 반도체소자 혹은 회로기판의 전극 단자 또는 도전성 기판의 접합면에 얹은 후, 상기 도전성 페이스트상에 더 접속하는 타방의 전극 단자 또는 도전성 기판의 접합면을 배치하고 가열 처리에 의해 소결하여 형성된 금속 다공질체로 이루어지는 도전접속부재로서,
상기 금속 다공질체가 평균입자직경 1∼10㎛인 금속 미립자(P2)에 유래하는 입자 사이에, 평균입자직경 1∼150㎚인 금속 미립자(P1)에 유래하는 입자가 그 표면에서 부분적으로 결합한 상태로 존재하고 있어, 이들의 금속 미립자 사이에 공공이 분산되어 있는 것을 특징으로 한다.
(1) 도전접속부재의 제작
도전접속부재로서는 반도체소자 간을 접합하기 위한 도전성 범프, 반도체소자와 도전성 기판 간을 접합하기 위한 도전성 다이본드부 등을 들 수 있지만 이들에 한정되지 않는다.
도전성 범프는, 도전성 페이스트를 전자 부품에 있어서의 반도체소자 혹은 회로기판의 전극 단자의 접합면에 얹고(도포, 인쇄 등도 포함됨), 상기 도전성 페이스트상에 더 접속하는 타방의 전극 단자의 접합면을 배치한 후, 가열 처리, 또는 가압하에 가열 처리에 의해 소결하여 형성된다. 상기 접속하는 타방의 전극 단자에는 와이어 본딩을 행하는 경우의 금 와이어 등의 와이어도 포함된다. 아울러, 상기 도전성 페이스트상에 더 접속하는 타방의 전극 단자의 접합면을 배치할 때 위치 맞춤을 행함이 바람직하다.
도전성 다이본드부는, 통상, 도전성 페이스트를 전자 부품에 있어서의 회로기판의 접합면에 얹고(도포, 인쇄 등도 포함된다), 상기 도전성 페이스트상에 더 접속하는 타방의 전극 단자의 접합면을 배치한 후, 가열 처리, 또는 가압하에 가열 처리에 의해 소결하여 형성된다.
상기 가압하의 가열 처리는, 양 전극 단자 간, 또는 전극 단자와 기판 간의 가압에 의해 도전접속부재 전구체와 양 전극 단자 접합면, 또는 전극 단자와 도전성 기판 간의 접합을 확실히 하거나, 또는 도전접속부재 전구체에 적절한 변형을 일으키게 하여 전극 단자 접합면과의 확실한 접합을 행할 수 있는 동시에, 도전접속부재 전구체와 전극 단자 접합면의 접합면적이 커져, 접합 신뢰성을 한층 향상시킬 수 있다. 또한, 반도체소자와 도전접속부재 전구체 간을 가압형(加壓型) 히트 툴 등을 이용하여 가압하에서 소성하면, 접합부에서의 소결성이 향상되어 더 양호한 접합부를 얻을 수 있다.
상기 양 전극 단자 간, 또는 전극 단자와 기판 간의 가압은, 0.5∼15MPa가 바람직하다. 이 가압이 0.5MPa 이상의 가압에서 접합면이 큰 보이드 형성의 억제 효과가 향상되고, 한편으로, 15MPa를 넘으면 도전성 금속 미립자(P1) 간의 공극이 감소되어, 공극률이 저하할 우려가 있다.
상기 도전성 페이스트는 제1 형태에 기재한 것을 사용할 수 있다. 즉, 상기 도전성 페이스트에는, 금속, 및 합금으로부터 선택된 1종 또는 2종 이상으로 이루어지는, 평균 1차 입자직경이 1∼150㎚인 금속 미립자(P1)와, 금속 미립자(P1)와 동종 금속으로서 평균 1차 입자직경이 1∼10㎛인 금속 미립자(P2)로 이루어지며, 그 배합 비율(P1/P2)이 80∼95질량%/20∼5질량%(질량%의 합계는 100질량%)인 금속 미립자(P) 50∼85질량%와, 유기용매(S), 또는 유기용매(S)와 유기 바인더(B)로 이루어지는 유기 분산매(D) 50∼15질량%(질량%의 합계는 100질량%)으로 이루어지는 도전성 페이스트를 사용할 수 있다.
상기 금속 미립자(P1), 금속 미립자(P2), 유기용매(S), 및 유기 바인더(B)의 성분에 대해서는, 제1 형태에 기재한 대로이다. 또한, 유기 분산매(D)가 유기용매 (S) 80∼100질량%와, 유기 바인더(B) 20∼0질량%으로 이루어짐이 바람직한 것도 제1 형태에 기재한 대로이다.
도전성 페이스트를 반도체소자의 전극 단자 등의 위에 얹어 도전성 범프 전구체, 도전성 다이본드부 전구체 등의 도전접속부재 전구체를 형성하는 수단으로서는, 예를 들면 공지의 스크린 인쇄, 후술하는 레지스트 등에 의해, 전극 단자의 접속부에 개구부를 형성하고 상기 개구부에 도전성 페이스트를 얹기 위해서 도포하는 방법 등을 들 수 있다. 스크린 인쇄를 사용하는 경우에는, 반도체소자의 전극 단자 등의 위에 판막(레지스트)이 설치된 스크린판을 배치하고, 그 위에 도전성 페이스트를 얹어 스퀴지(squeegee)로 상기 페이스트를 슬라이딩하면, 도전성 페이스트는 레지스트가 없는 부분의 스크린을 통과하여, 전극 단자 등의 위에 전이(轉移)하여, 도전성 범프 전구체, 도전성 다이본드부 전구체 등의 도전접속부재 전구체가 형성된다.
도전성 페이스트를 충전하기 위한 개구부 형성 방법으로서는, 노광(露光)·현상 공정을 거쳐 감광성 수지층에 패턴을 형성하는 포토리소그래피 방법, 레이저광, 전자선, 이온 빔 등의 고에너지선을 소자상에 마련한 절연수지층에 조사하여, 가열에 의한 용융 혹은 수지의 분자 결합을 절단하는 어블레이션(ablation)에 의해 상기 수지층에 개구부를 형성하는 방법이 있다. 이들 중에서, 실용성의 관점으로부터 포토리소그래피법, 또는 레이저광을 이용한 어블레이션에 의한 개구부 형성 방법이 바람직하다. 가열 처리(소결) 후에, 반도체소자상의 전극 단자와, 회로기판의 전극 단자가 전기적 접속을 확보할 수 있도록 접촉시키기 위한 위치 맞춤은, 예를 들면, 반도체소자상의 전극 단자와, 테이프 릴 등으로 반송되어 온 도전성 기판의 접속 전극 단자부를 광학장치 등을 이용하여 행할 수 있다.
반도체소자의 전극 단자 상 등의 위에 형성되어, 쌍을 이루는 단자 전극과 접하고 있는 상태의 범프 전구체, 다이본드부 전구체 등의 도전접속부재 전구체는, 바람직하게는 150∼350℃, 더 바람직하게는 250∼300℃의 온도에서 가열 처리(소결)하여 도전접속부재를 형성함에 의해, 반도체소자의 전극 단자 등과 서로 마주하는 단자 전극 등을 상기 도전접속부재를 사이에 두고 전기적, 기계적으로 접합한다.
상기 가열 처리에 요하는 시간은, 사용하는 금속 미립자(P1)의 종류, 유기 분산매(D)의 종류에도 따르지만, 5∼30분간 정도가 바람직하다. 금속 미립자(P1)로서 평균 1차 입자직경이 1∼150㎚인 미립자를 사용하므로, 가열에 의해 유기 분산매(D)가 제거되면, 그 표면의 에너지에 의해서 벌크 상태의 금속의 융점보다 저온에서 금속 미립자 표면 사이에서의 결합(소결)이 진행되어, 금속 다공질체로 이루어지는 도전성 범프, 도전성 다이본드부 등의 도전접속부재가 형성된다.
(2) 도전접속부재
제2 형태의 도전접속부재는, 상술한 바와 같이, 제1 형태에 기재된 도전성 페이스트를 전자 부품에 있어서의 반도체소자 혹은 회로기판의 전극 단자 또는 도전성 기판의 접합면에 얹은 후, 상기 도전성 페이스트상에 더 접속하는 타방의 전극 단자 또는 도전성 기판의 접합면을 배치하고 가열 처리에 의해 소결하여 형성된 금속 다공질체로 이루어지는 도전접속부재로서,
상기 금속 다공질체가 평균입자직경 1∼10㎛인 금속 미립자(P2)에 유래하는 입자 사이에, 평균입자직경 1∼150㎚인 금속 미립자(P1)에 유래하는 입자가 그 표면에서 부분적으로 결합한 상태로 존재하고 있어, 이들의 금속 미립자 사이에 공공이 분산되어 있는 것을 특징으로 한다.
상기 가열 처리에 의해 얻어지는 도전접속부재는, 도금법으로 얻어지는 도전성 범프 등과 대비하면 금속 미립자(P1)에 변형이나 응력이 완화된 상태로 금속 미립자(P1) 끼리가 표면에서 접촉하고, 결합(소결)됨으로써, 적절한 탄력성과 부드러움을 갖고, 또한, 양호한 도전성을 얻을 수 있다.
이와 같이 하여 얻어지는 금속 다공질체로 이루어지는 도전성 범프, 도전성 다이본드부 등의 도전접속부재는, 공극률이 5∼35체적%이며, 또한 공공이 편재되어 있지 않기 때문에 기계적 및 전기적 접합성이 우수하고, 열사이클 특성이 향상되어 내크랙성이 우수하다. 아울러, 도전성 범프 형상물 또는 도전성 다이본드부의 공극률은, 주사형 전자현미경(SEM)을 이용하여, 관찰 배율 1000∼10000배의 전자현미경 사진을 찍어, 그 단면상을 해석함에 의해 구할 수 있다.
실시예
본 발명을 실시예에 의해 구체적으로 설명하지만, 본 발명은 이들의 실시예에 한정되는 것은 아니다. 실시예 1 내지 3, 및 비교예 1 내지 5에 있어서, 평가용 도전성 범프 샘플을 제작하고, 실시예 4 내지 6, 및 비교예 6 내지 10에 있어서, 평가용 도전성 다이본드부 샘플을 작성하여, 각각 평가를 행하였다. 본 실시예, 비교예에 있어서의 평가 시험용의 샘플의 제작법을 이하에 기재한다.
아울러, 도전성 범프와 도전성 다이본드부의 평가방법 등에 대해서는 후술한다.
[실시예 1]
평균 1차 입자직경이 60㎚인 은미립자와, 평균 1차 입자직경이 5㎛인 은미립자를 95:5(질량비)로 혼합하고, 이 혼합물에 환원성을 갖는 유기용매로 하여 에틸렌글리콜을 은미립자 농도 60질량%로 되도록 첨가 후 충분히 교반하여 도전성 페이스트를 조제하였다.
상기 도전성 페이스트를, 도전성 기판(DBC기판 Direct Bonding Copper 기판)에 스크린 인쇄에 의해, 도전성 범프 전구체(사이즈: 50㎛φ, 두께: 150㎛)를 4개소(1변이 4㎜인 정방형의 정점에 대응하는 위치) 도포하였다. 상기 전구체상에서 쌍을 이루도록 스터드(50㎛φ, 두께: 150㎛)에 금스퍼터가 된 Si칩(형상: 1변이 4.5㎜인 직방체)의 금스퍼터면이 상기 전구체면과 서로 마주하도록 얹었다. Si칩이 탑재된 도전성 기판을 200℃에서 가열처리하고, 도전성 페이스트중에 함유되어 있는 은미립자를 소결시켜, 도전성 기판과 Si칩의 단자가 전기적, 기계적으로 접합되어 있는 도전성 범프를 제작하였다. 얻어진 도전성 범프에 대해 후술하는 접합강도 시험(측정의 평균치(N=10)) 등의 평가를 행하였다. 그 평가 결과를 표 1에 나타낸다.
[실시예 2]
수용액중에서 구리 이온으로부터의 무전해 환원에 의해 조제된, 평균 1차 입자직경이 120㎚인 구리 미립자와, 동일한 무전해 환원에 의해 조제된 평균 1차 입자직경이 7㎛인 구리 미립자를 90:10(질량비)으로 혼합하며, 상기 혼합물에 환원성을 갖는 유기용매로서 글리세롤을 구리 미립자 농도가 80질량%로 되도록 첨가하고, 실시예 1과 동일하게 하여 도전성 페이스트를 조제하였다.
얻어진 도전성 페이스트를 사용하여, 가열처리 온도를 300℃로 한 것 이외는, 실시예 1에 기재한 바와 동일하게 하여, 도전성 기판과 Si칩의 단자가 전기적, 기계적으로 접합되어 있는 도전성 범프를 제작하였다. 얻어진 도전성 범프에 대해 실시예 1과 동일한 평가를 행하였다. 그 평가 결과를 표 1에 나타낸다. 또한, 실시예 2에서 얻어진 도전성 범프 단면의 전자현미경 사진을 도 1에 나타낸다. 도 1에서, 평균 1차 입자직경이 7㎛인 구리 미립자에 유래하는 소결 입자가 도전성 범프중에 분산하여 존재하고, 상기 소결 입자의 주위에, 평균 1차 입자직경이 120㎚인 구리 미립자에 유래하는 소결 입자가 존재하고 있어, 조대 보이드나 크랙이 존재하지 않음이 관찰된다.
[실시예 3]
실시예 2에서 사용한 것과 동일한 평균 1차 입자직경이 120㎚인 구리 미립자와, 평균 1차 입자직경이 7㎛인 구리 미립자를 90:10(질량비)으로 혼합하고, 유기용매로서 글리세롤 80체적%와 N-메틸아세트아미드 20체적%로 이루어지는 혼합 용제를 첨가하며, 구리 미립자 농도가 75질량%로 되도록 조절한 도전성 페이스트를 사용하여, 가열처리 온도를 300℃로 한 것 이외는, 실시예 1에 기재한 것과 동일하게 하여, 도전성 기판과 Si칩의 단자가 전기적, 기계적으로 접합되어 있는 도전성 범프를 제작하였다. 얻어진 도전성 범프에 대해 실시예 1과 동일한 평가를 행하였다. 그 평가 결과를 표 1에 나타낸다.
[비교예 1]
실시예 2에서 사용한 것과 동일한 평균 1차 입자직경이 120㎚인 구리 미립자에, 환원성을 갖는 유기용매로서 글리세롤을 첨가하고, 구리 미립자 농도가 50질량%로 되도록 조절한 도전성 페이스트를 사용하여, 가열처리 온도를 300℃로 한 것 이외는, 실시예 1에 기재한 것과 동일하게 하여, 도전성 기판과 Si칩의 단자가 전기적, 기계적으로 접합되어 있는 도전성 범프를 제작하였다. 얻어진 도전성 범프에 대해 실시예 1과 동일한 평가를 행하였다. 그 평가 결과를 표 1에 나타낸다.
[비교예 2]
실시예 2에서 사용한 것과 동일한 평균 1차 입자직경이 120㎚인 구리 미립자와, 수용액중에서 구리 이온으로부터의 무전해 환원에 의해 조제된, 평균 1차 입자직경이 10㎛인 구리 미립자를 75:25(질량비)로 혼합하고, 환원성을 갖는 유기용매로서 글리세롤을 첨가하여, 구리 미립자 농도가 50질량%로 되도록 조절한 도전성 페이스트를 사용하고, 가열처리 온도를 300℃로 한 것 이외는, 실시예 1에 기재한 것과 동일하게 하여, 도전성 기판과 Si칩의 단자가 전기적, 기계적으로 접합되어 있는 도전성 범프를 제작하였다. 얻어진 도전성 범프에 대해 실시예 1과 동일한 평가를 행하였다. 그 평가 결과를 표 1에 나타낸다.
[비교예 3]
실시예 2에서 사용한 것과 동일한 평균 1차 입자직경이 120㎚인 구리 미립자와, 수용액중에서 구리 이온으로부터의 무전해 환원에 의해 조제된, 수용액중에서 구리 이온으로부터의 무전해 환원에 의해 조제된, 평균 1차 입자직경이 10㎛인 구리 미립자를 70:30(질량비)으로 혼합하며, 환원성을 갖는 유기용매로서 글리세롤을 첨가하여, 구리 미립자 농도가 50질량%로 되도록 조절한 도전성 페이스트를 사용하고, 가열처리 온도를 300℃로 한 것 이외는, 실시예 1에 기재한 것과 동일하게 하여, 도전성 기판과 Si칩의 단자가 전기적, 기계적으로 접합되어 있는 도전성 범프를 제작하였다. 얻어진 도전성 범프에 대해 실시예 1과 동일한 평가를 행하였다. 그 평가 결과를 표 1에 나타낸다.
[비교예 4]
실시예 2에서 사용한 것과 동일한, 평균 1차 입자직경이 120㎚인 구리 미립자와, 수용액중에서 구리 이온으로부터의 무전해 환원에 의해 조제된, 평균 1차 입자직경이 15㎛인 구리 미립자를 95:5(질량비)로 혼합하며, 환원성을 갖는 유기용매로서 글리세롤을 첨가하여, 구리 미립자 농도가 50질량%로 되도록 조절한 도전성 페이스트를 사용하고, 가열처리 온도를 300℃로 한 것 이외는, 실시예 1에 기재한 것과 동일하게 하여, 도전성 기판과 Si칩의 단자가 전기적, 기계적으로 접합되어 있는 도전성 범프를 제작하였다. 얻어진 도전성 범프에 대해 실시예 1과 동일한 평가를 행하였다. 그 평가 결과를 표 1에 나타낸다.
[비교예 5]
실시예 2에서 사용한 것과 동일한, 평균 1차 입자직경이 120㎚인 구리 미립자와, 수용액중에서 구리 이온으로부터의 무전해 환원에 의해 조제된, 평균 1차 입자직경이 6㎛인 구리 미립자를 95:5(질량비)로 혼합하여, 상기 혼합물에 환원성을 갖는 유기용매로서 글리세롤을 구리 미립자 농도가 90질량%로 되도록 조제한 도전성 페이스트를 사용하고, 가열처리 온도를 300℃로 한 것 이외는, 실시예 1에 기재한 것과 동일하게 하여, 도전성 기판과 Si칩의 단자가 전기적, 기계적으로 접합되어 있는 도전성 범프를 제작하였다. 얻어진 도전성 범프에 대해 실시예 1과 동일한 평가를 행하였다. 그 평가 결과를 표 1에 나타낸다.
상기 실시예 1 내지 3, 비교예 1 내지 5에 대한, 표 1중의 평가 기준은 하기와 같이 하였다.
(ⅰ) 체적 공극률
도전성 범프의 체적 공극률이 5∼35%인 경우는 A, 35% 초과인 경우는 B, 5% 미만인 경우는 C로 하였다.
(ⅱ) 평균 접합강도 시험
기판과 Si칩이 도전성 범프에 의해 접합된 접합강도 시험용의 Si칩 접속 샘플을 다이 쉐어 시험기로 기판으로부터 Si칩을 박리시킬 때에 가해진 힘을 도전성 범프의 접합면적으로 나누어, 단위면적당의 접합 강도[N/㎟]를 구하였다.
(ⅲ) 조대 보이드의 유무
도전성 범프에 10㎛ 이상의 조대(粗大) 보이드가 관찰되지 않는 경우는 A, 관찰된 경우는 B로 하였다.
(ⅳ) 크랙의 유무
도전성 범프, 및 그 접합면에 크랙이 관찰되지 않는 경우는 A, 관찰된 경우는 B로 하였다.
[표 1]
Figure pct00001
[실시예 4]
평균 1차 입자직경이 60㎚인 은미립자와, 평균 1차 입자직경이 5㎛인 은미립자를 95:5(질량비)로 혼합하고, 상기 혼합물에 환원성을 갖는 유기용매로 하여 에틸렌글리콜을 은미립자 농도 60질량%로 되도록 첨가 후 충분히 교반하여 도전성 페이스트를 조제하였다.
도전성 기판(DBC기판 Direct Bonding Copper기판)상에 150미크론 두께의 테이프(염화비닐 테이프를 붙이고, 금속 주걱에 의해 도전성 페이스트(형상: 1변이 4㎜인 직방체)를 도포하고, 그 위에 쌍을 이루도록 금스퍼터가 된 Si칩(형상: 1변이 3.5㎜인 직방체)의 금스퍼터면이 도전성 페이스트면과 서로 마주하도록 얹었다.
다음으로, Si칩이 탑재된 도전성 기판을 도전성 페이스트 방향으로 2MPa의 압력으로 가압하면서, 도전성 기판, 도전성 페이스트, 및 Si칩 부분을 200℃에서 가열처리하여, 도전성 페이스트중에 함유되어 있는 금속 미립자를 소결시켜, 상기 도전성 기판과 Si칩이 도전성 다이본드부에 의해 전기적, 기계적으로 접합된 접합강도 시험용의 Si칩 접속 샘플을 제작하였다. 상기 도전성 다이본드부에 대해서 후술하는 접합강도 시험(측정의 평균치(N=10)) 등의 평가를 행하였다. 그 평가 결과를 표 2에 나타낸다.
[실시예 5]
실시예 2에서 사용한 것과 동일한 평균 1차 입자직경이 120㎚인 구리 미립자와, 수용액중에서 구리 이온으로부터의 무전해 환원에 의해 조제된, 평균 1차 입자직경이 7㎛인 구리 미립자를 90:10(질량비)으로 혼합하고, 상기 혼합물에 환원성을 갖는 유기용매로서 글리세롤을 구리 미립자 농도가 80질량%로 되도록 첨가 후 충분히 교반하여 도전성 페이스트를 조제하였다.
상기 도전성 페이스트를 사용하여, 가열처리 온도를 300℃로 한 것 이외는, 실시예 4에 기재한 것과 동일하게 하여, 도전성 기판과 Si칩의 단자가 전기적, 기계적으로 접합되어 있는 도전성 다이본드부를 제작하였다. 상기 다이본드부에 대해서 실시예 4와 동일한 평가를 행하였다. 그 평가 결과를 표 2에 나타낸다.
[실시예 6]
실시예 5에서 사용한 것과 동일한, 평균 1차 입자직경이 120㎚인 구리 미립자와, 평균 1차 입자직경이 7㎛인 구리 미립자를 90:10(질량비)으로 혼합하고, 상기 혼합물에 유기용매로서 글리세롤 80체적%와 N-메틸아세트아미드 20체적%로 이루어지는 혼합 용제를 구리 미립자 농도가 75질량%로 되도록 첨가 후 충분히 교반하여 도전성 페이스트를 조제하였다.
상기 도전성 페이스트를 사용하여, 가열처리 온도를 300℃로 한 것 이외는, 실시예 1에 기재한 것과 동일하게 하여, 도전성 기판과 Si칩의 단자가 전기적, 기계적으로 접합되어 있는 도전성 다이본드부를 제작하였다. 상기 도전성 다이본드부에 대해서 실시예 4와 동일한 평가를 행하였다. 그 평가 결과를 표 2에 나타낸다.
[비교예 6]
실시예 5에서 사용한 것과 동일한 평균 1차 입자직경이 120㎚인 구리 미립자에, 환원성을 갖는 유기용매로서 글리세롤을 구리 미립자 농도가 50질량%로 되도록 첨가 후 충분히 교반하여 도전성 페이스트를 조제하였다.
상기 도전성 페이스트를 사용하여, 가열처리 온도를 300℃로 한 것 이외는, 실시예 1에 기재한 것과 동일하게 하여, 도전성 기판과 Si칩의 단자가 전기적, 기계적으로 접합되어 있는 도전성 다이본드부를 제작하였다. 상기 도전성 다이본드부에 대해서 실시예 4와 동일한 평가를 행하였다. 그 평가 결과를 표 2에 나타낸다.
[비교예 7]
실시예 5에서 사용한 것과 동일한 평균 1차 입자직경이 120㎚인 구리 미립자와, 수용액중에서 구리 이온으로부터의 무전해 환원에 의해 조제된, 평균 1차 입자직경이 10㎛인 구리 미립자를 75:25(질량비)로 혼합하고, 상기 혼합물에 환원성을 갖는 유기용매로서 글리세롤을 구리 미립자 농도가 50질량%로 되도록 첨가 후 충분히 교반하여 도전성 페이스트를 조제하였다.
상기 도전성 페이스트를 사용하여, 가열처리 온도를 300℃로 한 것 이외는, 실시예 1에 기재한 것과 동일하게 하여, 도전성 기판과 Si칩의 단자가 전기적, 기계적으로 접합되어 있는 도전성 다이본드부를 제작하였다. 상기 도전성 다이본드부에 대해서 실시예 4와 동일한 평가를 행하였다. 그 평가 결과를 표 2에 나타낸다.
[비교예 8]
실시예 5에서 사용한 것과 동일한 평균 1차 입자직경이 120㎚인 구리 미립자와, 수용액중에서 구리 이온으로부터의 무전해 환원에 의해 조제된, 평균 1차 입자직경이 10㎛인 구리 미립자를 70:30(질량비)으로 혼합하고, 상기 혼합물에 환원성을 갖는 유기용매로서 글리세롤을 구리 미립자 농도가 50질량%로 되도록 첨가 후 충분히 교반하여 도전성 페이스트를 조제하였다.
상기 도전성 페이스트를 사용하여, 가열처리 온도를 300℃로 한 것 이외는, 실시예 1에 기재한 것과 동일하게 하여, 도전성 기판과 Si칩의 단자가 전기적, 기계적으로 접합되어 있는 도전성 다이본드부를 제작하였다. 상기 도전성 다이본드부에 대해서 실시예 4와 동일한 평가를 행하였다. 그 평가 결과를 표 2에 나타낸다.
[비교예 9]
실시예 5에서 사용한 것과 동일한 평균 1차 입자직경이 120㎚인 구리 미립자와, 수용액중에서 구리 이온으로부터의 무전해 환원에 의해 조제된, 평균 1차 입자직경이 15㎛인 구리 미립자를 95:5(질량비)로 혼합하고, 상기 혼합물에 환원성을 갖는 유기용매로서 글리세롤을 구리 미립자 농도가 50질량%로 되도록 첨가 후 충분히 교반하여 도전성 페이스트를 조제하였다.
상기 도전성 페이스트를 사용하여, 가열처리 온도를 300℃로 한 것 이외는, 실시예 1에 기재한 것과 동일하게 하여, 도전성 기판과 Si칩의 단자가 전기적, 기계적으로 접합되어 있는 도전성 다이본드부를 제작하였다. 상기 도전성 다이본드부의 접합강도 시험을 행하였다. 상기 도전성 다이본드부에 대해서 실시예 4와 동일한 평가를 행하였다. 그 평가 결과를 표 2에 나타낸다.
[비교예 10]
실시예 5에서 사용한 것과 동일한 평균 1차 입자직경이 250㎚인 구리 미립자와, 수용액중에서 구리 이온으로부터의 무전해 환원에 의해 조제된, 평균 1차 입자직경이 6㎛인 구리 미립자를 95:5(질량비)로 혼합하고, 상기 혼합물에 환원성을 갖는 유기용매로서 글리세롤을 구리 미립자 농도가 50질량%로 되도록 첨가 후 충분히 교반하여 도전성 페이스트를 조제하였다.
상기 도전성 페이스트를 사용하여, 가열처리 온도를 300℃로 한 것 이외는, 실시예 1에 기재한 것과 동일하게 하여, 도전성 기판과 Si칩의 단자가 전기적, 기계적으로 접합되어 있는 도전성 다이본드부를 제작하였다. 상기 도전성 다이본드부에 대해서 실시예 4와 동일한 평가를 행하였다. 그 평가 결과를 표 2에 나타낸다.
아울러, 표 2중의 평가 기준은 하기와 같이 하였다.
(ⅰ) 체적 공극률
도전성 범프의 공극률은, 주사형 전자현미경(SEM)을 이용하여, 관찰 배율 1000∼10000배의 전자현미경 사진을 찍어, 그 단면상(斷面像)을 해석함에 의해 구하였다.
도전성 다이본드부의 체적 공극률 3∼25%는 A, 25% 초과이고 35% 이하는 B, 35% 초과는 C, 3% 미만은 D로 하였다.
(ⅱ) 평균 접합강도 시험 도전성 기판과 Si칩이 도전성 다이본드부에 의해 전기적, 기계적으로 접합된 접합강도 시험용의 Si칩 접속 샘플을 다이 쉐어 시험기로 도전성 기판으로부터 Si칩을 박리시킬 때에 가해진 힘을 도전성 다이본드부의 접합면적으로 나누어, 단위면적당의 접합 강도[N/㎟]를 구하였다.
(ⅲ) 조대 보이드의 유무
도전성 다이본드부에 5㎛ 이상의 조대 보이드가 관찰되지 않는 경우는 A, 관찰된 경우는 B로 하였다.
(라) 크랙의 유무
도전성 다이본드부, 및 그 접합면에 크랙이 관찰되지 않는 경우는 A, 관찰된 경우는 B로 하였다.
[표 2]
Figure pct00002

Claims (17)

  1. 금속, 및 합금으로부터 선택된 1종 또는 2종 이상으로 이루어지는, 평균 1차 입자직경이 1∼150㎚인 금속 미립자(P1)와, 금속 미립자(P1)와 동종 금속이고 평균 1차 입자직경이 1∼10㎛인 금속 미립자(P2)로 이루어지며,
    그 배합 비율(P1/P2)이 80∼95질량%/20∼5질량%(질량%의 합계는 100질량%)인 금속 미립자(P)와, 유기용매(S), 또는 유기용매(S)와 유기 바인더(B)로 이루어지는 유기 분산매(D)를 포함하고, 금속 미립자(P)와 유기 분산매(D)의 배합 비율(P/D)이 50∼85질량%/50∼15질량%(질량%의 합계는 100질량%)인 것을 특징으로 하는 도전성 페이스트.
  2. 제 1 항에 있어서, 상기 금속 미립자(P1)가, 구리, 금, 은, 니켈, 및 코발트중에서 선택되는 1종 또는 2종 이상인 것을 특징으로 하는 도전성 페이스트.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 유기 분산매(D)에서의 유기용매(S)와 유기 바인더(B)의 배합 비율(S/B)이 80∼100질량%/20∼0질량%(질량%의 합계는 100질량%)인 것을 특징으로 하는 도전성 페이스트.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 유기 분산매(D)가 물을 함유하고 있고, 상기 물의 함유량이 유기용매(S)와 물(W)의 비율(S/W)로 75∼99.9질량%/25∼0.1질량%(질량%의 합계는 100질량%)인 것을 특징으로 하는 도전성 페이스트.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 유기용매(S)가, (ⅰ) 상압에서의 비점이 100℃ 이상이고, 및 분자중에 1 또는 2 이상의 히드록실기를 갖는 알코올 및/또는 다가 알코올로 이루어지는 유기용매(S1), 또는 (ⅱ) 적어도, 상압에서의 비점이 100℃ 이상이고, 또한 분자중에 1 또는 2 이상의 히드록실기를 갖는 알코올 및/또는 다가 알코올로 이루어지는 유기용매(S1) 5∼95체적%, 및 아미드기를 갖는 유기용매(SA) 95∼5체적%로 이루어지는 유기용매(S2)인 것을 특징으로 하는 도전성 페이스트.
  6. 제 5 항에 있어서, 상기 유기용매(S1)가, 에틸렌글리콜, 디에틸렌글리콜, 1,2-프로판디올, 1,3-프로판디올, 1,2-부탄디올, 1,3-부탄디올, 1,4-부탄디올, 2-부텐-1,4-디올, 2,3-부탄디올, 펜탄디올, 헥산디올, 옥탄디올, 글리세롤, 1,1,1-트리히드록시메틸에탄, 2-에틸-2-히드록시메틸-1,3-프로판디올, 1,2,6-헥산트리올, 1,2,3-헥산트리올, 1,2,4-부탄트리올, 트레이톨, 에리트리톨, 펜타에리스리톨, 펜티톨, 헥시톨 및 이미노디에탄올중에서 선택되는 1종 또는 2종 이상인 것을 특징으로 하는 도전성 페이스트.
  7. 제 5 항에 있어서, 상기 유기용매(SA)가, N-메틸아세트아미드, N-메틸포름아미드, N-메틸프로판아미드, 포름아미드, N,N-디메틸아세트아미드, 1,3-디메틸-2-이미다졸리디논, N,N-디메틸포름아미드, 1-메틸-2-피롤리돈, 헥사메틸 포스포릭트리아미드, 2-피롤리디논, ε-카프로락탐, 및 아세트아미드중에서 선택되는 1종 또는 2종 이상인 것을 특징으로 하는 도전성 페이스트.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 유기 바인더(B)가 셀룰로오스 수지계 바인더, 아세테이트 수지계 바인더, 아크릴 수지계 바인더, 우레탄 수지계 바인더, 폴리비닐피롤리돈 수지계 바인더, 폴리아미드 수지계 바인더, 부티랄 수지계 바인더, 및 테르펜계 바인더중에서 선택되는 1종 또는 2종 이상인 것을 특징으로 하는 도전성 페이스트.
  9. 제 8 항에 있어서, 상기 셀룰로오스 수지계 바인더가 아세틸셀룰로오스, 메틸셀룰로오스, 에틸셀룰로오스, 부틸셀룰로오스, 및 니트로셀룰로오스; 아세테이트 수지계 바인더가 메틸글리콜 아세테이트, 에틸글리콜 아세테이트, 부틸글리콜 아세테이트, 에틸디글리콜 아세테이트, 및 부틸디글리콜 아세테이트; 아크릴 수지계 바인더가 메틸메타크릴레이트, 에틸메타크릴레이트, 및 부틸메타크릴레이트; 우레탄 수지계 바인더가 2,4-토릴렌 디이소시아네이트, 및 p-페닐렌 디이소시아네이트; 폴리비닐피롤리돈 수지계 바인더가 폴리비닐피롤리돈, 및 N-비닐피롤리돈; 폴리아미드 수지계 바인더가 폴리아미드 6, 폴리아미드 66, 및 폴리아미드 11; 부티랄 수지계 바인더가 폴리비닐 부티랄; 테르펜계 바인더가 피넨, 시네올, 리모넨, 및 테르피네올 중에서 선택되는 1종 또는 2종 이상인 것을 특징으로 하는 도전성 페이스트.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 도전성 페이스트를 가열처리하여 금속 다공질체를 형성할 때, 유기용매(S)와 유기 바인더(B)가 증발 또는 열분해되는 것을 특징으로 하는 도전성 페이스트.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 기재된 도전성 페이스트를 전자 부품에서의 반도체소자 혹은 회로기판의 전극 단자 또는 도전성 기판의 접합면에 얹은 후, 상기 도전성 페이스트상에 더 접속하는 타방의 전극 단자 또는 도전성 기판의 접합면을 배치하고 가열 처리에 의해 소결하여 형성된 금속 다공질체로 이루어지는 도전접속부재로서,
    상기 금속 다공질체가 평균입자직경 1∼10㎛인 금속 미립자(P2)에 유래하는 입자 사이에, 평균입자직경 1∼150㎚인 금속 미립자(P1)에 유래하는 입자가 그 표면에서 부분적으로 결합한 상태로 존재하고 있어, 이들의 금속 미립자 사이에 공공(空孔)이 분산되어 있는 것을 특징으로 하는 도전접속부재.
  12. 제 11 항에 있어서, 상기 도전접속부재가 반도체소자 간을 접합하기 위한 도전성 범프인 것을 특징으로 하는 도전접속부재.
  13. 제 11 항에 있어서, 상기 도전접속부재가 반도체소자와 도전성 기판 간을 접합하기 위한 도전성 다이본드부인 것을 특징으로 하는 도전접속부재.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서, 상기 가열 처리가 양 전극 단자 간, 또는 전극 단자와 기판 간을 0.5∼15MPa로 가압한 상태에서 행하여지는 것을 특징으로 하는 도전접속부재.
  15. 제 11 항 내지 제 14 항 중 어느 한 항에 있어서, 상기 도전성 페이스트의 가열처리 온도가 150∼350℃인 것을 특징으로 하는 금속 다공질체로 이루어지는 도전접속부재.
  16. 제 11 항 내지 제 14 항 중 어느 한 항에 있어서, 상기 도전성 페이스트의 가열처리 온도가 250∼300℃인 것을 특징으로 하는 금속 다공질체로 이루어지는 도전접속부재.
  17. 제 11 항 내지 제 16 항 중 어느 한 항에 있어서, 상기 금속 다공질체의 공극률이 5∼35%인 것을 특징으로 하는 금속 다공질체로 이루어지는 도전접속부재.
KR1020127026988A 2010-03-18 2011-03-18 도전성 페이스트, 및 이 페이스트로부터 얻어지는 도전접속부재 KR20130061671A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010061838 2010-03-18
JPJP-P-2010-061838 2010-03-18
PCT/JP2011/001615 WO2011114747A1 (ja) 2010-03-18 2011-03-18 導電性ペースト、及び該ペーストから得られる導電接続部材

Publications (1)

Publication Number Publication Date
KR20130061671A true KR20130061671A (ko) 2013-06-11

Family

ID=44648858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127026988A KR20130061671A (ko) 2010-03-18 2011-03-18 도전성 페이스트, 및 이 페이스트로부터 얻어지는 도전접속부재

Country Status (6)

Country Link
US (1) US10046418B2 (ko)
EP (1) EP2549488B1 (ko)
JP (1) JP5041454B2 (ko)
KR (1) KR20130061671A (ko)
CN (1) CN102812520B (ko)
WO (1) WO2011114747A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180050712A (ko) * 2015-09-07 2018-05-15 히타치가세이가부시끼가이샤 접합용 구리 페이스트, 접합체의 제조 방법 및 반도체 장치의 제조 방법
KR20180050714A (ko) * 2015-09-07 2018-05-15 히타치가세이가부시끼가이샤 접합용 구리 페이스트, 접합체의 제조 방법 및 반도체 장치의 제조 방법
WO2018212554A1 (ko) * 2017-05-16 2018-11-22 주식회사 엘지화학 금속폼의 제조 방법
KR20210066836A (ko) * 2018-09-28 2021-06-07 나믹스 가부시끼가이샤 도전성 페이스트

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101852649B1 (ko) * 2010-12-17 2018-04-26 후루카와 덴키 고교 가부시키가이샤 가열 접합용 재료, 가열 접합용 코팅 재료, 코팅물, 및 전자부품의 접합방법
JP5780191B2 (ja) * 2012-03-28 2015-09-16 三菱マテリアル株式会社 パワーモジュール、及び、パワーモジュールの製造方法
WO2014002949A1 (ja) * 2012-06-25 2014-01-03 イビデン株式会社 接合基板及びその製造方法ならびに接合基板を用いた半導体モジュール及びその製造方法
JP6053386B2 (ja) * 2012-08-09 2016-12-27 古河電気工業株式会社 電子部品の接合方法
JP6179520B2 (ja) * 2012-09-05 2017-08-16 日立化成株式会社 銀ペースト組成物及びそれを用いた半導体装置
US9190188B2 (en) * 2013-06-13 2015-11-17 E I Du Pont De Nemours And Company Photonic sintering of polymer thick film copper conductor compositions
JP6178850B2 (ja) * 2013-06-28 2017-08-09 古河電気工業株式会社 接続構造体、及び半導体装置
JP2015133317A (ja) * 2013-12-10 2015-07-23 Ｄｏｗａエレクトロニクス株式会社 導電性ペーストおよびそれを用いた導電膜の製造方法
JP5642312B1 (ja) * 2014-05-13 2014-12-17 イサハヤ電子株式会社 半導体装置及びその製造方法
JP5941588B2 (ja) * 2014-09-01 2016-06-29 Ｄｏｗａエレクトロニクス株式会社 接合材およびそれを用いた接合方法
JP6462715B2 (ja) * 2014-11-07 2019-01-30 新日鐵住金株式会社 電子部品の導電性接合体及びこれを用いた半導体装置、並びに導電性接合体の製造方法
JP2016131078A (ja) * 2015-01-13 2016-07-21 Ｄｏｗａエレクトロニクス株式会社 導電性ペーストおよびそれを用いた導電膜の製造方法
JP2016171014A (ja) * 2015-03-13 2016-09-23 東洋インキＳｃホールディングス株式会社 レーザー加工用導電性ペースト、およびその利用
US10594008B2 (en) 2015-07-31 2020-03-17 Dan Curfew Electrochemical cell
US9637648B2 (en) 2015-08-13 2017-05-02 E I Du Pont De Nemours And Company Photonic sintering of a solderable polymer thick film copper conductor composition
US9637647B2 (en) 2015-08-13 2017-05-02 E I Du Pont De Nemours And Company Photonic sintering of a polymer thick film copper conductor composition
JP7005121B2 (ja) * 2015-12-04 2022-01-21 昭和電工マテリアルズ株式会社 無加圧接合用銅ペースト、接合体、及び半導体装置
KR102101474B1 (ko) * 2015-12-15 2020-04-16 주식회사 엘지화학 금속 페이스트 및 열전 모듈
JP6887293B2 (ja) * 2016-04-28 2021-06-16 Ｄｏｗａエレクトロニクス株式会社 接合材およびそれを用いた接合方法
EP3450053A4 (en) * 2016-04-28 2019-12-25 Hitachi Chemical Company, Ltd. BINDING COPPER PULP, METHOD FOR MANUFACTURING BOUND BODY, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
EP3267491A1 (en) * 2016-07-06 2018-01-10 Karlsruher Institut für Technologie Process for producing highly conductive, printable pastes from capillary suspensions
WO2018092671A1 (ja) * 2016-11-18 2018-05-24 古河電気工業株式会社 接合フィルム、ウエハ加工用テープ、接合体の製造方法および接合体
SG11201906411TA (en) * 2017-01-11 2019-08-27 Hitachi Chemical Co Ltd Copper paste for pressureless bonding, bonded body and semiconductor device
JP6907540B2 (ja) * 2017-01-11 2021-07-21 昭和電工マテリアルズ株式会社 接合用銅ペースト、焼結体、接合体、半導体装置及びそれらの製造方法
TWI759279B (zh) * 2017-01-26 2022-04-01 日商昭和電工材料股份有限公司 無加壓接合用銅糊、接合體與其製造方法及半導體裝置
WO2018179838A1 (ja) * 2017-03-30 2018-10-04 ハリマ化成株式会社 導電性ペースト
JP6681437B2 (ja) * 2017-07-03 2020-04-15 Ｄｏｗａエレクトロニクス株式会社 導電性ペースト
CN109962020A (zh) * 2017-12-14 2019-07-02 华为技术有限公司 一种用于封装芯片的方法
CN117696898A (zh) * 2018-08-08 2024-03-15 三井金属矿业株式会社 接合用组合物以及导电体的接合结构及其制造方法
US11890681B2 (en) * 2018-11-29 2024-02-06 Resonac Corporation Method for producing bonded object and semiconductor device and copper bonding paste
JP2020102316A (ja) * 2018-12-20 2020-07-02 Dic株式会社 ピラー用導電性ペースト
KR20200083697A (ko) 2018-12-28 2020-07-09 삼성전자주식회사 접착 필름, 이를 이용한 반도체 장치, 및 이를 포함하는 반도체 패키지
CN109887639B (zh) * 2019-01-18 2021-01-26 昆明贵金属研究所 一种可焊接低温固化型功能银浆及其制备方法
JP7264669B2 (ja) * 2019-03-01 2023-04-25 株式会社ジャパンディスプレイ 表示装置
CN109935563B (zh) * 2019-04-03 2021-06-22 深圳第三代半导体研究院 一种多尺寸混合纳米颗粒膏体及其制备方法
CN109979904B (zh) * 2019-04-03 2021-06-22 深圳第三代半导体研究院 一种多尺寸纳米颗粒混合金属膜及其制备方法
JP7293160B2 (ja) 2020-03-24 2023-06-19 株式会社東芝 半導体装置
CN112694838A (zh) * 2020-12-22 2021-04-23 北京翠铂林有色金属技术开发中心有限公司 一种新型半导体元件结合用贵金属粘结剂
JP2022133735A (ja) * 2021-03-02 2022-09-14 三菱マテリアル株式会社 プリフォーム層付きの接合用シート及び接合体の製造方法並びにプリフォーム層付きの被接合部材

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1021744A (ja) 1996-06-28 1998-01-23 Mitsuboshi Belting Ltd 銅導体ペースト及び該銅導体ペーストを印刷した基板
JP3827569B2 (ja) 2001-12-06 2006-09-27 旭化成エレクトロニクス株式会社 微細パターン接続用回路部品およびその形成方法
JP2004111253A (ja) * 2002-09-19 2004-04-08 Noda Screen:Kk 電子デバイスの電気的接続用導電性組成物および電子デバイス
JP4255847B2 (ja) 2004-01-27 2009-04-15 田中貴金属工業株式会社 金属ペーストを用いた半導体ウェハーへのバンプの形成方法
JP3858902B2 (ja) 2004-03-03 2006-12-20 住友電気工業株式会社 導電性銀ペーストおよびその製造方法
JP4635230B2 (ja) 2005-01-20 2011-02-23 日産自動車株式会社 接合方法及び接合構造
KR100658492B1 (ko) 2005-03-21 2006-12-15 주식회사 잉크테크 도전성 잉크 조성물 및 이를 이용한 박막 형성방법
JP4844805B2 (ja) 2005-05-20 2011-12-28 住友電気工業株式会社 金属被膜の形成方法
JP4852272B2 (ja) * 2005-07-25 2012-01-11 ナミックス株式会社 金属ペースト
US7745013B2 (en) * 2005-12-30 2010-06-29 Intel Corporation Solder foams, nano-porous solders, foamed-solder bumps in chip packages, methods of assembling same, and systems containing same
JP4821396B2 (ja) 2006-03-27 2011-11-24 住友金属鉱山株式会社 導電性組成物及び導電膜形成方法
JP4956386B2 (ja) * 2006-11-09 2012-06-20 古河電気工業株式会社 導電部材の製造方法
JP5376808B2 (ja) * 2008-01-25 2013-12-25 Ｄｉｃ株式会社 透明導電性フィルムの製造方法、透明導電性フィルム及びタッチパネル
JP5363839B2 (ja) 2008-05-12 2013-12-11 田中貴金属工業株式会社 バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
DE102008026887B4 (de) * 2008-06-05 2012-02-23 Tridelta Weichferrite Gmbh Weichmagnetischer Kompositwerkstoff
KR20110019421A (ko) * 2008-06-12 2011-02-25 나노마스 테크놀러지스, 인코포레이티드 전도성 잉크 및 페이스트
JP5038267B2 (ja) 2008-09-01 2012-10-03 株式会社東海理化電機製作所 エンジンスタータースイッチ装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180050712A (ko) * 2015-09-07 2018-05-15 히타치가세이가부시끼가이샤 접합용 구리 페이스트, 접합체의 제조 방법 및 반도체 장치의 제조 방법
KR20180050714A (ko) * 2015-09-07 2018-05-15 히타치가세이가부시끼가이샤 접합용 구리 페이스트, 접합체의 제조 방법 및 반도체 장치의 제조 방법
WO2018212554A1 (ko) * 2017-05-16 2018-11-22 주식회사 엘지화학 금속폼의 제조 방법
KR20180125902A (ko) * 2017-05-16 2018-11-26 주식회사 엘지화학 금속폼의 제조 방법
KR20210066836A (ko) * 2018-09-28 2021-06-07 나믹스 가부시끼가이샤 도전성 페이스트

Also Published As

Publication number Publication date
US10046418B2 (en) 2018-08-14
JP5041454B2 (ja) 2012-10-03
EP2549488B1 (en) 2016-06-08
EP2549488A4 (en) 2014-06-04
US20130001774A1 (en) 2013-01-03
EP2549488A1 (en) 2013-01-23
CN102812520A (zh) 2012-12-05
JPWO2011114747A1 (ja) 2013-06-27
WO2011114747A1 (ja) 2011-09-22
CN102812520B (zh) 2016-10-19
EP2549488A9 (en) 2014-12-03

Similar Documents

Publication Publication Date Title
KR20130061671A (ko) 도전성 페이스트, 및 이 페이스트로부터 얻어지는 도전접속부재
KR101755749B1 (ko) 도전 접속부재, 및 도전 접속부재의 제작방법
JP6337909B2 (ja) 電子部品モジュールの製造方法
JP5416153B2 (ja) 導電性ペースト、及びその製造方法、並びに導電接続部材
JP6372978B2 (ja) 導電性ペースト
JP5718536B2 (ja) 接続構造体、及び半導体装置
JP4848674B2 (ja) 樹脂金属複合導電材料およびその製造方法
EP2990142B1 (en) Metal nanoparticle dispersion, process for producing metal nanoparticle dispersion, and bonding method
JP2013041884A (ja) 半導体装置
JP6133149B2 (ja) 導電性ペースト、及びその製造方法
KR20210144677A (ko) 접합 재료 및 접합 구조
JP6849374B2 (ja) 接合用の導電性ペースト
JP4624222B2 (ja) 導電部形成用粒子
JP7317397B2 (ja) 酸化銅ペースト及び電子部品の製造方法
KR101929750B1 (ko) 고온용 접합 페이스트 및 인 시츄 미세 은 범프 형성을 이용한 접합 방법
US20190029119A1 (en) Dry method of metallizing polymer thick film surfaces
CN113597674A (zh) 陶瓷铜电路基板及使用了其的半导体装置
TW202231398A (zh) 氧化銅糊料及電子零件之製造方法
JP2001135137A (ja) グリーンシート用導体ぺーストおよびセラミック多層配線基板

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2018101000697; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20180219

Effective date: 20190604