KR20130021370A

KR20130021370A - 프린트 배선판용 동박 및 그것을 사용한 적층체

Info

Publication number: KR20130021370A
Application number: KR1020127027718A
Authority: KR
Inventors: 히데키 후루사와; 미사토 쥬간지
Original assignee: 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Priority date: 2010-03-30
Filing date: 2011-03-29
Publication date: 2013-03-05
Also published as: TWI423742B; CN102812786A; JP2011210996A; CN102812786B; TW201212741A; WO2011122643A1; JP5156784B2; KR101375426B1

Abstract

회로 패턴 형성시의 에칭성이 양호하여 파인 피치화에 적합하고, 자성이 양호하게 억제된 프린트 배선판용 동박 및 그것을 사용한 적층체를 제공한다. 프린트 배선판용 동박은, 동박 기재와, 동박 기재의 표면의 적어도 일부를 피복하며, 또한, 백금, 팔라듐, 및, 금 중 어느 1 종 이상을 함유하는 피복층을 구비하고, 피복층에 있어서의 백금의 부착량이 1050 ㎍/dm² 이하, 팔라듐의 부착량이 600 ㎍/dm² 이하, 금의 부착량이 1000 ㎍/dm² 이하이다.

Description

프린트 배선판용 동박 및 그것을 사용한 적층체 {COPPER FOIL FOR PRINTED WIRING BOARD AND LAYERED BODY USING SAME}

본 발명은, 프린트 배선판용 동박 및 그것을 사용한 적층체에 관한 것으로, 특히 플렉시블 프린트 배선판용 동박 및 그것을 사용한 적층체에 관한 것이다.

프린트 배선판은 최근 반세기에 걸쳐 큰 진전을 이루어, 오늘날에는 거의 모든 전자 기기에 사용되기까지 이르렀다. 최근의 전자 기기의 소형화, 고성능화 요구의 증대에 수반하여 탑재 부품의 고밀도 실장화나 신호의 고주파화가 진전되어, 프린트 배선판에 대하여 도체 패턴의 미세화 (파인 피치화) 나 고주파 대응 등이 요구되고 있다.

프린트 배선판은 동박에 절연 기판을 접착시켜 적층체로 한 후에, 에칭에 의해 동박면에 도체 패턴을 형성한다는 공정을 거쳐 제조되는 것이 일반적이다. 그 때문에, 프린트 배선판용 동박에는 양호한 에칭성이 요구된다.

동박은, 수지와의 비접착면에 표면 처리를 실시하지 않으면, 에칭 후의 동박 회로의 구리 부분이, 동박의 표면으로부터 아래를 향하여, 즉 수지층을 향하여, 끝쪽으로 갈수록 퍼지는 형상으로 에칭된다 (처짐을 발생시킨다). 통상적으로는, 회로 측면의 각도가 작은 「처짐」이 되고, 특히 큰 「처짐」이 발생한 경우에는, 수지 기판 근방에서 구리 회로가 단락되어, 불량품이 되는 경우도 있다. 여기서, 도 4 에, 구리 회로 형성시에 「처짐」을 발생시켜 수지 기판 근방에서 구리 회로가 단락된 예를 나타내는 회로 표면의 확대 사진을 나타낸다.

이와 같은 「처짐」은 최대한 작게 하는 것이 필요한데, 이와 같은 끝쪽으로 갈수록 퍼지는 형상의 에칭 불량을 방지하기 위하여, 에칭 시간을 연장시켜, 에칭을 보다 많이 하여, 이 「처짐」을 감소시키는 것도 생각할 수 있다. 그러나, 이 경우에는, 이미 소정의 폭 치수에 이른 지점이 있으면, 그곳이 더욱 에칭되게 되기 때문에, 그 동박 부분의 회로폭이 그만큼 좁아져, 회로 설계상 목적으로 하는 균일한 선폭 (회로폭) 이 얻어지지 않고, 특히 그 부분 (세선화된 부분) 에서 발열하여, 경우에 따라서는 단선된다는 문제가 발생한다. 전자 회로의 파인 패턴화가 더욱 진행되는 가운데, 현재에도 여전히, 이와 같은 에칭 불량에 의한 문제가 보다 강하게 나타나, 회로 형성상에 있어서 큰 문제가 되고 있다.

이들을 개선하는 방법으로서, 에칭면측의 동박에 구리보다 에칭 속도가 느린 금속 또는 합금층을 형성한 표면 처리가 특허문헌 1 에 개시되어 있다. 이 경우의 금속 또는 합금으로는, Ni, Co 및 이들의 합금이다. 회로 설계시에는, 레지스트 도포측, 즉 동박의 표면으로부터 에칭액이 침투하기 때문에, 레지스트 바로 아래에 에칭 속도가 느린 금속 또는 합금층이 있으면, 그 근방의 동박 부분의 에칭이 억제되고, 다른 동박 부분의 에칭이 진행되므로, 「처짐」이 감소하여, 보다 균일한 폭의 회로를 형성할 수 있다는 효과를 가져온다고 하는, 종래 기술과 비교하여 급준한 회로 형성이 가능해져, 큰 진보가 있었다고 할 수 있다.

또한, 특허문헌 2 에서는, 두께 1000 ～ 10000 Å 의 Cu 박막을 형성하고, 그 Cu 박막 상에 두께 10 ～ 300 Å 의 구리보다 에칭 속도가 느린 Ni 박막을 형성하고 있다.

일본 공개특허공보 2002-176242호 일본 공개특허공보 2000-269619호

최근, 회로의 미세화, 고밀도화가 더욱 진행되어, 보다 급준하게 경사지는 측면을 갖는 회로가 요구되고 있다. 그러나, 특허문헌 1 에 기재되는 기술에서는 이들에는 대응하지 못한다.

또한, 특허문헌 1 에 기재되는 표면 처리층은 소프트 에칭에 의해 제거할 필요가 있는 것이고, 나아가서는 수지와의 비접착면 표면 처리 동박은, 적층체에 가공되는 공정에서, 수지의 첩부(貼付) 등의 고온 처리가 실시된다. 이것은 표면 처리층의 산화를 일으켜, 결과적으로 동박의 에칭성은 열화된다.

전자에 대해서는, 에칭 제거 시간을 가급적 단축시키고, 깔끔하게 제거하기 위해서는, 표면 처리층의 두께를 최대한 얇게 하는 것이 필요하고, 또한 후자의 경우에는, 열을 받기 때문에, 하지의 구리층이 산화되고 (변색되므로, 통칭 「그을음」으로 불리고 있다), 레지스트의 도포성 (균일성, 밀착성) 의 불량이나 에칭시의 계면 산화물의 과잉 에칭 등에 의해, 패턴 에칭에서의 에칭성, 쇼트, 회로 패턴 폭의 제어성 등의 불량이 발생한다는 문제가 있기 때문에, 개량이 필요하거나 또는 다른 재료로 치환할 것이 요구되고 있다.

또한, 특허문헌 1 및 2 에 기재되는 표면 처리층은 Ni 나 Co 를 사용하여 형성되어 있는데, Ni 나 Co 는 그 자성에 의해 전자 기기에 악영향을 미칠 우려가 있다.

그래서, 본 발명은, 회로 패턴 형성시의 에칭성이 양호하여 파인 피치화에 적합하고, 자성이 양호하게 억제된 프린트 배선판용 동박 및 그것을 사용한 적층체를 제공하는 것을 과제로 한다.

본 발명자들은, 예의 검토한 결과, 동박의 수지와의 비접착면측에 백금, 팔라듐, 및, 금 중 어느 1 종 이상을 함유하는 피복층을, 소정의 금속 부착량으로 형성한 경우에는, 회로 측면의 경사각이 80°이상이 되는 것과 같은 회로를 형성할 수 있다는 것을 알아냈다. 이로써, 최근의 회로의 미세화, 고밀도화에 충분히 대응할 수 있는 회로를 형성할 수 있다.

이상의 지견을 기초로 하여 완성한 본 발명은 일 측면에 있어서, 동박 기재와, 그 동박 기재의 표면의 적어도 일부를 피복하며, 또한, 백금, 팔라듐, 및, 금 중 어느 1 종 이상을 함유하는 피복층을 구비하고, 피복층에 있어서의 백금의 부착량이 1050 ㎍/dm² 이하, 팔라듐의 부착량이 600 ㎍/dm² 이하, 금의 부착량이 1000 ㎍/dm² 이하인 프린트 배선판용 동박이다.

본 발명에 관련된 프린트 배선판용 동박의 일 실시형태에 있어서는, 피복층에 있어서의 백금의 부착량이 20 ～ 400 ㎍/dm², 팔라듐의 부착량이 20 ～ 250 ㎍/dm², 금의 부착량이 20 ～ 400 ㎍/dm² 이다.

본 발명에 관련된 프린트 배선판용 동박의 다른 일 실시형태에 있어서는, 피복층에 있어서의 백금의 부착량이 50 ～ 300 ㎍/dm², 팔라듐의 부착량이 30 ～ 180 ㎍/dm², 금의 부착량이 50 ～ 300 ㎍/dm² 이다.

본 발명에 관련된 프린트 배선판용 동박의 또 다른 일 실시형태에 있어서는, 프린트 배선판은 플렉시블 프린트 배선판이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명에 관련된 동박으로 구성된 압연 동박 또는 전해 동박을 준비하는 공정과, 동박의 피복층을 에칭면으로 하여 동박과 수지 기판의 적층체를 제작하는 공정과, 적층체를 염화제2철 수용액 또는 염화제2구리 수용액을 사용하여 에칭하여, 구리의 불필요한 부분을 제거하여 구리의 회로를 형성하는 공정을 포함하는 전자 회로의 형성 방법이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명에 관련된 동박과 수지 기판의 적층체이다.

본 발명은 또 다른 일 측면에 있어서, 구리층과 수지 기판의 적층체로서, 구리층의 표면의 적어도 일부를 피복하는 본 발명에 관련된 피복층을 구비한 적층체이다.

본 발명에 관련된 적층체의 일 실시형태에 있어서는, 수지 기판이 폴리이미드 기판이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명에 관련된 적층체를 재료로 한 프린트 배선판이다.

본 발명에 의하면, 회로 패턴 형성시의 에칭성이 양호하여 파인 피치화에 적합하고, 자성이 양호하게 억제된 프린트 배선판용 동박 및 그것을 사용한 적층체를 제공할 수 있다.

도 1 은, 회로 패턴의 일부의 표면 사진, 당해 부분에 있어서의 회로 패턴의 폭 방향의 횡단면의 모식도, 및, 그 모식도를 사용한 에칭 팩터 (EF) 의 계산 방법의 개략이다.
도 2 는, 실시예 27 에 의해 형성된 회로 및 그 단면을 나타내는 사진이다.
도 3 은, 비교예 6 에 의해 형성된 회로를 나타내는 사진이다.
도 4 는, 구리 회로 형성시에 「처짐」을 발생시켜 수지 기판 근방에서 구리 회로가 단락된 예를 나타내는 회로 표면의 확대 사진이다.

(동박 기재)

본 발명에 사용할 수 있는 동박 기재의 형태에 특별히 제한은 없지만, 전형적으로는 압연 동박이나 전해 동박의 형태로 사용할 수 있다. 일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼 상에 구리를 전해 석출하여 제조되고, 압연 동박은 압연 롤에 의한 소성 가공과 열 처리를 반복하여 제조된다. 굴곡성이 요구되는 용도에는 압연 동박을 적용하는 경우가 많다.

동박 기재의 재료로는 프린트 배선판의 도체 패턴으로서 통상적으로 사용되는 터프 피치 구리나 무산소 구리와 같은 고순도의 구리 외에, 예를 들어 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 코르손계 구리 합금과 같은 구리 합금도 사용 가능하다. 또한, 본 명세서에 있어서 용어 「동박」을 단독으로 사용하였을 때에는 구리 합금박도 포함하는 것으로 한다.

본 발명에 사용할 수 있는 동박 기재의 두께에 대해서도 특별히 제한은 없고, 프린트 배선판용에 적합한 두께로 적절히 조절하면 된다. 예를 들어, 5 ～ 100 ㎛ 정도로 할 수 있다. 단, 파인 패턴 형성을 목적으로 하는 경우에는 30 ㎛ 이하, 바람직하게는 20 ㎛ 이하이며, 전형적으로는 5 ～ 20 ㎛ 정도이다.

본 발명에 사용하는 동박 기재는, 특별히 한정되지 않지만, 예를 들어, 조화(粗化) 처리를 하지 않은 것을 사용해도 된다. 종래에는 특수 도금에 의해 표면에 ㎛ 오더의 요철을 형성하여 표면 조화 처리를 실시하여, 물리적인 앵커 효과에 의해 수지와의 접착성을 갖게 하는 케이스가 일반적이었지만, 한편으로 파인 피치나 고주파 전기 특성은 평활한 박이 양호한 것이 되고, 조화박에서는 불리한 방향으로 작용하는 경우가 있다. 또한, 조화 처리를 하지 않은 것이면, 조화 처리 공정이 생략되므로, 경제성·생산성 향상의 효과가 있다.

(피복층의 구성)

동박 기재의 절연 기판과의 접착면의 반대측 (회로 형성 예정면측) 의 표면의 적어도 일부에는, 피복층이 형성되어 있다. 피복층은, 백금, 팔라듐, 및, 금 중 어느 1 종 이상을 함유하고 있다. 피복층이 백금으로 구성되어 있는 경우에는, 백금의 부착량이 1050 ㎍/dm² 이하이고, 20 ～ 400 ㎍/dm² 인 것이 보다 바람직하며, 50 ～ 300 ㎍/dm² 인 것이 보다 더 바람직하다. 피복층이 팔라듐으로 구성되어 있는 경우에는, 팔라듐의 부착량이 600 ㎍/dm² 이하이고, 20 ～ 250 ㎍/dm² 인 것이 보다 바람직하며, 30 ～ 180 ㎍/dm² 인 것이 보다 더 바람직하다. 피복층이 금으로 구성되어 있는 경우에는, 금의 부착량이 1000 ㎍/dm² 이하이고, 20 ～ 400 ㎍/dm² 인 것이 보다 바람직하며, 50 ～ 300 ㎍/dm² 인 것이 보다 더 바람직하다. 피복층의 백금의 부착량이 1050 ㎍/dm², 피복층의 팔라듐의 부착량이 600 ㎍/dm², 및, 피복층의 금의 부착량이 1000 ㎍/dm² 를 초과하면, 각각 초기 에칭성에 악영향을 미친다.

(동박의 제조 방법)

본 발명에 관련된 프린트 배선판용 동박은, 스퍼터링법에 의해 형성할 수 있다. 즉, 스퍼터링법에 의해 동박 기재의 표면의 적어도 일부를, 피복층에 의해 피복한다. 구체적으로는, 스퍼터링법에 의해, 동박의 에칭면측에 구리보다 에칭 레이트가 낮은 백금족 금속, 금, 및, 은으로 이루어지는 군에서 선택되는 1 종으로 이루어지는 피복층을 형성한다. 피복층은, 스퍼터링법에 한정되지 않고, 예를 들어, 전기 도금, 무전해 도금 등의 습식 도금법으로 형성해도 된다.

(프린트 배선판의 제조 방법)

본 발명에 관련된 동박을 사용하여 프린트 배선판 (PWB) 을 통상적인 방법에 따라 제조할 수 있다. 이하에, 프린트 배선판의 제조 방법의 예를 나타낸다.

먼저, 동박과 절연 기판을 첩합(貼合)하여 적층체를 제조한다. 동박이 적층되는 절연 기판은 프린트 배선판에 적용 가능한 특성을 갖는 것이면 특별히 제한을 받지 않지만, 예를 들어, 리지드 PWB 용에 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합 기재 에폭시 수지, 유리포·유리 부직포 복합 기재 에폭시 수지 및 유리포 기재 에폭시 수지 등을 사용하고, FPC 용에 폴리에스테르 필름이나 폴리이미드 필름 등을 사용할 수 있다.

첩합 방법은, 리지드 PWB 용의 경우, 유리포 등의 기재에 수지를 함침시키고, 수지를 반경화 상태까지 경화시킨 프리프레그를 준비한다. 동박을 피복층 반대측 면으로부터 프리프레그에 겹쳐 가열 가압시킴으로써 실시할 수 있다.

플렉시블 프린트 배선판 (FPC) 용의 경우, 폴리이미드 필름 또는 폴리에스테르 필름과 동박을 에폭시계나 아크릴계의 접착제를 사용하여 접착시킬 수 있다 (3 층 구조). 또한, 접착제를 사용하지 않는 방법 (2 층 구조) 으로는, 폴리이미드의 전구체인 폴리이미드 바니시 (폴리아믹산 바니시) 를 동박에 도포하고, 가열함으로써 이미드화하는 캐스팅법이나, 폴리이미드 필름 상에 열가소성의 폴리이미드를 도포하고, 그 위에 동박을 중첩시켜, 가열 가압하는 라미네이트법을 들 수 있다. 캐스팅법에 있어서는, 폴리이미드 바니시를 도포하기 전에 열가소성 폴리이미드 등의 앵커 코트재를 미리 도포해 두는 것도 유효하다.

본 발명에 관련된 적층체는 각종 프린트 배선판 (PWB) 에 사용 가능하고, 특별히 제한되는 것은 아니지만, 예를 들어, 도체 패턴의 층수의 관점에서는 편면 PWB, 양면 PWB, 다층 PWB (3 층 이상) 에 적용 가능하며, 절연 기판 재료의 종류의 관점에서는 리지드 PWB, 플렉시블 PWB (FPC), 리지드·플렉스 PWB 에 적용 가능하다. 또한, 본 발명에 관련된 적층체는, 동박을 수지에 첩부하여 이루어지는 상기 서술한 바와 같은 동장 적층판에 한정되지 않고, 수지 상에 스퍼터링, 도금에 의해 구리층을 형성한 메탈라이징재여도 된다.

상기 서술한 바와 같이 제작한 적층체의 동박 상에 형성된 피복층 표면에 레지스트를 도포하고, 마스크에 의해 패턴을 노광하고, 현상함으로써 레지스트 패턴을 형성한 것을 에칭액에 침지한다. 이 때, 에칭을 억제하는 백금족 금속, 금, 및, 은으로 이루어지는 군에서 선택되는 1 종으로 이루어지는 피복층은, 동박 상의 레지스트 부분에 가까운 위치에 있고, 레지스트측의 동박의 에칭은, 이 피복층 근방이 에칭되어 가는 속도보다 빠른 속도로, 피복층으로부터 떨어진 부위의 구리의 에칭이 진행됨으로써, 구리의 회로 패턴의 에칭이 거의 수직으로 진행된다. 이로써 구리의 불필요한 부분이 제거되고, 이어서 에칭 레지스트를 박리·제거하여 회로 패턴을 노출시킬 수 있다.

적층체에 회로 패턴을 형성하기 위하여 사용하는 에칭액에 대해서는, 피복층의 에칭 속도는, 구리보다 충분히 작기 때문에 에칭 팩터를 개선하는 효과를 갖는다. 에칭액은, 염화제2구리 수용액, 또는, 염화제2철 수용액 등을 사용할 수 있지만, 특히 염화제2철 수용액이 유효하다. 미세 회로는 에칭에 시간이 걸리는데, 염화제2철 수용액인 편이 염화제2구리 수용액보다 에칭 속도가 빠르기 때문이다. 또한, 피복층을 형성하기 전에, 미리 동박 기재 표면에 내열층을 형성해 두어도 된다.

실시예

이하, 본 발명의 실시예를 나타내지만, 이들은 본 발명을 보다 잘 이해하기 위하여 제공하는 것으로, 본 발명이 한정되는 것을 의도하는 것은 아니다.

(예 1 : 실시예 1 ～ 33)

(동박에 대한 피복층의 형성)

실시예 1 ～ 21 및 25 ～ 30 의 동박 기재로서, 두께 12 또는 17 ㎛ 의 압연 동박 (닛코 금속 제조의 C1100) 을 준비하였다. 압연 동박의 표면 조도 (Rz) 는 0.7 ㎛ 였다. 또한, 실시예 22 ～ 24 의 동박 기재로서, 두께 9 ㎛ 의 무조화 처리의 전해 동박을 준비하였다. 전해 동박의 표면 조도 (Rz) 는 1.5 ㎛ 였다. 또한, 실시예 31 ～ 33 으로서, 두께 8 ㎛ 의 메탈라이징 CCL (닛코 금속 제조의 마키나스, 구리층측 Ra 0.01 ㎛, 타이 코트층의 금속 부착량 Ni 1780 ㎍/dm², Cr 360 ㎍/dm²) 을 준비하였다.

동박의 표면에 부착되어 있는 얇은 산화막을 역스퍼터에 의해 제거하고, Au, Pt 및/또는 Pd 의 타깃을 이하의 장치 및 조건에서 스퍼터링함으로써, 피복층을 형성하였다. 피복층의 두께는 성막 시간을 조정함으로써 변화시켰다. 스퍼터링에 사용한 각종 금속의 단체(單體)는 순도가 3 N 인 것을 사용하였다.

·장치 : 배치식 스퍼터링 장치 (알박사, 형식 MNS-6000)

·도달 진공도 : 1.0 × 10^-5 ㎩

·스퍼터링압 : 0.2 ㎩

·역스퍼터 전력 : 100 W

·스퍼터링 전력 : 50 W

·성막 속도 : 각 타깃에 대하여 일정 시간 약 0.2 ㎛ 성막하고, 3 차원 측정기로 두께를 측정하여, 단위 시간당 스퍼터 레이트를 산출하였다.

상기 실시예 중, 실시예 28 ～ 30 에 대해서는, 이하의 타깃을 사용하였다.

·타깃 : Au - 50 질량％ Pd, Pt - 50 질량％ Pd, Au - 50 질량％ Pt

상기 서술한 피복층이 형성된 표면의 반대측의 동박 기재 표면에 대하여, 이하의 조건에서 미리 동박 기재 표면에 부착되어 있는 얇은 산화막을 역스퍼터에 의해 제거하고, Ni 및 Cr 단층의 타깃을 스퍼터링함으로써, Ni 층 및 Cr 층을 순서대로 성막하였다. Ni 층 및 Cr 층의 두께는 성막 시간을 조정함으로써 변화시켰다.

·장치 : 배치식 스퍼터링 장치 (알박사, 형식 MNS-6000)

·도달 진공도 : 1.0 × 10^-5 ㎩

·스퍼터링압 : 0.2 ㎩

·역스퍼터 전력 : 100 W

·타깃 :

Ni 층용 ＝ Ni (순도 3 N)

Cr 층용 ＝ Cr (순도 3 N)

·스퍼터링 전력 : 50 W

동박 기재의 Ni 층 및 Cr 층 형성측 표면에 이하의 순서에 의해, 폴리이미드 필름을 접착하였다.

(1) 7 ㎝ × 7 ㎝ 의 동박에 대하여 어플리케이터를 사용하여, 우베 흥산 제조의 U 바니시-A (폴리이미드 바니시) 를 건조체로 25 ㎛ 가 되도록 도포.

(2) (1) 에서 얻어진 수지 부착 동박을 공기하에서 건조기로 130 ℃ 30 분에 건조.

(3) 질소 유량을 10 ℓ/min 으로 설정한 고온 가열로에 있어서, 350 ℃ 30 분에 이미드화.

＜부착량의 측정＞

피복층의 Au, Pd, Pt 의 부착량 측정은, 왕수로 표면 처리 동박 샘플을 용해시키고, 그 용해액을 희석하여, 원자 흡광 분석법으로 실시하였다.

(에칭에 의한 회로 형상)

동박의 피복층이 형성된 면에 감광성 레지스트 도포 및 노광 공정에 의해 10 개의 회로를 인쇄하고, 추가로 동박의 불요 부분을 제거하는 에칭 처리를 이하의 조건에서 실시하였다.

＜에칭 조건＞

·염화제2철 수용액 : (37 wt％, 보메도 : 40°)

·액온 : 50 ℃

·스프레이압 : 0.25 ㎫

(50 ㎛ 피치 회로 형성)

·레지스트 L/S ＝ 33 ㎛/17 ㎛

·완성 회로 보텀 (바닥부) 폭 : 25 ㎛

·에칭 시간 : 10 ～ 130 초

(30 ㎛ 피치 회로 형성)

·레지스트 L/S ＝ 25 ㎛/5 ㎛

·완성 회로 보텀 (바닥부) 폭 : 15 ㎛

·에칭 시간 : 30 ～ 70 초

·에칭 종점의 확인 : 시간을 변경하여 에칭을 여러 수준에서 실시하고, 광 학 현미경으로 회로 간에 구리가 잔존하지 않게 되는 것을 확인하여, 이것을 에칭 시간으로 하였다.

에칭 후, 45 ℃ 의 NaOH 수용액 (100 g/ℓ) 에 1 분간 침지시켜 레지스트를 박리하였다.

＜에칭 팩터의 측정 조건＞

에칭 팩터는, 끝쪽으로 갈수록 퍼지는 형상으로 에칭된 경우 (처짐이 발생한 경우), 회로가 수직으로 에칭되었다고 가정한 경우의, 동박 상면으로부터의 수선과 수지 기판의 교점으로부터의 처짐의 길이의 거리를 a 로 한 경우에 있어서, 이 a 와 동박의 두께 b 의 비 : b/a 를 나타내는 것이며, 이 수치가 클수록, 경사각은 커져, 에칭 잔류물이 남지 않아, 처짐이 작아지는 것을 의미한다. 도 1 에, 회로 패턴의 일부의 표면 사진과, 당해 부분에 있어서의 회로 패턴의 폭 방향의 횡단면의 모식도와, 그 모식도를 사용한 에칭 팩터의 계산 방법의 개략을 나타낸다. 이 a 는 회로 상방으로부터의 SEM 관찰에 의해 측정하여, 에칭 팩터 (EF ＝ b/a) 를 산출하였다. 이 에칭 팩터를 사용함으로써, 에칭성의 양부를 간단하게 판정할 수 있다. 또한, 경사각 θ 는 상기 순서로 측정한 a 및 동박의 두께 b 를 사용하여 아크탄젠트를 계산함으로써 산출하였다. 이들의 측정 범위는 회로 길이 600 ㎛ 이고, 12 점의 에칭 팩터, 그 표준 편차 및 경사각 θ 의 평균치를 결과로서 채용하였다.

(예 2 : 비교예 1 ～ 3 : 블랭크재)

12 ㎛ 두께, 17 ㎛ 두께 및 9 ㎛ 두께의 압연 동박을 준비하고, 각각 예 1 과 동일한 순서로 폴리이미드 필름을 접착하였다. 다음으로 반대면에 감광성 레지스트 도포 및 노광 공정에 의해 10 개의 회로를 인쇄하고, 추가로 동박의 불요 부분을 제거하는 에칭 처리를 예 1 의 조건에서 실시하였다.

(예 3 : 비교예 4 ～ 6)

12 ㎛ 두께의 압연 동박을 준비하고, 예 1 과 동일한 순서로 폴리이미드 필름을 접착하였다. 다음으로, 동박 표면에 예 1 과 동일하게 Au, Pd 및/또는 Pt 의 각 층을 스퍼터링에 의해 형성하고, 에칭에 의해 회로를 형성하였다.

예 1 ～ 3 의 각 측정 결과를 표 1 ～ 4 에 나타낸다.

또한, 도 2(b) 에 나타내는 바와 같이, 회로의 단면 형상은, 정확하게는 사변이 직선인 사다리꼴은 아니다. 표 2 및 표 4 에 있어서 실시예 및 비교예의 회로의 경사각이 기재되어 있지만, 이것은 어디까지나 도 1 에 나타낸 정의식에 의해 산출한 값이다.

(평가)

(실시예 1 ～ 33)

실시예 1 ～ 33 에서는 모두 에칭 팩터가 크며 또한 편차도 없고, 사각형 형태에 가까운 단면의 회로를 형성할 수 있었다.

도 2 에, 실시예 27 에 의해 형성된 회로의 사진 및 그 단면 사진을 나타낸다.

(비교예 1 ～ 6)

비교예 1 ～ 3 은, 각각 동박 표면이 미처리인 블랭크재로, 사각형 형태 단면의 회로를 형성할 수 없었다.

비교예 4 ～ 6 에서는, 백금의 부착량이 1050 ㎍/dm² 초과, 팔라듐의 부착량이 600 ㎍/dm² 초과, 또는, 금의 부착량이 1000 ㎍/dm² 초과이기 때문에, 사각형 형태 단면의 회로를 형성할 수 없었다. 여기서, 예로서, 도 3 에 비교예 6 에 의해 형성된 회로의 사진을 나타낸다.

Claims

동박 기재와, 그 동박 기재의 표면의 적어도 일부를 피복하며, 또한, 백금, 팔라듐, 및, 금 중 어느 1 종 이상을 함유하는 피복층을 구비하고,
상기 피복층에 있어서의 백금의 부착량이 1050 ㎍/dm² 이하, 팔라듐의 부착량이 600 ㎍/dm² 이하, 금의 부착량이 1000 ㎍/dm² 이하인 프린트 배선판용 동박.
제 1 항에 있어서,
상기 피복층에 있어서의 백금의 부착량이 20 ～ 400 ㎍/dm², 팔라듐의 부착량이 20 ～ 250 ㎍/dm², 금의 부착량이 20 ～ 400 ㎍/dm² 인 프린트 배선판용 동박.
제 2 항에 있어서,
상기 피복층에 있어서의 백금의 부착량이 50 ～ 300 ㎍/dm², 팔라듐의 부착량이 30 ～ 180 ㎍/dm², 금의 부착량이 50 ～ 300 ㎍/dm² 인 프린트 배선판용 동박.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
프린트 배선판은 플렉시블 프린트 배선판인 프린트 배선판용 동박.
제 1 항 내지 제 4 항 중 어느 한 항에 기재된 동박으로 구성된 압연 동박 또는 전해 동박을 준비하는 공정과,
상기 동박의 피복층을 에칭면으로 하여 그 동박과 수지 기판의 적층체를 제작하는 공정과,
상기 적층체를 염화제2철 수용액 또는 염화제2구리 수용액을 사용하여 에칭하여, 구리의 불필요한 부분을 제거하여 구리의 회로를 형성하는 공정을 포함하는 전자 회로의 형성 방법.
제 1 항 내지 제 4 항 중 어느 한 항에 기재된 동박과 수지 기판의 적층체.
구리층과 수지 기판의 적층체로서,
상기 구리층의 표면의 적어도 일부를 피복하는 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 피복층을 구비한 적층체.
제 6 항 또는 제 7 항에 있어서,
상기 수지 기판이 폴리이미드 기판인 적층체.
제 6 항 내지 제 8 항 중 어느 한 항에 기재된 적층체를 재료로 한 프린트 배선판.