KR20130009946A - 토오크 검출장치 및 전동파워 스티어링 장치 - Google Patents

Abstract

고정밀도의 토오크 신호가 얻어지는 토오크 검출장치, 및 그 토오크 검출장치를 사용한 전동파워 스티어링 장치를 제공한다. 토오크 센서(20)는 입력축(2a)과 출력축(2b)과의 상대적인 변위를 임피던스의 변화에 반영시켜 검출하는 제1 코일 쌍(22A) 및 제2 코일 쌍(22B)을 구비한다. 제1 코일 쌍(22A)과 제2 코일 쌍(22B)에는 각각 여자신호 발생부(60A, 60B)로부터 다른 여자 주파수(f1, f2)의 여자전류를 공급하는 것으로 하고, 그 여자 주파수차를 3.5kHz 이상으로 설정한다. 또 신호 처리 회로(59A, 59B)에는 각각 상기 여자 주파수차에 상당하는 주파수의 통과를 저해하는 로우 패스 필터(53A, 53B)를 마련한다.

Description

토오크 검출장치 및 전동파워 스티어링 장치{TORQUE DETECTING DEVICE AND A ELECTRIC POWER STEERING APPARATUS}

본 발명은, 회전축에 작용하는 토오크를 검출하는 토오크 검출장치, 및 전동파워 스티어링 장치에 관한 것이다.

전동파워 스티어링 장치는, 토오크 센서로 검출한 조타 토오크에 근거하여 어시스트력을 결정하고 전동모터를 구동제어하는 것이 일반적이다. 이 토오크 센서의 이상(異常)은 조타 보조 제어에 큰 영향을 미치므로 토오크 센서 시스템을 2중으로 구성하고, 1 계통에 이상이 발생하여도 다른 1 계통으로 전환하는 것으로, 그 기능을 계속시키는 것이 바람직하다.

그러나 토오크를 검출하는 부위는 토션 바의 주위가 주이고, 이 부위는 공간이 부족하다. 그 때문에 상기 2중계를 구축하기 위해서는 동축상의 거의 인접한 위치에 2계통분을 배치하지 않으면 안된다.

그런데 종래의 토오크 센서로서는, 회전축에 작용하고 있는 토오크를 코일의 임피던스변화에 반영시켜 그 임피던스변화를 검출함으로써 상기 토오크를 검출하는 코일식의 것이 널리 사용되고 있다. 그런데 이러한 코일식의 토오크 센서를 위에서 설명한 바와 같이 동축상의 거의 인접한 위치에 2계통분 배치한 경우, 2계통간에 서로 간섭하는 자기결합이 발생해버리고, 그 결과 통상사용시에 토오크 신호가 정밀도 나쁜 것으로 되버린다.

그래서 복수의 코일 쌍을 사용함으로써 발생하는 자속의 간섭에 의한 영향을 저감시키는 것으로서, 예를 들어 특허문헌 1의 기술이 있다. 이 기술은 2조의 코일 쌍에 각각 공급하는 여자전류의 여자 주파수에 차이를 마련함과 동시에 당해 여자 주파수차에 상당하는 주파수의 통과를 저해하는 로우 패스 필터(Low-pass filter)를 구비하는 것으로, 여자 주파수차에 기인하는 비트(버즈) 주파수로 발진하는 AM변조 노이즈를 저감시키는 것이다.

일본국 특개 2010-190674호 공보

그러나 상기 특허문헌 1에 기재된 기술에 있어서는, 여자 주파수차를 적절하게 설정하지 않으면 코일간의 간섭이 커져 버려 안정된 토오크치를 효과적으로 얻을 수가 없다. 그 때문에 전동파워 스티어링 장치에 있어서, 안정된 조타 보조 제어를 행하는 것이 곤란해지는 경우가 있다.

그래서 본 발명은, 안정된 토오크 신호가 고정밀도로 얻어지는 토오크 검출장치 및 토오크 검출장치를 사용한 전동파워 스티어링 장치를 제공하는 것을 과제로 하고 있다.

상기 과제를 해결하기 위하여, 본 발명에 관한 토오크 검출장치의 제1의 형태는 토오크가 입력됨으로써 뒤틀림이 발생하는 토션 바로 연결된 제1 회전축과 제2 회전축과의 상대적인 변위를 임피던스의 변화에 반영시켜 검출하는 적어도 2조의 코일 쌍과, 각각의 상기 코일 쌍에 대응하여 별개로 마련되고, 다른 여자 주파수로 각각의 상기 코일 쌍에 여자신호를 공급하는 복수의 발진부와, 각각의 상기 코일 쌍에 대응하여 별개로 마련되고, 각각의 상기 코일 쌍의 출력신호를 신호 처리하여 토오크 검출 신호를 출력하는 토오크 검출기능을 가지는 신호 처리부를 구비하고, 상기 여자 주파수의 차이인 여자 주파수차가 3.5kHz 이상으로 설정되어 있는 것을 특징으로 하고 있다.

또 제2의 형태는, 상기 여자 주파수차가 검출되는 토오크 신호의 주파수 대역에 있어서의 최대치보다도 크게 설정되어 있고, 상기 신호 처리부는, 상기 여자 주파수차에 상당하는 주파수의 통과를 저해하는 동시에 상기 최대치에 상당하는 주파수를 통과하는 로우 패스 필터를 각각 포함하여 구성되어 있는 것을 특징으로 한다.

게다가, 제3의 형태는, 상기 토오크 검출기능의 이상을 정상적으로 감시하는 감시부와, 상기 토오크 검출기능이 작동하기 전에 상기 감시부에 대해 진단용의 신호를 입력하여 상기 감시부가 정상적으로 동작하고 있는 것을 확인하는 초기 진단부를 구비하는 것을 특징으로 한다.

또 제4의 형태는, 상기 초기 진단부가, 상기 감시부에 대해 상기 진단용의 신호로서 정상신호와 이상신호를 번갈아 입력하고, 상기 정상신호의 입력시에 상기 감시부가 입력신호에 대해 정상진단하고, 상기 이상신호의 입력시에 상기 감시부가 입력신호에 대해 이상진단하였을 때, 상기 감시부가 정상적으로 동작하고 있다고 판단하는 것을 특징으로 하고 있다.

게다가, 제5의 형태는, 상기 초기 진단부가, 상기 감시부에 대해 상기 진단용의 신호를 상기 정상신호, 상기 이상신호, 상기 정상신호의 순으로 입력하는 것을 특징으로 하고 있다.

또 제6의 형태는, 상기 감시부가, 상기 여자신호의 파형을 감시하는 여자신호 감시부이고, 상기 초기 진단부는, 상기 여자신호 감시부의 상기 진단용의 신호로서 감시대상인 상기 여자신호 대신에 상기 여자신호의 이상(理想) 파형을 가지는 정상신호와, 당해 정상신호와는 주파수가 다른 이상신호를 입력하는 것을 특징으로 하고 있다.

게다가, 제7의 형태는, 상기 초기 진단부가, 상기 이상신호로서 상기 정상신호에 대해 주파수가 1/2이 되는 신호를 입력하는 것을 특징으로 하고 있다.

또한, 제8의 형태는, 상기 감시부가 상기 토오크 검출신호가 상기 여자신호에 대해 위상이동(phase shift, 移相)하고 있는지의 여부를 감시하는 위상 감시부이고, 상기 초기 진단부는, 상기 위상 감시부의 상기 진단용의 신호로서 감시대상인 상기 토오크 검출신호 대신에 상기 여자신호와, 위상이동 회로를 개재시켜 상기 여자신호를 위상이동시킨 신호를 입력하는 것을 특징으로 하고 있다.

게다가, 제9의 형태는, 상기 신호 처리부가 상기 토오크 검출신호를 AD 변환하여 출력하도록 구성되어 있고, 상기 감시부가 감시대상의 전압치를 AD 변환한 후의 출력치를 감시하는 ADC 감시부다. 그리고 상기 초기 진단부는 상기 ADC 감시부의 상기 진단용의 신호로서, 상기 감시대상의 전압치 대신에 상기 토오크 검출신호의 전압치의 통상사용영역에 있어서, 당해 통상사용영역의 중앙 전압치를 포함하는 복수의 정상 전압치와, 상기 정상 전압치와는 다른 복수의 이상 전압치를 입력하는 것을 특징으로 하고 있다.

또 제10의 형태는, 상기 발진부가 클락신호를 분주(分周)하여 상기 여자 주파수의 펄스를 생성하는 카운터를 구비하고 있고, 상기 감시부가, CR 발진기와, 미리 상기 CR 발진기의 출력펄스의 폭을 상기 클락 신호로 계수하여, 기억해 두는 펄스폭 기억부를 구비하고, 상기 CR 발진기의 출력펄스의 폭을 클락신호로 계수하고, 그 계수치를 상기 펄스폭 기억부에 기억된 출력펄스의 폭과 비교하는 것으로, 상기 클락신호의 이상을 감시하는 클락 감시부인 것을 특징으로 하고 있다.

게다가, 제11의 형태는, 상기 초기 진단부가, 상기 클락 감시부의 상기 진단용의 신호로서, 감시대상인 상기 클락신호 대신에 상기 카운터가 생성한 상기 여자 주파수의 펄스를 입력하였을 때에, 상기 클락 감시부가 상기 CR 발진기의 출력펄스의 폭을 상기 카운터가 생성한 상기 여자 주파수의 펄스로 계수하고, 이것을 상기 펄스폭 기억부에 기억된 출력펄스의 폭과 비교한 결과, 이상진단 하였을 때 당해 클락 감시부가 정상적으로 동작하고 있다고 판단하는 것을 특징으로 하고 있다.

또 제12의 형태는, 상기 발진부가 상기 코일 쌍에 대한 정현파의 상기 여자신호를 클락 펄스에 근거하여 생성하는 것이고, 상기 감시부가 상기 발진기로부터 출력되는 여자신호를 입력하는 감시용 로우 패스 필터를 구비하고, 이 감시용 로우 패스 필터의 필터 출력의 진폭변동을 상기 클락 펄스의 주파수 변동으로서 검출하는 클락 주파수 변동 감시부인 것을 특징으로 하고 있다.

게다가, 제13의 형태는, 상기 클락 주파수 변동 감시부가 상기 감시용 로우 패스 필터의 필터 출력의 상측 반파(半波) 및 하측 반파의 적어도 한쪽의 피크치가 정상 진폭 범위내에 있는지의 여부를 검출하는 구성을 가지는 것을 특징으로 하고 있다.

또한, 제14의 형태는, 상기 초기 진단부가 통상 클락 신호와 당해 통상 클락 신호와는 다른 여자 주파수의 이상 클락신호를 선택하여 상기 여자신호 생성부에 공급하는 클락 주파수 선택부를 구비하고, 상기 클락 주파수 선택부의 상기 진단용의 신호로서 상기 통상 클락 신호 및 이상 클락신호를 상기 여자신호 생성부에 공급하였을 때의 상기 클락 주파수 변동 감시부의 감시출력결과에 근거하여 당해 클락 주파수 변동 감시부를 진단하는 것을 특징으로 하고 있다.

게다가, 제15의 형태는, 상기 이상 클락신호가 상기 통상 클락 신호의 허용 상한 주파수보다 높은 주파수의 이상 고주파수 클락신호와, 상기 통상 클락 신호의 허용하한 주파수보다 낮은 주파수의 이상 저주파수 클락신호와의 2종류로 구성되어 있는 것을 특징으로 하고 있다.

게다가, 제16의 형태는, 상기 신호 처리부가 상기 토오크에 대응하는 아날로그신호를 디지털신호로 변환하는 AD 변환기와, 상기 AD 변환기로 변환된 디지털신호의 게인 및 오프셋량을 보정하기 위한 게인 보정치 및 오프셋량 보정치를 미리 기억하는 기억부와, 상기 AD 변환기로 변환된 디지털신호를 상기 기억부에 기억된 게인 보정치 및 오프셋량 보정치로 보정하여, 상기 토오크 검출 신호로서 출력하는 제1의 보정 연산부를 구비하는 것을 특징으로 하고 있다.

또 제17의 형태는, 상기 신호 처리부가 상기 토오크에 대응하는 아날로그신호를 디지털신호로 변환하는 AD 변환기와, 상기 AD 변환기로 변환된 디지털신호의 게인 및 오프셋량을 보정하기 위한 게인 보정치 및 오프셋량 보정치를 미리 기억하는 기억부와, 상기 AD 변환기로 변환된 디지털신호를 상기 기억부에 기억된 게인 보정치 및 오프셋량 보정치로 보정하여, 상기 토오크 검출 신호로서 출력하는 제1의 보정 연산부와, 상기 제1의 보정 연산부와 동일한 보정연산 처리부를 행하는 제2의 보정 연산부를 구비한다. 그리고 상기 감시부가 상기 제1의 보정 연산부와 상기 제2의 보정 연산부에 동일 신호를 입력하고, 양자의 연산결과를 비교하여 상기 제1의 보정 연산부의 연산로직이 정상적으로 기능하고 있는지의 여부를 감시하는 연산로직 감시부인 것을 특징으로 하고 있다.

또 제18의 형태는, 상기 초기 진단부가 상기 연산 로직 감시부의 상기 진단용의 신호로서, 상기 제2의 보정 연산부에 상기 제1의 보정 연산부와는 다른 신호를 입력하였을 때의 양자의 연산결과가 다른 것을 확인하는 것으로, 상기 연산로직 감시부가 정상적으로 기능하고 있는 것을 확인하는 것을 특징으로 하고 있다.

게다가, 제19의 형태는, 상기 초기 진단부가, 상기 제2의 보정 연산부에 입력하는 상기 제1의 보정 연산부와는 다른 신호로서, 상기 제1의 보정 연산부의 입력신호의 반전신호를 사용하는 것을 특징으로 하고 있다.

또 제20의 형태는, 상기 감시부에 의한 이상 진단결과를 포함하는 진단정보를 출력하는 진단정보 출력부를 구비하는 것을 특징으로 하고 있다.

게다가 제21의 형태는, 상기 신호 처리부가 2조의 상기 코일 쌍과, 당해 2조의 상기 코일 쌍의 각각에 직렬 접속된 저항체로 이루어지는 2개의 브릿지 회로에 각각 교류신호를 인가하고, 상기 각 브릿지 회로의 차분신호를 검출하여 상기 메인 토오크 신호 및 서브 토오크 신호를 연산하여, 상기 메인 토오크 신호만을 출력하도록 구성되어 있고, 상기 감시부는 상기 메인 토오크 신호와 상기 서브 토오크 신호와의 비교에 의해 상기 신호 처리부의 이상을 감시하는 토오크 신호 감시부인 것을 특징으로 하고 있다.

또 제22의 형태는, 상기 진단정보 출력부가, 상기 진단정보로서 상기 감시부에 의한 이상 진단결과가 정상인 것, 상기 감시부에 의한 이상 진단결과가 이상인 것 및 상기 초기 진단부에 의한 초기 진단중인 것의 적어도 3종류의 정보를 출력하는 것을 특징으로 하고 있다.

게다가, 제23의 형태는, 상기 진단정보 출력부가, 상기 진단정보로서 상기 감시부에 의한 이상 진단결과가 정상인 경우에는 일정주기의 펄스신호, 상기 감시부에 의한 이상 진단결과가 이상인 경우에는 H 레벨의 신호, 상기 초기 진단부에 의한 초기 진단중인 경우에는 L 레벨의 신호를 출력하는 것을 특징으로 하고 있다.

또 본 발명에 관한 전동파워 스티어링 장치의 제1의 형태는, 스티어링 기구에 입력되는 조타 토오크를 검출하는 상기 제1의 형태 내지 제 22의 형태 중 어느 하나에 기재된 토오크 검출장치와, 적어도 상기 토오크 검출장치에서 검출한 조타 토오크에 근거하여 조타계에 운전자의 조타부담을 경감시키는 조타 보조력을 부여하도록, 전동모터를 구동제어하는 모터 제어부를 구비하는 것을 특징으로 하고 있다.

본 발명의 토오크 검출장치에서는 코일 쌍, 발진부 및 신호 처리부를 2계통 이상 구비하고, 여자 주파수차를 3.5kHz 이상으로 설정하므로, 각각의 코일이 발생하는 자속의 간섭에 기인하는 토오크 신호의 중첩성분을 효과적으로 감쇠할 수 있다. 그 때문에 고정밀도로 안정된 토오크 신호가 얻어진다.

따라서, 상기 토오크 검출장치를 구비하는 전동파워 스티어링 장치에서는 안정된 조타 보조 제어를 행할 수 있다.

도 1은 본 실시형태의 전동파워 스티어링 장치를 나타내는 전체 구성도이다.
도 2는 제1의 실시형태의 토오크 검출장치의 구성을 나타내는 블럭도이다.
도 3은 토오크 센서를 구성하는 코일 주변도이다.
도 4는 여자 주파수차와 자기간섭과의 관계를 나타내는 도면이다.
도 5는 여자 주파수차의 차이에 의한 센서 출력 파형의 차이를 나타내는 도면이다.
도 6은 클락 감시부의 구성을 나타내는 블럭도이다.
도 7은 ±6% 변동시의 여자 주파수차를 나타내는 도면이다.
도 8은 ±10% 변동시의 여자 주파수차를 나타내는 도면이다.
도 9는 제2의 실시형태의 토오크 검출장치의 구성을 나타내는 블럭도이다.
도 10은 초기 진단 방법의 개념을 설명하기 위한 블럭도이다.
도 11은 초기 진단 처리 절차를 나타내는 플로 차트다.
도 12는 여자신호 감시부의 구성을 나타내는 도면이다.
도 13은 여자신호 감시부의 초기 진단용의 신호 파형예를 나타내는 도면이다.
도 14는 위상 감시부의 구성을 나타내는 도면이다.
도 15는 위상 감시부의 초기 진단시의 신호 파형예를 나타내는 도면이다.
도 16은 토오크 신호 감시부의 구성을 나타내는 도면이다.
도 17은 제3의 실시형태의 토오크 검출장치의 구성을 나타내는 블럭도이다.
도 18은 이상 검출부의 구체적 구성을 나타내는 블럭도이다.
도 19는 로우 패스 필터의 컷오프(Cut-off) 주파수와 9kHz시 피크치와의 차전압과의 관계를 나타내는 특성선도이다.
도 20은 로우 패스 필터의 필터 출력의 설명도이다.
도 21은 제4의 실시형태에 있어서의 감시부 진단부를 나타내는 블럭도이다.
도 22는 감시부 진단부에서 실행하는 초기 진단 처리를 나타내는 플로 차트다.
도 23은 제5의 실시형태의 토오크 검출장치의 구성을 나타내는 블럭도이다.
도 24는 게인설정치 및 오프셋 설정치를 나타내는 도면이다.
도 25는 토오크 연산부의 구성을 나타내는 블럭도이다.
도 26은 제6의 실시형태의 토오크 검출장치의 구성을 나타내는 블럭도이다.
도 27은 진단신호(S1, S2)를 나타내는 도면이다.
도 28은 토오크 신호(Tm1, Tm2)를 나타내는 도면이다.

이하, 본 발명의 실시형태를 도면에 근거하여 설명한다.

(제1의 실시형태)

도 1은 본 실시형태에 관한 전동파워 스티어링 장치를 나타내는 전체 구성도이다.

도면 중 부호 1은 스티어링 휠이고, 이 스티어링 휠(1)에 운전자로부터 작용되는 조타력이 입력축(2a)과 출력축(2b)을 가지는 스티어링 샤프트(2)에 전달된다. 이 스티어링 샤프트(2)는 입력축(2a)의 일단이 스티어링 휠(1)에 연결되고, 타단은 후술하는 토오크 검출장치(30)가 구비하는 토오크 센서(20)를 개재시켜 출력축(2b)의 일단에 연결되어 있다.

그리고 출력축(2b)에 전달된 조타력은 유니버셜 조인트(4)를 개재시켜 중간 샤프트(5)에 전달되고, 다시 유니버셜 조인트(6)를 개재시켜 피니언 샤프트(7)에 전달된다. 이 피니언 샤프트(7)에 전달된 조타력은 스티어링 기어(8)를 개재시켜 타이로드(tie rod, 9)에 전달되고, 도시하지 않은 전타륜(轉舵輪)을 전타시킨다. 여기서 스티어링 기어(8)는, 피니언 샤프트(7)에 연결된 피니언(8a)과 이 피니언(8a)에 치합되는 랙(8b)을 가지는 랙 앤드 피니언 형식으로 구성되고, 피니언(8a)에 전달된 회전운동을 랙(8b)으로 직진운동으로 변환시키고 있다.

스티어링 샤프트(2)의 출력축(2b)에는 보조 조타력을 출력축(2b)에 전달하는 조타 보조 기구(10)가 연결되어 있다. 이 조타 보조 기구(10)는, 출력축(2d)에 연결된 감속기어(11)와, 감속기어(11)에 연결되어 조타계에 대해 보조 조타력을 발생시키는 전동모터(12)를 구비하고 있다.

토오크 센서(20)는, 스티어링 휠(1)에 부여되어 입력축(2a)에 전달된 조타 토오크를 검출하기 위한 것으로, 도시하지 않은 토션 바로 연결된 입력축(2a)과 출력축(2b)과의 상대적인 변위(회전변위)를, 코일 쌍의 임피던스의 변화에 대응시켜 검출하도록 구성되어 있다. 이 토오크 센서(29)로부터 출력되는 토오크 검출치(T)는 컨트롤러(15)에 입력된다.

컨트롤러(15)는, 차량에 탑재된 배터리(17)(예를 들어, 정격전압이 12V임)로부터 전원공급됨으로써 작동된다. 배터리(17)의 음극은 접지되고, 양극은 엔진을 시동하는 이그니션 스위치(18)를 개재시켜 컨트롤러(15)에 접속되는 동시에 이그니션 스위치(18)를 개재시키지 않고 직접 컨트롤러(15)에 접속되어 있다.

컨트롤러(15)에는 토오크 검출치(T) 이외에 차속 센서(16)로 검출한 차속 검출치(V)가 입력되고, 이들에 대응한 조타 보조력을 조타계에 부여하는 조타 보조 제어를 행한다. 구체적으로는 상기 조타 보조력을 전동모터(12)에서 발생하기 위한 조타 보조 토오크 지령치를 공지의 절차로 산출하고, 산출된 조타 보조 토오크 지령치와 모터전류 검출치에 의하여 전동모터(12)에 공급하는 구동전류를 피드백 제어한다.

다음에, 토오크 검출장치(30)의 구성에 대해 상세하게 설명한다.

도 2는 토오크 검출장치(30)의 구성을 나타내는 블럭도이다. 토오크 검출장치(30)는, 위에서 설명한 토오크 센서(20)를 구비한다. 이 토오크 센서(20)는 2조의 코일 쌍(22A, 22B)을 구비한다. 또 토오크 센서(20)는, 도 3에 그 코일 주변도를 나타내는 바와 같이, 제1 요크(81A)와, 제2 요크(81B)와, 원통부재(83)와, 원통부재(83)의 외주부에 코일 쌍(22A, 22B)과 대향하도록 마련된 복수의 창(831)과, 토션 바(84)와, 센서 샤프트(85)를 포함한다. 그리고 토션 바(84)와, 센서 샤프트(85)와, 스티어링 샤프트(2)의 입력축(2a) 및 출력축(2b)은 동축에 배치된다.

코일 쌍(제1 코일 쌍)(22A)은 동일 규격인 한 쌍의 코일(22Aa) 및 (22Ab)이 조합되어 코일 쌍을 구성하고 있고, 도 3에 나타내는 바와 같이 원통형상의 제1 요크(81A) 내에 배치된다. 마찬가지로, 코일 쌍(제2 코일 쌍)(22B)은 동일 규격인 한 쌍의 코일(22Ba) 및 (22Bb)이 조합되어 코일 쌍을 구성하고 있고, 도 3에 나타내는 바와 같이 원통형상의 제2 요크(81B) 내에 배치된다.

또 토오크 검출장치(30)는 제1 코일 쌍(22A) 및 제2 코일 쌍(22B)에 각각 대응되어 마련되고, 각 코일 쌍의 출력신호를 신호 처리하는 신호 처리 회로(신호 처리부)(59A) 및 (59B)를 구비한다. 신호 처리 회로(59A) 및 (59B)는 컨트롤러(15) 내에 마련되어 있다.

제1 코일 쌍(22A)에는 여자신호 생성부(60A)가 접속되고, 여자신호 생성부(60A)에 의해 제1 코일 쌍(22A)을 구성하는 코일(22Aa, 22Ab)에 여자전류가 공급된다. 또 제2 코일 쌍(22B)에는 여자신호 생성부(60B)가 접속되고, 여자신호 생성부(60B)에 의해 제2 코일 쌍(22B)을 구성하는 코일(22Ba, 22Bb)에 여자전류가 공급된다. 이와 같이 제1 코일 쌍(22A)과 제2 코일 쌍(22B)과는 각각 다른 여자신호 생성부로부터 여자전류가 공급된다.

여자신호 생성부(60A) 및 (60B), 각각 다른 여자 주파수의 교류전류를 생성한다. 여기서는, 여자신호 생성부(60A)의 여자 주파수(제1의 여자 주파수(f1))를 A[Hz], 여자신호 생성부(60B)의 여자 주파수(제2의 여자 주파수(f2))를 B[Hz]로 한다. 또 본 실시형태에서는 여자신호의 생성시에 클락 주파수를 카운트하는 것으로 클락신호를 분주하고, 상기 여자 주파수로 변환하는 수법을 사용한다.

즉, 토오크 검출장치(30)는 클락신호를 출력하는 CLK(62A, 62B)와, 클락 주파수를 카운트하는 카운터(63A, 63B)를 구비한다. 여기서 CLK(62A, 62B)로서는, 예를 들어 수정 발진기 등의 시판의 클락을 사용한다. 이러한 시판의 클락은 그 주파수 오차가 약 2% 정도로 정밀도가 높기 때문에 센서 시스템의 성능안정화에 큰 효과가 있다.

또한, 이 여자신호 생성부(60A, 60B), CLK(62A, 62B) 및 카운터(63A, 63B)로 발진회로(발진부)를 구성하고 있다.

제1 코일 쌍(22A)을 구성하는 코일(22Aa, 22Ab)의 한쪽의 단자는 각각 전기저항(61Aa, 61Ab)을 개재시켜 여자신호 생성부(60A)에 접속된다. 또 제1 코일 쌍(22A)을 구성하는 코일(22Aa, 22Ab)의 다른 쪽의 단자는 접지된다. 마찬가지로, 제2 코일 쌍(22B)을 구성하는 코일(22Ba, 22Bb)의 한쪽 단자는 각각 전기저항(61Ba, 61Bb)을 개재시켜 여자신호 생성부(60B)에 접속된다. 또 제2 코일 쌍(22B)을 구성하는 코일(22Ba, 22Bb)의 다른 쪽의 단자는 접지된다.

제1 코일 쌍(22A)의 출력신호는 제1 코일 쌍(22A)을 구성하는 코일(22Aa, 22Ab)의 단자전압이고, 제2 코일 쌍(22B)의 출력신호는 제2 코일 쌍(22B)을 구성하는 코일(22Ba, 22Bb)의 단자전압이다. 이들 출력신호는 각각 신호 처리 회로(59A, 59B)로 출력된다.

신호 처리 회로(59A)는, 차동 앰프(51A), 정류·평활 회로(52A), 로우 패스 필터(53A) 및 노이즈 제거 필터(54A)를 가진다. 또 신호 처리 회로(59B)는 차동 앰프(51B), 정류·평활 회로(52B), 로우 패스 필터(53B) 및 노이즈 제거 필터(54B)를 가진다. 또한, 로우 패스 필터(53A, 53B)는 각각 정류·평활 회로(52A, 52B)에 장착하여도 된다.

차동 앰프(51A)는 제1 코일 쌍(22A)을 구성하는 코일(22Aa, 22Ab)의 출력차, 즉, 코일(22Aa, 22Ab)의 단자전압의 차(단자전압차)를 증폭하여 출력한다. 정류·평활 회로(52A)는, 차동 앰프(51A)의 출력을 정류 및 평활하여 출력한다. 정류·평활 회로(52A)의 출력은 로우 패스 필터(53A) 및 노이즈 제거 필터(54A)를 통과하는 것으로 노이즈가 제거되고, 그 결과가 토오크 연산부(56)에 입력된다.

여기서 로우 패스 필터(53A)의 컷오프 주파수는 각 코일 쌍에 공급되는 여자전류의 여자 주파수의 차(여자 주파수차)보다도 작게 설정한다. 이에 따라, 당해 여자 주파수차에 상당하는 주파수의 통과를 저해한다. 게다가, 로우 패스 필터(53A)의 컷오프 주파수는 토오크 센서(20)가 검출하는 토오크 신호의 주파수 대역(토오크 신호 대역)에 있어서의 최대치보다도 크게 설정한다. 이에 따라, 당해 토오크 신호 대역은 로우 패스 필터(53A)를 통과한다.

그리고 신호 처리 회로(59B)는 신호 처리 회로(59A)와 동일 구성을 가지기 때문에, 여기서는 설명을 생략한다.

그런데 제1 여자 주파수(f1)와 제2 여자 주파수(f2)에 차이가 있을 경우, 제1 코일 쌍(22A)이 발생하는 자속과 제2 코일 쌍(22B)이 발생하는 자속이 간섭하고, 간섭성분의 리플이 토오크 신호에 중첩되어 버린다. 이 리플은 여자 주파수차(=|f1-f2|)가 커짐에 따라 작아지는 특성을 가지고 있어, 도 4에 나타내는 바와 같이 여자 주파수차가 3.5kHz 이상에서 거의 감쇠된다. 따라서, 여자 주파수차가 예를 들어 2kHz인 경우에는 토오크 신호에 간섭성분이 중첩되기 때문에, 센서 출력 파형은 도 5(a)에 나타내는 바와 같이 주기적으로 변동된 것으로 되는데, 여자 주파수차가 3.5kHz 이상인 경우의 센서 출력 파형은 도 5(b)에 나타내는 바와 같이 변동이 거의 없어진다.

그래서 본 실시형태에서는 제1 여자 주파수(f1)와 제2 여자 주파수(f2)와의 차이인 여자 주파수차를 3.5kHz 이상으로 설정한다.

본 실시형태에 있어서, 토오크 신호 대역은 80Hz 정도이다. 따라서, 로우 패스 필터(53A, 53B)의 컷오프 주파수를, 예를 들어 100Hz로 하면 3.5kHz 이상의 주파수의 통과는 로우 패스 필터(53A, 53B)에 의해 확실하게 저해된다.

이와 같이, 여자 주파수차를 토오크 신호 대역에 있어서의 최대치의 10배 이상인 3.5kHz 이상으로 설정하는 동시에, 로우 패스 필터(53A, 53B)의 컷오프 주파수를 토오크 신호 대역에 있어서의 최대치가 여자 주파수차와의 사이에 설정하므로, 자기 간섭에 기인하는 토오크 신호의 중첩성분을 효과적으로 저감할 수가 있고, 토오크 신호의 정밀도를 향상시킬 수 있다.

또 수정 발진기 등의 고정밀도인 시판의 클락을 사용하여 여자신호를 생성하므로, 여자 주파수를 안정시킬 수 있다. 제1 여자 주파수(f1)와 제2 여자 주파수(f2)가 그 어떠한 문제로 변동된 경우 서로 주파수가 접속되어 버리는 것이 상정된다. 그리고 이때 여자 주파수차가 상기의 3.5kHz를 밑돌게 되버리면, 토오크 신호에는 서서히 간섭성분이 중첩되고, 토오크 신호의 정밀도가 열화되어 버린다. 이에 대하여, 본 실시형태에서는 위에서 설명한 바와 같이 여자 주파수를 안정시킬 수 있기 때문에, 토오크 신호의 정밀도가 열화되어 버리는 것을 억제할 수 있다.

도 2로 돌아가서, 토오크 연산부(56)는 노이즈 제거 필터(54A) 및 노이즈 제거 필터(54B)의 출력(예를 들어, 평균치)에 근거하여 소정의 연산을 행하여 조타계에 발생하고 있는 조타 토오크를 구한다. 전동기 제어부(57)는, 토오크 연산부(56)의 연산결과에 근거하여, 운전자에 의한 조타 토오크를 경감시키는 조타 보조 토오크를 발생할 수 있는 구동전류를 전동모터(12)에 공급한다.

토오크 검출장치(30)는 제1 코일 쌍(22A) 및 신호 처리 회로(59A)에 의한 제1 토오크 검출계통과, 제2 코일 쌍(22B) 및 신호 처리 회로(59B)에 의한 제2 토오크 검출계통에 의해 여분으로 되어 있다. 도 1에 나타내는 전동파워 스티어링 장치에서는, 통상은 제1 토오크 검출계통 또는 제2 토오크 검출계통에서 검출한 조타 토오크에 근거하여 조타 보조 제어를 행하게 전동모터(12)를 제어한다. 한편, 제1 토오크 검출계통 또는 제2 토오크 검출계통에 문제가 생긴 경우에는 문제가 생겨 있지 않은 쪽의 계통으로 전환하여 조타 토오크의 검출을 계속하고, 조타 보조 제어를 계속한다.

또 조타 토오크를 검출하는 기능의 이상은 조타 보조 제어에 큰 영향을 주기 때문에, 컨트롤러(15)에 의한 조타 보조 제어의 실시 중은 정상적으로 당해 토오크 검출기능의 이상을 감시한다. 여기서는, 클락 감시부(65A, 65B)를 마련하여 여자신호를 생성하기 위한 CLK(62A, 62B)이 정상적으로 동작하고 있는지의 여부를 감시한다.

클락 감시부(65A, 65B)는 콘덴서(C)와 저항(R)을 사용하여 발진시키는 CR 발진기(66A, 66B)의 출력 펄스(CR 발진 펄스)를, CLK(62A, 62B)이 출력하는 클락신호를 사용하여 계수하고, 그 결과를 CR 펄스폭 기억부(펄스폭 기억부)(67A, 67B)에 기억된 초기치와 비교하는 것으로 클락 주파수가 정상인지의 여부를 판단한다. 상기 초기치는 미리 생산시에 초기의 편차를 포함하는 CR 발진기(66A, 66B)의 출력펄스를, CLK(62A, 62B)이 출력하는 클락신호를 사용하여 계수하고, CR 펄스폭 기억부(67A, 67B)에 기억해 둔다.

도 6은, 클락 감시부(65A)의 구성을 나타내는 블럭도이다. 그리고 클락 감시부(65B)의 구성은 클락 감시부(65A)의 구성과 동일하기 때문에, 여기서는 설명을 생략한다.

클락 감시부(65A)는 CR 발진 펄스를 클락으로 계수하는 카운터(65Aa)와, 카운터(65Aa)로 계수한 펄스 계수치와 CR 펄스폭 기억부(67A)에 기억된 CR 발진기(66A)의 펄스 계수치를 비교하는 비교 회로(6Ab, 65Ac)와, 비교 회로(65Ab, 65Ac)의 출력이 입력되는 OR 회로(65Ad)를 구비한다.

이러한 구성에 의하여, OR 회로(65Ad)의 출력신호는, 카운터(65Aa)로 계수한 펄스 계수치와 CR 펄스폭 기억부(67A)에 기억된 CR 발진기(66A)의 펄스 계수치가 동등할 때에 클락 주파수가 정상인 것을 나타내는 "0"이 된다. 그리고 카운터(6Aa)로 계수한 펄스 계수치와 CR 펄스폭 기억부(67A)에 기억된 CR 발진기(66A)의 펄스 계수치가 다를 때에, 클락 주파수가 이상인 것을 나타내는 "1"이 된다.

일반적으로, 클락 주파수의 정밀도를 감시하기 위해서는 감시용의 클락을 따로 마련하고, 양자의 차이로부터 클락 주파수의 올바름을 감시하는 수법이 사용된다. 그런데 이 수법을 사용한 경우, CLK(62A)와 같이 미리 정밀도가 높은 클락을 사용한 센서 시스템에서는 그 클락 주파수의 정밀도를 감시하기 위하여, 마찬가지로 정밀도가 높은 클락을 감시용의 클락으로서 준비하지 않으면 안 되어서, 코스트가 늘어난다.

이에 대해, 본 실시형태에서는 염가인 CR 발진기(66A)와의 조합으로 고정밀도인 CLK(62A)의 클락 주파수의 감시가 가능하다. 그 때문에 감시용으로서 고가인 클락을 따로 마련할 필요가 없어지고, 그만큼의 코스트를 삭감할 수 있다.

또 시판의 저항은, 고정밀도 물품이면 오차는 1% 정도이나, 시판의 콘덴서는 고정밀도의 물품을 사용하여도 오차가 5% 정도 있다. 그 때문에 이러한 오차를 포함하는 것에 의한 CR 발진기의 편차를 감안하면, CR 발진기의 출력 펄스와 클락신호와의 단순한 비교로는 약 2% 이하 등의 고정밀도인 감시는 행할 수 없다.

이에 대해 본 실시형태에서는 편차를 포함하는 CR 발진기의 출력 펄스를, 상시 클락으로 계수하고, 생산시에 같은 방법으로 미리 계수해둔 값(초기치)과 비교하는 것으로 클락 주파수를 감시한다. 이에 따라, CR의 온도특성분의 변화를 고려한 부분까지 감시 정밀도가 올라가게 된다. 즉, 감시 정밀도는 3% 정도까지 향상시킬 수 있다. 또한, 현실적으로는 2배의 6% 정도가 허용되면 된다고 생각할 수 있다.

또 클락 감시부(65A)는 클락 주파수의 감시 기능이 정상적으로 동작하고 있는지의 여부를 진단하기 위한 초기 진단기능을 가진다. 이 초기 진단은 전원이 투입된 직후(또는 이그니션 스위치(18)를 온 한 직후), 컨트롤러(15) 측이 조타 보조 제어를 개시하기 전에 작동한다. 그리고 초기 진단 중은 초기 진단중인 플래그를 세우는 등에 의하여 컨트롤러(15)가 토오크 센서신호를 사용할 수 없게 한다(조타 보조 제어를 실시할 수 없게 한다).

클락 감시부(65A)는, 초기 진단부로서 카운터(65Aa)의 클락 입력 단자의 전단에 스위치(SW1) 및 (SW2)를 구비한다. 이들 스위치(SW1) 및 (SW2)는 신호 선택 지령에 따라 어느 한쪽이 온되도록 구성되어 있고, 통상의 클락 주파수 감시상태(정상진단모드)에서는 스위치(SW1)가 온, 초기 진단모드에서는 스위치(SW2)가 온되는 것으로 한다.

즉, 정상진단모드에서는 카운터(65Aa)로 사용하는 클락으로서 CLK(62A, 62B)가 출력하는 클락 펄스가 입력된다. 그리고 토오크 검출장치(30)에 의한 토오크 검출기능이 작동하기 전(특히 발진회로가 작동하기 전)의 초기 진단모드에서는 카운터(65Aa)에서 사용하는 클락으로서 CLK(62A, 62B)가 출력하는 클락 펄스 대신에 카운터(63A)가 출력하는 카운터 펄스가 입력된다.

이와 같이, 초기 진단모드에서는 일부로 이상인 신호를 사용하여 CR 발진기(66A)의 펄스 계수치를 구한다. 그리고 이 이상신호입력 시에 OR 회로(65Ad)의 출력신호가 "1"이 되는 것을 확인하는 것으로 클락 주파수의 감시기능이 정상적으로 동작하고 있는 것을 확인한다.

또 이 초기 진단모드에서는 진단용의 신호로서 정상신호와 이상신호를 번갈아 입력하도록 하여도 된다. 정상신호라는 것은 CLK(62A, 62B)가 출력하는 이상적인 클락 펄스이다. 이상신호라는 것은, 카운터(63A)가 출력하는 카운터 펄스이다. 또한, 초기 진단모드에 있어서, 정상신호, 이상신호 뒤에 다시 정상신호를 입력하도록 하여도 된다.

이 경우, 정상신호의 입력 시에 OR 회로(65Ad)의 출력신호가 "0"이 되고, 이상신호의 입력시에 OR 회로(65Ad)의 출력신호가 "1"이 되는 것을 확인하는 것으로, 클락 주파수의 감시기능이 정상적으로 동작하고 있는 것을 확인한다. 이에 따라, 초기 진단기능이 정상적으로 동작하고 있는지를 확인할 수 있다. 또 진단용의 신호가 정상적으로 입력되고 있는지도 확인할 수 있다.

이상과 같이, 여자 주파수 그 자체의 감시기능을 염가로 실현·부가함으로써, 보다 신뢰성이 높은 여분형 토오크 센서 시스템을 실현할 수 있다.

( 실시예 1)

다음에, 실시예에 의해 제1의 실시형태의 효과를 설명한다.

여기서는, 제1 여자 주파수(f1)와 제2 여자 주파수(f2)와의 차이인 여자 주파수차를 4.5kHz 이상으로 설정하였다.

제1 여자 주파수(f1) 및 제2 여자 주파수(f2)가, 각각 6%씩 서로 근접한 측으로 변동한 경우를 상정하고, 그때의 여자 주파수차의 변화를 조사하였다. 그 결과를 표 1에 나타낸다. 그리고 표 1에 있어서, 수치의 단위는 [kHz]이다.

여자 주파수차	제1 여자 주파수 f1		제2 여자 주파수 f2		±6% 변동 후의 여자 주파수차
	설정	-6% 시	설정	-6% 시
2	8	7.52	6	6.36	1.16
3	9	8.46			2.10
4	10	9.40			3.04
5	11	10.34			3.98
6	12	11.28			4.92

이 표 1에서는 제1 여자 주파수(f1)가 8kHz, 9kHz, 10kHz, 11kHz, 12khz, 제2 여자 주파수(f2)가 6kHz로 설정되어 있는 경우에, 제1 여자 주파수(f1)가 -6%, 제2 여자 주파수(f2)가 +6% 변동하였을 때(여자 주파수가 ±6% 변동하였을 때)의 여자 주파수차의 변화를 나타내고 있다.

표 1을 참조하면, 여자 주파수차를 4kHz(f1=10kHz, f2=6kHz)로 설정하고 있어도 ±6% 변동시에는 여자 주파수차는 3.04kHz까지 줄어들어 버리는 것을 알 수 있다. 또 여자 주파수차를 5kHz(f1=11kHz, f2=6kHz)로 설정하면 ±6% 변동시의 여자 주파수차는 3.98kHz로 억제된다. 나아가, 여자 주파수차를 6kHz(f1=12kHz, f2=6kHz)로 설정하면 ±6% 변동시의 여자 주파수차는 4.92kHz로 억제된다.

즉, 미리 설정된 여자 주파수차와 ±6% 변동시의 여자 주파수차와의 관계는 도 7에 나타내는 바와 같게 된다.

위에서 설명한 바와 같이, 토오크 신호의 중첩성분을 감쇠시키기 위해서는 여자 주파수차는 3.5kHz 이상으로 안정시킬 필요가 있다. 그 때문에 ±6% 변동시에 여자 주파수차가 3.5kHz를 밑돌지 않도록 하기 위해서는 도 7에서도 분명한 바와 같이, 미리 여자 주파수차를 4.5kHz 이상으로 설정하면 된다.

이와 같이, 여자 주파수차를 4.5kHz 이상으로 설정하는 것으로 클락 주파수의 변동을 최소 6%까지 허용할 수 있다. 이에 따라, 토오크 신호의 중첩 성분을 안정적으로 감쇠시킬 수가 있고, 토오크 신호의 정밀도의 열화를 억제할 수 있다.

( 실시예 2)

다음에, 다른 실시예에 의해 제1의 실시형태의 효과를 설명한다.

여기서는, 제1 여자 주파수(f1)와 제2 여자 주파수(f2)와의 차이인 여자 주파수차를 5.22kHz 이상으로 설정하였다.

제1 여자 주파수(f1) 및 제2 여자 주파수(f2)가, 각각 10%씩 서로 접근하는 측으로 변동된 경우를 상정하고, 그때의 여자 주파수차의 변화를 조사하였다. 그 결과를 표 2에 나타낸다. 그리고 표 2에 있어서, 수치의 단위는 [kHz]이다.

여자 주파수차	제1 여자 주파수 f1		제2 여자 주파수 f2		±10% 변동 후의 여자 주파수차
	설정	-10% 시	설정	-10% 시
2	8	7.2	6	6.60	0.6
3	9	8.10			1.5
4	10	9.00			2.4
5	11	9.90			3.3
6	12	10.8			4.2

이 표 2에서는, 제1 여자 주파수(f1)가 8kHz, 9kHz, 10kHz, 11kHz, 12kHz, 제2 여자 주파수(f2)가 6kHz로 설정되어 있는 경우에, 제1 여자 주파수(f1)가 -10%, 제2 여자 주파수(f2)가 +10% 변동했을 때(여자 주파수가 ±10% 변동했을 때)의 여자 주파수의 변화를 나타내고 있다.

표 2를 참조하면, 여자 주파수차를 4kHz(f1=10kHz, f2=6kHz)로 설정하고 있어도 ±10% 변동시에는 여자 주파수차는 2.4kHz까지 줄어들어 버리는 것을 알 수 있다. 또 여자 주파수차를 5kHz(f1=11kHz, f2=6kHz)로 설정하고 있어도 ±10% 변동시에는 여자 주파수차는 3.3kHz까지 줄어들어 버린다. 그리고 여자 주파수차를 6kHz(f1=12kHz, f2=6kHz)로 설정하면 ±10% 변동시의 여자 주파수차는 4.2kHz로 억제된다.

즉, 미리 설정된 여자 주파수차 ±10% 변동시의 여자 주파수차와의 관계는 도 8에 나타내는 바와 같게 된다.

앞에서 설명한 바와 같이, 토오크 신호의 중첩성분을 감쇠시키기 위해서는 여자 주파수차는 3.5kHz 이상에서 안정시킬 필요가 있다. 그 때문에, ±10% 변동시에 여자 주파수차가 3.5kHz를 밑돌지 않도록 하기 위해서는 도 8로부터도 명백한 바와 같이, 미리 여자 주파수차를 5.22kHz 이상으로 설정하면 된다.

이와 같이, 여자 주파수차를 5.22kHz 이상으로 설정하는 것으로, 클락 주파수의 변동을 최저 10%까지 허용할 수 있다. 즉, 비교적 큰 편차를 허용할 수 있기 때문에, CR 발진기(66A, 66B)의 정밀도의 완화가 가능해져 부품 단가를 낮출 수 있다. 그리고 이에 따라, 토오크 신호의 중첩성분을 안정되게 감쇠시킬 수 있어 토오크 신호의 정밀도의 열화를 억제할 수 있다.

(제2의 실시형태)

다음에 본 발명의 제2의 실시형태 대해 설명한다.

이 제2의 실시형태는 위에서 설명한 제1의 실시형태에 있어서, 토오크 검출장치(30)의 구성이 다른 것이다.

도 9는, 토오크 검출장치(30)의 구성을 나타내는 블럭도이다. 이 도 9에서는, 토오크 센서(20)를 구성하는 코일 쌍의 출력신호에 대해 신호 처리를 행하여 토오크 검출신호를 출력하는 신호 처리 회로(신호 처리부)(140)와, 당해 신호 처리 회로(140)의 각 블럭에 있어서의 이상을 감시하는 감시부를 구비하는 진단장치(160)를 나타내고 있다. 여기서는, 설명을 단순화하기 위해 제1 토오크 검출계통과 제2 토오크 검출계통 중, 한쪽의 토오크 검출계통만의 신호 처리 회로(140)와 진단장치(160)를 나타낸다.

신호 처리 회로(140)는 주로 클락부, 여자부, 센서부, 신호 처리부 및 통신 출력부로 구성되어 있다.

클락부는 예를 들어 시판의 클락(수정 발진기 등)으로 구성되는 CLK(141)를 구비한다. 또 클락부는 CLK(141)로부터 출력되는 클락신호와, SEL(142)에서 선택된 지정 주파수(A[Hz] 또는 B[Hz])를 기초로, 상기 클락신호를 분주하여 상기 지정 주파수(여자하는 주파수)로 변환하는 카운터(143)를 구비한다. 카운터(143)가 출력한 여자 펄스는 여자부를 구성하는 여자 파형 생성부(144)에 입력된다.

여자 파형 생성부(144)는 카운터(143)로부터 입력된 여자 펄스에 근거하여, A[Hz]와 B[Hz] 중 선택된 주파수의 여자신호를 생성하여 센서부로 출력한다. 여기서 생성된 여자신호는 센서부를 구성하는 메인 브릿지 회로(브릿지 MAIN)(145)와 서브 브릿지 회로(브릿지 SUB)(149)로 공급된다.

메인 브릿지 회로(145)는 제1 코일과 제2 코일로 이루어진 코일 쌍을 구비하고, 상기 코일 쌍에 여자신호가 공급되면, 메인 차동 증폭기(146)는 제1 코일과 제2 코일과의 단자 전압의 차(단자 전압차)를 증폭하여 출력한다. 이 출력신호는 메인 정류·평활 회로(147)에 입력되고, 메인 정류·평활 회로(147)는 이것을 정류 및 평활하여 출력한다. 로우 패스 필터(LPF)(148)는 평활화된 출력으로부터 노이즈를 제거하고, 신호 처리부를 구성하는 토오크 연산 회로(153)로 출력한다. 또한, 서브 브릿지 회로(149), 서브 차동 증폭기(150), 서브 정류·평활 회로(151) 및 LPF(152) 동작은 메인 브릿지 회로(145) 내지 LPF(148)까지의 동작과 같기 때문에, 여기서는 설명을 생략한다.

토오크 연산 회로(153)는 멀티플렉서(MUX)와 AD 컨버터(ADC)를 구비하고 있고, LPF(148) 및 (152)로부터 출력된 신호(MAIN 토오크치, SUB 토오크치)에 근거하여 토오크 검출신호를 구하고, 이것을 통신 출력부를 구성하는 통신 출력 회로(154)로 출력한다. 통신 출력 회로(154)는, 토오크 연산 회로(153)에서 구한 토오크 검출신호를 컨트롤러(ECU)(15)로 출력한다.

또 진단장치(160)의 감시부는 여자 펄스를 감시하는 여자 펄스 감시부(161)와, 여자신호의 파형(주파수, DUTY, 형상, 오프셋, 축소, 과대 발진 등)을 감시하는 여자신호 감시부(162)와, 여자신호의 위상을 감시하는 위상 감시부(163)와, 차동 증폭기(150)가 출력하는 신호의 진폭을 감시하는 차동 진폭 감시부(164)와, 토오크 연산 회로(153)의 MUX와 ADC의 이상을 감시하는 MUX/ADC 감시부(165)와, 토오크 연산 회로(153)가 출력하는 토오크 검출신호를 감시하는 토오크 신호 감시부(166)와, 통신 출력부(154)의 이상을 감시하는 통신 감시부(167)를 구비한다. 그리고 조타 보조 제어의 실시중에는 이들의 감시부에서 정상적으로 각종 감시처리가 행해지고, 어떤 이상이 검출되면 즉시 이것이 ECU(15)에 전달된다.

게다가, 진단장치(160)는 상기 각 감시부 그 자체를 진단하기 위한 초기 진단부(168)를 구비한다. 이 초기 진단부(168)는 전원이 투입된 직후(또는 이그니션 스위치(18)를 온 한 직후), ECU(15) 측이 조타 보조 제어를 개시하기 전에 작동하고, 각 감시부 그 자체가 정상적으로 작동하고 있는지의 여부를 초기 진단한다. 이 초기 진단은, 각 감시부를 순차 진단대상으로서 실행한다. 또 초기 진단 중은 초기 진단 플래그를 세우는 등으로, ECU(15)가 토오크 센서 신호를 사용할 수 없게 한다(조타 보조 제어를 실시할 수 없게 한다).

초기 진단부(168)는 초기 진단을 개시하면 초기 진단용의 신호로서 정상신호와 이상신호를 진단대상인 감시부에 대해 번갈아 입력하고, 당해 감시부가 정상적으로 작동하고 있음을 확인한다. 여기서 정상신호라는 것은 당해 신호를 감시대상 신호로 하였을 때 정상적으로 기능하고 있는 감시블럭에 의한 진단 결과가 「정상」이 되는(정상 진단되는) 신호이고, 이상신호라는 것은 당해 신호를 감시대상 신호로 하였을 때 정상적으로 기능하고 있는 감시블럭에 의한 진단결과가 「이상」이 되는(이상 진단되는) 신호이다.

통상의 감시상태(정상 진단모드)에서는 도 10에 나타내는 바와 같이 스위치(SW1)를 온하여 통상의 감시대상 신호(통상신호)를 감시블럭에 입력하고, 당해 통상신호를 진단한다.

한편, 초기 진단 시에는 전환신호에 의해 각 스위치(SW1) 내지 (SW3)의 온 오프를 전환하는 것으로, 감시블럭에 초기 진단용의 신호를 입력한다. 본 실시형태에서는, 초기 진단용의 신호로서, 정상신호 → 이상신호 → 정상신호를 순차 입력하는 것으로 한다. 정상신호를 입력하는 경우에는 스위치(SW2)를 온 하고, 이상신호를 입력하는 경우에는 스위치(SW3)를 온 한다.

감시블럭의 출력은 정상 진단 시에 "0", 이상 진단 시에 "1"이 되고, 이 감시블럭의 출력은 AND 회로에 입력된다. AND 회로는, 감시블럭의 출력과 플래그 마스크(Mask)와의 AND를 취하고, 이것을 감시부의 최종적인 출력신호로서 출력한다. 여기서 플래그 마스크(Mask)는 진단대상으로 하는 감시부를 선정하기 위한 것이고, 정상 진단모드에서는 모든 감시블럭의 Mask는 "OFF(1)"가 된다. 그리고 초기 진단모드에서는 진단대상으로 하는 감시블럭의 Mask만이 "OFF(1)"가 되고, 그 이외의 진단대상으로 하지 않는 감시블럭의 Mask는 "ON(0)"이 된다.

도 11은, 초기 진단부(168)가 실행하는 초기 진단 처리절차를 나타내는 플로 차트다. 이 초기 진단 처리는, 위에서 설명한 바와 같이, 전원이 투입된 직후, ECU(15)에 의한 조타 보조 제어에 앞서 실행된다.

먼저, 스텝 S1에서 초기 진단부(168)는 초기 진단대상의 감시블럭의 플래그 마스크만 "OFF(1)"하고, 다른 감시블럭의 플래그 마스크를 "ON(0)"한다. 이와 같이, 대상 감시블럭의 플래그 마스크만을 "OFF(1)"하는 것으로 다른 감시부의 출력(도 10의 AND 출력)을 감시블럭의 출력에 관계없이 "0"으로 할(감시블럭의 감시기능을 무효로 할) 수 있다. 또한, 플래그 마스크를 필요로 하는 감시블럭은 여자 펄스 감시부(161), 여자신호 감시부(162), 위상 감시부(163), 차동 진폭 감시부(164), 및 토오크 신호 감시부(166)의 감시블럭으로 한다.

다음에 스텝 S2에서, 초기 진단부(168)는 초기 진단대상의 감시블럭에 초기 진단용의 정상신호를 입력(도 10의 스위치(SW2)를 온)하는 것으로 초기 진단 정상상태로 하고, 스텝 S3으로 이행한다.

스텝 S3에서는, 초기 진단부(168)는 초기 진단 정상상태가 안정될 때까지 대기하고 나서 모든 감시부의 출력을 확인하고, 모든 출력이 "0"이고, 이상 발생하고 있지 않음을 확인할 수 있는지의 여부를 판정한다. 이때 이상이 발생하고 있음을 확인한 경우에는 그 감시부의 감시기능에 이상이 있다고 판단하여 스텝 S4로 이행하고, 소정의 이상 시 처리(통신 출력 회로(154)에 의한 이상의 통지 등)를 행하고 나서 초기 진단 처리를 종료한다.

한편, 상기 스텝 S3에서 이상이 발생하고 있지 않음을 확인할 수 있은 경우에는 스텝 S5로 이행하고, 초기 진단부(168)는 초기 진단대상의 감시블럭에 초기 진단용의 이상신호를 입력(도 10의 스위치(SW3)를 온)하는 것으로 초기 진단 이상상태로 전환한다.

다음에 스텝 S6에서는, 초기 진단부(168)는 초기 진단 이상상태가 안정될 때까지 대기하고 나서 모든 감시부의 출력을 확인하고, 진단대상의 감시부 만의 출력이 "1"이고, 이상이 발생하고 있음을 확인할 수 있었는지의 여부를 판정한다. 이때 이상이 발생하고 있음을 확인할 수 없는 경우에는 그 감시부의 감시기능에 이상이 있다고 판단하여 상기 스텝 S4로 이행한다.

한편, 상기 스텝 S6에서 이상이 발생하고 있음을 확인할 수 있은 경우에는 스텝 S7로 이행하고, 초기 진단부(168)는 초기 진단대상의 감시블럭에 초기 진단용의 정상신호를 입력(도 10의 스위치(SW2)를 온)하는 것으로 초기 진단 정상상태로 전환한다.

다음에 스텝 S8에서는, 초기 진단부(168)는 초기 진단 정상상태가 안정될 때까지 대기하고 나서 모든 감시부의 출력을 확인하여 모든 출력이 "0"이고, 이상이 발생하고 있지 않음을 확인할 수 있었는지의 여부를 판정한다. 그리고 이상이 발생하고 있음을 확인한 경우에는 그 감시부의 감시기능에 이상이 있다고 판단하여 상기 스텝 S4로 이행한다. 한편, 상기 스텝 S8에서 이상이 발생하고 있지 않음을 확인할 수 있은 경우에는 스텝 S9로 이행한다.

스텝 S9에서는, 초기 진단부(168)는 모든 감시부의 초기 진단이 종료되었는지의 여부를 판정하고, 초기 진단을 실행하고 있지 않는 감시부가 존재하는 경우에는 초기 진단대상을 전환하게 상기 스텝 S1로 이행하고, 모든 감시부의 초기 진단이 종료되어 있는 경우에는 그대로 초기 진단 처리를 종료한다.

이와 같이, 감시부 자체를 진단하는 초기 진단기능을 구비하기 때문에 감시부의 감시기능의 신뢰성을 향상시킬 수 있다. 즉, 신호 처리 회로(140)에 이상이 발생하고 있음에도 불구하고 감시부에서 그 이상을 검지할 수 없거나, 신호 처리 회로(140)가 정상임에도 불구하고 감시부에서 이상이 발생하고 있다고 오검지되어 버리는 것을 방지할 수 있다. 따라서, 감시부의 오검지에 따른 문제 발생을 방지할 수 있다.

(여자신호 감시부(162)의 초기 진단)

다음에 여자신호 감시부(162)의 초기 진단 방법에 대해 상세히 설명한다.

도 12는 여자신호 감시부(162)의 구성을 나타내는 도면이다. 여기서는 도 10에 있어서의 감시블럭과 AND 회로에 대응하는 부분에 대해 나타내고 있다.

여자신호 감시부(162)는 여자신호의 파형을 감시하는 것이고, 정상 진단모드에서는 여자 파형 생성부(144)가 출력하는 여자신호가 정상신호로서 입력 단자(162a)에 입력된다. 또 초기 진단 정상상태에서는, 이상(理想) 파형을 가지는 여자신호가 초기 진단용의 정상신호로서 입력 단자(162a)에 입력된다. 그리고 초기 진단 이상(異常)상태에서는 상기 정상신호와는 주파수가 다른 여자신호(예를 들어 1/2 주파수)가 초기 진단용의 이상신호로서 입력 단자(162a)에 입력된다.

도 13은 초기 진단용의 신호 파형을 나타내는 도면이고, (a)는 정상신호, (b)는 이상신호를 나타내고 있다. 이 여자신호 감시부(62)에서는 감시대상 신호가 임계치 V1 이상이 되고 나서 임계치 V2 이하가 될 때까지의 기간 T1과, 임계치 V2 이하가 되고 나서 임계치 V1 이상이 될 때까지의 기간 T2를 각각 카운트하고, 이들을 정상치와 비교하는 것으로서 진단한다. 여기서는, 예를 들어 임계치 V1을 4.25V, 임계치 V2를 0.75V로 한다.

즉, 도 13에 나타내는 바와 같이 입력 단자(162a)에 입력된 신호는 비교기(162b) 및 (162c)에 입력된다. 비교기(162b)는 입력신호와 임계치 V1을 비교하여 입력신호가 임계치 V1 이상이 될 때에 H 레벨이 되는 신호를 출력한다. 또 비교기(162c)는 입력신호와 임계치 V2와 비교하여 입력신호가 임계치 V2 이하가 될 때에 H 레벨이 되는 신호를 출력한다. 비교기(162b, 162c)의 출력신호는 각각 카운터 회로(162d, 162e)에 입력된다.

카운터 회로(162d)는 비교기(162b, 162c)의 출력신호를 기초로 입력신호가 임계치 V1 이상이 되고 나서 임계치 V2 이하가 될 때까지의 기간 T1을 카운트하여, 그 결과를 비교 회로(162f)로 출력한다. 또 카운터 회로(162e)는 비교기(162b, 162c)의 출력신호를 기초로 입력신호가 임계치 V2 이하가 되고 나서 임계치 V1 이상이 될 때까지의 기간 T2를 카운트하여 그 결과를 비교 회로(162g)에 출력한다.

비교 회로(162f)는 기간 T1과 정상치 TO를 비교하여 카운트 한 기간 T1이 정상치 TO와는 다를 경우에 "1"이 되는 신호를 출력한다. 마찬가지로 비교 회로(162g)는 기간 T2와 정상치 TO를 비교하여 카운트 한 기간 T2가 정상치 TO와는 다를 경우에 "1"이 되는 신호를 출력한다. 비교 회로(162f, 162g)의 출력신호는 OR 회로(162h)에 입력된다. OR 회로(162h)의 출력은 래치 회로(162i)에서 래치되고, 판정 타이밍 생성부(162j)에 의해 지정된 타이밍으로 AND 회로(162k)에 입력된다.

이러한 구성에 의하여 위에서 설명한 도 11의 초기 진단 처리가 실행되고, 여자신호 감시부(162)의 AND 회로(162k)에 플래그 마스크=OFF(1)가 입력되면 먼저 입력 단자(162a)로부터 도 13(a)에 나타내는 정상신호가 입력된다. 이때 감시블럭이 정상적으로 기능하고 있는 경우에는 임계치 V1 이상이 되고 나서 임계치 V2 이하가 될 때까지의 기간 T1과, 임계치 V2 이하가 되고 나서 임계치 V1 이상 될 때까지의 기간 T2와는 각각 정상치 TO와 동등하게 된다. 따라서, 래치 회로(162i)의 출력은 "0"이 되고, AND 회로(162k)의 출력도 "0"이 된다.

한편, 감시블럭이 정상적으로 기능하고 있지 않는 경우에는 임계치 V1 이상이 되고 나서 임계치 V2 이하가 될 때까지의 기간 T1과, 임계치 V2 이하가 되고 나서 임계치 V1 이상이 될 때까지의 기간 T2는 정상치 TO와는 다르다. 따라서, 래치 회로(162i)의 출력은 "1"이 되고, AND 회로(162k) 출력도 "1"이 되어 버린다.

이와 같이, 처음에 초기 진단 정상상태에서의 진단을 행하고, 정상신호를 입력했을 때에 바르게 정상진단 되는지(AND 회로(162k)의 출력이 "0"이 되는지)를 확인한다. 그때, AND 회로(162k)의 출력이 "0"이 아닌 경우에는 여자신호 감시부(162)가 정상적으로 기능하고 있지 않다고 판단한다.

이 정상신호 입력시에 AND 회로(162k)의 출력이 "0"이고, 여자신호 감시부(162)가 정상적으로 기능하고 있다고 판단되면 다음에 초기 진단 이상상태에서 진단한다. 이 경우에는, 입력 단자(162a)로부터 도 13(b)에 나타내는 이상신호가 입력된다. 이때, 감시블럭이 정상적으로 기능하고 있는 경우에는 임계치 V1 이상이 되고 나서 임계치 V2 이하가 될 때까지의 기간 T1과, 임계치 V2 이하가 되고 나서 임계치 V1 이상이 될 때까지의 기간 T2는 각각 정상치 TO와는 다른 값이 된다. 따라서, 래치 회로(162i)의 출력은 "1"이 되고, AND 회로(162k)의 출력도 "1"이 된다.

한편, 감시블럭이 정상적으로 기능하고 있지 않는 경우에는 임계치 V1 이상이 되고 나서 임계치 V2 이하가 될 때까지의 기간 T1과, 임계치 V2 이하가 되고 나서 임계치 V1 이상이 될 때까지의 기간 T2와는 정상치와 동등하게 되는 경우가 있다. 그 경우, 래치 회로(162i)의 출력은 "0"이 되고, AND 회로(162k)의 출력도 "0"이 되어 버린다.

이와 같이, 초기 진단 정상상태에서의 진단에 이어서 초기 진단 이상상태에서의 진단을 행하고, 이상신호를 입력했을 때에 바르게 이상 진단되는지(AND 회로(162k)의 출력이 "1"이 되는지)를 확인한다. 그때, AND 회로(162k)의 출력이 "1"이 아닌 경우에, 여자신호 감시부(162)가 정상적으로 기능하고 있지 않다고 판단한다.

그리고 이 이상신호 입력시에 AND 회로(162k)의 출력이 "1"이고, 여자신호 감시부(162)가 정상적으로 기능하고 있다고 판단되면 다시 초기 진단 정상상태에서 진단한다. 즉, 입력 단자(162a)로부터 다시 도 13(a)에 나타내는 정상신호를 입력하고, 바르게 정상 진단되는지(AND 회로(162k)의 출력이 "0"이 되는지)를 확인한다. 이때, 초기 진단용 신호의 입력 전환이 정상적으로 실행되고 있어 여자신호 감시부(162)가 정상적으로 기능하고 있으면, 바르게 정상 진단되는데, 초기 진단용 신호의 입력 전환이 정상적으로 실행되고 있지 않으면 여자신호 감시부(162)가 정상적으로 기능하고 있어도 정상진단되지 않는다. 따라서, 정상신호, 이상신호 뒤에, 다시 정상신호를 입력하여 초기 진단하는 것으로 초기 진단 기능이 정상적으로 작동하고 있는지를 확인할 수 있다.

이상과 같이, 여자신호 감시방법으로서 감시대상 신호의 최대치보다도 작은 임계치 V1과, 감시대상 신호의 최소치보다도 큰 임계치 V2(<V1)를 준비하고, 임계치 V1 이상이 되고 나서 임계치 V2 이하가 될 때까지의 기간 T1과, 임계치 V2 이하가 되고 나서 임계치 V1 이상이 될 때까지의 기간 T2가 각각 정상치와 동등한지의 여부를 판정하는 방법을 사용한다. 그리고 초기 진단용의 이상신호로서는 정상신호와는 주파수가 다른 신호를 사용한다. 이와 같이, 이상신호로서 정상신호와는 주파수가 다른 신호를 사용하는 것으로 이상신호를 감시대상 신호로 한 경우의 상기 기간 T1 및 T2를 정상치와는 다른 값으로 할 수 있다. 따라서, 이와 같은 신호를 사용하는 것으로 여자신호 감시부(162)가 정상적으로 기능하고 있는지의 여부를 적절하게 판별할 수 있다.

또 초기 진단용의 이상신호는, 여자 펄스 생성기능의 1/2 주파수 출력기능을 사용하여 생성할 수 있다. 이와 같이, 비교적 간이하게 적절한 이상신호를 생성할 수 있다.

(위상 감시부(163)의 초기 진단)

다음에, 위상 감시부(163)의 초기 진단 방법에 대해 상세히 설명한다.

도 14는, 위상 감시부(163)의 구성을 나타내는 도면이다. 여기서는 도 10에 있어서의 감시블럭에 대응하는 부분에 대해서만 나타내고 있다.

이 위상 감시부(163)에서는, 정상 진단모드에서는 토오크 검출신호와 여자신호와의 위상의 어긋남을 감시한다. 코일식의 토오크 센서로는 특히 코일 센서부에 이상이 발생한 경우, 토오크 검출신호가 여자신호에 대하여 위상이동(移相)하는 경우가 있다. 그래서 여자신호와 토오크 검출신호와의 위상이 어긋나며, 또한 토오크 검출신호에 어느 일정 이상의 진폭이 발생하고 있을 때 토오크 검출신호에 이상이 발생하고 있다고 판단한다.

즉, 도 14에 나타내는 바와 같이 상기 감시블럭은 3개의 비교기(163a) 내지 (163c)와, 비교기(163a) 내지 (163c)의 출력이 입력되는 AND 회로(163d)를 구비한다. 비교기(163a)는 입력 단자(163e)로부터 입력되는 여자신호와 임계치 V3를 비교하여 여자신호가 임계치 V3 이상이 될 때에 H 레벨이 되는 신호를 출력한다. 또 비교기(163b)는 입력 단자(163e)로부터 입력되는 여자신호와 임계치 V4를 비교하여 여자신호가 임계치 V4 이하가 될 때에 H 레벨이 되는 신호를 출력한다.

게다가, 비교기(163c)는 감시대상 신호와 임계치 V3를 비교하고, 감시대상 신호가 임계치 V3 이하가 될 때에 H 레벨이 되는 신호를 출력한다. 정상 진단모드에서는 감시대상 신호로서 토오크 검출신호를 비교기(163c)에 입력한다(스위치(SW4)를 온). 또 초기 진단 정상상태에서는 초기 진단용의 정상신호가 감시대상 신호가 되고, 당해 정상신호로서 여자신호를 비교기(163c)에 입력한다(스위치(SW5)을 온). 그리고 초기 진단 이상상태에서는 초기 진단용의 이상신호가 감시대상 신호가 되고, 상기 이상신호로서 여자신호를, 위상이동 회로(163f)를 개재하여 위상이동 시킨 신호를 비교기(163c)에 입력한다(스위치(SW6)를 온). 위상이동 회로(163f)는 여자신호의 위상을 90도 늦추는 회로이고, 예를 들어 오피 앰프(operating amplifier)로 구성한다.

또한, 임계치 V3 및 V4는 각각 여자신호의 진폭의 최소치에서 최대치까지의 사이에서 설정하고, V3<V4로 한다. 여기서는, 예를 들어 임계치 V3를 1.75V, 임계치 V4를 2.75V로 한다.

게다가, 여기서는 정상신호(여자신호)와 이상신호와의 위상차를 90도로 하는 경우에 대해 설명하는데, 위상차 90도 이외여도 된다.

또 AND 회로(163d)의 출력은 H 레벨이 되는 기간이 카운트되고, 이것이 정상치와 비교된다. 그리고 H 레벨이 되는 기간이 정상치 이상일 때, 토오크 검출신호에 이상이 발생하고 있는 것을 나타내는 "1"이 되는 신호가 도 10의 AND 회로에 상당하는 회로에 입력된다.

이러한 구성에 의하여, 정상 진단모드에서는 스위치(SW4)가 온 하고, 비교기(163c)에 토오크 검출신호가 입력된다. 이때, 토오크 검출신호가 여자신호에 대해 위상이동하고 있지 않는 정상 시에는 AND 회로(163d)의 출력은 "0"이 된다. 이하, 이 정상 시의 동작에 대해 상세히 설명한다.

도 15 (a)에 나타내는 바와 같이, 비교기(163a)의 출력(CP1 출력)은 여자신호(a)가 임계치 V3 이상이 되는 기간에만 H 레벨이 된다. 또 비교기(163b)의 출력(CP2 출력)은 여자신호(a)가 임계치 V4 이하가 되는 기간에만 H 레벨이 된다. 게다가, 비교기(163c)의 출력(CP3 출력)은, 감시대상 신호(토오크 검출신호(b))가 임계치 V3 이하가 되는 기간에만 H 레벨이 된다. 그 때문에 토오크 검출신호(b)가 여자신호(a)에 대해 위상이동하고 있지않은 정상 시에는 도 15(a)의 최하단에 나타내는 바와 같이, 3개의 출력(CP1) 내지 (CP3)이 모두 H 레벨이 되는 기간은 존재하지 않는다. 따라서, AND 회로(163d)의 출력은 항상 "0"이 되어 토오크 검출신호(b)가 정상인 것으로 판단된다.

한편, 토오크 검출신호가 여자신호에 대해 위상이동하고 있는 이상 발생시에는 AND 회로(163d)의 출력이 H 레벨이 되는 기간이 존재한다. 도 15(b)에 나타내는 바와 같이, 감시대상 신호(토오크 검출신호(b′))가 여자신호(a)에 대해 90도 위상이동하고 있는 경우 비교기(163c)의 출력(CP3 출력)은 정상시와는 다른 타이밍으로 H 레벨이 된다. 이 경우, 3개의 비교기(163a) 내지 (163c)의 출력(CP1) 내지 (CP3)이 모두 H 레벨이 되는 기간이 존재하고, 도 15(b)의 최하단의 영역 α에 나타내는 바와 같이, AND 회로(163d)의 출력이 H 레벨이 되는 기간이 발생한다. 그리고 이 기간이 정상치 이상이면 토오크 검출신호(b′)에 이상이 발생하고 있다고 판단된다.

이와 같이, AND 회로(163d)의 출력을 감시하는 것으로 감시대상 신호가 여자신호에 대하여 위상이동하고 있는지의 여부를 정상적으로 판단할 수 있다.

위에서 설명한 도 11의 초기 진단 처리가 실행되고, 위상 감시부(163)에 플래그 마스크=OFF(1)가 입력되면 먼저 도 14의 스위치(SW5)가 온 하고, 비교기(163c)에 초기 진단용의 정상신호로서 여자신호가 입력된다. 즉, 여자신호가 감시대상 신호가 된다. 당연히 감시대상 신호와 여자신호는 위상이 같기 때문에 감시블럭이 정상적으로 기능하고 있는 경우에는 AND 회로(163d)의 출력은 항상 "0"이 된다.

한편, 감시블럭이 정상적으로 기능하고 있지 않는 경우에는 감시대상 신호가 여자신호에 대해 위상이동하고 있다고 오인식해 버려 AND 회로(163d)의 출력에 H 레벨이 되는 기간이 존재한다.

이와 같이, 처음에 초기 진단 정상상태에서의 진단을 행하고, 정상신호(여자신호)를 입력하였을 때에 바르게 정상진단 되는지(AND 회로(163d)의 출력이 항상 "0"이 되는지)를 확인한다. 그때 AND 회로(163d)의 출력이 항상 "0"이 아닌 경우에 위상 감시부(163)가 정상적으로 기능하고 있지 않다고 판단한다.

이 정상신호 입력 시에, AND 회로(163d)의 출력이 항상 "0"이고, 위상 감시부(163)가 정상적으로 기능하고 있다고 판단되면 다음에 초기 진단 이상상태에서 진단한다. 이 경우에는, 도 14의 스위치(SW6)를 온하고, 비교기(163c)에 초기 진단용의 이상신호로서 여자신호를 위상이동시킨 신호를 입력한다. 이때, 감시대상 신호와 여자신호와는 위상이 다르기 때문에, 감시블럭이 정상적으로 기능하고 있는 경우에는 AND 회로(163d)의 출력에 H 레벨이 되는 기간이 존재한다.

한편, 감시블럭이 정상적으로 기능하고 있지 않는 경우에는, 감시대상 신호와 여자신호의 위상이 같다고 오인식하여 AND 회로(163d)의 출력이 항상 "0"이 되는 경우가 있다.

이와 같이, 초기 진단 정상상태에서의 진단에 이어서 초기 진단 이상상태에서의 진단을 행하고, 이상신호를 입력했을 때에 바르게 이상진단 되는지(AND 회로(163d)의 출력이 H 레벨이 되는지)를 확인한다. 그때, AND 회로(163d)의 출력이 항상 "0"인 경우에 위상 감시부(163)가 정상적으로 기능하고 있지 않다고 판단한다.

그리고 이 이상신호 입력 시에 AND 회로(163d)의 출력에 H 레벨이 되는 기간이 존재하고, 위상 감시부(163)가 정상적으로 기능하고 있다고 판단되면 다시 초기 진단 정상상태에서 진단한다. 즉, 도 14의 스위치(SW5)를 온 하고, 비교기(163c)에 다시 초기 진단용의 정상신호로서 여자신호를 입력하여 바르게 정상진단 되는지(AND 회로(163d)의 출력이 항상 "0"이 되는지)를 확인한다.

이상과 같이, 위상 감시방법으로서 여자신호가 임계치 V3 이상이 되는 기간, 여자신호가 임계치 V4 이하가 되는 기간, 감시대상 신호가 임계치 V3 이하가 되는 기간에 각각 출력이 H 레벨이 되는 3개의 비교기(163a) 내지 (163c)를 준비하고, 3개의 비교기(163a) 내지 (163c)의 출력이 모두 H 레벨이 되는 기간이 정상치 이상인지의 여부를 확인하는 방법을 사용한다. 그리고 초기 진단용의 이상신호로서는, 정상신호와는 위상이 다른 신호를 사용한다. 이와 같이, 이상신호로서 정상신호와는 위상이 다른 신호를 사용하는 것으로, 이상신호를 감시대상 신호로 한 경우에 3개의 비교기(163a) 내지 (163c)의 출력이 모두 H 레벨이 되는 기간을 발생시킬 수 있다.

이때, 정상신호와 이상신호와의 위상차를, 예를 들어 90도로 하는 것으로 이상신호를 감시대상 신호로 한 경우에 3개의 비교기(163a) 내지 (163c)의 출력이 모두 H 레벨이 되는 기간을 확실하게 정상치 이상으로 할 수 있다. 따라서, 이러한 신호를 사용하는 것으로 위상 감시부(163)가 정상적으로 기능하고 있는지의 여부를 적절하게 판별할 수 있다. 또 정상신호를, 위상이동 회로를 개재하여 위상이동시키는 것으로 이상신호를 생성하므로, 비교적 간이하게 적절한 이상신호를 얻을 수 있다.

( MUX / ADC 감시부(165)의 초기 진단)

다음에 MUX/ADC 감시부(165)의 초기 진단 방법에 대해 상세히 설명한다.

도 16은 MUX/ADC 감시부(165)의 구성을 나타내는 도면이다. 여기서는, 도 10에 있어서의 감시블럭에 대응하는 부분에 대해서만 나타내고 있다.

이 MUX/ADC 감시부(165)에서는 ADC 출력치가 기대치와 다른 경우에 MUX 및 ADC에 이상이 발생하고 있다고 판단하여 "1"이 되는 신호를 출력한다. 여기서는 감시대상 신호로서, 통상사용영역(0~VCC)에 있어서의 복수의 전압치(VCC * 1/2, VCC * 1/3, VCC * 2/3, VCC * 3/3, VCC * 0/3)를 사용하고, 이들이 ADC 출력치를 각각의 기대치와 비교한다.

즉, 도 16에 나타내는 바와 같이, 상기 감시블럭은 MUX(165a)와 ADC(165b)를 구비한다. MUX(165a)에는 메인 토오크치 및 서브 토오크치 외에, 정상 진단모드에서는 VCC * 1/3, VCC * 2/3, VCC * 1/2, VCC * 3/3, VCC * 0/3이 입력된다. 그리고 MUX(165a)는 이들의 신호를 Mux 선택신호에 따라서 순차 선택하고, ADC(165b)로 출력한다. ADC(165b)는 MUX(165a)로부터 입력된 신호를 AD 변환하여, 입력신호에 대응하는 래치 회로(165c)로 출력한다.

래치 회로(165c)에서 래치한 메인 토오크치 및 서브 토오크치는 앞에서 설명한 통신 출력 회로(154)로 출력한다. 한편, 래치 ·회로(165c)에서 래치한 각 전압치의 ADC 출력치는 비교 회로(165d)로 출력된다. 비교 회로(165d)는 각 ADC 출력치와 기대치를 비교하여 그 결과를 OR 회로(165e)로 출력한다. OR 회로(165e)의 출력은 각 ADC 출력치의 적어도 하나가 "1"일 때에 "1"이 된다. OR 회로(165e)의 출력은 래치 회로(165f)에서 래치되고, 판정 타이밍 생성부(165g)에 의해 지정된 타이밍으로 도 10의 AND 회로에 상당하는 회로에 입력된다.

초기 진단 정상상태에서는 초기 진단용의 정상신호로서 MUX(165a)의 각 입력 단자에 정상진단 모드와 같은 전압치(VCC * 1/3, VCC * 2/3, VCC * 1/2, VCC * 3/3, VCC * 0/3)를 입력하고, 이를 감시대상 신호로서 ADC 출력치를 감시한다.

한편, 초기 진단 이상상태에서는 초기 진단용의 이상신호로서 MUX(165a)의 각 입력 단자로부터 정상 진단모드와는 다른 전압치를 입력하고, 이들을 감시신호로서 ADC 출력치를 감시한다.

즉, MUX(165a)의 전단에는 이상 발생 회로로서 입력신호 선택명령에 따라 온,오프가 전환 가능한 스위치(SW7) 내지 (SW11)가 마련되어 있다. 여기서 상기 입력신호 선택지령은, 정상 진단모드 및 초기 진단 정상상태에서는 각 스위치의 하단을 온, 초기 진단 이상상태에서는 각 스위치의 상단을 온하게 하는 지령 신호이다.

이러한 구성에 의하여, 초기 진단 이상상태에서는 MUX(165a)에 VCC * 1/3과 VCC * 2/3, VCC * 3/3과 VCC * 0/3이 바뀌어 입력됨과 동시에, VCC * 1/2의 입력 단자에서는 VCC * 2/3가 입력되게 된다. 따라서, 이 상태에서 ADC 출력치를 감시하면 비교 회로(165d)의 출력치는 이상을 나타내는 "1"이 되고, OR 회로(165e)의 출력도 이상을 나타내는 "1"이 된다.

토오크 출력이 제로일 때(중립 시) 토오크 출력치는 1/2 VCC와 같다. 또 MUX(165a)나 ADC(165b)에 이상이 발생하고 있어도 ADC 출력치는 중립 시와 같게 된다. 그 때문에, MUX(165a)나 ADC(165b)에 이상이 발생하고 있는 경우, 실제로는 토오크 출력이 되어 있어도 중립 상태라고 오검지 되어 버릴 우려가 있다. 또한, 초기 진단에 있어서, 정상신호로서 1/2 VCC만을 사용한 경우 MUX(165a)나 ADC(165b)에 이상이 발생하고 있어도 정상이라고 오판단 되어 버린다.

그래서 본 실시형태에서는, 1/2 VCC뿐만 아니라 1/3 VCC나 2/3 VCC 등의 통상 사용하는 영역에서의 초기 진단을 실시한다. 이에 따라, MUX/ADC 감시부(165)가 정상적으로 기능하고 있는지의 여부를 적절하게 진단할 수 있다. 그 때문에, 실제로는 토오크 출력이 이루어지고 있음에도 불구하고 중립 상태라고 오검지 되어 버리는 것을 방지할 수 있다.

이상과 같이, 전원이 투입된 직후, ECU 측이 제어를 개시하기 전에 신호 처리 회로(140)를 감시하는 감시부 그 자체의 초기 진단을 실시하고, 모든 감시부가 정상적으로 동작하는 지를 확인한 것을 ECU 측에 통지한 후, 토오크 센서(20)의 기능과 ECU 측의 조타 보조 제어를 개시한다. 이에 따라, 감시부의 신뢰성을 높이고, 감시부에 의한 오검지를 억제할 수 있다. 따라서, 신뢰성이 높은 토오크 검출장치(30)를 사용한 조타 보조 제어를 행할 수 있어 제어의 안정성 및 신뢰성을 향상시킬 수 있다.

또 감시부의 초기 진단 방법으로서, 정상신호와 이상신호를 번갈아 입력하여 정상신호 입력시에 정상 진단되고, 이상신호 입력시에 이상 진단되는 것을 확인하는 방법을 채용하므로, 당해 감시부가 정상적으로 동작하고 있는지를 적절하게 확인할 수 있다. 게다가, 정상신호, 이상신호의 입력 후에 다시 정상신호를 입력하여 초기 진단하므로, 초기 진단용의 신호의 입력 전환이 정상적으로 행해지고 있는지 등, 초기 진단 기능이 정상적으로 기능하고 있는지를 적절하게 확인할 수 있다.

(제3의 실시형태)

다음에, 본 발명의 제3의 실시형태에 대해 설명한다.

본 제3의 실시형태는 위에서 설명한 제1의 실시형태에 있어서, 토오크 검출장치(30)의 구성이 다른 것이다.

도 17은 토오크 검출장치(30)의 구성을 나타내는 블럭도이다. 토오크 검출장치(30)는 제1 코일 쌍(22A) 및 제2 코일 쌍(22B)에 각각 대응하여 마련되고, 각 코일 쌍의 출력신호를 신호 처리하는 신호 처리 회로(신호 처리부)(59A) 및 (59B)를 구비한다. 신호 처리 회로(59A) 및 (59B)는 컨트롤러(15) 내에 마련되어 있다.

이 토오크 검출장치(30)는 제1 코일 쌍(22A) 및 신호 처리 회로(59A)에 의한 제1 토오크 검출계통과, 제2 코일 쌍(22B) 및 신호 처리 회로(59B)에 의한 제2 토오크 검출계통에 의해 여분으로 되어 있다. 이 도 17에서는 도 2의 토오크 검출장치(30)와 동일 구성을 가지는 부분에 동일 부호를 부여하고, 구성이 다른 부분을 중심으로 설명한다.

또 토오크 검출장치(30)는 여자신호 생성부(60A) 및 (60B)에서 생성하는 정현파의 바탕이 되는 클락신호를 출력하는 클락신호 발생 회로(CLK)(62A) 및 (62B)를 구비하고 있다. 이 클락신호 발생 회로(62A) 및 (62B)에서 발생하는 클락신호가 여자신호 생성부(60A) 및 (60B)에 공급된다.

여기서 클락신호 발생 회로(62A) 및 (62B)로서는, 예를 들어 CR 발진기와 같은 염가의 클락 발진기를 적용한다. 이 CR 발진기에서는, 허용 주파수 범위(예를 들어 ±20%)를 넘는 주파수 변동을 일으키는 경우가 있다.

이 때문에, 클락신호 발생 회로(62A) 및 (62B)에서 발생하는 클락신호의 주파수 변동이 허용 범위 내에 있는지의 여부를 검출하는 이상 검출부(64A) 및 (64B)가 필요하게 된다.

이 이상 검출부(64A) 및 (64B)의 각각은 도 18에 나타내는 바와 같이, 여자신호 생성부(60A) 및 (60B)로부터 출력되는 정현파 신호가 공급되는 로우 패스 필터(감시용 로우 패스 필터)(68)와, 이 로우 패스 필터(68)로부터 출력되는 필터 출력(VF)의 진폭 변동을 검출하여 클락신호의 주파수 변동을 검출하는 클락 주파수 변동 감시부(69)를 구비하고 있다.

로우 패스 필터(68)는 저항(R1) 및 콘덴서(C1)로 구성되어 있다. 이 로우 패스 필터(68)의 컷오프 주파수(fc)는 예를 들어 6kHz 근방의 값으로 설정되고, 예를 들어 9kHz의 주파수에 설정된 클락신호에 근거하는 정현파 신호를 감쇠시킨다. 여기서 로우 패스 필터(68)의 컷오프 주파수(fc)를 6kHz 근방의 값으로 설정하는 이유는 예를 들어 9kHz의 여자 신호에 대하여, ±20%의 주파수 변동폭을 감시하는 경우, 1차의 로우 패스 필터(68)의 컷오프 주파수(fc)와 9kHz시의 피크치와의 차전압과의 관계는 도 19에 나타내는 바와 같게 되고, 9kHz의 -20%인 7.2kHz에서 9kHz까지의 범위에서는, 특성 곡선 L1으로 나타내는 바와 같이 5895Hz에서 차전압이 피크가 된다. 한편, 9kHz에서 9kHz의 +20%인 10.8kHz까지의 범위에서는 특성 곡선 L2로 나타내는 바와 같이 6631Hz에서 차전압이 피크가 된다. 이 때문에, ±20%의 주파수 변동폭을 감시하는 경우의 로우 패스 필터(68)의 컷오프 주파수(fc)로서는 특성 곡선 L1과 L2의 피크의 대략 중간인 6kHz를 선택함으로써 주파수 변동을 진폭 변동으로 효율적으로 바꿔 놓을 수 있다.

이와 같이, 로우 패스 필터(68)에서 고주파수의 정현파로 이루어진 여자신호를 감쇠시킴으로써 도 20(a) 내지 (d)에 나타내는 바와 같이, 로우 패스 필터(68)의 필터 출력(VF)은 클락신호의 주파수 변동이 진폭변동으로서 나타난다. 즉, 클락신호의 주파수 변동이 ±20% 이내가 허용 범위인 것으로 설정하면, 클락신호의 주파수 변동이 ±20% 이내일 때에는 도 20(b)에 나타내는 바와 같이, 필터 출력(VF)의 상측 반파에 있어서의 피크치가 상한 전압 설정치 VH(예를 들어 3.87V) 및 하한 전압 설정치 VL(예를 들어 3.55V)의 범위 내에 들어간다. 이에 대하여, 클락신호의 주파수가 기준 주파수(fb)에 대해 20% 이상 낮은 경우(fb-fb × 20%)에는, 도 20(c)에 나타내는 바와 같이 필터 출력(VF)의 피크치가 상한 전압 설정치 VH를 웃도는 상한 이상이 된다. 반대로 클락신호의 주파수가 기준 주파수(fb)에 대해 20% 이상 높은 경우(fb + fb × 20%)에는 도 20(d)에 나타내는 바와 같이 필터 출력(VF)의 피크치가 하한 전압 설정치 VL를 밑도는 하한 이상이 된다.

따라서, 클락 주파수 변동 감시부(69)에서 로우 패스 필터(68)의 필터 출력(VF)의 피크 전압이 상한 전압 설정치 VH 및 하한 전압 설정치 VL의 정상 범위 내인지의 여부를 판정함으로써, 클락신호의 주파수 변동이 허용 범위 내인지의 여부를 정확하게 검출할 수 있다.

이 때문에, 클락 주파수 변동 감시부(69)는 도 18에 나타내는 바와 같이, 윈드 컴퍼레이터(69a)와, 이 윈드 컴퍼레이터(69a)의 출력 측에 접속된 로직 회로(69b)로 구성되어 있다.

윈드 컴퍼레이터(69a)는 직류 전원을 분압하는 분압 회로(VD)와, 2개의 컴퍼레이터(CP1) 및 (CP2)를 가진다. 분압 회로(VD)는, 직류 전원 단자(VDD)와 접지와의 사이에 직렬로 연결된 3개의 저항(R1), (R2) 및 (R3)을 가진다. 저항(R1)과 (R2)의 접속점에서 앞에서 설명한 상한 전압 설정치 VH가 얻어지고, 저항(R2)와 (R3)의 접속점에서 앞에서 설명한 하한 전압 설정치 VL가 얻어진다.

컴퍼레이터(CP1)는 비반전 입력측에 로우 패스 필터(68)의 필터 출력(VF)이 입력되고, 반전 입력 측에 분압 회로(VD)로부터 출력되는 상한 전압 설정치 VH가 입력되어 있다. 또 컴퍼레이터(CP2)는, 반전 입력측에 로우 패스 필터(68)의 필터 출력(VF)이 입력되고, 비반전 입력측에 분압 회로(VD)로부터 출력되는 하한 전압 설정치 VL가 입력되어 있다.

이 때문에, 윈드 컴퍼레이터(69a)로부터 필터 출력(VF)의 상측 반파의 피크치가 상한 전압 설정치 VH 및 하한 전압 설정치 VL 사이의 정상 범위 내에 들어가 있으면 도 20(b)에 나타내는 바와 같이, 컴퍼레이터(CP1)의 출력신호(Scp1)가 필터 출력(VF)이 하한 전압 설정치 VL를 초과하고 있는 동안 로우 레벨이 되고, 컴퍼레이터(CP2)의 출력신호(Scp2)가 상한 전압 설정치 VH 미만이므로 하이 레벨이 된다.

또 필터 출력(VF)의 상측 반파의 피크치가 상한 전압 설정치 VH를 초과하고 있는 경우에는 도 20(c)에 나타내는 바와 같이, 컴퍼레이터(CP1)의 출력신호(Scp1)는 필터 출력(VF)이 상한 전압 설정치 VH를 초과하고 있는 동안 하이 레벨이 되고, 컴퍼레이터(CP2)의 출력신호(Scp2)도 필터 출력(VF)이 하한 전압 설정치 VL를 초과하고 있는 동안 하이 레벨이 된다.

게다가, 필터 출력(VF)의 상측 반파의 피크치가 상한 전압 설정치 VH를 밑돌고 있는 경우에는 도 20(d)에 나타내는 바와 같이, 컴퍼레이터(CP1)의 출력신호(Scp1) 및 컴퍼레이터(CP2)의 출력신호(Scp2)가 모두 로우 레벨을 유지한다.

이와 같이, 클락신호의 주파수 성분이 정상 범위 내에 있을 때는 컴퍼레이터(CP1)의 출력신호(Scp1)가 로우 레벨, 컴퍼레이터(CP2)의 출력신호(Scp2)가 하이 레벨이 된다.

그리고 로직 회로(69b)는 컴퍼레이터(CP1)의 출력신호(Scp1)가 2개의 입력측에 입력되는 낸드 게이트(nand gate, NG1)와, 낸드 게이트(NG1)의 출력신호 및 컴퍼레이터(CP2)의 출력신호(Scp2)가 2개의 입력측에 입력되는 낸드 게이트(NG2)로 구성되어 있다.

따라서, 로직 회로(69b)에서는 클락신호의 주파수 성분이 정상 범위 내 일 때에는 낸드 게이트(NG2)로부터 로우 레벨의 검출 신호를 출력하고, 클락신호의 주파수 성분이 정상 범위를 밑돌거나 웃도는 주파수 변동이 큰 이상 상태가 되었을 때에 낸드 게이트(NG2)로부터 하이 레벨의 검출 신호를 출력한다.

이 이상 검출부(64A) 및 (64B)에서는 위에서 설명한 바와 같이, 로우 패스 필터(68) 및 윈드 컴퍼레이터(69a)를 가지는 클락 주파수 변동 감시부(69)를 구비하고 있다. 그리고 클락 주파수 변동 감시부(69)에서 클락신호의 주파수 변동을 로우 패스 필터(68)의 필터 출력(VF)의 진폭 변동으로서 검출한다. 클락 주파수가 정상적일 때에는 클락 주파수 변동 감시부(69)로부터 출력되는 출력 신호가 로우 레벨이 된다. 그리고 클락 주파수가 정상 범위를 일탈하면 클락 주파수 변동 감시부(69)로부터 출력되는 출력 신호가 하이 레벨이 된다.

일반적으로, 클락 주파수의 정밀도를 감시하기 위해서는 감시용의 클락신호 발생 회로를 별도로 마련하고, 양자의 차이로부터 클락 주파수의 올바름을 감시하는 수법이 사용된다. 그런데 이 수법을 사용한 경우 클락신호 발생 회로(62A) 및 (62B)의 클락 주파수의 정밀도를 감시하기 위해 정밀도가 높은 클락을 감시용의 클락으로서 준비하지 않으면 안 되어 코스트가 늘어나는 동시에, 고정밀도의 클락신호 발생 회로에 이상이 생긴 경우에 이 고정밀도의 클락신호 발생 회로의 이상을 검출할 수 없다.

이에 대해, 본 실시형태에서는 클락신호 발생 회로(62A) 및 (62B)로서 염가의 CR 발진기를 적용할 수 있고, 이 경우의 클락 주파수의 감시를 로우 패스 필터(68)와 윈드 컴퍼레이터(69a)로 구성되어 있는 클락 주파수 변동 감시부(69)로 행하는 것이 가능하다. 그 때문에, 감시용으로서 고가의 클락신호 발생 회로를 별도로 마련할 필요가 없어져 그만큼의 코스트를 삭감할 수 있다.

또한, 상기 제3의 실시형태에 있어서는 로우 패스 필터(68)로서 저항(RO) 및 콘덴서(C0)에 의한 1차의 필터 구성을 가지는 경우에 대해 설명하였으나, 이에 한정되는 것이 아니고, 2차 이상의 필터 차수를 가지는 필터 구성으로 함으로써 도 20(a)에 나타내는 감쇠 특성을 더욱 가파른 감쇠 특성으로 할 수 있고, 주파수 변동에 의한 필터 출력(VF)의 진폭 변동폭이나 로우 패스 필터를 구성하는 소자 정밀도의 설계치의 자유도를 더욱 향상시킬 수 있다.

(제4의 실시형태)

다음에, 본 발명의 제4의 실시형태에 대해 설명한다.

본 제4의 실시형태는 위에서 설명한 제3의 실시형태에 있어서, 클락 주파수 변동 감시부(69)가 정상적으로 동작하고 있는지의 여부를 진단하도록 한 것이다.

즉, 제4의 실시형태에서는 도 21에 나타내는 바와 같이, 이상 검출부(64A) 및 (64B)에 클락 주파수 변동 감시부(69)가 정상적으로 동작하고 있는지의 여부를 진단하기 위한 초기 진단 기능을 가지는 감시부 진단부(71A) 및 (71B)가 마련되어 있다.

이 초기 진단은 컨트롤러(15)에 전원이 투입된 직후(또는 이그니션 스위치(18)를 온 한 직후), 컨트롤러(15) 측이 조타 보조 제어를 개시하기 전에 작동한다. 또한, 초기 진단 중은 초기 진단중 플래그를 세우는 등에 의해 컨트롤러(15)가 토오크 센서 신호를 사용할 수 없게 한다(조타 보조 제어를 실시할 수 없게 한다).

감시부 진단부(71A)(또는 (71B))는 도 21에 나타내는 바와 같이, 클락신호 발생 회로(62A)(또는 (62B))와 여자 신호 생성부(60A)(또는 (60B))와의 사이에 클락 주파수 선택 회로(72A)(또는 (72B))를 가진다. 이 클락 주파수 선택 회로(72A)(또는 (72B))는 병렬 접속되어 일단이 클락신호 발생 회로(62A)(또는 (62B))에 접속된 3개의 스위치(SWa), (SWb) 및 (SWc)와 이들 스위치(SWa), (SWb) 및 (SWc)의 타단에 개별적으로 접속된 분주 회로(73a), (73b) 및 (73c)를 구비하고 있다. 그리고 분주 회로(73a), (73b) 및 (73c)로부터 출력되는 클락신호가 여자 신호 생성부(60A)(또는 (60B))에 입력되어 있다.

여기서 분주 회로(73a)는 통상 시에 사용하는 앞에서 설명한 9kHz의 기준 주파수(fb)의 통상 클락신호(CPu)를 형성한다. 또 분주 회로(73b)는 통상 클락신호(CPu)보다 낮은 허용 하한 범위(-20%)보다 낮은 주파수로 설정된 이상 저주파수 클락신호 CPaL를 형성한다. 게다가, 분주 회로(73c)는 통상 클락신호(CPu)보다 주파수가 허용 상한 범위(＋20%)보다 높은 주파수로 설정된 이상 고주파수 클락신호 CPaH를 형성한다.

또 감시부 진단부(71A)(또는 (71B))는 클락 주파수 변동 감시부(69)의 윈드 컴퍼레이터(69a)의 컴퍼레이터(CP1) 및 (CP2)를 포함하고 있다. 여기서 컴퍼레이터(CP1)에는 앞에서 설명한 이상 저주파수 클락신호 CPaL를 여자 신호 생성부(60A, 60B)에서 정현파로 변환한 후에, 로우 패스 필터(68)로부터 출력되는 필터 출력(VF)의 상측 반파의 피크치(상한 전압 설정치 VH보다는 낮음)보다는 낮고 하한 전압 설정치 VL보다는 높은 도 20(b)에 나타내는 소정의 고설정 전압(V1)이 입력되어 있다. 또 컴퍼레이터(CP2)에는, 앞에서 설명한 이상 고주파수 클락신호 CPaH를 여자 신호 생성부(60A, 60B)에서 정현파로 변환한 후에, 로우 패스 필터(68)로부터 출력되는 필터 출력(VF)의 하측 반파의 피크치 보다는 높은 도 20(b)에 나타내는 소정의 저설정 전압(V2)이 입력되어 있다.

그리고 컴퍼레이터(CP1)의 비교 출력은 여자 신호의 진폭의 상측에 근거하여 진단하는 상측 반파 진단부(74U)에 입력되고, 컴퍼레이터(CP2)의 비교 출력은 여자 신호의 진폭의 하측에 근거하여 진단하는 하측 반파 진단부(74L)에 입력되어 있다.

상측 반파 진단부(74U)는 컴퍼레이터(CP1)의 비교 출력이 입력되어 그 하이 레벨의 기간 클락신호를 카운트하는 카운터(75U)를 가진다. 이 카운터(75U)의 카운트치(CU)가 앞에서 설명한 이상 저고주파수 클락신호 CPaL를 여자 신호 생성부(60A)(또는 (60B))에서 정현파로 변환한 후에, 로우 패스 필터(68)로부터 출력되는 필터 출력(VF)의 상측 반파가 소정의 고설정 전압(V1) 이상이 되어 있는 기간에 대응하는 카운트치(CU)가 되는 이상 클락 기간 T1이 입력된 컴퍼레이터(CPU1) 및 (CPU2)에 입력되어 있다.

여기서 컴퍼레이터(CPU1)에서는 이상 클락 기간 T1이 카운트치(CU)보다 클 때에 하이 레벨의 비교 신호를 출력한다. 컴퍼레이터(CPU2)에서는 정상 클락 기간 T1이 카운트치(CU)보다 작을 때에 하이 레벨의 비교 신호를 출력한다.

컴퍼레이터(CPU1) 및 (CPU2)로부터 출력되는 비교 신호는 래치 회로(77U)로 공급되고, 이 래치 회로(77U)에서 비교 신호가 판정 타이밍 생성 회로(78U)로부터 공급되는 타이밍 신호에 근거하여 래치된다.

이 래치 회로(77U)에서 래치된 래치 신호는 초기 진단 시에만 하이 레벨이 되는 마스크 신호가 입력된 앤드 게이트(79U)로 공급되고, 이 앤드 게이트(79U)의 출력이 로우 레벨일 때에 정상 플래그(Fn1)가 이상을 나타내는 "0"으로 리셋트 되며, 앤드 게이트(79U)의 출력이 하이 레벨일 때에 정상 플래그(Fn1)가 정상을 나타내는 "1"로 세트 된다.

하측 반파 진단부(74L)는, 컴퍼레이터(CP2)의 비교 출력이 입력되어 그 하이 레벨의 기간 클락신호를 카운트 하는 카운터(75L)를 가진다. 이 카운터(75L)의 카운트치(CL)가 앞에서 설명한 이상 고주파수 클락신호 CPaH를 여자 신호 생성부(60A)(또는 (60B))에서 정현파로 변환한 후에, 로우 패스 필터(68)로부터 출력되는 필터 출력(VF)의 하측 반파가 소정의 저설정 전압(V2) 이하가 되어 있는 기간에 대응하는 카운트치(CL)가 되는 이상 클락 기간 T2가 입력된 컴퍼레이터(CPL1) 및 (CPL2)에 입력되어 있다.

여기서 컴퍼레이터(CPL1)에서는 이상 클락 기간 T2가 카운트치(CL)보다 클 때에 하이 레벨의 비교 신호를 출력한다. 컴퍼레이터(CPL2)에서는 이상 클락 기간 T2가 카운트치(CL)보다 작을 때에 하이 레벨의 비교 신호를 출력한다.

컴퍼레이터(CPL1) 및 (CPL2)로부터 출력되는 비교 신호는 래치 회로(77L)로 공급되고, 이 래치 회로(77L)에서 비교 신호가 판정 타이밍 생성 회로(78L)로부터 공급되는 타이밍 신호에 근거하여 래치된다.

이 래치 회로(77L)에서 래치된 래치 신호는 초기 진단 시에만 하이 레벨이 되는 마스크 신호가 입력된 앤드 게이트(79L)로 공급되고, 이 앤드 게이트(79L)의 출력이 로우 레벨일 때에 정상 플래그(Fn2)가 이상을 나타내는 "0"으로 리셋트 되며, 앤드 게이트(79L)의 출력이 하이 레벨일 때에 정상 플래그(Fn2)가 정상을 나타내는 "1"로 세트 된다.

통상의 감시 상태(정상 진단 모드)에서는 도 21에 나타내는 바와 같이, 스위치(SWa)를 온 하여 통상 클락신호를 여자 신호 생성부(60A)(또는 (60B))에 입력하고, 클락신호의 주파수 변동을 감시한다.

한편, 초기 진단 시에는 전환 신호에 의해 각 스위치(SWa) 내지 (SWc)의 온 오프를 전환하는 것으로 감시부 진단부(71A)(또는 (71B))에 초기 진단용의 신호를 입력한다. 본 실시형태에서는, 초기 진단용의 신호로서 정상신호 → 이상신호 → 정상신호를 순차 입력하는 것으로 한다. 정상신호를 입력하는 경우에는 스위치(SWa)를 온 하고, 이상신호를 입력하는 경우에는 스위치(SWb)와 스위치(SWc)를 순차로 온 한다.

도 22는 감시부 진단부(71A) 및 (71B)가 실행하는 초기 진단 처리 절차를 나타내는 플로 차트다. 이 초기 진단 처리는 위에서 설명한 바와 같이 전원이 투입된 직후, ECU(15)에 의한 조타 보조 제어에 앞서 실행된다.

먼저 스텝 S11에서 감시부 진단부(71A) 및 (71B)는 플래그 마스크를 "OFF(하이 레벨)"로 한다.

다음에 스텝 S12에서 감시부 진단부(71A) 및 (71B)는 클락신호 선택부 (72A) 및 (72B)에서 통상 클락신호(CPu)를 선택(도 21의 스위치(SWa)를 온)하는 것으로 초기 진단 정상 상태로 하고, 스텝 S13으로 이행한다.

스텝 S13에서는 감시부 진단부(71A) 및 (71B)는 초기 진단 정상 상태가 안정될 때까지 대기하고 나서 정상 플래그(Fn1) 및 (Fn2)가 모두 "1"로 세트 되어 있는 정상 상태인지의 여부를 판정한다.

이때, 저주파수 이상(또는 고주파수 이상)이 발생하고 있을 때에는 상측 반파 진단부(74U)(또는 하측 반파 진단부(74L))에서 카운터(75U)(또는 (75L))의 카운트치(CU)(또는 (CL))와 컴퍼레이터(CPU1) 및 (CPU2)(또는 (CPL1) 및 (CPL2))로 공급된 이상 클락 기간 T1(또는 T2)이 같아진다. 이 때문에, 컴퍼레이터(CPU1) 및 (CPU2)(또는 (CPL1) 및 (CPL2))의 비교 출력이 로우 레벨이 된다. 따라서, 이 로우 레벨의 비교 출력이 판정 타이밍 생성 회로(78U)(또는 (78L))로부터의 타이밍 신호에 의해, 래치 회로(77U) (또는 (77L))에 래치된다. 그 결과, 앤드 게이트(79U) (또는 (79L))의 출력이 로우 레벨이 되어 정상 플래그(Fn1)(또는 (Fn2))가 이상을 나타내는 "0"으로 리셋트 된다.

반대로 하측 반파 진단부(74L) (또는 (74U))에서는 카운터(75L)(또는 (75U))의 카운트치(CL)(또는 (CU))가 컴퍼레이터(CPL1) 및 (CPL2)(또는 (CPU1) 및 (CPU2))에 공급된 이상 클락 기간 T2(또는 T1)보다 큰 값(또는 작은 값)이 된다. 이 때문에, 컴퍼레이터(CPU1) (또는 CPL2)의 비교 출력이 하이 레벨이 된다. 따라서, 이 하이 레벨의 비교 출력이 판정 타이밍 생성 회로(78L) (또는 (78U))로부터의 타이밍 신호에 의해, 래치 회로(77L) (또는 (77U))에 래치된다. 그 결과, 앤드 게이트(79L) (또는 (79U))의 출력이 하이 레벨이 되어 정상 플래그(Fn1)(또는 (Fn2))가 정상을 나타내는 "1"로 세트 된다.

이 때문에, 정상 플래그(Fn1)(또는 (Fn2))가 "0"으로 리셋트 되고, 정상 플래그(Fn2) (또는 (Fn1))가 "1"로 세트 되므로, 클락 주파수 변동 감시부(69)의 감시기능에 고주파수 이상(또는 저주파수 이상)이 있다고 판단하여 스텝 S14로 이행하고, 소정의 이상 시 처리(통신 출력 회로에 의한 이상의 통지 등)를 행하고 나서 초기 진단 처리를 종료한다.

한편, 상측 반파 진단부(74U) 및 하측 반파 진단부(74L)의 정상 플래그(Fn1) 및 (Fn2)가 모두 "1"로 세트 됨으로써 상기 스텝 S13에서 이상이 발생하고 있지 않는 것을 확인할 수 있었던 경우에는 스텝 S15로 이행하고, 감시부 진단부(71A) 및 (71B)는 클락신호 선택 회로(72A) 및 (72B)에서 초기 진단용의 이상 저주파수 클락신호 CPaL를 선택(도 21의 스위치(SWb)를 온)하는 것으로 초기 진단 저주파수 이상 상태로 전환한다.

다음에 스텝 S16에서는 감시부 진단부(71A) 및 (71B)는 초기 진단 저주파수 이상 상태가 안정될 때까지 대기하고 나서 하측 반파 진단부(74H)의 정상 플래그(Fn1)를 판독하고, 이 정상 플래그(Fn1)가 "0"으로 리셋트 되어 있어, 이상이 발생하고 있는 것을 확인할 수 있었는지의 여부를 판정한다. 이때, 정상 플래그(Fn1)가 "1"로 세트 되어 있어 이상이 발생하고 있는 것을 확인할 수 없는 경우에는 클락 주파수 변동 감시부(69)의 감시기능에 이상이 있다고 판단하여 상기 스텝 S14로 이행한다.

한편, 상기 스텝 S16에서 정상 플래그(Fn1)가 "0"으로 리셋트 되어 있고, 이상이 발생하고 있는 것을 확인할 수 있은 경우에는 스텝 S17로 이행한다. 이 스텝 S17에서는, 감시부 진단부(71A) 및 (71B)는 클락신호 선택 회로(72A) 및 (72B)에서 초기 진단용의 이상 고주파수 클락신호 CPaH를 선택(도 21의 스위치(SWc)를 온)하는 것으로 초기 진단 고주파수 이상 상태로 전환한다.

다음에 스텝 S18에서는, 감시부 진단부(71A) 및 (71B)는 초기 진단 고주파수 이상 상태가 안정될 때까지 대기하고 나서 상측 반파 진단부(74L)의 정상 플래그(Fn2)를 판독하고, 이 정상 플래그(Fn2)가 "0"으로 리셋트 되어 있어 이상이 발생하고 있는 것을 확인할 수 있었는지의 여부를 판정한다. 이때, 정상 플래그(Fn2)가 "1"로 리셋트 되어 있어 이상이 발생하고 있는 것을 확인할 수 없는 경우에는 클락 주파수 변동 감시부(69)의 감시기능에 이상이 있다고 판단하여 상기 스텝 S14로 이행한다.

한편, 상기 스텝 S18에서 정상 플래그(Fn2)가 "0"으로 세트 되어 있고, 이상이 발생하고 있는 것을 확인할 수 있은 경우에는 스텝 S19로 이행하고, 감시부 진단부(71A) 및 (71B)는 클락신호 선택 회로(72A) 및 (72B)에서 통상 클락신호(CPu)를 선택(도 21의 스위치(SWa)를 온)하는 것으로 초기 진단 정상 상태로 전환한다.

다음에 스텝 S20에서는, 감시부 진단부(71A) 및 (71B)는 초기 진단 정상 상태가 안정될 때까지 대기하고 나서 상기 스텝 S13과 마찬가지로 정상 플래그(Fn1) 및 (Fn2)가 모두 "1"로 세트 되어 있고, 이상이 발생하고 있지 않는 것을 확인할 수 있었는지의 여부를 판정한다. 그리고 정상 플래그(Fn1)(또는 (Fn2))가 "0"으로 리셋트 되어 있어 이상이 발생하고 있는 것을 확인한 경우에는, 클락 주파수 변동 감시부(69)의 감시기능에 이상이 있다고 판단하여 상기 스텝 S14로 이행한다.

한편, 상기 스텝 S20에서 정상 플래그(Fn1) 및 (Fn2)가 모두 "1"로 세트 되어 있어, 이상이 발생하고 있지 않는 것을 확인할 수 있은 경우에는, 스텝 S21로 이행한다.

스텝 S21에서는, 감시부 진단부(71A) 및 (71B)는, 모든 초기 진단이 종료되었는지의 여부를 판정하고, 모든 초기 진단이 종료되어 있지 않는 경우에는, 상기 스텝 S11로 되돌아가며, 초기 진단이 종료하고 있는 경우에는 그대로 초기 진단 처리를 종료한다.

이와 같이, 클락 주파수 변동 감시부(69) 그 자체를 진단하는 초기 진단 기능을 구비하고 있기 때문에, 클락 주파수 변동 감시부(69)의 감시기능의 신뢰성을 향상시킬 수 있다.

또 초기 진단 정상 상태에서의 진단에 이어 초기 진단 이상 상태에서의 진단을 행하고, 이상 클락신호 CPaL(또는 CPaH)를 입력했을 때에 바르게 이상 진단되는지(앤드 게이트(79U) (또는 (79L))의 출력이 로우 레벨이 되는지)를 확인한다. 그때, 앤드 게이트(79U) (또는 (79L))의 출력이 로우 레벨은 아니고 하이 레벨인 경우에 클락 주파수 변동 감시부(69)가 정상적으로 기능하고 있지 않다고 판단한다.

그리고 이 이상 클락신호 CPaL(또는 CPaH)의 입력 시에 앤드 게이트(79U) (또는 (79L))의 출력이 로우 레벨이고, 클락 주파수 변동 감시부(69)가 정상적으로 기능하고 있다고 판단되면 다시 초기 진단 정상 상태에서 진단한다. 즉, 클락 주파수 선택 회로(72A) 및 (72B)로부터 다시 통상 클락신호(CPu)를 입력하고, 바르게 정상 진단되는지(앤드 게이트(79U) 및 (79L)의 출력이 하이 레벨이 되는지)를 확인한다. 이때, 초기 진단용의 신호의 입력전환이 정상적으로 행해지고 있어 클락 주파수 변동 감시부(69)가 정상적으로 기능하고 있으면 바르게 정상 진단되나, 초기 진단용의 신호의 선택이 정상적으로 행해지고 있지 않으면, 클락 주파수 변동 감시부(69)가 정상적으로 기능하고 있어도 정상 진단되지 않는다. 이 경우에는, 통상 클락신호(CPu), 이상 클락신호 CPaL 및 CPaH의 뒤에 다시 통상 클락신호(CPu)를 입력하여 초기 진단하는 것으로 초기 진단 기능이 정상적으로 동작하고 있는지를 확인할 수 있다.

이상과 같이, 클락 주파수 변동 감시부(69)의 진단 방법으로서 입력되는 필터 출력(VF)의 상측 반파의 정상 범위의 피크치보다 약간 높은 설정 전압(V1)과, 입력되는 필터 출력(VF)의 하측 반파의 이상 시의 피크치보다 높은 설정 전압(V2)을 준비함과 동시에 통상 클락신호(CPu) 및 이상 클락신호 CPaL, CPaH를 준비한다.

그리고 통상 클락신호(CPu)를 선택했을 때에 설정 전압(V1) 이상이 되는 기간이 미리 설정한 이상 클락 기간 T1과 일치하지 않고, 설정 전압(V2) 이하가 되는 기간이 미리 설정한 이상 클락 기간 T2와도 일치하지 않는 경우에는 클락 주파수 변동 감시부(69)가 정상이라고 판단한다. 또 이상 저주파수 클락신호 CPaL를 선택했을 때에는, 설정 전압(V1) 이상이 되는 기간이 미리 설정한 이상 클락 기간 T1과 일치하지 않는 경우에는 클락 주파수 변동 감시부(69)가 정상이라고 판단한다. 또한, 이상 고주파수 클락신호 CPaH를 선택했을 때에는 설정 전압(V2) 이하가 되는 기간이 미리 설정한 이상 클락 기간 T2와 일치하지 않는 경우에는 클락 주파수 감시부(65)가 정상이라고 판단한다.

이 진단 방법을 적용함으로써 클락 주파수 변동 감시부(69)가 정상적으로 기능하고 있는지의 여부를 적절하게 판별할 수 있다. 또 클락 주파수 변동 감시부(69)가 이상일 때에 허용 범위를 플러스 측으로 초과하는 고주파수 이상인지 허용 범위를 마이너스 측으로 초과하는 저주파수 이상인지를 적절하게 판별할 수 있다.

( 변형예 )

또한, 상기 제4의 실시형태에 있어서는, 컴퍼레이터(CPU1, CPU2)에 서로 같은 정상 클락 주기 T1를 입력하는 경우에 대해 설명하였으나 이에 한정되는 것은 아니고, 컴퍼레이터(CPU1)에 입력하는 정상 클락 주기를 T1＋α(α는 불감대 폭을 결정하는 소정치)로 하고, 컴퍼레이터(CPU2)에 입력하는 정상 클락 주기를 T1-α로 하여 정상 클락 주기에 ±α의 불감대를 마련하도록 하여도 된다. 마찬가지로, 컴퍼레이터(CPL1, CPL2)에 대해서도 컴퍼레이터(CPL1)에 이상 클락 주기를 T2＋β(β는 불감대폭을 결정하는 소정치)로 하고, 컴퍼레이터(CPL2)에 입력하는 이상 클락 주기를 T2-β로 하여 이상 클락 주기에 ±β의 불감대를 마련하도록 하여도 된다.

또 상기 제4의 실시형태에 있어서, 감시부 진단부(71A) 및 (71B)에서 진단하는 경우에 이상 저주파수 클락신호 CPaL 및 이상 고주파수 클락신호 CPaH의 2개의 이상 클락신호를 적용한 경우에 대해 설명하였으나 이에 한정되는 것은 아니고, 이상 저주파수 클락신호 CPaL 및 이상 고주파수 클락신호 CPaH의 한쪽을 생략하게 하여 단지 감시부 진단부(71A) 및 (71B)가 정상인지 이상인지를 판정하도록 하여도 된다.

(제5의 실시형태)

다음에, 본 발명의 제5의 실시형태에 대해 설명한다.

이 제5의 실시형태는, 위에서 설명한 제1의 실시형태에 있어서, 토오크 검출 장치(30)의 구성이 다른 것이다.

도 23은 토오크 검출 장치(30)의 구성을 나타내는 블럭도이다. 여기서는, 설명을 간략화하기 위해 제1 토오크 검출 계통과 제2 토오크 검출 계통 중, 한쪽의 토오크 검출 계통만을 나타낸다.

토오크 검출 장치(30)는 코일 쌍(22)의 출력 신호를 신호 처리하는 신호 처리 회로(59)를 구비한다. 신호 처리 회로(59)는, 컨트롤러(15) 내에 마련되어 있다. 여기서 코일 쌍(22)의 출력 신호는 코일 쌍(22)을 구성하는 코일(22a, 22b)의 단자전압이다.

신호 처리 회로(59)는 차동앰프(51), 정류·평활 회로(52), 로우 패스 필터(53), 노이즈 제거 필터(54), AD 변환부(AD 변환기)(55), 보정치 기억부(기억부)(58), 토오크 연산부(56) 및 전동기 제어부(57)를 가진다. 또한, 로우 패스 필터(53)는 정류·평활 회로(52)에 장착하여도 된다. 여기서 AD 변환부(55) 및 보정치 기억부(58) 이외는 도 2의 신호 처리 회로(59A, 59B)와 동일 구성을 가지기 때문에 설명을 생략 하고, 구성이 다른 부분을 중심으로 설명한다.

AD 변환부(55)는 노이즈 제거 필터(54)로부터 출력된 아날로그 신호를 디지털 신호로 변환하고, 그 결과를 후술하는 토오크 연산부(56)로 출력한다. 또 보정치 기억부(58)는 미리 오프셋 보정치 및 기울임 양 보정치를 기억하고 있다.

여기서 오프셋 보정치 및 기울임 양 보정치는 아날로그 토오크 신호를 AD 변환에 의해 디지털치로 변환하여 얻어지는 디지털 토오크 파형을 소정의 토오크 파형으로 일치시키기 위한 오프셋량 및 기울임 양이다.

즉, 도 24(a)의 실선 c로 나타내는 보정전의 디지털 토오크 파형에 대해 플러스측의 오프셋량을 부여하면 보정 후의 디지털 토오크 파형은 도 24(a)의 파선 c1으로 나타내는 바와 같이 된다. 마찬가지로, 도 24(a)의 실선 c로 나타내는 보정전의 디지털 토오크 파형에 대해 마이너스측의 오프셋량을 부여하면 보정 후의 디지털 토오크 파형은 도 24(a)의 일점 쇄선 c2로 나타내는 바와 같이 된다.

또 도 24(b)의 실선 b로 나타내는 보정전의 디지털 토오크 파형에 대해 플러스측의 기울임 양을 부여하면 보정 후의 디지털 토오크 파형은 도 24(b)의 파선 b1으로 나타내는 바와 같이 된다. 마찬가지로, 도 24(b)의 실선 b로 나타내는 보정전의 디지털 토오크 파형에 대해 마이너스측의 기울임 양을 부여하면 보정 후의 디지털 토오크 파형은 도 24(b)의 일점 쇄선 b2로 나타내는 바와 같이 된다.

또한, 도 24는, 0 내지 5V계에서 중점 출력전압이 2.5V의 경우에 대해 나타내고 있다.

본 실시형태에서는 토오크 검출 장치(30)의 토오크 특성을 균일하게 유지하기 위해 노이즈 제거 필터(54)로부터 출력되는 아날로그 토오크 신호를 AD 변환부(55)에 의해 디지털 토오크 신호로 변환하고, 변환 후의 디지털 토오크 신호의 게인과 오프셋을 토오크 연산부(56)에서 조정한다.

도 24의 종축( )내 수치는 AD 변환부(55)에 의해 변환된 경우의 변환치를 12bit로 나타낸 것이다.

즉, 미리 생산 공정 등에 있어서 아날로그 토오크 신호를 AD 변환기에 의해 디지털치로 변환하여 디지털 토오크 파형을 구하고, 이 보정전의 디지털 토오크 파형으로부터 소망의 토오크 파형에 대한 오프셋량과 기울임 양(게인)을 구한다. 다음에, 이들을 보정하기 위한 오프셋량 보정치 및 기울임 양 보정치를 구하고, 보정치 기억부(58)에 기억해 둔다.

그리고 토오크 연산부(56)에서는 AD 변환부(55)의 출력 신호인 AD 출력치를, 보정치 기억부(58)에 기억된 오프셋량 보정치 및 기울임 양 보정치를 사용하여 보정한다. 보정 후의 AD 출력치는 토오크 검출 신호로서 전동기 제어부(57)로 출력한다.

도 25는 토오크 연산부(56)의 구성을 나타내는 블럭도이다.

이 도 25에 나타내는 바와 같이 토오크 연산부(56)는 연산기(제1의 보정 연산부)(56a)를 구비한다. 연산기(56a)에는 AD 변환부(55)로부터 출력된 AD 출력치(AD치)와 보정치 기억부(58)에 기억된 기울임 양 보정치(게인 설정치) 및 오프셋량 보정치(오프셋 설정치)가 입력된다.

그리고 연산기(56a)에서 보정전의 AD치를 게인 설정치 및 오프셋 설정치로 보정하는 보정 연산을 행한다. 구체적으로는 (보정전의 AD치) × (게인 설정치) ＋ (오프셋 설정치)를 보정 후의 AD 출력치로 한다. 이와 같이, AD 출력치의 게인 및 오프셋량을 미리 기억한 게인 설정치 및 오프셋 설정치로 보정하는 보정 연산 로직을 마련하므로, 트리머(trimmer) 조정하는 일 없이 토오크 특성을 균일하게 유지할 수 있다.

또 여기서는, 보다 신뢰성이 높은 시스템으로 하기 위해 보정 연산 로직을 2중으로 구성하여 순차 같은 연산을 실시하고, 양자의 연산결과를 비교하는 것으로 당해 보정 연산 로직의 이상을 정상적으로 감시하는 감시기능(연산 로직 감시부)을 마련한다. 그리고 양자의 연산결과가 같은(혹은, 양자의 연산결과의 차이가 소정 범위내인) 경우에는, 보정 연산 로직이 정상이라고 판단한다.

즉, 토오크 연산부(56)는 연산기(56a)와 동일 연산 처리를 행하는 연산기(제2의 보정 연산부)(56b)를 구비한다. 연산기(56b)에는 멀티플렉서(MUX)(56c)의 출력이 보정전의 AD치로서 입력된다. MUX(56c)에는 통상시는 "1"이 되는 선택 신호(InItCalibSel)가 입력되고, AD 변환부(55)로부터 출력된 AD 출력치가 그대로 보정전의 AD치로서 입력된다.

연산기(56a)의 연산결과와 연산기(56b)의 연산결과는, 비교기(56d)에서 비교되고, 그 결과가 래치 회로(56e)에서 래치된다. 비교기(56d)에서는, 양자가 같은 경우에는 "0", 다른 경우에는 "1"이 되는 신호가 출력된다. 래치 회로(56e)에서 래치된 신호는 이상 검지 플래그(CalibNGFlg)로서 소정의 타이밍으로 출력된다.

이 이상 검지 플래그가 "0"인 경우에는 보정 연산 로직이 정상이기 때문에 연산기(56a)에서 연산한 보정 후의 AD 출력치를 채용하는 것으로서 이것을 전동기 제어부(57)로 출력한다. 이와 같이 하여, 토오크 검출 기능이 계속된다. 한편, 이상 검지 플래그가 "1"인 경우에는, 토오크 검출 기능을 정지하는 등의 이상시 처리를 행한다. 이에 따라, 토오크 연산부(56)로부터 신뢰성이 낮은 토오크 검출 신호가 출력되는 것을 방지할 수 있다.

게다가, 토오크 연산부(56)는, 보정 연산 로직의 감시기능 그 자체가 정상적으로 기능하고 있는지의 여부를 사전에 확인하는 초기 진단 기능(초기 진단부)을 마련한다. 여기서는, 연산기(56a)와 연산기(56b)에서 다른 신호를 입력하고, 양자의 비교 결과가 다른 것을 확인하는 것으로 보정 연산 로직의 감시기능이 정상적으로 기능하고 있다고 판단한다.

구체적으로는, 초기 진단시에는 MUX(56c)에 "0"이 되는 선택 신호(InItCalibSel)가 입력되고, AD 변환부(55)로부터 출력된 AD 출력치의 반전 신호가 보정전의 AD치로서 연산부(56b)에 입력된다. 한편, 연산부(56a)에는 AD 변환부(55)로부터 출력된 AD 출력치를 그대로 입력한다.

그리고 이때의 연산기(56a)의 연산결과와 연산기(56b)의 연산결과를 비교기(56d)로 비교한 결과, "1"이 되는 이상 검지 플래그(CalibNGFlg)가 출력되는 것을 확인하는 것으로 보정 연산 로직의 기능이 정상적으로 동작하고 있는 것을 확인한다. 이 초기 진단은 예를 들어, 전원이 투입된 직후(또는 이그니션 스위치(18)를 온 한 직후) 컨트롤러(15)측이 조타 보조 제어를 개시하기 전에 작동한다.

또한, 여기서는 초기 진단시에 연산기(56b)에 이상신호(연산기(57a)의 입력 신호의 반전 신호)를 입력하는 경우에 대해 설명하였으나, 연산기(56b)에 상기 이상신호와 정상신호(연산기(57a)의 입력 신호)를 번갈아 입력하도록 하여도 된다. 또한, 정상신호, 이상신호의 뒤에, 다시 정상신호를 입력하도록 하여도 된다. 이 경우, 정상신호 입력시에 "0"이 되는 이상 검지 플래그(CalibNGFlg)가 출력되고, 이상신호 입력시에 "1"이 되는 이상 검지 플래그(CalibNGFlg)가 출력되는 것을 확인하는 것으로 보정 연산 로직의 기능이 정상적으로 동작하고 있는 것을 확인한다.

도 23으로 돌아가서, 전동기 제어부(57)는 토오크 연산부(56)의 연산결과에 근거하여 운전자에 의한 조타 토오크를 경감하는 조타 보조 토오크를 발생할 수 있는 구동 전류(Ic)를 전동 모터(12)에 공급한다.

그런데, 코일식 토오크 센서의 토오크 특성을 균일하게 유지하는 수법으로서는 아날로그 신호의 게인 조정 및 오프셋 조정을, 트리머를 사용해 행하는 수법이 일반적이다. 그러나, 이 경우, 트리머 설치에 수반하여 부품 갯수가 증가 함과 동시에 생산 공정에 있어서의 트리머 조정에 숙련된 작업을 필요로 한다. 또 그 온도 특성은 일반적으로 크기 때문에 신호 처리 회로의 온도 특성을 크게 지배해 버린다.

이에 대해, 본 실시형태에서는 위에서 설명한 바와 같이 트리머를 사용하는 일 없이 토오크 특성을 균일화할 수 있다. 그 때문에, 트리머 폐지에 수반되는 부품 갯수 및 코스트의 삭감과, 신호 처리 회로의 온도 특성의 향상화를 도모할 수 있다.

또 게인 설정치 및 오프셋 설정치를 미리 기억하는 기억부를 구비하므로, 간이한 연산으로 디지털 토오크 신호의 게인과 오프셋량을 조정할 수 있어 적절한 토오크 특성을 얻을 수 있다.

게다가, 연산 로직을 2중으로 구성하고, 양자의 비교에 의해 상시 연산 로직의 이상을 감시하는 감시기능을 구비한다. 이에 따라, 연산 로직에 이상이 발생하고 있는 경우에는 토오크 검출 기능을 정지하는 등의 처치를 행할 수 있다. 따라서, 신뢰성이 있는 토오크 검출 신호만을 출력할 수 있다. 또 2개의 연산 로직에 동일 신호를 입력하고, 양자의 연산결과가 동일한지의 여부를 확인하므로, 비교적 간이한 수법으로 연산 로직이 정상적으로 기능하고 있는 것을 적절하게 확인할 수 있다.

또 사전에 상기 감시기능 그 자체가 정상적으로 기능하고 있는지의 여부를 판단하는 초기 진단 기능을 구비한다. 이때, 2중으로 구성한 연산 로직에 각각 다른 신호를 입력했을 때의 양자의 비교 결과가 다를 경우에, 감시기능이 정상적으로 기능하고 있다고 판단한다. 이와 같이, 감시기능이 정상적으로 기능하고 있는 것을 적절하게 확인할 수 있으므로 보다 신뢰성이 높은 토오크 검출 신호로 할 수 있다.

게다가 또, 초기 진단시에 한쪽의 연산 로직에는 다른 쪽의 연산 로직에 입력하는 신호의 반전 신호를 입력한다. 따라서, 비교적 용이하게 이상신호를 생성할 수 있어 간이한 구성으로 초기 진단을 실시할 수 있다.

(제6의 실시형태)

다음에 본 발명의 제6의 실시형태에 대해 설명한다.

이 제6의 실시형태는 위에서 설명한 제1의 실시형태에 있어서, 토오크 검출 장치(30)의 구성이 다름과 동시에 ECU에 진단 정보를 출력하는 기능을 마련한 것이다.

도 26은 토오크 검출 장치(30)의 구성을 나타내는 블럭도이다.

코일 쌍(22A)의 출력 신호는, 코일(22Aa, 22Aab)의 단자전압이고, 코일 쌍(22B)의 출력 신호는, 코일(22Ba, 22Bb)의 단자전압이다. 이들 출력 신호는 각각 신호 처리 회로(31A, 31B)로 출력된다.

토오크 검출 장치(30)의 제1 토오크 검출 계통은, 신호 처리 회로(31A)와, 감시부(토오크 신호 감시부) (38A)와, 진단 출력부(39A)와, 초기 진단부(40A)와, 노이즈 필터(41A)와, 커넥터(42A)를 구비한다. 신호 처리 회로(31A)는 메인 증폭·전파 정류부(32A)와, 메인 평활부(33A)와, 메인 출력부(34A)와, 서브 증폭·전파 정류부(35A)와, 서브 평활부(36A)와, 서브 출력부(37A)를 구비한다.

또 토오크 검출 장치(30)의 제2 토오크 검출 계통은, 제1 계통과 마찬가지로 신호 처리 회로(31B)와, 감시부(토오크 신호 감시부) (38B)와, 진단 출력부(39B)와, 초기 진단부(40B)와, 노이즈 필터(41B)와, 커넥터(42B)를 구비한다. 신호 처리 회로(31B)는, 메인 증폭·전파 정류부(32B)와, 메인 평활부(33B)와, 메인 출력부(34B)와, 서브 증폭·전파 정류부(35B)와, 서브 평활부(36B)와, 서브 출력부(37B)를 구비한다.

이 토오크 검출 장치(30)는 커넥터(42A, 42B)를 개재시켜 컨트롤러(ECU)(15)에 접속되어 있다.

ECU(15)는 커넥터(42A, 42B) 및 노이즈 필터(41A, 41B)를 개재시켜 토오크 검출 장치(30)의 각 요소에 전원 전압(Vcc)을 공급한다. 이에 대해, 토오크 검출 장치(30)는 코일 쌍(22A, 22B)의 출력 신호를 처리하고, 후술하는 메인 토오크 신호(Tm1, Tm2), 및 진단 신호(S1, S2)를 ECU(15)로 출력한다. ECU(15)는 입력된 각종 신호에 근거하여 토오크 검출 장치(30)의 이상 발생의 유무를 판정하고, 그 판정 결과에 따라 조타 보조 제어를 실시한다.

이하, 토오크 검출 장치(30)의 구체적 구성에 대해 설명한다. 토오크 검출 장치(30)의 제1 토오크 검출 계통과 제2 토오크 검출 계통과는 동일 구성을 가지기 때문에 여기서는 제1 토오크 검출 계통을 예로 들어 설명한다.

메인 증폭·전파 정류부(32A)는, 코일 쌍(22A)의 출력 신호(코일(22Aa, 22Ab)의 단자전압)를 입력하고, 이들 2개의 입력 전압의 차분을 증폭함과 동시에 정류한다. 메인 평활부(33A)는 메인 증폭·전파 정류부(32A)의 출력 파형을 평활화하고, 메인 출력부(34A)는 이것을 노이즈 필터(41A) 및 커넥터(42A)를 개재시켜 메인 토오크 신호(Tm1)로서 ECU(15)로 출력한다.

마찬가지로, 서브 증폭·전파 정류부(35A)는, 코일 쌍(22A)의 출력 신호(코일 (22Aa, 22Ab)의 단자전압)를 입력하고, 이들 2개의 입력 전압의 차분을 증폭함과 동시에 정류한다. 서브 평활부(36A)는 서브 증폭·전파 정류부(35A)의 출력 파형을 평활화하고, 서브 출력부(37A)는 이를 노이즈 필터(41A) 및 커넥터(42A)를 개재시켜 서브 토오크 신호(Ts1)로 한다. 다만, 서브 출력부(37A)는 ECU(15)에 대해 서브 토오크 신호(Ts1)는 출력하지 않는다. 또 서브 증폭·전파 정류부(35A)의 출력 파형은, 후술하는 감시부(38A)에도 입력된다.

감시부(38A)는 예를 들어 코일(22Aa) 또는 (22Ab)와 전기 저항(61Aa) 또는 (61Ab)와의 접촉 불량 등을 브릿지 회로의 차분 전압의 변화로 검출함과 동시에, ECU(15)로부터 공급되는 도시하지 않은 기준 전압(정현파)에 대한 위상 어긋남에 근거하여 회로계의 이상을 검출한다. 즉, 감시부(38A)는 인가한 교류 신호의 파형과 브릿지 회로의 차분 전압의 파형과의 위상차를 검출하고, 위상차가 소정치를 넘었을 때에 코일, 전기 저항 혹은 회로가 비정상이라고 판정한다.

또 감시부(38A)는, 신호 처리 회로(31A)의 이상 검출 처리에 더하여, 메인 평활부(33A)로부터 출력되는 메인 토오크 신호(Tm1)와 서브 평활부(36A)로부터 출력되는 서브 토오크 신호(Ts1)를 비교하는 것으로, 신호 처리 회로(31A)의 이상을 감시하고, 이상 발생시에는 이상신호(AB1)를 서브 출력부(37A)로 출력한다.

이때, 서브 출력부(37A)는 감시부(38A)로부터의 후술하는 이상신호(AB1)를 받아서, 서브 토오크 신호(Ts1)를 0으로 설정한다.

진단 출력부(39A)는 감시부(38A)의 진단 정보를 나타내는 진단 신호(S1)를 생성하고, 이것을 노이즈 필터(41A) 및 커넥터(42A)를 개재시켜 ECU(15)로 출력한다.

초기 진단부(40A)는 전원이 투입된 직후(또는 이그니션 스위치(18)를 온 한 직후), ECU(15) 측이 조타 보조 제어를 개시하기 전에 작동하고, 감시부(38A) 그 자체가 정상적으로 동작하고 있는지의 여부를 진단하는 초기 진단을 행한다.

초기 진단부(40A)는 초기 진단을 개시하면 초기 진단용의 신호로서 정상신호와 이상신호를 감시부(38A)에 대해 번갈아 입력하고, 감시부(38A)가 정상적으로 동작하고 있는 것을 확인한다. 이때, 정상신호, 이상신호의 뒤에, 다시 정상신호를 입력하도록 하여도 된다. 여기서 정상신호란 당해 신호를 사용하여 이상 검출을 행했을 때 정상적으로 기능하고 있는 감시부(38A)에 의한 이상 검출 결과가 「정상」이 되는 신호이고, 이상신호란, 당해 신호를 사용하여 이상 검출을 실시했을 때 정상적으로 기능하고 있는 감시부(38A)에 의한 이상 검출 결과가 「이상」이 되는 신호이다.

즉, 신호 처리 회로(31A)로부터 ECU(15)로는 메인 토오크 신호(Tm1)와 진단 신호(S1)가 출력되고, 신호 처리 회로(31B)로부터 ECU(15)로는, 메인 토오크 신호(Tm2)와 진단 신호(S2)가 출력되게 된다.

여기서 진단 신호(S1) 및 (S2)는, 감시부(38A, 38B)가 이상을 검출하고 있지 않는 정상 시에는 도 27(a)에 나타내는 일정 주기의 펄스 신호가 되고, 초기 진단부(40A, 40B)에 의한 감시부(38A, 38B)의 초기 진단중인 경우에는 도 27(b)에 나타내는 L 레벨에서 일정하게 되는 신호가 되며, 감시부(38A, 38B)가 이상을 검출하고 있는 이상 검출시에는 도 27(c)에 나타내는 H 레벨에서 일정하게 되는 신호가 된다. 또 메인 토오크 신호(Tm1)와 메인 토오크 신호(Tm2)는 도 28(a) 내지 (c)에 나타내는 바와 같이 토오크의 작용에 의해 한쪽이 증가하면 다른 쪽이 감소하는 특성을 가진다.

ECU(15)는 메인 토오크 신호(Tm1)와 메인 토오크 신호(Tm2)를 비교하고, 정상인 크로스 특성으로부터 벗어나 있는지의 여부에 따라 토오크 검출 장치(30)의 이상 발생의 유무를 판정한다.

그리고 ECU(15)는 메인 토오크 신호(Tm1) 및 (Tm2)에 근거하여 토오크 검출 장치(30)가 정상이라고 판정하고, 진단 신호(S1) 및 (S2)가 도 27(a)에 나타내는 펄스 신호일 때 신호 처리 회로(31A)로부터 출력된 메인 토오크 신호(Tm1)를 사용하여 통상의 조타 보조 제어를 실시하고, 전동 모터(12)를 구동한다.

한편, ECU(15)는 진단 신호(S1) 및 (S2)가 도 27(b)에 나타내는 L 레벨의 신호일 때에는 초기 진단부(40A) 및 (40B)에 의한 초기 진단중이라고 판단하여, 조타 보조 제어를 실시하지 않게 한다.

또 ECU(15)는, 메인 토오크 신호(Tm1) 및 (Tm2)에 근거하여 토오크 검출 장치(30)에 이상이 발생하고 있다고 판정하며, 또한 진단 신호(S1, S2)중의 어느 한쪽이 도 27(c)에 나타내는 H 레벨의 신호일 때에는 이상이 발생하고 있지 않는 쪽의 토오크 검출 계통이 출력한 메인 토오크 신호를 사용하여 통상의 조타 보조 제어를 실시하고, 전동 모터(12)를 구동한다.

또한, 진단 신호(S1) 및 (S2)가 모두 도 27(c)에 나타내는 H 레벨의 신호일 때에는 정상인 과거 토오크치를 사용해서 전동 모터(12)를 구동하여 어시스트 점감을 행하고, 안전하게 어시스트를 정지시키는 페일 세이프 모드(fail-safe mode)로 이행한다.

그런데 토오크 검출 계통을 2계통 가지는 토오크 센서 시스템의 경우 ECU측에서는 2계통분의 신호 처리가 필요해진다. 특히, 처리 회로를 이중화하고, 메인 토오크 신호와 서브 토오크 신호의 2종의 신호를 출력하면 ECU측에서는 합계 4종류의 신호를 처리할 필요가 있어, 토오크 검출 계통을 1 계통만 가지는 경우와 비교해 배의 처리량이 된다. 또 신호 출력을 아날로그 출력으로 실시하는 경우에는 ECU측의 ADC에 배의 처리를 요구할 필요가 있어, 처리 능력에 따라서는 ADC를 2개 준비하는 고려를 필요로 하는 경우가 있다. 이와 같이, ECU에서는 신호 처리를 위한 제어 회로에 큰 부하가 걸려, 처리 능력에 영향이 나오는데다 코스트도 늘어난다.

이에 대해, 본 실시형태에서는, 2 계통의 각 계통으로부터 각각 1종의 아날로그 신호를 출력하기 때문에 ECU(15)의 처리는 2개의 신호로 완료되고, 2종의 아날로그 신호를 출력하는 토오크 검출 계통을 1 계통만 가지는 시스템과 동등한 처리량으로 완료된다. 따라서, ADC의 증설을 필요로 하지 않는다.

또 각 계통으로부터 1개의 메인 토오크 신호를 출력하므로, 계통간의 이상은 각 계통으로부터의 메인 토오크 신호(Tm1, Tm2)를 비교하는 것으로 감시할 수 있다. 이와 같이, 신호 처리를 복잡화하는 일 없이 2개의 신호의 비교 처리에 의해 센서의 이상을 검출 가능하게 된다.

게다가, 상기 비교의 결과, 이상이 발생하고 있다고 판단한 경우에는 각 계통으로부터의 진단 신호(S1, S2)에 의해 이상이 발생한 측의 계통을 판별할 수 있다. 따라서, 어느 한쪽의 계통에 이상이 발생한 경우라도 토오크 센서의 기능을 계통 판별에 의해 계속하는 것이 가능해져 보다 안정된 여분형 토오크 센서 시스템을 구축하는 것이 가능하게 된다.

게다가, 각각의 계통에서는 진단 신호(S1, S2)를 간단한 신호로 출력하는 것으로 하고 있기 때문에, ECU 측에 큰 부하를 주는 일 없이 간소한 방법으로 이상이 발생하고 있는 측의 계통을 검출하는 것이 가능해진다.

( 응용예 )

또한, 상기 실시형태에 있어서는 코일 쌍을 2조로 하고 있으나, 3조 이상이어도 된다.

또 상기 각 실시형태에 있어서는 코일식의 토오크 센서를 사용하는 경우에 대해 설명하였으나, 2개의 토오크 신호를 출력하는, 예를 들어 자기 감응식 소자 등을 사용한 구성을 적용할 수도 있다.

본 발명에 관한 토오크 검출 장치에 의하면, 코일 쌍, 발진 회로 및 신호 처리 회로를 2계통 이상 구비하고, 여자 주파수차를 3.5kHz 이상으로 설정하므로 각각의 코일이 발생하는 자속의 간섭에 기인하는 토오크 신호의 중첩 성분을 효과적으로 감쇠하고, 고정밀도로 안정된 토오크 신호를 얻을 수 있어 유용하다.

그리고 상기 토오크 검출 장치를 구비하는 전동 파워 스티어링 장치에서는, 안정된 조타 보조 제어를 행할 수 있어 유용하다.

1…스티어링 휠 2…스티어링 샤프트
10…조타 보조 기구 11…감속기어
12…전동모터 15…컨트롤러
16…차속 센서 17…배터리
18…이그니션 스위치 20…토오크 센서
22A…제1 코일 쌍 22Aa, 22Ab, 22Ba, 22Bb…코일
22B…제2 코일 쌍 30…토오크 검출장치
32A, 32B…메인증폭·전파(全波) 정류뷰
33A, 33B…메인 평활부 34A, 34B…메인 출력부
35A, 35B…서브증폭·전파 정류부
36A, 36B…서브 평활부 37A, 37B…서브 출력부
38A, 38B…감시부 39A, 39B…진단 출력부
40A, 40B…초기 진단부 41A, 41B…노이즈 필터
42A, 42B…커넥터 51A, 53B…차동 앰프
52A, 52B…정류·평활 회로 53A, 53B…로우 패스 필터
54A, 54B…노이즈 제거 필터 55…AD 변환부
56…토오크 연산부 56a…연산기(제1의 보정 연산부)
56b…연산기(제2의 보정 연산부)
56c…MUX 56d…비교기
56e…래치 회로 57…전동기 제어부
58…보정치 보정부 59A, 59B…신호 처리 회로
60A, 60B…여자신호 생성부
61Aa, 61Ab, 61Ba, 61Bb…전기저항
62A, 62B…CLK
63A, 63B…카운터 64A, 64B…이상 검출부
65A, 65B…클락 감시부 65Aa…카운터
65Ab, 65Ac…비교 회로 65Ad…OR 회로
66A, 66B…CR 발진기 67A, 67B…CR 펄스폭 기억부
68…로우 패스 필터 69…클락 주파수 변동 감시부
69a…분압 회로 69b…윈드 컴퍼레이터
69c…로직 회로 71A, 71B…감시부 진단부
72A, 72B…클락신호 선택회로 SWa~SWc…스위치
73a~73c…분주 회로
75U, 75L…카운터 76U, 76L…OR 게이트
77U, 77L…래치 회로 78U, 78L…판정타이밍 생성 회로
79U, 79L…AND 게이트 140…신호 처리 회로
160…진단장치 161…여자펄스 감시부
162…여자신호 감시부 162a…입력 단자
162b, 162c…비교기 162d, 162e…카운터 회로
162f, 162g…비교 회로 162h…OR 회로
162i…래치 회로 162j…판정타이밍 생성부
162k…AND 회로 163…위상 감시부
163a~163c…비교기 163d…AND 회로
163e…입력 단자 163f…위상이동 회로
164…차동진폭 감시부 165…MUX/ADC 감시부
165a…MUX 165b…ADC
165c…래치 회로 165d…비교 회로
165e…OR 회로 165f…래치 회로
165g…판정타이밍 생성부 166…토오크 신호 감시부
167…통신 감시부

Claims (24)

1. 토오크가 입력되는 것으로 비틀림이 발생하는 토션 바로 연결된 제1 회전축과 제2 회전축과의 상대적인 변위를, 임피던스의 변화에 반영시켜 검출하는 적어도 2개의 코일 쌍과,
   각각의 상기 코일 쌍에 대응하여 별개로 마련되고, 다른 여자 주파수로 각각의 상기 코일 쌍에 여자신호를 공급하는 복수의 발진부와,
   각각의 상기 코일 쌍에 대응하여 별개로 마련되고, 각각의 상기 코일 쌍의 출력신호를 신호 처리하여 토오크 검출신호를 출력하는 토오크 검출기능을 가지는 신호 처리부를 구비하고,
   상기 여자 주파수의 차이인 여자 주파수차가 3.5kHz 이상으로 설정되어 있는 것을 특징으로 하는 토오크 검출장치.
   
2. 제 1항에 있어서,
   상기 여자 주파수차는 검출되는 토오크 신호의 주파수 대역에 있어서의 최대치보다도 크게 설정되어 있고,
   상기 신호 처리부는 상기 여자 주파수차에 상당하는 주파수의 통과를 저해하는 동시에, 상기 최대치에 상당하는 주파수를 통과하는 로우 패스 필터를 각각 포함하여 구성되어 있는 것을 특징으로 하는 토오크 검출장치.
3. 제 1항 또는 제 2항에 있어서,
   상기 토오크 검출기능의 이상을 정상적으로 감시하는 감시부와,
   상기 토오크 검출기능이 작동하기 전에 상기 감시부에 대해 진단용의 신호를 입력하고, 상기 감시부가 정상적으로 동작하고 있는 것을 확인하는 초기 진단부를 구비하는 것을 특징으로 하는 토오크 검출장치.
   
4. 제 3항에 있어서,
   상기 초기 진단부는 상기 감시부에 대해 상기 진단용의 신호로서 정상신호와 이상신호를 번갈아 입력하고,
   상기 정상신호의 입력시에 상기 감시부가 입력신호에 대해 정상진단하고, 상기 이상신호의 입력시에 상기 감시부가 입력신호에 대해 이상진단하였을 때, 상기 감시부가 정상적으로 동작하고 있다고 판단하는 것을 특징으로 하는 토오크 검출장치.
   
5. 제 4항에 있어서,
   상기 초기 진단부는 상기 감시부에 대해 상기 진단용의 신호를 상기 정상신호, 상기 이상신호, 상기 정상신호의 순으로 입력하는 것을 특징으로 하는 토오크 검출장치.
   
6. 제 3항 내지 제 5항 중 어느 한 항에 있어서,
   상기 감시부는 상기 여자신호의 파형을 감시하는 여자신호 감시부이고,
   상기 초기 진단부는 상기 여자신호 감시부의 상기 진단용의 신호로서 감시대상인 상기 여자신호 대신에 상기 여자신호의 이상(理想) 파형을 가지는 정상신호와, 당해 정상신호와는 주파수가 다른 이상신호를 입력하는 것을 특징으로 하는 토오크 검출장치.
   
7. 제 6항에 있어서,
   상기 초기 진단부는 상기 이상신호로서 상기 정상신호에 대해 주파수가 1/2이 되는 신호를 입력하는 것을 특징으로 하는 토오크 검출장치.
   
8. 제 3항 내지 제 7항 중 어느 한 항에 있어서,
   상기 감시부는 상기 토오크 검출신호가 상기 여자신호에 대해 위상이동하고 있는지의 여부를 감시하는 위상 감시부이고,
   상기 초기 진단부는 상기 위상 감시부의 상기 진단용의 신호로서 감시대상인 상기 토오크 검출신호 대신에 상기 여자신호와, 위상이동 회로를 개재시켜 상기 여자신호를 위상이동 시킨 신호를 입력하는 것을 특징으로 하는 토오크 검출장치.
   
9. 제 3항 내지 제 8항 중 어느 한 항에 있어서,
   상기 신호 처리부는 상기 토오크 검출신호를 AD 변환하여 출력하도록 구성되어 있고,
   상기 감시부는 감시대상의 전압치를 AD 변환한 후의 출력치를 감시하는 ADC 감시부고,
   상기 초기 진단부는 상기 ADC 감시부의 상기 진단용의 신호로서, 상기 감시대상의 전압치 대신에 상기 토오크 검출신호의 전압치의 통상사용영역에 있어서, 당해 통상사용영역의 중앙 전압치를 포함하는 복수의 정상 전압치와, 상기 정상 전압치와는 다른 복수의 이상 전압치를 입력하는 것을 특징으로 하는 토오크 검출신호.
   
10. 제 3항 내지 제 9항 중 어느 한 항에 있어서,
    상기 발진부는 클락신호를 분주(分周)하여 상기 여자 주파수의 펄스를 생성하는 카운터를 구비하고 있고,
    상기 감시부는 CR 발진기와, 미리 상기 CR 발진기의 출력펄스의 폭을 상기 클락신호로 계수하여 기억해두는 펄스폭 기억부를 구비하고, 상기 CR 발진기의 출력펄스의 폭을 클락신호로 계수하고, 그 계수치를 상기 펄스폭 기억부에 기억된 출력펄스의 폭과 비교하는 것으로 상기 클락신호의 이상을 감시하는 클락 감시부인 것을 특징으로 하는 토오크 검출장치.
    
11. 제 10항에 있어서,
    상기 초기 진단부는 상기 클락 감시부의 상기 진단용의 신호로서, 감시대상인 상기 클락신호 대신에 상기 카운터가 생성한 상기 여자 주파수의 펄스를 입력하였을 때에 상기 클락 감시부가 상기 CR 발진기의 출력펄스의 폭을 상기 카운터가 생성한 상기 여자 주파수의 펄스로 계수하고, 이를 상기 펄스폭 기억부에 기억된 출력펄스의 폭과 비교한 결과, 이상진단하였을 때 당해 클락 감시부가 정상적으로 동작하고 있다고 판단하는 것을 특징으로 하는 토오크 검출장치.
    
12. 제 3항 내지 제 11항 중 어느 한 항에 있어서,
    상기 발진부는 상기 코일 쌍에 대한 정현파의 상기 여자신호를 클락 펄스에 근거하여 생성하는 것이고,
    상기 감시부는 상기 발진기로부터 출력되는 여자신호를 입력하는 감시용 로우 패스 필터를 구비하고, 이 감시용 로우 패스 필터의 필터 출력의 진폭변동을 상기 클락 펄스의 주파수 변동으로서 검출하는 클락 주파수 변동 감시부인 것을 특징으로 하는 토오크 검출장치.
    
13. 제 12항에 있어서,
    상기 클락 주파수 변동 감시부는 상기 감시용 로우 패스 필터의 필터 출력의 상측 반파(半波) 및 하측 반파의 적어도 한쪽의 피크치가 정상 진폭 범위내에 있는지의 여부를 검출하는 구성을 가지는 것을 특징으로 하는 토오크 검출장치.
    
14. 제 13항에 있어서,
    상기 초기 진단부는 통상 클락 신호와 당해 통상 클락 신호와는 다른 여자 주파수의 이상 클락신호를 선택하여 상기 여자신호 생성부에 공급하는 클락 주파수 선택부를 구비하고,
    상기 클락 주파수 선택부의 상기 진단용의 신호로서, 상기 통상 클락 신호 및 이상 클락신호를 상기 여자신호 생성부에 공급하였을 때의 상기 클락 주파수 변동 감시부의 감시출력결과에 근거하여 당해 클락 주파수 변동 감시부를 진단하는 것을 특징으로 하는 토오크 검출장치.
    
15. 제 14항에 있어서,
    상기 이상 클락신호는 상기 통상 클락 신호의 허용 상한 주파수보다 높은 주파수의 이상 고주파수 클락신호와, 상기 통상 클락 신호의 허용하한 주파수보다 낮은 주파수의 이상 저주파수 클락신호와의 2종류로 구성되어 있는 것을 특징으로 하는 토오크 검출장치.
    
16. 제 1항 내지 제 15항 중 어느 한 항에 있어서,
    상기 신호 처리부는,
    상기 토오크에 대응하는 아날로그신호를 디지털신호로 변환하는 AD 변환기와,
    상기 AD 변환기로 변환된 디지털신호의 게인 및 오프셋량을 보정하기 위한 게인 보정치 및 오프셋량 보정치를 미리 기억하는 기억부와,
    상기 AD 변환기로 변환된 디지털신호를 상기 기억부에 기억된 게인 보정치 및 오프셋량 보정치로 보정하고, 상기 토오크 검출 신호로서 출력하는 제1의 보정 연산부를 구비하는 것을 특징으로 하는 토오크 검출장치.
    
17. 제 3항 내지 제 15항 중 어느 한 항에 있어서,
    상기 신호 처리부는,
    상기 토오크에 대응하는 아날로그신호를 디지털신호로 변환하는 AD 변환기와,
    상기 AD 변환기로 변환된 디지털신호의 게인 및 오프셋량을 보정하기 위한 게인 보정치 및 오프셋량 보정치를 미리 기억하는 기억부와,
    상기 AD 변환기로 변환된 디지털신호를 상기 기억부에 기억된 게인 보정치 및 오프셋량 보정치로 보정하고, 상기 토오크 검출 신호로서 출력하는 제1의 보정 연산부와,
    상기 제1의 보정 연산부와 동일한 보정연산 처리부를 행하는 제2의 보정 연산부를 구비하고,
    상기 감시부는 상기 제1의 보정 연산부와 상기 제2의 보정 연산부에 동일 신호를 입력하고, 양자의 연산결과를 비교하여 상기 제1의 보정 연산부의 연산로직이 정상적으로 기능하고 있는지의 여부를 감시하는 연산로직 감시부인 것을 특징으로 하는 토오크 검출장치.
    
18. 제 17항에 있어서,
    상기 초기 진단부는 상기 연산 로직 감시부의 상기 진단용의 신호로서, 상기 제2의 보정 연산부에 상기 제1의 보정 연산부와는 다른 신호를 입력하였을 때의 양자의 연산결과가 다른 것을 확인하는 것으로, 상기 연산로직 감시부가 정상적으로 기능하고 있는 것을 확인하는 것을 특징으로 하는 토오크 검출장치.
19. 제 18항에 있어서,
    상기 초기 진단부는 상기 제2의 보정 연산부에 입력하는 상기 제1의 보정 연산부와는 다른 신호로서, 상기 제1의 보정 연산부의 입력신호의 반전신호를 사용하는 것을 특징으로 하는 토오크 검출장치.
    
20. 제 3항 내지 제 19항 중 어느 한 항에 있어서,
    상기 신호 처리부는 2조의 상기 코일 쌍에 대응하여 마련되고, 각각 상기 코일 쌍의 출력신호에 근거하여 메인 토오크 신호를 출력하도록 구성되어 있고,
    상기 감시부에 의한 이상 진단결과를 포함하는 진단정보를 출력하는 진단정보 출력부를 구비하는 것을 특징으로 하는 토오크 검출장치.
    
21. 제 20항에 있어서,
    상기 신호 처리부는 상기 코일 쌍의 출력신호에 근거하여 상기 메인 토오크 신호 및 서브 토오크 신호를 연산하고, 상기 메인 토오크 신호만을 출력하도록 구성되어 있고,
    상기 감시부는 상기 메인 토오크 신호와 상기 서브 토오크 신호와의 비교에 의하여, 상기 신호 처리부의 이상을 감시하는 토오크 신호 감시부인 것을 특징으로 하는 토오크 검출장치.
    
22. 제 20항 또는 제 21항에 있어서,
    상기 진단정보 출력부는 상기 진단정보로서 상기 감시부에 의한 이상 진단결과가 정상인 것, 상기 감시부에 의한 이상 진단결과가 이상인 것, 및 상기 초기 진단부에 의한 초기 진단중인 것의 적어도 3종류의 정보를 출력하는 것을 특징으로 하는 토오크 검출장치.
    
23. 제 22항에 있어서,
    상기 진단정보 출력부는 상기 진단정보로서 상기 감시부에 의한 이상 진단결과가 정상인 경우에는 일정주기의 펄스신호, 상기 감시부에 의한 이상 진단결과가 이상인 경우에는 H 레벨의 신호, 상기 초기 진단부에 의한 초기 진단중인 경우에는 L 레벨의 신호를 출력하는 것을 특징으로 하는 토오크 검출장치.
    
24. 스티어링 기구에 입력되는 조타 토오크를 검출하는 상기 제 1항 내지 제 23항 중 어느 한 항에 기재된 토오크 검출장치와,
    적어도 상기 토오크 검출장치로 검출한 조타 토오크에 근거하여 조타계에 운전자의 조타부담을 경감시키는 조타 보조력을 부여하도록, 전동모터를 구동제어하는 모터 제어부를 구비하는 것을 특징으로 하는 전동파워 스티어링 장치.

Images