KR20120023120A - 반도체 패키지 및 당해 반도체 패키지의 실장구조 - Google Patents

반도체 패키지 및 당해 반도체 패키지의 실장구조 Download PDF

Info

Publication number
KR20120023120A
KR20120023120A KR1020117030645A KR20117030645A KR20120023120A KR 20120023120 A KR20120023120 A KR 20120023120A KR 1020117030645 A KR1020117030645 A KR 1020117030645A KR 20117030645 A KR20117030645 A KR 20117030645A KR 20120023120 A KR20120023120 A KR 20120023120A
Authority
KR
South Korea
Prior art keywords
wiring board
motherboard
side electrodes
package
semiconductor package
Prior art date
Application number
KR1020117030645A
Other languages
English (en)
Other versions
KR101341273B1 (ko
Inventor
츠네오 하마구치
이키오 스기우라
히로오 사카모토
마사키 이와타
다카시 시라세
다카시 오카무로
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20120023120A publication Critical patent/KR20120023120A/ko
Application granted granted Critical
Publication of KR101341273B1 publication Critical patent/KR101341273B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

반도체 패키지(1)는, 반도체소자(3)가 수용되는 소자수용용 오목부(2a)를 상면에 가지는 패키지 배선판(2)과, 패키지 배선판(2)의 외측 측면에 마련됨과 아울러, 마더보드(10)에 마련된 복수의 마더보드 측 전극(8)과 납땜접합되는 복수의 측면 전극(7)과, 소자수용용 오목부(2a)의 저면에 고정된 반도체소자와, 소자수용용 오목부(2a)의 저면에 마련됨과 아울러, 반도체소자(3) 및 측면 전극(7)과 전기적으로 접속된 소자용 전극(5)을 구비하고, 패키지 배선판(2)은 직포(21)와 수지접착제층(22)을 교호로 적층한 다층구조로 이루어지며, 수지접착제층(22)은 수지접착제에 무기필러입자를 함유시킴으로써 이루어진 것을 특징으로 한다. 이것에 의해, 온도의 상승?하강이 반복되는 환경하에서 납땜접합부에서의 크랙의 발생을 억제하여, 납땜접합 신뢰성을 향상할 수 있다.

Description

반도체 패키지 및 당해 반도체 패키지의 실장구조 {SEMICONDUCTOR PACKAGE AND SEMICONDUCTOR PACKAGE MOUNTING STRUCTURE}
본 발명은 반도체소자를 수용하는 오목부와 납땜접합용의 측면 전극을 구비한 반도체 패키지 및 그 실장구조에 관한 것이다.
종래의 반도체 패키지로서, 예를 들면 SOP(Small Outline Package)나 QFP(Quad Flat Package)와 같은, 패키지 배선판의 외측 측면으로 외부 접속용의 리드가 마련되고, 이 와이어를 마더보드에 마련된 전극으로 납땜접합함으로써, 마더보드에 실장(實裝)되는 것이 있다(예를 들면, 특허문헌 1, 비특허문헌 1). 그러나, 이와 같은 반도체 패키지는 납땜접합부의 관찰이 용이하지만, 마더보드로의 실장면적이 커진다고 하는 문제가 있다.
그래서, 납땜접합부의 관찰이 용이하고, 또한 마더보드로의 실장면적을 작게 할 수 있도록 한 종래의 반도체 패키지로서, 패키지 배선판의 외측 측면과 저면(마더보드로의 실장면)에 전극(이하, 「측면 전극」)이 일체적으로 형성된 것이 있다(예를 들면, 특허문헌 2). 이러한 반도체 패키지는 패키지 배선판에 마련된 측면 전극과 마더보드에 마련된 전극과의 사이를 납땜이 스며들어 퍼진 상태에서 마더보드에 실장된다.
이러한 종래의 측면 전극을 구비한 패키지 배선판은 반도체소자를 수용하기 위한 오목부를 가지는 세라믹 다층구조로 이루어진다. 그리고, 이 패키지 배선판의 오목부는 복수 매의 세라믹 그린 시트 중 적어도 1매의 시트에 개구를 형성한 후, 상기 복수 매의 세라믹 그린 시트를 적층하고, 고온으로 소성(燒成)하는 것에 의해서 형성된다. 이 때, 패키지 배선판의 평면방향의 열팽창계수는 약 7×10-61/K가 된다. 여기서, 「평면방향」이란, 패키지 배선판의 실장면에 평행한 방향을 의미한다. 한편, 마더보드가 일반적인 유리에폭시?프린트 배선판인 경우, 그 평면방향의 열팽창계수는 약 16×10-61/K가 된다. 따라서, 양자의 평면방향의 열팽창계수가 크게 다르기 때문에, 온도의 상승?하강이 반복되는 환경하에서는 패키지 배선판과 마더보드와의 사이의 납땜접합부에서 변형이 증대하여, 크랙이 생기기 쉽다고 하는 문제가 있다.
특허문헌 2에는 패키지 배선판과 마더보드와의 사이의 납땜접착강도를 개선하고, 납땜접합부의 신뢰성을 향상하기 위해서, 스페이서를 함유시킨 납땜 페이스트를 사용하여 납땜접합을 행하는 기술이 개시되어 있다.
특허문헌 1 : 일본국 특개평9-326545호 공보(단락 0003, 단락 0004, 도 6) 특허문헌 2 : 일본국 특개2007-200997호 공보(단락 0019, 단락 0020, 도 1)
비특허문헌 1 : 「일렉트로닉스 실장기술 기초강좌」, 제4권, 제158페이지, 1997년, (주)공업조사회
그러나, 특허문헌 2에 개시된 납땜접합방법에서는, 스페이서가 함유된 납땜 페이스트를 사용하기 때문에, 반도체 패키지의 소형화에 수반하고는 납땝접합면적의 축소화에 의해서, 충분한 접착강도를 얻지 못하고, 여전히 납땜접합부에 크랙이 발생한다는 문제가 있었다.
본 발명은 상기와 같은 문제를 해결하기 위해서 이루어진 것으로, 반도체소자를 수용하는 오목부와 납땜접합용의 측면 전극을 구비한 반도체 패키지의 납땜접합 신뢰성을 향상하는 것을 목적으로 한다.
본 발명에 관한 반도체 패키지는, 반도체소자가 수용되는 소자수용용 오목부를 상면에 가지는 패키지 배선판과, 상기 패키지 배선판의 외측 측면에 마련됨과 아울러, 마더보드에 마련된 복수의 마더보드 측 전극과 납땜접합되는 복수의 측면 전극과, 상기 소자수용용 오목부의 저면에 고정된 반도체소자와, 상기 소자수용용 오목부의 저면에 마련됨과 아울러, 상기 반도체소자 및 상기 측면 전극과 전기적으로 접속된 소자용 전극을 구비하고, 상기 패키지 배선판은 직포(織布)와 수지접착제층을 교호로 적층한 다층구조로 이루어지며, 상기 수지접착제층은 수지접착제에 무기필러입자를 함유시킨 것으로 이루어진 것을 특징으로 한다.
또, 본 발명에 관한 반도체 패키지의 실장구조는, 상기 반도체 패키지와, 상기 반도체 패키지가 실장된 마더보드와, 상기 마더보드의 표면에 마련됨과 아울러, 상기 복수의 측면 전극과 납땜에 의해 접합되는 복수의 마더보드 측 전극을 구비하고, 상기 복수의 측면 전극 및 상기 복수의 마더보드 측 전극은 상기 복수의 측면 전극으로부터의 연장면이 상기 복수의 마더보드 측 전극과 교차하는 위치에 배치되며, 상기 납땜은 상기 복수의 마더보드 측 전극의 상면과 상기 복수의 측면 전극과의 사이를 스며들어 퍼져 있는 것을 특징으로 한다.
본 발명에 의하면, 패키지 배선판이 직포와 수지접착제층을 교호로 적층한 다층구조로 이루어짐과 아울러, 수지접착제층에 무기필러입자를 함유시킴으로써, 온도의 상승?하강이 반복되는 환경하에서 납땜접합부에서의 크랙의 발생을 억제하여, 납땜접합 신뢰성을 향상할 수 있다.
도 1은 본 발명의 실시형태 1에서의 반도체 패키지(1)의 실장구조의 사시도이다.
도 2는 도 1의 반도체 패키지(1)의 사시도이다.
도 3은 도 1의 A-A단면도이다.
도 4는 도 3의 일점 쇄선(鎖線)으로 둘러싼 부분의 배선판(2)의 단면 확대도이다.
도 5는 본 발명의 실시형태 1에서의 배선판(2)의 적층방향의 열팽창계수와 납땜(9)의 상당 소성변형과의 관계를 나타내는 그래프이다.
도 6은 본 발명의 실시형태 1에서의 배선판(2)의 수지접착제층(22)의 실리카 입자 함유율과 배선판(2)의 적층방향의 열팽창계수와의 관계를 나타내는 그래프이다.
도 7은 본 발명의 실시형태 1에서의 반도체 패키지(1)의 다른 실장구조의 예를 나타내는 단면도이다.
도 8은 본 발명의 실시형태 1에서의 다른 반도체 패키지(1)의 예를 나타내는 단면도이다.
도 9는 본 발명의 실시형태 2에서의 반도체 패키지의 실장구조의 단면도이다.
도 10은 본 발명의 실시형태 3에서의 반도체 패키지의 실장구조의 단면도이다.
도 11은 본 발명의 실시형태 4에서의 반도체 패키지의 실장구조의 단면도이다.
도 12는 본 발명의 실시형태 5에서의 반도체 패키지의 실장구조의 단면도이다.
도 13은 본 발명의 실시형태 6에서의 광반도체 모듈 사시도이다.
도 14는 도 13의 B-B단면도이다.
실시형태 1.
본 발명에 관한 실시형태 1을, 도 1 ~ 도 8을 참조하여 설명한다. 도 1은 본 발명의 실시형태 1에서의 반도체 패키지의 실장구조의 사시도, 도 2는 도 1에 나타내는 반도체 패키지(1)의 사시도, 도 3은 도 1에 나타내는 반도체 패키지의 실장구조의 A-A단면도이다.
도 1 ~ 도 3에 나타내는 바와 같이, 반도체 패키지(1)는 배선판(2), 반도체소자(3), 소자용 전극(5) 및 측면 전극(7)을 구비하고 있다. 대략 직방체의 외형을 가지는 배선판(2)은 도시하지 않은 도전체에 의해 내부 배선되어 있고, 다층구조로 이루어진다. 또, 배선판(2)은 납땜접합에 의해 마더보드(10)에 실장되고, 그 실장면(저면)과 반대 측의 면(상면)에는 반도체소자(3)를 수용하기 위한 소자수용용 오목부(2a)가 형성되어 있다. 소자수용용 오목부(2a)는 평면방향으로 직사각형 모양이다. 여기서, 「평면방향」이란, 도 1의 XY평면의 방향으로 나타내는 바와 같이, 패키지 배선판의 실장면에 평행한 방향을 의미한다. 반도체소자(3)는 접착제(6)에 의해 소자수용용 오목부(2a)의 저면(2a_BASE)에 접착 고정되어 있고, 소자수용용 오목부(2a)의 저면(2a_BASE)에 마련된 소자용 전극(5)과 와이어(4)를 통하여 전기적으로 접속되어 있다. 배선판(2)에 내부 배선에 이용되는 도전체 및 소자용 전극(5)의 재료는 동이다. 또한, 배선판(2) 및 소자수용용 오목부(2a)의 형상은 본 실시형태의 것에 한정되지 않는다.
배선판(2)의 한 쌍의 대향하는 외측 측면에는 저면으로부터 상면 근방까지 연장하는 복수의 반원기둥 형상의 전극용 오목부(2b)가 형성되어 있다. 전극용 오목부(2b)는 배선판(2)의 저면만 관통하고, 상면을 관통하지 않도록 형성되어 있다. 또한, 전극용 오목부(2b)는 배선판(2)의 저면 및 상면을 관통하도록 형성해도 된다. 또, 측면 전극(7)이 배선판(2)에 마련되는 배치로서는, 도 1에 나타내는 바와 같이 측면 전극(7)의 측부(7a)가 배선판(2)의 한 쌍의 서로 대향하는 외측 측면에 마련되는 경우에 한정되지 않고, 모든 외측 측면에 마련되어도 된다.
측면 전극(7)은 배선판(2)의 각 전극용 오목부(2b)에 마련된 측부(7a)와, 배선판(2)의 저면에 마련된 7b로 이루어진다. 그리고, 측면 전극(7)은 배선판(2)의 외주면에 동-니켈-금의 도금을 행함으로써, 배선판(2)에 결합하여 형성된다. 이와 같이 측면 전극(7)이 저부(7b)를 가짐으로써, 측면 전극(7)이 배선판(2)으로부터 박리하는 것을 억제할 수 있다. 또, 측면 전극(7)은 배선판(2)의 내부 배선을 통하여 소자용 전극(5)과 전기적으로 접속되어 있다.
반도체 패키지(1)가 실장되는 마더보드(10)는 유리에폭시?프린트 배선판이다. 마더보드(10)의 표면에는 복수의 측면 전극(7)에 대응하는 복수의 마더보드 측 전극(8)이 마련되어 있다. 반도체 패키지(1)는 이 측면 전극(7)과 마더보드 측 전극(8)과의 사이를 납땜접합됨으로써, 마더보드(10)에 전기적이고 또한 기계적으로 접속된다. 납땜(9)의 재료로서는, 무연 납땜이 바람직하고, 예를 들면, Sn-3Ag-0.5 Cu, SnAg 등이 있다.
측면 전극(7)과 마더보드 측 전극(8)은 측면 전극(7)의 측부(7a)로부터의 연장면(도 3의 점선)과 교차하는 위치에 배치되어 있다. 바꾸어 말하면, 양자는 도 3과 같이 평면방향에서 보았을 때에, 마더보드 측 전극(8)의 양단이 측면 전극(7)의 측부(7a)로부터의 연장면에 걸치는 위치에 배치되어 있다. 이와 같이 양자가 배치됨으로써, 표면실장에 의한 납땜접합이나, 레이저, 램프, 핫 에어 등의 가열방법에 따른 납땜접합에서, 납땜(9)은 마더보드 측 전극(8)의 상면과 측면 전극(7)의 저부(7b) 및 측부(7a)와의 사이를 스며들어 퍼진다. 이 실장구조에 의해, 예를 들면 특허문헌 1과 같이 패키지 배선판의 외측 측면에 리드선이 마련된 경우와 비교해서, 납땜접합 상태의 관찰이 용이하게 됨과 아울러, 반도체 패키지(1)의 마더보드(10)에의 실장면적을 줄일 수 있다.
배선판(2)의 구성에 대해서, 도 4를 참조하여 상세히 설명한다. 도 4는 도 3에 도시한 일점 쇄선으로 둘러싼 부분에서의 배선판(2)의 단면 확대도이다. 배선판(2)은 직포(21)와 수지접착제층(22)을 교호로 적층한 다층구조로 이루어진다. 직포(21)의 재료는 그 두께방향(도 1에 나타내는 Z축방향)의 열팽창계수가 약 1×10-6 ~ 10×10-61/K인 것이 바람직하고, 예를 들면, 유리 직포, 아라미드(aramid) 직포 등의 수지직포가 있다. 한편, 수지접착제층(22)의 수지접착제의 재료로서는, 엑폭시계 수지, 페놀계 수지, 폴리이미드계 수지 등이 있다. 특히, 직포(21)의 재료를 유리 직포로 하고, 수지접착제층(22)의 수지접착제의 재료를 엑폭시계 수지로 함으로써, 유리에폭시?프린트 배선판으로 구성된 마더보드와 평면방향의 열팽창계수를 정합(整合)시킬 수 있다.
이 배선판(2)의 소자수용용 오목부(2a)는 종래의 세라믹 다층구조로 이루어진 배선판의 오목부와는 달리, 미리 직포(21)와 수지접착제층(22)을 교호로 적층한 다층구조로 이루어진 배선판을 형성한 후, 실장면(저면)과 반대의 면(상면)을 깎아내는 것에 의해 형성된다. 이것에 의해서, 적층시에 오목부를 형성하는 경우에 볼 수 있었던 수지접착제층(22)의 수지접착제가 소자수용용 오목부(2a)의 내부에 유입하는 것을 막을 수 있다.
수지접착제층(22)에는 무기필러입자가 함유된다. 무기필러입자의 재료로서는, 열팽창계수가 낮은 무기물질이면 되고, 예를 들면 실리카(SiO2) 입자, 세라믹 입자 등이 있다. 특히, 실리카 입자는 저비용이며, 또한 소망의 크기로 제조하는 것이 용이하기 때문에, 최적인 재료이다.
본 발명의 발명자는 무기필러입자의 함유율의 바람직한 범위를 다음과 같이 구했다. 이하, 도 5 및 도 6을 참조하여 설명한다. 도 5는 배선판(2)의 적층방향의 열팽창계수와 납땜(9)의 상당 소성변형과의 관계를 나타내는 그래프, 도 6은 수지접착제층(22)의 실리카 입자 함유율과 배선판(2)의 적층방향의 열팽창계수와의 관계를 실험으로 구한 그래프이다.
도 5의 각 플롯점은 ANSYS라는 해석 소프트웨어를 이용하여 구한 계산값이다. 이 해석에서는 납땜(9) 및 마더보드(10)의 면방향의 열팽창계수 및 영률(Young's modulus)을 각각 이하의 표와 같이 설정했다.
Figure pct00001
도 5에서의 「배선판(2)의 적층방향의 열팽창계수」는, 도 6에 나타내는 관계에 근거하여 실리카 입자 함유율을 조정함으로써, 소망의 값을 얻을 수 있다. 또, 도 5에서의 「상당 소성변형」이란, 상당 변형의 탄성분을 제외한 소성분이며, 그 값이 높을수록 납땜접합부의 크랙이 보다 발생하기 쉬운 것을 의미한다. 상당 변형(ε)은 ε1, ε2, ε3를 주변형이라고 하면, 이하의 식으로 나타낸다.
Figure pct00002
본 발명의 발명자는 125℃ ~ -40℃의 온도사이클을 반복하는 실험을 배선판(2)의 적층방향의 열팽창계수를 약 60×10-61/K로 설정하여 행했다. 또한, 이 실험에서는, 배선판(2)의 직포(21)의 재료를 유리 직포, 수지접착제층(22)의 수지접착제의 재료를 엑폭시계 수지로 하고, 수지접착제층(22)에서의 실리카 입자의 함유율은 0중량％으로 했다. 또한 측면 전극(7)은 동-니켈-금의 도금으로 하고, 납땜(9)의 재료는 Sn-3Ag-0.5 Cu로 하며, 마더보드(10)는 유리에폭시?프린트 배선판으로 했다. 이 실험을 행한 결과, 온도사이클을 약 300회 반복함으로써, 납땜(9) 중, 측면 전극(7)의 측부(7a)의 하부 근방에서 크랙이 생겼다. 이 실험결과로부터 알 수 있는 바와 같이, 배선판(2)을 마더보드(10)와 같은 재료(실리카 입자 함유율 0중량%의 유리 엑폭시)로 구성함으로써, 평면방향의 열팽창계수를 마더보드(10)와 정합시켜도, 높은 납땜접합 신뢰성을 얻을 수 없는 것을 알 수 있었다.
한편, 동일한 온도사이클 실험을, 배선판(2)의 적층방향의 열팽창계수를 약 28×10-61/K로 설정하여 행했다. 이 경우, 수지접착제층(22)에서의 실리카 입자의 함유율은 약 55중량％으로 했다. 이 실험을 행한 결과, 온도사이클을 약 1000회 반복해도 납땜(9)에 크랙이 생기지 않았다. 이 때, 도 5로부터 알 수 있는 바와 같이, 납땜(9)의 상당 소성변형은 약 0.0004가 된다. 또한, 도 5로부터 알 수 있는 바와 같이, 배선판(2)의 열팽창계수가 약 15×10-6 ~ 40×10-61/K의 범위 내인 경우는, 납땜(9)의 상당 소성변형이 약 0.0004가 된다. 이상으로부터, 본 발명의 발명자는, 배선판(2)의 적층방향의 열팽창계수가 약 15×10-6 ~ 40×10-61/K인 경우를, 높은 납땜접합 신뢰성을 얻을 수 있는 범위라고 판단했다.
배선판(2)의 적층방향의 열팽창계수를 약 15×10-6 ~ 40×10-61/K로 설정하기 위해서 필요한 실리카 입자 함유율은 도 6의 그래프에 근거하여 구할 수 있다. 도 6의 각 플롯점은 실험값이다. 이 실험에서는, 배선판(2)의 직포(21)의 재료를 유리 직포, 수지접착제층(22)의 수지접착제의 재료를 엑폭시계 수지, 수지접착제층(22)의 무기필러입자의 재료를 실리카 입자로 했다.
도 6으로부터 알 수 있는 바와 같이, 수지접착제층(22)에서의 실리카 입자의 함유율을 약 30 ~ 80중량％으로 설정하면, 배선판(2)의 적층방향의 열팽창계수를 약 15×10-6 ~ 40×10-61/K로 설정할 수 있다. 또한, 배선판(2)의 적층방향의 열팽창계수가 약 15×10-61/K일 때의 실리카 입자 함유율로서, 80중량%라는 값은 외삽(外揷)에 의해 구했다. 이상부터, 무기필러입자의 함유율의 바람직한 범위는 약 30 ~ 80중량％이다.
본 실시형태에서는, 측면 전극(7)이 저부(7b)를 가지는 경우에 대해서 설명했지만, 측면 전극(7)은 적어도 측부(7a)를 가지고 있으면 된다. 측면 전극(7)이 측부(7a)만으로 이루어진 경우, 도 7에 나타내는 바와 같이, 배선판(2)의 저면에까지 연장하는 복수의 측면 전극(7)의 단부가 복수의 마더보드 측 전극(8)에 접촉하도록, 반도체 패키지(1)는 마더보드(10)의 표면에 놓인다. 그리고, 납땜(9)은 반도체 패키지(1)의 측면 전극(7)과 마더보드(10)의 마더보드 측 전극(8)과의 사이를 스며들어 퍼진다.
또, 본 실시형태에서는, 배선판(2)의 직포(21), 수지접착제층(22)의 수지접착제 및 수지접착제층(22)의 무기필러입자가 모든 층에서 단일의 재료?함유율인 경우에 대해서 설명했지만, 본 발명의 과제를 해결할 수 있는 한, 이들 재료는 층에 따라 다른 것이어도 된다.
또, 본 실시형태에서는, 배선판(2)의 외측 측면에 전극용 오목부(2b)가 형성되고, 전극용 오목부(2b)의 내면에 측면 전극(7)의 측부(7a)가 마련되어 있지만, 도 8과 같이, 배선판(2)의 외측 측면에 전극용 오목부가 형성되지 않고, 평탄한 측면 전극(7)의 측부(7a)가 마련되어도 된다.
본 실시형태에 의하면, 배선판(2)의 수지접착제층(22)에 무기필러입자를 함유시킴으로써, 배선판(2)의 적층방향(Z축방향)의 열팽창계수를 조정할 수 있다. 이것에 의해서, 측면 전극(7)의 측부(7a) 근방에서의 납땜(9) 중의 변형을 저감할 수 있다. 따라서, 온도의 상승?하강이 반복되는 환경하에서, 납땜접합부에서의 크랙이 발생하는 것을 억제할 수 있다.
실시형태 2.
본 발명에 관한 실시형태 2를, 도 9를 참조하여 설명한다. 도 9는 본 발명의 실시형태 2에서의 반도체 패키지의 실장구조의 단면도이다. 또한, 도 3에서의 부분과 동일 또는 동등한 부분에 대해서는 동일한 부호를 교부하고, 상세한 설명을 생략한다. 또, 실시형태 2 ~ 실시형태 6은 기본적으로 실시형태 1에서 설명한 사상을 전제로 하는 것이다.
측면 전극(7)과 마더보드 측 전극(8)은 측면 전극(7)의 측부(7a)로부터의 연장면(도 9의 점선)과 교차하는 위치에 배치되어 있다. 또한, 양자는 도 9의 2개의 2점 일점 쇄선으로 나타내는 바와 같이, 저부(7b)의 내측 단면(端面)이 마더보드 측 전극(8)의 내측 단면보다 내측(배선판(2)의 중심의 근처)에 위치하도록 배치되어 있다. 바꾸어 말하면, 양자는 배선판(2)을 통하여 서로 대향하는 복수의 측면 전극(7)의 저부(7b)의 내측 단면 사이의 거리가 복수의 마더보드 측 전극(8)의 내측 단면 사이의 거리보다도 작게 되도록 배선판(2), 측면 전극(7) 또는 마더보드 측 전극(8)의 치수 및 배치가 설정된다.
이것에 의해서, 측면 전극(7)과 마더보드 측 전극(8)과의 사이를 납땜접합했을 경우, 납땜(39)은 마더보드 측 전극(8)의 상면 및 내측 단면과 측면 전극(7)의 저부(7b) 및 측부(7a)와의 사이를 스며들어 퍼지고, 납땜(9)의 표면장력에 의해서, 배선판(2)의 중심을 향하여 볼록 형상으로 돌출한다.
본 실시형태에 의하면, 실시형태 1의 효과에 더하여, 납땜(39)이 마더보드 측 전극(8)의 내측 단면에까지 스며들어 퍼지고, 납땜(9)의 표면장력에 의해서, 배선판(2)의 중심을 향해 볼록 형상으로 돌출함으로써, 납땜접합면적을 증대시킬 수 있다. 이것에 의해서, 납땜(39) 중의 변형을 저감할 수 있다. 따라서, 온도의 상승?하강이 반복되는 환경하에서, 납땜접합부에서의 크랙이 발생하는 것을 억제할 수 있다.
실시형태 3.
본 발명에 관한 실시형태 3을, 도 10을 참조하여 설명한다. 도 10은 본 발명의 실시형태 3에서의 반도체 패키지의 실장구조의 단면도이다. 또한, 도 3에서의 부분과 동일 또는 동등한 부분에 대해서는, 동일한 부호를 부여하고, 상세한 설명을 생략한다.
반도체 패키지(41)는 배선판(42), 반도체소자(3), 소자용 전극(45) 및 측면 전극(7)을 구비한다. 배선판(42)은 실시형태 1의 배선판(2)과 마찬가지로, 도시하지 않은 도전체에 의해 내부 배선되어 있으며, 직포와 무기필러입자를 함유한 수지접착제층을 교호로 적층하여 구성되어 있다. 또, 배선판(42)은 그 상면에는 반도체소자(3)를 수용하기 위한 소자수용용 오목부(42a)가 형성됨과 아울러, 한 쌍의 대향하는 외측 측면에는 저면으로부터 상면 근방까지 연장하는 복수의 전극용 오목부(42b)가 형성되어 있다.
소자수용용 오목부(42a)의 내측 측면(42a_ SIDE)에는 단차부(42c)가 마련되어 있다. 즉, 소자수용용 오목부(42a)의 단차부(42c)보다 하측의 수평단면적은, 단차부(42c)보다 상측의 수평단면적보다 작다. 반도체소자(3)는 접착제(6)에 의해 소자수용용 오목부(42a)의 저면(42a_BASE)에 고정되어 있고, 소자용 전극(45)은 단차부(42c)의 상면에 마련되어 있다. 단차부(42c)는 반도체소자(3)의 상면과 대략 동일한 높이로 마련되어 있다. 그리고, 반도체소자(3)와 소자용 전극(45)은 와이어(44)를 통하여 전기적으로 접속되어 있으며, 소자용 전극(45)과 측면 전극(7)은 배선판(42)의 내부 배선을 통하여 전기적으로 접속되어 있다.
본 실시형태에 의하면, 실시형태 1의 효과에 더하여, 소자수용용 오목부(42a)의 내측 측면(42a_ SIDE)에 단차부(42c)를 마련함으로써, 배선판(42)의 하각부(下角部)의 평면방향의 단면적을 증대시킬 수 있다. 이것에 의해서, 배선판(42)의 변형을 억제할 수 있어, 납땜(9) 중의 변형을 저감할 수 있다. 따라서, 온도의 상승?하강이 반복되는 환경하에서, 납땜접합부에서의 크랙이 발생하는 것을 억제할 수 있다. 또, 단차부(42c)를 반도체소자(3)의 상면과 대략 동일한 높이에 마련함으로써, 반도체소자(3)와 소자용 전극(45)과의 사이를 접속하는 와이어(44)의 길이를 짧게 할 수 있다. 이것에 의해서, 노이즈의 발생을 억제할 수 있다.
실시형태 4.
본 발명에 관한 실시형태 4를, 도 11을 참조하여 설명한다. 도 11은 본 발명의 실시형태 4에서의 반도체 패키지의 실장구조의 단면도이다. 또한, 도 3에서의 부분과 동일 또는 동등한 부분에 대해서는, 동일한 부호를 부여하고, 상세한 설명을 생략한다.
배선판(2)의 상면에는 소자수용용 오목부(2a)의 개구를 덮는 덮개(50)가 고정되어 있다. 덮개(50)는 외형이 소자수용용 오목부(2a)의 개구보다 큰 직사각형 모양이며, 소자수용용 오목부(2a)의 개구의 전부를 덮도록 배선판(2)의 상면에 마련된 고정부(51)에 의해서 고정되어 있다. 덮개(50)는 배선판(2)의 상부의 변형을 억제하는 역할을 가지며, 덮개(50)의 재료로서는 플라스틱, 유리 등이 있고, 고정부(51)의 재료로서는, 에폭시 수지 등의 열경화수지, UV경화수지, 열가소수지, 납땜 등이 있다.
또, 덮개(50)의 형상, 면적, 배치는 배선판(2)의 상부의 변형을 억제할 수 있는 한, 상기의 경우에 한정되지 않는다. 예를 들면, 위에서 보았을 때의 가로폭이 소자수용용 오목부(2a)의 개구의 가로폭보다 길고, 세로폭이 소자수용용 오목부(2a)의 세로폭보다 짧은 봉형상이라도 된다. 또, 고정부(51)에 의해 고정하는 대신에, 배선판(2)과 덮개(50)에 서로 끼워맞춤하는 형상을 형성함으로써, 직접적으로 덮개(50)를 배선판(2)에 고정하도록 해도 된다.
본 실시형태에 의하면, 실시형태 1의 효과에 더하여, 배선판(2)의 상면에 고정되어 소자수용용 오목부(2a)의 개구의 일부 또는 전부를 덮는 덮개(50)를 마련함으로써, 배선판(2)의 상부의 변형을 억제할 수 있어, 납땜(9) 중의 변형을 저감할 수 있다. 따라서, 온도의 상승?하강이 반복되는 환경하에서, 납땜접합부에서의 크랙이 발생하는 것을 억제할 수 있다. 또, 덮개(50)에 의해 소자수용용 오목부(2a)를 기밀 상태로 봉지하도록 개구의 전부를 덮도록 함으로써, 소자수용용 오목부(2a)에 먼지가 들어가는 것을 방지할 수 있다.
실시형태 5.
본 발명에 관한 실시형태 5를, 도 12를 참조하여 설명한다. 도 12는 본 발명의 실시형태 5에서의 반도체 패키지의 실장구조의 단면도이다. 또한, 도 3에서의 부분과 동일 또는 동등한 부분에 대해서는, 동일한 부호를 부여하고, 상세한 설명을 생략한다.
반도체소자(3)가 수용된 배선판(2)의 소자수용용 오목부(2a)에 수지(60)를 충전한다. 수지(60)는 배선판(2)을 고정하고, 변형을 억제하는 역할을 가진다. 수지(60)의 재료로서, 실리콘 겔이나 실리콘 고무 등이 있다. 또, 수지(60)는 배선판(2)의 하부의 변형을 억제하기 위해서, 소자수용용 오목부(2a)의 저면(2a_BASE)과 내측 측면(2a_ SIDE)과 사이의 경계선 근방에만 마련되어도 된다.
본 실시형태에 의하면, 실시형태 1의 효과에 더하여, 소자수용용 오목부(2a)의 일부 또는 전부에 수지(60)를 충전함으로써, 배선판(2)의 적어도 하부의 변형을 억제할 수 있어, 납땜(9) 중의 변형을 저감할 수 있다. 따라서, 온도의 상승?하강이 반복되는 환경하에서, 납땜접합부에서의 크랙이 발생하는 것을 억제할 수 있다. 또, 수지(60)에 의해 소자수용용 오목부(2a)를 기밀 상태로 봉지함으로써, 소자수용용 오목부(2a)에 먼지가 들어가는 것을 방지할 수 있다.
실시형태 6.
본 발명에 관한 실시형태 6을, 도 13 및 도 14를 참조하여 설명한다. 도 13은 본 발명의 실시형태 6에서의 광반도체 모듈의 사시도, 도 14는 본 발명의 실시형태 6에서의 광반도체 모듈의 B-B단면도이다. 또한, 도 3에서의 부분과 동일 또는 동등한 부분에 대해서는, 동일한 부호를 부여하고, 상세한 설명을 생략한다.
광반도체 모듈(70)은 마더보드(10)에 광반도체 패키지(71) 및 복수의 전자부품(72)이 실장된 것이다. 복수의 전자부품(72)은 마더보드(10)의 광반도체 패키지(71)를 실장한 면 및 그 반대 측의 면에 납땜접합에 의해 표면 실장되어 있다. 광반도체 패키지(71)는 반도체 패키지(1)의 반도체소자(3)를 발광반도체소자로 하고, 배선판(2)의 상면에 렌즈(73)를 얹은 구성으로 되어 있다.
렌즈(73)는 수평단면적이 소자수용용 오목부(2a)의 개구의 수평면적보다 크고, 소자수용용 오목부(2a)의 개구를 폐색하도록 배선판(2)의 상면에 놓인 판부(73a)와, 반도체소자(3)와 대향하는 위치에 배치되어 판부(73a)의 배선판(2)으로의 접촉면과 반대 측의 면에 마련된 볼록부(73b)로 이루어진다. 볼록부(73b)는 판부(73a)와의 맞닿음면이 원형 모양이며, 그 표면이 대략 반구 모양으로 부풀어져 있다. 그러나, 렌즈(73)는 이와 같은 형상의 것에 한정되지 않는다. 반도체소자(3)로부터 발광된 광은 렌즈(73)를 통과하여 외부로 조사된다.
본 실시형태에 의하면, 실시형태 1의 효과에 더하여, 렌즈(73)와 반도체소자(3)와의 사이의 거리의 변동을 억제할 수 있다. 이것에 의해서, 발광 특성이 변화하지 않는 품질이 좋은 광반도체 모듈을 얻을 수 있다.
1, 41 반도체 패키지 2, 42 배선판
2a, 42a 소자수용용 오목부 2b, 42b 전극용 오목부
2a_ SIDE, 42a_ SIDE 오목부의 내측 측면 2a_ BASE, 42a_ BASE 오목부의 저면
3 반도체소자 5, 45 소자용 전극
7 측면 전극 7a 측면 전극의 측부
7b 측면 전극의 저부 8 마더보드 측 전극
9, 39 납땜 10 마더보드
21 직포 22 수지접착제층
42c 단차부 50 덮개
60 수지 70 광반도체 모듈
71 광반도체 패키지 73 렌즈

Claims (9)

  1. 반도체소자가 수용되는 소자수용용 오목부를 상면에 가지는 패키지 배선판과,
    상기 패키지 배선판의 외측 측면에 마련됨과 아울러, 마더보드에 마련된 복수의 마더보드 측 전극과 납땜접합되는 복수의 측면 전극과,
    상기 소자수용용 오목부의 저면에 고정된 반도체소자와,
    상기 소자수용용 오목부의 저면에 마련됨과 아울러, 상기 반도체소자 및 상기 측면 전극과 전기적으로 접속된 소자용 전극을 구비하고,
    상기 패키지 배선판은 직포(織布)와 수지접착제층을 교호(交互)로 적층한 다층구조로 이루어지며,
    상기 수지접착제층은 수지접착제에 무기필러입자를 함유시킨 것으로 이루어진 것을 특징으로 하는 반도체 패키지.
  2. 청구항 1에 있어서,
    상기 소자수용용 오목부의 내측 측면에는 상기 반도체소자의 상면과 동일한 높이에 단차부가 마련되어 있고, 상기 소자용 전극은 상기 단차부의 상면에 마련된 것을 특징으로 하는 반도체 패키지.
  3. 청구항 1에 있어서,
    상기 패키지 배선판의 상면에 고정됨과 아울러, 상기 소자수용용 오목부의 개구의 일부 또는 전부를 덮는 덮개를 구비한 것을 특징으로 하는 반도체 패키지.
  4. 청구항 1에 있어서,
    상기 소자수용용 오목부의 일부 또는 전부를 수지로 충전하는 것을 특징으로 하는 반도체 패키지.
  5. 청구항 1에 있어서,
    상기 마더보드는 유리에폭시?프린트 배선판이며,
    상기 납땜은 무연 납땜이고,
    상기 패키지 배선판의 적층방향의 열팽창계수가 15×10-6 ~ 40×10-61/K인 것을 특징으로 하는 반도체 패키지.
  6. 청구항 1에 있어서,
    상기 마더보드는 유리에폭시?프린트 배선판이며,
    상기 납땜은 무연 납땜이고,
    상기 수지접착제층에서의 상기 무기필러입자의 함유율은 30 - 80중량%인 것을 특징으로 하는 반도체 패키지.
  7. 청구항 1 ~ 6 중 어느 하나에 기재한 반도체 패키지와,
    상기 반도체 패키지가 실장된 마더보드와,
    상기 마더보드의 표면에 마련됨과 아울러, 상기 복수의 측면 전극과 납땜에 의해 접합되는 복수의 마더보드 측 전극을 구비하고,
    상기 복수의 측면 전극 및 상기 복수의 마더보드 측 전극은 상기 복수의 측면 전극으로부터의 연장면과 교차하는 위치에 배치되며,
    상기 납땜은 상기 복수의 마더보드 측 전극의 상면과 상기 복수의 측면 전극과의 사이를 스며들어 퍼져 있는 것을 특징으로 하는 반도체 패키지의 실장구조.
  8. 청구항 7에 있어서,
    상기 복수의 측면 전극은 상기 패키지 배선판의 외측 측면에 마련된 측부 및 상기 패키지 배선판의 저면에 마련된 저부가 일체적으로 형성된 것으로 이루어지며,
    상기 복수의 측면 전극 및 상기 복수의 마더보드 측 전극은 상기 복수의 측면 전극의 측부로부터의 연장면이 상기 복수의 마더보드 측 전극과 교차하는 위치에 배치됨과 아울러, 상기 복수의 측면 전극의 저부의 내측 단면이 상기 복수의 마더보드 측 전극의 내측 단면보다 내측에 위치하도록 배치되고,
    상기 납땜은 상기 복수의 마더보드 측 전극의 상면 및 내측 단면과 상기 복수의 측면 전극과의 사이를 스며들어 퍼져 있는 것을 특징으로 하는 반도체 패키지의 실장구조.
  9. 청구항 7에 있어서,
    상기 패키지 배선판의 상면에 놓인 렌즈를 구비하고,
    상기 반도체소자는 발광반도체소자인 것을 특징으로 하는 반도체 패키지의 실장구조.
KR1020117030645A 2009-06-22 2009-06-22 반도체 패키지 및 당해 반도체 패키지의 실장구조 KR101341273B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/002813 WO2010150297A1 (ja) 2009-06-22 2009-06-22 半導体パッケージおよび当該半導体パッケージの実装構造

Publications (2)

Publication Number Publication Date
KR20120023120A true KR20120023120A (ko) 2012-03-12
KR101341273B1 KR101341273B1 (ko) 2013-12-12

Family

ID=43386098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117030645A KR101341273B1 (ko) 2009-06-22 2009-06-22 반도체 패키지 및 당해 반도체 패키지의 실장구조

Country Status (7)

Country Link
US (1) US20120091572A1 (ko)
EP (1) EP2447989B1 (ko)
JP (1) JP4823396B2 (ko)
KR (1) KR101341273B1 (ko)
CN (1) CN102460685B (ko)
HK (1) HK1167740A1 (ko)
WO (1) WO2010150297A1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190052598A (ko) * 2017-11-08 2019-05-16 삼성전기주식회사 팬-아웃 반도체 패키지
US10643919B2 (en) 2017-11-08 2020-05-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package
KR20210068577A (ko) * 2019-08-23 2021-06-09 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
US11437308B2 (en) 2019-03-29 2022-09-06 Absolics Inc. Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6224473B2 (ja) * 2014-02-03 2017-11-01 京セラ株式会社 配線基板、電子装置および電子モジュール
JP6166194B2 (ja) * 2014-02-21 2017-07-19 京セラ株式会社 配線基板、電子装置および電子モジュール
US10863622B2 (en) * 2017-05-05 2020-12-08 Cyntec Co., Ltd. Circuit board and electronic module with an electrode structure
JP7049141B2 (ja) * 2018-03-07 2022-04-06 新光電気工業株式会社 電子部品用パッケージとその製造方法
JP7267767B2 (ja) * 2019-02-20 2023-05-02 ローム株式会社 半導体装置および半導体装置の製造方法
JPWO2021079913A1 (ko) * 2019-10-24 2021-04-29
EP4213197A1 (en) * 2022-01-12 2023-07-19 Nexperia B.V. A semiconductor package substrate made from non-metallic material and a method of manufacturing thereof

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5954247A (ja) * 1982-09-21 1984-03-29 Nec Corp 電子部品
US4872825A (en) * 1984-05-23 1989-10-10 Ross Milton I Method and apparatus for making encapsulated electronic circuit devices
US5677045A (en) * 1993-09-14 1997-10-14 Hitachi, Ltd. Laminate and multilayer printed circuit board
JP3597913B2 (ja) * 1995-07-20 2004-12-08 松下電器産業株式会社 半導体装置とその実装方法
JPH11150211A (ja) * 1997-11-18 1999-06-02 Hitachi Cable Ltd ハイブリッドｉｃモジュール及びその製造方法
JP2000228451A (ja) * 1999-02-05 2000-08-15 Matsushita Electric Ind Co Ltd 電子部品
JP3795248B2 (ja) * 1999-03-19 2006-07-12 ローム株式会社 チップ型発光装置
JP3286917B2 (ja) * 1999-05-06 2002-05-27 株式会社村田製作所 電子部品用パッケージおよび電子部品
WO2001019145A1 (en) * 1999-09-06 2001-03-15 Suzuki Sogyo Co., Ltd. Substrate of circuit board
TWI230104B (en) * 2000-06-12 2005-04-01 Hitachi Ltd Electronic device
JP4045781B2 (ja) * 2001-08-28 2008-02-13 松下電工株式会社 発光装置
JP4211359B2 (ja) * 2002-03-06 2009-01-21 日亜化学工業株式会社 半導体装置の製造方法
KR101078621B1 (ko) * 2003-07-03 2011-11-01 테쎄라 테크놀로지스 아일랜드 리미티드 집적회로 디바이스를 패키징하기 위한 방법 및 장치
JP2004140385A (ja) * 2003-11-17 2004-05-13 Kyocera Corp 多層配線基板
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
JP4698259B2 (ja) * 2005-03-16 2011-06-08 三洋電機株式会社 電子部品搭載用パッケージ及びパッケージ集合基板
WO2006112474A2 (ja) * 2005-04-19 2006-10-26 Kaneka Corporation 繊維－樹脂複合体、積層体、およびプリント配線板、並びにプリント配線板の製造方法
JP2006303335A (ja) * 2005-04-25 2006-11-02 Sony Corp 電子部品搭載用基板及びそれを用いた電子装置
US7550319B2 (en) * 2005-09-01 2009-06-23 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof
JP2007088155A (ja) * 2005-09-21 2007-04-05 Stanley Electric Co Ltd 表面実装型ｌｅｄ基板
JP2007200997A (ja) * 2006-01-24 2007-08-09 Epson Toyocom Corp 半田ペースト及び半田付け方法
WO2007111236A1 (ja) * 2006-03-24 2007-10-04 Ibiden Co., Ltd. 光電気配線板、光通信用デバイス及び光通信用デバイスの製造方法
JP2010508652A (ja) * 2006-10-31 2010-03-18 ティーアイアール テクノロジー エルピー 照明デバイスパッケージ
JP5048307B2 (ja) * 2006-11-13 2012-10-17 信越石英株式会社 複合織物及びプリント配線基板
US20090014746A1 (en) * 2007-07-11 2009-01-15 Ainissa Gweneth Ramirez Solder alloys
JP5345363B2 (ja) * 2008-06-24 2013-11-20 シャープ株式会社 発光装置
TWI381510B (zh) * 2008-10-07 2013-01-01 Advanced Semiconductor Eng 具有屏蔽蓋體之晶片封裝結構

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190052598A (ko) * 2017-11-08 2019-05-16 삼성전기주식회사 팬-아웃 반도체 패키지
US10643919B2 (en) 2017-11-08 2020-05-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied
US11437308B2 (en) 2019-03-29 2022-09-06 Absolics Inc. Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus
KR20210068577A (ko) * 2019-08-23 2021-06-09 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
US11469167B2 (en) 2019-08-23 2022-10-11 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US11728259B2 (en) 2019-08-23 2023-08-15 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same

Also Published As

Publication number Publication date
KR101341273B1 (ko) 2013-12-12
EP2447989A1 (en) 2012-05-02
EP2447989B1 (en) 2016-05-04
EP2447989A4 (en) 2013-01-23
CN102460685B (zh) 2014-08-06
WO2010150297A1 (ja) 2010-12-29
HK1167740A1 (en) 2012-12-07
JPWO2010150297A1 (ja) 2012-12-06
JP4823396B2 (ja) 2011-11-24
US20120091572A1 (en) 2012-04-19
CN102460685A (zh) 2012-05-16

Similar Documents

Publication Publication Date Title
KR101341273B1 (ko) 반도체 패키지 및 당해 반도체 패키지의 실장구조
CN1057659C (zh) 多层印刷板构件
US7450395B2 (en) Circuit module and circuit device including circuit module
US8642896B2 (en) Printed circuit board, printed circuit board fabrication method, and electronic device including printed circuit board
JPWO2007116544A1 (ja) 複合基板及び複合基板の製造方法
JPWO2007110985A1 (ja) 複合基板及び複合基板の製造方法
JP2013110210A (ja) 半導体光学装置
JP4957163B2 (ja) 複合部品
JP2007207802A (ja) 電子回路モジュールとその製造方法
CN109155288B (zh) 电子元件安装用基板和电子装置
KR101443968B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP4572467B2 (ja) マルチチップ半導体装置およびその製造方法
KR101172678B1 (ko) 낮은 열팽창 계수를 갖는 인터포저의 연결구조 및 이를 채용한 패키지 부품
JP4885425B2 (ja) 半導体素子収納パッケージ
WO2012105394A1 (ja) 電子部品モジュール、及び該電子部品モジュールを備える多機能カード
US20120018872A1 (en) Lid for an electrical hardware component
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
KR100663549B1 (ko) 반도체 패키지 및 그 제조방법
JP4667154B2 (ja) 配線基板、電気素子装置並びに複合基板
JP2007242908A (ja) 電子部品収納用セラミックパッケージ
US8553742B1 (en) Laser chip package structure
JP2006202870A (ja) 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置
JP2013110299A (ja) 複合モジュール
JP5332834B2 (ja) 撮像素子モジュール
JP2005079387A (ja) 半導体装置、半導体モジュールおよび半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191120

Year of fee payment: 7