KR20100062922A - 배선 기판 및 전자 부품 장치 - Google Patents

배선 기판 및 전자 부품 장치 Download PDF

Info

Publication number
KR20100062922A
KR20100062922A KR1020090113741A KR20090113741A KR20100062922A KR 20100062922 A KR20100062922 A KR 20100062922A KR 1020090113741 A KR1020090113741 A KR 1020090113741A KR 20090113741 A KR20090113741 A KR 20090113741A KR 20100062922 A KR20100062922 A KR 20100062922A
Authority
KR
South Korea
Prior art keywords
wiring
layer
wiring board
electronic component
region
Prior art date
Application number
KR1020090113741A
Other languages
English (en)
Other versions
KR101643206B1 (ko
Inventor
준이치 나카무라
고타로 고다니
미치로 오가와
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20100062922A publication Critical patent/KR20100062922A/ko
Application granted granted Critical
Publication of KR101643206B1 publication Critical patent/KR101643206B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 열팽창계수 차이에 기인하여 배선 기판에 생기는 「휨」을 저감하고, 고신뢰성의 실장을 행할 수 있는 배선 기판 및 전자 부품 장치를 제공하는 것을 과제로 한다.
배선층이 절연층을 사이에 끼워서 복수 적층된 배선 형성 영역과, 배선 형성 영역의 주위에 배치되고, 배선층과 동일한 층에 보강 패턴(22b, 24c, 26c)이 형성된 외주 영역(B1)을 갖는 배선 기판에 있어서, 각 층에서 외주 영역(B1)에 대한 보강 패턴(22b, 24c, 26c)의 면적률(面積率)과 배선 형성 영역에 대한 배선층의 면적률은 거의 동일하며, 배선 기판을 평면 투시했을 때에 외주 영역(B1)에 보강 패턴(22b, 24c, 26c)이 극간(隙間) 없이 존재한다.
열팽창계수, 배선 기판, 휨, 전자 부품 장치, 배선층, 절연층, 배선 형성 영역, 외주 영역, 보강 패턴, 면적률

Description

배선 기판 및 전자 부품 장치{WIRING BOARD AND ELECTRONIC COMPONENT DEVICE}
본 발명은 반도체 소자 등의 전자 부품을 실장하는데 이용되는 배선 기판 및 전자 부품 장치에 관한 것이다.
종래, 배선 기판을 다층 배선 구조로 제조하는 기술로서, 빌드업(Build-up)법이 널리 이용되고 있다. 빌드업법을 이용한 배선 기판은, 층간절연막의 재료(대표적으로는 수지)와 비어홀 형성 프로세스의 조합에 의해 많은 종류의 것이 제작 가능하며, 그 전형적인 제조 프로세스는, 지지 기재로서의 코어 기판의 양면 또는 한쪽의 면에, 절연층의 형성, 절연층에서의 비어홀의 형성, 비어홀의 내부를 포함한 배선층의 형성을 순차 반복해서 쌓아올려 가는 것이다. 이러한 제조에서는, 배선층과 절연층의 부분은 빌드업법으로 적층하고 있기 때문에 얇게 형성할 수 있지만, 코어 기판의 부분은 배선 기판에 강성을 갖게 하기 위해 상응하는 두께를 필요로 하여, 배선 기판(반도체 패키지) 전체로서의 박형화에는 한계가 있었다.
그래서, 최근에는, 배선 기판의 더한 박형화를 도모하기 위해, 코어 기판(지지 부재)을 제거한 구조가 채용되고 있다. 이러한 구조의 배선 기판은, 「코어」 의 부분이 없음을 의미하고, 「코어리스 기판」으로도 불리고 있다.
이러한 코어리스 기판의 제조 방법의 일례로서, 특허문헌1에 기재되어 있는 그 기본적인 프로세스를 설명하면, 지지체로서의 임시 기판을 준비하고, 이 임시 기판 상의 배선 형성 영역에 소요 수의 빌드업층(비어홀을 포함하는 절연층, 비어홀의 내부를 포함한 배선층)을 순차 형성하고, 최후에 솔더 레지스트막으로 피복한 후, 배선 형성 영역의 외주 영역을 잘라내고, 임시 기판을 제거하는 것이다.
그리고, 이 코어리스 기판에, 칩을 실장한 후, 칩과 코어리스 기판의 극간(隙間)에 언더필 수지가 충전되거나, 또는 칩을 덮도록 코어리스 기판 전체가 몰드 수지에 의해 피복된다.
[특허문헌1] 일본국 특개2007-158174호 공보
[특허문헌2] 일본국 특개2005-167141호 공보
[특허문헌3] 일본국 특개2008-21921호 공보
상술한 바와 같이, 종래의 코어리스 기판(배선 기판)에서는, 코어 기판이 없기 때문에 배선 기판 전체의 강성이 작고, 그 때문에, 배선 기판에 「휨」이 발생하기 쉽다는 단점이 있다.
「휨」은, 층간절연막이나 솔더 레지스트층에 이용되는 수지와 배선층의 열팽창계수 차이, 반도체 칩(전자 부품)과 배선 기판의 열팽창계수 차이, 또한 반도체 칩 탑재 후에 배선 기판 전체를 덮는 몰드 수지 또는 반도체 칩과 배선 기판의 극간에 충전된 언더필 수지와 배선 기판의 열팽창계수 차이에 기인하여, 반도체 칩을 실장할 때의 열처리나, 수지 재료를 경화시킬 때의 열처리 등에 의해 야기된다고 생각된다.
그래서, 배선 형성 영역을 둘러싸는 영역에서, 제품화할 때에 잘라내는 외주 영역을 이용해서, 배선층의 재료와 동일한 재료를 이용하여, 배선층과 동일한 층에, 외주 영역 전면을 덮는 더미 패턴(이하, 「전면 더미 패턴」이라 함.)을 형성함으로써, 배선 기판 전체의 강성을 높이는 것이 생각되었다.
한편으로, 배선 기판의 휨을 저감하기 위해서는, 외주 영역에 전면 더미 패턴을 형성하는 것만으로는 충분하지 않고, 배선 형성 영역의 배선층과 외주 영역의 더미 패턴의 분포 상태가, 칩 실장 전의 단계에서는 물론, 칩 탑재 후에도 배선 기판의 휨의 발생에 상당한 영향을 주는 것을 알고 있다.
그래서, 외주 영역의 전면 더미 패턴의 소요 부분에 슬릿을 설치하는 기술 (특허문헌2(일본국 특개2005-167141호 공보))이나, 배선 형성 영역의 배선층의 면적률(배선 형성 영역 전체에 대한 배선 패턴의 면적 비율)과, 외주 영역의 더미 패턴의 면적률(외주 영역 전체에 대한 더미 패턴의 면적 비율)을 거의 동일하게 하는 기술이나, 전면 더미 패턴과 분할된 더미 패턴을 병용하는 기술(이들 기술은, 함께 특허문헌3(일본국 특개2008-21921호 공보)에 기재) 등이 제안되어 있다.
그러나, 이러한 기술을 이용해도, 칩 탑재 전후의 배선 기판의 휨의 문제는 아직 충분히 해결되었다고는 말할 수 없다.
본 발명은, 이러한 과제에 비추어 창작된 것이며, 재료의 열팽창계수 차이에 기인하여 배선 기판에 생기는 「휨」을 저감하고, 고신뢰성의 실장을 행할 수 있는 배선 기판 및 전자 부품 장치를 제공하는 것을 목적으로 하는 것이다.
상기 과제를 해결하기 위해, 본 발명은 배선 기판에 관련하여, 배선층이 절연층을 사이에 끼워서 복수 적층된 배선 형성 영역과, 상기 배선 형성 영역의 주위에 배치되고, 상기 배선층과 동일한 층에 보강 패턴이 형성된 외주 영역을 갖는 배선 기판에 있어서, 각 상기 층에서 상기 외주 영역에 대한 상기 보강 패턴의 면적률(面積率)과 상기 배선 형성 영역에 대한 상기 배선층의 면적률은 거의 동일하며, 상기 배선 기판을 평면 투시했을 때에 상기 외주 영역에 상기 보강 패턴이 극간 없이 존재하는 것을 특징으로 한다.
그 배선 기판에 의하면, 각 층에서 배선 형성 영역 주위의 외주 영역에 보강 패턴이 설치되고, 각 층에서 외주 영역에 대한 보강 패턴의 면적률과 배선 형성 영 역에 대한 배선층의 면적률이 거의 동일하기 때문에, 배선 기판 전체의 강성이 높아지는 동시에, 각 층마다 응력의 치우침을 없앨 수 있다. 또한, 배선 기판을 평면 투시했을 때에 외주 영역에 보강 패턴이 극간 없이 존재하기 때문에, 응력의 치우침을 없애면서, 배선 기판 전체의 강성을 가일층 높일 수 있다. 이것에 의해, 배선 기판에 전자 부품을 탑재하기까지의 단계에서 재료의 열팽창계수 차이에 기인하여 생기는 배선 기판의 휨을 저감할 수 있는 동시에, 최종적으로 전자 부품을 탑재하고, 수지로 피복했을 때에, 재료의 열팽창계수 차이에 기인하여 생기는 배선 기판의 휨을 충분히 저감할 수 있다.
또한, 상기 과제를 해결하기 위해, 본 발명은 전자 부품 장치에 관련하여, 상기한 구조의 배선 기판과, 상기 배선 기판의 최상(最上)의 배선층에 접속된 전자 부품을 갖는 것을 특징으로 한다.
그 전자 부품 장치에 의하면, 상술한 배선 기판을 이용함으로써, 응력의 치우침을 없애면서, 배선 기판 전체의 강성을 가일층 높이고 있다. 이 때문에, 전자 부품을 덮고 배선 기판 전체에 수지를 형성했을 경우에도, 수지와 배선 기판의 열팽창계수 차이에 기인하여 생기는 휨을 저감할 수 있다.
상술한 바와 같이, 본 발명에 의하면, 배선 기판에 전자 부품을 탑재하기까지의 단계에서 생기는 배선 기판의 휨을 저감할 수 있기 때문에, 배선 기판의 취급을 용이하게 할 수 있다. 또한, 최종적으로 전자 부품을 탑재하고, 몰드 수지로 피복하거나 또는 언더필 수지로 충전한 후에 생기는 배선 기판의 휨을 충분히 저감 할 수 있기 때문에, 전자 부품 깨짐 등을 방지하여, 전자 부품 실장의 신뢰성을 가일층 향상시킬 수 있다.
이하, 본 발명의 실시형태에 대해서, 첨부 도면을 참조하여 설명한다.
(제 1 실시형태)
(배선 기판)
도 1은 제 1 실시형태의 배선 기판(101)을 나타내는 평면도이며, 도 10의 (a)는 도 1의 배선 기판(101)의 단면도이다.
도 2의 (a) 내지 (d)는, 외주 영역에서의 보강 패턴의 층간 배치를 나타내는 도면이며, (a)는 평면 투시도, (b)는 (a)의 I-I 선을 따르는 단면도, (c)는 (a)의 II-II 선을 따르는 단면도, (d)는 (a)의 III-III 선을 따르는 단면도이다. 또한, 보강 패턴(22b, 24c, 26c)은 실제로는 반복 패턴이지만, 도 2의 (a) 내지 (d)의 예에서는, 도시를 간략화하고, 일부를 생략하고 있다.
도 3의 (a) 내지 (c)는, 각각, 상층으로부터 하층의 순서로 나타낸 보강 패턴의 패턴 배치를 나타내는 평면도이다. 이 경우도, 보강 패턴(22b, 24c, 26c)은 반복 패턴이지만, 도 3의 (a) 내지 (c)의 예에서는, 도시를 간략화하고, 일부를 생략하고 있다.
배선 기판(101)은, 도 1에 나타내는 바와 같이, 사각의 평면 형상을 이루고, 중앙부의 배선 형성 영역(A)과, 배선 형성 영역(A)을 둘러싸도록 배치된 외주 영역(B1)을 갖는다. 배선 형성 영역(A)에는, 종과 횡으로 3개씩 합계 9개소의 칩 탑 재 영역(전자 부품 탑재 영역)(51)이 획정되고, 각각에 반도체 칩을 탑재할 수 있게 되어 있다. 칩 탑재 영역(전자 부품 탑재 영역)(51)에는 1개 또는 복수의 반도체 칩이나 칩 커패시터 등의 전자 부품을 탑재할 수 있다.
배선 형성 영역(A)에서는, 3층의 빌드업 배선층과, 서로 이웃하는 층의 배선층끼리를 접속하는 비어가 형성되어 있다.
즉, 도 10의 (a)에 나타내는 바와 같이, 상층으로부터 순서대로 제 1 배선층(22a)과, 제 2 배선층(24b)과, 제 3 배선층(26b)으로 구성되고, 그들 배선층(22a, 24b, 26b)은 층간에 각각 제 1 절연층(23), 제 2 절연층(25)을 사이에 끼워서 형성되고, 또한 최하층의 제 3 배선층(26b)은 제 3 절연층(27)에 의해 피복되어 있다.
제 1 절연층(23)에 형성된 제 1 비어홀(23a) 내에 제 1 비어(24a)가 매립되어 제 1 배선층(22a)과 제 2 배선층(24b)이 접속되어 있다. 또한, 제 2 절연층(25)에 형성된 제 2 비어홀(25a) 내에 제 2 비어(26a)가 매립되어 제 2 배선층(24b)과 제 3 배선층(26b)이 접속되어 있다. 또한, 제 3 절연층(27)에는, 제 3 배선층(26b)이 저부(底部)에 노출하는 콘택트홀(27a)이 형성되어 있다.
제 1 내지 제 2 절연층(23, 25)의 각 재료는 에폭시계 수지, 폴리이미드계 수지, 감광성 수지 등이 이용되고, 제 3 절연층(27)의 재료는 솔더 레지스트가 이용된다. 또한, 제 2 내지 제 3 배선층(24b, 26b), 제 1 내지 제 2 비어(24a, 26a)의 각 재료는 동(銅)이 이용된다. 제 1 배선층(22a)은 하층으로부터 니켈(Ni)막 및 금(Au)막의 2층 구조로 구성되고, 표면에 금막이 노출해 있다. 또한, 제 3 배 선층(26b)에서는 동의 표면에 동에 접하는 니켈(Ni)막, 및 니켈막에 접하는 금(Au)막의 2층으로 이루어진 콘택트층(도시 생략)이 형성되고, 표면에 금막이 노출해 있다. 제 1 배선층(22a)이나 제 3 배선층(26b)에서 2층 구조가 이용되는 것은, 제 1 배선층(22a) 및 제 3 배선층(26b)이 내부 및 외부 접속 패드로 되기 때문이며, 니켈(Ni)막은 금(Au)막과 동과의 밀착성 향상을 위해 개재(介在)하며, 금(Au)막은 땜납 등의 젖음성을 확보하기 위해, 또는 본딩 와이어와의 밀착성을 높이기 위해 이용되고 있다.
외주 영역(B1)에서는, 도 10의 (a)에 나타내는 바와 같이, 3층 구조의 보강 패턴(22b, 24c, 26c)으로 구성된 보강 구조체가 형성되어 있다. 3층 구조의 보강 패턴(22b, 24c, 26c)은, 층간에 각각 제 1 절연층(23) 및 제 2 절연층(25)을 사이에 끼워서 형성되고, 제 1 내지 제 3 배선층(22a, 24b, 26b)과 동일 층에, 또한 제 1 내지 제 3 배선층(22a, 24b, 26b)과 동일 재료 및 동일 두께로 형성되어 있다.
3층 구조의 보강 패턴은, 도 3의 (a) 내지 (c)에 나타내는 바와 같이, 제 1 보강 패턴(22b)과, 제 2 보강 패턴(24c)과, 제 3 보강 패턴(26c)으로 구성되고, 도 2의 (a) 내지 (d)에 나타내는 바와 같이, 배선 기판(101)을 평면 투시했을 때에 외주 영역(B1)에서 보강 패턴(22b, 24c, 26c)이 극간 없이 존재하도록 배치되어 있다.
3층 구조의 보강 패턴(22b, 24c, 26c) 중, 위의 층에서는, 도 3의 (a)에 나타내는 바와 같이, 사각 형상의 제 1 보강 패턴(22b)(랜드 패턴)이 전후좌우로 동일한 간격을 두고 격자 형상으로 배치되어 있다.
가운데의 층에서는, 도 3의 (b)에 나타내는 바와 같이, 사각 형상의 제 2 보강 패턴(24c)(랜드 패턴)이 전후좌우로 동일한 간격을 두고 격자 형상으로 배치되고, 또한, 도 2의 (a)에 나타내는 바와 같이, 인접하는 4개의 제 1 보강 패턴(22b)의 집합 영역의 중앙부인, ＋자 형상의 제 1 보강 패턴(22b)의 비(非)형성 영역을 덮도록 배치되어 있다.
아래의 층에서는, 도 3의 (c)에 나타내는 바와 같이, 제 3 보강 패턴(26c)(이산(離散) 랜드 패턴)이 전후좌우로 적당한 간격을 두고 규칙적으로 배치되며, 또한, 도 2의 (a)에 나타내는 바와 같이, 제 1 보강 패턴(22b)과 제 2 보강 패턴(24c)에 의해 덮여 있지 않은 영역을 덮도록 배치되어 있다.
또한, 각 층에서 보강 패턴(22b, 24c, 26c)의 면적률(외주 영역(B)의 제 1 영역(B1) 전체에 대한 보강 패턴의 면적 비율)과 배선층(22a, 24b, 26b)의 면적률(배선 형성 영역(A) 전체에 대한 배선층의 면적 비율)이 거의 동일해지도록, 보강 패턴(22b, 24c, 26c)의 면적이 조정되어 있다.
또한, 제 3 절연층(27)은, 배선 기판(101)의 하면에 형성되어 배선층 및 보강 패턴을 보호하고 있다. 제 3 절연층(27)에는, 다른 배선 기판을 제 3 배선층(26b)과 접속하기 위한 콘택트홀(27a)이 형성되어 있다.
이상과 같이, 제 1 실시형태의 배선 기판(101)에 의하면, 각 층에서 배선 형성 영역(A)의 외주 영역(B1)에 보강 패턴(22b, 24c, 26c)이 설치되고, 각 층에서 보강 패턴(22b, 24c, 26c)의 면적률과 배선층(22a, 24b, 26b)의 면적률이 거의 동일해져 있기 때문에, 배선 기판(101) 전체의 강성이 높아지는 동시에, 각 층마다 응력의 치우침을 없앨 수 있다.
또한, 평면 투시했을 때에 외주 영역(B1)에 보강 패턴(22b, 24c, 26c)이 극간 없이 존재하기 때문에, 응력의 치우침을 없애면서, 배선 기판(101) 전체의 강성을 가일층 높일 수 있다.
이것에 의해, 칩 탑재 전의 배선 기판(101)에 생기는 휨을 저감할 수 있기 때문에, 배선 기판의 취급을 용이하게 할 수 있다.
(전자 부품 장치)
다음으로, 도 10의 (b)를 참조하여, 상술한 배선 기판(101)을 이용한 전자 부품 장치(201)에 대해서 설명한다.
도시한 전자 부품 장치(201)는, 배선 기판(101)의 최상층의 제 1 배선층(22a)에는 땜납 범프 등의 도전성 범프(31)를 통해서 반도체 칩(전자 부품)(32)이 실장되어 구성되어 있다. 배선 기판(101)과 반도체 칩(32)은 몰드 수지층(33)에 의해 덮여 있다. 몰드 수지층(33)은 에폭시계 수지 등의 열경화성 수지로 구성된다.
또한, 전자 부품으로서 반도체 칩(32)을 예시했지만, 커패시터 부품 등의 각종 전자 부품을 실장해도 된다. 또한, 배선 기판(101)의 제 1 배선층(22a) 측을 전자 부품의 실장면으로 하고 있지만, 제 3 배선층(26b) 측을 전자 부품의 실장면으로 해도 된다.
이상과 같이, 제 1 실시형태의 전자 부품 장치(201)에 의하면, 상술한 강성을 가일층 높인 배선 기판(101)을 이용하고 있기 때문에, 최종적으로 반도체 칩(32)을 탑재하고, 몰드 수지층(33)으로 피복했을 때에, 배선 기판(101)에 생기는 휨을 저감할 수 있다. 이것에 의해, 칩 깨짐 등을 방지하고, 칩 실장의 신뢰성을 가일층 향상시킬 수 있다.
(제 2 실시형태)
(배선 기판)
도 4의 (a)는, 제 2 실시형태의 배선 기판(102)이며, 도 1의 외주 영역(B1)에 형성된 다른 구성의 보강 패턴을 평면 투시한 모양을 나타내는 상면도이다. 도 4의 (b), (c)는 각각 도 4의 (a)의 보강 패턴 중, 상층의 제 1 보강 패턴과 하층의 제 2 보강 패턴의 패턴 배치를 나타내는 상면도이다.
도 4의 배선 기판(102)의 보강 패턴에서, 도 2, 도 3의 배선 기판(101)의 보강 패턴과 다른 점은, 도 2, 도 3에서는, 보강 패턴으로서, 랜드 패턴의 집합을 이용하고, 그것들이 3층 구조로 형성되어 있지만, 도 4에서는, 메시 형상의 보강 패턴(22c, 24d)을 2층 구조로 형성하고 있다는 점이다. 또한, 도 4의 (b), (c) 중, 부호 22d, 24e는 프레임부, 22e, 24f는 구멍부이다.
도 4의 메시 형상의 보강 패턴(22c, 24d)에서도, 각 층에서 보강 패턴(22c, 24d)(프레임부(22d, 24e))의 면적률(외주 영역(B)의 제 1 영역(B1) 전체에 대한 보강 패턴(프레임부)의 면적 비율)과 배선층의 면적률(배선 형성 영역(A) 전체에 대한 배선층의 면적 비율)이 거의 동일해지고, 배선 기판(102)을 평면 투시했을 때에 외주 영역(B1)에 보강 패턴(22c, 24d)(프레임부(22d, 24e))이 극간 없이 존재하도록 배치되어 있다.
그러나, 제 2 실시형태의 배선 기판(102)에 의해서도, 제 1 실시형태의 배선 기판(101)과 마찬가지로, 응력의 치우침을 없애면서, 배선 기판(102)의 휨에 대한 강성을 높여서 그 휨을 저감할 수 있다. 그래서, 칩 탑재 전의 배선 기판(102)에 생기는 휨을 저감할 수 있는 동시에, 최종적으로 칩을 탑재하고, 수지로 피복했을 때에, 배선 기판(102)에 생기는 휨을 충분히 저감할 수 있다. 이것에 의해, 칩 깨짐 등을 방지하고, 칩 실장의 신뢰성을 가일층 향상시킬 수 있다.
(제 3 실시형태)
(배선 기판의 제조 방법)
도 7 내지 도 10의 (a)는 제 3 실시형태에 따른 배선 기판의 제조 방법을 나타내는 단면도이다. 여기서는, 그 배선 기판의 제조 방법을 제 1 실시형태의 배선 기판(101)의 제작에 적용하고 있지만, 보강 패턴의 배치를 바꾸는 것만으로 제 2 실시형태의 배선 기판(102)의 제작에도 적용 가능하다.
배선 기판(101)의 제조 방법에서는, 먼저, 도 7의 (b)에 나타내는 바와 같이, 중앙부에 3층의 빌드업 배선층이 형성되는 배선 형성 영역(A)이 획정되고, 그 주위에 배선 형성 영역(A)을 둘러싸도록 외주 영역(B)이 획정된 임시 기판(21)을 준비한다.
배선 형성 영역(A)에는, 도 1에 예시하는 바와 같이, 임시 기판(21)의 양면에서 종과 횡으로 각각 3개씩, 합계 9개의 칩 탑재 영역(51)이 구획되어 있다. 또한, 외주 영역(B)은, 보강 패턴이 형성되는 제 1 영역(B1)과, 제 1 영역(B1)의 외주부의, 배선 기판이 임시 기판(21)으로부터 절단분리될 때에 잘라내지는 제 2 영 역(B2)으로 구획된다.
임시 기판(21)을 형성하기 위해, 도 7의 (a)에 나타내는 바와 같이, 프리프레그(prepreg)(11)와, 2개의 하지층(12)과, 2개의 동박(銅箔)(13)을 준비한다. 하지층(12)은 배선 형성 영역(A) 및 외주 영역(B)의 제 1 영역(B1)과 동등한 크기로 설정되고, 동박(13)은 배선 형성 영역(A) 및 외주 영역(B)을 덮도록 프리프레그(11)와 동등한 크기로 설정된다.
프리프레그(11)는 글래스클로스(glass cloth)(직포(織布)), 글래스 부직포 또는 아라미드 섬유 등에 에폭시 수지 등의 열경화성 수지를 함침시켜서 구성된다. 하지층(12)은, 두께 12 내지 18㎛의 동박 등의 금속박, 이형(離型) 필름 또는 이형제를 이용한다. 이형 필름은, 폴리에스테르 또는 PET(폴리에틸렌테레프탈레이트)의 필름에 얇은 불소 수지(ETFE)층을 적층한 것, 또는 폴리에스테르 또는 PET의 필름의 표면에 실리콘 이형을 실시한 것이 이용된다. 또한, 이형제는 실리콘계 이형제나 불소계 이형제가 이용된다.
그리고, 도 7의 (a)에 나타내는 바와 같이, 프리프레그(11)의 양면에서 표면에 가까운 쪽으로부터 순서대로 하지층(12) 및 동박(13)을 쌓아올린다. 하지층(12)은 프리프레그(11) 위의 배선 형성 영역(A)에 대응하여 배치되고, 동박(13)은 중앙부가 하지층(12) 위에 겹치는 동시에, 그 주변부가 프리프레그(11)의 외주 영역(B)의 제 2 영역(B2)에 접한 상태로 배치된다. 프리프레그(11), 하지층(12) 및 동박(13)을, 진공 분위기 중에서, 190 내지 200℃의 온도로 양면 측으로부터 가압한다. 이것에 의해, 도 7의 (b)에 나타내는 바와 같이, 프리프레그(11)가 경화 하여 글래스 에폭시 수지 등으로 이루어진 기체(基體)(11a)가 얻어지는 동시에, 프리프레그(11)의 경화에 따라 기체(11a)의 양면에 하지층(12) 및 동박(13)이 접착된다. 하지층(12)은 그 전체가 기체(11a)의 배선 형성 영역(A)에 접착하고, 동박(13)은 그 주변부가 기체(11a)의 외주 영역(B)의 제 2 영역(B2)에 부분적으로 접착한다. 하지층(12)과 동박(13)이 겹치는 배선 형성 영역(A) 및 외주 영역(B)의 제 1 영역(B1)에서는 양자가 단순히 접촉한 상태로 되어 있고, 후술하는 바와 같이, 그 영역에서는 하지층(12)과 동박(13)을 용이하게 분리할 수 있게 되어 있다.
또한, 하지층(12)으로서 이형제를 이용할 경우, 동박(13)의 프리프레그(11)와의 접촉면 측의 중앙에, 이형제를 도포나 분사에 의해 형성하여 하지층(12)으로 하고, 이형제를 통해서 동박(13)을 프리프레그(11) 위에 배치하고, 가열·가압해서 접착한다. 이렇게 해서, 도 7의 (b)에 나타내는 임시 기판(21)이 완성된다.
다음으로, 도 7의 (c)에 나타내는 바와 같이, 임시 기판(21)의 양면에, 소요 부분에 개구부(14a, 14b)가 설치된 도금 레지스트막(14)을 형성하고, 전해 도금에 의해, 도금 레지스트막(14)의 개구부(14a, 14b) 내에 임시 기판(21) 측으로부터 금(Au)막 및 니켈(Ni)막을 형성해서, 배선 형성 영역(A)의 개구부(14a) 내에 2층 구조의 제 1 배선층(22a)을 형성하는 동시에, 외주 영역(B)의 제 1 영역(B1)의 개구부(14b) 내에 제 1 보강 패턴(22b)을 형성한다. 이때, 제 1 보강 패턴(22b)을 제 1 배선층(22a)과 동일한 두께, 또한 동일한 면적률로 형성하도록 한다. 이 경우, 배선 형성 영역(A)에서의 제 1 배선층(22a)의 면적률과, 제 1 영역(B1)에서의 제 1 보강 패턴(22b)의 면적률이 동일해지도록 의도하여, 도금 레지스트막(14)의 개구부(14a, 14b)를 형성하기 위한 마스크가 제작되고, 도금 레지스트막(14)의 개구부(14a, 14b)를 형성해도, 실제로는, 마스크 치수의 편차, 포토리소그래피 공정에서의 제조 편차 등에 의해, 면적률을 완전히 동일하게 하는 것은 어렵다. 제 1 배선층(22a)의 면적률과 제 1 보강 패턴(22b)의 면적률이 5 내지 6%, 더 바람직하게는 2%의 편차 범위에 들어 있으면, 면적률이 동일하다고 간주할 수 있다. 이것은, 이하에 설명하는 제 2 층, 제 3 층에서도 동일하다.
그 후에, 도 7의 (b)에 나타내는 바와 같이, 도금 레지스트막(14)이 제거된다.
이어서, 도 8의 (a)에 나타내는 바와 같이, 임시 기판(21)의 양면에 제 1 배선층(22a) 및 제 1 보강 패턴(22b)을 피복하는 제 1 절연층(23)을 형성한다. 제 1 절연층(23)의 재료로서 에폭시계 수지, 폴리이미드계 수지 등이 사용된다. 제 1 절연층(23)의 형성 방법의 일례로서, 임시 기판(21)에 수지 필름을 라미네이트(laminate)한 후에, 수지 필름을 프레스(가압)하면서 130 내지 150℃의 온도로 열처리해서 경화시킴으로써 제 1 절연층(23)을 얻는다.
다음으로, 배선 형성 영역(A)에서, 임시 기판(21)의 제 1 배선층(22a)이 노출하도록 제 1 절연층(23)을 레이저 등으로 가공하고, 제 1 배선층(22a)에 이르는 제 1 비어홀(23a)을 형성한다.
또한, 제 1 비어홀(23a)을 갖는 제 1 절연층(23)은, 감광성 수지막을 포토리소그래피에 의해 패터닝함으로써 형성해도 되고, 또는 개구부(23a)를 갖는 수지막을 스크린 인쇄함으로써 형성해도 된다.
다음으로, 도 8의 (b)에 나타내는 바와 같이, 배선 형성 영역(A)에서, 제 1 비어홀(23a) 내 및 제 1 절연층(23) 상에, 제 1 배선층(22a)에 접속되는 동(Cu) 등으로 이루어진 제 1 비어(24a)와, 제 1 비어(24a)에 접속하는 제 2 배선층(24b)을 연속해서 형성한다. 동일한 공정에서, 외주 영역(B)의 제 1 영역(B1)에서, 제 1 절연층(23) 상에 제 2 보강 패턴(24c)을 형성한다. 제 1 비어(24a) 및 제 2 배선층(24b), 제 2 보강 패턴(24c)은, 예를 들면 세미애디티브법에 의해 형성된다.
세미애디티브법을 상세하게 설명하면, 먼저, 무전해 도금법 또는 스퍼터링법에 의해, 제 1 비어홀(23a) 내 및 제 1 절연층(23) 상에 Cu 시드층(도시 생략)을 형성한 후에, 제 2 배선층(24b) 및 제 2 보강 패턴(24c)에 대응하는 개구부를 갖는 레지스트막(도시 생략)을 형성한다. 이때, 제 2 보강 패턴(24c)을 제 2 배선층(24b)과 동일한 두께, 또한 동일한 면적률로 형성하게 되면, 레지스트막의 개구부를 통해서 행해지는 동 도금법에서는, Cu 시드층으로의 동 도금의 부착 방향이 치우치지 않아서 바람직하다.
이어서, Cu 시드층을 도금 급전층에 이용한 전해 도금법에 의해, 레지스트막의 개구부에 Cu층 패턴(도시 생략)을 형성한다.
다음으로, 레지스트막을 제거한 후에, Cu층 패턴을 마스크로 해서 Cu 시드층을 에칭함으로써, 제 1 비어(24a) 및 제 2 배선층(24b), 및 제 2 보강 패턴(24c)을 얻는다. 또한, 이들 형성 방법으로서, 상술한 세미애디티브법 외에, 서브트랙티브법 등의 각종 배선 형성 방법을 채용할 수 있다.
이렇게 해서, 제 1 비어(24a) 및 제 2 배선층(24b), 제 2 보강 패턴(24c)을 형성한 후, 도 8의 (a) 내지 (b)와 동일한 공정을 반복함으로써, 도 8의 (c)에 나타내는 바와 같이, 배선 형성 영역(A)에서, 제 2 절연층(25)의 제 2 비어홀(25a) 내 및 제 2 절연층(25) 상에 각각, 제 2 비어(26a)와, 제 2 비어(26a)를 통해서 제 2 배선층(24b)과 접속하는 제 3 배선층(26b)을 형성한다. 동일한 공정에서, 외주 영역(B)의 제 1 영역(B1)에서, 제 2 절연층(25) 상에 제 3 배선층(26b)과 동일한 재료, 동일한 두께로, 또한 동일한 면적률로 제 3 보강 패턴(26c)을 형성한다.
이어서, 도 8의 (c)에 나타내는 바와 같이, 제 3 배선층(26b) 상에 개구부(콘택트홀)(27a)가 설치된 솔더 레지스트로 이루어진 제 3 절연층(27)을 형성한다. 이것에 의해, 제 3 절연층(27)의 개구부(27a) 내에 노출하는 제 3 배선층(26b)의 부분이, 다른 배선 기판 등과 접속되는 외부 접속 패드로 된다. 계속해서, 제 3 절연층(27)의 개구부(27a) 내의 제 3 배선층(26b) 상에 Ni/Au 도금층 등의 콘택트층(도시 생략)을 형성한다. 이상에 의해, 임시 기판(21)의 양면에 3층의 빌드업 배선층(제 1 내지 제 3 배선층(22a, 24b, 26b))이 형성된다. 상술한 예에서는, 3층의 빌드업 배선층을 형성했지만, n층(n은 2, 또는 4 이상의 정수)의 빌드업 배선층을 형성해도 된다.
다음으로, 도 9의 (a)에 나타내는 바와 같이, 외주 영역(B)의 제 2 영역(B2)에 대응하는 부분을 잘라낸다(절단 1). 이것에 의해, 도 9의 (b)에 나타내는 바와 같이, 하지층(12)과 동박(13)이 단순히 접촉하는, 배선 형성 영역(A) 및 외주 영역(B)의 제 1 영역(B1)이 얻어지고, 도 9의 (c)에 나타내는 바와 같이, 하지층(12)과 동박(13)을 용이하게 분리할 수 있다. 이것에 의해, 동박(13)이 편면(片面)에 부착된 2개의 배선 기판(101)이 얻어진다.
이어서, 동박(13)을 선택적으로 에칭하여 제거한다. 이 경우, 빌드업 배선층의 제 1 배선층(22a) 및 제 3 배선층(26b)의 외부에 노출하는 재료는 금(Au)이고, 따라서, 금(Au)에 대하여 동(Cu)으로 이루어진 동박(13)의 선택 에칭이 가능하다.
이어서, 도 10의 (a)에 나타내는 바와 같이, 예를 들면, 임시 기판(21)의 상측에 제작된 배선 기판(101)을 상하 반전시켜서, 제 1 배선층(22a)이 위로 가도록 한다. 이것에 의해, 제 1 절연층(23)으로부터 노출되는 제 1 배선층(22a)의 부분이, 전자 부품과 접속되는 내부 접속 패드로 된다. 또한, 배선 기판(101)을 상하 반전시켜서 제 1 배선층(22a) 측을 전자 부품의 실장면으로 하고 있지만, 상하 반전시키지 않고 제 3 배선층(26b) 측을 전자 부품의 실장면으로 해도 된다.
이렇게 해서, 코어리스 배선 기판(101)이 완성된다.
이상과 같이, 제 3 실시형태의 배선 기판의 제조 방법에 의하면, 배선 형성 영역(A)에 제 1 내지 제 3 배선층(22a, 24b, 26b)을 형성할 때에, 동일한 공정에서 배선 형성 영역(A)의 외주 영역(B)의 제 1 영역(B1)에, 제 1 내지 제 3 배선층(22a, 24b, 26b)과 동일한 층에, 제 1 내지 제 3 배선층(22a, 24b, 26b)과 동일한 재료, 동일한 두께로, 또한 동일한 면적률로, 제 1 내지 제 3 보강 패턴(22b, 24c, 26c)을 형성할 수 있기 때문에, 공정이나 제조 조건을 대폭적으로 변경하지 않으므로, 재료의 열팽창계수 차이에 기인하여 생기는 휨을 저감할 수 있는 배선 기판(101)을 용이하게 제조할 수 있다.
(제 4 실시형태)
(전자 부품 장치의 제조 방법)
다음으로, 도 10의 (b)를 참조해서, 제 4 실시형태에 따른 전자 부품 장치의 제조 방법에 대해서 설명한다.
도 10의 (b)는, 상술한 배선 기판(101)을 이용한 전자 부품 장치(201)의 제조 방법을 나타내는 단면도이다. 또한, 도 10의 (c) 내지 (d)는, 복수의 전자 부품이 탑재된 전자 부품 장치(201)가 완성된 후, 전자 부품 장치(201)를 분리해서 1개의 전자 부품이 탑재된 전자 부품 장치를 제작하는 방법을 나타내는 단면도이다.
그 전자 부품 장치의 제조 방법에서는, 먼저, 도 10의 (a)의 배선 기판(101)과, 범프(31)를 구비한 반도체 칩(전자 부품)(32)을 준비한다.
이어서, 도 10의 (b)에 나타내는 바와 같이, 배선 기판(101)의 최상층의 제 1 배선층(22a)에 반도체 칩(32)의 범프(31)를 플립칩 접속한다.
다음으로, 반도체 칩(32)을 피복하도록 배선 기판(101) 전체에 액상의 에폭시계 수지 등으로 이루어진 열경화성 수지를 형성한다. 예를 들면, 배선 기판(101)을 몰드 형(型)에 넣어서 열경화성 수지를 주입하여, 성형한다.
배선 기판(101)과 반도체 칩(32)의 극간에도 충분히 열경화성 수지가 충전되면, 다음으로, 열경화성 수지를 가열함으로써 경화시키고, 그 후 냉각한다. 이렇게 해서, 반도체 칩(32)을 덮도록 몰드 수지층(33)이 배선 기판(101) 전체에 형성되고, 9개의 반도체 칩(32)이 탑재된 전자 부품 장치(201)가 완성된다. 또한, 반도체 칩(32)을 배선 기판(101)에 플립칩 접속한 후, 몰드 수지층(33)으로 이루어진 열경화성 수지로 피복하기 전에, 반도체 칩(32)과 배선 기판(101) 사이에 언더필 수지를 충전해도 된다.
이 전자 부품 장치(201)는, 후에, 도 10의 (c)에 나타내는 바와 같이, 보강 패턴이 형성된 외주 영역(B)의 제 1 영역(B1)을 잘라내고(절단 2), 계속해서, 각 반도체 칩(32)에 대응해서 배선 기판을 절단(절단 3)하고, 분리하여, 도 10의 (d)에 나타내는 바와 같이, 배선 기판에 1개의 반도체 칩(32)이 탑재된 전자 부품 장치(201)가 합계 9개 제작된다.
또한, 전자 부품의 실장 방법은, 플립칩 실장 외에 와이어 본딩법 등의 각종 실장 방법을 채용해도 된다.
이와 같이, 제 4 실시형태에 따른 전자 부품 장치의 제조 방법에 의하면, 상술한 강성을 높인 배선 기판(101)을 이용하므로, 배선 기판(101)에 반도체 칩(32)을 탑재하고, 열경화성 수지로 반도체 칩(32)을 덮고 가열 처리했을 때에, 재료의 열팽창계수 차이에 기인하여 배선 기판(101)에 생기는 휨을 저감할 수 있다. 이것에 의해, 칩 깨짐 등을 방지하고, 칩 실장의 신뢰성을 가일층 향상시킬 수 있다.
(실시예)
표 1은, 본 발명의 실시예이며, 도 2나 도 3보다 1층 많은 4층의 배선층을 갖고, 배선층 수에 대응시켜 4층 구조의 랜드 패턴으로 이루어진 보강 패턴을 설치한 배선 기판의 예이다. 그 배선 기판은, 도 8의 (c)에 대하여 도 8의 (a) 내지 (b)와 동일한 공정을 반복함으로써, 제작 가능하다. 이 경우, 각 층에서 프레임 에이리어(외주 영역(B1))의 보강 패턴의 면적률과, 제품 에이리어(배선 형성 영 역(A))의 배선층의 면적률을 거의 동일하게 하고, 또한, 도 2의 패턴 배치와 유사하게 하여, 배선 기판을 평면 투시했을 때에 외주 영역(B1)에 보강 패턴이 극간 없이 존재하도록 배치하고 있다.
Figure 112009072033301-PAT00001
한편, 표 2, 표 3은 비교예이며, 표 1의 경우와 동일하게 4층 구조의 보강 패턴을 설치한 배선 기판(103, 104)의 예로, 각 층에서 프레임 에이리어(외주 영역(B1))의 보강 패턴의 면적률과, 제품 에이리어(배선 형성 영역(A))의 배선층의 면적률을 동일하게 하지 않은 예이다. 또한, 표 1의 경우와 달리, 표 2에서는, 도 11의 (a)에 나타내는 전면 형상의 보강 패턴(1)을 이용하고, 표 3에서는, 도 11의 (b)에 나타내는 메시 형상의 보강 패턴(2)을 이용했다. 또한, 도 11의 (b)는 배선 기판(104)의 확대 평면도이고, 메시 형상의 보강 패턴(2)에서, 부호 2a는 프레임부이며, 2b는 구멍부이다.
Figure 112009072033301-PAT00002
Figure 112009072033301-PAT00003
휨에 대한 강도를 비교하면, 표 2나 표 3의 배선 기판(103, 104)의 경우에는, 배선 기판을 평면 투시했을 때에 외주 영역(B1)에 보강 패턴이 극간 없이 존재하도록 배치하든 하지 않든, 표 1의 배선 기판의 경우보다, 휨에 대한 강도가 저하하고, 배선 기판(103, 104)의 제조 공정 또는 배선 기판(103, 104)을 이용한 전자 부품 장치의 제조 공정에서 가열 처리에 의해 배선 기판(103, 104)에 도 12의 (a) 또는 도 12의 (b)와 같은 휨이 생기는 것이 판명되었다. 즉, 휨에 대한 강도는, 본원 발명의 구성을 갖는 보강 패턴이 가장 뛰어난 것을 확인할 수 있었다.
(실시형태의 변형예)
이상, 실시형태에 의해 이 발명을 상세하게 설명했지만, 이 발명의 범위는 상기 실시형태에 구체적으로 나타낸 예에 한정되는 것은 아니고, 이 발명의 요지를 일탈하지 않는 범위의 상기 실시형태의 변경은 이 발명의 범위에 포함된다.
예를 들면, 상기 실시형태에서는, 도 2의 배선 기판(101)이나 도 4의 배선 기판(102)에서는, 배선층의 층 수에 대응시켜서 외주 영역(B1)에 3층 구조나 2층 구조의 보강 패턴이 형성되어 있고, 표 1의 실시예에서는 4층 구조의 보강 패턴이 형성되어 있지만, 배선층의 층 수가 5층 이상으로 증가하면, 그것에 대응시켜서 5층 이상의 구조의 보강 패턴이 형성되어도 된다. 이 경우도, 각 층에서 보강 패턴의 면적률과 배선층의 면적률이 거의 동일해지고, 또한, 평면 투시했을 때에 외주 영역에 보강 패턴이 극간 없이 존재하도록 보강 패턴이 배치되어 있으면 된다.
또한, 도 1, 도 7의 (c) 내지 도 9의 (c)에 나타내는 바와 같이, 임시 기판(21)의 양면에서, 배선 형성 영역(A)은 9개의 칩 탑재 영역(51)으로 구획되어 있지만, 임시 기판(21)의 양면에서, 1개씩 또는 9개 이외의 복수씩의 칩 탑재 영역(51)으로 구획되어도 되며, 또는, 임시 기판(21)의 편면에서 1개 또는 복수의 칩 탑재 영역(51)으로 구획되어도 된다.
또한, 도 7의 (a), (b)에 나타내는 바와 같이, 프리프레그(11) 위에 하지층(12)과 동박(13)을 형성하고, 열처리해서 임시 기판(21)을 제작하고 있지만, 동 기판 자체를 임시 기판(21)으로 이용해도 된다. 이 경우, 배선 기판을 임시 기판(21)으로부터 분리하기 위해, 외주 영역(B)의 제 2 영역(B2)은 설치하지 않아도 된다. 동 기판을 직접 에칭에 의해 제거하면 된다.
또한, 상기 실시형태에서는, 열경화성 수지로 이루어진 몰드 수지층(33)으로 배선 기판(101)과 반도체 칩(32)을 피복한 전자 부품 장치에 본 발명을 적용하고 있지만, 몰드 수지층(33)에 더하여 배선 기판(101)과 반도체 칩(32)의 극간에 언더필 수지를 충전한 전자 부품 장치에 본 발명을 적용해도 유효하고, 또한, 몰드 수지층(33)을 설치하지 않고 언더필 수지만을 충전한 전자 부품 장치에 본 발명을 적용해도 유효하다.
또한, 상기 실시형태에서는, 도 1에 나타내는 바와 같이, 외주의 제 1 영역(B1)에 둘러싸인 배선 형성 영역(A)에는, 칩 탑재 영역(전자 부품 탑재 영역)(51)이 9개 집합된 배선 형성 영역을 배치하고 있지만, 그 배선 형성 영역(A)에는 칩 탑재 영역(전자 부품 탑재 영역)(51)이 9개 집합된 배선 형성 영역을 복수, 예를 들면, 도 5에 나타내는 바와 같이, 3개(배선 형성 영역(a1, a2, a3)) 배치해도 된다. 또한, 각 배선 형성 영역(a1, a2, a3)의 사이에는, 배선 기판의 열팽창 등에 의한 신축을 흡수하기 위해, 배선 기판을 관통하는 개구부(52)가 설치된다.
또한, 도 5와 같은 경우, 각 배선 형성 영역(a1, a2, a3)의 주위에도 도 2 내지 도 4와 유사한 보강 패턴을 배치해도 된다. 이 경우, 각 배선 형성 영역(a1, a2, a3)의 주위의 보강 패턴의 면적률은, 각각, 대응하는 배선 형성 영역(a1, a2, a3)의 배선층의 면적률과 동일하게 하고, 또한 제 1 영역(B1)에서의 보강 패턴의 면적률은, 배선 형성 영역(A) 내의 배선층 및 보강 패턴의 면적률을 합계한 면적률과 동일하게 하면 된다.
또한, 상기 실시형태에서는, 외주의 제 1 영역(B1)에 모두 동일한 형상의 보강 패턴을 동일한 배치로 설치하고 있지만, 보강 패턴이 너무 조밀하게 배치되고, 또한 몰드 수지층을 형성하기 위해 몰드 형에 넣어 수지를 주입할 때에 수지의 주입이 방해받는 경우에는, 수지의 주입이 방해받지 않도록, 외주 영역(B1)의 일부의 조밀한 배치의 보강 패턴 대신에, 도 6에 나타내는 바와 같이, 몰드 게이트로서 몰드 수지의 충전 방향을 따르도록 슬릿 형상의 보강 패턴(53)을 설치해도 된다.
도 1은 본 발명의 제 1 및 제 2 실시형태에 따른 배선 기판을 나타내는 평면도.
도 2의 (a)는 도 1의 외주 영역에서의 3층 구조의 보강 패턴을 평면 투시한 모양을 나타내는 평면도, 도 2의 (b)는 도 2의 (a)의 I-I 선을 따르는 단면도, 도 2의 (c)는 도 2의 (a)의 II-II 선을 따르는 단면도, 도 2의 (d)는 도 2의 (a)의 III-III 선을 따르는 단면도.
도 3의 (a)는 도 2의 (a)에서의 위에서부터 제 1 층째의 보강 패턴의 배치를 나타내는 평면도, 도 3의 (b)는 도 2의 (a)에서의 위에서부터 제 2 층째의 보강 패턴의 배치를 나타내는 평면도, 도 3의 (c)는 도 2의 (a)에서의 최하층의 보강 패턴의 배치를 나타내는 평면도.
도 4의 (a)는 본 발명의 제 2 실시형태에 따른 배선 기판의 외주 영역에서의 2층 구조의 보강 패턴을 평면 투시한 모양을 나타내는 평면도, 도 4의 (b)는 도 4의 (a)에서의 위에서부터 제 1 층째의 보강 패턴의 배치를 나타내는 평면도, 도 4의 (c)는 도 4의 (a)에서의 최하층의 보강 패턴의 배치를 나타내는 평면도.
도 5는 본 발명의 제 1 및 제 2 실시형태에 따른 배선 기판의 변형예를 나타내는 평면도.
도 6은 본 발명의 제 1 및 제 2 실시형태에 따른 배선 기판의 다른 변형예를 나타내는 평면도.
도 7의 (a) 내지 (d)는 본 발명의 제 3 실시형태에 따른 배선 기판의 제조 방법을 나타내는 단면도(그 1).
도 8의 (a) 내지 (c)는 본 발명의 제 3 실시형태에 따른 배선 기판의 제조 방법을 나타내는 단면도(그 2).
도 9의 (a) 내지 (c)는 본 발명의 제 3 실시형태에 따른 배선 기판의 제조 방법을 나타내는 단면도(그 3).
도 10의 (a)는 본 발명의 제 3 실시형태에 따른 배선 기판의 제조 방법을 나타내는 단면도(그 4), 도 10의 (b)는 제 4 실시형태에 따른 전자 부품 장치의 제조 방법을 나타내는 단면도, 도 10의 (c) 내지 (d)는 도 10의 (b)의 전자 부품 장치로부터 1개의 전자 부품을 탑재한 전자 부품 장치를 제조하는 방법을 나타내는 단면도.
도 11의 (a), (b)는 비교예에 따른 배선 기판을 나타내는 단면도.
도 12의 (a), (b)는 도 11의 (a), (b)의 비교예에 따른 배선 기판에 생기는 휨의 예를 나타내는 사시도.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 프리프레그 11a : 기체
12 : 하지층 12 : 동박(금속박)
21 : 임시 기판 22a : 제 1 배선층
22b : 제 1 보강 패턴 23 : 제 1 절연층
23a : 제 1 비어홀 24a : 제 1 비어
24b : 제 2 배선층 24c : 제 2 보강 패턴
25 : 제 2 절연층 25a : 제 2 비어홀
26a : 제 2 비어 26b : 제 3 배선층
26c : 제 3 보강 패턴 27 : 제 3 절연층
27a : 콘택트홀 31 : 범프
32 : 반도체 칩(전자 부품) 33 : 몰드 수지층
51 : 칩 탑재 영역(전자 부품 탑재 영역) 101, 102 : 배선 기판
201, 201a : 전자 부품 장치 A : 배선 형성 영역
B : 외주 영역 B1 : 제 1 영역
B2 : 제 2 영역

Claims (6)

  1. 배선층이 절연층을 사이에 끼워서 복수 적층된 배선 형성 영역과, 상기 배선 형성 영역의 주위에 배치되고, 상기 배선층과 동일한 층에 보강 패턴이 형성된 외주 영역을 갖는 배선 기판에 있어서,
    각 상기 층에서 상기 외주 영역에 대한 상기 보강 패턴의 면적률(面積率)과 상기 배선 형성 영역에 대한 상기 배선층의 면적률은 거의 동일하며, 상기 배선 기판을 평면 투시했을 때에 상기 외주 영역에 상기 보강 패턴이 극간(隙間) 없이 존재하는 것을 특징으로 하는 배선 기판.
  2. 제 1 항에 있어서,
    상기 보강 패턴은 상기 배선층과 동일한 재료이며, 또한 동일한 두께로 형성되어 있는 것을 특징으로 하는 배선 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 보강 패턴은 복수의 랜드 패턴이 배치된 것 또는 메시 패턴인 것을 특징으로 하는 배선 기판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 배선 기판의 배선 형성 영역에는 복수의 전자 부품 탑재 영역이 획정되 어 있는 것을 특징으로 하는 배선 기판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 배선 기판과,
    상기 배선 기판의 최외층(最外層)의 배선층에 접속된 전자 부품을 갖는 것을 특징으로 하는 전자 부품 장치.
  6. 제 5 항에 있어서,
    상기 배선 기판은 상기 전자 부품을 덮도록 열경화성 수지로 피복되어 있는 것을 특징으로 하는 전자 부품 장치.
KR1020090113741A 2008-12-02 2009-11-24 배선 기판 및 전자 부품 장치 KR101643206B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-307810 2008-12-02
JP2008307810A JP2010135418A (ja) 2008-12-02 2008-12-02 配線基板及び電子部品装置

Publications (2)

Publication Number Publication Date
KR20100062922A true KR20100062922A (ko) 2010-06-10
KR101643206B1 KR101643206B1 (ko) 2016-07-27

Family

ID=42221769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090113741A KR101643206B1 (ko) 2008-12-02 2009-11-24 배선 기판 및 전자 부품 장치

Country Status (4)

Country Link
US (3) US8153902B2 (ko)
JP (1) JP2010135418A (ko)
KR (1) KR101643206B1 (ko)
TW (1) TWI461116B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160016647A (ko) * 2014-08-04 2016-02-15 가부시키가이샤 와코무 위치 지시기 및 그 제조 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135418A (ja) 2008-12-02 2010-06-17 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
AT12325U1 (de) * 2009-06-30 2012-03-15 Austria Tech & System Tech Mehrlagige leiterplatte, insbesondere flammbeständige und/oder rauchgas unterdrückende mehrlagige leiterplatte
TWI388018B (zh) * 2009-10-22 2013-03-01 Unimicron Technology Corp 封裝結構之製法
CN102339760B (zh) * 2010-07-14 2013-05-29 欣兴电子股份有限公司 封装结构的制作方法
JP5392726B2 (ja) * 2010-07-28 2014-01-22 京セラＳｌｃテクノロジー株式会社 集合配線基板
JP5666211B2 (ja) * 2010-09-01 2015-02-12 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 配線基板及び半導体装置の製造方法
JP5579108B2 (ja) 2011-03-16 2014-08-27 株式会社東芝 半導体装置
KR101231274B1 (ko) * 2011-05-20 2013-02-07 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR20130089475A (ko) * 2012-02-02 2013-08-12 삼성전자주식회사 회로 기판 및 이의 제조 방법과 이를 이용한 반도체 패키지
JP6181909B2 (ja) * 2012-04-04 2017-08-16 日本シイエムケイ株式会社 プリント配線板の製造方法
CN102711370A (zh) * 2012-06-08 2012-10-03 镇江华印电路板有限公司 防翘曲刚性印刷线路板
JP6222092B2 (ja) * 2012-07-09 2017-11-01 ソニー株式会社 表示装置および電子機器
US9615447B2 (en) * 2012-07-23 2017-04-04 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic support structure with integral constructional elements
KR20150049084A (ko) * 2013-10-29 2015-05-08 삼성전기주식회사 인쇄회로기판
CN105451458B (zh) * 2014-08-19 2018-10-30 宁波舜宇光电信息有限公司 一种控制软硬结合板微量变形的方法及pcb基板半成品
JP6358431B2 (ja) * 2014-08-25 2018-07-18 新光電気工業株式会社 電子部品装置及びその製造方法
TWI551207B (zh) * 2014-09-12 2016-09-21 矽品精密工業股份有限公司 基板結構及其製法
TWI567891B (zh) * 2015-01-30 2017-01-21 矽品精密工業股份有限公司 封裝基板之整版面結構
KR20170000458A (ko) * 2015-06-23 2017-01-03 삼성전자주식회사 기판 스트립
KR102329799B1 (ko) * 2017-08-11 2021-11-22 삼성전자주식회사 반도체 패키지
JP6975422B2 (ja) * 2017-10-12 2021-12-01 大日本印刷株式会社 配線基板
KR102029099B1 (ko) * 2018-02-05 2019-10-07 삼성전자주식회사 반도체 패키지
JP7126878B2 (ja) * 2018-06-26 2022-08-29 新光電気工業株式会社 配線基板
US11596056B2 (en) * 2018-10-02 2023-02-28 Skyworks Solutions, Inc. Methods and devices related to reduced packaging substrate deformation
JP7344639B2 (ja) * 2018-11-16 2023-09-14 新光電気工業株式会社 配線基板及び半導体装置
US11452199B2 (en) * 2019-09-12 2022-09-20 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic module with single or multiple components partially surrounded by a thermal decoupling gap
KR20240016543A (ko) * 2022-07-29 2024-02-06 엘지이노텍 주식회사 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60169857U (ja) * 1984-04-19 1985-11-11 パイオニア株式会社 プリント基板
JPH0851258A (ja) * 1994-08-05 1996-02-20 Sharp Corp プリント配線基板のダミーパターン
JPH11177191A (ja) * 1997-12-12 1999-07-02 Mitsubishi Electric Corp プリント配線板および多層プリント配線板
JP2001326429A (ja) * 2000-05-17 2001-11-22 Sony Corp プリント配線基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60169857A (ja) 1984-02-13 1985-09-03 Orient Kagaku Kogyo Kk 静電荷像現像用トナ−
JPS62124571U (ko) * 1986-01-31 1987-08-07
JPH05145235A (ja) * 1991-11-20 1993-06-11 Nippon Avionics Co Ltd 多層プリント配線板の製造方法および積層基板
US6507100B1 (en) * 2000-06-28 2003-01-14 Advanced Micro Devices, Inc. Cu-balanced substrate
US6429385B1 (en) * 2000-08-08 2002-08-06 Micron Technology, Inc. Non-continuous conductive layer for laminated substrates
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
SG102637A1 (en) * 2001-09-10 2004-03-26 Micron Technology Inc Bow control in an electronic package
JP2004087701A (ja) * 2002-08-26 2004-03-18 Nec Toppan Circuit Solutions Toyama Inc 多層配線構造の製造方法および半導体装置の搭載方法
TWI229574B (en) * 2002-11-05 2005-03-11 Siliconware Precision Industries Co Ltd Warpage-preventing circuit board and method for fabricating the same
JP2005167141A (ja) 2003-12-05 2005-06-23 Ibiden Co Ltd プリント配線板の製造方法及び多層プリント配線板
JP4768994B2 (ja) * 2005-02-07 2011-09-07 ルネサスエレクトロニクス株式会社 配線基板および半導体装置
JP4738157B2 (ja) 2005-12-06 2011-08-03 三菱重工業株式会社 走行式作業ロボットの設計方法
JP4334005B2 (ja) 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP5117692B2 (ja) 2006-07-14 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8014154B2 (en) * 2006-09-27 2011-09-06 Samsung Electronics Co., Ltd. Circuit substrate for preventing warpage and package using the same
JP2008130701A (ja) * 2006-11-20 2008-06-05 Matsushita Electric Ind Co Ltd 配線基板とそれを用いた半導体装置及び半導体装置の製造方法
JP2010135418A (ja) * 2008-12-02 2010-06-17 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60169857U (ja) * 1984-04-19 1985-11-11 パイオニア株式会社 プリント基板
JPH0851258A (ja) * 1994-08-05 1996-02-20 Sharp Corp プリント配線基板のダミーパターン
JPH11177191A (ja) * 1997-12-12 1999-07-02 Mitsubishi Electric Corp プリント配線板および多層プリント配線板
JP2001326429A (ja) * 2000-05-17 2001-11-22 Sony Corp プリント配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160016647A (ko) * 2014-08-04 2016-02-15 가부시키가이샤 와코무 위치 지시기 및 그 제조 방법

Also Published As

Publication number Publication date
TWI461116B (zh) 2014-11-11
JP2010135418A (ja) 2010-06-17
US20140145317A1 (en) 2014-05-29
US20120145437A1 (en) 2012-06-14
US9257373B2 (en) 2016-02-09
KR101643206B1 (ko) 2016-07-27
US8686298B2 (en) 2014-04-01
TW201031290A (en) 2010-08-16
US8153902B2 (en) 2012-04-10
US20100132993A1 (en) 2010-06-03

Similar Documents

Publication Publication Date Title
KR101643206B1 (ko) 배선 기판 및 전자 부품 장치
US8138424B2 (en) Wiring substrate including a reinforcing structural body
JP4473935B1 (ja) 多層配線基板
KR101679619B1 (ko) 일체식 구조적 요소를 갖는 다층 전자 구조체의 제조방법
JP4334005B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
KR101329896B1 (ko) 다층 배선기판 및 그 제조방법
JP4635033B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
KR101323541B1 (ko) 다층 배선기판
CN101257775A (zh) 制造布线基板的方法和制造电子元件装置的方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2009224415A (ja) 多層配線基板の製造方法、及び多層配線基板の中間製品
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
KR20110098677A (ko) 다층 배선 기판 및 그 제조방법
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
JP4576480B1 (ja) 多層配線基板
JP2014131034A (ja) パッケージ基板及びその製造方法、並びにパッケージ−オン−パッケージ基板
JP4669908B2 (ja) 多層配線基板
JP2007103776A (ja) 電子部品内蔵基板の製造方法
JP2017152448A (ja) 多数個取り配線基板
JP6682963B2 (ja) 多層配線基板の製造方法及び剥離用積層基板
US20210136929A1 (en) Wiring board and method for manufacturing the same
JP5269757B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 4