KR20090100236A - 질화물 반도체 적층 구조 및 광 반도체 장치와 그 제조방법 - Google Patents

질화물 반도체 적층 구조 및 광 반도체 장치와 그 제조방법 Download PDF

Info

Publication number
KR20090100236A
KR20090100236A KR1020090013254A KR20090013254A KR20090100236A KR 20090100236 A KR20090100236 A KR 20090100236A KR 1020090013254 A KR1020090013254 A KR 1020090013254A KR 20090013254 A KR20090013254 A KR 20090013254A KR 20090100236 A KR20090100236 A KR 20090100236A
Authority
KR
South Korea
Prior art keywords
layer
type
nitride semiconductor
raw material
forming
Prior art date
Application number
KR1020090013254A
Other languages
English (en)
Other versions
KR100991735B1 (ko
Inventor
아키히토 오노
마사요시 타케미
노부유키 토미타
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20090100236A publication Critical patent/KR20090100236A/ko
Application granted granted Critical
Publication of KR100991735B1 publication Critical patent/KR100991735B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H01S5/3063—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping using Mg

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Optics & Photonics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Biophysics (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

결정성이 좋고, 저항율이 충분히 낮은 p형 질화물 반도체층을 갖는 질화물 반도체 적층 구조를 제조한다. GaN 기판(11)(기판) 위에, III족 원료로서 유기 금속 화합물, p형 불순물 원료, 및 V족 원료로서 NH3를 사용해서 p형 Al0.07Ga0.93N층(12)(제 1 p형 질화물 반도체층)을 형성한다. 다음에, p형 Al0.07Ga0.93N 층(2) 위에, III족 원료로서 유기 금속 화합물, p형 불순물 원료, 및 V족 원료로서 NH3와 히드라진 유도체를 사용해서 p형 GaN층(13)(제 2 p형 질화물 반도체층)을 형성한다.
저항율, 질화물 반도체, 유기 금속 화합물, p형 불순물 원료, 암모니아, 히드라진

Description

질화물 반도체 적층 구조 및 광 반도체 장치와 그 제조방법{NITRIDE SEMICONDUCTOR LAYERED STRUCTURE, OPTOSEMICONDUCTOR DEVICE AND MANUFACTURING METHODS THEREOF}
본 발명은, 질화물 반도체 적층 구조 및 광 반도체 장치와 그 제조방법에 관한 것으로, 특히 결정성이 좋고, 저항율이 충분히 낮은 p형 질화물 반도체층을 갖는 질화물 반도체 적층 구조 및 광 반도체 장치와 그 제조방법에 관한 것이다.
최근, 광 디스크의 고밀도화를 위해, 청색 영역으로부터 자외선 영역에 이르는 발광이 가능한 반도체 레이저의 연구 개발이 활발히 행해지고 있다. 이러한 청자색 레이저 다이오드(이하 레이저 다이오드를 LD로 기재한다)는, GaN, GaPN, GaNAs, InGaN, AIGaN, AIGaInN 등으로 이루어진 질화물 반도체 적층 구조를 갖는다. AIGaInN계의 적층 구조를 갖는 광 반도체 장치는 이미 실용화되어 있다.
질화물 반도체 적층 구조의 제조방법으로서, V족 원료로서 암모니아만을 사용해서 p형 GaN층을 형성한 후에, V족 원료로서 트리메틸히드라진만을 사용해서 p 형 GaN층을 형성하는 것이 제안되어 있다(예를 들면 특허문헌 1 참조).
[특허문헌 1] 일본국 특개 2003-178987호 공보
p형 GaN층을 형성할 때에 V족 원료로서 암모니아(NH3)를 사용하면, 암모니아에서 생성된 H 라디칼이 p형 GaN층에 유입된다. 그리고, H 라디칼과 p형 불순물이 반응하는 H 패시베이션이 발생하고, p형 불순물의 활성화율이 저하하여, p형 GaN층의 저항율이 높아진다고 하는 문제가 있었다. 그래서, 결정성장후에 열처리를 행해서 p형 불순물을 활성화시키면, p형 GaN층의 저항율을 낮출 수 있다. 그러나, 열처리에 의해 p형 GaN층의 표면에서 질소(N)가 탈리하여, 결정이 열화하는 경우가 있었다.
Figure 112009009932343-PAT00001
한편, p형 GaN층을 형성할 때에 V족 원료로서 디메틸히드라진(UDMHy)을 사용하면, 디메틸히드라진으로부터 H 라디칼과 동시에 CH3 라디칼이 생성된다. 이 CH3 라디칼이 H 라디칼과 반응해서 CH4로서 배출되기 때문에, H 라디칼이 결정 내부로 유입되는 것을 방지할 수 있다.
Figure 112009009932343-PAT00002
그러나, III족 원료의 트리메틸갈륨(TMG)으로부터 유리된 CH3 라디칼도 CH4로서 배출하지 않으면, 결정 내부로 CH3 라디칼이 유입되어, 탄소농도가 높아진다. 그리고, 탄소는 억셉터를 보상하기 때문에, 저항율이 높아진다. 그러나, V족 원료로서 디메틸히드라진만을 사용한 경우에는, CH3 라디칼로부터 CH4을 생성하기 위해 필요하게 되는 H 라디칼이 부족하다. 따라서, p형 GaN층의 저항율이 높아진다고 하는 문제가 있었다.
Figure 112009009932343-PAT00003
본 발명은, 전술한 것과 같은 과제를 해결하기 위한 것으로서, 그것의 목적은 결정성이 좋고, 저항율이 충분히 낮은 p형 질화물 반도체층을 갖는 질화물 반도체 적층 구조 및 광 반도체 장치와 그 제조방법을 얻는 것이다.
본 발명에 따른 질화물 반도체 적층 구조는, 기판 위에, III족 원료로서 유기 금속 화합물, V족 원료로서 암모니아, 및 p형 불순물 원료를 사용해서 형성되고, 수소 농도가 1×1019cm-3 이하인 제 1 p형 질화물 반도체층과, 제 1 p형 질화물 반도체층 위에, III족 원료로서 유기 금속 화합물, V족 원료로서 암모니아와 히드라진 유도체, 및 p형 불순물 원료를 사용해서 형성되고, 탄소농도가 1×1018cm-3 이하인 제 2 p형 질화물 반도체층을 구비한다. 본 발명의 그 밖의 특징은 이하에서 밝힌다.
본 발명에 의해, 결정성이 좋고, 저항율이 충분히 낮은 p형 질화물 반도체층을 갖는 질화물 반도체 적층 구조를 얻을 수 있다.
실시예 1
도1은, 본 발명의 실시예 1에 관한 질화물 반도체 적층 구조를 나타낸 단면도이다. 이 질화물 반도체 적층 구조는 청자색 LD의 적층 구조이다. 단, 청자색 LD 등의 광 반도체 장치에 한정되지 않고, 예를 들면 트랜지스터 등의 일반적인 반도체장치의 적층 구조라도 된다.
GaN 기판(11)(기판)의 주면인 (0001)면 위에 막두께 1㎛의 p형 Al0.07Ga0.93N층(12)(제 1 p형 질화물 반도체층)이 형성되어 있다. 이 p형 Al0.07Ga0.93N층(2) 위에 막두께 0.02㎛의 p형 GaN층(13)(제 2 p형 질화물 반도체층)이 형성되어 있다. 여기에서, p형 Al0.07Ga0.93N층(2)은, III족 원료로서 유기 금속 화합물, p형 불순물 원료, 및 V족 원료로서 암모니아를 사용해서 형성되어 있다. p형 GaN층(13)은, III족 원료로서 유기 금속 화합물, p형 불순물 원료, 및 V족 원료로서 암모니아와 히드라진 유도체를 사용해서 형성되어 있다. 그리고, p형 Al0.07Ga0.93N층(2) 중의 수소 농 도는 1×1019cm-3 이하이며, p형 GaN층(13)의 탄소 농도는 1×1018cm-3 이하이다.
p형 Al0.07Ga0.93N층(2) 중의 수소 농도가 높으면, H 라디칼과 p형 불순물이 반응하는 H 패시베이션이 발생하여, p형 불순물의 활성화율이 저하한다. 그리고, p형 불순물을 활성화시키기 위해 열처리를 행하면, p형 반도체층의 표면으로부터 질소(N)가 탈리하여, 결정이 열화한다. 이에 대하여, p형 Al0.07Ga0.93N층(2)은, 수소 농도가 1×1019cm-3 이하이기 때문에, 저항율이 충분히 낮아, 열처리가 불필요하고 결정성도 좋다.
도 2는, p형 GaN층의 저항율의 탄소 농도 의존성을 나타낸 도면이다. 1×1016cm-3이 탄소의 검출한계이다. 이 결과로부터 알 수 있는 것과 같이, p형 GaN층(13)은, 탄소 농도가 1×1018cm-3 이하이기 때문에, 저항율이 디바이스로서 사용할 수 있는 정도로 충분히 낮다. 따라서, 본 실시예에 관한 질화물 반도체 적층 구조는, 결정성이 좋고, 저항율이 충분히 낮은 p형 질화물 반도체층을 갖는다.
다음에, 본 실시예에 관한 질화물 반도체 적층 구조의 제조방법에 관해 설명한다. 결정성장방법으로서 MOCVD법을 사용한다. III족 원료로서, 유기 금속 화합물인 트리메틸갈륨(TMG)과 트리메틸알루미늄(TMA)을 사용한다. p형 불순물 원료로서, 시클로펜타디에닐마그네슘(CP2Mg)을 사용한다. V족 원료로서, 암모니아(NH3)과 1,2디메틸히드라진(히드라진 유도체)을 사용한다. 이들 원료 가스의 캐리어 가스로서, 수소(H2) 가스, 질소(N2) 가스를 사용한다.
우선, GaN 기판(11)을 MOCVD 장치의 반응로 내부에 재치한 후, 유량 4.5×10-1mol/min의 암모니아와 유량 20l/min의 질소 가스를 공급하면서, GaN 기판(11)의 온도를 1000℃까지 상승시킨다.
다음에 질소 가스와 암모니아 이외에, 유량 2.4×10-4mol/min의 TMG, 유량 1.4×10-5mol/min의 TMA, 유량 3.0×10-7mol/min의 CP2Mg을 공급한다. 이에 따라, GaN 기판(11)의 주면 위에 p형 Al0.07Ga0.93N층(2)을 형성한다.
다음에, TMA의 공급을 정지하고, 캐리어 가스와 함께 유량 1.2×10-4mol/min의 TMG, 유량 9.0×10-7mol/min의 CP2Mg, V족 원료로서 4.5×10-2mol/min의 암모니아 이외에 유량 5.6×10-4mol/min의 1,2 디메틸 히드라진을 공급한다. 이에 따라, p형 Al0.07Ga0.93N층(2) 위에 p형 GaN층(13)을 형성한다. 이때의 성장 시간은 5min이다.
다음에, TMG과 CP2Mg의 공급을 정지하고, V족 원료를 공급하면서 300℃ 정도까지 냉각한다. 그 후에 V족 원료의 공급도 정지하고 GaN 기판(11)의 온도를 실온까지 냉각한다. 이때, TMG과 CP2Mg의 공급을 정지할 때에, 암모니아의 공급도 정지하고, 1,2 디메틸히드라진만을 공급하면서 300℃ 정도까지 냉각해도 된다. 1,2 디메틸히드라진은 암모니아보다도 낮은 온도에서 분해되므로, 결정면으로부터의 질소 의 재이탈이 적어져, 표면의 모폴로지가 좋아진다. 이상의 공정에 의해, 본 실시예에 관한 질화물 반도체 적층 구조가 제조된다.
여기에서, 본 실시예의 첫 번째 특징은, V족 원료로서 암모니아와 히드라진 유도체를 사용해서 p형 GaN층(13)을 형성하는 것이다. 히드라진 유도체로부터 H 라디칼과 동시에 CH3 라디칼이 생성된다. 이 CH3 라디칼이 H 라디칼과 반응해서 CH4로서 배출되기 때문에, H 라디칼이 결정 내부에 유입되는 것을 방지할 수 있다.
본 실시예의 적층 구조에 대해서 Van der Pauw법에 의해 홀 측정을 행하면, 캐리어(정공)농도가 실온에 있어서 3×1017cm-3, 저항율이 1.6Ωcmm이었다. 한편, p형 GaN층의 성장시에 V족 원료로서 암모니아만을 사용한 동일한 적층 구조에 대해서 홀 측정을 행했지만, as-grown에서는 저항율이 높아 홀은 측정할 수 없었다. 그래서, 900℃ 정도의 열처리를 실행해서 동일한 측정을 행한 결과, 정공 농도는 3.5×1017cm-3, 저항율은 1.5Ωcm이었다. 따라서, 본 실시예에서는, 열처리를 행하지 않고 같은 정도의 저항율을 실현할 수 있다는 것을 알았다.
또한, III족 원료의 TMG로부터 유리한 CH3 라디칼도 CH4로서 배출할 필요가 있다. 그러나, V족 원료로서 디메틸히드라진만을 사용한 경우에는, CH3 라디칼로부터 CH4을 생성하기 위해 필요하게 되는 H 라디칼이 부족하다. 그래서, 본 실시예에서는, 소정량의 암모니아를 첨가하여, CH4의 생성에 필요한 양의 H 라디칼을 공급한 다. 이에 따라, p형 GaN층(13)의 탄소 농도를 1×1018cm-3 이하로 할 수 있다. 단, H 라디칼이 지나치게 많으면 H 패시베이션이 발생하므로, NH3의 공급량을 최소한으로 억제할 필요가 있다.
본 실시예의 두 번째 특징은, V족 원료로서 암모니아만을 사용해서 p형 Al0.07Ga0.93N층(2)을 형성하는 것이다. 즉, Al이 있는 층은 탄소가 들어가기 쉬우므로, p형 Al0.07Ga0.93N층(2)의 성장시에는, 탄소를 포함하는 히드라진 유도체를 사용하지 않는다. 단, 기판 위에 p형 AIGaN층만을 성장시켜 SIMS 분석을 행한 바, 수소 농도가 Mg 농도와 같은 정도의 2.0×1019cm-3이 되었다. 이에 대하여 본 실시예에서는 p형 Al0.07Ga0.93N층(2)의 수소 농도는 1×1019cm-3 이하이다. 이에 따라, 충분히 저항율이 낮은 p형 질화물 반도체층을 형성할 수 있다. 이렇게 수소 농도를 억제할 수 있는 것은, p형 GaN층(13)의 성장중에 p형 Al0.07Ga0.93N층(2) 내부의 수소의 유입을 방지할 수 있었기 때문이다.
이상에서 설명한 것과 같이, 본 실시예의 방법에 의해, 충분히 저항율이 낮은 p형 질화물 반도체층을 형성할 수 있다. 또한, 결정 성장후에 p형 불순물을 활성화시키기 위한 열처리를 행할 필요가 없기 때문에, 결정성이 좋다.
도 3은, p형 GaN층의 성장 시간을 변화시켰을 때의 p형 AIGaN층 중의 수소 농도를 SIMS 분석에 의해 측정한 결과이다. 이때 p형 AIGaN층(12) 중의 Mg 농도는 2×1019cm-3이다. 이에 따라, p형 GaN층(13)의 성장 시간이 0 sec, 즉 성장을 행하지 않았을 경우, 수소 농도는 Mg과 동등한 2×1019cm-3으로 되어, H 패시베이션이 발생함으로써 p형 불순물의 활성화율이 나빠 저저항의 p형 질화물 반도체층이 얻어지지 않는 것에 대해, 성장 시간이 10sec 이상이면 수소 농도는 5×1018cm-3 이하가 된다. 수소 농도가 1×1019cm-3 이하가 되면, p형 AlGaN층 중의 Mg 농도에 대한 수소 농도비는 1/2 이하가 되고, 실온에서의 정공 농도는 1×1017cm-3 이상이 얻어져, 충분히 저항율이 낮은 p형 질화물 반도체층을 형성할 수 있다. 더구나, 120초 이상이면 수소 농도는 2×1018cm-3 이하(수소 농도/Mg 농도=1/10 이하)가 되는 것을 알 수 있었다. 따라서, p형 GaN층(13)의 성장 시간을 바람직하게는 10초 이상, 더욱 바람직하게는 120초 이상으로 한다.
또한, p형 GaN층(13)을 형성할 때에, 캐리어 가스로서, 수소 가스의 체적 조성비를 x(0≤x≤1), 질소 가스의 체적 조성비를 1-x로 한 수소 가스와 질소 가스의 혼합 가스를 사용한다. 즉, p형 층을 형성할 때의 캐리어 가스는, 질소 가스 단독, 질소 가스와 수소 가스의 혼합 가스, 수소 가스 단독의 어느 것이라도 된다. 여기에서, GaN 기판(11)의 온도가 1000℃ 정도에서는 수소 가스는 분해하지 않고, 수소 분자의 상태 그대로 존재하여, 결정 중에 유입되는 일은 없다. 따라서, 결정중에 유입되는 H 라디칼은 NH3로부터 분해된 H 라디칼이 주체라고 생각되므로, 캐리어 가 스를 수소 가스 단독으로 하여도 저항율이 낮은 p형 GaN층(13)을 형성할 수 있다.
예를 들면, 수소 가스: 질소 가스가 1:1인 혼합 가스를 사용할 경우, 공급 유량 10l/min의 질소 가스와 공급 유량 10l/min의 수소 가스를 혼합한다. 이렇게 캐리어 가스를 혼합 가스로 했을 경우에는, 캐리어 가스를 질소 가스 단독으로 한 경우에 비해, p형 GaN층의 표면 모폴로지가 양호했다. 또한, Van der Pauw법에 의해 홀 측정을 행한 결과, 실온에서 정공 농도가 5×1017cm-3, 저항율이 0.9Ωcm이었다. 그리고, 질소 가스 분위기 중에서 700℃의 열처리를 행하면, 정공 농도는 7×1017cm-3으로 증대하고, 저항율은 0.6Ωcm로 감소했다. 이렇게 추가의 열처리를 행하면, 질소 가스 단독의 경우에 비해 저항율이 낮아진 것은, 혼합 가스를 사용함으로써, 표면의 평탄성이 향상되어 결정성이 개선되었기 때문으로 생각된다.
도 4는, p형 GaN층의 저항율의 히드라진/III족 원료 공급 몰비 의존성을 나타낸 도면이다. 히드라진/III족 원료 공급 몰비란, III족 원료 공급 몰 유량에 대한 히드라진의 공급 몰 유량이다. GaN 기판(11)의 온도를 1000℃, NH3/히드라진 공급 몰비를 120, 캐리어 가스로서 질소 가스와 수소 가스를 비율 1:1로 혼합한 가스를 사용했다. 이 결과, 히드라진/III족 원료 공급 몰비 20과 25 사이에서 저항율이 급격하게 상승했다. 이것은 결정중에 포함되는 탄소 농도가 증가한 것에 기인하고 있다. 한편, 히드라진/III족 원료 공급 몰비가 1 미만에서는, 결정중에 V족의 중공이 발하여 결정 열화를 야기한다. 따라서, p형 GaN층(13)을 형성할 때에, 유기 금속 화합물에 대한 히드라진 유도체의 공급 몰비를 바람직하게는 1 이상 20 미만, 더욱 바람직하게는 3 이상 15 이하로 한다.
도 5는, p형 GaN층의 저항율의 NH3/히드라진 공급 몰비 의존성을 나타낸 도면이다. NH3/히드라진 공급 몰비란, 히드라진의 공급 몰 유량에 대한 NH3의 공급 몰 유량이다. GaN 기판(11)의 온도를 1000℃, III족 원료 공급 몰 유량에 대한 히드라진의 공급 몰 유량을 9.4로 하고, 캐리어 가스로서 질소 가스와 수소 가스를 1:1로 혼합한 가스를 사용했다. 이 결과, NH3/히드라진 공급 몰비가 10 이하가 되면, H 라디칼의 공급이 부족하여 결정중의 탄소 농도가 증가하기 때문에 저항율이 높아졌다. 한편, NH3/히드라진 공급 몰비가 500 내지 1000 사이에서 저항율이 급준하게 상승했다. 이것은 NH3의 과잉공급에 의해 결정중에 H가 유입됨으로써 H 패시베이션이 발생했기 때문이다. 따라서, p형 GaN층(13)을 형성할 때에, 히드라진 유도체에 대한 암모니아의 공급 몰비를 바람직하게는 10 이상 1000 미만, 더욱 바람직하게는 20 이상 500 이하로 한다.
도 6은, p형 GaN층의 탄소 농도의 성장 온도 의존성을 나타낸 도면이다. 성장 온도는 기판의 온도와 같다. 히드라진/III족 원료 공급 몰비를 9 .4, NH3/히드라진 공급 몰비를 120, 캐리어 가스로서 질소 가스와 수소 가스를 비율 1:1로 혼합한 가스를 사용했다. 이 결과, 800℃로부터 900℃에 걸쳐서 결정중의 탄소 농도가 급격하게 감소했다. 또한, 성장 온도가 낮아지면 NH3의 분해가 감소하고, CH3 라디칼이 CH4가 되어서 방출되지 않게 되어, 결정 중으로 유입된다고 생각된다. 한편, p형 GaN의 결정성장이 가능한 온도는 1200℃ 미만이다. 따라서, p형 GaN층(13)을 형성할 때에, n형 GaN 기판(21)의 온도를 바람직하게는 800℃ 이상 1200℃ 미만, 더욱 바람직하게는 900℃ 이상 1200℃ 미만으로 한다.
실시예 2
도 7은, 본 발명의 실시예 2에 관한 광 반도체 장치를 나타낸 사시도이다. 이 광 반도체 장치는 릿지 도파로형의 청자색 LD이다. 단, 이것에 한정되지 않고, 청자색 LD 전반에 동일하게 적용할 수 있다.
n형 GaN 기판(21)(기판)의 주면인 (0001)면 위에, 막두께 1㎛의 n형 GaN 버퍼층(22), 막두께 1.0㎛의 n형 Al0.07Ga0.93N 클래드층(23)(n형 클래드층), 막두께 0.1㎛의 n형 GaN 광 가이드층(24), 활성층(25), 막두께 0.02㎛의 p형 Al0.2Ga0.8N 전자장벽층(26), 막두께 0.1㎛의 p형 GaN 광 가이드층(27), 막두께 0.4㎛의 p형 Al0.07Ga0.93N 클래드층(28)(p형 클래드층), 막두께 0.1㎛의 p형 GaN 콘택층(29)(p형 콘택층)이 순서대로 형성되어 있다.
활성층(25)은, 막두께 3.5nm의 In0.12Ga0.88 N 우물층과 막두께 7.0nm의 GaN 장벽층을 교대로 3쌍 적층한 다중 양자 우물 구조이다. p형 Al0.07Ga0.93 N 클래드층(28)과 p형 GaN 콘택층(29)은 도파로 릿지(30)를 형성하고 있다. 도파로 릿지(30)는 공진기의 폭 방향의 중앙 부분에 형성되고, 공진기 단부면이 되는 양 벽개면 사이로 연장되어 있다.
도파로 릿지(30)의 측벽 및 노출되어 있는 p형 GaN 광 가이드층(27)의 표면 상에 실리콘 산화막(31)이 설치되어 있다. 도파로 릿지(30)의 상면에 실리콘 산화막(31)의 개구부(32)가 설치되고, 이 개구부(32)로부터 p형 GaN 콘택층(29)의 표면이 노출되어 있다. 이 노출된 p형 GaN 콘택층(29)에, Pt 및 Au막으로 이루어진 p측 전극(33)이 전기적으로 접속되어 있다. n형 GaN 기판(21)의 이면에는, 진공증착법에 의해 Ti막과 Al막을 순차 적층한 n측 전극(34)이 형성되어 있다.
여기에서, p형 Al0.07Ga0.93N 클래드층(28)은, III족 원료로서 유기 금속 화합물, p형 불순물 원료, 및 V족 원료로서 NH3를 사용해서 형성되어 있다. p형 GaN 콘택층(29)은, III족 원료로서 유기 금속 화합물, p형 불순물 원료, 및 V족 원료로서 NH3과 히드라진 유도체를 사용해서 형성되어 있다. 그리고, p형 Al0.07Ga0.93N 클래드층(28) 내부의 수소 농도는 1×1019cm-3 이하이며, p형 GaN 콘택층(29)의 탄소 농도는 1×1018cm-3 이하이다. 따라서, 실시예 1에 관한 질화물 반도체 적층 구조와 마찬가지로, 본 실시예에 관한 광 반도체 장치도, 결정성이 좋고, 저항율이 충분히 낮은 p형 질화물 반도체층을 갖는다.
다음에, 본 실시예에 관한 광 반도체 장치에 관해 설명한다. 결정 성장방법으로서 MOCVD법을 사용한다. III족 원료로서, 유기 금속 화합물인 트리메틸 갈륨(TMG), 트리메틸 알루미늄(TMA), 트리메틸 인듐(TMI)을 사용한다. V족 원료로서, 암모니아(NH3)와 1,2 디메틸히드라진(히드라진 유도체)을 사용한다. n형 불순물 원료로서 모노실란(SiH4)을 사용하고, p형 불순물 원료로서 시클로펜타디에닐 마그네슘(CP2Mg)을 사용한다. 이들 원료 가스의 캐리어 가스로서, 수소(H2) 가스, 질소(N2) 가스를 사용한다.
우선, n형 GaN 기판(21)을 MOCVD 장치의 반응로 내부에 재치한 후, 암모니아를 공급하면서, n형 GaN 기판(21)의 온도를 1000℃까지 상승시킨다. 다음에, TMG과 모노실란의 공급을 개시하여, n형 GaN 기판(21)의 주면 위에 n형 GaN 버퍼층(22)을 형성한다. 다음에, TMA의 공급을 개시하여, n형 Al0.07Ga0.93N 클래드층(23)을 형성한다. 다음에, TMA의 공급을 정지하고, n형 GaN 광 가이드층(24)을 형성한다. 다음에, TMG과 모노실란의 공급을 정지하고, n형 GaN 기판(21)의 온도를 700℃까지 내린다.
다음에, TMG과 TMI와 암모니아를 공급해서 In0.12Ga0.88N 우물층을 형성한다. 그리고, TMI를 정지하고, TMG와 암모니아를 공급해서 GaN 장벽층을 형성한다. 이것을 교대로 3쌍 적층함으로써 다중 양자 우물(MQW) 구조의 활성층(25)을 형성한다.
다음에, 암모니아를 공급하면서, n형 GaN 기판(21)의 온도를 1000℃까지 다시 상승시킨다. 그리고, TMG과 TMA와 CP2Mg을 공급하여, n형 GaN 기판(21)의 주면 위에 p형 Al0.2Ga0.8N 전자장벽층(26)을 형성한다. 다음에, TMA의 공급을 정지하고 p형 GaN 광 가이드층(27)을 형성한다.
다음에, TMA의 공급을 다시 개시하고, 유량 2.4×10-4mol/min의 TMG, 유량 1.4×10-5mol/min의 TMA, 유량 3.0×10-7mol/min의 CP2Mg, V족 원료로서 암모니아를 각각 공급하여, p형 Al0.07Ga0.93N 클래드층(28)을 형성한다. 이 p형 Al0.07Ga0.93N 클래드층(28)의 탄소 농도는 1×1018cm-3 이하이다.
다음에, TMA의 공급을 정지하고, 캐리어 가스와 함께 유량 1.2×10-4mol/min의 TMG, 유량 9.0×10-7mol/min의 CP2Mg, V족 원료로서 유량 4.5×10-2mol/min의 암모니아 이외에 유량 5.6×10-4mol/min의 1,2 디메틸히드라진을 각각 공급히여, p형 GaN 콘택층(29)을 형성한다.
다음에, TMG과 CP2Mg의 공급을 정지하고, V족 원료를 공급하면서 300℃ 정도까지 냉각한다. 이때, TMG과 CP2Mg의 공급을 정지할 때에, 암모니아도 정지하고, V족 원료로서 1, 2 디메틸히드라진만을 공급하면서 300℃ 정도까지 냉각해도 된다.
다음에, 결정성장이 종료한 웨이퍼의 전체면에 레지스트를 도포하고, 리소그래피에 의해 메사형 부분의 형상에 대응한 레지스트 패턴을 형성한다. 이 레지스트 패턴을 마스크로 하여, 반응성 이온 에칭(RIE)법에 의해, p형 Al0.07Ga0.93N 클래드층(28)을 제거하거나 또는 p형 Al0.07Ga0.93N 클래드층(28)을 약간 남기는 정도까지 에칭을 행한다. 이 에칭에 의해 광 도파로 구조가 되는 도파로 릿지(30)을 형성한다. RIE의 에칭 가스로서는, 예를 들면 염소계 가스를 사용한다.
다음에, 레지스트 패턴을 남긴 채, n형 GaN 기판(21) 상의 전체면에 예를 들면 CVD법, 진공증착법, 스퍼터링법 등에 의해, 막두께가 0.2㎛의 실리콘 산화막(31)을 형성한다. 그리고, 레지스트 패턴의 제거와 동시에, 소위 리프트오프법에 의해 도파로 릿지(30) 위에 있는 실리콘 산화막(31)을 제거한다. 이에 따라, 도파로 릿지(30) 위에서 실리콘 산화막(31)에 개구부(32)가 형성된다.
다음에, n형 GaN 기판(21) 상의 전체면에 예를 들면 진공증착법에 의해 Pt 및 Au막을 순차 형성한 후, 레지스트를 도포하고, 리소그래피 및 습식 에칭 또는 드라이에칭에 의해, p측 전극(33)을 형성한다.
다음에, n형 GaN 기판21의 이면 전체면에 진공증착법에 의해 Ti막과 Al막을 순차 형성해서 n측 전극(34)을 형성하고, n측 전극(34)을 n형 GaN 기판(21)에 오믹접촉시키기 위한 알로이 처리를 행한다.
다음에, n형 GaN 기판(21)을 벽개 등에 의해 바아 형상으로 가공해서 공진기의 양 단부면을 형성한다. 그리고, 공진기의 단면에 코팅을 실시한 후, 바아를 칩 형상으로 벽개함으로써, 본 실시예2에 관한 광 반도체 장치가 제조된다.
본 실시예의 특징은, V족 원료로서 암모니아와 히드라진 유도체를 사용해서 p형 GaN 콘택층(29)을 형성하고, V족 원료로서 암모니아만을 사용해서 p형 Al0.07Ga0.93N 클래드층(28)을 형성하는 것이다. 이에 따라, 실시예1과 마찬가지로, 충분히 저항율이 낮은 p형 질화물 반도체층을 형성할 수 있다. 또한, 결정 성장후에 p형 불순물을 활성화시키기 위한 열처리를 행할 필요가 없기 때문에, 결정성이 좋다.
또한, 실시예1과 마찬가지로, p형 GaN 콘택층(29)을 형성할 때에, 캐리어 가스로서, 수소 가스의 체적 조성비를 x(0≤x≤1), 질소 가스의 체적 조성비를 1-x로 한 수소 가스와 질소 가스의 혼합 가스를 사용한다. 즉, p형 층을 형성할 때의 캐리어 가스는, 질소 가스 단독, 질소 가스와 수소 가스의 혼합 가스, 수소 가스 단독의 어느 것이라도 된다.
또한, 실시예 1과 마찬가지로, p형 GaN 콘택층(29)의 성장 시간을 바람직하게는 10초 이상, 더욱 바람직하게는 120초 이상으로 한다. p형 GaN 콘택층(29)을 형성할 때에, 유기 금속 화합물에 대한 히드라진 유도체의 공급 몰비를 바람직하게는 1 이상 20 미만, 더욱 바람직하게는 3 이상 15 이하로 한다. p형 GaN 콘택층(29)을 형성할 때에, 히드라진 유도체에 대한 암모니아의 공급 몰비를 바람직하게는 10 이상 1000 미만, 더욱 바람직하게는 20 이상 500 이하로 한다. p형 GaN 콘택층(29)을 형성할 때에, n형 GaN 기판(21)의 온도를 바람직하게는 800℃ 이상 1200℃ 미만, 더욱 바람직하게는 900℃ 이상 1200℃ 미만으로 한다.
이때, 실시예 1, 2에 있어서, GaN 기판(11)과 n형 GaN 기판(21) 대신에 사파이어, SiC, Si 웨이퍼 등의 기판을 사용해도 된다. 결정 성장방법으로서, 유기 금속 기상성장법 대신에, 분자선 에피택시(MBE)나 히드라이드 기상성장법(HVPE) 등을 사용해도 된다. TMG 대신에 트리에틸 갈륨(TEG)을 사용해도 된다. 히드라진 유도체로서 1,2 디메틸히드라진 대신에 1,1 디메틸히드라진을 사용해도 된다. p형 불순물로서 Mg 대신에 Zn을 사용해도 된다.
또한, p형 Al0.07Ga0.93N 층(12), p형 GaN층(13), p형 Al0.07Ga0.93N 클래드층(28) 또는 p형 GaN 콘택층(29) 대신에 InxAlyGa1-x-yN층(0≤x≤1, 0≤y≤1)을 사용해도 된다. 그러나, 실시예 1에서 설명한 것과 같이 하측의 p형 질화물 반도체층이 AIGaN층, 상측의 p형 질화물 반도체층이 GaN층인 경우에 가장 효과가 높다.
도 1은 본 발명의 실시예1에 관한 질화물 반도체 적층 구조를 나타낸 단면도이다.
도 2는 p형 GaN층의 저항율의 탄소 농도 의존성을 나타낸 도면이다.
도 3은 p형 GaN층의 성장 시간을 변화시켰을 때의 p형 AIGaN층 중의 수소 농도를 SIMS 분석에 의해 측정한 결과이다.
도 4는 p형 GaN층의 저항율의 히드라진/III족 원료 공급 몰비 의존성을 도시한 도면이다.
도 5는 p형 GaN층의 저항율의 NH3/히드라진 공급 몰비 의존성을 도시한 도면이다.
도 6은 p형 GaN층의 탄소 농도의 성장 온도 의존성을 도시한 도면이다.
도 7은 본 발명의 실시예 2에 관한 광 반도체 장치를 나타낸 사시도이다.
* 도면의 주요부분에 대한 부호의 설명 *
11: GaN 기판(기판)
12: p형 Al0.07Ga0.93N 층(제 1 p형 질화물 반도체층)
13: p형 GaN층(제 2 p형 질화물 반도체층)
21: n형 GaN 기판(기판)
23: n형 Al0.07Ga0.93N 클래드층(n형 클래드층)
25: 활성층
28: p형 Al0.07Ga0.93N 클래드층(p형 클래드층)
29: p형 GaN 콘택층(p형 콘택층)

Claims (28)

  1. 기판과,
    상기 기판 위에, III족 원료로서 유기 금속 화합물, p형 불순물 원료, 및 V족 원료로서 NH3을 사용해서 형성되고, 수소 농도가 1×1019cm-3 이하인 제 1 p형 질화물 반도체층과,
    상기 제 1 p형 질화물 반도체층 위에, III족 원료로서 유기 금속 화합물, p형 불순물 원료, 및 V족 원료로서 암모니아와 히드라진 유도체를 사용해서 형성되고, 탄소 농도가 1×1018cm-3 이하인 제 2 p형 질화물 반도체층을 구비한 것을 특징으로 하는 질화물 반도체 적층 구조.
  2. 제 1항에 있어서,
    상기 제 1 p형 질화물 반도체층은 AIGaN층이고,
    상기 제 2 p형 질화물 반도체층은 GaN층인 것을 특징으로 하는 질화물 반도체 적층 구조.
  3. 기판과,
    상기 기판 위에 형성된 n형 클래드층과,
    상기 n형 클래드층 위에 형성된 활성층과,
    상기 활성층 위에, III족 원료로서 유기 금속 화합물, p형 불순물 원료, 및 V족 원료로서 암모니아를 사용해서 형성되고, 수소 농도가 1×1019cm-3 이하인 p형 클래드층과,
    상기 p형 클래드층 위에, III족 원료로서 유기 금속 화합물, p형 불순물 원료, 및 V족 원료로서 암모니아와 히드라진 유도체를 사용해서 형성되고, 탄소 농도가 1×1018cm-3 이하인 p형 콘택층을 구비한 것을 특징으로 하는 광 반도체 장치.
  4. 제 3항에 있어서,
    상기 p형 클래드층은 AIGaN층이고,
    상기 p형 콘택층은 GaN층인 것을 특징으로 하는 광 반도체 장치.
  5. 기판 위에, III족 원료로서 유기 금속 화합물, p형 불순물 원료, 및 V족 원료로서 암모니아를 사용해서 제 1 p형 질화물 반도체층을 형성하는 공정과,
    상기 제 1 p형 질화물 반도체층 위에, III족 원료로서 유기 금속 화합물, p형 불순물 원료, 및 V족 원료로서 암모니아와 히드라진 유도체를 사용해서 제 2 p형 질화 물 반도체층을 형성하는 공정을 구비한 것을 특징으로 하는 질화물 반도체 적층 구조의 제조방법.
  6. 제 5항에 있어서,
    상기 제 1 p형 질화물 반도체층으로서 AIGaN층을 형성하고,
    상기 제 2 p형 질화물 반도체층으로서 GaN층을 형성하는 것을 특징으로 하는 질화물 반도체 적층 구조의 제조방법.
  7. 제 5항 또는 제 6항에 있어서,
    상기 제 2 p형 질화물 반도체층의 성장 시간을 10초 이상으로 하는 것을 특징으로 하는 질화물 반도체 적층 구조의 제조방법.
  8. 제 5항 또는 제 6항에 있어서,
    상기 제 2 p형 질화물 반도체층의 성장 시간을 120초 이상으로 하는 것을 특징으로 하는 질화물 반도체 적층 구조의 제조방법.
  9. 제 5항 또는 제 6항에 있어서,
    상기 제 2 p형 질화물 반도체층을 형성할 때에, 캐리어 가스로서, 수소 가스의 체적 조성비를 x(0≤x≤1), 질소 가스의 체적 조성비를 1-x로 한 수소 가스와 질소 가스의 혼합 가스를 사용하는 것을 특징으로 하는 질화물 반도체 적층 구조의 제조방법.
  10. 제 5항 또는 제 6항에 있어서,
    상기 제 2 p형 질화물 반도체층을 형성할 때에, 상기 유기 금속 화합물에 대한 상기 히드라진 유도체의 공급 몰비를 1 이상 20 미만으로 하는 것을 특징으로 하는 질화물 반도체 적층 구조의 제조방법.
  11. 제 5항 또는 제 6항에 있어서,
    상기 제 2 p형 질화물 반도체층을 형성할 때에, 상기 유기 금속 화합물에 대한 상기 히드라진 유도체의 공급 몰비를 3 이상 15 이하로 하는 것을 특징으로 하는 반도체 적층 구조의 제조방법.
  12. 제 5항 또는 제 6항에 있어서,
    상기 제 2 p형 질화물 반도체층을 형성할 때에, 상기 히드라진 유도체에 대한 상기 암모니아의 공급 몰비를 10 이상 1000 미만으로 하는 것을 특징으로 하는 질화물 반도체 적층 구조의 제조방법.
  13. 제 5항 또는 제 6항에 있어서,
    상기 제 2 p형 질화물 반도체층을 형성할 때에, 상기 히드라진 유도체에 대한 상기 암모니아의 공급 몰비를 20 이상 500 이하로 하는 것을 특징으로 하는 질화물 반도체 적층 구조의 제조방법.
  14. 제 5항 또는 제 6항에 있어서,
    상기 제 2 p형 질화물 반도체층을 형성할 때에, 상기 기판의 온도를 800℃ 이상 1200℃ 미만으로 하는 것을 특징으로 하는 질화물 반도체 적층 구조의 제조방법.
  15. 제 5항 또는 제 6항에 있어서,
    상기 제 2 p형 질화물 반도체층을 형성할 때에, 상기 기판의 온도를 900℃ 이상 1200℃ 미만으로 하는 것을 특징으로 하는 질화물 반도체 적층 구조의 제조방법.
  16. 제 5항 또는 제 6항에 있어서,
    히드라진 유도체로서, 1,1 디메틸히드라진 또는 1,2 디메틸히드라진을 사용하는 것을 특징으로 하는 질화물 반도체 적층 구조의 제조방법.
  17. 기판 위에 n형 클래드층을 형성하는 공정과,
    상기 n형 클래드층 위에 활성층을 형성하는 공정과,
    상기 활성층 위에, III족 원료로서 유기 금속 화합물, p형 불순물 원료, 및 V족 원료로서 암모니아를 사용해서 p형 클래드층을 형성하는 공정과,
    상기 p형 클래드층 위에, III족 원료로서 유기 금속 화합물, p형 불순물 원료, 및 V족 원료로서 암모니아와 히드라진 유도체를 사용해서 p형 콘택층을 형성하는 공정을 구비한 것을 특징으로 하는 광 반도체 장치의 제조방법.
  18. 제 17항에 있어서,
    상기 p형 클래드층으로서 AIGaN층을 형성하고,
    상기 p형 콘택층으로서 GaN층을 형성하는 것을 특징으로 하는 광 반도체 장치의 제조방법.
  19. 제 17항 또는 제 18항에 있어서,
    상기 p형 콘택층의 성장 시간을 10초 이상으로 하는 것을 특징으로 하는 광 반도체 장치의 제조방법.
  20. 제 17항 또는 제 18항에 있어서,
    상기 p형 콘택층의 성장 시간을 120초 이상으로 하는 것을 특징으로 하는 광 반도체 장치의 제조방법.
  21. 제 17항 또는 제 18항에 있어서,
    상기 p형 콘택층을 형성할 때에, 캐리어 가스로서, 수소 가스의 체적 조성비를 x(0≤x≤1), 질소 가스의 체적 조성비를 1-x로 한 수소 가스와 질소 가스의 혼합 가스를 사용하는 것을 특징으로 하는 광 반도체 장치의 제조방법.
  22. 제 17항 또는 제 18항에 있어서,
    상기 p형 콘택층을 형성할 때에, 상기 유기 금속 화합물에 대한 상기 히드라진 유도체의 공급 몰비를 1 이상 20 미만으로 하는 것을 특징으로 하는 광 반도체 장치 의 제조방법.
  23. 제 17항 또는 제 18항에 있어서,
    상기 p형 콘택층을 형성할 때에, 상기 유기 금속 화합물에 대한 상기 히드라진 유도체의 공급 몰비를 3 이상 15 이하로 하는 것을 특징으로 하는 광 반도체 장치의 제조방법.
  24. 제 17항 또는 제 18항에 있어서,
    상기 p형 콘택층을 형성할 때에, 상기 히드라진 유도체에 대한 상기 암모니아의 공급 몰비를 10 이상 1000 미만으로 하는 것을 특징으로 하는 광 반도체 장치의 제조방법.
  25. 제 17항 또는 제 18항에 있어서,
    상기 p형 콘택층을 형성할 때에, 상기 히드라진 유도체에 대한 상기 암모니아의 공급 몰비를 20 이상 500 이하로 하는 것을 특징으로 하는 광 반도체 장치의 제조방법.
  26. 제 17항 또는 제 18항에 있어서,
    상기 p형 콘택층을 형성할 때에, 상기 기판의 온도를 800℃ 이상 1200℃ 미만으로 하는 것을 특징으로 하는 광 반도체 장치의 제조방법.
  27. 제 17항 또는 제 18항에 있어서,
    상기 p형 콘택층을 형성할 때에, 상기 기판의 온도를 900℃ 이상 1200℃ 미만으로 하는 것을 특징으로 하는 광 반도체 장치의 제조방법.
  28. 제 17항 또는 제 18항에 있어서,
    상기 히드라진 유도체로서, 1,1 디메틸히드라진 또는 1,2 디메틸히드라진을 사용하는 것을 특징으로 하는 광 반도체 장치의 제조방법.
KR1020090013254A 2008-03-18 2009-02-18 질화물 반도체 적층 구조 및 광 반도체 장치와 그 제조방법 KR100991735B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-069744 2008-03-18
JP2008069744 2008-03-18

Publications (2)

Publication Number Publication Date
KR20090100236A true KR20090100236A (ko) 2009-09-23
KR100991735B1 KR100991735B1 (ko) 2010-11-03

Family

ID=41087972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090013254A KR100991735B1 (ko) 2008-03-18 2009-02-18 질화물 반도체 적층 구조 및 광 반도체 장치와 그 제조방법

Country Status (5)

Country Link
US (1) US7923742B2 (ko)
JP (1) JP5218117B2 (ko)
KR (1) KR100991735B1 (ko)
CN (1) CN101540365B (ko)
TW (1) TWI463910B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101149901B1 (ko) * 2010-01-19 2012-06-11 미쓰비시덴키 가부시키가이샤 질화물 반도체장치의 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004681A (ja) * 2011-06-15 2013-01-07 Mitsubishi Electric Corp 窒化物半導体装置の製造方法
JP2013033930A (ja) * 2011-06-29 2013-02-14 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体素子、及び、ｉｉｉ族窒化物半導体素子の製造方法
JP5630434B2 (ja) * 2011-12-19 2014-11-26 豊田合成株式会社 半導体素子の製造方法
CN102637723A (zh) 2012-03-28 2012-08-15 华为技术有限公司 GaN衬底、半导体器件及其制作方法
JP6261437B2 (ja) * 2014-04-09 2018-01-17 サンケン電気株式会社 半導体基板の製造方法、及び半導体素子の製造方法
CN104201256B (zh) * 2014-08-26 2017-09-26 中国科学院半导体研究所 低电阻率低温p型铝镓氮材料的制备方法
CN105633223B (zh) * 2015-12-31 2018-10-09 华灿光电(苏州）有限公司 AlGaN模板、AlGaN模板的制备方法及AlGaN模板上的半导体器件
JP6683972B2 (ja) * 2016-08-26 2020-04-22 学校法人法政大学 半導体装置とその製造方法および半導体積層物

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2827794B2 (ja) 1993-02-05 1998-11-25 日亜化学工業株式会社 ｐ型窒化ガリウムの成長方法
JP3239622B2 (ja) 1994-08-12 2001-12-17 松下電器産業株式会社 半導体薄膜の形成方法
US5740192A (en) * 1994-12-19 1998-04-14 Kabushiki Kaisha Toshiba Semiconductor laser
US6617235B2 (en) 1995-03-30 2003-09-09 Sumitomo Chemical Company, Limited Method of manufacturing Group III-V compound semiconductor
JP3198912B2 (ja) 1995-03-30 2001-08-13 住友化学工業株式会社 ３−５族化合物半導体の製造方法
JPH08316151A (ja) 1995-05-17 1996-11-29 Fujitsu Ltd 半導体の製造方法
US5650198A (en) * 1995-08-18 1997-07-22 The Regents Of The University Of California Defect reduction in the growth of group III nitrides
JPH09148626A (ja) 1995-11-27 1997-06-06 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
JP2872096B2 (ja) 1996-01-19 1999-03-17 日本電気株式会社 低抵抗ｐ型窒化ガリウム系化合物半導体の気相成長方法
JPH09251957A (ja) * 1996-03-15 1997-09-22 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
JP3711635B2 (ja) 1996-06-17 2005-11-02 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JPH1012554A (ja) 1996-06-21 1998-01-16 Sumitomo Chem Co Ltd 化合物半導体の製造方法
JP3953548B2 (ja) 1996-06-24 2007-08-08 シャープ株式会社 窒化物系化合物半導体結晶の製造方法
JP3882226B2 (ja) 1996-07-02 2007-02-14 住友電気工業株式会社 Ｍｇドープ窒化物系ＩＩＩ−Ｖ族化合物半導体結晶の成長方法
JPH11307458A (ja) 1998-04-23 1999-11-05 Matsushita Electron Corp 窒化物系化合物半導体の製造方法
JPH11329981A (ja) 1998-05-21 1999-11-30 Sharp Corp 窒化物半導体薄膜結晶成長装置、成長方法及び窒化物半導体発光素子
JP3288300B2 (ja) 1998-06-08 2002-06-04 松下電器産業株式会社 半導体の製造方法
JP2000164513A (ja) 1998-11-26 2000-06-16 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体素子の製造方法
JP2001015437A (ja) 1999-06-29 2001-01-19 Nec Corp Ｉｉｉ族窒化物結晶成長法
JP2001144325A (ja) 1999-11-12 2001-05-25 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法および半導体素子の製造方法
JP4162385B2 (ja) 2000-03-02 2008-10-08 株式会社リコー ｐ型ＩＩＩ族窒化物半導体の製造方法
JP4511006B2 (ja) 2000-09-01 2010-07-28 独立行政法人理化学研究所 半導体の不純物ドーピング方法
JP3994130B2 (ja) 2001-02-01 2007-10-17 シャープ株式会社 Ｉｉｉ−ｖ族化合物半導体製造装置及びｉｉｉ−ｖ族化合物半導体の製造方法
JP2002319743A (ja) 2001-04-20 2002-10-31 Ricoh Co Ltd ｐ型ＩＩＩ族窒化物半導体および半導体装置およびその作製方法
JP2003178987A (ja) * 2001-12-13 2003-06-27 Hitachi Cable Ltd 窒化物系化合物半導体の製造方法及び窒化物系化合物半導体ウェハ並びに窒化物系化合物半導体デバイス
JP2004047867A (ja) 2002-07-15 2004-02-12 Sony Corp 窒化物系半導体発光素子の製造方法
JP4284944B2 (ja) * 2002-08-23 2009-06-24 ソニー株式会社 窒化ガリウム系半導体レーザ素子の製造方法
JP4196767B2 (ja) 2003-07-01 2008-12-17 ソニー株式会社 成長装置
WO2005008795A1 (en) * 2003-07-18 2005-01-27 Epivalley Co., Ltd. Nitride semiconductor light emitting device
KR100432246B1 (ko) 2003-10-10 2004-05-20 에피밸리 주식회사 질화물반도체 발광소자
US7039397B2 (en) * 2003-07-30 2006-05-02 Lear Corporation User-assisted programmable appliance control
WO2005022655A1 (en) * 2003-09-03 2005-03-10 Epivalley Co., Ltd. Algainn based optical device and fabrication method thereof
KR100586955B1 (ko) * 2004-03-31 2006-06-07 삼성전기주식회사 질화물 반도체 발광소자의 제조방법
CN100449888C (zh) 2005-07-29 2009-01-07 日亚化学工业株式会社 半导体激光元件
JP2007131518A (ja) 2005-10-13 2007-05-31 Sumitomo Chemical Co Ltd 窒化物結晶基板の製造方法及び発光素子用窒化物半導体基板
JP2007189028A (ja) 2006-01-12 2007-07-26 Hitachi Cable Ltd ｐ型窒化ガリウム系半導体の製造方法及びＡｌＧａＩｎＮ系発光素子の製造方法
KR100795179B1 (ko) * 2006-05-30 2008-01-16 삼성전기주식회사 질화물계 반도체 발광소자
JP2008034658A (ja) 2006-07-28 2008-02-14 Rohm Co Ltd 窒化物半導体素子
JP2008078186A (ja) 2006-09-19 2008-04-03 Mitsubishi Chemicals Corp 窒化物系化合物半導体の結晶成長方法
CN101055110B (zh) * 2006-09-29 2010-05-26 曹爱国 一种热交换器及具有该热交换器的室内热电空调器
JP4234180B2 (ja) 2007-07-02 2009-03-04 三菱電機株式会社 窒化物系半導体積層構造の製造方法および半導体光素子の製造方法
JP5169972B2 (ja) 2008-09-24 2013-03-27 三菱電機株式会社 窒化物半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101149901B1 (ko) * 2010-01-19 2012-06-11 미쓰비시덴키 가부시키가이샤 질화물 반도체장치의 제조방법

Also Published As

Publication number Publication date
US7923742B2 (en) 2011-04-12
JP2009260267A (ja) 2009-11-05
TW200952232A (en) 2009-12-16
CN101540365A (zh) 2009-09-23
US20090236589A1 (en) 2009-09-24
KR100991735B1 (ko) 2010-11-03
JP5218117B2 (ja) 2013-06-26
CN101540365B (zh) 2012-06-20
TWI463910B (zh) 2014-12-01

Similar Documents

Publication Publication Date Title
KR100991735B1 (ko) 질화물 반도체 적층 구조 및 광 반도체 장치와 그 제조방법
US7763486B2 (en) Method for manufacturing nitride semiconductor stacked structure and semiconductor light-emitting device
KR101149901B1 (ko) 질화물 반도체장치의 제조방법
JP5169972B2 (ja) 窒化物半導体装置の製造方法
US8053811B2 (en) Group 3-5 nitride semiconductor multilayer substrate, method for manufacturing group 3-5 nitride semiconductor free-standing subtrate, and semiconductor element
US8203159B2 (en) Method for growth of semipolar (Al,In,Ga,B)N optoelectronic devices
JP3688843B2 (ja) 窒化物系半導体素子の製造方法
JP3433075B2 (ja) 窒化物系半導体素子の製造方法
JP3438674B2 (ja) 窒化物半導体素子の製造方法
JP4644942B2 (ja) 結晶膜、結晶基板および半導体装置の製造方法
KR100537110B1 (ko) 질화물계화합물반도체의성장방법
US20120021549A1 (en) Method for growing crystals of nitride semiconductor, and process for manufacture of semiconductor device
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP2010263140A (ja) 窒化物半導体装置の製造方法
JP4359770B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造ロット
JP2001068733A (ja) 半導体素子、半導体発光素子およびその製造方法ならびに量子箱の形成方法
JP4284944B2 (ja) 窒化ガリウム系半導体レーザ素子の製造方法
JP2001326425A (ja) 半導体素子用基板の製造方法および半導体素子
JP2006140530A (ja) ｐ型窒化物半導体の製造方法
JP4798211B2 (ja) 窒化物系半導体積層構造の製造方法
JP4420128B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体デバイス及びその製造方法
JP3809825B2 (ja) 半導体の成長方法および半導体発光素子の製造方法
Tang et al. MOVPE growth of Al-free 808 nm high power lasers using TBP and TBA in pure N2 ambient
JP2006229241A (ja) 半導体の成長方法、半導体発光素子の製造方法および半導体装置の製造方法
JP2003297842A (ja) ｐ型３−５族化合物半導体、その製造方法及び化合物半導体素子

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191017

Year of fee payment: 10