KR20090083292A

KR20090083292A - 고체 촬상 소자, 고체 촬상 소자의 신호 판독 방법 및 촬상장치

Info

Publication number: KR20090083292A
Application number: KR1020090007137A
Authority: KR
Inventors: 마사키 사카키바라
Original assignee: 소니 가부시끼 가이샤
Priority date: 2008-01-29
Filing date: 2009-01-29
Publication date: 2009-08-03
Also published as: US20090190018A1; CN102209212B; US20120217380A1; CN101500095A; KR101579273B1; TW200939758A; KR20150039191A; KR101556630B1; CN101500095B; US8218049B2; JP2009182383A; US8462243B2; CN102209212A; TWI381726B; JP5151507B2

Abstract

고체 촬상 소자는 광전 변환 유닛을 포함하는 단위 화소가 행렬형으로 배치되고, 화소열마다 수직 신호선이 배선된 화소 어레이 유닛; 및 상기 화소 어레이 유닛의 복수개의 화소열을 단위로 하여 상기 복수개의 화소열마다 설치된 단위 판독 회로로 이루어지고, 상기 단위 화소로부터 상기 수직 신호선에 출력되는 화소 리셋에 의한 리셋 신호와 광전 변환 동작에 의한 광 축적 신호(received-light photoelectric conversion signal)를 처리하는 컬럼 처리 유닛을 구비한다. 상기 단위 판독 회로는, 상기 복수개의 화소열의 각각에 대응하는 복수개의 수직 신호선의 각 일단에 입력단이 접속되고, 차례대로 온/오프 동작을 행하는 복수개의 입력 스위치; 상기 복수개의 입력 스위치의 각 출력단에 일단이 공통으로 접속된 적어도 하나의 입력측 용량; 상기 입력측 용량에 레퍼런스 전압을 선택적으로 부여하는 레퍼런스 스위치; 상기 입력측 용량의 타단에 입력단이 접속된 연산 증폭기; 상기 연산 증폭기의 입출력단 사이를 선택적으로 단락하는 리셋 스위치; 및 상기 복수개의 화소열에 대응하여 설치되고, 상기 연산 증폭기의 입출력단 사이에 직렬로 접속된 귀환 스위치 및 귀환 용량을 포함하는 복수개의 귀환 회로를 포함한다.

Description

고체 촬상 소자, 고체 촬상 소자의 신호 판독 방법 및 촬상 장치{SOLID-STATE IMAGE SENSING DEVICE, METHOD FOR READING SIGNAL OF SOLID-STATE IMAGE SENSING DEVICE, AND IMAGE PICKUP APPARATUS}

본 발명은, 고체 촬상 소자, 고체 촬상 소자의 신호 판독 방법 및 촬상 장치에 관한 것이며, 특히 단위 화소의 행렬형 배열로부터 열마다 출력되는 신호를 신호 판독 회로 유닛으로 증폭하면서 판독하는 구성의 고체 촬상 소자, 상기 고체 촬상 소자의 신호 판독 방법 및 상기 고체 촬상 소자를 촬상 소자로서 사용한 촬상 장치에 관한 것이다.

고체 촬상 소자, 예를 들면, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서에서는, 회로 부분의 소면적화와 노이즈 저감이라는 양립하기 곤란한 과제가 있다. 종래, CMOS 이미지 센서의 노이즈 저감 기술로서, 화소 어레이 유닛의 행렬형의 화소 배열에 대하여, 열마다 배치되어 단위 화소로부터의 신호를 판독하는 신호 판독 회로 유닛(컬럼 처리 유닛)에 있어서, 노이즈 대역의 좁은 신호를, 스위치 커패시터 회로(switched capacitor circuit)를 사용하여 용량비에 의해 연산함으로써 증폭하고, 그 증폭 후의 신호를 입력 환산하는 것으로 노이즈 저감을 행하는 기술이 알려져 있다(예를 들면, 일본 특허출원 공개번호 2005-269471호 공보 참조).

종래예에 관한 CMOS 이미지 센서에 있어서, 신호 판독 회로 유닛은, 도 20에 나타낸 바와 같이, 연산 증폭기(101), 제어 스위치(102, 103, 104), 입력측 용량(105) 및 귀환 용량(106)을 가지는 단위 판독 회로(100)(100-1 ~ 100-n) 이, 화소 어레이 유닛의 n열의 화소 배열에 대하여 열마다 1개씩 배치되고, 열마다 단위 화소로부터 출력되는 신호 Vin[1] ~ Vin[n]를 단위 판독 회로(100-1 ~ 100-n)로 증폭하면서 판독하는 구성으로 되어 있다.

상기 종래예에 관한 CMOS 이미지 센서에서는, n 병렬의 신호 판독 회로 유닛(컬럼 처리 유닛)(100)을 상정한 경우, 집적회로의 면적으로 지배적인 회로 부분인 연산 증폭기(101), n 입력측 용량(105) 및 n 귀환 용량(106) 등의 회로 구성 소자가 필요해진다. 신호 판독 회로 유닛(100) 전체가 큰 면적을 차지하게 되기 때문에, 칩 사이즈의 소형화가 어려운 문제가 있다.

그래서, 본 발명은, 단위 화소의 행렬형 배열로부터 열마다 출력되는 신호를 증폭하면서 판독하는 신호 판독 회로 유닛이 점유하는 회로 부분의 소면적화를 가능하게 한 고체 촬상 소자, 상기 고체 촬상 소자의 신호 판독 방법 및 상기 고체 촬상 소자를 촬상 소자로서 사용한 촬상 장치를 제공하는 것을 목적으로 한다.

본 발명의 실시예에 따른 의한 고체 촬상 소자는, 광전 변환 유닛을 포함하는 단위 화소가 행렬형으로 배치되고, 화소열마다 수직 신호선이 배선된 화소 어레이 유닛과, 상기 화소 어레이 유닛의 복수개의 화소열을 단위로 하여 상기 복수개의 화소열마다 설치된 단위 판독 회로로 이루어지고, 상기 단위 화소로부터 상기 수직 신호선에 출력되는 화소 리셋에 의한 리셋 신호와 광전 변환 동작에 의한 광 축적 신호를 처리하는 컬럼 처리 유닛을 구비하고, 상기 단위 판독 회로는, 상기 복수개의 화소열의 각각에 대응하는 복수개의 수직 신호선의 각 일단에 입력단이 접속되고, 차례대로 온/오프 동작을 행하는 복수개의 입력 스위치와, 상기 복수개 의 입력 스위치의 각 출력단에 일단이 공통으로 접속된 적어도 하나의 입력측 용량과, 상기 입력측 용량에 레퍼런스 전압을 선택적으로 부여하는 레퍼런스 스위치와, 상기 입력측 용량의 타단에 입력단이 접속된 연산 증폭기와, 상기 연산 증폭기의 입출력단 사이를 선택적으로 단락하는 리셋 스위치와, 상기 복수개의 화소열에 대응하여 설치되고, 상기 연산 증폭기의 입출력단 사이에 직렬로 접속된 귀환 스위치 및 귀환 용량을 포함하는 복수개의 귀환 회로를 가지는 것을 특징으로 하고 있다.

화소 어레이 유닛의 복수개의 화소열을 단위로 하여 상기 복수개의 화소열마다 설치된 단위 판독 회로의 각각에 있어서, 귀환 스위치 및 귀환 용량을 포함하는 귀환 회로가 복수개의 화소열에 대응하여 복수개 설치되어 있는 것에 대하여, 단위 판독 회로를 구성하는 회로의 일부, 구체적으로는, 입력측 용량, 레퍼런스 스위치, 연산 증폭기 및 리셋 스위치가 복수개의 화소열에 대하여 공통으로 설치되어 있다. 이로써, 입력측 용량, 레퍼런스 스위치 및 연산 증폭기가 복수개의 화소열에 대응하여 복수개 설치되는 경우에 비하여, 컬럼 처리 유닛이 점유하는 회로 부분을 소면적으로 구성할 수 있다.

본 발명의 다른 실시예에 따른 고체 촬상 소자의 신호 판독 방법은, 상기 구성의 고체 촬상 소자에 있어서, 복수개의 입력 스위치의 각각과 레퍼런스 스위치를 교대로 온시킴으로써 리셋 신호 또는 광 축적 신호와 레퍼런스 전압과의 차분을, 입력측 용량을 통하여 귀환 용량에 전송하고, 그 후, 복수개의 입력 스위치의 각각과 레퍼런스 스위치를 교대로 온시킴으로써 광 축적 신호 또는 리셋 신호와 레퍼런스 전압과의 차분을, 입력측 용량을 통하여 귀환 용량에 전송함으로써, 광 축적 신 호와 리셋 신호와의 차분을 복수개의 화소열마다 판독하는 것을 특징으로 하고 있다.

화소 어레이 유닛의 복수개의 화소열을 단위로 하여 상기 복수개의 화소열마다 설치된 단위 판독 회로에 의해 단위 화소의 신호를 판독하는 고체 촬상 소자에 있어서, 귀환 스위치 및 귀환 용량을 포함하는 귀환 회로가 복수개의 화소열에 대응하여 복수개 설치되어 있는 것에 대하여, 입력측 용량, 레퍼런스 스위치, 연산 증폭기 및 리셋 스위치가 복수개의 화소열에 대하여 공통으로 설치되어 있어도, 상기한 처리 스텝에서 신호의 판독 처리를 행함으로써, 광 축적 신호와 리셋 신호와의 차분을 복수개의 화소열마다 판독할 수 있으므로, 화소 고유의 고정 패턴 노이즈를 제거하기 위한 상관 이중 샘플링의 신호 처리를 실현할 수 있다.

본 발명의 또다른 실시예에 따른 촬상 장치는, 상기 구성의 고체 촬상 소자를, 피사체로부터의 이미지 광을 판독하여 전기 신호로 변환하는 촬상 소자(촬상 디바이스)로서 사용하는 것을 특징으로 하고 있다.

상기 구성의 고체 촬상 소자는, 컬럼 처리 유닛이 점유하는 회로 부분의 소면적화에 의해 칩 사이즈의 소형화를 실현할 수 있다. 따라서, 상기 고체 촬상 소자를 촬상 소자로서 사용함으로써, 촬상 장치 본체의 소형화를 도모할 수 있다.

본 발명에 의한 고체 촬상 소자에 의하면, 화소 어레이 유닛의 복수개의 화소열을 단위로 하여 상기 복수개의 화소열마다 설치된 단위 판독 회로의 일부를 복수개의 화소열로 공유함으로써, 컬럼 처리 유닛이 점유하는 회로 부분의 소면적화 가 가능해지므로, 고체 촬상 소자의 칩 사이즈의 소형화를 도모할 수 있다.

본 발명에 의한 고체 촬상 소자의 신호 판독 방법에 의하면, 단위 판독 회로의 일부가 복수개의 화소열에 대하여 공통으로 설치되어 있어도, 광 축적 신호와 리셋 신호와의 차분을 복수개의 화소열마다 판독하는 것에 의한 상관 이중 샘플링을 실현할 수 있으므로, 고체 촬상 소자의 칩 사이즈의 소형화를 도모하여, 화소 고유의 고정 패턴 노이즈를 제거할 수 있다.

본 발명에 의한 촬상 장치에 의하면, 단위 판독 회로의 일부를 복수개의 화소열에 대하여 공통으로 설치함으로써 컬럼 처리 유닛이 점유하는 회로 부분의 소면적화, 칩 사이즈의 소형화를 실현한 고체 촬상 소자를 촬상 소자로서 사용함으로써, 촬상 장치 본체의 소형화를 도모할 수 있다.

이하, 본 발명의 실시예에 대하여 도면을 참조하여 상세하게 설명한다.

[시스템 구성]

도 1은, 본 발명의 일실시예에 관한 고체 촬상 소자, 예를 들면, CMOS 이미지 센서의 구성의 개략을 나타내는 시스템 구성도이다.

도 1에 나타낸 바와 같이, 본 실시예에 관한 CMOS 이미지 센서(10)는, 도시하지 않은 반도체 기판(칩) 상에 형성된 화소 어레이 유닛(11)과, 상기 화소 어레이 유닛(11)과 같은 반도체 기판 상에 집적된 주변 회로 유닛, 즉 수직 구동 유닛(12), 컬럼 처리 유닛(13), 수평 구동 유닛(14) 및 시스템 제어부(15)를 가지는 구성으로 되어 있다.

화소 어레이 유닛(11)에는, 입사하는 가시광을 그 광량에 따른 전하량에 광전 변환하는 광전 변환 유닛을 포함하는 도시하지 않은 단위 화소(이하, 단지 "화소"라고 기술하는 경우도 있다)가 행렬형으로 2차원 배치되어 있다. 단위 화소의 구체적인 구성에 대하여는 후술한다.

화소 어레이 유닛(11)에는 또한, 행렬형의 화소 배열에 대하여 행마다 화소 구동선(16)이 도면의 좌우 방향(화소행의 화소의 배열 방향)에 따라 형성되고, 열마다 수직 신호선(17)이 도면의 상하 방향(화소열의 화소의 배열 방향)에 따라 형성되어 있다. 도 1에서는, 화소 구동선(16)에 대하여 1개로서 나타내고 있지만, 1개에 한정되는 것은 아니다. 화소 구동선(16)의 일단은, 수직 구동 유닛(12)의 각 행에 대응한 출력단에 접속되어 있다.

수직 구동 유닛(12)은, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되며, 그 구체적인 구성에 대하여는 도 1에 도시하지 않지만, 신호를 판독하는 단위 화소를 행 단위로 차례로 선택 주사를 행하기 위한 판독 주사 서브 유닛(readout scanning sub-unit)와, 상기 판독 주사 서브 유닛에 의해 판독 주사가 행해지는 판독 행에 대하여, 그 판독 주사보다 셔터 스피드의 시간 분만큼 선행하여 상기 판독 행의 단위 화소의 광전 변환 유닛으로부터 불필요한 전하를 쓸어 내는(리셋하는) 스위핑 주사를 행하기 위한 스위핑 주사 서브 유닛(sweep scanning sub-unit)을 가지는 구성으로 되어 있다.

이 스위핑 주사 서브 유닛에 의한 불필요한 전하의 스위핑(리셋)에 의해, 이른바 전자 셔터 동작이 행해진다. 여기서, 전자 셔터 동작은, 광전 변환 유닛의 광전하를 버리고, 새롭게 노광을 개시한다(광전하의 축적을 개시하는) 동작을 말한다.

판독 주사 서브 유닛에 의한 판독 동작에 의해 판독되는 신호는, 그 직전의 판독 동작 또는 전자 셔터 동작 이후에 입사한 광량에 대응하는 것이다. 그리고 직전의 판독 동작에 의한 판독 타이밍 또는 전자 셔터 동작에 의한 스위핑 타이밍으로부터, 이번 판독 동작에 의한 판독 타이밍까지의 기간이, 단위 화소에 있어서의 광전하의 축적 시간(노광 시간)으로 된다.

수직 구동 유닛(12)에 의한 주사에 의해 선택 주사된 화소행의 각 단위 화소로부터 출력되는 신호는, 수직 신호선(17)의 각각을 통해 컬럼 처리 유닛(13)에 공급된다. 컬럼 처리 유닛(13)은, 화소 어레이 유닛(11)의 화소열마다, 선택행의 각 화소(20)로부터 출력되는 신호를 증폭하면서 판독하는 신호 판독 회로 유닛이다.

본 실시예에 관한 컬럼 처리 유닛(신호 판독 회로 유닛)(13)은, 화소 어레이 유닛(11)의 n개의 화소열(수평 방향의 화소수 n)에 대하여, m개(m은 n의 정수 분의 1)의 화소열을 단위로 하여 m개(m=n의 경우도 포함함)의 화소열마다 배치된 복수개 x의 단위 판독 회로(13-1 ~ 13-x)에 의해 구성되어 있다.

구체적으로는, 단위 판독 회로(13-1 ~ 13-x)는, 예를 들면, 4개의 화소열마다 1개씩, 16개의 화소열마다 1개씩, 32개의 화소열마다 1개씩의 상태로, 복수개 m의 화소열마다 1개씩 배치되어 있다.

단위 판독 회로(13-1 ~ 13-x)는, 선택행의 각 화소(20)로부터 m개의 화소열마다 출력되는 신호에 대하여 시분할에 의해 증폭 처리를 행하는 동시에, 화소 고 유의 고정 패턴 노이즈를 제거하기 위한 CDS(Correlated Double Sampling: 상관 이중 샘플링) 등의 신호 처리를 행한다. 단위 판독 회로(13-1 ~ 13-x)의 상세한 회로 구성 및 회로 동작에 대하여는 후술한다.

수평 구동 유닛(14)은, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되며, 컬럼 처리 유닛(13)의 단위 판독 회로(13-1 ~ 13-x)를 차례대로 선택한다. 이 수평 구동 유닛(14)에 의한 선택 주사에 의해, 단위 판독 회로(13-1 ~ 13-x)에서 신호 처리된 화소 단위의 신호가 차례대로 출력된다.

시스템 제어부(15)는, 각종의 타이밍 신호를 생성하는 타이밍 제너레이터 등에 의해 구성되며, 상기 타이밍 제너레이터로 생성된 각종의 타이밍 신호를 기초로 수직 구동 유닛(12), 컬럼 처리 유닛(13) 및 수평 구동 유닛(14) 등의 구동 제어를 행한다.

(단위 화소의 회로 구성)

도 2는 단위 화소(20)의 회로 구성의 일례를 나타낸 회로도이다. 도 2에 나타낸 바와 같이, 본 회로예에 관한 단위 화소(20)는, 광전 변환 유닛, 예를 들면, 포토 다이오드(21)에 더하여, 예를 들면, 전송 트랜지스터(22), 리셋 트랜지스터(23), 증폭 트랜지스터(24) 및 선택 트랜지스터(25)의 4개의 트랜지스터를 가지는 구성으로 되어 있다.

여기서는, 이들 트랜지스터(22 ~ 25)로서 예를 들면, N채널의 MOS 트랜지스터를 사용하고 있다. 단, 여기서의 전송 트랜지스터(22), 리셋 트랜지스터(23), 증폭 트랜지스터(24) 및 선택 트랜지스터(25)의 도전형의 조합은 일례에 지나지 않 고, 이들 조합에 한정되는 것은 아니다.

이 단위 화소(20)에 대하여, 화소 구동선(16)으로서 예를 들면, 전송선(161), 리셋 선(162) 및 선택선(163)의 3개의 구동 배선이 동일 화소행의 각 화소에 대하여 공통으로 설치되어 있다. 이들 전송선(161), 리셋 선(162) 및 선택선(163)의 각 일단은, 수직 구동 유닛(12)의 각 화소행에 대응한 출력단에, 화소행 단위로 접속되어 있다.

포토 다이오드(21)는, 애노드가 마이너스측 전원, 예를 들면, 그라운드에 접속되어 있고, 수광한 광을 그 광량에 따른 전하량의 광전하(여기서는, 광전자)로 광전 변환한다. 포토 다이오드(21)의 음극 전극은, 전송 트랜지스터(22)를 통하여 증폭 트랜지스터(24)의 게이트 전극과 전기적으로 접속되어 있다. 이 증폭 트랜지스터(24)의 게이트 전극과 전기적으로 연결된 노드(26)를 FD(플로팅 디퓨전) 유닛이라고 한다.

전송 트랜지스터(22)는, 포토 다이오드(21)의 음극 전극과 FD 유닛(26) 사이에 접속되고, 고레벨(예를 들면, Vdd 레벨)이 액티브(이하, "High 액티브"라고 기술함)의 전송 펄스 φTRF가 전송선(161)을 통하여 게이트 전극에 주어지는 것에 의해 온 상태로 되어, 포토 다이오드(21)에 의해 광전 변환된 광전하를 FD 유닛(26)에 전송한다.

리셋 트랜지스터(23)는, 드레인 전극이 화소 전원 Vdd에, 소스 전극이 FD 유닛(26)에 각각 접속되고, High 액티브의 리셋 펄스 φRST가 리셋 선(162)을 통하여 게이트 전극에 주어지는 것에 의해 온 상태로 되어, 포토 다이오드(21)로부터 FD 유닛(26)으로의 신호 전하의 전송에 앞서, FD 유닛(26)의 전하를 화소 전원 Vdd에 버리는 것에 의해 상기 FD 유닛(26)을 리셋한다.

증폭 트랜지스터(24)는, 게이트 전극이 FD 유닛(26)에, 드레인 전극이 화소 전원 Vdd에 각각 접속되고, 리셋 트랜지스터(23)에 의해 리셋하고 후의 FD 유닛(26)의 전위를 리셋 신호(리셋 레벨) Vreset으로서 출력하고, 또한 전송 트랜지스터(22)에 의해 신호 전하를 전송한 후의 FD 유닛(26)의 전위를 광 축적 신호(신호 레벨) Vsig로서 출력한다.

선택 트랜지스터(25)는, 예를 들면, 드레인 전극이 증폭 트랜지스터(24)의 소스에, 소스 전극이 수직 신호선(17)에 각각 접속되고, High 액티브의 선택 펄스 φSEL가 선택선(163)을 통하여 게이트에 주어지는 것에 의해 온 상태로 되어, 단위 화소(20)를 선택 상태로서 증폭 트랜지스터(24)로부터 출력되는 신호를 수직 신호선(17)에 중계한다.

그리고 선택 트랜지스터(25)에 대하여는, 화소 전원 Vdd와 증폭 트랜지스터(24)의 드레인 사이에 접속한 회로 구성을 채용하는 것도 가능하다.

또한, 단위 화소(20)로서는, 상기 구성의 4개의 트랜지스터로 이루어지는 화소 구성의 것에 한정되지 않고, 증폭 트랜지스터(24)로 선택 트랜지스터(25)를 겸용한 3개의 트랜지스터로 이루어지는 화소 구성의 것 등이어도 되고, 그 화소 회로의 구성은 임의의 구성이 적용될 수 있다.

(단위 판독 회로의 회로 구성)

이어서, 본 실시예의 특징 부분인, 컬럼 처리 유닛(신호 판독 회로 유닛 )(13)을 구성하는 단위 판독 회로(13-1 ~ 13-x)의 회로 구성에 대하여 설명한다.

도 3은 단위 판독 회로(13-1 ~ 13-x)의 회로 구성의 일례를 나타낸 회로도이다. 여기서는, 단위 판독 회로(13-1 ~ 13-x) 중, i 열째(i=1, 2, ..., x) 화소열의 단위 판독 회로(13-i)를 예로 들어 그 회로 구성을 나타내지만, 다른 단위 판독 회로도 같은 회로 구성으로 되어 있다. 또한, 단위 판독 회로(13-1 ~ 13-x)는, m개의 화소열, 즉 m개의 수직 신호선(17-1 ~ 17-m)마다 1개씩 설치된다.

단위 판독 회로(13-i)는, m개의 수직 신호선(17-1 ~ 17-m)에 대응하는 m개의 입력 스위치(31-1 ~ 31-m)와, 1개의 레퍼런스 스위치(32)와, 1개의 입력측 용량(33)과, 1개의 연산 증폭기(34)와, 1개의 리셋 스위치(35)와, m개의 귀환 스위치(36-1 ~ 36-m)와, m개의 귀환 용량(37-1 ~ 37-m)을 가지는 구성으로 되어 있다.

입력 스위치(31-1 ~ 31-m)는 각 입력단이, m개의 수직 신호선(17-1 ~ 17-m)의 각 출력단에 접속되고, 이들 수직 신호선(17-1 ~ 17-m)을 통해 선택행의 각 단위 화소(20)로부터 출력되는 신호를, 스위치 제어 신호 φin(1) ~ φin(m)에 동기하여 차례로 샘플링한다. 레퍼런스 스위치(32)는, 단위 판독 회로(13-1 ~ 13-x)에 공통으로 부여되는 레퍼런스 전압 Vref를, 스위치 제어 신호 φref에 동기하여 샘플링한다.

입력 스위치(31-1 ~ 31-m)의 각 출력단 및 레퍼런스 스위치(32)의 출력단은 공통으로 접속되어 있다. 입력측 용량(33)은 그 일단이, 입력 스위치(31-1 ~ 31-m)와 레퍼런스 스위치(32)의 각 출력단의 공통 접속 노드에 접속되어 있다. 연산 증폭기(34)는 그 일단이, 입력측 용량(33)의 타단에 접속되어 있다. 리셋 스위 치(35)는, 연산 증폭기(34)의 입력 단과 출력단 사이에 접속되고, 스위치 제어 신호 φs에 동기하여 연산 증폭기(34)의 입출력단 사이를 선택적으로 단락한다.

귀환 스위치(36-1 ~ 36-m)는 각 일단이 연산 증폭기(34)의 입력단에 공통으로 접속되어 있다. 귀환 용량(37-1 ~ 37-m)은 각 일단이, 귀환 스위치(36-1 ~ 36-m)의 각 타단에 각각 접속되고, 각 타단이 연산 증폭기(34)의 출력단에 공통으로 접속되어 있다. 즉, 귀환 스위치(36-1 ~ 36-m)와 귀환 용량(37-1 ~ 37-m)은 각각, 연산 증폭기(34)의 입출력단 사이에 직렬로 접속되어 귀환 회로를 구성하고 있다.

귀환 스위치(36-1 ~ 36-m)는, 스위치 제어 신호 φb(1) ~ φb(m)에 동기하여 온(폐쇄 상태)으로 되므로, 귀환 용량(37-1 ~ 37-m)과의 직렬 접속 회로를, 연산 증폭기(34)의 입출력단 사이에 선택적으로 삽입하여 귀환 회로를 형성한다.

입력 스위치(31-1 ~ 31-m), 레퍼런스 스위치(32), 리셋 스위치(35) 및 귀환 스위치(36-1 ~ 36-m)의 개(오프)/폐(온) 제어를 행하는 스위치 제어 신호 φin(1) ~ φin(m), 스위치 제어 신호 φref, 스위치 제어 신호 φs 및 스위치 제어 신호 φb(1)~φb(m)은, 도 15의 시스템 제어부(15) 내의 타이밍 제너레이터에 있어서, 후술하는 제어 타이밍에서 적당히 생성되는 타이밍 신호이다.

전술한 일로부터 명백한 바와 같이, 본 예시적 실시예에 따른 단위 판독 회로(13-i)에서는, 상기 단위 판독 회로(13-i)를 구성하는 회로의 일부, 즉 레퍼런스 스위치(32), 입력측 용량(33), 연산 증폭기(34) 및 리셋 스위치(35)를 복수개 m의 화소열로 공유하고 구성으로 되어 있다. 이러한 구성을 채용함으로써, 컬럼 처리 유닛(13)이 점유하는 회로 부분의 소면적화가 가능해지므로, 본 CMOS 이미지 센 서(10)의 칩 사이즈의 소형화를 도모할 수 있다.

＜스위치의 회로 구성＞

여기서, 입력 스위치(31-1 ~ 31-m), 레퍼런스 스위치(32), 리셋 스위치(35) 및 귀환 스위치(36-1 ~ 36-m)의 회로 구성에 대하여 설명한다.

도 3에서는, 입력 스위치(31-1 ~ 31-m), 레퍼런스 스위치(32), 리셋 스위치(35) 및 귀환 스위치(36-1 ~ 36-m)에 대하여, 메카니컬 스위치의 심볼을 사용하여 도시하고 있지만, 이들 스위치로서는 통상, NMOS 트랜지스터 유닛, PMOS 트랜지스터 유닛 또는 MOS 트랜지스터로 이루어지는 전자적인 스위치 회로가 사용된다.

여기서는, 도 4(a)에 나타낸 바와 같이, CMOS 트랜지스터로 이루어지는 스위치 SW를 예로 들어 설명하는 것으로 한다. 스위치의 심볼에 있어서, 도 4(b)에 나타낸 바와 같이, 한쪽의 단자가 검은 원으로 나타나 있는 스위치에 대하여는, 상기 한쪽의 단자 측에 더미 스위치 SWdummy가 접속되어 있는 것을 의미한다. 또한, 도 4(c)에 나타낸 바와 같이, 양쪽의 단자가 검은 원으로 나타나 있는 스위치에 대하여는, 상기 양쪽의 단자 측에 더미 스위치 SWdummy1, SWdummy2가 접속되어 있는 것을 의미한다.

여기서, 더미 스위치 SWdummy의 작용에 대하여, 이해를 용이하게 하기 위해, 도 5(a)에 나타낸 바와 같이, NMOS 트랜지스터로 이루어지는 스위치의 경우를 예로 들어 설명한다.

1. 챠지 인젝션(전하 분할 기인)

예를 들면, 스위치 제어 신호 φ가 논리 "1"로부터 논리 "0"으로 변화된 경 우, 스위치 SW를 구성하는 트랜지스터 Tr1의 채널에 존재하는 전하의 약 1/2이 우측의 부하 용량 CL에 주입된다.

이 전하 Q는, 트랜지스터 Tr1의 채널 폭을 W, 채널 길이를 L로 하고, 트랜지스터 Tr1의 게이트-소스 사이의 기생 용량을 Cs, 스위치 제어 신호 φ의 전압(파고값)을 V(φ)로 하면, Q=C×V의 일반식으로부터,

Q = Cs×V(φ) = (1/2)×(ε×L×W/tox)

로 되는 식으로부터 구해진다. 여기서, ε는 유전율, tox는 트랜지스터 Tr1의 게이트 산화막의 막두께이다.

이 전하 Q를 부하 용량 CL로 제산한 것이, 입력 신호에 대한 오차 전압이 된다. 이 오차 전압을 보정하기 위해, 도 5(b)에 나타낸 바와 같이, 소스-드레인 사이가 단락되어 채널 폭 W가 스위치 SW를 구성하는 트랜지스터 Tr1의 1/2의 사이즈의 트랜지스터 Tr2로 이루어지고, 스위치 제어 신호 φ의 역상의 스위치 제어 신호 xφ로 동작으로 하는 더미 스위치 SWdummy가 설치된다. 여기서, 트랜지스터 Tr2의 사이즈가 트랜지스터 Tr1의 1/2인 것은, 트랜지스터 Tr1의 채널 전하의 약 1/2이 부하 용량 CL에 주입되기 때문이다.

이와 같이, 스위치 SW의 한쪽의 단자 측에, 소스-드레인 사이가 단락되어 채널 폭 W가 스위치 SW를 구성하는 트랜지스터 Tr1의 1/2의 사이즈의 트랜지스터 Tr2로 이루어지고, 스위치 제어 신호 φ의 역상의 스위치 제어 신호 xφ로 동작으로 하는 더미 스위치 SWdummy를 접속함으로써, 부하 용량 CL에 주입되는 전하를 삭제할 수 있으므로, 계산상 오차 전압이 발생하지 않는다.

2. 클록 피드드로우(clock feedthrough)(전압 분할 기인)

도 6a 및 도 6b에, 도 5a 및 도 5b의 등가 회로를 나타낸다. 도 6(a)에 있어서, 스위치 제어 신호측 논리 "1"로부터 논리 "0"으로 변화하면, 기생 용량 Cs와 부하 용량 CL에 의해 전압의 분압이 발생하고, 그 전압은 Cs/(CL＋Cs)로 된다. 이것이 오차 성분으로 된다.

이 오차 성분을 삭제하기 위해, 스위치 SW의 한쪽의 단자 측에 기생 용량 Cs와 같은 또는 거기에 가까운 용량을 가지는 더미 스위치 SWdummy를 접속하고, 상기 더미 스위치 SWdummy를 스위치 SW와 상보적으로 동작시키는, 즉 스위치 SW가 오프할 때 더미 스위치 SWdummy를 온시킨다. 이로써, 클록(스위치 제어 신호 φ)에 의해 발생하는 오차 전압을 삭제할 수 있다.

전술한 바로부터 명백한 바와 같이, 더미 스위치 SWdummy는, 스위치 SW가 스위치 제어 신호 φ에 응답하여 온 상태로부터 오프 상태에 천이할 때, 전하 분할에 기인하여 발생하는 오차 전압이나, 전압 분할에 기인하여 발생하는 오차 전압을 삭제하는 작용을 한다.

그리고 도 3에 나타내는 단위 판독 회로(13-i)에 있어서, 특히 연산 증폭기(35)의 입력 측에 접속되는 입력 스위치(31-1 ~ 31-m), 레퍼런스 스위치(32), 리셋 스위치(35) 및 귀환 스위치(36-1 ~ 36-m)로서 적어도 한쪽의 단자에 더미 스위치 SWdummy가 접속된 스위치 SW를 사용함으로써, 후술하는 회로 동작을 확실하게 실행할 수 있다.

단, 입력 스위치(31-1 ~ 31-m), 레퍼런스 스위치(32), 리셋 스위치(35) 및 귀환 스위치(36-1 ~ 36-m)로서는, 적어도 한쪽의 단자에 더미 스위치 SWdummy가 접속된 스위치 SW으로 이루어지는 구성의 것에 한정되지 않고, 더미 스위치 SWdummy를 가지지 않는 통상의 아날로그 스위치라도 되는 것은 물론이다.

(단위 판독 회로의 회로 동작)

이어서, 컬럼 처리 유닛(신호 판독 회로 유닛)(13)을 구성하는 단위 판독 회로(13-i)(13-1 ~ 13-x)의 회로 동작에 대하여, 도 7의 타이밍 차트를 사용하여 설명한다. 그리고 이하의 설명에 있어서, 입력측 용량(33)의 용량값을 C1, 귀환 용량(37-1 ~ 37-m)의 각 용량값을 C2(1)~C2(m)로 한다.

＜리셋 신호 Vreset의 처리＞

먼저, 기간 t(1)에 있어서, 스위치 제어 신호 φs, φin(1), φb(1)가 액티브(논리 "1"/하이레벨)가 되어, 리셋 스위치(35), 입력 스위치(31-1) 및 귀환 스위치(36-1)가 온 상태로 되므로, m열 중 1열째의 단위 화소(20)로부터 판독한 리셋 신호 Vreset(1)가 입력측 용량(33)에 축적되는 동시에, 연산 증폭기(34)의 입출력단 사이가 단락되는 것에 의해 귀환 용량(37-1)이 리셋된다. 여기서, 연산 증폭기(34)의 입출력단 사이를 단락했을 때의 출력 전압 Vout를 이상적으로 0으로 하면, 입력측 용량(33)에는, C1·Vreset(1)의 전하가 축적된다.

다음에, 기간 t(2)에 있어서, 스위치 제어 신호 φb(1)가 액티브 상태에 있을 때, 스위치 제어 신호 φs가 비액티브가 되는 것으로, 리셋 스위치(35)가 오프 상태로 된다. 그 후, 스위치 제어 신호 φref가 액티브가 되어, 레퍼런스 스위치(32)가 온 상태로 되므로, 레퍼런스 전압 Vref가 입력측 용량(33)에 입력된다. 이로써, 출력 측으로는 C1·(Vreset(1)-Vref)의 전하가 전송된다. 이때, 전압은 용량비로 정해지는 증폭율(게인)로 증폭되기 때문에, C1/C2(1)·(Vreset(1)-Vref)로 된다.

다음에, 기간 t(3)에 있어서, 입출력의 스위치 제어 신호 φs, φb(2), φin(2)가 액티브가 되어, 리셋 스위치(35), 귀환 스위치(36-2) 및 입력 스위치(31-2)가 온 상태로 되므로, m열 중 2열째의 리셋 신호 Vreset(2)가 입력측 용량(33)에 축적되는 동시에, 연산 증폭기(34)의 입출력단 사이를 단락이 단락되는 것에 의해 귀환 용량(37-2)이 리셋된다. 이때, 입력측 용량(33)에는, C1·Vreset(2)의 전하가 축적된다.

다음에, 기간 t(4)에 있어서, 스위치 제어 신호 φb(2)가 액티브 상태에 있을 때, 스위치 제어 신호 φs가 비액티브가 되는 것으로, 리셋 스위치(35)가 오프 상태로 된다. 그 후, 스위치 제어 신호 φref가 액티브가 되어, 레퍼런스 스위치(32)가 온 상태로 되므로, 레퍼런스 전압 Vref가 입력측 용량(33)에 입력된다. 이로써, 출력 측으로는 1·(Vreset(2)-Vref)의 전하가 전송되고, 전압으로서는, C1/C2(2)·(Vreset(2)-Vref)로 된다. 그리고 마찬가지의 동작이 m병렬의 m열째까지 반복된다.

＜광 축적 신호 Vsig의 처리＞

리셋 신호 Vreset에 대한 처리를 m열째까지 반복 후, 기간 t(2m+1)에 있어서, 스위치 제어 신호 φs가 액티브의 상태로, 스위치 제어 신호 φref가 액티브가 되어, 레퍼런스 스위치(32)가 온 상태로 되므로, 레퍼런스 전압 Vref가 입력측 용 량(33)에는, C1·Vref의 전하가 축적된다.

다음에, 기간 t(2m+2)에 있어서, 스위치 제어 신호 φin(1), φb(1)가 액티브가 되어, 입력 스위치(31-1) 및 귀환 스위치(36-1)가 온 상태로 되므로, m열 중 1열째의 단위 화소(20)로부터 판독된 광 축적 신호 Vsig(1)가 입력측 용량(33)에 입력된다. 이때, 입력측 용량(33)에 축적되는 전하량은, C1·(Vref－Vsig(1))로 된다.

한편, 귀환 용량(37-1)에는, 기간 t(1), t(2)에 전송한 전하가 기억되어 있으므로, 출력 측에는 그 차이 분의 전하, 즉

C1·(Vreset(1)-Vref＋Vref－Vsig(1)) = C1·(Vreset(1)-Vsig(1))

로 되는 전하가 전송된다.

그 결과, 출력 전압 Vout(1)는,

Vout(1) = C1/C2(1)·(Vreset(1)-Vsig(1))

로 된다.

이로써, m병렬 중 1열째의 단위 화소(20)의 화소 신호인 출력 전압 Vout(1)은, 입력측 용량(33)과 귀환 용량(37-1)과의 용량비 C1/C2(1)로 증폭되고, 또한 리셋 신호 Vreset(1)와 광 축적 신호 Vsig(1)와의 차분이 취해진, 즉 상관 이중 샘플링의 처리가 행해진 것으로 된다.

다음에, 기간 t(2m+3)에 있어서, 스위치 제어 신호 φs가 액티브의 상태로, 스위치 제어 신호 φref가 액티브가 되어, 레퍼런스 스위치(32)가 온 상태로 되므로, 레퍼런스 전압 Vref가 입력측 용량(33)에는, C1·Vref의 전하가 축적된다.

다음에, 기간 t(2m+4)에 있어서, 스위치 제어 신호 φin(2), φb(2)가 액티브가 되어, 입력 스위치(31-2) 및 귀환 스위치(36-2)가 온 상태로 되므로, m열 중 2열째의 단위 화소(20)로부터 판독된 광 축적 신호 Vsig(2)가 입력측 용량(33)에 입력된다. 이때, 입력측 용량(33)에 축적되는 전하량은, C1·(Vref－Vsig(2))로 된다.

한편, 귀환 용량(37-2)에는, 기간 t(3), t(4)에 전송한 전하가 기억되어 있으므로, 출력 측에는 그 차이 분의 전하, 즉

C1·(Vreset(2)-Vref＋Vref－Vsig(2)) = C1·(Vreset(2)-Vsig(2))

로 되는 전하가 전송된다.

그 결과, 출력 전압 Vout(2)는,

Vout(2) = C1/C2(2)·(Vreset(2)-Vsig(2))

로 된다.

이로써, m병렬 중 2열째의 단위 화소(20)의 화소 신호인 출력 전압 Vout(2)은, 입력측 용량(33)과 귀환 용량(37-2)과의 용량비 C1/C2(2)로 증폭되고, 또한 상관 이중 샘플링의 처리가 행해진 것으로 된다. 그리고 마찬가지의 동작을 m병렬의 m열째까지 반복한다.

단위 판독 회로(13-1 ~ 13-x)에 있어서의 전술한 일련의 처리에 의해, 단위 판독 회로(13-1 ~ 13-x)의 각각에서는, m병렬의 각 화소열의 연산 결과에 대하여 i열째(i번째)의 화소열의 단위 화소(20)의 출력 전압 Vout(i)를,

Vout(i) = C1/C2(i)·Vreset(i)-Vsig(i))

로서 얻을 수 있다.

전술한 바와 같이, 단위 판독 회로(13-1 ~ 13-x)의 각각에 있어서, 복수개의 입력 스위치(31-1 ~ 31-m)의 각각과 레퍼런스 스위치(32)를 교대로 온시킴으로써 리셋 신호 Vreset(i)와 레퍼런스 전압 Vref와의 차분을, 입력측 용량(33)을 통하여 귀환 용량(37-i)에 전송하고, 그 후, 복수개의 입력 스위치(31-1 ~ 31-m)의 각각과 레퍼런스 스위치(32)를 교대로 온시킴으로써 광 축적 신호 Vsig(i)와 레퍼런스 전압 Vref와의 차분을, 입력측 용량(33)을 통하여 귀환 용량(37-i)에 전송함으로써, 리셋 신호 Vreset(i)와 광 축적 신호 Vsig(i)와의 차분을 복수개의 화소열마다 판독하는 처리를 행함으로써, 레퍼런스 스위치(32), 입력측 용량(33), 연산 증폭기(34) 및 리셋 스위치(35)가 복수개의 화소열에 대하여 공통으로 설치되어 있어도, 리셋 신호 Vreset(i)와 광 축적 신호 Vsig(i)와의 차분(Vreset(i)-Vsig(i))을 복수개의 화소열마다 판독할 수 있으므로, 화소 고유의 고정 패턴 노이즈를 제거하기 위한 CDS 처리를 실현할 수 있다.

그리고 본 실시예에 따른 단위 판독 회로(13-i)(13-1 ~ 13-x)에서는, 단위 화소(20)로부터 먼저 리셋 신호 Vreset를 판독하고, 그 후에 광 축적 신호 Vsig를 판독하였으나, 그 판독의 순번은 역이어도 되고, 광 축적 신호 Vsig를 먼저 판독하고, 리셋 신호 Vreset를 후에 판독하는 구성을 채용한 경우라도 마찬가지의 작용 효과를 얻을 수 있다.

(단위 판독 회로의 오차 보정)

이상 설명한 단위 판독 회로(13-i)(13-1 ~ 13-x)의 회로 동작은, 연산 증폭 기(34)가 이상적인 경우, 즉 연산 증폭기(34)의 입출력단 사이를 단락했을 때의 출력 전압 Vout가 0[V]로 되는 경우를 전제로 했을 때의 회로 동작이다.

그러나 실제로는, 연산 증폭기(34)에는 연산시에 오차가 발생한다. 지배적인 오차로서는 2개를 들 수 있다. 그 하나는, 연산 증폭기(34)의 입출력단 사이를 단락했을 때의 출력 전압 Vout가 0[V]로 되지 않는 것에 의한 오프셋 전압이다. 또 하나는, 귀환 용량(37-1 ~ 37-m)의 각 용량값 C2(1) ~ C2(m)의 열마다의 불균일에 의한 증폭율의 불균일(게인 불균일) 이다.

＜오프셋 전압의 보정＞

CMOS 이미지 센서(10)로 촬상한 화상의 경우, 연산시의 오차의 하나인 오프셋 전압은 수직 스트릭(vertical streaks)으로서 보여 게인 불균일은 입력 의존의 수직 스트릭으로 된다. 오차를 가미한 경우, 오프셋 전압을 Vofs로 하면, 출력 전압 Vout(i)는,

Vout(i) = C1/C2(i)·(Vreset(i)-Vsig(i)+Vofs

로 된다.

상기한 수식으로부터, 단위 화소(20)로부터 판독되는 리셋 신호 Vreset(i)와 광 축적 신호 Vsig(i)와의 차분(Vreset(i)-Vsig(i))을 0으로 함으로써, 출력 전압 Vout(i)로서 오프셋 전압 Vofs를 얻을 수 있는 것을 알 수 있다. 즉, 리셋 신호 Vreset(i)와 광 축적 신호 Vsig(i)와의 차분을 0으로 함으로써, 오프셋 전압 Vofs를 측정할 수 있다.

그리고 오프셋 전압 Vofs를 측정한 후, 화소열마다 출력 전압 Vout(i)로부터 오프셋 전압 Vofs를 감산함으로써, 오프셋 전압 Vofs의 보정이 이루어진 출력 전압 Vout(i), 즉

Vout(i) = C1/C2(i)·(Vreset(i)-Vsig(i))

를 얻을 수 있다.

이 출력 전압 Vout(i)로부터 오프셋 전압 Vofs를 감산하는 처리는, 본 실시예의 경우에는, 칩 밖에 설치되는 신호 처리 회로 유닛(도시하지 않음)에 있어서 행해지게 된다. 그리고 상기 신호 처리 회로 유닛에 대해서도, 다른 주변 회로와 마찬가지로, 화소 어레이 유닛(11)과 같은 반도체 기판 상에 온 칩화하는 것도 가능하다.

＜게인 불균일의 보정＞

다음에, 귀환 용량(37-1 ~ 37-m)의 각 용량값 C2(1) ~ C2(m)의 열마다의 불균일에 의한 게인 불균일의 보정에 대하여 설명한다.

이 게인 불균일의 보정에 대하여는, 단위 화소(20)로부터 판독되는 리셋 신호 Vreset(i)와 광 축적 신호 Vsig(i)와의 차분(Vreset(i)-Vsig(i))의 전압을 임의의 전압값으로 되도록, 예를 들면, (Vreset(i)-Vsig(i) = 1(V))로 되도록 외부로부터 제어한다. 이 제어에 의해, 출력 전압 Vout(i)는,

Vout(i) = C1/C2(i)

로 된다.

즉, 순수하게, 입력측 용량(33)과 귀환 용량(37-i)의 각 용량비 C1/C2(i)의 출력 전압 Vout(i)를 얻을 수 있다. 여기서, 게인 불균일의 보정 계수 A를 A = C2(i)/C2로 함으로써, 각 화소열에 공통인 계수 Vout(i) = C1/C2(i)·A = C1/C2로 할 수 있다.

차분(Vreset(i)-Vsig(i))의 전압을 임의의 전압값으로 되도록 외부로부터 제어하는 방법, 즉 단위 판독 회로(13-i)(13-1 ~ 13-x)에 단위 화소(20)로부터 임의의 차분 신호를 입력 방법으로서는, 예를 들면, 레퍼런스 전압 Vref를 시간적으로 변화시키는 방법을 생각할 수 있다.

구체적으로는, 본래 단위 화소(20)가 리셋 신호 Vreset(i)와 광 축적 신호 Vsig(i)를 출력하는 시각에 단위 화소(20)로부터의 입력이 아닌, 리셋 스위치(32)를 온 상태로 하여, 레퍼런스 전압 Vref에 대신하여 더미의 신호를 임의의 차분 입력함으로써 실현할 수 있다. 이 제어 방법은 레퍼런스 전압 Vref의 제어만으로 끝나기 때문에, 단위 판독 회로(13-i)(13-1 ~ 13-x)에 특별한 회로를 부가하지 않고, 게인 불균일에 의한 오차를 보정하는 것이 가능해진다.

[응용 회로]

이어서, 단위 판독 회로(13-i)(13-1 ~ 13-x)의 응용예에 대하여, 몇 개의 예를 들어 설명한다.

(응용예 1)

도 8은, 응용예 1에 따른 단위 판독 회로(13-iA)의 회로 구성을 나타낸 회로도이며, 도면 중, 도 3과 동일한 부분에는 동일 부호를 부여하여 나타내고 있다.

도 8에 나타낸 바와 같이, 응용예 1에 따른 단위 판독 회로(13-iA)는, 귀환 용량(37-i)(37-1 ~ 37-m)으로서 가변 용량을 사용하고, 귀환 용량(37-i)의 용량값 C2(i)를 가변으로 하고, 화소열마다의 단위 화소(20)로부터의 광 축적 신호 Vsig의 신호 레벨을 예를 들면, 시스템 제어부(15)로 감시하고, 상기 시스템 제어부(15)의 제어 하에, 모든 화소열, 또는 소정수 이상의 화소열로부터의 광 축적 신호 Vsig의 신호 레벨이 일정값보다 작을 때 귀환 용량(37-i)의 용량값 C2(i)를, 예를 들면, 모든 화소 열에 대하여 일률적으로 작게 하도록 제어하는 구성으로 되어 있다.

단위 판독 회로(13-iA)의 게인은, 입력측 용량(33)과 귀환 용량(37-i)의 용량비 C1/C2(i)로 정해지므로, 귀환 용량(37-i)의 용량값 C2(i)를 작게 함으로써, 단위 판독 회로(13-iA)의 게인이 증가한다. 따라서, 모든 화소열로부터의 광 축적 신호 Vsig의 신호 레벨이 일정값보다 작은 경우는, 이들 신호 레벨에 대하여 높은 게인을 걸쳐 증폭함으로써, 입력 환산으로 노이즈를 저감할 수 있다. 이때의 제어 타이밍은, 도 7의 타이밍 차트와 같다.

(응용예 2)

도 9는, 응용예 2에 따른 단위 판독 회로(13-iB)의 회로 구성을 나타낸 회로도이며, 도면 중, 도 8과 동일한 부분에는 동일 부호를 부여하여 나타내고 있다.

도 9에 나타낸 바와 같이, 응용예 2에 따른 단위 판독 회로(13-iB)는, 응용예 1에 따른 단위 판독 회로(13-iA)와 마찬가지로, 귀환 용량(37-i)(37-1 ~ 37-m)으로서 가변 용량을 사용하는 동시에, 각각의 화소열로부터의 광 축적 신호 Vsig의 신호 레벨을 소정값과 비교하는 비교기(38)와, 상기 비교기(38)의 비교 결과에 기초하여 귀환 용량(37-i)의 용량값 C2(i)를 제어하는 컨트롤러(39)를 가지고, 귀환 용량(37-i)의 용량값 C2(i)를 적응적으로 변화시키는 구성으로 되어 있다.

구체적으로는, 비교기(38) 및 컨트롤러(39)에 의한 제어 하에, 화소열마다 단위 화소(20)로부터 광 축적 신호 Vsig를 판독할 때, 그 신호 레벨이 소정값보다 높으면 귀환 용량(37-i)의 용량값 C2(i)를 크게 하도록 제어하고, 소정값 이하이면 귀환 용량(37-i)의 용량값 C2(i)를 작게 하도록 제어한다.

이와 같이, 광 축적 신호 Vsig의 신호 레벨이 소정값보다 높을 때, 귀환 용량(37-i)의 용량값 C2(i)를 크게 함으로써, 단위 판독 회로(13-iA)의 게인이 용량값 C2(i)를 바꾸기 전의 게인보다 낮아지므로, 신호의 포화를 방지할 수 있다. 또한, 광 축적 신호 Vsig의 신호 레벨이 소정값 내에 있을 때, 귀환 용량(37-i)의 용량값 C2(i)를 작게 함으로써, 단위 판독 회로(13-iA)의 게인이 용량값 C2(i)를 바꾸기 전의 게인보다 높아지기 때문에, 노이즈 내성을 갖게 할 수 있다.

여기서, 컨트롤러(39)는, 귀환 용량(37-i)의 용량값 C2(i)를 바꾸었을 때, 상기 용량값 C2(i)로 정해지는 게인의 설정값을 지지하는 기능을 가지는 것으로 한다. 그리고 단위 판독 회로(13-iB)로부터 출력 전압 Vout를 판독할 때, 게인의 설정값도 동시에 판독하여 후단의 신호 처리 회로 유닛(도시하지 않음)에 공급하고, 상기 신호 처리 회로 유닛에 있어서, 신호 레벨을 원래대로 되돌리는 신호 처리를 행하도록 하면 된다.

전술한 바와 같이, 응용예 2에 따른 단위 판독 회로(13-iB)에 의하면, 입력되는 광 축적 신호 Vsig의 대소에 따라 귀환 용량(37-i)의 용량값 C2(i)를 제어함으로써, 신호 레벨에 대응한 게인을 적응적으로 설정할 수 있으므로(적응 증폭), 단위 화소(20)의 신호가 높은 경우의 신호 포화의 억제와 저조도시의 노이즈 저감 의 양쪽을 화소마다 실현 가능하다.

그리고 본 응용예 2에 따른 회로 구성을 채용하는 경우는, 먼저 귀환 용량(37-i)의 용량값 C2(i)를 제어하여, 신호 레벨에 대응한 게인을 설정할 필요가 있으므로, 단위 화소(20)로 광을 받아 광전 변환된 신호, 즉 광 축적 신호 Vsig가 먼저, 단위 판독 회로(13-iB)에 판독되고, 그 후에 리셋 신호 Vreset가 판독되는 것이 전제로 된다.

이와 같이, 광 축적 신호 Vsig를 먼저 판독하고, 그 후에 리셋 신호 Vreset를 판독하는 경우의 타이밍 차트를 도 10에 나타낸다.

단위 판독 회로(13-iB)의 제어 타이밍은, 전술된 단위 판독 회로(13-i)의 제어 타이밍(도 7)과 대략 같지만, 기간 t(i)의 i가 i＜2m 일 때는 단위 화소(20)가 광 축적 신호 Vsig를 출력하고, i=2m+1일 때는 단위 화소(20)가 리셋 신호 Vreset를 출력하는 것과 같은 제어를, 단위 화소(20)가 수직 구동 유닛(12)으로부터 받는다.

단위 판독 회로(13-iB)에 있어서는, 단위 화소(20)로부터 광 축적 신호 Vsig가 출력되었을 때, 상기 광 축적 신호 Vsig의 신호 레벨을 비교기(38)가 소정값과 비교하는 동작이 행해진다. 그리고 최종적으로, 단위 화소(20)마다 입력측 용량(33)과 귀환 용량(37-i)의 각 용량비 C1/C2(i)로 증폭된 출력 전압 Vout가 본CMOS 이미지 센서(10)의 촬상 신호로서 칩의 외부로 판독된다.

여기서, 응용예 1에 따른 단위 판독 회로(13-iA)나, 응용예 2에 따른 단위 판독 회로(13-iB)나, 화소열로부터의 신호 레벨에 따라 귀환 용량(37-i)(37-1 ~ 37-m)의 용량값을 제어한다는 점에서는 같지만 다음의 점에서 상위하다.

응용예 1에 따른 단위 판독 회로(13-iA)에서는, 모든 화소열, 또는 소정수 이상의 화소열로부터의 신호 레벨이 일정값보다 작을 때, 단위 판독 회로(13-1 ~ 13-x)마다 화소열(1~m)에 대하여 일률적으로 제어를 행하는 구성을 채용하고 있으므로, 시스템 제어부(15)와 컬럼 처리 유닛(13) 사이에 단위 판독 회로(13-1 ~ 13-x)의 수만큼 제어선을 배선할 필요가 있다.

이에 대하여, 응용예 2에 따른 단위 판독 회로(13-iB)에서는, 단위 판독 회로(13-1 ~ 13-x) 각각이 화소열로부터의 신호 레벨을 감시하고, 화소열(1~m)마다 제어를 행하는 구성을 채용하고 있으므로, 응용예 1에 따른 단위 판독 회로(13-iA)에 비해 보다 작은 제어를 실현할 수 있는 동시에, 시스템 제어부(15)와 컬럼 처리 유닛(13) 사이에 제어선을 배선할 필요가 없다는 이점도 있다.

그리고 응용예 1, 응용예2에서는, 귀환 용량(37-i)의 용량값을 가변으로 하고, 상기 용량값을 바꾸는 것에 의해 단위 판독 회로(13-iA)의 게인을 제어하였지만, 상기 게인은 입력측 용량(33)과 귀환 용량(37-i)의 용량비 C1/C2(i)로 정해지므로, 입력측 용량(33)의 용량값을 가변으로 하고, 상기 용량값을 제어하도록 해도 마찬가지의 작용 효과를 얻을 수 있다.

(응용예 3)

응용예 3에 따른 단위 판독 회로는, 도 3과 마찬가지의 회로 구성에 의해, 제어 타이밍이 상이한 것에 의해 신호의 적분을 실현하는 적분 기능을 가지는 단위 판독 회로이다.

구체적으로는, 리셋 신호 Vreset와 레퍼런스 전압 Vref와의 전환을 동일한 화소열로 1회가 아닌, M회(m은 2 이상의 정수) 행함으로써, 리셋 신호 Vreset를 M 배가 된 신호 M·(Vreset(i)-Vref)를 얻는다. 그 후에, 레퍼런스 전압 Vref에 대해서도 마찬가지로 M회의 전환을 행함으로써, 최종적으로 출력 전압 Vout(i)로서

Vout(i)=M·C1/C2(i)·(Vreset(i)-Vsig(i))

를 얻을 수 있다.

도 11에, 1열에 대하여 M회의 적분을 행하는 경우의 제어 타이밍을 나타낸다. m열에 대하여 행하는 경우는 m×M의 클록까지 연산을 행하게 된다.

본 응용예 3에 따른 단위 판독 회로, 즉 적분 기능을 가지는 단위 판독 회로에서는, 먼저 리셋 신호 Vreset를 m회 샘플링하고, 그 후에 광 축적 신호 Vsig를 m회 샘플링하기 위해, 미리 광 축적 신호 Vsig의 신호 레벨의 진폭을 판단하지 못하고, 신호가 포화하여 버릴 가능성이 있다. 이 신호의 포화를 방지하기 위해 행해진 것이, 다음에 설명하는 응용예 4에 따른 단위 판독 회로(13-iC)이다.

(응용예 4)

도 12는, 응용예 4에 따른 단위 판독 회로(13-iC)의 회로 구성을 나타낸 회로도이며, 도면 중, 도 3과 동일한 부분에는 동일 부호를 부여하여 나타내고 있다.

응용예 4에 따른 단위 판독 회로(13-iC)는, 적분 기능을 가지는 응용예 3에 따른 단위 판독 회로, 즉 도 3과 마찬가지의 회로 구성에 있어서, 제1 레퍼런스 전압 Vref1(도 3의 Vref에 상당)에 더하여, 상기 제1 레퍼런스 전압 Vref1보다 큰 전압값의 제2 레퍼런스 전압 Vref2를 사용하는 동시에, 레퍼런스 스위치(41), 비교 기(42) 및 래치 회로(43)를 가지는 구성으로 되어 있다.

레퍼런스 스위치(41)는, 입력측 용량(33)에 대하여, 제1 레퍼런스 전압 Vref1에 대신하여 제2 레퍼런스 전압 Vref2를 선택적으로 부여한다. 비교기(42)는, 연산 증폭기(34)의 신호(출력 전압 Vout)를 포화 레벨에 대응한 기준값(정확하게는, 포화 레벨보다 약간 낮은 전압값)과 비교하고, 상기 기준값을 출력 전압 Vout이 넘었을 때 레퍼런스 스위치(41)를 온 상태로 한다. 래치 회로(43)는, 비교기(42)의 비교 결과에 기초하여 화소열마다 출력 전압 Vout가 기준값을 넘은 횟수를 기억한다. 이 기준값을 넘은 횟수는, 후술하는 신호 복원을 위한 정보로 된다.

상기 구성의 단위 판독 회로(13-iC)에서는, 연산 증폭기(34)의 출력 전압 Vout이 포화하도록 되면, 입력측 용량(33)에 제1 레퍼런스 전압 Vref1를 공급하지 않고, 제2 레퍼런스 전압 Vref2를 공급한다. 이로써, 제1 레퍼런스 전압 Vref1보다 전압값의 큰 제2 레퍼런스 전압 Vref2가 연산 증폭기(34)의 신호로부터 공제하고, 포화할 것 같은 신호를 되돌릴 수가 있기 때문에, 신호의 포화를 억제할 수 있다.

여기서, 제1, 제2 레퍼런스 전압 Vref1, Vref2의 각 전압값은 외부로부터 설정되는 기존 값이다. 따라서, 단위 판독 회로(13-iC)에 있어서, 제2 레퍼런스 전압 Vref2가 공제하는 처리가 행해져도, 래치 회로(43)에 기억한, 출력 전압 Vout가 기준값을 넘은 횟수를, 출력 전압 Vout와 함께 외부의 신호 처리 회로에 출력함으로써, 상기 신호 처리 회로에 있어서, 기존 제2 레퍼런스 전압 Vref2와 출력 전압 Vout가 기준값을 넘은 횟수에 따른 신호 복원의 처리에 의해 원래의 데이터를 구할 수 있다.

도 11의 타이밍 차트에 있어서, 스위치 제어 신호 φref에 의한 레퍼런스 스위치(32)의 제어와 같은 타이밍에서 스위치 제어 신호 φref2에 의한 레퍼런스 스위치(41)를 제어함으로써, 전술한 신호 포화의 억제 처리가 실현 가능하게 된다.

도 13은, 응용예 4에 따른 단위 판독 회로(13-iC)의 회로 동작의 설명을 위한 타이밍 차트이다. 여기서는, 예를 들면, 적분을 2회 행한 후, 3회째에 비교기(42)의 비교 동작에 의해, 신호가 포화하는 것을 알 수 있었던 경우의 제어 타이밍을 나타내고 있다.

도 13의 타이밍 차트에 있어서, 먼저, 입력되는 리셋 신호 Vreset를 M회 샘플링하고, 귀환 용량(35)에 전송하여 리셋 레벨의 전하를 축적한다. 이어서, 입력되는 광 축적 신호 Vsig를 샘플링하고, 마찬가지로, 귀환 용량(35)에 전송한다. 이때, 비교기(42)로 출력 전압 Vout를 모니터하여, 상기 출력 전압 Vout가 포화되지 않도록 전술한 제어를 행한다.

여기서, 비교기(42)의 비교 기준으로 되는 전압값은 외부로부터 조정 가능하다. 이 비교기(42)의 기준값은, 전술한 바와 같이, 신호 포화(정확하게는, 포화 직전)를 검지 가능한 전압값에 설정된다.

도 13의 타이밍 차트에서는, 적분 2회째의 비교기(42)의 비교 출력이 논리 "1"로 되고, 다음의 적분으로 포화할 우려가 있는 것을 알 수 있다. 그래서, 스위치 제어 신호 φref1가 아닌, 스위치 제어 신호 φref2를 유효(액티브)로 함으로써, 전술한 바와 같이, 제2 레퍼런스 전압 Vref2에 의해 포화할 것 같은 신호의 되 돌림에 의해, 단위 판독 회로(13-iC)의 출력 전압 Vout의 신호 포화를 억제할 수 있다.

(응용예 5)

도 14는, 응용예 5에 따른 단위 판독 회로(13-iD)의 회로 구성을 나타낸 회로도이며, 도면 중, 도 12와 동일한 부분에는 동일 부호를 부여하여 나타내고 있다.

본 응용예 5에 따른 단위 판독 회로(13-iD)는, AD(아날로그-디지털) 변환기를 가지는 단위 판독 회로, 예를 들면, 1 사이클당 1.5-bit의 AD 변환을 행하는, 이른바 1.5-bit 순회형 AD 변환기를 가지는 단위 판독 회로로의 응용예이다.

도 14에 나타낸 바와 같이, 단위 판독 회로(13-iD) 내에 일체적으로 설치된 1.5-bit 순회형 AD 변환기(50)는, 연산 증폭기(34)의 출력 측에 2개의 비교기(51, 52)를 가지고, 연산 증폭기(34)로부터 출력 전압 Vout가 출력될 때마다 2개의 비교기(51, 52)가 동작하여, 상기 출력 전압 Vout를 AD 변환 대상으로 입력 신호 레벨로서 2개의 기준값 VdacL, VdacH와 비교한다.

도 15에 1단 당의 입출력 특성(AD 변환 특성)을 나타낸다. 도 15에 나타낸 바와 같이, 1.5-bit 순회형 AD 변환기(50)는, 상기 AD 변환기(50)의 입력 신호 레벨(연산 증폭기(34)의 출력 전압 Vout)의 전면적(최대 진폭)의 범위를 3개의 영역으로 분할하고, 이들 3개의 영역에 대하여 3값의 AD 변환을 행하여, 비교기(51, 52)의 비교 결과 DL, DH로서 Low(DL=0, DH=0), Middle(DL=0, DH=1), High(DL=1, DH=1)의 3값의 디지털 코드 D(i-1)를 할당한다.

여기서, 입력 신호 레벨의 전면적의 1/2를 레퍼런스 전압 Vref, 최소값을 VrefL, 최대값을 VrefH로 할 때, 기준값 VdacL를 VrefL－Vref의 범위 내에, 기준값 VdacH를 Vref－VrefH의 범위 내에 각각 설정하고, 최소값 VrefL로부터 기준값 VdacL의 범위, 기준값 VdacL로부터 기준값 VdacH의 범위 및 기준값 VdacH로부터 최대값 VrefH의 범위를 각각 3개의 영역으로서 설정한다.

즉, 도 14에 나타낸 바와 같이, 디지털 코드 D(i-1)와 입력 신호 레벨인 연산 증폭기(34)의 출력 전압 Vout(i)와의 관계는 다음 식과 같이 된다.

D(i-1) = High(11) if VdacH ＜ Vout(i)

D(i-1) = Middle(01) if VdacL ＜ Vout(i) ＜ VdacH, 및

D(i-1) = Low(00) if VdacL ＞ Vout(i)

또한, 순회형 AD 변환기(50)에서는, S/H(샘플/홀드) 회로도 구성 요건으로서 필요로 된다. 이 S/H 회로에 대하여는, 연산 증폭기(34)의 출력 측에 설치하는 경우도 있지만, 본 예에서는, m열에 대하여 공통의 입력 회로가 S/H의 기능이 있다. 즉, m열에 대하여 공통의 입력측 용량(33)과 스위치(53, 54, 61)에 의해 S/H 회로(60)가 구성되어 있다.

입력측 용량(33)에는, 레퍼런스 스위치(55, 56)에 의해 전면적의 최소값 VrefL, 최대값 VrefH가 레퍼런스 전압으로서 선택적으로 공급된다. 비교기(51, 52)의 비교 결과 DL, DH는, 래치 회로(57, 58)에 래치되어 함께, DAC(디지털-아날로그 변환) 변환기(59)에 공급된다. DAC 컨트롤러(59)는, 비교기(51, 52)의 VdacL, VdacH와의 비교 결과 DL, DH, 즉 디지털 코드 D(i-1)에 따라 레퍼런스 스위 치(32, 55, 56)의 온/오프 제어를 행한다.

도 16에 1.5-bit 순회형 AD 변환기(50)의 개념도를 나타낸다. 도 16에 있어서, 도 14와 동일한 부분에는 동일 부호를 부여하여 나타내고 있다.

1.5-bit 순회형 AD 변환기(50)에서는, 2개의 비교기(51, 52)가 클록 사이클(후술하는 클록 신호 φcomp의 사이클)마다 동작함으로써, 비교기(51, 52)의 각각으로부터 디지털 데이터 DL, DH가 출력된다. 이때, AD 변환 입력인 연산 증폭기(34)의 출력 전압 Vout(i)는, Low(00), Middle(01), High(11)의 영역으로 나눌 수 있어 다음의 연산 처리에서는 다음 식의 연산이 행해진다.

Vout(i) = 2Vout(i-1)-D(i-1)*Vref

D(i-1)*Vref = VrefL

... (Low)Vout(i-1) ＜ VdacL

D(i-1)*Vref = Vref

... (Middle)VdacL ＜ Vout(i-1)＜VdacH

D(i-1)*Vref = VrefH

.... (High)VdacH ＜ Vout(i-1)

그리고 상기한 연산식은 1.5-bit 순회형 AD 변환기(50)가 싱글 엔드로 구성된 경우이며, 차동의 경우는 플러스 마이너스를 고려할 필요가 있다.

상기한 연산식은, 상위 자리수로부터 차례로 AD 변환을 행하고, 입력 신호 레벨 Vout(i-1)를 2배 해서 그 AD 변환값에 의해 일정값을 공제함으로써, 그 출력 레벨이 반드시 입력 신호 레벨 Vout(i-1)의 전면적의 범위 내로 되도록 하고, 이것 을 다시 입력 측에게 주어 같은 것을 반복함으로써 멀티비트의 AD 변환을 행하는, 일련의 연산 처리를 나타내고 있다.

2진수에서는, 각 자리수마다 논리 "0"으로 논리 "1"의 2값을 취하는데 대하여, 상기 구성의 순회형 AD 변환기(50)에서는, 각 자리수마다 Low(00), Middle(01), High(11)의 3값을 취하므로, 1단 당 1.5-bit의 AD 변환을 행하고 있는 것으로 고려할 수 있고, 따라서 1.5-bit 순회형 AD 변환기로 불리고 있다.

이 1.5-bit 순회형 AD 변환기(50)에서는, 1회당(각 자리수마다) 3값으로 AD 변환을 행하므로 디지털값에는 용장성이 생긴다. 이와 같이, 용장성이 있는 것에 의해, 1개의 임계값 판정 레벨(비교 기준값)로 AD 변환을 행하는, 용장성이 없는 1bit 순회형 AD 변환기에 비하여, 임계값 판정 레벨의 오차에 강한, 즉 비교기(51, 52)의 비교 기준값 VdacL, VdacH이 어긋나도, 어긋남이 없는 경우와 마찬가지의 비교 결과를 얻을 수 있으므로, 비교기(51, 52)의 정밀도 요구가 크게 완화되어 고정밀도의 AD 변환이 가능하게 된다.

1.5-bit 순회형 AD 변환기(50)에서는, 래치 회로(57, 58)의 각 래치 출력으로서 디지털 값 D(1, 2, ..., N-1)를 얻고, 후단의 신호 처리에 있어서, 디지털값 D에 가중치를 붙여 가산함으로써 N비트의 디지털 데이터로 된다. 이 1.5-bit 순회형 AD 변환기(50)의 동작에 대하여는 단독으로 행하는 것도 가능하고, 전술한 적분 동작이나 적응 증폭 동작 등과의 조합에 의해 행하는 것도 가능하다.

1.5-bit 순회형 AD 변환기(50)를 가지는 단위 판독 회로(13-iD)에 있어서는, 리셋 레벨(리셋 신호) Vreset의 AD 변환을 행한 후에 신호 레벨(광 축적 신호) Vsig의 AD 변환을 행하고, 출력된 양 디지털값에 대하여 후단의 신호 처리 회로에서 감산 처리함으로써, 디지털 영역에서 상관 이중 샘플링(CDS)을 행할 수 있다.

아날로그 영역에서 상관 이중 샘플링을 행하는 경우는, 귀환 용량(35)에 (Vreset－Vsig)의 전하를 축적하고, 출력되는 전압을 AD 변환함으로써, 상관 이중 샘플링 처리 후의 신호의 AD 변환값을 얻을 수 있다.

도 17에, 1.5-bit 순회형 AD 변환을 행하는 경우의 동작 파형을 나타낸다. 도 17의 타이밍 차트에 있어서, φg, φi는 S/H 회로(50)의 스위치(53, 54)를 각각 온/오프 제어하는 스위치 제어 신호, φfb는 연산 증폭기(34)의 출력단과 입력측 용량(33)의 입력 단 사이에 접속된 피드백 스위치(61)를 온/오프 제어하는 스위치 제어 신호, φdac는 레퍼런스 스위치(55, 56)를 온, 오프 제어하는 스위치 제어 신호, φcomp는 비교기(51, 52)의 클록 신호, D는 래치 회로(57, 58)의 래치 출력인 AD 변환 출력 데이터이다.

일반적으로 말해서, 1.5-bit 순회형 AD 변환기(50)에 있어서는, 화소의 CDS 처리 후의 신호로서 귀환 용량(35)에 축적되어 있는 신호를 판독하여 AD 변환 처리를 행하고, 이어서, 다음의 귀환 용량(35)의 신호를 판독하여 AD 변환 처리를 행하는 동작이 반복하여 실행된다.

이상, 1.5-bit 순회형 AD 변환기(50)의 기본적인 동작 개념에 대하여 설명하였으나, 본 응용예 5에서는, 1.5-bit 순회형 AD 변환기에 대하여 본 발명을 응용한 것을 특징으로 하는 것이며, 본 발명을 응용하였으므로 AD 변환 처리를 위한 기본적인 회로 동작이 바뀌는 것은 아니기 때문에, 여기서는, 1.5-bit 순회형 AD 변환 기(50)의 상세한 회로 동작의 설명에 대하여는 생략하는 것으로 한다.

전술한 바로부터 명백한 바와 같이, 1.5-bit 순회형 AD 변환기(50)에서는, AD 변환 처리를 실현하는데 있어서는 레퍼런스 스위치(32), 입력측 용량(33) 및 연산 증폭기(34) 등가 회로 구성 소자로서 필수로 된다. 이들 회로 구성 소자, 즉 입력측 용량(33)이나 연산 증폭기(34) 등을 복수개 m의 화소열마다 배치한 경우, 컬럼 처리 유닛(13)이 점유하는 회로 부분의 면적이 대형화되고, CMOS 이미지 센서(10)의 칩 사이즈의 소형화의 방해로 된다.

이에 대하여, 본 응용예 5에 의하면, 1.5-bit 순회형 AD 변환 기능을 가지는 단위 판독 회로(13-iD)에 있어서, 상기 단위 판독 회로(13-iD)를 구성하는 회로의 일부, 즉 레퍼런스 스위치(32), 입력측 용량(33) 및 연산 증폭기(34) 등을 복수개 m의 화소열로 공유하는 구성을 채용함으로써, 컬럼 처리 유닛(13)이 점유하는 회로 부분의 소면적화가 가능해지므로, CMOS 이미지 센서(10)의 칩 사이즈의 소형화를 도모할 수 있다.

그리고 본 응용예 5에서는, 1.5-bit 순회형 AD 변환기(50)를 가지는 단위 판독 회로(13-iD)에 적용한 경우를 예로 들어 설명하였으나, AD 변환기로서는 1.5-bit 순회형 AD 변환기(50)에 한정되지 않고, 입력측 용량이나 연산 증폭기 등을 회로 구성 소자로서 가지는 1bit 순회형 등의 AD 변환기를 가지는 단위 판독 회로 전반에 대하여 적용할 수 있다.

(응용예 6)

도 3에 나타내는 실시예에 따른 단위 판독 회로(13-i) 및 그 응용예 1 내지 응용예 5에 따른 단위 판독 회로(13-iA~ 13-iD)에서는, 단일의 입력측 용량(33)을 CDS나 AD 변환에 사용하는 것을 전제로 하고 있지만, 입력측 용량(33)을 복수개 설치함으로써 상기 입력측 용량(33)을 수평 방향 또는 수직 방향에 있어서 복수개 화소의 신호를 가산하는 화소 가산에 사용하는 것도 가능하다.

도 18은, 화소 가산에 응용한 응용예 6에 따른 단위 판독 회로(13-iE)의 회로 구성을 나타낸 회로도이며, 도면 중, 도 3과 동일한 부분에는 동일 부호를 부여하여 나타내고 있다.

도 18에 나타낸 바와 같이, 응용예 6에 따른 단위 판독 회로(13-iE)는, 입력측 용량(33)으로서 복수개, 예를 들면, 2개의 입력측 용량(33-1, 33-2)을 설치한 회로 구성을 채용하고 있다. 그리고 m열의 화소열 중, 임의의 2열의 화소의 신호를, 스위치 제어 신호 φadd(1), φadd(2)에 의해 온/오프 제어되는 스위치(62-1, 62-2)로 선택하여 입력측 용량(33-1, 33-2)에 축적하고, 이들 입력측 용량(33-1, 33-2)에 축적된 신호 전하를 동시에 귀환 용량(36-i)에 전송함으로써 수평 방향에서의 2화소 가산을 실현할 수 있다.

한편, 동일한 화소열의 2개의 화소의 신호를, 스위치 제어 신호 φadd(1), φadd(2)에 동기하여 스위치(62-1, 62-2)로 선택하여 입력측 용량(33-1, 33-2)에 축적하고, 이들 입력측 용량(33-1, 33-2)에 축적된 신호 전하를 동시에 귀환 용량(36-i)에 전송함으로써 수직 방향에서의 2화소 가산을 실현할 수 있다.

여기서는, 수평 방향 또는 수직 방향에서의 2화소 가산을 예로 들었지만, 입력측 용량(33)을 x개 설치한 회로 구성을 채용하여, 수평 방향 또는 수직 방향에서 의 x화소 가산을 실현할 수 있다.

[변형예]

그리고 상기 실시예에서는, 가시광의 광량에 따른 신호 전하를 물리량으로서 검지하는 단위 화소가 행렬형으로 배치되어 있는 MOS 이미지 센서에 적용한 경우를 예로 들어 설명하였으나, 본 발명은 CMOS 이미지 센서로의 적용에 한정되지 않고, 화소 어레이 유닛의 화소열마다 컬럼 처리 유닛을 배치하여 이루어지는 컬럼 방식의 고체 촬상 소자 전반에 대하여 적용할 수 있다.

또한, 본 발명은, 가시광의 입사광량의 분포를 검지하여 화상으로서 촬상하는 고체 촬상 소자로의 적용에 한정되지 않고, 적외선이나 X선, 또는 입자 등의 입사량의 분포를 화상으로서 촬상하는 고체 촬상 소자나, 광의의 의미로서 압력이나 정전 용량 등, 다른 물리량의 분포를 검지하여 화상으로서 촬상하는 지문 검출 센서 등의 고체 촬상 소자(물리량 분포 검지 장치) 전반에 대하여 적용할 수 있다.

또한, 본 발명은, 화소 어레이 유닛의 각 단위 화소를 행 단위로 차례로 주사해서 각 단위 화소로부터 화소 신호를 판독하는 고체 촬상 소자에 한정되지 않고, 화소 단위로 임의의 화소를 선택하여, 상기 선택 화소로부터 화소 단위로 신호를 판독하는 X－Y 어드레스형의 고체 촬상 소자에 대해서도 적용할 수 있다.

그리고 고체 촬상 소자는 원칩으로서 형성된 형태라도 되고, 촬상부와 신호 처리부 또는 광학계를 모아서 패키징된 촬상 기능을 가지는 모듈형의 형태라도 된다.

또한, 본 발명은, 고체 촬상 소자로의 적용에 한정되지 않고, 촬상 장치에도 적용할 수 있다. 여기서, 촬상 장치란, 디지털 스틸 카메라나 비디오 카메라 등의 카메라 시스템이나, 휴대 전화기 등의 촬상 기능을 가지는 전자 기기를 말한다. 그리고 전자 기기에 탑재되는 상기 모듈형의 형태, 즉 카메라 모듈을 "촬상 장치"로 하는 경우도 있다.

[촬상 장치]

도 19는 본 발명에 관한 촬상 장치의 구성의 일례를 나타낸 블록도이다. 도 19에 나타낸 바와 같이, 본 발명에 관한 촬상 장치(100)는, 렌즈군(101) 등을 포함하는 광학계, 촬상 소자(102), 카메라 신호 처리 회로인 DSP 회로(103), 프레임 메모리(104), 표시 장치(105), 기록 장치(106), 조작계(107) 및 전원계(108) 등을 가지고, DSP 회로(103), 프레임 메모리(104), 표시 장치(105), 기록 장치(106), 조작계(107) 및 전원계(108)가 버스 라인(109)을 통하여 서로 접속된 구성으로 되어 있다.

렌즈군(101)은, 피사체로부터의 입사광(이미지 광)을 판독하여 촬상 소자(102)의 촬상 면 상에 결상한다. 촬상 소자(102)는, 렌즈군(101)에 의해 촬상 면 상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 출력한다. 이 촬상 소자(102)로서 전술한 실시예 또는 그 응용예에 관한 CMOS 이미지 센서(10)가 사용된다.

표시 장치(105)는, 액정 표시 장치나 유기 EL(electro luminescence) 표시 장치 등의 패널형 표시 장치로 이루어지고, 촬상 소자(102)로 촬상된 동영상 또는 정지화상을 표시한다. 기록 장치(106)는, 촬상 소자(102)로 촬상된 동영상 또는 정지화상을, 비디오 테이프나 DVD(Digital Versatile Disk) 등의 기록 매체에 기록한다.

조작계(107)는, 사용자에 의한 조작 하에, 본 촬상 장치가 가지는 다양한 기능에 대하여 조작 지령을 발생한다. 전원계(108)는, DSP 회로(103), 프레임 메모리(104), 표시 장치(105), 기록 장치(106) 및 조작계(107)의 동작 전원으로 되는 각종의 전원을, 이들 공급 대상에 대하여 적당히 공급한다.

전술한 바와 같이, 카메라 모듈 등의 촬상 장치(예를 들어, 비디오 카메라나 디지털 스틸 카메라, 또한 휴대 전화기 등의 모바일 기기)에 있어서, 그 촬상 소자(102)로서 전술한 실시예 또는 그 응용예에 관한 CMOS 이미지 센서(10)를 사용함으로써, 상기 CMOS 이미지 센서(10)에서는, 복수개의 화소열의 단위로 배치되는 단위 판독 회로의 일부를 복수개의 화소열로 공유함으로써 컬럼 처리 유닛이 점유하는 회로 부분의 소면적화를 가능하게 하고, 칩 사이즈의 소형화를 실현할 수 있으므로 촬상 장치 본체의 소형화를 도모할 수 있다.

첨부된 청구의 범위 또는 그 등가물의 범주 내에 있는 한 설계 요건 및 그외 요인에 기초하여 다양한 변형, 조합, 서브조합 및 대안이 이루어질 수 있다는 것을 당업자는 이해할 수 있다.

도 1은 본 발명의 일실시예에 관한 CMOS 이미지 센서의 구성의 개략을 나타내는 시스템 구성도이다.

도 2는 단위 화소의 회로 구성의 일례를 나타낸 회로도이다.

도 3은 단위 판독 회로의 회로 구성의 일례를 나타낸 회로도이다.

도 4a 내지 도 4c는 스위치의 심볼에 대한 설명도이다.

도 5a 및 도 5b는 더미 스위치의 작용에 대한 제1 설명도이다.

도 6a 및 도 6b는 더미 스위치의 작용에 대한 제2 설명도이다.

도 7은 단위 판독 회로의 회로 동작의 설명을 위한 타이밍 차트이다.

도 8은 응용예 1에 따른 단위 판독 회로의 회로 구성을 나타낸 회로도이다.

도 9는 응용예 2에 따른 단위 판독 회로의 회로 구성을 나타낸 회로도이다.

도 10은 응용예 2에 따른 단위 판독 회로의 회로 동작의 설명을 위한 타이밍 차트이다.

도 11은 응용예 3에 따른 단위 판독 회로의 회로 동작의 설명을 위한 타이밍 차트이다.

도 12는 응용예 4에 따른 단위 판독 회로의 회로 구성을 나타낸 회로도이다.

도 13은 응용예 4에 따른 단위 판독 회로의 회로 동작의 설명을 위한 타이밍 차트이다.

도 14는 응용예 5에 따른 단위 판독 회로의 회로 구성을 나타낸 회로도이다.

도 15는 1.5-bit 순회형 AD 변환기의 1단 당의 입출력 특성(AD 변환 특성)을 나타낸 도면이다.

도 16는 1.5-bit 순회형 AD 변환기의 개념도이다.

도 17은 1.5-bit 순회형 AD 변환을 행하는 경우의 동작 파형을 나타내는 타이밍 차트이다.

도 18은 응용예 6에 따른 단위 판독 회로의 회로 구성을 나타낸 회로도이다.

도 19는 본 발명에 관한 촬상 장치의 구성의 일례를 나타낸 블록도이다.

도 20은 종래예에 관한 신호 판독 회로 유닛의 구성을 나타낸 회로도이다.

Claims

광전 변환 유닛을 포함하는 단위 화소가 행렬형으로 배치되고, 화소열마다 수직 신호선이 배선된 화소 어레이 유닛; 및

상기 화소 어레이 유닛의 복수개의 화소열을 단위로 하여 상기 복수개의 화소열마다 설치된 단위 판독 회로로 이루어지고, 상기 단위 화소로부터 상기 수직 신호선에 출력되는 화소 리셋에 의한 리셋 신호와 광전 변환에 의한 광 축적 신호(received-light photoelectric conversion signal)를 처리하는 컬럼 처리 유닛

을 구비하고,

상기 단위 판독 회로는,

상기 복수개의 화소열의 각각에 대응하는 복수개의 수직 신호선의 각 일단에 입력단이 접속되고, 차례대로 온/오프 동작을 행하는 복수개의 입력 스위치;

상기 복수개의 입력 스위치의 각 출력단에 일단이 공통으로 접속된 적어도 하나의 입력측 용량;

상기 입력측 용량에 레퍼런스 전압을 선택적으로 부여하는 레퍼런스 스위치;

상기 입력측 용량의 타단에 입력단이 접속된 연산 증폭기;

상기 연산 증폭기의 입출력단 사이를 선택적으로 단락하는 리셋 스위치; 및

상기 복수개의 화소열에 대응하여 설치되고, 상기 연산 증폭기의 입출력단 사이에 직렬로 접속된 귀환 스위치 및 귀환 용량을 포함하는 복수개의 귀환 회로

를 포함하는 고체 촬상 소자.
제1항에 있어서,

상기 단위 판독 회로는, 상기 복수개의 입력 스위치의 각각과 상기 레퍼런스 스위치를 교대로 온시킴으로써 상기 리셋 신호 또는 상기 광 축적 신호와 상기 레퍼런스 전압과의 차분을, 상기 입력측 용량을 통하여 상기 귀환 용량에 전송하며, 그후, 상기 복수개의 입력 스위치의 각각과 상기 레퍼런스 스위치를 교대로 온시킴으로써 상기 광 축적 신호 또는 상기 리셋 신호와 상기 레퍼런스 전압과의 차분을, 상기 입력측 용량을 통하여 상기 귀환 용량에 전송하도록, 상기 광 축적 신호와 상기 리셋 신호와의 차분을 상기 복수개의 화소열마다 판독하는, 고체 촬상 소자.
제2항에 있어서,

상기 입력측 용량 및 상기 귀환 용량의 한쪽의 용량값이 가변인, 고체 촬상 소자.
제3항에 있어서,

상기 입력측 용량 및 상기 귀환 용량의 한쪽의 용량값은, 상기 복수개의 화소열의 모두 또는 소정수 이상의 상기 광 축적 신호의 신호 레벨이 일정값보다 작을 때, 상기 복수개의 화소열의 모두에 대하여 상기 입력측 용량 및 상기 귀환 용량의 용량비로 정해지는 증폭율이 높아지는 방향으로 제어되는, 고체 촬상 소자.
제3항에 있어서,

상기 단위 판독 회로는, 상기 복수개의 화소열로부터의 상기 광 축적 신호의 신호 레벨을 소정값과 비교하는 제1 비교기와, 상기 제1 비교기의 비교 결과에 기초하여 상기 입력측 용량 및 상기 귀환 용량의 한쪽의 용량값을 제어하는 컨트롤러를 구비하는, 고체 촬상 소자.
제5항에 있어서,

상기 컨트롤러는,

상기 광 축적 신호의 신호 레벨이 상기 소정값보다 높을 때, 상기 입력측 용량 및 상기 귀환 용량의 한쪽의 용량값을, 상기 입력측 용량 및 상기 귀환 용량의 용량비로 정해지는 증폭율이 낮아지는 방향으로 제어하고,

상기 광 축적 신호의 신호 레벨이 상기 소정값 이하일 때, 상기 입력측 용량 및 상기 귀환 용량의 한쪽의 용량값을, 상기 증폭율이 높아지는 방향으로 제어하는, 고체 촬상 소자.
제2항에 있어서,

상기 단위 판독 회로는, 상기 리셋 신호 또는 상기 광 축적 신호와 상기 레퍼런스 전압과의 차분을 취하는 처리와, 상기 광 축적 신호 또는 상기 리셋 신호와 상기 레퍼런스 전압과의 차분을 취하는 처리 중 한쪽을 실행하는, 고체 촬상 소자.
제7항에 있어서,

상기 단위 판독 회로는, 상기 입력측 용량에 대하여 상기 레퍼런스 전압에 대신하여 상기 레퍼런스 전압보다 전압값이 높은 제2 레퍼런스 전압을 선택적으로 부여하는 제2 레퍼런스 스위치와, 상기 연산 증폭기의 출력 전압이 기준값을 넘었을 때 상기 제2 레퍼런스 스위치를 온시키는 제2 비교기와, 상기 제2 비교기의 비교 결과에 기초하여 상기 복수개의 화소열마다 상기 연산 증폭기의 출력 전압이 상기 기준값을 넘은 횟수를 기억하고, 상기 횟수를 신호 복원의 정보로 사용하는 래치 회로를 포함하는, 고체 촬상 소자.
제2항에 있어서,

상기 단위 판독 회로는, 상기 입력측 용량, 상기 레퍼런스 스위치, 상기 연산 증폭기, 상기 리셋 스위치, 상기 귀환 스위치 및 상기 귀환 용량을 이용하여 아날로그/디지털 변환을 행하는 아날로그/디지털(AD) 변환기를 포함하고, 상기 복수개의 화소열에 대하여 상기 입력측 용량, 상기 레퍼런스 스위치, 상기 연산 증폭기 및 상기 리셋 스위치를 공유하는, 고체 촬상 소자.
제9항에 있어서,

상기 AD 변환기는, 각 자리수마다 3값을 취하는 AD 변환을 행하는 순회형 AD 변환기인, 고체 촬상 소자.
제2항에 있어서,

상기 단위 판독 회로는, 상기 입력측 용량을 복수개 가지며, 상기 복수개의 입력측 용량에 상기 복수개의 화소열에 속하는 복수개의 단위 화소의 신호를 유지함으로써, 상기 복수개의 단위 화소 사이에서 신호의 합산을 행하는, 고체 촬상 소자.
제1항에 있어서,

상기 입력 스위치, 상기 레퍼런스 스위치, 상기 리셋 스위치, 상기 귀환 스위치는 MOS 트랜지스터로 이루어지고, 적어도 한쪽의 단자 측에 더미 스위치를 가지고, 상기 더미 스위치는, 소스-드레인 사이가 단락되어 채널 폭이 상기 입력 스위치, 상기 레퍼런스 스위치, 상기 리셋 스위치, 상기 귀환 스위치를 구성하는 MOS 트랜지스터의 1/2의 사이즈의 MOS 트랜지스터로 이루어지는, 고체 촬상 소자.
제12항에 있어서,

상기 적어도 한쪽의 단자 측은 상기 연산 증폭기의 입력 측인, 고체 촬상 소자.
광전 변환 유닛을 포함하는 단위 화소가 행렬형으로 배치되고, 화소열마다 수직 신호선이 배선된 화소 어레이 유닛; 및

상기 화소 어레이 유닛의 복수개의 화소열을 단위로 하여 상기 복수개의 화 소열마다 설치된 단위 판독 회로로 이루어지고, 상기 단위 화소로부터 상기 수직 신호선에 출력되는 화소 리셋에 의한 리셋 신호와 광전 변환에 의한 광 축적 신호를 처리하는 컬럼 처리 유닛

을 구비하고,

상기 단위 판독 회로는, 상기 복수개의 화소열의 각각에 대응하는 복수개의 수직 신호선의 각 일단에 입력단이 접속되고, 차례대로 온/오프 동작을 행하는 복수개의 입력 스위치와, 상기 복수개의 입력 스위치의 각 출력단에 일단이 공통으로 접속된 적어도 하나의 입력측 용량과, 상기 입력측 용량에 레퍼런스 전압을 선택적으로 부여하는 레퍼런스 스위치와, 상기 입력측 용량의 타단에 입력단이 접속된 연산 증폭기와, 상기 연산 증폭기의 입출력단 사이를 선택적으로 단락하는 리셋 스위치와, 상기 복수개의 화소열에 대응하여 설치되고, 상기 연산 증폭기의 입출력단 사이에 직렬로 접속된 귀환 스위치 및 귀환 용량을 포함하는 복수개의 귀환 회로를 가지는 고체 촬상 소자의 신호 판독 방법에 있어서,

상기 복수개의 입력 스위치의 각각과 상기 레퍼런스 스위치를 교대로 온시킴으로써 상기 리셋 신호 또는 상기 광 축적 신호와 상기 레퍼런스 전압과의 차분을, 상기 입력측 용량을 통하여 상기 귀환 용량에 전송하는 단계; 및

상기 복수개의 입력 스위치의 각각과 상기 레퍼런스 스위치를 교대로 온시킴으로써 상기 광 축적 신호 또는 상기 리셋 신호와 상기 레퍼런스 전압과의 차분을, 상기 입력측 용량을 통하여 상기 귀환 용량에 전송하도록, 상기 광 축적 신호와 상기 리셋 신호와의 차분을 상기 복수개의 화소열마다 판독하는 단계

를 포함하는 고체 촬상 소자의 신호 판독 방법.
제14항에 있어서,

상기 광 축적 신호와 상기 리셋 신호와의 차분을 0으로 한 상태로 상기 연산 증폭기에 기인하는 오프셋 전압을 측정하고, 상기 오프셋 전압을 상기 복수개의 화소열마다 상기 단위 판독 회로의 출력 전압으로부터 감산하는, 고체 촬상 소자의 신호 판독 방법.
제14항에 있어서,

상기 광 축적 신호와 상기 리셋 신호와의 차분을 임의의 전압값으로 설정했을 때 상기 단위 판독 회로의 출력 전압을 상기 복수개의 화소열마다 얻어 상기 출력 전압의 역수를 구하고, 이 구한 역수를 상기 단위 판독 회로의 상기 귀환 용량의 화소열마다의 불균일을 보정하는 보정 계수로서 사용하여 상기 복수개의 화소열마다 상기 단위 판독 회로의 출력 전압을 보정하는, 고체 촬상 소자의 신호 판독 방법.
광전 변환 유닛을 포함하는 단위 화소가 행렬형으로 배치되고, 화소열마다 수직 신호선이 배선된 화소 어레이 유닛과, 상기 화소 어레이 유닛의 복수개의 화소열을 단위로 하여 상기 복수개의 화소열마다 설치된 단위 판독 회로로 이루어지고, 상기 단위 화소로부터 상기 수직 신호선에 출력되는 화소 리셋에 의한 리셋 신 호와 광전 변환 동작에 의한 광 축적 신호를 처리하는 컬럼 처리 유닛을 구비한 고체 촬상 소자; 및

입사광을 상기 고체 촬상 소자의 촬상 면 상에 결상하는 광학계

를 구비하는 촬상 장치에 있어서,

상기 단위 판독 회로는,

상기 복수개의 화소열의 각각에 대응하는 복수개의 수직 신호선의 각 일단에 입력단이 접속되고, 차례대로 온/오프 동작을 행하는 복수개의 입력 스위치;

상기 복수개의 입력 스위치의 각 출력단에 일단이 공통으로 접속된 적어도 하나의 입력측 용량;

상기 입력측 용량에 레퍼런스 전압을 선택적으로 부여하는 레퍼런스 스위치;

상기 입력측 용량의 타단에 입력단이 접속된 연산 증폭기;

상기 연산 증폭기의 입출력단 사이를 선택적으로 단락하는 리셋 스위치; 및

상기 복수개의 화소열에 대응하여 설치되고, 상기 연산 증폭기의 입출력단 사이에 직렬로 접속된 귀환 스위치 및 귀환 용량을 포함하는 복수개의 귀환 회로

를 포함하는, 촬상 장치.