JP3559714B2 - 撮像装置およびそれを用いた撮像システム - Google Patents
撮像装置およびそれを用いた撮像システム Download PDFInfo
- Publication number
- JP3559714B2 JP3559714B2 JP24872998A JP24872998A JP3559714B2 JP 3559714 B2 JP3559714 B2 JP 3559714B2 JP 24872998 A JP24872998 A JP 24872998A JP 24872998 A JP24872998 A JP 24872998A JP 3559714 B2 JP3559714 B2 JP 3559714B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- signal
- unit
- noise
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は撮像装置およびそれを用いた撮像システムに関するものである。
【０００２】
【従来の技術】
増幅型センサーの一つにＣＭＯＳ回路からなる増幅アンプを一つの画素内に設けたＣＭＯＳエリアセンサーがある。
【０００３】
ＣＭＯＳエリアセンサーはＣＣＤ型エリアセンサーに対し、ランダムアクセスが可能で、多機能性と低消費電力性の点で優位である。
【０００４】
すなわち、ＣＣＤ型エリアセンサーは光電変換された信号を順次転送しながら、外部へ出力するために、ランダムアクセスが困難であり、消費電力が大きいが、ＣＭＯＳエリアセンサーは任意の画素を選択して出力することができるので、低消費電力であって、実装上低ノイズであり、実装も簡単である。
【０００５】
【発明が解決しようとする課題】
上記ＣＭＯＳエリアセンサーにおいて、画素アンプの特性にバラツキを生じる場合、そのバラツキを補正するためにメモリを付加することが求められる。しかし、メモリを画素ごとに設けるとメモリの実装面積が大きくなり、コスト高となる課題がある。以下、バラツキを補正するためにメモリを有する撮像装置の一例について説明する。画素アンプの特性のバラツキは画素からノイズ信号を読み出し画素信号から差分することで抑制することができる。
【０００６】
図２１〜図２３はそれぞれ従来例の撮像装置のバラツキ補正回路の一例を示す概略的回路構成図である。なお図２２に示す構成は、特開平１−２４５７６９号公報に開示されており、図２３に示す構成は特開平９−２４７５４６号公報に開示されている。
【０００７】
図２１において、複数の画素の出力端が接続された垂直出力線には、トランジスタＭＳ、ＭＮを介して各画素に対応した信号、ノイズをそれぞれ蓄積する容量ＣＳと容量ＣＮが設けられている。そして、容量ＣＳと容量ＣＮに蓄積された信号とノイズは水平シフトレジスタ（Ｈ・ＳＲ）によりトランジスタＭＣ１、ＭＣ２がオン状態となって水平出力線に転送され、減算アンプにより信号からノイズが除去される。
【０００８】
図２２においては、容量Ｃｐと容量Ｃｐの電極に接続されたリセット手段ＭＰ１，ＭＰ２とで、ノイズと信号とを差分処理し、容量ＣＳにはノイズが除去された信号が一時蓄積される。ノイズを差分するには、容量Ｃｐの出力電極側を一定電位とした状態でノイズを容量Ｃｐの入力電極側に出力し、容量Ｃｐの出力電極側を浮遊状態とした後に、容量Ｃｐの入力電極側に信号を入力する。こうすると容量Ｃｐの入力電極側は（信号−ノイズ）分電位が変動し、容量Ｃｐの出力電極側も同様に（信号−ノイズ）分電位が変動するので、ノイズ除去された信号が出力されることになる。容量ＣＳに蓄積された信号は水平シフトレジスタ（Ｈ・ＳＲ）によりトランジスタＭＣがオン状態となって水平出力線に転送される。
【０００９】
図２３においては、垂直出力線から読み出されたノイズおよび信号について、信号からノイズを除去して一時蓄積容量ＣＳに蓄積する。ノイズを除去するには、トランジスタＭｔ、Ｍｒをオンしリセットした後、ノイズ出力期間に容量ＣＰに負パルスを印加してトランジスタＭＳのチャネル電位φｎを超えた電荷を容量ＣＳに転送し、この電荷をトランジスタＭｔをオンして排出する。信号出力期間に再度、容量ＣＰに負パルスを印加してトランジスタＭＳのチャネル電位φｓを超えた電荷を容量ＣＳに転送する。ここで容量ＣＳに転送された電荷はＣＰ×（φｓ−φｎ）となりノイズが除去された信号となる。
【００１０】
これらの撮像装置では、１列の画素列（１本の垂直出力線）に対して容量を最低２個設けている。付加する容量の値は誘電層の厚みと電極面積で決まるが、通常チップ面積の数十％を占めている。
【００１１】
特に、図２１の構成例ではノイズと信号を差分処理するアンプが画素ごとに必要となり消費電力が大きくなる。さらに、読出し速度を下げるために複数水平ラインの信号読出しを同時に行うと、一時蓄積容量はさらに多くなり、チップ面積の増大を招くことになる。また図２２の撮像装置において、容量ＣＳをなくし、一時蓄積せずにそのまま水平出力線に出力したとしても一列ごとにノイズを減算する回路は必要でありチップ面積はとる。
【００１２】
近年デジタルスチルカメラが数百万画素になったことにより消費電力が増え、撮影枚数が減り、ユーザは高い電池代を負担することになっている。
【００１３】
さらに、西暦２０００年過ぎには、高速データ通信が可能なＩＭＴ−２０００のインフラが準備され、画像通信が本格化する。そして、このようなモバイル画像通信を普及させるには低消費電力のセンサーと周辺ＩＣおよびコストダウンが求められる。
【００１４】
【課題を解決するための手段】
本発明の撮像装置は、行方向及び列方向に２次元状に光電変換部が配列されるとともに、行方向に配列された少なくとも２つの光電変換部と、前記少なくとも２つの光電変換部からの信号が入力される共通回路とを配置した単位セルが複数列配列された撮像装置において、
少なくとも２列の光電変換部に対して共通に一つ設けられ、前記単位セルからの画像信号に含まれるノイズ成分を除去するノイズ除去回路と、
前記ノイズ除去回路に接続される光電変換部列の数と同じ数設けられた、前記ノイズ除去回路から出力された画像信号を保持する複数の信号保持手段と、
前記複数の保持手段からの信号が順次出力される共通出力線と、
前記複数の保持手段に保持された信号を前記共通出力線に順次出力させるための走査回路と、
を有することを特徴とする。
【００１５】
また本発明の撮像装置は、行方向及び列方向に２次元状に配列された光電変換画素と、
少なくとも２列の光電変換画素に対して共通に一つ設けられ、該光電変換画素からの画像信号に含まれるノイズ成分を除去するノイズ除去回路と、
前記ノイズ除去回路に接続される光電変換画素列の数と同じ数設けられた、前記ノイズ除去回路から出力された画像信号を保持する複数の信号保持手段と、
前記複数の保持手段からの信号が順次出力される共通出力線と、
前記複数の保持手段に保持された信号を前記共通出力線に順次出力させるための走査回路と、
を有することを特徴とする。
【００１６】
本発明の撮像システムは、上記本発明の撮像装置と、前記撮像装置へ光を結像するレンズと、前記撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とするものである。
【００１７】
なお、本発明に関連する先行技術としては、特開平４−２８１６８３号公報に、１本の垂直出力線に接続される奇数ラインの画素の出力と偶数ラインの画素の出力とを共通のノイズ除去回路（ＣＤＳ回路；相関二重サンプリング回路）に接続し、ノイズを除去した後に、二つの容量に各画素からの信号を蓄積することが開示されている。しかし、この技術は１本の垂直出力線に接続された複数の画素についてノイズ除去回路を共有するもので、本発明のように、複数の光電変換部と共通のアンプとを配置した単位セルが複数列配列された撮像装置について共通の減算手段（ノイズ除去回路に相当する）を用いるものでなく、又複数の出力線について共通の減算手段を用いるものでないので、本発明とは技術的思想が異なる。
【００１８】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
【００１９】
図１は本発明の第１実施例の撮像装置の構成を示す概略的構成図である。図２は光電変換画素の構成を示す図である。なお、ノイズ除去回路の基本構成は図２２に示したものと同じである。
【００２０】
図１に示すように、光電変換画素ａ、ｃは垂直出力線ＶＬ１に接続され、光電変換画素ｂ、ｄは垂直出力線ＶＬ２に接続されている。垂直出力線ＶＬ１はトランジスタＭ１を介してノイズ除去用の容量ＣＰに接続され、垂直出力線ＶＬ２はトランジスタＭ２を介してノイズ除去用の容量ＣＰに接続される。容量ＣＰの入力側はトランジスタＭ３、出力側はトランジスタＭ４が接続されており、容量ＣＰの入力電極、出力電極をそれぞれ所定の電位に設定可能となっている。
【００２１】
ノイズを除去するには、容量Ｃｐの出力電極側を一定電位とした状態で、例えば画素ａのノイズをトランジスタＭ１をオンして容量Ｃｐの入力電極側に出力し、さらに、容量Ｃｐの出力電極側を浮遊状態とした後に、容量Ｃｐの入力電極側に画素ａの信号を入力する。こうすると容量Ｃｐの入力電極側は（信号−ノイズ）分電位が変動し、容量Ｃｐの出力電極側も同様に（信号−ノイズ）分電位が変動するので、ノイズ除去された信号が出力されることになる。同様にして画素ｂからの信号からノイズが除去される。
【００２２】
ノイズが除去された画素ａからの信号はトランジスタＭ５をオンすることで容量Ｃａに蓄積され、ノイズが除去された画素ｂからの信号はトランジスタＭ６をオンすることで容量Ｃｂに蓄積される。水平シフトレジスタ（Ｈ・ＳＲ）によって順次トランジスタＭ７、Ｍ８がオンして、ノイズが除去された画素ａからの信号、ノイズが除去された画素ｂからの信号が水平出力線に出力される。１００はノイズ除去・信号蓄積部を示す。
【００２３】
本実施例ではノイズ除去用の容量ＣＰが２本の垂直出力線で共有されているので、２本の垂直出力線に対して容量は３個ですむことになる。
【００２４】
図２は光電変換画素の構成を示す図である。図２に示すように、光電変換画素は、光電変換部となるフォトダイオードＰＤ、フォトダイオードＰＤからの信号電荷を転送する転送手段ＭＴＸ、転送された信号電荷を増幅して出力する増幅手段ＭＳＦ、画素のリセットを行うリセット手段ＭＲＥＳ、画素の選択を行うセレクト手段ＭＳＥＬからなっている。転送手段ＭＴＸは制御信号φＧＴによりオン状態となり、フォトダイオードＰＤから信号が増幅手段ＭＳＦの入力部（ゲート）に転送される。セレクト信号φＳＯによりセレクト手段ＭＳＥＬがオン状態となると、増幅手段ＭＳＦのゲートに転送された信号電荷に対応する信号が垂直出力線に読み出される。なお、フォトダイオードＰＤから信号が増幅手段ＭＳＦの入力部（ゲート）に転送される前にリセット信号φＧＣＬによりリセット手段ＭＲＥＳがオン状態となり増幅手段ＭＳＦの入力部がリセットされ、ノイズがセレクト手段ＭＳＥＬを介して垂直出力線に送られる。
【００２５】
図３に上記撮像装置の動作を説明するためのタイミングチャートを示す。
【００２６】
図３において、水平ブランキング（Ｈ・ＢＬＫ）期間において、期間Ｔ１〜Ｔ３では画素ａの信号読み出し動作を行う。まず、期間Ｔ１では、信号φＶＬ、φＭ１をハイレベルとしトランジスタＭ３、Ｍ１をオン状態として、垂直出力線ＶＬ１上の残留電荷の除去を行う。
【００２７】
次に、期間Ｔ２では、信号φＧＣＬ、φＳＯ、φＨＣＬ、φＴ１、φＭ１をハイレベルとして、画素ａのリセット手段ＭＲＥＳをオン状態として共通アンプのリセットを行い、セレクト手段ＭＳＥＬ、トランジスタＭ１をオン状態として、共通アンプのノイズの読み出し、容量Ｃｐの出力電極を一定電位に固定した状態での、容量Ｃｐの入力電極へのノイズ転送を行う。この時、容量Ｃａも一定電位にリセットされる。その後、期間Ｔ２と期間Ｔ３との間でφＨＣＬがロウレベルとなって容量Ｃｐの出力電極は浮遊状態となる。
【００２８】
次に、期間Ｔ３では、信号φＧＴ、φＳＯ、φＴ１、φＭ１をハイレベルとして、転送手段ＭＴＸをオン状態として画素ａの光電変換部から共通アンプの入力部（ゲート）へ信号を転送し、セレクト手段ＭＳＥＬ、トランジスタＭ１，Ｍ５をオン状態として、光電変換信号の読み出し、容量ＣＰの入力電極への光電変換信号転送、容量Ｃａへのノイズが除去された光電変換信号の蓄積を行う。なお、ノイズ除去動作は上述した通りに行われる。
【００２９】
期間Ｔ４〜Ｔ６では画素ａの信号読み出し動作と同様にして画素ｂの信号読み出し動作を行う。容量Ｃａ、Ｃｂに蓄積された画素ａ、ｂの光電変換信号は水平シフトレジスタ（Ｈ・ＳＲ）によって順次読み出される。ここで、本実施例では容量Ｃａ、Ｃｂを容量ＣＰの出力側に設け、例えば画素ａ、ｂからの信号を一時蓄積することができるようになっているが、容量Ｃａ、Ｃｂを設けずに、画素からの信号を一時蓄積せずに水平出力線に順次出力してもよい。
【００３０】
図４は本発明の第２実施例の撮像装置の構成を示す概略的構成図である。本実施例ではノイズ除去回路が図１の構成と異なる。ノイズ除去回路の基本構成は図２３に示したものと同じである。２００はノイズ除去・信号蓄積部を示す。
【００３１】
図４に示すように、垂直出力線ＶＬ１、ＶＬ２はそれぞれトランジスタＭ１、Ｍ２を介して共通トランジスタＭ９のゲートに接続される。共通トランジスタＭ９のドレイン側は容量ＣＰ及びトランジスタＭ１１が接続され、共通トランジスタＭ９のソース側はトランジスタＭ１０が接続されるとともに、それぞれトランジスタＭ５、Ｍ６を介して容量Ｃａ、Ｃｂに接続される。
【００３２】
ノイズを除去するには、トランジスタＭ１１、Ｍ１０、Ｍ５をオンしリセットした後、画素ａからのノイズ出力期間に容量ＣＰに負パルスを印加してトランジスタＭ９のチャネル電位φｎを超えた電荷を容量Ｃａに転送し、この電荷をトランジスタＭ１０をオンして排出する。画素ａからの信号出力期間に再度、容量ＣＰに負パルスを印加してトランジスタＭ９のチャネル電位φｓを超えた電荷を容量Ｃａに転送する。ここで容量Ｃａに転送された電荷はＣＰ×（φｓ−φｎ）となりノイズが除去された信号となる。同様にして画素ｂからノイズが除去された信号が容量ｂに蓄積される。その後、実施例１と同様にして、ノイズが除去された画素ａからの信号、ノイズが除去された画素ｂからの信号が水平出力線に順次出力される。
【００３３】
本実施例においてもノイズ除去用の容量ＣＰが２本の垂直出力線で共有されているので、２本の垂直出力線に対して容量は３個ですむことになる。
【００３４】
図５に上記撮像装置の動作を説明するためのタイミングチャートを示す。
【００３５】
図５において、水平ブランキング（Ｈ・ＢＬＫ）期間において、期間Ｔ１〜Ｔ５では画素ａの信号読み出し動作を行う。まず、期間Ｔ１では、信号φＶＬ、φＭ１をハイレベルとしトランジスタＭ３、Ｍ１をオン状態として、垂直出力線ＶＬ１上の残留電荷の除去を行う。
【００３６】
次に、期間Ｔ２では、信号φＨＣＬ、φＣＬ、φＴ１をハイレベルとして、トランジスタＭ１０、Ｍ１１、Ｍ５をオン状態として、残留電荷のリセットを行う。
【００３７】
次に、期間Ｔ３では、信号φＧＣＬ、φＳＯ、φＭ１をハイレベルとして、画素ａのリセット手段ＭＲＥＳをオン状態として共通アンプのリセットを行い、セレクト手段ＭＳＥＬ、トランジスタＭ１をオン状態として、トランジスタＭ９のゲートに共通アンプのノイズを読み出す。同時に信号φＴ１をハイレベルとし、信号φＣＰをロウレベルとして、容量ＣＰに負パルスを印加してトランジスタＭ９のチャネル電位φｎを超えた電荷を容量Ｃａに転送する。
【００３８】
次に、期間Ｔ４では、信号φＨＣＬ、φＴ１をハイレベルとして、容量Ｃａの電荷をトランジスタＭ１０、Ｍ５をオンして排出する。
【００３９】
次に、期間Ｔ５では、信号φＧＴ、φＳＯ、φＭ１をハイレベルとして、転送手段ＭＴＸをオン状態として画素ａの光電変換部から共通アンプの入力部（ゲート）へ信号を転送し、セレクト手段ＭＳＥＬ、トランジスタＭ１をオン状態として、光電変換信号の読み出し、トランジスタＭ９のゲートへの光電変換信号転送を行う。同時に、信号φＴ１をハイレベルとし、信号φＣＰをロウレベルとして、容量ＣＰに再度負パルスを印加してトランジスタＭ９のチャネル電位φｓを超えた電荷を容量Ｃａに転送する。ここで容量Ｃａに転送された電荷はＣＰ×（φｓ−φｎ）となりノイズが除去された信号が容量Ｃａに蓄積されることになる。
【００４０】
期間Ｔ６〜Ｔ１０では画素ａの信号読み出し動作と同様にして画素ｂの信号読み出し動作を行う。容量Ｃａ、Ｃｂに蓄積された画素ａ、ｂの光電変換信号は水平シフトレジスタ（Ｈ・ＳＲ）によって順次読み出される。
【００４１】
図６は本発明の第３実施例の撮像装置の構成を示す概略的構成図である。本実施例では光電変換画素の構成が図１の構成と異なる。ノイズ除去・信号蓄積部の構成は図１に示したノイズ除去・信号蓄積部１００と同じなので、同一符号を付して構成および動作説明は省略する。
【００４２】
本実施例では４つの光電変換部からの信号は１つの共通アンプを介して出力されるようになっている。いいかえれば、１本の垂直出力線により２列の画素列（光電変換部ａ，ｃの画素列と光電変換部ｂ，ｄの画素列）の信号が出力可能となっている。図６のａ、ｂ、ｃ、ｄは光電変換部を示しており、Ａ１は共通アンプを示している。単位セルは光電変換部（例えば、フォトダイオード）ａ、ｂ、ｃ、ｄと共通アンプＡ１で構成され、画素は１つの光電変換部と共通アンプの一部で構成される。
【００４３】
図７は単位セルの構成を示す図である。図７に示すように、単位セルは、共通アンプ１つに光電変換部４つ（ここでは、ａ１１，ａ１２，ａ２１，ａ２２）を配置して構成されている。その他の単位セルについても同様な構成となっている。なお、ここでは共通アンプは増幅手段ＭＳＦ、リセット手段ＭＲＥＳ、セレクト手段ＭＳＥＬ、および転送手段ＭＴＸ１〜ＭＴＸ４から構成されている。転送手段ＭＴＸ１〜ＭＴＸ４は制御信号φＧＴ１〜φＧＴ４で順次オン状態となり、光電変換部ａ１１，ａ１２，ａ２１，ａ２２から信号が順次、増幅手段ＭＳＦの入力部（ゲート）に転送される。セレクト信号φＳＯによりセレクト手段ＭＳＥＬがオン状態となると、増幅手段ＭＳＦのゲートに転送された信号電荷に対応する信号が垂直出力線に読み出される。なお、光電変換部から信号が増幅手段ＭＳＦの入力部（ゲート）に転送される前にリセット信号φＧＣＬによりリセット手段ＭＲＥＳがオン状態となり増幅手段ＭＳＦの入力部がリセットされ、ノイズとしてセレクト手段ＭＳＥＬを介して垂直出力線に送られる。
【００４４】
図８は本発明の第４実施例の撮像装置の構成を示す概略的構成図である。本実施例では光電変換画素の構成が図６の構成と同じで、ノイズ除去・信号蓄積部の構成は図４に示したノイズ除去・信号蓄積部２００と同じなので、同一符号を付して構成および動作説明は省略する。
【００４５】
図９は本発明の第５実施例の撮像装置の構成を示す概略的構成図である。本実施例の基本構成は図６の構成と同じであるが、光電変換部ａ〜ｄに対応した信号蓄積用の容量Ｃａ〜Ｃｄ、トランジスタＭ１２〜Ｍ１５、トランジスタＭ１６〜Ｍ１９を有する点が異なる。３００はノイズ除去・信号蓄積部を示す。各光電変換部ａ〜ｄごとに容量を設けると、ノイズ除去用の容量ＣＰと信号蓄積用の容量Ｃが４個づつ、合計８個の容量が必要になるが、本実施例ではノイズ除去用の容量ＣＰが１個、信号蓄積用の容量Ｃ（Ｃａ〜Ｃｄ）が４個の合計５個の容量で済む。
【００４６】
図１０は本発明の第６実施例の撮像装置の構成を示す概略的構成図である。本実施例のノイズ除去・信号蓄積部４００の基本構成は図９のノイズ除去・信号蓄積部３００と同じであるが、光電変換部ａ〜ｄの他に、光電変換部ａ′〜ｄ′に対応した信号蓄積用の容量、トランジスタが設けられている点が異なる。ただし、ノイズ除去用の容量ＣＰは共有されている。
【００４７】
本実施例では、光電変換部ａ〜ｄを有する単位セルからなる単位セル列の他に、光電変換部ａ′〜ｄ′を有する単位セルからなる単位セル列のノイズ、信号もノイズ除去・信号蓄積部３００に入力するようにした。
【００４８】
各光電変換部ａ〜ｄ、ａ′〜ｄ′ごとに容量を設けると、ノイズ除去用の容量ＣＰとノイズが除去された信号蓄積用の容量Ｃが８個づつ、合計１６個の容量が必要になるが、本実施例ではノイズ除去用の容量ＣＰが１個、ノイズが除去された信号蓄積用の容量Ｃが８個の合計９個の容量で済む。
【００４９】
図１１に上記撮像装置の全体構成図を示す。
【００５０】
各光電変換セルのリセット、ノイズ・信号読み出し、光電変換の制御は垂直シフトレジスタ（Ｖ・ＳＲ）１５によって行われ、ノイズ除去・信号蓄積構成部１００、２００、３００からなるノイズ除去・メモリ部１４の制御は水平シフトレジスタ（Ｈ・ＳＲ）１３によって行われ、アンプ１０で信号が増幅され、ＡＧＣ１１、Ａ／Ｄコンバータ１２を経てデジタル信号に変換される。タイミングジェネレータ１６は垂直シフトレジスタ（Ｖ・ＳＲ）１５、水平シフトレジスタ（Ｈ・ＳＲ）１３、アンプ１０、ＡＧＣ１１、Ａ／Ｄコンバータ１２の動作を制御する。１７は行列状に光電変換セルが配置された撮像素子部である。
【００５１】
なお、図６、図８〜図１０の実施例は２行４画素の単位セルの分割読み出しと信号出力方法であったが、これをさらに増した複数行、複数画素でもよいことは勿論である。
【００５２】
図１２に撮像システム概略図を示す。同図に示すように、光学系７１、絞り８０を通って入射した画像光はＣＭＯＳセンサー７２上に結像する。ＣＭＯＳセンサー７２上に配置されている画素アレーによって光情報は電気信号へと変換され、ノイズ除去されて出力される。その出力信号は信号処理回路７３によって予め決められた方法によって信号変換処理され、出力される。信号処理された信号は、記録系、通信系７４により情報記録装置により記録、あるいは情報転送される。記録、あるいは転送された信号は再生系７７により再生される。絞り８０、ＣＭＯＳセンサー７２、信号処理回路７３はタイミング制御回路７５により制御され、光学系７１、タイミング制御回路７５、記録系・通信系７４、再生系７７はシステムコントロール回路７６により制御される。
【００５３】
次に本発明の撮像装置に好適に用いることができる単位セルの具体的な構成について説明する。
【００５４】
図２０に示す配置は、光電変換部１７３の配列が等ピッチとはならないために（ａ１≠ａ２）、それぞれの画素内の光を関知する領域（受光部）の間隔が等しくならず、次のような問題が生じる。すなわち、同色の等ピッチでない配列は、部分的に空間周波数、解像度が等しくないために、解像度の低下、モアレ縞等の不良を発生させる。また、モアレ縞の発生は非常に重大な問題であり、そのような撮像装置は、事実上製品として成り立ち得ない。これは前記単位セルを構成する画素数が４以外の場合にも同様に成り立つ。
【００５５】
本発明者らは、複数画素中に分散された増幅手段を有するＣＭＯＳセンサーにおいても、光電変換部のピッチを一定とすることによってそれぞれの受光部の間隔は等しくなり、解像度の低下とモアレ縞の発生を防止し、開口率等を向上させ、良好な性能を得ることができる撮像装置を見出した。このような撮像装置は本発明において好適に用いることができる。
【００５６】
図１３は２行２列の画素が共通アンプ部２２を共有する例を示す図である。図１３では、共有する共通アンプ部２２が４つの画素の中心に配置され、４つの光電変換部（ａ１１，ａ１２，ａ２１，ａ２２）が共通アンプ部２２を取囲むように配置されている。ここで共通アンプ部２２には図７の増幅手段ＭＳＦ、リセット手段ＭＳＥＬ、選択手段ＭＳＥＬの他、転送手段ＭＴＸ１〜ＭＴＸ４を含んでいる。
【００５７】
しかも、共通アンプ部２２の占める各画素における領域と中心対称な位置に遮光部２５が存在している。従って、各画素における光電変換部２１の重心は前記各画素の中心に存在する。これにより前記４つの光電変換部（ａ１１〜ａ２２）は縦方向、横方向に等間隔ａで配置できている。
【００５８】
また図１４では、共有する共通アンプ部３２が４つの画素の横方向の中心部に配置され、４つの光電変換部３１（ａ１１，ａ１２，ａ２１，ａ２２）が共通アンプ部３２をはさむように配置されている。
【００５９】
しかも、共通アンプ部３２の占める各画素における領域と中心対称な位置に遮光部３５が存在している。従って各画素における前記光電変換部３１の重心は各画素の中心に存在する。これにより４つの光電変換部（ａ１１〜ａ２２）は縦方向、横方向に等間隔ａで配置できている。
【００６０】
上述した図１４の実施形態は、横方向と縦方向を入れ換えても全く同様に成立する。
【００６１】
図１５にＣＭＯＳセンサーの画素アレー部の第１の構成例の具体的なパターンレイアウト図を示す。
【００６２】
図１５に示すＣＭＯＳセンサーは単結晶基板上にレイアウトルール０．４μｍによって形成されており、画素の大きさは８μｍ角であり、増幅手段であるソースフォロワアンプは２行２列の４画素で共有されている。従って、図中点線領域で示した繰返し単位セル８１の大きさは１６μｍ×１６μｍ角であり、２次元アレーが形成されている。
【００６３】
光電変換部であるホトダイオード８２ａ，８２ｂ，８２ｃ，８２ｄは各画素の中央に斜めに形成されており、その形状は上下左右でほぼ回転対称、鏡像対称である。またこれらのホトダイオード８２ａ，８２ｂ，８２ｃ，８２ｄの重心ｇは各画素に対して同一になるように設計されている。また９５は遮光部である。
【００６４】
８８−ａは左上の転送ゲート８３−ａを制御する走査線、９０は行選択線、９２はＭＯＳゲート９３を制御するリセット線である。
【００６５】
ホトダイオード８２ａ〜８２ｄ中に蓄積された信号電荷は転送ゲート８３ａ〜８３ｄを通ってＦＤ８５に導かれる。ゲート８３ａ〜８３ｄのＭＯＳサイズはＬ＝０．４μｍ，Ｗ＝１．０μｍ（Ｌはチャネル長、Ｗはチャネル巾を示す。）である。
【００６６】
ＦＤ８５は巾０．４μｍのＡｌ配線によってソースフォロワの入力ゲート８６に接続されており、ＦＤ８５に転送された信号電荷は入力ゲート８６の電圧を変調させる。入力ゲート８６のＭＯＳの大きさはＬ＝０．８μｍ，Ｗ＝１．０μｍであり、ＦＤ８５と入力ゲート８６の容量の和は５ｆＦ程度である。Ｑ＝ＣＶであるから、１０５ 個の電子の蓄積によって入力ゲート８６の電圧は、３．２Ｖ変化することになる。
【００６７】
ＶＤＤ端子９１から流れ込む電流は入力ゲート８６によって変調され、垂直出力線８７に流出する。垂直出力線８７に流出する電流は図示しない信号処理回路によって信号処理され、最終的には画像情報となる。
【００６８】
その後、ホトダイオード８２ａ〜８２ｄ，ＦＤ８５，入力ゲート８６の電位を所定の値のＶＤＤとするために、リセット線９２に接続されたＭＯＳゲート９３を開くことで（このとき転送ゲート８３ａ〜８３ｄも開く）、ホトダイオード８２ａ〜８２ｄ，ＦＤ８５，入力ゲート８６はＶＤＤ端子とショートされる。
【００６９】
その後、転送ゲート８３ａ〜８３ｄを閉じることでホトダイオード８２ａ〜８２ｄの電荷蓄積が再び始まる。
【００７０】
ここで注目すべきは、水平方向に貫通する配線８８ａ〜８８ｄ，９０，９２の全ては透明な導体である厚さ１５００ÅのＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）で形成されているために、前記配線部分のうち、ホトダイオード８２ａ〜８２ｄ上では光が透過するため、前記ホトダイオードの重心ｇは光を感知する領域（受光部）の重心と一致することである。
【００７１】
本構成例によれば画素ピッチが等しい比較的高面積率、高開口率なＣＭＯＳセンサーを提供することができる。
【００７２】
本発明のＣＭＯＳセンサーの画素アレー部の第２の構成例の具体的なパターンレイアウト図を図１６に示す。
【００７３】
図１６において、１０２ａ〜１０２ｄはホトダイオード、１０３ａ〜１０３ｄは転送ゲート、１０５はＦＤ、１０６はソースフォロワの入力ゲート、１０７は垂直出力線、１０８ａ〜１０８ｄは走査線、１１０は行選択線、１１２はＭＯＳゲート１１３を制御するリセット線である。
【００７４】
本構成例においては水平方向に走る配線１０８ａ〜１０８ｄ，１１０，１１２が３本づつ各画素の中心を横切るように走っているために、ホトダイオード１０２ａ〜１０２ｄに入射する光を妨げるような金属配線であっても、光を感知する領域の重心ｇの移動は生じず、従って前記画素の中心と一致する。
【００７５】
本構成例によれば電気抵抗が小さな通常の（不透明な）金属を使用できるため、前記横方向の配線の時定数が改善され、更に高速な撮像装置を提供することができる。
【００７６】
以上の構成例では、遮光膜の下の部分が有効利用されているため、図１７に示すように遮光膜の下の部分にまで光電変換部であるホトダイオードを形成し、電荷蓄積部として機能させることも可能である。
【００７７】
上述の第２構成例においては、最も光集光効率が良い画素の中心を横切るために、撮像装置の感度の低下が懸念される。そこで更に改善された第３構成例を図１８に示す。
【００７８】
本構成例においては転送ゲート１２３ａ〜１２３ｄ、ＦＤ１２５、ソースフォロワの入力ゲート１２６、リセット用のＭＯＳゲート１３３全てが横方向を走る配線（走査線１２８ａ〜１２８ｄ，行選択線１３０，リセット線１３２）下に形成されているため、ホトダイオード１２２ａ〜１２２ｄ，及びその開口を最大とすることができる。しかも、その開口部は各画素の中心に連続して存在する。また遮光部は水平、垂直配線部分に形成されている。
【００７９】
また本構成例においては前記増幅手段であるソースフォロワとリセット用のＭＯＳトランジスタを各画素の周辺の水平方向に分割して配置したためにコンパクトに前記水平方向の配線下に配置可能となっている。
【００８０】
また右上の画素の配線下には未使用のスペースが未だ存在するため、例えばスマートセンサー等、新規の構成を追加することも可能である。
【００８１】
本構成例によれば、ホトダイオードの面積、及び開口率が大きく取れることから、広ダイナミックレンジ、高感度な撮像装置を提供することができる。また、将来微細化が進み、前記ホトダイオードの開口部分の寸法が光の波長程度になっても光が入射しなくなるといった恐れは生じにくく、永らくその性能を発揮することができる。
【００８２】
また、以上の構成例では、増幅手段は単位セルの中心部に配置し、光を感知する領域の重心と、画素の中心は一致したものであるが、これらに限られず、図１９に示したような開口部が並進対称となっている構成のものでもよい。
【００８３】
つまり、開口部が並進対称となっていることにより、光を感知する領域は、等ピッチとなるためである。
【００８４】
上記実施形態で共通回路はアンプＡ１であるが、例えばＡ／Ｄ変換回路や圧縮回路等の他の信号処理回路であってもよい。
【００８５】
【発明の効果】
以上詳細に説明したように、本発明によれば、減算手段を共有化したことにより、減算手段からの減算出力を保持する信号保持手段の数を少なくすることができる。
【００８６】
その結果、センサチップサイズを縮小化でき、コストを低減させることができる。また消費電力も下げることができる。
【００８７】
さらに、信号保持手段を有しない撮像装置であっても、減算手段の数の減少によって従来よりも、センサチップサイズを縮小化でき、コストを低減させることができる。また消費電力も下げることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例の撮像装置の構成を示す概略的構成図である。
【図２】光電変換画素の構成を示す図である。
【図３】上記撮像装置の動作を説明するためのタイミングチャートを示す。
【図４】本発明の第２実施例の撮像装置の構成を示す概略的構成図である。
【図５】上記撮像装置の動作を説明するためのタイミングチャートを示す。
【図６】本発明の第３実施例の撮像装置の構成を示す概略的構成図である。
【図７】単位セルの構成を示す図である。
【図８】本発明の第４実施例の撮像装置の構成を示す概略的構成図である。
【図９】本発明の第５実施例の撮像装置の構成を示す概略的構成図である。
【図１０】本発明の第６実施例の撮像装置の構成を示す概略的構成図である。
【図１１】上記撮像装置の全体構成図を示す。
【図１２】本発明によるシステム概略図である。
【図１３】本発明の単位セルのレイアウトを示す図である。
【図１４】本発明の単位セルのレイアウトを示す図である。
【図１５】本発明の一構成例のパターンレイアウト図である。
【図１６】本発明の一構成例のパターンレイアウト図である。
【図１７】本発明の一構成例を表す図である。
【図１８】本発明の一構成例のパターンレイアウト図である。
【図１９】本発明の一構成例を表す図である。
【図２０】撮像装置の一例の単位セルのレイアウト図である。
【図２１】従来例の撮像装置のノイズ除去回路の一例を示す概略的回路構成図である。
【図２２】従来例の撮像装置のノイズ除去回路の一例を示す概略的回路構成図である。
【図２３】従来例の撮像装置のノイズ除去回路の一例を示す概略的回路構成図である。
【符号の説明】
Ｓ 光電変換セル（単位セル）
ａ１１、ａ１２、ａ２１、ａ２２ 光電変換部
Ａ１ 共通アンプ
Ｃａ、Ｃｂ 信号蓄積用の容量
ＣＰ ノイズ除去用の容量
Ｍ１〜Ｍ１９ トランジスタ
１０ アンプ
１１ ＡＧＣ（オートゲインコントロール）
１２ Ａ／Ｄコンバータ
１３ 水平シフトレジスタ（Ｈ・ＳＲ）
１００、２００、３００ ノイズ除去・信号蓄積構成部
【発明の属する技術分野】
本発明は撮像装置およびそれを用いた撮像システムに関するものである。
【０００２】
【従来の技術】
増幅型センサーの一つにＣＭＯＳ回路からなる増幅アンプを一つの画素内に設けたＣＭＯＳエリアセンサーがある。
【０００３】
ＣＭＯＳエリアセンサーはＣＣＤ型エリアセンサーに対し、ランダムアクセスが可能で、多機能性と低消費電力性の点で優位である。
【０００４】
すなわち、ＣＣＤ型エリアセンサーは光電変換された信号を順次転送しながら、外部へ出力するために、ランダムアクセスが困難であり、消費電力が大きいが、ＣＭＯＳエリアセンサーは任意の画素を選択して出力することができるので、低消費電力であって、実装上低ノイズであり、実装も簡単である。
【０００５】
【発明が解決しようとする課題】
上記ＣＭＯＳエリアセンサーにおいて、画素アンプの特性にバラツキを生じる場合、そのバラツキを補正するためにメモリを付加することが求められる。しかし、メモリを画素ごとに設けるとメモリの実装面積が大きくなり、コスト高となる課題がある。以下、バラツキを補正するためにメモリを有する撮像装置の一例について説明する。画素アンプの特性のバラツキは画素からノイズ信号を読み出し画素信号から差分することで抑制することができる。
【０００６】
図２１〜図２３はそれぞれ従来例の撮像装置のバラツキ補正回路の一例を示す概略的回路構成図である。なお図２２に示す構成は、特開平１−２４５７６９号公報に開示されており、図２３に示す構成は特開平９−２４７５４６号公報に開示されている。
【０００７】
図２１において、複数の画素の出力端が接続された垂直出力線には、トランジスタＭＳ、ＭＮを介して各画素に対応した信号、ノイズをそれぞれ蓄積する容量ＣＳと容量ＣＮが設けられている。そして、容量ＣＳと容量ＣＮに蓄積された信号とノイズは水平シフトレジスタ（Ｈ・ＳＲ）によりトランジスタＭＣ１、ＭＣ２がオン状態となって水平出力線に転送され、減算アンプにより信号からノイズが除去される。
【０００８】
図２２においては、容量Ｃｐと容量Ｃｐの電極に接続されたリセット手段ＭＰ１，ＭＰ２とで、ノイズと信号とを差分処理し、容量ＣＳにはノイズが除去された信号が一時蓄積される。ノイズを差分するには、容量Ｃｐの出力電極側を一定電位とした状態でノイズを容量Ｃｐの入力電極側に出力し、容量Ｃｐの出力電極側を浮遊状態とした後に、容量Ｃｐの入力電極側に信号を入力する。こうすると容量Ｃｐの入力電極側は（信号−ノイズ）分電位が変動し、容量Ｃｐの出力電極側も同様に（信号−ノイズ）分電位が変動するので、ノイズ除去された信号が出力されることになる。容量ＣＳに蓄積された信号は水平シフトレジスタ（Ｈ・ＳＲ）によりトランジスタＭＣがオン状態となって水平出力線に転送される。
【０００９】
図２３においては、垂直出力線から読み出されたノイズおよび信号について、信号からノイズを除去して一時蓄積容量ＣＳに蓄積する。ノイズを除去するには、トランジスタＭｔ、Ｍｒをオンしリセットした後、ノイズ出力期間に容量ＣＰに負パルスを印加してトランジスタＭＳのチャネル電位φｎを超えた電荷を容量ＣＳに転送し、この電荷をトランジスタＭｔをオンして排出する。信号出力期間に再度、容量ＣＰに負パルスを印加してトランジスタＭＳのチャネル電位φｓを超えた電荷を容量ＣＳに転送する。ここで容量ＣＳに転送された電荷はＣＰ×（φｓ−φｎ）となりノイズが除去された信号となる。
【００１０】
これらの撮像装置では、１列の画素列（１本の垂直出力線）に対して容量を最低２個設けている。付加する容量の値は誘電層の厚みと電極面積で決まるが、通常チップ面積の数十％を占めている。
【００１１】
特に、図２１の構成例ではノイズと信号を差分処理するアンプが画素ごとに必要となり消費電力が大きくなる。さらに、読出し速度を下げるために複数水平ラインの信号読出しを同時に行うと、一時蓄積容量はさらに多くなり、チップ面積の増大を招くことになる。また図２２の撮像装置において、容量ＣＳをなくし、一時蓄積せずにそのまま水平出力線に出力したとしても一列ごとにノイズを減算する回路は必要でありチップ面積はとる。
【００１２】
近年デジタルスチルカメラが数百万画素になったことにより消費電力が増え、撮影枚数が減り、ユーザは高い電池代を負担することになっている。
【００１３】
さらに、西暦２０００年過ぎには、高速データ通信が可能なＩＭＴ−２０００のインフラが準備され、画像通信が本格化する。そして、このようなモバイル画像通信を普及させるには低消費電力のセンサーと周辺ＩＣおよびコストダウンが求められる。
【００１４】
【課題を解決するための手段】
本発明の撮像装置は、行方向及び列方向に２次元状に光電変換部が配列されるとともに、行方向に配列された少なくとも２つの光電変換部と、前記少なくとも２つの光電変換部からの信号が入力される共通回路とを配置した単位セルが複数列配列された撮像装置において、
少なくとも２列の光電変換部に対して共通に一つ設けられ、前記単位セルからの画像信号に含まれるノイズ成分を除去するノイズ除去回路と、
前記ノイズ除去回路に接続される光電変換部列の数と同じ数設けられた、前記ノイズ除去回路から出力された画像信号を保持する複数の信号保持手段と、
前記複数の保持手段からの信号が順次出力される共通出力線と、
前記複数の保持手段に保持された信号を前記共通出力線に順次出力させるための走査回路と、
を有することを特徴とする。
【００１５】
また本発明の撮像装置は、行方向及び列方向に２次元状に配列された光電変換画素と、
少なくとも２列の光電変換画素に対して共通に一つ設けられ、該光電変換画素からの画像信号に含まれるノイズ成分を除去するノイズ除去回路と、
前記ノイズ除去回路に接続される光電変換画素列の数と同じ数設けられた、前記ノイズ除去回路から出力された画像信号を保持する複数の信号保持手段と、
前記複数の保持手段からの信号が順次出力される共通出力線と、
前記複数の保持手段に保持された信号を前記共通出力線に順次出力させるための走査回路と、
を有することを特徴とする。
【００１６】
本発明の撮像システムは、上記本発明の撮像装置と、前記撮像装置へ光を結像するレンズと、前記撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とするものである。
【００１７】
なお、本発明に関連する先行技術としては、特開平４−２８１６８３号公報に、１本の垂直出力線に接続される奇数ラインの画素の出力と偶数ラインの画素の出力とを共通のノイズ除去回路（ＣＤＳ回路；相関二重サンプリング回路）に接続し、ノイズを除去した後に、二つの容量に各画素からの信号を蓄積することが開示されている。しかし、この技術は１本の垂直出力線に接続された複数の画素についてノイズ除去回路を共有するもので、本発明のように、複数の光電変換部と共通のアンプとを配置した単位セルが複数列配列された撮像装置について共通の減算手段（ノイズ除去回路に相当する）を用いるものでなく、又複数の出力線について共通の減算手段を用いるものでないので、本発明とは技術的思想が異なる。
【００１８】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
【００１９】
図１は本発明の第１実施例の撮像装置の構成を示す概略的構成図である。図２は光電変換画素の構成を示す図である。なお、ノイズ除去回路の基本構成は図２２に示したものと同じである。
【００２０】
図１に示すように、光電変換画素ａ、ｃは垂直出力線ＶＬ１に接続され、光電変換画素ｂ、ｄは垂直出力線ＶＬ２に接続されている。垂直出力線ＶＬ１はトランジスタＭ１を介してノイズ除去用の容量ＣＰに接続され、垂直出力線ＶＬ２はトランジスタＭ２を介してノイズ除去用の容量ＣＰに接続される。容量ＣＰの入力側はトランジスタＭ３、出力側はトランジスタＭ４が接続されており、容量ＣＰの入力電極、出力電極をそれぞれ所定の電位に設定可能となっている。
【００２１】
ノイズを除去するには、容量Ｃｐの出力電極側を一定電位とした状態で、例えば画素ａのノイズをトランジスタＭ１をオンして容量Ｃｐの入力電極側に出力し、さらに、容量Ｃｐの出力電極側を浮遊状態とした後に、容量Ｃｐの入力電極側に画素ａの信号を入力する。こうすると容量Ｃｐの入力電極側は（信号−ノイズ）分電位が変動し、容量Ｃｐの出力電極側も同様に（信号−ノイズ）分電位が変動するので、ノイズ除去された信号が出力されることになる。同様にして画素ｂからの信号からノイズが除去される。
【００２２】
ノイズが除去された画素ａからの信号はトランジスタＭ５をオンすることで容量Ｃａに蓄積され、ノイズが除去された画素ｂからの信号はトランジスタＭ６をオンすることで容量Ｃｂに蓄積される。水平シフトレジスタ（Ｈ・ＳＲ）によって順次トランジスタＭ７、Ｍ８がオンして、ノイズが除去された画素ａからの信号、ノイズが除去された画素ｂからの信号が水平出力線に出力される。１００はノイズ除去・信号蓄積部を示す。
【００２３】
本実施例ではノイズ除去用の容量ＣＰが２本の垂直出力線で共有されているので、２本の垂直出力線に対して容量は３個ですむことになる。
【００２４】
図２は光電変換画素の構成を示す図である。図２に示すように、光電変換画素は、光電変換部となるフォトダイオードＰＤ、フォトダイオードＰＤからの信号電荷を転送する転送手段ＭＴＸ、転送された信号電荷を増幅して出力する増幅手段ＭＳＦ、画素のリセットを行うリセット手段ＭＲＥＳ、画素の選択を行うセレクト手段ＭＳＥＬからなっている。転送手段ＭＴＸは制御信号φＧＴによりオン状態となり、フォトダイオードＰＤから信号が増幅手段ＭＳＦの入力部（ゲート）に転送される。セレクト信号φＳＯによりセレクト手段ＭＳＥＬがオン状態となると、増幅手段ＭＳＦのゲートに転送された信号電荷に対応する信号が垂直出力線に読み出される。なお、フォトダイオードＰＤから信号が増幅手段ＭＳＦの入力部（ゲート）に転送される前にリセット信号φＧＣＬによりリセット手段ＭＲＥＳがオン状態となり増幅手段ＭＳＦの入力部がリセットされ、ノイズがセレクト手段ＭＳＥＬを介して垂直出力線に送られる。
【００２５】
図３に上記撮像装置の動作を説明するためのタイミングチャートを示す。
【００２６】
図３において、水平ブランキング（Ｈ・ＢＬＫ）期間において、期間Ｔ１〜Ｔ３では画素ａの信号読み出し動作を行う。まず、期間Ｔ１では、信号φＶＬ、φＭ１をハイレベルとしトランジスタＭ３、Ｍ１をオン状態として、垂直出力線ＶＬ１上の残留電荷の除去を行う。
【００２７】
次に、期間Ｔ２では、信号φＧＣＬ、φＳＯ、φＨＣＬ、φＴ１、φＭ１をハイレベルとして、画素ａのリセット手段ＭＲＥＳをオン状態として共通アンプのリセットを行い、セレクト手段ＭＳＥＬ、トランジスタＭ１をオン状態として、共通アンプのノイズの読み出し、容量Ｃｐの出力電極を一定電位に固定した状態での、容量Ｃｐの入力電極へのノイズ転送を行う。この時、容量Ｃａも一定電位にリセットされる。その後、期間Ｔ２と期間Ｔ３との間でφＨＣＬがロウレベルとなって容量Ｃｐの出力電極は浮遊状態となる。
【００２８】
次に、期間Ｔ３では、信号φＧＴ、φＳＯ、φＴ１、φＭ１をハイレベルとして、転送手段ＭＴＸをオン状態として画素ａの光電変換部から共通アンプの入力部（ゲート）へ信号を転送し、セレクト手段ＭＳＥＬ、トランジスタＭ１，Ｍ５をオン状態として、光電変換信号の読み出し、容量ＣＰの入力電極への光電変換信号転送、容量Ｃａへのノイズが除去された光電変換信号の蓄積を行う。なお、ノイズ除去動作は上述した通りに行われる。
【００２９】
期間Ｔ４〜Ｔ６では画素ａの信号読み出し動作と同様にして画素ｂの信号読み出し動作を行う。容量Ｃａ、Ｃｂに蓄積された画素ａ、ｂの光電変換信号は水平シフトレジスタ（Ｈ・ＳＲ）によって順次読み出される。ここで、本実施例では容量Ｃａ、Ｃｂを容量ＣＰの出力側に設け、例えば画素ａ、ｂからの信号を一時蓄積することができるようになっているが、容量Ｃａ、Ｃｂを設けずに、画素からの信号を一時蓄積せずに水平出力線に順次出力してもよい。
【００３０】
図４は本発明の第２実施例の撮像装置の構成を示す概略的構成図である。本実施例ではノイズ除去回路が図１の構成と異なる。ノイズ除去回路の基本構成は図２３に示したものと同じである。２００はノイズ除去・信号蓄積部を示す。
【００３１】
図４に示すように、垂直出力線ＶＬ１、ＶＬ２はそれぞれトランジスタＭ１、Ｍ２を介して共通トランジスタＭ９のゲートに接続される。共通トランジスタＭ９のドレイン側は容量ＣＰ及びトランジスタＭ１１が接続され、共通トランジスタＭ９のソース側はトランジスタＭ１０が接続されるとともに、それぞれトランジスタＭ５、Ｍ６を介して容量Ｃａ、Ｃｂに接続される。
【００３２】
ノイズを除去するには、トランジスタＭ１１、Ｍ１０、Ｍ５をオンしリセットした後、画素ａからのノイズ出力期間に容量ＣＰに負パルスを印加してトランジスタＭ９のチャネル電位φｎを超えた電荷を容量Ｃａに転送し、この電荷をトランジスタＭ１０をオンして排出する。画素ａからの信号出力期間に再度、容量ＣＰに負パルスを印加してトランジスタＭ９のチャネル電位φｓを超えた電荷を容量Ｃａに転送する。ここで容量Ｃａに転送された電荷はＣＰ×（φｓ−φｎ）となりノイズが除去された信号となる。同様にして画素ｂからノイズが除去された信号が容量ｂに蓄積される。その後、実施例１と同様にして、ノイズが除去された画素ａからの信号、ノイズが除去された画素ｂからの信号が水平出力線に順次出力される。
【００３３】
本実施例においてもノイズ除去用の容量ＣＰが２本の垂直出力線で共有されているので、２本の垂直出力線に対して容量は３個ですむことになる。
【００３４】
図５に上記撮像装置の動作を説明するためのタイミングチャートを示す。
【００３５】
図５において、水平ブランキング（Ｈ・ＢＬＫ）期間において、期間Ｔ１〜Ｔ５では画素ａの信号読み出し動作を行う。まず、期間Ｔ１では、信号φＶＬ、φＭ１をハイレベルとしトランジスタＭ３、Ｍ１をオン状態として、垂直出力線ＶＬ１上の残留電荷の除去を行う。
【００３６】
次に、期間Ｔ２では、信号φＨＣＬ、φＣＬ、φＴ１をハイレベルとして、トランジスタＭ１０、Ｍ１１、Ｍ５をオン状態として、残留電荷のリセットを行う。
【００３７】
次に、期間Ｔ３では、信号φＧＣＬ、φＳＯ、φＭ１をハイレベルとして、画素ａのリセット手段ＭＲＥＳをオン状態として共通アンプのリセットを行い、セレクト手段ＭＳＥＬ、トランジスタＭ１をオン状態として、トランジスタＭ９のゲートに共通アンプのノイズを読み出す。同時に信号φＴ１をハイレベルとし、信号φＣＰをロウレベルとして、容量ＣＰに負パルスを印加してトランジスタＭ９のチャネル電位φｎを超えた電荷を容量Ｃａに転送する。
【００３８】
次に、期間Ｔ４では、信号φＨＣＬ、φＴ１をハイレベルとして、容量Ｃａの電荷をトランジスタＭ１０、Ｍ５をオンして排出する。
【００３９】
次に、期間Ｔ５では、信号φＧＴ、φＳＯ、φＭ１をハイレベルとして、転送手段ＭＴＸをオン状態として画素ａの光電変換部から共通アンプの入力部（ゲート）へ信号を転送し、セレクト手段ＭＳＥＬ、トランジスタＭ１をオン状態として、光電変換信号の読み出し、トランジスタＭ９のゲートへの光電変換信号転送を行う。同時に、信号φＴ１をハイレベルとし、信号φＣＰをロウレベルとして、容量ＣＰに再度負パルスを印加してトランジスタＭ９のチャネル電位φｓを超えた電荷を容量Ｃａに転送する。ここで容量Ｃａに転送された電荷はＣＰ×（φｓ−φｎ）となりノイズが除去された信号が容量Ｃａに蓄積されることになる。
【００４０】
期間Ｔ６〜Ｔ１０では画素ａの信号読み出し動作と同様にして画素ｂの信号読み出し動作を行う。容量Ｃａ、Ｃｂに蓄積された画素ａ、ｂの光電変換信号は水平シフトレジスタ（Ｈ・ＳＲ）によって順次読み出される。
【００４１】
図６は本発明の第３実施例の撮像装置の構成を示す概略的構成図である。本実施例では光電変換画素の構成が図１の構成と異なる。ノイズ除去・信号蓄積部の構成は図１に示したノイズ除去・信号蓄積部１００と同じなので、同一符号を付して構成および動作説明は省略する。
【００４２】
本実施例では４つの光電変換部からの信号は１つの共通アンプを介して出力されるようになっている。いいかえれば、１本の垂直出力線により２列の画素列（光電変換部ａ，ｃの画素列と光電変換部ｂ，ｄの画素列）の信号が出力可能となっている。図６のａ、ｂ、ｃ、ｄは光電変換部を示しており、Ａ１は共通アンプを示している。単位セルは光電変換部（例えば、フォトダイオード）ａ、ｂ、ｃ、ｄと共通アンプＡ１で構成され、画素は１つの光電変換部と共通アンプの一部で構成される。
【００４３】
図７は単位セルの構成を示す図である。図７に示すように、単位セルは、共通アンプ１つに光電変換部４つ（ここでは、ａ１１，ａ１２，ａ２１，ａ２２）を配置して構成されている。その他の単位セルについても同様な構成となっている。なお、ここでは共通アンプは増幅手段ＭＳＦ、リセット手段ＭＲＥＳ、セレクト手段ＭＳＥＬ、および転送手段ＭＴＸ１〜ＭＴＸ４から構成されている。転送手段ＭＴＸ１〜ＭＴＸ４は制御信号φＧＴ１〜φＧＴ４で順次オン状態となり、光電変換部ａ１１，ａ１２，ａ２１，ａ２２から信号が順次、増幅手段ＭＳＦの入力部（ゲート）に転送される。セレクト信号φＳＯによりセレクト手段ＭＳＥＬがオン状態となると、増幅手段ＭＳＦのゲートに転送された信号電荷に対応する信号が垂直出力線に読み出される。なお、光電変換部から信号が増幅手段ＭＳＦの入力部（ゲート）に転送される前にリセット信号φＧＣＬによりリセット手段ＭＲＥＳがオン状態となり増幅手段ＭＳＦの入力部がリセットされ、ノイズとしてセレクト手段ＭＳＥＬを介して垂直出力線に送られる。
【００４４】
図８は本発明の第４実施例の撮像装置の構成を示す概略的構成図である。本実施例では光電変換画素の構成が図６の構成と同じで、ノイズ除去・信号蓄積部の構成は図４に示したノイズ除去・信号蓄積部２００と同じなので、同一符号を付して構成および動作説明は省略する。
【００４５】
図９は本発明の第５実施例の撮像装置の構成を示す概略的構成図である。本実施例の基本構成は図６の構成と同じであるが、光電変換部ａ〜ｄに対応した信号蓄積用の容量Ｃａ〜Ｃｄ、トランジスタＭ１２〜Ｍ１５、トランジスタＭ１６〜Ｍ１９を有する点が異なる。３００はノイズ除去・信号蓄積部を示す。各光電変換部ａ〜ｄごとに容量を設けると、ノイズ除去用の容量ＣＰと信号蓄積用の容量Ｃが４個づつ、合計８個の容量が必要になるが、本実施例ではノイズ除去用の容量ＣＰが１個、信号蓄積用の容量Ｃ（Ｃａ〜Ｃｄ）が４個の合計５個の容量で済む。
【００４６】
図１０は本発明の第６実施例の撮像装置の構成を示す概略的構成図である。本実施例のノイズ除去・信号蓄積部４００の基本構成は図９のノイズ除去・信号蓄積部３００と同じであるが、光電変換部ａ〜ｄの他に、光電変換部ａ′〜ｄ′に対応した信号蓄積用の容量、トランジスタが設けられている点が異なる。ただし、ノイズ除去用の容量ＣＰは共有されている。
【００４７】
本実施例では、光電変換部ａ〜ｄを有する単位セルからなる単位セル列の他に、光電変換部ａ′〜ｄ′を有する単位セルからなる単位セル列のノイズ、信号もノイズ除去・信号蓄積部３００に入力するようにした。
【００４８】
各光電変換部ａ〜ｄ、ａ′〜ｄ′ごとに容量を設けると、ノイズ除去用の容量ＣＰとノイズが除去された信号蓄積用の容量Ｃが８個づつ、合計１６個の容量が必要になるが、本実施例ではノイズ除去用の容量ＣＰが１個、ノイズが除去された信号蓄積用の容量Ｃが８個の合計９個の容量で済む。
【００４９】
図１１に上記撮像装置の全体構成図を示す。
【００５０】
各光電変換セルのリセット、ノイズ・信号読み出し、光電変換の制御は垂直シフトレジスタ（Ｖ・ＳＲ）１５によって行われ、ノイズ除去・信号蓄積構成部１００、２００、３００からなるノイズ除去・メモリ部１４の制御は水平シフトレジスタ（Ｈ・ＳＲ）１３によって行われ、アンプ１０で信号が増幅され、ＡＧＣ１１、Ａ／Ｄコンバータ１２を経てデジタル信号に変換される。タイミングジェネレータ１６は垂直シフトレジスタ（Ｖ・ＳＲ）１５、水平シフトレジスタ（Ｈ・ＳＲ）１３、アンプ１０、ＡＧＣ１１、Ａ／Ｄコンバータ１２の動作を制御する。１７は行列状に光電変換セルが配置された撮像素子部である。
【００５１】
なお、図６、図８〜図１０の実施例は２行４画素の単位セルの分割読み出しと信号出力方法であったが、これをさらに増した複数行、複数画素でもよいことは勿論である。
【００５２】
図１２に撮像システム概略図を示す。同図に示すように、光学系７１、絞り８０を通って入射した画像光はＣＭＯＳセンサー７２上に結像する。ＣＭＯＳセンサー７２上に配置されている画素アレーによって光情報は電気信号へと変換され、ノイズ除去されて出力される。その出力信号は信号処理回路７３によって予め決められた方法によって信号変換処理され、出力される。信号処理された信号は、記録系、通信系７４により情報記録装置により記録、あるいは情報転送される。記録、あるいは転送された信号は再生系７７により再生される。絞り８０、ＣＭＯＳセンサー７２、信号処理回路７３はタイミング制御回路７５により制御され、光学系７１、タイミング制御回路７５、記録系・通信系７４、再生系７７はシステムコントロール回路７６により制御される。
【００５３】
次に本発明の撮像装置に好適に用いることができる単位セルの具体的な構成について説明する。
【００５４】
図２０に示す配置は、光電変換部１７３の配列が等ピッチとはならないために（ａ１≠ａ２）、それぞれの画素内の光を関知する領域（受光部）の間隔が等しくならず、次のような問題が生じる。すなわち、同色の等ピッチでない配列は、部分的に空間周波数、解像度が等しくないために、解像度の低下、モアレ縞等の不良を発生させる。また、モアレ縞の発生は非常に重大な問題であり、そのような撮像装置は、事実上製品として成り立ち得ない。これは前記単位セルを構成する画素数が４以外の場合にも同様に成り立つ。
【００５５】
本発明者らは、複数画素中に分散された増幅手段を有するＣＭＯＳセンサーにおいても、光電変換部のピッチを一定とすることによってそれぞれの受光部の間隔は等しくなり、解像度の低下とモアレ縞の発生を防止し、開口率等を向上させ、良好な性能を得ることができる撮像装置を見出した。このような撮像装置は本発明において好適に用いることができる。
【００５６】
図１３は２行２列の画素が共通アンプ部２２を共有する例を示す図である。図１３では、共有する共通アンプ部２２が４つの画素の中心に配置され、４つの光電変換部（ａ１１，ａ１２，ａ２１，ａ２２）が共通アンプ部２２を取囲むように配置されている。ここで共通アンプ部２２には図７の増幅手段ＭＳＦ、リセット手段ＭＳＥＬ、選択手段ＭＳＥＬの他、転送手段ＭＴＸ１〜ＭＴＸ４を含んでいる。
【００５７】
しかも、共通アンプ部２２の占める各画素における領域と中心対称な位置に遮光部２５が存在している。従って、各画素における光電変換部２１の重心は前記各画素の中心に存在する。これにより前記４つの光電変換部（ａ１１〜ａ２２）は縦方向、横方向に等間隔ａで配置できている。
【００５８】
また図１４では、共有する共通アンプ部３２が４つの画素の横方向の中心部に配置され、４つの光電変換部３１（ａ１１，ａ１２，ａ２１，ａ２２）が共通アンプ部３２をはさむように配置されている。
【００５９】
しかも、共通アンプ部３２の占める各画素における領域と中心対称な位置に遮光部３５が存在している。従って各画素における前記光電変換部３１の重心は各画素の中心に存在する。これにより４つの光電変換部（ａ１１〜ａ２２）は縦方向、横方向に等間隔ａで配置できている。
【００６０】
上述した図１４の実施形態は、横方向と縦方向を入れ換えても全く同様に成立する。
【００６１】
図１５にＣＭＯＳセンサーの画素アレー部の第１の構成例の具体的なパターンレイアウト図を示す。
【００６２】
図１５に示すＣＭＯＳセンサーは単結晶基板上にレイアウトルール０．４μｍによって形成されており、画素の大きさは８μｍ角であり、増幅手段であるソースフォロワアンプは２行２列の４画素で共有されている。従って、図中点線領域で示した繰返し単位セル８１の大きさは１６μｍ×１６μｍ角であり、２次元アレーが形成されている。
【００６３】
光電変換部であるホトダイオード８２ａ，８２ｂ，８２ｃ，８２ｄは各画素の中央に斜めに形成されており、その形状は上下左右でほぼ回転対称、鏡像対称である。またこれらのホトダイオード８２ａ，８２ｂ，８２ｃ，８２ｄの重心ｇは各画素に対して同一になるように設計されている。また９５は遮光部である。
【００６４】
８８−ａは左上の転送ゲート８３−ａを制御する走査線、９０は行選択線、９２はＭＯＳゲート９３を制御するリセット線である。
【００６５】
ホトダイオード８２ａ〜８２ｄ中に蓄積された信号電荷は転送ゲート８３ａ〜８３ｄを通ってＦＤ８５に導かれる。ゲート８３ａ〜８３ｄのＭＯＳサイズはＬ＝０．４μｍ，Ｗ＝１．０μｍ（Ｌはチャネル長、Ｗはチャネル巾を示す。）である。
【００６６】
ＦＤ８５は巾０．４μｍのＡｌ配線によってソースフォロワの入力ゲート８６に接続されており、ＦＤ８５に転送された信号電荷は入力ゲート８６の電圧を変調させる。入力ゲート８６のＭＯＳの大きさはＬ＝０．８μｍ，Ｗ＝１．０μｍであり、ＦＤ８５と入力ゲート８６の容量の和は５ｆＦ程度である。Ｑ＝ＣＶであるから、１０５ 個の電子の蓄積によって入力ゲート８６の電圧は、３．２Ｖ変化することになる。
【００６７】
ＶＤＤ端子９１から流れ込む電流は入力ゲート８６によって変調され、垂直出力線８７に流出する。垂直出力線８７に流出する電流は図示しない信号処理回路によって信号処理され、最終的には画像情報となる。
【００６８】
その後、ホトダイオード８２ａ〜８２ｄ，ＦＤ８５，入力ゲート８６の電位を所定の値のＶＤＤとするために、リセット線９２に接続されたＭＯＳゲート９３を開くことで（このとき転送ゲート８３ａ〜８３ｄも開く）、ホトダイオード８２ａ〜８２ｄ，ＦＤ８５，入力ゲート８６はＶＤＤ端子とショートされる。
【００６９】
その後、転送ゲート８３ａ〜８３ｄを閉じることでホトダイオード８２ａ〜８２ｄの電荷蓄積が再び始まる。
【００７０】
ここで注目すべきは、水平方向に貫通する配線８８ａ〜８８ｄ，９０，９２の全ては透明な導体である厚さ１５００ÅのＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）で形成されているために、前記配線部分のうち、ホトダイオード８２ａ〜８２ｄ上では光が透過するため、前記ホトダイオードの重心ｇは光を感知する領域（受光部）の重心と一致することである。
【００７１】
本構成例によれば画素ピッチが等しい比較的高面積率、高開口率なＣＭＯＳセンサーを提供することができる。
【００７２】
本発明のＣＭＯＳセンサーの画素アレー部の第２の構成例の具体的なパターンレイアウト図を図１６に示す。
【００７３】
図１６において、１０２ａ〜１０２ｄはホトダイオード、１０３ａ〜１０３ｄは転送ゲート、１０５はＦＤ、１０６はソースフォロワの入力ゲート、１０７は垂直出力線、１０８ａ〜１０８ｄは走査線、１１０は行選択線、１１２はＭＯＳゲート１１３を制御するリセット線である。
【００７４】
本構成例においては水平方向に走る配線１０８ａ〜１０８ｄ，１１０，１１２が３本づつ各画素の中心を横切るように走っているために、ホトダイオード１０２ａ〜１０２ｄに入射する光を妨げるような金属配線であっても、光を感知する領域の重心ｇの移動は生じず、従って前記画素の中心と一致する。
【００７５】
本構成例によれば電気抵抗が小さな通常の（不透明な）金属を使用できるため、前記横方向の配線の時定数が改善され、更に高速な撮像装置を提供することができる。
【００７６】
以上の構成例では、遮光膜の下の部分が有効利用されているため、図１７に示すように遮光膜の下の部分にまで光電変換部であるホトダイオードを形成し、電荷蓄積部として機能させることも可能である。
【００７７】
上述の第２構成例においては、最も光集光効率が良い画素の中心を横切るために、撮像装置の感度の低下が懸念される。そこで更に改善された第３構成例を図１８に示す。
【００７８】
本構成例においては転送ゲート１２３ａ〜１２３ｄ、ＦＤ１２５、ソースフォロワの入力ゲート１２６、リセット用のＭＯＳゲート１３３全てが横方向を走る配線（走査線１２８ａ〜１２８ｄ，行選択線１３０，リセット線１３２）下に形成されているため、ホトダイオード１２２ａ〜１２２ｄ，及びその開口を最大とすることができる。しかも、その開口部は各画素の中心に連続して存在する。また遮光部は水平、垂直配線部分に形成されている。
【００７９】
また本構成例においては前記増幅手段であるソースフォロワとリセット用のＭＯＳトランジスタを各画素の周辺の水平方向に分割して配置したためにコンパクトに前記水平方向の配線下に配置可能となっている。
【００８０】
また右上の画素の配線下には未使用のスペースが未だ存在するため、例えばスマートセンサー等、新規の構成を追加することも可能である。
【００８１】
本構成例によれば、ホトダイオードの面積、及び開口率が大きく取れることから、広ダイナミックレンジ、高感度な撮像装置を提供することができる。また、将来微細化が進み、前記ホトダイオードの開口部分の寸法が光の波長程度になっても光が入射しなくなるといった恐れは生じにくく、永らくその性能を発揮することができる。
【００８２】
また、以上の構成例では、増幅手段は単位セルの中心部に配置し、光を感知する領域の重心と、画素の中心は一致したものであるが、これらに限られず、図１９に示したような開口部が並進対称となっている構成のものでもよい。
【００８３】
つまり、開口部が並進対称となっていることにより、光を感知する領域は、等ピッチとなるためである。
【００８４】
上記実施形態で共通回路はアンプＡ１であるが、例えばＡ／Ｄ変換回路や圧縮回路等の他の信号処理回路であってもよい。
【００８５】
【発明の効果】
以上詳細に説明したように、本発明によれば、減算手段を共有化したことにより、減算手段からの減算出力を保持する信号保持手段の数を少なくすることができる。
【００８６】
その結果、センサチップサイズを縮小化でき、コストを低減させることができる。また消費電力も下げることができる。
【００８７】
さらに、信号保持手段を有しない撮像装置であっても、減算手段の数の減少によって従来よりも、センサチップサイズを縮小化でき、コストを低減させることができる。また消費電力も下げることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例の撮像装置の構成を示す概略的構成図である。
【図２】光電変換画素の構成を示す図である。
【図３】上記撮像装置の動作を説明するためのタイミングチャートを示す。
【図４】本発明の第２実施例の撮像装置の構成を示す概略的構成図である。
【図５】上記撮像装置の動作を説明するためのタイミングチャートを示す。
【図６】本発明の第３実施例の撮像装置の構成を示す概略的構成図である。
【図７】単位セルの構成を示す図である。
【図８】本発明の第４実施例の撮像装置の構成を示す概略的構成図である。
【図９】本発明の第５実施例の撮像装置の構成を示す概略的構成図である。
【図１０】本発明の第６実施例の撮像装置の構成を示す概略的構成図である。
【図１１】上記撮像装置の全体構成図を示す。
【図１２】本発明によるシステム概略図である。
【図１３】本発明の単位セルのレイアウトを示す図である。
【図１４】本発明の単位セルのレイアウトを示す図である。
【図１５】本発明の一構成例のパターンレイアウト図である。
【図１６】本発明の一構成例のパターンレイアウト図である。
【図１７】本発明の一構成例を表す図である。
【図１８】本発明の一構成例のパターンレイアウト図である。
【図１９】本発明の一構成例を表す図である。
【図２０】撮像装置の一例の単位セルのレイアウト図である。
【図２１】従来例の撮像装置のノイズ除去回路の一例を示す概略的回路構成図である。
【図２２】従来例の撮像装置のノイズ除去回路の一例を示す概略的回路構成図である。
【図２３】従来例の撮像装置のノイズ除去回路の一例を示す概略的回路構成図である。
【符号の説明】
Ｓ 光電変換セル（単位セル）
ａ１１、ａ１２、ａ２１、ａ２２ 光電変換部
Ａ１ 共通アンプ
Ｃａ、Ｃｂ 信号蓄積用の容量
ＣＰ ノイズ除去用の容量
Ｍ１〜Ｍ１９ トランジスタ
１０ アンプ
１１ ＡＧＣ（オートゲインコントロール）
１２ Ａ／Ｄコンバータ
１３ 水平シフトレジスタ（Ｈ・ＳＲ）
１００、２００、３００ ノイズ除去・信号蓄積構成部
Claims (10)
- 行方向及び列方向に２次元状に光電変換部が配列されるとともに、行方向に配列された少なくとも２つの光電変換部と、前記少なくとも２つの光電変換部からの信号が入力される共通回路とを配置した単位セルが複数列配列された撮像装置において、
少なくとも２列の光電変換部に対して共通に一つ設けられ、前記単位セルからの画像信号に含まれるノイズ成分を除去するノイズ除去回路と、
前記ノイズ除去回路に接続される光電変換部列の数と同じ数設けられた、前記ノイズ除去回路から出力された画像信号を保持する複数の信号保持手段と、
前記複数の保持手段からの信号が順次出力される共通出力線と、
前記複数の保持手段に保持された信号を前記共通出力線に順次出力させるための走査回路と、
を有することを特徴とする撮像装置。 - 行方向及び列方向に２次元状に配列された光電変換画素と、
少なくとも２列の光電変換画素に対して共通に一つ設けられ、該光電変換画素からの画像信号に含まれるノイズ成分を除去するノイズ除去回路と、
前記ノイズ除去回路に接続される光電変換画素列の数と同じ数設けられた、前記ノイズ除去回路から出力された画像信号を保持する複数の信号保持手段と、
前記複数の保持手段からの信号が順次出力される共通出力線と、
前記複数の保持手段に保持された信号を前記共通出力線に順次出力させるための走査回路と、
を有することを特徴とする撮像装置。 - 請求項２に記載の撮像装置において、前記光電変換画素は、光電変換部と該光電変換部からの信号が入力されるアンプとを有する撮像装置。
- 請求項１に記載の撮像装置において、前記共通回路は、前記光電変換部からの信号を増幅する増幅手段と前記単位セルをリセットするリセット手段とを有することを特徴とする撮像装置。
- 請求項１又は４に記載の撮像装置において、少なくとも前記光電変換部間のピッチを少なくとも垂直方向又は水平方向の一方向で等ピッチに調整するための調整手段を設けたことを特徴とする撮像装置。
- 請求項５に記載の撮像装置において、前記調整手段は遮光膜であることを特徴とする撮像装置。
- 請求項１、４、５又は６に記載の撮像装置において、前記共通回路は単位セルの中心部に配置したことを特徴とする撮像装置。
- 請求項６に記載の撮像装置において、前記遮光膜は隣り合う単位セル間に配置したことを特徴とする撮像装置。
- 請求項８に記載の撮像装置において、前記遮光膜は少なくとも前記単位セルの水平方向又は垂直方向の中心線に対して線対称となる位置に配置したことを特徴とする撮像装置。
- 請求項１〜９のいずれかの請求項に記載の撮像装置と、前記撮像装置へ光を結像するレンズと、前記撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とする撮像システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24872998A JP3559714B2 (ja) | 1998-09-02 | 1998-09-02 | 撮像装置およびそれを用いた撮像システム |
| US09/386,345 US6734906B1 (en) | 1998-09-02 | 1999-08-31 | Image pickup apparatus with photoelectric conversion portions arranged two dimensionally |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24872998A JP3559714B2 (ja) | 1998-09-02 | 1998-09-02 | 撮像装置およびそれを用いた撮像システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000078474A JP2000078474A (ja) | 2000-03-14 |
| JP3559714B2 true JP3559714B2 (ja) | 2004-09-02 |
Family
ID=17182491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24872998A Expired - Fee Related JP3559714B2 (ja) | 1998-09-02 | 1998-09-02 | 撮像装置およびそれを用いた撮像システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3559714B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004134867A (ja) | 2002-10-08 | 2004-04-30 | Canon Inc | 固体撮像装置、その駆動方法、及び撮像システム |
| US6953923B2 (en) * | 2003-02-18 | 2005-10-11 | Omnivision Technologies, Inc. | CMOS image sensor having reduced numbers of column readout circuits |
| JP4135594B2 (ja) | 2003-08-19 | 2008-08-20 | ソニー株式会社 | 固体撮像装置 |
| JP2006147708A (ja) * | 2004-11-17 | 2006-06-08 | Omron Corp | 撮像デバイス |
| US7342213B2 (en) * | 2005-06-01 | 2008-03-11 | Eastman Kodak Company | CMOS APS shared amplifier pixel with symmetrical field effect transistor placement |
| US7719040B2 (en) | 2005-08-03 | 2010-05-18 | Panasonic Corporation | Solid-state imaging device |
| JP4695967B2 (ja) * | 2005-11-17 | 2011-06-08 | パナソニック株式会社 | 固体撮像装置及びカメラ |
| JP4695979B2 (ja) * | 2005-12-26 | 2011-06-08 | パナソニック株式会社 | 固体撮像装置 |
| JP5245267B2 (ja) * | 2007-03-23 | 2013-07-24 | セイコーエプソン株式会社 | 固体撮像装置 |
| JP5187550B2 (ja) * | 2007-08-21 | 2013-04-24 | ソニー株式会社 | 撮像装置 |
| JP5151507B2 (ja) * | 2008-01-29 | 2013-02-27 | ソニー株式会社 | 固体撮像素子、固体撮像素子の信号読み出し方法および撮像装置 |
| JP5408954B2 (ja) * | 2008-10-17 | 2014-02-05 | キヤノン株式会社 | 撮像装置、及び撮像システム |
| JP5426587B2 (ja) * | 2011-01-31 | 2014-02-26 | 株式会社東芝 | 固体撮像装置及びその画素平均化処理方法 |
| WO2013005389A1 (ja) | 2011-07-01 | 2013-01-10 | パナソニック株式会社 | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 |
| CN103597821B (zh) | 2011-07-13 | 2015-11-25 | 富士胶片株式会社 | 图像拾取设备和信号值校正方法 |
| WO2013153991A1 (ja) * | 2012-04-09 | 2013-10-17 | オリンパスメディカルシステムズ株式会社 | 固体撮像装置 |
| JP6735582B2 (ja) | 2016-03-17 | 2020-08-05 | キヤノン株式会社 | 撮像素子およびその駆動方法、および撮像装置 |
| CN110365923A (zh) * | 2018-04-09 | 2019-10-22 | 印象认知（北京）科技有限公司 | 一种图像传感器 |
-
1998
- 1998-09-02 JP JP24872998A patent/JP3559714B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000078474A (ja) | 2000-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3854729B2 (ja) | 撮像装置およびそれを用いた撮像システム | |
| JP3697073B2 (ja) | 撮像装置及びそれを用いた撮像システム | |
| US6734906B1 (en) | Image pickup apparatus with photoelectric conversion portions arranged two dimensionally | |
| JP3559714B2 (ja) | 撮像装置およびそれを用いた撮像システム | |
| US20240006427A1 (en) | Imaging device and imaging system | |
| US8614757B2 (en) | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus | |
| US6218656B1 (en) | Photodiode active pixel sensor with shared reset signal row select | |
| US6956605B1 (en) | Image pickup apparatus | |
| JP4290066B2 (ja) | 固体撮像装置および撮像システム | |
| JP3658278B2 (ja) | 固体撮像装置およびそれを用いた固体撮像システム | |
| KR101204571B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 카메라 | |
| US7352400B2 (en) | Solid-state image pickup apparatus having a differential output | |
| JP3524391B2 (ja) | 撮像装置及びそれを用いた撮像システム | |
| EP0977426A1 (en) | Active pixel sensor with shared row timing signals | |
| JP2000152086A (ja) | 撮像装置および撮像システム | |
| JP3854720B2 (ja) | 撮像装置及びそれを用いた撮像システム | |
| US7145600B2 (en) | Image pickup apparatus having a plurality of CCDs, charge detecting circuits, and A/D conversion circuits | |
| JP3337976B2 (ja) | 撮像装置 | |
| JP2000059688A (ja) | 光電変換装置 | |
| JP4115152B2 (ja) | 撮像装置 | |
| JP2000295530A (ja) | 固体撮像装置 | |
| JP4185615B2 (ja) | 撮像装置及びそれを用いた撮像システム | |
| JP3501693B2 (ja) | カラー撮像装置および撮像システム | |
| JPH10289993A (ja) | 固体撮像装置とその製造方法 | |
| JP2002330345A (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040524 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |