KR20090042943A - 광전 변환 장치 및 그 제조 방법 - Google Patents

광전 변환 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20090042943A
KR20090042943A KR1020097004223A KR20097004223A KR20090042943A KR 20090042943 A KR20090042943 A KR 20090042943A KR 1020097004223 A KR1020097004223 A KR 1020097004223A KR 20097004223 A KR20097004223 A KR 20097004223A KR 20090042943 A KR20090042943 A KR 20090042943A
Authority
KR
South Korea
Prior art keywords
layer
photoelectric conversion
transparent electrode
substrate
mainly
Prior art date
Application number
KR1020097004223A
Other languages
English (en)
Inventor
요우지 나카노
요시아키 다케우치
겐고 야마구치
야스히로 야마우치
Original Assignee
미츠비시 쥬고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미츠비시 쥬고교 가부시키가이샤 filed Critical 미츠비시 쥬고교 가부시키가이샤
Publication of KR20090042943A publication Critical patent/KR20090042943A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/077—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells the devices comprising monocrystalline or polycrystalline materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/056—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means the light-reflecting means being of the back surface reflector [BSR] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

높은 광전 변환 효율과 높은 생산성을 양립시킨 광전 변환 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다. 투명 절연성 기판 (1) 상에 투명 전극층 (2) 을 형성하여 이루어지는 투명 전극 부착 기판과, 그 투명 전극 부착 기판의 투명 전극층 (2) 측에 순차 형성된, 결정질 실리콘계 반도체를 주로 갖는 광전 변환층 (92), 그리고 이면 전극층 (4) 을 적어도 가지고 이루어지는 광전 변환 장치로서, 상기 투명 전극 부착 기판의 투명 전극층 (2) 표면이, 대소의 요철이 혼재한 형상이고, 또한 분광 헤이즈율이 550㎚ 이상 800㎚ 이하의 파장에서 20% 이상이고, 상기 결정질 실리콘계 반도체를 주로 갖는 광전 변환층의 막두께가 1.2㎛ 이상 2㎛ 이하, 또한 라만비가 3.0 이상 8.0 이하인 광전 변환 장치 (90) 를 제공한다.
Figure P1020097004223
투명 절연성 기판, 광전 변환층, 결정질 실리콘계 반도체, 라만비, 비정질 실리콘계 반도체, 중간 컨택트층

Description

광전 변환 장치 및 그 제조 방법{PHOTOELECTRIC CONVERTER AND METHOD FOR FABRICATING THE SAME}
기술분야
본 발명은, 광전 변환 장치 및 그 제조 방법에 관한 것으로, 특히 발전층으로서 실리콘을 사용하는 박막 실리콘 적층형 태양 전지에 관한 것이다.
배경기술
종래부터, 태양 전지 등의 광전 변환 장치로서 실리콘계 박막 광전 변환 장치가 알려져 있다. 이 광전 변환 장치는, 일반적으로 기판 상에 제 1 투명 전극, 실리콘계 반도체층 (광전 변환층), 제 2 투명 전극 및 이면 전극막을 순차 적층한 것이다. 반도체층은 p 형, i 형 및 n 형의 반도체 재료에 의해 형성되는 pin 접합을 갖고 있다. 광전 변환 장치가 태양 전지인 경우에 있어서는 이 pin 접합이 에너지 변환부가 되어, 태양광의 광 에너지를 전기 에너지로 변환한다. 이와 같이, 광전 변환층이 1 층인 광전 변환 장치의 구조는 싱글 구조로 불리고 있다.
또, 광전 변환 장치의 광전 변환 효율을 높이기 위해, 밴드 갭이 상이한 반도체로 이루어지는 광전 변환층을 복수 겹쳐 사용하는 방법이 있다. 이와 같이 복수의 광전 변환층을 겹쳐 사용한 광전 변환 장치는 다(多)접합형 광전 변환 장치로 불리며, 흡수 파장 대역이 상이한 광전 변환층을 2 단 겹친 구조는 탠덤 구조, 3 단 겹친 구조는 트리플 구조로 불리고 있다. 탠덤 구조의 광전 변환 장치를 예로 들면, 태양광 입사측의 광전 변환층 (이하, 「톱 셀」 이라고도 한다) 으로는 단파장의 광을 흡수하는 아몰퍼스 (비정질) 실리콘이 사용되고, 또, 톱 셀에서 흡수되지 않은 광을 흡수하기 위해, 태양광 입사측과는 반대측의 광전 변환층 (이하, 「보텀 셀」 이라고도 한다) 으로는 장파장의 광을 흡수하는 미결정(微結晶) 실리콘 등의 결정질 실리콘계 반도체를 사용할 수 있다.
이와 같은 광전 변환 장치를 사용한 태양 전지에는 다음과 같은 기술 과제 (1) 이 존재한다.
(1) 고효율화 : 태양광을 에너지 변환부에 얼마나 효율적으로 도입하고, 전기 에너지로 변환하는 효율을 얼마나 높일까.
상기 기술 과제 (1) 의 고효율화로서는 12% 이상의 발전 효율을 얻는 것이 목표가 되는데, 종래, 예를 들어 탠덤형 태양 전지에 있어서 12% 이상의 발전 효율을 얻기 위해서는 2㎛ 이상의 보텀 셀 막두께가 필요했다. 또한 발전 효율을 높이기 위해서는, 보텀 셀의 후막화 (3㎛ 이상) 가 검토되고 있다.
또, 상기 기술 과제 (1) 의 고효율화를 실현하기 위해, 제 1 투명 전극을 포함한 기판의 헤이즈율을 높이는 것이 검토되고 있다. 종래에는, 제 1 투명 전극을 포함한 기판의 헤이즈율을 크게 하면, 입사광의 광산란에 의한 광집중 효과가 향상되어 발전 전류는 증대되지만, 제 1 투명 전극을 포함한 기판 표면의 큰 요철의 영향 등으로 개방 전압과 형상 인자가 큰 폭으로 저하되므로, 전지로는 바람직하지 않다고 일반적으로 생각되고 있었다. 이것을 해결하기 위해, 상기 기판 및 제 1 투명 전극으로서, 유리 기판 상에 불연속의 복수의 산부(山部)에 의한 매크로한 요철 (텍스처) 과, 이 산부 사이를 메우는 복수의 평탄부를 갖고 있고, 그 산부 및 그 평탄부의 외표면이 미크로한 다수의 요철 (텍스처) 을 갖는 구조 (더블 텍스처 구조) 로 되어 있는 투명 도전성 산화물 부착 기체(基體)를 사용하는 것이 제안되어 있다 (특허 문헌 1, 특허 문헌 2 참조). 특허 문헌 1 및 특허 문헌 2 의 투명 도전성 산화물 부착 기체는, 태양광의 전체 파장역에서 양호한 광산란 성능을 갖는 것이며, 특허 문헌 2 에는, 이것을 이용하여 제조된 아몰퍼스 실리콘 태양 전지가, 그 실시예에 있어서, 개방 전압과 형상 인자를 거의 유지하면서 광전 변환 효율이 높아지는 것이 나타나 있다.
특허 문헌 1 : 국제공개공보 제03/036657A1호
특허 문헌 2 : 일본 공개특허공보 제2005-347490호
발명의 개시
광전 변환 장치를 사용한 태양 전지를 실용화하기 위해서는, 상기 기술 과제 (1) 에 추가하여 하기 기술 과제 (2) 도 존재한다.
(2) 생산성 향상 : 생산성의 보틀넥이 되는 결정질 실리콘계 광전 변환층 중의 i 층을 얼마나 박막화할 수 있을까.
태양 전지의 제조 시간은, 보텀 셀 등을 구성하는 결정질 실리콘계 광전 변환층 중의 i 층의 제막 시간에 율속(律速)되므로, 상기 기술 과제 (2) 의 생산성 면에서는, 결정질 실리콘계 광전 변환층 중의 i 층의 막두께의 박막화가 매우 효과적이다. 그런데, 예를 들어 탠덤형 태양 전지에 있어서 보텀 셀의 막두께를 2 ㎛ 보다 박막화하면, 발전 전류의 저하가 현저해지고, 따라서 발전 효율의 저하가 현저해진다. 이 때문에, 태양 전지의 제조 시간이 장시간 걸려도 2㎛ 이상의 보텀 셀 막두께가 적용되고 있다.
이와 같이, 상기 기술 과제 (1) 과 기술 과제 (2) 는 서로 트레이드 오프의 관계에 있었다.
상기 특허 문헌 1 에 나타낸 기술은, 광의 흡수 파장 특성이 상이한 결정질 실리콘계 반도체로 이루어지는 광전 변환층의 발전 효율을 특별히 고려한 것이 아니고, 또, 태양 전지의 생산성 향상에 대해 검토된 것도 아니었다. 따라서, 결정질 실리콘계 반도체로 이루어지는 광전 변환층을 갖는 태양 전지에 대해서는, 입사광의 흡수 파장역이 특히 장파장측에서 다르므로, 투명 전극의 요철에 의한 광집중 형상은 상이한 것이 필요하게 되는데, 결정질 실리콘계 반도체의 막두께를 박막화하는 것을 고려하여 요철 형상을 적정화하는 것이 확립되어 있지 않아서, 발전 효율의 고효율화 (기술 과제 (1) 의 해결) 와 태양 전지의 생산성 향상 (기술 과제 (2) 의 해결) 을 양립시킬 수 있는 기술이 여전히 요구되고 있었다.
또, 특허 문헌 1 과 같이 큰 요철과 작은 요철이 혼재하는 투명 도전성 산화막 부착 기판을 사용하여 태양 전지를 제조하면, 큰 요철 구조만으로 구성하여 헤이즈율을 높인 투명 도전성 산화물 부착 기판을 사용하는 경우보다 개방 전압과 형상 인자의 저하를 작게 할 수는 있지만, 역시 개방 전압과 형상 인자의 저하가 보인다.
본 발명은, 이와 같은 사정을 감안하여 이루어진 것으로서, 높은 광전 변환 효율과 높은 생산성을 양립시킨 광전 변환 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
또, 본 발명은, 대소의 요철이 혼재한 형상에 의해 헤이즈율을 높인 투명 전극 부착 기판을 사용한 광전 변환 장치에 있어서, 개방 전압과 형상 인자의 저하를 억제하면서 높은 광전 변환 효율을 실현하는 것, 및 이와 같은 광전 변환 장치의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 제 1 양태에 관련되는 광전 변환 장치는 이하의 수단을 채용한다.
즉, 본 발명의 제 1 양태에 관련되는 광전 변환 장치는, 투명 절연성 기판 상에 투명 전극층을 형성하여 이루어지는 투명 전극 부착 기판과, 그 투명 전극 부착 기판의 투명 전극층측에 순차 형성된, 결정질 실리콘계 반도체를 주로 갖는 광전 변환층, 그리고 이면 전극층을 적어도 가지고 이루어지는 광전 변환 장치로서, 상기 투명 전극 부착 기판은, 표면이 대소의 요철이 혼재한 형상이고, 또한 분광 헤이즈율이 550㎚ 이상 800㎚ 이하인 파장에서 20% 이상이고, 상기 광전 변환층의 막두께가 1.2㎛ 이상 2㎛ 이하이며, 또한 라만비가 3.0 이상 8.0 이하인 광전 변환 장치이다.
상기 제 1 양태에 관련되는 광전 변환 장치에 있어서, 결정질 실리콘계 광전 변환층의 라만비를 3.0 이상 8.0 이하로 함으로써, 결정 입계가 적당히 비정질 실리콘으로 충전된 광전 변환 장치를 얻을 수 있다. 이로써, 결정 입계의 전류 리크를 억제할 수 있으므로, 개방 전압 (Voc) 및 형상 인자 (FF) 의 저하가 억제된 광전 변환 장치를 얻을 수 있다. 상기 투명 전극 부착 기판을 사용한 경우에는, 기판의 요철에서 기인되어 결함이 많은 결정 입계가 생성되기 쉬우므로, 결정 입계의 비정질 실리콘에 의한 충전이 특히 효과적이다.
또, 막두께가 1.2㎛ 이상 2㎛ 이하인 상기 결정질 실리콘계 반도체를 주로 갖는 광전 변환층을 형성함으로써, 결정질 실리콘계 반도체를 주로 갖는 광전 변환층의 i 층의 막두께를 박막으로 해도, 높은 발전 전류를 발생시키는 광전 변환 장치를 제조할 수 있고, 또한 결함수를 막두께만큼 저하시킬 수 있고, 또, 막두께 방향의 전위 구배가 크기 때문에 발생 전하가 결함에 트랩되기 어려워지므로, 개방 전압 (Voc) 및 형상 인자 (FF) 의 저하가 억제된 광전 변환 장치를 제조할 수 있다. 따라서, 박막화와 고효율화를 동시에 달성한 광전 변환 장치를 제조할 수 있고, 또한 결정질 실리콘계 i 층을 박막화함으로써, 이 제막에 의해 율속되는 광전 변환 장치의 제조 시간을 단축할 수 있기 때문에, 광전 변환 장치의 생산성이 향상된다.
일반적으로 헤이즈율이라고 하면, 헤이즈미터로 계측되는 파장이 약 550㎚ 인 광의 헤이즈율을 가리킨다. 파장 550㎚ 의 헤이즈율이 높으면 파장 550㎚ 정도의 광은 잘 산란되는데, 장파장 광은 그 파장의 헤이즈율이 높으면 잘 산란되지만, 그 파장의 헤이즈율이 낮으면 산란되기 어렵다. 종래의 1 층의 요철 (텍스처) 구조의 경우, 파장 550㎚ 의 헤이즈율이 30% 이어도, 파장 800㎚ 의 분광 헤즈율은 5% 이하가 되어, 결정질 실리콘계 광전 변환층에서 광을 집중하고자 하는 700∼900㎚ 의 파장역의 광의 산란 증강에 의한 광집중은 불충분했다. 또, 350 ㎚ 이하의 파장역에서는, 상기 투명 전극 기판의 투과율이 작아지기 때문에 헤이즈율을 바르게 계측할 수 없다. 따라서, 550㎚ 이상 800㎚ 이하의 파장의 헤이즈율을, 파장을 특정한 광을 이용하여 계측하는 분광 헤이즈율로 정의하고, 분광 헤이즈율 20% 이상, 보다 바람직하게는 30% 이상으로 함으로써, 결정질 실리콘계 광전 변환층에서 광집중의 영향을 강하게 받는 700∼900㎚ 의 파장역의 광의 산란, 광집중을 증강시킬 수 있어 발전 전류를 증대시킬 수 있다.
상기 제 1 양태에 관련되는 광전 변환 장치에 있어서, 상기 투명 전극 부착 기판과 상기 결정질 실리콘계 반도체를 주로 갖는 광전 변환층 사이에, 비정질 실리콘계 반도체를 주로 갖는 광전 변환층을 형성해도 된다.
이와 같은 구성으로 함으로써, 비정질 실리콘계 반도체를 주로 갖는 광전 변환층에서는 태양광의 단파장측 성분의 광전 변환이 실시되고, 결정질 실리콘계 반도체를 주로 갖는 광전 변환층에서는 태양광의 장파장측 성분의 광전 변환이 실시되므로, 보다 광전 변환 효율이 높은 광전 변환 장치로 할 수 있다.
상기 제 1 양태에 관련되는 광전 변환 장치에 있어서, 상기 비정질 실리콘계 반도체를 주로 갖는 광전 변환층과 상기 결정질 실리콘계 반도체를 주로 갖는 광전 변환층 사이에 중간 컨택트층을 형성해도 된다.
중간 컨택트층을 구성으로 함으로써, 비정질 실리콘계 반도체를 주로 갖는 광전 변환층을 박막화하여 열화율(劣化率)을 개선할 수 있는 한편, 결정질 실리콘계 반도체를 주로 갖는 광전 변환층에 대한 입사광이 저하되어 전류값이 저하된다. 따라서, 비정질 실리콘계 반도체를 주로 하는 광전 변환층의 열화율 개선과, 결 정질 실리콘계 반도체를 주로 하는 광전 변환층의 발전 전류의 저하의 상대 관계로부터, 중간 컨택트층의 막두께는 90㎚ 이하로 하는 것이 바람직하고, 나아가서는 50㎚ 이상 70㎚ 이하로 하는 것이 보다 바람직하다. 또, 중간 컨택트층으로는, ZnO 계 막 (예를 들어, GZO 막) 으로 형성되고, ZnO 계 단막에서의 광 흡수율이 λ=450㎚ 이상 1000㎚ 이하의 범위에서 1% 미만인 것이 보다 바람직하다. 중간 컨택트층의 투명성이 저해되면, 결정질 실리콘계 반도체를 주로 하는 광전 변환층에 입사되는 광이 저하되고, 발전 전류가 저하되기 때문에, 파장이 450㎚ 이상 1000㎚ 이하인 파장 영역에 대해서는 거의 투명한 것이 바람직하다.
상기 제 1 양태에 관련되는 광전 변환 장치에 있어서, 상기 투명 전극 부착 기판의 투명 전극층 표면이 복수의 산부와 복수의 평탄부로 구성되고, 그 산부 및 그 평탄부의 표면이 미크로한 다수의 볼록부를 연속하여 가지고 이루어지고, 상기 산부의 상기 기판면 수직 방향에 있어서의 높이가 0.4㎛ 이상 0.7㎛ 이하이고, 기판면 가로 세로 10㎛ 에 있어서의 상기 산부의 수가 15 이상 50 이하이고, 상기 미크로한 다수의 볼록부의 저면 직경이 0.1㎛ 이상 0.3㎛ 이하이고, 높이/저면 직경의 비가 0.7 이상 1.2 이하인 것이 바람직하다.
상기 제 1 양태에 관련되는 광전 변환 장치는, 상기 특성을 갖는 투명 전극 부착 기판을 적용함으로써, 결정질 실리콘계 반도체를 주로 갖는 광전 변환층 (예를 들어, 탠덤형 태양 전지의 보텀 셀) 의 i 층의 막두께를 예를 들어 1.5㎛ 의 박막으로 해도, 높은 발전 전류를 발생시킨다. 또한 결정질 실리콘계 반도체를 주로 갖는 광전 변환층의 i 층을 박막화함으로써, 개방 전압 (Voc) 및 형상 인자 (FF) 의 저하도 억제할 수 있다. 즉, 결정질 실리콘계 반도체를 주로 갖는 광전 변환층을 박막으로 함으로써, 결함수를 막두께만큼 저하시킬 수 있고, 또, 막두께 방향의 전위 구배가 크기 때문에 발생 전하가 결함에 트랩되기 어려워진다. 따라서, 광전 변환 장치의 박막화와 고효율화를 동시에 달성할 수 있다. 또한, 결정질 실리콘계 광전 변환층 중의 i 층을 박막화할 수 있는 것에 의해, 이 층의 제막 시간에 의해 율속되는 광전 변환 장치의 제조 시간을 단축할 수 있기 때문에, 상기 제 1 양태에 관련되는 광전 변환 장치는 생산성이 향상된 것이 된다.
종래의 기술에 있어서 개방 전압과 형상 인자가 저하된 원인의 하나로서, 투명 전극의 계곡 부분으로부터 광전 변환층의 막두께 방향으로 막성장 상간(相間)의 불연속 경계 (그 경계를 「이상(異相)」 으로 부르기로 한다) 가 생겨 캐리어의 재결합 중심이 되기 때문인 것으로 추정된다. 이 이상은, 하지의 각각의 면으로부터 실리콘막이 제막·성장할 때, 그 성장면이 충돌하여 충돌면이 격자의 결함 또는 미세한 간극이 된 것으로 추정되며, 캐리어의 재결합에 의한 손실의 원인이 된다. 또한, 이 광전 변환층의 막두께 방향의 이상은, 광전 변환층의 단면 방향의 투과 현미경 분석에 의해 검출할 수 있다. 배율 8 만배 이상에서 광전 변환층을 길이 100㎛ 의 범위에서 관찰하고, 균열이 관찰되었을 때 이상이 있고, 관통하는 이상이 1 개라도 관찰되었을 때 관통하는 이상이 있다고 판단한다.
이 이상의 발생 자체를 억제하기 위해서는, 투명 도전성 산화물 기판의 요철을 단순하게 대형화하는 것이 아니라, 큰 요철과 작은 요철이 혼재하는 것이 효과적이다. 그러나, 상기 투명 전극을 이용한 경우에 있어서도, 예를 들어 제막 속도가 1㎚/sec 이상인 고속으로 제막하면 완전하게 이상의 발생을 억제하는 것은 어렵고, 이상 발생의 억제에는 광전 변환층을 형성하는 제막 조건 선정에 있어서의 제한이 있다. 이 때문에, 본 발명자들은, 특히 고속으로 제막하는 경우에 있어서 이상이 발생해도 광전 변환층을 관통하는 이상을 차단하는 지견을 얻기에 이르렀다.
따라서, 본 발명자들은, 이 이상을 억제하는 것, 또는 완전하게 억제는 할 수 없어도 광전 변환층을 관통하는 이상을 차단할 수 있으면, 개방 전압 저하, 형상 인자 저하를 억제할 수 있다는 지견을 얻었다.
이 지견으로부터, 상기 과제를 해결하기 위해, 본 발명의 제 2 양태에 관련되는 광전 변환 장치 및 제 3 양태에 관련되는 광전 변환 장치의 제조 방법은 이하의 수단을 채용한다.
즉, 본 발명의 제 2 양태에 관련되는 광전 변환 장치는, 투명 절연성 기판 상에 투명 전극층을 형성하여 이루어지는 투명 전극 부착 기판과, 그 투명 전극 부착 기판의 투명 전극층측에 순차 형성된, 비정질 실리콘계 반도체를 주로 갖는 광전 변환층, 그리고 이면 전극층을 적어도 가지며, 상기 투명 전극 부착 기판은, 표면이 대소의 요철이 혼재한 형상이고, 또한 분광 헤이즈율이 550㎚ 이상 800㎚ 이하의 파장에서 20% 이상, 특히 바람직하게는 30% 이상이며, 상기 비정질 실리콘계 반도체를 주로 갖는 광전 변환층 중에, 그 광전 변환층의 투명 전극층측 표면으로부터 이면 전극층측 표면에 관통하는 이상 (막성장 상간의 불연속 경계) 을 차단하는 층 (이상 차단층이라고 부르기로 한다) 을 형성한 광전 변환 장치, 또는 상기 기판과 상기 비정질 실리콘계 반도체를 주로 갖는 광전 변환층 사이에, 그 광전 변환층의 투명 전극층측 표면으로부터 이면 전극층측 표면에 관통하는 이상의 형성을 방지하는 이상 방지층을 형성한 광전 변환 장치이다.
제 2 양태에 관련되는 광전 변환 장치에 의하면, 비정질 실리콘계 반도체를 주로 갖는 광전 변환층의 투명 전극층측 표면으로부터 이면 전극층측 표면에 관통하는 이상을 차단 또는 방지할 수 있으므로, 이와 같은 이상에 의한 전류 리크를 억제할 수가 있어 개방 전압 저하, 형상 인자 저하가 억제된다.
또, 본 발명의 제 3 양태에 관련되는 광전 변환 장치의 제조 방법은, 투명 절연성 기판 상에 투명 전극층을 형성하여 투명 전극 부착 기판을 제조하고, 그 투명 전극 부착 기판의 투명 전극층측에 비정질 실리콘계 반도체를 주로 갖는 광전 변환층, 그리고 이면 전극층을 적어도 순차 형성하는 광전 변환 장치의 제조 방법으로서, 상기 투명 전극 부착 기판의 투명 전극층 표면이 다수의 볼록부를 연속하여 가지고 이루어지고, 상기 비정질 실리콘계 반도체를 주로 갖는 광전 변환층 중에, 그 광전 변환층의 투명 전극층측 표면으로부터 이면 전극층측 표면에 관통하는 이상을 차단하는 이상 차단층을 형성하거나, 또는 상기 투명 전극층의 형성과 상기 비정질 실리콘계 반도체를 주로 갖는 광전 변환층의 형성 사이에, 그 광전 변환층의 투명 전극층측 표면으로부터 이면 전극층측 표면에 관통하는 이상의 형성을 방지하는 이상 방지층을 형성하는 광전 변환 장치의 제조 방법이다.
제 3 양태에 관련되는 광전 변환 장치의 제조 방법에 의하면, 비정질 실리콘계 반도체를 주로 갖는 광전 변환층의 투명 전극층측 표면으로부터 이면 전극층측 표면에 관통하는 이상이 차단 또는 방지되므로, 이와 같은 이상에 의한 전류 리크가 억제되어, 개방 전압 저하, 형상 인자 저하가 억제된 광전 변환 장치를 제조할 수 있다.
상기 제 2 양태에 관련되는 광전 변환 장치 및 제 3 양태에 관련되는 광전 변환 장치의 제조 방법에 있어서, 상기 비정질 실리콘계 반도체를 주로 갖는 광전 변환층을, p 층, i 층, n 층을 순차 형성하여 이루어지는 층으로 하고, 상기 이상 차단층을 상기 i 층의 일부분에 있어서, p 층, n 층, 또는 i 층의 다른 부분보다 저속으로 제막된 층으로 할 수 있다. 저속으로 제막함으로써, 제막면 표면에서의 제막 입자의 확산·이동 시간이 증대되고, 보다 안정적인 사이트에 퇴적되어 저결함의 층, 즉 이상이 적은 층을 형성할 수 있다. 또, 저속으로 제막된 층은 i 층의 일부분으로 얇기 때문에, 저속으로 제막하는 제막에 걸리는 처리 시간은, 전체의 생산 시간에 미치는 영향으로서는 적어져 생산성을 유지한 채로 이상이 적은 층을 형성할 수 있다.
또는, 상기 비정질 실리콘계 반도체를 주로 갖는 광전 변환층을, p 층, i 층, n 층을 순차 형성하여 이루어지는 층으로 하고, 상기 n 층의 일부 또는 전체를 비정질층으로 하여, 상기 n 층이 상기 이상 차단층의 기능을 가질 수 있다. 또한, 비정질이란, 라만 분광 분석으로 분석했을 때, Si 결정의 피크가 전혀 검출되지 않는 것이며, 제막 조건에서는, 수소 가스/실란 가스 희석률을 저하시키는 방향, 또는 RF 파워를 저하시키는 방향에서 얻을 수 있다. 적층막에서 최표면만 비정질막으로 하는 경우에는, 라만 분광 분석에서 하지의 Si 결정질막의 피크가 검 출되는 경우가 있고, 유리 기판 또는 투명 전극 부착 유리 기판 상에 단일 조건의 막만을 형성하고 라만 분광 분석을 실시하여 Si 결정 피크의 유무를 판단하기로 한다. 비정질 막은 결함이 수소로 종단되므로, 결정질과 비교하여 결함이 연속되기 어렵기 때문에 이상이 되기 어렵고, 이상을 차단하는 기능을 갖는 것이다.
또는, 상기 비정질 실리콘계 반도체를 주로 갖는 광전 변환층을, p 층, i 층, n 층을 순차 형성하여 이루어지는 층으로 하고, 상기 n 층의 적어도 그 일부를 200Pa 이상의 압력하에서 제막한 층으로 함으로써, 상기 n 층이 이상 차단층의 기능을 가질 수 있다. 고압으로 제막하면, 제막되는 원료 가스의 기상 중에서의 충돌 확산이 촉진되어 하지의 오목부에도 원료 가스가 도달하기 쉽기 때문에, 오목부에도 균일하게 제막되므로, 결함 상에도 균일하게 양호한 막이 형성되는, 즉 이상을 억제할 수 있을 것으로 생각된다.
또는, 상기 이상 방지층을, 상기 볼록부를 원활화(圓滑化)한 상기 투명 전극층으로 할 수 있다. 상기 볼록부의 원활화란, 볼록부가 연속하여 형성됨으로써 볼록부의 경계에 생성되는 계곡부에 대해, 통상적으로는 평면끼리의 조합 때문에 계곡의 바닥은 명료한 선상(線狀)인데, 그 선이 없도록 저면을 원활화한 것, 예를 들어 스푼컷과 같은 형상을 갖는 것이다.
상기 이상 방지층을, 상기 투명 전극층 표면에 이온 처리를 실시하여 형성해도 된다. 이온 처리란, 예를 들어 진공 중에서의 아르곤 이온 조사에 의한 이온 에칭이고, 투명 전극의 표면 형상을 원자 레벨의 에칭, 재부착에 의해 제어할 수 있다. 이온 에칭의 이온 조사 각도와 이온 에너지를 조정함으로써, 투명 전 극의 요철의 특히 사면부의 원자를 에칭 제거하고, 계곡부의 바닥에 재부착시킬 수 있어 결과적으로 예리한 계곡 형상을 원활화할 수 있다.
상기 제 2 양태에 관련되는 광전 변환 장치 및 제 3 양태에 관련되는 광전 변환 장치의 제조 방법에 있어서, 상기 투명 전극 부착 기판은, 550㎚ 이상 800㎚ 이하의 파장에 있어서의 분광 헤이즈율이 20% 이상인 것이 바람직하다. 상기 분광 헤이즈율이 30% 이상인 것이 특히 바람직하다.
상기 서술한 바와 같이, 종래의 요철 (텍스처) 구조의 경우, 파장 550㎚ 의 분광 헤이즈율이 30% 이어도, 파장 800㎚ 의 분광 헤이즈율은 5% 이하가 되어, 결정질 실리콘계 반도체의 광전 변환층에서 광을 집중하고자 하는 700∼900㎚ 의 파장역의 광의 산란 증강에 의한 광집중은 불충분했다. 그래서, 상기 제 2 양태에 관련되는 광전 변환 장치 및 제 3 양태에 관련되는 광전 변환 장치의 제조 방법에 있어서는, 요철을 대형화하여 장파장광에 대해서도 고헤이즈가 되도록 한다. 또, 350㎚ 이하의 파장역에서는, 상기 투명 전극의 투과율이 작아지기 때문에 헤이즈미터에 의해 분광 헤이즈율을 계측할 수 없다. 따라서, 550㎚ 이상 800㎚ 이하의 파장의 분광 헤이즈율을 20% 이상, 바람직하게는 30% 이상으로 함으로써, 결정질 실리콘계 반도체의 광전 변환층에서 광집중의 영향을 강하게 받는 700∼900㎚ 의 파장역의 광의 산란, 광집중 효과를 증강시킬 수 있어 발전 전류를 증대시킬 수 있다.
상기 제 2 양태에 관련되는 광전 변환 장치 및 제 3 양태에 관련되는 광전 변환 장치의 제조 방법에 있어서, 상기 비정질 실리콘계 반도체를 주로 갖는 광전 변환층과 상기 이면 전극 사이에 결정질 실리콘계 반도체를 주로 갖는 광전 변환층을 형성해도 된다.
이와 같은 구성으로 함으로써, 비정질 실리콘계 반도체를 주로 갖는 광전 변환층에서는 태양광의 단파장측 성분의 광전 변환이 실시되고, 결정질 실리콘계 반도체를 주로 갖는 광전 변환층에서는 태양광의 장파장측 성분의 광전 변환이 실시되므로, 보다 광전 변환 효율이 높은 광전 변환 장치로 할 수 있다.
또, 결정질 실리콘계 반도체를 주로 갖는 광전 변환층은 결정질 실리콘계 반도체에 한정되지 않고, 결정질 또는 비정질 실리콘계 반도체, 결정질 또는 비정질 실리콘 게르마늄계 반도체를 주로 가져도 동등한 효과가 얻어진다.
또한, 결정질 실리콘계 반도체를 주로 갖는 광전 변환층과 추가로 제 3 광전 변환층을 적층하여 3 층 구조 이상의 광전 변환 장치로 해도 된다. 이 경우, 결정질 실리콘계 반도체를 주로 갖는 광전 변환층 및 제 3 광전 변환층은, 결정질 또는 비정질 실리콘계 반도체, 결정질 또는 비정질 실리콘 게르마늄계 반도체를 주로 갖는 광전 변환층으로 할 수도 있고, 비정질 실리콘계 반도체를 주로 갖는 광전 변환층, 결정질 실리콘계 반도체를 주로 갖는 광전 변환층, 제 3 광전 변환층의 순서로 장파장측 성분으로 흡수가 증대되도록, 각 광전 변환층의 재료나 막질, 막두께를 설정하면 된다.
본 발명에 의하면, 높은 광전 변환 효율과 높은 생산성을 양립시킨 광전 변환 장치 및 그 제조 방법을 제공할 수 있다. 본 발명의 광전 변환 장치는, 태양 전지로서 바람직하게 이용할 수 있다.
또, 본 발명에 의하면, 표면이 대소의 요철이 혼재한 형상이고, 또한 분광 헤이즈율이 550㎚ 이상 800㎚ 이하의 파장에서 20% 이상, 특히 바람직하게는 30% 이상인 투명 전극 부착 기판을 사용한 광전 변환 장치에 있어서, 개방 전압과 형상 인자의 저하를 억제하면서 높은 광전 변환 효율을 실현할 수 있다. 또한, 이와 같이 우수한 광전 변환 장치의 제조 방법을 제공할 수 있다. 본 발명의 광전 변환 장치는 태양 전지로서 바람직하게 이용할 수 있다.
또, 광전 변환층을 박막화해도 높은 광전 변환 효율이 얻어진다. 박막화에 의해 발전 전류는 어느 정도는 저하되지만, 종래의 기판에 대해 박막화에 의한 발전 전류 저하는 큰 폭으로 개선된다. 또, 박막화에 의해 개방 전압과 형상 인자가 향상된다. 박막화에 의한 광전 변환층의 박막화에 의해, 광전 변환층에 포함되는 결함을 막두께 정도만큼 저하시킬 수 있는 것, 및 광전 변환층 내에 발생하는 기전력에 대한 전위 구배가 확대되는 것에 의한 생성 전하의 재결합 (결함에 의한 소멸) 확률을 저하시킬 수 있기 때문이다.
박막화는 생산성 면에서 장점이 크다. 광전 변환 장치 하나당 생산 시간을 단축할 수 있고, 또한 생산 장치의 제막실 내부의 유지 빈도도 저하시킬 수 있어, 결과적으로 시간당 또는 장치당 생산량을 박막화의 막두께의 비율 이상으로 증대시킬 수 있다. 따라서, 생산을 고려하면, 광전 변환 효율의 향상 이상으로 생산성 향상의 장점이 크다고 할 수 있다.
도면의 간단한 설명
도 1 은 본 발명의 광전 변환 장치의 구성을 나타내는 개략도이다.
도 2 는 본 발명의 제 1 실시형태에서 사용되는 투명 전극 부착 기판의 형상 및 구성을 나타내는 일부 절결 단면도이다.
도 3 은 도 2 에 나타내는 산부 (112) 의 확대도이다.
도 4 는 본 발명의 태양 전지 패널의 제조 방법의 실시형태의 일부를 나타내는 개략도이다.
도 5 는 본 발명의 태양 전지 패널의 제조 방법의 실시형태의 일부를 나타내는 개략도이다.
도 6 은 본 발명의 태양 전지 패널의 제조 방법의 실시형태의 일부를 나타내는 개략도이다.
도 7 은 본 발명의 태양 전지 패널의 제조 방법의 실시형태의 일부를 나타내는 개략도이다.
도 8 은 본 발명의 제 2 실시형태의 이온 처리 전에 있어서의 투명 전극 부착 기판의 투명 전극 표면의 전자 현미경 사진이다.
도 9 는 본 발명의 제 2 실시형태의 이온 처리 후에 있어서의 투명 전극 부착 기판의 투명 전극 표면의 전자 현미경 사진이다.
도 10 은 본 발명의 제 2 실시형태의 투명 전극 부착 기판을 이용하여 제조한 탠덤형 태양 전지의 단면의 투과형 전자 현미경 사진이다.
도 11 은 본 발명의 제 2 실시형태의 투명 전극 부착 기판을 이용하여 제조한 탠덤형 태양 전지의 단면의 투과형 전자 현미경 사진이다. 실시예 7 에 나타낸 바와 같이 비정질 Si-i 층의 제막 후기를 위상 차단층으로 하여, 비정질 Si 층을 관통하는 이상을 억제한 것이다.
도 12 는 실시예 11 의 탠덤형 태양 전지에 있어서의, 보텀 셀의 n 층 제막 후의 라만비와 태양 전지 특성의 관계를 나타내는 도면이다.
* 도면의 주요 부분에 대한 부호의 설명*
1 : 기판 2 : 투명 전극층
3 : 광전 변환층 4 : 이면 전극층
6 : 태양 전지 모듈 90 : 광전 변환 장치
91 : 제 1 셀층 (톱층) 92 : 제 2 셀층 (보텀층)
93 : 중간 컨택트층 110 : 투명 전극 부착 기판
111 : 기판 112 : 산부
114 : 투명 전극 115 : 작은 산부
116 : 연속층 117 : 볼록부
Ha : 산부의 높이 Pa : 산부 사이의 평균 피치
Hc : 작은 산부의 높이 Pc : 작은 산부 사이의 평균 피치
Hb : 볼록부의 높이 Pb : 볼록부 사이의 피치
15 : 절연홈 21 : 백 시트
23 : 출력 케이블 50 : 태양 전지 패널
발명을 실시하기 위한 최선의 형태
제 1 실시형태
이하에, 본 발명의 제 1 실시형태에 대해 도면을 참조하여 설명한다.
먼저, 본 실시형태의 광전 변환 장치의 제조 방법에 의해 제조되는 광전 변환 장치의 구성에 대해 설명한다.
도 1 은, 본 실시형태의 광전 변환 장치의 구성을 나타내는 개략도이다. 광전 변환 장치 (90) 는 실리콘계 태양 전지이며, 기판 (1), 투명 전극층 (2), 태양 전지 광전 변환층 (3) 으로서의 제 1 셀층 (톱층) (91), 그리고 제 2 셀층 (보텀층) (92), 및 이면 전극층 (4) 을 구비한다. 본 실시형태에 있어서, 제 1 셀층 (91) 은 비정질 실리콘계 반도체를 주로 갖는 광전 변환층이고, 제 2 셀층은 결정질 실리콘계 반도체를 주로 갖는 광전 변환층이다. 제 2 셀층 (92) 은, 막두께가 1.2㎛ 이상 2.0㎛ 이하, 또한 제 2 셀층 (92) 의 라만비가 3.0 이상 8.0 이하인 것이 바람직하다. 보다 바람직하게는 라만비가 3.5 이상 8.0 이하이고, 더욱 바람직하게는 5.0 이상 7.5 이하이다.
제 2 셀층 (92) 의 라만비를 3.0 이상 8.0 이하로 함으로써, 결정 입계가 적당히 비정질 실리콘으로 충전된 광전 변환 장치를 얻을 수 있고, 결정 입계의 전류 리크를 억제할 수 있으므로, 개방 전압 (Voc) 및 형상 인자 (FF) 의 저하가 억제된 광전 변환 장치를 얻을 수 있다.
여기서, 「라만비」 란, 라만 분광 평가로 520㎝-1 의 결정 Si 의 강도와 480㎝-1 의 비정질 Si 의 강도의 비 (결정 Si 의 강도/비정질 Si 의 강도) 를 말한다 (이하 동일). 라만비의 측정 방법으로는, 광전 변환 장치의 이면 전극을 과 산화수소수 등의 용제로 용제 제거하여 공시체(供試體)로 한다. 먼저, 제 2 셀층 (92) 의 막면측으로부터 측정용 광을 조사한다. 측정용 광으로는 레이저 단색이 이용되고, 예를 들어 YAG 레이저광의 2 배파 (파장 532㎚) 가 바람직하게 사용된다. 제 2 셀층 (92) 의 막면측으로부터 측정용 광을 입사시키면, 라만 산란이 관측되는데, 측정용 광, 및 산란광의 일부는 제 2 셀층 (92) 중에서 흡수된다. 따라서, 예를 들어 YAG 레이저광의 2 배파를 측정용 광으로서 사용한 경우에는, 입사면으로부터 약 0.1㎛ 깊이까지의 정보를 얻을 수 있다. 또한, 제 2 셀층 (92) 과 이면 전극층 (4) 사이에 제 2 투명 전극층을 형성하고 있는 경우에는, 제 2 투명 전극층의 라만 피크는 백그라운드로서 공제할 수 있으므로, 제 2 투명 전극층을 희염산 등의 용제에 의해 용제 제거하지 않아도 되고 제거해도 된다.
상기한 바와 같이, 라만비는 광전 변환층 i 층 (실질적으로 진성층) 을 평가하는데, 일반적으로 사용되는 레이저 파장 532㎚ 에서는, 0.1㎛ 의 침입 깊이에 따라 표면으로부터 약 0.1㎛ 의 막의 결정화율을 평가하게 된다. 본 실시형태에 있어서는, 제 2 셀층 (92) 의 i 층 제막 후의 라만비가 3.0 이상 8.0 이하인 것이 직접적인 의미인데, 최표면에 n 층이 제막되어도 n 층은 막두께가 0.03㎛ 정도로 얇기 때문에 i 층으로부터의 정보가 지배적인 것, 및 일반적인 n 층의 결정성도 2∼10 인 것에 의해, n 층 제막 후에 n 층을 포함한 라만비를 계측해도 n 층 제막 전과 가까운 값이 된다. 따라서, 제 2 셀층 (92) 의 라만비는 3.0 이상 8.0 이하가 바람직한 범위가 된다.
또, 라만비는 제막에 있어서 제막 장치 구조 등에 의해 기판 (1) 상에서 분 포가 발생한다. 예를 들어 제막시에 기판 (1) 표면 상에서의 원료 가스 조성 변화에 의한 국소적인 라만비 분포나, 플라즈마나 온도 분포에 의한 전체적인 라만비 분포가 있다. 이 때문에, 평가하는 기판 (1) 상에서 최대한 전체적인 평균값으로서 평가한다. 예를 들어, 가로 세로 1m 이상의 기판 사이즈이면, 균등하게 구분한 적어도 10 개 지점 이상의 영역에서 계측하고, 이 평균값으로 평가하는 것이 바람직하다.
라만비가 3.0 이상 8.0 이하라는 값은, 일반적으로 결정화가 진행된 결정질 실리콘의 값보다 비정질 실리콘을 많이 함유하는 것이다. 특히 더블 텍스처 기판과 같은 고헤이즈 기판을 사용하는 경우, 기판의 요철에서 기인되는 결정 입계의 결함이 발생하기 때문에, 입계를 적당히 비정질 실리콘으로 충전하는 것이 중요하게 된다. 라만비가 3.0 이상이 바람직한 이유는, 결정 실리콘부에서 발생한 전하가 단면 방향으로 연결된 결정 구조를 도통할 수 있도록 대부분의 결정 구조가 막두께 방향으로 연속되기 위해 필요한 라만비가 3.0 이상이기 때문으로, 이것은 단면 관찰에 의해 확인할 수 있다. 라만비가 8.0 이하가 바람직한 이유는, 기둥형상 결정의 입계가 전류 리크 포인트가 되어 전압이 발생하지 않게 되는 것을 억제하기 위해 비정질로 결정 입계를 충전하는 것이 바람직하고, 실험적으로 그 경우의 라만비가 8.0 이하이기 때문이다.
또한, 여기서, 「실리콘계」 란 실리콘 (Si) 이나 실리콘 카바이드 (SiC) 나 실리콘 게르마늄 (SiGe) 을 포함하는 총칭이다. 또, 「결정질 실리콘계」 란, 아몰퍼스 실리콘계, 즉, 비정질 실리콘계 이외의 실리콘계를 의미하는 것이며, 미 결정 실리콘이나 다결정 실리콘계도 포함된다.
제 1 셀층 (91) 및 제 2 셀층 (92) 사이에는, 투명 도전막으로 이루어지는 중간 컨택트층 (93) 을 형성해도 된다 (단, 본 발명의 광전 변환 장치는, 중간 컨택트층 (93) 을 형성한 것에 한정되지 않는다). 중간 컨택트층 (93) 을 형성한 경우, 이 중간 컨택트층 (93) 에서 입사 태양광의 일부가 반사되어 제 1 셀층 (톱층) (91) 에 다시 입사된다. 이로써, 제 1 셀층 (톱 셀) (91) 에 있어서의 발전 전류가 증가한다. 그리고, 제 1 셀층 (91) 의 막두께를 얇게 해도, 중간 컨택트층 (93) 이 적층되지 않는 경우와 동등한 발전 전류를 얻을 수 있다. 따라서, 제 1 셀층 (91) 인 비정질 실리콘계 반도체의 막두께를 얇게 함으로써, 당해 제 1 셀층 (91) 에 있어서의 광 열화를 억제할 수 있어, 광전 변환 장치 전체로서의 안정화 효율을 향상시킬 수 있다.
중간 컨택트층 (93) 의 막두께를 두껍게 함으로써, 제 1 셀층 (91) 인 비정질 실리콘계 반도체의 발전 전류를 증가시킬 수 있다. 이 때, 중간 컨택트층 (93) 에 의해 반사되는 태양광의 파장에 있어서의 제 2 셀층 (92) 에서의 발전 전류는 감소한다. 실제로는, 제 2 셀층 (92) 인 결정질 실리콘계 반도체에 있어서는, 제 1 셀층 (91) 인 비정질 실리콘계 반도체보다 장파장 영역의 태양광에 의한 전기 에너지로의 변환이 실시되고 있다.
따라서, 중간 컨택트층 (93) 의 막두께를 최적화함으로써, 중간 컨택트층 (93) 에 의한, 제 2 셀층 (92) 인 결정질 실리콘계 반도체가 흡수해야 할 장파장 영역의 태양광의 흡수율을 억제하는 것이 필요하게 된다.
본 실시형태에 관련되는 광전 변환 장치의 중간 컨택트층 (93) 의 막두께와, 제 2 셀층 (92) 에 있어서의 파장 800㎚ (태양광의 장파장 영역에 대응) 의 양자 효율 (입사 중 발전에 기여하는 비율) 의 관계로부터, 중간 컨택트층 (93) 의 막두께가 두꺼워지면, 중간 컨택트층 (93) 에서의 장파장 영역의 태양광의 반사율도 증대되어 제 2 셀층 (92) 에 입사되는 광량이 감소한다. 중간 컨택트층 (93) 은, 광 흡수율이 λ=450㎚ 이상 1000㎚ 이하의 범위에서 1% 미만인 것이 바람직하고, 이 파장 영역에 대해서는 거의 투명한 것이 바람직하다.
한편, 중간 컨택트층 (93) 의 막두께가 두꺼워지면, 중간 컨택트층 (93) 과 이면 전극층 (4) 사이에서 광의 집중 효과가 증대된다. 이 때문에, 제 2 셀층 (92) 에 입사된 광 흡수율이 증대된다. 파장 800㎚ 의 태양광에 대해 제 2 셀층 (92) 에 있어서의 광의 집중 효과가 유효하게 작용하는 (양자 효율을 일정한 값으로 유지할 수 있는) 중간 컨택트층 (93) 의 막두께는 100㎚ 이하이다.
상기 서술한 바와 같이, 제 1 셀층 (91) 과 제 2 셀층 (92) 의 발전 전류 밸런스를 고려하여, 최적의 중간 컨택트층 (93) 의 막두께값은 실험적으로 90㎚ 이하가 되고, 보다 바람직하게는 50㎚ 이상 70㎚ 이하가 된다. 이로써, 보다 높은 안정화 효율을 갖는 광전 변환 장치가 실현된다.
다음으로, 본 발명의 제 1 실시형태에 의한 광전 변환 장치에 있어서 사용되는, 투명 전극을 형성한 투명 절연성 기판 (이하, 「투명 전극 부착 기판」 이라고도 한다) 의 형상 및 구성을, 도 2 및 도 3 을 이용하여 상세하게 설명하는데, 본 발명의 광전 변환 장치 및 그 제조 방법은 이들 도면에 의해 한정되지 않는다.
도 2 는, 본 실시형태에서 사용되는 투명 전극 부착 기판의 형상 및 구성을 나타내는 일부 절결 단면도이고, 도 3 은, 도 2 에 나타내는 산부 (112) 의 확대도이다. 도 2 에 나타내는 바와 같이, 본 실시형태에 있어서 사용되는 투명 전극 부착 기판 (110) 은, 유리 기판 (111) 상에 불연속의 복수의 산부 (112) 에 의한 매크로한 요철 (텍스처) 과, 이 산부 사이를 메우는 복수의 평탄부 (113) 를 갖고 있고, 그 산부 (112) 및 그 평탄부 (113) 의 외표면은, 미크로한 다수의 요철 (텍스처) 을 갖는 구조로 되어 있다. 이하, 이와 같은 2 개의 요철을 갖는 구조를 더블 텍스처 구조라고 한다.
또, 본 실시형태에 있어서는, 도 2 에 나타내는 바와 같이, 투명 전극 (114) 은, 제 1 산화물로 이루어지는 불연속의 작은 산부 (115) 와, 그 위에 형성되는 제 2 산화물로 이루어지는 연속층으로서 그 연속층의 표면에 미크로한 다수의 볼록부를 연속하여 갖는 연속층 (116) 으로 이루어지는 것이 바람직하다. 작은 산부 (115) 의 밀도는, 기판 (111) 면의 가로 세로 10㎛ 당 15 이상 50 이하가 되고, 20 이상 45 이하가 보다 바람직하다. 이 작은 산부 (115) 사이의 평균 피치 (Pc) 는 1.0㎛ 이상 3㎛ 이하에 상당한다.
제 2 산화물로 이루어지는 연속층 (116) 은, 작은 산부 (115) 위 및 작은 산부 (115) 가 형성되어 있지 않은 부분의 유리 기판 (111) 상에 연속적으로 형성되어 있다.
본 실시형태에 있어서는, 상기 산부 (112) 의 평균 높이 (Ha) (평탄부 상의 미크로한 볼록부의 정상부로부터의 높이의 평균값) 는 0.4㎛ 이상 0.7㎛ 이하이며, 0.5㎛ 이상 0.6㎛ 이하인 것이 보다 바람직하다.
또, 인접하는 상기 산부 사이의 평탄부의 거리 (이하, 간단히 「산부 사이의 간격」 이라고도 한다) (Wa) 는 직선 상에 0㎛ 이상 1.5㎛ 이하인 것이 바람직하고, 0㎛ 이상 1.0㎛ 이하인 것이 보다 바람직하고, 0.1㎛ 이상 0.4㎛ 이하 (모든 산부 (112) 가 불연속이다) 인 것이 더욱 바람직하다. 본 실시형태에 있어서는, 복수의 산부 (112) 는 불연속인 부분과 연속되어 있는 부분이 있어도 되고, 산부 사이의 간격 (Wa) 이 0㎛ 이상 1.5㎛ 이하라는 것은, 평탄부가 없는 곳이 있어도 된다는 것이다. 또한, 평탄부가 없는 경우에는, 상기 산부에 인접해 있지 않아도, 상기 산부 부근의 평탄부를 이용하여 Ha 를 계측할 수 있고, 또는 단면의 현미경 관찰을 실시함으로써 Ha 는 계측할 수 있다.
또한, 상기 산부 (112) 의 밀도는, 작은 산부 (115) 의 밀도와 동일한 값이 되고, 기판 (111) 면의 가로 세로 10㎛ 당 15 이상 50 이하가 되고, 20 이상 45 이하가 보다 바람직하다. 이 산부 (112) 사이의 평균 피치 (Pa) 는 1.0㎛ 이상 3㎛ 이하에 상당한다.
본 실시형태에 있어서는, 상기 작은 산부 (115) 의 높이 (Hc) 는 상기 산부의 높이 (Ha) 와 동일한 값, 즉 0.4㎛ 이상 0.7㎛ 이하이고, 0.5㎛ 이상 0.6㎛ 이하인 것이 보다 바람직하다.
본 실시형태에 있어서는, 산부 (112) 및 평탄부 (113) 의 표면, 즉, 제 2 산화물로 이루어지는 연속층 (116) 의 표면은, 도 3 에 나타내는 바와 같이 미크로한 다수의 볼록부 (117) 를 갖고 있다. 미크로한 다수의 볼록부의 저면 직경이 0.1㎛ 이상 0.3㎛ 이하이고, 높이/저면 직경의 비가 0.7 이상 1.2 이하이다. 또한, 미크로한 볼록부의 연속층은, 표면 전체에 있어서 미크로한 볼록부가 존재하는 상황을 나타내고 있고, 일부에 미크로한 볼록부가 결손된 영역이 존재해도 연속되어 있는 상황으로 간주하는 것이다.
또, 도 3 에 있어서, 상기 작은 산부 (115) 상의 연속층 (116) 의 두께 (Hd) (미크로한 볼록부를 포함한다) 는 0.5㎛ 이상 1.0㎛ 이하인 것이 바람직하고, 0.5㎛ 이상 0.7㎛ 이하인 것이 보다 바람직하다. 마찬가지로, 상기 유리 기판 (111) 상의 연속층 (116) 의 두께 (He) (미크로한 볼록부를 포함한다) 는 0.5㎛ 이상 1.0㎛ 이하인 것이 바람직하고, 0.5㎛ 이상 0.7㎛ 이하인 것이 보다 바람직하다.
본 실시형태에 있어서는, 상기 산부 (112) 및 상기 평탄부 (113) 의 외표면을, 이와 같은 산부에 의한 요철 (매크로한 요철) 보다 작은 요철 (미크로한 요철) 로 함으로써 단파장의 광을 강하게 산란시킬 수 있고, 전체적으로 넓은 영역의 광을 유효하게 산란시키는 것이 가능하게 된다. 즉, 큰 요철을 갖는 산부에 의해 장파장의 광을 산란시키고, 작은 요철 표면으로부터 단파장의 광을 산란시킬 수 있기 때문에, 전체적으로 높은 광산란성을 달성할 수 있다.
특히 본 실시형태에 있어서는, 산부 (112) 의 높이와 밀도를 제어함으로써, 장파장의 광의 산란을 최적화하고, 결정질 실리콘계 반도체로 이루어지는 광전 변환층의 발전 효율의 향상과, 제막 시간의 단축이 실현된다.
상기 투명 전극 부착 기판 (110) 에 있어서의 이와 같은 표면 성상(性狀)은, 예를 들어 이하에 나타내는 방법에 의해 확인할 수 있다.
(1) 표면 형상의 해석 : 막 표면의 볼록부를 주사형 전자 현미경 (SEM) 으로 관찰하고, 얻어지는 현미경 사진으로부터 볼록부의 저면 직경을 측정할 수 있다. 또, 막 표면의 요철 형상을 SEM, 원자간력 현미경 (AFM) 에 의해 관찰하고, 얻어지는 현미경 사진으로부터 막 표면의 요철형 및 볼록부의 높이를 해석할 수 있다.
(2) 표면 피복률의 측정 : 제 1 산화물로 이루어지는 작은 산부의 기판 상에 대한 피복률을 SEM 사진으로부터 측정하고, 기판 상을 작은 산부가 차지하는 면적을, 기판의 당해 피복면 전체의 면적으로 나눈 값을 표면 피복률로서 평가할 수 있다.
또, 질량 막두께란, 기판 상의 일정 면적 중에 있는 불연속 금속 산화물에 대해, 형광 X 선 장치로 그 금속 산화물의 금속량에 비례하는 검출량을 조사하고, 별도 준비되어 있는 기판 상에 연속되며, 막두께가 이미 알려진 동종의 금속 산화물에 있어서의 형광 X 선 장치의 검출량과 비교하여, 불연속 산화물의 체적이 연속이 되었다고 가정하여 얻어진 막두께를 나타낸다.
또, 이와 같은 형상 및 구성을 갖는 투명 전극 부착 기판 (110) 은, 기판 전체에 있어서, 550㎚ 이상 800㎚ 이하의 파장에 있어서의 분광 헤이즈율이 30% 이 상, 바람직하게는 40% 이상이다.
여기서, 「분광 헤이즈율」 이란, 투과광에 있어서의 산란 성분의 비율을 나타내는 것이다. 분광 헤이즈율은 파장에 의존하며, 분광 헤이즈율을 Hz(λ), 전체 투과율을 Ttotal(λ), 투명광의 직진 성분을 Tdirect(λ), 투과광의 산란 성분을 Tdiffuse(λ) 로 하면, 하기 식에 나타내는 관계가 성립된다.
Ttotal(λ)=Tdirect(λ)+Tdiffuse(λ)
Hz(λ)=Tdiffuse(λ)/Ttotal(λ)×100[%]
이하에, 상기 서술한 본 실시형태의 투명 전극 부착 기판의 형상 및 구성, 그리고 특성을 만족하는 기판 (투명 기판), 제 1 산화물 및 제 2 산화물에 대해 상세하게 서술한다.
<기판 (투명 기판)>
본 실시형태의 투명 전극 부착 기판에 사용되는 기판은, 반드시 평면에서 판상일 필요는 없고, 곡면이어도 되고 이형상(異型狀)이어도 된다.
이와 같은 기판으로는, 적어도 그 표면이 후술하는 제 1 산화물과 상이한 재료인 것이 바람직하고, 구체적으로는 유리 기판, 세라믹스 기판, 플라스틱 기판, 금속 기판 등이나, 이들 기판 표면에 산화규소막, 산화알루미늄막, 산화지르코늄막, 산화티탄막 등의 알칼리 배리어층을 형성한 것 등을 들 수 있다. 이들 중, 투광성이 우수한 투명 기판인 것이 바람직하고, 유리 기판 또는 알칼리 배리어층을 형성한 유리 기판인 것이 강도 및 내열성 면에서 바람직하다.
또, 이와 같은 기판은, 광전 변환층의 주된 흡수 파장역인 550㎚ 이상 800㎚ 이하의 파장 영역에 있어서 높은 투과율, 예를 들어 80% 이상의 투과율을 갖는 것이 바람직하고, 충분히 절연성이 있고, 또한 화학적, 물리적 내구성이 높은 것이 바람직하다.
상기 유리 기판으로는, 구체적으로는, 예를 들어 무색 투명한 소다라임 실리케이트 유리, 알루미노 실리케이트 유리, 보레이트 유리, 리튬알루미노 실리케이트 유리, 석영 유리, 붕규산 유리 기판, 무알칼리 유리 기판, 그 밖의 각종 유리로 이루어지는 투명 유리판을 사용할 수 있다.
또, 본 실시형태의 투명 전극 부착 기판을 태양 전지용 기판에 사용하는 경우에 있어서는, 유리 기판의 두께는 0.2㎜ 이상 6.0㎜ 이하인 것이 강도 및 투과율 면에서 바람직하다.
또한, 소다라임 실리케이트 유리 등의 나트륨을 함유하는 유리로 이루어지는 유리 기판 또는 저알칼리 함유 유리로 이루어지는 유리 기판의 경우에는, 유리로부터 그 상면에 형성되는 투명 전도막에 대한 알칼리 성분의 확산을 최소한으로 하기 위해, 상기 서술한 알칼리 배리어층을 형성한 유리 기판을 사용하는 것이 바람직하다.
또, 유리 기판의 표면에, 유리 기판의 표면과, 그 위에 형성되는 층의 굴절률의 차이를 경감시키기 위한 층을 추가로 갖고 있어도 된다.
<제 1 산화물>
본 실시형태의 투명 전극 부착 기판의 투명 전극막을 구성하는 제 1 산화물 은, 가시광역에서 고(高)투명한 산화물이면 특별히 한정되지 않고, 그 구체예로는, TiO2, SnO2, In2O3, ZnO, CdO, CdIn2O4, CdSnO3, MgIn2O4, CdGa2O4, GaInO3, InGaZnO4, Cd2Sb2O7, Cd2GeO4, CuAlO2, CuGaO2, SrCu2O2, Al2O3 등을 들 수 있다. 이들 중, TiO2, SnO2 및 불소를 함유하는 SnO2 로 이루어지는 군에서 선택되는 적어도 1 종을 사용하는 것이 바람직하다.
본 실시형태에 있어서는, 작은 산부를 형성하는 이와 같은 제 1 산화물의 굴절률은, 파장 400㎚ 이상 800㎚ 이하에 있어서 1.8 이상 2.2 이하인 것이 바람직하고, 나아가 1.9 이상 2.1 이하인 것이 바람직하다.
제 1 산화물의 형성 방법으로서 일례를 나타낸다. 상기 서술한 알칼리 배리어층 부착 유리 기판을 벨트 컨베이어 노(爐)에서 520℃ 로 가열하고, 4염화주석, 물, 염화수소 가스를 동시에 유리 기판에 내뿜어 산화주석 핵을 형성한다. 이 때, 4염화주석, 물은 미리 가열하고, 질소 가스를 버블링하여 염화수소 가스와 동시에 이송함으로써 유리 기판 상에 내뿜는다.
산화주석 핵을 형성한 후, 4염화주석과 물을 동시에 유리 기판에 내뿜는 것에 의해 제 1 산화물인 SnO2 를 형성한다. 이 때, 4염화주석, 물은 미리 가열하고, 질소 가스를 버블링하여 이송함으로써 유리 기판 상에 내뿜었다.
또한, 이와 같은 제 1 산화물로 이루어지는 작은 산부는, 상기 서술한 바와 같이 불연속 돌기물로서 연속막은 아니기 때문에, 그 돌기물에 덮여 있지 않은 투명 기판 부분은, 당연히 작은 산부에 의한 입사광의 흡수손실은 제로이므로, 광전 변환층에 대한 입사 광량을 늘릴 수 있다.
이들 작은 산부는, 장파장 광의 분광 헤이즈율을 높이는 (광의 산란도를 높이는) 부분이고, 자유 전자에 의한 흡수를 억제하여 고투명하게 하기 위해, 전기 도전성은 없는 것이 바람직하다. 따라서, 상기 제 1 산화물로서 SnO2 를 사용한 경우에는, SnO2 만으로 이루어지거나, 불소를 함유하는 경우에도 불소는 SnO2 에 대해 0.01mol% 이하의 함유량인 것이 바람직하고, 0.005mol% 이하의 함유량인 것이 보다 바람직하다.
<제 2 산화물>
본 실시형태의 투명 전극 부착 기판의 투명 전극막을 구성하는 제 2 산화물은, 가시광역에서 투명하고, 또한 도전성을 갖고 있는 투명 도전성 산화물인 것이 필요하고, 그 구체예로는 SnO2, ZnO, In2O3 등을 들 수 있고, 2 종 이상을 병용해도 되고, 또한 도전성 발현을 위한 도펀트를 함유하고 있는 것이 바람직하다.
이들 중, SnO2 는 도펀트로서 불소 또는 안티몬을 SnO2 에 대해 0.01mol% 이상 4mol% 이하 함유하는 것이 바람직하다. ZnO 는 도펀트로서 붕소, Al 및 Ga 로 이루어지는 군에서 선택되는 적어도 1 종을 ZnO 에 대해 0.02mol% 이상 5mol% 이하 함유하는 것이 바람직하다. In2O3 은 도펀트로서 Sn 을 In2O3 에 대해 0.02mol% 이상 4mol% 이하 함유하는 것이 바람직하다. 또한, 이들 도펀트를 이용한 도핑은 할로겐화수소에 의한 것이어도 된다. 이와 같은 할로겐화수소로 는, 구체적으로는 예를 들어 HF, HBr 등을 들 수 있다.
본 실시형태에 있어서는, 연속층을 형성하는 이와 같은 제 2 산화물의 굴절률은, 파장 400㎚ 이상 800㎚ 이하에 있어서 1.8 이상 2.2 이하인 것이 바람직하고, 나아가 1.9 이상 2.1 이하인 것이 바람직하다.
또, 상기 제 2 산화물로서 불소를 함유하는 SnO2 를 사용함으로써 도전 전자 밀도가 향상된다. 태양 전지에 사용하는 기판으로는, 도전 전자 밀도는 5×1019㎝-3 이상 4×1020㎝-3 이하인 것이 바람직하고, 1×1020㎝-3 이상 2×1020㎝-3 이하인 것이 보다 바람직하다. 도전 전자 밀도가 이 범위이면, 제 2 산화물로 이루어지는 연속층의 광 흡수량이 적고, 고투명하며, 또한 활성 수소종에 대해 높은 내구성이 있으므로, 박막 실리콘계 태양 전지를 형성할 때 일반적으로 사용되는 수소 플라즈마 조사에 의해서도 투명성은 저해되지 않기 때문에 바람직하다.
상기 서술한 제 1 산화물과 제 2 산화물은 동일한 산화물을 이용해도 되고, 본 실시형태에 있어서는 모두 SnO2 를 사용하는 것이 바람직하다. 또, 제 1 산화물 및 제 2 산화물층의 굴절률은 같은 정도인 것이 바람직하고, 구체적으로는 1.8 이상 2.2 이하인 것이 바람직하다. 제 1 산화물과 제 2 산화물의 굴절률이 모두 이 범위이면, 제 1 산화물과 제 2 산화물의 계면에 있어서의 광의 반사가 제어되어 투과율이 저하되지 않으므로 바람직하다.
또, 본 실시형태에 있어서는, 상기 서술한 제 1 산화물로 이루어지는 작은 산부와, 상기 서술한 제 2 산화물로 이루어지는 연속층 사이에, 그 제 1 산화물 및 그 제 2 산화물과는 조성이 상이한 산화물로 이루어지는 산화물층 (이하, 간단히 「상이한 산화물층」 이라고도 한다) 을 갖고 있는 것이 바람직하다.
이와 같은 상이한 산화물층을 갖고 있음으로써, 제 2 산화물로 이루어지는 연속층의 표면에 미크로한 다수의 볼록부가 형성되기 쉬워 산부와 평탄부를 갖는 구조를 용이하게 형성할 수 있다.
또, 이와 같은 상이한 산화물층을 갖는 다층 구조의 투명 전극막에 있어서는, 각 층의 계면에서의 반사를 경감시켜, 후술하는 광전 변환층에 대한 입사 광량을 최대로 할 필요가 있다. 즉, 유리 기판, 제 1 산화물로 이루어지는 작은 산부, 상이한 산화물층, 제 2 산화물로 이루어지는 연속층의 각 계면에서의 광 반사를 가능한 한 저감시키는 것이 바람직하다. 그를 위해서는, 제 1 산화물, 상이한 산화물 및 제 2 산화물의 굴절률이 가능한 한 비슷한 것, 또는 굴절률이 차이나는 경우에는, 상이한 산화물층이 가능한 한 얇은 것이 바람직하다.
이와 같은 상이한 산화물로는, 구체적으로는 예를 들어 Si, Sn, Al, Zr 및 Ti 로 이루어지는 군에서 선택되는 1 종 이상의 원자의 산화물을 들 수 있고, 이들 중 Si 의 산화물을 주성분으로 하는 것이 바람직하다. 또, 상기 상이한 산화물은 높은 투광성을 가질 필요가 있기 때문에, 비결정성인 SiO2 인 것이 보다 바람직하다.
또한, 상이한 산화물층의 막두께는 2㎚ 이상 40㎚ 이하인 것이 바람직하고, 10㎚ 이상 30㎚ 이하인 것이 보다 바람직하다.
본 실시형태의 투명 전극 부착 기판은, 상기 서술한 바와 같이, 복수의 산부와 그 사이를 메우는 복수의 평탄부로 구성되고, 그 산부 및 그 평탄부의 표면이 미크로한 다수의 볼록부를 연속하여 갖는 것인데, 기판 상에서 산부의 정상 (미크로한 볼록부를 포함한다) 까지의 높이는 0.8㎛ 이상 3.0㎛ 이하인 것이 바람직하고, 0.8㎛ 이상 1.0㎛ 이하인 것이 보다 바람직하다. 미크로한 다수의 볼록부의 저면 직경이 0.1㎛ 이상 0.3㎛ 이하이고, 높이/저면 직경의 비가 0.7 이상 1.2 이하인 것이 바람직하다. 또, 막 전체의 시트 저항이 8Ω/□ 이상 20Ω/□ 이하인 것이 바람직하고, 8Ω/□ 이상 12Ω/□ 이하인 것이 보다 바람직하고, 550㎚ 에 있어서의 투과율 (투명성) 은, 침액법으로 측정한 경우, 80% 이상 90% 이하인 것이 바람직하고, 85% 이상 90% 이하인 것이 보다 바람직하다.
또, 상기 구성으로 이루어지는 본 실시형태의 투명 전극 부착 기판을 광전 변환 장치의 투명 전극에 사용하면, 기판을 거쳐 입사된 광은, 투명 전극에 의해 굴절, 산란되어 광전 변환부에 입사되고, 광전 변환부 내를 긴 거리에 걸쳐 통과한다. 그 결과, 많은 광이 광전 변환부에서 흡수되고, 광전 변환 효율이 향상되는 효과를 발휘하는 것이 된다. 특히, 태양 전지에 사용한 경우에는, 개방 전압 및 곡선 인자를 저하시키지 않고 단락 전류를 높게 유지하는 것이 가능해지므로, 광전 변환 효율이 향상되는 것이 된다.
다음으로, 본 실시형태의 태양 전지 패널의 제조 방법에 대해 설명한다. 여기서는, 기판 (1) 으로서의 유리 기판 상에 태양 전지 광전 변환층 (3) 으로서 비정질 실리콘계 반도체를 주로 갖는 광전 변환층 및 결정질 실리콘계 반도체를 주로 갖는 광전 변환층을 순차 적층하는 예에 대해 설명한다. 도 4 내지 도 7 은, 본 실시형태의 태양 전지 패널의 제조 방법을 나타내는 개략도이다.
(1) 도 4 의 (a) :
기판 (1) 으로서 소다플로트 유리 기판 (1.4m×1.1m×판두께: 4㎜) 을 사용한다. 기판 단면은 파손 방지를 위해 코너 모따기나 R 모따기 가공되어 있는 것이 바람직하다.
(2) 도 4 의 (b) :
상기 실시형태에 기초하여, 기판 (1) 상에 투명 전극층 (2) 을 제막하여 투명 전극 부착 기판을 형성한다. 투명 도전층 (2) 으로서, 투명 전극막에 추가하여 기판 (1) 과 투명 전극막 사이에 알칼리 배리어막 (도시되지 않음) 을 형성해도 된다. 알칼리 배리어막은 산화 실리콘막 (SiO2) 을 50㎚ 이상 150㎚ 이하, 열 CVD 장치로 약 500℃ 에서 제막 처리한다.
(3) 도 4 의 (c) :
그 후, 기판 (1) 을 X-Y 테이블에 설치하여 YAG 레이저의 제 1 고조파 (1064㎚) 를, 도면의 화살표로 나타내는 바와 같이 투명 전극막의 막면측으로부터 입사시킨다. 가공 속도로 적절해지도록 레이저 파워를 조정하여, 투명 전극막을 발전 셀 (5) 의 직렬 접속 방향에 대해 수직인 방향으로, 기판 (1) 과 레이저광을 상대 이동하여 홈 (10) 을 형성하도록 폭 약 6㎜ 이상 12㎜ 이하의 직사각형상으로 레이저 에칭한다.
(4) 도 4 의 (d) :
플라즈마 CVD 장치에 의해 감압 분위기 : 30Pa 이상 150Pa 이하, 기판 온도 : 약 200℃, 플라즈마 RF 발생 주파수 : 13MHz 이상 100MHz 이하에서 광전 변환층 (3) 의 제 1 셀층 (톱층) (91) 으로서 비정질 실리콘 박막으로 이루어지는 p 층막/i 층막/n 층막을 순차 제막한다. 제 1 셀층 (91) 은, SiH4 가스와 H2 가스를 주원료로 투명 도전층 (2) 상에 제막된다. 태양광이 입사되는 측으로부터 p 층, i 층, n 층이 이 순서로 적층된다.
본 실시형태에 있어서, 제 1 셀층 (91) 의 p 층은, SiH4, H2, CH4, B2H6 가스를 RF 플라즈마로 반응 생성시킨 비정질 B 도프 SiC 막이며, 막두께는 4㎚ 이상 16㎚ 이하로 하는 것이 바람직하다. 제 1 셀층 (91) 의 i 층은, SiH4 와 H2 를 RF 플라즈마로 반응 생성시킨 비정질 Si 막이며, 막두께는 100㎚ 이상 400㎚ 이하로 하는 것이 바람직하다. 제 1 셀층 (91) 의 n 층은, SiH4, H2, PH3 가스를 RF 플라즈마로 반응 생성시킨 결정 성분을 함유하는 Si 막이며, n 층 단막의 라만비는 2 이상이고, 막두께는 10㎚ 이상 80㎚ 이하로 하는 것이 바람직하다. 또한, 여기서 「라만비」 란 라만 분광 평가로 520㎝-1 의 결정 Si 의 강도와 480㎝-1 의 비정질 Si 의 강도의 비 (결정 Si 의 강도/비정질 Si 의 강도) 를 말한다 (이하 동일). 또, 상기 p 층 (SiC 막) 과 i 층 (Si 막) 의 계면에서의 밴드 부정합을 억제하 기 위해, 버퍼층 (도시 생략) 으로서 밴드 갭에 중간 물질을 삽입해도 된다.
다음으로, 제 1 셀층 (91) 상에 플라즈마 CVD 장치에 의해 감압 분위기 : 3kPa 이하, 기판 온도 : 약 200℃, 플라즈마 RF 발생 주파수 : 40MHz 이상 200MHz 이하에서, 제 2 셀층 (보텀층) (92) 으로서의 미결정 실리콘 박막으로 이루어지는 미결정 p 층막/미결정 i 층막/미결정 n 층막을 순차 제막한다.
본 실시형태에 있어서, 제 2 셀층 (92) 의 p 층은, SiH4, H2, B2H6 가스를 RF 플라즈마로 반응 생성시킨 결정 성분을 함유하는 Si 막이며, p 층 단막의 라만비는 2 이상이고, 막두께는 10㎚ 이상 60㎚ 이하로 하는 것이 바람직하다. 제 2 셀층 (92) 의 i 층은, SiH4 와 H2 를 RF 플라즈마로 반응 생성시킨 결정 성분을 함유하는 Si 막이며, 이 i 층을 1.5㎛ 막두께로 쌓았을 때의 라만비는 3.0 이상 8.0 이하이고, 막두께는 1200㎚ 이상 2000㎚ 이하로 하는 것이 바람직하다. 보다 바람직하게는 라만비를 3.5 이상 8.0 이하, 더욱 바람직하게는 5.0 이상 8.0 이하로 하면 바람직하다. 라만비의 하한값은, 결정 실리콘부에서 발생한 전하가 단면 방향으로 연결된 결정 구조를 도통할 수 있도록, 대부분의 결정 구조가 막두께 방향으로 연속되기 위해 필요한 라만비가 3.0 이상인 것으로부터 정해지고, 이것은 단면 관찰에 의해 확인할 수 있다. 또, 라만비의 상한값은 기둥형상 결정의 입계가 전류 리크 포인트가 되고, 전압이 발생하지 않게 되는 것을 억제하기 위해 비정질로 결정 입계를 충전하는 것이 바람직하고, 라만비가 8.0 이하인 것이 실험적으로 요구된다.
제 2 셀층 (92) 의 n 층은, SiH4, H2, PH3 가스를 RF 플라즈마로 반응 생성시킨 결정 성분을 함유하는 Si 막이고, n 층 단막의 라만비는 2 이상이며, 막두께는 10㎚ 이상 80㎚ 이하로 하는 것이 바람직하다.
미결정 실리콘 박막, 특히 미결정 i 층막을 플라즈마 CVD 법으로 형성하는 데에 있어서, 플라즈마 방전 전극과 기판 (1) 표면의 거리 (d) 는 3㎜ 이상 10㎜ 이하로 하는 것이 바람직하다. 3㎜ 보다 작은 경우, 대형 기판에 대응하는 제막실 내의 각 구성 기기 정밀도로부터 거리 (d) 를 일정하게 유지하는 것이 어려워짐과 함께, 지나치게 가까워 방전이 불안정하게 될 우려가 있다. 10㎜ 보다 큰 경우, 충분한 제막 속도 (1㎚/s 이상) 를 얻기 어려워짐과 함께, 플라즈마의 균일성이 저하되어 이온 충격에 의해 막질이 저하된다. 제 2 셀층 (92) 의 i 층은, RF 주파수 40MHz 이상 200MHz 이하, 가스 압력 0.5kPa 이상 3kPa 이하, 제막 속도 1㎚/s 이상 3㎚/s 이하로 제막되는 것이 바람직하고, 본 실시형태에 있어서는 RF 주파수 60MHz, 가스 압력 1.6kPa, 제막 속도 2㎚/s 로 제막된다.
제 1 셀층 (91) 과 제 2 셀층 (92) 사이에 전류 정합성을 취하기 위해 반반사막(半反射膜)이 되는 것을 목적으로, 중간 컨택트층 (93) 으로서 막두께 0㎚ 이상 90㎚ 이하의 ZnO 계 막 (예를 들어 GZO (Ga 도프 ZnO) 막) 을 스퍼터링 장치에 의해 제막하여 형성해도 된다. 이 중간 컨택트층 (93) 은, ZnO 단막에서의 광 흡수율이 λ=450㎚ 이상 1000㎚ 이하의 범위에서 1% 미만인 것이 바람직하다.
(5) 도 4 의 (e)
기판 (1) 을 X-Y 테이블에 설치하여 레이저 다이오드 여기 YAG 레이저의 제 2 고조파 (532㎚) 를, 도면의 화살표로 나타내는 바와 같이 광전 변환층 (3) 의 막면측으로부터 입사시킨다. 펄스 발진 : 10kHz 이상 20kHz 이하로 하여 가공 속도로 적절해지도록 레이저 파워를 조정하여, 투명 도전층 (2) 의 레이저 에칭 라인의 약 100㎛ 이상 150㎛ 이하의 횡측을 목표로 하고, 홈 (11) 을 형성하도록 레이저 에칭한다. 레이저 에칭 라인의 위치는 역전되어 있지 않으면 문제가 없는데, 위치 결정 공차를 고려하여 상기 수치를 목표로 한 것이다.
(6) 도 5 의 (a)
이면 전극층 (4) 으로서 Ag 막을 스퍼터링 장치에 의해 감압 분위기, 약 150℃ 에서 순차 제막한다. 이면 전극층 (4) 은 본 실시형태에서는, Ag 막을 막두께 150㎚ 이상으로 제막하고, 또한 n 층과 이면 전극층 (4) 의 접촉 저항 저감과 광반사 향상을 목적으로, 광전 변환층 (3) 과 이면 전극층 (4) 사이에 막두께 10㎚ 이상의 ZnO 계 막 (예를 들어 GZO (Ga 도프 ZnO) 막) 을 스퍼터링 장치에 의해 제막하여 형성한다.
(7) 도 5 의 (b)
기판 (1) 을 X-Y 테이블에 설치하여 레이저 다이오드 여기 YAG 레이저의 제 2 고조파 (532㎚) 를, 도면의 화살표로 나타내는 바와 같이 기판 (1) 측으로부터 입사시킨다. 레이저광이 광전 변환층 (3) 에서 흡수되고, 이 때 발생하는 높은 가스 증기압을 이용하여 이면 전극층 (4) 이 폭렬되어 제거된다. 펄스 발진 : 1kHz 이상 10kHz 이하로 하여 가공 속도로 적절해지도록 레이저 파워를 조정하여, 투명 도전층 (2) 의 레이저 에칭 라인의 약 250㎛ 이상 400㎛ 이하의 횡측을 목표로 하고, 홈 (12) 을 형성하도록 레이저 에칭한다. 레이저 에칭 라인의 위치는, 역전되어 있지 않으면 문제가 없는 것인데, 위치 결정 공차를 고려하여 상기 수치를 목표로 한 것이다.
(8) 도 5 의 (c)
발전 영역을 구분하여, 기판단 주변의 막 단부에 있어서 레이저 에칭에 의한 직렬 접속 부분이 단락되기 쉬운 영향을 제거한다. 기판 (1) 을 X-Y 테이블에 설치하여 레이저 다이오드 여기 YAG 레이저의 제 2 고조파 (532㎚) 를 기판 (1) 측으로부터 입사시킨다. 레이저광이 투명 도전층 (2) 과 광전 변환층 (3) 에서 흡수되고, 이 때 발생하는 높은 가스 증기압을 이용하여 이면 전극층 (4) 이 폭렬되어 이면 전극층 (4)/광전 변환층 (3)/투명 도전층 (2) 이 제거된다. 펄스 발진 : 1kHz 이상 10kHz 이하로 하여 가공 속도로 적절해지도록 레이저 파워를 조정하여, 기판 (1) 의 단부로부터 5㎜ 이상 15㎜ 이하의 위치를, X 방향 절연홈 (15) 을 형성하도록 레이저 에칭한다. 이 때, Y 방향 절연홈은 후공정에서 기판 (1) 주위 영역의 막면 연마 제거 처리를 실시하므로, 형성할 필요가 없다.
절연홈 (15) 은 기판 (1) 의 단으로부터 5㎜ 이상 10㎜ 이하의 위치에서 에칭을 종료시킴으로써, 태양 전지 패널 단부로부터의 태양 전지 모듈 (6) 내부에 대한 외부 습기 침입의 억제에 유효한 효과를 나타내므로 바람직하다.
(9) 도 6 의 (a)
후공정의 EVA 등을 통한 백 시트와의 건재한 접착·시일면을 확보하기 위해, 기판 (1) 주변 (주위 영역 (14)) 의 적층막은, 단차가 있음과 함께 박리되기 쉬우므로 이 막을 제거한다. 먼저, 기판의 단으로부터 5㎜ 이상 20㎜ 이하에서, 상기 서술한 도 5 의 (c) 공정에서 형성한 절연홈 (15) 보다 기판단측에 있어서의 이면 전극층 (4)/광전 변환층 (3)/투명 도전층 (2) 에 있어서, 지석 연마나 블라스트 연마 등을 이용하여 제거한다. 연마 찌꺼기나 지립은 기판 (1) 을 세정 처리하여 제거하였다.
(10) 도 6 의 (b)
단자 상자 장착 부분은 백 시트에 개구 관통창을 형성하여 집전판을 꺼낸다. 이 개구 관통창 부분에는 절연재를 복수층을 설치하여 외부로부터의 습기 등의 침입을 억제한다.
직렬로 늘어선 일방 단부의 태양 전지 발전 셀 (5) 과, 타방 단부의 태양 전지 발전 셀 (5) 로부터 구리박을 이용하여 집전하여 태양 전지 패널 이면측의 단자 상자 부분으로부터 전력을 추출할 수 있도록 처리한다. 구리박은 각 부와의 단락을 방지하기 위해 구리박 폭보다 넓은 절연 시트를 배치한다.
집전용 구리박 등이 소정 위치에 배치된 후, 태양 전지 모듈 (6) 의 전체를 덮고, 기판 (1) 으로부터 비어져 나오지 않도록 EVA (에틸렌아세트산비닐 공중합체) 등에 의한 충전재 시트를 배치한다.
EVA 상에 방수 효과가 높은 백 시트 (21) 를 설치한다. 백 시트 (21) 는 본 실시형태에서는 방수 방습 효과가 높도록 PTE 시트/AL 박/PET 시트의 3 층 구조로 이루어진다.
백 시트 (21) 까지를 소정 위치에 배치한 것을, 라미네이터에 의해 감압 분위기에서 내부의 탈기를 실시하여 약 150℃ 에서 프레스하면서 EVA 를 가교시켜 밀착시킨다.
(11) 도 7 의 (a)
태양 전지 모듈 (6) 의 이면측 (24) 에 단자 상자를 접착제로 장착한다.
(12) 도 7 의 (b)
구리박과 단자 상자의 출력 케이블 (23) 을 땜납 등으로 접속하고, 단자 상자 내부를 봉지제 (폿팅제) 로 충전하여 밀폐한다. 이것으로 태양 전지 패널 (50) 이 완성된다.
(13) 도 7 의 (c)
도 7 의 (b) 까지의 공정으로 형성된 태양 전지 패널 (50) 에 대해 발전 검사, 그리고 소정의 성능 시험을 실시한다. 발전 검사는 AM1.5, 전천일사 (全天日射) 기준 태양광 (1000W/㎡) 의 솔러 시뮬레이터를 이용하여 실시한다.
(14) 도 7 의 (d)
발전 검사 (도 7 의 (c)) 에 전후하여 외관 검사를 시작하고 소정의 성능 검사를 실시한다.
상기 실시형태에서는 태양 전지로서, 톱 셀로서 비정질 (아몰퍼스) 실리콘계 광전 변환층을 가지며, 보텀 셀로서 결정질 (미결정) 실리콘계 광전 변환층을 갖는 탠덤형 태양 전지를 사용한 것에 대해 설명했지만, 본 발명은 이 예에 한정되는 것은 아니다.
예를 들어, 광전 변환층으로서 미결정 실리콘을 비롯한 결정질 실리콘계 광전 변환층만을 갖는 싱글형 태양 전지나, 상기 톱 셀과 상기 보텀 셀에 더하여 추가로 1 층 또는 2 층 이상의 다른 광전 변환층을 형성한 다접합형 태양 전지와 같은 다른 종류의 박막 태양 전지에도 동일하게 적용 가능하다.
[실시예 및 비교예]
비교예 1 :
투명 전극 부착 기판으로서, 불연속의 복수의 산부에 의한 매크로한 요철 (텍스처) 은 형성하지 않고, 미크로한 다수의 요철 (텍스처) 을 갖는 1 층의 텍스처 구조를 사용하였다. 미크로한 다수의 볼록부의 저면 직경이 0.2∼0.3㎛, 볼록부의 높이는 0.1∼0.2㎛ 이며, 높이/저면 직경의 비가 0.7∼1.0 이었다. 분광 헤이즈율은 파장 550㎚ 에 있어서 20%, 파장 800㎚ 에서는 4% 이다. 1 층의 텍스처 구조의 투명 전극 부착 기판을 사용한 것 이외에는, 본 발명의 상기 실시형태에 따라 탠덤형 태양 전지를 제조하였다.
투명 전극 부착 기판 상에 형성한 각 층에 있어서, 톱 셀 p 층은 막두께 8㎚, 톱 셀 n 층은 막두께 40㎚, 보텀 셀 p 층은 막두께 30㎚, 보텀 셀 n 층은 막두께 30㎚, 이면 전극의 ZnO 층은 막두께 80㎚, 이면 전극의 Ag 층은 막두께 300㎚ 로, 각 비교예 및 실시예에 있어서 공통으로 하였다. 본 예의 톱 셀 i 층, 보텀 셀 i 층의 막두께는 표 1 에 나타내는 바와 같이 하고, 중간 컨택트층은 형성하지 않았다.
얻어진 태양 전지의 전지 성능을 표 2 에 나타낸다. 톱 셀 i 층의 막두 께 300㎚ 에 대해 보텀 셀 i 층의 막두께를 2㎛ 로 설정한 본 예의 태양 전지의 발전 효율 초기값은 12.0% 이었다. 또한, 이 때의 보텀 셀 i 층의 막두께는, 기판 상의 태양 전지로서 구성되는 영역에 있어서의 막두께 분포를 고려하여 그 평균값으로 평가한 것이다.
또한, 표 2 에 있어서, 전지 성능 평가 항목인 Isc, Voc, FF, Eff 는, 각각 단락 전류, 개방 전압, 형상 인자, 발전 효율 (초기값) 을 나타낸다. Isc 의 (a-Si/c-Si) 는, 분광 감도로부터 구한 a-Si (비정질) 톱 셀의 Isc 및 c-Si (결정계) 보텀 셀의 Isc 이다. 탠덤의 Isc 는 톱 셀 Isc 와 보텀 셀 Isc 중 낮은 쪽에서 율속된다. 본 실시예 및 비교예는 보텀 셀 율속이며, 보텀 셀의 Isc 가 탠덤의 Isc 로 되어 있다. 또, 표 2 에 나타내는 비교예 및 실시예에 있어서, 전지 성능 평가 결과는 비교예 1 을 1 로 한 상대값으로 기재한다. 본 결과는, 열화 전의 초기값을 기재했지만, 열화율은 본 시험의 범위 내에서는 동등하다고 생각되며, 상대값으로 나타내면 열화 후에도 동등하다.
비교예 2 :
톱 셀 i 층, 중간 컨택트층, 보텀 셀 i 층을 표 1 에 나타내는 막두께로 형성한 것 이외에는 상기 비교예 1 과 동일한 방법에 따라 탠덤형 태양 전지를 제조하였다.
얻어진 태양 전지의 전지 성능을 표 2 에 나타낸다. 톱 셀 i 층의 막두께 250㎚ 와 ZnO 중간 컨택트층의 막두께 50㎚ 에 대해 보텀 셀 i 층의 막두께를 2㎛ 로 설정한 본 예의 태양 전지의 발전 효율 초기값은 12.0% 이었다.
비교예 3 :
톱 셀 i 층, 보텀 셀 i 층을 표 1 에 나타내는 막두께로 형성한 것 이외에는 상기 비교예 1 과 동일한 방법에 따라 탠덤형 태양 전지를 제조하였다.
얻어진 태양 전지의 전지 성능을 표 2 에 나타낸다. 톱 셀 i 층의 막두께 300㎚ 에 대해 보텀 셀 i 층의 막두께를 1.5㎛ 로 설정한 본 예의 태양 전지의 발전 효율 초기값은 10.8% 로 저하되었다. 이것은, 발전 전류가 큰 폭으로 저하되었기 때문이며, 비교예에서 사용한 기판에서는 보텀 셀 막두께가 2㎛ 가 아니면 원하는 전류가 얻어지지 않는다는 것을 알았다.
실시예 1 :
본 발명의 상기 실시형태에 따라 탠덤형 태양 전지를 제조하였다. 투명 전극 부착 기판으로서, 불연속의 작은 산부와 미크로한 다수의 볼록부를 갖는 층상의 SnO2 를 적층한 더블 텍스처 구조의 기판 (산부의 높이 500㎚, 산부의 밀도는 가로 세로 10㎛ 에 30 개) 을 적용하였다. 본 예의 톱 셀 i 층, 보텀 셀 i 층의 막두께는 표 1 에 나타내는 바와 같이 하고, 중간 컨택트층은 형성하지 않았다.
얻어진 태양 전지의 전지 성능을 표 2 에 나타낸다. 톱 셀 i 층의 막두께 300㎚ 에 대해 보텀 셀 i 층의 막두께를 2㎛ 로 설정한 본 예의 태양 전지의 발전 효율 초기값은 13.3% 로 향상될 수 있었다. 이것은, 보텀 셀의 전류를 큰 폭으로 증대시킬 수 있었던 효과이다.
본 발명에 있어서는, 더블 텍스처 구조의 투명 전극에 의해, 산부에 의한 큰 요철 (매크로한 요철) 과, 이것보다 작은 요철 (미크로한 요철) 로 함으로써, 큰 요철을 갖는 산부에 의해 장파장의 광을 산란시키고, 작은 요철 표면으로부터 단파장의 광을 산란시킬 수 있다. 이 때문에, 투명 전극 전체적으로 넓은 파장 영역의 광에 있어서 높은 광산란성을 달성할 수 있다. 또 산부에 의한 큰 요철이 있기 때문에, 태양 전지층의 이면 전극까지 큰 요철 형상이 발생한다. 이로써, 이면 전극으로부터의 반사광이 태양 전지층 내에서 유효하게 산란되므로, 보텀 셀의 전류를 큰 폭으로 증대시킬 수 있다.
특히 본 발명에 있어서는, 투명 전극의 산부의 높이와 밀도를 제어하여 태양 전지층의 막두께를 최적화했기 때문에, 장파장의 광의 산란을 최적화하여, 결정질 실리콘계 반도체로 이루어지는 광전 변환층의 발전 효율이 향상된다.
실시예 2 :
톱 셀 i 층, 보텀 셀 i 층을 표 1 에 나타내는 막두께로 형성한 것 이외에는 상기 실시예 1 과 동일한 방법에 따라 실시예 2(1) 의 탠덤형 태양 전지를 제조하였다.
얻어진 태양 전지의 전지 성능을 표 2 에 나타낸다. 톱 셀 i 층의 막두께 300㎚ 에 대해 보텀 셀 i 층의 막두께를 1.5㎛ 로 설정한 본 예의 태양 전지의 발전 효율 초기값은 12.8% 이고, 비교예 1 에 대해 효율 향상과 보텀 셀 막두께의 25% 박막화를 동시에 달성할 수 있었다. 본 실시형태에 의한 투명 전극 부착 기판의 적용에 의해, 실시예 1 에 기재한 것과 동일한 효과에 의해 보텀 셀을 박막화해도 높은 발전 전류가 얻어지고, 보텀 셀을 박막화할 수 있었으므로 Voc 와 FF 를 향상시킬 수 있었기 때문이다. 또, 보텀 셀 i 층을 박막화에 의해, 보텀 셀 i 층이 두꺼웠기 때문에 이 제막 시간에 따라 율속되어 있던 광전 변환 장치의 제조 시간을 큰 폭으로 단축할 수 있다. 이로써, 고속 제막과의 상승 효과로 광전 변환 장치의 생산성을 향상시킬 수 있다.
또한, 전지 성능의 보텀 셀 i 층 막두께 의존성을 조사하기 위해, 상기 실시예 2(1) 의 보텀 셀 i 층의 막두께를 바꾸어 실시예 2(2)∼실시예 2(5) 의 탠덤형 태양 전지를 제조하였다. 각 실시예에 있어서의 보텀 셀 i 층의 막두께를 표 1 에 나타낸다. 또, 각 실시예의 태양 전지의 전지 성능을 표 2 에 나타낸다.
실시예 2 에 있어서, 보텀 셀 i 층의 막두께가 1.2㎛ 이상 2.4㎛ 이하의 범위에서, 비교예 1 의 보텀 셀 i 층 막두께가 2㎛ 인 경우와 동등 이상의 효율이 얻어졌다. 보텀 셀 i 층의 막두께의 더욱 바람직한 범위는 1.5㎛ 이상 2㎛ 이하이다.
실시예 3 :
톱 셀 i 층, 중간 컨택트층, 보텀 셀 i 층을 표 1 에 나타내는 막두께로 형성한 것 이외에는 상기 실시예 2(1) 과 동일한 방법에 따라 탠덤형 태양 전지를 제조하였다.
얻어진 태양 전지의 전지 성능을 표 2 에 나타낸다. 톱 셀 i 층의 막두께 250㎚ 와 ZnO 중간 컨택트층의 막두께 50㎚ 에 대해 보텀 셀 i 층의 막두께를 1.5㎛ 로 설정한 본 예의 태양 전지의 발전 효율 초기값은 12.8% 이었다. 효율 향상과 보텀 셀 박막화를 동시에 달성할 수 있었다.
실시예 4 :
투명 전극 부착 기판의 산부의 높이를 표 1 에 나타내는 값으로 바꾼 것 이외에는 실시예 2(1) 과 동일한 방법에 따라 실시예 4(1)∼실시예 4(5) 의 탠덤형 태양 전지를 제조하고, 산부의 높이와 전지 성능의 관계를 조사하였다.
얻어진 태양 전지의 전지 성능을 표 2 에 나타낸다. 산부의 높이는 0.4㎛ 이상 0.7㎛ 이하가 적정했다. 산부의 높이가 0.4㎛ 이상에서 높은 발전 전류가 얻어지고, 0.7㎛ 를 초과하면 Voc 와 FF 가 현저하게 저하되기 때문이다.
실시예 5 :
투명 전극 부착 기판의 산부의 밀도를 표 1 에 나타내는 값으로 바꾼 것 이외에는 실시예 2(1) 과 동일한 방법에 따라 실시예 5(1)∼실시예 5(6) 의 탠덤형 태양 전지를 제조하고, 산부의 밀도와 전지 성능의 관계를 조사하였다.
얻어진 태양 전지의 전지 성능을 표 2 에 나타낸다. 산부의 밀도가 가로 세로 10㎛ 내에 15 개 이상 50 개 이하일 때, 비교예 1 의 i 층 막두께 2㎛ 인 경우와 동등 이상의 효율이 얻어진다. 더욱 바람직한 범위는 가로 세로 10㎛ 내에 20 개 이상 45 개 이하이다. 밀도가 지나치게 낮으면 Jsc (전류 밀도) 가 저하되고, 지나치게 높으면 Jsc 는 포화되고 Voc 와 FF 가 저하되어 효율이 저하된다.
Figure 112009012305284-PCT00001
Figure 112009012305284-PCT00002
제 2 실시형태
이하에, 본 발명의 제 2 실시형태에 대해 설명한다.
본 실시형태에 있어서, 투명 전극 부착 기판은 대형의 요철과 소형의 요철이 혼재하는 것이 바람직하고, 소형의 요철 (미크로한 요철) 과 대형의 요철 (매크로한 요철) 에 의해, 피치가 0.1㎛ 내지 1.2㎛, 높이가 0.1㎛ 내지 1.0㎛ 인 요철이 혼재한다. 피치 0.8㎛ 이상의 큰 요철에 의해 800㎚ 이상의 장파장의 광을 확산, 집중할 수 있고, 피치 0.3㎛ 이하의 작은 요철에 의해 500㎚ 이하의 단파장의 광도 유효하게 산란, 이용할 수 있다. 즉, 큰 요철에 의해 장파장의 광을 산란시키고, 작은 요철 표면으로부터 단파장의 광을 산란시킬 수 있기 때문에, 전체적으로 높은 광산란성을 달성할 수 있다. 또 분광 헤이즈율이 550㎚ 이상 800㎚ 이하의 파장에서 20% 이상이다.
본 실시형태에 있어서도, 투명 전극 부착 기판은 제 1 실시형태와 동일하고, 투명 전극 부착 기판은, 대형의 요철 (매크로한 요철) 의 산부 (112) 의 평균 높이 (Ha) (평탄부 상의 미크로한 볼록부의 정상부로부터의 높이의 평균값) 가 0.4㎛ 이상 0.7㎛ 이하이며, 0.5㎛ 이상 0.6㎛ 이하인 것이 보다 바람직하다. 산부의 밀도는 기판 (111) 면의 가로 세로 10㎛ 당 15 이상 50 이하가 되고, 이 평균 피치 (Pa) 는 1.0㎛ 이상 3㎛ 이하에 상당한다. 한편, 소형의 요철 (미크로한 요철) 의 미크로한 다수의 볼록부의 저면 직경이 0.1㎛ 이상 0.3㎛ 이하이고, 높이/저면 직경의 비가 0.7 이상 1.2 이하이다.
상기 투명 전극 부착 기판에 있어서의 이와 같은 표면 성상은, 예를 들어 상기 제 1 실시형태에서 설명한 표면 형상의 해석을 실시함으로써 확인할 수 있다.
또, 이와 같은 형상 및 구성을 갖는 투명 전극 부착 기판은, 기판 전체에 있어서 550㎚ 이상 800㎚ 이하의 파장에 있어서의 분광 헤이즈율이 20% 이상, 바람직하게는 30% 이상인 것이 바람직하다.
여기서, 「분광 헤이즈율」 의 정의는 상기 제 1 실시형태에 있어서 설명한 바와 같다.
이하에, 상기 서술한 본 실시형태의 투명 전극 부착 기판의 형상 및 구성, 그리고 특성을 만족하는 기판 (투명 기판) 및 산화물은, 각각 상기 제 1 실시형태에서 설명한 기판 및 제 1 산화물과 동일하므로, 이들의 상세한 설명은 생략한다.
본 실시형태의 투명 전극 부착 기판은, 대형의 요철과 소형의 요철이 혼재하는 것이 바람직하고, 피치가 0.1㎛ 내지 1.2㎛, 높이가 0.1㎛ 내지 1.0㎛ 인 요철이 혼재한다. 피치 0.8㎛ 이상의 큰 요철에 의해 800㎚ 이상의 장파장의 광을 확산, 집중할 수 있고, 피치 0.3㎛ 이하의 작은 요철에 의해 500㎚ 이하의 단파장의 광도 유효하게 산란, 이용할 수 있다. 또, 막 전체의 시트 저항이 8Ω/□ 이상 20Ω/□ 이하인 것이 바람직하고, 8Ω/□ 이상 12Ω/□ 이하인 것이 보다 바람직하고, 550㎚ 에 있어서의 투과율 (투명성) 은 침액법으로 측정한 경우, 80% 이상 90% 이하인 것이 바람직하고, 85% 이상 90% 이하인 것이 보다 바람직하다.
또, 본 실시형태의 투명 전극 부착 기판을 광전 변환 장치의 투명 전극에 사용하면, 기판을 거쳐 입사된 광은 투명 전극에 의해 굴절, 산란되어 광전 변환부에 입사되고, 광전 변환부 내를 긴 거리에 걸쳐 통과한다. 그 결과, 많은 광이 광전 변환부에서 흡수되어 광전 변환 효율이 향상되는 효과를 발휘하는 것이 된다. 특히, 태양 전지에 사용한 경우에는, 개방 전압 및 곡선 인자를 저하시키지 않고 단락 전류를 높게 유지하는 것이 가능해지므로, 광전 변환 효율이 향상되는 것이 된다.
본 실시형태의 광전 변환 장치의 제조 방법에 의해 제조되는 광전 변환 장치의 구성 및 태양 전지 패널의 제조 방법은, 후술하는 이상 차단층 또는 이상 방지층을 형성한 것 이외에는 상기 제 1 실시형태와 동일하므로, 제 1 실시형태에서 사용한 도 1 및 도 4 내지 도 7 을 참조한다. 상기 제 1 실시형태와 공통의 부재에 대해서는 동일한 참조 부호를 사용하기로 하고, 상세한 설명은 생략한다.
본 실시형태의 광전 변환 장치에 있어서는, 비정질 실리콘계 반도체를 주로 갖는 광전 변환층으로 이루어지는 제 1 셀층 (톱층) (91) 의 투명 전극층측 표면으로부터 이면 전극층측 표면에 관통하는 이상을 차단 또는 방지하기 위해, 후술하는 광전 변환 장치의 제조 방법에 관련되는 실시형태에 나타낸 방법에 의해, 제 1 셀층 (톱층) (91) 중에 이상 차단층 (도시 생략) 이 형성되거나, 또는 기판 (1) 과 제 1 셀층 (톱층) (91) 사이에 이상 방지층 (도시 생략) 이 형성된다.
제 1 셀층 (톱층) (91) 및 결정질 실리콘계 반도체를 주로 갖는 광전 변환층으로 이루어지는 제 2 셀층 (보텀층) (92) 사이에는, 투명 도전막으로 이루어지는 중간 컨택트층 (93) 을 형성해도 된다 (단, 본 발명의 광전 변환 장치는 중간 컨택트층 (93) 을 형성한 것에 한정되지 않는다).
본 실시형태의 태양 전지 패널의 제조 방법에 있어서는, 먼저 상기 제 1 실시형태의 도 4 의 (a) 및 (b) 와 동일한 방법을 실시하여 투명 전극 기판이 형성된다.
다음으로, 제막한 투명 전극층 (2) 의 표면에 대해 이온 처리를 실시하고, 본 실시형태의 이상 방지층을 형성할 수 있다. 이온 처리는, 예를 들어 진공 중에서의 아르곤 이온 조사에 의한 이온 에칭으로 할 수 있다. 이온 처리에 사용되는 장치로는, 필라멘트 타입의 이온원을 사용한 이온밀링 (ion milling) 장치를 들 수 있다. 이 장치를 이용하여 이온 처리를 실시하는 경우에는, 예를 들어 용기 내를 10-4Pa 대로 진공 배기하고, 아르곤 가스를 공급하여 5×10-3Pa 의 조건에서 Ar 이온을 발생시키고, 가속 전압 1kV 로 이온 조사하여 이온 처리를 실시할 수 있다. 이온은 투명 전극 부착 기판의 투명 전극층 (2) 표면에 수직으로 조사하는 것이 바람직하다. 조사 시간은 예를 들어 180sec 정도로 할 수 있다.
다음으로, 상기 제 1 실시형태의 도 4 의 (c) 와 동일한 방법에 의해 투명 전극막의 레이저 에칭을 실시하고, 이어서 이상 차단층 또는 이상 방지층을 형성한 것 이외에는 도 4 의 (d) 와 동일한 방법을 실시하여 광전 변환층 (3) 을 형성한다.
광전 변환층 (3) 의 제 1 셀층 (톱층) (91) 으로서 비정질 실리콘 박막으로 이루어지는 p 층막/i 층막/n 층막을 순차 형성한다. 태양광이 입사하는 측으로부터 p 층, i 층, n 층이 이 순서로 적층된다.
또한, 제 1 셀층 (91) 을 제막하기 전에, 투명 전극 부착 기판을 진공 용기에서 10-1Pa 이하의 압력으로 하고, 히터로 100℃ 이상의 온도로 예비 가열 (베이킹) 하는 것이 이상의 발생을 방지하기 위해 특히 바람직하다.
본 실시형태에 있어서, 제 1 셀층 (91) 의 p 층은, SiH4, H2, CH4, B2H6 가스를 RF 플라즈마로 반응 생성시킨 비정질의 B 도프 SiC 막이며, 막두께는 4㎚ 이상 16㎚ 이하로 하는 것이 바람직하다.
또 본 실시형태에 있어서, 제 1 셀층 (91) 의 i 층은, 표준 구성으로는 비정질 Si 막이며, SiH4 와 H2 가 RF 플라즈마로 반응 생성된다. 막두께는 100㎚ 이상 400㎚ 이하로 하는 것이 바람직하다. 표준의 제막 조건으로서 SiH4 와 H2 를 1:5 의 비율로 공급하여 압력을 600Pa 로 제어하고, 60MHz 의 고주파 0.15W/㎠ 로 방전하여 비정질의 i 층을 제막할 수 있다. 이 표준의 제막 조건에 있어서의 제막 속도는 예를 들어 1.1㎚/s 로 할 수 있다.
본 실시형태의 이상 차단층으로서, 제 1 셀층 (91) 의 i 층 중에 표준 제막 조건보다 저파워로 제막된 층 (예를 들어, i 층 제막 초기에 제막되는 초기층, 또는 i 층 제막의 후기에 제막되는 후기층) 을 형성해도 된다. 이와 같은 층을 제막하는 경우에는, 고주파 출력을 예를 들어 0.02W/㎠ 의 저파워로 하여 저속으로 제막하면 된다. 제막 속도는 예를 들어 0.2㎚/s 정도이다. 초기층 및 후기층은, 예를 들어 60s (막두께 12㎚ 상당)∼120s (막두께 24㎚ 상당) 로 제막된다. 초기층 또는 후기층을 형성한 i 층은, 플라즈마 방전 중에 파워를 변경함으로써 연속막으로서 형성된다.
또 본 실시형태에 있어서, 제 1 셀층 (91) (톱층) 의 n 층은, 표준 구성으로는 결정질 (결정 성분을 함유한다) 의 Si 막이며, SiH4, H2, PH3 가스가 RF 플라즈마로 반응 생성된다. 이 n 층 단막의 라만비는 2 이상이며, 막두께는 10㎚ 이상 80㎚ 이하로 하는 것이 바람직하다. 표준의 제막 조건으로서 SiH4 와 H2 와 PH3 을 1:80:0.02 의 비율로 공급하여 압력을 100Pa 로 제어하고, 기판과 전극 사이의 간격을 20㎜ 로 하고, 60MHz 의 고주파 0.3W/㎠ 로 방전하여 미결정 (결정과 아몰퍼스가 혼재하는 막질) 의 n 층을 제막할 수 있다. 제막 속도는 0.2㎚/s 로 할 수 있다. 제막 속도는 예를 들어 0.2㎚/s 정도로 할 수 있다.
본 실시형태의 이상 차단층으로서 비정질 (결정 성분은 존재하지 않는다) 의 n 층을 형성해도 된다. 이 경우에는, 상기 결정질의 n 층 전에 비정질 n 층이 제막된다. 이 비정질 n 층은, SiH4 와 H2 와 PH3 을 1:1:0.05 의 비율로 공급하여 압력을 20Pa 로 제어하고, 기판과 전극 사이의 간격을 20㎜ 로 하고, 60MHz 의 고주파를 0.04W/㎠ 로 방전하여 제막된다. 제막 속도는 예를 들어 0.2㎚/s 정도로 할 수 있다. 비정질 Si-n 층과 미결정 Si-n 층을 적층할 때에는, 일단 방전을 정지하여 유량/압력을 변경하고, 안정 후 다시 방전시켜 실시된다. 예를 들어, 비정질 Si 제막 조건에서 15㎚ 정도 제막하고, 추가로 표준의 결정질 제막 조건에서 25㎚ 정도 제막하면 된다.
본 실시형태의 이상 차단층으로서 결정질 (결정 성분을 함유한다) 의 n 층을 표준 제막 조건에서 고압으로 제막해도 된다. 이 경우에는, 예를 들어 SiH4 와 H2 와 PH3 을 1:80:0.02 의 비율로 공급하여 압력을 200Pa 로 제어하고, 기판과 전극 사이의 간격을 표준 조건의 1/2 인 10㎜ 로 좁게 하여, 60MHz 의 고주파를 출력 0.1W/㎠ 로 방전하여 미결정 Si (결정과 아몰퍼스가 혼재하는 막질) 의 n 층을 제막할 수 있다.
본 실시형태에 있어서, 상기 p 층막과 i 층막 사이에는 계면 특성의 향상을 위해 버퍼층 (도시 생략) 을 형성해도 된다. 버퍼층으로서 밴드 갭에 중간 물질을 삽입함으로써, p 층 (SiC 막) 과 i 층 (Si 막) 의 계면에서의 밴드 부정합을 억제할 수 있다.
본 실시형태에 있어서, p 층의 제막 가스 (SiH4, H2, CH4, B2H6) 에 대해 i 층에서는 SiH4 및 H2 밖에 사용하지 않기 때문에, 도펀트 (B2H6) 농도 및 밴드 조정을 위한 CH4 농도를 조정한다. 구체적으로는, p 층 제막실에 있어서 B2H6 가스의 공급을 정지하고, B2H6 의 공급은 벽면 흡착량만으로 하고, CH4 가스의 공급량을 p 층에 대해 1/10∼1/3 로 조정함으로써 0.02∼0.1㎛ 의 막두께의 버퍼층을 형성하였다. 이로써, p 층 및 i 층과 원자 확산이 진행된 결과, 막두께 방향의 탄소 함유율 및 밴드 에너지 구조는 매끄럽게 변화되는 상태가 되어 p 층과 i 층의 계면 특성이 향상되게 된다.
다음으로, 제 1 셀층 (톱층) (91) 상에, 상기 제 1 실시형태와 동일한 방법, 제막 조건에 의해 미결정 실리콘 박막으로 이루어지는 미결정 p 층막/미결정 i 층막/미결정 n 층막을 순차 제막하고, 상기 제 1 실시형태와 동일한 제 2 셀층 (보텀층) (92) 을 형성한다.
상기 제 1 실시형태와 마찬가지로, 제 1 셀층 (톱층) (91) 과 제 2 셀층 (보텀층) (92) 사이에 전류 정합성을 취하기 위해 반반사막이 되는 것을 목적으로, 중간 컨택트층 (93) 으로서 막두께 0㎚ 이상 90㎚ 이하, 보다 바람직하게는 5㎚ 이상 50㎚ 이하의 ZnO 계 막 (예를 들어 GZO (Ga 도프 ZnO) 막) 을 스퍼터링 장치에 의해 제막하여 형성해도 된다. 이 중간 컨택트층 (93) 은, ZnO 단막에서의 광 흡수율이 λ=450㎚ 이상 1000㎚ 이하의 범위에서 1% 미만인 것이 바람직하다.
제 2 셀층 (92) 을 형성한 후, 제 1 실시형태에 있어서의 도 4 의 (e) 내지 도 7 의 (b) 와 동일한 방법에 의해 태양 전지 패널 (50) 이 완성된다. 이어서 제 1 실시형태에 있어서의 도 7 의 (c) 및 (d) 와 동일한 방법에 의해, 발전 검사 및 소정의 성능 시험, 그리고 외관 검사를 비롯하여 소정의 성능 검사를 실시한다.
상기 실시형태에서는 태양 전지로서, 톱 셀로서 비정질 실리콘계 광전 변환층을 가지며, 보텀 셀로서 결정질 (미결정) 실리콘계 광전 변환층을 갖는 탠덤형 태양 전지를 사용한 것에 대해 설명했지만, 본 발명은 이 예에 한정되는 것은 아니다.
예를 들어, 광전 변환층으로서 비정질 실리콘계 광전 변환층만을 갖는 싱글형 태양 전지나, 상기 톱 셀과 상기 보텀 셀에 더하여 추가로 1 층 또는 2 층 이상의 다른 광전 변환층을 형성한 다접합형 태양 전지와 같은 다른 종류의 박막 태양 전지에도 동일하게 적용할 수 있다.
[실시예, 참고예 및 비교예]
참고예 1 :
투명 전극 부착 기판으로서 미세한 요철만인 것을 사용하였다. 미세한 요철의 볼록부의 높이는 0.1㎛ 이상 0.2㎛ 이하, 피치는 0.1㎛ 이상 0.3㎛ 이하, 볼록부의 높이와 저면 직경의 비는 0.7∼1.0, 파장 550㎚ 의 분광 헤이즈율은 20%, 800㎚ 의 분광 헤이즈율은 3% 이었다. 투명 전극 부착 기판이 상이한 것 이외에는, 본 발명의 상기 실시형태에 있어서의 표준의 제막 조건에 따라 탠덤형 태양 전지를 제조하였다.
투명 전극 부착 기판 상에 형성한 각 층에 있어서, 톱 셀 p 층은 막두께 8㎚, 톱 셀 n 층은 막두께 40㎚, 보텀 셀 p 층은 막두께 30㎚, 보텀 셀 n 층은 막두께 30㎚, 이면 전극의 ZnO 층은 막두께 80㎚, 이면 전극의 Ag 층은 막두께 300㎚ 로, 각 참고예, 비교예 및 실시예에 있어서 공통으로 하였다. 본 예의 톱 셀 i 층, 톱 셀 n 층의 막두께 및 제막 조건은, 표 3 에 나타내는 바와 같이 하고, 중간 컨택트층은 형성하지 않았다.
또한, 표 3 에 기재한 각 참고예, 비교예 및 실시예의 「제막 조건」 이란, 이하와 같다.
톱 셀 i 층의 표준 제막 조건 : SiH4 와 H2 를 1:5 의 비율로 공급하여 압력을 600Pa 로 제어하고, 60MHz 의 고주파를 출력 0.15W/㎠ 로 방전하여 비정질 i 층을 제막하였다. 제막 속도는 1.1㎚/s 로 하였다.
톱 셀 i 층의 초기층 또는 후기층의 저속 제막 조건 : 표준 조건과 고주파 출력만을 변경하고, 0.02W/㎠ 로 하였다. 제막 속도는 0.2㎚/s 로 하였다. 표준 제막 조건에 의한 막과의 적층은 플라즈마 방전 중에 파워를 변경함으로써 연속막으로 하였다.
톱 셀 n 층의 표준 제막 조건 : SiH4 와 H2 와 PH3 을 1:80:0.02 의 비율로 공급하여 압력을 100Pa 로 제어하고, 기판과 전극 사이의 간격을 7㎜ 로 하고, 60MHz 의 고주파를 출력 0.3W/㎠ 로 방전하여 미결정 (결정과 비정질이 혼재하는 막질) 의 n 층을 제막하였다. 제막 속도는 0.2㎚/s 로 하였다.
톱 셀 n 층의 비정질 Si 제막 조건 : SiH4 와 H2 와 PH3 을 1:1:0.05 의 비율로 공급하여 압력을 20Pa 로 제어하고, 기판과 전극 사이의 간격을 7㎜ 로 하고, 60MHz 의 고주파를 출력 0.04W/㎠ 로 방전하여 비정질 Si (결정 성분은 존재하지 않는다) 의 n 층을 제막하였다. 제막 속도는 0.2㎚/s 로 하였다. 비정질 Si-n 층과 미결정 Si-n 층을 적층할 때에는, 일단 방전을 정지하여 유량/압력을 변경하고, 안정 후 다시 방전시켰다.
톱 셀 n 층의 고압 제막 조건 : SiH4 와 H2 와 PH3 을 1:80:0.02 의 비율로 공급하여 압력을 200Pa 로 제어하고, 기판과 전극 사이의 간격을 표준 조건의 1/2 인 10㎜ 로 좁게 하여, 60MHz 의 고주파를 출력 0.3W/㎠ 로 방전하여 미결정 Si (결정과 비정질이 혼재하는 막질) 의 n 층을 제막하였다.
참고예 1 에서 얻어진 태양 전지의 전지 성능을 표 4 에 나타낸다. 톱 셀 i 층의 막두께 300㎚ 에 대해 보텀 셀 i 층의 막두께를 2㎛ 로 설정한 본 예의 태양 전지의 발전 효율 (초기값) 은 12% 이었다.
또한, 표 4 에 있어서, 전지 성능 평가 항목인 Isc, Voc, FF, Eff 는, 각각 단락 전류, 개방 전압, 형상 인자, 발전 효율 (초기값) 을 나타낸다. 또, 표 4 에 나타내는 참고예, 비교예 및 실시예에 있어서, 전지 성능 평가 결과는 참고예 1 을 1 로 한 상대값으로 기재한다. 본 결과는, 열화 전의 초기값을 기재했지만, 열화율은 본 시험의 범위 내에서는 동등하다고 생각되며, 상대값으로 나타내면 열화 후에도 동등하다.
참고예 2 :
톱 셀 i 층, 보텀 셀 i 층을 표 3 에 나타내는 막두께로 형성한 것 이외에는 상기 참고예 1 과 동일한 방법에 따라 탠덤형 태양 전지를 제조하였다.
얻어진 태양 전지의 전지 성능을 표 4 에 나타낸다. 톱 셀 i 층의 막두께 300㎚ 에 대해 보텀 셀 i 층의 막두께를 1.5㎛ 로 설정한 본 예의 태양 전지의 발전 효율은 10.8% 로 저하되었다. 이것은, 발전 전류가 큰 폭으로 저하되었기 때문이며, 참고예에서 사용한 기판에서는 보텀 셀 막두께가 2㎛ 가 아니면 원하는 전류가 얻어지지 않는다는 것을 알았다.
비교예 4 :
본 발명의 상기 실시형태에 있어서의 표준 제막 조건에 따라 탠덤형 태양 전지를 제조하였다. 투명 전극 부착 기판으로서, 실시예 6 과 동일하게 대소의 요철이 혼재하는 기판을 적용하였다. 본 예의 톱 셀 i 층, 톱 셀 n 층의 막두께 및 제막 조건은 표 3 에 나타내는 바와 같이 하고, 중간 컨택트층은 형성하지 않았다. 즉, 톱 셀 i 층은 제막 속도 1.1㎚/s 로 300㎚ 의 막두께로, 톱 셀 n 층은 결정과 비정질이 혼재하는 미결정이 되는 조건에서 40㎚ 의 막두께로 제막하였다. 보텀 셀 i 층의 막두께는 1.5㎛ 로 하였다.
얻어진 태양 전지의 전지 성능을 표 4 에 나타낸다. 표 4 에 나타낸 바와 같이, 본 예의 태양 전지는 전류는 증대되었지만, 개방 전압과 형상 인자가 저하되어 발전 효율 초기값은 참고예 1 의 보텀 셀 i 층 막두께가 2㎛ 인 경우보다 저하되어 있었다.
비교예 4 의 태양 전지에 있어서 개방 전압과 형상 인자가 저하된 원인을 조사 검토하였다. 도 10 에 대소의 요철이 혼재하는 투명 전극 부착 기판을 이용하여 제조한 탠덤형 태양 전지의 단면의 투과형 전자 현미경 사진을 나타낸다. 이 전자 현미경 사진에 있어서, 투명 전극의 계곡 부분 (점선으로 둘러싼 부분) 에서 톱 셀을 상하로 관통하는 선이 보인다. 이것은, 하지의 인접하는 면에 제막·성장하는 막 성장 상간의 불연속 경계가 선상으로 보이는 것으로 이상이라고 부르고 있으며, 캐리어 재결합 중심이 집중되는 것으로 생각되고, 전류 리크 지점에 상당한다. 이 이상이 발생한 경우에 개방 전압과 형상 인자가 저하되어 있었다. 따라서, 본 발명자들은, 이 이상을 억제하는 것, 또는 완전하게 억제는 할 수 없어도 투명 전극으로부터 중간 컨택트층 또는 보텀 셀에 이를 때까지 톱 셀을 관통하는 이상을 차단할 수 있으면, 개방 전압 저하, 형상 인자 저하를 억제할 수 있을 것으로 생각하였다.
실시예 6∼실시예 9 :
톱 셀 i 층, 톱 셀 n 층의 막두께 및 제막 조건을 표 3 에 나타내는 바와 같이 한 것 이외에는 상기 비교예 4 와 동일한 방법에 따라 실시예 6∼실시예 9 의 탠덤형 태양 전지를 제조하였다.
얻어진 태양 전지의 전지 성능을 표 4 에 나타낸다.
실시예 6 에 있어서는, 톱 셀의 비정질 Si-i 층을 제막 초기 (p 층과의 계면) 만 저파워로 제막함으로써, 개방 전압 저하, 형상 인자 저하를 억제하여 태양 전지 성능을 향상시킬 수 있었다. 이것은, 비정질 Si-i 층의 초기층에 의해 톱 셀을 관통하는 이상이 차단되어 전류 리크를 억제할 수 있었기 때문인 것으로 생각된다. 보텀 셀이 막두께 1.5㎛ 라는 박막이며 발전 효율 초기값 13.0% 라는 고효율이 얻어진 것은, 생산성과 효율 향상의 양방에서 매우 큰 성과이다.
실시예 7 에 있어서는, 톱 셀의 비정질 Si-i 층을 제막 후기 (n 층과의 계면) 만 저파워로 제막함으로써, 개방 전압 저하, 형상 인자 저하를 억제하여 태양 전지 성능을 향상시킬 수 있었다. 이것은, 비정질 Si-i 층의 후기층에 의해 톱 셀을 관통하는 이상이 차단되고, 전류 리크를 억제할 수 있었기 때문인 것으로 생각된다. 이 실시예 7 에서도, 보텀 셀이 막두께 1.5㎛ 라는 박막이며 발전 효율 초기값 13.0% 라는 고효율이 얻어진 것은, 생산성과 효율 향상의 양방에서 매우 큰 성과이다.
실시예 8 에 있어서는, 톱 셀 n 층의 제막 후기만을 표준 제막 조건에 의해 제막하여 결정질로 하고, 제막 초기의 층을 비정질로 함으로써 개방 전압 저하, 형상 인자 저하를 억제하여 태양 전지 성능을 향상시킬 수 있었다. 이것은, 톱 셀 n 층에 있어서 비정질로 한 초기층이 i 층과의 계면에서 이상을 메우므로, 톱 셀을 관통하는 이상이 차단되어 전류 리크를 억제할 수 있었기 때문인 것으로 추찰된다. 보텀 셀 막두께 1.5㎛ 의 박막이며 발전 효율 초기값 13.2% 가 얻어진 것은, 실시예 6, 실시예 7 과 동일한 이상 차단 효과와, 또한 n 층에 의한 계면 개선 효과가 얻어졌기 때문이다.
실시예 9 에 있어서는, 톱 셀 n 층을 200Pa 의 고압으로 제막하여 미결정막을 형성함으로써, 개방 전압 저하, 형상 인자 저하를 억제하여 태양 전지 성능을 향상시킬 수 있었다. 또한, 실시예 9 에 있어서, 톱 셀 n 층의 제막시의 압력을 400Pa 로 한 경우에도 동일한 효과가 얻어졌다. 이것은, 고압으로 제막함으로써 톱 셀 n 층이 i 층과의 계면의 계곡 부분에 부착되기 쉬워지고, 이로써 톱 셀을 관통하는 이상이 차단되어 전류 리크를 억제할 수 있었기 때문인 것으로 생각된다.
Figure 112009012305284-PCT00003
실시예 10 :
투명 전극 부착 기판의 투명 전극 표면에 대해 이온 처리를 실시한 것 이외에는, 상기 비교예 4 와 동일한 방법에 따라 실시예 10 의 탠덤형 태양 전지를 제조하였다.
이온 처리는, 진공 중에서의 아르곤 이온 조사에 의한 이온 에칭이며, 장치로는, 필라멘트 타입의 이온원을 사용한 이온밀링 장치를 사용하였다. 용기 내를 10-4Pa 대로 진공 배기하고, 아르곤 가스를 공급하여 5×10-3Pa 의 조건에서 Ar 이온을 발생시키고, 가속 전압 1kV 로 이온 조사하여 이온 처리를 실시하였다. 이온은 투명 전극 부착 기판의 투명 전극 표면에 수직으로 조사하고, 조사 시간은 180sec 로 하였다. 도 8 은, 이온 처리 전에 있어서의 투명 전극 부착 기판의 투명 전극 표면의 전자 현미경 사진 (배율 5 만배) 이고, 도 9 는, 이온 처리 후에 있어서의 투명 전극 부착 기판의 투명 전극 표면의 전자 현미경 사진 (배율 5 만배) 이다.
얻어진 태양 전지의 전지 성능을 표 4 에 나타낸다. 또한, 표 4 에 있어서, 전지 성능 평가 항목인 Isc, Voc, FF, Eff 는, 각각 단락 전류, 개방 전압, 형상 인자, 발전 효율을 나타낸다. Isc 의 (a-Si/c-Si) 는, 분광 감도로부터 구한 a-Si (비정질) 톱 셀의 Isc 및 c-Si (결정계) 보텀 셀의 Isc 이다.
실시예 10 에 있어서는, 상기 이온 처리에 의해 개방 전압 저하, 형상 인자 저하를 억제하여 태양 전지 성능을 향상시킬 수 있었다. 이것은 이온 처리에 의해 기판의 오목형상이 원활해지고, 톱 셀에 있어서의 이상의 형성이 억제되었기 때문에, 전류 리크를 억제할 수 있었기 때문인 것으로 생각된다.
실시예 1∼실시예 10 에 있어서는, 보텀 셀 i 층 제막 조건은 고정이며, 보텀 셀 n 층 제막 후의 라만비는 표 1 에 나타내는 바와 같이 5.0∼7.0 사이에 있었다.
실시예 11 :
보텀 셀 i 층의 H2/SiH4 희석률비를 표 5 에 나타내는 바와 같이 바꾼 것 이외에는 실시예 1 과 동일한 방법에 따라 실시예 11(1)∼실시예 11(6) 의 탠덤형 태양 전지를 제조하고, 보텀 셀의 n 층 제막 후의 라만비와 태양 전지 특성의 관계를 조사하였다. 그 결과를 도 12 에 나타낸다. 또한, 표 5, 및 도 12 에 있어서, H2 희석률비, 및 전지 성능 결과는 비교예 1 을 1 로 한 경우의 상대값이다. 본 결과는, 열화 전의 초기값을 기재했지만, 열화율은 본 시험의 범위 내에서는 동등한 것으로 생각되며, 상대값으로 나타내면 열화 후에도 동등하다.
표 5 및 도 12 로부터 알 수 있는 바와 같이, n 층 제막 후의 라만비로 보아 3.0 이상 8.0 이하일 때, 비교예 1 보다 태양 전지 성능이 향상되어 있다. 이것은, 라만비가 3.0 보다 저하되면 Voc 가 향상되는 한편, Isc 가 현저하게 저하되므로, 비정질 성분이 지나치게 많아 저항 손실이 발생한 것으로 추정된다. 라만비가 8.0 보다 증대되면, Voc 와 FF 가 크게 저하되므로 전류 리크에 의한 전압 손실이 발생한 것으로 생각되며, 결정 입계의 전류 리크가 상정된다. 제 2 셀층에 있어서, 적당한 비정질상이 존재함으로써 결정질 실리콘의 입계에 존재하는 결함을 불활성으로 하고, 이로써 Isc 의 저하를 억제하는 것에 기여하고 있는 것으로 생각된다.
또, 도 12 에 있어서, H2 희석률비 0.9 에서 Eff 의 상승이 완화되고, H2 희석률비 1.1 에서 Eff 가 저하되어 있다. H2 희석률비 0.9 이상 1.1 이하에서의 Eff 값은, 실시예 11(3)∼실시예 11(5) 에 나타내는 바와 같이 비교예 1 에 대해 1.1 배 이상의 성능을 얻을 수 있었다. 따라서, 라만비는, H2 희석률비와 전지 성능의 상관 관계로부터 보아 실험적으로 5.0 이상 7.5 이하가 최적값이 된다.
Figure 112009012305284-PCT00004
Figure 112009012305284-PCT00005
이상, 실시예 6 내지 실시예 11 에 의하면, 분광 헤이즈율을 높인 투명 전극 부착 기판을 적용해도 개방 전압과 형상 인자의 저하를 억제할 수 있어 얇은 보텀 셀로, 고효율과 고생산성을 겸비한 탠덤 태양 전지를 제조할 수 있게 되었다.
또한, 톱 셀 (비정질 Si 층) 전체를 저파워로 제막하면 제막 속도가 현저하게 저하되기 때문에, 생산성이 악화된다. 그러나, 상기 실시예 6, 실시예 7 과 같이 초기 또는 후기의 20% 정도의 막두께를 저속으로 제조하는 것 뿐이라면, 생산성의 악화가 최대한 억제되어 높은 생산 효율로 태양 전지를 제조할 수 있다. 또, 실시예 9 와 같이 n 층의 제막 조건을 개선한 경우에는, 생산성의 악화는 전혀 없어 높은 생산 효율로 태양 전지를 제조할 수 있다.

Claims (19)

  1. 투명 절연성 기판 상에 투명 전극층을 형성하여 이루어지는 투명 전극 부착 기판과, 상기 투명 전극 부착 기판의 투명 전극층측에 순차 형성된, 결정질 실리콘계 반도체를 주로 갖는 광전 변환층, 그리고 이면 전극층을 적어도 가지고 이루어지는 광전 변환 장치로서,
    상기 투명 전극 부착 기판은, 표면이 대소의 요철이 혼재한 형상이고, 또한 분광 헤이즈율이 550㎚ 이상 800㎚ 이하의 파장에서 20% 이상이고,
    상기 결정질 실리콘계 반도체를 주로 갖는 광전 변환층의 막두께가 1.2㎛ 이상 2㎛ 이하, 또한 라만비가 3.0 이상 8.0 이하인, 광전 변환 장치.
  2. 제 1 항에 있어서,
    상기 투명 전극 부착 기판과 상기 결정질 실리콘계 반도체를 주로 갖는 광전 변환층 사이에, 비정질 실리콘계 반도체를 주로 갖는 광전 변환층을 갖는, 광전 변환 장치.
  3. 제 2 항에 있어서,
    상기 비정질 실리콘계 반도체를 주로 갖는 광전 변환층과 상기 결정질 실리콘계 반도체를 주로 갖는 광전 변환층 사이에 중간 컨택트층을 갖는, 광전 변환 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 투명 전극 부착 기판의 투명 전극층 표면이 복수의 산부(山部)와 복수의 평탄부로 구성되고, 상기 산부 및 상기 평탄부의 표면이 미크로한 다수의 볼록부를 연속하여 가지고 이루어지고,
    상기 산부의 기판면 수직 방향에 있어서의 높이가 0.4㎛ 이상 0.7㎛ 이하이고,
    상기 기판면 가로 세로 10㎛ 에 있어서의 상기 산부의 수가 15 이상 50 이하이고,
    상기 미크로한 다수의 볼록부의 저면 직경이 0.1㎛ 이상 0.3㎛ 이하이고, 높이/저면 직경의 비가 0.7 이상 1.2 이하인, 광전 변환 장치.
  5. 투명 절연성 기판 상에 투명 전극층을 형성하여 투명 전극 부착 기판을 제조하고, 상기 투명 전극 부착 기판의 투명 전극층측에 비정질 실리콘계 반도체를 주로 갖는 광전 변환층, 그리고 이면 전극층을 적어도 순차 형성하는 광전 변환 장치의 제조 방법으로서,
    상기 투명 전극 부착 기판은, 표면이 대소의 요철이 혼재한 형상이고, 또한 분광 헤이즈율이 550㎚ 이상 800㎚ 이하의 파장에서 20% 이상이고,
    상기 비정질 실리콘계 반도체를 주로 갖는 광전 변환층 중에, 상기 광전 변환층의 투명 전극층측 표면으로부터 이면 전극층측 표면에 관통하는 이상(異相)을 차단하는 이상 차단층을 형성하는, 광전 변환 장치의 제조 방법.
  6. 제 5 항에 있어서,
    상기 비정질 실리콘계 반도체를 주로 갖는 광전 변환층의 형성에 있어서 p 층, i 층, n 층을 순차 형성하고,
    상기 i 층의 형성에 있어서 상기 i 층의 다른 부분보다 저속으로 제막함으로써 상기 이상 차단층을 형성하는, 광전 변환 장치의 제조 방법.
  7. 제 5 항에 있어서,
    상기 비정질 실리콘계 반도체를 주로 갖는 광전 변환층의 형성에 있어서 p 층, i 층, n 층을 순차 형성하고,
    상기 n 층의 형성에 있어서 적어도 그 일부에 비정질층을 형성함으로써 상기 이상 차단층을 형성하는, 광전 변환 장치의 제조 방법.
  8. 제 5 항에 있어서,
    상기 비정질 실리콘계 반도체를 주로 갖는 광전 변환층의 형성에 있어서 p 층, i 층, n 층을 순차 형성하고,
    상기 n 층의 형성에 있어서 적어도 그 일부를 200Pa 이상의 압력하에서 제막함으로써 상기 이상 차단층을 형성하는, 광전 변환 장치의 제조 방법.
  9. 투명 절연성 기판 상에 투명 전극층을 형성하여 투명 전극 부착 기판을 제조하고, 상기 투명 전극 부착 기판의 투명 전극층측에 비정질 실리콘계 반도체를 주로 갖는 광전 변환층, 그리고 이면 전극층을 적어도 순차 형성하는 광전 변환 장치의 제조 방법으로서,
    상기 투명 전극 부착 기판은, 표면이 대소의 요철이 혼재한 형상이고, 또한 분광 헤이즈율이 550㎚ 이상 800㎚ 이하의 파장에서 20% 이상이고,
    상기 투명 전극층의 형성과 상기 광전 변환층의 형성 사이에, 상기 광전 변환층의 투명 전극층측 표면으로부터 이면 전극층측 표면에 관통하는 이상(異相)의 형성을 방지하는 이상 방지층을 형성하는, 광전 변환 장치의 제조 방법.
  10. 제 9 항에 있어서,
    상기 투명 전극층의 볼록부를 원활화(圓滑化)하여 상기 이상 방지층을 형성하는, 광전 변환 장치의 제조 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 투명 전극층 표면에 이온 처리를 실시하여 상기 이상 방지층을 형성하는, 광전 변환 장치의 제조 방법.
  12. 제 5 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 비정질 실리콘계 반도체를 주로 갖는 광전 변환층과 상기 이면 전극층 사이에, 결정질 실리콘계 반도체를 주로 갖는 광전 변환층을 형성하는, 광전 변환 장치의 제조 방법.
  13. 투명 절연성 기판 상에 투명 전극층을 형성하여 이루어지는 투명 전극 부착 기판과, 상기 투명 전극 부착 기판의 투명 전극층측에 순차 형성된, 비정질 실리콘계 반도체를 주로 갖는 광전 변환층, 그리고 이면 전극층을 적어도 가지며, 상기 투명 전극 부착 기판은, 표면이 대소의 요철이 혼재한 형상이고, 또한 분광 헤이즈율이 550㎚ 이상 800㎚ 이하의 파장에서 20% 이상인 광전 변환 장치로서,
    상기 비정질 실리콘계 반도체를 주로 갖는 광전 변환층 중에, 상기 광전 변환층의 투명 전극층측 표면으로부터 이면 전극층측 표면에 관통하는 이상(異相)을 차단하는 이상 차단층을 형성한, 광전 변환 장치.
  14. 제 2 항 또는 제 13 항에 있어서,
    상기 비정질 실리콘계 반도체를 주로 갖는 광전 변환층에 있어서, p 층, i 층, n 층이 순차 형성되고,
    상기 비정질 실리콘계 반도체를 주로 갖는 광전 변환층의 n 층이 상기 비정질 실리콘계 반도체를 주로 갖는 층과, 결정질 실리콘계 반도체를 주로 갖는 층으로 형성되는, 광전 변환 장치.
  15. 제 2 항, 제 13 항 또는 제 14 항 중 어느 한 항에 있어서,
    상기 비정질 실리콘계 반도체를 주로 갖는 광전 변환층의 p 층과 i 층 사이에 버퍼층을 형성한, 광전 변환 장치.
  16. 제 13 항에 있어서,
    상기 비정질 실리콘계 반도체를 주로 갖는 광전 변환층과 상기 이면 전극층 사이에 결정질 실리콘계 반도체를 주로 갖는 광전 변환층을 갖는, 광전 변환 장치.
  17. 제 16 항에 있어서,
    상기 결정질 실리콘계 반도체를 주로 갖는 광전 변환층의 막두께가 1.2㎛ 이상 2㎛ 이하, 또한 라만비가 3.0 이상 8.0 이하인, 광전 변환 장치.
  18. 제 13 항에 있어서,
    상기 비정질 실리콘계 반도체를 주로 갖는 광전 변환층과 상기 이면 전극층 사이에, 결정질 실리콘계 반도체, 결정질 또는 비정질 실리콘 게르마늄계 반도체를 주로 갖는 광전 변환층을 갖는, 광전 변환 장치.
  19. 제 13 항에 있어서,
    상기 비정질 실리콘계 반도체를 주로 갖는 광전 변환층과 상기 이면 전극층 사이에, 결정질 또는 비정질 실리콘계 반도체, 결정질 또는 비정질 실리콘 게르마늄계 반도체를 주로 갖는 광전 변환층을 복수 갖는, 광전 변환 장치.
KR1020097004223A 2007-02-16 2007-08-06 광전 변환 장치 및 그 제조 방법 KR20090042943A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007036432 2007-02-16
JPJP-P-2007-036432 2007-02-16

Publications (1)

Publication Number Publication Date
KR20090042943A true KR20090042943A (ko) 2009-05-04

Family

ID=39689781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097004223A KR20090042943A (ko) 2007-02-16 2007-08-06 광전 변환 장치 및 그 제조 방법

Country Status (8)

Country Link
US (1) US20080196761A1 (ko)
EP (1) EP2133924A4 (ko)
JP (2) JPWO2008099524A1 (ko)
KR (1) KR20090042943A (ko)
CN (1) CN101627478B (ko)
AU (1) AU2007346981B2 (ko)
CA (1) CA2661217A1 (ko)
WO (1) WO2008099524A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101332667B1 (ko) * 2011-06-17 2013-11-26 주성엔지니어링(주) 태양전지 및 태양전지의 제조방법
KR20180060166A (ko) * 2016-11-28 2018-06-07 삼성전자주식회사 광전자 소자 및 전자 장치
KR20210151460A (ko) * 2020-06-05 2021-12-14 한국과학기술연구원 탠덤 태양전지 및 그 제조방법

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7655542B2 (en) * 2006-06-23 2010-02-02 Applied Materials, Inc. Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device
US20080223440A1 (en) * 2007-01-18 2008-09-18 Shuran Sheng Multi-junction solar cells and methods and apparatuses for forming the same
US7582515B2 (en) * 2007-01-18 2009-09-01 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US20080173350A1 (en) * 2007-01-18 2008-07-24 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US8203071B2 (en) * 2007-01-18 2012-06-19 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US20080245414A1 (en) * 2007-04-09 2008-10-09 Shuran Sheng Methods for forming a photovoltaic device with low contact resistance
US7875486B2 (en) * 2007-07-10 2011-01-25 Applied Materials, Inc. Solar cells and methods and apparatuses for forming the same including I-layer and N-layer chamber cleaning
US20090104733A1 (en) * 2007-10-22 2009-04-23 Yong Kee Chae Microcrystalline silicon deposition for thin film solar applications
DE102008039337A1 (de) * 2008-03-20 2009-09-24 Siemens Aktiengesellschaft Vorrichtung zum Besprühen, Verfahren dazu sowie organisches elektronisches Bauelement
JP2009231505A (ja) * 2008-03-21 2009-10-08 Sanyo Electric Co Ltd 太陽電池
US8501522B2 (en) * 2008-05-30 2013-08-06 Gtat Corporation Intermetal stack for use in a photovoltaic cell
US7915522B2 (en) 2008-05-30 2011-03-29 Twin Creeks Technologies, Inc. Asymmetric surface texturing for use in a photovoltaic cell and method of making
US8895842B2 (en) * 2008-08-29 2014-11-25 Applied Materials, Inc. High quality TCO-silicon interface contact structure for high efficiency thin film silicon solar cells
US20100078064A1 (en) * 2008-09-29 2010-04-01 Thinsilicion Corporation Monolithically-integrated solar module
KR20110008283A (ko) 2008-10-30 2011-01-26 미츠비시 쥬고교 가부시키가이샤 광전 변환 장치의 제조 방법
EP2287920A1 (en) * 2008-10-30 2011-02-23 Mitsubishi Heavy Industries, Ltd. Photoelectric conversion apparatus and process for producing photoelectric conversion apparatus
JP2010129971A (ja) * 2008-12-01 2010-06-10 Sharp Corp シリコン系薄膜光電変換装置およびその製造方法
JP2010135415A (ja) * 2008-12-02 2010-06-17 Mitsubishi Electric Corp 薄膜太陽電池の製造方法
JP5123871B2 (ja) * 2009-02-12 2013-01-23 三菱重工業株式会社 光電変換装置の製造方法
JP2010205804A (ja) * 2009-02-27 2010-09-16 Mitsubishi Heavy Ind Ltd 光電変換装置
JP5297840B2 (ja) * 2009-03-03 2013-09-25 シャープ株式会社 積層体、薄膜光電変換素子、集積型薄膜太陽電池およびそれらの製造方法
US20100224229A1 (en) * 2009-03-09 2010-09-09 Pralle Martin U Multi-junction semiconductor photovoltaic apparatus and methods
US8197912B2 (en) * 2009-03-12 2012-06-12 International Business Machines Corporation Precision separation of PV thin film stacks
DE102009019937A1 (de) * 2009-05-05 2010-11-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Stapelsolarzelle mit reflektierender Zwischenschicht, sowie Anordnung dieser Solarzellen
WO2010140522A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
WO2010140539A1 (en) 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
EP2438621A4 (en) * 2009-06-05 2014-04-23 Semiconductor Energy Lab PHOTOELECTRIC CONVERSION DEVICE AND METHOD FOR THE PRODUCTION THEREOF
CN102301490A (zh) * 2009-06-10 2011-12-28 薄膜硅公司 光生伏打模块和制造具有级联半导体层堆叠的光生伏打模块的方法
KR20110007927A (ko) * 2009-07-17 2011-01-25 삼성전자주식회사 박막형 태양 전지 및 그 제조 방법
US20110114177A1 (en) * 2009-07-23 2011-05-19 Applied Materials, Inc. Mixed silicon phase film for high efficiency thin film silicon solar cells
WO2011017179A2 (en) 2009-07-28 2011-02-10 Gigasi Solar, Inc. Systems, methods and materials including crystallization of substrates via sub-melt laser anneal, as well as products produced by such processes
KR20110012551A (ko) * 2009-07-30 2011-02-09 삼성전자주식회사 태양 전지 및 그 제조 방법
US8629436B2 (en) * 2009-08-14 2014-01-14 Gigasi Solar, Inc. Backside only contact thin-film solar cells and devices, systems and methods of fabricating same, and products produced by processes thereof
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
WO2011046664A2 (en) * 2009-10-15 2011-04-21 Applied Materials, Inc. A barrier layer disposed between a substrate and a transparent conductive oxide layer for thin film silicon solar cells
JP5489664B2 (ja) * 2009-11-17 2014-05-14 三菱電機株式会社 薄膜太陽電池およびその製造方法
US20110126875A1 (en) * 2009-12-01 2011-06-02 Hien-Minh Huu Le Conductive contact layer formed on a transparent conductive layer by a reactive sputter deposition
JP5219162B2 (ja) * 2009-12-29 2013-06-26 シャープ株式会社 光電変換装置
KR20110083011A (ko) * 2010-01-13 2011-07-20 삼성코닝정밀소재 주식회사 염료감응형 태양전지용 전극기판과 이를 구비하는 염료감응형 태양전지
US9159858B2 (en) * 2010-02-08 2015-10-13 Alan Shteyman Three-dimensional total internal reflection solar cell
US8704083B2 (en) * 2010-02-11 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and fabrication method thereof
US8663732B2 (en) 2010-02-26 2014-03-04 Corsam Technologies Llc Light scattering inorganic substrates using monolayers
CN101800256B (zh) * 2010-03-12 2012-07-04 河南阿格斯新能源有限公司 一种薄膜太阳电池膜系和薄膜太阳电池以及薄膜太阳电池的制造方法
KR101084985B1 (ko) * 2010-03-15 2011-11-21 한국철강 주식회사 플렉서블 기판을 포함하는 광기전력 장치 및 이의 제조 방법
KR101032270B1 (ko) * 2010-03-17 2011-05-06 한국철강 주식회사 플렉서블 또는 인플렉서블 기판을 포함하는 광기전력 장치 및 광기전력 장치의 제조 방법
KR101194243B1 (ko) * 2010-04-20 2012-10-29 한국철강 주식회사 탠덤형 광기전력 장치 및 이의 제조 방법
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
US20110272010A1 (en) * 2010-05-10 2011-11-10 International Business Machines Corporation High work function metal interfacial films for improving fill factor in solar cells
CN103081128B (zh) 2010-06-18 2016-11-02 西奥尼克斯公司 高速光敏设备及相关方法
KR101758866B1 (ko) * 2010-06-18 2017-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환 장치 및 광전 변환 장치용 에너지 변환층
WO2012030696A1 (en) * 2010-08-31 2012-03-08 Corning Incorporated Process for particle doping of scattering superstrates
US20130340817A1 (en) * 2010-09-03 2013-12-26 Oerlikon Solar Ag, Trubbach Thin film silicon solar cell in tandem junction configuration on textured glass
CN103080371A (zh) 2010-09-03 2013-05-01 东电电子太阳能股份公司 一种涂覆用于生产太阳能电池的基材的方法
US8695109B2 (en) * 2010-10-13 2014-04-08 The Trustees Of The University Of Pennsylvania Method and system for near-field optical imaging
WO2012078064A1 (pt) * 2010-12-10 2012-06-14 Revigrés - Indústria De Revestimentos De Grés, Lda Revestimentos cerâmicos fotovoltaicos, em particular azulejos, telhas, e mosaicos, e seu processo de fabrico
JP2012182161A (ja) * 2011-02-28 2012-09-20 Ulvac Japan Ltd 薄膜太陽電池、及び薄膜太陽電池の製造方法
US20120273035A1 (en) * 2011-04-29 2012-11-01 Koch Iii Karl William Photovoltaic device with surface perturbations configured for resonant and diffusive coupling
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
EP2732402A2 (en) 2011-07-13 2014-05-21 Sionyx, Inc. Biometric imaging devices and associated methods
CN103022271A (zh) * 2011-09-28 2013-04-03 吉富新能源科技(上海)有限公司 制作p型穿隧层以改善双层堆叠太阳能之np介面
TWI443846B (zh) * 2011-11-01 2014-07-01 Ind Tech Res Inst 透明導電層結構
US10811845B2 (en) 2012-02-28 2020-10-20 Thorlabs Quantum Electronics, Inc. Surface emitting multiwavelength distributed-feedback concentric ring lasers
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
US20140102504A1 (en) * 2012-10-15 2014-04-17 Kehinde Orekoya Full Surface Contact Twin Solar Cell
US10128396B2 (en) 2012-10-26 2018-11-13 Stmicroelectronics S.R.L. Photovoltaic cell
JP6466346B2 (ja) 2013-02-15 2019-02-06 サイオニクス、エルエルシー アンチブルーミング特性を有するハイダイナミックレンジｃｍｏｓ画像センサおよび関連づけられた方法
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
JPWO2015045263A1 (ja) * 2013-09-26 2017-03-09 パナソニックＩｐマネジメント株式会社 太陽電池及び太陽電池モジュール
US20190341506A1 (en) * 2018-05-07 2019-11-07 Colorado State University Research Foundation Doping and passivation for high efficiency solar cells
IL264782B (en) * 2019-02-11 2021-08-31 Shkalim Reuven A corrugated transparent top panel for either increasing or decreasing harvesting of solar radiation and methods thereof
CN110400813A (zh) * 2019-07-30 2019-11-01 深圳大学 一种基于钙钛矿材料的x射线数字图像探测器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4598306A (en) * 1983-07-28 1986-07-01 Energy Conversion Devices, Inc. Barrier layer for photovoltaic devices
JPS6193672A (ja) * 1984-10-12 1986-05-12 Sanyo Electric Co Ltd 光起電力装置
JPS6193674A (ja) * 1984-10-13 1986-05-12 Sumitomo Electric Ind Ltd アモルフアスシリコン太陽電池
US4689438A (en) * 1984-10-17 1987-08-25 Sanyo Electric Co., Ltd. Photovoltaic device
JPS61104678A (ja) * 1984-10-29 1986-05-22 Mitsubishi Electric Corp アモルフアス太陽電池
JPH0614554B2 (ja) * 1985-03-22 1994-02-23 工業技術院長 薄膜太陽電池の製造方法
JPH0799776B2 (ja) * 1986-02-14 1995-10-25 住友電気工業株式会社 アモルフアスシリコン太陽電池の製造方法
JP2918345B2 (ja) * 1991-02-20 1999-07-12 キヤノン株式会社 光起電力素子
JP3048732B2 (ja) * 1991-11-25 2000-06-05 三洋電機株式会社 光起電力装置
US5549763A (en) * 1993-07-26 1996-08-27 Sanyo Electric Co., Ltd. Photovoltaic device
JP3431776B2 (ja) * 1995-11-13 2003-07-28 シャープ株式会社 太陽電池用基板の製造方法および太陽電池用基板加工装置
JP2000252499A (ja) * 1999-02-26 2000-09-14 Kanegafuchi Chem Ind Co Ltd 薄膜光電変換装置の製造方法
JP2001352086A (ja) * 2000-06-06 2001-12-21 Mitsubishi Heavy Ind Ltd 透明電極膜、その製造方法、および該透明電極膜を用いた太陽電池及びその製造方法
JP2002026348A (ja) * 2000-07-05 2002-01-25 Mitsubishi Heavy Ind Ltd シリコン系薄膜光起電力素子及びその製造方法
US6787692B2 (en) * 2000-10-31 2004-09-07 National Institute Of Advanced Industrial Science & Technology Solar cell substrate, thin-film solar cell, and multi-junction thin-film solar cell
EP1443527A4 (en) * 2001-10-19 2007-09-12 Asahi Glass Co Ltd SUBSTRATE WITH TRANSPARENT CONDUCTIVE OXIDE FILM AND METHOD OF MANUFACTURING THEREOF AND PHOTOELECTRIC IMPLEMENTATION ELEMENT
JP2004014812A (ja) * 2002-06-07 2004-01-15 Canon Inc 光起電力素子
JP2004079997A (ja) * 2002-06-19 2004-03-11 Canon Inc 発電システム及び発電装置
JP4756820B2 (ja) * 2003-11-06 2011-08-24 シャープ株式会社 太陽電池
JP2005244037A (ja) * 2004-02-27 2005-09-08 Mitsubishi Heavy Ind Ltd シリコン膜の製造方法及び太陽電池の製造方法
JP2005347490A (ja) 2004-06-02 2005-12-15 Asahi Glass Co Ltd 透明導電性酸化物膜付き基体およびその製造方法ならびに光電変換素子
JP4183688B2 (ja) * 2005-02-07 2008-11-19 三菱重工業株式会社 光電変換装置の製造方法および光電変換装置
JP4648105B2 (ja) * 2005-06-21 2011-03-09 三菱重工業株式会社 太陽電池モジュール及び太陽電池モジュールの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101332667B1 (ko) * 2011-06-17 2013-11-26 주성엔지니어링(주) 태양전지 및 태양전지의 제조방법
KR20180060166A (ko) * 2016-11-28 2018-06-07 삼성전자주식회사 광전자 소자 및 전자 장치
KR20210151460A (ko) * 2020-06-05 2021-12-14 한국과학기술연구원 탠덤 태양전지 및 그 제조방법

Also Published As

Publication number Publication date
AU2007346981B2 (en) 2013-08-22
JP2012195620A (ja) 2012-10-11
EP2133924A1 (en) 2009-12-16
US20080196761A1 (en) 2008-08-21
JPWO2008099524A1 (ja) 2010-05-27
CN101627478A (zh) 2010-01-13
CN101627478B (zh) 2011-06-01
CA2661217A1 (en) 2008-08-21
EP2133924A4 (en) 2011-04-27
WO2008099524A1 (ja) 2008-08-21
AU2007346981A1 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
KR20090042943A (ko) 광전 변환 장치 및 그 제조 방법
TWI462310B (zh) Photoelectric conversion device and manufacturing method thereof
WO2007074683A1 (ja) 積層型光電変換装置
US20110126903A1 (en) Photovoltaic device
KR20120042894A (ko) 광전 변환 장치 및 그 제조 방법
JP5330723B2 (ja) 光電変換装置
JP5022341B2 (ja) 光電変換装置
WO2010050035A1 (ja) 光電変換装置の製造方法
JP4764469B2 (ja) 光電変換装置及び光電変換装置の製造方法
WO2011030598A1 (ja) 光電変換装置の製造方法
WO2010064455A1 (ja) 光電変換装置
JP4875566B2 (ja) 光電変換装置の製造方法
JP2011066213A (ja) 光電変換装置及びその製造方法
US8252668B2 (en) Photoelectric conversion device fabrication method
JP5308225B2 (ja) 光電変換装置及びその製造方法
WO2009081855A1 (ja) 光電変換装置の製造方法及び光電変換装置
KR20110073521A (ko) 광전 변환 장치의 제조 방법 및 제막 장치
JP2009158667A (ja) 光電変換装置及びその製造方法
JP2011096848A (ja) 光電変換装置の製造方法
JP2012253078A (ja) 多接合型光電変換装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee