JP5297840B2 - 積層体、薄膜光電変換素子、集積型薄膜太陽電池およびそれらの製造方法 - Google Patents

積層体、薄膜光電変換素子、集積型薄膜太陽電池およびそれらの製造方法 Download PDF

Info

Publication number
JP5297840B2
JP5297840B2 JP2009049214A JP2009049214A JP5297840B2 JP 5297840 B2 JP5297840 B2 JP 5297840B2 JP 2009049214 A JP2009049214 A JP 2009049214A JP 2009049214 A JP2009049214 A JP 2009049214A JP 5297840 B2 JP5297840 B2 JP 5297840B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
thin film
surface roughness
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009049214A
Other languages
English (en)
Other versions
JP2010205892A (ja
Inventor
善之 奈須野
徹 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009049214A priority Critical patent/JP5297840B2/ja
Priority to AU2010219726A priority patent/AU2010219726A1/en
Priority to US13/203,883 priority patent/US8962983B2/en
Priority to EP10748711A priority patent/EP2405488A1/en
Priority to PCT/JP2010/053248 priority patent/WO2010101116A1/ja
Publication of JP2010205892A publication Critical patent/JP2010205892A/ja
Application granted granted Critical
Publication of JP5297840B2 publication Critical patent/JP5297840B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0463—PV modules composed of a plurality of thin film solar cells deposited on the same substrate characterised by special patterning methods to connect the PV cells in a module, e.g. laser cutting of the conductive or active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Description

本発明は、凹凸表面を有する支持体上に形成された半導体層を有する積層体、薄膜光電変換素子、集積型薄膜太陽電池およびそれらの製造方法に関する。
ＬＳＩ等の半導体分野をはじめ、液晶表示素子等のエレクトロニクス分野などでは、薄膜を高精度に成膜することが重要であるため、薄膜の膜厚を高精度に測定することが必要となっている。
例えば、特許文献１には、例えば、液晶表示素子作成用の透明ガラス基板へ測定光を照射し、該基板からの測定光の反射光を、測定器本体とセンサ部との間で光ファイバを介して交互に送受信することにより、基板上に形成された透明または半透明の薄膜の膜厚を測定する膜厚測定装置および膜厚測定方法が提案されている。
特開平９−２４３３３２号公報
しかしながら、特許文献１の図７に示すように、この膜厚測定方法は、平坦な基板表面上に形成した薄膜の膜厚を測定することが前提であるため、膜厚測定される薄膜の下地となる支持体の表面に凹凸が存在する場合は、凹凸表面の影響によって膜厚測定精度が低下するという問題がある。
凹凸表面を有する支持体上に薄膜が形成された積層体としては、例えば、基板上の導電層に半導体層および対向電極層が形成された薄膜太陽電池が挙げられる。薄膜太陽電池は、光を有効利用するために、導電層の半導体層と接する表面に凹凸が形成されている。
半導体層の膜厚は薄膜太陽電池の出力特性を大きく左右するため、大量生産する場合に半導体層の膜厚が所定膜厚となっているか正確に管理する必要があるが、上述のように導電層の表面凹凸の影響により半導体層を光学的な膜厚測定装置で高精度に検査することができない。
したがって、薄膜太陽電池の半導体層の膜厚測定に際しては、一般に、半導体層の一部に導電層まで達する貫通孔を形成し、貫通孔部分の半導体層の膜厚を触針式段差計を用いて測定している。しかしながら、この膜厚測定方法では、触針式段差計の針が薄い（例えば500ｎｍ）半導体層に物理的に接触して剥離させるおそれがあるため、好ましい膜厚測定方法とは言えない。
本発明は、このような問題に鑑みなされたものであり、凹凸表面を有する支持体上に形成された半導体層の膜厚を高精度に測定することができる積層体およびその製造方法を提供することを主な目的とする。
かくして、本発明によれば、凹凸表面を有する支持体と、該支持体表面に積層された半導体層とを備え、半導体層を有する支持体はその一部に、半導体層の層厚が光学的に測定されるように構成された層厚被測定部位を有しており、
前記層厚被測定部位は、支持体の表面の粗さが、支持体の他の表面の粗さよりも小さい表面粗さ低減領域を備えている積層体が提供される。
本発明の積層体は半導体層の層厚を測定する層厚被測定部位を備えているため、半導体層の層厚を高精度に測定することができる。
図１は本発明に係る実施形態１の積層体の部分断面およびその半導体層の膜厚測定方法の概念を説明する図である。 図２は本発明に係る実施形態２の積層体の部分断面およびその半導体層の膜厚測定方法の概念を説明する図である。 図３は本発明に係る実施形態３の積層体の部分断面およびその半導体層の膜厚測定方法の概念を説明する図である。 図４は本発明に係る実施形態４の積層体の部分断面およびその半導体層の膜厚測定方法の概念を説明する図である。 図５は本発明に係る実施形態５の積層体の部分断面およびその半導体層の膜厚測定方法の概念を説明する図である。 図６は本発明に係る実施形態６の積層体の部分断面およびその半導体層の膜厚測定方法の概念を説明する図である。 図７（Ａ）〜（Ｃ）は実施形態１〜６における表面粗さ低減領域の平面形状を説明する図である。 図８は本発明の集積型薄膜太陽電池モジュール（実施形態７）を示す平面図である。 図９は実施形態７の集積型薄膜太陽電池モジュールの直列接続方向に切断した断面図である。 図１０（Ａ）〜（Ｃ）は実施形態７の集積型薄膜太陽電池モジュールの製造工程図である。 図１１（Ａ）〜（Ｃ）は図１０（Ｃ）の続きの工程図である。 図１２（Ａ）、（Ｂ）は図１１（Ｃ）の続きの工程図である。 図１３は本発明の集積型薄膜太陽電池（実施形態８）を示す平面図である。 図１４は実施形態１の積層体における下地層の凹凸表面の表面粗さ（ＲＭＳ値）と測定誤差との関係を示す図である。 図１５は実施形態１の製造方法で作製した積層体における下地層の表面粗さ低減領域と非層厚測定領域との段差断面プロファイルを示す図である。
（実施形態１：構造の説明）
図１は本発明に係る実施形態１の積層体の部分断面およびその半導体層の膜厚測定方法の概念を説明する図である。
この積層体Ｓ１は、凹凸表面ｃ１を有する支持体Ｂ１と、支持体Ｂ１の凹凸表面ｃ１上に形成された半導体層Ｔと、半導体層Ｔの層厚が光学的に測定されるように構成された層厚被測定部位Ｇ１とを備える。
層厚被測定部位Ｇ１は、積層体Ｓ１の一部の領域Ｒ１に設けられており、半導体層Ｔの層厚ｔを測定する部分である。
具体的に説明すると、支持体Ｂ１は、基板ａ１と、基板ａ１上に積層された下地層ｂ１とからなり、下地層ｂ１が前記凹凸表面ｃ１を有している。
また、下地層ｂ１は、前記領域Ｒ１に、凹凸表面ｃ１の表面粗さよりも小さい表面粗さを有する表面粗さ低減領域ｄ１が形成されている。なお、図１において、符号Ｒ２は積層体Ｓ１における凹凸表面ｃ１が形成されている領域を表している。
下地層ｂ１の表面粗さ低減領域ｄ１は、緩やかな凹曲面を有する凹み形状であり、凹凸表面ｃ１の凹凸の高低差が例えば１００〜１０００ｎｍ程度である場合、表面粗さ低減領域ｄ１の深さは例えば７〜９００ｎｍ程度である。
ここで、凹凸表面ｃ１は、原子レベルの表面凹凸ではなく、表面粗さがＲＭＳ値で１０ｎｍ以上の凹凸表面を意味する。
実施形態１の場合、凹み形状の表面粗さ低減領域ｄ１は、底部に下地層ｂ１の薄膜部ｂ１１を有しており、基板ａ１は露出していない。薄膜部ｂ１１を残すことにより、半導体層Ｔの下地層ｂ１への密着性が維持される。
表面粗さ低減領域ｄ１の凹み形状は、支持体Ｂ１を平面としたときの法線Ｐに対して、凹曲面に接する接線Ｐ1の角度θが４５°以上傾いた形状であることが好ましい。角度θが４５°を下回ると、表面粗さ低減領域ｄ１の落ち込みが急となる、すなわち、表面粗さ低減領域ｄ１の開口端から底部にかけての内側面の角度が法線Ｐと平行に近くなるため、下地層ｂ１上に半導体層Ｔを結晶成長させていくと、内側面と底部との間および内側面と凹凸表面ｃ１との間で半導体層Ｔにクラックが入る可能性が高くなる。
さらに、表面粗さ低減領域ｄ１の平面形状は、輪郭線が無端状の閉図形である。この閉図形としては、例えば、図７（Ａ）に示す円形、図７（Ｂ）に示す楕円形、図７（Ｃ）に示す四角形等が挙げられ、円形が好ましい。また、表面粗さ低減領域ｄ１の平面形状は、後述する光学的膜厚測定での測定光の径よりも大きければよく、例えば５ｍｍ角の正方形に収まるサイズとすることができる。
このような閉図形の表面粗さ低減領域ｄ１は、例えば、公知のガルバノスキャニング式レーザにて形成することができる。なお、ライン加工レーザにて線溝状（開図形）の表面粗さ低減領域ｄ１を下地層ｂ１に形成してもよいが、溝形成面積が不必要に大きくなるため好ましくない。
半導体層Ｔは、層厚被測定部位Ｇ１に測定光Ｌ１が照射され反射した反射光Ｌ２を受光する光学的膜厚測定法、例えばエリプソメトリによって層厚測定が可能な層である。なお、図１には、測定光Ｌ１を出射する光源部ｍ１と反射光Ｌ２を受光する受光部ｍ２とを備えた一般的なエリプソメータＭ１の概略構成が示されている。一般的なエリプソメトリの測定光はビーム径１ｍｍφ程度である。
また、半導体層Ｔは、下地層ｂ１の表面粗さ低減領域ｄ１の位置に、表面粗さ低減領域ｄ１と同形状の凹部が形成されると共に、下地層ｂ１の凹凸表面ｃ１の領域Ｒ２にその凹凸表面ｃ１の形状が反映された凹凸表面が形成される。
この半導体層Ｔとしては、特に限定されるものではなく、例えば、シリコン系半導体、ＣＩＳ（ＣｕＩｎＳｅ2）化合物半導体、ＣＩＧＳ（Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2）化合物半導体、ＣｄＴｅ系化合物半導体、ＩＴＯ、ＺｎＯ等からなる半導体層が挙げられる。半導体層Ｔがシリコン系半導体、ＣＩＳ（ＣｕＩｎＳｅ2）化合物半導体、ＣＩＧＳ（Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2）化合物半導体、ＣｄＴｅ系化合物半導体からなる場合の具体例としては、ｐｎ接合またはｐｉｎ接合を有する光電変換層が挙げられる。
実施形態１の場合、半導体層Ｔの層厚をエリプソメトリにて誤差５％未満の精度で測定できるよう、表面粗さ低減領域ｄ１の表面粗さを凹凸表面ｃ１の表面粗さよりも低減される。この際、本発明では、表面粗さをＲＭＳ（Root-Mean-Suquare-Roughness：自乗平均平方根）の値で評価している。エリプソメトリによる測定精度が誤差５％以上となることは、半導体層Ｔの膜厚によって性能に大きく影響するデバイスを高品質に製造することが困難となる。
以下、一例として、基板ａ１が４ｍｍ厚のガラスであり、下地層ｂ１が透明導電層（ＳｎＯ2）であり、半導体層Ｔがシリコン系薄膜半導体からなる光電変換層である場合の評価結果について示す。
被評価物として、８枚の基板ａ１上に、ＲＭＳ値が２５．４ｎｍの非層厚測定領域Ｒ２を有する下地層ｂ１を設定膜厚２００ｎｍで形成し、各下地層ｂ１にＲＭＳ値が異なる表面粗さ低減領域ｄ１を形成した後、各下地層ｂ１上に半導体層Ｔを設定膜厚３００ｎｍで形成して、８枚の被評価積層体を作製した。各被評価積層体の表面粗さ低減領域ｄ１のＲＭＳ値は９．８ｎｍ、１６．８ｎｍ、１９．２ｎｍ、２１．１ｎｍ、２３．０ｎｍ、２３．８ｎｍ、２４．８ｎｍ、２５．４ｎｍである。
また、各被評価積層体を評価するために、表面粗さのＲＭＳ値が１．８ｎｍ、厚さ４ｍｍのガラス基板上に下地層なしで半導体層を設定膜厚３００ｎｍで形成した基準積層体を作製した。この基準積層体は、半導体層の下地面が下地層よりもフラットなガラス基板面であるため、半導体層の膜厚をエリプソメトリにより測定したときの誤差が各被評価積層体よりも少なくなり、各被評価積層体の半導体層Ｔの膜厚測定値を評価することができる。
基準積層体の半導体層の膜厚および各被評価積層体の半導体層の表面粗さ低減領域ｄ１における膜厚をエリプソメトリと段差計によりそれぞれ測定し、エリプソメトリで測定した膜厚ｔと段差計で測定したｔとの誤差（％）を調べ、その結果を表１に示した。なお、表１および後述の表２において、「半導体層の下地表面のＲＭＳ値（ｎｍ）」とは、基準積層体の場合はガラス基板の表面のＲＭＳ値を意味し、各被評価積層体の場合は下地層ｂ１の表面粗さ低減領域ｄ１のＲＭＳ値を意味している。
基準積層体および各被評価積層体の半導体層の膜厚測定に際しては、まず、エリプソメトリにて測定し、その後、各半導体層に幅６０μｍの溝をレーザースクライブにより形成し、各半導体層の溝部分の段差を段差計にて測定した。なお、段差計により半導体層の膜厚測定値は、エリプソメトリに比して半導体層の下地表面の凹凸の影響が小さい値であるため、エリプソメトリによる膜厚結果の評価基準とすることができる。
Figure 0005297840
また、エリプソメトリでの膜厚測定値と段差計での膜厚測定値との誤差（％）を半導体層の各下地層ｂ１の表面粗さ低減領域ｄ１のＲＭＳ値に対してプロットすると図１４のようになる。図１４の横軸は下地層ｂ１の表面粗さ低減領域ｄ１のＲＭＳ値を示している。
図１４に示す結果から、下地層ｂ１の表面粗さ（ＲＭＳ）を低減することにより膜厚測定の誤差が少なくなることが明らかになった。
ここで、図１４の横軸の値である各被評価積層体の下地層ｂ１の表面粗さ低減領域ｄ１のＲＭＳ値を非層厚測定領域Ｒ２のＲＭＳ値（２５．４ｎｍ）で割ると、表面粗さ低減領域ｄ１のＲＭＳ値と非層厚測定領域Ｒ２のＲＭＳ値との比を求めることができ、これらの比と前記測定誤差との関係を表２に示した。
Figure 0005297840
これらの結果から、表面粗さ低減領域ｄ１のＲＭＳ値と非層厚測定領域Ｒ２のＲＭＳ値との比を低減させることにより、測定誤差を低減させることができることがわかる。
例えば、半導体層Ｔの層厚をエリプソメトリにて誤差５％未満の精度で測定できるようにするためには、表面粗さ低減領域ｄ１のＲＭＳ値と非層厚測定領域Ｒ２のＲＭＳ値との比が０．９以下となるように、表面粗さ低減領域ｄ１を形成することが好ましい。この場合、支持体Ｂ１の凹凸表面ｃ１の表面粗さが例えばＲＭＳ値２５．４ｎｍであると、表面粗さ低減領域ｄ１の表面粗さはＲＭＳ値２３ｎｍ未満とされる。
また、表面粗さ低減領域ｄ１のＲＭＳ値と非層厚測定領域Ｒ２のＲＭＳ値との比が０．８以下となるように表面粗さ低減領域ｄ１を形成すると、誤差３％未満にすることができるためさらに好ましい。この場合、例えば、支持体Ｂ１の凹凸表面ｃ１の表面粗さがＲＭＳ値２５．４nmであると、表面粗さ低減領域ｄ１の表面粗さはＲＭＳ値２０ｎｍ未満とされる。
この積層体Ｓ１は、支持体Ｂ１が絶縁基板上に形成された凹凸表面を有する下地層としての導電層からなり、表面粗さ低減領域ｄ１は導電層の表面の一部に形成されていると言い換えることができる。この場合、表面粗さ低減領域ｄ１は、導電層の除去されるべき部分に形成されていてもよい。
さらに、本発明は、絶縁基板上に凹凸表面を有する導電層および導電層上に形成された半導体層（光電変換層）Ｔを有する積層体Ｓ１と、半導体層Ｔ上に形成された対向電極とを備えた薄膜光電変換素子、集積型薄膜太陽電池および集積型薄膜太陽電池モジュールを提供することができる。これらについて、詳しくは後述する。
（実施形態１：製造方法の説明）
実施形態１の積層体Ｓ１の製造方法では、凹凸表面ｃ１を有する支持体Ｂ１上に、半導体層Ｔおよび半導体層Ｔの層厚が光学的に測定されるための層厚被測定部位Ｇ１を形成する。
具体的には、まず、支持体Ｂ１の凹凸表面ｃ１における層厚被測定部位形成領域Ｒ１に、領域Ｒ１の支持体Ｂ１の表面粗さが他の領域Ｒ２の表面粗さよりも小さい表面粗さ低減領域ｄ１を形成し、その後、支持体Ｂ１の凹凸表面ｃ１上に半導体層Ｔを形成することにより、積層体Ｓ１を製造する。この場合、支持体Ｂ１は、基板ａ１上に凹凸表面ｃ１を有する下地層ｂ１が形成されたものである。
さらに、この製造方法は、積層体Ｓ１の領域Ｒ１に測定光Ｌ１を照射し反射した反射光Ｌ２を受光する光学的層厚測定法によって半導体層Ｔの層厚を測定する工程を含んでもよい。
積層体Ｓ１の形成工程において、エリプソメトリによる半導体層Ｔの層厚測定の精度が誤差５％未満となるように、支持基板Ｂ１の下地層ｂ１に表面粗さ低減領域ｄ１を形成する。
以下、一例として、基板ａ１が透光性絶縁基板（例えばガラス、ポリイミド等）であり、下地層ｂ１が透明導電層（例えばＺｎＯまたはＳｎＯ2を含む材料）であり、半導体層Ｔが光電変換層（例えばシリコン系半導体、ＣＩＳ（ＣｕＩｎＳｅ2）化合物半導体、ＣＩＧＳ（Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2）化合物半導体等）である積層体を製造する場合について説明する。なお、支持体Ｂ１は、例えば、旭硝子株式会社製のＳｎＯ2膜付きガラス基板を用いることができ、ＳｎＯ2膜は表面粗さがＲＭＳ値２０〜１００ｎｍ程度の表面凹凸を有している。
表面粗さ低減領域ｄ１の形成に際しては、表面粗さ低減領域ｄ１のＲＭＳ値と凹凸表面ｃ１のＲＭＳ値との比が０．９以下となるように、表面粗さ低減領域ｄ１を形成する。
例えば、下地層ｂ１における非層厚測定領域Ｒ２の凹凸表面ｃ１のＲＭＳ値が２５〜５０ｎｍである場合に層厚測定領域Ｒ１のＲＭＳ値が２３〜４５ｎｍ未満となるように表面粗さ低減領域ｄ１を形成する。さらに、法線Ｐに対して凹形の内側へ４５°以上傾いた内面を有する凹形状となり、かつ、平面視形状が円形となり、かつ、凹形の底部に下地層ｂ１の薄膜部ｂ１１を残存させるように、表面粗さ低減領域ｄ１を形成する。
この際、例えば、ＩＲレーザにて基板ａ１付近まで下地層ｂ１（透明導電層）を除去することにより、凹曲面状の表面粗さ低減領域ｄ１を形成することができる。
具体例としては、ＲＭＳ値２５．４ｎｍの凹凸表面ｃ１を有する非層厚測定領域Ｒ２にＹＶＯ4レーザの基本波を照射することで、下地層ｂ１の一部を除去し、表面粗さ低減領域ｄ１を形成する場合、レーザ条件として、加工点のパワーを６Ｗ、周波数を２０ｋＨｚ、１ショットの加工スポット径を直径６０μｍとすることができる。このとき、下地層ｂ１の厚み方向で７０％程度が除去され、３０％程度が基板ａ１上に残る。またこのとき、ショットの重ね合わせにより単位面積当たりの累積レーザ照射量を制御すると、例えば隣接した加工点との重なり面積割合を０％〜８０％と変えてスキャンすると、表面粗さ低減領域ｄ１のＲＭＳをそれぞれ９．８ｎｍ〜２４．８ｎｍとすることができる。この際、ショットの重ねあわせをスキャンスピード、加工ピッチにより制御するが、ショットの重ね合わせの制御方法はこの方法によらず、加工スポット径、周波数等を変化させてもよい。
上述した方法によって作製した表面粗さ低減領域ｄ１と非層厚測定領域Ｒ１との段差断面プロファイルを図１５に示す。これによると、表面粗さ低減領域ｄ１の凹み形状は、支持体Ｂ１を平面としたときの法線Ｐに対して、凹曲面に接する接線Ｐ1の角度θが４５°以上傾いた形状となった。
次に、半導体層Ｔとして、例えば、シリコン系半導体層を代表的な例にとって説明を進める。
「シリコン系半導体」とは、非晶質又は微結晶シリコン、又は非晶質又は微結晶シリコンに炭素やゲルマニウム又はその他の不純物が添加された半導体（シリコンカーバイド、シリコンゲルマニウム等）を意味する。また、「微結晶シリコン」とは、結晶粒径が小さい（数十から千Å程度）結晶シリコンと、非晶質シリコンとの混合相の状態のシリコンを意味する。微結晶シリコンは、例えば、結晶シリコン薄膜をプラズマＣＶＤ法などの非平衡プロセスを用いて低温で作製した場合に形成される。
シリコン系の半導体層Ｔの一例としては、例えば、透明導電層側から順にｐ型半導体層、ｉ型半導体層およびｎ型半導体層を備えたｐｉｎ型光電変換層が挙げられる。なお、ｉ型半導体層を省略してもよい。
ｐ型半導体層には、ボロン、アルミニウム等のｐ型不純物原子がドープされており、ｎ型半導体層にはリン等のｎ型不純物原子がドープされている。ｉ型半導体層は、完全にノンドープである半導体層であってもよく、微量の不純物を含む弱ｐ型または弱ｎ型で光電変換機能を十分に備えている半導体層であってもよい。なお、本明細書において、「非晶質層」及び「微結晶層」は、それぞれ、非晶質および微結晶の半導体層を意味する。
また、半導体層（光電変換層）Ｔは、ｐｉｎ構造が複数重ねられたタンデム型でもよく、例えば、透明導電層上にa-Si:Ｈｐ層、a-Si:Ｈｉ層、a-Si:Ｈｎ層をこの順に積層した上部半導体層と、上部半導体層上にμc-Si:Ｈｐ層、μc-Si:Ｈｉ層、μc-Si:Ｈｎ層をこの順に積層した下部半導体層とから構成されてもよい。また、ｐｉｎ構造を上部半導体層、中部半導体層および下部半導体層からなる３層構造の半導体層Ｔとしてもよく、例えば、上部および中部半導体層にアモルファスシリコン（a-Si）、下部半導体層に微結晶シリコン（μc-Si）を用いた３層構造でも構わない。半導体層Ｔの材料および積層構造の組み合わせは、特に限定されるものではない。なお、本願の実施形態においては、薄膜太陽電池の光入射側に位置する半導体層を上部半導体層とし、光入射側と反対側に位置する半導体層を下部半導体層としている。
半導体層Ｔは、下地層ｂ１の凹凸表面ｃ１上と表面粗さ低減領域ｄ１上で一様に成長する。このとき、上述のように表面粗さ低減領域ｄ１は角度θが４５°以上の緩やかな凹曲面であるため、表面粗さ低減領域ｄ１による落ち込み部分で半導体層Ｔにクラックが発生することはない。
エリプソメトリにて半導体層Ｔの層厚を測定する際、エリプソメータＭ１の光源部ｍ１からの測定光Ｌ１を半導体層Ｔの層厚測定領域Ｒ１に所定の入射角（例えば５０〜８０°）で照射することにより、測定光Ｌ１は半導体層Ｔの表面および下地層ｂ１の表面粗さ低減領域ｄ１の表面で反射し、その反射光Ｌ２を受光部ｍ２にて受光し、通常の方法で解析的に半導体層Ｔの膜厚ｔを測定することができる。このとき、表面粗さ低減領域ｄ１の表面粗さは凹凸表面ｃ１よりも小さく平滑化されており、反射光Ｌ２には測定光Ｌ１が凹凸表面ｃ１の山部と谷部で反射した成分が含まれていないため、高精度に半導体層Ｔの膜厚ｔを測定することができる。
上述のように、半導体層Ｔを層厚測定した後、積層体Ｓ１における半導体層Ｔ上に対向電極層を形成する工程を行うことにより、薄膜光電変換素子を製造することができる。
さらには、この薄膜光電変換素子の製造方法を利用して、複数の薄膜光電変換素子が互いに電気的に直列接続した集積型薄膜太陽電池を製造することができる。これについて詳しくは後の別の実施形態で説明する。
（実施形態２）
図２は本発明に係る実施形態２の積層体の部分断面およびその半導体層の膜厚測定方法の概念を説明する図である。この積層体Ｓ２は、支持体Ｂ２が基板ａ１上に凹凸表面ｃ１を有する下地層ｂ１が積層されてなる点は実施形態１と同じであるが、下地層ｂ１の層厚測定領域に形成された表面粗さ低減領域ｄ２が実施形態１とは異なる。図２において、実施形態１と同様の要素には同一の符号を付している。
実施形態２の積層体Ｓ２において、表面粗さ低減領域ｄ２は、基板ａ１が露出するように凹形に形成されている。この場合、表面粗さ低減領域ｄ２の形状およびサイズは、深さが実施形態１よりも深くなるが、凹曲面に接する接線Ｐ1の角度θが４５°以上傾き、かつ５ｍｍ角の正方形に収まる閉図形であることは同じである。
この表面粗さ低減領域ｄ２は、まずＩＲレーザにて基板ａ１付近まで下地層ｂ１を除去し、その後、基板ａ１の表面付近の下地層ｂ１の残存膜をＳＨＧレーザにて除去することにより形成される。ＳＨＧレーザでの加工は、加工点のパワーを１５Ｗに変更すること以外は実施形態１の方法と同じレーザ条件で行うことができる。
この場合、表面粗さ低減領域ｄ２（露出した基板ａ１の表面部分）のＲＭＳ値は、下地層ｂ１の凹凸表面ｃ１のＲＭＳ値２５ｎｍ〜５０ｎｍより小さい２３ｎｍ〜４５ｎｍ未満であり、表面粗さ低減領域ｄ２の基板表面のＲＭＳ値と下地層ｂ１の凹凸表面ｃ１のＲＭＳ値との比は０．９以下の範囲に収まる。
実施形態２の場合も実施形態１と同様に、エリプソメトリにて半導体層Ｔの層厚ｔを測定することができる。この際、表面粗さ低減領域ｄ２の基板ａ１の表面粗さは下地層ｂ１の凹凸表面ｃ１よりも小さいため、反射光Ｌ２には測定光Ｌ１が凹凸表面ｃ１の山部と谷部で反射した成分が含まれていないため、高精度に半導体層Ｔの膜厚ｔを測定することができる。それに加え、反射光Ｌ２が基板ａ１の平滑な平面を反射しているため、実施形態１よりも半導体層Ｔの膜厚評価が容易となる。
（実施形態３）
図３は本発明に係る実施形態３の積層体の部分断面およびその半導体層の膜厚測定方法の概念を説明する図である。
この積層体Ｓ３が実施形態１の積層体Ｓ１と異なる点は、支持体Ｂ１が凹凸表面ｃ３を有する基板ａ３からなり、基板ａ３の層厚測定領域Ｒ１に凹形の表面粗さ低減領域ｄ３が形成され、表面粗さ低減領域ｄ３を有する基板ａ３上に半導体層Ｔが積層された点である。なお、図３において、実施形態１と同様の要素には同一の符号を付している。
実施形態３の積層体Ｓ３において、基板ａ３としては例えば凹凸表面が形成された単結晶、多結晶Ｓｉ基板等が挙げられ、半導体層Ｔとしては例えばシリコン系半導体、ＣＩＳ（ＣｕＩｎＳｅ2）化合物半導体、ＣＩＧＳ（Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2）化合物半導体、ＣｄＴｅ系化合物半導体、ＩＴＯ、ＺｎＯ等からなる半導体層が挙げられる。
基板ａ３に表面粗さ低減領域ｄ３を形成する場合、基板ａ３の一部を除去可能なレーザまたはエッチングを用いて実施形態１と同様の表面粗さおよび形状の表面粗さ低減領域ｄ３を形成すればよい。例えば、基板ａ３が凹凸表面を有する単結晶Ｓｉ基板からなる場合、研磨加工を施すことによって、表面粗さ低減領域ｄ３を形成することができる。
実施形態３の場合も実施形態１と同様に、エリプソメトリにて半導体層Ｔの層厚ｔを高精度に測定することができる。
（実施形態４）
図４は本発明に係る実施形態４の積層体の部分断面およびその半導体層の膜厚測定方法の概念を説明する図である。
実施形態４の積層体Ｓ４は、実施形態１（図１）の表面粗さ低減領域ｄ１を有する支持体Ｂ１を有する点は同じであるが、層厚被測定部位Ｇ４が異なっている。なお、図４において、実施形態１と同様の要素には同一の符号を付している。
この層厚被測定部位Ｇ４は、下地層ｂ１の表面粗さ低減領域ｄ１上の半導体層Ｔに表面粗さ低減領域ｄ１まで達する貫通孔Ｈを有している。半導体層Ｔに貫通孔Ｈを形成する方法は、例えば、ＹＶＯ４またはＹＡＧレーザの第二高調波（波長：532nｍ）を基板ａ１側から照射する方法を用いることができ、貫通孔Ｈの直径としては１０〜２００μｍ程度である。
この積層体Ｓ４の場合、半導体層Ｔの層厚はレーザ顕微鏡Ｍ２にて測定される。図４に示すように、レーザ顕微鏡Ｍ２から測定光Ｌ３を半導体層Ｔの貫通孔Ｈの開口端縁と底部（表面粗さ低減領域ｄ１）の段差部に照射し、その反射光Ｌ４を受光することにより、層厚被測定部位Ｇ４の半導体層Ｔの膜厚ｔを測定することができる。
この際、反射光Ｌ４には測定光Ｌ３が凹凸表面ｃ１の山部と谷部で反射した成分が含まれていないため、高精度に半導体層Ｔの膜厚ｔを測定することができる。また、レーザ顕微鏡Ｍ２により非接触で半導体層Ｔの膜厚ｔを測定するため、触針式段差計のように半導体層Ｔに接触して剥離させるおそれがない。
（実施形態５）
図５は本発明に係る実施形態５の積層体の部分断面およびその半導体層の膜厚測定方法の概念を説明する図である。
実施形態５の積層体Ｓ５は、実施形態２（図２）の表面粗さ低減領域ｄ２を有する支持体Ｂ２を有し、かつ、層厚被測定部位Ｇ５は実施形態４と同様に半導体層Ｔに貫通孔Ｈを有している。なお、図５において、実施形態２および４と同様の要素には同一の符号を付している。
実施形態５の場合も実施形態４と同様に、レーザ顕微鏡にて半導体層Ｔの層厚ｔを測定することができる。この際、反射光Ｌ２が基板ａ１の平滑な平面を反射しているため、実施形態４よりも半導体層Ｔの膜厚評価が容易となる。
（実施形態６）
図６は本発明に係る実施形態６の積層体の部分断面およびその半導体層の膜厚測定方法の概念を説明する図である。
実施形態６の積層体Ｓ６は、実施形態３（図３）の表面粗さ低減領域ｄ３を有する支持体Ｂ３を有し、かつ、層厚被測定部位Ｇ６は実施形態４および５と同様に半導体層Ｔに貫通孔Ｈを有している。なお、図６において、実施形態３、４および５と同様の要素には同一の符号を付している。
実施形態６の場合も実施形態４と同様に、レーザ顕微鏡にて半導体層Ｔの層厚ｔを高精度に測定することができる。
なお、実施形態１〜６では、表面粗さ低減領域が凹曲面を有する凹み形状に形成された場合を例示したが、表面粗さ低減領域は平らな面を有する断面逆台形の凹み形状に形成されてもよい。この場合も、凹み形状の側面は法線に対して４５°以上の角度で緩やかに傾斜している。
（実施形態７）
図８は本発明の実施形態７を示す平面図である。この実施形態７は、実施形態１および２の積層体の半導体層上に対向電極が形成されてなる薄膜光電変換素子が複数個電気的に直列接続された集積型薄膜太陽電池を複数備えた集積型薄膜太陽電池モジュールである。図９は、この集積型薄膜太陽電池モジュールの直列接続方向に切断した断面図である。
この集積型薄膜太陽電池モジュール（以下、太陽電池モジュールと略称する場合がある）は、長方形の透光性の絶縁基板１と、絶縁基板１上に透光性の導電層２、光電変換層３および対向電極層４が順次積層されてなる薄膜光電変換素子５が複数互いに電気的に直列接続された集積型太陽電池Ｆを備え、絶縁基板１側が受光面となる。この場合、絶縁基板１、導電層２、光電変換層３が、実施形態１、２、４または５の積層体の基板ａ１、下地層ｂ１、半導体層Ｔにそれぞれ相当している。
なお、図８において、矢印Ａは直列接続方向を表し、矢印Ｅは電流方向を表している。以下、単に上流側または下流側と称する場合は、電流方向Ｅの上流側または下流側を意味する。
この太陽電池モジュールは、同一の絶縁基板１上に複数の集積型太陽電池Ｆ（以下、ストリングＦと称する場合がある）を備えている。この実施形態の場合、１０個の薄膜光電変換素子５が複数互いに電気的に直列接続されてなるストリングＦが、矢印Ａ方向に２列、矢印Ａ方向と直交する矢印Ｂ方向に８列並んでおり、ストリングＦの合計は１６個である。
また、電流方向Ｅの上流側に並んだ８個のストリングＦの上流側と電流方向Ｅの下流側に並んだ８個のストリングＦの下流側には、矢印Ｂ方向に延びる２つの薄膜光電変換素子５ａ、５ｂが設けられると共に、上流側のストリングＦと下流側のストリングＦの間には矢印Ｂ方向に延びる１つの薄膜光電変換素子５ｃが設けられている。
薄膜光電変換素子５ａ、５ｃによって上流側に配置された８個のストリングＦは相互に並列接続され、薄膜光電変換素子５ｂ、５ｃによって下流側に配置された８個のストリングＦは相互に並列接続されている。なお、矢印Ｂ方向に隣接するストリングＦ同士は、膜が存在しないストリング分離溝８によって電気的に絶縁されている。
薄膜光電変換素子５ａ、５ｂ、５ｃのうち、上流側と中間位置の薄膜光電変換素子５ａ、５ｃは実質的に発電に寄与する薄膜光電変換素子（以下、セルと称する場合がある）であり、下流側の薄膜光電変換素子５ｂは実質的に発電に寄与しない薄膜光電変換素子であり、セル５ｂは他のセル５ａ、５ｃよりも矢印Ａ方向の幅が狭く形成されている。そのため、上流側のセル５ａは上流側の各ストリングＦに属し、中間位置のセル５ｃは下流側の各ストリングＦに属している。
また、各薄膜光電変換素子５ａ、５ｂ、５ｃの対向電極層４上にはろう材を介して第１、第２および第３集電電極６、７、１４が電気的に接続されている。第１〜第３集電電極６、７、１４としては、例えば銅線、はんだメッキ銅線等が用いられる。
＜ストリング＞
図９に示すように、ストリングＦは、隣接する２つのセル５の間に対向電極層４および光電変換層３が除去されて形成された素子分離溝９を有している。この素子分離溝９は、一つのセル５の対向電極４および光電変換層３と、隣接する他のセル５の対向電極４および光電変換層３とを分離するよう、矢印Ｂ方向に延びて形成されている。
このストリングＦにおいて、一つのセル５の導電層２は、その一端（電流方向Ｅの下流側端部）が素子分離溝９を横切って隣接する他のセル５の領域まで延びた延出部２ａを有し、かつ隣接する導電層２とは電極分離用の電極分離ライン１０によって電気的に絶縁されている。
また、一つのセル５の対向電極層４の一端（電流方向Ｅの上流側端部）は、光電変換層３を貫通する導電部４ａを介して隣接するセル５の導電層２の延出部２ａと電気的に接続している。なお、導電部４ａは、対向電極層４と同一工程にて同一材料で一体的に形成することができる。
さらに、このストリングＦは、第１および第２集電電極６、７が形成されたセル５ａ、５ｂにおいて、第１および第２集電電極６、７の直下およびその近傍に位置する導電層２は、光電変換層３を貫通する導電部１１ａ、１１ｂを介して対向電極層４と電気的に接続している。
この実施形態の場合、最上流側のセル５ａの導電部１１ａは、第１集電電極６よりも下流側に配置され、最下流側のセル５ｂの導電部１１ｂは、第２集電電極７よりも上流側に配置されている。
また、電流方向Ｅの上流側の第１集電電極６と接合したセル５ａにおいては、第１集電電極６よりも下流側部分が発電に寄与できるように、電極分離ライン１０が第１集電電極６よりも下流側に配置されている。このセル５ａは、発電に寄与するよう矢印Ａ方向の幅を広く設計されているが、仮に電極分離ライン１０が無い場合、セル５ａは導電部１１ａによって短絡されるため発電に寄与しなくなる。そのため、セル５ａには第１集電電極６よりも下流側に電極分離ライン１０が設けられている。
なお、あえてセル５ａを発電に寄与しないものとする場合は、矢印Ａ方向の幅を狭く設計し、電極分離ライン１０は形成しなくてもよいが、第１集電電極６の直下の短絡箇所に電流が流れないようにするために導電部１１ａにて短絡させることは同じである。
また、この場合、発電に寄与しないセル５ａは第１集電電極６を接合するための領域として存在しているが、下流側に隣接するセル５の対向電極４にセル５ａを介して第１集電電極６を電気的に接続するために、セル５、５ａ間に導電部４ａおよび素子分離溝９を形成する必要がある。
したがって、図９のように、セル５ａが発電に寄与する部分を有するよう設計すれば、発電寄与部分の対向電極４に直接第１集電電極６を接合することとなり、実質的に上述のセル５、５ａ間の導電部４ａおよび素子分離溝９を省略できたことになって好ましい。
また、複数のストリングＦにおいて、第１および第２集電電極６、７が形成されたセル５ａ、５ｂは、図８に示すように繋がっていてもよいが、ストリング分離溝８によって分離されていてもよい（図示省略）。
図８の場合、ストリング分離溝８は隣接する２つのストリングＦを完全に分割しておらず、両端のセル５ａ、５ｂは矢印Ｂ方向に長く延びており、そのため、全てのストリングＦの両端はそれぞれ共通の対向電極層４を介して第１および第２集電電極６、７と電気的に並列接続されていることになる。
また、ストリング分離溝８によって隣接する２つのストリングＦを完全に分割する場合でも、第１および第２集電電極６、７によって全てのストリングＦは電気的に並列接続されていることになる。
ストリング分離溝８は、導電層２を除去して形成された第１溝と、光電変換層３および対向電極層４を第１溝の幅よりも広い幅で除去して形成された第２溝とからなることが、ストリング分離溝８の形成によって各セルの導電層２と対向電極層４とが短絡することを防止する上で好ましい（図示省略）。
また、このストリングＦにおいて、第２集電電極７側のセル５ｂは、直列接続方向Ａの幅が狭く形成されているため実質的に発電に寄与しておらず、そのため、このセル５ｂの対向電極４は、隣接するセル５の導電２の引き出し電極として用いられている。
また、複数のストリングＦは、透光性絶縁基板１の外周端面（四辺の端面）よりも内側に形成されている。つまり、絶縁基板１の表面の外周領域は、導電層２、光電変換層３および対向電極層４が形成されていない前記トリミング領域１２とされており、その幅は太陽電池の出力電圧に応じた寸法範囲に設定されている。
＜層厚被測定部位＞
この太陽電池モジュールには、複数の薄膜光電変換素子における光電変換領域と、複数の薄膜光電変換素子における光電変換領域外の少なくとも一方に、上述の実施形態１、２、４または５で説明した層厚被測定部位Ｇが配置されている。つまり、複数の薄膜光電変換素子のうちの任意の素子の導電層２に凹み形状の表面粗さ低減領域を有する層厚被測定部位Ｇが形成されている。この層厚被測定部位Ｇは上述したように光電変換層３の厚みを測定するためのものである。
この実施形態の場合、導電層２は凹凸表面を有しており、この凹凸表面は表面粗さがＲＭＳ値で２５ｎｍ〜５０ｎｍであり、層厚被測定部位Ｇは導電層２の表面粗さ低減領域がＲＭＳ値で２３〜４５ｎｍ未満で形成されている。
図９には、直列接続方向Ａの中間位置の第３集電電極１４と接合したセル５ｃの下流側の光電変換領域と、そのセル５ｃの上流側の第３集電電極１４の直下の非光電変換領域と、そのセル５ｃの上流側のセル５の光電変換領域と、最上流側のセル５ａの第１集電電極６の直下の非光電変換領域と、最下流側のセル５ｂの第２集電電極７より下流側の非光電変換領域とに、それぞれ層厚被測定部位Ｇが配置された一例が示されている。
光電変換領域に層厚被測定部位Ｇが配置されたセル５、５ｃにおいて、導電層２の表面粗さ低減領域上の光電変換層３は、導電層２の凹凸表面上の光電変換層３よりも出力電流等の特性が低下する場合がある。その理由は、表面粗さが低減されたことによる光閉じ込め効果が低下するため、あるいは電極層が除去されることにより電流収集ができなくなるためと考えられる。複数のセルの個々の出力電流のうち最も小さい出力電流がストリングＦの出力電流となる。そのため、ストリングＦの出力電流を低下させないよう、光電変換領域に層厚被測定部位Ｇが配置されたセル５、５ｃの面積は、少なくとも表面粗さ低減領域の面積（平面積）分増加させる、具体的には直列接続方向Ａの幅を増加させることが好ましい。
層厚被測定部位Ｇは、光電変換領域と非光電変換領域のうちの少なくとも１箇所に形成されていればよいが、光電変換層３の膜厚分布を正確に管理する上で、絶縁基板１の中央部と外周部に形成されていることが好ましく、外周部への形成箇所は絶縁基板１の四辺に沿った四箇所であることがさらに好ましい。また、形成箇所は中央部と外周部の間部分も含まれていてもよい。そして、層厚被測定部位Ｇのそれらの形成位置は非光電変換領域であることが特に好ましい。
また、図９では図示されていないが、層厚被測定部位Ｇは、導電層２が最終的に除去されるトリミング領域１２の形成予定位置とストリング分離溝８の形成予定位置の少なくとも一方に形成されてもよい。トリミング領域１２の形成予定位置は前記外周部に層厚被測定部位Ｇを形成するのに好都合であり、ストリング分離溝８の形成予定位置は前記中央部と外周部の間部分および中央部付近に層厚被測定部位Ｇを形成するのに好都合である。また、層厚被測定部位Ｇは、導電層２は残るが光電変換層３は最終的に除去される素子分離溝９の形成予定位置（非光電変換領域）に配置されてもよい。
なお、このような層厚被測定部位Ｇの配置箇所の例を図８において●印で示したが、無論、配置箇所や配置数はこれに限定されるものではない。
＜太陽電池モジュールの製造方法＞
この太陽電池モジュールは、絶縁基板１上に凹凸表面を有する導電層の２上に光電変換層（半導体層）３および対向電極層４をこの順に形成する工程と、複数のセル（薄膜光電変換素子）が電気的に直列接続して形成されるように対向電極層４と光電変換層３の一部を除去して素子分離溝９を形成する工程と、絶縁基板１の外周部上に積層された導電層２、光電変換層３および対向電極層４を除去してトリミング領域１２を形成する工程と、複数のセル５、５ａ、５ｂ、５ｃが形成されるように導電層２、光電変換層３および対向電極層４の一部を除去してストリング分離溝８を形成する工程とを含み、さらに、導電層２上に光電変換層３を形成する前に、導電層３における任意の領域に層厚被測定部位Ｇを形成する製造方法により製造することができる。
ここで、任意の領域は、光電変換層３の膜厚分布を正確に管理できる上述の位置が好ましい。
次に、図８および図９で説明した位置に層厚被測定部位Ｇを有する太陽電池モジュールを製造する場合を例として具体的に説明する。
〔導電層の形成〕
成膜工程では、図１０（Ａ）に示すように、まず、透光性絶縁基板１の表面全面に、ＣＶＤ、スパッタ、蒸着等の方法により膜厚600〜1000ｎｍの透光性導電層２を形成する。この際、表面粗さがＲＭＳ値２０ｎｍ〜１００ｎｍとなるように導電層２を形成する。
次に、図１０（Ｂ）に示すように、導電層２を部分的に光ビームによって除去して電極分離ライン１０を形成することにより導電層２を所定パターンに形成する。この際、ＹＡＧレーザの基本波（波長：1064ｎｍ）を透光性絶縁基板１側から照射することにより、透光性導電層２は所定幅で短冊状に分離され、電極分離ライン１０が所定間隔で形成される。
〔表面粗さ低減領域の形成〕
次に、図１０（Ｃ）に示すように、導電層２の所定位置に凹み形状の表面粗さ低減領域ｄを形成する。導電層２への表面粗さ低減領域ｄの形成は、実施形態１および２で説明したガルバノスキャニング式レーザにより行うことができ、このとき、例えば、表面粗さがＲＭＳ値２３〜４５ｎｍ未満、直径１〜５ｍｍ程度、深さ１００〜１０００ｎｍ程度の円形の表面粗さ低減領域ｄを形成する。なお、図１０（Ｃ）において、符号１２ａはトリミング領域の形成予定領域を表している。
〔光電変換層の形成〕
この後、得られた基板を純水で超音波洗浄し、その後、図１１（Ａ）に示すように、プラズマＣＶＤにより電極分離ライン１０を完全に埋め込むように光電変換層３を導電層２上に形成する。例えば、第１電極２上にa-Si:Ｈｐ層、a-Si:Ｈｉ層（膜厚150nmから300nm程度）、a-Si:Ｈｎ層をこの順に積層して上部半導体層を形成し、上部半導体層上にμc-Si:Ｈｐ層、μc-Si:Ｈｉ層（膜厚1.5μmから3μｍ程度）、μc-Si:Ｈｎ層をこの順に積層して下部半導体層を形成する。
この工程において、導電層２の各表面粗さ低減領域ｄ上に光電変換層３が形成されることにより各層厚被測定部位Ｇが形成されたことになる。
〔光電変換層の層厚測定〕
導電層２上に光電変換層３を形成して図１１（Ａ）に示す積層体Ｓを作製した後、上述の実施形態１および２（図１および図２）で説明したようにエリプソメトリにて層厚被測定部位Ｇの光電変換層３の膜厚ｔを測定する。このとき、上述のように、層厚被測定部位Ｇでは光電変換層３の膜厚ｔを高精度に測定することができる。それに加え、絶縁基板１の中央部と外周部に配置された層厚被測定部位Ｇの光電変換層３の膜厚ｔを測定することにより、光電変換層３の膜厚分布を高精度に管理することが可能となる。
その後、図１１（Ｂ）に示すように、光電変換層３を部分的に光ビームによって除去して、導電部４ａ、１１ａ、１１ｂ（図９、図１１（Ｃ）参照）を形成するための、コンタクトラインを形成することにより光電変換層３を所定パターンに形成する。この際、ＹＡＧレーザの第二高調波（波長：532nｍ）を透光性絶縁基板１側から照射することにより、光電変換層３は所定幅で短冊状に分離される。なお、レーザとしてＹＡＧレーザの第二高調波の代りにＹＶＯ4レーザの第二高調波（波長：532ｎｍ）を用いても構わない。
〔対向電極層の形成〕
次に、図１１（Ｃ）に示すように、ＣＶＤ、スパッタ、蒸着等の方法によりコンタクトラインを完全に埋め込むように対向電極層４を光電変換層３上に形成する。
この工程では、導電膜を透明導電層（ZnO、ITO、SnO2等）と金属膜（Ag、Al等）の２層構造にすることができる。透明導電層の膜厚としては10〜200ｎｍ、金属膜の膜厚としては100〜500ｎｍとすることができる。
その後、図１２（Ａ）に示すように、対向電極層４および光電変換層３を部分的に光ビームによって除去して素子分離溝９を形成することにより、絶縁基板１上に複数のセル５が導電部４ａにて直列接続した分割前のストリング（次の実施形態８で説明する集積型薄膜太陽電池）ｆが形成される（図１３参照）。なお、図８および図９に示した太陽電池モジュールを製造する場合、第３集電電極１４と接合される矢印Ａ方向の中間のセル５ｃの幅は広く設定され、光電変換領域に表面粗さ低減領域ｄを有するセルの幅も上述のように考慮される。
また、対向電極層４のパターニングでは、光ビームによる透光性導電層２へのダメージを避けるため、導電層２に対する透過性が高いＹＡＧレーザの第二高調波またはＹＶＯ4レーザの第二高調波を透光性絶縁基板１側から照射することにより、光電変換層３および対向電極層４は所定幅で短冊状に分離され、素子分離溝９が形成される。この際、導電層２へのダメージを最小限に抑え、かつ、対向電極層４の加工後の金属膜のバリ発生を抑制する加工条件を選択することが好ましい。
〔膜除去工程〕
上述の成膜工程後、図１２（Ｂ）に示すように、透光性絶縁基板１の外周端面から内側へ所定幅で、透光性絶縁基板１の表面の外周部（トリミング領域の形成予定領域１２ａ）に形成されているセル部分である導電層２、光電変換層３および対向電極層４をＹＡＧレーザの基本波を用いて除去してトリミング領域１２を全周に形成する。これにより、トリミング領域の形成予定領域１２ａに設けられていた層厚被測定部位Ｇも除去される。
また、この工程の後または前に、分割前ストリングｆを複数に分割すべく分割部分を除去してストリング分離溝８を複数本形成する。これにより、ストリング分離溝の形成予定領域に設けられていた層厚被測定部位Ｇも除去される。
この際、まず、ＹＡＧレーザの基本波（波長：1064ｎｍ）を透光性絶縁基板１側から照射することにより、導電層２、光電変換層３および対向電極層４を部分的に除去して第１溝を形成し、その後、導電層２に対する透過性が高いＹＡＧレーザの第二高調波またはＹＶＯ4レーザの第二高調波を透光性絶縁基板１側から照射することにより、光電変換層３および対向電極層４を第１溝の幅よりも広い幅で部分的に除去して第２溝を形成することにより、ストリング分離溝８を形成することができる。第１溝より幅広い第２溝を後から形成することにより、第１溝の形成によって飛散して溝内面に付着した導電材料を除去することができ、導電層２と対向電極層４との短絡を回避することができる。
この膜除去工程によって、トリミング領域１２に囲まれた複数列のストリングＦが形成される。なお、分割前ストリングを分割しない場合、膜除去工程ではトリミング領域１２を形成するレーザ加工のみ行われる。
〔集電電極の形成〕
図９に示すように、各ストリングＳの直列接続方向Ａの両端のセル５ａ、５ｂおよび中間のセル５ｃの対向電極層４上にろう材（例えば、銀ペースト）を塗布し、第１、第２、第３集電電極６、７、１４を加圧接着しかつ加熱することにより、第１、第２、第３集電電極６、７、１４を対向電極層４に電気的に接続して、電流の取り出し部を作製する。
この際、押力としては、例えば60N程度、熱エネルギーとしては、例えば300℃程度であるが、セル５ａ、５ｂ、５ｃは薄いため、第１、第２、第３集電電極６、７、１４の直下部分に短絡箇所が形成される場合がある。
短絡箇所に電流が流れると発熱するおそれがあるが、図９に示すように、第１集電電極６と接合したセル５ａにおいて、第１集電電極６の直下部分は対向電極層４と導電層２が短絡し、かつ導電部１１ａの下流側に電極分離ライン１０が形成されているため発電に寄与せず、電極分離ライン１０よりも下流側の部分が発電領域となってこの部分に電流が流れるため、局所的な発熱が未然に防止されている。
また、第２集電電極７と接合したセル５ｂは、電極分離ライン１０によって上流側のセル５の導電層２と絶縁分離され、かつ導電層２と対向電極層４を予め導電部１１ｂにて短絡させているため、短絡部に電流が流れず、局所的な発熱が未然に防止されている。
また、上流側のセル５の導電層２から導電部４ａを介して第３集電電極１４と接合したセル５ｃの対向電極層４へ電流が流れても、電流の大部分は第３集電電極１４から取り出され、電流の一部は光電変換層３を通って電極分離ライン１０よりも下流側の導電層２へ流れる。したがって、セル５ｃにおいて、第３集電電極１４の直下の光電変換層３内に短絡箇所があったとしても、電流が短絡箇所に流れることによる局所的な発熱はほとんどない。また、第３集電電極１４の直下の光電変換層３で電流が発生しても、その電流が短絡箇所に流れて発熱する心配はない。
〔その他の工程〕
次に、太陽電池の裏面側（非受光面側）に接着層の材料として透明なＥＶＡシートおよび裏面封止材を重ね、真空ラミネート装置を用いて接着層を介して裏面封止材を太陽電池に接着して封止する。この時、裏面封止材として、ＰＥＴ／Ａｌ／ＰＥＴの積層フィルムを用いることが好ましい。
その後、図示しない取り出し線を端子ボックスの出力線と電気的に接続し、端子ボックスを裏面封止材に接着し、シリコーン樹脂で端子ボックス内を充填する。そして、薄膜太陽電池の外周部に金属フレーム（例えば、アルミフレーム）を取り付けて製品化を完了させる。
（実施形態８）
図１３は本発明の実施形態８を示す平面図である。この実施形態８は、実施形態１および２の積層体の半導体層上に対向電極が形成されてなる薄膜光電変換素子が複数個電気的に直列接続された集積型薄膜太陽電池である。
この集積型薄膜太陽電池は、上述の実施形態７の図１２（Ｂ）で説明したストリング分離溝８を形成せず、最上流と最下流のセル５ａ、５ｂのみに第１、第２集電電極６、７を接合すること以外は、実施形態７の製造方法に準じて製造することができる。ただし、実施形態８の集積型薄膜太陽電池の場合、最上流と最下流のセル５ａ、５ｂの間の複数のセル５の矢印Ａ方向の幅はほぼ同一である。
また、実施形態８の集積型薄膜太陽電池の場合、層厚被測定部位Ｇの配置箇所は、図１３における●印で示したように、例えば、中央部、外周部の８箇所、中央部の周囲６箇所が挙げられ、中央部の周囲６箇所は素子分離溝９の形成予定位置（非光電変換領域）とすることができる。
本発明の積層体は、高精度に膜厚制御された半導体層を有する積層体に適用でき、特に、薄膜光電変換素子、集積型薄膜太陽電池に好適である。
１ 絶縁基板
２ 導電層
４ 対向電極層
５ 薄膜光電変換素子（セル）
８ ストリング分離溝
９ 素子分離溝
１２ トリミング領域
ｃ１、ｃ３ 凹凸表面
Ｂ１、Ｂ２、Ｂ３ 支持体
ｄ、ｄ１、ｄ２、ｄ３ 表面粗さ低減領域
Ｇ、Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６ 層厚被測定部位
Ｓ、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６ 積層体
Ｔ、３ 半導体層（光電変換層）
ｔ 層厚（膜厚）

Claims (21)

  1. 凹凸表面を有する支持体と、該支持体表面に積層された半導体層とを備え、半導体層を有する支持体はその一部に、半導体層の層厚が光学的に測定されるように構成された層厚被測定部位を有しており、
    前記層厚被測定部位は、支持体の表面の粗さが、支持体の他の表面の粗さよりも小さい表面粗さ低減領域を備えている積層体。
  2. 前記表面粗さ低減領域のＲＭＳ値と、前記非表面粗さ低減領域のＲＭＳ値との比が０．９以下である請求項１に記載の積層体。
  3. 前記表面粗さ低減領域のＲＭＳ値が２３ｎｍ未満である請求項１または２に記載の積層体。
  4. 前記表面粗さ低減領域が凹み形状である請求項１〜３のいずれか１つに記載の積層体。
  5. 前記表面粗さ低減領域の凹み形状は、支持体Ｂ１を平面としたときの法線Ｐに対して、凹曲面に接する接線Ｐ1の角度θが４５°以上傾いた形状である請求項４に記載の積層体。
  6. 前記表面粗さ低減領域の平面形状は、輪郭線が無端状の閉図形である請求項１〜５のいずれか１つに記載の積層体。
  7. 前記支持体が、基板上に形成された前記凹凸表面を有する導電層からなり、前記表面粗さ低減領域は導電層の表面の一部に形成されている請求項１〜６のいずれか１つに記載の積層体。
  8. 前記表面粗さ低減領域は、導電層の除去されるべき部分に形成されている請求項７に記載の積層体。
  9. 請求項７または８に記載の積層体と、該積層体における半導体層上に形成された対向電極層とを備えた薄膜光電変換素子。
  10. 請求項９に記載の薄膜光電変換素子が複数互いに電気的に直列接続された集積型薄膜太陽電池。
  11. 複数の薄膜光電変換素子における光電変換領域外に層厚被測定部位が配置されている請求項１０に記載の集積型薄膜太陽電池。
  12. 請求項１０または１１に記載の集積型薄膜太陽電池が同一基板上に複数形成された薄膜太陽電池モジュール。
  13. 凹凸表面を有する支持体上に、半導体層および該半導体層の層厚が光学的に測定されるための層厚被測定部位を形成する工程を含み、
    前記層厚被測定部位の形成において、層厚被測定部位形成領域の支持体の表面の粗さが、支持体の他の表面の粗さよりも小さい表面粗さ低減領域を形成して積層体を製造する積層体の製造方法。
  14. 前記半導体層を形成した後に、前記層厚被測定部位における半導体層の層厚を光学的に測定する工程をさらに含む請求項１３に記載の積層体の製造方法。
  15. 前記支持体が、基板上に形成された前記凹凸表面を有する導電層からなり、前記表面粗さ低減領域は導電層の表面の一部に形成される請求項１３または１４に記載の積層体の製造方法。
  16. 請求項１５に記載の製造方法にて製造された積層体における半導体層上に対向電極層を形成して薄膜光電変換素子を製造する薄膜光電変換素子の製造方法。
  17. 請求項１６に記載の製造方法を用いて複数の薄膜光電変換素子を電気的に直列接続してなる集積型薄膜太陽電池を製造する集積型薄膜太陽電池の製造方法。
  18. 基板上に凹凸表面を有する導電層の上に半導体層および対向電極層をこの順に形成する工程と、複数の薄膜光電変換素子が形成されるように対向電極層と半導体層の一部を除去して素子分離溝を形成する工程と、基板の外周部上に積層された導電層、半導体層および対向電極層を除去してトリミング領域を形成する工程とを含み、
    導電層上に半導体層を形成する前に、導電層における光電変換領域と非光電変換領域とトリミング領域の形成予定位置のうちの少なくとも１箇所に層厚被測定部位を形成する請求項１７に記載の集積型薄膜太陽電池の製造方法。
  19. 請求項１７または１８に記載の製造方法を用いて集積型薄膜太陽電池を同一基板上に複数形成して薄膜太陽電池モジュールを製造する薄膜太陽電池モジュールの製造方法。
  20. 複数の集積型薄膜太陽電池が形成されるように導電層、半導体層および対向電極層の一部を除去してストリング分離溝を形成する工程をさらに含む請求項１９に記載の薄膜太陽電池モジュールの製造方法。
  21. 導電膜上に半導体層を形成する前に、導電膜におけるストリング分離溝の形成予定位置に層厚被測定部位を形成する請求項２０に記載の薄膜太陽電池モジュールの製造方法。
JP2009049214A 2009-03-03 2009-03-03 積層体、薄膜光電変換素子、集積型薄膜太陽電池およびそれらの製造方法 Expired - Fee Related JP5297840B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009049214A JP5297840B2 (ja) 2009-03-03 2009-03-03 積層体、薄膜光電変換素子、集積型薄膜太陽電池およびそれらの製造方法
AU2010219726A AU2010219726A1 (en) 2009-03-03 2010-03-01 Multilayer structure having semiconductor layer and layer-thickness measurement region, and thin-film photoelectric conversion device and integrated thin-film solar cell unit using same
US13/203,883 US8962983B2 (en) 2009-03-03 2010-03-01 Laminated body having semiconductor layer and layer thickness measurement portion, and thin-film photoelectric conversion device and integrated thin-film solar cell having the same
EP10748711A EP2405488A1 (en) 2009-03-03 2010-03-01 Multilayer structure having semiconductor layer and layer-thickness measurement region, and thin-film photoelectric conversion device and integrated thin-film solar cell unit using same
PCT/JP2010/053248 WO2010101116A1 (ja) 2009-03-03 2010-03-01 半導体層とその層厚測定部位を有する積層体、およびそれを用いた薄膜光電変換素子と集積型薄膜太陽電池

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009049214A JP5297840B2 (ja) 2009-03-03 2009-03-03 積層体、薄膜光電変換素子、集積型薄膜太陽電池およびそれらの製造方法

Publications (2)

Publication Number Publication Date
JP2010205892A JP2010205892A (ja) 2010-09-16
JP5297840B2 true JP5297840B2 (ja) 2013-09-25

Family

ID=42709673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009049214A Expired - Fee Related JP5297840B2 (ja) 2009-03-03 2009-03-03 積層体、薄膜光電変換素子、集積型薄膜太陽電池およびそれらの製造方法

Country Status (5)

Country Link
US (1) US8962983B2 (ja)
EP (1) EP2405488A1 (ja)
JP (1) JP5297840B2 (ja)
AU (1) AU2010219726A1 (ja)
WO (1) WO2010101116A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012181166A (ja) * 2011-03-03 2012-09-20 Dainippon Screen Mfg Co Ltd 膜形状取得装置および膜形状取得方法
US20130115720A1 (en) * 2011-11-07 2013-05-09 Arnold Allenic Surface measurement
WO2015154365A1 (zh) * 2014-04-08 2015-10-15 凡登（江苏）新型材料有限公司 用于光伏组件的高效互联带及其制备方法
JP6839928B2 (ja) 2016-04-26 2021-03-10 株式会社三井ハイテック 異形積層鉄心の測定方法
JP7070946B2 (ja) 2017-04-19 2022-05-18 中建材硝子新材料研究院集団有限公司 薄膜太陽電池用層構造を製造するための方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3006701B2 (ja) * 1992-12-28 2000-02-07 キヤノン株式会社 薄膜半導体太陽電池
US5358574A (en) * 1993-11-22 1994-10-25 Midwest Research Institute Dry texturing of solar cells
US5668050A (en) * 1994-04-28 1997-09-16 Canon Kabushiki Kaisha Solar cell manufacturing method
JPH09243332A (ja) 1996-03-07 1997-09-19 Hitachi Ltd 膜厚測定装置
US6313397B1 (en) * 1998-08-31 2001-11-06 Sharp Kabushiki Kaisha Solar battery cell
DE10352423B3 (de) * 2003-11-10 2005-01-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Verminderung der Reflexion an Halbleiteroberflächen
JP4831818B2 (ja) 2006-04-14 2011-12-07 三菱重工業株式会社 光電変換層評価装置及び光電変換層の評価方法
JP2008181965A (ja) * 2007-01-23 2008-08-07 Sharp Corp 積層型光電変換装置及びその製造方法
EP2133924A4 (en) * 2007-02-16 2011-04-27 Mitsubishi Heavy Ind Ltd PHOTOELECTRIC CONVERTER AND MANUFACTURING METHOD THEREFOR
JP2008205188A (ja) * 2007-02-20 2008-09-04 Mitsubishi Heavy Ind Ltd 膜厚計測方法及びその装置ならびに薄膜製造システム
JP5520290B2 (ja) * 2008-06-11 2014-06-11 インテバック・インコーポレイテッド 半導体装置及び太陽電池製造方法

Also Published As

Publication number Publication date
WO2010101116A1 (ja) 2010-09-10
AU2010219726A1 (en) 2011-09-15
US20120042934A1 (en) 2012-02-23
JP2010205892A (ja) 2010-09-16
EP2405488A1 (en) 2012-01-11
US8962983B2 (en) 2015-02-24

Similar Documents

Publication Publication Date Title
US20170229591A1 (en) Systems and methods for monolithically isled solar photovoltaic cells and modules
WO2010032713A1 (ja) 集積型薄膜太陽電池およびその製造方法
JP5492354B1 (ja) 結晶シリコン太陽電池の製造方法、太陽電池モジュールの製造方法、結晶シリコン太陽電池並びに太陽電池モジュール
JP5297840B2 (ja) 積層体、薄膜光電変換素子、集積型薄膜太陽電池およびそれらの製造方法
JP2014017447A (ja) 集積型薄膜太陽電池およびその製造方法
JP5145456B2 (ja) 太陽電池モジュール及びその製造方法
JP2005277113A (ja) 積層型太陽電池モジュール
JP6013200B2 (ja) 光電変換素子および光電変換素子の製造方法
JP2009182260A (ja) 太陽電池
KR20090080171A (ko) 집적화 박막 태양전지의 광기전력 발생면적 증가를 위한광전변환 모듈 구조 및 제조방법
JP5559913B2 (ja) 集積型薄膜光電変換装置とその製造方法
JPWO2012160862A1 (ja) 太陽電池およびその製造方法
JP5469380B2 (ja) 集積型薄膜光電変換装置とその製造方法
JP5280942B2 (ja) 集積型薄膜光電変換装置とその製造方法
JP2001119048A (ja) 集積型薄膜太陽電池の製造方法
JP2004260013A (ja) 光電変換装置及びその製造方法
JP5134075B2 (ja) 薄膜太陽電池の製造方法
JP4986087B2 (ja) 薄膜太陽電池およびその製造方法
TW201015740A (en) Improved thin film scribe process
JP6013198B2 (ja) 光電変換素子および光電変換素子の製造方法
TWM526188U (zh) 太陽能電池單元配置結構
WO2013042222A1 (ja) 太陽電池の製造方法及び太陽電池
JP2014135446A (ja) 光電変換装置及び光電変換装置の製造方法
JP2009253103A (ja) 多接合型光電変換装置の製造方法およびこれを用いて製造された多接合型光電変換装置
JP2009064855A (ja) 薄膜太陽電池およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees