KR20080078592A

KR20080078592A - 반도체 장치의 제조 방법 및 노광용 마스크에의 패턴 형성방법

Info

Publication number: KR20080078592A
Application number: KR1020080016122A
Authority: KR
Inventors: 다까유끼 아베
Original assignee: 가부시키가이샤 뉴플레어 테크놀로지
Priority date: 2007-02-23
Filing date: 2008-02-22
Publication date: 2008-08-27
Also published as: JP5133087B2; US20080206654A1; TWI475314B; JP5916657B2; TW201307991A; TW200900880A; JP2013068962A; JP2008276184A; JP2013174902A; TWI382275B; JP2012198570A; JP5256365B2; US7662522B2; KR100935073B1; JP5253669B2

Abstract

반도체 장치의 제조 방법은, 노광용 마스크의 패턴 작성 영역으로부터 가상분할된 메쉬 형상의 복수의 칸 영역의 칸 영역마다 포함되는 패턴의 면적과, 상기 패턴의 외주 변의 길이의 총합을 이용하여 상기 패턴에 생기는 치수 오차를 보정하는 보정량을 산출하고, 상기 보정량이 보정된 치수의 패턴을, 레지스트막이 도포된 기판에 노광하고,

노광 후에, 상기 레지스트막을 현상하고, 현상 후의 레지스트 패턴을 이용하여 상기 기판을 가공하는 것을 특징으로 한다.

반도체 장치, 노광용 마스크, 레지스트막, 기판, 패턴, 치수 오차

Description

반도체 장치의 제조 방법 및 노광용 마스크에의 패턴 형성 방법 {METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICES, AND METHOD FOR FORMING A PATTERN ONTO AN EXPOSURE MASK}

본 발명은, 반도체 장치의 제조 방법 및 노광용 마스크에의 패턴 형성 방법에 관한 것으로, 예를 들어 마스크 상의 패턴을 웨이퍼에 전사할 때, 및 그 후의 웨이퍼 프로세스에서 생기는 치수 오차를, 마스크 상의 패턴의 치수를 장소마다 조정해 둠으로써 보정하고, 패턴을 형성하여, 반도체 장치를 제조하는 방법에 관한 것이다. 특히 여기에서 말하는 치수 오차는, 어떤 도형, 혹은 도형군의 영향이, 떨어진 장소에 존재하는 도형의 치수에 영향을 끼칠 경우의 오차를 상정한 것이다.

LSI를 제작할 때는, 마스크 묘화 장치 등을 이용하여, 우선 노광용 마스크를 작성한다. 그리고, 다음에 광 스캐너나 스텝퍼를 이용하여, 노광용 마스크 상의 패턴을 실리콘 웨이퍼, (Si 웨이퍼) 상의 레지스트에 전사한다. 이 후, 현상, 에칭 등의 각종 행정을 거쳐, 1층의 패턴을 작성한다. 이러한 패턴 작성 행정을 수십 회, 반복하여 LSI가 제조된다. 현재, 마스크의 묘화로는 주로 전자선 노광 장치가 이용되지만, 광이 이용되는 경우도 있다. 또한, 마스크 상의 패턴을 전사하 는 장치는, 전술한 바와 같이 현재 광이 이용되어 있으며, 그 파장은 193 ㎚ 정도이지만, 파장 10 ㎚ 정도의 극단 자외광(EUV)이나 전자선이나 X선을 이용하는 기술도 연구되고 있다.

LSI에 있어서의 1층분의 패턴 형성에서도, 상기한 바와 같은 다양한 행정을 거친다. 이러한 행정을 거쳐서 완성된 LSI 패턴에서, 발견되는 문제 중 하나는, "국소적으로 보면 각 패턴은, 거의 균일하게 마무리되고 있지만(국소적으로는, 설계 치수와의 차가 거의 동일), 레티클 전체 혹은, 웨이퍼 내에 형성된 칩의 내부 전체에서 보면 패턴 치수가 서서히 변화된다고(설계 치수와의 차가 칩 내부에서 완만하게 변화되는)" 하는 것이다.

도24는 칩의 내부 전체에서 보았을 경우의 패턴 치수가 변화되는 모습의 일례를 도시하는 도면이다. 도24에 도시한 바와 같은 오차를 글로벌 CD 에러라 부르기로 한다. 이하에 몇 가지의 예를 나타낸다.

우선, 제1은 광 스텝퍼에서 마스크 상의 패턴을 Si 웨이퍼에 전사할 경우에 생기는 플레어(flare)라 불리는 현상이다. 이것은, 마스크나 렌즈의 표면 거칠기에 의해 난반사된 광에 의해 생기는 치수 변동이며, 패턴이 치밀한 장소가 있을 경우, 그곳으로부터 수 ㎜ 이내에 존재하는 다른 도형의 치수를 수 ㎚ 내지 수십 ㎚ 정도 변동시킨다. 이 현상은 ArF(아르곤 플로라이드) 엑시머 레이저(파장 193 ㎚)를 이용하는 현재 주류의 광 전사 장치 혹은 스캐너뿐만 아니라, 장래 이용될 거로 예상되는 EUV(Extreme Ultra Violet) 영역의 파장을 이용하는 전사 장치(EUV 스텝퍼)에서도 생기는 현상이다.

제2 예는, Si 웨이퍼에 실시하는 반도체 제조 프로세스에서의 드라이 에칭 시에 생기는 로딩 효과이다. 드라이 에칭은 레지스트를 노광하고, 레지스트를 현상하여 레지스트 패턴을 생성한 후, 레지스트 패턴을 마스크로 하여 하층의 막을, 플라즈마를 이용하여 에칭하는 행정이다. 이 제조 공정에서는 에칭의 부 생성물의 발생량이 노출된 하층의 면적(즉 패턴 밀도)에 의존하여 변화되고, 이 부 생성물의 양에 의존하여 에칭 속도가 변화되므로 에칭되는 치수가 변화되는 현상이다. 결과적으로, 이 치수 변동도 패턴 밀도에 의해 변화된다. 이로 인해, 패턴이 치밀한 장소의 영향에 의해 주변 수 ㎝의 영역 내에 존재하는 도형 치수가 수 ㎚ 내지 수십 ㎚ 변화한다.

이들 외에도, CMP(Chemical Mechanical polishing : 화학 기계 연마) 행정이나, 레지스트의 현상에서도 로딩 효과가 생기고, 패턴의 치밀에 의존하여 치수가 변화될 수 있다.

이상과 같이, 패턴이 조밀한 장소의 영향에 의해 주변 수 ㎜ 내지 수 ㎝의 영역 내에 존재하는 도형 치수가 수 ㎚ 내지 수십 ㎚ 변화되는 현상이 많이 존재한다. 반도체 집적 회로의 집적도를 높이기 위해서는, 단순히 도형을 미세화할 뿐만 아니라, 동시에 형성 정밀도를 보다 높게 할 필요가 있지만, 상술한 현상이 이 고정밀도화를 막아, 고집적화를 진행시키는 면에서의 장해가 되고 있다. 이러한 플레어 혹은 로딩 효과에 기인한 치수 변동을 보정하는 방법을 글로벌 CD 보정, 혹은 GCD 보정이라 부르는 것으로 한다. GCD 보정 방법의 예로서 다음과 같은 예가 있다. 이것은, 장소마다 도형 치수를 보정해 두고, 이에 의해 반도체 제조 공정에서 생기는 치수 변동을 보정하는 방법이다(예를 들어, 일본 특허 공개 제2003-43661호 공보 참조). 일본 특허 공개 제2003-43661호 공보에서는, 이 보정량을 산출할 때, LSI 패턴을 메쉬 형상의 복수의 칸으로 가상 분할하고, 그 내부의 패턴 밀도를 이용하는 방법이 제안되어 있다.

그러나, 이 방법은 하기에 나타낸 바와 같이 어디까지나 근사적인 보정에 지나지 않으며, 한층 더 고정밀도화를 진행시키는 것이 곤란해진다. 이하 이것을 설명한다. 우선, 글로벌 CD 에러의 정식화에 대하여 설명하고, 그 후에 종래의 방법에 대해 설명하고, 그 후에 종래 방법의 문제를 설명한다.

우선, 일본 특허 공개 제2003-43661호 공보를 따라, 글로벌 CD 에러의 정식화에 대하여 설명한다. LSI 패턴을 글로벌 CD 에러가 미치는 거리보다도 충분히 소 영역(메쉬)으로 구분한다. 이 각 메쉬의 크기를 Δ_L × Δ_L로 한다. i번째 메쉬의 중심 좌표를 x _i = (x_i, y_i)로 하였을 때, 그 메쉬 안에 존재하는 도형의 치수가 GCD 에러에 의해 커지는 양 δl(x _i)는 이하의 식 (1)로 표현된다. 이하, 명세서 중에서는, 좌표 x _i = (x_i, y_i)로서 기재한다. 혹은 좌표 x = (x, y)로서 기재한다.

(1)

혹은 메쉬의 사이즈가 충분히 작은 것으로 하여 적분으로 표현하면 이하의 식 (2)로 표현된다.

(2)

여기서, 식 (1) 및 식 (2)에 있어서, 제1항은 패턴 밀도에 의존하는 치수 변동을 나타낸다. 웨이퍼를 에칭할 경우에 생기는 로딩 효과에서는, 이 항은 밀도에 의존하는 치수 변동에 상당한다. 제2항은 위치에만 의존하는 치수 변동을 나타내고 있다. 웨이퍼를 에칭할 경우에는, 이 항은 에칭에 사용하는 플라즈마가 불균일한 것에 의해 생기는 치수 변동에 상당한다. 식 (1) 및 식 (2)에서, i번째의 메쉬에 있어서의 설계 상의 패턴 면적 밀도를 「ρ₀(x _i) = ρ₀(x_i, y_i)」로 했다. 또한, 어떤 장소의 밀도가 다른 장소에 끼치는 영향을「g(x) = g(x, y)」로 하고, 이하의 식 (3) 및 식 (4)와 같이 규격화한 함수로 했다.

(3)

(4)

밀도 의존의 GCD 오차의 대소는 계수 「γ_d」에 의해 나타낸다. 상기한 바와 같이 g(x)를 규격화했으므로, γ는 패턴 밀도가 「1」인 경우의 치수와 「0」인 경우의 치수의 차를 표현하게 된다. γ의 값은 대상이 되는 프로세스에 따라 다르지만, 예를 들어 드라이 에칭에서 생기는 로딩 효과에서는 5 내지 20 ㎚에 이른다. 즉, 패턴 밀도에 의해 최대 5 내지 20 ㎚의 치수 변동이 생기게 된다.

로딩 효과의 분포 함수 g(x) = g(x, y)는, 예를 들어 이하의 식 (5-1) 혹은 식 (5-2)가 사용된다. 혹은, 에칭 등에 사용하는 장치에 의해, 다른 적절한 함수가 이용된다.

(5-1)

(5-2)

단, γ₁ ＋ γ₂ = 1이 된다. 혹은 보다 일반적으로, 이하의 식 (6-1) 및 식 (6-2)가 사용된다.

(6-1)

(6-2)

여기서, σ_L, σ_L1, σ_L2 등은, GCD 에러가 미치는 거리의 목표(영향 범위)로서, 예를 들어 수백 ㎛ 내지 수 ㎝ 정도가 된다. 앞서 서술한 곳에서는 메쉬의 사이즈를 GCD 에러의 거리보다도 충분히 작다고 가정했지만, 예를 들어 메쉬의 사이즈를 σ_L/10로 하면 된다. σ_L이, 1 ㎜ 및 1 ㎝인 경우에는, 메쉬의 사이즈는 각각 O.1 ㎜ 및 1 ㎜로 설정하면 된다.

또한, 식 (1) 및 식 (2)에서는, 마스크 면내 위치에 의존하는 CD 에러를 「γ_p × f(x, y)」로 했다. f(x, y)는 최대값 1로 규격화한 함수로 한다. 이와 같 이 정의하면, γ_p는 위치에만 의존하는 GCD 오차의 최대 오차에 상당한다. 또한, Σ는 소 영역마다 합을 취한다.

다음에 종래의 방법을 설명한다.

종래의 방법, 예를 들어, 일본 특허 공개 제2003-43661호 공보에 기록되는 방법은, 장소(x_i, y_i)에서의 도형 치수를 하기에 나타내는 식 (7)에서의 L₀(x_i, y_i)만큼 작게 하는 방법이다.

(7)

여기서, ρ₀(x _i) = ρ₀(x_i, y_i)은 원래 패턴의 밀도이다. 종래의 방법에서는 GCD 에러에서 커진 만큼의 치수, 즉 식 (7)로부터 얻어진 L₀(x_i, y_i)를 그대로, 원래의 도형 치수로부터 뺀다고 하는 매우 단순한 것이다. 그로 인해 다음의 이유로 인해 정밀도가 좋지 않다. 즉, 원래의 패턴 밀도로부터 치수 보정량을 산출하고, 그 양만큼 패턴의 치수를 변화시킨 경우, 보정 후는 치수가 변화되므로, 그 패턴 밀도는 원래의 패턴 밀도와는 다르다. 한편, 만약 가령, 원래의 패턴 밀도 그대로이면, 프로세스 장치나 리소그래피 장치를 통과시킴으로써, L₀(x_i, y_i)만큼 치수가 변화되어서 설계대로의 치수가 된다. 그러나, 상기한 바와 같이 보정 후의 패턴 밀도는, 원래 패턴의 패턴 밀도와는 다르므로, 보정에 의해 설계대로의 치수가 된다고는 할 수 없다. 즉, 상기 보정식 (7)에서는 정확한 치수 보정량을 얻을 수 없고, 나아가서는 정확한 GCD 보정을 실현하는 것이 곤란해진다.

기타, GCD 에러를 보정하는 것은 아니지만, 전자선의 조사에서 생기는 근접 효과를 보정하기 위한 근접 효과 보정 방정식의 해를 구하고 있는 문헌이 개시되어 있다(예를 들어, 특허 제3469422호 공보, 미국 특허 제5863682호 공보 참조).

본 발명은, 반도체 제조 공정에서 생기는 치수 변동을 더욱 정확하게 보정하는 방법, 나아가서는 더욱 정확하게 패턴을 형성하고, 또한 이에 의해 보다 미세 고정밀도인 반도체 장치를 제조하는 방법을 제공하는 것을 목적으로 한다.

본 발명의 제1 태양의 반도체 장치의 제조 방법은,

노광용 마스크의 패턴 작성 영역으로부터 가상 분할된 메쉬 형상의 복수의 칸 영역의 칸 영역마다 포함되는 패턴의 면적과, 상기 패턴의 외주 변의 길이의 총합을 이용하여 상기 패턴에 생기는 치수 오차를 보정하는 보정량을 산출하고,

상기 보정량이 보정된 치수의 패턴을, 레지스트막이 도포된 기판에 노광하고,

노광 후에, 상기 레지스트막을 현상하고,

현상 후의 레지스트 패턴을 이용하여, 상기 기판을 가공하는 것을 특징으로 한다.

본 발명의 제1 태양의 노광용 마스크에의 패턴 형성 방법은,

노광용 마스크 위에 형성되는 패턴과 동일 종류의 패턴을 노광용 마스크의 패턴 주변에 가상 배치하고,

주변의 패턴을 포함하여, 메쉬 형상의 복수의 칸 영역으로 가상 분할하고,

가상 분할된 칸 영역마다, 주위의 칸 영역을 영향 범위에 포함시켜서 반도체 기판 상에 가공되는 제조 공정에서 생기는 패턴의 치수 오차를 보정하는 보정량을 산출하고,

보정량이 보정된 치수의 패턴을 노광용 마스크 위에 형성하는 것을 특징으로 한다.

또한, 본 발명의 다른 태양의 노광용 마스크에의 패턴 형성 방법은,

반도체 장치의 1층분의 회로를 형성하는 노광 공정을 포함하는, 패턴의 치수 오차가 생기는 복수의 제조 공정 중, 보다 후단측의 제조 공정으로부터 순서대로, 후단의 제조 공정이 존재하는 경우에는 후단의 제조 공정에서 생기는 치수 오차를 보정하는 보정량으로 순서대로 보정된 치수로부터, 존재하지 않는 경우에는 설계 치수로부터의 치수 오차를 보정하는 보정량을 산출하고,

노광 공정까지의 보정량이 보정된 치수의 패턴을 노광용 마스크 위에 형성하는 것을 특징으로 한다.

또한, 본 발명의 다른 태양의 반도체 장치의 제조 방법은,

상기 노광 공정까지의 보정량이 보정된 치수의 패턴이 형성된 노광용 마스크 를 이용하여, 레지스트막이 도포된 기판에 노광하고,

노광 후에, 상기 레지스트막을 현상하고,

본 발명에 따르면, 반도체 제조 공정에서 생기는 치수 변동을 더욱 정확하게 보정하는 방법, 나아가서는 더욱 정확하게 패턴을 형성하고, 또한 이에 의해 보다 미세 고정밀도인 반도체 장치를 제조하는 방법이 제공된다.

<제1 실시 형태>

우선, 마스크의 제조 공정과 LSI의 제조 공정을 도면에 도시한다.

도1은 제1 실시 형태에 있어서의 마스크의 제조 공정과 LSI 제조 공정의 주요부 공정을 나타내는 도면이다.

LSI 등의 반도체 장치의 제조는 10층 내지 수십 층의 패턴을 실리콘 웨이퍼 위에 형성하여 행해지지만, 여기에서는 1층분의 형성 예에 대하여 나타낸다. 여기에서는, 일례로서 배선용 콘택트 형성 후에 다마신 기법에 의해 구리(Cu) 등의 금속 배선을 형성하는 경우에 대하여 설명한다. 그 순서는 크게 다음 6개의 공정이 실시된다. 우선, 노광하기 위한 패턴을 묘화하여 마스크를 형성하는 공정(S201), 광을 이용하여 웨이퍼 상의 레지스트막에 마스크 상의 패턴을 전사(노광)하는 공정(S202), 노광 후에 레지스트막을 현상하는 현상 공정(S204), 현상 후에, 레지스 트 패턴을 마스크로서 하층의 절연막을 드라이 에칭하여 개구부를 형성하는 공정(S206), 개구부 및 웨이퍼 표면에 금속막을 퇴적하는 박막 형성 공정(S208), 그리고 금속막을 퇴적 후에, 표면을 연마하여 여분의 금속 부분을 CMP로 제거하는 공정(S210)이라는 일련의 공정을 실시한다. 이러한 공정을 거쳐서 제조되는 반도체 장치의 치수를 정밀도 높게 제조하기 위해, 제1 실시 형태에서는 후단의 공정 측으로부터 거슬러 올라 순서대로 GCD 치수 오차를 보정해 간다. 그리고 1층분의 전 공정에 있어서의 GCD 치수 오차를 보정한 마스크를 형성한다. 보정 방법은, CMP에 의해 생기는 GCD 치수 오차를 보정하는 공정(S102), 에칭에 의해 생기는 GCD 치수 오차를 보정하는 공정(S104), 노광에 의해 생기는 GCD 치수 오차를 보정하는 공정(S106), 및 마스크 형성에 의해 생기는 GCD 치수 오차를 보정하는 공정(S108)이라는 일련의 공정을 실시한다.

여기서, 전술한 바와 같이 종래의 방법으로는 정확한 치수 보정량을 산출할 수 없다. 그 이유는, 치수 보정량을 원래 패턴의 패턴 밀도로부터 계산하지만, 치수 보정을 행한 후의 패턴 밀도는 원래 패턴 밀도와 다르기 때문이다. 이 문제가 패턴 밀도 외에, 1) "도형의 변의 총합" 혹은 2) "도형의 변의 총합과 도형의 정점에서의 각도에 의존한 기여"를 고려함으로써 해결할 수 있는 것을 제1 실시 형태에서는 우선 첫 번째로 설명한다.

우선, 보정량을 구하기 위한 기본이 되는 식에 대하여 설명한다. 여기서 설명을 일반화하기 위해, i번째의 메쉬 안에 존재하는 모든 도형의 치수를 설계 치수 보다도, 어떠한 원하는 크기 δl(x _i) = δl(x_i, y_i)만큼 크게 하는 것을 고려한다. 설계대로 할 경우에는 δl(x _i) = 0으로 하면 좋다. 이하에서는, 언급하지 않는 한 δl(x _i) = 0의 조건은 부가되지 않는 것으로 한다.

치수를 원하는 크기 δl(x _i) = δl(x_i, y_i)만큼 크게 하기 위해, i번째의 메쉬 내부의 도형을 전부 Δl(x _i) = Δl(x_i _, y_i)만큼 설계 치수보다도 작게 하면 좋은 것으로 한다. CD₀으로부터 단축하면 좋은 것으로 한다. 이 양Δl(x _i)이 구해야 할 보정량이 되는 미지의 함수이다. 이때, δl(x _i)는 Δl(x _i)에 의해 이하의 식 (8)과 같이 표현된다.

(8)

여기서 i는 메쉬에 할당된 일련 번호, x _i = (x_i, y_i)는 i번째의 메쉬의 대표 점(예를 들어 중심)의 좌표이다. 합은 i번째의 메쉬에 영향을 미치는 범위의 메쉬에 대하여 취한다. 즉, i번째의 메쉬 및 그 주위의 메쉬에 대하여 취한다. 로딩 효과의 분포 함수 g(x) = g(x, y)는, 가우시안의 식 (5-1) 혹은 식 (5-2)가 사용된다. 혹은, 에칭 등에 사용하는 장치에 의해, 다른 적절한 함수가 이용된다. 또한, 합은 실제로 수치 계산을 행할 경우에는, 함수 g(x, y)가 가우시안의 식일 경우, i번째의 메쉬로부터 3σ_L, 혹은 4σ_L 이내에 존재하는(i번째의 메쉬 자신을 포함함) 모든 메쉬에 대하여 합을 취하면 좋다. ρ(x_j, y_j)는 j번째의 메쉬 안의 축 소된 패턴의 패턴 밀도이다. 여기서, 식 (8)의 우변의 제1항은 설계 치수로부터 Δl(x _i)만큼 패턴의 치수를 축소한 것을 나타내고 있다. 또한, 제2항과 제3항은 축소한 패턴에 의해 발생하는 GCD 에러에 의해 생기는 치수 변동을 나타내고 있고, 제2항은 밀도에 의존하는 치수 변동, 제3항은 위치에 의존하는 치수 변동을 나타내고 있다. 이 식 (8)이, Δl(x _i)을 구하기 위한 기본적인 방정식이다. 여기서, 메쉬의 사이즈가 충분히 작다고 하면 합은 적분으로 나타낼 수 있고, 이하의 식 (9)와 같이 표현된다.

(9)

이하의 설명에서는, 메쉬의 사이즈는 충분히 작다고 하여, 적분에서의 표현과 합에 의한 표현을 동일시하고, 적분, 합에 의한 표현을 혼재시켜서 기재한다. 여기서 주의점을 설명한다. δl(x _i)를 제로로 하고, 변형하면 식 (9)는 이하의 식 (10)과 같이 표현된다.

(10)

종래의 보정식 (2)와 이 식 (10)은 언뜻 보면 동일하게 보일 수 있지만, 내용은 다음과 같이 다르다. 즉, 종래의 보정식 (2)에서는 패턴 밀도 ρ₀(x_j, y_j)은 원래의 패턴인 것이지만, 식 (10)에서의 패턴 밀도 ρ₀(x_j, y_j)는 치수 보정한 후의 패턴의 패턴 밀도이다. 즉, 종래의 보정식 (2)는 치수를 보정함으로써 패턴 밀도가 변화되는 것을 무시한 것이다. 이것이, 종래의 방법에 있어서 보정 오차를 발 생시키고 있었다.

다음에, 다른 하나의 주의점에 대하여 설명한다. 식 (10)의 패턴 밀도는, 치수 보정 후의 패턴의 패턴 밀도이므로, 이 밀도 중에는 미지의 치수 보정량 Δl(x_i)가 마이너스에 포함되어 있게 된다. 이 상황에서 방정식 (10)의 해의 산출은 곤란하다. 그로 인해, 이하의 설명에서는 방정식 (1O)을 변형하여 미지의 치수 보정량 Δl(x _i)가 플러스로 나타나도록 해, 해를 산출하기 쉽게 한다.

도2a 내지 도2c는, 제1 실시 형태에서의 작성되는 패턴의 일례를 도시하는 도면이다.

도2a 내지 도2c에는, 설계 패턴이 되는 원래의 도형(42)(패턴 B)과 GCD 보정을 위해 편측 Δl(x)/2씩 양측을 합하여 Δl(x)만큼 축소한 보정 후의 도형(44)(패턴 A)과 이렇게 축소한 만큼의 차이분의 도형(46)(패턴 C)을 나타내고 있다. 보정 후의 도형(44)의 패턴 밀도 ρ(x _j), 원래 도형(42)의 패턴 밀도 ρ₀(x _j), 및 차이분 도형(46)의 패턴 밀도 ρ^*(x _j) 사이에는 이하의 식 (11)의 관계가 성립된다.

(11)

도3은 제1 실시 형태에 있어서의 원래의 도형, 보정 후의 도형, 및 차이분 도형의 일례를 도시하는 도면이다.

도3의 예로부터 차이분 도형(46)의 면적은, 원래의 도형(42)을 이용하여 이하의 식 (12)로 표현되는 것을 알 수 있다.

(12)

여기서, l_sum(x _j)는, 원래 도형(42)의 변의 길이의 총합을 나타낸다. 또한, Q_c는 정점의 계수를 나타낸다. 여기서, 식 (12)의 우변 제2항은 도형의 정점의 기여를 나타내고 있다. 도3에 도시한 바와 같이 변만을 고려한 경우[식 (12)의 제1항에만 상당]에는 볼록한 정점에서는, 면적이 남게 계산되게 되고, 오목한 정점에서는 면적이 부족해진다. 식 (12)의 제2항은, 그 과부족을 조정하는 항이다. Q_c는 이들 정점의 기여를 반영하기 위한 계수이며, 이하에서 나타낸 바와 같이 Q_c는 도형의 각 정점의 기여의 각도로부터 결정되는 계수이다.

도4는 패턴의 정점에서 생기는 면적 오차에 대하여 설명하기 위한 도면이다. 정점의 각도가 θ인 경우, 식 (12)의 제1항만을 고려한 경우에 생기는 면적의 오차(남게 계산되는 면적)는, 도4에 나타내는 Q와 같이 되어, 이것을 계산하면, 이하의 식 (13)으로 나타낼 수 있다.

(13)

따라서, 하나의 도형에서의 Q_c는 이하의 식 (14)로 표현된다.

(14)

여기서, 식 (14)에 있어서, i는 도형의 각 정점에 부가한 번호, θ_i는 정점 i에서의 각도이며, 합은 도형의 모든 정점에 대하여 취한다. 즉, 이에 의해 계산 되는 Q_c를 이용하고, 차이분 도형(46)의 면적은 식 (12)로 표현된다. 개개의 도형에 대하여 이와 같이 면적을 계산할 수 있으므로, 각 메쉬 중에서의 차이분 도형(46)의 패턴 밀도 ρ*(x_j)는 이하의 식 (15)로 나타낼 수 있다.

(15)

여기서, FEC(x_i)는 i번째의 메쉬에 포함되는 원래의 도형(42)의 변의 길이의 총합을 반으로 한 것이며, CAT(x_i)는 이하의 식 (16)으로 정의한다.

(16)

여기서, k는 i번째의 메쉬에 포함되는 모든 도형의 모든 정점으로 분류한 번호(ID)이며, 합은 모든 k에 대하여 취한다. 또한, 도형이 메쉬의 경계를 넘는 경우에는, 각 메쉬에 포함되는 변의 길이의 합을(변을 포함하는 메쉬) FEC에, 각 메쉬에 포함되는 정점의 기여분에 고려되어야 할 cos(θ_k/2)/{4sin(θ_k/2)}을 (정점을 포함하는 메쉬) CAT에 가산하면 된다. 단, 만약 이 경계를 넘는 도형이 충분히 메쉬의 크기보다도 작은(예를 들면 1/10 이하) 경우에는 도형의 변의 총합, 및 정점의 기여분의 값을 1개의 메쉬의 FEC, CAT에 가산해도 된다.

그리고, 식 (15)를 식 (11)에 대입하면, 보정 후의 도형(44)의 패턴 밀도 ρ(x _j)는 이하의 식 (17)과 같이 표현된다.

(17)

그리고, 식 (17)을 식 (8)에 대입하여 이하의 식 (18)을 얻는다.

(18)

식 (18)을 적분으로 표현하면 이하의 식 (19)와 같아진다.

(19)

식 (10)에서는, 보정 후의 도형(44)의 패턴 밀도 ρ(x _j) 안에 마이너스로 치수 보정량 Δl(x _i)가 포함되어 있었지만, 이 식 (19)에서는 도형의 정보는, 전부 원래의 도형(42)으로부터 산출할 수 있는 양으로 되어 있으며, 치수 보정량 Δl(x _i)는 숨겨져 있지 않고, 플러스로 식 (19) 안에 나타내고 있다. 이로 인해, 예측이 쉽고 보정량 Δl(x _i)을 구하기에 편리한 방정식으로 되어 있다. 이하에서는 몇 가지의 케이스로 이 방정식의 해를 구한다.

(케이스 1) : 정점의 기여를 무시할 수 있는 경우

방정식 (19)는 다음과 같은 선형의 방정식 (20)이 된다.

(20)

그리고, 치수 보정량 Δl(x)를 아래와 같이 하여 구한다. 우선, Δl(x)는 이하의 식 (21-1) 및 식 (21-2)와 같이 정의할 수 있다.

(21-1)

(21-2)

이때, l₁(x, y)은, 이하의 식 (22)로 나타낼 수 있다.

(22)

또한, 이 식 (22) 및 이하의 식에서는 Δ_L을 충분히 작게 하여, 적분으로 표기한다. 또한, 적분은 전체 영역에 대하여 행하는 것으로 하고, A로 나타낸다. 또한, d_n(x)는, 이하의 식 (23)으로 나타낼 수 있다.

(23)

여기서, ε_N = (x)는, 이하의 식 (24)로 한다.

(24)

이상과 같이 하여, 치수 보정량 Δl(x)를 수렴시켜 간다. 그 결과, 고정밀도인 값을 유도할 수 있다. 또한, 이 해의 다른 표현은 아래와 같이 된다. 우선, Δl(x)는, 이하의 식 (25)와 같이 정의할 수 있다.

(25)

이때, l₁(x)는 이하의 식 (26)으로 나타낼 수 있다.

(26)

또한, l_n(x)(단, n > 1)은, 이하의 식 (27)로 나타낼 수 있다.

(27)

또한, ε_n*(x)는, 이하의 식 (28)로 한다.

(28)

여기서, 식 (21-1)과 식 (25)에서는, 합을 무한으로 하고 있지만, 실제 계산 시에는, 무한으로 항을 계산할 필요는 없고, 필요한 정밀도에 따라서, 제1항만, 혹은 최초의 몇 항, 혹은 최초의 10항 내지 수십 항을 이용하면 된다. 이렇게 하여 얻어지는 구체적인 정밀도에 대해서는, 후술한다.

(케이스 2) : 변과 정점의 효과를 고려하는 경우

이하에서, 식 (19) 대신에 그것을 보다 일반화한 이하의 D(x)에 관한 이하의 적분 방정식 (29)의 해법에 대해 우선 설명한다. 방정식 (29)에서, ρ₁(x), ρ₂(x), f(x)는 기지의 함수이며, D(x)는 풀어야 할 미지의 함수이다. 그리고, 이 해법을 이용하여, 치수 보정량 Δl(x)를 푼다.

(29)

그리고 이하의 식 (30)과 같이 정의하여 해를 구한다.

(30)

여기서, D_n(x)는 식 (31)과 같이 정의한다.

(31)

여기서, D_n _- ₁(x)를 기지의 함수이며, 근사적 해로 한다. 이 근사해의 오차 ξ_n-1(x)는 이하의 식 (32)로 나타낸다.

(32)

식 (31)을 식 (32)에 대입하여 다음의 식 (33)을 얻는다.

(33)

식 (30)을 대입하여 다음 식 (34)를 얻는다.

(34)

여기서, 이하 3개의 양을 이하의 식 (35-1), (35-2) 및 (35-3)으로 정의한다.

(35-1)

(35-2)

(35-3)

이들의 양은, 패턴 밀도가 균일한 경우에는 0이 된다. 따라서 이들을 미소량으로 간주하여 0으로 하면, 식 (34)는 다음 식 (36)과 같이 된다.

(36)

이것은 d(x)에 대하여 2차 방정식이므로 풀 수 있다. a_n(x), b_n(x), c_n(x)를 다음 식 (37-1), 식 (37-2) 및 식 (37-3)과 같이 정의한다.

(37-1)

(37-2)

(37-3)

2차 방정식으므로, 해는 2개이지만, a_n(x)가 제로에 근접할 때 발산하지 않는 것, 즉 물리적으로 의미가 있는 해를 선택하는 것으로 한다. 해는, a_n(x), b_n(x), c_n(x)를 이용하여 이하와 같이 표현된다.

b_n(x) ≥ 0인 경우, 이하의 식 (38)로 표현된다.

(38)

bn(x) < 0인 경우, 이하의 식 (39)로 표현된다.

(39)

a_n(x)가 제로인 경우에는, 이하의 식 (40)으로 표현된다.

(4O)

최초의 근사해 D₁(x)는 아래와 같이 구한다. 다음 2개의 양, o₄(x), o₅(x)를 이하의 식 (41-1) 및 (41-2)로 정의한다.

(41-1)

(41-2)

이들의 양도, 패턴이 균일한 경우에는 제로가 되는 양이다. 따라서, 미소량으로서 0과 근사하면, 식 (29)는 다음 식 (42)와 같이 변형된다.

(42)

그리고, 이것은 D(x)에 관한 2차 방정식이며 풀 수 있다. a₁(x), b₁(x), c₁(x)를 다음 식 (43-1), 식 (43-2) 및 식 (43-3)과 같이 정의한다.

(43-1)

(43-2)

(43-3)

이들을 이용하여, 해는 이하와 같이 표현된다. 우선, b₁(x) ≥ 0인 경우, 이하의 식 (44)로 표현된다.

(44)

또한, b₁(x) < 0인 경우, 이하의 식 (45)로 표현된다.

(45)

a₁(x)가 0에 근접할 때에 유한이 되는 것을 선택했다. a₁(x)이 제로인 경우에는, 이하의 식 (46)으로 표현된다.

(46)

이상을 정리하면 D(x)는, 식 (30)으로 표현된다. 그리고 Dn(x)는 식 (31)로 표현된다. 또한, a₁(x)는 식 (43-1)로 표현된다. 그리고 b₁(x)는 식 (43-2)로 표현된다. 그리고 c₁(x)는, 식 (43-3)으로 표현된다. 그리고 a_n(x)는, 식 (37-1)로 표현된다. 그리고 b_n(x)는 식 (37-2)로 표현된다. 그리고 c_n(x)는 식 (37-3)으로 표현된다. 그리고 ξ_n- ₁(x)는, 식 (32)로 표현된다.

그리고, b₁(x) ≥ 0인 경우, D₁(x)는 식 (44)로 표현된다. 또한, b₁(x) < 0인 경우, D₁(x)는 식 (45)로 표현된다. 또한, a₁(x)이 0인 경우, d₁(x)는 식 (46)으로 표현된다.

그리고 b_n(x) ≥ 0인 경우, d_n(x)는 식 (38)로 표현된다. 또한, b_n(x) < 0인 경우, d_n(x)는 식 (39)로 표현된다. 또한, a_n(x)가 0인 경우, d_n(x)는 식 (40)으로 표현된다.

이상의 설명에서는 보다 일반적인 방정식 (29)의 해를 구했다. 이 해를 이 용하면, 식 (19)의 해는 다음과 같이 표현된다. 우선, Δl(x)는 식 (21-1) 및 식 (21-2)와 같이 정의한다. 여기서, l₁(x), d_n(x)는, a₁(x), b₁(x), c₁(x), a_n(x), b_n(x), 및 C_n(x)를 다음과 같이 정의한다. 우선, a₁(x)는, 이하의 식 (47)과 같이 정의한다.

(47)

그리고, b₁(x)는 이하의 식 (48)과 같이 정의한다.

(48)

그리고 c₁(x)는 이하의 식 (49)와 같이 정의한다.

(49)

그리고, a_n(x)는, 이하의 식 (50)과 같이 정의한다.

(50)

그리고, b_n(x)는 이하의 식 (51)과 같이 정의한다.

(51)

그리고, c_n(x)는 이하의 식 (52)과 같이 정의한다.

(52)

그리고, b₁(x) ≥ 0인 경우, l₁(x)는 식 (53)으로 표현된다.

(53)

또한, b₁(x) < 0인 경우, l₁(x)는 식 (54)로 표현된다.

(54)

또한, a₁(x)가 0인 경우, l₁(x)는, 식 (55)로 표현된다.

(55)

또한, b_n(x) ≥ 0인 경우 d_n(x)는, 식 (56)으로 표현된다.

(56)

또한, b_n = (x) < 0인 경우, d_n(x)는 식 (57)로 표현된다.

(57)

또한, a_n(x)가 0인 경우, d_n(x)는 식 (58)로 표현된다.

(58)

여기서 식 (21-1)과 식 (25)에서는 합을 무한으로 하고 있지만, 실제 계산에 있어서는, 무한항을 계산할 필요는 없고, 필요한 정밀도에 따라서, 제1항만, 혹은 최초의 몇 항, 혹은 최초의 1O항 내지 수십 항을 이용하면 된다. 이렇게 하여 얻어지는 구체적인 정밀도에 대해서는, 후술한다.

다음에 위에서 얻어진 해가 허수가 되지 않는 것을 나타낸다. 최소 변의 길이를 L_min으로 하고, δl(x)를 γ_d 정도이다고 하면, 상술한 a_l(x), a_n(x)의 크기는 대략 이하의 식 (59)에 나타내는 크기가 된다.

(59)

또한, b₁(x), b_n(x)의 크기는 대략 이하의 식 (60)에 나타내는 크기가 된다.

(60)

또한, c₁(x), c_n(x)의 크기는 대략 이하의 식 (61)에 나타내는 크기가 된다.

(61)

여기서, 다음을 가정한다.

(가정 1) LSI 패턴 내에 존재하는 도형의 최소 변의 길이를 발생하는 GCD 오차보다도 충분히 작다. 이 가정 하에서, ξ을 γ_d/L_min이라 정의하면, ξ은 미소량이 되어, 이하의 식 (62)에 나타내는 크기가 된다.

(62)

따라서, b₁(x) 및 b_n(x)가 제로가 되는 일은 없다. 또 상기 식에서 나타나는 2제곱 중은 이하의 식 (63)에 나타내는 크기가 된다.

(63)

따라서, 마이너스가 되는 일은 없다. 즉, (가정 1) 하에서는, 상기 해가 허근이 되는 일은 없다.

다음에, 상기 해에서 얻어지는 보정 정밀도에 대하여 수치 계산의 결과를 나타낸다.

도5는 제1 실시 형태에 있어서의 보정 오차 측정용의 패턴의 일례를 도시하는 도면이다.

2차원 평면이 되는 묘화 영역(72)의 우측 절반에 체크 무늬(체스 보드 패턴)를 형성한다. 그리고 개개의 사각형 사이즈는 w × w로 했다. 이 경우, 패턴 밀도 ρ(x, y)는 이하의 식 (64)로 나타낼 수 있다.

(64)

또한, FEC(x, y)는 이하의 식 (65)로 나타낼 수 있다.

(65)

또한, CAT(x, y)는 이하의 식 (66)으로 나타낼 수 있다.

(66)

도6은 면적만을 고려한 경우의 보정 정밀도의 일례를 나타내는 그래프이다.

여기에서는, 일례로서 패턴의 면적만을 고려하고, 변이나 정점의 기여를 무시한 경우를 나타낸다. 도6에 도시한 바와 같이, 변이나 정점의 기여를 무시하였으므로, 위치에 따라 크게 보정 잔차가 남는 것을 알 수 있다.

도7은 제1 실시 형태에 있어서의 면적과 변의 길이의 총합을 고려한 경우의 보정 정밀도의 일례를 나타내는 그래프이다. 괄호 안의 숫자는, 계산 횟수를 나타내고 있다. 여기에서는, 계산 횟수를 1회보다도 2회로 한쪽이 보다 보정 잔차(residual)는 작아진다. 즉, 면적만을 고려한 경우보다도 다시 변의 총합을 계산에 이용하여 해를 구하는 쪽이 고정밀도가 된다. 그러나 3회 이상 계산 횟수를 많게 해도 정밀도의 향상을 도모할 수 없었다. 이것은, 정점의 기여를 무시한 것에 기인한다.

도8은 제1 실시 형태에 있어서의 면적과 변의 길이의 총합과 정점의 기여를 고려한 경우의 보정 정밀도의 일례를 나타내는 그래프이다.

괄호 안의 숫자는, 계산 횟수를 나타내고 있다. 여기에서는, 변과 정점의 기여를 고려했다. 그리고, 계산 횟수를 늘림으로써 보정 잔차를 O.1 ㎚ 이내로 억제할 수 있다. 여기서, 마스크의 에칭 시에 생기는 로딩 효과를 보정하는 경우를 고려한다. ITRS2005에 의하면, HP45 ㎚ 및 HP32 ㎚ 세대의 마스크에 요구되는 치수 균일성(dense pattern)은, 각각 3.8 ㎚ 및 2.7 ㎚이다. 마스크 제조에서 생기는 오차 요인은 많이 존재하는 것을 고려해, 상기 견적 결과와 ITRS의 예상을 비교한다. 그러면, 가까운 장래, 면적만을 고려하는 방법만으로는 정밀도가 불충분해 지는 것을 알 수 있다. 이에 대하여, 케이스 1 내지 2의 각 해법에 의해, 장래의 LSI의 정밀도를 충족시키는 것이 가능해진다. 특히, 케이스 2와 같이 변의 기여, 정점의 기여까지를 고려하는 보정에 의해, 보다 고정밀도로 보정하는 것이 가능해진다.

이상과 같이, 노광용 마스크의 패턴 작성 영역으로부터 가상 분할된 메쉬 형상의 복수의 칸 영역(메쉬)의 메쉬마다 포함되는 패턴의 면적과, 패턴의 외주 변의 길이의 총합을 이용함으로써, 플레어 및 로딩 효과에 의해 생기는 패턴의 GCD 치수 오차를 보정하는 보정량을 고정밀도로 산출할 수 있다. 또한, 메쉬 내의 패턴의 정점의 기여로서, 정점의 계수 Q_c에 Δl(x)²을 곱한 값을 계산에 포함시키는 것으로, GCD 치수 오차를 보정하기 위한 보다 고정밀도인 보정량 Δl(x)를 산출할 수 있다.

다음에, 두 번째로서 마스크에 형성되는 패턴을 보다 고정밀도인 보정량 Δl(x)로 보정하기 위해서는, 또한 주위에 동일 종류의 패턴을 가상 배치하여 계산하는 것이 바람직하다. 이하, 주위에 동일 종류의 패턴을 가상 배치하여 계산하는 것이 바람직한 이유에 대하여 설명한다.

도9는 제1 실시 형태에 있어서의 마스크에 형성된 패턴이 실리콘 웨이퍼 위에 노광될 경우의 배치 상황의 일례를 도시하는 도면이다.

마스크(20) 위에 형성된 1칩분의 LSI 패턴(26)은, 도9에 도시한 바와 같이 웨이퍼(22) 위에 반복 전사되어, 공간적으로 전면에 깔리게 된다. 여기에서는 마 스크(20) 위에 패턴(26)이 2개 배치된 예를 나타내고 있다. 또한, 웨이퍼(22)에 전사되는 영역(24)의 4 코너에는, 예를 들어 마크(28)가 배치된다. 웨이퍼(22)에 전사되는 영역(24)의 사이즈는 마스크(20) 상에서 약 10 × 10 ㎝, 웨이퍼(22) 상에서는 2.5 × 2.5 ㎝ 정도가 된다. 한편, 예를 들어 웨이퍼(22) 상의 레지스트를 노광해 현상한 후에 행해지는 드라이 에칭 공정에서는, 패턴 밀도에 의존하는 치수 변동은, 어떤 패턴이 존재하는 위치로부터 수 ㎝ 정도에 미친다. 그로 인해 1회의 전사로 노광되어 현상된 영역(24)에 포함되는 패턴은, 주변 패턴의 치수에 영향을 주게 된다. 그 치수 변동량은, 에칭 장치, 가스, 에칭의 대상물에 의해 변하지만, 2 내지 10 ㎚에 미친다.

도10은 제1 실시 형태에 있어서의 치밀한 부분과 소한 부분이 혼재하는 패턴이 인접하여 복수 배치된 경우의 일례를 도시하는 도면이다. 도10에서는, 치밀한 영역(32)과 소한 영역(34)이 혼재하는 패턴이 웨이퍼 위에 인접하여 복수 배치된 경우를 나타내고 있다. 이러한 상황에서는, 상술한 치수 변동이 현저하게 나타난다. 도10에서는, 1회의 광 노광으로 전사되는 영역(24)을 예로서 9개 나타냈다. 실제 마스크에서는 이 주변에도 동일 종류의 패턴이 배치되어 있다. 도10의 전사 영역(5)에 주목하면, 위치 B에서는 이 전사 영역(5) 내부의 치밀한 패턴의 영향을 받아서 치수가 커진다. 이에 대하여, 위치 A에서는 전사 영역(6)의 치밀한 패턴의 영향에 의해 치수가 커지고, 위치 C에서는 전사 영역(6과 9)의 치밀한 패턴의 영향을 받는다. 그로 인해, 마스크 상의 패턴 치수를 보정하는 경우에는, 이러한 영향을 고려하여, 마스크 위에서는 형성하지 않은 주변의 패턴이 존재하는 것으로서 보 정을 행함으로써, 상기 주변 패턴의 영향에 의한 오차도 포함시켜서 치수 변동을 보정할 수 있다.

그로 인해, 노광용 마스크 위에 패턴을 형성하기 위해서는, 이하와 같이 하면 적합하다. 우선, 노광용 마스크 위에 형성되는 패턴과 동일 종류의 패턴을 노광용 마스크의 패턴을 주변에 가상 배치한다. 그리고 주변 패턴을 포함하여, 메쉬 형상의 복수의 칸 영역으로 가상 분할한다. 그리고 가상 분할된 칸 영역마다, 주위의 칸 영역을 영향 범위 σ에 포함시켜서 로딩 효과에 의해 생기는 패턴의 치수 오차를 보정하는 보정량을 산출한다. 주위의 메쉬를 영향 범위 σ에 포함시킴으로써, 예를 들어 도10의 위치 A나 위치 C와 같이 단부에 가까운 칸 영역의 패턴에서는, 보정량을 계산할 때에 주위의 칸 영역의 패턴의 소밀에 영향을 받게 된다. 따라서, 노광용 마스크 위에 패턴을 형성할 때에, 주위의 칸 영역을 영향 범위에 포함시킴으로써, 단부에 가까운 칸 영역의 패턴도 고정밀도의 치수로 패턴 형성할 수 있다. 이와 같이 하여 계산된 보정량이 보정된 치수의 패턴을 노광용 마스크 위에 형성하면, GCD 치수 오차의 고정밀도인 보정을 행할 수 있다.

또한, 이러한 경우에도 보정량을 산출할 때에, 칸 영역마다 포함되는 패턴의 면적과, 패턴의 외주 변의 길이의 총합이 이용되면 적합하다. 또한, 전술한 바와 같이 메쉬 내의 패턴의 정점의 기여로서, 정점의 계수 Q_c에 Δl(x)²을 곱한 값을 계산에 포함시킴으로써, GCD 치수 오차를 보정하기 위한 보다 고정밀도인 보정량 Δl(x)를 산출할 수 있다.

다음에 세 번째로서, 복수의 제조 공정에서 생기는 GCD 치수 오차를 후단의 프로세스로부터 순서대로 거슬러 올라 보정해 감으로써 보다 적합한 치수 보정할 수 있는 것에 대하여 설명한다. 반도체 장치의 1층분의 패턴 회로를 형성하기 위해서는, 마스크 형성으로부터 시작하여, 노광, 현상, 그리고 현상 후의 레지스트 패턴을 이용하여, 기판을 가공한다. 즉, 에칭, 성막, 그리고 평탄화를 위한 CMP 처리를 행한다. 이와 같이, 반도체 제조 장치를 제조하기 위해서는, 1층분의 패턴 회로를 형성하는 것만으로도 복수의 제조 공정(프로세스)이 필요해진다. 그때, 노광 공정에서는 상술한 플레어에 의한 GCD 치수 오차가, 에칭이나 CMP 처리에서는, 상술한 로딩 효과에 의한 GCD 치수 오차가 생긴다. 여기서, 우선 전단측의 공정으로부터 보정량을 구하고서는 고정밀도인 보정이 곤란한 것을 설명한다.

간단하게 하기 위해, 1층의 반도체 회로를 구성할 때, 2개의 공정만으로 패턴 밀도에 의존하는 GCD 오차가 발생하는 것으로 하고, 앞서 행해지는 공정을 공정 1, 후에 행해지는 공정을 공정 2라 부르기로 한다. 또한, 패턴 밀도의 의존성을 나타내는 함수 g(x)는 양 공정에서 동일한 것으로 하고, 또한 오차의 크기를 나타내는 변수 γ_d는 양 공정에서 동일한 값이다고 한다. 또한, 위치에 의존하는 GCD 오차는 발생하지 않는 것으로 한다. 이러한 조건 하에서, 공정 1, 2에서 생기는 글로벌한 치수 오차는 이하의 식 (67-1) 및 식 (67-2)와 같이 나타낼 수 있다.

(67-1)

(67-2)

여기서, ρ₁(x _j)는 j번째의 소 영역에 있어서의 원래 패턴의 패턴 밀도를 나타낸다. 그리고 ρ₂(x _j)는 j번째의 소 영역에 있어서의, 공정 1을 거친 후의 패턴의 패턴 밀도를 나타낸다. 2개의 공정 1, 2를 거침으로써 생기는 치수 오차는 이하의 식 (68)과 같아진다.

(68)

여기서, 2개의 공정 전체에서 생기는 치수 변동을 통합하여, 밀도 의존의 특성을 조사하여, 밀도 의존의 특성을 나타내는 함수로서 g^*(x _j)를 얻어, 오차 크기의 목표 변수로서 γ^* _d를 얻었다고 한다. 이 경우, 단순하게는 이하의 식 (69)와 같이 표현된다.

(69)

그러나, 본래는 식 (68)과 같이 적분 속에는, 공정 1을 거친 후의 패턴 밀도ρ₂(x _j)와 원래의 패턴 밀도 ρ₁(x _j)이 들어가므로 식 (69)는 정확한 것이라 할 수 없다. 굳이, 식 (69)와 같이 표현하기 위해서는, 예를 들면 ρ₂(x _j)를 ρ₁(x _j)와 동일하게 근사하고, γ^* _d = 2 × γ_d로 하면 된다. 즉, 근사가 필요해지고, 거기에 서 식 (69)에, 오차가 발생한다. 보정을 행하기 위한 기본이 되는 현상을 나타내는 식 중에 오차가 발생하면, 보정 결과에도 오차가 생겨 문제를 일으키게 된다. 이하에서는, 이에 의해 생기는 오차를 일례로서 구해 본다.

웨이퍼 위에 45 ㎚ : 45 ㎚의 라인 & 스페이스를 형성하는 것을 고려한다. γ_d는 양 공정에서 1O ㎚로 하고, 패턴 밀도는 스페이스로 측정하는 것으로 한다. 이 라인 & 스페이스에서는 밀도가 절반이므로 스페이스의 치수는 γ_d × ρ₁ = 10 ㎚ × 0.5 = 5 ㎚ 커지고, 라인은 5 ㎚ 작아진다. 즉, 40 ㎚ : 50 ㎚의 라인 & 스페이스가 된다. 공정 2에서는, 패턴 밀도는 50/90 = 0.5555가 되므로, 스페이스의 치수는 γ_d × ρ₂ = 10 ㎚ × 0.5555 = 5.555 ㎚만큼 더 커진다. 2개의 공정에서 생긴 치수 변화의 합계는 10.555㎚이다.

한편, γ^* _d = 2 × γ_d = 20 ㎚로 하여, 원래의 패턴 밀도 ρ₁ = O.5를 기초로, 치수 변동을 계산하면 20 ㎚ × 0.5 = 10 ㎚이다. 즉, 둘의 차 0.555 ㎚가, "2개의 프로세스를 통합하여 하나의 특성으로 나타냄으로써 생긴 오차"가 된다. 이 오차는 장래의 반도체 제조 시에는 무시할 수 없는 오차이다.

따라서, 우선, 공정 2를 행함으로써 발생하는 오차를 보정하는 제1 치수 보정량을 구하고, 다음에 공정 1을 행함으로써, 이 제1 치수 보정량으로 보정된 치수를 얻을 수 있기 위한 제2 치수 보정량을 구한다. 그리고 제2 치수 보정량으로 다시 보정된 치수가 되도록 하기 위한 최종적으로 얻어진 치수 보정량을 패턴에 더함 으로써, 상기한 바와 같은 오차의 발생을 억제할 수 있다.

즉, 반도체 장치의 1층분의 회로를 형성하는 복수의 제조 공정 중, 보다 후단측의 제조 공정으로부터 순서대로, 후단의 제조 공정이 존재하는 경우에는 후단의 제조 공정에서 생기는 치수 오차를 보정하는 보정량으로 순서대로 보정된 치수로부터, 존재하지 않는 경우에는 설계 치수로부터의 치수 오차를 보정하는 보정량을 산출한다. 구체적으로는, 우선 가장 후단이 되는 제조 공정에서, 설계 치수로부터의 치수 오차를 보정하는 보정량을 산출한다. 그리고, 설계 치수로부터 이 보정량분을 보정한다. 다음에 하나 전의 제조 공정에서, 보정 후의 치수로부터의 치수 오차를 보정하는 보정량을 산출한다. 그리고, 보정 후의 치수로부터 다시 이 공정에서 산출된 보정량분을 보정한다. 이 공정을 반복하여, 노광 공정에서의 치수 오차를 보정하는 보정량으로 보정된 치수까지 구한다. 그리고, 노광 공정까지의 보정량이 보정된 치수의 패턴을 노광용 마스크 위에 형성한다. 이상에 의해, 이 노광용 마스크로 패턴을 노광하면, 후단의 제조 공정으로 감으로써, 설계 치수에 패턴이 근접하게 된다. 그리고, 가장 후단이 되는 제조 공정을 종료 후에는 설계 치수로 형성된다. 즉, 이들의 공정에 의해, 상기한 바와 같은 오차의 발생을 억제할 수 있다.

이하, 상술한 GCD 오차를 고정밀도로 보정하는 3개의 방법을 LSI 제조 공정에 적용하는 예를 나타낸다. 여기에서는, 간단하게 하기 위해, 보정 대상이 되는 모든 GCD 오차에 대하여, 그 영향이 미치는 범위(거리) σ_L은 1 ㎜ 이상이라 가정한 다.

우선, 이하와 같이 하여, 미리 치수 변동의 위치 의존성과 밀도 의존성을 사용하는 프로세스, 장치마다 계측한다.

도11은 제1 실시 형태에 있어서의 GCD 오차의 패턴 위치 의존성을 조사하기 위한 평가용 패턴의 일례를 도시하는 도면이다. 이 패턴(36)은, 측정용으로 가로 세로 1 ㎜의 피치로 배치된다. 그리고 이 패턴(36)은, 가로 세로 0.1 ㎜ 정도의 영역 내에 폭 2 ㎛의 열십자의 도형으로 구성된다.

도12는 제1 실시 형태에 있어서의 GCD 오차의 패턴 밀도 의존성을 조사하기 위한 평가용 패턴의 일례를 도시하는 도면이다. 측정용으로, 역시 가로 세로 1 ㎜의 피치로 패턴(36)이 배치된다. 패턴(36)은 도11과 마찬가지로, 가로 세로 0.1 ㎜ 정도의 영역 내에 폭 2 ㎛의 열십자의 도형으로 구성된다. 여기에서는, 패턴(36) 외에 중앙부에는, 라인 & 스페이스의 패턴(37)이 배치된다. 이 라인 & 스페이스는, 1 ㎜ : 1 ㎜의 비율(밀도 50 %)로 한다.

이상의 2 종류의 패턴 각각을 따로따로 마스크 위에 전자선 묘화 장치로 묘화하고, 각각 현상 및 에칭한다. 위치 의존 측정용 패턴(36)을 형성한 마스크를 위치 의존 측정용 마스크(38)라 부르고, 밀도 의존 측정용 패턴(36, 37)을 형성한 마스크를 밀도 의존 측정용 마스크(39)라 부르기로 한다.

이들 2개의 마스크(38, 39)의 각 위치에서의 열십자 패턴의 치수를 측정한다. 위치 의존 측정용 마스크(38) 위의 i번째의 열십자 도형의 치수를 Mp_i로 한다.

또한, 밀도 의존 측정용 마스크(39) 상에서 얻어진 그것을 Md_i로 한다. 여기서, Mp_i - 설계 치수(2 um)가 마스크 프로세스에서 생기는 GCD 오차의 위치 의존성이다.

이것을 mp_i로 표시하는 것으로 한다. 또한, Md_i - Mp_i가, 마스크로 프로세스에서 생기는 GCD 오차의 밀도 의존성이다. 이것을 md_i로 나타내는 것으로 한다. 각 위치에서의 mp_i, md_i로부터 마스크 제조 프로세스에서 생기는 GCD 오차의 특성을 조사할 수 있다. 또한, 예를 들어 최소 제곱법을 이용하여 근사하여, 예를 들어 밀도 의존 함수 g(x, y)를 식 (5-1) 혹은 식 (5-2)의 가우시안의 식으로 한 경우의 영향 범위 σ, 및 식 (1) 혹은 식 (2)에 있어서의 계수 γ의 최적값을 구할 수 있다. 또한, 마찬가지로 식 (1) 혹은 식 (2)에서의 위치 의존 함수 γ_pf(X, y)의 함수형을 구할 수 있다.

혹은, mp_i의 데이터로부터 최소 제곱법 등에 의해 근사함으로써, 식 (1) 혹은 식 (2)에 있어서의 위치 의존 함수 γ_pf(x, y)의 함수형을 구하고, 이것을 이용하여, Md_i - f(xi, yi)를 md_i로 해도 된다. 그리고 이 md_i로부터, 최소 제곱법을 이용하여 근사하여, 식 (5-1) 혹은 식 (5-2)에 있어서의 밀도 의존 함수 g(x, y)를 구해도 좋다. 이 γ_pf(x, y)의 함수형으로부터 밀도 의존 함수 g(x, y)를 구하는 방법은, 이후의 제조 공정에서도 마찬가지로 적용할 수 있다.

다음에 마스크를 웨이퍼 위에 전사할 때에 생기는 GCD 오차, 예를 들어 플레 어(flare)의 특성을 조사하는 방법에 대하여 설명한다. 상술한 2종류의 마스크(38, 39)를 이용하여 웨이퍼 위에 패턴을 전사한다.

도13은 제1 실시 형태에 있어서의 평가용 웨이퍼를 나타내는 도면이다.

도13에서는, 위치 의존성 측정용 마스크(38)를 이용하여, 마스크(36) 상의 패턴을 웨이퍼 전체면에 전사(노광)한다. 이와 같이 하여 전사된 웨이퍼를 위치 의존성 측정용 웨이퍼(23)라 부른다. 마찬가지로 밀도 의존성 측정용 마스크(39)를 이용하여, 패턴을 웨이퍼에 전사하고, 그 웨이퍼를 밀도 의존성 측정용 웨이퍼(25)라 부른다. 장치는, 반도체 장치를 제조하기 위한 장치이며, 발생하는 GCD 오차를 보정하는 타깃의 스캐너이다. 예를 들어 배율(1/4)의, 파장 193 ㎚ 엑시머 레이저 스캐너를 이용하면 적합하다. 그리고, 전사 후 현상을 행한다. 그 후에 얻어진 열십자 패턴의 레지스트의 치수를, 위치 의존 측정용 웨이퍼(38)와 밀도 의존 측정용 웨이퍼(39)에 대하여 측정한다. 전자의 웨이퍼(38)의 i번째의 열십자 도형의 치수를 Fp_i라 하고, 후자의 그것을 Fd_i라 한다. 여기서, Fp_i - Mp_i/4가, 스캐너에 의한 전사(노광)로부터 현상에 이를 때까지 생기는 GCD 오차의 위치 의존성이며, 이것을 fp_i라 기록하는 것으로 한다. 여기서 1/4은 마스크 상의 패턴이 웨이퍼 위에, 1/4로 축소 전사되는 것에 따른다. 마찬가지로, Fd_i - Md_i/4가 스캐너에 의한 전사로부터 현상에 이를 때까지 생기는 GCD 오차의 밀도 의존성이다. 이것을 fd_i으로 기록하는 것으로 한다. 각 위치에 대하여 구한 fp_i, fd_i로부터 스캐너에 의한 전사로부터 현상에 이를 때까지의 GCD 오차의 함수 특성을 조사할 수 있다. 또한, 예를 들어 최소 제곱법을 이용하여 근사하여, 예를 들어 밀도 의존 함수 g(x, y)를 식 (5-1) 혹은 식 (5-2)의 가우시안의 식으로 한 경우의 영향 범위 σ, 및 식 (1) 혹은, 식 (2)에 있어서의 계수 γ의 최적값을 구할 수 있다. 또한, 마찬가지로 식 (1) 혹은 식 (2)에 있어서의 위치 의존 함수 γ_pf(x, y)의 함수형을 구할 수 있다.

다음에, 레지스트 패턴을 마스크로 하여, 에칭을 행한다. 장치는, 반도체 장치를 제조하기 위한 장치이며, 발생하는 GCD 오차를 보정하는 타깃의 에칭 장치이다. 예를 들어, 반응성 이온 에칭 장치 등이 적합하다. 그리고 에칭 후, 레지스트 막을 박리하고, 세정한 후에 얻어진 열십자 패턴의 치수를, 위치 의존 측정용 웨이퍼(38)와 밀도 의존 측정용 웨이퍼(39)에 대해 측정한다. 전자의 웨이퍼(38)의 i번째의 열십자 도형의 치수를 W1p_i라 하고, 후자의 그것을 W1d_i라 한다. 여기서, W1p_i-Fp_i가, 에칭에서 생기는 GCD 오차의 위치 의존성이며, 이것을 w1p_i라 기록하는 것으로 한다. 마찬가지로, W1d_i-Fd_i가 에칭에서 생기는 GCD 오차의 밀도 의존성이다. 이것을 w1d_i라 기록하는 것으로 한다. 각 위치에 대하여 구한 w1p_i, w1d_i로부터 에칭에서의 GCD 오차의 함수 특성을 조사할 수 있다. 또한, 예를 들어 최소 제곱법을 이용하여 근사하여, 예를 들어 밀도 의존 함수 g(x, y)를 식 (5-1) 혹은 식 (5-2)의 가우시안의 식으로 한 경우의 영향 범위 σ, 및 식 (1) 혹은 식 (2)에 있어서의 계수 γ의 최적값을 구할 수 있다. 또한, 마찬가지로 식 (1) 혹은 식 (2)에 있어서의 위치 의존 함수 γ_pf(X, y)의 함수형을 구할 수 있다.

다음에, 금속막을 다마신 기법으로 퇴적시켜, 개구부로부터 비어져 나온 여분의 금속막을 CMP법에 의해 연마하여 평탄화한다. 장치는, 반도체 장치를 제조하기 위한 장치이며, 발생하는 GCD 오차를 보정하는 타겟의 CMP 장치이다. 그리고 CMP 처리 후, 세정한 후에 얻어진 열십자 패턴의 치수를, 위치 의존 측정용 웨이퍼(38)와 밀도 의존 측정용 웨이퍼(39)에 대하여 측정한다. 전자의 웨이퍼(38)의 i번째의 열십자 도형의 치수를 W2p_i라 하고, 후자의 그것을 W2d_i라 한다. 여기서, W2p_i-W1p_i가, 금속막의 퇴적으로부터 CMP 처리까지 생기는 GCD 오차의 위치 의존성이며, 이것을 w2p_i라 기록하는 것으로 한다. 마찬가지로, W2d_i-W1d_i가 금속막의 퇴적으로부터 CMP 처리까지 생기는 GCD 오차의 밀도 의존성이다. 이것을 w2d_i라 기록하는 것으로 한다. 각 위치에 대하여 구한 w2p_i, w2d_i로부터 금속막의 퇴적으로부터 CMP 처리까지의 GCD 오차의 함수 특성을 조사할 수 있다. 또한, 예를 들어 최소 제곱법을 이용하여 근사하여, 예를 들어 밀도 의존 함수 g(x, y)를 식 (5-1) 혹은 식 (5-2)의 가우시안의 식으로 한 경우의 영향 범위 σ, 및 식 (1) 혹은 식 (2)에 있어서의 계수 γ의 최적값을 구할 수 있다. 또한, 마찬가지로 식 (1) 혹은 식 (2)에 있어서의 위치 의존 함수 γ_pf(x, y)의 함수형을 구할 수 있다.

이상과 같이 하여, 각 제조 공정에서 생기는 GCD 오차의 특성, 위치 의존, 밀도 의존의 함수계를 구할 수 있다.

다음에 이와 같이 얻어진 각 공정의 특성을 이용하여 보정하는 방법을 설명한다. 이하에서는 간단하게 하기 위해, 위치에 의존하는 GCD 오차는, 마스크 제조 프로세스에서만 발생하고, 광 전사 이후의 공정에서는 발생하지 않는 것으로 한다. 각 공정에서 생기는 GCD 오차의 특성을 나타내는 함수가 전술한 바와 같이 하여 구해져, 각 공정에서의 함수나 계수를 다음과 같이 나타내는 것으로 한다.

(1) 마스크 제조 공정

밀도 의존성 g_m(x), σ_m, γ_dm

위치 의존성 f_pm(x), γ_pm

(2) 노광으로부터 현상

밀도 의존성 g_l(x), σ_l, γ_l

(3) 에칭

밀도 의존성 g_c(x), σ_c, γ_c

(4) CMP

밀도 의존성 g_d(x), σ_d, γ_d

우선, 웨이퍼 상에서 최종적으로 반도체 장치의 원하는 1층분의 회로 패턴이 가능하도록 그 직전의 공정에서 발생하는 오차를 보정한다. 여기의 예에서는 CMP 공정이 그것에 해당한다.

도1의 S102에 있어서, CMP에 의해 생기는 GCD 치수 오차를 보정한다. 우선, 이 공정에서 필요한 치수 보정량 Δl(x)를 구한다.

우선 LSI의 설계 데이터를 이용하여, 그 설계 패턴의 패턴 작성 영역의 내부를 각 매스의 각 변이 영향 범위 σ_d/10의 크기의 칸 영역(메쉬)이 되도록 가상 분할한다. 그리고, 각 메쉬 내부의 도형의 패턴 밀도 ρ₀와 내부에 존재하는 도형의 변의 길이의 총합 l_sum, 및 내부에 존재하는 정점의 계수 Q_c를 산출한다.

다음에, 도9에 도시한 바와 같이 웨이퍼(22) 상에는 동일 종류의 패턴이 주위에 늘어서는 것을 상정하고, 적분 계산하는 영향 범위를 3 σ_d로 하여 보정 계산의 대상 영역을 넓힌다. 그리고 g_d(x), σ_d, γ_d를 이용하여, 식 (8)에서, δl(x)를 제로로 하여, 각 메쉬 내부의 치수 보정량 Δl(x)를 계산한다. 즉, GCD 치수 오차가「0」이 되기 위한 치수 보정량 Δl(x)를 구한다. 계산 방법은, 상술한 케이스 1, 2를 적당하게 이용하면 좋다. 또한, 도형의 면적과 변의 길이의 총합 l_sum뿐만 아니라 정점의 기여를 계산에 포함시키는 쪽이 보다 바람직한 것은 전술한 바와 같다.

다음에 CAD 시스템을 이용하여, 각 메쉬 내부의 도형 치수를 얻어진 보정량만큼 축소 혹은 확대한다.

도14의 (a) 내지 도14의 (d)는, 제1 실시 형태에 있어서의 치수 보정의 일례를 도시하는 도면이다.

도14의 (a)에 나타내는 2개의 도형이, 보정에 의해 도14의 (b)에 도시한 바 와 같이 확대할 경우, 메쉬의 경계에서는 도14의 (c)에 도시한 바와 같이 도형끼리가 포개어져 버리는 경우가 있다. 그 경우에는, 도14의 (d)에 도시한 바와 같이 CAD 시스템의 기능을 이용하여 포개짐을 제거한다.

도15의 (a) 내지 도15의 (d)는, 제1 실시 형태에 있어서의 치수 보정의 다른 일례를 도시하는 도면이다.

도15의 (a)에 나타내는 2개의 도형이, 보정에 의해 도15의 (b)에 도시한 바와 같이 축소할 경우, 메쉬의 경계에서는 도15의 (c)에 도시한 바와 같이 도형끼리에 간극이 생겨버리는 경우가 있다. 그 경우에는, 도15의 (d)에 도시한 바와 같이 CAD 시스템의 기능을 이용하여 갭을 메우면 좋다.

이상과 같은 패턴이 CMP 공정 전에 얻어지면, CMP 공정을 거침으로써, 설계대로의 치수의 패턴을 얻을 수 있다.

다음에, 이와 같이 보정된 패턴이 실제로 CMP 공정 전에, 즉 에칭 후에 얻어지도록, 도1의 S104에 있어서, 에칭에 의해 생기는 GCD 치수 오차를 보정한다. 우선, 이 공정에서 필요한 치수 보정량 Δl(x)를 구한다.

여기서, GCD 치수 오차가「0」이 되기 위한 치수 보정량 Δl(x)를 Δl_d(x)로 한 경우, 설계 치수-Δl_d(x)가 보정 후의 치수가 된다. 이것을 l_d(x)로 한다. 그 치수 l_d(x)를 이용하여, 패턴 작성 영역의 내부를 각 매스의 각 변이 영향 범위 σ_c/10의 크기의 칸 영역(메쉬)이 되도록 가상 분할한다. 그리고, 각 메쉬 내부의 도 형의 패턴 밀도 ρ₀와 내부에 존재하는 도형의 변의 길이의 총합 l_sum, 및 내부에 존재하는 정점의 계수 Q_c를 산출한다.

다음에 도9에 도시한 바와 같이, 웨이퍼(22) 상에는 동일 종류의 패턴이 주위에 늘어서는 것을 상정하고, 적분 계산하는 영향 범위를 3σ_c로 하여, 보정 계산의 대상 영역을 넓힌다. 그리고, g_c(x), σ_c,γ_c를 이용하여, 식 (8)에서, δl(x)를 제로로 하여, 각 메쉬 내부의 치수 보정량 Δl(x)를 계산한다. 즉, GCD 치수 오차가 「0」이 되기 위한 치수 보정량 Δl(x)를 구한다. 계산 방법은, 상술한 케이스 1, 2를 적당하게 이용하면 좋다. 또한, 도형의 면적과 변의 길이의 총합 l_sum뿐만 아니라 정점의 기여를 계산에 포함시키는 쪽이 보다 바람직한 것은 전술한 바와 같다.

다음에, CAD 시스템을 이용하여, CMP 공정에서의 보정과 마찬가지로, 각 메쉬 내부의 도형 치수를 얻어진 보정량만큼 축소 혹은 확대한다.

이상과 같은 패턴이 에칭 공정 전에 얻어지면, 에칭 공정을 거침으로써, CMP 처리 전의 단계에서의 원하는 치수의 패턴을 얻을 수 있다.

다음에, 이렇게 보정된 패턴이 실제로 에칭 공정 전에, 즉 노광 후에 얻어지도록, 도1의 S106에 있어서, 노광에 의해 생기는 GCD 치수 오차를 보정한다. 우선, 이 공정에서 필요한 치수 보정량 Δl(x)를 구한다.

여기서, 에칭 공정에서의 GCD 치수 오차가 「0」이 되기 위한 치수 보정량 Δl(x)를 Δl_c(x)로 한 경우, l_d(x)-Δl_c(x)가 보정 후의 치수가 된다. 이것을 l_c(x)로 한다. 그 치수 l_c(x)를 이용하여, 패턴 작성 영역의 내부를 각 매스의 각 변이 영향 범위 σ_l/10의 크기의 칸 영역(메쉬)이 되도록 가상 분할한다. 그리고, 각 메쉬 내부의 도형의 패턴 밀도 ρ₀와 내부에 존재하는 도형의 변의 길이의 총합 l_sum, 및 내부에 존재하는 정점의 계수 Q_c를 산출한다.

다음에 도9에 도시한 바와 같이, 웨이퍼(22) 상에는 동일 종류의 패턴이 주위에 늘어서는 것을 상정하고, 적분 계산하는 영향 범위를 3σ_l로 하여, 보정 계산의 대상 영역을 넓힌다. 그리고 g₁(x), σ_l, γ_l을 이용하여, 식 (8)에서, δl(x)를 제로로 하여, 각 메쉬 내부의 치수 보정량 Δl(x)를 계산한다. 즉, GCD 치수 오차가 「0」이 되기 위한 치수 보정량 Δl(x)를 구한다. 계산 방법은, 상술한 케이스 1, 2를 적당하게 이용하면 좋다. 또한, 도형의 면적과 변의 길이의 총합 l_sum뿐만 아니라 정점의 기여를 계산에 포함시키는 쪽이 보다 바람직한 것은 전술한 바와 같다.

이상과 같은 패턴이 노광 공정 전에 얻어지면, 노광 공정을 거침으로써, 에칭 처리 전의 단계에서의 원하는 치수의 패턴을 얻을 수 있다.

다음에 이렇게 보정된 패턴이 실제로 노광 공정 전에, 즉 마스크 제조 후에 얻어지도록, 도1의 S108에 있어서, 마스크 제조(형성)에 의해 생기는 GCD 치수 오차를 보정한다. 우선, 이 공정에서 필요한 치수 보정량 Δl(x)를 구한다.

여기서, 노광 공정에서의 GCD 치수 오차가 「0」이 되기 위한 치수 보정량 Δ_l(x)를 Δl₁(x)로 한 경우, l_c(x)-Δl₁(x)가 보정 후의 치수가 된다. 이것을 l₁(x)로 한다. 그 치수 l₁(x)를 이용하여, 패턴 작성 영역의 내부를 각 매스의 각 변이 영향 범위 σ_m/1O의 크기의 칸 영역(메쉬)이 되도록 가상 분할한다. 그리고, 각 메쉬 내부의 도형의 패턴 밀도 ρ₀와 내부에 존재하는 도형의 변의 길이의 총합 l_sum, 및 내부에 존재하는 정점의 계수 Q_c를 산출한다.

여기서, 최후의 프로세스가 되는 마스크 제조에서 생기는 GCD 오차 보정의 경우에는, 위치 의존성의 항이 부가된다. 또한, 이 마스크 제조 공정에서는, 마스크에 형성하는 패턴에만 대하여 보정하면 좋으므로, 지금까지의 다른 예와는 달리, 주변에 동일 종류의 패턴이 있는 것을 상정해 영역을 넓힐 필요는 없다. 그리고, g_m(x), σ_m, γ_dm, f_pm(x), γ_pm을 이용하여, 식 (8)에서, δl(x)를 제로로 하여, 각 메쉬 내부의 치수 보정량 Δl(x)를 계산한다. 즉, GCD 치수 오차가「0」이 되기 위한 치수 보정량 Δl(x)를 구한다. 계산 방법은, 상술한 케이스 1, 2를 적당하게 이용하면 좋다. 또한, 도형의 면적과 변의 길이의 총합 l_sum뿐만 아니라 정점의 기여를 계산에 포함시키는 쪽이 보다 바람직한 것은 전술한 바와 같다.

다음에, CAD 시스템을 이용하여, CMP 공정에서의 보정과 마찬가지로, 각 메 쉬 내부의 도형 치수를 얻어진 보정량만큼 축소 혹은 확대한다.

이상과 같은 패턴이 노광 공정 전에 얻어지면, 마스크 제조 공정을 거침으로써, 노광 전의 단계에서의 원하는 치수의 패턴을 얻을 수 있다.

이하, 일례로서, 배선용 콘택트 형성 후에 다마신 기법에 의해 구리(Cu) 등의 금속 배선을 형성하는 각 공정에 대하여 설명한다.

도1의 S201에 있어서, 우선 전술한 바와 같이 보정된 치수의 패턴을 이용하여, 마스크를 제조한다. 여기에서는, 치수 바로 그것을 리사이즈함으로써 형성하지만, 후술하는 바와 같이 패턴을 묘화할 때의 조사량을 제어함으로써 치수를 보정해도 상관없다.

도16의 (a) 내지 도16의 (c)는, 도1에 있어서의 반도체 제조 공정의 흐름에 따른 공정 단면도의 일례이다.

도16의 (a)에서는, 배선용 콘택트가 형성된 상태를 나타내고 있다. 여기에서는, 실리콘 웨이퍼를 이용한 기판(300)에 채널(301)을 형성한 후, 게이트 산화막(302)과 게이트(303)가 형성된다. 그리고, 채널(301)에는 콘택트(304)가 형성된다. 게이트 산화막(302)과 게이트(303)와 콘택트(304)는, 층간 절연막(305) 내에 형성된다.

도16의 (b)에서는, 우선 배선용 콘택트 형성 후의 기판(300) 위에 상층의 절연막(306)(제1 막)을 화학 기상 성장(CVD)법 혹은 도포법(SOD법)에 의해 형성한다. 그리고, 도16의 (c)에 도시한 바와 같이 절연막(306) 위에 레지스트막(307)을 도포법에 의해 형성한다. 그리고, 도17의 (a)에 도시한 바와 같이 상술한 보정 후의 마스크를 이용하여, 보정 후의 패턴을 자외광(308)으로 노광한다. 장치는, 상술한 파장 193 ㎚ 엑시머 레이저 스캐너를 이용하면 좋다. 그리고, 도17의 (b)에 도시한 바와 같이 레지스트 감광 후에 현상하여, 레지스트 패턴을 형성한다. 그리고, 도17의 (c)에 도시한 바와 같이 레지스트막(307)을 마스크로 하여, 하층의 절연막(306)을 에칭하여 개구부(310)를 형성한다. 장치는, 상술한 반응성 이온 에칭 장치를 이용하면 좋다. 그리고, 도18의 (a)에 도시한 바와 같이 레지스트막(307)을 애싱 등에 의해 박리한다. 그리고, 도18의 (b)에 도시한 바와 같이 개구부(310)의 내부 및 절연막(306)의 표면에 금속막(312)(제2 막)을 퇴적시킨다. 금속막(312)으로서, Cu를 퇴적시킬 경우에는, 전해 도금법을 이용하면 좋다. 또한, Cu를 퇴적시키기 전에는, Cu의 확산을 방지하는 배리어 메탈막을 형성해 둔다. 그리고, 배리어 메탈막 위에 전해 도금에 있어서의 캐소드 극이 되는 Cu 시드막을 스퍼터법 등에 의해 형성해 두면 좋다. 그리고, 도18의 (c)에 도시한 바와 같이 개구부(310)를 비어져 나온 여분의 금속막(312)은, CMP법에 의해 연마하여 제거한다. 이상과 같은 각 공정에 의해 평탄화된 1층분의 패턴 회로를 형성할 수 있다.

그리고, GCD 치수 오차가 생기는 각 공정에서 생기는 오차가 전부 보정되도록, 마스크 형성 시점에서 패턴 데이터가 보정되어 있으므로, 최종적으로 완성된 패턴은 설계대로의 것으로 할 수 있다. 여기까지는, LSI 제조 공정의 1층분의 처리에 대하여 설명했지만, 마찬가지의 처리를 다른 층의 패턴 형성에 대해서도 행함으로써, 각 공정에서 형성되는 패턴을 높은 치수 정밀도로 형성하는 것이 가능해진다.

이상과 같이, 제1 실시 형태에 의하면, 반도체 제조 공정에서 생기는 치수 변동을 더욱 정확하게 보정할 수 있다. 또한, 더욱 정확한 패턴을 마스크에 형성할 수 있다. 그 결과, 최종적으로 얻어지는 반도체 장치를 고정밀도인 패턴 치수로 형성할 수 있다.

<제2 실시 형태>

제2 실시 형태에서는, 보정량 산출의 다른 예에 대하여 이하에 설명한다. 제1 실시 형태에서는, 각 공정에서 CAD 시스템을 이용하면서, 면적이나 변의 길이를 계산하고, 후단측으로부터 공정마다 패턴을 보정했다. 그러나 CAD 시스템의 이용 횟수는, 억제할 수 있다. 제2 실시 형태에서는, 이하에 그 예를 설명한다. 그 밖에는, 제1 실시 형태와 마찬가지이며, 예를 들어 프로세스의 후공정으로부터 전공정으로 반대로 보정량을 구함으로써, 최종적인 전 공정의 보정량을 산출한다. 우선, 식 (19)는 이하의 식 (70)과 같이 변형할 수 있다.

(70)

이하에서는, 실리콘 웨이퍼 위에 1층의 패턴을 형성하는 것을 고려해, 그것을 실현하는 면에서의 프로세스에 공정과 반대 번호를 붙이는 것으로 한다. 즉, 최종 공정(예를 들어 CMP)의 (반대) 번호를 1이라 하고, 그 하나 앞(웨이퍼 상에서의 에칭)의 (반대) 번호를 2라 한다. (반대) 번호 1의(최종) 프로세스에서의 보정은, 식 (7O)에서 δl(x) = O으로 하면 되고, 식 (19)의 해인 식 (47) 내지 식 (58) 에서, δl(x) = 0으로 함으로써 얻어지고, 그 식을 이용하여 계산할 수 있다. 따라서, 그 후의 공정에서의 보정량의 구하는 방법이 결정되면 좋다. 여기서, 1회 이상의 공정의 보정량의 산출이 이미 종료되어 있다고 가정한다. 즉, 거기까지의 보정 계산으로, 각 메쉬 내의 도형 치수를 축소 혹은 확대해야 할 양을 알고 있는 것으로 한다. 이 보정량을 Δl_k _-1(x)로 한다. 이 양은 기지의 양이다. 식 (70)에서 보면, δl(x) = -Δl_k _-1(x)로 두면 좋다. 다음에, 다시 금회의 보정 대상이 되는 LSI 제조 공정에서, i번째의 메쉬 내의 모든 도형의 치수를, 설계값으로부터 Δl_k(x)만큼 치수를 단축하면 좋은 것으로 한다. 이 Δl_k(x)는 미지수이며, 구해야 할 것이다. 그리고, 식 (70)은 이하의 식 (71)과 같이 나타낼 수 있다.

(71)

여기서, k번째의 프로세스에서의 변수나 특성 함수를 γ_dk, γ_pk, g_k(X-X'), f_k(x-x')로 했다. 이 방정식 (71)의 해는, 식 (19)의 해인 식 (47) 내지 식 (58)에서, δl(x) = -Δl_k _- ₁(x)으로 함으로써 얻어지고, 그 식을 이용하여 계산할 수 있다. 이에 의해 보정량 Δl_k(x, y)를 얻을 수 있고, 얻어진 양은 다음에 보정 계산해야 할 공정[(반대) 번호 k＋1번째의 공정]에서는 기지의 양이 되어, 앞에서와 같이 하여 다음의 보정 계산을 할 수 있다.

우선, 도1의 S102에 있어서, 전술한 바와 같이 CMP에 의해 생기는 GCD 치수 오차를 보정하기 위한 치수 보정량 Δl(x)를 구한다. 이 값을 Δl₁(x, y)라고 한다.

다음에 도9에 도시한 바와 같이, 웨이퍼(22) 상에는 동일 종류의 패턴이 주위에 늘어서는 것을 상정하고, 적분 계산하는 영향 범위를 3σ_d로서, 보정 계산의 대상 영역을 넓힌다. 그리고, g_d(x), σ_d, γ_d를 이용하여, 식 (8)에서, δl(x)를 제로로 하여, 각 메쉬 내부의 치수 보정량 Δl₁(x)를 계산한다. 즉, GCD 치수 오차가 「0」이 되기 위한 치수 보정량 Δl₁(x)를 구한다. 계산 방법은, 상술한 케이스 1, 2를 적당하게 이용하면 좋다. 또한, 도형의 면적과 변의 길이의 총합 l_sum뿐만 아니라 정점의 기여를 계산에 포함시키는 쪽이 보다 바람직한 것은 전술한 바와 같다.

다음에, 도1의 S104에 있어서, 에칭에 의해 생기는 GCD 치수 오차를 보정하기 위한 치수 보정량 Δl(x)를 구한다. 이 값을 Δl₂(x, y)로 한다.

여기서, σ_m, σ_l, σ_c, σ_d중, 가장 작은 값을 s라고 한다. 그리고, 패턴 작성 영역의 내부를 각 매스의 각 변이 영향 범위 s/10의 크기의 칸 영역(메쉬)이 되도록 가상 분할한다. 그리고, 각 메쉬 내부의 도형의 패턴 밀도 ρ₀와 내부에 존재하는 도형의 변의 길이의 총합 l_sum, 및 내부에 존재하는 정점의 계수 Q_c는, CMP 공정에서의 보정 시에 산출한 값을 이용한다.

다음에, 도9에 도시한 바와 같이 웨이퍼(22) 상에는 동일 종류의 패턴이 주위에 늘어서는 것을 상정하고, 적분 계산하는 영향 범위를 3σ_c로서, 보정 계산의 대상 영역을 넓힌다. 그리고 g_c(x), σ_c, γ_c를 이용하여, 식 (71)에서, Δl_k _- ₁(x)를 Δl₁(x)로서, 각 메쉬 내부의 치수 보정량 Δl₂(x)를 계산한다. 또한, 도형의 면적과 변의 길이의 총합 l_sum뿐만 아니라 정점의 기여를 계산에 포함시키는 쪽이 보다 바람직한 것은 전술한 바와 같다.

다음에, 도1의 S106에 있어서, 노광에 의해 생기는 GCD 치수 오차를 보정하기 위한 치수 보정량 Δl(x)를 구한다. 이 값을 Δl₃(x, y)로 한다.

여기에서는, 영향 범위 s/10의 크기의 칸 영역(메쉬)을 그대로 이용한다. 또한, 각 메쉬 내부의 도형의 패턴/ 밀도 ρ₀와 내부에 존재하는 도형의 변의 길이의 총합 l_sum, 및 내부에 존재하는 정점의 계수 Q_c는, CMP 공정에서의 보정 시에 산출한 값을 이용한다.

다음에 도9에 도시한 바와 같이, 웨이퍼(22) 상에는 동일 종류의 패턴이 주 위에 늘어서는 것을 상정하고, 적분 계산하는 영향 범위를 3σ₁로 하여, 보정 계산의 대상 영역을 넓힌다. 그리고, g₁(x), σ₁, γ₁을 이용하여, 식 (71)에서, Δl_k _-1(x)를 Δl₂(x)로 하여, 각 메쉬 내부의 치수 보정량Δl₃(x)를 계산한다. 또한, 도형의 면적과 변의 길이의 총합 l_sum뿐만 아니라 정점의 기여를 계산에 포함시키는 쪽이 보다 바람직한 것은 전술한 바와 같다.

다음에, 도1의 S108에 있어서, 마스크 제조(형성)에 의해 생기는 GCD 치수 오차를 보정하기 위한 치수 보정량 Δl(x)를 구한다. 이 값을 Δl₄(x, y)로 한다.

여기에서도, 영향 범위 s/10의 크기의 칸 영역(메쉬)을 그대로 이용한다. 또한, 각 메쉬 내부의 도형의 패턴 밀도 ρ₀와 내부에 존재하는 도형의 변의 길이의 총합 l_sum, 및 내부에 존재하는 정점의 계수 Q_c는, CMP 공정에서의 보정 시에 산출한 값을 이용한다.

여기서, 최후의 프로세스가 되는 마스크 제조에서 생기는 GCD 오차의 보정의 경우에는, 위치 의존성의 항이 부가된다. 또한, 이 마스크 제조 공정에서는, 마스크에 형성하는 패턴에만 대하여 보정하면 좋으므로, 지금까지의 다른 예와는 달리, 주변에 동일 종류의 패턴이 있는 것을 상정해 영역을 넓힐 필요는 없다. 그리고, g_m(x), σ_m, γ_dm, f_pm(x), γ_pm을 이용하여, 식 (71)에서, Δl_k _- ₁(x)를 Δl₃(x)로 하여, 각 메쉬 내부의 치수 보정량 Δl₄(x)를 계산한다. 또한, 도형의 면적과 변의 길이의 총합 l_sum뿐만 아니라 정점의 기여를 계산에 포함시키는 쪽이 보다 바람직한 것은 전술한 바와 같다.

이와 같이 하여 얻어진 Δl₄(x)가, 전 공정에서 발생하는 GCD 오차를 보정하기 위해, 메쉬의 위치마다 원래 패턴의 도형 치수(설계 치수)로부터 보정해야 할 양이 된다. 그리고, 실제로 패턴의 축소, 혹은 확대는 CAD 시스템을 이용하여 행하고, 메쉬의 내부에 존재하는 도형의 치수를 보정하면 된다. 이때, 전술한 바와 같이, 경계 영역에서 생기는 도형 간의 불필요한 간극이나 겹침은 CAD 시스템의 기능을 이용하여 제거하면 좋다.

다음에 이렇게 얻어진 패턴을 이용하여, 마스크를 제작으로부터 웨이퍼 프로세스를 통과해, 원하는 높은 정밀도의 원하는 패턴을 얻을 수 있다. 이 방법에 의하면, 면적이나 변의 계산을 원래의 패턴(설계 패턴)에 대하여 1회 계산하는 것만으로 좋고, 제1 실시 형태와 같이, 공정마다 CAD 시스템 등을 이용하여 계산할 필요가 없다. 또한, 실제로 패턴을 CAD 시스템으로 1회 수정하는 것만으로 좋고, 앞의 예와 같이, 공정마다 CAD 처리로 패턴을 수정할 필요는 없다. 이로 인해, 앞의 예보다도 단시간에 보정 처리를 실현할 수 있다.

그리고, GCD 치수 오차가 생기는 각 공정에서 생기는 오차가 전부 보정되도록, 마스크 형성 시점에서 패턴 데이터가 보정되어 있으므로, 최종적으로 완성된 패턴은 설계대로의 것으로 할 수 있다. 그리고, 도1에 나타내는 각 반도체 제조 공정을 실시함으로써, 1층분의 처리를 행할 수 있으면 된다. 여기까지는, LSI 제 조 공정의 1층분의 처리에 대하여 설명했지만, 마찬가지의 처리를 다른 층의 패턴 형성에 대해서도 행함으로써, 각 공정에서 형성되는 패턴을 높은 치수 정밀도로 형성하는 것이 가능해진다.

<제3 실시 형태>

제3 실시 형태에서는, 마스크 제조 공정으로부터 다마신 공정까지에서 발생하는 GCD 오차를 한꺼번에 취급하는 형태에 대하여 설명한다. 실제로는, 프로세스 상호의 순서에 의한 영향이 존재하므로, 한꺼번에 취급할 경우에는 그만큼 정밀도가 떨어지지만, 제1, 제2 실시 형태보다도 단시간에 보정 처리를 실현할 수 있다. 계산 방법 및 CAD 시스템의 이용 방법 이외는, 제1 실시 형태와 마찬가지이다.

상술한 위치 의존성 측정용 마스크(38)를 이용하여, 마스크(38) 상의 패턴을 웨이퍼 전체면에 전사(노광)한다. 마찬가지로 밀도 의존성 측정용 마스크(39)를 이용하여, 패턴을 웨이퍼에 전사한다. 그리고, 전사 후, 현상을 행한다. 또한, 에칭을 행하고, 금속막의 퇴적과 CMP에 의한 다마신 프로세스를 통하여, 양 웨이퍼(23, 25) 위에 패턴을 형성한다. 이상과 같이 하여 형성된 웨이퍼(23, 25) 상의 각 위치의 열십자 패턴의 치수를 측정한다. 위치 의존성 측정용 웨이퍼(23) 상의 i번째의 열십자 패턴의 치수를 Wp_i라 하고, 밀도 의존성 계측용 웨이퍼(25) 상의 그것을 Wd_i라 한다.

여기서, Wp_i-설계 치수/4가 마스크 제조로부터 CMP 공정에 이를 때까지 생기는 GCD 오차의 위치 의존성이며, 이것을 wp_i라 기록하는 것으로 한다. 여기서 1/4 은 마스크 상의 패턴이 웨이퍼 상에, 1/4로 축소 전사되는 것에 의한다. 마찬가지로, Wd_i-설계 치수/4가 마스크 제조로부터 CMP 공정에 이를 때까지 생기는 GCD 오차의 밀도 의존성이다. 이것을 wd_i라 기록하는 것으로 한다. 각 위치에서의 wp_i, 및 wd_i로부터 GCD 오차의 특성을 조사할 수 있다. 또한, 예를 들어 최소 제곱법을 이용하여 근사하고, 위치 의존 함수 γ_pf(x, y)의 함수계를 구할 수 있다. 또한, 마찬가지로 밀도 의존 함수 g(x, y)를 구할 수 있다. 예를 들어, GCD 오차 발생 요인이 마스크 제조 공정, 노광 공정, 에칭 공정, CMP 공정으로 4종류 있으므로, 함수 g(x)를 식 (5-1) 혹은 식 (5-2)의 가우시안의 식으로 한 경우에, 4개의 가우시안의 합으로 하여, 각각의 영향 범위 σ_n, 계수 γ_n의 최적값을 구할 수 있다.

이상과 같은 방법에 의해, 각 공정에서 생기는 GCD 오차의 특성, 위치 의존, 밀도 의존의 함수계를 구할 수 있다.

다음에 이렇게 얻어진 각 행정의 특성을 이용하여 보정하는 방법을 설명한다. 이하에서는 설명을 알기 쉽게 하기 위해, 위치에 의존하는 GCD 오차는, 마스크 제조 프로세스에서만 발생하고, 광 전사 이후의 행정에서는 발생하지 않는 것으로 한다.

전 공정에서 생기는 GCD 오차의 특성을 나타내는 함수가 전술한 바와 같이 하여 구해져, 각각의 함수와 계수가 다음과 같이 얻어졌다고 한다. 밀도 의존성은 식 (8)을 4개의 가우스 함수로 나타낸 멀티 가우시안을 이용하는 것으로 한다. 각 각의 가우스 함수의 변수가 아래와 같이 얻어진 것으로 한다. 밀도 의존성에 대하여, σ₁, σ₂, …, σ₄, γ₁, γ₂, …,γ₄, 또한 위치 의존성에 대하여, f_pm(x), γ_pm이 얻어진 것으로 한다. 상기한 가정에 따라서, 이 위치 의존성은 마스크 내부의 위치에만 의존하는 오차이다. σ₁, σ₂, σ₃, σ₄ 중에서 가장 작은 값의 것을 σ_min으로 한다.

우선 LSI의 설계 데이터를 이용하여, 그 설계 패턴의 패턴 작성 영역의 내부를 각 매스의 각 변이 영향 범위 σ_min/1O의 크기의 칸 영역(메쉬)이 되도록 가상 분할한다. 그리고, 각 메쉬 내부의 도형의 패턴 밀도 ρ₀와 내부에 존재하는 도형의 변의 길이의 총합 l_sum, 및 내부에 존재하는 정점의 계수 Q_c를 산출한다.

다음에, 도9에 도시한 바와 같이 웨이퍼(22) 상에는 동일 종류의 패턴이 주위에 늘어서는 것을 상정하고, 적분 계산하는 영향 범위를 각각 3σ₁, 3σ₂, 3σ₃, 3σ₄로서, 보정 계산의 대상 영역을 넓힌다. 그리고, g(x), σ₁, σ₂, …, σ₄, γ₁,γ₂, …, γ₄, f_pm(x), γ_pm을 이용하여, 식 (8)을 4개의 멀티 가우시안으로 확장한 식에서, δ1(x)를 제로로 하고, 각 메쉬 내부의 치수 보정량 Δl(x)를 계산한다. 즉, GCD 치수 오차가「0」이 되기 위한 치수 보정량 Δl(x)를 구한다. 계산 방법은, 상술한 케이스 1, 2를 적당하게 이용하면 좋다. 또한, 도형의 면적과 변의 길이의 총합 1_sum뿐만 아니라 정점의 기여를 계산에 포함시키는 쪽이 보다 바람직한 것은 전술한 바와 같다.

다음에 CAD 시스템을 이용하여, 각 메쉬 내부의 도형 치수를 얻어진 치수 보정량 Δl(x)만큼 축소 혹은 확대한다. 이때, 전술한 바와 같이, 경계 영역에서 생기는 도형 간의 불필요한 간극이나 겹침은 CAD 시스템의 기능을 이용하여 제거하면 된다.

이상과 같은 치수 패턴의 마스크를 얻을 수 있으면, 최종적으로 완성된 패턴은 거의 설계대로의 것으로 할 수 있다. 즉, GCD 에러가 대폭 저감된 패턴을 얻을 수 있다. 그리고, 도1에 나타내는 각 반도체 제조 공정을 실시하는 것으로, 1층분의 처리를 행할 수 있으면 좋다. 여기까지는, LSI 제조 공정의 1층분의 처리에 대하여 설명했지만, 마찬가지의 처리를 다른 층의 패턴 형성에 대해서도 행함으로써, 각 공정에서 형성되는 패턴을 높은 치수 정밀도로 형성하는 것이 가능해진다.

<제4 실시 형태>

상술한 각 실시 형태에서는, 패턴을 마스크에 묘화하기 전에, 설계 패턴의 패턴 치수 CD_o를 GCD 치수 오차가 보정된 묘화하기 위한 패턴 치수 CD_d에 미리 보정(리사이즈)해 두는 구성에 대하여 설명했다. 그러나, GCD 치수 오차를 보정하는 방법은 이에 한정되는 것은 아니다. 패턴 자신에는 변경을 가하지 않고, 산출된 치수 보정을 이용하여 조사량을 조절하면서 패턴을 묘화함으로써, 마스크 상의 패턴에 치수 보정을 더할 수도 있다. 예를 들어, 패턴 자신에는 변경을 가하지 않고, 레이저광을 이용한 마스크 묘화 장치(이하에서는 레이저 묘화 장치를 생략함) 에서 치수를 장소에 따라 변경해도 좋다. 이것은, 다음과 같이 행할 수 있다. 레이저 묘화 장치에서는, 레이저광의 조사량, 즉 조사 시간의 장단에 의해, 마스크 제조에 있어서의 현상 에칭 후의 패턴 치수를 제어할 수 있다. 이 상관을 미리 조사해 두고, 상기한 바와 같이 얻어진 장소에 따라 제어해야 할 치수를 제어할 경우, 제어해야 할 치수와 이 상관으로부터 조사 시간을 구한다. 그리고, 이 조사 시간에 패턴을 묘화한다. 이상과 같이 구성하면, CAD 시스템으로 패턴을 직접 보정하지 않고, 레이저 묘화 장치로 상기한 바와 같이 얻어진 치수 보정을 실현하면서, 마스크 위에 패턴을 묘화할 수 있다.

도19는, 제4 실시 형태에 있어서의 레이저 묘화 장치의 주요부 구성을 나타내는 개념도이다.

레이저 묘화 장치(400)에서는, 아래와 같이 하여 마스크(412)에 패턴을 묘화한다. 우선, 레이저 광원에서 발생한 레이저광(401)은, 빔 스플리터(402)로 복수(예를 들어 10개)의 빔으로 분해된다. 각 빔은 음향 광학 소자(404)에 입사한다. 이 음향 광학 소자(404)는, 빔의 통과, 비 통과의 제어를 위한 소자이며, 이에 의해, 빔 강도, 혹은 빔 온(on)[마스크(412)까지 빔이 닿은 상태]의 시간을 조정하는 것이 가능해진다. 즉, 이 음향 광학 소자(404)의 제어에 의해 장소에 따라 조사량을 바꿀 수 있다. 조사량을 바꿈으로써 치수를 제어하여, GCD 보정을 행하도록 마스크 상의 패턴 치수를 조정할 수 있다. 음향 광학 소자(404)를 통과한 레이저광(401)은 폴리곤 미러(406)의 1면에서 반사되어 렌즈(408)에서 축소된다. 그리고 스테이지(410) 위에 배치된 마스크(412) 상의 레지스트를 노광한다. 여기서, 폴리 곤 미러(406)를 회전시킴으로써, 빔의 반사 각이 변하고, 빔이 마스크(412) 상을 스캔하게 된다. 스테이지(410)는 빔의 스캔 방향과 수직 방향으로 연속 이동하는 기구와 스캔 방향으로 스텝 이동하는 기능을 갖추고 있다.

이들을 이용하여 실제로 마스크(412) 위에 LSI 패턴을 묘화할 때는 다음과 같은 처리가 된다. LSI 패턴을 1회의 스테이지 연속 이동으로 묘화할 수 있는 영역으로 구분하고, 각 영역 내부의 패턴을, 스테이지(410)를 연속 이동시키면서, 빔을 편향, 빔을 온 혹은 오프시키면서 묘화해 간다. 우선, 미리 패턴 치수와 조사량과의 상관 관계를 구해 두고, 그것을 제1 데이터로서, 표, 혹은 함수의 형태로 장치에 입력하고, 도시하지 않은 기억 장치에 저장해 둔다. 한편, 상술한 어느 하나의 실시 형태와 같이 하여 구한 메쉬 영역마다의 치수 보정량 Δl(x)를 레이저 묘화 장치(400)에 제2 데이터로서 입력한다. 제2 데이터도 도시하지 않은 기억 장치에 저장해 둔다. 레이저 묘화 장치(400)는, 기억 장치로부터 제2 데이터를 판독하고, 각 메쉬의 묘화에 있어서의 치수 보정량 Δl(x)를 제2 데이터로부터 취득한다. 또한, 레이저 묘화 장치(400)는 기억 장치로부터 제1 데이터를 판독하고, 얻어진 치수 보정량 Δl(x)가 보정된 치수를 얻기 위한 조사량을 제1 데이터로부터 취득한다. 그리고, 얻어진 조사량으로부터 조사 시간 t를 산출하고, 상기 음향 광학 소자(404)에 입력함으로써, 빔마다의 조사량을 조정한다. 이에 의해, LSI의 패턴의 위치에 따라 도형의 치수를 제어하고, GCD 오차를 보정하는 것이 가능해진다.

또한, 이 예에서는 빔의 온-오프(on-off)의 시간을 조정함으로써, 조사량을 조정했지만, 강도를 조정하여 조사량을 조정해도 된다. 또한, 스테이지(410)를 연 속 이동시키면서 패턴을 묘화하는 예에 대하여 설명했지만, 스텝 & 리피트 방식이라 불리는 방법(스테이지를 정지시켜서 패턴을 묘화, 그 영역의 묘화가 종료 후, 다음 영역으로 이동하여 패턴을 묘화하는 방법)을 채용한 것이라도 상관없다.

<제5 실시 형태>

제4 실시 형태에서는 레이저 묘화 장치를 이용하는 방법을 설명했지만, 전자선을 이용하는 묘화 장치(이하, 전자 빔 묘화 장치라 생략함)를 이용하여, GCD 보정이 실현되도록, 패턴 치수를 제어할 수도 있다. 이하, 전자 빔 묘화 장치로 패턴 치수를 제어하는 구성에 대하여 설명한다. 레이저 묘화 장치의 경우와 마찬가지로, 전자 빔 묘화 장치에서도 조사량, 혹은 조사 시간을 조정하여 패턴 치수를 제어할 수 있다. 단, 전자 빔 묘화 장치에서는, GCD 치수 오차 외에, 근접 효과라고 하는 현상이 있어, 근접 효과의 보정도 동시에 행하는 것이 바람직하다.

전자 빔을 레지스트가 도포된 마스크에 조사하여 회로 패턴을 묘화할 경우, 전자 빔이 레지스트를 노광 후, 레지스트층을 투과하여 그 아래 층, 마스크 기판에 도달하여, 거기에서 후방에 산란(후방 산란)이 일어난다. 그리고, 다시 레지스트층에 재입사하고, 레지스트의 예정 밖의 부분도 노광한다. 이 현상이 근접 효과이다. 이 후방 산란에 의한 노광량은, 묘화하는 패턴 밀도가 높으면 많아지고, 실효적인 조사량이 많아져, 패턴의 치수가 커진다. 즉, 패턴 밀도에 의존하여, 패턴의 치수가 변화되게 된다. 패턴 밀도에 의존하여 치수 변동하는 의미에서, 현상으로서는, 보정 대상이 되는 GCD 오차와 동일하다. 그러나, 다음의 점에서 다르다.

우선, 첫째로 그 영향이 미치는 범위이다. 후방 산란에 의한 노광량은 상술 한 바와 동일한 가우스 함수로 나타내는 경우가 많지만, 근접 효과의 영향 범위 σ의 값은, 보통 이용되는 50 kV의 가속 전압으로 10 ㎛ 정도와, GCD 에러의 영향 범위 σ인 수 ㎜ 내지 수 ㎝보다도 훨씬 작다. 이 의미에서 근접 효과에 의한 오차는 국지적 오차라 불린다.

제2 차이는, 그 원인이다. 근접 효과는, 마스크 패턴을 묘화하는 전자 빔 묘화 장치 자신에서 발생하는 것이며, 전술한 바와 같이 실효적 조사량의 변동에 의해 발생하는 것이다. 그로 인해, 근접 효과의 보정은, 조사량을 조정, 보정하여 실현된다. 이에 대하여, GCD 오차는 실효적 조사량의 변동이 원인은 아니고, 또한 묘화 장치로 묘화한 후의 공정에서 발생하는 것이다.

종래, 전자선 묘화 장치에서는 GCD 보정을 행하였다. 한편, 근접 효과 보정을 실현하기 위하여 조사량의 제어는 행해지고 있다. 이로 인해, GCD 보정도 조사량으로 제어하기 위해서는, 이 근접 효과 보정과의 양쪽이 필요해진다. 이것은 나중에 설명한다. 여기서 근접 효과 보정 방법의 일례를 설명해 둔다. 레지스트의 장소 x = (x, y)에 있어서의 전자선 에너지의 흡수량 E(x)는 이하의 식 (72)로 나타낸다.

(72)

식 (72)의 제1항은 전방 산란에 의한 기여, 제2항이 후방 산란에 의한 기여이다. 변수 K는 조사량으로부터 축적 에너지로의 변환 계수이다. 또한, η은 근접 효과의 영향을 나타내는 변수이며, 전방 산란에 의한 축적 에너지의 기여와 후 방 산란의 기여의 비이다. 가속 전압 50 kV의 경우, η의 값은 0.8 정도이다. 함수 g(x)는 다음 식 (73)의 조건을 충족시킨다.

(73)

또한, 이하의 식 (74)와 같이 가우스 함수가 이용된다.

(74)

여기서 σ_b는 후방 산란의 확대의 목표이며, 가속 전압 50 kV의 경우, 영향 범위 σ_b의 크기는 10 ㎛ 정도이다. 근접 효과 보정을 위한 장소에 의존하는 최적 조사량 D(x)를 결정하기 위한 방정식은, 패턴 밀도 100%에서의 조사량을 D₁₀₀ _%로 한 경우, 다음 식 (75)에서 부여된다.

(75)

단, D^*(x)는, 이하의 식 (76)의 적분 방정식에서 부여된다.

(76)

이 해는, 예를 들어 일본 특허 공개 제2003-43661호 공보나 특허 제3469422호 공보에 의하면, 이하의 식 (77-1) 내지 식 (77-3)으로 나타낸다.

(77-1)

(77-2)

(77-3)

여기서, 식 (77-1)에서, 합은 무한으로 하고 있지만, 실제로는 최초의 몇 항까지 취하면, 필요한 정밀도를 얻을 수 있다. 실제 보정 계산에 있어서는, 묘화해야 할 LSI 패턴, 혹은 마스크 패턴을 σ보다도 충분히 작은 크기 Δ × Δ의 영역[예를 들어 (σ/1O) × (σ/1O)]으로 구분하고, i번째의 소 영역 내에 존재하는 도형을, 소 영역의 중심 좌표를 x_i로 하여 다음 식 (78-1) 내지 식 (78-4)로 나타내는 조사량 D(x _i)로 묘화한다.

(78-1)

(78-2)

(78-3)

(78-4)

여기서, ρ(x _j)는 j번째의 소 영역 내부의 패턴 밀도이며, 합은 i번째의 소 영역을 포함하는 주변의 소 영역에 대하여 취한다. 예를 들어, 3σ_b 내지 4σ_b 이 내에 존재하는 모든 소 영역에 대하여 취하면 좋다. 다음에, GCD 보정과 근접 효과 보정을 동시에 행하는 방법에 대하여 설명한다.

도20은 제5 실시 형태에 있어서의 임계치 모델의 일례를 도시하는 도면이다.

도20에 있어서, 이 모델은, " 패턴의 치수 W는, 전자선에 의해 레지스트에 부여된 에너지 분포를 임계치 E_th가 가로지르는 위치에서 결정된다"로 하는 것이다. 도20에 있어서의 p, q를 이용하여, 다음의 양 f를 f = q/(p ＋ q)로 정의한다. 그리고, 에너지 분포의 상부 폭을 W_o로 하고, 저부로부터 상부까지의 상승에 필요한 폭을 Δ_R로 한다. 그 경우, 치수 W = W_o ＋ 2Δ_R·f로 구할 수 있다. 따라서, 치수 W는 f에 의해 결정된다. 여기서, 소 영역마다 Δl(x _i)만큼 치수를 변화시키기 위해서는, 영역마다 이 양 f를 Δl(x _i)에 의존하여 변화시킬 필요가 있다. 이것을f(Δl(xi))로서 표현한다. 예를 들어, Δl(x _i) = O, 즉 설계대로의 경우, f = 1/2이 되므로, f(0) = 1/2이 된다. 제5 실시 형태에서는, 조사량을 제어하여, Δl(x _i)만큼 치수를 변화시키고, 게다가 이것을 소 영역 내부에 존재하는 모든 패턴에 대하여 성립시켜야만 한다. 따라서, 식 (72)를 수정한 이하의 식 (79)에 나타내는 근접 효과 보정의 방정식이 성립해야만 한다.

(79)

여기서, 제1항은 전방 산란에 의한 기여, 제2항이 후방 산란에 의한 기여이 다. 변수 K는 조사량으로부터 축적 에너지로의 변환 계수이다. η은 근접 효과의 영향을 나타내는 변수이며, 전방 산란에 의한 축적 에너지의 기여와 후방 산란의 기여의 비이다. 또한, C는 일정 상수이다. 함수 g(x)는 간단하게 하기 위해, 식 (74)의 가우스 분포를 가정한다.

여기서, 식 (74)에 있어서의 σ_b는, 후방 산란의 확대이며, 가속 전압 50 kV의 경우에는, 1O ㎛ 정도이다.

도21은, 제5 실시 형태에 있어서의 CCD 보정용의 소 영역과 근접 효과 보정을 위한 소 영역과의 일례를 도시하는 도면이다.

도21에 도시한 바와 같이 GCD 보정용의 메쉬 형상의 소 영역 L에다가, 근접 효과 보정을 위한 메쉬 형상의 소 영역 P를 도입한다. 이것은, LSI의 전체 영역을 구분하는 것이며, 영역 P의 사이즈 Δp는 근접 효과의 확대 σ_b보다도 충분히 작은 것으로 한다(ex. 1 ㎛). 그리고, 식 (79)를 성립시키는 최적 조사량은, 도형마다 계산하는 것은 아니며, 영역 P마다 계산하는 것으로 한다. 여기서, 조사량 D(x)를 이하의 식 (80)과 같이 표현한다.

(80)

여기서, D₁₀₀ _%(x)는 각 소 영역 L에 있어서, 근접 효과의 의미에서의 밀도가 100 %가 되는 패턴(예를 들어 1 ㎛ : 1 ㎛의 라인 & 스페이스)의 치수를 소정의 Δl(x)만큼 보정할 수 있는 조사량을 나타낸다. D_n(x)는, 각 영역 내에서, D₁₀₀ _%(x)로 규격화한 조사량이다. 여기서, D₅₀ _%(x)는, 1 : 1 라인 & 스페이스를 프로세스 보정을 위해 치수를 제어하기 위한 조사량이므로, 그 공간적 변동은 프로세스에 의한 치수 변동 거리 정도, 즉 ㎜, ㎝ 오더이다. 식 (80)을 식 (79)에 대입하면, 이하의 식 (81)과 같이 나타낼 수 있다.

(81)

여기서, g(x-x')는 3σ_b(30 ㎛ 정도)에서 제로가 되는 양이며, 이에 대하여D_50%(x)는 ㎜ 내지 ㎝오더에서 제로가 되는 양이다. 따라서, g(x-x')에 대하여, D_50%(x)의 변동은 무시할 수 있어, 적분 밖으로 꺼내도 좋다. 이에 의해 식 (81)이 이하의 식 (82)와 같이 변형할 수 있다.

(82)

그리고, 식 (82)를 다시 변형하면, 이하의 식 (83)과 같이 나타낼 수 있다.

(83)

여기서, η^*(Δl(x))에 대해서는, 이하의 식 (84)와 같이 정의한다.

(84)

또한, η^*(Δl(x))에 대해서는, 소 영역 내부에서는 일정값으로서 간주할 수 있으므로, 다음의 방정식 (85)는 각 영역 내부에서는 통상의 근접 효과 보정 방정식이며, 풀 수 있다.

(85)

i번째의 소 영역 L의 경계에서 발생하는 오차를 배제하기 위해서는, 주변 3σ_b 내지 4σ_b 내에 존재하는 소 영역 P도 도입하여 보정 계산을 행하고, 소 영역 L 내부의 결과만을 채용하면 된다. 방정식 (85)의 해를 d(x, η^*(Δl(x)))로서, 식 (80)의 D_n(x)로서 채용하면, 식 (83)은 다음 식 (86)과 같이 나타낼 수 있다.

(86)

따라서, D₁₀₀ _%(x)는, 이하의 식 (87)에서 얻을 수 있다.

(87)

해를 정리하면, 조사량 D(x)는, 이하의 식 (88)에서 얻을 수 있다.

(88)

여기서, D₁₀₀ _%(x)는, 식 (87)에서 정의되어, d(x)는 방정식 (85)의 해이다. 이상과 같이, 전자 빔 묘화 장치로, 조사량을 제어하여 치수를 변화시키기 위해서는, 기준이 되는 패턴(위의 예에서는 라인 & 스페이스)의 조사량뿐만 아니라, 근접 효과 보정의 변수 η도 변화시킬 필요가 있는 것을 알았다.

이상의 계산식에 의한 해법을 이용하여, 전자 빔 묘화 장치에서의 구체적인 처리 순서에 대하여 설명한다. 또한, 상술한 해법을 적용하여, 반도체 제조 공정 중 한 개 층의 패턴을 몇 가지의 공정을 거쳐서 형성하는 것, 및 보정 치수를 산출하는 방법은, 상술한 제1 내지 제3 실시 형태와 마찬가지이다. 그로 인해, 여기에서는, 전자 빔 묘화 장치로, 패턴을 형성할 때, 설계 패턴을 바탕으로 묘화하면서, 보정 치수를 마스크 위에 형성하는 방법에 대하여 설명한다.

도22는 제5 실시 형태에 있어서의 묘화 장치의 구성을 나타내는 개념도이다.

도22에 있어서, 하전 입자 빔 묘화 장치의 일례로서 가변 성형형 전자선 묘화 장치인 묘화 장치(100)를 나타낸다. 묘화 장치(100)는, 시료(101) 위에 패턴을 묘화한다. 묘화 장치(100)는, 묘화부(150)와 제어계를 구비하고 있다. 묘화부(150)는, 전자경통(102) 및 묘화실(103)을 갖는다. 전자경통(102) 내에는, 전자총(201), 조명 렌즈(202), 블랭킹(BLK) 편향기(212), 블랭킹(BLK) 어퍼쳐(214), 제1 성형 어퍼쳐(203), 투영 렌즈(204), 성형 편향기(205), 제2 성형 어퍼쳐(206), 대물 렌즈(207), 및 대물 편향기(208)가 배치되어 있다. 묘화실(103) 내에는, XY 스테이지(105)가 배치된다. XY 스테이지(105)에는, 레이저 길이 측정용의 반사 미러(209)가 배치되어 있다. 또한, XY 스테이지(105) 위에 시료(101)가 적재된다. 시료(101)에는, 상술한 노광용 마스크가 포함된다. 한편, 제어계는 컴퓨터가 되는 제어 계산기(CPU)(120), 메모리(122), 편향 제어 회로(112), 레이저 길이 측정 시스템(132), 구동 회로(114), 편향 앰프(142), 디지털/아날로그 변환기(DAC)(152), 버퍼 메모리(162), 편향 앰프(144), DAC(154), 버퍼 메모리(164), 편향 앰프(146), DAC(156), 버퍼 메모리(166), 기억 장치(123), 프로세스 보정용 데이터 저장 메모리(126), 근접 효과 보정량 저장용 메모리(127), 및 근접 효과 보정부(128)를 갖고 있다.

예를 들어 정전형의 BLK 편향기(212)는, 전자 빔(200)을 편향하지 않고 통과시킴으로써 빔 온시키고, 편향함으로써 빔 오프시킨다. 그리고, 예를 들어 정전형의 성형 편향기(205)는 BLK 편향기(212)에 대하여 광로 상의 후단에 배치되고, 전자 빔(200)을 편향하여 성형한다. 그리고, 예를 들어 정전형의 대물 편향기(208)는 성형 편향기(205)에 대하여 광로 상의 후단에 배치되고, 전자 빔(200)을 시료(101)의 소정 위치에 편향한다.

CPU(120)에는, 메모리(122), 편향 제어 회로(112), 레이저 길이 측정 시스템(132), 구동 회로(114), 및 근접 효과 보정부(128)가 도시하지 않은 버스를 통하여 접속되어 있다. 편향 제어 회로(112), 구동 회로(114)는, CPU(120)에 의해 제어되어 있다. CPU(120)에 입력된 정보나 연산 결과 등은 메모리(122)에 저장(기억)된다. 편향 제어 회로(112)에는, 또한 레이저 길이 측정 시스템(132), 버퍼 메모리(162), 버퍼 메모리(164), 버퍼 메모리(166)가 도시하지 않은 버스를 통하여 접속되어 있다. 버퍼 메모리(162)에는, DAC(152)가 접속되고, DAC(152)에는 편향 앰프(142)가 접속되고, 그리고 편향 앰프(142)는 BLK 편향기(212)에 접속된다. 마찬가지로, 버퍼 메모리(164)에는 DAC(154)가 접속되고, DAC(154)에는 편향 앰프(144)가 접속되고, 그리고 편향 앰프(144)는 성형 편향기(205)에 접속된다. 마찬가지로, 버퍼 메모리(166)에는 DAC(156)가 접속되고, DAC(156)에는 편향 앰 프(146)가 접속되고, 그리고 편향 앰프(146)는 대물 편향기(208)에 접속된다. 도22에서는, 본 실시 형태를 설명하고 나서 필요한 구성 부분에 대하여 기재하고 있다. 묘화 장치(100)에 있어서, 통상 필요한 기타의 구성이 포함되어도 상관없다.

전자총(201)으로부터 조사된 전자 빔(200)은, 조명 렌즈(202)에 의해 집광되어 BLK 어퍼쳐(214)로 크로스오버를 형성하여 통과한 후, 사각형, 예를 들어 직사각형의 구멍을 갖는 제1 성형 어퍼쳐(203) 전체를 조명한다. 여기서, 전자 빔(200)을 우선 사각형 예를 들어 직사각형으로 성형한다. 그리고, 제1 성형 어퍼쳐(203)를 통과한 제1 어퍼쳐 상의 전자 빔(200)은 투영 렌즈(204)에 의해 제2 성형 어퍼쳐(206) 위에 투영된다. 이러한 제2 성형 어퍼쳐(206) 상에서의 제1 어퍼쳐상의 위치는, 성형 편향기(205)에 의해 제어되어, 빔 형상과 치수를 변화시킬 수 있다. 그리고, 제2 성형 어퍼쳐(206)를 통과한 제2 어퍼쳐상의 전자 빔(200)은, 대물 렌즈(207)에 의해 초점을 맞추고, 대물 편향기(208)에 의해 편향된다. 그리고, 이동 가능하게 배치된 XY 스테이지(105) 상의 시료(101)의 원하는 위치에 조사된다. XY 스테이지(105)는, 구동 회로(114)에 의해 XY 방향으로 구동된다. 또한, XY 스테이지(105)의 위치는 레이저 길이 측정 시스템(132)으로부터 조사된 레이저를 반사 미러(209)로 반사하여, 이러한 반사광을 레이저 길이 측정 시스템(132)이 수광함으로써 길이가 측정된다.

또한, 전자경통(102) 내 및 XY 스테이지(105)가 배치된 묘화실내는, 도시하지 않은 진공 펌프에 의해 탈기되어, 대기압보다도 낮은 압력이 되는 진공 분위기로 되어 있다.

BLK 편향기(212)는, 편향 제어 회로(112), 버퍼 메모리(162), DAC(152), 편향 앰프(142)에 의해 제어된다. 성형 편향기(205)는 편향 제어 회로(112), 버퍼 메모리(164), DAC(154), 편향 앰프(144)에 의해 제어된다. 그리고, 대물 편향기(208)는 편향 제어 회로(112), 버퍼 메모리(166), DAC(156), 편향 앰프(146)에 의해 제어된다.

시료(101) 상의 전자 빔(200)의 위치를 이동하는 경우, 혹은 조사 시간에 도달한 경우, 시료(101) 상의 불필요한 영역에 전자 빔(200)이 조사되지 않도록 하기 위하여, 정전형의 BLK 편향기(212)로 전자 빔(200)을 편향한다. 그리고, 편향된 전자 빔(200)을 BLK 어퍼쳐(214)로 전자 빔(200)을 커트한다. 그 결과, 전자 빔(200)이 시료(101) 면 위에 도달하지 않도록 한다. BKK 편향기(212)로 전자 빔(200)을 편향하고 BLK 어퍼쳐(214)로 전자 빔(200)을 커트함으로써, 소정 시간만큼 전자 빔을 조사할 수 있다.

도23은 제5 실시 형태에 있어서의 묘화 단위 영역의 일례를 도시하는 도면이다.

패턴의 묘화는, XY 스테이지(105)를 연속 이동시키면서 행한다. LSI 패턴을 도23에 도시한 바와 같이, 1회의 스테이지 연속 이동으로 패턴을 묘화할 수 있는 영역(스트라이프)(80)으로 구분해 둔다. XY 스테이지(105)를 연속 이동시키면서, 빔의 형상, 사이즈, 위치나 조사 시간을 제어하면서, 스트라이프(80) 내의 패턴(82)을 묘화하고, 1개의 스트라이프(80)에 대하여 처리가 끝난 후는, 다음 스트라이프(80) 내의 패턴을 마찬가지로 하여 묘화한다. 그리고, 전 스트라이프를 처 리하여, 원하는 LSI 패턴을 묘화한다.

여기서, 근접 효과 보정부(128)는, 묘화와 병렬로 처리를 행한다. n번째의 스트라이프(82)의 묘화를 행하고 있을 때에는, 다음의 n + 1번째의 스트라이프(80)의 근접 효과 보정의 연산을 행한다. 구체적인 보정 계산은 다음과 같이 행한다. 예를 들어, n번째의 스트라이프(80)에 대하여 보정 계산을 할 경우, 이 스트라이프(80) 내에 존재하는 패턴에, 그 전후의 스트라이프로부터 패턴을 추가한다. 제n 스트라이프의 변으로부터 외부에 4σ_b 내지 5σ_b 내에 존재하는 패턴을 추가한다. 이것은, 스트라이프 경계 부근에서, 인접한 스트라이프에 존재하는 패턴의 영향을 정확하게 도입하기 위한 처리이다. 그리고 보정을 행한 후, 보정 결과로서 사용하는 것은, 대상이 되는 스트라이프 내의 보정 데이터이며, 외측의 스트라이프 내의 패턴에 부가한 만큼에 대해서는 이용하지 않는다. 인접하는 스트라이프 내의 패턴에 대해서는, 자기 스트라이프가 대상이 되었을 때의 데이터를 이용하면 좋다. 묘화 장치(100)에는 GCD 보정용의 소 영역(이것을 소 영역 L이라고 부름)마다의 η의 값군을 입력하고, 묘화 장치(100)는 이 값을 이용하여 근접 효과 보정의 계산을 행한다. η의 값군 등의 데이터는 프로세스 보정용 데이터(125)로서, 기억 장치(123)에 저장해 두면 좋다. 또한, 기억 장치(123)에는 패턴 데이터(124)가 저장되어 있다.

우선, 근접 효과 보정부(128)는 스트라이프(80) 내부를 소 영역 L에서 메쉬 형상으로 구분한다. 그리고, 대상이 되는 소 영역 L을 인접하는 주위의 소 영역 L 의 방향으로 3σ_b 내지 4σ_b만큼 넓힌다. 이렇게 넓힌 영역 내부를 근접 효과의 확대 범위가 되는 영향 범위 σ_b보다도 충분히 소 영역, 예를 들어 1 × 1 ㎛로 메쉬 형상으로 구분(소 영역 P라 부름)한다. 그리고 소 영역 P마다 그 내부에 존재하는 패턴의 패턴 밀도를 구한다. 여기서, 주위의 소 영역 L에 대해서는 그 소 영역 L 내에 배치되는 패턴 밀도를, 인접한 스트라이프에까지 넓혔을 경우에는, 그 인접한 스트라이프 내로 넓힌 영역 내에 존재하는 패턴의 밀도를 구한다. 근접 효과 보정부(128)는, 이와 같이 구한 패턴 밀도를 이용하여, 소 영역 L마다 그것에 대응하는 η의 값을 기억 장치(123)로부터 메모리(122), CPU(120)를 통하여 입력한다. 그리고 근접 효과 보정부(128) 내의 보정 계산 서브 시스템에 입력, 서브 시스템은 이것을 이용하여 소 영역 P마다 계산한다. 근접 효과 보정량이 되는 보정 조사량 d(x)는, 상술한 식 (85)의 해로서 산출할 수 있다. 이 순서를 스트라이프 내의 모든 소 영역 L에 대하여 행하고, 1개의 스트라이프용으로 근접 효과 보정량이 소 영역 P마다 산출된다. 계산된 근접 효과 보정량은, 근접 효과 보정량 저장용 메모리(127)에 저장된다.

또한, GCD 보정용의 기준 조사량 D₁₀₀ _%(x)는, 별도로 미리 다른 소프트웨어를 이용하여 계산해 둔 것을 기억 장치(123)에 저장해 둔다. 혹은, CPU(120)로 계산해도 된다. GCD 보정용의 각 메쉬(소 영역 L)에서의 치수 보정량 Δl(x)는 상술한 제1 내지 제3 실시 형태 중 어느 하나의 방법으로 계산한다. 그리고, 각 메쉬에서 얻어진 치수 보정량 Δl(x)를 이용하여 얻어지는 기준 조사량 D₁₀₀ _%(x)는, 식 (87)로 부터 산출할 수 있다. 또한, 근접 효과 보정 변수 η^*(Δl(x))은, 식 (84)로부터 산출할 수 있다. 이와 같이 하여, 각 메쉬의 기준 조사량 D₁₀₀ _%(x) 및 η^*(Δl(x))를 구하고, 이것을 묘화 장치(100)에의 입력 데이터라고 한다. 그리고, 프로세스 보정용 데이터(125)로서, 기억 장치(123)에 저장해 둔다. 그리고, CPU(120)는 기억 장치(123)로부터 메모리(122)를 통하여 기준 조사량 D₁₀₀ _%(x)를 판독하고, 프로세스 보정용 데이터 저장 메모리(126)에 저장해 둔다.

실제로 묘화할 때에는, 근접 효과 보정량 저장용 메모리(127)에 저장된 근접 효과 보정용 소 영역 P마다의 보정 조사량 d(x)와 프로세스 보정용 데이터 저장 메모리(126)에 저장된 GCD 보정용 소 영역 L마다의 기준 조사량 D₁₀₀ _%(x)를 이용한다. 예를 들어, 어떤 샷 s₁을 묘화할 경우, 편향 제어 회로(112)는 그 조사 위치가 GCD 보정용 메쉬 안의 어떤 메쉬에 포함될지를 산출한다. 그리고, 그 메쉬에 기록되는 GCD 보정용의 기준 조사량 D₁₀₀ _%(x)를 프로세스 보정용 데이터 저장 메모리(126) 내의 데이터로부터 판독한다. 이것을 Ds₁이라 한다. 또한, 동일 조사 위치가 근접 효과 보정용 메쉬의 어떤 메쉬에 포함될지를 산출한다. 그리고, 그 메쉬의 근접 효과 보정 조사량 d(x)를 근접 효과 보정량 저장용 메모리(127) 내의 데이터로부터 판독한다. 이것을 ds₁이라 한다. 그리고 편향 제어 회로(112)는, 그 샷 s₁의 조사량 D(x)를 Ds₁ × ds₁이라 하고, 이것을 전류 밀도 B로 나누어, 조사 시간 t를 산출 한다. 그리고, 편향 제어 회로(112)는 DAC(154) 및 편향 앰프(144)를 통하여 성형 편향기(205)에 인가하는 전압을 제어하기 위한 신호를 버퍼(164)에 출력한다. 그 신호에 기초하여, 샷의 사이즈가 제어된다. 또한, 편향 제어 회로(112)는, DAC(156) 및 앰프(146)를 통하여 위치 편향에 이용하는 대물 편향기(208)에 인가하는 전압을 제어하기 위한 신호를 버퍼 메모리(166)에 출력한다. 그 신호에 기초하여, 샷의 위치가 제어된다. 그리고, 편향 제어 회로(112)는 DAC(152) 및 앰프(142)를 통하여 BLK 편향기(212)에 인가하는 전압을 제어하기 위한 신호를 버퍼 메모리(162)에 출력한다. 그 신호에 기초하여, 상기 산출한 조사 시간 t만큼, 빔이 온이 되는 전압(통상은 제로 전압)이 BLK 편향기(212)에 가해진다.

이상과 같이 구성함으로써, 소정 시간, 소정의 조사량으로 그 샷을 조사하고, 마스크 위에 완성되는 도형의 치수를 제어하는 것이 가능해진다. 이와 같이 하여 묘화된 패턴은, 로딩 효과나 프로세스에 관련된 GCD 오차를 보정할 수 있는 것으로 되어 있다.

<제6 실시 형태>

상술한 각 실시 형태에서는, GCD 치수 오차를 보정하는 경우에 대하여 설명했다. 그리고, 예를 들어 에칭 시에 생기는 로딩 효과에 기인하는 GCD 오차는, 영향 범위 σ가 ㎝ 오더 정도가 되므로, 계산에 이용하는 메쉬 사이즈는 1 ㎜ 정도가 적당해진다. 또한, 플레어에 기인하는 GCD 오차는, 영향 범위 σ가 4 내지 16 ㎛ 정도가 되므로, 메쉬 사이즈는 400 내지 1600 ㎚ 정도가 적당해진다. 즉, GCD 오차를 보정하기 위해서는, 메쉬 사이즈가 1O ㎜ 내지 100 ㎚의 범위에 있는 것이 적 합해진다. 이러한 사이즈는, 통상 복수의 도형이 포함될 정도의 크기의 사이즈이다. 따라서, 상술한 각 실시 형태에서는, 통상 복수의 도형이 포함되는 메쉬 영역마다 계산이 행해지는 경우가 많다.

그러나, 상술한 각 실시 형태에서의 치수 보정량 Δl(x)를 구하기 위한 계산식 및 방법은, 이것들의 영역 사이즈에 한정되는 것은 아니다. 예를 들어, 영향 범위 σ가 250 ㎚ 정도가 되는 마이크로 로딩 효과에 기인하는 로컬 CD 오차를 보정할 경우에도 사용할 수 있다. 그 경우에는, 메쉬 사이즈는 50 ㎚ 정도가 적당해진다. 즉, 범위를 작게 한 마이크로 로딩 효과 등의 로컬 CD 오차를 보정하기 위해서는, 메쉬 사이즈가 100 ㎚보다 작은 범위에 있는 것이 적합해진다. 이러한 사이즈는, 통상 1개의 도형 혹은 그 도형의 일부만이 포함될 정도의 크기의 사이즈이다. 따라서, 통상 1개의 도형 혹은 그 도형의 일부만이 포함되는 메쉬 영역마다의 계산에도 상술한 각 실시 형태에서의 치수 보정량 Δl(x)를 구하기 위한 계산식 및 방법을 이용할 수 있다. 그 경우에는, 메쉬 사이즈 Δ_L과 영향 범위 σ_L과 보정 계수 γ_d의 값을 변경하면 좋다. 예를 들어, 영향 범위 σ_L을 25O ㎚로, 메쉬 사이즈 Δ_L을 50 ㎚로, 보정 계수 γ_d를 -10㎚ 정도로 설정하면 된다.

이하, 범위를 작게 한 로컬 CD 오차를 보정한 경우의 계산 결과의 일례를 설명한다.

도24는 제6 실시 형태에 있어서의 보정 오차 측정용의 패턴의 일례를 도시하는 도면이다.

2차원 평면이 되는 묘화 영역(72)의 우측 절반에 사각형의 도형(76), 예를 들어 컨택트홀 패턴을 형성한다. 그리고 개개의 사각형 사이즈는 w × w로 했다. 그리고, 이 패턴의 마이크로 로딩 효과 등의 로컬 CD 오차를 계산하기 위한 메쉬 영역(74)을 Δ_L × Δ_L의 사이즈로 분할했다. 여기에서는 메쉬 사이즈 Δ_L을 50 ㎚로 설정했다. 또한, 영향 범위 σ_L을 250 ㎚로, 보정 계수 γ_d를 -10 ㎚ 정도로 설정했다.

도25는 제6 실시 형태에 있어서의 면적만을 고려한 경우의 보정 정밀도의 일례를 나타내는 그래프이다.

여기에서는, 일례로서 패턴의 면적(혹은 밀도)만을 고려하고, 변이나 정점의 기여를 무시한 경우를 나타낸다. 도25에 도시한 바와 같이, 변이나 정점의 기여를 무시했기 때문에, 위치에 따라 크게 보정 잔차가 남는 것을 알 수 있다.

도26은 제6 실시 형태에 있어서의 면적과 변의 길이의 총합을 고려한 경우의 보정 정밀도의 일례를 나타내는 그래프이다. 괄호 안의 숫자는, 계산 횟수를 나타내고 있다. 여기에서는, 계산 횟수를 1회보다도 2회로 한쪽이 보다 보정 잔차는 작아진다. 즉, 면적만을 고려한 경우보다도 다시 변의 총합을 계산에 이용하여 해를 구하는 쪽이 고정밀도가 된다. 이에 의해 오차는 0.02 ㎚까지 억제하는 것이 가능해져, 요구되는 정밀도에 따라서는, 이것으로 충분한 보정이 가능해진다. 이 보정 정밀도를 더욱 향상시키는 방법을 이하에 설명한다. 도26의 예에서는, 3회 이상 계산 횟수를 많게 해도 정밀도가 향상되지 않는다. 이것은, 정점의 기여를 무시한 것에 기인한다.

도27은 제6 실시 형태에 있어서의 면적과 변의 길이의 총합과 정점의 기여를 고려한 경우의 보정 정밀도의 일례를 나타내는 그래프이다.

괄호 안의 숫자는, 계산 횟수를 나타내고 있다. 여기에서는, 변과 정점의 기여를 고려했다. 그리고 계산 횟수를 늘림으로써 보정 잔차를 O.1 ㎚ 이내로 억제할 수 있다.

도25에 도시한 바와 같이, 면적만을 고려하는 방법만으로는, 패턴의 미세화가 진행함에 따라서, 정밀도가 불충분해지는 것이 예상된다. 이에 대하여, 도26 및 도27에 나타낸 바와 같이, 케이스 1 내지 2의 각 해법에 의해, 장래의 LSI의 정밀도를 충족시키는 것이 가능해진다. 특히, 케이스 2와 같이, 변의 기여, 정점의 기여까지를 고려하는 보정에 의해, 보다 고정밀도로 보정하는 것이 가능해진다.

이상과 같이, 노광용 마스크의 패턴 작성 영역으로부터 가상 분할된 메쉬 형상의 복수의 칸 영역(메쉬)의 메쉬마다 포함되는 패턴의 면적과, 패턴의 외주 변의 길이의 총합을 이용함으로써, 마이크로 로딩 효과에 의해 생기는 패턴의 로컬 CD 치수 오차를 보정하는 보정량을 고정밀도로 산출할 수 있다. 또한, 메쉬 내의 패턴의 정점의 기여로서, 정점의 계수 Q_c에 Δl(x)²을 곱한 값을 계산에 포함시킴으로써, 범위를 좁게 한 로컬 CD 치수 오차를 보정하기 위한 보다 고정밀도인 보정량 Δl(x)를 산출할 수 있다.

도24에서는 메쉬 영역(74) 내에 1개의 도형(76)이 포함되는 경우에 대해 나 타내었지만, 이에 한정되는 것은 아니다.

도28은 제6 실시 형태에 있어서의 패턴의 일례를 도시하는 도면이다.

메쉬 사이즈를 작게 해 가면, 도28에 도시한 바와 같이 메쉬 영역(74) 내에는, 도형(79)의 일부씩밖에 포함되지 않게 된다. 이러한 경우에는, 각각의 메쉬 영역(74, 75) 내에 포함되는 부분 도형(77, 78)을 따로따로 계산한다. 그리고, 각각의 메쉬 영역마다 치수 보정량 Δl(x)를 구한다. 여기에서는, 메쉬 영역(75) 내에 포함되는 부분 도형(77)의 치수 보정량 Δl₁(x)와 메쉬 영역(74) 내에 포함되는 부분 도형(78)의 치수 보정량 Δl₂(x)를 구한다. 그리고, 각각 치수 보정하면 된다.

다음에, 상술한 제1 실시 형태에서는 도1에서 도시한 바와 같이, 각 제조 공정의 후단으로부터 순서대로 CD 치수 오차를 보정해 간 쪽이 고정밀도인 보정이 가능한 것을 설명했지만, 마이크로 로딩 효과에 의한 로컬 CD 오차에 대해서도 마찬가지이다. 도1의 예에서는, 웨이퍼 위에 패턴을 형성할 때의 에칭 공정에서 생기는 오차를 보정하는 공정(S104)에서 마이크로 로딩 효과에 의한 CD 오차를 보정하게 된다. 그래서, 마스크 형성 공정(S201)의 1개 후단측이 되는 노광 공정(S202)에서 생기는 플레어에 의한 GCD 오차를 보정하는 공정(S106)과 관련시킨 경우의 보정 정밀도에 대하여 이하에 설명한다. 여기에서는, 마이크로 로딩 효과에 의한 치수 보정을 계산하는 데 있어서, σ_L = 250 ㎚, γ_d = -1O ㎚로 했다. 또한, 플레어에 의한 치수 보정을 계산하는 데 있어서는, 더블 가우시안의 식을 이용하여, σ_L1 = 4 ㎛, γ_d1 = 1O ㎚, σ_L2 = 17 ㎛, γ_d2 = 1O ㎚로 했다.

도29는 제6 실시 형태에 있어서의 마이크로 로딩 효과와 플레어에 의한 CD 오차를 보정하지 않는 경우의 치수 정밀도의 일례를 나타내는 그래프이다.

도29에 도시한 바와 같이 보정하지 않는 경우, 위치에 따라 크게 보정 잔차가 남는 것을 알 수 있다.

도30은 제6 실시 형태에 있어서의 프로세스 순서의 영향을 무시하고 면적만을 고려한 경우의 보정 정밀도의 일례를 나타내는 그래프이다.

여기에서는, 일례로서 패턴의 면적(밀도)만을 고려하고, 변이나 정점의 기여를 무시한 경우를 나타낸다. 도30에 도시한 바와 같이, 프로세스 순서의 영향이나 변이나 정점의 기여를 무시했기 때문에, 위치에 따라 크게 보정 잔차가 남는 것을 알 수 있다.

도31은 제6 실시 형태에 있어서의 프로세스 순서의 영향을 무시하여 면적과 변의 길이의 총합과 정점의 기여를 고려한 경우의 보정 정밀도의 일례를 나타내는 그래프이다.

면적 이외에 변이나 정점의 기여를 고려했기 때문에, 보정 잔차는 도30에 비해 어느 정도 작아졌지만, 프로세스 순서의 영향을 무시하고 있으므로, 아직 보정 잔차가 남아 있다.

도32는 제6 실시 형태에 있어서의 프로세스 순서의 영향과 면적과 변의 길이의 총합과 정점의 기여를 고려한 경우의 보정 정밀도의 일례를 나타내는 그래프이 다.

면적이나 변이나 정점의 기여와 다시 프로세스 순서의 영향을 고려했기 때문에, 보정 잔차를 0.1 ㎚ 이내로 억제할 수 있다.

<제7 실시 형태>

상술한 각 실시 형태에서는, 각 제조 공정의 후단으로부터 순서대로 CD 치수 오차를 보정해 갈 경우에, 가장 작은 메쉬 사이즈 Δ_L과 영향 범위 σ_L에 모든 공정에서의 계산을 맞춰 행하는 것을 전제로 하고 있었다. 그러나, 그것에서는 계산 횟수가 방대한 수가 되어 버린다. 그래서, 제7 실시 형태에서는 고속 계산이 가능한 연산 방법에 대하여 설명한다.

미지의 함수 Δdk(x)를 다음 식 (89)에서 정의한다.

(89)

여기서, 상술한 각 실시 형태와 마찬가지로, Δl_k ₊ ₁(x)는, 기지의 함수로 한다. 미지의 함수 Δl_k(x) 대신에, Δd_k(x)를 이용할 경우, Δd_k(x)에 관한 방정식은 식 (89)를 이용하여, 다음의 식 (90)과 같이 나타낼 수 있다.

(90)

여기서, FEC_k*(x)는, 이하의 식 (91)로 정의된다.

(91)

또한, F_k(x)는 이하의 식 (92)로 정의된다.

(92)

여기서, 식 (19)에서, FEC(x)를 FEC_k*(x)로, γ_pf(x)-δl(x)를 F_k(x)로 치환을 행하면, 식 (19)는 식 (92)와 동일한 형태가 된다. 따라서, 식 (19)의 해를 Q(x, γ_dk, FEC(x), CAT(x), γ_pf(x)-δl(x))로 표현하면, 식 (90)의 해, 즉 Δd_k(x)는, 다음 식 (93)으로 나타낼 수 있다.

(93)

이미, 상술한 제1 실시 형태에 있어서 식 (19)의 해로서 근사적인 해, 식 (21-1) 내지 식 (28)이 얻어지고 있다. 또한, 고정밀도인 해로서는, 식 (47) 내지 식 (58)이 얻어지고 있다. 따라서, 이들의 해를 이용하여, FEC(x)를 FEC_k ^*(x)로, γ_pf(x)-δl(x)를 F_k(x)로 치환을 행한 것이 해가 되고, 그 해를 이용함으로써, Δd_k(x)의 값을 구할 수 있다. Δl_k(x)는 식 (89)에 의해, 기지의 함수인 Δl_k _＋ ₁(x)와 기지의 함수가 된 Δd_k(x)의 값으로부터 구할 수 있다. 이상과 같이, 제조 공정 간 의 치수 보정량의 차이분 Δd_k(x)가 구해져, 이 차이분 Δd_k(x)를 이용하여 1개 전단의 제조 공정에 있어서의 메쉬 영역마다의 치수 보정량 Δl_k(x)를 구할 수 있다. 이 방법을 이용하여, 이하 고속 계산 방법에 대하여 설명한다.

전술한 바와 같이, 치수 보정량 Δl(x)는, 가장 작은 σ의 값(σ_min)보다도 충분히 소 영역을 단위로 행한다. 이 γ의 값은, 프로세스에 따라 자릿수가 틀리게 다르다. 예를 들어, 마이크로 로딩 효과의 경우에는 250 ㎚ 정도, 플레어의 경우에는 10 ㎛ 정도가 되어, 그 비는 40배에 이른다. 이러한 경우에는, 보정 계산 시간이 막대해진다. 그것은 이하의 이유에 의한다. 상술한 마이크로 로딩 효과와 플레어를 함께 보정하는 경우에는, 소 영역을 σ(250 ㎚)보다 충분히 작게 할 필요가 있어, 소 영역의 사이즈를 예를 들어 1/5인 50 ㎚로 하게 된다.

이 소 영역에서, 플레어의 보정을 행하기 위해, 가우스 함수로 컨볼류션 적분을 행할 필요가 있지만, 플레어 영향의 넓이 σ를 10 ㎛로 하고, 3σ까지 영향을 고려하는 것으로 하면, 반경 30 ㎛의 원내의 소 영역 전부에 대하여 컨볼류션 계산을 하게 된다. 이 안에 있는 소 영역의 수는, π(30 ㎛/50 ㎚)² = 1 × 10⁶에 미친다. 한편, LSI의 사이즈를 1 ㎝각으로 하면, 이 소 영역의 수는(1 ㎝/50 ㎚)² = 4 × 10¹⁰이다. 이 하나하나의 소 영역에 대하여, 상술한 컨볼루션 계산이 필요해지므로, 계산 횟수는 4 × 1O¹⁶회에 미치게 된다. 만약 계산기의 처리 속도가 1초 동 안에 1 × 1O⁹회의 계산이 가능한 것으로 하면, 계산 시간은 4 × 10¹⁶/1O⁹ = 4 × 1O⁷초 걸리게 된다. 이값은, 약 3일이 된다. 이 값은, LSI의 제조에 견딜만한 것이 아니다. 이하, 상술한 식 (89) 내지 식 (93)을 사용한 계산법을 이용하여, 이 문제를 해결하는 방법을 나타낸다.

도33a와 도33b는, 제7 실시 형태에 있어서의 메쉬 영역의 일례를 나타내고 있다.

보정 계산의 과정에서, 어떤 프로세스의 보정을 계산하는 공정을 고려한다. 도33a에 도시한 바와 같이 이 프로세스에서의 σ_k은 소 영역 L이 되는 소 영역(74)의 사이즈보다도 자릿수 차이에 큰 것으로 한다. 여기서, 도33b에 도시한 바와 같이 치수 보정량 Δl(x)를 산출하는 소 영역(74)과는 다른 또 하나의 소 영역(84)(소 영역 M)을 정의해 도입한다. 이 소 영역(84)의 크기를 Δ_M × Δ_M이라 한다. Δ_M의 사이즈는, σ_k보다도 충분히 작지만, 소 영역(74)의 사이즈 Δ_L × Δ_L보다도 충분히 큰 것으로 한다. 예를 들어 Δ_L = 50 ㎚, σ_min = 250 ㎚, Δ_M = 1 ㎛, σ_k = 1O ㎛로 한다. 여기서, 이해하기 쉽게 하기 위해, 위치 의존의 함수 f_k(x)는, g_k(x)보다도 천천히 값이 변화되는 함수로 한다. 이 경우, 식 (90)과 식 (91)로부터, Δd_k(x)는, σ_k 정도의 거리에서, 값이 천천히 변화되는 함수인 것을 알 수 있다. 왜냐하면, 식 (90)과 식 (91) 중에서 Δd_k(x) 이외는, 그러한 특징을 갖는 함수이기 때문이다. 예를 들어, 식 (90)의 제2항은, 밀도(σ_k 정도의 거리에서, 값이 천천히 변화되는 함수)를 g_k(x)로 컨볼류션 계산한 것이기 때문이다. 따라서, σ_k보다도 충분히 작은 소 영역(84) 안에서는, Δd_k(x)의 값은, 거의 일정하며, 장소에 따라 변화되지 않는다고 생각해도 좋다. 그로 인해 예를 들어, Δd_k(x)의 값은, 소 영역(84)의 중심에서만 산출하고, (1) 그 값을 그 소 영역(84) 안에 있는 모든 소 영역(74)에서 이용한다. (2) 혹은, 어떤 점에서의 Δd_k(x)의 값을 산출할 경우, 주변의 소 영역(84)의 중심에서 산출한 이 Δd_k(x)를 이용하여 내부 삽입하여 산출한다고 하는 방법을 행해도 치명적으로 큰 오차는 발생하지 않게 된다. 이에 의해, 소 영역(84) 내의 모든 소 영역(74)에 대하여 컨볼류션 계산을 할 필요가 없어지므로, 계산 시간을 대폭 단축할 수 있다.

또한, 이 소 영역(84)을 이용하면, 컨볼루션 계산 시의 계산량도 대폭 저감할 수 있다. 이것을 다음에 나타낸다. Δd_k(x)를 계산하기 위해서는, 식 (92) 등에서 보는 것 같이, 다음 식 (94)에 나타낸 바와 같은 컨볼루션 계산이 필요해진다.

(94)

여기서, D(x)의 예는, ρ₀(x)이나 FEC(x) Δl_k(x)/ΔL 등이다. 식 (94)를 합의 형태로 표현하면 다음 식 (95)와 같이 나타낼 수 있다.

(95)

식 (95)에 있어서, 합은 소 영역(84)(소 영역 M)에 대하여 취한다. 소 영역(74)(소 영역 L)의 번호 부여를 (l, j)로 변경한다. 여기서 l은, 소 영역 M의(통과) 번호, j는 l번째의 소 영역(84)(소 영역 M) 중에 있는 소 영역(74)(소 영역 L)의 (통과) 번호이다. 이때, 식 (95)는 다음 식 (96)과 같이 표현할 수 있다.

(96)

소 영역(74)(소 영역 L) 중에서 g_k(x)는 거의 변화되지 않는다. 따라서, g_k(x)를 소 영역(84)(소 영역 M)의 중심에서의 값으로 대표시키고, 영역 L에 관한 합으로부터 밖으로 이동해도, 큰 오차를 발생하지 않는다. 따라서, 식 (96)은 다음 식 (97)과 같이 변형할 수 있다.

(97)

여기서, 다음의 양 D^＋(x_l, c_c)를 다음 식 (98)에 나타낸 바와 같이 정의하고, 도입한다.

(98)

식 (98)의 D^＋(x_l _{, m})을 이용하면, u(x_i, c_c)는 다음 식 (99)와 같이 계산할 수 있게 된다.

(99)

이 식 (99)를 이용하면, 컨볼루션에 사용하는 소 영역은, 작은 소 영역 L이 아니고, 소 영역에 비해 큰 소 영역 M이므로, 컨볼루션 계산 시의 계산량은, 직접 식 (95)를 계산하는 것보다도, 대폭 단축되게 된다.

이하, 상술한 방법의 효과를 확인한다. 식 (95)를 직접 계산하면, 계산량은 π(3σ_k/Δ_L)² (L/Δ_L)²이 된다. 여기서, L은 LSI의 사이즈이다(예를 들어, 1 ㎝). 한편, 상술한 방법에 의하면, D^＋(x_l, c_c)를 계산하기 위한 계산량은, (L/Δ_L)²이 되어, 컨볼루션 계산을 위한 계산량은 π(3σ_k/Δ_M)²(L/Δ_M)²이 된다. 이 D^＋(x_l, c_c)를 계산하기 위한 계산량과 식 (95)를 직접 계산하는 계산량과의 비는 π(3σ_k/Δ_L)²이 된다. σ_k와 Δ_L이 각각 1O ㎛(로컬 플레어) 및 50 ㎚(마이크로 로딩 효과에 대한 소 영역 L 사이즈)의 경우, 이 비는 1 × 10^-6이 된다. D^＋(x_l, c_c)의 계산량은 직접, 식 (95)에서 컨볼류션 계산하기 위한 계산량에 비해 충분히 작다. 식 (90)을 직접 계산한 경우의 계산 시간을 3일로 어림잡았지만, 이 비율을 따라서 비례 계산하면, D^＋(x_l, c_c)를 계산하기 위한 계산 시간은, 40초가 된다.

또한, π(3σ_K, /Δ_L)²(L/Δ_L)²과 π(3σ_k/Δ_M)²(L/Δ_M)²과의 비는, (Δ_M/Δ_L)⁴ = (σ_k/σ_min)⁴이 된다. σ_k와 σ_min(전 프로세스 중에서 가장 작은 γ의 값)이, 각각, 10 ㎛(GCD 플레어)와 250 ㎚(마이크로 로딩 효과)라고 하면, 이 비는 4 × 10^-7이 된다. 이것도 또한, 직접 식 (95)에서 컨볼류션 계산하기 위한 계산량인 π(3σ_k/Δ_L)²(L/Δ_L)²에 비해 월등히 작다. 식 (90)을 직접 계산한 경우의 계산 시간을 3일로 어림잡았지만, 이 비율을 따라서 비례 계산하면, D^＋(x_l,c_c)를 계산하기 위한 계산 시간은, 16초가 된다.

이상과 같이, 제조 공정마다 메쉬 영역의 사이즈를 바꾸어 제조 공정 간의 치수 보정량의 차이분 Δd_k(x)가 구해진다. 메쉬 영역의 사이즈를 바꿈으로써, 전술한 바와 같이 컨볼루션 계산에 수반하는 계산 시간, 나아가서는 보정 계산 시간을 대폭 단축하는 것이 가능해진다. 그리고, 이 차이분 Δd_k(x)와 기지의 함수인 Δl_k+1 (x)를 이용하여, 하나 전단의 제조 공정에 있어서의 메쉬 영역마다의 치수 보정량 Δl_k(x)가 식 (89)에 의해 산출된다. 치수 보정량 Δl_k(x)를 식 (89)에 의해 계산할 때는, 원래의 메쉬 사이즈 Δ_L을 이용하면 좋다.

제7 실시 형태에서는, 마스크 형성 시에 마이크로 로딩 효과에 의한 CD 오차 보정(S108)을 행할 경우에, 플레어에 의한 GCD 보정(S106)에서의 차이분 Δd_k(x)를 계산하는 경우에 대하여 설명했다. 즉, 상술한 제1 내지 제6 실시 형태에서는, 각 제조 공정의 가장 작은 메쉬 사이즈 Δ_L과 영향 범위 σ_L에 모든 공정에서의 계산을 아울러 행하는 것을 전제로 하고 있었다. 그로 인해, 상술한 제1 내지 제6 실시 형태에서는, 마이크로 로딩 효과에 의한 CD 오차를 보정할 경우, 메쉬 사이즈 Δ_L과 영향 범위 σ_L이 마이크로 로딩 효과 보정용의 값이 될 것이다. 그러나, 전술한 바와 같이 제7 실시 형태에서는, 플레어에 의한 GCD 보정에서는, 플레어용의 메쉬 사이즈 Δ_M과 영향 범위 σ_M을 이용함으로써 차이분 Δd_k(x)의 계산량을 단축할 수 있는 것을 설명했다. 이 방법은, 플레어에 의한 GCD 보정에 한정되는 것은 아니며, 다른 제조 공정에서도 마찬가지로, 메쉬 영역의 사이즈를 바꿈으로써, 차이분 Δd_k(x)의 계산량을 단축할 수 있다. 각각의 제조 공정에서의 오차 범위에 따라 메쉬 영역의 사이즈를 선택하면 된다. 그에 의해 각각의 제조 공정에서의 치수 보정량 Δl_k(x)의 계산에 있어서 고속화를 가능하게 할 수 있다.

이상의 설명에 있어서, 「~ 회로」, 「~부」 혹은 「~ 공정」이라 기재했지만 처리 내용 혹은 동작 내용은, 컴퓨터로 동작 가능한 프로그램에 의해 구성할 수 있다. 혹은, 소프트웨어가 되는 프로그램뿐만 아니라, 하드웨어와 소프트웨어와의 조합에 의해 실시시켜도 상관없다. 혹은, 펌웨어와의 조합이라도 상관없다. 또한, 프로그램에 의해 구성되는 경우, 프로그램은 자기 디스크 장치, 자기 테이프 장치, FD, 혹은 ROM(리드 온리 메모리) 등의 기록 매체에 기록된다. 예를 들어, 기억 장치(123)에 기록된다.

또한, 도22에 있어서, 컴퓨터가 되는 CPU(120)는, 또한 도시하지 않은 버스를 통하여, 기억 장치의 일례가 되는 RAM(랜덤 액세스 메모리), ROM, 자기 디스크(HD) 장치, 입력 수단의 일례가 되는 키보드(K/B), 마우스, 출력 수단의 일례가 되는 모니터, 프린터, 혹은 입력 출력 수단의 일례가 되는 외부 인터페이스(I/F), FD, DVD, CD 등에 접속되어 있어도 상관없다.

이상, 구체예를 참조하면서 실시 형태에 대하여 설명했다. 그러나, 본 발명은 이들의 구체예에 한정되는 것은 아니다. 예를 들어, 반도체 장치 중 1층을 형성하기 위한 모든 공정에 대하여 GCD 보정을 행했지만, 오차가 작은 것이 있으면 그곳은 생략해도 좋다. 또한, 전층에 적용하지 않고, 정밀도가 필요한 층에만 적용해도 좋다. 또한, 인 프린트(Inprint) 기술에서도 적용 가능하다. 그 경우, 노광용 마스크를 inprint의 원판으로서 적용할 수 있다. 또한, 상술한 GCD 보정의 방법은, 마스크 형성에 한정되지 않고, 전자 빔(EB)이나 레이저에 의한 직접 묘화에도 적용 가능하다. 또한, 노광 공정에 대하여, 통상의 광을 이용한 예로 설명했지만, X선 마스크나 EUV(extreme ultra violet) 광을 이용하는 전사 장치용 마스크의 형성에서도 적용할 수 있다. 또한, 패턴의 형상은 사각형(전부 90°각)에 한정되지 않고, 임의 각도의 경사선, 삼각형, 원, 타원, 링 등, 일반적인 2차원의 패턴이라도 상관없다.

또한, 장치 구성이나 제어 방법 등, 본 발명의 설명에 직접 필요하지 않은 부분 등에 대해서는 기재를 생략하였지만, 필요해지는 장치 구성이나 제어 방법을 적당하게 선택하여 이용할 수 있다. 예를 들어, 묘화 장치(100)를 제어하는 제어부 구성에 대해서는, 기재를 생략하였지만, 필요해지는 제어부 구성을 적당하게 선택하여 이용하는 것은 물론이다.

기타, 본 발명의 요소를 구비하고, 당업자가 적당하게 설계 변경할 수 있는 모든 패턴 작성 방법, 하전 입자 빔 묘화 장치, 및 하전 입자 빔 묘화 방법은, 본 발명의 범위에 포함된다.

당업자라면 추가의 이점 및 변경을 쉽게 떠올릴 수 있을 것이다. 그러므로, 본 발명은 그 보다 넓은 측면에 있어 본 명세서 중에서 설명하여 보여준 특정의 세부 및 예시적 실시형태로 한정되지 않는다. 따라서, 첨부된 특허청구범위 및 이들의 등가물에 의해 규정되는 바와 같은 총체적 발명 개념의 사상 및 범위를 이탈하지 않고서 각종의 변경을 가할 수 있다.

도1은 제1 실시 형태에 있어서의 마스크의 제조 공정과 LSI의 제조 공정의 주요부 공정을 나타내는 도면이다.

도2a 내지 도2c는 제1 실시 형태에 있어서의 작성되는 패턴의 일례를 도시하는 도면이다.

도4는 패턴의 정점에서 생기는 면적 오차에 대하여 설명하기 위한 도면이다.

도7은 제1 실시 형태에 있어서의 면적과 변의 길이의 총합을 고려한 경우의 보정 정밀도의 일례를 나타내는 그래프이다.

도10은 제1 실시 형태에 있어서의 밀한 부분과 소한 부분이 혼재하는 패턴이 인접하여 복수 배치된 경우의 일례를 도시하는 도면이다.

도11은 제1 실시 형태에 있어서의 GCD 오차의 패턴 위치 의존성을 조사하기 위한 평가용 패턴의 일례를 도시하는 도면이다.

도12는 제1 실시 형태에 있어서의 GCD 오차의 패턴 밀도 의존성을 조사하기 위한 평가용 패턴의 일례를 도시하는 도면이다.

도14의 (a) 내지 도14의 (d)는 제1 실시 형태에 있어서의 치수 보정의 일례를 도시하는 도면이다.

도15의 (a) 내지 도15의 (d)는 제1 실시 형태에 있어서의 치수 보정의 다른 일례를 도시하는 도면이다.

도16의 (a) 내지 도16의 (c)는 도1에 있어서의 반도체 제조 공정의 흐름에 따른 공정 단면도의 일례이다.

도17의 (a) 내지 도17의 (c)는 도1에 있어서의 반도체 제조 공정의 흐름에 따른 공정 단면도의 일례이다.

도18의 (a) 내지 도18의 (c)는 도1에 있어서의 반도체 제조 공정의 흐름에 따른 공정 단면도의 일례이다.

도19는 제4 실시 형태에 있어서의 레이저 묘화 장치의 주요부 구성을 나타내는 개념도이다.

도20은 제5 실시 형태에서의 임계치 모델의 일례를 나타내는 도면이다.

도21은 제5 실시 형태에 있어서의 GCD 보정용의 소 영역과 근접 효과 보정을 위한 소 영역과의 일례를 도시하는 도면이다.

도26은 제6 실시 형태에 있어서의 면적과 변의 길이의 총합을 고려한 경우의 보정 정밀도의 일례를 나타내는 그래프이다.

도31은 제6 실시 형태에 있어서의 프로세스 순서의 영향을 무시하고 면적과 변의 길이의 총합과 정점의 기여를 고려한 경우의 보정 정밀도의 일례를 나타내는 그래프이다.

도33a와 도33b는 제7 실시 형태에 있어서의 메쉬 영역의 일례를 나타내고 있는 도면이다.

도34는 칩의 내부 전체에서 보았을 경우의 패턴 치수가 변화되는 모습의 일례를 도시하는 도면이다.

<도면의 주요 부분에 대한 부호의 설명>

300: 기판

301: 채널

302: 게이트 산화막

303: 게이트

304: 콘택트

305: 층간 절연막

306: 상층의 절연막

307: 레지스트막

308: 자외광

310: 개구부

312: 금속막

400: 레이저 묘화 장치

401: 레이저광

402: 빔 스플리터

404: 음향 광학 소자

406: 폴리곤 미러

408: 렌즈

410: 스테이지

412: 마스크

Claims

노광용 마스크의 패턴 작성 영역으로부터 가상 분할된 메쉬 형상의 복수의 칸 영역의 칸 영역마다 포함되는 패턴의 면적과, 상기 패턴의 외주 변의 길이의 총합을 이용하여 상기 패턴에 생기는 치수 오차를 보정하는 보정량을 산출하고,

상기 보정량이 보정된 치수의 패턴을, 레지스트막이 도포된 기판에 노광하고,

노광 후에, 상기 레지스트막을 현상하고,

현상 후의 레지스트 패턴을 이용하여, 상기 기판을 가공하는 것을 특징으로 하는 반도체 장치의 제조 방법.
제1항에 있어서, 상기 레지스트막은 제1 막 위에 도포되어 있으며,

상기 기판을 가공할 때에,

현상 후에, 상기 제1 막을 에칭함으로써 개구부가 형성되고,

상기 개구부 및 상기 기판 표면에 제2 막이 퇴적되고,

퇴적 후에, 상기 제2 막의 표면이 연마되는 것을 특징으로 하는 반도체 장치의 제조 방법.
제1항에 있어서, 상기 칸 영역의 사이즈는 1개의 도형과 상기 도형의 일부와의 한쪽만을 포함하는 것이 가능한 사이즈인 것을 특징으로 하는 반도체 장치의 제 조 방법.
제1항에 있어서, 상기 칸 영역의 사이즈는 1변이 100 ㎚보다 작은 것을 특징으로 하는 반도체 장치의 제조 방법.
제1항에 있어서, 상기 칸 영역의 사이즈는 복수의 도형을 포함하는 것이 가능한 사이즈인 것을 특징으로 하는 반도체 장치의 제조 방법.
제1항에 있어서, 상기 칸 영역의 사이즈는 1변이 1O ㎜ 내지 100 ㎚의 범위인 것을 특징으로 하는 반도체 장치의 제조 방법.
노광용 마스크 위에 형성되는 패턴과 동일 종류의 패턴을 상기 노광용 마스크의 패턴의 주변에 가상 배치하는 공정과,

주변의 패턴을 포함하여, 메쉬 형상의 복수의 칸 영역으로 가상 분할하는 공정과,

가상 분할된 칸 영역마다, 주위의 칸 영역을 영향 범위에 포함시켜서 반도체 기판 위에 가공되는 제조 공정에서 생기는 패턴의 치수 오차를 보정하는 보정량을 산출하는 공정과,

상기 보정량이 보정된 치수의 패턴을 상기 노광용 마스크 위에 형성하는 공정을 구비한 것을 특징으로 하는 노광용 마스크에의 패턴 형성 방법.
제7항에 있어서, 상기 보정량을 산출할 때에, 칸 영역마다 포함되는 패턴의 면적과, 상기 패턴의 외주 변의 길이의 총합이 이용되는 것을 특징으로 하는 노광용 마스크에의 패턴 형성 방법.
반도체 장치의 1층분의 회로를 형성하는 노광 공정을 포함하는, 패턴의 치수 오차가 생기는 복수의 제조 공정 중, 보다 후단측의 제조 공정으로부터 순서대로, 후단의 제조 공정이 존재하는 경우에는 후단의 제조 공정에서 생기는 치수 오차를 보정하는 보정량으로 순서대로 보정된 치수로부터, 존재하지 않는 경우에는 설계 치수로부터의 치수 오차를 보정하는 보정량을 산출하고,

상기 노광 공정까지의 보정량이 보정된 치수의 패턴을 노광용 마스크 위에 형성하는 것을 특징으로 하는 노광용 마스크에의 패턴 형성 방법.
제9항에 있어서, 각 제조 공정에서의 보정량을 산출할 때에, 소정 사이즈의 메쉬 형상의 복수의 칸 영역으로 가상 분할된 칸 영역마다 포함되는 패턴의 면적과, 상기 패턴의 외주 변의 길이의 총합이 이용되는 것을 특징으로 하는 노광용 마스크에의 패턴 형성 방법.
제10항에 있어서, 상기 제조 공정마다 상기 칸 영역의 사이즈를 바꾸어서 제조 공정 간의 보정량의 차이분이 구해져, 상기 차이분을 이용하여 상기 소정 사이 즈의 칸 영역마다의 상기 보정량이 산출되는 것을 특징으로 하는 노광용 마스크에의 패턴 형성 방법.
반도체 장치의 1층분의 회로를 형성하는 노광 공정을 포함하는, 패턴의 치수 오차가 생기는 복수의 제조 공정 중, 보다 후단측의 제조 공정으로부터 순서대로, 후단의 제조 공정이 존재하는 경우에는 후단의 제조 공정에서 생기는 치수 오차를 보정하는 보정량으로 순서대로 보정된 치수로부터, 존재하지 않는 경우에는 설계 치수로부터의 치수 오차를 보정하는 보정량을 산출하고,

상기 노광 공정까지의 보정량이 보정된 치수의 패턴이 형성된 노광용 마스크를 이용하여, 레지스트막이 도포된 기판에 노광하고,

노광 후에, 상기 레지스트막을 현상하고,

현상 후의 레지스트 패턴을 이용하여, 상기 기판을 가공하는 것을 특징으로 하는 반도체 장치의 제조 방법.