JP4799065B2 - パラメータ抽出方法 - Google Patents

パラメータ抽出方法 Download PDF

Info

Publication number
JP4799065B2
JP4799065B2 JP2005211042A JP2005211042A JP4799065B2 JP 4799065 B2 JP4799065 B2 JP 4799065B2 JP 2005211042 A JP2005211042 A JP 2005211042A JP 2005211042 A JP2005211042 A JP 2005211042A JP 4799065 B2 JP4799065 B2 JP 4799065B2
Authority
JP
Japan
Prior art keywords
layer
pattern
parameter
resist
extracting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005211042A
Other languages
English (en)
Other versions
JP2007027613A (ja
Inventor
宏三 荻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2005211042A priority Critical patent/JP4799065B2/ja
Priority to US11/261,790 priority patent/US8048600B2/en
Publication of JP2007027613A publication Critical patent/JP2007027613A/ja
Application granted granted Critical
Publication of JP4799065B2 publication Critical patent/JP4799065B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/143—Electron beam

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明はパラメータ抽出方法に関し、特に電子ビーム等を用いた荷電粒子ビーム露光の近接効果補正用パラメータの抽出方法に関する。
現在、電子ビーム直接描画露光は、半導体装置等の量産に向けたエンジニアリングサンプル品作製においてキーテクノロジーのひとつとなっている。マスクを用いて露光を行う場合、特に多層配線層の設計では改版が多く、マスクレスで露光が行えるＥＢ直描技術は、コストやＴＡＴ（Turn Around Time）の面で非常に有効である。
一般に、電子ビーム露光においては、近接効果により、露光を行うパターンの粗密等に応じて解像線幅が変化することが知られている。そこで、ＥＩＤ（Exposure Intensity Distribution）関数に基づいて近接効果の影響を計算によって求め、最終的には各パターンで同じ吸収エネルギーが得られるよう、各パターンの露光量あるいは寸法を最適化する近接効果補正が行われる。例えば、パターンを形成するレジストが１種類の材料からなる基板の上に形成されているときのＥＩＤ関数は、経験的に次式（１）で表すことができる。
Figure 0004799065
この式（１）において、βfは前方散乱長、ηは後方散乱比率、βbは後方散乱長である。また、第１項は前方散乱強度分布を表す項であり、第２項は後方散乱強度分布を表す項である。前方散乱は狭い範囲に大きな影響を与え、後方散乱は広い範囲に比較的小さな影響を及ぼす。特定領域の後方散乱の影響を積分した値の前方散乱の影響に対する比が後方散乱比率ηである。
寸法精度の高いパターンを形成するためには、式（１）のβf，η，βbの選択が重要であり、従来、近接効果補正に最適なβf，η，βbを抽出するための方法も提案されている（特許文献１参照）。
ところで、近年では、実際に電子ビーム露光を行う際、レジストの下に、配線層やコンタクトホール層等、種々の材料で構成された多層構造が形成されている場合が多い。例えば、配線層であれば、配線にはアルミニウム（Ａｌ）や銅（Ｃｕ）が用いられ、配線間には酸化シリコン（ＳｉＯ2）等が用いられる。また、コンタクトホール層であれば、ビアにはタングステン（Ｗ）やＣｕが用いられ、ビア間にはＳｉＯ2等が用いられる。
Ｗに代表される重金属は、電子を反射しやすく、電子が透過しにくい。一方、ＡｌやＳｉＯ2のような比較的軽い物質は、電子をあまり反射せず、電子が透過しやすい。このように、たとえ同じ層内であってもそれを構成している材料の種類によって電子の散乱の様子はかなり異なってくる。また、ある層を透過した電子は、さらにその下の層に入射し、そこでも複数の構成材料によって異なる散乱をする。深く入射した電子がレジストに戻る過程においても、途中の層に存在する重金属によって反射され（遮蔽効果）、重金属がない場合に比べると、レジストに到達する電子の数は極端に減るようになる。
このように、多層構造における電子の散乱の様子は非常に複雑であり、式（１）のＥＩＤ関数によって単純に近接効果を見積もることはできない。すなわち、多層構造の場合、実際にはそれを構成する層の組み合わせによって後方散乱の影響が変わってくるにも関わらず、そのような層の組み合わせを考慮しない式（１）を用いると、計算上は層の組み合わせによらず後方散乱強度が同じになってしまうようになる。
これに対し、従来、レジストの下の層の組み合わせを考慮して後方散乱の影響を計算する手法も提案されている（特許文献２参照）。この提案では、各層において、その構成材料ごとに、電子の反射係数、透過係数、拡散長といったパラメータを定義し、各構成材料が存在する面積密度（占有率）で重み付けをして、層内での電子の流れ、換言すればエネルギーの流れを計算するようにしている。
図１５は従来の後方散乱強度の計算手法の原理説明図である。
図１５に示すように、基板（０番目の層）上に、Ｎ−１層（１番目の層からＮ−１番目の層）が順に積層され、最上層にレジスト（Ｎ番目の層）が形成されている場合を想定する。そして、ここではエネルギーの流れ（電子の流れ）を次のように考える。
図中矢印で示したように、まず、エネルギー（または電子数）ＥNの電子がレジストを透過してＮ−１番目の層に入射し、そのうち、透過係数ＴN-1に応じたエネルギーＥN-1の電子はＮ−１番目の層を透過し、反射係数ＲN-1に応じたエネルギーＥN-1´の電子はＮ−１番目の層で反射されてレジストに戻る。そして、Ｎ−１番目の層を透過してＮ−２番目の層に入射したエネルギーＥN-1の電子のうち、この層の透過係数に応じたエネルギーＥN-2の電子はＮ−２番目の層を透過してＮ−３番目の層に入射し、この層の反射係数に応じたエネルギーＥN-2´の電子はＮ−２番目の層で反射される。このようにして１番目の層では、入射した電子のうち、透過係数に応じたエネルギーＥ1の電子が透過し、反射係数に応じたエネルギーＥ1´の電子が反射する。また、基板に入射したエネルギーＥ1の電子のうちエネルギーＥ0´の電子がその反射係数に応じて基板で反射される。
一方、エネルギーＥ0´の電子のうち、１番目の層の透過係数に応じ、エネルギーＥ1´´の電子は、１番目の層を透過して２番目の層へと入射する。その際、２番目の層には、このエネルギーＥ1´´の電子のほかに、１番目の層で反射されたエネルギーＥ1´の電子も入射する。同様にして、Ｎ−１番目の層には、Ｎ−２番目の層を透過するエネルギーＥN-2´´の電子とＮ−２番目の層で反射されたエネルギーＥN-2´の電子が入射する。最終的にレジストには、透過係数ＴN-1に応じてＮ−１番目の層を透過するエネルギーＥN-1´´の電子と、反射係数ＲN-1に応じてＮ−１番目の層で反射されたエネルギーＥN-1´の電子が戻ってくることになる。
このようなエネルギーの流れに基づき、最上層から最下層まで再帰的に計算し、最終的に、レジストに戻ってきたエネルギーを後方散乱によってレジストに吸収されたエネルギーとする。この計算手法では、各構成材料の透過係数や反射係数等を用い、各層の各構成材料による電子の反射や透過、遮蔽効果等を加味するため、正確に後方散乱強度を計算することが可能になっている。
特開２００３−２１８０１４号公報 特開２００５−１０１５０１号公報
上記のような手法を用いて多層構造の後方散乱強度を計算して近接効果補正を行う場合には、各層の各構成材料の反射係数、透過係数、拡散長といったパラメータが精度良く抽出されている必要がある。これらのパラメータは、通常、実際の露光結果と計算結果を用いて抽出される。そして、このようにして得られるパラメータを用い、目的とするパターンの近接効果補正が行われ、それに従ってパターンの露光が行われることになる。
しかし、多層構造の場合、層の組み合わせは数多く、すべての組み合わせについて実験的に露光を行い、その露光結果を用いてパラメータを抽出するという作業には長時間を要する。例えば、各層がＷプラグと絶縁膜の２種類の材料で構成される３層構造の場合、Ｗプラグの占有率を１０通り変化させると、層の組み合わせは１０×１０×１０＝１０００通りになる。さらに、露光を行うパターンの種類、例えばパターンの占有率や存在範囲により、各パラメータを抽出するための実験データ数は膨大なものとなる。
本発明はこのような点に鑑みてなされたものであり、荷電粒子ビーム露光の近接効果補正に用いるパラメータを精度良くまた効率的に抽出するパラメータ抽出方法を提供することを目的とする。
本発明の一観点によれば、電子ビーム露光の近接効果補正に用いるパラメータを抽出するパラメータ抽出方法であって、基板上に第１パラメータを有する第１層を形成し、前記第１層上に第２層を形成し、前記第２層上にレジストを形成し、前記レジストに対し、電子ビームを用いて、第１形状を有する第１パターン、および前記第１形状と異なる第２形状を有する第２パターンを露光してレジストパターンを形成し、前記レジストパターンおよび前記第１パラメータに基づいて、前記第２層の第２パラメータを抽出する、パラメータ抽出方法が提供される。
このようなパラメータ抽出方法によれば、第１パラメータを有するパラメータ既知の第１層上にパラメータ未知の第２層を形成し、この多層構造に対し、レジストの形成および所定パターンの露光を行い、その露光結果を用いてパラメータ未知の第２層の第２パラメータを抽出する。これにより、多層構造のうち、パラメータ未知の第２層よりも下側の層についてはパラメータが既知であるので、そのパラメータを用いるようにすれば、考慮すべき層の組み合わせが大幅に減少する。そして、このようにしてパラメータ未知の第２層についてその第２パラメータが抽出された後は、この第２層をパラメータ既知の層として扱い、その上に新たにパラメータ未知の層を形成して同様にそのパラメータを抽出するようにすれば、多層構造の下層から順にパラメータが抽出されるようになる。
また、本発明の一観点によれば、電子ビーム露光の近接効果補正に用いるパラメータを抽出するパラメータ抽出方法であって、基板上にレジストを形成し、前記レジストに対し、電子ビームを用いて、第１形状を有する第１パターン、および前記第１形状と異なる第２形状を有する第２パターンを露光してレジストパターンを形成し、前記レジストパターンに基づいて、前記基板の第１パラメータを抽出し、前記基板を仮想的に分割し、前記基板の分割後の上層側を第２層とし、前記第２層より下層側を前記第１パラメータを有する第１層として、前記レジストパターンおよび前記第１パラメータに基づいて、前記第２層の第２パラメータを抽出する、パラメータ抽出方法が提供される。
このようなパラメータ抽出方法によれば、レジストの下の基板についてそのパラメータを抽出した後、その基板を仮想的に分割し、その分割層の最上層をパラメータ未知の第２層とし、それより下層側をパラメータ既知の第１層として、露光結果を用いてパラメータ未知の第２層の第２パラメータを抽出する。
例えば、２層分割時には、上層をパラメータ未知の第２層とし、下層をパラメータ既知の第１層として、第１層のパラメータには先に求めた基板全体についてのパラメータを用い、露光結果を用いて上層の第２層のパラメータを抽出する。また、３層分割時には、最上層をパラメータ未知の第２層とし、それより下の２層をパラメータ既知の第１層として、パラメータ既知の層である下側２層のパラメータには２層分割時に求めた上層と下層のパラメータを用い、露光結果を用いて最上層のパラメータ未知の第２層のパラメータを抽出する。
これにより、１層が仮想的に多層構造とみなされ、その各層についてパラメータが抽出されるため、層内での電子散乱をより反映させたパラメータが抽出されるようになる。
開示のパラメータ抽出方法では、パラメータ既知の層上にパラメータ未知の層を形成してパラメータを下層から順に抽出するようにした。これにより、多層構造のうち、パラメータ未知の層よりも下側の層についてはパラメータが既知であるので、考慮すべき層の組み合わせを大幅に減少させ、実験データ数を減少させることができる。また、パラメータを下層から順に抽出するので、多層構造内での電子散乱をより忠実に反映させて各層のパラメータを精度良く求めることができる。また、パラメータ未知の層のパラメータを抽出する際、それより下の層についてパラメータが既知であることから、多層構造を形成するときにはパラメータ未知の層より下側の各層について構成材料の占有率を変化させる必要がなくなる。開示のパラメータ抽出方法によれば、様々な組み合わせの多層構造について精度良く効率的にパラメータを抽出することができる。
また、開示のパラメータ抽出方法では、１層を仮想的に分割し、各層のパラメータを下層側から抽出するようにした。これにより、ある層内での電子散乱をより反映させたパラメータを抽出することができるため、その層のパラメータを精度良く求めることができる。
以下、本発明の実施の形態を、電子ビーム露光に適用した場合を例に、図面を参照して詳細に説明する。
まず、第１の実施の形態について説明する。
図１は第１の実施の形態のパラメータ抽出フローの概略を説明する図である。
このパラメータ抽出方法は、露光を行うレジストの下に多層構造が形成されている場合の近接効果補正を行うための反射係数Ｒ、透過係数Ｔ、拡散長σ等のパラメータの抽出に用いられる。
このパラメータ抽出方法では、まず、基板（０番目の層（ｎ＝０））についてのパラメータ抽出を行う（ステップＳ１）。そして、その基板上に、構成材料の占有率を変化させた層（１番目の層（ｎ＝１））を形成して（ステップＳ２，Ｓ３）、その上にパターンの存在範囲を変化させたデータ（露光パターンデータ）に従って各パターンの露光を行い（ステップＳ４）、その露光結果から、例えば後述のように実験値と計算値に対して最小二乗法を適用する等して、１番目の層の各構成材料のパラメータを抽出する（ステップＳ５）。その際は、先に抽出されている基板のパラメータを用いる。
このときの層数が所定層数Ｎに満たない場合には（ステップＳ６）、この１番目の層の上に新たに構成材料の占有率を変化させた層（２番目の層（ｎ＝２））を形成して（ステップＳ７，Ｓ３）、同様にして、その上にパターンの存在範囲を変化させた露光パターンデータに従って各パターンの露光を行い、その露光結果からその新たに形成された２番目の層の各構成材料のパラメータを抽出する（ステップＳ４，５）。その際は、先に抽出されている基板および１番目の層のパラメータを用いる。この処理をＮ層分だけ繰り返し（ステップＳ６）、Ｎ番目の層まで各層の各構成材料のパラメータを抽出する。
このように、このパラメータ抽出方法では、多層構造における各層の各構成材料のパラメータを下層から順に抽出していく。
ここで、評価に用いる露光パターンデータは、１つではなく、パターンの存在範囲を変化させたデータとしているため、露光結果からパターンの存在範囲の大きさとそのパターン中心における後方散乱強度の関係を取得することができる。上記パラメータ抽出方法に用いる露光パターンデータが示すパターンとしては、例えば次の図２〜図４に示すようなものを用いる。
図２はラインアンドスペースパターンの要部を示す図、図３はホールパターンの要部を示す図、図４はドーナツパターンの要部を示す図である。なお、図２（Ａ），（Ｂ），（Ｃ）にはライン数を変化させた各パターンを示し、図３（Ａ），（Ｂ），（Ｃ）にはホール数を変化させた各パターンを示し、図４（Ａ），（Ｂ），（Ｃ）にはドーナツパターン幅を変化させた各パターンを示している。
図２〜図４にはそれぞれ、絶縁膜等にＷプラグ１が形成された層上のレジスト（図示せず。）に、所定本数のラインパターン２、所定数のホールパターン３、中心部の正方形パターン４ａを囲むように所定幅のドーナツパターン４ｂ，４ｃが形成されている状態を示している。なお、Ｗプラグ１の配置は、その占有率によって変化し、また、Ｗプラグ１は、ここではレジストの下にある層の構成材料の占有率を変化させることが目的であるため、実際の素子内における配置とは異なり、規則的な配置になっている。
このような露光パターンデータを用いて露光を行うと、パターンの存在範囲が広くなるほど平面的に見てより遠方からの影響を受けるため、その分そのパターン中心Ｏに後方散乱強度が加算されるようになる。そのため、ある層の各構成材料のパラメータを抽出するときには、実験により得られるパターン数分のパターン中心Ｏにおける後方散乱強度と計算により得られるパターン数分のパターン中心Ｏにおける後方散乱強度に対して最小二乗法を適用する。それにより、その層の各構成材料のパラメータ抽出が可能になり、さらに、遠方からの後方散乱の影響を考慮したパラメータ抽出が可能になる。一方、多層構造の近接効果補正モデルでは、レジストから入射した電子が各層で散乱されながら透過あるいは反射してレジストに戻るとしているので、深く進入した電子ほど平面的に見てより遠くまで到達することになる。以上の点から、多層構造の場合のパラメータ抽出では、下層から順に抽出していくようにすることにより、各層の各構成材料のパラメータをより正確に求めることが可能になると言える。
このように、第１の実施の形態のパラメータ抽出方法は、各層の各構成材料のパラメータを下層から順に抽出していく。そのため、ある層のパラメータを抽出する場合、それより下層のパラメータは既に抽出されていることになるので、実際に多層構造を形成する場合には、下層に対してその構成材料の占有率を変化させる必要がなくなる。パラメータ抽出を行う層にのみ構成材料の占有率を変化させた多層構造を用い、適切な露光パターンデータを用いてその層の各構成材料のパラメータを抽出し、得られた各層のパラメータを使って近接効果補正を行うことにより、様々な多層構造に対して精度良くかつ効率的に補正を行うことが可能になる。
以下、第１の実施の形態のパラメータ抽出方法について具体的に説明する。
ここでは、レジストの下に、絶縁膜内にＷプラグを形成した層をＳｉ基板上に積層した多層構造が形成されていて、そのレジストにラインアンドスペースパターン（Ｌ／Ｓパターン）を形成してパラメータ抽出を行う場合を例にして説明する。
なお、以下の説明において、０番目の層の反射係数をＲ0、拡散長をσ0と表し、ｎ番目の層のＷプラグの反射係数をＲA,n、透過係数をＴA,n、拡散長をσA,n、ｎ番目の層の絶縁膜の反射係数をＲB,n、透過係数をＴB,n、拡散長をσB,nと表す。また、ｎ番目の層上にレジストを形成したときの実験により得られる後方散乱強度をＦn,k、計算により得られる後方散乱強度をＦn（ｋ）で表す（ただし、ｋはＬ／Ｓパターンのライン数。）。このほか、ｎ番目の層上のレジストに形成されたＬ／Ｓパターンの最適露光量をＱn,kで表し（ｋはライン数。）、また、ｎ番目の層上のレジストに形成されるＬ／Ｓパターンのある１本のラインパターン部分に入射した電子がＬ／Ｓパターン中心に反射される割合をｇn（ｘ），ｈn（ｘ，σ2）で表す（ただし、ｘはあるラインパターンの中心からＬ／Ｓパターン中心までの距離。）。
図５は第１の実施の形態のパラメータ抽出フローを示す図である。
このパラメータ抽出方法では、まず、パターンをレジストに形成するための露光パターンデータの作成を行う（ステップＳ１０）。露光パターンデータは、例えば形成するパターンがＬ／Ｓパターンの場合には、次の（ｉ），（ii），（iii）に示すような条件で作成する。
（ｉ）ライン数ｋを１本から数百本まで変えてＬ／Ｓパターンを構成する。例えば、１，３，５，７，９，１１，１３，１５，２１，３１，５１，１０１，３０１本のラインパターンを有するＬ／Ｓパターンをそれぞれ構成する。
（ii）Ｌ／Ｓパターンの線幅およびスペース幅は、前方散乱長βfの３倍〜５倍程度とする。例えば、前方散乱長βfの予想最大値が８０ｎｍであれば、Ｌ／Ｓパターンの線幅およびスペース幅を２４０ｎｍ〜４００ｎｍとする。
Ｌ／Ｓパターンの線幅をこのような値とするのは、各ラインパターンのエッジ部分における前方散乱の影響を飽和させてエッジ部分での前方散乱強度を一定にするためである。また、Ｌ／Ｓパターンのスペース幅をこのような値とするのは、パターン同士の前方散乱の重なりをなくし、また、スペース内での後方散乱強度を一定にするためである。
（iii）ラインパターンを４μｍ程度の長さで分割し、少しずつずらしながら、下層のＷプラグのピッチを１周期として配置する。例えば、次の図６に示すようにしてラインパターンを配置する。
図６はラインパターンの配置例を示す図である。
下層にＷプラグ１０が、例えば８０ｎｍピッチで規則的に配置されている場合、そこにラインパターン１１を形成する際には、例えばそれを４μｍの長さに分割し、各分割ラインパターン１１ａを、Ｗプラグ１０のピッチを１周期として、例えば２０ｎｍずつずらして配置するようにする。このように分割ラインパターン１１ａを少しずつずらして配置するのは、露光時の下層のＷプラグ１０との相対的な位置ずれによる後方散乱強度の変動を平均化するためである。
上記（ｉ），（ii），（iii）に示したような条件で露光パターンデータを作成した後は、Ｓｉ基板（０番目の層（ｎ＝０））の反射係数Ｒ0と拡散長σ0を抽出する。
この場合、まず、ｎ＝０のＳｉ基板上に形成したレジストに対しステップＳ１０で作成した露光パターンデータに従ってＬ／Ｓパターンの露光を行い（ステップＳ１１，Ｓ１２）、Ｌ／ＳパターンごとにＬ／Ｓパターン中心が存在するラインパターンに対する最適露光量Ｑ0,kを算出する（ステップＳ１３）。その際は、下層のパターンとの相対的な位置ずれの影響を相殺するために、Ｌ／Ｓパターン中心近傍の複数箇所における最適露光量Ｑ0,kの平均値を算出することが望ましい。そして、このようにして求めた最適露光量Ｑ0,kを次式（２）によって後方散乱強度Ｆ0,kに換算する（ステップＳ１４）。
Figure 0004799065
この式（２）において、Ｅthは解像レベルの蓄積エネルギーであり、孤立ライン（ｋ＝１）に対する最適露光量Ｑ0,1から、Ｅth＝Ｑ0,1／２として求めることができる。
このようにして求められる後方散乱強度Ｆ0,kを用い、Ｓｉ基板の反射係数Ｒ0と拡散長σ0を抽出する。それには、Ｓｉ基板に入射してからレジストに戻る電子の割合を計算する必要がある。レジストの１点に入射した電子がＳｉ基板で反射されてレジストに戻る割合は、ガウス分布で近似した次式（３）で表される。
Figure 0004799065
したがって、レジストに形成されるＬ／Ｓパターンのある１本のラインパターン部分に入射した電子がＬ／Ｓパターン中心に反射される割合ｇ0（ｘ）は、式（３）をそのラインパターン上で面積分することにより、次式（４）のように表すことができる。
Figure 0004799065
この式（４）において、ｗはラインパターン幅、ｘはあるラインパターンからＬ／Ｓパターン中心までの距離である。これを、次式（５）に示すように、そのＬ／Ｓパターンに含まれているすべてのラインパターンについて加算したものが、そのＬ／ＳパターンのＬ／Ｓパターン中心における後方散乱強度Ｆ0（ｋ）となる（ステップＳ１５）。
Figure 0004799065
この式（５）において、ＰはＬ／Ｓパターンのピッチである。この計算を各Ｌ／Ｓパターンについて同様に行う。
そして、ライン数ｋを変化させたＬ／Ｓパターン数分の実験値すなわち後方散乱強度Ｆ0,kと式（５）の計算値すなわち後方散乱強度Ｆ0（ｋ）を用い、最小二乗法により、Ｓｉ基板の反射係数Ｒ0と拡散長σ0を抽出する（ステップＳ１６）。
次いで、Ｓｉ基板上に形成される１番目の層（ｎ＝１）のＷプラグの反射係数ＲA,1、透過係数ＴA,1、拡散長σA,1、および絶縁膜の反射係数ＲB,1、透過係数ＴB,1、拡散長σB,1をそれぞれ抽出する。
この場合、まず、Ｓｉ基板上に１番目の層を形成する（ステップＳ１７，Ｓ１８，Ｓ１９）。その際は、Ｗプラグの占有率αWを何種類か変化させて形成するようにする。また、１番目の層上にレジストを形成してＬ／Ｓパターンの露光を行うときの露光パターンデータは、ステップＳ１０で作成した露光パターンデータに対しＳｉ基板について求めた反射係数Ｒ0と拡散長σ0を用いて近接効果補正を行っておく（ステップＳ２０）。それにより、近接効果によってＷプラグが太るのを回避することができ、より正確なパラメータ抽出を行うことが可能になる。
そして、Ｓｉ基板のときと同様に、Ｓｉ基板上の１番目の層上に形成したレジストに対し露光パターンデータに従ってＬ／Ｓパターンの露光を行い（ステップＳ１２）、Ｌ／Ｓパターンごと、およびＷプラグの占有率αWごと、Ｌ／Ｓパターン中心が存在するラインパターンに対する最適露光量Ｑ1,kを算出し（ステップＳ１３）、それを後方散乱強度Ｆ1,kに換算する（ステップＳ１４）。
次いで、このようにして求められる後方散乱強度Ｆ1,kを用い、１番目の層のＷプラグの反射係数ＲA,1、透過係数ＴA,1、拡散長σA,1、および絶縁膜の反射係数ＲB,1、透過係数ＴB,1、拡散長σB,1を抽出する。その場合、レジストに形成されるＬ／Ｓパターンのある１本のラインパターン部分に入射した電子がＬ／Ｓパターン中心に反射される割合ｇ1（ｘ）は、次式（６）のように表すことができる。
Figure 0004799065
この式（６）の右辺の項は、電子の散乱経路に応じた反射電子の割合を表すガウス分布である。第１項は、１番目の層のＷプラグで反射された電子の割合である。第２項は、１番目の層の絶縁膜で反射された電子の割合である。第３項は、１番目の層のＷプラグを透過してから０番目の層で反射され、再び１番目の層のＷプラグを透過した電子の割合である。第４項は、１番目の層のＷプラグを透過してから０番目の層で反射され、１番目の層の絶縁膜を透過した電子と、１番目の層の絶縁膜を透過してから０番目の層で反射され、１番目の層のＷプラグを透過した電子の割合である。第５項は、１番目の層の絶縁膜を透過してから０番目の層で反射され、１番目の層の絶縁膜を透過した電子の割合である。
これを、式（５）と同様、Ｌ／Ｓパターンに含まれているすべてのラインパターンについて加算することで、そのＬ／ＳパターンのＬ／Ｓパターン中心における後方散乱強度Ｆ1（ｋ）が計算できる（ステップＳ１５）。この計算を各Ｌ／Ｓパターンについて同様に行う。そして、Ｌ／Ｓパターン数分およびＷプラグの占有率αW分の実験値（後方散乱強度Ｆ1,k）と計算値（後方散乱強度Ｆ1（ｋ））を用いた最小二乗法により、１番目の層のＷプラグの反射係数ＲA,1、透過係数ＴA,1、拡散長σA,1、および絶縁膜の反射係数ＲB,1、透過係数ＴB,1、拡散長σB,1を抽出する（ステップＳ１６）。
次いで、１番目の層上に形成される２番目の層（ｎ＝２）のＷプラグの反射係数ＲA,2、透過係数ＴA,2、拡散長σA,2、および絶縁膜の反射係数ＲB,2、透過係数ＴB,2、拡散長σB,2をそれぞれ抽出するが、この２番目以降の層は、１番目の層の場合と同様の手順で行うことができる。そこで、多層構造のＮ番目の層（最上層）の場合について説明する。
Ｎ番目の層では、１番目の層の場合と同様の手順で行うことができるが、その下に多数の層が形成されるため、式（６）に相当する計算式が非常に複雑になる。したがって、次式(７)に示すように再帰的に表現した式を用いる。
Figure 0004799065
この式（７）は、ｎ＋１番目以上の層での総拡散長をσで表し、ｎ番目の層での反射電子の割合を計算する部分と、ｎ−１番目以下の層からｎ番目の層への反射電子の割合を再帰的に計算する部分とからなっている。したがって、この式（７）を用いると、Ｎ番目の層における式（６）に相当する式は、次式（８）に示すようになる。
Figure 0004799065
この式（８）を用い、同様にして、Ｌ／Ｓパターン数分およびＷプラグの占有率αW分の実験値（後方散乱強度Ｆ1,k）と計算値（後方散乱強度Ｆ1（ｋ））を用いた最小二乗法により、Ｎ番目の層のＷプラグの反射係数ＲA,N、透過係数ＴA,N、拡散長σA,N、および絶縁膜の反射係数ＲB,N、透過係数ＴB,N、拡散長σB,Nを抽出するようにすればよい。
また、ステップＳ１９では、Ｎ番目の層をＮ−１番目までの下層構造の上に形成するが、Ｎ番目の層を形成する時点では、０番目の層であるＳｉ基板のパラメータ、および１番目の層からＮ−１番目の層までの各構成材料のパラメータは既に抽出されているので、多層構造を形成する場合には、１層目の層からＮ−１番目の層までの各層は絶縁膜で構成することができる。
このようにして各層の反射係数Ｒ、透過係数Ｔ、拡散長σを０番目の層から順にＮ番目の層まで抽出していくことができる。その際、パラメータが未知のｎ番目の層についてそのパラメータを抽出するときには、それより下の層（０番目の層からｎ−１番目の層まで）についてはパラメータが既知であるので、パラメータ抽出に当たり、構成材料の占有率を変化させるのはｎ番目の層だけでよい。そのため、考慮すべき層の組み合わせや実験データ数を大幅に削減することができる。このように、上記パラメータ抽出方法によれば、様々な組み合わせの多層構造について精度良く効率的にパラメータを抽出することができる。そして、このようにして抽出されたパラメータを用いることにより、レジストの下が多層構造である場合にも、後方散乱強度を精度良く算出することができ、正確な近接効果補正が行えるようになる。
ここで、図７は多層構造の層の組み合わせの一例を示す図、図８および図９は多層構造の層の組み合わせと後方散乱強度の関係を示す図である。なお、図８は上記パラメータ抽出方法を用いた場合、すなわち多層構造の近接効果を考慮した場合の関係を示す図であり、図９は上記パラメータ抽出方法を用いなかった場合、すなわち多層構造の近接効果を考慮しなかった場合の関係を示す図である。
図７に示すように、例えば、Ｓｉ基板２０上に、ＳｉＯ2膜２１の層およびＳｉＯ2膜２１とＷプラグ２２で構成された層を適当な順序で３層積層し、その上にレジスト２３を形成する。そして。このレジスト２３に対して１：１．２５のＬ／Ｓパターンを形成する場合を想定する。
このような３層構造では、３層ともＳｉＯ2膜２１の層である場合（ａ）、３層のうち１層のみがＳｉＯ2膜２１とＷプラグ２２で構成された層でかつその層が１，２，３番目の層にそれぞれ入っている場合（ｂ，ｃ，ｄ）、３層のうち２層がＳｉＯ2膜２１とＷプラグ２２で構成された層でかつその層が１，２番目の層、１，３番目の層、２，３番目の層にそれぞれ入っている場合（ｅ，ｆ，ｇ）、および３層ともＳｉＯ2膜２１とＷプラグ２２で構成された層である場合（ｈ）、の計８通りの組み合わせが考えられる。
このような３層構造について、実験により求めた後方散乱強度（実験値）と、上記のパラメータ抽出方法を用いて得られた各パラメータを使って計算した後方散乱強度（計算値）とを比較すると、図８に示すように、両者には非常に良い近似が見られることがわかる。これに対し、多層構造の近接効果を考慮していない場合、すなわち式（１）を用いて近似した後方散乱強度は、図９に示すように、層構造によらずすべて同じ値になる。特に、実際の後方散乱強度はＷプラグ２２が存在する層が多くなるほど大きくなるため、そのような層で実験値と計算値の乖離が大きくなる。上記パラメータ抽出方法では、層の組み合わせを考慮せずにパラメータの抽出が行えるが、ａ〜ｈのすべての組み合わせで実験値と計算値とが良い近似を示している。
なお、ここでは、各層のパラメータを下層から順に抽出していくようにしたが、１番目の層からパラメータ抽出対象層（パラメータ未知の層）の下層までの各層の膜厚および構成材料がすべて同じ場合には、１番目の層で抽出したパラメータをパラメータ抽出対象層の下層までの各層にそのまま適用して構わない。
また、ここではレジストにＬ／Ｓパターンを形成してパラメータ抽出を行う場合を例にして述べたが、ホールパターンやドーナツパターンを形成してパラメータ抽出を行う場合についても、同様に考えることができる。
例えば、ホールパターンを形成してパラメータ抽出を行う場合、図５に示したステップＳ１４までの手順はＬ／Ｓパターンの場合と同じである。そして、ホールパターンの場合には、続くステップＳ１５で用いる式（４），（５）に変更を加えることでパラメータ抽出を行うことができる。
図１０はパラメータ抽出においてホールパターンを用いた場合の後方散乱強度の計算方法の説明図である。
ある１個のホールパターン３１の部分に入射した電子が、ホールパターン領域３０の中心Ｏに反射される割合は、式（３）をそのホールパターン３１上で面積分することで、次式（４Ａ）のように表すことができる。
Figure 0004799065
この式（４Ａ）において、ｗはホールパターン３１の幅、ｘ，ｙはホールパターン領域３０の中心Ｏを原点とするホールパターン３１の中心座標である。この式（４Ａ）を、次式（５Ａ）に示すように、ホールパターン領域３０内のすべてのホールパターン３１について加算したものがホールパターン領域３０の中心Ｏにおける後方散乱強度Ｆ0（ｋ）となる。
Figure 0004799065
式（５Ａ）において、ｋはホールパターン３１の１方向の配置数、Ｐはホールパターン３１の１方向の配置ピッチで、ここでは配置数ｋ、ピッチＰ共にｘ方向とｙ方向で同じとする。式（５Ａ）の右辺の第１項は、ホールパターン領域３０の中心部のホールパターン３１からの中心Ｏにおける後方散乱強度である。第２項は、中心部以外のホールパターン３１からの中心Ｏにおける後方散乱強度であり、図中右上、左上、左下、右下の４つの同じ大きさのホールパターングループ３２ａ，３２ｂ，３２ｃ，３２ｄに分けて右上のホールパターングループ３２ａ内の各ホールパターン３１からの中心Ｏにおける後方散乱強度の和を求めて４倍したものである。
続くステップＳ１６では、このような式（４Ａ），（５Ａ）を用い、実験値（後方散乱強度Ｆ0,k）と計算値（後方散乱強度Ｆ0（ｋ））を用いた最小二乗法により、Ｓｉ基板の反射係数Ｒ0と拡散長σ0を抽出する。ステップＳ１７以降についても、必要に応じて式（４Ａ），（５Ａ）を用い、Ｌ／Ｓパターンの場合と同様に上層のパラメータ抽出を行っていけばよい。
また、ドーナツパターンを形成してパラメータ抽出を行う場合についても、Ｌ／Ｓパターンの場合にステップＳ１５で用いた式（４），（５）に変更を加えることでパラメータ抽出を行うことができる。
図１１はパラメータ抽出においてドーナツパターンを用いた場合の後方散乱強度の計算方法の説明図である。
図１１のドーナツパターン領域４０には、その中心部に正方形パターン４１が配置され、その周囲にそれを囲むドーナツパターン４２が形成されている。この図１１のような場合、ドーナツパターン４２は、サイズの異なる２つの正方形パターンを組み合わせて構成されているとみなすことができる。
ここで、例えば中心部の正方形パターン４１の部分に入射した電子が、その中心Ｏに反射される割合は、式（３）をその正方形パターン４１上で面積分することで、次式（４Ｂ）のように表すことができる。
Figure 0004799065
この式（４Ｂ）において、ｗは正方形パターン４１の幅である。式（４Ｂ）は、式（４Ａ）でｘ＝ｙ＝０とした場合と同じ形になる。
ただし、ここでは後述のようにしてドーナツパターン領域４０の中心部にある正方形パターン４１を囲むドーナツパターン４２からの中心Ｏにおける後方散乱強度をこれと同様にして計算するために、ｗは変数として扱っている。
この式（４Ｂ）を、中心部の正方形パターン４１のほか、その周囲のドーナツパターン４２についても適用し、次式（５Ｂ）に示すように、それぞれを加算することで、ドーナツパターン領域４０の中心Ｏにおける後方散乱強度Ｆ0（Ｌ）を求めることができる。
Figure 0004799065
この式（５Ｂ）において、Ｐは中心Ｏからドーナツパターン４２の内枠までの距離、Ｌはドーナツパターン４２の幅（太さ）である。そして、ｗおよびＰはここでは固定値とする。式（５Ｂ）の右辺の第１項は、中心部の正方形パターン４１からの中心Ｏにおける後方散乱強度であり、第２項は、ドーナツパターン４２からの中心Ｏにおける後方散乱強度である。ただし、ドーナツパターン４２からの中心Ｏにおける後方散乱強度は、ドーナツパターン４２の外枠サイズの正方形パターンからの中心Ｏにおける後方散乱強度から、内枠サイズの正方形パターンからの中心Ｏにおける後方散乱強度を差し引くことによって計算している。
ステップＳ１６では、このような式（４Ｂ），（５Ｂ）を用い、実験値（後方散乱強度Ｆ0,L）と計算値（後方散乱強度Ｆ0（Ｌ））を用いた最小二乗法により、Ｓｉ基板の反射係数Ｒ0と拡散長σ0を抽出する。ステップＳ１７以降についても、必要に応じて式（４Ｂ），（５Ｂ）を用い、Ｌ／Ｓパターンの場合と同様に上層のパラメータ抽出を行っていけばよい。
以上説明したように、この第１の実施の形態では、レジストの下が多層構造である場合に、まず、パラメータ抽出済みの層（パラメータ既知の層）上に、パラメータの抽出を行う層（パラメータ未知の層）をその構成材料の占有率を変えて形成する。そして、パラメータ未知の層上にレジストを形成し、そこに存在範囲を変化させたパターンの露光を行い、その露光結果からパラメータ未知の層のパラメータ、すなわち反射係数Ｒ、透過係数Ｔ、拡散長σを抽出する。このようにしてパラメータ未知の層のパラメータ抽出後は、この層をパラメータ既知の層として扱い、その上に新たにパラメータ未知の層を形成して同様にそのパラメータを抽出する。
このように、第１の実施の形態のパラメータ抽出方法では、多層構造の下層から順にパラメータを抽出していく。そのため、パラメータ未知の層にのみ構成材料の占有率を変化させた多層構造を用いればよく、そのような多層構造を用いて抽出したパラメータを使って近接効果補正を行うだけで、様々な多層構造に対して精度良くかつ効率的に補正を行うことができる。
次に、第２の実施の形態について説明する。
図１２はＳｉ基板上に形成したＬ／Ｓパターンのライン数と後方散乱強度の関係を示す図である。
Ｓｉ基板上のレジストに形成したＬ／Ｓパターンのライン数とＬ／Ｓパターン中心における後方散乱強度の関係において、実験により求めた後方散乱強度と従来の１個のガウス分布で近似した後方散乱強度とは、Ｌ／Ｓパターンのライン数が多いときには比較的良い一致が見られる。しかし、ライン数が少ないときには後方散乱強度差が大きくなってしまう。この第２の実施の形態では、Ｓｉ基板を仮想的に分割して多層とみなすことで、後方散乱強度をマルチガウス分布で近似してパラメータの抽出を行う。
なお、以下の説明において、分割前のＳｉ基板および分割後のＳｉ基板の０番目の層の反射係数をＲ0、拡散長をσ0と表し、分割後のＳｉ基板のｎ番目の層の反射係数をＲn、透過係数をＴn、拡散長をσnと表す。また、層数ｎ＋１に分割されたときの実験により得られる後方散乱強度をＦn,k、計算により得られる後方散乱強度をＦn（ｋ）で表し（ただし、ｋはＬ／Ｓパターンのライン数。）、層数ｎ＋１に分割されたときのレジストに形成されるＬ／Ｓパターンのある１本のラインパターン部分に入射した電子がＬ／Ｓパターン中心に反射される割合をｇn（ｘ），ｈn（ｘ，σ2）で表す（ただし、ｘはあるラインパターンの中心からＬ／Ｓパターン中心までの距離。）。
図１３は第２の実施の形態のパラメータ抽出フローを示す図である。
第２の実施の形態のパラメータ抽出では、まず、パターンをレジストに形成するための露光パターンデータの作成を行う（ステップＳ３０）。露光パターンデータは、例えば形成するパターンがＬ／Ｓパターンの場合には、次の（ｉ），（ii）に示すような条件で作成する。
（ｉ）ライン数ｋを１本から数百本まで変えてＬ／Ｓパターンを構成する。例えば、１，３，５，７，９，１１，１３，１５，２１，３１，５１，１０１，３０１本のラインパターンを有するＬ／Ｓパターンを構成する。
（ii）Ｌ／Ｓパターンの線幅およびスペース幅は、前方散乱長βfの３倍〜５倍程度とする。例えば、前方散乱長βfの予想最大値が８０ｎｍであれば、２４０ｎｍ〜４００ｎｍとする。
次いで、現時点で０番目の層（ｎ＝０）であるＳｉ基板上にステップＳ３０で作成した露光パターンデータに従ってＬ／Ｓパターンの露光を行い（ステップＳ３１，Ｓ３２）、第１の実施の形態と同様、Ｌ／ＳパターンごとにＬ／Ｓパターン中心のラインパターンに対する最適露光量Ｑ0,kを算出し（ステップＳ３３）、それを後方散乱強度Ｆ0,kに換算する（ステップＳ３４）。
次いで、近似に用いるガウス分布の個数から仮想的にＳｉ基板を分割する層数を設定する（ステップＳ３５）。Ｎ個のガウス分布で近似する場合は、分割層数をＮとし、Ｓｉ基板を均等にＮ−１回分割する。
次いで、第１の実施の形態と同様、式（３），（４），（５）を用いて後方散乱強度Ｆ0（ｋ）を計算により求め（ステップＳ３６）、実験値（後方散乱強度Ｆ0,k）と計算値（後方散乱強度Ｆ0（ｋ））とから最小二乗法を用いて、Ｓｉ基板の反射係数Ｒ0と拡散長σ0を抽出する（ステップＳ３７）。
次いで、まずこのＳｉ基板を仮想的に２層に分割し（ステップＳ３８，Ｓ３９，Ｓ４０）、レジスト側の層を１番目の層（ｎ＝１）とし、この１番目の層の反射係数Ｒ1、透過係数Ｔ1、拡散長σ1をそれぞれ抽出する。レジストに形成されるＬ／Ｓパターンのある１本のラインパターン部分に入射した電子がＬ／Ｓパターン中心に反射される割合ｇ1（ｘ）は、次式（９）のように表すことができる。
Figure 0004799065
この式（９）において、第１項は１番目の層からの反射電子の割合、第２項は０番目の層からの反射電子の割合を示している。これをＬ／Ｓパターンに含まれているすべてのラインパターンについて加算することで、そのＬ／ＳパターンのＬ／Ｓパターン中心における後方散乱強度Ｆ1（ｋ）が計算できる（ステップＳ３６）。そして、Ｌ／Ｓパターン数分の実験値（後方散乱強度Ｆ0,k）と計算値（後方散乱強度Ｆ1（ｋ））とから最小二乗法を用いて、１番目の層の反射係数Ｒ1、透過係数Ｔ1、拡散長σ1を抽出する（ステップＳ３７）。
２番目以降の層についても、この１番目の層の場合と同様の手順で行うことができ、例えばＮ番目の層の場合、式（９）に相当する式は、次式(１０)，（１１）に示すように再帰的に表現することができる。
Figure 0004799065
Figure 0004799065
このようにして、仮想的に分割した各層の反射係数Ｒ、透過係数Ｔ、拡散長σを、０番目の層から順にＮ番目の層まで抽出することができる。
最後に、抽出された各層の反射係数Ｒ、透過係数Ｔ、拡散長σをマルチガウス分布のパラメータに変換する（ステップＳ４１）。
この場合、後方散乱強度分布をマルチガウス分布で表したＥＩＤ関数は、次式（１２）で表される。
Figure 0004799065
この式（１２）において、右辺の第２項が後方散乱強度分布を表す項である。これより、その項に含まれる後方散乱比率ηmおよび後方散乱長βb,m（ｍ＝１〜Ｎ）の各パラメータは、式（１０），（１１）の形から次式（１３）のように対応付けられる。
Figure 0004799065
このようにして各層の反射係数Ｒ、透過係数Ｔ、拡散長σをマルチガウス分布のパラメータに変換する。
図１４は後方散乱強度を２個のガウス分布で近似した結果を示す図である。
図１２の結果と比較すると、実験により求めた後方散乱強度と２個のガウス分布で近似した後方散乱強度とは、Ｌ／Ｓパターンのライン数が少ないときにも比較的良い一致が見られるようになっているのがわかる。
なお、この第２の実施の形態においても、ホールパターンやドーナツパターンを用いてパラメータ抽出を行う場合には、第１の実施の形態で述べたのと同様にして行うことができる。
以上説明したように、この第２の実施の形態では、Ｓｉ基板を仮想的に分割した各層のパラメータを、最上層をパラメータ未知の層としかつそれより下層をパラメータ既知の層として扱い、パラメータ未知の層のパラメータを抽出する。そして、その分割層数を増やしていくことで、下層から順にパラメータを抽出していく。抽出した各層のパラメータは、Ｓｉ基板の分割層数に応じた個数のガウス分布のパラメータに変換し、その変換後のパラメータを用いたガウス分布（マルチガウス分布）で後方散乱強度を求める。これにより、各ガウス分布に各層からの反射という意味を持たせ、レジストに形成するパターンの存在範囲が後方散乱強度を算出する際にその結果値に及ぼす影響を極力抑えることができ、その結果、より精度良く近接効果補正が行えるようになる。
なお、以上の説明では、パラメータ抽出方法を電子ビーム露光に適用した場合を例にして述べたが、イオンビームを用いて露光を行うような場合等にも、同様に適用可能である。
（付記１） 露光に用いるパラメータを抽出するパラメータ抽出方法において、
パラメータ既知の層上にパラメータ未知の層を形成し、
前記パラメータ未知の層上にレジストを形成し、
前記レジストに対し存在範囲を変化させたパターンの露光を行い、
前記露光結果を用いて前記パラメータ未知の層のパラメータを抽出する、
ことを特徴とするパラメータ抽出方法。
（付記２） 前記パラメータ未知の層が複数種の材料で構成される場合には、
前記パラメータ既知の層上に前記パラメータ未知の層を形成する際、
前記パラメータ未知の層の各前記材料の占有率を変化させて前記パラメータ未知の層を形成することを特徴とする付記１記載のパラメータ抽出方法。
（付記３） 前記露光結果を用いて前記パラメータ未知の層のパラメータを抽出する際には、
前記露光結果から各前記パターンについて得られる後方散乱強度と、前記パラメータ既知の層と前記パラメータ未知の層との積層関係を用いて各前記パターンについて計算上得られる後方散乱強度と、を用い、最小二乗法によって、前記パラメータ未知の層のパラメータを抽出することを特徴とする付記１記載のパラメータ抽出方法。
（付記４） 前記パラメータ未知の層が複数種の材料で構成される場合には、
前記パラメータ既知の層上に前記パラメータ未知の層を形成する際、
前記パラメータ未知の層の各前記材料の占有率を変化させて前記パラメータ未知の層を形成し、
前記露光結果から各前記パターンについて得られる後方散乱強度と、前記パラメータ既知の層と前記パラメータ未知の層との積層関係を用いて各前記パターンについて計算上得られる後方散乱強度と、を用い、最小二乗法によって、前記パラメータ未知の層のパラメータを抽出する際には、
前記露光結果から各前記パターンについて得られる後方散乱強度と、前記パラメータ既知の層と各前記材料の占有率を変化させた前記パラメータ未知の層との積層関係を用いて各前記パターンについて計算上得られる後方散乱強度と、を用い、最小二乗法によって、前記パラメータ未知の層の各前記材料のパラメータを抽出することを特徴とする付記３記載のパラメータ抽出方法。
（付記５） 前記パラメータ既知の層上に前記パラメータ未知の層を形成する際には、
前記パラメータ既知の層として単一材料で構成された層を用いることを特徴とする付記１記載のパラメータ抽出方法。
（付記６） 前記レジストに対し存在範囲を変化させた前記パターンの露光を行う際には、
前記パターンを、ライン数を変化させたラインアンドスペースパターンとすることを特徴とする付記１記載のパラメータ抽出方法。
（付記７） 前記レジストに対し存在範囲を変化させた前記パターンの露光を行う際には、
前記パターンを、ホール数を変化させたホールパターンとすることを特徴とする付記１記載のパラメータ抽出方法。
（付記８） 前記レジストに対し存在範囲を変化させた前記パターンの露光を行う際には、
前記パターンを、矩形パターンを囲む、幅を変化させたドーナツパターンとすることを特徴とする付記１記載のパラメータ抽出方法。
（付記９） 前記パラメータ既知の層および前記パラメータ未知の層のパラメータは、反射係数、透過係数および拡散長であることを特徴とする付記１記載のパラメータ抽出方法。
（付記１０） 露光に用いるパラメータを抽出するパラメータ抽出方法において、
層上にレジストを形成し、
前記レジストに対し存在範囲を変化させたパターンの露光を行い、
前記露光結果を用いて前記層のパラメータを抽出し、
前記層を仮想的に分割し、
前記層の分割後の最上層をパラメータ未知の層とし、前記パラメータ未知の層より下層側をパラメータ既知の層として、前記露光結果を用いて前記パラメータ未知の層のパラメータを抽出する、
ことを特徴とするパラメータ抽出方法。
（付記１１） 前記露光結果を用いて前記パラメータ未知の層のパラメータを抽出した後、
前記パラメータ既知の層のパラメータおよび前記パラメータ未知の層の抽出されたパラメータを用い、分割後の層数分のガウス分布を用いて、前記層上に形成した前記レジストへの後方散乱強度を求めることを特徴とする付記１０記載のパラメータ抽出方法。
（付記１２） 前記パラメータ既知の層のパラメータおよび前記パラメータ未知の層のパラメータを用い、分割後の層数分の前記ガウス分布を用いて、前記層上に形成した前記レジストへの後方散乱強度を求める際には、
前記パラメータ既知の層のパラメータおよび前記パラメータ未知の層の抽出されたパラメータを分割後の層数分の前記ガウス分布のパラメータに変換し、変換後の前記ガウス分布のパラメータを用いて、前記層上に形成した前記レジストへの後方散乱強度を求めることを特徴とする付記１１記載のパラメータ抽出方法。
（付記１３） 前記露光結果を用いて前記パラメータ未知の層のパラメータを抽出する際には、
前記露光結果から各前記パターンについて得られる後方散乱強度と、前記パラメータ既知の層と前記パラメータ未知の層との積層関係を用いて各前記パターンについて計算上得られる後方散乱強度と、を用い、最小二乗法によって、前記パラメータ未知の層のパラメータを抽出することを特徴とする付記１０記載のパラメータ抽出方法。
（付記１４） 前記レジストに対し存在範囲を変化させた前記パターンの露光を行う際には、
前記パターンを、ライン数を変化させたラインアンドスペースパターンとすることを特徴とする付記１０記載のパラメータ抽出方法。
（付記１５） 前記レジストに対し存在範囲を変化させた前記パターンの露光を行う際には、
前記パターンを、ホール数を変化させたホールパターンとすることを特徴とする付記１０記載のパラメータ抽出方法。
（付記１６） 前記レジストに対し存在範囲を変化させた前記パターンの露光を行う際には、
前記パターンを、矩形パターンを囲む、幅を変化させたドーナツパターンとすることを特徴とする付記１０記載のパラメータ抽出方法。
（付記１７） 前記パラメータ既知の層および前記パラメータ未知の層のパラメータは、反射係数、透過係数および拡散長であることを特徴とする付記１０記載のパラメータ抽出方法。
（付記１８） 前記ガウス分布のパラメータは、後方散乱長および後方散乱比率であることを特徴とする付記１０記載のパラメータ抽出方法。
（付記１９） パターンの露光を行う工程を有する半導体装置の製造方法において、
パラメータ既知の層上にパラメータ未知の層を形成する工程と、
前記パラメータ未知の層上にレジストを形成する工程と、
前記レジストに対し存在範囲を変化させたパターンの露光を行う工程と、
前記露光結果を用いて前記パラメータ未知の層のパラメータを抽出する工程と、
前記パラメータ既知の層のパラメータおよび前記パラメータ未知の層の抽出されたパラメータを用いて、目的のパターンの近接効果補正を行う工程と、
前記近接効果補正が行われた目的のパターンの露光を行う工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２０） パターンの露光を行う工程を有する半導体装置の製造方法において、
層上にレジストを形成する工程と、
前記レジストに対し存在範囲を変化させたパターンの露光を行う工程と、
前記露光結果を用いて前記層のパラメータを抽出する工程と、
前記層を仮想的に分割し、
前記層の分割後の最上層をパラメータ未知の層とし、前記パラメータ未知の層より下層側をパラメータ既知の層として、前記露光結果を用いて前記パラメータ未知の層のパラメータを抽出する工程と、
前記パラメータ既知の層のパラメータおよび前記パラメータ未知の層の抽出されたパラメータを用いて、目的のパターンの近接効果補正を行う工程と、
前記近接効果補正が行われた目的のパターンの露光を行う工程と、
を有することを特徴とする半導体装置の製造方法。
第１の実施の形態のパラメータ抽出フローの概略を説明する図である。 ラインアンドスペースパターンの要部を示す図である。 ホールパターンの要部を示す図である。 ドーナツパターンの要部を示す図である。 第１の実施の形態のパラメータ抽出フローを示す図である。 ラインパターンの配置例を示す図である。 多層構造の層の組み合わせの一例を示す図である。 多層構造の層の組み合わせと後方散乱強度の関係を示す図（その１）である。 多層構造の層の組み合わせと後方散乱強度の関係を示す図（その２）である。 パラメータ抽出においてホールパターンを用いた場合の後方散乱強度の計算方法の説明図である。 パラメータ抽出においてドーナツパターンを用いた場合の後方散乱強度の計算方法の説明図である。 Ｓｉ基板上に形成したＬ／Ｓパターンのライン数と後方散乱強度の関係を示す図である。 第２の実施の形態のパラメータ抽出フローを示す図である。 後方散乱強度を２個のガウス分布で近似した結果を示す図である。 従来の後方散乱強度の計算手法の原理説明図である。
符号の説明
１，１０，２２ Ｗプラグ
２，１１ ラインパターン
３ ホールパターン
４ａ 正方形パターン
４ｂ，４ｃ ドーナツパターン
１１ａ 分割ラインパターン
２０ Ｓｉ基板
２１ ＳｉＯ2膜
２３ レジスト
３０ ホールパターン領域
３１ ホールパターン
３２ａ，３２ｂ，３２ｃ，３２ｄ ホールパターングループ
４０ ドーナツパターン領域
４１ 正方形パターン
４２ ドーナツパターン

Claims (10)

  1. 電子ビーム露光の近接効果補正に用いるパラメータを抽出するパラメータ抽出方法であって、
    基板上に第１パラメータを有する第１層を形成し、
    前記第１層上に第２層を形成し、
    前記第２層上にレジストを形成し、
    前記レジストに対し、電子ビームを用いて、第１形状を有する第１パターン、および前記第１形状と異なる第２形状を有する第２パターンを露光してレジストパターンを形成し、
    前記レジストパターンおよび前記第１パラメータに基づいて、前記第２層の第２パラメータを抽出する、
    ことを特徴とするパラメータ抽出方法。
  2. 前記第２層が複数種の材料で構成される場合には、前記各材料の占有率が異なる前記第２層をそれぞれ形成し、当該第２層についてそれぞれ、前記レジストの形成、前記レジストパターンの形成、および前記第２パラメータの抽出を行うことを特徴とする請求項１記載のパラメータ抽出方法。
  3. 前記第２パラメータを抽出する際には、
    前記第１パターンおよび前記第２パターンについてそれぞれ得られる後方散乱強度と、前記第１層と前記第２層との積層関係を用いて前記第１パターンおよび前記第２パターンについてそれぞれ計算上得られる後方散乱強度と、を用い、最小二乗法によって、前記第２パラメータを抽出することを特徴とする請求項１記載のパラメータ抽出方法。
  4. 前記第１層上に前記第２層を形成する際には、
    前記第１層として単一材料の層を用いることを特徴とする請求項１記載のパラメータ抽出方法。
  5. 前記第１パターンおよび前記第２パターンの露光を行う際には、
    前記第１パターンおよび前記第２パターンを、ライン数を変化させたラインアンドスペースパターンとすることを特徴とする請求項１記載のパラメータ抽出方法。
  6. 前記第１パターンおよび前記第２パターンの露光を行う際には、
    前記第１パターンおよび前記第２パターンを、ホール数を変化させたホールパターンとすることを特徴とする請求項１記載のパラメータ抽出方法。
  7. 前記第１パターンおよび前記第２パターンの露光を行う際には、
    前記第１パターンおよび前記第２パターンを、矩形パターンを囲む、幅を変化させたドーナツパターンとすることを特徴とする請求項１記載のパラメータ抽出方法。
  8. 電子ビーム露光の近接効果補正に用いるパラメータを抽出するパラメータ抽出方法であって、
    基板上にレジストを形成し、
    前記レジストに対し、電子ビームを用いて、第１形状を有する第１パターン、および前記第１形状と異なる第２形状を有する第２パターンを露光してレジストパターンを形成し、
    前記レジストパターンに基づいて、前記基板の第１パラメータを抽出し、
    前記基板を仮想的に分割し、
    前記基板の分割後の上層側を第２層とし、前記第２層より下層側を前記第１パラメータを有する第１層として、前記レジストパターンおよび前記第１パラメータに基づいて、前記第２層の第２パラメータを抽出する、
    ことを特徴とするパラメータ抽出方法。
  9. 前記第２パラメータを抽出した後、
    前記第１パラメータおよび前記第２パラメータを用い、分割後の層数分のガウス分布を用いて、前記基板上に形成した前記レジストへの後方散乱強度を求めることを特徴とする請求項８記載のパラメータ抽出方法。
  10. 第２パラメータを抽出する際には、
    前記第１パターンおよび前記第２パターンについてそれぞれ得られる後方散乱強度と、前記第１層と前記第２層との積層関係を用いて前記第１パターンおよび前記第２パターンについてそれぞれ計算上得られる後方散乱強度と、を用い、最小二乗法によって、前記第２パラメータを抽出することを特徴とする請求項８記載のパラメータ抽出方法。
JP2005211042A 2005-07-21 2005-07-21 パラメータ抽出方法 Expired - Fee Related JP4799065B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005211042A JP4799065B2 (ja) 2005-07-21 2005-07-21 パラメータ抽出方法
US11/261,790 US8048600B2 (en) 2005-07-21 2005-10-31 Parameter extracting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005211042A JP4799065B2 (ja) 2005-07-21 2005-07-21 パラメータ抽出方法

Publications (2)

Publication Number Publication Date
JP2007027613A JP2007027613A (ja) 2007-02-01
JP4799065B2 true JP4799065B2 (ja) 2011-10-19

Family

ID=37680161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005211042A Expired - Fee Related JP4799065B2 (ja) 2005-07-21 2005-07-21 パラメータ抽出方法

Country Status (2)

Country Link
US (1) US8048600B2 (ja)
JP (1) JP4799065B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5133087B2 (ja) * 2007-02-23 2013-01-30 株式会社ニューフレアテクノロジー 半導体装置の製造方法
JP5102540B2 (ja) * 2007-06-04 2012-12-19 有限会社 石井商事 引き戸の走行制御装置
JP5069052B2 (ja) * 2007-07-30 2012-11-07 日本電子株式会社 ドーズ補正方法及び荷電粒子ビーム描画装置
US8710468B2 (en) * 2010-09-17 2014-04-29 Nippon Control System Corporation Method of and apparatus for evaluating an optimal irradiation amount of an electron beam for drawing a pattern onto a sample
FR2989513B1 (fr) * 2012-04-12 2015-04-17 Aselta Nanographics Procede de correction des effets de proximite electronique utilisant des fonctions de diffusion de type voigt
WO2016027628A1 (ja) * 2014-08-18 2016-02-25 株式会社村田製作所 電子部品の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778737A (ja) * 1993-09-08 1995-03-20 Fujitsu Ltd 荷電粒子ビーム露光方法及び荷電粒子ビーム露光装置
JP2950280B2 (ja) * 1997-03-31 1999-09-20 日本電気株式会社 電子線の描画方法
JP3975757B2 (ja) * 2002-01-24 2007-09-12 富士通株式会社 荷電粒子ビーム露光方法
JP3725841B2 (ja) * 2002-06-27 2005-12-14 株式会社東芝 電子ビーム露光の近接効果補正方法、露光方法、半導体装置の製造方法及び近接効果補正モジュール
JP4463589B2 (ja) * 2003-08-21 2010-05-19 富士通マイクロエレクトロニクス株式会社 荷電粒子ビーム露光における下層構造に基づく後方散乱強度の生成方法及びその方法を利用した半導体装置の製造方法
JP4282447B2 (ja) * 2003-11-26 2009-06-24 株式会社東芝 リソグラフィ評価方法、リソグラフィプロセスおよびプログラム

Also Published As

Publication number Publication date
JP2007027613A (ja) 2007-02-01
US20070021938A1 (en) 2007-01-25
US8048600B2 (en) 2011-11-01

Similar Documents

Publication Publication Date Title
JP4799065B2 (ja) パラメータ抽出方法
US6567964B2 (en) Continuously variable dummy pattern density generating systems, methods and computer program products for patterning integrated circuits
US5459093A (en) Method for forming dummy pattern in a semiconductor device
KR101997927B1 (ko) 이중 피치를 위한 리소그래피 방법
AU607747B2 (en) Fabrication of customized integrated circuits
JP2014127475A (ja) 半導体装置の製造方法
US9437541B2 (en) Patterning approach to reduce via to via minimum spacing
JP5427104B2 (ja) パターン形成方法
CN101512724A (zh) 用于片上电感器的设计规则
JP4463589B2 (ja) 荷電粒子ビーム露光における下層構造に基づく後方散乱強度の生成方法及びその方法を利用した半導体装置の製造方法
KR100319672B1 (ko) 전자빔을사용하는패턴노광방법
US20080261395A1 (en) Semiconductor Device, Method for Manufacturing Semiconductor Devices and Mask Systems Used in the Manufacturing of Semiconductor Devices
CN111357078A (zh) 电气掩模验证
JP5345833B2 (ja) 基板上にアライメントマークを作成する方法、アライメント方法および基板
US20060141774A1 (en) Pattern transfer mask related to formation of dual damascene structure and method of forming dual damascene structure
US10176290B2 (en) Manufacturing method for a semiconductor device, pattern generating method and nontransitory computer readable medium storing a pattern generating program
JP2021504734A (ja) 半導体デザインの完全性を確実にするための方法および半導体構造体
JP4992930B2 (ja) 荷電粒子ビーム露光における下層構造に基づく後方散乱強度の生成方法及びその方法を利用した半導体装置の製造方法
JP6028516B2 (ja) マスクパターンの製造方法
US8765612B2 (en) Double patterning process
TWI666689B (zh) 用以形成柱遮罩元件的多重圖案化製程
JP2017168870A (ja) 半導体装置の製造方法
JP2007258328A (ja) 半導体装置及びその製造方法
US10120275B2 (en) Layout method of mask pattern, manufacturing method of a semiconductor device and exposure mask
JPH08272076A (ja) 印刷配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080514

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110802

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4799065

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees