TWI666689B - 用以形成柱遮罩元件的多重圖案化製程 - Google Patents

用以形成柱遮罩元件的多重圖案化製程 Download PDF

Info

Publication number
TWI666689B
TWI666689B TW106120348A TW106120348A TWI666689B TW I666689 B TWI666689 B TW I666689B TW 106120348 A TW106120348 A TW 106120348A TW 106120348 A TW106120348 A TW 106120348A TW I666689 B TWI666689 B TW I666689B
Authority
TW
Taiwan
Prior art keywords
layer
mask
masking
hard mask
hard
Prior art date
Application number
TW106120348A
Other languages
English (en)
Other versions
TW201824352A (zh
Inventor
薩姆 佩爾
格蘭傑 羅伯
亞歷山卓 克蘭西
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201824352A publication Critical patent/TW201824352A/zh
Application granted granted Critical
Publication of TWI666689B publication Critical patent/TWI666689B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種方法，包括在處理層上方形成硬遮罩層堆疊。該堆疊包括第一、第二及第三硬遮罩層。圖案化該第三硬遮罩層，以在其中定義第一遮罩元件並暴露該第二硬遮罩層的部分。圖案化該第二硬遮罩層，以在其中定義位於該第一遮罩元件下方的第二遮罩元件，以及第三遮罩元件，且暴露該第一硬遮罩層的部分。圖案化該第一硬遮罩層，以在其中定義位於該第二遮罩元件下方的第四遮罩元件、位於該第三遮罩元件下方的第五遮罩元件，以及第六遮罩元件，並暴露該處理層的部分。蝕刻該處理層，以移除未被該第一硬遮罩層覆蓋的該處理層的部分。

Description

用以形成柱遮罩元件的多重圖案化製程
本發明標的通常關於半導體裝置的製造，尤其關於用以形成柱遮罩元件的多重圖案化製程。
光刻是用於製造積體電路產品的基本製程之一。在極高的層級，光刻包括：(1)在材料層或基板上方形成光或輻射敏感材料層，例如光阻；(2)將該輻射敏感材料選擇性暴露于光源(例如DUV(深紫外)或EUV(極紫外)源)所產生的光，以將由遮罩或光罩(本文中所使用的可互換術語)定義的圖案轉移至該輻射敏感材料；以及(3)顯影該曝光的輻射敏感材料層，以定義圖案化遮罩層。接著，通過該圖案化遮罩層在該下方材料層或基板上可執行各種製程操作，例如蝕刻或離子注入製程。
當然，積體電路製造的最終目標是在積體電路產品上忠實地複製原始電路設計。歷史上，積體電路產品中所採用的特徵尺寸及間距使得利用單個圖案化光阻遮罩層可形成想要的圖案。不過，近年來，裝置尺寸及間距已縮小至現有光刻工具無法形成具有總體目標圖案的全部 特徵的單個圖案化遮罩層的程度。相應地，裝置設計人員已採取包括執行多重曝光以在一個材料層中定義單個目標圖案的技術。一種這樣的技術通常被稱為多重圖案化，例如雙重圖案化。一般來說，雙重圖案化是一種曝光方法，其包括將密集的總體目標電路圖案分為(也就是劃分或分離)兩個獨立的較不密集圖案。接著，通過使用兩個獨立的遮罩(其中，該遮罩的其中一個用以對該較不密集圖案的其中一個成像，且另一個遮罩用以對另一個較不密集圖案成像)將該簡單的較不密集圖案獨立印刷於晶圓上。另外，在一些情況下，將該第二圖案印刷於該第一圖案的線之間，以使該成像晶圓所具有的例如特徵間距是該兩個較不密集遮罩的任意一個上的特徵間距的一半。此技術有效降低光刻製程的複雜性，提高可達到的分辨率並能夠印刷更小的特徵，否則的話，使用現有光刻工具是不可能的。自對準雙重圖案化(self-aligned double patterning；SADP)製程是一種這樣的多重圖案化技術。由於當使用SADP製程時可能實現更好的套刻(overlay)控制，因此該SADP製程可為製造下一代裝置(尤其是此類下一代裝置上的金屬佈線)的具有吸引力的解決方案。
在一些情況下，想要改變該SADP遮罩結構以影響所形成的特徵。例如，在該SADP遮罩結構上方可形成阻擋遮罩元件，以在將要形成的線特徵中定義切口。由於該SADP遮罩結構的現有小尺寸，因光刻約束而難以形成該阻擋遮罩元件。
本申請關於形成過孔的各種方法，以消除或減輕上述問題的其中一個或多個的影響。
下面提供本發明的簡要總結，以提供本發明的一些態樣的基本理解。本發明內容並非詳盡概述本發明。其並非意圖識別本發明的關鍵或重要元件或劃定本發明的範圍。其唯一目的在於提供一些簡化形式的概念，作為後面所討論的更詳細說明的前序。
一般來說，本發明涉及執行多重圖案化製程以形成柱遮罩元件的各種方法。一種示例方法包括：除其它以外，在處理層上方形成硬遮罩層堆疊。該堆疊包括第一、第二及第三硬遮罩層。圖案化該第三硬遮罩層，以在其中定義第一遮罩元件並暴露該第二硬遮罩層的部分。圖案化該第二硬遮罩層，以在其中定義位於該第一遮罩元件下方的第二遮罩元件，以及第三遮罩元件，且暴露該第一硬遮罩層的部分。圖案化該第一硬遮罩層，以在其中定義位於該第二遮罩元件下方的第四遮罩元件、位於該第三遮罩元件下方的第五遮罩元件，以及第六遮罩元件，並暴露該處理層的部分。蝕刻該處理層，以移除未被該第一硬遮罩層覆蓋的該處理層的部分。
另一種示例方法包括：除其它以外，在基板上方形成第一介電層。在該第一介電層上方形成第一硬遮罩層。在該第一硬遮罩層上方形成包括多個相互隔開的線元件的圖案化蝕刻遮罩。在該圖案化蝕刻遮罩上方形成第 二介電層。在該第二介電層上方形成第二硬遮罩層。在該第二硬遮罩層上方形成第三硬遮罩層。在該第三硬遮罩層上方形成第四硬遮罩層。圖案化該第四硬遮罩層，以在其中定義與第一對該相互隔開的線特徵對齊的第一遮罩元件並暴露該第三硬遮罩層的部分。圖案化該第三硬遮罩層，以在其中定義位於該第一遮罩元件下方的第二遮罩元件，以及與第二對該相互隔開的線特徵對齊的第三遮罩元件，且暴露該第二硬遮罩層的部分。圖案化該第二硬遮罩層，以在其中定義位於該第二遮罩元件下方的第四遮罩元件、位於該第三遮罩元件下方的第五遮罩元件，以及與第三對該相互隔開的線特徵對齊的第六遮罩元件。移除未被該第二遮罩層覆蓋的該第二介電層及該第一硬遮罩層的部分，以定義分別設於該第一、第二及第三對相互隔開的線元件的部分之間的第一、第二及第三線切割遮罩。在具有該多個相互隔開的線元件及該第一、第二及第三線切割遮罩的情況下蝕刻該第一介電層，以定義第一、第二及第三對分段的線凹槽。在該第一、第二及第三對分段的線凹槽中形成導電材料。
100‧‧‧半導體產品、產品
105‧‧‧基板
110‧‧‧金屬化層、第一金屬化層
115‧‧‧介電層、第一介電層
120‧‧‧硬遮罩層
125‧‧‧遮罩結構
130‧‧‧線元件
135‧‧‧第二介電層、介電層
140‧‧‧硬遮罩層
145‧‧‧硬遮罩層
150‧‧‧硬遮罩層
155‧‧‧圖案化堆疊、圖案化層
160‧‧‧遮罩層
165‧‧‧遮罩元件
170‧‧‧第一對
175‧‧‧遮罩元件
180‧‧‧第二圖案化堆疊、圖案化堆疊、圖案化層
185‧‧‧遮罩層
190‧‧‧遮罩元件
195‧‧‧第二對
200‧‧‧遮罩元件
205‧‧‧遮罩元件
210‧‧‧第三圖案化堆疊、圖案化遮罩、圖案化堆疊、圖案化層
215‧‧‧遮罩層
220‧‧‧遮罩元件
225‧‧‧第三對
230‧‧‧遮罩元件
235‧‧‧遮罩元件
240‧‧‧遮罩元件
245‧‧‧自對準線切割元件、線切割元件
250‧‧‧自對準線切割元件、線切割元件
255‧‧‧自對準線切割元件、線切割元件
260‧‧‧線開口
265‧‧‧凹槽
270‧‧‧導電材料
參照下面結合圖式所作的說明可理解本發明，該些圖式中類似的元件符號表示類似的元件，且其中：
第1A圖至第1L圖顯示執行多重圖案化製程以形成柱遮罩元件的示例技術的剖視圖。
儘管本文中所揭露的發明標的容許各種修改 及替代形式，但本發明標的的特定實施例以示例方式顯示於圖式中並在本文中作詳細說明。不過，應當理解，本文中有關特定實施例的說明並非意圖將本發明限於所揭露的特定形式，相反，意圖涵蓋落入由所附申請專利範圍定義的本發明的精神及範圍內的所有修改、均等及替代。
下面說明本發明的各種示例實施例。出於清楚目的，不是實際實施中的全部特徵都在本說明書中進行說明。當然，應當瞭解，在任意此類實際實施例的開發中，必須作大量的特定實施決定以實現開發者的特定目標，例如符合與系統相關及與商業相關的約束條件，該些決定將因不同實施而異。而且，應當瞭解，此類開發努力可能複雜而耗時，但其仍然是所屬技術領域中具有通常知識者借助本發明所執行的常規程序。
現在將參照圖式來說明本發明標的。圖式中示意各種結構、系統及裝置僅是出於解釋目的以及避免使本發明與所屬技術領域中具有通常知識者已知的細節混淆。儘管如此，仍包括該些圖式以說明並解釋本發明的示例。本文中所使用的詞語和詞組的意思應當被理解並解釋為與相關領域技術人員對這些詞語及詞組的理解一致。本文中的術語或詞組的連貫使用並不意圖暗含特別的定義，亦即與所屬技術領域中具有通常知識者所理解的通常或慣用意思不同的定義。若術語或詞組意圖具有特別意思，亦即不同于所屬技術領域中具有通常知識者所理解的意思， 則此類特別定義會以直接明確地提供該術語或詞組的特別定義的定義方式明確表示於說明書中。本發明涉及形成互連結構的各種方法。現在將參照圖式更詳細地說明本文中所揭露的方法及裝置的各種示例實施例。
第1A圖至第1L圖顯示執行多重圖案化製程以在半導體產品100上形成柱遮罩元件的方法的剖視圖，在本實施例中，該半導體產品可由包括電路元件例如電晶體、電容器、電阻器等的積體電路表示。第1A圖顯示產品100，其包括基板105，在該基板上形成金屬化層110。金屬化層110包括介電層115，在該介電層中將嵌設導電特徵(例如金屬線)(未顯示)。在金屬化層110下方可分層地在基板105上設置基於半導體的電路元件，不過，出於方便，在第1A圖中未顯示此類電路元件。基板105還可包括任意合適的微結構特徵，例如微機電組件、光電組件以及類似物，其中，這些組件的至少其中一些可能需要形成於金屬化系統中的互連結構。在高度複雜的積體電路中，可能需要非常大量的電性連接，因此，在該金屬化系統中通常可形成多個金屬化層。
如第1A圖中所示，在第一金屬化層110(也就是第一介電層115)上方形成硬遮罩層120。硬遮罩層120可包括如圖所示的單個層(例如TiN)或多層堆疊(例如，由TiN覆蓋SiON)。在硬遮罩層120上方形成包括多個相互隔開的線元件130(例如延伸進入頁面中)及第二介電層135(例如，旋塗硬遮罩(spin-on hard mask；SOH)) 的遮罩結構125。在一些實施例中，相互隔開的線元件130可通過使用SADP製程形成，其中，形成芯軸，在該芯軸的側壁上形成間隙壁，以及移除該芯軸。還可使用SADP製程進一步降低間距，其中，第一組間隙壁充當第二組間隙壁的芯軸，並移除第一組間隙壁。
在遮罩結構125上方形成硬遮罩層140、145、150的堆疊，且在硬遮罩層150上方形成圖案化堆疊155。在一些實施例中，該圖案化堆疊包括遮罩層160(例如，包括SOH、SiON以及背面抗反射塗層(back anti-reflective coating；BARC)的堆疊)以及遮罩元件165(例如，圖案化光阻)。遮罩元件165與相互隔開的線元件130的第一對170對齊。遮罩元件165是柱型元件，因為它僅延伸於相互隔開的線元件130的長度的部分上方。
第1B圖顯示執行多個製程以利用圖案化堆疊155蝕刻硬遮罩層150並移除圖案化堆疊155的剩餘部分，從而在遮罩元件165下方的硬遮罩層150中定義遮罩元件175以後的產品100。
第1C圖顯示執行多個製程以在硬遮罩層145及遮罩元件175上方形成包括遮罩層185(例如，包括SOH、SiON及BARC的堆疊)及遮罩元件190(例如，圖案化光阻)的第二圖案化堆疊180以後的產品100。遮罩元件190為柱型元件，因為它僅延伸於相互隔開的線元件130的長度的部分上方且與相互隔開的線元件130的第二對195對齊。
第1D圖顯示執行多個製程以利用圖案化堆疊180蝕刻硬遮罩層145並移除圖案化堆疊180的剩餘部分，從而在硬遮罩層145中定義位於遮罩元件175下方的遮罩元件200以及位於遮罩元件190下方的遮罩元件205以後的產品100。
第1E圖顯示執行多個製程以移除遮罩元件175並在硬遮罩層140及遮罩元件200、205上方形成包括遮罩層215(例如，包括SOH、SiOH及BARC的堆疊)及遮罩元件220(例如，圖案化光阻)的第三圖案化堆疊210以後的產品100。遮罩元件220為柱型元件，因為它僅延伸於相互隔開的線元件130的長度的部分上方且與相互隔開的線元件130的第三對225對齊。
第1F圖顯示執行多個製程以利用圖案化遮罩210蝕刻硬遮罩層140並移除圖案化堆疊210的剩餘部分，從而在硬遮罩層140中定義位於遮罩元件200下方的遮罩元件230、位於遮罩元件205下方的遮罩元件235，以及位於遮罩元件220下方的遮罩元件240以後的產品100。
第1G圖顯示執行多個製程以利用遮罩元件230、235、240作為蝕刻遮罩蝕刻遮罩結構125以後的產品100。執行一個或多個蝕刻製程以移除未被遮罩元件230、235、240覆蓋的介電層135的部分，且凹入介電層135以在相互隔開的線元件130的各對170、195、225之間形成自對準線切割元件245、250、255。在所述蝕刻遮罩結構125期間或之前可移除遮罩元件200、205。遮罩元件230、 235、240也被移除。
第1H圖顯示執行蝕刻製程以利用相互隔開的線元件130及線切割元件245、250、255作為蝕刻遮罩蝕刻硬遮罩層120，從而在硬遮罩層120中圖案化線開口260以後的產品100。
第1I圖顯示執行蝕刻製程以蝕刻介電層115，從而在其中定義凹槽265以後的產品100。
第1J圖顯示執行一個或多個蝕刻製程以移除遮罩結構125及硬遮罩層120的其餘部分以後的產品。
第1K圖顯示產品100的頂視圖，以顯示介電層115中的凹槽265。在自對準線切割元件245、250、255設於相互隔開的線元件130的各對170、195、225之間的區域中，凹槽265被分段或切割。
第1L圖顯示執行多個製程以在凹槽265中形成導電材料270，從而形成導線以後的裝置100。執行沉積製程(例如鍍覆)以沉積導電材料270，並執行平坦化製程，以移除延伸於介電層115上方的導電材料270的多餘部分。導電材料270可包括多個層(未顯示)，例如一個或多個阻擋層(例如，Ta、TaN、TiN等)，以防止該些線的導電材料270中的任意金屬遷移進入介電層115、金屬晶種層(例如銅)、金屬填充材料(例如銅)、金屬矽化物材料等中。
硬遮罩層140、145、150的堆疊及獨立的圖案化層155、180、210的使用允許在沒有關於遮罩元件 230、235、240之間的間距的光刻約束的情況下形成遮罩元件230、235、240，儘管相互隔開的線元件130的第一、第二及第三對170、195、225彼此緊鄰。所述遮罩元件向下方硬遮罩層的轉移為自對準，如線切割元件245、250、255形成於遮罩元件230、235、240下方並設於相互隔開的線元件130的各對170、195、225之間那樣。
由於本發明可以所屬技術領域中具有通常知識者借助本文中的教導而明白的不同但均等的方式修改並實施，因此上面所揭露的特定實施例僅為示例性質。例如，可以不同的順序執行上述製程步驟。而且，本發明並非意圖限於本文中所示的架構或設計的細節，而是如申請專利範圍所述。因此，顯然，可對上面所揭露的特定實施例進行修改或變更，且所有此類變更落入本發明的範圍及精神內。要注意的是，用於說明本說明書以及所附申請專利範圍中的各種製程或結構的“第一”、“第二”、“第三”或者“第四”等術語的使用僅被用作此類步驟/結構的快捷參考，並不一定意味著按排列順序執行/形成此類步驟/結構。當然，依據準確的申請專利範圍語言，可能要求或者不要求此類製程的排列順序。因此，本發明請求保護的範圍如申請專利範圍所述。

Claims (18)

  1. 一種製造半導體裝置之方法，包括：在處理層上方形成硬遮罩層堆疊，該堆疊包括第一硬遮罩層、第二硬遮罩層及第三硬遮罩層；圖案化該第三硬遮罩層，以在其中定義來自該第三硬遮罩層的剩餘部分的第一遮罩元件並暴露該第二硬遮罩層的部分；圖案化該第二硬遮罩層，以在其中定義位於該第一遮罩元件下方的第二遮罩元件，以及第三遮罩元件，且暴露該第一硬遮罩層的部分，其中，該第二遮罩元件及該第三遮罩元件自該第二硬遮罩層的剩餘部分形成；圖案化該第一硬遮罩層，以在其中定義位於該第二遮罩元件下方的第四遮罩元件、位於該第三遮罩元件下方的第五遮罩元件，以及第六遮罩元件，並暴露該處理層的部分，其中，該第四遮罩元件、該第五遮罩元件及該第六遮罩元件自該第一硬遮罩層的剩餘部分形成；以及蝕刻該處理層，以移除未被該第四遮罩元件、該第五遮罩元件及該第六遮罩元件覆蓋的該處理層的部分。
  2. 如申請專利範圍第1項所述之方法，其中，該第四遮罩元件、該第五遮罩元件及該第六遮罩元件包括柱遮罩元件。
  3. 如申請專利範圍第2項所述之方法，其中，該處理層包括第四硬遮罩層、形成於該第四硬遮罩層上方的多個相互隔開的線元件，以及形成於該第四硬遮罩層及該多個相互隔開的線元件上方的第一介電層，其中，該第四遮罩元件、該第五遮罩元件及該第六遮罩元件分別設於第一、第二及第三對相鄰的相互隔開的線元件的部分上方。
  4. 如申請專利範圍第3項所述之方法，還包括移除未被該第四遮罩元件、該第五遮罩元件及該第六遮罩元件覆蓋的第二介電層及該第四硬遮罩層的部分，以分別在該第一、第二及第三對相互隔開的線元件的部分上方定義第一、第二及第三線切割遮罩。
  5. 如申請專利範圍第4項所述之方法，其中，該第一、第二及第三線切割遮罩的高度小於該相互隔開的線元件的高度。
  6. 如申請專利範圍第4項所述之方法，還包括：在具有該多個相互隔開的線元件及該第一、第二及第三線切割遮罩的情況下蝕刻設於該處理層下方的該第二介電層，以分別定義第一、第二及第三對分段的線凹槽；以及在該第一、第二及第三對分段的線凹槽中形成導電材料。
  7. 如申請專利範圍第3項所述之方法，其中，該第一、第二及第三對相互隔開的線元件的其中一對與該第一、第二及第三對相互隔開的線元件的其它對緊鄰。
  8. 如申請專利範圍第1項所述之方法，還包括在圖案化該第二硬遮罩層以後移除該第一遮罩元件。
  9. 如申請專利範圍第8項所述之方法，還包括在圖案化該第一硬遮罩層以後移除該第二遮罩元件及該第三遮罩元件。
  10. 一種製造半導體裝置之方法，包括：在基板上方形成第一介電層；在該第一介電層上方形成第一硬遮罩層；在該第一硬遮罩層上方形成包括多個相互隔開的線元件的圖案化蝕刻遮罩；在該圖案化蝕刻遮罩上方形成第二介電層；在該第二介電層上方形成第二硬遮罩層；在該第二硬遮罩層上方形成第三硬遮罩層；在該第三硬遮罩層上方形成第四硬遮罩層；圖案化該第四硬遮罩層，以在其中定義與第一對該相互隔開的線元件對齊的第一遮罩元件並暴露該第三硬遮罩層的部分；圖案化該第三硬遮罩層，以在其中定義位於該第一遮罩元件下方的第二遮罩元件，以及與第二對該相互隔開的線元件對齊的第三遮罩元件，且暴露該第二硬遮罩層的部分；圖案化該第二硬遮罩層，以在其中定義位於該第二遮罩元件下方的第四遮罩元件、位於該第三遮罩元件下方的第五遮罩元件，以及與第三對該相互隔開的線元件對齊的第六遮罩元件；移除未被該第二硬遮罩層覆蓋的該第二介電層及該第一硬遮罩層的部分，以定義分別設於該第一、第二及第三對相互隔開的線元件的部分之間的第一、第二及第三線切割遮罩；在具有該多個相互隔開的線元件及該第一、第二及第三線切割遮罩的情況下蝕刻該第一介電層，以定義第一、第二及第三對分段的線凹槽；以及在該第一、第二及第三對分段的線凹槽中形成導電材料。
  11. 如申請專利範圍第10項所述之方法，其中，該第四遮罩元件、該第五遮罩元件及該第六遮罩元件包括柱遮罩元件。
  12. 如申請專利範圍第10項所述之方法，其中，該第一、第二及第三線切割遮罩的高度小於該相互隔開的線元件的高度。
  13. 如申請專利範圍第10項所述之方法，其中，該第一、第二及第三對相互隔開的線元件的其中一對與該第一、第二及第三對相互隔開的線元件的其它對緊鄰。
  14. 如申請專利範圍第10項所述之方法，還包括在圖案化該第三硬遮罩層以後移除該第一遮罩元件。
  15. 如申請專利範圍第14項所述之方法，還包括在圖案化該第二硬遮罩層以後移除該第二遮罩元件及該第三遮罩元件。
  16. 一種製造半導體裝置之方法，包括：在基板上方形成第一介電層；在該第一介電層上方形成第一硬遮罩層；在該第一硬遮罩層上方形成包括多個相互隔開的線元件的圖案化蝕刻遮罩；在該圖案化蝕刻遮罩上方形成第二介電層；在該第二介電層上方形成第二硬遮罩層；在該第二硬遮罩層上方形成第三硬遮罩層；在該第三硬遮罩層上方形成第四硬遮罩層；形成位於該第四硬遮罩層上方並與第一對該相互隔開的線元件對齊的第一線切割遮罩；利用該第一線切割遮罩圖案化該第四硬遮罩層，以定義第一遮罩元件並暴露該第三硬遮罩層的部分；形成位於該第一遮罩元件及該第三硬遮罩層上方並與第二對該相互隔開的線元件對齊的第二線切割遮罩；利用該第一遮罩元件及該第二線切割遮罩圖案化該第三硬遮罩層，以定義位於該第一遮罩元件下方的第二遮罩元件，定義第三遮罩元件，且暴露該第二硬遮罩層的部分；形成位於該第二遮罩元件及該第三遮罩元件以及該第二硬遮罩層上方並與第三對該相互隔開的線元件對齊的第三線切割遮罩；利用該第二遮罩元件及該第三遮罩元件以及該第三線切割遮罩圖案化該第二硬遮罩層，以定義位於該第二遮罩元件下方的第四遮罩元件、位於該第三遮罩元件下方的第五遮罩元件，以及第六遮罩元件；在具有該第四、第五及第六遮罩元件的情況下蝕刻該第二介電層及該第一硬遮罩層，以定義在該第一、第二及第三對相互隔開的線元件之間的第一、第二及第三線切割遮罩；在具有該多個相互隔開的線元件及該第一、第二及第三線切割遮罩的情況下蝕刻該第一介電層，以定義第一、第二及第三對分段的線凹槽；以及在該第一、第二及第三對分段的線凹槽中形成導電材料。
  17. 如申請專利範圍第16項所述之方法，還包括在圖案化該第三硬遮罩層以後移除該第一遮罩元件。
  18. 如申請專利範圍第17項所述之方法，還包括在圖案化該第二硬遮罩層以後移除該第二遮罩元件及該第三遮罩元件。
TW106120348A 2016-08-31 2017-06-19 用以形成柱遮罩元件的多重圖案化製程 TWI666689B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/253,097 2016-08-31
US15/253,097 US10026645B2 (en) 2016-08-31 2016-08-31 Multiple patterning process for forming pillar mask elements

Publications (2)

Publication Number Publication Date
TW201824352A TW201824352A (zh) 2018-07-01
TWI666689B true TWI666689B (zh) 2019-07-21

Family

ID=61243389

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106120348A TWI666689B (zh) 2016-08-31 2017-06-19 用以形成柱遮罩元件的多重圖案化製程

Country Status (3)

Country Link
US (1) US10026645B2 (zh)
CN (1) CN107799403B (zh)
TW (1) TWI666689B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109844905B (zh) * 2016-10-20 2023-01-13 东京毅力科创株式会社 减小通孔至栅格图案化中的套准误差的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090087993A1 (en) * 2007-09-28 2009-04-02 Steven Maxwell Methods and apparatus for cost-effectively increasing feature density using a mask shrinking process with double patterning

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100932333B1 (ko) * 2007-11-29 2009-12-16 주식회사 하이닉스반도체 반도체 소자의 하드 마스크 패턴 및 그 형성 방법
KR100932334B1 (ko) * 2007-11-29 2009-12-16 주식회사 하이닉스반도체 반도체 소자의 하드 마스크 패턴 형성 방법
CN103676493B (zh) * 2012-09-21 2017-05-03 中国科学院微电子研究所 降低线条粗糙度的混合光刻方法
CN103779265B (zh) * 2012-10-18 2016-08-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US8969207B2 (en) * 2013-03-13 2015-03-03 Globalfoundries Inc. Methods of forming a masking layer for patterning underlying structures
CN104124137B (zh) * 2013-04-28 2017-06-16 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105575805B (zh) * 2014-10-08 2019-01-04 联华电子股份有限公司 半导体结构的制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090087993A1 (en) * 2007-09-28 2009-04-02 Steven Maxwell Methods and apparatus for cost-effectively increasing feature density using a mask shrinking process with double patterning

Also Published As

Publication number Publication date
US20180061699A1 (en) 2018-03-01
TW201824352A (zh) 2018-07-01
US10026645B2 (en) 2018-07-17
CN107799403A (zh) 2018-03-13
CN107799403B (zh) 2021-06-29

Similar Documents

Publication Publication Date Title
TWI622861B (zh) 次解析度基板圖案化所用之蝕刻遮罩的形成方法
US9831117B2 (en) Self-aligned double spacer patterning process
US9437541B2 (en) Patterning approach to reduce via to via minimum spacing
JP7008907B2 (ja) 複数の材料を有する層を用いて基板をパターニングする方法
TWI609472B (zh) 形成圖案化底層結構之遮罩層的方法
US9437481B2 (en) Self-aligned double patterning process for two dimensional patterns
US8993224B2 (en) Multiple patterning process for forming trenches or holes using stitched assist features
US8969199B1 (en) Methods of forming a circuit that includes a cross-coupling gate contact structure wherein the circuit is to be manufactured using a triple patterning process
US7994060B2 (en) Dual exposure track only pitch split process
TW200931592A (en) Spacer process for on pitch contacts and related structures
KR101539415B1 (ko) 하드 마스크와 이중 노광에 의해 형성된 반도체 디바이스의 콘택과 비아들
US9582629B2 (en) Methods of generating circuit layouts using self-alligned double patterning (SADP) techniques
US20200168458A1 (en) Dual Spacer Metal Patterning
US7910289B2 (en) Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach
TWI666689B (zh) 用以形成柱遮罩元件的多重圖案化製程
KR101096270B1 (ko) 스페이서 패터닝을 이용한 반도체소자의 미세패턴 형성방법
US8966412B1 (en) Methods of generating circuit layouts that are to be manufactured using SADP techniques
WO2018222915A1 (en) Two-dimensional patterning of integrated circuit layer by tilted ion implantation
KR100861169B1 (ko) 반도체 소자의 형성 방법
US6890813B2 (en) Polymer film metalization
US20070178409A1 (en) Exposure method of forming three-dimensional lithographic pattern
TW200952074A (en) Method of forming openings in a semiconductor device and semiconductor device
KR20040046702A (ko) 이중 노광을 이용한 반도체 소자의 미세 패턴 형성방법
US9436081B2 (en) Methods of modifying masking reticles to remove forbidden pitch regions thereof
US9330968B1 (en) Method of fabricating integrated circuit

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees