JP2003077791A - レチクルパターンの決定方法、レチクルの製造方法及び半導体デバイスの製造方法 - Google Patents
レチクルパターンの決定方法、レチクルの製造方法及び半導体デバイスの製造方法Info
- Publication number
- JP2003077791A JP2003077791A JP2001262988A JP2001262988A JP2003077791A JP 2003077791 A JP2003077791 A JP 2003077791A JP 2001262988 A JP2001262988 A JP 2001262988A JP 2001262988 A JP2001262988 A JP 2001262988A JP 2003077791 A JP2003077791 A JP 2003077791A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- reticle
- wafer
- manufacturing
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Analytical Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Electron Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
(57)【要約】
【課題】 高加速電圧を使用する荷電粒子線露光装置に
おいても、チップの端のパターンを設計値どおりにする
ことができるレチクルパターンの決定方法を提供する。 【解決手段】 八方にチップの存在するチップの右上端
の70nmライン１２Ａを露光するレチクルを設計する場
合、ライン１２Ａの上方、右上方、右方にあるチップの
大パターン１１からの後方散乱を考慮して、レチクルパ
ターンを設計するようにする。これにより、高加速電圧
での露光を行う場合に問題となる隣接するチップパター
ンからの近接効果の影響を補償できる。
おいても、チップの端のパターンを設計値どおりにする
ことができるレチクルパターンの決定方法を提供する。 【解決手段】 八方にチップの存在するチップの右上端
の70nmライン１２Ａを露光するレチクルを設計する場
合、ライン１２Ａの上方、右上方、右方にあるチップの
大パターン１１からの後方散乱を考慮して、レチクルパ
ターンを設計するようにする。これにより、高加速電圧
での露光を行う場合に問題となる隣接するチップパター
ンからの近接効果の影響を補償できる。
Description
【０００１】
【発明の属する技術分野】本発明は、荷電粒子線露光装
置を用いてレチクルに形成されたパターンをウェハに転
写する場合に、目標とされるパターンをウェハ上に形成
するためのレチクルのパターンを決定する方法、この方
法をその製造工程中に含むレチクルの製造方法、及びこ
の製造方法を用いて形成されたレチクルを用いてレチク
ルからウェハへの露光転写を行う半導体デバイスの製造
方法に関するものである。
置を用いてレチクルに形成されたパターンをウェハに転
写する場合に、目標とされるパターンをウェハ上に形成
するためのレチクルのパターンを決定する方法、この方
法をその製造工程中に含むレチクルの製造方法、及びこ
の製造方法を用いて形成されたレチクルを用いてレチク
ルからウェハへの露光転写を行う半導体デバイスの製造
方法に関するものである。
【０００２】
【従来の技術】半導体デバイスの集積度が高くなるにつ
れ、従来使用されていた光学式の露光転写装置では対応
が不可能になり、これに代わるものとして電子線等の荷
電粒子線を利用した荷電粒子線露光装置が開発されてい
る。
れ、従来使用されていた光学式の露光転写装置では対応
が不可能になり、これに代わるものとして電子線等の荷
電粒子線を利用した荷電粒子線露光装置が開発されてい
る。
【０００３】荷電粒子線露光装置においては、荷電粒子
線光学系の収差や歪等のために、広い領域を一度に露光
転写することができない。このため、たとえば１つのチ
ップの相当する領域を、複数のサブフィールドと呼ばれ
る領域に分けて、サブフィールドごとに露光転写を行
い、露光転写されたパターンをつなぎ合わせて１つのチ
ップのパターンを得る、分割露光転写方式が採用される
ようになってきている。
線光学系の収差や歪等のために、広い領域を一度に露光
転写することができない。このため、たとえば１つのチ
ップの相当する領域を、複数のサブフィールドと呼ばれ
る領域に分けて、サブフィールドごとに露光転写を行
い、露光転写されたパターンをつなぎ合わせて１つのチ
ップのパターンを得る、分割露光転写方式が採用される
ようになってきている。
【０００４】この分割投影転写方式の露光装置を図８及
び図９に従って説明する。図８は分割露光の単位を示す
図である。まず、転写体（通常はウェハである）上には
複数のチップが形成され、さらにチップはストライプ
に、ストライプはサブフィールドに分割される。レチク
ル等の被転写体も同様に分割されている。
び図９に従って説明する。図８は分割露光の単位を示す
図である。まず、転写体（通常はウェハである）上には
複数のチップが形成され、さらにチップはストライプ
に、ストライプはサブフィールドに分割される。レチク
ル等の被転写体も同様に分割されている。
【０００５】分割露光転写方式を使用した荷電粒子線露
光装置では通常、図９に示すような方法で露光が行われ
る。まず、レチクルステージとウェハステージは対応す
るストライプの中心を縮小比に従った速度で定速移動す
る。電子線はレチクル上のサブフィールドを照明し、レ
チクル上に形成されたパターンは、投影光学系によって
試料上に投影露光される。
光装置では通常、図９に示すような方法で露光が行われ
る。まず、レチクルステージとウェハステージは対応す
るストライプの中心を縮小比に従った速度で定速移動す
る。電子線はレチクル上のサブフィールドを照明し、レ
チクル上に形成されたパターンは、投影光学系によって
試料上に投影露光される。
【０００６】そして、電子線をレチクルステージの進行
方向と略直角な方向に偏向させ、順次、一列に配置され
たサブフィールドの投影露光を行う。一列のサブフィー
ルドの投影露光が終了すると、次の列のサブフィールド
の投影露光を開始するが、その際、図９に示すように電
子線の偏向方向を逆にして、順次サブフィールドの投影
露光を行うことにより、スループットを上げるようにし
ている。
方向と略直角な方向に偏向させ、順次、一列に配置され
たサブフィールドの投影露光を行う。一列のサブフィー
ルドの投影露光が終了すると、次の列のサブフィールド
の投影露光を開始するが、その際、図９に示すように電
子線の偏向方向を逆にして、順次サブフィールドの投影
露光を行うことにより、スループットを上げるようにし
ている。
【０００７】このような方法で露光が行われるため、従
来の荷電粒子線露光装置と比較すると、サブフィールド
領域が一括露光され、またレチクルには露光すべきパタ
ーンが全て形成されているため、非常にスループットを
向上させることができる。
来の荷電粒子線露光装置と比較すると、サブフィールド
領域が一括露光され、またレチクルには露光すべきパタ
ーンが全て形成されているため、非常にスループットを
向上させることができる。
【０００８】この露光方式で使用するレチクルは、光を
使用した露光装置の場合とは異なり、サブフィールド部
（パターン部）とその周辺の梁部（以下ストラットと呼
ぶ）に分割されている。梁部はレチクル自体の強度を保
つために設けられており、ストラットとサブフィールド
との間には電子線が透過可能なスカート部が、照明ビー
ムが確実に露光すべきサブフィールドのみを選択するた
めの目的で設けられている。
使用した露光装置の場合とは異なり、サブフィールド部
（パターン部）とその周辺の梁部（以下ストラットと呼
ぶ）に分割されている。梁部はレチクル自体の強度を保
つために設けられており、ストラットとサブフィールド
との間には電子線が透過可能なスカート部が、照明ビー
ムが確実に露光すべきサブフィールドのみを選択するた
めの目的で設けられている。
【０００９】一般に荷電粒子線露光装置には、荷電粒子
同士がその静電力により反発することにより、荷電粒子
ビームが広がって解像度を低下させる空間電荷効果とい
う問題が存在する。この効果を抑制するには、ビームの
加速電圧を高くして、荷電粒子同士が互いにその効果を
及ぼし合わないうちに、レチクル−ウェハ間を通過させ
てしまえばよい。よって、より高い解像度を追求する中
で荷電粒子線露光装置の加速電圧は、半導体デバイスの
パターン密度が高くなると共に高くされるようになって
きた。
同士がその静電力により反発することにより、荷電粒子
ビームが広がって解像度を低下させる空間電荷効果とい
う問題が存在する。この効果を抑制するには、ビームの
加速電圧を高くして、荷電粒子同士が互いにその効果を
及ぼし合わないうちに、レチクル−ウェハ間を通過させ
てしまえばよい。よって、より高い解像度を追求する中
で荷電粒子線露光装置の加速電圧は、半導体デバイスの
パターン密度が高くなると共に高くされるようになって
きた。
【００１０】
【発明が解決しようとする課題】ところが、荷電粒子線
露光装置において高い加速電圧が使用されるようになる
につれて、チップの周辺部のパターンの形状が設計値ど
おりにならないという問題が発生するようになった。す
なわち、低い加速電圧を使用した場合の設計手法を応用
した場合には、チップの周辺部のパターンに、線幅が設
計値より太くなるような場所が出現する。
露光装置において高い加速電圧が使用されるようになる
につれて、チップの周辺部のパターンの形状が設計値ど
おりにならないという問題が発生するようになった。す
なわち、低い加速電圧を使用した場合の設計手法を応用
した場合には、チップの周辺部のパターンに、線幅が設
計値より太くなるような場所が出現する。
【００１１】本発明はこのような事情に鑑みてなされた
もので、高加速電圧を使用する荷電粒子線露光装置にお
いても、チップの端のパターンを設計値どおりにするこ
とができるレチクルパターンの決定方法、及びこの方法
をその製造工程中に含むレチクルの製造方法、さらに
は、この製造方法を用いて形成されたレチクルを用いて
レチクルからウェハへの露光転写を行う半導体デバイス
の製造方法を提供することを課題とする。
もので、高加速電圧を使用する荷電粒子線露光装置にお
いても、チップの端のパターンを設計値どおりにするこ
とができるレチクルパターンの決定方法、及びこの方法
をその製造工程中に含むレチクルの製造方法、さらに
は、この製造方法を用いて形成されたレチクルを用いて
レチクルからウェハへの露光転写を行う半導体デバイス
の製造方法を提供することを課題とする。
【００１２】
【課題を解決するための手段】前記課題を解決するため
の第１の手段は、電粒子線露光装置に使用されるレチク
ル上に形成するパターンを、ウェハに転写すべきパター
ンに基づいて決定するレチクルパターンの決定方法であ
って、近接効果の影響を補正するようにレチクルパター
ンを決定する際に、隣接したチップのパターンも考慮に
入れて補正計算を行うことを特徴とするレチクルパター
ンの決定方法（請求項１）である。
の第１の手段は、電粒子線露光装置に使用されるレチク
ル上に形成するパターンを、ウェハに転写すべきパター
ンに基づいて決定するレチクルパターンの決定方法であ
って、近接効果の影響を補正するようにレチクルパター
ンを決定する際に、隣接したチップのパターンも考慮に
入れて補正計算を行うことを特徴とするレチクルパター
ンの決定方法（請求項１）である。
【００１３】発明者が、高加速電圧を使用する荷電粒子
線露光装置において、チップの端のパターンの精度が悪
化する原因を鋭意調査した結果、パターン精度を悪化さ
せている原因は、隣接するチップのパターンを露光する
場合に発生する近接効果であることが判明した。
線露光装置において、チップの端のパターンの精度が悪
化する原因を鋭意調査した結果、パターン精度を悪化さ
せている原因は、隣接するチップのパターンを露光する
場合に発生する近接効果であることが判明した。
【００１４】分割露光転写方式を用いた荷電粒子線露光
装置を用いてウェハにＬＳＩ等のパターンを形成する場
合には、まず、ウェハに形成すべきパターンが決定され
る。そして、その後、そのパターンをウェハ上に形成す
るようなレチクルのパターンを決定する。その際、考慮
される項目の一つに近接効果がある。
装置を用いてウェハにＬＳＩ等のパターンを形成する場
合には、まず、ウェハに形成すべきパターンが決定され
る。そして、その後、そのパターンをウェハ上に形成す
るようなレチクルのパターンを決定する。その際、考慮
される項目の一つに近接効果がある。
【００１５】近接効果とは、ウェハ上のレジストに照射
された荷電粒子線が、レジストを構成する原子により散
乱されたり、２次電子が放出されたりして、荷電粒子線
が照射された部分の周囲の部分のレジストが感光する現
象である。よって、パターンの形状を考慮して、近接効
果の影響を受けて感光するレジストの部分のパターン
が、目的とするパターンとなるように、レチクルのパタ
ーンを決定する必要がある。
された荷電粒子線が、レジストを構成する原子により散
乱されたり、２次電子が放出されたりして、荷電粒子線
が照射された部分の周囲の部分のレジストが感光する現
象である。よって、パターンの形状を考慮して、近接効
果の影響を受けて感光するレジストの部分のパターン
が、目的とするパターンとなるように、レチクルのパタ
ーンを決定する必要がある。
【００１６】この決定は通常、近接効果の及ぶ範囲、後
方散乱径に対し充分な範囲の近隣のパターンを参照し
て、例えば、そのパターン密度からシミュレーション的
手法により適切な変形量を算出することによりなされ
る。
方散乱径に対し充分な範囲の近隣のパターンを参照し
て、例えば、そのパターン密度からシミュレーション的
手法により適切な変形量を算出することによりなされ
る。
【００１７】従来使用されてきた低い加速電圧において
は、荷電粒子の後方散乱範囲はチップ間の距離に対して
小さかったため、隣接したチップから近接効果が及ぶこ
とはなかった。よって、チップ内のパターンを露光する
場合に発生する近接効果のみに考慮が払われ、隣接した
チップからの影響は考慮されてこなかった。
は、荷電粒子の後方散乱範囲はチップ間の距離に対して
小さかったため、隣接したチップから近接効果が及ぶこ
とはなかった。よって、チップ内のパターンを露光する
場合に発生する近接効果のみに考慮が払われ、隣接した
チップからの影響は考慮されてこなかった。
【００１８】ところが、前述のように高い加速電圧の露
光装置が使用されるようになるに伴い、近接効果の範囲
が広がり、このような荷電粒子線露光装置に使用される
レチクルにおいては、隣接するチップのパターンからの
近接効果の影響のために、チップの端のパターンが設計
通りに出来上がらなくなるのである。
光装置が使用されるようになるに伴い、近接効果の範囲
が広がり、このような荷電粒子線露光装置に使用される
レチクルにおいては、隣接するチップのパターンからの
近接効果の影響のために、チップの端のパターンが設計
通りに出来上がらなくなるのである。
【００１９】本手段は、このような知見に基づいて発明
されたもので、近接効果の影響を補正するようにレチク
ルパターンを決定する際に、隣接したチップのパターン
も考慮に入れて補正計算を行うようにしているので、露
光転写の結果、チップの端のパターンを設計値どおりに
形成することができる。
されたもので、近接効果の影響を補正するようにレチク
ルパターンを決定する際に、隣接したチップのパターン
も考慮に入れて補正計算を行うようにしているので、露
光転写の結果、チップの端のパターンを設計値どおりに
形成することができる。
【００２０】前記課題を解決するための第２の手段は、
前記第１の手段であるレチクルパターンの決定方法を、
その製造工程中に含むことを特徴とするレチクルの製造
方法（請求項２）である。
前記第１の手段であるレチクルパターンの決定方法を、
その製造工程中に含むことを特徴とするレチクルの製造
方法（請求項２）である。
【００２１】本手段においては、レチクルを製造する工
程におけるレチクルパターンの決定プロセスにおいて、
前記第１の手段であるレチクルパターンの決定方法を用
いているので、チップの端部におけるパターンを設計値
どおりにすることができ、微細なパターンを有する高密
度な半導体デバイスを歩留良く製造することができる。
程におけるレチクルパターンの決定プロセスにおいて、
前記第１の手段であるレチクルパターンの決定方法を用
いているので、チップの端部におけるパターンを設計値
どおりにすることができ、微細なパターンを有する高密
度な半導体デバイスを歩留良く製造することができる。
【００２２】前記課題を解決するための第３の手段は、
前記第２の手段であるレチクルの製造方法を用いて製造
されたレチクルを使用し、荷電粒子線露光装置を用いて
露光を行って半導体デバイスを製造する方法であって、
露光されるウェハの外縁をまたぐチップについても、そ
のウェハ内にある少なくとも１つのサブフィールドを露
光する工程を有することを特徴とする半導体デバイスの
製造方法（請求項３）である。
前記第２の手段であるレチクルの製造方法を用いて製造
されたレチクルを使用し、荷電粒子線露光装置を用いて
露光を行って半導体デバイスを製造する方法であって、
露光されるウェハの外縁をまたぐチップについても、そ
のウェハ内にある少なくとも１つのサブフィールドを露
光する工程を有することを特徴とする半導体デバイスの
製造方法（請求項３）である。
【００２３】１枚のウェハ上には複数のチップが形成さ
れるが、チップの全部がウェハ内に形成できない場合、
すなわち、ウェハの外縁をまたぐチップについては、成
品とならないので、従来は、その部分の露光は行わなれ
なかった。ところが、レチクルパターンの決定プロセス
に前記第１の手段を含む場合には、隣接するチップの露
光が行われるものとしてレチクルパターンが決定されて
いるので、隣接するチップの露光が行われないと、逆
に、チップの端部のパターンが設計値どおりにならない
可能性がある。
れるが、チップの全部がウェハ内に形成できない場合、
すなわち、ウェハの外縁をまたぐチップについては、成
品とならないので、従来は、その部分の露光は行わなれ
なかった。ところが、レチクルパターンの決定プロセス
に前記第１の手段を含む場合には、隣接するチップの露
光が行われるものとしてレチクルパターンが決定されて
いるので、隣接するチップの露光が行われないと、逆
に、チップの端部のパターンが設計値どおりにならない
可能性がある。
【００２４】本手段においては、このようなことを防ぐ
ために、その全部がウェハ内に形成できないチップ、す
なわち、ウェハの外縁をまたぐチップについても、その
ウェハ内にある少なくとも１つのサブフィールドを露光
するようにしている。どの部分のサブフィールドを露光
するかは、前記第１の手段において、そのサブフィール
ドのパターンが、隣接するチップのパターン形状に、近
接効果により影響を与えるものとして考慮されているか
どうかをチェックし、影響を与えているとして考慮され
ている場合に露光を行うようにすればよい。
ために、その全部がウェハ内に形成できないチップ、す
なわち、ウェハの外縁をまたぐチップについても、その
ウェハ内にある少なくとも１つのサブフィールドを露光
するようにしている。どの部分のサブフィールドを露光
するかは、前記第１の手段において、そのサブフィール
ドのパターンが、隣接するチップのパターン形状に、近
接効果により影響を与えるものとして考慮されているか
どうかをチェックし、影響を与えているとして考慮され
ている場合に露光を行うようにすればよい。
【００２５】このようにすれば、ウェハの端部に位置す
るチップについても、計算によって考慮されたとの同等
の近接効果を与えることができるので、設計値どおりの
パターン形状を形成することができる。よって、微細な
パターンを有する高密度な半導体デバイスを歩留良く製
造することができる。
るチップについても、計算によって考慮されたとの同等
の近接効果を与えることができるので、設計値どおりの
パターン形状を形成することができる。よって、微細な
パターンを有する高密度な半導体デバイスを歩留良く製
造することができる。
【００２６】
【発明の実施の形態】以下、本発明の実施の形態の例
を、図を用いて説明する。なお、以下の図は、概念図で
あるので、各部の実際の寸法と図面に現れる形状の寸法
とは比例してない。
を、図を用いて説明する。なお、以下の図は、概念図で
あるので、各部の実際の寸法と図面に現れる形状の寸法
とは比例してない。
【００２７】図１は、本発明の実施の形態の１例に用い
るチップのパターンの形状を示す図である。チップの左
端から左下角を経て下端までＬ字状に幅100μmの大パタ
ーン１１が存在し、これに対向する右上隅に幅70nm、長
さ50μmのライン１２が存在する。
るチップのパターンの形状を示す図である。チップの左
端から左下角を経て下端までＬ字状に幅100μmの大パタ
ーン１１が存在し、これに対向する右上隅に幅70nm、長
さ50μmのライン１２が存在する。
【００２８】図２は、このチップがウェハ上に配列され
た状態を示す図である。チップ間の距離は、小さいほど
１枚のウェハからとることができるチップ数が増えるた
め望ましい。この実施の形態では80μmとしている。
た状態を示す図である。チップ間の距離は、小さいほど
１枚のウェハからとることができるチップ数が増えるた
め望ましい。この実施の形態では80μmとしている。
【００２９】図に示されたような八方にチップの存在す
るチップの右上端の70nmライン１２Ａの線幅について、
まず、比較例として隣接したチップからの後方散乱の被
りを積算しない場合を、次に、実施例として隣接したチ
ップからの後方散乱の被りを積算した場合を調べた。
るチップの右上端の70nmライン１２Ａの線幅について、
まず、比較例として隣接したチップからの後方散乱の被
りを積算しない場合を、次に、実施例として隣接したチ
ップからの後方散乱の被りを積算した場合を調べた。
【００３０】なお、エネルギー積算のパラメータとし
て、ビームの加速電圧が125kVで基板がSiである場合を
考え、後方散乱径を47.2μm、後方散乱係数を0.7とし
た。また、光学系のボケの値を70nmとした。
て、ビームの加速電圧が125kVで基板がSiである場合を
考え、後方散乱径を47.2μm、後方散乱係数を0.7とし
た。また、光学系のボケの値を70nmとした。
【００３１】比較例においては、隣接するチップからの
後方散乱の影響を無視しており、かつ、同一のチップの
大パターン１１からは十分な距離があるので、結局、他
のパターンからの近接効果の影響はないと考えられる。
よって、図３（ａ）に示すように、70nmのパターンに縮
小倍率である1/4の逆数をかけた280nmの幅のレチクルパ
ターンを形成し、このパターンで露光したとき、レジス
トの閾値を超えて露光が行われる部分の幅が70nmとなる
ように露光時間を決定することになる。
後方散乱の影響を無視しており、かつ、同一のチップの
大パターン１１からは十分な距離があるので、結局、他
のパターンからの近接効果の影響はないと考えられる。
よって、図３（ａ）に示すように、70nmのパターンに縮
小倍率である1/4の逆数をかけた280nmの幅のレチクルパ
ターンを形成し、このパターンで露光したとき、レジス
トの閾値を超えて露光が行われる部分の幅が70nmとなる
ように露光時間を決定することになる。
【００３２】ところが、実際には、ライン１２Ａの上
方、右上方、右方にあるチップの大パターン１１からの
後方散乱を受けるので、この影響を考慮に入れた場合
に、（ｂ）に示すようにウェハが受ける線量が多くな
り、ウェハに形成されるパターンの線幅は、計算の結果
（ｂ）に示すように70.9nmとなる。
方、右上方、右方にあるチップの大パターン１１からの
後方散乱を受けるので、この影響を考慮に入れた場合
に、（ｂ）に示すようにウェハが受ける線量が多くな
り、ウェハに形成されるパターンの線幅は、計算の結果
（ｂ）に示すように70.9nmとなる。
【００３３】実施例においては、ライン１２Ａの上方、
右上方、右方にあるチップの大パターン１１からの後方
散乱の寄与を考慮に入れ、レチクルのパターンの幅を計
算しているので、レチクルに形成されるパターンの線幅
は276nmとなる。これにより、ウェハが受ける線量は
（ｃ）のようになり、実際の露光で形成されるパターン
の線幅は、（ｃ）に示すように、設計値どおりの70nmと
なる。
右上方、右方にあるチップの大パターン１１からの後方
散乱の寄与を考慮に入れ、レチクルのパターンの幅を計
算しているので、レチクルに形成されるパターンの線幅
は276nmとなる。これにより、ウェハが受ける線量は
（ｃ）のようになり、実際の露光で形成されるパターン
の線幅は、（ｃ）に示すように、設計値どおりの70nmと
なる。
【００３４】以上のようにして、本発明を用いてパター
ンを決定したレチクルを用いて露光を行う場合において
は、次のような問題が生まれる。すなわち、ウェハの端
においては、隣接したチップが存在しないため、隣接し
たチップが存在する前提の下に作られたレチクルを用い
ると、かえって設計通りのパターンが得られなくなる。
ンを決定したレチクルを用いて露光を行う場合において
は、次のような問題が生まれる。すなわち、ウェハの端
においては、隣接したチップが存在しないため、隣接し
たチップが存在する前提の下に作られたレチクルを用い
ると、かえって設計通りのパターンが得られなくなる。
【００３５】この様子を図４に示す。図４において１３
はウェハ１４の外周（外縁）を示す。このようなウェハ
１４上に図１に示したようなパターンを有するチップを
多数形成する場合、図４においてＤ、Ｅ、Ｇ、Ｈで示さ
れるチップは製品とすることができるが、Ａ、Ｂ、Ｃ、
Ｆ、Ｉで示されるチップは、その一部又は全部がウェハ
１４中に収まらないので製品とすることができない。よ
って、従来は、このようなチップＡ、Ｂ、Ｃ、Ｆ、Ｉに
対応する部分を露光することは無駄であり、単にスルー
プットを下げるだけであるとして露光を行わなかった。
図４において、露光される部分を黒塗りで、露光されな
いパターン部分を灰色で示す。
はウェハ１４の外周（外縁）を示す。このようなウェハ
１４上に図１に示したようなパターンを有するチップを
多数形成する場合、図４においてＤ、Ｅ、Ｇ、Ｈで示さ
れるチップは製品とすることができるが、Ａ、Ｂ、Ｃ、
Ｆ、Ｉで示されるチップは、その一部又は全部がウェハ
１４中に収まらないので製品とすることができない。よ
って、従来は、このようなチップＡ、Ｂ、Ｃ、Ｆ、Ｉに
対応する部分を露光することは無駄であり、単にスルー
プットを下げるだけであるとして露光を行わなかった。
図４において、露光される部分を黒塗りで、露光されな
いパターン部分を灰色で示す。
【００３６】しかし、これらのチップに対応する部分の
露光が行われないと、チップＤ、Ｅ、Ｈについては、有
るとして設計されてきた隣接チップからの後方散乱の寄
与がないため、設計通りにパターンが形成されないこと
になる。
露光が行われないと、チップＤ、Ｅ、Ｈについては、有
るとして設計されてきた隣接チップからの後方散乱の寄
与がないため、設計通りにパターンが形成されないこと
になる。
【００３７】この問題を防ぐにはウェハの外縁をまた
ぎ、チップとして採れないチップＡ、Ｂ、Ｆ、Ｉに対応
する部分にも露光を行い（Ｃについては、露光しても後
方散乱の影響がないので露光を行わない）、ウェハ中心
部分のチップと同様に後方散乱を被るように保証すれば
よい。すなわち、チップＡ、Ｂ、Ｆ、Ｉについては露光
を行うことにより、チップＤ、Ｅ、Ｈのパターンが設計
通りとなることを保証できる。
ぎ、チップとして採れないチップＡ、Ｂ、Ｆ、Ｉに対応
する部分にも露光を行い（Ｃについては、露光しても後
方散乱の影響がないので露光を行わない）、ウェハ中心
部分のチップと同様に後方散乱を被るように保証すれば
よい。すなわち、チップＡ、Ｂ、Ｆ、Ｉについては露光
を行うことにより、チップＤ、Ｅ、Ｈのパターンが設計
通りとなることを保証できる。
【００３８】なお、露光しても製品とならないチップ、
すなわち捨て焼きを行うチップについては、全てのサブ
フィールドも露光する必要がなく、隣接したチップに後
方散乱を及ぼしうるサブフィールドだけを露光すればよ
い。たとえば、図５に示すように、チップＡ、Ｂ、Ｆ、
Ｉのうち、それぞれ１５Ａ、１５Ｂ、１５Ｆ、１５Ｉで
示したサブフィールドだけを露光するようにする。図５
において、露光される部分を黒塗りで、露光されないパ
ターン部分を灰色で示す。
すなわち捨て焼きを行うチップについては、全てのサブ
フィールドも露光する必要がなく、隣接したチップに後
方散乱を及ぼしうるサブフィールドだけを露光すればよ
い。たとえば、図５に示すように、チップＡ、Ｂ、Ｆ、
Ｉのうち、それぞれ１５Ａ、１５Ｂ、１５Ｆ、１５Ｉで
示したサブフィールドだけを露光するようにする。図５
において、露光される部分を黒塗りで、露光されないパ
ターン部分を灰色で示す。
【００３９】以下、本発明に係る半導体デバイスの製造
方法の実施の形態の例を説明する。図６は、本発明の半
導体デバイス製造方法の一例を示すフローチャートであ
る。この例の製造工程は以下の各主工程を含む。 ウェハを製造するウェハ製造工程（又はウェハを準備
するウェハ準備工程） 露光に使用するマスクを製作するマスク（レチクル製
造工程（又はマスクを準備するマスク、準備工程） ウェハに必要な加工処理を行うウェハプロセッシング
工程 ウェハ上に形成されたチップを１個ずつ切り出し、動
作可能にならしめるチップ組立工程 できたチップを検査するチップ検査工程 なお、それぞれの工程はさらにいくつかのサブ工程から
なっている。
方法の実施の形態の例を説明する。図６は、本発明の半
導体デバイス製造方法の一例を示すフローチャートであ
る。この例の製造工程は以下の各主工程を含む。 ウェハを製造するウェハ製造工程（又はウェハを準備
するウェハ準備工程） 露光に使用するマスクを製作するマスク（レチクル製
造工程（又はマスクを準備するマスク、準備工程） ウェハに必要な加工処理を行うウェハプロセッシング
工程 ウェハ上に形成されたチップを１個ずつ切り出し、動
作可能にならしめるチップ組立工程 できたチップを検査するチップ検査工程 なお、それぞれの工程はさらにいくつかのサブ工程から
なっている。
【００４０】これらの主工程の中で、半導体のデバイス
の性能に決定的な影響を及ぼす主工程がウェハプロセッ
シング工程である。この工程では、設計された回路パタ
ーンをウェハ上に順次積層し、メモリやＭＰＵとして動
作するチップを多数形成する。このウェハプロセッシン
グ工程は以下の各工程を含む。 絶縁層となる誘電体薄膜や配線部、あるいは電極部を
形成する金属薄膜等を形成する薄膜形成工程（ＣＶＤや
スパッタリング等を用いる） この薄膜層やウェハ基板を酸化する酸化工程 薄膜層やウェハ基板等を選択的に加工するためにマス
ク（レチクル）を用いてレジストのパターンを形成する
リソグラフィー工程 レジストパターンに従って薄膜層や基板を加工するエ
ッチング工程（例えばドライエッチング技術を用いる） イオン・不純物注入拡散工程 レジスト剥離工程 さらに加工されたウェハを検査する検査工程 なお、ウェハプロセッシング工程は必要な層数だけ繰り
返し行い、設計通り動作する半導体デバイスを製造す
る。
の性能に決定的な影響を及ぼす主工程がウェハプロセッ
シング工程である。この工程では、設計された回路パタ
ーンをウェハ上に順次積層し、メモリやＭＰＵとして動
作するチップを多数形成する。このウェハプロセッシン
グ工程は以下の各工程を含む。 絶縁層となる誘電体薄膜や配線部、あるいは電極部を
形成する金属薄膜等を形成する薄膜形成工程（ＣＶＤや
スパッタリング等を用いる） この薄膜層やウェハ基板を酸化する酸化工程 薄膜層やウェハ基板等を選択的に加工するためにマス
ク（レチクル）を用いてレジストのパターンを形成する
リソグラフィー工程 レジストパターンに従って薄膜層や基板を加工するエ
ッチング工程（例えばドライエッチング技術を用いる） イオン・不純物注入拡散工程 レジスト剥離工程 さらに加工されたウェハを検査する検査工程 なお、ウェハプロセッシング工程は必要な層数だけ繰り
返し行い、設計通り動作する半導体デバイスを製造す
る。
【００４１】図７は、図６のウェハプロセッシング工程
の中核をなすリソグラフィー工程を示すフローチャート
である。このリソグラフィー工程は以下の各工程を含
む。 前段の工程で回路パターンが形成されたウェハ上にレ
ジストをコートするレジスト塗布工程 レジストを露光する露光工程 露光されたレジストを現像してレジストのパターンを
得る現像工程 現像されたレジストパターンを安定化させるためのア
ニール工程 以上の半導体デバイス製造工程、ウェハプロセッシング
工程、リソグラフィー工程については、周知のものであ
り、これ以上の説明を要しないであろう。
の中核をなすリソグラフィー工程を示すフローチャート
である。このリソグラフィー工程は以下の各工程を含
む。 前段の工程で回路パターンが形成されたウェハ上にレ
ジストをコートするレジスト塗布工程 レジストを露光する露光工程 露光されたレジストを現像してレジストのパターンを
得る現像工程 現像されたレジストパターンを安定化させるためのア
ニール工程 以上の半導体デバイス製造工程、ウェハプロセッシング
工程、リソグラフィー工程については、周知のものであ
り、これ以上の説明を要しないであろう。
【００４２】本実施の形態においては、図６の説明に
おけるマスク製造工程において、本発明の方法でレチク
ルを製造しているので、微細なパターンを有する高密度
な半導体デバイスを歩留良く製造することができる。
おけるマスク製造工程において、本発明の方法でレチク
ルを製造しているので、微細なパターンを有する高密度
な半導体デバイスを歩留良く製造することができる。
【００４３】
【発明の効果】以上説明したように、本発明によれば、
高加速電圧を使用する荷電粒子線露光装置においても、
チップの端のパターンを設計値どおりにすることができ
るので微細なパターンを有する高密度な半導体デバイス
を歩留良く製造することができる。
高加速電圧を使用する荷電粒子線露光装置においても、
チップの端のパターンを設計値どおりにすることができ
るので微細なパターンを有する高密度な半導体デバイス
を歩留良く製造することができる。
【図１】本発明の実施の形態の１例に用いるチップのパ
ターンの形状を示す図である。
ターンの形状を示す図である。
【図２】図1に示すパターンを有するチップがウェハ上
に配列された状態を示す図である。
に配列された状態を示す図である。
【図３】レジストの蓄積露光量とウェハに形成される線
幅の関係を示す図である。
幅の関係を示す図である。
【図４】ウェハ周縁部におけるチップの配列を示す図で
ある。
ある。
【図５】ウェハ周縁部における部分露光の様子を示す図
である。
である。
【図６】本発明の半導体デバイス製造方法の一例を示す
フローチャートである。
フローチャートである。
【図７】リソグラフィー工程を示すフローチャートであ
る。
る。
【図８】分割露光の単位を示す図である。
【図９】分割露光転写方式における露光方法を示す図で
ある。
ある。
１１…大パターン
１２、１２Ａ…ライン
１３…ウェハの外周
１４…ウェハ
１５Ａ、１５Ｂ、１５Ｆ、１５Ｉ…焼き捨てチップで露
光されるサブフィールド
光されるサブフィールド
Claims (3)
- 【請求項１】 荷電粒子線露光装置に使用されるレチク
ル上に形成するパターンを、ウェハに転写すべきパター
ンに基づいて決定するレチクルパターンの決定方法であ
って、近接効果の影響を補正するようにレチクルパター
ンを決定する際に、隣接したチップのパターンも考慮に
入れて補正計算を行うことを特徴とするレチクルパター
ンの決定方法。 - 【請求項２】 請求項１に記載のレチクルパターンの決
定方法を、その製造工程中に含むことを特徴とするレチ
クルの製造方法。 - 【請求項３】 請求項２に記載のレチクルの製造方法を
用いて製造されたレチクルを使用し、荷電粒子線露光装
置を用いて露光を行って半導体デバイスを製造する方法
であって、露光されるウェハの外縁をまたぐチップにつ
いても、そのウェハ内にある少なくとも１つのサブフィ
ールドを露光する工程を有することを特徴とする半導体
デバイスの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001262988A JP2003077791A (ja) | 2001-08-31 | 2001-08-31 | レチクルパターンの決定方法、レチクルの製造方法及び半導体デバイスの製造方法 |
| US10/231,586 US6642532B2 (en) | 2001-08-31 | 2002-08-29 | Methods for determining a pattern on a microlithography reticle to minimize proximity effects in pattern elements in chips located on substrate periphery |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001262988A JP2003077791A (ja) | 2001-08-31 | 2001-08-31 | レチクルパターンの決定方法、レチクルの製造方法及び半導体デバイスの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003077791A true JP2003077791A (ja) | 2003-03-14 |
Family
ID=19089812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001262988A Pending JP2003077791A (ja) | 2001-08-31 | 2001-08-31 | レチクルパターンの決定方法、レチクルの製造方法及び半導体デバイスの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6642532B2 (ja) |
| JP (1) | JP2003077791A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008276184A (ja) * | 2007-02-23 | 2008-11-13 | Nuflare Technology Inc | 半導体装置の製造方法及び露光用マスクへのパターン形成方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6906305B2 (en) * | 2002-01-08 | 2005-06-14 | Brion Technologies, Inc. | System and method for aerial image sensing |
| US6828542B2 (en) | 2002-06-07 | 2004-12-07 | Brion Technologies, Inc. | System and method for lithography process monitoring and control |
| US6807503B2 (en) | 2002-11-04 | 2004-10-19 | Brion Technologies, Inc. | Method and apparatus for monitoring integrated circuit fabrication |
| US6759297B1 (en) | 2003-02-28 | 2004-07-06 | Union Semiconductor Technology Corporatin | Low temperature deposition of dielectric materials in magnetoresistive random access memory devices |
| US7053355B2 (en) | 2003-03-18 | 2006-05-30 | Brion Technologies, Inc. | System and method for lithography process monitoring and control |
| US8803542B2 (en) * | 2010-05-20 | 2014-08-12 | Bae Systems Information And Electronic Systems Integration Inc. | Method and apparatus for verifying stitching accuracy of stitched chips on a wafer |
| JP6128744B2 (ja) * | 2012-04-04 | 2017-05-17 | キヤノン株式会社 | 描画装置、描画方法、および、物品の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11329957A (ja) * | 1998-03-18 | 1999-11-30 | Nikon Corp | 露光装置用のデ―タ作成方法 |
| JP2000292907A (ja) * | 1999-04-02 | 2000-10-20 | Nikon Corp | 荷電粒子線露光装置及びレチクル |
| JP2001126980A (ja) | 1999-11-01 | 2001-05-11 | Nikon Corp | 蓄積エネルギー計算方法、プログラム記憶媒体、近接効果計算方法、マスク又はレチクルパターンの設計方法、及び半導体デバイスの製造方法 |
| US6815693B2 (en) | 2000-02-18 | 2004-11-09 | Nikon Corporation | Charged-particle-beam microlithography apparatus and methods including proximity-effect correction |
| JP2001326165A (ja) | 2000-05-17 | 2001-11-22 | Nikon Corp | 照射エネルギーの計算方法、近接効果計算方法、マスク又はレチクルパターンの設計方法、荷電粒子線露光装置及び半導体デバイスの製造方法 |
-
2001
- 2001-08-31 JP JP2001262988A patent/JP2003077791A/ja active Pending
-
2002
- 2002-08-29 US US10/231,586 patent/US6642532B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008276184A (ja) * | 2007-02-23 | 2008-11-13 | Nuflare Technology Inc | 半導体装置の製造方法及び露光用マスクへのパターン形成方法 |
| JP2012198570A (ja) * | 2007-02-23 | 2012-10-18 | Nuflare Technology Inc | 半導体装置の製造方法及び露光用マスクへのパターン形成方法 |
| TWI382275B (zh) * | 2007-02-23 | 2013-01-11 | Nuflare Technology Inc | 半導體裝置之製造方法及對曝光用遮罩形成圖案之方法 |
| JP2013068962A (ja) * | 2007-02-23 | 2013-04-18 | Nuflare Technology Inc | 半導体装置の製造方法及び露光用マスクへのパターン形成方法 |
| JP2013174902A (ja) * | 2007-02-23 | 2013-09-05 | Nuflare Technology Inc | 半導体装置の製造方法及び露光用マスクへのパターン形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6642532B2 (en) | 2003-11-04 |
| US20030042433A1 (en) | 2003-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020036273A1 (en) | Methods for manufacturing reticles for charged-particle-beam microlithography exhibiting reduced proximity effects, and reticles produced using same | |
| US6316163B1 (en) | Pattern forming method | |
| JP2003347192A (ja) | エネルギービーム露光方法および露光装置 | |
| JPS6219048B2 (ja) | ||
| JPH10303125A (ja) | パターン形成方法 | |
| JP2001305720A (ja) | 被転写媒体の製造方法、被転写パターン形成プログラムを記憶した記憶媒体、及び半導体デバイスの製造方法 | |
| JP2003077791A (ja) | レチクルパターンの決定方法、レチクルの製造方法及び半導体デバイスの製造方法 | |
| JP2647000B2 (ja) | 電子ビームの露光方法 | |
| JP2003100591A (ja) | 荷電粒子線露光装置における露光方法、半導体デバイスの製造方法及び荷電粒子線露光装置 | |
| US6887626B2 (en) | Electron beam projection mask | |
| JP2874688B2 (ja) | マスク及びそれを用いた電子線露光方法 | |
| US6437352B1 (en) | Charged particle beam projection lithography with variable beam shaping | |
| US6605398B2 (en) | Methods and apparatus for controlling beam blur in charged-particle-beam microlithography | |
| US6337164B1 (en) | Charged-particle-beam microlithography methods exhibiting improved pattern-feature accuracy, and device manufacturing methods comprising same | |
| JP3375945B2 (ja) | 電子ビーム描画方法及び電子ビーム描画システム | |
| US7897308B2 (en) | Method for transferring a predetermined pattern reducing proximity effects | |
| JP2006278029A (ja) | 電子線装置及び該装置を用いたデバイス製造方法 | |
| JP2888228B2 (ja) | 荷電粒子線用部分一括マスクの構造 | |
| JP2001326165A (ja) | 照射エネルギーの計算方法、近接効果計算方法、マスク又はレチクルパターンの設計方法、荷電粒子線露光装置及び半導体デバイスの製造方法 | |
| JP2002025487A (ja) | 電子線源、電子線露光装置、及び半導体デバイスの製造方法 | |
| JP2000323372A (ja) | 近接効果補正方法及びそれを用いた半導体素子製造方法 | |
| JP2001118765A (ja) | 荷電粒子線露光装置、荷電粒子線露光装置の調整方法及び半導体デバイスの製造方法 | |
| KR100253581B1 (ko) | 리소그라피 공정방법 | |
| US6300023B1 (en) | Microlithographic pattern-transfer methods for large segmented reticles, and device manufacturing methods using same | |
| JP2002169270A (ja) | マスク検査装置、及び半導体デバイスの製造方法 |