KR20080031508A - 마이크로일렉트로닉 장치 패키지, 적층 마이크로일렉트로닉장치 패키지, 및 마이크로일렉트로닉 장치 제조 방법 - Google Patents

마이크로일렉트로닉 장치 패키지, 적층 마이크로일렉트로닉장치 패키지, 및 마이크로일렉트로닉 장치 제조 방법 Download PDF

Info

Publication number
KR20080031508A
KR20080031508A KR1020087005294A KR20087005294A KR20080031508A KR 20080031508 A KR20080031508 A KR 20080031508A KR 1020087005294 A KR1020087005294 A KR 1020087005294A KR 20087005294 A KR20087005294 A KR 20087005294A KR 20080031508 A KR20080031508 A KR 20080031508A
Authority
KR
South Korea
Prior art keywords
substrate
die
microelectronic
package
attaching
Prior art date
Application number
KR1020087005294A
Other languages
English (en)
Other versions
KR101024424B1 (ko
Inventor
셍 킴 달손 예
친 후이 총
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20080031508A publication Critical patent/KR20080031508A/ko
Application granted granted Critical
Publication of KR101024424B1 publication Critical patent/KR101024424B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/438—Post-treatment of the connector
    • H01L2224/4382—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/043—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

적층 가능한 마이크로일렉트로닉 패키지는 제1 기판에 부착 및 전기적으로 연결하는 제1 마이크로일렉트로닉 다이를 포함한다. 제2 마이크로일렉트로닉 다이는 일면이 제1 다이에 부착되고, 타면이 제2 기판에 부착된다. 전기적인 연결들이, 제1 다이와 제1 기판의 사이, 제2 다이와 제2 기판의 사이, 및 제1 및 제2 기판들의 사이에, 예컨대, 와이어 본딩을 통해 만들어진다. 전기적인 연결 요소는 유리하게 몰드 컴파운드로 밀폐된다. 몰드 컴파운드로 덮이지 않은 제1 및/또는 제2 기판 상의 노출된 접점은 패키지, 및 상기 패키지로 적층되는 다른 패키지 사이에 전기적인 연결을 제공한다. 상기 패키지는 동일 평면성(coplanarity) 인자를 피할 수 있고, 기존의 장비를 이용하여 제조될 수 있으며, 중간 검사를 가능하게 하고, 보다 얇은 패키지 높이를 또한 제공할 수 있다.

Description

마이크로일렉트로닉 장치 패키지, 적층 마이크로일렉트로닉 장치 패키지, 및 마이크로일렉트로닉 장치 제조 방법 {MICROELECTRONIC DEVICE PACKAGES, STACKED MICROELECTRONIC DEVICE PACKAGES, AND METHODS FOR MANUFACTURING MICROELECTRONIC DEVICES}
본 발명은 마이크로일렉트로닉 장치 패키지, 적층 마이크로일렉트로닉 장치 패키지, 및 마이크로일렉트로닉 장치 제조 방법에 관한 것이다.
마이크로일렉트로닉 장치는 일반적으로, 고밀도의 매우 작은 구성 요소를 갖는 집적 회로를 포함하는 다이(즉, 칩)를 포함한다. 일반적인 공정에서, 다수의 다이는 단일 웨이퍼 상에서, 다양한 스테이지(stage)로 반복될 수 있는 많은 다른 공정(예컨대, 주입, 도핑, 포토리소그래피(photolithography), 화학적 증착, 플라즈마 증착, 도금, 평탄화, 에칭, 등)들을 사용하여 제조된다. 다이는 일반적으로, 집적회로에 전기적으로 연결된 매우 작은 본드-패드(bond-pad)의 어레이를 포함한다. 본드-패드는, 인가 전압, 신호 등이 집적회로로 및 집적회로로부터 전송되는 다이(die) 상의 외부 전기 접점이다. 그 다음으로서, 다이들은 웨이퍼를 다이싱(dicing)하고 개개의 다이를 이면 연마(backgrinding)함으로써, 서로 분리된다(즉, 싱귤레이트된다). 다이가 싱귤레이트(singulate)된 다음에, 그들은, 다양한 전력 공급 라인, 신호 라인, 및 그라운드 라인에 보다 용이하게 연결될 수 있는 전기 단자의 보다 큰 어레이에 본드-패드를 연결하기 위해, 일반적으로 “패키지화”된다.
개개의 다이는, 다이 상의 본드-패드를, 핀(pin), 볼(ball)-패드, 또는 다른 타입의 전기 단자의 어레이로 전기적으로 연결하는 것에 의해 패키지화될 수 있으며, 그 다음으로 다이를 환경적인 요소로부터 보호하기 위해 몰드 컴파운드(mold compound)로 봉입(encapsulate)하여, 마이크로일렉트로닉 장치 패키지를 형성한다. 하나의 활용에 있어서는, 본드-패드가 볼-패드의 어레이를 갖는 인터포저(interposer) 기판 상의 접점에 전기적으로 연결된다.
전자 제품들은, 매우 제한된 공간에서 극도로 고밀도인 구성 요소들을 갖기 위해서 패키지화된 마이크로일렉트로닉 장치들을 필요로 한다. 예를 들어, 메모리 장치, 프로세서, 디스플레이, 및 여타 마이크로일렉트로닉 구성 요소들에 유효한 공간은, 휴대 전화기, PDA, 휴대형 컴퓨터, 및 많은 여타 제품들에서 매우 제한된다. 상기와 같이, 인쇄 회로 기판 상의 마이크로일렉트로닉 장치의 표면 영역 또는 “밑넓이(footprint)”를 감소시키고 싶은 강력한 의욕이 있다. 마이크로일렉트로닉 장치의 크기를 감소시키는 것은, 고성능 마이크로일렉트로닉 장치가 일반적으로, 보다 큰 볼-격자(ball-grid) 어레이와 따라서 보다 큰 밑넓이를 초래하는 더 많은 본드-패드를 갖기 때문에, 어려울 수 있다. 주어진 밑넓이 내에서 마이크로일렉트로닉 장치의 밀도를 증가시키는 데 사용되는 하나의 기술은, 다른 것의 상부에 하나의 마이크로일렉트로닉 장치 패키지를 적층하는 것이다. 그러나 이들 기존 의 적층 설계는 분명한 단점을 갖고 있을 수 있다. 예를 들어, 그것들은, 상호연결을 위한 기판 상의 과도한 공간을 필요로 하거나, 장치의 분리 품질 제어 검사를 방해하거나, 다른 단점을 가질 수 있다.
도 1은 적층 가능한 마이크로일렉트로닉 다중-다이 패키지의 개략적인 단면도이다.
도 2는 적층된 조립체를 형성하기 위해 도 1에 도시된 2개의 패키지를 서로 부착한 것의 개략적인 단면도이다.
도 3은 다른 적층 가능한 다중-다이 패키지의 개략적인 단면도이다.
도 4는 다른 적층 가능한 다중-다이 패키지의 개략적인 단면도이다.
도 5는 또 다른 적층 가능한 다중-다이 패키지의 개략적인 단면도이다.
마이크로일렉트로닉 패키지는 유리하게, 단일 패키지에 2개의 칩 또는 다이를 포함한다. 이는 공간 절약 설계를 제공한다. 더 얇은 패키지는 또한, 특정 설계와 더불어 획득될 수 있다. 패키지는, 다이가 적층된 조립체로 위치되기 전에 분리 검사될 수 있도록, 설계될 수 있다. 다이들은, 동일 평면성(co-planarity) 문제를 보다 잘 피하기 위해, 선택적으로 후부를 서로 맞대고 위치될 수 있다. 일실시예에 있어서, 마이크로일렉트로닉 패키지는, 제1 기판과 전기적으로 연결하는 제1 마이크로일렉트로닉 다이, 제1 기판과 전기적으로 연결하는 제2 기판, 및 제2 기판과 전기적으로 연결하는 제2 마이크로일렉트로닉 다이를 갖는다. 전기적인 연 결이 와이어 본딩(wire bonding)에 의해 이루어지는 설계에서는, 하나의 기판이 유리하게 다른 기판보다 크다.
마이크로일렉트로닉 패키지는, 적층된 조립체를 형성하기 위해, 서로 또는 제2 마이크로일렉트로닉 패키지로 적층 또는 부착될 수 있다. 2 개의 마이크로일렉트로닉 패키지 조립체들 사이의 전기적인 연결이, 하나의 마이크로일렉트로닉 패키지의 제1 기판 상의 접점을 다른 마이크로일렉트로닉 패키지의 제2 기판 상의 접점과 전기적으로 연결하거나 링크(link)함으로써, 만들어질 수 있다. 적층된 패키지는 회로 기판에 부착될 수 있으며, 상기 회로 기판으로의 전기적인 연결이 양쪽 중 어느 한 패키지의 다른 기판 상의 접점을 통해 만들어진다.
본 발명의 몇몇 실시예의 많은 구체적인 상세가, 단일 조립체에 복수의 마이크로일렉트로닉 장치를 함께 형성하는 것을 언급하여 기술되지만, 다른 실시예에서는 각 장치들이 분리 형성될 수 있다. 본 발명의 실시예에 따른 몇몇의 실시예들은 도면에서 언급된다. 도면은, 그러나, 단지 예시의 목적으로 제공된다. 그것들은 본 발명의 권리범위를 도시된 대로 한정하려고 의도한 것은 아니다. 다음의 텍스트(text)는 본 발명의 특정 실시예들의 충분한 이해를 부여하기 위해 제공된다. 당업자는, 그러나, 본 발명이 추가적인 실시예들을 가질 수 있고, 또는 기술되거나 도면에 도시된 몇몇의 상세 없이도 본 발명이 실시될 수 있다는 것을 이해할 것이다.
이제 도 1을 검토하여 보면, 적층 가능한 마이크로일렉트로닉 패키지(10)는 구멍 또는 슬롯(14)을 가진 제1 기판(12)을 갖는다. 구멍(14)은 유리하게 일반적 으로 기판(12)의 중심에 위치될 수 있다. 제1 마이크로일렉트로닉 다이 또는 칩(18)은 활성면(40) 및 배면(back side)(42)을 갖는다. 활성면(40)은 기판(12)에 부착되거나 인접할 수 있다. 다이(18)의 활성면(40)은 기판(12)의 제2 면(여기서는 상부면으로서 도시됨) 상의 접점과 전기적으로 연결하는 단자(예컨대, 본드 패드)를 갖는다. 단자 및 접점은 일반적으로 어레이로 배열된다. 기판(12) 상의 접점은, 조립체(10)를 회로 기판 또는 다른 더 높은 레벨의 조립체와 전기적으로 연결하도록 하기 위해, 일반적으로 기판(12)의 제1 면(여기서는 바닥면으로서 도시됨) 상의 다른 접점과 전기적으로 연결된다.
제2 마이크로일렉트로닉 다이 또는 칩(22)은, 바람직하게는 접착제(20)로, 제1 다이(18)의 배면에 부착되는 배면(42)을 갖는다. 이러한 부착(여기서는 다른 부착들도 더불어서 기술됨)은 직접적이거나 간접적일 수 있는, 즉, 그들 사이에 하나 이상의 중간 요소와 함께하거나 함께하지 않는다. 각 다이(18, 22)는 일반적으로, 점선(25)으로 개략 도시된 하나 이상의 집적회로를 갖는다. 제2 기판(24)은 제2 다이(22)의 활성면(40)에 부착된다.
제1 기판(12)은 제2 기판(24) 보다 크며(즉, 더 넓은 및/또는 더 긴), 이는 도 1에 도시된 바와 같이, 제1 기판(12)이 제2 기판(24)을 넘어서 밖으로 연장하는 것을 의미한다. 제1 기판(12)의 상부 또는 제2 면상의 패드 또는 접점(34)을 제2 기판(24)의 상부 또는 제2 면상의 패드 또는 접점(34)으로 연결함으로써, 제1 및 제2 기판 사이에서 전기적인 연결이 만들어진다. 이들 연결은 와이어 본드(26)를 통해 만들어질 수 있다. 제1 기판상의 접점(34)이 제2 기판(24)을 넘어 밖으로 연 장하는 제1 기판(12)의 영역 상에 위치되므로, 그들 사이의 와이어 본드 연결은 기존의 기술을 이용하여 만들어질 수 있다. 패드 또는 접점(34, 38)은, 예시의 목적으로, 광대하고 척도에서 벗어나게 도 1에서 점선으로 도시되었다.
전기적인 연결이 제2 기판(24)의 상부의 접점과 제2 다이(22)의 활성면 상의 단자 사이에 만들어진다. 도 1에 도시된 바와 같이, 제2 기판(24)은 관통 구멍 또는 슬롯(14)을 갖는다. 와이어 본드(26), 또는 다른 연결요소는 따라서, 제2 기판(24) 및 제2 다이(22) 사이의 연결을 만들기 위해, 구멍(14)을 통해 연장될 수 있다. 제2 다이(22)에 대한 와이어 본드 순서는, 제1 다이(18)에 대한 와이어 본드 순서와 비교하여 역순이며, 그리하여 핀 할당은 볼 핀 아웃(ball pin out)에 필적할 것이다.
제1 기판(12)과 제1 다이(18) 상의 단자 사이의 전기적인 연결이 동일한 방식으로 만들어질 수 있다. 도 1에 도시된 패키지(10)는 좌우로 대칭일 수 있다. 다이들(18, 22)이 동일 폭 또는 길이를 갖는 것으로 도시되었을지라도, 전기적으로 및/또는 기계적으로, 다이들은 동일할 수도 있고, 또는 그들은 서로 다를 수 있다. 기판(12, 24)은, 다이를 적재하기 위한, 그리고 전기적인 상호연결을 제공하기 위한 인쇄회로기판이거나 다른 타입의 기판일 수 있다. 기판 상의 패드(134)는 일반적으로, 등가이거나 대응하는 어레이의 전기적인 커플러(coupler)(예컨대, 땜납 볼 또는 다른 땜납 요소)를 수용하기 위해 어레이로 배열될 수 있다. 제1 다이(18) 및 제1 기판(12)은 보드-온-칩(board-on-chip) 구조를 형성한다. 유사하게, 제2 다이(22) 및 제2 기판(24)도 또한 보드-온-칩 구조를 형성한다.
와이어 본드 연결(26)이 만들어진 후에, 몰드 컴파운드(28)가 도 1에 도시된 영역의 와이어 본드(26) 위로 가해진다. 와이어 본드(26), 및 접점(34)은 기판의 내부 또는 외부 에지(edge)에 인접하며, 그들이 연결하는 다이 상의 단자는 몰드 컴파운드(28)로 덮인다. 다이(18, 22)는 모든 면이 기판 및 몰드 컴파운드로 완전하게 봉해지거나 덮인다. 제1 기판(12)의 저면은 유리하게, 구멍(14)의 와이어 본드를 제외하고, 몰드 컴파운드(28)로 덮이지 않는다. 제2 기판(24)의 와이어 본드 접점(34)들 사이에 위치되는 노출된 접점(38)은, 몰드 컴파운드로 덮이지 않는다. 이는, 패키지(10) 상으로 적층되는 다른 패키지와 전기적인 연결을 만들기 위한 용도로, 제1 기판의 저면 상의 노출된 접점(38)을 덮이지 않은 채 둔다.
그 다음으로, 모든 접점과 단자들이 아직 검사 장비에 의해 접근 가능하므로, 패키지(10)가 검사된다. 이는, 적층된 조립체로의 패키지의 여느 최종 조립 전에, 결함 있는 패키지가 검출되어 제거될 수 있게 한다. 적층된 조립체는, 따라서, 알려진 양호한 조립체 패키지로부터 만들어질 수 있다. 이는 제조 동안의 수율을 증가시킨다.
패키지(10)가 회로기판 또는 여타 더 높은 레벨의 조립체에 부착되는 사용 시에, 패키지(10)는, 도 1에서 지도된 바와 같이, 즉, 회로 기판 상의 제1 기판(12)과 함께 설치될 수 있다. 그 다음에, 회로 기판 상의 접점, 패드 또는 단자에 링크하는 노출된 접점(38)을 통해, 패키지(10)와 회로 기판의 사이에서 전기적인 연결이 만들어질 수 있다. 리플로우(reflow) 땜납 볼(16)은 이들 연결을 만드는데 사용될 수 있다. 패키지(10) 상으로 적층된 추가적인 패키지가 없다면, 회로 기판으로의 연결은 교호적으로, 또는 추가적으로 제2 기판(24) 상의 노출된 접점(38)을 통해서 만들어질 수 있다. 만약, 도 2에 도시된 바와 같이, 하나 이상의 추가적인 패키지가 패키지(10) 상으로 적층되어 있다면, 회로 기판으로의 연결은 교호적으로 또는 추가적으로 노출된 접점을 통해, 만약 있다면, 상기 적층의 상부의 패키지 상에 만들어질 수 있다.
도 2는 제1 패키지(10) 상으로 적층된 제2 패키지(10)를 도시한다. 땜납 볼 또는 요소(16)는, 2개의 적층된 패키지들 간의 전기적인 연결을 만들기 위해, 랜드 격자 어레이(land grid array) 상에 사용될 수 있다. 패키지(10)들의 기계적인 부착은, 상부 패키지의 제1 기판(12)과 하부 패키지의 몰드 컴파운드(28)의 사이, 및/또는 적층된 조립체(36)의 중심에 도시된 인접한 몰드 컴파운드 돌출부(44)들 사이에 접착제와 더불어, 추가적으로 이루어질 수도 있다. 제2 패키지는, 그들 사이에 어느 필요한 전기적인 연결이 만들어질 수 있는 한, 전기적으로 및 기계적으로 모두, 제1 패키지와는 같거나 다를 수 있다. 도 2가 2개의 패키지(10)를 갖는 적층된 조립체(36)를 도시하지만, 물론, 적층된 조립체(36)는 또한, 예컨대, 3개, 4개, 5개 또는 그 이상의 패키지를 가질 수 있다.
도 3은 제1 기판(52)의 제1 다이(18)와 함께 칩-온-보드(chip-on-board) 구조를 형성하는 다른 실시예(48)를 도시한다. 도 1에 도시된 제1 기판(12)과는 달리, 도 3의 제1 기판(52)은 구멍 또는 슬롯을 갖지 않는다. 스페이서(spacer) 또는 에폭시(epoxy) 패드(50)는 제1 다이(18) 상에 마련된다. 제2 다이(22)는 스페이서(spacer)(50) 상에 마련된다. 다이들은 접착제(20)를 통해 스페이서에 부착될 수 있다. 제2 기판(24)은 제2 다이(22)로 부착되어, 도 1의 제2 다이 및 제2 기판과 유사하게, 보드-온-칩 구조를 형성한다. 스페이서(50)는, 제1 다이(18)와 제1 기판(52) 사이에 와이어 본딩 또는 유사한 연결을 가능하게 하기 위하여, 제1 다이(18)의 활성면 위에 공간을 제공한다.
제2 다이(22)가 제1 다이(18) 보다 작으면, 와이어 본딩이 필요치 않으므로, 스페이서(50)가 생략될 수 있다. 이 경우, 제2 다이(22)는, 도 1에서와 같이, 제1 다이(18)에 직접적으로 부착될 수 있다. 제1 및 제2 다이 사이의 연결은 제2 기판 본드 핑거(finger)로부터 제1 기판 본드 핑거까지의 페리페럴(peripheral) 와이어 본딩에 의해 만들어질 수 있다. 제2 기판(24)과 제2 다이(22)의 사이, 그리고 제2 기판(24)과 제1 기판(52) 사이의 와이어 본딩 또는 다른 전기적인 연결뿐 아니라, 몰드 컴파운드(28)도, 상기한 바와 같은, 도 1에서와 동일한 방식으로 만들어지거나 사용될 수 있다. 도 3에 도시된 패키지(48)는, 도 2에 도시된 개념과 유사하게, 적층된 조립체(36)를 형성하기 위해, 추가적인 다른 마이크로일렉트로닉 패키지(패키지(48)와 동일하거나 다를 수 있는) 상으로 적층될 수 있다.
도 4는 도 3에 도시된 설계와 일반적으로 유사한 다른 실시예(58)를 도시하지만, 플립-칩(flip-chip) 패키지 구조의 제1 다이(60)를 갖는다. 제1 다이(60)는 아래에 활성면을 가진 제1 기판(52)에 부착된다. 제1 다이(60)와 제1 기판(52) 사이의 전기적인 연결은 도전성 범프(bump) 또는 전기적인 커플러를 통해서 하향 활성면 상에 만들어진다. 범프는 제1 기판(52) 상의 목표 패드 또는 접점과, 정렬되고, 접촉을 이룬다. 제2 다이(22)의 후부는 제1 다이(60)의 후부에 부착된다. 제 2 기판(24)은 제2 다이(22)의 활성면 상으로 부착되어, 보드-온-칩 구조를 형성한다. 제2 다이(22)와 제2 기판(24) 사이와, 제1 기판(52)과 제2 기판(24) 사이의 전기적인 연결뿐 아니라, 몰드 컴파운드(28)도, 도 1 또는 3을 참조하여 상기한 것과 동일한 방식으로 마련될 수 있다. 패키지(58)는, 도 1 내지 3에 관련하여 또한 상기한 바와 같이, 다중-패키지 적층 조립체(36)를 형성하기 위해 적층될 수 있다.
도 5는 도 4에 도시된 설계와 일반적으로 유사한 다른 실시예(68)를 도시하지만, 더 작은 기판(74)에 부착되는 제2 다이(60)로서 플립-칩을 사용한다. 제1 다이(72)가 보드-온-칩 구조로, 제1 기판(70)에 부착된다. 제2 다이(60)는 접착제(20)를 사용하여 제1 다이(72) 상으로 후부를 서로 맞대고 부착될 수 있다. 제2 기판(74)은 제2 다이(60)에 부착된다. 제2 다이(60)가 플립 칩이므로, 도 4의 제1 다이(60)를 참조하여 상기한 바와 같이, 제2 다이 상의 범프를 통해서 제2 다이와 제2 기판 사이에 전기적인 연결이 만들어진다. 제2 다이(60)에 부착된 제2 기판(74)은, 제1 기판(70) 보다 작다. 제1 및 제2 기판들 사이, 그리고 제1 다이(72)와 제1 기판(70) 사이의 전기적인 연결들은, 와이어 본드(26)를 통해 만들어질 수 있다.
상기한 설계는 동일 평면성 문제(다이들이 후부를 서로 맞대므로)를 피하고, 조립체가 기존의 장비를 사용할 수 있게 하며, 제1 및 제2 기판이 산업 표준(JEDEC)을 준수하여 볼 핀 아웃 할당을 가질 수 있으며, 구성 요소들이 최종 조립 전에 개별적으로 검사될 수 있고, 더 얇은 패키지 높이가 획득될 수 있는 것과 같은 장점들을 제공할 수 있다. 물론, 다른 방식의 본 발명의 실시는, 다른 실시 예들을 사용하여, 이들 장점의 각각을 실현하거나 실현할 수 없을 수 있다. 본 발명은 또한 각 장점의 필수적인 획득 없이도 또한 사용될 수 있다.
패드, 접점, 단자, 범프, 전기적인 커플러, 등의 단어는, 한정 없이, 전기적인 연결을 만드는데 사용되는 여느 특징들을 기술하기 위해 의도되었으며, 특정의 한정적인 의미를 갖는 것으로 의도된 것은 아니다. 이 명세서에서 사용된 부착됨이라는 단어는 직접 또는 간접적으로 접합됨, 접착됨, 링크됨, 본딩됨, 또는 그 외의 지지되는 것을 의미한다. 이 명세서에서 기판이라는 단어는 다이가 부착되는 요소 또는 기초를 의미하며, 기판은 일반적으로, 그러나 한정적이지는 않게, 회로 기판을 포함한다. 사이(between)라는 단어는 일반적으로, 페리페럴 와이어 본딩에서와 같이, 제1 요소와 제2 요소 사이의 직접 연결을 의미하지만, 다른 타입의 직접 또는 간접 전기적인 연결도 또한 포함한다.
따라서, 몇몇의 실시예들, 그리고 그것들을 만들기 위한 방법들이 도시 및 기술되었다. 본 발명의 사상 및 권리범위를 벗어남 없이 다양한 변경 및 대체가 이루어질 수 있다. 본 발명은, 따라서, 하기의 청구범위, 및 그와 등가의 것들을 제외하고는, 한정되지 않아야 한다.

Claims (62)

  1. 제1 기판;
    상기 제1 기판과 전기적으로 연결하는 제1 마이크로일렉트로닉 다이(microelectronic die);
    상기 제1 기판과 전기적으로 연결하는 제2 기판; 및
    상기 제2 기판에 전기적으로 연결하는 제2 마이크로일렉트로닉 다이를 포함하는 마이크로일렉트로닉 패키지.
  2. 청구항 1에 있어서, 상기 제1 기판의 제2 면을 상기 제2 기판의 제2 면에 연결하는 제1 세트의 와이어; 상기 제1 기판의 제1 면을 상기 제1 마이크로일렉트로닉 다이의 중심 영역에 연결하는 제2 세트의 와이어; 및 상기 제2 기판의 제2 면을 상기 제2 마이크로일렉트로닉 다이에 연결하는 제3 세트의 와이어를 더 포함하는, 마이크로일렉트로닉 패키지.
  3. 청구항 1에 있어서, 상기 제1 기판은 상기 제2 기판 보다 큰, 마이크로일렉트로닉 패키지.
  4. 청구항 3에 있어서, 상기 제1 기판은 와이어 본딩(bonding)을 통해 상기 제2 기판에 전기적으로 연결되는, 마이크로일렉트로닉 패키지.
  5. 청구항 1에 있어서, 상기 제1 마이크로일렉트로닉 다이는 보드-온-칩 패키지 구조를 포함하는, 마이크로일렉트로닉 패키지.
  6. 청구항 1에 있어서, 상기 제2 마이크로일렉트로닉 다이는 보드-온-칩 패키지 구조를 포함하는, 마이크로일렉트로닉 패키지.
  7. 청구항 1에 있어서, 상기 제2 기판은, 2개 이상의 패키지 조립체의 적층 조립을 가능하게 하기 위해, 노출된 격자 어레이의 전기 접점을 갖는, 마이크로일렉트로닉 패키지.
  8. 청구항 1에 있어서, 상기 제1 및 제2 마이크로일렉트로닉 다이는, 복수의 활성 단자를 포함하는 활성면 및 배면(back side)을 각각 가지며, 상기 제1 마이크로일렉트로닉 다이의 배면은 상기 제2 마이크로일렉트로닉 다이의 배면에 부착되는, 마이크로일렉트로닉 패키지.
  9. 청구항 1에 있어서, 상기 제1 기판은 제1 면 및 제2 면을 가지며, 상기 제2 면은 상기 제1 마이크로일렉트로닉 다이에 인접하고, 상기 기판의 제1 면은 복수의 접점을 가지며, 상기 제1 기판은 관통 구멍을 가지며, 그리고 상기 기판의 제1 면상의 상기 복수의 접점으로부터 상기 제1 마이크로일렉트로닉 다이로 연장하는 와 이어를 더 포함하는, 마이크로일렉트로닉 패키지.
  10. 청구항 9에 있어서, 상기 제2 기판이 제1 면 및 제2 면을 가지며, 상기 제1 면이 상기 제2 마이크로일렉트로닉 다이에 인접하고, 상기 제2 기판이 관통 구멍을 가지며, 그리고 상기 제2 다이 상의 복수의 접점으로부터 상기 제2 기판의 제2 면으로 연장하는 와이어를 더 포함하는, 마이크로일렉트로닉 패키지.
  11. 청구항 2에 있어서, 상기 제1, 제2, 및 제3 세트의 와이어를 봉입하는 몰드 컴파운드(mold compound)를 더 포함하는, 마이크로일렉트로닉 패키지.
  12. 청구항 1에 있어서, 상기 제1 다이는 상기 제1 기판에 인접하고, 상기 제2 다이는 상기 제2 기판에 인접하며, 상기 제1 다이는 상기 제2 다이에 인접하는, 마이크로일렉트로닉 패키지.
  13. 청구항 1에 있어서, 상기 제1 다이는, 상기 제1 기판의 제2 면과 접촉하여 상기 제1 다이의 활성면 상의 복수의 전기 단자들을 통해 상기 제1 다이에 전기적으로 연결되는, 마이크로일렉트로닉 패키지.
  14. 제1 기판; 상기 제1 기판과 전기적으로 연결하는 제1 마이크로일렉트로닉 다이; 상기 제1 기판과 전기적으로 연결하는 제2 기판; 및 상기 제2 기판과 전기적으 로 연결하는 제2 마이크로일렉트로닉 다이를 포함하는 제1 마이크로일렉트로닉 패키지; 및
    제3 기판; 상기 제3 기판과 전기적으로 연결하는 제3 마이크로일렉트로닉 다이; 및 상기 제2 및 제3 기판 사이의 복수의 전기적인 연결을 포함하는 제2 마이크로일렉트로닉 패키지를 포함하는 적층 마이크로일렉트로닉 패키지 조립체.
  15. 청구항 14에 있어서,
    상기 제1 마이크로일렉트로닉 패키지 조립체와 관련되는 제1, 제2, 및 제3 세트의 와이어로서, 상기 제1 세트의 와이어가 상기 제1 기판의 제2 면을 상기 제2 기판의 제2 면에 연결하고; 상기 제2 세트의 와이어가 상기 제1 기판의 제1 면을 상기 제1 마이크로일렉트로닉 다이의 중심 영역에 연결하며; 상기 제3 세트의 와이어가 상기 제2 기판의 제2 면을 상기 제2 마이크로일렉트로닉 다이에 연결하는, 제1, 제2, 및 제3 세트의 와이어;
    상기 제3 기판과 전기적으로 연결하는 제4 기판; 및
    상기 제2 마이크로일렉트로닉 패키지 조립체와 관련되는 제4, 제5, 및 제6 세트의 와이어로서, 상기 제4 세트의 와이어는 상기 제3 기판의 제2 면을 상기 제4 기판의 제2 면에 연결하고; 상기 제5 세트의 와이어는 상기 제3 기판의 제1 면을 상기 제3 마이크로일렉트로닉 다이의 중심 영역에 연결하며; 상기 제6 세트의 와이어는 상기 제4 기판의 제2 면을 상기 제4 마이크로일렉트로닉 다이에 연결하는, 제4, 제5, 및 제6 세트의 와이어를 더 포함하는, 적층 마이크로일렉트로닉 패키지 조 립체.
  16. 청구항 14에 있어서, 상기 제1 및 제2 마이크로일렉트로닉 패키지 조립체 사이의 상기 복수의 전기적인 연결은 상기 제2 및 제3 기판 사이의 땜납 볼을 포함하는, 적층 마이크로일렉트로닉 패키지 조립체.
  17. 청구항 14에 있어서, 상기 제1 기판은 상기 제2 기판 보다 큰, 적층 마이크로일렉트로닉 패키지 조립체.
  18. 제1 기판 상의 제1 다이;
    제2 다이 상의 제2 기판;
    상기 제1 및 제2 다이 사이의 스페이서(spacer);
    상기 제1 다이를 상기 제1 기판에 연결하는 제1 세트의 와이어;
    상기 제2 기판을 상기 제1 기판에 연결하는 제2 세트의 와이어를 포함하는 적층 가능한 다중-전자 다이 패키지.
  19. 청구항 18에 있어서, 상기 제2 다이를 상기 제2 기판의 구멍을 통해서 상기 제2 기판으로 연결하는 제3 세트의 와이어를 더 포함하는, 적층 가능한 다중-전자 다이 패키지.
  20. 청구항 18에 있어서, 상기 제1 다이 및 제1 기판은 칩-온-보드 패키지 구조를 포함하며, 상기 제2 다이 및 상기 제2 기판은 보드-온-칩 패키지 구조를 포함하는, 적층 가능한 다중-전자 다이 패키지.
  21. 청구항 18에 있어서, 상기 제1 기판은 상기 제2 기판 보다 큰, 적층 가능한 다중-전자 다이 패키지.
  22. 제1 기판;
    상기 제1 기판 상의 제1 다이로서, 상기 제1 기판으로의 전기적인 연결을 만드는 제1 다이;
    상기 제1 다이 상에 부착되는 제2 다이;
    상기 제2 다이 상의 제2 기판;
    상기 제1 기판을 상기 제2 기판에 연결하는 제1 세트의 와이어; 및
    상기 제2 기판을 상기 제2 다이에 연결하는 제2 세트의 와이어를 포함하는, 적층 가능한 다중-전자 다이 패키지.
  23. 청구항 22에 있어서,
    상기 제1 기판 및 상기 제1 다이는 플립 칩 패키지 구조를 형성하며, 상기 제2 기판 및 상기 제2 다이는 보드-온-칩 패키지 구조를 형성하는, 적층 가능한 다중-전자 다이 패키지.
  24. 청구항 22에 있어서, 상기 제1 기판 상에 적층된 다이 패키지의 기판에 전기적으로 연결하도록 구성된 상기 제1 기판의 제1 면상의 제1 어레이의 접점을 더 포함하는, 적층 가능한 다중-전자 다이 패키지.
  25. 청구항 24에 있어서, 상기 제1 세트의 와이어는 상기 제1 기판의 제2 면을 상기 제2 기판의 제2 면으로 연결하는, 적층 가능한 다중-전자 다이 패키지.
  26. 청구항 22에 있어서, 상기 제1 기판은 상기 제2 기판보다 큰, 적층 가능한 다중-전자 다이 패키지.
  27. 청구항 22에 있어서, 상기 제2 기판은 상기 제1 기판보다 큰, 적층 가능한 다중-전자 다이 패키지.
  28. 청구항 22에 있어서, 상기 제1 및 제2 기판의 적어도 일부를 덮는 케이싱(casing)을 더 포함하는, 적층 가능한 다중-전자 다이 패키지.
  29. 청구항 28에 있어서, 상기 케이싱은, 다른 패키지의 기판과 연결하도록 구성된 전기 접점을 갖는 상기 제2 기판의 영역을 노출하는 구멍을 갖는, 적층 가능한 다중-전자 다이 패키지.
  30. 청구항 22에 있어서, 상기 제1 및 제2 세트의 와이어는 와이어 본드를 포함하는, 적층 가능한 다중-전자 다이 패키지.
  31. 제1 다이를 제1 기판에 부착시키는 단계;
    제2 다이를 상기 제1 다이에 부착시키는 단계;
    제2 기판을 상기 제2 다이에 부착시키는 단계;
    상기 제1 기판과 상기 제2 기판의 사이에 제1 세트의 전기적인 연결을 만드는 단계;
    상기 제1 다이와 상기 제1 기판의 사이에 제2 세트의 전기적인 연결을 만드는 단계; 및
    상기 제2 다이와 상기 제2 기판의 사이에 제3 세트의 전기적인 연결을 만드는 단계를 포함하는 마이크로일렉트로닉 패키지 제조 방법.
  32. 청구항 31에 있어서, 상기 제1, 제2, 및 제3 세트의 전기적인 연결들은 와이어-본드 연결인, 마이크로일렉트로닉 패키지 제조 방법.
  33. 청구항 31에 있어서, 상기 제2 세트의 전기적인 연결은 상기 제1 기판의 구멍을 통해 연장하는 와이어를 통해 만들어지는, 마이크로일렉트로닉 패키지 제조 방법.
  34. 청구항 33에 있어서, 상기 제3 세트의 전기적인 연결은 상기 제2 기판의 구멍을 통해 연장하는 와이어를 통해 만들어지는, 마이크로일렉트로닉 패키지 제조 방법.
  35. 청구항 32에 있어서, 상기 제1, 제2, 및 제3 세트의 전기적인 연결을 몰드 컴파운드로 밀봉하는 단계를 더 포함하는, 마이크로일렉트로닉 패키지 제조 방법.
  36. 청구항 32에 있어서, 상기 제1 세트의 와이어 본드는 상기 제1 기판의 제2 면상의 접점을 상기 제2 기판의 제2 면상의 접점에 연결하는, 마이크로일렉트로닉 패키지 제조 방법.
  37. 청구항 32에 있어서, 상기 제2 세트의 와이어 본드는 상기 제1 기판의 제1 면상의 접점을 상기 제1 다이의 제1 면상의 단자에 연결하는, 마이크로일렉트로닉 패키지 제조 방법.
  38. 청구항 32에 있어서, 상기 제3 세트의 와이어 본드는 상기 기판의 제2 면상의 접점을 상기 제2 다이의 제2 면상의 접점에 연결하는, 마이크로일렉트로닉 패키지 제조 방법.
  39. 청구항 31에 있어서, 상기 제1 기판은 상기 제2 기판보다 큰, 마이크로일렉트로닉 패키지 제조 방법.
  40. 청구항 31에 있어서, 상기 제1 다이는 보드-온-칩 패키지 구조를 포함하는, 마이크로일렉트로닉 패키지 제조 방법.
  41. 청구항 31에 있어서, 상기 제2 마이크로일렉트로닉 다이는 보드-온-칩 패키지 구조를 포함하는, 마이크로일렉트로닉 패키지 제조 방법.
  42. 청구항 35에 있어서, 상기 마이크로일렉트로닉 패키지가 다른 마이크로일렉트로닉 패키지 상에 적층될 수 있게 하기 위해, 격자 어레이의 전기 접점을 노출된 채 두도록 상기 제2 기판의 영역으로부터 상기 몰드 컴파운드를 제외시키는 단계를 더 포함하는, 마이크로일렉트로닉 패키지 제조 방법.
  43. 청구항 35에 있어서, 상기 마이크로일렉트로닉 패키지가 다른 마이크로일렉트로닉 패키지 상에 적층될 수 있게 하기 위해, 격자 어레이의 전기 접점을 노출된 채 두도록 상기 제1 기판의 영역으로부터 상기 몰드 컴파운드를 제외시키는 단계를 더 포함하는, 마이크로일렉트로닉 패키지 제조 방법.
  44. 청구항 31에 있어서, 상기 제1 다이의 배면을 접착제를 통해서 상기 제2 다 이의 배면에 부착시키는 단계를 더 포함하는, 마이크로일렉트로닉 패키지 제조 방법.
  45. 제1 마이크로일렉트로닉 패키지를 만드는 단계로서,
    제1 다이를 제1 기판에 부착시키는 단계;
    제2 다이를 상기 제1 다이에 부착시키는 단계;
    제2 기판을 상기 제2 다이에 부착시키는 단계;
    상기 제1 기판과 상기 제2 기판의 사이에 제1 세트의 전기적인 연결 을 만드는 단계;
    상기 제1 다이와 상기 제1 기판의 사이에 제2 세트의 전기적인 연결 을 만드는 단계; 및
    상기 제2 다이와 상기 제2 기판의 사이에 제3 세트의 전기적인 연결 을 만드는 단계에 의해 제1 마이크로일렉트로닉 패키지를 만드는 단계; 및
    제2 마이크로일렉트로닉 패키지를 상기 제1 마이크로일렉트로닉 패키지 조립체에 부착시키는 단계를 포함하는 적층 마이크로일렉트로닉 패키지 조립체 제조 방법.
  46. 청구항 45에 있어서, 상기 제2 마이크로일렉트로닉 패키지의 접점을 상기 제1 기판 상의 접점에 연결시키는 것에 의해 상기 제1 및 제2 마이크로일렉트로닉 패키지들 사이에 전기적인 연결을 만드는 단계를 더 포함하는, 적층 마이크로일렉트 로닉 패키지 조립체 제조 방법.
  47. 청구항 46에 있어서, 상기 제1 및 제2 마이크로일렉트로닉 패키지들 사이에, 땜납 요소를 통해서 상기 전기적인 연결을 만드는 단계를 더 포함하는, 적층 마이크로일렉트로닉 패키지 조립체 제조 방법.
  48. 청구항 45에 있어서, 상기 제2 마이크로일렉트로닉 패키지를 상기 제1 마이크로일렉트로닉 패키지에 부착하기 전에 상기 제1 및 제2 마이크로일렉트로닉 패키지 중 적어도 하나를 검사하는 단계를 더 포함하는, 적층 마이크로일렉트로닉 패키지 조립체 제조 방법.
  49. 청구항 45에 있어서, 상기 제2 세트의 전기적인 연결은 상기 제1 기판의 구멍을 통해 연장하는 와이어 본드를 통해 만들어지는, 적층 마이크로일렉트로닉 패키지 조립체 제조 방법.
  50. 청구항 45에 있어서, 상기 제3 세트의 전기적인 연결은 상기 제2 기판의 구멍을 통해 연장하는 와이어 본드를 통해 만들어지는, 적층 마이크로일렉트로닉 패키지 조립체 제조 방법.
  51. 청구항 45에 있어서, 상기 제2 마이크로일렉트로닉 패키지 조립체를 상기 제 1 마이크로일렉트로닉 패키지에 부착하기 전에, 상기 제1, 제2, 및 제3 세트의 전기적인 연결을 몰드 컴파운드로 밀봉하는 단계를 더 포함하는, 적층 마이크로일렉트로닉 패키지 조립체 제조 방법.
  52. 청구항 45에 있어서, 상기 제1 기판은 상기 제2 기판보다 크며, 상기 제1 기판의 제2 면의 접점을 상기 제2 기판의 제2 면상의 접점에 와이어 본딩하는 것에 의해 상기 제1 세트의 전기 연결을 만드는 단계를 더 포함하는, 적층 마이크로일렉트로닉 패키지 조립체 제조 방법.
  53. 청구항 46에 있어서, 제3 마이크로일렉트로닉 패키지를 상기 제1 마이크로일렉트로닉 패키지에 부착시키는 단계와, 상기 제3 마이크로일렉트로닉 패키지의 접점을 상기 제2 기판의 접점에 연결시키는 것에 의해 상기 제1 및 제3 마이크로일렉트로닉 패키지 사이에 전기적인 연결을 만드는 단계를 더 포함하는, 적층 마이크로일렉트로닉 패키지 조립체 제조 방법.
  54. 청구항 46에 있어서, 상기 제1 기판 상의 상기 접점은 상기 제1 기판의 에지로부터 떨어져 위치되는, 적층 마이크로일렉트로닉 패키지 조립체 제조 방법.
  55. 청구항 45에 있어서, 상기 제2 마이크로일렉트로닉 패키지는 상기 제1 마이크로일렉트로닉 패키지 조립체와 동일한 것인, 적층 마이크로일렉트로닉 패키지 조 립체 제조 방법.
  56. 제1 다이를 제1 기판에 부착시키는 단계;
    스페이서를 상기 제1 다이에 부착시키는 단계;
    제2 다이를 상기 스페이서에 부착시키는 단계;
    제2 기판을 상기 제2 다이에 부착시키는 단계;
    상기 제1 기판과 상기 제2 기판의 사이에 제1 세트의 전기적인 연결을 만드는 단계;
    상기 제1 다이와 상기 제1 기판의 사이에 제2 세트의 전기적인 연결을 만드는 단계; 및
    상기 제2 다이와 상기 제2 기판의 사이에 제3 세트의 전기적인 연결을 만드는 단계를 포함하는 마이크로일렉트로닉 패키지 제조 방법.
  57. 청구항 56에 있어서, 상기 제1 다이의 배면을 상기 제1 기판의 제2 면에 부착시키는 단계, 및 상기 제1 다이의 활성면 상의 단자와 상기 제1 기판의 상기 제2 면 상의 접점 사이에 상기 제2 세트의 전기적인 연결을 만드는 단계를 더 포함하는, 마이크로일렉트로닉 패키지 제조 방법.
  58. 청구항 56에 있어서, 상기 제2 기판의 구멍을 통해 연장하는 와이어를 통해서, 상기 제2 다이의 활성면 상의 중심에 일반적으로 위치하는 단자와 상기 제2 기 판의 제2 면 상의 접점 사이에 상기 제3 세트의 전기적인 연결을 만드는 단계를 더 포함하는, 마이크로일렉트로닉 패키지 제조 방법.
  59. 청구항 56에 있어서, 제2 마이크로일렉트로닉 패키지를 상기 제1 기판 또는 상기 제2 기판에 부착시키는 단계를 더 포함하는, 마이크로일렉트로닉 패키지 제조 방법.
  60. 제1 기판 상에 제1 다이를 부착시키는 단계로서, 상기 제1 다이는 상기 제1 기판 상의 패드에 물리적으로 접촉하는 전기적인 커플러를 갖는, 단계;
    상기 제1 다이 상에 제2 다이를 부착시키는 단계;
    상기 제2 다이 상에 제2 기판을 부착시키는 단계;
    상기 제1 기판 상의 제1 접점을 상기 제2 기판 상의 제1 접점에 와이어 본딩하는 단계; 및
    상기 제2 다이 상의 단자를 상기 제2 기판 상의 제2 접점에 연결하는 와이어 본딩을 하는 단계를 포함하는 적층 가능한 다중-전자 패키지 제조 방법.
  61. 청구항 60에 있어서, 상기 제1 기판 상의 상기 제1 접점은 상기 제1 기판의 에지에 인접되고, 상기 제2 기판 상의 상기 제1 접점은 상기 제2 기판의 에지에 인접되는, 적층 가능한 다중-전자 패키지 제조 방법.
  62. 청구항 60에 있어서, 상기 제2 기판 상의 상기 제2 접점은 상기 제2 기판의 구멍에 인접되는, 적층 가능한 다중-전자 패키지 제조 방법.
KR1020087005294A 2005-08-26 2006-08-25 마이크로일렉트로닉 장치 패키지, 적층 마이크로일렉트로닉장치 패키지, 및 마이크로일렉트로닉 장치 제조 방법 KR101024424B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
SG200505523-1A SG130066A1 (en) 2005-08-26 2005-08-26 Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
SG200505523-1 2005-08-26
US11/218,028 2005-08-31
US11/218,028 US7504284B2 (en) 2005-08-26 2005-08-31 Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices

Publications (2)

Publication Number Publication Date
KR20080031508A true KR20080031508A (ko) 2008-04-08
KR101024424B1 KR101024424B1 (ko) 2011-03-23

Family

ID=38787684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087005294A KR101024424B1 (ko) 2005-08-26 2006-08-25 마이크로일렉트로닉 장치 패키지, 적층 마이크로일렉트로닉장치 패키지, 및 마이크로일렉트로닉 장치 제조 방법

Country Status (6)

Country Link
US (7) US7504284B2 (ko)
EP (1) EP1929524B1 (ko)
KR (1) KR101024424B1 (ko)
SG (1) SG130066A1 (ko)
TW (1) TWI309469B (ko)
WO (1) WO2007025127A2 (ko)

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8354726B2 (en) * 2006-05-19 2013-01-15 Panasonic Corporation Semiconductor device and method for fabricating the same
KR100891516B1 (ko) * 2006-08-31 2009-04-06 주식회사 하이닉스반도체 적층 가능한 에프비지에이 타입 반도체 패키지와 이를이용한 적층 패키지
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
EP2092322B1 (en) 2006-12-14 2016-02-17 Life Technologies Corporation Methods and apparatus for measuring analytes using large scale fet arrays
US8349167B2 (en) 2006-12-14 2013-01-08 Life Technologies Corporation Methods and apparatus for detecting molecular interactions using FET arrays
US11339430B2 (en) 2007-07-10 2022-05-24 Life Technologies Corporation Methods and apparatus for measuring analytes using large scale FET arrays
US8262900B2 (en) * 2006-12-14 2012-09-11 Life Technologies Corporation Methods and apparatus for measuring analytes using large scale FET arrays
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
KR101409839B1 (ko) * 2007-05-23 2014-06-26 삼성전자주식회사 반도체 패키지
CN101809739B (zh) 2007-07-27 2014-08-20 泰塞拉公司 具有后应用的衬垫延长部分的重构晶片堆封装
JP2009038142A (ja) * 2007-07-31 2009-02-19 Elpida Memory Inc 半導体積層パッケージ
CN101861646B (zh) 2007-08-03 2015-03-18 泰塞拉公司 利用再生晶圆的堆叠封装
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
TW200917431A (en) * 2007-10-05 2009-04-16 Advanced Semiconductor Eng Stacked-type chip package structure and method of fabricating the same
US8129832B2 (en) * 2007-10-29 2012-03-06 Stats Chippac Ltd. Mountable integrated circuit package system with substrate having a conductor-free recess
US20090127715A1 (en) * 2007-11-15 2009-05-21 Shin Hangil Mountable integrated circuit package system with protrusion
US7985628B2 (en) * 2007-12-12 2011-07-26 Stats Chippac Ltd. Integrated circuit package system with interconnect lock
US8084849B2 (en) * 2007-12-12 2011-12-27 Stats Chippac Ltd. Integrated circuit package system with offset stacking
US7781261B2 (en) * 2007-12-12 2010-08-24 Stats Chippac Ltd. Integrated circuit package system with offset stacking and anti-flash structure
US8536692B2 (en) * 2007-12-12 2013-09-17 Stats Chippac Ltd. Mountable integrated circuit package system with mountable integrated circuit die
US8247893B2 (en) * 2007-12-27 2012-08-21 Stats Chippac Ltd. Mountable integrated circuit package system with intra-stack encapsulation
US7800212B2 (en) * 2007-12-27 2010-09-21 Stats Chippac Ltd. Mountable integrated circuit package system with stacking interposer
US9236319B2 (en) * 2008-02-29 2016-01-12 Stats Chippac Ltd. Stacked integrated circuit package system
US8068328B2 (en) * 2008-03-12 2011-11-29 Intel Corporation Nanolithographic method of manufacturing an embedded passive device for a microelectronic application, and microelectronic device containing same
SG155793A1 (en) * 2008-03-19 2009-10-29 Micron Technology Inc Upgradeable and repairable semiconductor packages and methods
TWI358816B (en) * 2008-03-19 2012-02-21 Chipmos Technologies Inc Chip package structure
US20090243069A1 (en) * 2008-03-26 2009-10-01 Zigmund Ramirez Camacho Integrated circuit package system with redistribution
CN102067310B (zh) 2008-06-16 2013-08-21 泰塞拉公司 带有边缘触头的晶片级芯片规模封装的堆叠及其制造方法
WO2010008480A2 (en) 2008-06-25 2010-01-21 Ion Torrent Systems Incorporated Methods and apparatus for measuring analytes using large scale fet arrays
US9293385B2 (en) * 2008-07-30 2016-03-22 Stats Chippac Ltd. RDL patterning with package on package system
US7750455B2 (en) * 2008-08-08 2010-07-06 Stats Chippac Ltd. Triple tier package on package system
US20100301398A1 (en) 2009-05-29 2010-12-02 Ion Torrent Systems Incorporated Methods and apparatus for measuring analytes
US20100137143A1 (en) 2008-10-22 2010-06-03 Ion Torrent Systems Incorporated Methods and apparatus for measuring analytes
US8106498B2 (en) * 2009-03-05 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with a dual board-on-chip structure and method of manufacture thereof
US8466542B2 (en) 2009-03-13 2013-06-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
US20120261274A1 (en) 2009-05-29 2012-10-18 Life Technologies Corporation Methods and apparatus for measuring analytes
US8776573B2 (en) 2009-05-29 2014-07-15 Life Technologies Corporation Methods and apparatus for measuring analytes
US8743561B2 (en) * 2009-08-26 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molded structure for package assembly
TWI411066B (zh) * 2009-09-08 2013-10-01 Advanced Semiconductor Eng 封裝結構以及封裝製程
KR101123804B1 (ko) * 2009-11-20 2012-03-12 주식회사 하이닉스반도체 반도체 칩 및 이를 갖는 적층 반도체 패키지
US9164070B2 (en) * 2010-06-30 2015-10-20 Life Technologies Corporation Column adc
AU2011226767B1 (en) 2010-06-30 2011-11-10 Life Technologies Corporation Ion-sensing charge-accumulation circuits and methods
EP2588850B1 (en) 2010-06-30 2016-12-28 Life Technologies Corporation Method for dry testing isfet arrays
US11307166B2 (en) 2010-07-01 2022-04-19 Life Technologies Corporation Column ADC
TWI527245B (zh) 2010-07-03 2016-03-21 生命技術公司 具有微摻雜汲極之化學感測器
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
WO2012036679A1 (en) 2010-09-15 2012-03-22 Life Technologies Corporation Methods and apparatus for measuring analytes
CN105911126B (zh) 2010-09-24 2018-12-18 生命科技公司 匹配的晶体管对电路
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
US8409917B2 (en) 2011-03-22 2013-04-02 Stats Chippac Ltd. Integrated circuit packaging system with an interposer substrate and method of manufacture thereof
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8530277B2 (en) * 2011-06-16 2013-09-10 Stats Chippac Ltd. Integrated circuit packaging system with package on package support and method of manufacture thereof
KR20130030935A (ko) * 2011-09-20 2013-03-28 에스케이하이닉스 주식회사 반도체 장치
WO2013052372A2 (en) * 2011-10-03 2013-04-11 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US9970984B2 (en) 2011-12-01 2018-05-15 Life Technologies Corporation Method and apparatus for identifying defects in a chemical sensor array
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8786331B2 (en) 2012-05-29 2014-07-22 Life Technologies Corporation System for reducing noise in a chemical sensor array
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9080968B2 (en) 2013-01-04 2015-07-14 Life Technologies Corporation Methods and systems for point of use removal of sacrificial material
US9841398B2 (en) 2013-01-08 2017-12-12 Life Technologies Corporation Methods for manufacturing well structures for low-noise chemical sensors
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9123600B2 (en) * 2013-02-27 2015-09-01 Invensas Corporation Microelectronic package with consolidated chip structures
US8963216B2 (en) 2013-03-13 2015-02-24 Life Technologies Corporation Chemical sensor with sidewall spacer sensor surface
JP6581074B2 (ja) 2013-03-15 2019-09-25 ライフ テクノロジーズ コーポレーション 一貫性のあるセンサ表面積を有する化学センサ
US9835585B2 (en) 2013-03-15 2017-12-05 Life Technologies Corporation Chemical sensor with protruded sensor surface
EP2972281B1 (en) 2013-03-15 2023-07-26 Life Technologies Corporation Chemical device with thin conductive element
JP2016510895A (ja) 2013-03-15 2016-04-11 ライフ テクノロジーズ コーポレーション 一貫性のあるセンサ表面積を有する化学センサ
US9116117B2 (en) 2013-03-15 2015-08-25 Life Technologies Corporation Chemical sensor with sidewall sensor surface
US20140336063A1 (en) 2013-05-09 2014-11-13 Life Technologies Corporation Windowed Sequencing
US10458942B2 (en) 2013-06-10 2019-10-29 Life Technologies Corporation Chemical sensor array having multiple sensors per well
US9082766B2 (en) * 2013-08-06 2015-07-14 Google Technology Holdings LLC Method to enhance reliability of through mold via TMVA part on part POP devices
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
TWI684004B (zh) 2014-12-18 2020-02-01 美商生命技術公司 用於使用大規模fet陣列量測分析物之方法及設備
TWI832669B (zh) 2014-12-18 2024-02-11 美商生命技術公司 具有傳輸器組態的高資料速率積體電路
US10077472B2 (en) 2014-12-18 2018-09-18 Life Technologies Corporation High data rate integrated circuit with power management
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761562B2 (en) 2015-05-06 2017-09-12 Micron Technology, Inc. Semiconductor device packages including a controller element
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
KR102437774B1 (ko) 2015-11-17 2022-08-30 삼성전자주식회사 인쇄 회로 기판
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
KR101942747B1 (ko) 2017-12-15 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
JP6759464B2 (ja) * 2018-03-20 2020-09-23 株式会社東芝 多接合型太陽電池モジュール及び太陽光発電システム
US11127716B2 (en) 2018-04-12 2021-09-21 Analog Devices International Unlimited Company Mounting structures for integrated device packages
US11393698B2 (en) * 2020-12-18 2022-07-19 STATS ChipPAC Pte. Ltd. Mask design for improved attach position

Family Cites Families (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US729110A (en) * 1903-02-17 1903-05-26 Charles P Young Rural-delivery letter-box.
JPH025553A (ja) 1988-06-24 1990-01-10 Fujitsu Ltd 半導体装置
JPH0289852U (ko) 1988-12-27 1990-07-17
JPH03159146A (ja) 1989-11-16 1991-07-09 Tokyo Electron Ltd プロービングカード
US5258330A (en) 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US5946553A (en) * 1991-06-04 1999-08-31 Micron Technology, Inc. Process for manufacturing a semiconductor package with bi-substrate die
US5252857A (en) * 1991-08-05 1993-10-12 International Business Machines Corporation Stacked DCA memory chips
KR940008327B1 (ko) * 1991-10-10 1994-09-12 삼성전자 주식회사 반도체 패키지 및 그 실장방법
US5128831A (en) * 1991-10-31 1992-07-07 Micron Technology, Inc. High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias
TW236744B (ko) 1994-03-23 1994-12-21 Thomson Consumer Electronics
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US6072236A (en) * 1996-03-07 2000-06-06 Micron Technology, Inc. Micromachined chip scale package
JP2806357B2 (ja) * 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
DE19626126C2 (de) * 1996-06-28 1998-04-16 Fraunhofer Ges Forschung Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
KR100246333B1 (ko) * 1997-03-14 2000-03-15 김영환 비 지 에이 패키지 및 그 제조방법
US5986209A (en) * 1997-07-09 1999-11-16 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
US6885092B1 (en) * 1997-09-29 2005-04-26 Hitachi, Ltd. Semiconductor device and a memory system including a plurality of IC chips in a common package
JP3937265B2 (ja) * 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
US6055778A (en) * 1997-12-01 2000-05-02 Aoyama Seisakusho Co., Ltd. Guide slider for window regulator
US6117382A (en) 1998-02-05 2000-09-12 Micron Technology, Inc. Method for encasing array packages
US6175149B1 (en) * 1998-02-13 2001-01-16 Micron Technology, Inc. Mounting multiple semiconductor dies in a package
US6297547B1 (en) * 1998-02-13 2001-10-02 Micron Technology Inc. Mounting multiple semiconductor dies in a package
US6429528B1 (en) * 1998-02-27 2002-08-06 Micron Technology, Inc. Multichip semiconductor package
US6028365A (en) * 1998-03-30 2000-02-22 Micron Technology, Inc. Integrated circuit package and method of fabrication
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
US5990566A (en) * 1998-05-20 1999-11-23 Micron Technology, Inc. High density semiconductor package
US6020629A (en) * 1998-06-05 2000-02-01 Micron Technology, Inc. Stacked semiconductor package and method of fabrication
JP4343286B2 (ja) * 1998-07-10 2009-10-14 シチズンホールディングス株式会社 半導体装置の製造方法
US6153929A (en) * 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector
KR100304959B1 (ko) * 1998-10-21 2001-09-24 김영환 칩 적층형 반도체 패키지 및 그 제조방법
JP3395164B2 (ja) 1998-11-05 2003-04-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置
JP2000228468A (ja) 1999-02-05 2000-08-15 Mitsubishi Electric Corp 半導体チップ及び半導体装置
US6294839B1 (en) * 1999-08-30 2001-09-25 Micron Technology, Inc. Apparatus and methods of packaging and testing die
US6212767B1 (en) * 1999-08-31 2001-04-10 Micron Technology, Inc. Assembling a stacked die package
US6303981B1 (en) * 1999-09-01 2001-10-16 Micron Technology, Inc. Semiconductor package having stacked dice and leadframes and method of fabrication
JP2001127088A (ja) * 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体装置
JP3456462B2 (ja) * 2000-02-28 2003-10-14 日本電気株式会社 半導体装置及びその製造方法
JP2001257307A (ja) 2000-03-09 2001-09-21 Sharp Corp 半導体装置
DE10023823A1 (de) * 2000-05-15 2001-12-06 Infineon Technologies Ag Multichip-Gehäuse
US6560117B2 (en) * 2000-06-28 2003-05-06 Micron Technology, Inc. Packaged microelectronic die assemblies and methods of manufacture
US6552910B1 (en) * 2000-06-28 2003-04-22 Micron Technology, Inc. Stacked-die assemblies with a plurality of microelectronic devices and methods of manufacture
JP2002033441A (ja) * 2000-07-14 2002-01-31 Mitsubishi Electric Corp 半導体装置
TW459361B (en) * 2000-07-17 2001-10-11 Siliconware Precision Industries Co Ltd Three-dimensional multiple stacked-die packaging structure
KR100379600B1 (ko) * 2000-08-14 2003-04-10 삼성전자주식회사 듀얼 칩 패키지의 제조 방법
US6607937B1 (en) * 2000-08-23 2003-08-19 Micron Technology, Inc. Stacked microelectronic dies and methods for stacking microelectronic dies
JP4570809B2 (ja) * 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
JP3499202B2 (ja) * 2000-10-16 2004-02-23 沖電気工業株式会社 半導体装置の製造方法
JP2002134650A (ja) * 2000-10-23 2002-05-10 Rohm Co Ltd 半導体装置およびその製造方法
US6418033B1 (en) 2000-11-16 2002-07-09 Unitive Electronics, Inc. Microelectronic packages in which second microelectronic substrates are oriented relative to first microelectronic substrates at acute angles
US6664143B2 (en) 2000-11-22 2003-12-16 North Carolina State University Methods of fabricating vertical field effect transistors by conformal channel layer deposition on sidewalls
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
JP3420748B2 (ja) * 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
TW565925B (en) * 2000-12-14 2003-12-11 Vanguard Int Semiconduct Corp Multi-chip semiconductor package structure process
JP3683179B2 (ja) * 2000-12-26 2005-08-17 松下電器産業株式会社 半導体装置及びその製造方法
JP2002208656A (ja) 2001-01-11 2002-07-26 Mitsubishi Electric Corp 半導体装置
KR100401020B1 (ko) * 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
SG106054A1 (en) 2001-04-17 2004-09-30 Micron Technology Inc Method and apparatus for package reduction in stacked chip and board assemblies
JP4454181B2 (ja) * 2001-05-15 2010-04-21 富士通マイクロエレクトロニクス株式会社 半導体装置
JP2002373969A (ja) * 2001-06-15 2002-12-26 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
US6740906B2 (en) 2001-07-23 2004-05-25 Cree, Inc. Light emitting diodes including modifications for submount bonding
KR100445073B1 (ko) * 2001-08-21 2004-08-21 삼성전자주식회사 듀얼 다이 패키지
US20030038356A1 (en) * 2001-08-24 2003-02-27 Derderian James M Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
US6548376B2 (en) * 2001-08-30 2003-04-15 Micron Technology, Inc. Methods of thinning microelectronic workpieces
US20030042615A1 (en) * 2001-08-30 2003-03-06 Tongbi Jiang Stacked microelectronic devices and methods of fabricating same
JP2003086733A (ja) 2001-09-11 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法およびそれを用いた電子機器
KR100447869B1 (ko) * 2001-12-27 2004-09-08 삼성전자주식회사 다핀 적층 반도체 칩 패키지 및 이에 사용되는 리드 프레임
KR100480909B1 (ko) * 2001-12-29 2005-04-07 주식회사 하이닉스반도체 적층 칩 패키지의 제조 방법
US6896760B1 (en) * 2002-01-16 2005-05-24 Micron Technology, Inc. Fabrication of stacked microelectronic devices
US6472736B1 (en) * 2002-03-13 2002-10-29 Kingpak Technology Inc. Stacked structure for memory chips
JP2003273317A (ja) 2002-03-19 2003-09-26 Nec Electronics Corp 半導体装置及びその製造方法
US7423336B2 (en) * 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
KR100470897B1 (ko) * 2002-07-19 2005-03-10 삼성전자주식회사 듀얼 다이 패키지 제조 방법
AU2003272405A1 (en) 2002-09-17 2004-04-08 Chippac, Inc. Semiconductor multi-package module having wire bond interconnection between stacked packages
DE10251530B4 (de) * 2002-11-04 2005-03-03 Infineon Technologies Ag Stapelanordnung eines Speichermoduls
JP2004172157A (ja) 2002-11-15 2004-06-17 Shinko Electric Ind Co Ltd 半導体パッケージおよびパッケージスタック半導体装置
DE10259221B4 (de) 2002-12-17 2007-01-25 Infineon Technologies Ag Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
KR100621991B1 (ko) * 2003-01-03 2006-09-13 삼성전자주식회사 칩 스케일 적층 패키지
US6861288B2 (en) 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
JP4615189B2 (ja) 2003-01-29 2011-01-19 シャープ株式会社 半導体装置およびインターポーザチップ
US6856009B2 (en) 2003-03-11 2005-02-15 Micron Technology, Inc. Techniques for packaging multiple device components
JP3917946B2 (ja) 2003-03-11 2007-05-23 富士通株式会社 積層型半導体装置
DE112004000572B4 (de) 2003-04-02 2008-05-29 United Test And Assembly Center Ltd. Multi-Chip-Ball-Grid-Array-Gehäuse und Herstellungsverfahren
KR20040087501A (ko) 2003-04-08 2004-10-14 삼성전자주식회사 센터 패드 반도체 칩의 패키지 및 그 제조방법
TWI311353B (en) 2003-04-18 2009-06-21 Advanced Semiconductor Eng Stacked chip package structure
US7230331B2 (en) * 2003-04-22 2007-06-12 Industrial Technology Research Institute Chip package structure and process for fabricating the same
TWI225292B (en) 2003-04-23 2004-12-11 Advanced Semiconductor Eng Multi-chips stacked package
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
JP2005011986A (ja) * 2003-06-19 2005-01-13 Sanyo Electric Co Ltd 半導体装置
KR100604821B1 (ko) * 2003-06-30 2006-07-26 삼성전자주식회사 적층형 볼 그리드 어레이 패키지 및 그 제조방법
KR100524975B1 (ko) * 2003-07-04 2005-10-31 삼성전자주식회사 반도체 장치의 적층형 패키지
KR100546374B1 (ko) * 2003-08-28 2006-01-26 삼성전자주식회사 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
DE10339890A1 (de) 2003-08-29 2005-03-31 Infineon Technologies Ag Halbleiterbauelement
US7071421B2 (en) * 2003-08-29 2006-07-04 Micron Technology, Inc. Stacked microfeature devices and associated methods
KR100541395B1 (ko) 2003-09-09 2006-01-11 삼성전자주식회사 반도체칩 적층장치, 이것을 이용한 반도체 패키지의제조방법, 그리고 이러한 방법에 의하여 제조된 반도체패키지
KR100564585B1 (ko) 2003-11-13 2006-03-28 삼성전자주식회사 이중 스택된 ｂｇａ 패키지 및 다중 스택된 ｂｇａ 패키지
US8970049B2 (en) 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
DE10360708B4 (de) 2003-12-19 2008-04-10 Infineon Technologies Ag Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
EP1560267A1 (en) 2004-01-29 2005-08-03 Kingston Technology Corporation Integrated multi-chip chip scale package
US7422930B2 (en) * 2004-03-02 2008-09-09 Infineon Technologies Ag Integrated circuit with re-route layer and stacked die assembly
JP5010275B2 (ja) 2004-03-25 2012-08-29 日本電気株式会社 チップ積層型半導体装置
TWI236744B (en) 2004-06-25 2005-07-21 Advanced Semiconductor Eng Method for manufacturing stacked multi-chip package
US7602618B2 (en) * 2004-08-25 2009-10-13 Micron Technology, Inc. Methods and apparatuses for transferring heat from stacked microfeature devices
KR100688501B1 (ko) * 2004-09-10 2007-03-02 삼성전자주식회사 미러링 구조를 갖는 스택 ｂｏｃ 패키지 및 이를 장착한양면 실장형 메모리 모듈
US20060108676A1 (en) 2004-11-22 2006-05-25 Punzalan Nelson V Jr Multi-chip package using an interposer
US7205656B2 (en) * 2005-02-22 2007-04-17 Micron Technology, Inc. Stacked device package for peripheral and center device pad layout device
US7364945B2 (en) * 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
TWI442520B (zh) * 2005-03-31 2014-06-21 Stats Chippac Ltd 具有晶片尺寸型封裝及第二基底及在上側與下側包含暴露基底表面之半導體組件
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
US7485969B2 (en) 2005-09-01 2009-02-03 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing microelectronic devices
KR100791576B1 (ko) * 2005-10-13 2008-01-03 삼성전자주식회사 볼 그리드 어레이 유형의 적층 패키지
US7312519B2 (en) * 2006-01-12 2007-12-25 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
SG139573A1 (en) 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
US7851119B2 (en) * 2006-09-07 2010-12-14 Ricoh Company, Ltd. Electrophotographic photoconductor, method for producing the same, image forming process, image forming apparatus and process cartridge
DE102006042775B3 (de) * 2006-09-12 2008-03-27 Qimonda Ag Schaltungsmodul und Verfahren zur Herstellung eines Schaltungsmoduls
US7901989B2 (en) * 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
JP2009038142A (ja) * 2007-07-31 2009-02-19 Elpida Memory Inc 半導体積層パッケージ
US20100065949A1 (en) * 2008-09-17 2010-03-18 Andreas Thies Stacked Semiconductor Chips with Through Substrate Vias
US8106498B2 (en) * 2009-03-05 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with a dual board-on-chip structure and method of manufacture thereof
US8242543B2 (en) * 2009-08-26 2012-08-14 Qualcomm Incorporated Semiconductor wafer-to-wafer bonding for dissimilar semiconductor dies and/or wafers
US9397050B2 (en) * 2009-08-31 2016-07-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming pre-molded semiconductor die having bumps embedded in encapsulant
KR102116987B1 (ko) * 2013-10-15 2020-05-29 삼성전자 주식회사 반도체 패키지

Also Published As

Publication number Publication date
EP1929524B1 (en) 2018-11-07
WO2007025127A3 (en) 2007-05-18
US20090127689A1 (en) 2009-05-21
EP1929524A2 (en) 2008-06-11
US9583476B2 (en) 2017-02-28
TWI309469B (en) 2009-05-01
US20130341805A1 (en) 2013-12-26
US9299684B2 (en) 2016-03-29
US20070045803A1 (en) 2007-03-01
WO2007025127A2 (en) 2007-03-01
US10861824B2 (en) 2020-12-08
US20170141085A1 (en) 2017-05-18
KR101024424B1 (ko) 2011-03-23
US8519523B2 (en) 2013-08-27
US20190096857A1 (en) 2019-03-28
US7504284B2 (en) 2009-03-17
SG130066A1 (en) 2007-03-20
US8030748B2 (en) 2011-10-04
US10153254B2 (en) 2018-12-11
US20120018887A1 (en) 2012-01-26
US20160172349A1 (en) 2016-06-16

Similar Documents

Publication Publication Date Title
US10861824B2 (en) Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
JP5522561B2 (ja) マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法
US11239128B2 (en) Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
US7119427B2 (en) Stacked BGA packages
EP2731134A1 (en) Multi-chip module connection by way of bridging blocks
US7829990B1 (en) Stackable semiconductor package including laminate interposer
JP2009508324A6 (ja) マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法
US20080164605A1 (en) Multi-chip package
KR101166575B1 (ko) 적층형 패키지들 간 도선연결에 의한 상호연결을 이용한반도체 멀티-패키지 모듈 및 그 제작 방법
KR20080102246A (ko) 마이크로 전자 장치, 적층된 마이크로 전자 장치, 그러한 장치를 제조하는 방법
US9917073B2 (en) Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package
US20110193213A1 (en) Stacked semiconductor package
KR20120029169A (ko) 벌집형 범프 패드를 갖는 반도체 패키지 기판용 인쇄회로기판 및 이를 포함하는 반도체 패키지
US20240014140A1 (en) Fan-out Wafer Level Package having Small Interposers
KR20070088058A (ko) 멀티 칩 패키지
KR20100078959A (ko) 인쇄회로기판 및 이를 이용한 반도체 패키지
KR20040089293A (ko) 칩 스택 패키지
KR20090080700A (ko) 메모리 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 9