KR20080020963A

KR20080020963A - 반도체 처리용의 성막 방법 및 장치

Info

Publication number: KR20080020963A
Application number: KR1020070088261A
Authority: KR
Inventors: 가즈히데 하세베; 파오-화 주; 고오따 우메자와; 겐따로오 가도나가; 패리 장
Original assignee: 도쿄 엘렉트론 가부시키가이샤
Priority date: 2006-09-01
Filing date: 2007-08-31
Publication date: 2008-03-06
Also published as: TWI518780B; CN101135046A; TW200832551A; CN101135046B; KR101140069B1; US20080063791A1; US7964241B2; JP2008060455A; JP4929932B2

Abstract

실란계 가스를 포함하는 제1 처리 가스와 질화 가스 또는 산질화 가스를 포함하는 제2 처리 가스와 붕소 함유 가스를 포함하는 제3 처리 가스와 탄화수소 가스를 포함하는 제4 처리 가스를 선택적으로 공급 가능한 처리 영역 내에서, 피처리 기판 상에 CVD에 의해 절연막을 형성한다. 제1 공정에서는 제1 처리 가스와 제3 및 제4 처리 가스의 한 쪽인 선행 가스의 공급을 행하는 한편, 제2 처리 가스와 제3 및 제4 처리 가스의 다른 쪽인 후행 가스의 공급을 정지한다. 제2 공정에서는, 후행 가스를 행하는 한편, 제2 처리 가스와 선행 가스의 공급을 정지한다. 제3 공정에서는, 제2 처리 가스의 공급을 행하는 한편, 제1 처리 가스의 공급을 정지한다.

실란계 가스, 처리 가스, 처리 영역, 피처리 기판, CVD

Description

반도체 처리용의 성막 방법 및 장치{FILM FORMATION METHOD AND APPARATUS FOR SEMICONDUCTOR PROCESS}

본 발명은, 반도체 웨이퍼 등의 피처리 기판 상에 절연막을 형성하는 반도체 처리용의 성막 방법 및 장치에 관한 것이다. 여기서, 반도체 처리란, 웨이퍼나 LCD(Liquid Crystal Display)와 같은 FPD(Flat Panel Display)용의 글래스 기판 등의 피처리 기판 상에 반도체층, 절연층, 도전층 등을 소정의 패턴으로 형성함으로써, 상기 피처리 기판 상에 반도체 디바이스나, 반도체 디바이스에 접속되는 배선, 전극 등을 포함하는 구조물을 제조하기 위하여 실시되는 다양한 처리를 의미한다.

반도체 집적 회로를 구성하는 반도체 디바이스의 제조에 있어서는, 피처리 기판, 예를 들어 반도체 웨이퍼에, 성막, 에칭, 산화, 확산, 개질, 어닐, 자연 산화막의 제거 등의 각종 처리가 실시된다. US2006/0286817 A1은, 종형의(소위 배치식의) 열처리 장치에 있어서의 이 종류의 반도체 처리 방법을 개시한다. 이 방법으로는, 우선, 반도체 웨이퍼가 웨이퍼 카세트로부터 종형의 웨이퍼 보트 상으로 이동 탑재되어, 다단으로 지지된다. 웨이퍼 카세트에는, 예를 들면 25매의 웨이퍼를 수용할 수 있고, 웨이퍼 보트에는 30 내지 150매의 웨이퍼를 재치할 수 있다. 다음에 웨이퍼 보트가 처리 용기의 하방으로부터 그 내부에 로드되는 동시에, 처리 용기가 기밀하게 폐쇄된다. 다음에 처리 가스의 유량, 처리 압력, 처리 온도 등의 각종 처리 조건이 제어된 상태에서, 소정의 열처리가 행해진다.

반도체 집적 회로의 특성을 향상시키기 위해, 반도체 디바이스의 절연막의 특성을 향상시키는 것이 중요하다. 반도체 디바이스 중의 절연막으로서, SiO₂, PSG(Phospho Silicate Glass), P(플라즈마 CVD로 형성됨)-SiO, P(플라즈마 CVD로 형성됨)-SiN, SOG(Spin On Glass), Si₃N₄(실리콘 질화막) 등이 사용된다. 특히 실리콘 질화막은, 절연 특성이 실리콘 산화막보다 비교적 양호한 점, 및 에칭 스토퍼막이나 층간 절연막으로서도 충분히 기능하는 점에서 다용되는 경향이 있다. 또한 마찬가지의 이유로 붕소가 도프된 질화 탄소막도 종종 이용된다.

반도체 웨이퍼의 표면에 상술한 바와 같은 실리콘 질화막을 형성하는 방법으로서, 실리콘 소스 가스로서 모노실란(SiH₄), 디클로로실란(DCS:SiH₂Cl₂), 헥사클로로디실란(HCD:Si₂Cl₆), 비스터셜부틸아미노실란(BTBAS:SiH₂(NH(C₄H₉))₂ 등의 실란계 가스를 이용하여, 열 CVD(Chemical Vapor Deposition)에 의해 성막하는 방법이 알려져 있다. 예를 들어, SiH₂Cl₂+NH₃(US5,874,368A 참조) 혹은 Si₂Cl₆+NH₃ 등의 가스의 조합으로 열 CVD에 의해 실리콘 질화막을 형성한다. 또한, 유전률을 작게 하기 위하여 실리콘 질화막에 불순물로서 예를 들어 붕소(B)를 첨가하는 방법도 제안되고 있다.

최근, 반도체 집적 회로의 한층 더한 고집적화 및 고미세화의 요구에 수반하여, 반도체 디바이스의 제조 공정에 있어서의 열이력을 경감하여, 디바이스의 특성을 향상시키는 것이 기대되고 있다. 종형의 처리 장치에 있어서도, 이러한 요구에 따른 반도체 처리 방법의 개량이 이루어지는 것이 기대되고 있다. 예를 들어, 성막 처리의 일종인 CVD(Chemical Vapor Deposition)에 있어서, 원료 가스 등을 간헐적으로 공급하면서, 원자 혹은 분자 레벨의 두께의 층을, 1층 혹은 몇층씩 반복하여 성막하는 방법이 있다(예를 들어, 일본 특개평2-93071호, 일본 특개평6-45256호 공보, 미국 US6,165,916 A 참조). 이러한 성막 방법은 일반적으로는 ALD(Atomic layer Deposition)으로 칭해지며, 이에 의해, 웨이퍼를 그 정도의 고온에 노출시키지 않아도 목적으로 하는 처리를 행하는 것이 가능하게 된다．

예를 들어, 실란계 가스인 디클로로실란(DCS)과 질화 가스인 NH₃을 이용하여 실리콘 질화막(SiN)을 형성할 경우, 이하와 같은 처리가 행해진다. 즉, 처리 용기 내에, DCS와 NH₃ 가스가, 퍼지 기간을 사이에 두고 교대로 간헐적으로 공급된다. NH₃ 가스를 공급할 때에 RF(고주파)가 인가됨으로써, 처리 용기 내에 플라즈마가 생성되어 질화 반응이 촉진된다. 여기서, 우선，DCS가 처리 용기 내에 공급됨으로써, 웨이퍼 표면 상에 DCS가 분자 레벨에서 한층 혹은 복수층 흡착한다. 여분의 DCS는, 퍼지 기간 중에 배제된다. 다음에 NH₃이 공급되어 플라즈마가 생성됨으로써, 저온에서의 질화에 의해 실리콘 질화막이 형성된다. 이러한 일련의 공정이 반복적으로 행해져, 소정의 두께의 막이 완성된다.

그런데, 상술한 바와 같은 절연막을 형성한 후에, 이 위에 다른 박막을 형성할 경우, 상기 절연막의 표면이 유기물이나 파티클 등의 오염물이 부착되어 있을 가능성이 있다. 이로 인해, 필요에 따라, 이 오염물을 제거하는 목적으로, 클리닝 처리를 행한다. 이 경우, 반도체 웨이퍼를 희불산 등의 클리닝액에 침지시켜 절연막의 표면을 에칭한다. 이에 의해, 절연막의 표면을 매우 얇게 깎아내어, 오염물을 제거한다.

상기 절연막을, 예를 들어 760℃ 정도의 고온에서 CVD 성막한 경우, 절연막의 클리닝 시의 에칭 레이트는 꽤 작아진다. 이로 인해, 클리닝 시에 이 절연막이 과도하게 깎아내어지지 않아, 막 두께의 제어성이 좋은 상태에서 클리닝 처리를 행할 수 있다． 그러나, 하지층에 내열성이 낮은 박막이 형성되어 있을 경우에는, 고온의 열 CVD 처리는 채용할 수 없다.

이에 대하여 상기 절연막을, 예를 들어 400℃ 정도의 낮은 온도에서 ALD 성막한 경우, 절연막의 클리닝 시의 에칭 레이트는 꽤 커진다. 이로 인해, 크리닝 시에 이 절연막이 과도하게 깎아내어지는 경우가 발생하여, 크리닝 처리 시의 막 두께의 제어성이 뒤떨어진다.

또한, 실리콘 질화막은 전술한 바와 같이 에칭 스토퍼막이나 층간 절연막으로서 사용되는 경우도 있다. 이 경우, 실리콘 질화막의 에칭 레이트를 충분히 작게 할 필요가 있지만, 종래의 성막 방법으로는, 이 요청에 충분히 응할 수는 없다.

본 발명은, 비교적 저온에서 성막해도 클리닝 시의 에칭 레이트를 비교적 작게 할 수 있으며, 클리닝 시의 막 두께의 제어성을 향상시킬 수 있으며, 또한 에칭 스토퍼막이나 층간 절연막으로서도 충분히 기능할 수 있는 절연막을 형성하기 위한 반도체 처리용의 방법 및 장치를 제공하는 것을 목적으로 한다. 또한, 본 발명은, US7,125,812B2 및 US2006/205231 A1에 개시한 발명의 개량 발명이다.

본 발명의 제1 시점은, 실란계 가스를 포함하는 제1 처리 가스와 질화 가스 또는 산질화 가스를 포함하는 제2 처리 가스와 붕소 함유 가스를 포함하는 제3 처리 가스와 탄화수소 가스를 포함하는 제4 처리 가스를 선택적으로 공급 가능한 처리 영역 내에서, 피처리 기판 상에 CVD에 의해 절연막을 형성하는 반도체 처리용의 성막 방법이며, 상기 처리 영역에 대한 상기 제1 처리 가스와 상기 제3 및 제4 처리 가스의 한쪽인 선행 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스와 상기 제3 및 제4 처리 가스의 다른 쪽인 후행 가스의 공급을 정지하는 제1 공정과, 상기 처리 영역에 대한 상기 후행 가스를 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스와 상기 선행 가스의 공급을 정지하는 제2 공정과, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 정지하는 제3 공정을 교대로 구비하는 사이클을 여러번 반복하여, 상기 사이클마다 형성되는 박막을 적층함으로써 소정의 두께를 갖는 상기 절연막을 형성한다.

본 발명의 제2 시점은, 반도체 처리용의 성막 장치이며, 피처리 기판을 수납 하는 처리 영역을 갖는 처리 용기와, 상기 처리 영역 내에서 상기 피처리 기판을 지지하는 지지 부재와, 상기 처리 영역 내의 상기 피처리 기판을 가열하는 히터와, 상기 처리 영역 내를 배기하는 배기계와, 상기 처리 영역에 실란계 가스를 포함하는 제1 처리 가스를 공급하는 제1 처리 가스 공급계와, 상기 처리 영역에 질화 가스 또는 산질화 가스를 포함하는 제2 처리 가스를 공급하는 제2 처리 가스 공급계와, 상기 처리 영역에 붕소 함유 가스를 포함하는 제3 처리 가스를 공급하는 제3 처리 가스 공급계와, 상기 처리 영역에 탄화수소 가스를 포함하는 제4 처리 가스를 공급하는 제4 처리 가스 공급계와, 상기 장치의 동작을 제어하는 제어부를 구비하고, 상기 제어부는, 상기 피처리 기판 상에 CVD에 의해 절연막을 형성하기 위해, 상기 처리 영역에 대한 상기 제1 처리 가스와 상기 제3 및 제4 처리 가스의 한쪽인 선행 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스와 상기 제3 및 제4 처리 가스의 다른 쪽인 후행 가스의 공급을 정지하는 제1 공정과, 상기 처리 영역에 대한 상기 후행 가스를 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스와 상기 선행 가스의 공급을 정지하는 제2 공정과, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 정지하는 제3 공정을 교대로 구비하는 사이클을 여러번 반복하여, 상기 사이클마다 형성되는 박막을 적층함으로써 소정의 두께를 갖는 상기 절연막을 형성한다.

본 발명의 제3 시점은, 프로세서 상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터에서 판독 가능한 매체이며, 상기 프로그램 지령은, 프로세서에 의해 실행될 때, 실란계 가스를 포함하는 제1 처리 가스와 질화 가스 또는 산질화 가스를 포함하는 제2 처리 가스와 붕소 함유 가스를 포함하는 제3 처리 가스와 탄화수소 가스를 포함하는 제4 처리 가스를 선택적으로 공급 가능한 처리 영역 내에서, 피처리 기판 상에 CVD에 의해 절연막을 형성하는 반도체 처리용의 성막 장치에, 상기 처리 영역에 대한 상기 제1 처리 가스와 상기 제3 및 제4 처리 가스의 한쪽인 선행 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스와 상기 제3 및 제4 처리 가스의 다른 쪽인 후행 가스의 공급을 정지하는 제1 공정과, 상기 처리 영역에 대한 상기 후행 가스를 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스와 상기 선행 가스의 공급을 정지하는 제2 공정과, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 정지하는 제3 공정을 교대로 구비하는 사이클을 여러번 반복하여, 상기 사이클마다 형성되는 박막을 적층함으로써 소정의 두께를 갖는 상기 절연막을 형성하는 성막 방법을 실행시킨다.

본 발명의 추가의 목적 및 장점은 다음의 기재에서 설명되며, 일부는 그 기재부터 명백해지거나 또는 본 발명의 실시에 의해 학습될 것이다. 본 발명의 목적 및 장점은 여기에서 특별히 지적한 수단 및 이들의 조합에 의해 실현되고 얻어진다.

본 발명에 따르면, 비교적 저온에서 성막해도 클리닝 시의 에칭 레이트를 비교적 작게 할 수 있으며, 클리닝 시의 막 두께의 제어성을 향상시킬 수 있고, 또한 에칭 스토퍼막이나 층간 절연막으로서도 충분히 기능할 수 있는 절연막을 형성하기 위한 반도체 처리용의 방법 및 장치를 제공할 수 있다.

이하에, 본 발명 실시 형태에 대하여 도면을 참조하여 설명한다. 또한，이하의 설명에 있어서, 대략 동일한 기능 및 구성을 갖는 구성 요소에 대해서는, 동일 부호를 붙이고, 중복 설명은 필요한 경우에만 행한다.

도1은, 본 발명 실시 형태에 따른 성막 장치(종형 CVD 장치)를 도시하는 단면도이다. 도2는, 도1에 도시한 장치의 일부를 도시하는 횡단 평면도이다. 이 성막 장치(2)는, 실란계 가스인 디클로로실란(DCS) 가스를 포함하는 제1 처리 가스와, 질화 가스인 암모니아(NH₃) 가스를 포함하는 제2 처리 가스와, 붕소 함유 가스인 BCl₃ 가스를 포함하는 제3 처리 가스와, 탄화수소 가스인 C₂H₄ 가스(에틸렌 가스)를 포함하는 제4 처리 가스를 선택적으로 공급 가능한 처리 영역을 구비한다. 성막 장치(2)는, 이러한 처리 영역 내에서, 피처리 기판 상에 CVD에 의해 탄소를 함유하는 절연막을 형성하도록 구성된다.

성막 장치(2)는, 간격을 두고 겹쳐 쌓여진 복수의 반도체 웨이퍼(피처리 기판)를 수납하고 처리하는 처리 영역(5)을 내부에 규정하고, 하단이 개구된 천장이 있는 원통체 형상의 처리 용기(4)를 갖는다. 처리 용기(4)의 전체는, 예를 들어 석영에 의해 형성된다. 처리 용기(4) 내의 천장에는, 석영제의 천장판(6)이 배치되고 밀봉된다. 처리 용기(4)의 하단 개구에는, 원통체 모양으로 성형된 매니폴 드(8)가 O링 등의 밀봉 부재(10)를 통하여 연결된다. 또한, 매니폴드(8)를 별도로 형성하지 않고, 전체를 원통체 형상의 석영제의 처리 용기로 구성할 수도 있다.

매니폴드(8)는 예를 들어 스테인리스 스틸로 이루어지고, 처리 용기(4)의 하단을 지지한다. 매니폴드(8)의 하단 개구를 통하여, 석영제의 웨이퍼 보트(12)가 승강되며, 이에 의해, 처리 용기(4)에 대하여 웨이퍼 보트(12)가 로드/언로드된다. 웨이퍼 보트(12)에는, 피처리 기판으로서, 다수매의 반도체 웨이퍼(W)가 다단으로 재치된다. 예를 들어, 본 실시 형태의 경우에 있어서, 웨이퍼 보트(12)의 지주(12A)에는, 예를 들어 50 내지 100매 정도의 직경이 300㎜인 웨이퍼(W)가 대략 동일한 간격의 피치로 다단으로 지지 가능하게 된다．

웨이퍼 보트(12)는, 석영제의 보온통(14)을 개재하고 테이블(16) 상에 재치된다. 테이블(16)은, 매니폴드(8)의 하단 개구를 개폐하는, 예를 들어 스테인리스 스틸제의 덮개(18)를 관통하는 회전축(20) 상에 지지된다.

회전축(20)의 관통부에는, 예를 들어 자성 유체 밀봉(22)이 개재 형성하여, 회전축(20)을 기밀하게 밀봉하면서 회전 가능하게 지지한다. 덮개(18)의 주변부와 매니폴드(8)의 하단부에는, 예를 들어 O링 등으로 이루어지는 밀봉 부재(24)가 개재 형성되어, 용기 내의 밀봉성을 유지한다.

회전축(20)은, 예를 들어 보트 엘리베이터 등의 승강 기구(25)에 지지된 암(26)의 선단에 부착된다. 승강 기구(25)에 의해, 웨이퍼 보트(12) 및 덮개(18) 등이 일체적으로 승강된다. 또한, 테이블(16)을 덮개(18)측에 고정하여 형성하고, 웨이퍼 보트(12)를 회전시키지 않고 웨이퍼(W)의 처리를 행하도록 해도 된다.

매니폴드(8)의 측부에는, 처리 용기(4) 내의 처리 영역(5)에 소정의 처리 가스를 공급하기 위한 가스 공급부가 접속된다. 가스 공급부는, 제2 처리 가스 공급계(28), 제1 처리 가스 공급계(30), 제3 처리 가스 공급계(32), 제4 처리 가스 공급계(34), 및 퍼지 가스 공급계(36)를 포함한다. 제1 처리 가스 공급계(30)는, 실란계 가스로서 DCS(디클로로실란) 가스를 포함하는 제1 처리 가스를 공급한다. 제2 처리 가스 공급계(28)는, 질화 가스로서 암모니아(NH₃) 가스를 포함하는 제2 처리 가스를 공급한다. 제3 처리 가스 공급계(32)는, 붕소 함유 가스(도프 가스)로서 BCl₃ 가스를 포함하는 제3 처리 가스를 공급한다. 제4 처리 가스 공급계(34)는, 탄화수소 가스로서 C₂H₄ 가스(에틸렌 가스)를 포함하는 제4 처리 가스를 공급한다. 퍼지 가스 공급계(36)는, 퍼지 가스로서 불활성 가스, 예를 들어 N₂ 가스를 공급한다. 제1 내지 제4 처리 가스에는, 필요에 따라 적당한 양의 캐리어 가스가 혼합되지만, 이하에서는, 설명을 용이하게 하기 위해, 캐리어 가스에 대해서는 언급하지 않는다.

구체적으로는, 제2, 제1, 제3, 및 제4 처리 가스 공급계(28, 30, 32, 34)는, 매니폴드(8)의 측벽을 내측에 관통하여 상방향으로 굴곡되어 연장되는 석영관으로 이루어지는 가스 분산 노즐(38, 40, 42, 44)을 각각 갖는다(도1 참조). 각 가스 분산 노즐(38 내지 44)에는, 그 길이 방향(상하 방향)을 따라 또한 웨이퍼 보트(12) 상의 웨이퍼(W)의 전체에 걸치도록 복수의 가스 분사 구멍(38A, 40A, 42A, 44A)이 소정의 간격을 사이에 두고 형성된다. 가스 분사 구멍(38A, 40A, 42A, 44A)은, 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대하여 평행한 가스류를 형성하도록, 수평 방향으로 대략 균일하게, 대응의 처리 가스를 각각 공급한다. 한편, 퍼지 가스 공급계(36)는, 매니폴드(8)의 측벽을 관통하여 형성한 짧은 가스 노즐(46)을 갖는다.

노즐(38, 40, 42, 44, 46)은, 가스 공급 라인(가스 통로)(48, 50, 52, 54, 56)을 통하여, NH₃ 가스, DCS 가스, BCl₃ 가스, C₂H₄ 가스, 및 N₂ 가스의 가스원(28S, 30S, 32S, 34S, 36S)에 각각 접속된다. 가스 공급 라인(48, 50, 52, 54, 56) 상에는, 개폐 밸브(48A, 50A, 52A, 54A, 56A)와 매스플로 컨트롤러와 같은 유량 제어기(48B, 50B, 52B, 54B, 56B)가 배치된다. 이것에 의해, NH₃ 가스, DCS 가스, BCl₃ 가스, C₂H₄ 가스 및 N₂ 가스가 각각 유량 제어하면서 공급 가능하게 된다.

처리 용기(4)의 측벽의 일부에는, 그 높이 방향을 따라 가스 여기부(66)가 배치된다. 가스 여기부(66)에 대향하는 처리 용기(4)의 반대측에는, 이 내부 분위기를 진공 배기하기 위해, 처리 용기(4)의 측벽을, 예를 들어 상하 방향으로 깎아냄으로써 형성한 가늘고 긴 배기구(68)가 배치된다.

구체적으로는, 가스 여기부(66)는, 처리 용기(4)의 측벽을 상하 방향을 따라 소정의 폭으로 깎아냄으로써 형성한 상하로 가늘고 긴 개구(70)를 갖는다. 개구(70)는, 처리 용기(4)의 외벽에 기밀하게 용접 접합된 석영제의 커버(72)에 의해 덮힌다. 커버(72)는, 처리 용기(4)의 외측으로 돌출하도록 단면 오목부 형상을 이루고, 또한 상하로 가늘고 긴 형상을 갖는다.

이 구성에 의해, 처리 용기(4)의 측벽으로부터 돌출되고 또한 일측이 처리 용기(4) 내에 개구하는 가스 여기부(66)가 형성된다. 즉, 가스 여기부(66)의 내부 공간은, 처리 용기(4) 내의 처리 영역(5)에 연통한다. 개구(70)는, 웨이퍼 보트(12)에 보유 지지되는 모든 웨이퍼(W)를 높이 방향에 있어서 커버할 수 있게 상하 방향으로 충분히 길게 형성된다.

커버(72)의 양 측벽의 외측면에는, 그 길이 방향(상하 방향)을 따라 서로 대향하도록 하여 가늘고 긴 한 쌍의 전극(74)이 배치된다. 전극(74)에는 플라즈마 발생용의 고주파 전원(76)이 급전 라인(78)을 통하여 접속된다. 전극(74)에, 예를 들어 13.56㎒의 고주파 전압을 인가함으로써, 한쌍의 전극(74) 사이에 플라즈마를 여기하기 위한 고주파 전계가 형성된다. 또한, 고주파 전압의 주파수는 13.56㎒에 한정되지 않고, 다른 주파수, 예를 들어 400㎑ 등을 이용해도 된다．

제2 처리 가스의 가스 분산 노즐(38)은, 웨이퍼 보트(12) 상의 최하 레벨의 웨이퍼(W)보다도 아래 위치에서, 처리 용기(4)의 반경 방향 외측으로 굴곡된다. 그 후에 가스 분산 노즐(38)은, 가스 여기부(66) 내의 제일 안(처리 용기(4)의 중심으로부터 가장 떨어진 부분)의 위치에서, 수직으로 기립한다. 가스 분산 노즐(38)은, 도2에도 도시한 바와 같이 한쌍의 대향하는 전극(74) 사이에 있던 영역(고주파 전계가 가장 강한 위치), 즉 주된 플라즈마가 실제로 발생하는 플라즈마 발생 영역(PS)보다도 외측으로 떨어진 위치에 설치된다. 가스 분산 노즐(38)의 가스 분사 구멍(38A)으로부터 분사된 NH₃ 가스를 포함하는 제2 처리 가스는, 플라즈마 발생 영역(PS)을 향하여 분사되고, 여기에서 여기(분해 혹은 활성화)되어, 그 상태에서 웨이퍼 보트(12) 상의 웨이퍼(W)에 공급된다.

커버(72)의 외측에는, 이것을 덮도록 하여 예를 들어 석영으로 이루어지는 절연 보호 커버(80)가 부착된다. 절연 보호 커버(80)의 내측이며 전극(74)과 대향하는 부분에는, 냉매 통로로 이루어지는 냉각 기구(도시하지 않음)가 배치된다. 냉매 통로에 냉매로서, 예를 들어 냉각된 질소 가스를 흘림으로써 전극(74)이 냉각된다. 또한, 절연 보호 커버(8O)의 외측에는, 이것을 덮어 고주파의 누설을 막기 위해 실드(도시하지 않음)가 배치된다.

가스 여기부(66)의 개구(70)의 외측 근방, 즉 개구(70)의 외측(처리 용기(4) 내)의 일방측에 제1 및 제3 처리 가스의 가스 분산 노즐(40, 42)이 수직으로 기립되어 배치되며, 타방측에 제4 처리 가스의 가스 분산 노즐(44)이 수직으로 기립되어 배치된다. 가스 분산 노즐(40, 42, 44)에 형성된 가스 분사 구멍(40A, 42A, 44A)으로부터 처리 용기(4)의 중심 방향을 향하여 DCS 가스를 포함하는 제1 처리 가스, BCl₃ 가스를 포함하는 제3 처리 가스, 및 C₂H₄ 가스를 포함하는 제4 처리 가스가 각각 분사된다.

한편, 가스 여기부(66)에 대향시켜 형성된 배기구(68)에는, 이것을 덮도록 하여 석영으로 이루어지는 단면 ㄷ자 형상으로 성형된 배기구 커버 부재(82)가 용접에 의해 부착된다. 배기 커버 부재(82)는, 처리 용기(4)의 측벽을 따라 상방으로 연장되어, 처리 용기(4)의 상방에 가스 출구(84)가 형성된다. 가스 출구(84)에 는, 진공 펌프 등을 배치한 진공 배기계(GE)가 접속된다.

처리 용기(4)를 포위하도록, 처리 용기(4) 내의 분위기 및 웨이퍼(W)를 가열하는 히터(86)가 배치된다. 처리 용기(4) 내의 배기구(68)의 근방에는, 히터(86)를 제어하기 위한 열전쌍(도시하지 않음)이 배치된다.

또한 성막 장치(2)는, 장치 전체의 동작을 제어하는 컴퓨터 등으로 이루어지는 주 제어부(60)를 구비한다. 주 제어부(60)는, 이것에 부수되는 기억부(212)에 미리 기억된, 성막 처리의 처리 레시피, 예를 들어, 형성되는 막의 막 두께나 조성에 따라 후술하는 성막 처리를 행한다. 이 기억부(212)에는 또한, 처리 가스류량과 막의 막 두께나 조성과의 관계가 미리 제어 데이터로서 기억된다. 따라서, 주 제어부(60)는, 이들의 기억된 처리 레시피나 제어 데이터에 기초하여, 승강 기구(25), 가스 공급계(28, 30, 32, 34, 36), 배기계(GE), 가스 여기부(66), 히터(86) 등을 제어할 수 있다．

다음에 도1에 도시하는 장치를 이용하여 행해지는 성막 방법[소위 ALD(Atomic Layer Deposition) 성막]에 관하여 설명한다. 이 성막 방법으로는, CVD에 의해 반도체 웨이퍼(W) 상에 SiBCN(boron doped silicon carbon nitride)으로 이루어지는 절연막을 형성한다. 이로 인해, 웨이퍼(W)를 수납한 처리 영역(5) 내에 실란계 가스인 디클로로실란(DCS) 가스를 포함하는 제1 처리 가스와, 질화 가스인 암모니아(NH₃) 가스를 포함하는 제2 처리 가스와, 붕소 함유 가스인 BCl₃ 가스를 포함하는 제3 처리 가스와, 탄화수소 가스인 C₂H₄ 가스(에틸렌 가스)를 포함하는 제4 처리 가스를 선택적으로 공급한다. 구체적으로는，이하의 조작에 의해 성막 처리를 진행시킨다.

우선, 다수매, 예를 들어 50 내지 100매의 300㎜ 사이즈의 웨이퍼(W)를 보유 지지한 상온의 웨이퍼 보트(12)를, 소정의 온도로 설정된 처리 용기(4) 내에 로드하고, 처리 용기(4)를 밀폐한다. 다음에 처리 용기(8) 내를 진공 배기하여 소정의 처리 압력으로 유지하는 동시에, 웨이퍼 온도를 상승시켜 성막용의 처리 온도로 안정될 때까지 대기한다. 다음에 웨이퍼 보트(12)를 회전시키면서, 제1 내지 제4 처리 가스를, 각각 유량 제어하면서 가스 분산 노즐(40, 38, 42, 44)로부터 간헐적으로 공급한다.

DCS 가스를 포함하는 제1 처리 가스, BCl₃ 가스를 포함하는 제3 처리 가스, 및 C₂H₄ 가스를 포함하는 제4 처리 가스는 가스 분산 노즐(40, 42, 44)의 가스 분사 구멍(40A, 42A, 44A)으로부터, 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대하여 평행한 가스류를 형성하도록 공급된다. 이 사이에, DCS 가스, BCl₃ 가스, 및 C₂H₄ 가스의 분자 혹은, 그들의 분해에 의해 발생한 분해 생성물의 분자 혹은 원자가 웨이퍼 상에 흡착된다.

한편，NH₃ 가스를 포함하는 제2 처리 가스는 가스 분산 노즐(38)의 가스 분사 구멍(38A)으로부터, 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대하여 평행한 가스류를 형성하도록 공급된다. 제2 처리 가스는, 한 쌍의 전극(74) 사이의 플라즈마 발생 영역(PS)을 통과할 때에 선택적으로 여기되어 일부가 플라즈마화된다. 이 때, 예를 들어, N*, NH*, NH₂*, NH₃* 등의 라디칼(활성종)이 생성된다(기호 「*」는 라디칼임을 나타냄). 이들 라디칼은, 가스 여기부(65)의 개구(70)로부터 처리 용기(4)의 중심을 향하여 유출되고, 웨이퍼(W) 상호간에 층류 상태에서 공급된다.

상기 라디칼은, 웨이퍼(W)의 표면에 부착되어 있는 DCS 가스, C₂H₄ 가스의 분자 등과 반응하여, 이들에 의해 웨이퍼(W) 상에 박막이 형성된다. 또한 이 때, BCl₃ 가스의 분해에 의해 발생한 B 원자가 박막 내에 받아들여져, 불순물로서 붕소를 함유하는 SiBCN막이 형성된다. 또한, 이것과는 반대로, 웨이퍼(W)의 표면에 라디칼이 부착되어 있는 장소에 DCS 가스, BCl₃ 가스, 및 C₂H₄ 가스가 흘러 왔을 경우에도, 마찬가지의 반응이 생겨, 웨이퍼(W) 상에 SiBCN막이 형성된다.

<제1 실시 형태>

도3은, 본 발명의 제1 실시 형태에 따른 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 형태를 도시하는 타이밍차트이다. 도3에 도시한 바와 같이 이 실시 형태에 따른 성막 방법에 있어서는, 제1 내지 제5 공정(T1 내지 T5)을 교대로 반복한다. 즉, 제1 내지 제5 공정(T1 내지 T5)으로 이루어지는 사이클을 다수회 반복하여, 사이클마다 형성되는 SiBCN의 박막을 적층함으로써, 최종적인 두께의 SiBCN막이 얻어진다.

구체적으로는, 제1 공정(T1)에서는, 처리 영역(5)에 대한 제1 처리 가스(도3 에서는 DCS로 표시) 및 제3 처리 가스(도3에서는 BCl₃으로 표시)의 공급을 행하는 한편, 처리 영역(5)에 대한 제2 처리 가스(도3에서는 NH₃으로 표시) 및 제4 처리 가스(도3에서는 C₂H₄로 표시)의 공급을 정지한다． 제2 공정(T2)에서는, 처리 영역(5)에 대한 제4 처리 가스의 공급을 행하는 한편, 처리 영역(5)에 대한 제1, 제2, 및 제3 처리 가스의 공급을 정지한다. 제3 공정(T3)에서는, 처리 영역(5)에 대한 제1, 제2, 제3, 및 제4 처리 가스의 공급을 정지한다. 제4 공정(T4)에서는, 처리 영역(5)에 대한 제2 처리 가스의 공급을 행하는 한편, 처리 영역(5)에 대한 제1, 제3, 및 제4 처리 가스의 공급을 정지한다. 또한, 제4 공정(T4)에서는, 도중에서 RF 전원(76)을 ON하여 가스 여기부(66)에서 제2 처리 가스를 플라즈마화함으로써, 서브 공정(T4b) 동안만 제2 처리 가스를 여기한 상태에서 처리 영역(5)에 공급한다. 제5 공정(T5)에서는, 처리 영역(5)에 대한 제1, 제2, 제3, 및 제4 처리 가스의 공급을 정지한다.

제4 공정(T4)에서는, 소정의 시간(Δt)이 경과한 후에 RF 전원(76)을 ON하여 가스 여기부(66)에서 제2 처리 가스를 플라즈마화함으로써, 서브 공정(T4b) 동안만 제2 처리 가스를 여기한 상태에서 처리 영역(5)에 공급한다. 이 소정의 시간(Δt)이란 NH₃ 가스의 유량이 안정될 때까지의 시간인데, 예를 들어 5초 정도이다. 그러나, 제2 처리 가스의 공급 기간의 전기간에 걸쳐 가스 여기부(66)에서 제2 처리 가스를 플라즈마화하여도 된다． 이렇게 제2 처리 가스의 유량이 안정화된 후에 RF 전원을 온하여 플라즈마를 일으킴으로써, 웨이퍼(W)의 면간 방향(높이 방향)에 있 어서의 활성종의 농도 균일성을 향상시킬 수 있다.

제3 및 제5 공정(T3, T5)은, 처리 용기(4) 내에 잔류하는 가스를 배제하는 퍼지 공정으로서 사용된다. 여기서 퍼지란, N₂ 가스 등의 불활성을 흘리면서 처리 용기(4) 내를 진공 배기하는 것, 혹은 모든 가스의 공급을 정지하여 처리 용기(4) 내를 진공 배기함으로써, 처리 용기(4) 내의 잔류 가스를 제거하는 것을 의미한다. 또한, 제3 및 제5 공정(T3, T5)의 전반은 진공 배기만을 행하고, 후반은 진공 배기와 불활성 공급을 더불어 행하도록 해도 된다. 또한, 제1, 제2, 및 제4 공정(T1, T2, T4)에 있어서, 제1 내지 제4 처리 가스를 공급할 때는, 처리 용기(4) 내의 진공 배기를 정지할 수 있다. 그러나, 제1 내지 제4 처리 가스의 공급을, 처리 용기(4) 내를 진공 배기하면서 행하는 경우에는, 제1 내지 제5 공정(T1 내지 T5)의 전체에 걸쳐, 처리 용기(4) 내의 진공 배기를 계속시킬 수 있다.

도3에 있어서, 제1 공정(T1)은 약 1 내지 20초, 예를 들어 약 10초, 제2 공정(T2)은 약 1 내지 20초, 예를 들어 약 10초, 제3 공정(T3)은 약 5 내지 15초, 예를 들어 약 10초, 제4 공정(T4)은 약 1 내지 30초, 예를 들면 약 20초, 서브 공정(T4b)은 약 1 내지 25초, 예를 들어 약 10초, 제5 공정(T5)은 약 5 내지 15초, 예를 들어 약 10초로 설정된다. 또한, 통상적으로, 제1 내지 제5 공정(T1 내지 T5)의 1 사이클에 의해 형성되는 막 두께는 0.11 내지 0.13㎚ 정도이다. 따라서, 목표 막두께가, 예를 들어 70㎚이면, 이 사이클을 600 정도 반복하게 된다. 단, 이들 시간이나 두께는 단순히 일례를 나타낸 것에 지나지 않으며, 이 수치에 한정 되지 않는다.

전술된 바와 같이, 제1 및 제3 처리 가스를 함께 공급하는 공정(T1) 및 제4 처리 가스를 단독으로 공급하는 공정(T2)과, NH₃ 가스를 포함하는 제2 처리 가스를 단독으로 공급하는 동시에 그것을 플라즈마로 여기하는 기간을 포함하는 공정(T4)이, 퍼지 공정(T3, T5)을 사이에 두고 교대로 실시된다. 이에 의해, 형성되는 SiBCN막의 유전률을 매우 낮게 할 수 있고, 또한 그 드라이 에칭 시의 에칭 내성을 대폭 향상시킬 수 있다. 그 이유는, 다음과 같이 생각된다. 즉, 일반적으로는 실리콘 질화(SiN)막에 붕소를 첨가하면 에칭 내성은 열화한다. 그러나, 제1 실시 형태와 같이, 제2 처리 가스의 공급 시에 플라즈마로 이것을 여기하면, N을 포함하는 라디칼(활성종)의 발생에 의해, 막의 질화가 촉진된다. 그 결과, 막 내의 Si-H결합이 감소하여 에칭 내성이 강한 Si-N 결합이 증가한다. 이에 의해, 막의 에칭 내성을 대폭 향상시킬 수 있다.

또한, 전술한 바와 같이, 막을 성막할 때에, 탄화수소 가스로서, 예를 들어 C₂H₄ 가스를 처리 용기(8) 내에 공급함으로써, 실리콘 질화막 내에 탄소 성분이 함유된 상태로 된다. 이에 의해, 종래의 성막 온도, 예를 들면 760℃ 정도보다도 낮은 온도, 예를 들어 550℃에서 성막했음에도 불구하고, 이 막의 표면의 클리닝 처리 시나 에칭 처리 시에 이용되는 희불산에 대한 에칭 레이트를 작게 할 수 있다. 그 결과, 클리닝 처리 시에 막이 과도하게 깎아내어지는 것을 방지하여, 이 막 두께의 제어성을 향상시키는 것이 가능하게 된다. 또한, 이 막이 에칭 스토퍼막이나 층간 절연막으로서의 기능도 충분히 다할 수 있게 된다.

또한, 전술한 바와 같이, 처리 가스를 공급하는 제1 및 제2 공정과 제4 공정 사이에서 처리 가스를 정지하는 제3 및 제5 공정(T3, T5)은, 막을 개질하는 기간으로서 기능한다. 이 기간의 직전에서 성막된 SiBCN막의 표면은, 이 기간 중에 개질되어 막질이 향상된다. 이에 의해, SiBCN막의 에칭 레이트를 한층 억제할 수 있다． 이 개질 처리 시의 원자 레벨의 작용은 다음과 같이 생각된다. 즉, 탄소 원자를 함유하는 SiBCN막의 성막 시에는, 이 박막의 최외측 표면에 DCS 가스 중의 퇴적 시에 이탈할 수 없는 Cl 원자가 활성화 상태에서 결합한다. DCS 가스의 공급이 정지되는 공정(T3, T5)에 있어서, C₂H₄ 가스나 NH₃ 가스 중의 C 원자나 N 원자가 상기 박막 최외측 표면의 Cl 원자와 치환되어 막 내의 Cl 성분이 감소하여, 결과적으로 에칭 레이트가 저하된다.

특히, C₂H₄ 가스를 이용한 경우에는, 막 내에 받아들여지는 C 원자의 양이 증가하게 되므로 에칭 레이트를 한층 억제하는 것이 가능하게 된다． 또한, 붕소 질화막에 탄소를 첨가하면, 넣지 않은 경우와 비교하여 성막 레이트가 20 내지 30％ 정도 오를 수 있다. 이 이유는, 탄소의 첨가에 의해 웨이퍼 표면에 대한 붕소의 흡착이 촉진되기 때문이라고 생각된다.

상기 성막 처리의 처리 조건은 다음과 같다. DCS 가스의 유량은 50 내지 2000sccm의 범위 내, 예를 들어 1OOOsccm(1slm)이다. NH₃ 가스의 유량은 500 내지 5000sccm의 범위 내, 예를 들어 1000sccm이다. BCl₃ 가스의 유량은 1 내지 15sccm 의 범위 내, 예를 들어 4sccm이다. C₂H₄ 가스의 유량은 200 내지 2000sccm의 범위 내, 예를 들어 500sccm이다. C₂H₄ 가스의 유량은 DCS 가스의 유량의 3배 이하이다. 그 이유는, 탄화수소 가스인 C₂H₄ 가스의 유량이 과도하게 너무 많으면, 막질이 급격하게 저하한다는 문제점이 생기기 때문이다.

처리 온도는 통상의 CVD 처리보다도 낮은 온도이며, 구체적으로는 300 내지 700℃의 범위 내, 바람직하게는 550 내지 630℃의 범위 내이다. 처리 온도가 300℃보다도 낮으면, 반응이 생기지 않아 거의 막이 퇴적하지 않는다. 처리 온도가 700℃보다도 높으면, 막질이 떨어지는 CVD에 의한 퇴적막이 형성되는 동시에, 이미 형성되어 있는 금속막 등에 열적 데미지를 준다.

처리 압력은 13Pa(0.1Torr) 내지 1330Pa(10Torr)의 범위 내, 바람직하게는 40Pa(0.3Torr) 내지 266Pa(2Torr)의 범위 내이다. 예를 들어, 처리 압력은, 제1 및 제2 공정(T1, T2)(흡착 공정)에서는 1Torr, 제4 공정(플라즈마를 이용하는 질화 공정)(T4)에서는 0.3Torr이다. 처리 압력이 13Pa보다도 작은 경우에는, 성막 레이트가 실용 레벨 이하로 된다. 처리 압력이 1330Pa 이하에서는, 웨이퍼(W)에 대한 반응은 흡착 반응이 주류이므로, 막질이 양호한 박막을 높은 성막 속도로 안정적으로 퇴적시켜, 양호한 결과를 얻을 수 있다. 그러나, 처리 압력이 1330Pa보다도 커지면, 반응 형태가 흡착 반응으로부터 기상 반응으로 이행하여 기상 반응이 주류로 된다. 그 결과, 막의 면간 및 면내 균일성이 저하할 뿐만아니라, 기상 반응에 기인하는 파티클이 급격하게 증대하므로 바람직하지 못하다.

<제2 실시 형태>

도4는, 본 발명의 제2 실시 형태에 따른 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 형태를 도시하는 타이밍 차트이다. 도4에 도시한 바와 같이 이 실시 형태에 따른 성막 방법에 있어서도, 제1 내지 제5 공정(T11 내지 T15)을 교대로 반복한다. 즉, 제1 내지 제5 공정(T11 내지 T15)으로 이루어지는 사이클을 다수회 반복하고, 사이클마다 형성되는 SiBCN의 박막을 적층함으로써, 최종적인 두께의 SiBCN막이 얻어진다.

구체적으로는, 제2 실시 형태에서, 제1, 제3, 제4, 및 제5 공정(T11, T13, T14, T15)은, 제1 실시 형태의 제1, 제3, 제4, 및 제5 공정(T1, T3, T4, T5)과 완전히 동일한 구성을 갖도록 설정된다. 그러나, 제2 공정(T12)은, 제1 실시 형태의 제2 공정(T2)과 상이하고, 처리 영역(5)에 대한 제1 처리 가스(도4에서는 DCS로 표시) 및 제4 처리 가스(도4에서는 C₂H₄로 표시)의 공급을 행하는 한편, 처리 영역(5)에 대한 제2 처리 가스(도4에서는 NH₃으로 표시) 및 제3 처리 가스(도4에서는 BCl₃으로 표시)의 공급을 정지하도록 설정된다. 단, 이 제2 실시 형태의 처리 조건은, 앞선 제1 실시 형태의 경우와 동일하다.

제2 실시 형태와 같이, C₂H₄ 가스와 DCS 가스를 동시에 공급한 경우, C₂H₄ 가스의 탄소가 Si와 혼합하여 웨이퍼 표면에 흡착한 상태로 된다. 이에 의해, Si와 탄소가 결합하기 때문에, 제2 처리 가스를 공급하여 질화를 행하는 제4 공정(T14)에 있어서 탄소의 이탈을 억제할 수 있다． 또한, 제2 실시 형태에서도, 실리콘 질 화막 내에 탄소 성분이 함유된 상태로 됨으로써, 제1 실시 형태와 마찬가지의 효과를 얻을 수 있다. 즉, 종래의 성막 온도, 예를 들어 760℃ 정도보다도 낮은 온도, 예를 들어 550℃에서 성막했음에도 불구하고, 이 막의 표면의 클리닝 처리 시나 에칭 처리 시에 이용되는 희불산에 대한 에칭 레이트를 작게 할 수 있다. 그 결과, 클리닝 처리 시에 막이 과도하게 깎아내어지는 것을 방지하여, 이 막 두께의 제어성을 향상시키는 것이 가능하게 된다． 또한, 이 막이 에칭 스토퍼막이나 층간 절연막으로서의 기능도 충분히 다할 수 있게 된다.

<제3 실시 형태>

도5는, 본 발명의 제3 실시 형태에 따른 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 형태를 도시하는 타이밍 차트이다. 도5에 도시한 바와 같이 본 실시 형태에 따른 성막 방법에 있어서도, 제1 내지 제5 공정(T21 내지 T25)을 교대로 반복한다. 즉, 제1 내지 제5 공정(T21 내지 T25)으로 이루어지는 사이클을 다수회 반복하고, 사이클마다 형성되는 SiBCN의 박막을 적층함으로써, 최종적인 두께의 SiBCN막이 얻어진다.

구체적으로는, 제3 실시 형태에서, 제3, 제4, 및 제5 공정(T23, T24, T25)은, 제1 실시 형태의 제3, 제4, 및 제5 공정(T3, T4, T5)과 완전히 동일한 구성을 갖도록 설정된다. 그러나, 제1 및 제2 공정(T21, T22)은, 제1 실시 형태의 제1 및 제2 공정(T1, T2)과 비교하여, 제3 처리 가스(도5에서는 BCl₃으로 표시) 및 제4 처리 가스(도5에서는 C₂H₄으로 표시)의 공급 순서가 반대로 되도록 구성된다. 즉, 제 1 공정(T21)에서는, 처리 영역(5)에 대한 제1 처리 가스(도5에서는 DCS로 표시) 및 제4 처리 가스의 공급을 행하는 한편, 처리 영역(5)에 대한 제2 처리 가스(도5에서는 NH₃으로 표시) 및 제3 처리 가스의 공급을 정지한다. 제2 공정(T22)에서는, 처리 영역(5)에 대한 제3 처리 가스의 공급을 행하는 한편, 처리 영역(5)에 대한 제1, 제2, 및 제4 처리 가스의 공급을 정지한다. 단, 이 제3 실시 형태의 처리 조건은, 앞선 제1 실시 형태의 경우와 동일하다.

제3 실시 형태에서도, 실리콘 질화막 내에 탄소 성분이 함유된 상태로 됨으로써, 제1 실시 형태와 마찬가지의 효과를 얻을 수 있다. 즉, 종래의 성막 온도, 예를 들어 760℃ 정도보다도 낮은 온도, 예를 들어 550℃에서 성막한 것임에도 불구하고, 이 막의 표면의 클리닝 처리 시나 에칭 처리 시에 이용되는 희불산에 대한에칭 레이트를 작게 할 수 있다. 그 결과, 클리닝 처리 시에 막이 과도하게 깎아내어지는 것을 방지하여, 이 막 두께의 제어성을 향상시키는 것이 가능하게 된다． 또한, 이 막이 에칭 스토퍼막이나 층간 절연막으로서의 기능도 충분히 다할 수 있게 되다.

<제4 실시 형태>

도6은, 본 발명의 제4 실시 형태에 따른 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 형태를 도시하는 타이밍 차트이다. 도6에 도시한 바와 같이이 실시 형태에 따른 성막 방법에 있어서도, 제1 내지 제5 공정(T31 내지 T35)을 교대로 반복한다. 즉, 제1 내지 제5 공정(T31 내지 T35)으로 이루어지는 사이클을 다수회 반복하고, 사이클마다 형성되는 SiBCN의 박막을 적층함으로써, 최종적인 두께의 SiBCN막이 얻어진다.

구체적으로는, 제4 실시 형태에서, 제1, 제3, 제4, 및 제5 공정(T31, T33, T34, T35)은, 제3 실시 형태의 제1, 제3, 제4, 및 제5 공정(T21, T23, T24, T25)과 완전히 동일한 구성을 갖도록 설정된다. 그러나, 제2 공정(T32)은, 제3 실시 형태의 제2 공정(T22)과는 달리, 처리 영역(5)에 대한 제1 처리 가스(도6에서는 DCS로 표시) 및 제3 처리 가스(도6에서는 BCl₃으로 표시)의 공급을 행하는 한편, 처리 영역(5)에 대한 제2 처리 가스(도6에서는 NH₃으로 표시) 및 제4 처리 가스(도4에서는 C₂H₄로 표시)의 공급을 정지하도록 설정된다. 단, 이 제4 실시 형태의 처리 조건은, 앞선 제1 실시 형태의 경우와 동일하다.

제4 실시 형태와 같이, 제1 공정(T31)에서 C₂H₄ 가스와 DCS 가스를 동시에 공급하고, 제2 공정(T32)에서 BCl₃ 가스와 DCS 가스를 동시에 공급한 경우, 적층된 각 막에 있어서 하층에 Si/C층을, 상층에 SiB층을 형성할 수 있다. 이 경우, 제2 실시 형태와 비교하여, 제2 처리 가스를 공급하여 질화를 행하는 제4 공정(T34)에 있어서 탄소의 이탈을 더 억제할 수 있다． 또한, 제4 실시 형태에서도, 실리콘 질화막 내에 탄소 성분이 함유된 상태로 됨으로써, 제1 실시 형태와 마찬가지의 효과를 얻을 수 있다. 즉, 종래의 성막 온도, 예를 들어 760℃ 정도보다도 낮은 온도, 예를 들어 550℃에서 성막했음에도 불구하고, 이 막의 표면의 클리닝 처리 시나 에 칭 처리 시에 이용되는 희불산에 대한 에칭 레이트를 작게 할 수 있다. 그 결과, 클리닝 처리 시에 막이 과도하게 깎아내어지는 것을 방지하여, 이 막 두께의 제어성을 향상시키는 것이 가능하다. 또한, 이 막이 에칭 스토퍼막이나 층간 절연막으로서의 기능도 충분히 다할 수 있게 된다.

<실험1>

도1에 도시하는 장치를 사용하여, 제1, 제2, 및 제4 실시 형태에 따른 성막 방법에 의해 SiBCN막을 형성하고, 그 평가를 행하였다． 또한, 비교를 위해, US2006/205231 A1에 개시된 성막 방법에 의해 SiBCN막을 형성하는 동시에, 종래의 성막 방법에 의해 SiN막을 형성하고, 그 평가를 행하였다． 이 실험에 있어서의 성막 처리의 처리 조건의 기준은 전술한 바와 같으며, 성막 온도로서 550℃, 에칭액으로서 1％의 희석 불화수소수를 이용하였다.

도7은, 본 발명의 비교예에 관한 성막 방법(US2006/205231 A1에 개시)에 있어서의, 가스 공급 및 RF(고주파) 인가의 형태를 도시하는 타이밍 차트이다. 이 경우, 제1 처리 가스(도7에서는 DCS로 표시), 제3 처리 가스(도7에서는 BCl₃으로 표시), 및 제4 처리 가스(도7에서는 C₂H₄로 표시)를 모두 공급하는 공정과, 제2 처리 가스(도7에서는 NH₃으로 표시)를 단독으로 공급하는 동시에 그것을 플라즈마로 여기하는 기간을 포함하는 공정이, 퍼지 공정을 사이에 두고 교대로 실시된다.

도8은, 제1, 제2, 및 제4 실시 형태에 각각에 관한 3개의 실시예 PE1, PE2, PE4, US2006/205231 A1의 방법에 관한 비교예 CE1, 및 종래의 방법에 관한 비교예 CE2의 박막의 에칭 레이트의 평가 결과를 도시하는 그래프이다. 비교예 CE2[SiN막(탄소를 포함하지 않음)]의 에칭 레이트는, 0.499㎚/min이었지만, 종래의 방법에 의해 형성한 탄소를 포함하지 않는 SiBN막의 에칭 레이트는 1.7㎚/min 정도(도8에 도시하지 않음)로 높은 것이었다． 이에 대하여 비교예 CE1(SiBCN막)의 에칭 레이트는 0.580㎚/min이고, 탄소를 포함함으로써 에칭 레이트가 저하하였다. 3개의 실시예 PE1, PE2, PE4(SiBCN막)의 에칭 레이트는, 각각 0.491㎚/min, 0.438㎚/min, 0.373㎚/min이고, 비교예 CE1(SiBCN막)의 0.580㎚/min 및 비교예 CE2[SiN막(탄소를 포함하지 않음)]의 0.499㎚/min보다도 더욱 낮은 값으로 되었다.

이렇게, 제1, 제2, 및 제4 실시 형태에 각각에 관한 3개의 실시예 PE1, PE2, PE4가, 에칭 레이트에 관하여 US2006/205231 A1의 방법에 관한 비교예 CE1보다도 우수한 이유는, 다음과 같은 것으로 생각된다. 즉, 암모니아(NH₃) 가스를 포함하는 제2 처리 가스를 공급하여 웨이퍼(W) 상의 흡착 성분의 질화를 행할 때, 웨이퍼 상으로부터 탄소가 이탈한다. 그러나, 전술한 실시 형태의 구성에 의하면, 이 때에 해리하는 탄소량을 억제할 수 있으며, 이 때문에, 형성된 막 내의 탄소 농도를 높힐 수 있다.

<제1 내지 제4 실시 형태에 공통 사항>

제1 내지 제4 실시 형태에 따른 방법은, 전술된 바와 같이, 처리 프로그램에 기초하여, 주 제어부(60)의 제어 하에서 실행된다. 도9는, 주 제어부(60)의 구성의 개략을 도시하는 블록도이다. 주 제어부(60)는, CPU(210)를 갖고，이것에, 기 억부(212), 입력부(214), 출력부(216) 등이 접속된다. 기억부(212)에는, 처리 프로그램이나 처리 레시피가 기억된다. 입력부(214)는, 사용자와 대화하기 위한 입력 장치, 예를 들어, 키보드나 포인팅 디바이스, 및 기억 매체의 드라이브 등을 포함한다. 출력부(216)는, 처리 장치의 각 기기를 제어하기 위한 제어 신호를 출력한다. 도9는 또한, 컴퓨터에 착탈 가능한 기억 매체(218)도 더불어서 도시한다.

전술한 실시 형태에 따른 방법은, 프로세서 상에서 실행하기 위한 프로그램 지령으로서, 컴퓨터에서 판독 가능한 기억 매체에 기입하여 각종 반도체 처리 장치에 적용할 수 있다． 혹은, 이 종류의 프로그램 지령은, 통신 매체에 의해 전송하여 각종 반도체 처리 장치에 적용할 수 있다． 기억 매체는, 예를 들어, 자기 디스크[플렉시블 디스크, 하드 디스크(일례는 기억부(212)에 포함되는 하드 디스크)등], 광 디즈크(CD, DVD 등), 마그네트 옵티컬 디스크(M0 등), 반도체 메모리 등이다. 반도체 처리 장치의 동작을 제어하는 컴퓨터는, 기억 매체에 기억된 프로그램 지령을 읽어들여, 이것을 프로세서 상에서 실행함으로써, 전술한 방법을 실행한다.

상기 실시 형태에서는, 성막 장치(2)로서, 플라즈마를 형성하는 여기부(66)를 처리 용기(4)에 일체적으로 내장한 구성이 예시된다. 대신에, 여기부(66)를 처리 용기(4)와는 별개의 부재로 형성하고, NH₃ 가스를 처리 용기(4)의 밖에서 미리 여기하고(소위 리모트 플라즈마), 그 여기 NH₃ 가스를 처리 용기(4) 내에 공급하도록 하여도 된다． 또한，NH₃ 가스를 활성화하지 않고 공급해도 되지만, 이 경우, 플라즈마를 이용하지 않는 것에 의한 에너지의 저하를 보상하기 위해 프로세스 온도 를 조금 올리는 것이 필요하게 된다.

상기 실시 형태에서는, 제1 처리 가스 중의 실란계 가스로서 DCS 가스가 예시된다. 이 점에 관하여, 실란계 가스로서는, 디클로로실란(DCS), 헥사클로로실란(HCD), 모노실란[SiH₄], 디실란[Si₂H₆], 헥사메틸디실란잔(HMDS), 테트라클로로실란(TCS), 디시릴아민(DSA), 트리시릴아민(TSA), 비스터셜부틸아미노실란(BTBAS)으로 이루어지는 군에서 선택되는 1 이상의 가스를 이용할 수 있다.

상기 실시 형태에서는, 제2 처리 가스 중의 질화 가스로서는, NH₃ 가스, N₂ 가스를 이용할 수 있다. 또한, 본 발명을 실리콘 산질화물계의 막의 형성에 적용하는 경우에는, 질화 가스 대신에, 일산화이질소[N₂O], 일산화질소[NO]와 같은 산질화 가스를 이용할 수 있다. 이 경우, 형성되는 막은, 산소[0]를 포함하는 실리콘 산 질화물계의 막으로 된다.

상기 실시 형태에서는, 제3 처리 가스 중의 붕소 함유 가스로서 BCl₃ 가스가 예시된다. 이 점에 관한 것으로, 붕소 함유 가스로서는, BCl₃, B₂H₆, BF₃, B(CH₃)₃로 이루어지는 군에서 선택되는 1 이상의 가스를 포함할 수 있다.

상기 실시 형태에서는, 제4 처리 가스 중의 탄화수소 가스로서 에틸렌 가스가 예시된다. 이 점에 관한 것으로, 탄화수소 가스로서는, 아세틸렌, 에틸렌, 메탄, 에탄, 프로판, 부탄으로 이루어지는 군에서 선택되는 1 또는 2 이상의 가스를 이용할 수 있다.

피처리 기판으로서는, 반도체 웨이퍼에 한정되지 않고, LCD 기판, 글래스 기판 등의 다른 기판이어도 된다．

당 분야의 당업자라면, 추가의 장점 및 변경을 이룰 수 있을 것이다. 따라서, 본 발명은 광의의 점에서 상술한 설명 및 실시예에 한정되지 않는다. 따라서, 첨부한 특허청구범위와 그의 균등물에 의해 정의된 기술사상이나 범위를 일탈하지 않고 다양한 변경이 이루어질 수도 있다.

도1은 본 발명 실시 형태에 따른 성막 장치(종형 CVD 장치)를 도시하는 단면도.

도2는 도1에 도시한 장치의 일부를 도시하는 횡단 평면도.

도3은 본 발명의 제1 실시 형태에 따른 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 형태를 도시하는 타이밍 차트.

도4는 본 발명의 제2 실시 형태에 따른 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 형태를 도시하는 타이밍 차트.

도5는 본 발명의 제3 실시 형태에 따른 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 형태를 도시하는 타이밍 차트.

도6은 본 발명의 제4 실시 형태에 따른 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 형태를 도시하는 타이밍 차트.

도7은 본 발명의 비교예에 따른 성막 방법(US2006/205231 A1에 개시)에 있어서의, 가스 공급 및 RF(고주파) 인가의 형태를 도시하는 타이밍 차트.

도8은 제1, 제2, 및 제4 실시 형태에 각각에 따른 3개의 실시예 PE1, PE2, PE4 및 2개의 비교예 CE1, CE2의 박막의 에칭 레이트의 평가 결과를 도시하는 그래프.

도9는 주 제어부의 구성의 개략을 도시하는 블록도.

<도면의 주요 부분에 대한 부호의 설명>

2: 성막 장치

4: 처리 용기

12: 웨이퍼 보트

60: 주 제어부

74: 전극

76: 고주파 전원

86: 히터

Claims

실란계 가스를 포함하는 제1 처리 가스와 질화 가스 또는 산질화 가스를 포함하는 제2 처리 가스와 붕소 함유 가스를 포함하는 제3 처리 가스와 탄화수소 가스를 포함하는 제4 처리 가스를 선택적으로 공급 가능한 처리 영역 내에서, 피처리 기판 상에 CVD에 의해 절연막을 형성하는 반도체 처리용의 성막 방법에 있어서,

상기 처리 영역에 대한 상기 제1 처리 가스와 상기 제3 및 제4 처리 가스의 한쪽인 선행 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스와 상기 제3 및 제4 처리 가스의 다른 쪽인 후행 가스의 공급을 정지하는 제1 공정과,

상기 처리 영역에 대한 상기 후행 가스를 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스와 상기 선행 가스의 공급을 정지하는 제2 공정과,

상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 정지하는 제3 공정을 교대로 구비하는 사이클을 여러번 반복하여, 상기 사이클마다 형성되는 박막을 적층함으로써 소정의 두께를 갖는 상기 절연막을 형성하는 반도체 처리용의 성막 방법.
제1항에 있어서, 상기 제3 공정은, 상기 처리 영역에 대한 상기 제3 및 제4 처리 가스의 공급을 정지하는 반도체 처리용의 성막 방법.
제1항에 있어서, 상기 제2 공정은, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 정지하는 반도체 처리용의 성막 방법.
제1항에 있어서, 상기 제2 공정은, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 반도체 처리용의 성막 방법.
제1항에 있어서, 상기 제1 및 제2 공정은 연속하여, 상기 선행 가스의 공급의 정지와 상기 후행 가스의 공급의 개시가 실질적으로 일치하는 반도체 처리용의 성막 방법.
제1항에 있어서, 상기 각 사이클은, 상기 제2 및 제3 공정간에, 상기 처리 영역에 대한 제1, 제2, 제3, 및 제4 처리 가스의 공급을 정지하는 동시에, 상기 처리 영역을 배기하는 개재 공정을 더 구비하는 반도체 처리용의 성막 방법.
제6항에 있어서, 상기 각 사이클은, 그 상기 제3 공정과 그 직후의 사이클의 상기 제1 공정 사이에, 상기 처리 영역에 대한 제1, 제2, 제3, 및 제4 처리 가스의 공급을 정지하는 동시에, 상기 처리 영역을 배기하는 다른 개재 공정을 더 구비하는 반도체 처리용의 성막 방법.
제7항에 있어서, 상기 각 사이클은, 상기 제1 공정, 상기 제2 공정, 상기 개 재 공정, 상기 제3 공정, 및 상기 별도의 개재 공정에 걸쳐, 상기 처리 영역을 계속적으로 배기하도록 구성되는 반도체 처리용의 성막 방법.
제7항에 있어서, 상기 개재 공정 및 상기 별도의 개재 공정은, 상기 처리 영역에 대한 퍼지 가스의 공급을 행하는 기간을 구비하는 반도체 처리용의 성막 방법.
제1항에 있어서, 상기 제3 공정은, 상기 제2 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하는 반도체 처리용의 성막 방법.
제10항에 있어서, 상기 제3 공정은, 상기 여기 기간 전에, 상기 제2 처리 가스를 상기 여기 기구에 의해 여기하지 않는 상태에서 상기 처리 영역에 공급하는 기간도 구비하는 반도체 처리용의 성막 방법.
제1항에 있어서, 상기 제1, 제2, 및 제3 공정에 있어서, 상기 처리 영역은 300℃ 내지 700℃의 범위 내의 온도로 설정되는 반도체 처리용의 성막 방법.
제1항에 있어서, 상기 제1, 제2, 및 제3 공정에 있어서, 상기 처리 영역은 13Pa(0.1Torr) 내지 13300Pa(100Torr)의 범위 내의 압력으로 설정되는 반도체 처리 용의 성막 방법.
제1항에 있어서, 상기 제1 처리 가스는, 디클로로실란, 헥사클로로실란, 모노실란, 디실란, 헥사메틸디실라잔, 테트라클로로실란, 디시릴아민, 트리시릴아민, 비스터셜부틸아미노실란으로 이루어지는 군에서 선택되는 1 이상의 가스를 포함하고, 상기 제2 처리 가스는, 암모니아, 질소, 일산화이질소, 일산화질소로 이루어지는 군에서 선택되는 1 이상의 가스를 포함하는 반도체 처리용의 성막 방법.
제14항에 있어서, 상기 제3 처리 가스는, BCl₃, B₂H₆, BF₃, B(CH₃)₃로 이루어지는 군에서 선택되는 1 이상의 가스를 포함하는 반도체 처리용의 성막 방법.
제14항에 있어서, 상기 제4 처리 가스는, 아세틸렌, 에틸렌, 메탄, 에탄, 프로판, 부탄으로 이루어지는 군에서 선택되는 1 이상의 가스를 포함하는 반도체 처리용의 성막 방법.
제1항에 있어서, 상기 처리 영역은, 지지 부재 상에 복수의 피처리 기판을 서로 간격을 두고 수직 방향으로 겹쳐 쌓은 상태에서 수용하도록 구성되는 반도체 처리용의 성막 방법.
피처리 기판을 수납하는 처리 영역을 갖는 처리 용기와,

상기 처리 영역 내에서 상기 피처리 기판을 지지하는 지지 부재와,

상기 처리 영역 내의 상기 피처리 기판을 가열하는 히터와,

상기 처리 영역 내를 배기하는 배기계와,

상기 처리 영역에 실란계 가스를 포함하는 제1 처리 가스를 공급하는 제1 처리 가스 공급계와,

상기 처리 영역에 질화 가스 또는 산질화 가스를 포함하는 제2 처리 가스를 공급하는 제2 처리 가스 공급계와,

상기 처리 영역에 붕소 함유 가스를 포함하는 제3 처리 가스를 공급하는 제3 처리 가스 공급계와,

상기 처리 영역에 탄화수소 가스를 포함하는 제4 처리 가스를 공급하는 제4 처리 가스 공급계와,

상기 장치의 동작을 제어하는 제어부를 구비하고,

상기 제어부는, 상기 피처리 기판 상에 CVD에 의해 절연막을 형성하기 위하여,

상기 처리 영역에 대한 상기 제1 처리 가스와 상기 제3 및 제4 처리 가스의 한쪽인 선행 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스와 상기 제3 및 제4 처리 가스의 다른 쪽인 후행 가스의 공급을 정지하는 제1 공정과,

상기 처리 영역에 대한 상기 후행 가스를 행하는 한편, 상기 처리 영역에 대 한 상기 제2 처리 가스와 상기 선행 가스의 공급을 정지하는 제2 공정과,

상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 정지하는 제3 공정을 교대로 구비하는 사이클을 여러번 반복하여, 상기 사이클마다 형성되는 박막을 적층함으로써 소정의 두께를 갖는 상기 절연막을 형성하는 반도체 처리용의 성막 장치.
제18항에 있어서, 상기 장치는, 상기 처리 영역과 연통하는 공간 내에 배치된 플라즈마 발생 영역을 갖는 여기 기구를 더 구비하고, 상기 제3 공정은, 상기 제2 처리 가스를 상기 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하는 반도체 처리용의 성막 장치.
프로세서 상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며,

상기 프로그램 지령은, 프로세서에 의해 실행될 때, 실란계 가스를 포함하는 제1 처리 가스와 질화 가스 또는 산질화 가스를 포함하는 제2 처리 가스와 붕소 함유 가스를 포함하는 제3 처리 가스와 탄화수소 가스를 포함하는 제4 처리 가스를 선택적으로 공급 가능한 처리 영역 내에서, 피처리 기판 상에 CVD에 의해 절연막을 형성하는 반도체 처리용의 성막 장치에,

상기 처리 영역에 대한 상기 제1 처리 가스와 상기 제3 및 제4 처리 가스의 한쪽인 선행 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가 스와 상기 제3 및 제4 처리 가스의 다른 쪽인 후행 가스의 공급을 정지하는 제1 공정과,

상기 처리 영역에 대한 상기 후행 가스를 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스와 상기 선행 가스의 공급을 정지하는 제2 공정과,

상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 정지하는 제3 공정을 교대로 구비하는 사이클을 여러번 반복하여, 상기 사이클마다 형성되는 박막을 적층함으로써 소정의 두께를 갖는 상기 절연막을 형성하는 성막 방법을 실행시키는, 프로세서 상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체.