KR20080009006A - 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents

반도체 장치의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20080009006A
KR20080009006A KR1020070072832A KR20070072832A KR20080009006A KR 20080009006 A KR20080009006 A KR 20080009006A KR 1020070072832 A KR1020070072832 A KR 1020070072832A KR 20070072832 A KR20070072832 A KR 20070072832A KR 20080009006 A KR20080009006 A KR 20080009006A
Authority
KR
South Korea
Prior art keywords
film
layer
semiconductor device
tin
insulating film
Prior art date
Application number
KR1020070072832A
Other languages
English (en)
Other versions
KR101001456B1 (ko
Inventor
아쯔꼬 사까따
준이찌 와다
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20080009006A publication Critical patent/KR20080009006A/ko
Application granted granted Critical
Publication of KR101001456B1 publication Critical patent/KR101001456B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

배선재와 배리어 메탈층의 밀착성을 향상시킨다. 제1 기판 온도에서, 표면에 오목부가 형성된 층간 절연막 내 및 그 표면의 산화종을 방출시키고, 그 후, 상기 제1 기판 온도보다 낮은 제2 기판 온도에서, 상기 층간 절연막의 적어도 일부와 접촉하도록 하고, Ti 및 N을 포함하고, 산소(O) 및 귀금속 성분을 제외하는 전체 성분에서의 Ti 함유량이 50at%를 초과하는 층을 형성한다. 다음으로, 상기 층 상에 Cu 금속층을 형성하여 반도체 장치를 제조한다.
배선재, 배리어 메탈층, 오목부, 층간 절연막, 기판 온도, Ti 함유량

Description

반도체 장치의 제조 방법 및 반도체 장치{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치의 제조 방법 및 반도체 장치에 관한 것이다.
반도체 집적 회로(LSI)의 다층 배선에는 비저항이 낮은 구리(Cu)막이 이용되고, 층간 절연막에 형성한 홈이나 비어 홀에 Cu막을 매립하는 다마신 배선이 주류로 되어 있다. 배선 폭은 LSI의 미세화와 함께 가늘어지고, 배선 두께는 배선간 용량의 저하를 목적으로 하여 얇아지는 경향이 있다. 그 때문에 미세 다마신 배선에서는, 비저항이 높은 배리어 메탈층의 배선 단면적에 차지하는 비율이 배선 저항에 크게 영향을 준다. 즉, 배리어 메탈층이 얇을수록 다마신 배선의 저항은 낮아진다. 그러나, 배리어 메탈층에는 층간 절연막에의 Cu 원자의 확산 방지, Cu막과의 밀착성, 및 층간 절연막과의 밀착성이 동시에 요구된다.
특히 배리어 메탈층과 Cu막과의 밀착성은, 배선의 일렉트로 마이그레이션(EM) 내성이나 스트레스 마이그레이션(SM) 내성에 있어서 매우 중요하다. 또한 배리어 메탈층은 상기 요구를 만족하는 가장 얇은 막 두께이고, 또한 층간 절연막에 형성한 홈의 저면이나 측면에 똑같은 두께로 컨포멀하게 형성될 것이 요구되고 있다.
다음으로, 얇은 배리어 메탈층의 형성에 대해서, 최근의 상황을 설명한다. 일반적인, 물리 기상 성장법(PVD법)은 단차 피복성이 낮다. 그 때문에, 층간 절연막에 형성된 홈과 비어 홀을 금속으로 매립하여 형성하는 듀얼 다마신 구조에서는, PVD법에 의해 컨포멀한 배리어 메탈층을 형성하는 것이 곤란하다. 그 때문에, 기판 바이어스에 의해 메탈 이온을 인입하여 보텀 커버리지를 개선하고, 메탈이나 성막 가스 이온의 리스퍼터 효과를 이용하여 사이드 커버리지를 개선하는 이온화 PVD법이 개발되어, 배리어 메탈층의 형성에 이용되어 왔다.
그러나, 배선의 미세화, 고어스팩트화에 의해, 배선 저항, 배리어성, 및 밀착성을 유지하기 위해 충분한 컨포멀 성막이 금후 점점더 곤란하게 된다. 한편, 화학 기상 성장법(CVD법)에 의해, 컨포멀한 배리어 메탈층을 형성하는 것은 가능하지만, SM 불량의 문제로부터, 배선 공정에서는 고온 프로세스를 적용할 수 없다. 그 때문에, CVD법에서는 배선 공정의 허용 온도에서 분해되는, 배리어 메탈로서의 성막 재료의 원료 가스가 적은 문제가 있다.
또한, 극박막의 컨포멀한 성막 방법으로서 기판 표면에 원자층을 일층씩 쌓아 올려서 박막을 성장시키는 원자층 성장법(ALD법)이 제안되어 있다. ALD법에서는 두꺼운 막을 형성하는 방법으로는 적합하지 않지만, 양호한 단차 피복성으로 극박막을 형성할 수 있다. 그러나, ALD법에서도 CVD법과 같이 배선 공정의 허용 온도 내에서 원료 가스를 열분해시키는 것이 어렵다고 하는 문제가 있다.
한편, 최근의 층간 절연막은, 신호 지연을 억제하기 위해 저유전률 절연막이 이용되게 되어 오고 있다. 저유전률 절연막은, 유기계 절연막뿐만아니라 무기계 절연막이여도 탄소(C)를 많이 포함하고, 보이드가 많고, 물(H2O)등의 산화종이 트랩되어 있다. 배리어 메탈층과 Cu막과의 밀착성은, 재료로서 결정되는 밀착성과, 배리어 메탈층이 변질되어서 경시적으로 변화되는 밀착성이 있다. 특히, 경시적인 밀착성의 변화는, 제조 공정 중 뿐만아니라, 실사용 시에 SM, EM 불량 등을 야기하기 때문에, 매우 심각하다. 플라즈마 조사, 전자 빔 조사, 자외선 조사를 수반하는 가공 공정이나 절연막 경화 공정에서는, 절연막 내의 탄소를 포함하는 분자가 방출되어, 절연막이 데미지를 받고, 이탈한 탄소가 결합하고 있었던 사이트에는 물이 흡착하기 쉽다.
이 제조 공정 중, 혹은 실사용 중에 배리어 메탈층이 경시적으로 변질되는 원인은, 절연막 내에 포함되는 산화종에 의해 배리어 메탈층이 산화하여, Cu와의 밀착성이 저하하는 것이 있다. 또한, 절연막 내에 포함되는 탄소(C)를 포함하는 분자에 의해, 배리어 메탈층이 탄화(카바이드화)하는 경우도 있다.
이와 같이, 배리어 메탈층의 변질을 억제하여, 밀착성을 확보하는 것이, 금후 점점더 어렵게 된다. 또한, 미리 계면에 산화물을 형성하는 프로세스(예를 들면, 특허 문헌1 참조)가 제안되어 있지만, 산화물을 적극적으로 형성한 경우, 가수가 크고 밀도가 낮은 산화물이 형성되기 때문에, 원하는 형태를 얻을 수 없다.
[특허 문헌1] 일본 특개 2000-269213호 공보
본 발명은, 배선재와의 밀착성 양호하게, 배리어 메탈층을 형성할 수 있는 반도체 장치의 제조 방법, 및 배선재와의 밀착성이 우수한 배리어 메탈층을 갖는 반도체 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 일 양태는, 제1 기판 온도에서, 표면에 오목부가 형성된 층간 절연막 내 및 그 표면의 산화종을 방출시키는 공정과, 상기 제1 기판 온도보다 낮은 제2 기판 온도에서, 상기 층간 절연막의 적어도 일부와 접촉하도록 하고, Ti 및 N을 포함하고, 산소(O) 및 귀금속 성분을 제외하는 전체 성분에서의 Ti 함유량이 50at%를 초과하는 층을 형성하는 공정과, 상기 층 상에 Cu 금속층을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법에 관한 것이다.
또한, 본 발명의 다른 양태는, 표면에 오목부가 형성된 층간 절연막의 적어도 일부와 접촉하도록 하고, Ti 및 N을 포함하고, 산소(O) 및 귀금속 성분을 제외하는 전체 성분에서의 Ti 함유량이 50at%를 초과하는 층을 형성하는 공정과, 상기 층간 절연막에 잔존하는 산화종에 의해, 상기 층의 적어도 일부를 산화하는 공정과, 상기 층 상에 Cu 금속층을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법에 관한 것이다.
또한, 본 발명의 다른 양태는, 표면에 오목부가 형성된 층간 절연막의 적어도 일부와 접촉하도록 하고, Ti 및 N을 포함하고, 산소(O) 및 귀금속 성분을 제외 하는 전체 성분에서의 Ti 함유량이 50at%를 초과하는 층을 형성하는 공정과, 상기 층 상에 Cu 금속층을 형성하고, Ti와 Cu의 반응을 통하여 소정의 화합물을 계면에 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법에 관한 것이다.
또한, 본 발명의 일 양태는, 표면에 오목부가 형성된 층간 절연막과, 상기 층간 절연막 상에 형성된 Ti 및 N을 포함하고, 산소(O) 및 귀금속 성분을 제외하는 전체 성분 중에서의 Ti 함유량이 50at%를 초과하는 층과, 상기 층 상에 형성된 Ti 또는 TiM(식에서, M은 귀금속 원소를 나타냄)으로 이루어지는 층과, 상기 Ti 또는 TiM으로 이루어지는 층 상에 형성되고, 상기 층간 절연막에 형성된 상기 오목부를 매립하는 Cu 금속층을 구비하는 것을 특징으로 하는 반도체 장치에 관한 것이다.
본 발명에 따르면, 배선재와의 밀착성 양호하게, 배리어 메탈층을 형성할 수 있는 반도체 장치의 제조 방법, 및 배선재와의 밀착성이 우수한 배리어 메탈층을 갖는 반도체 장치를 제공할 수 있다.
이하, 본 발명에 따른 실시 형태에 대하여 설명한다. 또한, 설명은 도면에 기초하여 행하지만, 그들 도면은 단지 도해를 위하여 제공되는 것이며, 본 발명은 그들 도면에 의해 어떤 안정도 되지 않는다.
(제1 실시 형태)
처음에, 본 발명의 제1 실시 형태의 반도체 장치의 제조 방법에 관하여 설명 한다. 도 1∼도 12는, 제1 실시 형태의 제조 방법에 관한 공정을 순서대로 도시하는 도면이다. 본 실시 형태에서는, 배선재에 Cu막(Cu 금속층), 배리어 메탈층에 Ti 및 N을 포함하고, 산소(O) 및 귀금속 성분을 제외하는 전체 성분에서의 Ti 함유량이 50at%를 초과하는 층, 절연막에 유기계 저유전률 절연막인 폴리아릴렌에테르(이하, PAE로 약칭함)막 및 무기계 저유전률 절연막인 탄소 함유 실리콘 산화(이하, SiCO라 약칭함)막 등을 사용한 듀얼 다마신 구조의 다층 배선을 형성하는 경우를 설명한다.
또한, 상기 Ti 함유량이 50at%를 초과하는 층은, 스퍼터링에 의해 간이하게 제조할 수 있다. 따라서, 본 실시 형태 및 이하에 설명하는 실시 형태에서는, 특별히 언급하지 않는 한, 상기 층을 스퍼터링에 의해 형성하는 경우를 중심으로 설명한다.
일반적으로, 질화물의 스퍼터는, 질화 모드와 비질화 모드로 나누어진다. 이것은, 질소를 장치 내에 도입하고, 스퍼터링할 때의, 타겟 표면의 상황에 따라 스퍼터의 모드를 구별하는 것이다. 예를 들면, 이하의 도 13 등에 도시한 바와 같이 횡축을 N2의 유량, 종축을 쳄버 내 압력으로서 플롯한 경우, 질소 유량이 적은 영역에서는 압력 상승이 적고, 유량이 많은 영역에서는, 압력이 상승한다. 이 압력 상승이 적은 영역을 비질화 모드, 압력 상승이 큰 영역을 질화 모드라고 부른다. "비질화 모드" 및 "질화 모드"은, 각각 "Non-poison mode" 및 "Poison mode" 라고도 불린다.
비질화 모드에서는, 타겟 표면이 모재 금속(예를 들면 Ti)이 주로, 질화되고 있는 과정에 있는데, 타겟 표면이 거의 Ti인 상태에서 Ti가 스퍼터링되어, 기판에 도달하는 도중, 혹은 기판 표면에서 질화된다. 한편 질화 모드에서는, 타겟 표면이 충분히 질화되어, 질화물이 형성된 표면이 스퍼터링되어, 거의 Ti:N이 1:1인 정규 조성의 막이 형성된다.
전술한 Ti 함유량이 50at%를 초과하는 층을 스퍼터링에 의해 형성하는 경우, 비질화 모드, 즉 "Non-poison mode"에서 형성할 수 있다. 한편, Ti 및 N을 포함하고, 산소(O) 및 귀금속 성분을 제외하는 전체 성분에서의 Ti 함유량이 50at% 이하인 층은, 질화 모드, 즉 "poison mode"에서 스퍼터링에 의해 형성할 수 있다.
따라서, 본 실시 형태 및 이하에 기재하는 실시 형태, 및 본원의 도면 중에서는, 특별히 언급하지 않는 한, 스퍼터링법으로 상기 Ti 함유량이 50at%를 초과하는 층 및 Ti 함유량이 50at% 이하인 층을 형성하는 것으로 하고, 그 경우, 적절하게 "비질화 모드"의 TiN막 및 "Non-poison mode"이라는 문언, 및 "질화 모드"의 TiN막 및 "poison mode"이라는 문언을 사용한다.
또한, 전술한 스퍼터링법 대신에, CVD법이나 ALD법으로 상기 Ti 함유량이 5Oat%를 초과하는 층을 형성할 수도 있다. 이들 방법으로 형성하는 경우, 상기 층을 형성하는 경우의, 원료 가스와 다른 가스와의 분압비, 예를 들면 N2나 암모니아의 분압비를 조정함으로써 얻을 수 있다. 또는, 플라즈마, 래디컬 조사에 의해 흡착한 원료 가스의 분해를 촉진하는 방법을 여러 가지 실시함으로써 얻을 수 있다.
처음에, 도면에는 도시되어 있지 않지만 하층 전극이 노출하고 있는 제1 실리콘 산화(SiO2)막(21) 상에, 제1 PAE막(22) 및 제2 SiO2막(23)을 순차적으로 형성하여, 도 1에 도시한 바와 같은 단면의 구조체를 얻는다. 다음으로, 도 2에 도시한 바와 같이 포토리소그래피 기술 및 반응성 이온 에칭(RIE)법 등을 이용하여, 제1 PAE막(22) 및 제2 SiO2막(23)을 선택적으로 에칭 제거하여 제1 배선홈(201)을 형성한다.
다음으로, 제2 SiO2막(23)의 표면, 제1 배선홈(201)의 측면부 및 저부에 배리어 메탈층으로서 Ti막(30a)을 형성한다. Ti막(30a)은, 양호한 단차 피복성으로 형성되어, 도 3에 도시한 바와 같은 단면의 구조체를 얻는다. 다음으로, 도 4에 도시한 바와 같이 제1 Cu 시드막(41)을 성막하고, 도금 매립, 및 열처리 공정을 거쳐서, 도 5에 도시한 바와 같은 단면의 구조체를 얻는다. 여기에서의 열처리 공정은, 제1 Cu 도금막(42)의 셀프에이징 등에 의한 막질의 경시 변화에 의한 변동을 미리 억제하기 위해, Cu를 대입경화하는 목적에서 실시하는 것이다. 또한, 도 5에서는, 제1 시드막(41)을 포함하는 Cu 금속층의 전체를 제1 Cu 도금막(42)으로서 나타내고 있다.
그 후, Ti막(30a) 및 제1 Cu 도금막(42)에 대하여 CMP 공정을 실시하여, 도 6에 도시한 바와 같은 단면의 구조체를 얻는다. CMP 공정을 거침으로써, Ti막(30a) 및 제1 Cu 도금막(42)은 제1 배선층(40)을 구성한다.
다음으로, 도 7에 도시한 바와 같이, SiCN막(51), SiCO막(52), 제2 PAE 막(53), 제3 SiO2막(54)을 순차적으로 형성한다. 여기에서, SiCN막(51)은 RIE법을 이용하는 공정에서의 스토퍼막, 및 Cu의 확산 방지막으로서 기능한다. 또한, 제3 SiO2막(54)은 CMP법을 이용하는 공정에서의 보호막으로서 기능한다. SiCN막(51), SiCO막(52), 제2 PAE막(53), 및 제3 SiO2막(54)으로 층간 절연막(50)이 구성된다.
또한, 층간 절연막(50)은, SiCO막(52) 및 제2 PAE막(53) 중 적어도 한쪽만으로 구성할 수도 있다. 한편, 전술한 바와 같이, 복수종의 절연막으로부터 층간 절연막(50)을 구성한 경우, 적어도 1개의 절연막에 흡습성이 높은 포러스막을 사용한 경우, 절연막으로부터 방출되는 산화성 가스가 많아진다. 「포러스막」이란, 비유전률을 예를 들면 3 이하 정도로 저하시키기 위하여 보이드를 많이 포함하는 막을 말한다.
다음으로, 포토리소그래피 기술 및 RIE법을 이용하여 층간 절연막(50)을 선택적으로 에칭 제거하여, 제2 배선홈(202) 및 비어 홀(203)을 형성한다. 그 결과, 도 8에 도시한 바와 같이 제1 배선층(40)의 표면의 일부가 노출한다. 다음으로, 이렇게 하여 얻은 구조체에 대하여, 예를 들면 250℃ 이상 300℃ 이하의 온도에서, 진공 중 혹은 H2 가스 등의 환원 분위기 속에서 열처리를 행한다. 이 열처리에 의해, 층간 절연막(50) 내에 포함되는 H2O, 혹은 제2 배선홈(202) 및 비어 홀(203)의 형성 시에 결합이 끊어져서, 층간 절연막(50) 내에 남아 있는 탄소계의 잔류물 등의 산화종이 제거된다. 이 때, 환원 분위기 속에서 행하면, 비어 홀(203) 저부에 노출한 제1 배선층(40) 표면의 산화층의 환원 처리도 행할 수 있다.
다음으로, 층간 절연막(50)의 표면에 배리어 메탈층으로서 비질화 모드의 TiN막(30b)을 형성한다. 이 TiN막(30b)은 양호한 단차 피복성으로 형성되어, 도 9에 도시한 바와 같은 단면의 구조체를 얻는다.
TiN막(30b)은, 예를 들면 이하와 같이 하여 형성할 수 있다. 도 8에 도시한 바와 같은 구조체를 이온화 스퍼터링 쳄버 내에 반송하여, 원하는 온도로 설정된 서셉터 상에 설치한다. 그 후, 상기 구조체를 서셉터에 흡착하고, 서셉터와 동등한 온도로 유지한다. 이 상태에서, 저압력의 스퍼터링 쳄버 내에, 스퍼터링을 생기게 하기 위한 Ar 가스를 예를 들면 6∼8sccm, 그리고, 미량의 N2, 예를 들면 1∼11sccm을 도입하고, 이온화 스퍼터링법을 이용하여, 예를 들면 캐소드 조건 18kW에 대하여 기판 바이어스 0∼1000W에서, TiN막(30b)을, 예를 들면 단층에서 10㎚ 성막한다. 이 때, N2의 유량에 대하여, 양호한 커버리지를 취득하기 위한 최적의 기판 바이어스 값은, 각각 여러 가지 적당한 것을 선택한다.
또한, TiN막(30b)은, 전술한 산화종 제거의 열처리 시에서의 제1 기판 온도보다도 낮은 제2 기판 온도에서 형성한다. 구체적으로는, 상기 산화종 제거의 열처리를 250℃에서 실시하고 있으면, TiN막(30b)은, 250℃ 미만의 온도에서 형성한다. 또한, 상기 열처리를 300℃에서 실시하고 있으면, TiN막(30b)은, 300℃ 미만의 온도에서 형성한다.
이와 같이 TiN막(30b)을 전술한 산화종 제거의 열처리 온도보다도 낮은 온도 에서 형성함으로써, 층간 절연막(50)으로부터의 산화종의 방출이 없다. 그 때문에, 배리어 메탈 재료의 퇴적 시에는 TiOx 등을 포함하지 않도록 하여 TiN막(30b)이 형성된다. 여기에서, TiOx 등을 포함하지 않도록 하여 TiN막(30b)을 형성하는 이유는, 배리어 메탈 재료가 원자 형상 또는 분자 형상으로 비래하여 퇴적하는 시점에서 생성하는 TiOx는, Ti-Ti 원자간 결합이 생성되어 있지 않은 상태에서 산소가 결합하기 때문에 원자 간격이 넓은 Ti-O로 되게 되어, 결과적으로, 분자 밀도가 낮아 배리어성이 낮은 막이 형성되는 경향이 있는 것에 의한다. 이것에 대하여, 이하에 도시한 바와 같은, 그 후의 절연막의 형성 공정이나 신터링 공정 시에서의 열처리 등에 의해, 층간 절연막(50) 내에 잔존한 산화종이 방출되고, 층간 절연막(50)에 접하는 TiN막(30b)의 표면이 산화되어서 형성된 산화막은, 이미 안정화하고 있는 Ti-Ti 원자 사이에 산소가 확산, 고용함으로써 형성되기 때문에, 분자 밀도가 높아, 매우 급밀로 된다.
또한, 상기 산화막은, 층간 절연막(50)으로부터의 산화종의 방출을 억제한다. 따라서, TiN막(30b)의 산화는 층간 절연막(50)과의 계면 근방의 영역에 한정되어, 계면으로부터 떨어진 영역의 TiN막(30b)이 산화되는 것을 억제할 수 있다.
다음으로, 도 10에 도시한 바와 같이, 진공 연속으로 제2 Cu 시드막(71)을 형성한다. 다음으로, 도 11에 도시한 바와 같이, 도금 장치를 이용하여 제2 배선홈(202) 및 비어 홀(203)을 충전하도록 제2 Cu 도금막(72)을 형성하고, 열처리를 행한다. 이 열처리는, 상기와 마찬가지로, 제2 Cu 도금막(72)의 셀 페이징 등에 의한 막질의 경시 변화에 의한 변동을 방지하기 위해서, Cu를 미리 대입경화할 목적에서 실시하는 것이다. 그 후, CMP법을 이용하여 제2 Cu 도금막(72)과 TiN막(30b)의 평탄화를 행하여, 도 12에 도시한 바와 같이 TiN막(30b) 및 제2 Cu 도금막(72)으로 이루어지는 제2 배선층(70)이 형성된다. 또한, 여기에서도, 제2 Cu 시드막(71)을 포함하는 Cu 금속층의 전체를 제2 Cu 도금막(72)으로서 나타내고 있다.
구체적으로, 제2 Cu 시드막(71) 및 제2 Cu 도금막(72)은 이하와 같이 하여 형성할 수 있다. 처음에, 전술한 바와 같이 하여 TiN막(30b)을 형성한 후, 진공 연속으로 도 9에 도시한 바와 같은 구조체를 Cu막 형성용의 쳄버에 반송하고, 상기 구조체를 소망 온도로 유지하고, 도 10에 도시한 바와 같이 제2 Cu 시드막(71)을 형성한다. 제2 Cu 시드막(71)은, 원하는 막 두께, 예를 들면 60㎚ 정도의 막 두께로 되도록 PVD법, CVD법, 혹은 ALD법 등에 의해 형성하면 된다.
다음으로, 상기 구조체를 대기 중에 내놓고, 도 11에 도시한 바와 같이, 도금법에 의해 비어 홀(203) 및 제2 배선홈(202)을 제2 Cu 도금막(72)에서 매립한다. 그리고, 제2 Cu 도금막(72)의 셀프에이징 등에 의한 막질의 경시 변화에 의한 변동을 방지하기 위해서, Cu를 미리 대입경화하는 열처리 공정(도금 후 어닐링)을 행한다. 도금후 어닐링을, 진공, 질소 가스 분위기 속, 혹은 N2/H2 가스 분위기 속 중의 어느 하나에서, 온도 150℃/시간 60분∼온도 300℃/시간 60분 등의 조건에서 행한다. 이 어닐링 조건은, 여러 가지 도금의 조건과 함께, 최적 온도나 최적 시간이 변하는 것은 물론이다. 마지막으로 CMP법에 의해 제2 Cu 도금막(72)의 평탄화 를 행하여, 듀얼 다마신 구조를 형성한다.
본 실시 형태에서는, 매립을 도금에 의해 행하고 있지만, 이 매립 방법은, CVD법, 혹은 ALD법을 이용해도 되는 것은 물론이다.
이와 같이 하여 제작한 배선 구조를 이용한 경우, 종래의 방법에 비교하여, 특히 절연막 내의 산화종으로부터의 산화에 의해 열화하기 쉬운 패턴 밀도가 낮은 영역에서, 175℃, 1000시간까지 시험을 행한 결과, 스트레스 마이그레이션(SM) 특성이 향상하고 있는 것이 명확하게 되었다.
또한, 도 12에 나타내는 구조체와 비교하여 더욱 다층화를 행하기 위해서는, 전술한 도 7∼12의 공정을 반복하여 행하면 된다.
본 실시 형태는, 제2 배선층(70)을 형성할 때에 제2 Cu 도금막(72)의 기초층으로서 비질화 모드의 TiN막(30b)을 형성하여 사용하는 점에서 특징지을 수 있다. 먼저, 발명자들은, 배리어 메탈 재료로서 예를 들면 Ti를 이용하여, 흡습성이 높은 절연막으로부터의 방출 가스를 후산화의 산화종으로서 이용하여, Ti를 후산화함으로써 배리어 메탈층을 치밀화하여, Cu에 대한 배리어성을 높이는 기술을 제안했다.
그러나, 상기 기술에 의해서도, 여러 가지 검토의 결과, 이하와 같은 문제가 명확하게 되어 왔다. 즉, 배리어 메탈을 성막할 때에, 충분한 커버리지를 형성할 수 없는 경우, 특히 사이드 커버리지를 충분히 확보할 수 없는 경우, 후산화에 의해 배리어 메탈층을 형성할 때에, 산화가 Cu층에까지 달하여, Cu층과의 밀착성을 충분히 확보할 수 없는 경우가 있다. 이것은, 배리어 메탈층의 막 두께를 충분히 확보함으로써 회피가 가능하지만, 장래적인 미세화에 대응하기 어려운 것이 문제이 다.
이러한 점을 감안하여, 본 실시 형태에서는, 전술한 바와 같은 비질화 모드(Non-poison mode)의 TiN막(30b)을 사용하고 있으므로, 상기 문제를 회피할 수 있다.
지금까지 TiN을 이용하는 경우에는, 통상적으로, 질화 모드(poison mode)의 TiN이 이용되어 왔다(도 13). 그 이유는, 벌크의 Ti 그 자체는 배리어성이 작고, Ti와 N이 거의 1:1 근방으로 되는 영역이 벌크 막으로서의 배리어성이 높기 때문이다.
한편, 전술한 바와 같이, Ti를 포함하는 막을 층간 절연막으로부터의 산화종으로 후산화함으로써, 치밀한 TiOx계의 막을 형성함으로써, 배리어성을 갖게 할 수 있다. 이와 같은 관점으로부터 감안하면, 1:1의 정규 조성의 TiN막에서는, 반대로 TiOx가 형성하기 어렵고, 또한 Cu와의 밀착성도 얻어지기 어려운 것에 의해, SM 특성이 열화하는 것은 명확하게 되어 있다. 따라서, 후산화의 기술을 이용하는 경우에, 초기에 성막하는 막은, Ti 조성이 Ti:N=1:1보다도 많은 막이다.
TiN의 조성 영역을, 상세한 전기 특성과의 대응을 취득하고, 확인한 바, 수율, 신뢰성 모두 양호한 영역은, Ti=60at% 이상(N=40at% 미만), 특히 양호한 극대영역은, Ti=65at% 이상 97at% 미만(N=3at% 이상 35at% 미만)인 것이 명확하게 되었다. Ti=97at% 이상에서는, Ti와 동등 레벨에서, Ti=97at% 미만에서 Ti보다도 불량률이 저감하고 있는 것이 확인되었다.
이것은 Ti-N의 2원상도로부터 다음과 같이 생각된다. 금속간 화합물인 Ti-N은, 프로세스 온도인 400∼500℃에서 Ti=60at% 미만(N:40at% 이상)에서 TiN이 안정적으로 존재하는 영역이 있고, Ti=60at% 이상에서는, Ti 조성이 많은 화합물과 TiN의 공정 영역, 더욱 Ti 조성이 많아지면, Ti 조성이 보다 많은 화합물과 Ti와의 공정 영역이 있다. 여기에서, Ti가 50at% 이하인 TiN은, Cu나 산화종과 반응하기 어렵지만, Ti 조성이 보다 많은 영역에서는 Cu와의 화합물 반응이나, 절연막 계면으로부터의 산화가 진행하기 쉬운 Ti가 많아져 있다. 예를 들면, 이하에 설명하는 TiNx막의 비저항의 극대점 근방에서는, Ti2N과 Ti와의 공정 영역이며, Cu나 산화종과 반응하기 쉽고 양호한 특성이 얻어진다고 생각된다.
도 14는, TiNx막의 비저항의, 성막 N2 유량 의존성이다. 도 14는 0W, 200W, 300W의 예를 나타내고 있는데, 바이어스 조건에 따르지 않고, 횡축 N2의 유량의 증가에 따라 저항이 상승하고, 피크에 도달한 후, 저항이 저하하는 경향이 있다.
또한, 도 15은, 이들 여러가지의 N2의 조건을 적용하여, 주위의 절연막 내로부터의 물의 영향을 가속하여 평가할 수 있도록, 여러가지의 피복율의 패턴을 측정하여, 불량률을 평가한 결과를 나타낸 것이다. 주위의 수분에 의해, 배리어 메탈이 완전 산화한 경우, 산화에 의해 배리어 메탈과 Cu의 밀착성이 열화하여, 불량률이 증가한다. 패턴 밀도가 높은 장소에서는, 개구부로부터 탈가스를 행함으로써 절연막 내에 포함되는 수분이 감소하여, 배리어 메탈의 산화에 의한 불량이 생기기 어렵지만, 패턴 밀도가 낮은 장소에서는 수분이 충분히 탈가스되지 않기 때문에, 배리어 메탈의 산화가 촉진하여, 불량이 발생하기 쉬워진다.
도 15에 있는 바와 같이, 비저항의 극대부의 N2=3∼7sccm 근방에서, 불량률이 극소를 갖는 것을 알 수 있다. 상세한 검토의 결과, 또한 N2=1sccm 근방에서도 마찬가지로 Ti보다도 불량률이 낮은 것이 확인되어 있다.
도 14에 관한 비저항의 그래프, 및 도 15에 관한 불량률의 그래프에 언급하면, 전자에서의 높은 비저항 경향을 나타내는 N2의 조성 영역 A와 후자에서의 불량률의 작은 N2의 조성 영역 B가 일부 중복하고 있고, 막질의 지표로서 비저항을 참조할 수 있다.
또한, 이들 막을 X선 회절법으로 측정한 바, 비저항의 경향과 대응하여 이하가 명확하게 되었다.
N2=11sccm을 초과하는 영역에서는, Ti:N=1:1의 화합물에서 지수 부여가 가능한 피크가 관찰되는 것에 대해서, TiN의 비저항이 위로 볼록하게 되어 있는 비저항이 높은 영역 B에서는, 강도가 극단적으로 낮고, 브로드한 피크가 관찰된다. 이것은, 이 영역의 막이 미결정 상태로 되어 있는 것을 나타내고 있다.
한편, 순Ti로부터 비저항 극대 영역까지는, Ti2N과 Ti의 미결정 상태인 것이, X선 회절 측정에 의해 확인되고 있고, 보다 Ti 조성이 많은 상태에서, 미결정이기 때문에, 저항값이 극대를 나타낸다고 생각된다. 이렇게, 비저항의 값은, 조성, 결정성의 양방을 포함하는 막질의 상황을 나타내는 지표이다.
TiN이 형성되는 영역에서는 TiOx가 형성되기 어려운 것은 앞서 설명했다. 또한, TiN막은, 결정화하고 있기 때문에 비저항이 낮아진다. 그러나, N이 첨가된 Ti를 포함하는 영역에서는, X선 회절의 결과에 있는 바와 같이, 미결정화되어 있기 때문에, 비저항이 상승한다. 또한, 이와 같이 비저항이 높고, 미결정화되어 있는 것에 기인하여, 산화종이 Cu측까지 통과하기 어렵기 때문에, Cu층 계면과의 밀착성도 높은 그대로 유지할 수 있다고 생각된다.
또한, 층간 절연막과 접하는 측의 조성에 관해서도, 층간 절연막측으로부터의 산화종을 이용하여 산화시키는 것을 생각하면, 산화종과 반응할 수 있는 Ti가 조성적으로 잔존하고 있을 것이 필요하다. 즉, 어디까지나 막 내에 층간 절연막과 반응 가능한 Ti가 존재하고 있을 것이 필요하다. 즉, 질화 모드의 TiN으로는, 목적에 적합하지 않는 것을 알 수 있다.
도 16은, 각종 TiN 조성의 막을 여러가지의 N2 유량이나 기판 바이어스의 조합에 의해 제작하고, 그 위에 Cu(도금막)를 10㎚ 두께로 형성하고, 그 후, H2/N2의 가스 분위기(H2=3vol%) 속에서, 약 200℃, 약 300℃, 약 400℃에서 약 1시간, 열처리했을 때의 응집 경향을 모은 것이며, 거기에 대응하는 비저항 경향을 모식적으로 도시하는 것이다.
도 16으로부터 분명한 바와 같이, Cu(도금막)와 접하는 측의 TiN 조성의 관점으로부터 보면, Cu와의 밀착성을 충분히 확보하기 위해서는, 질화 모드의 TiN으로는 불충분하는 것을 알 수 있다. 한편, 비질화 모드의 TiN막으로는, Cu(도금막) 에 대하여 충분한 밀착성을 가지고 있는 것을 알 수 있다. 이것은, 비질화 모드의 TiN막 내에 Cu와 반응 가능한 Ti가 남아 있거나, 혹은 Ti2N과 같은, Cu와 반응하기 쉬운 화합물 형태를 취하고 있는 것이, Cu와의 밀착성을 확보할 수 있는 이유이다. 이들 경향으로부터, Cu와 접하는 측의, 특히 Ti 조성(질소 조성)의 바람직한 영역을 알 수 있다.
또한, Cu와의 밀착성에는 열처리 온도 의존성이 존재하고, 열처리 온도가 높게 될수록, 바람직한 Ti 조성(질소 조성)의 영역이 넓어지는 것을 알 수 있다. 또한, Cu와의 밀착성을 확보하기 위해서는, Ti의 확산이 생길뿐만아니라, 비질화 모드의 TiN막과 Cu(도금막)와의 계면에서의 화합물의 생성 반응이 생기기 시작하는 적어도 200℃ 이상의 온도에서의 열처리를 1회 이상 행하는 것이 중요한 것을 알 수 있다.
이상의 이유로부터, 지금까지 일반적으로 검토되어 온 질화 모드에서 성막된 TiN은 본 실시 형태에서 설명하는 것 같이 요구하는 특성을 만족시키지 않는다. 또한, 비질화 모드에서 성막된 TiN과 비교하면, 질화 모드에서 성막된 TiN은 저항은 낮지만, 성막 레이트가 절반으로 되기 때문에, 코스트적으로도 장점이 감소한다.
또한, 산화종에 의한 화합물 스퍼터 등으로 TiON을 성막한 때에 생기는 막밀도의 저하를 초래하지 않고, 양호한 특성을 얻을 수 있다.
(제2 실시 형태)
다음으로, 전술한 제1 실시 형태에서, 비질화 모드의 TiN막과, 이 TiN막의 제작 시의 인가 바이어스와의 관계에 대하여 설명한다.
도 17은, 임의의 고정 시간에서 바이어스를 인가하면서 성막하여 얻은 TiNx막의, 사이드 커버리지의 특성을 나타낸 것이다. 횡축이, 바이어스 값, 종축은, 각각, 고정 시간 t1에서 성막했을 때의 막 두께를 나타내고 있다. (a)는 필드 막 두께, (b)는 어깨 부분의 막 두께를, 절연막의 개구부단과 성막된 금속막 표면의 최단 거리의 막 두께로 정의한 것, (c)는 보텀 막 두께, (d)는 사이드 막 두께를 나타내고 있다.
통상 1step으로 성막하는 경우, 필드와 어깨 부분이 지나치게 깎여져서, 패턴을 형성하는 층간 절연막까지 도달하지 않도록, 바이어스 및 시간의 조합을 선택한다. 한편, 보텀 커버리지는, 바이어스 인가와 함께 막 두께는 증대하지만, 임의의 바이어스 값부터 리스퍼터를 생기게 하여, 보텀 막 두께가 감소하기 시작한다. 이 리스퍼터에 의해, 깎여진 보텀의 막은 사이드에 부착되기 때문에, 보텀의 막 두께가 감소하기 시작하는 부분부터 급격하게 사이드 커버리지가 증대한다.
이와 같이, 사이드 커버리지를 양호하게 취득하기 위해서는, 리스퍼터에 의한 사이드 커버리지 증대 영역까지 바이어스와 시간의 조합을 갖고 가는 것이 중요하지만, Ti막의 경우, 이 리스퍼터를 생기게 하기 전에, 패턴의 어깨 부분이 깎여지게 된다. 따라서, 디바이스의 신뢰성을 확보하는데도 중요한 사이드 커버리지의 개선이 곤란하다. 이 때문에, 예를 들면 Ti는 캐소드 파워 18kW, Ar:6sccm에서 바 이어스 200W밖에 인가할 수 없다.
그러나, N을 첨가함으로써, 필드와 어깨 부분의 막 두께의 바이어스 의존성이 도 17의 (a), (b)에 도시한 바와 같이 변화한다. 이것은, N을 첨가함으로써, 미결정화하고, 또한 막이 딱딱해지는 것에 의해, 바이어스에 의해 깎여지는 레이트, 즉 에칭 레이트가 늦어지기 때문이다. 내부 커버리지의 바이어스 의존성은, 필드만큼 기울기가 변하지 않기 때문에, 도 17의 (c), (d)와 같이 된다.
이와 같이, Ti에 N을 첨가함으로써, 필드와 어깨 부분의 레이트의 기울기를 조정하는 것이 가능하기 때문에, 어깨 부분을 보호할 수 있는 바이어스 값이고, 또한 보텀의 리스퍼터가 생겨서 사이드 커버리지가 향상하는 영역의 바이어스를 선택하는 것이 가능하게 된다. 예를 들면, N2=11sccm에서 300W를 선택할 수 있어, 커버리지를 증대할 수 있다. 이 영역을 이용함으로써, 막질과 커버리지의 개선을 동시에 행할 수 있다. 이렇게, 필드의 에칭 레이트의 변화는, N2를 미량으로 첨가한 비질화 모드의 영역에서도 생기기 때문에, 커버리지의 개선을 가능하게 한다.
또한, 본 실시 형태에서의 성막 파라미터는, 소정의 장치를 이용한 경우의 일례이지만, 장치에 따라 이 관계를 얻기 위한 성막 파라미터는 여러가지로 서로 다르기 때문에, 각각의 장치에서 성막 파라미터가 상이한 것은 물론이다.
도 18은, 마찬가지로, 1step째를 어떠한 바이어스값 또는 바이어스를 걸지않고 성막한 후, 다음 2step째에, 임의의 고정 시간에서 바이어스를 인가하면서 성막하여 얻은 TiNx막의, 커버리지의 관계를 나타낸 것이다. 횡축이, 바이어스값, 종축 은, 각각, 1step 성막 후, 고정 시간 t2에서 성막했을 때의 막 두께를 나타내고 있다. (a)는 필드 막 두께, (b)는 어깨 부분의 막 두께를, 절연막의 개구부단과 성막된 금속막 표면의 최단 거리의 막 두께로 정의한 것, (c)는 보텀 막 두께, (d)는 사이드 막 두께를 나타내고 있다.
2step으로 성막하는 경우, 1step째에서 성막한 막 두께 분, 2step째에서의 깎일 부분이 존재한다. 즉, 패턴을 형성하는 층간 절연막을 1step째의 막이 보호하고 있으므로, 바이어스는, 1step보다도 큰 바이어스를 선택하는 것이 가능하게 되어, 보다 고커버리지를 취득하는 것이 가능하게 된다. 이 때 1step째에 N2를 첨가 하면, 에칭되기 어려워지기 때문에, 2step째에 가령 Ti를 성막해도, 더욱 고바이어스 인가가 가능하게 되어, 커버리지를 조정하는 것이 가능하다.
예를 들면, 1step째에서 캐소드 파워 18kW, Ar:6sccm, N2:3∼11sccm을 0∼300W로 되는 바이어스로부터 적절하게 선택하여, 어깨 부분이 깎여지지 않도록 하여 TiNx막을 형성한다. 다음으로, 2step째에서, Ar:6sccm, N2:0sccm, 예를 들면, 1step보다도 높은 300∼700W로 되는 바이어스로부터 적절하게 선택하여 Ti막을 형성하도록 할 수 있다. 이 때 1step째의 어깨 부분의 깎일 부분을 Ti로 성막하는 것 보다도, N2를 첨가하여 에칭되기 어렵게 하기 때문에, 어깨 부분의 막 두께가 남은 상태에서, 2step째에서 긴 시간 바이어스 인가가 가능하게 된다. 혹은, 동일한 바이어스 인가 시간에서도, 1step째를 Ti로 성막하는 것 보다도 높은 바이어스 값까지, 바이어스 인가가 가능하게 된다.
이에 의해, 도 18에 도시한 바와 같이, 보텀이 리스퍼터를 생기게 하여 감소 경향을 나타내어, 사이드 커버리지가 상승하는 2step의 바이어스를 선택하는 것이 가능하게 된다.
또한, 본 예에서는 1step째의 N2 유량을 조정함으로써, 2step째의 Ti의 바이어스 값을, 커버리지를 개선할 수 있게 선택할 수 있는 것을 설명했지만, 2step째에 N2가 첨가된 경우도 마찬가지로 조정할 수 있다. 예를 들면, N2 유량이 단일이어도, 바이어스의 스텝의 조합으로서는, 2step째에 N2가 첨가되어 있음으로써, Ti로 행하는 것 보다도 더욱 고바이어스를 인가하는 것이 가능하게 된다.
예를 들면, 상기 구체예에서, 캐소드 파워 18kW, Ar:6sccm, N2:3sccm을 0W에서 성막하고, 2step째도 N2를 3sccm의 비율로 첨가함으로써, 필드나 어깨 부분의 보호량을, 도 17의 (a), (b), 및 도 18의 (a), (b)와 같이 조정할 수 있기 때문에, 2step째에서, Ti를 성막하는 것보다도 길게 바이어스를 인가할 수 있고, 혹은 동일한 바이어스 인가 시간에 대하여, 보다 높은 바이어스 값을 인가하는 것도 가능하게 된다.
또한, 2step째를 동일하게 N2량으로 조정하여, 고바이어스를 인가할 수 있게 설정해 둠으로써, 보텀이 리스퍼터를 생기게 하여 감소 경향을 나타내어, 사이드 커버리지가 상승하도록 할 수가 있어, 커버리지의 개선을 더욱 향상시킬 수 있다.
이상, 본 실시 형태는, 50at%를 초과하는 Ti 조성의 TiN에서, 사이드 커버리지 개선에 주목한 경우의, N2 유량과 기판 바이어스와의 관계를 설명한 것이다. 본 실시 형태에서는, 기판 바이어스의 조합은, 배리어 메탈 1층, 2층의 경우에 대하여 설명했지만, 배리어 메탈의 막 내에 50at%를 초과하는 Ti 조성의 TiN, 즉 비질화 모드의 TiN막이 존재하는 경우, 2층을 초과하는 막구성에서도, 마찬가지로 기판 바이어스의 선택이 가능한 것은 물론이다. 또한, 본 실시 형태에서 나타낸 성막 파라미터는, 임의의 장치를 이용한 경우의 일례이지만, 장치에 따라 이 관계를 얻기 위한 성막 파라미터는 여러 가지로 서로 다르기 때문에, 각각의 장치에서 성막 파라미터가 서로 다른 것은 물론이다.
(제3 실시 형태)
다음으로, 전술한 제1 실시 형태 및/또는 제2 실시 형태에서, 형성한 비질화 모드의 TiN막의, 오버행률, 사이드 커버리지율, 및 보텀 커버리지율에 대하여 설명한다.
도 19은, 상기 비질화 모드의 TiN막의, 오버행률, 사이드 커버리지율, 및 보텀 커버리지율 등의 요소를 설명(규정)하기 위한 도면이며, 도 20은, 여러가지의 N2 유량에 관한 TiN막의, 오버행률 및 보텀 커버리지율을 웨이퍼 위치 등에 의존하여 평균화하여 얻은 수치를 그래프화한 것이다. 또한, 도 21은, TiN막의, 개구부 전면 근방에서의 성막 과정을 모식적으로 도시하는 설명도이다. 또한, 도 22은, Ti막 및 TiN막에 인가할 수 있는 바이어스와 사이드 커버리지와의 관계를 도시하는 그래프이다.
이온화 스퍼터링에서는, 바이어스를 인가하면서 성막하면, 웨이퍼의 온도가 높아지기 쉽다. Ti와 같이 융점이 낮은 재료의 경우, 표면 마이그레이션이 생기기 쉽다(도 21의 (b)). 그 결과, 전면에 뿔 형상의 돌기가 성장하여, 오버행률이 높게 된다.
그러나, 도 20에 도시한 바와 같이, N2를 첨가해 가면, 오버행이 억제된다. 이에 의해 개구부 내에 도입되는 메탈 이온의 수가 증가하여, 보텀 커버리지가 증가하고 있다. 이것은, 미량의 N의 첨가에 의해 막 자체의 융점이 높아져서, 막 표면에서의 마이그레이션이 억제된다고 하는 효과에 의해 오버행이 억제되어 있기 때문이라고 생각된다(도 21의 (c)).
또한, 앞서 설명한 바와 같이, 오버행이 억제되는 N2 유량 영역에서는, 얻어지는 TiN막이 미결정화되어, 초기에 퇴적된 막 상에 성장하는 막 자체가, 결정성을 이어받지 않아서, 결정립의 이방성이 강조되는 막 성장이 생기지 않는다. 따라서, 전술한 마이그레이션 억제 효과도 동반하여, 개구가 충분히 확보되어, 내부의 커버리지가 보다 확보된다.
또한 Ti는, 리스퍼터 시의 메탈의 방출 정확도가 얕고, 고바이어스를 인가하면, 개구부 전면이 깎여지게 되기 때문에(도 21의 (a)), 제2 실시 형태에서 도시한 바와 같이, 예를 들면 Ti 성막에서는, 200W 정도의 바이어스 밖에 인가할 수 없지만, N2를 첨가함으로써, 예를 들면 300W와 같은 고바이어스를 인가해도 전면의 어깨 부 깎임이 생기게 하지 않는다. 그 때문에, 도 22에 도시한 바와 같이 보텀 막의 리스퍼터를 이용한 사이드 커버리지의 향상을 행하는 것도 가능하다.
이상의 실시 형태에서는, PVD법인 스퍼터링법을 이용하여, 막의 구성을 Ti:N의 2원 조성으로 기술했지만, CVD법, ALD법도 마찬가지로 고려할 수 있는 것이다. 또한, Ti와 Ti 이외의, 산소(O) 및 귀금속 성분을 제외하는 물질과의 조성비로서도 고려할 수 있는 것이다. 예를 들면, Ti가 60at%이고 N이 40at%인 조성에 관해서는, MOCVD이면, C, N 포함하여 40at%, TiCl4 원료 베이스의 TiN이면, 동일하게 N, Cl 포함하여 40at%의 조성을 등가로 간주할 수 있다. 산소(O) 및 귀금속 성분을 제외하는 전체 성분 중에서의 Ti 조성(>50at%)이 본질이기 때문이다.
(제4 실시 형태)
다음으로, 전술한 제1 실시 형태∼제3 실시 형태에서의 변형예에 대하여 설명한다. 본 실시 형태에서는, 전술한 바와 같은 비질화 모드의 TiN막 내에, 제3 성분으로서 Ru를 함유시킨 경우, 즉, 전술한 바와 같은 도 1∼8에 나타내는 공정을 거쳐서 형성된 구조체의 층간 절연막(50)의 표면에 배리어 메탈층으로서, Ru를 함유하는 비질화 모드의 TiN막, TiRuyNx막을 형성하고, 그 위에 도 10∼12에 나타내는 공정을 실시하고, 제2 Cu 도금층(72)을 포함하는 제2 배선층(70)을 형성한 경우에 대해 설명한다.
상기 TiRuyNx막은, 비질화 모드의 TiN막(30b)의 경우와 마찬가지로, 예를 들면 이하와 같이 하여 형성할 수 있다. 도 8에 도시한 바와 같은 구조체를 이온화 스퍼터링 쳄버 내에 반송하고, 원하는 온도로 설정된 서셉터 상에 설치한다. 그 후, 상기 구조체를 서셉터에 흡착하고, 서셉터와 동등한 온도로 유지한다. 이 상태에서, 저압력의 스퍼터링 쳄버 내에, 스퍼터링을 생기게 하기 위한 Ar 가스를 예를 들면 6∼8sccm, 그리고, 미량의 N2, 예를 들면 1∼11sccm을 도입하고, 이온화 스퍼터링법을 이용하고, 타겟으로는 Ti와 Ru로 이루어지는 용해 또는 모자이크 타겟을 사용하고, 예를 들면 캐소드 조건 40A에 대하여 기판 바이어스 0∼1000W에서, TiRuyNx막을, 예를 들면 단층으로 10㎚ 성막한다. 이 때, N2의 유량에 대하여, 양호한 커버리지를 취득하기 위한 최적의 기판 바이어스 값은, 각각 여러 가지 적당한 것을 선택한다.
또한, TiRuyNx막도, TiN막(30b)의 경우와 마찬가지로, 층간 절연막(50) 내의 산화종 제거를 위한 열처리 시에서의 제1 기판 온도보다도 낮은 제2 기판 온도에서 형성한다. 구체적으로는, 산화종 제거의 열처리를 250℃에서 실시하고 있으면, TiRuyNx막은, 250℃ 미만의 온도에서 형성한다. 또한, 산화종 제거의 열처리를 300℃에서 실시하고 있으면, TiRuyNx막은, 300℃ 미만의 온도에서 형성한다.
여기서, 비질화 모드의 TiN막 내에, 제3 성분으로서 Ru를 함유시킨 효과에 대하여 설명한다. 이러한 Ru를 포함하는 합금계이어도, 비질화 모드의 TiN막(30b)의 경우와 마찬가지로, 층간 절연막과 접하는 측의 후산화에 기초하여, 층간 절연막 내로부터의 산화종에 의한 Cu 계면측에서의 산화 진행을 억제하는 막이 형성된 다. 또한, TiRuyNx와 Cu가 접하는 계면에서는, Cu 시드막이 박막으로 된 경우, 배리어 메탈의 노출이 염려되지만, 도금에 대하여 촉매 효과를 갖는 Ru가 존재함으로써, Ti만이 노출한 때와 비교하면, Cu 도금에 보다 유리하다. 또한, TiN의 경우와 마찬가지로, Cu 내에 Ti가 확산하여, Cu 입계에 편석함으로써, Cu의 마이그레이션이 억제된다. 이와 같이, Cu 시드막이 박막인 경우에, Ru를 함유시키는 효과가 발휘된다.
또한, Cu의 매립을 CVD법으로 행한 경우에도 마찬가지의 효과가 발휘된다. 예를 들면, 일반적인 가스 소스인, Cu(헥사플루오로아세틸아세토네이트)트리메틸비닐실란(이하, Cu(hfac)TMVS라고 약칭함)을 사용한 경우에서 설명한다. Ti와 Cu에서는, Ti쪽이 산화의 생성 에너지가 보다 마이너스로 크기 때문에, Cu에의 전하의 수수가 생기기 어려워, hfac기 쪽이, Ti측에 흡착하게 되어, Ti/Cu 계면에 불소(F)를 포함하는 카본계의 불순물층이 형성되기 쉽다. 이것에 대하여, TiNx의 막을 이용한 경우, Ti와 Cu의 전하 수수의 관계로부터 변화되어, Cu에의 전하의 수수가 생기기 쉬워져, 불순물층을 형성하지 않고 Cu 성막이 진행하기 쉬워진다. 또한 그에 더하여 본 실시 형태에 있는 Ru에서는, 산화의 생성 에너지는, Cu가 Ru보다 마이너스로 크기 때문에, Cu에 전하의 수수가 생기기 쉬워, Ru를 포함하는 배리어 메탈 상에의 Cu의 성막이, 보다 촉진된다.
또한, 본 실시 형태에서는, 제3 성분으로서 Ru를 사용한 예에 대하여 설명했지만, 산화되기 어렵거나, 혹은 산화물에서도 Cu와 밀착성의 좋은 것, 도금 시에 촉매 효과를 갖는 것이면, 적절하게 선택하는 것이 가능하다. 이러한 재료의 예 로서는, Ru 이외에도, Pd, Pt, Au 등의 귀금속을 들 수 있다. 이것들은 병용하는 것도 가능하다.
(제5 실시 형태)
본 실시 형태에서는, 전술한 바와 같은 비질화 모드의 TiN막 혹은 TiRuyNx막에 대하여 Ti막 혹은 TiRuy막을 적층하고, 그 위에 도 10∼12에 나타내는 공정을 실시하고, 제2 Cu 도금층(72)을 포함하는 제2 배선층(70)을 형성한 경우에 대해 설명한다.
도 23은, 단층의 비질화 모드의 TiN막 상에 Cu 도금막(배선층)을 형성한 경우, 및 비질화 모드의 TiN막(하층)/Ti막(상층)으로 되는 적층막 상에 Cu 도금막(배선층)을 형성한 경우의, 각각 적층에 수반하여 발생하는 불량률을 도시하는 그래프이다. 또한, 도 23에서는, 참고를 위해 단층의 Ta막 및 Ti막 상에 Cu 도금막(배선층)을 형성한 경우의 불량률에 대해서도 아울러 도시하고 있다.
도 23의 (a)로부터 분명한 바와 같이, 비질화 모드의 TiN막 단층 상에 Cu 도금막을 형성한 경우에는, 다소의 변동이 있지만, Ta막이나 Ti막과 비교하고, 특히 비저항이 극대로 되는 N2 조건 근방에서 불량률이 저감하여, 개선하고 있는 것을 알 수 있다. 또한, 도 23의 (b)로부터 분명한 바와 같이, 비질화 모드의 TiN막(하층)/Ti막(상층)으로 되는 적층막 상에 Cu 도금막을 형성한 경우, 도 23의 (a)에 나타내는 비질화 모드의 TiN막 단층 상에 Cu 도금막을 형성한 경우보다도 불량률이 감소하고 있는 것을 알 수 있다.
이 원인은, 시료 제작의 열공정 중에, 상층의 Ti막과 Cu 도금막이 서로 반응하여, 소정의 화합물을 형성하는 결과, 이 화합물의 개재에 의해 비질화 모드의 TiN막(하층)/Ti막(상층)으로 되는 적층막과 Cu 도금막과의 밀착성이 증대하기 때문이라고 생각된다.
다음으로, TiN과 Ti의 적층 구조에서, 하층의 TiN이 비질화 모드에서 성막된 TiN인 효과에 대하여 설명한다. 듀얼 다마신 구조에서, 비어 홀에 TiN/Ti 구조를 형성한 경우, 하층의 Cu와 TiN이 접한다. 일반적으로 하층 배선에의 비어 홀 저부에는, 스트레스 마이그레이션 시험에서 보이드가 형성되기 쉬운 것이 알려져 있다. Cu와 배리어 메탈의 밀착성이 나쁘면, 이 비어 홀 바닥의 보이드는 더욱 형성되기 쉽다. TiN/Ti의 2층 배리어 메탈인 경우, Cu와의 화합물을 형성하기 쉬운 비질화 모드에서 형성된 TiN과 Cu와가 접하는 것에 의해, 이 비어 홀 바닥의 보이드를 억제할 수 있다. 또한, 하층에 형성하는 TiN이 비질화 모드에서 성막된 미결정이기 때문에, 그 위에 성막한 Ti는 배향이 무너져서, 1개의 방위가 돌출하여 입성장하기 어렵고, 그 때문에 뿔 형상으로 성장하기 어렵다. 이에 의해, 상층에 적층한 Ti막의 오버행을 억제할 수도 있다.
또한, Ti 대신에 TiRuy를 적층한 구조에서는, Ti를 적층한 구조와 마찬가지의 효과가 얻어짐과 함께, Ru를 포함하는 막구조이므로, Cu의 도금이나 CVD에 의한 성막 시에, 제5 실시 형태에서 설명한 것 같은 효과가 발휘된다. 즉, Cu 시드막이 박막으로 된 경우, 배리어 메탈의 노출이 염려되지만, 도금에 대하여 촉매 효과를 갖는 Ru가 존재함으로써, Ti만이 노출되었을 때와 비교하면, Cu 도금에 보다 유리하다. 또한, Cu의 매립을 CVD법으로 행한 경우에는, 산화의 생성 에너지가 Cu보다도 Ru가 낮기 때문에, 예를 들면, 일반적인 Cu(hfac)TMVS 등의 원료 가스를 사용한 경우, Ru가 존재함으로써, 배리어 메탈층 상에의 직접 성막이 용이하게 된다.
또한, TiRuyNx/TiRuy의 2층 구조에서, TiRuy의 조성을 하층과 상층에서 서로 다르게 하는 경우, 즉, TiRuy1Nx/TiRuy2(단, y1≠y2)의 2층 구조로 하고자 하는 경우에는, 진공 연속에서, 서로 다른 Ti와 Ru의 조성비를 갖는 타겟을 준비하여 성막 하면 된다. 이 조성의 조합에서는, y1=0이 되는 케이스, 혹은 y2=0이 되는 케이스 의 경우도 포함하는 것은 물론이다.
또한, 상층의 TiRuy에서, 제4 실시 형태의 TiRuyNx에 대하여 설명한 경우와 마찬가지로, Ru 대신에 Pd, Pt, Au 등을 이용해도 되고, 또한, 이들의 2종 이상을 병용해도 되는 것은 물론이다.
이상, 본 발명에 대하여 구체예를 들면서 상세하게 설명해 왔지만, 본 발명은 상기 내용에 한정되는 것은 아니고, 본 발명의 범주를 일탈하지 않는 한에 있어서 일체의 변형이나 변경이 가능하다.
도 1은 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정 단면도.
도 2는 도 1에 도시하는 공정의 다음 공정을 도시하는 단면도.
도 3은 도 2에 도시하는 공정의 다음 공정을 도시하는 단면도.
도 4는 도 3에 도시하는 공정의 다음 공정을 도시하는 단면도.
도 5는 도 4에 도시하는 공정의 다음 공정을 도시하는 단면도.
도 6은 도 5에 도시하는 공정의 다음 공정을 도시하는 단면도.
도 7은 도 6에 도시하는 공정의 다음 공정을 도시하는 단면도.
도 8은 도 7에 도시하는 공정의 다음 공정을 도시하는 단면도.
도 9는 도 8에 도시하는 공정의 다음 공정을 도시하는 단면도.
도 10은 도 9에 도시하는 공정의 다음 공정을 도시하는 단면도.
도 11은 도 10에 도시하는 공정의 다음 공정을 도시하는 단면도.
도 12는 도 11에 도시하는 공정의 다음 공정을 도시하는 단면도.
도 13은 TiNx막에서의, 질화 모드 및 비질화 모드의 영역을 설명하기 위한 도면.
도 14는 TiNx막의 비저항의, 성막 N2 유량 의존성을 도시하는 그래프.
도 15는 TiNx막을 비롯한 각 막에 대한, 수분의 영향을 가속한 상태에서 시험한 경우의 불량률을 도시하는 그래프.
도 16은 TiNx막과 Cu막과의 밀착성 경향을 도시하는 그래프.
도 17은 1step째에서, 임의의 고정 시간에서 바이어스를 인가하면서 성막하여 얻은 TiNx막의, 커버리지의 특성을 도해적으로 도시한 도면.
도 18은 2step째에서, 임의의 고정 시간에서 바이어스를 인가하면서 성막하여 얻은 TiNx막의, 커버리지의 특성을 도해적으로 도시한 도면.
도 19는 비질화 모드의 TiN막의, 오버행률, 사이드 커버리지율, 및 보텀 커버리지율 등의 요소를 설명(규정)하기 위한 도면.
도 20은 여러 가지의 N2 유량에 관한 TiN막의, 오버행률 및 보텀 커버리지율을 도시하는 그래프.
도 21은 TiN막의, 개구부 전면 근방에서의 성막 과정을 모식적으로 도시하는 설명도.
도 22는 Ti막 및 TiN막에 인가할 수 있는 바이어스와 사이드 커버리지의 관계를 도시하는 그래프.
도 23은 단층의 비질화 모드의 TiN막 상에 Cu 도금막(배선층)을 형성한 경우, 및 비질화 모드의 TiN막(하층)/Ti막(상층)으로 되는 적층막 상에 Cu 도금막(배선층)을 형성한 경우의, 각각 적층에 수반하여 발생하는 불량률을 도시하는 그래프.
<도면의 주요 부분에 대한 부호의 설명>
21 : 제1 실리콘 산화(SiO2)막
22 : 제1 폴리아릴렌에테르(PAE)막
23 : 제2 SiO2막
201 : 제1 배선홈
30a : Ti막
30b : 비질화 모드의 TiN막
40 : 제1 배선층
41 : 제1 Cu 시드막
42 : 제1 Cu 도금막
50 : 층간 절연막
51 : SiCN막
52 : 탄소 함유 실리콘 산화(SiCO)막
53 : 제2 PAE막
54 : 제3 SiO2막
70 : 제2 배선층
71 : 제2 Cu 시드막
72 : 제2 Cu 도금막

Claims (20)

  1. 제1 기판 온도에서, 표면에 오목부가 형성된 층간 절연막 내 및 그 표면의 산화종을 방출시키는 공정과,
    상기 제1 기판 온도보다 낮은 제2 기판 온도에서, 상기 층간 절연막의 적어도 일부와 접촉하도록 하고, Ti 및 N을 포함하고, 산소(O) 및 귀금속 성분을 제외하는 전체 성분에서의 Ti 함유량이 50at%를 초과하는 층을 형성하는 공정과,
    상기 층 상에 Cu 금속층을 형성하는 공정
    을 구비하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 Ti 함유량이 60at% 이상인 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 Ti 함유량이 65∼97at%인 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 층은, Ti 및 N 외에, 귀금속 원소로부터 선택되는 적어도 1종의 금속 M을 더 포함하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 층 및 상기 Cu 금속층 사이에, Ti 또는 TiM(식에서, M은 귀금속 원소를 나타냄)으로 이루어지는 층을 개재시키는 공정을 더 구비하는 반도체 장치의 제조 방법.
  6. 표면에 오목부가 형성된 층간 절연막의 적어도 일부와 접촉하도록 하고, Ti 및 N을 포함하고, 산소(O) 및 귀금속 성분을 제외하는 전체 성분에서의 Ti 함유량이 50at%를 초과하는 층을 형성하는 공정과,
    상기 층간 절연막에 잔존하는 산화종에 의해, 상기 층의 적어도 일부를 산화하는 공정과,
    상기 층 상에 Cu 금속층을 형성하는 공정
    을 구비하는 반도체 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 Ti 함유량이 60at% 이상인 반도체 장치의 제조 방법.
  8. 제6항에 있어서,
    상기 Ti 함유량이 65∼97at%인 반도체 장치의 제조 방법.
  9. 제6항에 있어서,
    상기 층은, Ti 및 N 외에, 귀금속 원소로부터 선택되는 적어도 1종의 금속 M을 더 포함하는 반도체 장치의 제조 방법.
  10. 제6항에 있어서,
    상기 층 및 상기 Cu 금속층 사이에, Ti 또는 TiM(식에서, M은 귀금속 원소를 나타냄)으로 이루어지는 층을 개재시키는 공정을 더 구비하는 반도체 장치의 제조 방법.
  11. 표면에 오목부가 형성된 층간 절연막의 적어도 일부와 접촉하도록 하고, Ti 및 N을 포함하고, 산소(O) 및 귀금속 성분을 제외하는 전체 성분에서의 Ti 함유량이 50at%를 초과하는 층을 형성하는 공정과,
    상기 층 상에 Cu 금속층을 형성하고, Ti와 Cu의 반응을 통하여 소정의 화합물을 계면에 형성하는 공정
    을 구비하는 반도체 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 층 상에 Cu 금속층을 형성하고, Ti와 Cu의 반응을 통하여 소정의 화합물을 계면에 형성하는 공정은, 적어도 1회의, 200℃ 이상의 열처리를 포함하는 반도체 장치의 제조 방법.
  13. 제11항에 있어서,
    상기 Ti 함유량이 60at% 이상인 반도체 장치의 제조 방법.
  14. 제11항에 있어서,
    상기 Ti 함유량이 65∼97at%인 반도체 장치의 제조 방법.
  15. 제11항에 있어서,
    상기 층은, Ti 및 N 외에, 귀금속 원소로부터 선택되는 적어도 1종의 금속 M을 더 포함하는 반도체 장치의 제조 방법.
  16. 제11항에 있어서,
    상기 층 및 상기 Cu 금속층 사이에, Ti 또는 TiM(식에서, M은 귀금속 원소를 나타냄)으로 이루어지는 층을 개재시키는 공정을 더 구비하는 반도체 장치의 제조 방법.
  17. 표면에 오목부가 형성된 층간 절연막과,
    상기 층간 절연막 상에 형성된 Ti 및 N을 포함하고, 산소(O) 및 귀금속 성분을 제외하는 전체 성분 중에서의 Ti 함유량이 50at%를 초과하는 제1 층과,
    상기 제1 층 상에 형성된 Ti 또는 TiM(식에서, M은 귀금속 원소를 나타냄)으로 이루어지는 제2 층과,
    상기 Ti 또는 TiM으로 이루어지는 제2 층 상에 형성되고, 상기 층간 절연막에 형성된 상기 오목부를 매립하는 Cu 금속층
    을 구비하는 반도체 장치.
  18. 제17항에 있어서,
    상기 Ti 함유량이 60at% 이상인 반도체 장치.
  19. 제17항에 있어서,
    상기 Ti 함유량이 65∼97at%인 반도체 장치.
  20. 제17항에 있어서,
    상기 제1 층은, Ti 및 N 외에, 귀금속 원소로부터 선택되는 적어도 1종의 금속 M을 더 포함하는 반도체 장치.
KR1020070072832A 2006-07-21 2007-07-20 반도체 장치의 제조 방법 및 반도체 장치 KR101001456B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006200094 2006-07-21
JPJP-P-2006-00200094 2006-07-21

Publications (2)

Publication Number Publication Date
KR20080009006A true KR20080009006A (ko) 2008-01-24
KR101001456B1 KR101001456B1 (ko) 2010-12-14

Family

ID=38985357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070072832A KR101001456B1 (ko) 2006-07-21 2007-07-20 반도체 장치의 제조 방법 및 반도체 장치

Country Status (4)

Country Link
US (2) US9129970B2 (ko)
JP (1) JP2010199601A (ko)
KR (1) KR101001456B1 (ko)
TW (1) TW200814156A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153487A (ja) * 2008-12-24 2010-07-08 Panasonic Corp 半導体装置及びその製造方法
JP5582727B2 (ja) 2009-01-19 2014-09-03 株式会社東芝 半導体装置の製造方法及び半導体装置
JP5025679B2 (ja) * 2009-03-27 2012-09-12 株式会社東芝 半導体装置
JP5304536B2 (ja) * 2009-08-24 2013-10-02 ソニー株式会社 半導体装置
US8661664B2 (en) 2010-07-19 2014-03-04 International Business Machines Corporation Techniques for forming narrow copper filled vias having improved conductivity
JP2012204587A (ja) * 2011-03-25 2012-10-22 Hitachi Kyowa Engineering Co Ltd 半導体装置、半導体装置用基板および該基板の製造方法
JP5823359B2 (ja) 2012-08-23 2015-11-25 株式会社東芝 半導体装置の製造方法
CN103160783B (zh) * 2013-03-26 2014-10-08 沈阳金锋特种刀具有限公司 一种TiCuN纳米复合涂层及其制备方法
US10002834B2 (en) * 2015-03-11 2018-06-19 Applied Materials, Inc. Method and apparatus for protecting metal interconnect from halogen based precursors
US9704804B1 (en) 2015-12-18 2017-07-11 Texas Instruments Incorporated Oxidation resistant barrier metal process for semiconductor devices
JP7321730B2 (ja) * 2019-03-14 2023-08-07 キオクシア株式会社 半導体装置の製造方法
JP2021136269A (ja) 2020-02-25 2021-09-13 キオクシア株式会社 半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4681818A (en) * 1986-03-18 1987-07-21 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Oxygen diffusion barrier coating
US5135801A (en) * 1988-06-13 1992-08-04 Sandvik Ab Diffusion barrier coating material
US6090701A (en) * 1994-06-21 2000-07-18 Kabushiki Kaisha Toshiba Method for production of semiconductor device
JPH10125782A (ja) * 1996-10-15 1998-05-15 Sony Corp 半導体装置の製造方法
JP3033564B2 (ja) * 1997-10-02 2000-04-17 セイコーエプソン株式会社 半導体装置の製造方法
JP3890722B2 (ja) * 1998-02-16 2007-03-07 ソニー株式会社 半導体装置の銅配線
JP2000124307A (ja) * 1998-10-19 2000-04-28 Sony Corp 金属系膜の形成方法および電子装置の製造方法
JP3974284B2 (ja) 1999-03-18 2007-09-12 株式会社東芝 半導体装置の製造方法
US6436850B1 (en) * 1999-09-01 2002-08-20 Guarionex Morales Method of degassing low k dielectric for metal deposition
US6436819B1 (en) * 2000-02-01 2002-08-20 Applied Materials, Inc. Nitrogen treatment of a metal nitride/metal stack
JP2001338925A (ja) * 2000-05-26 2001-12-07 Hitachi Ltd 半導体集積回路装置の製造方法
US6486059B2 (en) * 2001-04-19 2002-11-26 Silicon Intergrated Systems Corp. Dual damascene process using an oxide liner for a dielectric barrier layer
JP3648480B2 (ja) 2001-12-26 2005-05-18 株式会社東芝 半導体装置およびその製造方法
KR20030089756A (ko) 2002-05-18 2003-11-28 주식회사 하이닉스반도체 삼원계 확산배리어막의 형성 방법 및 그를 이용한구리배선의 형성 방법
JP4344506B2 (ja) 2002-05-20 2009-10-14 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP2004071956A (ja) * 2002-08-08 2004-03-04 Toshiba Corp 半導体装置の製造方法
US7262133B2 (en) 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
JP2005244178A (ja) 2004-01-26 2005-09-08 Toshiba Corp 半導体装置の製造方法
JP2004289174A (ja) * 2004-05-21 2004-10-14 Toshiba Corp 半導体装置及びその製造方法
JP2006005190A (ja) 2004-06-18 2006-01-05 Renesas Technology Corp 半導体装置
US7351656B2 (en) * 2005-01-21 2008-04-01 Kabushiki Kaihsa Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
US20060202336A1 (en) * 2005-02-25 2006-09-14 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating a semiconductor device
KR200389756Y1 (ko) 2005-04-27 2005-07-14 김정호 카메라폰의 삼각대 탑재장치
US20060251872A1 (en) * 2005-05-05 2006-11-09 Wang Jenn Y Conductive barrier layer, especially an alloy of ruthenium and tantalum and sputter deposition thereof

Also Published As

Publication number Publication date
US9343402B2 (en) 2016-05-17
US20080023838A1 (en) 2008-01-31
US9129970B2 (en) 2015-09-08
TW200814156A (en) 2008-03-16
JP2010199601A (ja) 2010-09-09
TWI374482B (ko) 2012-10-11
KR101001456B1 (ko) 2010-12-14
US20150333006A1 (en) 2015-11-19

Similar Documents

Publication Publication Date Title
KR101001456B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US7994055B2 (en) Method of manufacturing semiconductor apparatus, and semiconductor apparatus
JP4498391B2 (ja) 半導体装置の製造方法
US9343407B2 (en) Method to fabricate copper wiring structures and structures formed thereby
US7132732B2 (en) Semiconductor device having two distinct sioch layers
US8242016B2 (en) Approach for reducing copper line resistivity
TWI397125B (zh) 半導體裝置的製造方法
WO2011114989A1 (ja) 薄膜の形成方法
US9392690B2 (en) Method and structure to improve the conductivity of narrow copper filled vias
US6806191B2 (en) Semiconductor device with a copper line having an increased resistance against electromigration and a method of forming the same
JP2005005383A (ja) 半導体装置および半導体装置の製造方法
JP5025679B2 (ja) 半導体装置
TWI803510B (zh) 用於銅互連件之晶種層
CN114121782A (zh) 形成互连结构的方法
US7041582B2 (en) Method of manufacturing semiconductor device
TWI573208B (zh) 半導體內連線結構及其製造方法
JP2012074714A (ja) 半導体装置の製造方法
JP2024057514A (ja) 不揮発性スイッチング素子の製造方法
US20100127404A1 (en) Semiconductor device
JP2004031497A (ja) 半導体装置およびその製造方法
KR20070088038A (ko) 반도체 장치의 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090420

Effective date: 20100930

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131101

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181115

Year of fee payment: 9