KR20070030838A - 도체 패턴층에 전기적으로 연결된 부품을 포함하는 전자모듈 제조방법 - Google Patents

도체 패턴층에 전기적으로 연결된 부품을 포함하는 전자모듈 제조방법 Download PDF

Info

Publication number
KR20070030838A
KR20070030838A KR1020067026627A KR20067026627A KR20070030838A KR 20070030838 A KR20070030838 A KR 20070030838A KR 1020067026627 A KR1020067026627 A KR 1020067026627A KR 20067026627 A KR20067026627 A KR 20067026627A KR 20070030838 A KR20070030838 A KR 20070030838A
Authority
KR
South Korea
Prior art keywords
layer
conductor layer
component
conductor
contact
Prior art date
Application number
KR1020067026627A
Other languages
English (en)
Other versions
KR101034279B1 (ko
Inventor
안티 이홀라
티모 조켈라
페테리 팜
리스토 투오미넨
Original Assignee
임베라 일렉트로닉스 오와이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 임베라 일렉트로닉스 오와이 filed Critical 임베라 일렉트로닉스 오와이
Publication of KR20070030838A publication Critical patent/KR20070030838A/ko
Application granted granted Critical
Publication of KR101034279B1 publication Critical patent/KR101034279B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

도체 패턴층(14)에 전기적으로 연결된 모듈(6)을 포함하는 전자 모듈 제조방법이 제공된다. 상호 위치(mutual position)가 상기 부품(6)의 콘택 영역(7)의 상호 위치에 대응되는 콘택 개구부(17)가 도체층(4)에 형성된다. 그 다음, 상기 부품(6)의 콘택 영역(7)이 상기 콘택 개구부(17)의 위치에 오도록 상기 부품(6)과 상기 도체층(4)을 정렬되고, 상기 부품(6)이 고정된다. 그 다음, 상기 부품(6)을 상기 도체층(4)에 연결하는 도전성 물질이 적어도 상기 콘택 개구부(17) 및 상기 부품(6)의 콘택 영역(7)에 제공된다. 다음으로, 도체 패턴층(14)을 형성하기 위하여 도체층(4)이 패터닝된다.

Description

도체 패턴층에 전기적으로 연결된 부품을 포함하는 전자 모듈 제조방법{METHOD FOR MANUFACTURING AN ELECTRONICS MODULE COMPRISING A COMPONET ELECTRICALLY CONNECTED TO A CONDUCTOR-PATTERN LAYER}
본 발명은 전자 모듈 제조방법에 관한 것이다.
특히, 본 발명은 하나 이상의 부품들이 장착 베이스에 매립된 전자 모듈에 관한 것이다. 제조되는 전자 모듈은 모듈에 제조되는 도체 구조물을 통해 서로 전기적으로 접속되는 몇 개의 부품들을 포함하는 회로 기판과 같은 모듈일 수 있다. 본 발명은 특히, 몇 개의 접촉 단자들이 접속되는 마이크로회로들을 가지는 전자 모듈에 관한 것이다. 마이크로회로들 이외에 또는 그 대신에, 예를 들어 수동 소자와 같은 다른 부품들 또한 장착 베이스에 매립될 수 있다. 따라서, 부품들이 통상적으로 회로 기판(회로 기판의 표면)에 케이스화 되지 않은(uncased) 형태로 부착됨에 따라 부품들이 전자 모듈에 매립된다. 다른 중요한 부품들의 그룹으로는 회로 기판과의 접속을 위해 통상적으로 케이스화되는 부품들이 있다. 본 발명과 관련된 전자 모듈은 다른 형태의 부품들을 포함할 수도 있다.
장착 베이스는 전자 산업에서 일반적으로 사용되는 전기 부품용 장착 베이스와 유사한 형태의 베이스일 수 있다. 베이스의 역할은 베이스 상에 있는 부품들 및 베이스 외측에 있는 부품들 모두에 필요한 전기적 접속뿐만 아니라 부품을 위한 기계적 부착 베이스를 제공하는 것이다. 장착 베이스는 회로 기판일 수 있으며, 이 경우, 본 발명이 관련되는 구성 및 방법은 회로 기판의 제조 기술에 긴밀하게 관련된다. 또한, 장착 베이스는 예를 들어, 부품(들)의 패키징에 사용되는 베이스 또는 전체 기능 모듈용 베이스와 같은 소정의 다른 베이스일 수 있다.
회로 기판 제조 기술은 마이크로회로에 사용되는 제조 기술과 상이하다. 특히, 마이크로회로 제조 기술에서 장착 베이스, 즉, 기판은 반도체 물질인 반면, 회로 기판용 장착 베이스의 베이스 물질은 소정의 절연 물질이다. 마이크로회로에 대한 제조 기술은 회로 기판에 대한 제조 기술보다 통상적으로 상당히 고가이다.
부품 패키지의 주된 목적이 부품을 기계적으로 보호하고 부품의 처리를 용이하게 하는 케이싱을 상기 부품 부근에 형성하기 위한 것이라는 점에서, 부품들, 특히 반도체 부품들의 케이싱 및 패키지는 회로 기판의 구축 및 제조와 상이하다. 부품 케이싱의 표면상에는 통상적으로 돌출부인 접속부들이 있으며, 이들을 이용하여 케이스화된 부품들은 회로 기판상에 용이하고 정확하게 장착될 수 있으며, 상기 회로 기판에 원하는 접속이 형성될 수 있다. 또한, 부품 케이스 안쪽에는 도체들이 있으며, 상기 도체들은 케이스의 외측으로 돌출하는 접속부들을 실제 부품 표면상의 접속 영역에 접속시켜, 부품들이 그의 주변부에 원하는 대로 접속될 수 있다.
그러나, 종래 기술을 사용하여 제조된 부품 케이스는 상당한 양의 공간을 요구한다. 전자 소자의 크기가 축소됨에 따라, 공간을 차지하고 필수적이지 않으며 불필요한 비용을 발생시키는 부품 케이스를 없애려는 시도가 이루어지고 있다. 이러한 문제점을 해결하기 위해, 회로 기판 구조물 안쪽에 위치될 수 있는 부품들을 이용하는 다양한 구성 및 방법이 개발되었다. 회로 기판의 형성 중에 회로 기판의 내부에 부품을 장착시키는 것이 바람직할 것이다.
미국 등록 특허 제6,489,685호는 회로 기판의 형성 중에 회로 기판의 내부에 부품이 장착되는 한가지 해결책을 개시한다. 상기 해결책에서, 도체 패턴이 지지 베이스(support base)의 상부에 형성되고, 부품은 형성된 도체 패턴에 접속된다. 다음으로, 회로 기판의 베이스 물질로 작용하고 그 표면에 추가 도체 패턴이 형성될 수 있는 절연층이 상기 도체 패턴과 부품의 상부에 형성된다. 절연층이 생성된 후, 상기 지지 베이스는 구조물에서 분리된다.
미국 등록 특허 제6,038,133호는 전술한 것과 유사한 방법뿐만 아니라 회로 기판의 생성 중에 회로 기판의 내부에 부품이 장착되는 두 번째 해결책을 개시한다. 두 번째 해결책에서, 부품은 도전성 접착제로 동박에 접착되며, 그 후, 회로 기판의 베이스 물질로 작용하는 절연층이 상기 동박과 부품의 상부에 형성된다. 절연층이 생성된 후, 도체 패턴이 동박으로부터 형성된다.
국제 특허 공개 공보 WO 03/065778호는 적어도 하나의 도체 패턴이 반도체 부품을 위한 비아홀(vias)과 함께 베이스에 형성되는 방법을 개시한다. 이후, 반도체 부품들이 도체 패턴에 대해 정렬된 비아홀들에 위치된다. 반도체 부품들은 베이스의 구조물에 부착되며 하나 이상의 도체 패턴층이 베이스에 제조되어, 적어도 하나의 도체 패턴이 반도체 부품 표면상의 콘택 영역(contact area)과 전기적 접촉을 형성한다.
국제 특허 출원 공보 WO 03/065779호는 비아홀들이 반도체 부품들에 대해 베이스에 형성되어, 비아홀들이 베이스의 제1 및 제2 표면 사이에서 연장되는 방법을 개시한다. 비아홀의 제조 이후, 폴리머막이 베이스 구조물의 제2 표면 위를 덮고, 이런 방식으로 폴리머막은 베이스 구조물의 제 2 측면상에 반도체 부품에 대해 형성된 비아홀을 커버한다. 폴리머막의 경화(hardening) 이전, 또는 폴리머막의 부분 경화 이후, 베이스의 제1 표면의 방향으로부터, 베이스에 형성된 홀들에 반도체 부품들이 위치된다. 반도체 부품들은 폴리머막에 대해 가압되어 폴리머막에 부착된다. 이후, 폴리머막의 최종 경화가 수행되고 추가의 도체 패턴층이 제조되며, 이런 방식으로 적어도 하나의 도체 패턴이 반도체 부품의 표면상의 콘택 영역과 전기적 접촉을 형성한다.
국제 특허 출원 공보 WO 03/065778호 및 WO 03/065779호에 개시된 방법에서콘택 범프(contack bump) 또는 부품의 다른 콘택 영역에 대한 접촉은 비아홀 방법에 의해 이루어진다. 비아홀 방법은 부품에 대한 매우 높은 품질과 신뢰성 있는 전기적 접촉을 형성하는데 사용될 수 있다. 이것은 접촉을 형성하는데 있어서, 화학적 또는 전기화학적 금속화 방법을 사용하는 것이 가능하다는 점에 기초한다. 또한, 콘택 영역은 금속화 이전에 예를 들어 레이저나 플라즈마의 도움으로 세정될 수 있다. 반대로, 국제 특허 출원 공보에 개시된 방법에서, 부품은 회로 기판의 베이스 물질인 절연층 표면 바로 위에 있는 도체 패턴층에 접촉될 수 없다.
반대로, 미국 등록 특허 공보 제6,489,685호 및 제6,038,133호에 개시딘 방법은 부품이 회로 기판의 베이스 물질로 작용하는 절연층의 표면에 있는 도체 패턴에 직접 부착될 수 있는 장점이 있다. 이것은 소형 전자 모듈의 효율적인 비용으로 제조하는 것을 목적으로 할 때 아주 큰 장점이다. 또한, 상기 미국 등록 특허 공보의 방법에서, 부품을 도체 패턴에 직접 배치하는 것이 가능하며, 이 때, 정렬 정확도에 관련된 문제가 거의 일어 나지 않는 것을 추정할 수 있다. 그러나, 요구되는 응용을 위해 전자 모듈을 제조할 때, 미국 등록 특허 공보에 개시된 방법은 부품과 함께 전기적인 접촉을 형성하는 방법 때문에 신뢰성과 생산량에 문제점이 있을 수 있다.
신뢰성 있는 소형 구조물을 효율적인 비용으로 제조하는 것을 목적으로 할 때, 부품의 배열과 부품에 대한 접촉을 형성하는 방법은 매우 중요한 요인 중의 하나이다. 부품을 매우 정밀하게 정렬하는 것이 가능해야 하며, 바람직하게는 부품이 기판 내부에 완전히 매립되기 전에 정렬을 검사하는 것이 가능해야 한다. 잘못 정렬된 부품은 신뢰성 문제를 일으키며, 또한 생산량을 감소시키며, 이 경우 모듈 제조자의 이익률이 저하된다. 상응하여, 생산량과 신뢰성은 부품에 접촉을 형성하는 방법에 의해서도 영향을 받는다.
본 발명은 새로운 방법을 창안하기 위한 것이며, 그 방법에 의해 부품이 회로 기판 또는 기타 전자 모듈의 내부에 장착될 수 있다. 특히, 상기 방법은 콘택 범프(contact bump) 또는 기타 부품의 콘택 영역과의 고품질과 신뢰성있는 전기적인 접속을 형성하는 것을 허용해야만 한다. 더하여, 부품을 정밀하게 정렬하고 회로 기판의 베이스 물질인 절연층의 표면 바로 위에 있는 도체층에 직접 전기적으로 접속하는 것이 가능해야 한다.
본 발명은 먼저 부품의 콘택 영역 위치에서 부품에 관련된 도체층에 콘택 개구부(contact opening)를 제조하는 것에 기초한다. 다음으로, 부품은 도체층에 부착되고, 예를 들어, 절연 접착제를 사용하여 상기 콘택 개구부에 대하여 정렬된다. 그 다음, 상기 도체층과 부품의 콘택 영역 사이에 전기적인 접촉부가 상기 콘택 개구부를 통해 형성된다. 전기적인 접촉부가 제조된 후에, 도체 패턴이 상기 도체층으로부터 형성된다.
더욱 구체적으로는, 본 발명에 따른 방법은 청구항 제1항의 특징부에서 기재된 것에 의하여 특징된다.
본 발명에 의해 많은 장점이 획득된다.
본 발명에 따른 방법을 사용함으로써, 콘택 범프 또는 부품의 다른 콘택 영역과의 고품질이고 신뢰성 있는 전기적 접촉을 형성할 수 있다. 이것은 접촉을 형성할 때, 예를 들어, 회로 기판 산업에서 공지되고 신뢰성이 검증된 소정의 마이크로 비아홀 방법을 사용하는 것이 가능하다는 사실에 기초한다. 또한, 예를 들어, 콘택 영역이 먼저 레이저나 플라즈마를 이용하여 세정되고 화학적 및/또는 전기화학적 금속화 방법에 의하여 금속이 형성되는 것과 같은 방법에 의하여 접촉이 형성될 수 있다.
또한, 상기 방법은 부품이 회로 기판의 베이스 물질인 절연층의 표면 바로 위에 있는 도체층에 직접 접촉하는 것을 허용한다. 또한, 상기 방법은 부품을 정렬하기 이전에 부품이 콘택 개구부, 즉, 도체층에 형성된 홀에 직접 정렬될 수 있는 것과 같이, 부품과 접촉의 정밀한 정렬을 허용한다.
소정의 실시예에서, 부품의 성공적인 정렬은 심지어 부품이 기판의 내부 또는 기타 전자 모듈의 내부에 최종적으로 봉입되기 전에, 상기 콘택 개구부를 통해 직접 검사될 수 있다. 이것은 이 단계에서, 잘못 정렬된 부품이 여전히 구조물로부터 분리되고 재정렬될 수 있거나, 이 대신에 모듈의 모든 부품이 분리되어 다른 전자 모듈에 재사용될 수 있는 이점을 갖는다. 이러한 방법으로, 고가의 부품이 매립되는 전자 모듈을 생산할 때, 추가적인 절약을 얻을 수 있다.
본 발명에 따른 방법에서, 전자 모듈의 도체 패턴층의 수는 전류 요구 사항에 따라 선택될 수 있다. 예를 들어, 하나 또는 두 개의 도체 패턴층이 있을 수 있다. 또한, 이것의 상부에는, 회로 기판 산업계에 공지된 방법으로 추가의 도체 패턴층을 제조할 수 있다. 따라서, 전체 모듈에서, 1, 2, 4 또는 6개의 도체 패턴층이 있을 수 있다. 일반적으로, 짝수의 도체 패턴층이 형성되지만, 홀수의 도체 패턴층을 제조하는 것도 분명히 가능하다.
소정의 실시예에서, 소정의 부품을 베이스 물질의 절연층의 도체층의 제2 표면을 향하도록 배치함으로써 부품의 활성면이 기판의 양면을 향하도록 하는 것에 의해 구조물의 도전성 용량을 개선시킬 수 있다. 이하에서, 본 발명은 첨부되는 도면을 참조로 실시예를 통해 검토된다
도 1 내지 도 11은 제1 실시예에 따른 제조방법에 대한 일련의 단면도이다.
도 12 내지 도 18은 제2 실시예에 따른 제조방법에 대한 일련의 단면도이다.
실시예에 따른 방법에서, 예를 들어, 제조는 금속층일 수 있는 베어 도체층(conductor layer)(4)으로부터 시작한다. 도체층(4)에 대하여 사용 가능한 제조 물질은, 예를 들어, 동박(Copper foil)(Cu)이다. 프로세스를 위해 선택되는 도체층(4)이 매우 얇다면, 또는 도체층(4)이 여러 가지 이유 때문에 기계적으로 내구성이 없다면, 도체층(4)은 지지층(support layer)(12)를 사용하여 지지되는 것을 권한다. 예를 들어, 상기 지지층(12)의 제조로부터 프로세스를 시작하는 것에 의해 진행하는 것도 가능하다. 예를 들어, 상기 지지층(12)은 전기적은 알루미늉(Al), 철 또는 구리와 같은 도전성 물질이나 폴리머와 같은 절연성 물질이 될 수 있다. 예를 들어, 회로 기판 산업계에 널리 알려진 소정의 제조방법을 사용하여, 패턴화되지 않은 도체층(4)이 상기 지지층(12)의 제2 표면에 형성될 수 있다. 예를 들어, 상기 지지층(12)의 표면에 동박(Cu)을 적층하는 것에 의하여 도체층이 형성될 수 있다. 대신에, 상기 지지층(12)이 도체층(4)의 표면상에 형성되는 방법으로 진행될 수 있다. 또한, 상기 도체층(4)은 코팅된 금속층이거나 몇 개의 층 또는 물질을 포함하는 소정의 기타 막일 수 있다.
또한, 예를 들어, 제조자는 제1 표면에 절연물질층(insulation material layer)을 갖는 도체층(4)으로부터 시작할 수 있다. 이러한 경우에, 상기 제1 표면은 절연층(1)의 내부에 매립되는 부품이 부착되는 쪽의 면이다. 소정의 실시예에서, 상기 절연층(1)에 반대인 쪽에는, 다른 도체층(4)이 있을 수 있다. 지지층(12)이 이 실시예에서 사용된다면, 상기 지지층(12)은 상기 도체층(4)의 반대쪽 면, 즉, 제1 표면에 있을 것이다. 다음으로, 매립될 부품을 위해 상기 절연물질층에 홀 또는 리세스(2)가 형성된다. 상기 리세스(2)는 상기 절연층(1)과 상기 도체층(4)이 서로 부착되기 전 또는 부착된 후에 형성될 수 있다. 상기 리세스(2)의 제조에서, 예를 들어, 밀링이나 레이저 드릴링과 같은 회로 기판 업계에 공지된 소정의 가공 방법을 사용하는 것이 가능하다.
부품(6)을 부착하기 전에, 콘택 개구부(17)가 부품(6)의 콘택 영역(7)의 위치에서 도체층(4) 내에 형성된다. 상기 콘택 개구부(17)는, 예를 들어, 레이저를 이용한 드릴링에 의해 형성될 수 있다. 부품이 전자 모듈 전체에 관하여 정확하게 배치되도록 각 콘택 개구부 그룹의 위치 및 배치가 선택되는 반면, 콘택 개구부(17)의 상호 위치(mutual position)는 부품의 콘택 영역(7)의 상호 위치에 따라 선택된다. 따라서, 하나의 콘택 개구부(17)가 전기적 접촉을 생성하는데 기여하는 각 콘택 영역(7)에 대해 형성된다. 제조되는 콘택 개구부(17)의 표면 영역은 대체로 대응하는 콘택 영역(7)과 크기가 유사하다. 물론, 상기 콘택 개구부(17)의 표면 영역은 대응하는 콘택 영역(7)의 표면보다 다 작을 수 있으며, 소정의 실시예에서 는 약간 더 클 수도 있다.
콘택 개구부(17)는 제1 또는 제2 표면의 방향으로부터 드릴될 수 있다. 이 실시예에서, 지지층(12)이 사용되고, 따라서, 상기 지지층(12)이 도체층의 제2 표면에 있다면, 드릴링되는 개구부가 상기 지지층(12) 전체를 관통할 필요가 없기 때문에 상기 제1 표면의 방향으로부터 콘택 개구부(17)를 드릴링할 수 있는 장점이 있을 수 있다. 이러한 실시예에서, 개구부(17)는 나중에 지지층(12)이 분리될 때 개방된다. 또한, 콘택 개구부는 도체층(4)의 지지층(12)에 의해 형성된 물질층이 지지층 방향으로부터 에칭되어 얇아진다. 또한, 도체층(4) 및 지지층(12)은 단일 물질층으로부터 형성될 수 있다. 이러한 경우에, 상기 지지층(12)에 대응하는 물질층의 일부가 제거되어, 콘택 개구부(17)가 개구된다. 따라서, 상기 콘택 개구층(17)은 전체 도체층(4)을 통해 연장되도록 의도된다.
부품(6)은 접착제를 이용하여 도체층(4)의 표면에 부착된다. 접착을 위하여접착층(5)이 상기 도체층(4)의 부착면 또는 부품(6)의 부착면, 또는 그 양 표면을 덮는다. 그 다음, 상기 부품(6)은 정렬 마크를 사용하여 상기 부품(6)용으로 계획된 위치에 정렬된다.
상기 부품(6)의 접착면이라는 용어는 상기 도체층(6)을 향하는 상기 부품(6)의 일면을 말한다. 상기 부품(6)의 접착면은 상기 부품에 대한 전기적 접촉이 형성 되는 콘택 영역을 포함한다. 예를 들어, 상기 콘택 영역은 상기 부품의 표면상의 평탄한 영역이 될 수 있으며, 또는 더욱 일반적으로 상기 부품(6)의 표면에서 돌출하는 콘택 돌출부가 될 수 있다. 일반적으로, 부품(6)에는 적어도 2개의 콘택 영역 또는 돌출부가 있다. 복잡한 마이크로회로에서는 많은 수의 콘택 영역이 있다.
많은 실시형태에서, 상기 부착면(들) 상에 많은 접착제가 덮여 상기 접착제가 상기 부품(6)과 도체층(4) 사이에 남아있는 공간을 채우는 것이 바람직하다. 이러한 경우에, 별도의 충진제(filler agent)가 필요하지 않다. 상기 부품(6)과 상기 도체층(4) 사이의 남아있는 공간을 채우는 것은 상기 부품(6)과 상기 도체층(4) 사이의 기계적 연결을 강화시켜, 기계적으로 더욱 내구성 있는 구조물이 얻어진다. 또한, 포괄적이고 깨어지지 않는 접착층은 상기 도체층(4)으로부터 추후에 형성될 도체 패턴(14)을 지지하고, 추후의 프로세스 스테이지에서 구조물을 보호한다. 또한, 접착하는 동안 접착제는 상기 콘택 개구부(17)에 들어갈 것이다.
접착제라는 용어는 부품이 도체층에 부착되게 하는 물질을 일컫는다. 상기 접착제의 한 특성은, 접작체는 비교적 액체 형상이나 아니면 표면 형상으로 충족되는 것으로, 예를 들어, 막(membrane) 형상으로 상기 도체층 및/또는 상기 부품에 덮여질 수 있다는 것이다. 접착제의 다른 특성은, 접착제가 덮여진 후에, 상기 부품이 다른 방식에 의하여 구조물에 부착될 때까지 상기 접착제가 상기 부품이 제자리(상기 도체층에 대하여)에 있도록 유지시킬 수 있도록, 접착제는 경화되거나, 적 어도 부분적으로 경화될 수 있다는 것이다. 상기 접착제의 제3 특성은 접착력, 즉, 접착되는 표면에 부착되는 능력이다.
접착(gluing)이라는 용어는 접착제를 이용하여 상기 부품과 상기 도체층을 서로 부착하는 것을 일컫는다. 따라서, 접착에 있어서, 접착제는 부품과 도체층 사이에 위치하며, 상기 부품은 상기 도체층에 상대적인 적절한 위치에 배치되어, 상기 접착제는 상기 부품과 상기 도체층과 접착하고, 상기 부품과 상기 도체층 사이의 공간을 적어도 부분적으로 채운다. 그 다음, 상기 접착제를 사용하여 상기 부품을 상기 도체층에 부착시키는 방식으로, 상기 접착제는 (적어도 부분적으로) 경화되거나, 상기 접착제는 능동적으로 (적어도 부분적으로) 경화된다. 소정의 실시예에서, 상기 부품의 콘택 돌출부는 상기 도체층과 접촉할 수 있도록 접착하는 동안 상기 접착층을 통해 돌출된다.
예를 들어, 상기 실시예에서 사용되는 접착제는 열 경화 에폭시이다. 상기 접착제는 사용되는 접착제가 도체막, 회로 기판 및 부품에 대한 충분한 접착력을 갖도록 선택된다. 접착제의 바람직한 특성은 적절한 열 팽창 계수이며, 따라서, 프로세스 동안 접착제의 열 팽창이 주변 물질의 열 팽창보다 과도하게 상이하지 않을 것이다. 또한, 바람직하게는 선택된 접착제는 최대 수 초의 바람직한 짧은 경화시간을 가져야 한다. 이 시간 동안 상기 접착제는 적어도 부분적으로 경화되어야 하며, 이에 따라 상기 접착제는 상기 부품을 제 위치에 유지시킬 수 있을 것이다. 최 종 경화는 분명히 더 시간이 걸릴 것이며, 추후 프로세스 스테이지와 관련하여 계획될 수 있을 것이다. 또한, 상기 접착제는 예를 들어 100-265℃까지 가열되는 프로세스 온도와, 예를 들어, 화학적 또는 기계적 변형을 견뎌야 한다. 바람직하게는, 상기 접착제는 절연 물질과 같은 차수의 전기 전도도를 가진다.
적절한 절연물질층(1)은, 예를 들어, 회로 기판과 같은 전자 모듈의 베이스 물질로서 선택된다. 예를 들어, 상기 절연물질층(1)은 유리섬유 강화 에폭시 시트 FR4와 같은 폴리머 베이스가 될 수 있다. 상기 절연물질층(1)에 적합한 물질의 다른 예시들은 PI(폴리이미드), FR5, 아라미드, 폴리테트라플루오로에틸렌(polytetrafluoroethylene), 테프론®, LCP(액정 폴리머) 및 예비-경화된 바인더 층(precured binder layer), 즉, 프리프레그(prepreg)이다.
적절한 방법을 사용하여, 도체층(4)에 접착되는 부품(6)의 크기 및 상호 위치에 따라 선택되는 리세스 또는 비아홀이 상기 절연물질층(1)에 형성된다. 또한, 상기 리세스 또는 비아홀은 부품(6)보다 약간 클 수 있어, 도체층에 대한 절연물질층(1)의 정렬이 중대하지 않다. 상기 프로세스에서, 비아홀이 부품(6)용으로 형성된 경우에 절연물질층(1)이 사용된다면, 홀이 형성된 분리된 절연물질층(11)을 사용하는 것에 의해 소정의 장점이 얻어질 수 있다. 그러한 절연물질층(11)은 상기 절연물질층(1)의 상부에 위치하여, 상기 부품용 비아홀을 덮는다.
또한, 상기 절연물질층(1)은 상기 부픔(6)의 접착 후에 형성될 수 있으며, 액체 상태의 절연 물질이 도체층과 부품(6)의 상부에 덮여지거나, 일부가 경화된 절연물질층이 배치된다. 그 다음, 절연물질이 경화되고, 절연물질층(1)이 형성된다.
제조되는 전자 모듈에 제2 도체층이 요구된다면, 예를 들어, 상기 절연물질층(1)의 표면에 형성될 수 있다. 제2 절연물질층(11)이 사용되는 실시예에서, 도체층은 상기 제2 절연물질층(11)의 상부에 형성될 수 있다. 도체 패턴(19)은 상기 제2 도체층(9)으로부터 형성될 수 있다. 예를 들어, 도체층(9)은 도체막(4)과 유사한 방법으로 형성될 수 있다. 그러나, 간단한 실시예에서와 간단한 전자 모듈을 제작할 때에 제2 도체막(9)을 형성하는 것이 필수적인 것은 아니다. 한편, 제2 도체막(9)은 도체 패턴 및 부품(6)을 위한 추가 공간과 전자방사선으로부터 전체 모듈을 보호하는 것(EMC 보호)과 같은 많은 방법에서 이용될 수 있다. 또한, 제2 도체막(9)이 구조물을 강화하는데, 예를 들어, 장착 베이스의 뒤틀림을 감소하는데 사용될 수 있다.
비아홀이 전자 모듈에 형성되며, 이를 통해 부품(6)의 콘택 영역과 도체층(4) 사이에 전기적인 접촉이 형성된다. 비아홀을 형성하기 위해, 콘택 개구부(17)는 접착제와 상기 개구부에 들어갔을 수 있는 기타 물질이 세정된다. 부품이 제1 표면에 접착될 때에는, 이것은 당연히 도전물질(4)의 제2 표면의 방향으로부터 자연적으로 수행된다. 또한, 콘택 개구부의 세정과 관련하여, 부품(6)의 콘택 영역을 세정하는 것도 가능하며, 이것은 고품질의 전기적인 접촉부의 제조를 위한 선결조건을 더욱 개선한다. 예를 들어, 세정은 플라즈마 기술을 사용하여, 화학적으로 또는 레이저를 사용하여 수행될 수 있다. 콘택 개구부(17) 및 콘택 영역이 이미 충분히 세정되었다면, 세정은 당연히 생략될 수 있다.
또한, 세정 후, 도체층(4)의 방향으로부터 볼 때, 정확하게 정열된 부품의 콘택 영역(7)이 콘택 개구부(17)를 통해 나타나는 것으로 부품(6) 정렬의 성공 여부를 검사할 수 있다.
그 다음, 도전물질이 전기적인 접촉이 부품(6)과 도체층(4) 사이에 형성되도록 상기 홀(17)에 공급된다. 예를 들어, 도전물질은 상기 콘택 개구부를 도전성 페이스트로 충진함으로써 형성될 수 있다. 또한, 도전물질은 회로 기판 업계에서 공지된 몇 개의 성장법(growing method) 중 하나를 사용하여 형성될 수 있다. 현재 시점에서, 최선의 전기적 접촉은, 예를 들어, 화학적 또는 전기 화학적 방법을 사용하여 도전 물질을 성장시키는 것에 의하여 금속 접합부(metallurgical joint)를 형성하는 것이다. 따라서, 이러한 의도는 적어도 가장 요망되는 실시예에서 그와 같은 방법을 항상 사용하기 위한 것이다. 다른 양호한 대체물은 화학적인 방법을 사용하여 박막을 성장시키거나 더 경제적인 전기화학 방법으로 성장을 계속하는 것이다. 또한, 이러한 방법에 추가하여, 최종 결과물의 견지에서 유익한 기타 다른 방법을 사용하는 것이 물론 가능하다.
아래에서, 소정의 가능한 실시예가 도 1 내지 11에 도시된 절차적인 스테이지를 이용하여 상세히 검토될 것이다.
스테이지 A(도 1):
스테이지 A에서, 적합한 도체층(4)이 프로세스를 위한 시작 물질로서 선택된다. 또한, 도체층(4)이 지지 베이스(12)의 면에 배치되는 적층된 시트가 상기 시작물질로서 선택될 수 있다. 예를 들어, 상기 적층된 시트는 지지 베이스(12)를 프로세스에 적합한 지지 베이스(12)를 선택하고, 상기 지지 베이스(12)의 표면에 도체층(4)을 생성하기 위한 적절한 도체막을 부착하는 것에 의하여 형성될 수 있다.
예를 들어, 상기 지지 베이스는 알루미늄(Al)과 같은 전기 전도 물질이거나, 폴리머와 같은 절연 물질일 수 있다. 예를 들어, 도체층(4)은 얇은 금속박을 상기 지지 베이스(12)의 일면에 부착하는 것에 의하여, 예를 들어, 구리(Cu)로된 얇은 막을 씌우는 것에 의하여 형성될 수 있다. 예를 들어, 상기 금속박은 금속 층의 적층 전에 상기 지지 베이스(12)의 일면 또는 금속박을 덮는 접착층을 사용하여 상기 지지 베이스에 부착될 수 있다.
따라서, 실시예에서, 자기-지지(self-supporting) 도체층(4)이 사용될 수도 있으며, 이 경우 지지층(12) 전체가 생락된다. 또한, 도면은 도체층(4)의 제1 표면에 절연층(1)이 있는 실시예가 도시된다, 이러한 실시예를 서로 구별하기 위해, 절연층(1)은 도 1 내지 4에서 점선을 사용하여 도시된다. 또한, 이러한 실시예에서, 지지층(12)은 사용되거나 사용되지 않을 수 있으며, 이러한 경우에서, 제일 처음 단계부터 도체층(4)의 일면에 절연층(1)을 가진다.
스테이지 B(도 2):
콘택 개구부(17)는 부품들의 전기적 접촉에 의해 필요한 비아홀로부터 형성된다. 콘택 개구부(17)는 예를 들어, 레이저 또는 기계적인 드릴링에 의하여 도체층(4)를 통해 형성된다. 도면의 실시예에서, 콘택 개구부(17)는 도체층의 제1 표면의 방향으로부터 드릴링되어 상기 지지층(12)의 물질로 연장된다. 도면의 실시예에서, 정렬에 사용되는 비아홀(3)이 콘택 개구부(17)에 추가되어 형성된다.
또한, 점선으로 도시된 실시예에서, 부품을 위한 리세스(2)가 이 스테이지에서 절연층(1)에 형성되어야만 한다.
스테이지 C(도 3):
스테이지 C에서 접착층(5)이 도체층(4)의 부품이 부착되는 영역에 덮여진다. 상기 영역은 연결 영역(connection area)라 불리어질 수 있다. 예를 들어, 상기 접착층(5)은 상기 콘택 개구부(17)을 이용하여 정렬될 수 있다. 상기 접착층의 두께는 부품(6)이 접착층(5)에 가압될 때 접착제가 부품(6)과 도체층(4) 사이의 공간을 완전히 채우도록 선택된다. 부품(6)이 콘택 돌출부(7)를 포함한다면, 부품(6)과 도체층(4) 사이의 공간이 양호하게 채워질 수 있도록, 접착층(5)의 두께는 상기 콘택 돌출부(7)의 높이보다 예를 들어 1.1 내지 10배와 같이 더 커질 수 있다. 또한, 부품(6)을 위해 형성되는 접착층(5)의 표면 영역은 대응하는 부품의 표면 영역보다 조금 더 클 수 있으며, 이것은 불충분한 충진의 위험을 감소시킨다.
스테이지 C는 접착층(5)이 도체층(4)의 연결 영역 대신에, 부품의 연결 표면에 덮여지는 방법으로 수정될 수 있다. 이것은, 예를 들어, 전자 부품에 배치되어 조립되기 전에 접착제에 부품을 딥핑(dipping)하는 방법으로 수행될 수 있다. 또한, 도체층(4)의 연결 영역과 부품(6)의 연결 표면에 모두 접착제를 덮는 것에 의하여 처리하는 것도 가능하다.
사용되는 접착제는 전기적인 절연체이며, 따라서, 부품(6)의 콘택 영역(7) 사이의 전기적인 접촉은 접착층(5) 자체 내에서는 일어나지 않는다.
스테이지 D(도 4):
스테이지 D에서, 부품은 전자 모듈 내의 적절한 위치에 장착된다. 이것은, 예를 들어, 접착층(5)으로 부품(6)을 가압하기 위한 조립 기계를 사용하여 수행될 수 있다. 조립 스테이지에서, 부품(6)은 콘택 개구부(17)을 이용하여 정밀하게 정렬될 수 있다. 더욱 근사적인 정렬에서, 기판에 비아홀(3)이나 기타 사용할 수 있는 정렬 마크가 기판상에 형성되어 있다면, 그러한 것들을 이용하는 것이 가능하다.
부품(6)은 하나씩 또는 적합한 그룹으로 접착될 수 있다. 일반적인 절차는, 장착 베이스의 하부로서 언급되는 도체층이 조립 기계에 대한 적합한 위치로 보내지고, 부품(6)이 정렬되어 상기 지지 베이스의 하부로 가압되어 정렬되고 부착되는 동안 고정되는 것이다.
스테이지 E(도 5):
도체층(4)에 접착된 부품(6)을 위한 이미 만들어진 홀(2) 또는 리세스가 있는 절연물질층(1)이 절연-물질층(4)의 상부에 배치된다. 상기 절연물질층(1)은 적합한 폴리머 베이스로부터 제조될 수 있으며, 부품(6)의 크기와 위치에 따라 선택된 홀 또는 리세스가 적합한 방법에 의하여 형성된다. 예를 들어, 폴리머 베이스는 회로 기판 업계에서 공지되고 널리 사용되는 프리프레그일 수 있다. 상기 절연물질 층(1)에 대신 사용되는 물질들이 스테이지 2A에 연관되어 더욱 상세히 설명된다.
접착층(5)이 경화된 후 또는 절연물질층(1)이 배치되는 동안 부품이 제자리에 유지될 수 있을 정도로 충분히 경화된 후에 스테이지 E가 수행되는 것이 좋다.
또한, 절연물질층(1)은 추후 경화되고 홀을 갖지 않는 절연물질 시트가 부품(6)과 도체층(4)의 상부에 배치될 수 있다. 예를 들어, 이러한 시트는 적합하게 선택된 프리프레그일 수 있다. 또한, 추후 경화되는 절연 물질이 부품과 도체층(4)의 상부에 액체 형태로 덮여지는 방법으로 절연물질층(1)이 형성될 수 있다.
점선을 이용해 도시된 실시예에 있어서, 절연물질층이 도체층(4)의 상부에 이미 있기 때문에, 스테이지 E는 당연히 생략될 수 있다.
스테이지 F(도 6):
스테이지 F에서, 패턴화되지 않은 절연물질층(11)이 절연물질층(1)의 상부에 배치되고, 도체층이 그 위에 배치된다. 절연물질층(1)과 유사하게, 절연물질층(11)은 적합한 폴리머막, 예를 들어, 전술한 프리프레그 베이스로부터 제조될 수 있다. 도체층(9)은, 예를 들어, 동박이나 이러한 목적에 적합한 기타 소정의 막이 될수 있다.
스테이지 F는, 절연물질층(1)이 부품(6)의 주위에 개구된 홀을 가지고 있고, 또한 도체층(9)을 절연물질층(1)의 반대면에 부착하는 것이 바람직한 실시예에서 유익하다. 그 다음, 절연물질층(11)은 부품의 개구부(2)를 채우며, 도체층(9)과 절연물질층(1)이 서로를 안정되게 한다. 또한, 상기 개구부(2)가 별도의 충진제로 채워지는 것도 가능하다. 반대로, 절연물질층(1)이 부품의 접착 후에 형성된다면, 층(1)은 이미 자동적으로 일체화된다. 이와 같은 경우에, 층(1)이 경화되기 전에, 제2 도체층(9)이 절연물질층(1)에 대하여 전자 모듈에 직접 접착될 수 있다.
따라서, 스테이지 F는 소정의 실시예에 유익하지만, 대부분의 실시예에 있어서 다른 종류의 프로세스로 대체될 수 있다.
스테이지 G(도 7):
이 스테이지에서, 층(1, 11, 9)이 열과 압력에 의해 가압되어, 폴리머(층(1)과 층(11)의)는 도체층(4, 9) 사이의 부품(6) 주위에 일체화되고 타이트한 층을 형성한다. 이 절차는 제2 도체층(9)을 평탄하고 평평하게 만든다.
단일 도체 패턴층(14)를 포함하는 간단한 전자 모듈을 제조할 때, 스테이지 F는 전체가 생략될 수 있거나, 층(1, 11)이 도체층(9) 없이 구조물에 적층될 수 있 다.
따라서, 스테이지 G는 스테이지 F와 긴밀한 관계가 있으며, 스테이지 F와 연관되어 전술한 변경은 스테이지 G에도 관련된다.
스테이지 H(도 8):
이 스테이지에서, 지지 베이스(12)가 구조물로부터 분리되거나 아니면 제거된다. 예를 들어, 제거는 기계적으로 또는 에칭에 의하여 수행될 수 있다. 지지 베이스(12)가 사용되지 않는 실시예에서는, 스테이지 H는 당연히 생략될 수 있다.
절연물질층(1)의 표면에 두껍고 부러지지 않는 도체층(4 및 12)이 있는 실시예에서는, 스테이지 H에서 지지 베이스에 대응하는 도체층의 일부를 에칭으로 제거하는 것이 가능하다.
스테이지 H에서, 콘택 개구부(17)는 도체층(4)의 제2 표면에서 개방된다. 그러나, 그 다음, 콘택 개구부(17)는 일반적으로 접착제로 충진된다.
스테이지 I(도 9);
콘택 개구부(17)는 적절한 방법, 예를 들어, 화학적으로, 레이저로 또는 플라즈마 에칭을 사용하여 접착제를 세정한다. 이와 동시에, 상기 콘택 개구부(17)의 하부에 위치하는 부품의 콘택 영역(7)이 세정된다. 소정의 실시예에서, 세정은 생략된다.
스테이지 I에서, 바람직하게는, 절연물질층(1)을 다른 홀, 예를 들어, 관통하는 비아홀을 위한 홀(3)을 형성하는 것이 가능하다.
스테이지 J(도 10):
스테이지 I에서, 성장되는 도전성 물질이 콘택 개구부(17)에서 성장된다. 예시적인 프로세스에서, 도전성 물질은 베이스의 상부의 임의의 위치에서 동시에 성장되어, 도체층(4, 9)의 두께 또한 증가된다. 원한다면, 도전성 물질은 홀(3) 내에도 성장될 수 있다.
성장되는 도전성 물질은 예를 들어, 구리, 또는 전기적으로 충분하게 도전성이 있는 소정의 다른 물질일 수 있다. 도전성 물질의 선택에 있어, 부품(6)의 콘택 돌출부(7) 물질과 전기적인 접촉을 형성하는 물질의 능력을 고려해야 한다. 하나의 예시적인 프로세스에 있어서, 도전성 물질은 주로 구리이다. 구리 금속배선은 화학적 구리의 얇은 층을 홀(17) 내에 증착함으로써 형성될 수 있으며 이후 표면화는 전기화학적 구리-성장 방법을 이용하여 계속될 수 있다. 접착제 상부에 증착면을 형성하고 전기화학적 표면화시에 전기적 도체로서의 역할을 하기 때문에 화학적 구리가 사용된다. 따라서, 금속은 습식-화학적 방법을 이용하여 성장될 수 있어, 상기 성장은 저렴하며 도체 구조물은 양호한 질을 갖는다.
스테이지 J는 부품(6)과 도체층(4) 사이에 전기적인 접촉을 형성하기 위한 것이다. 따라서, 스테이지 J에서는, 도체층(4, 9)의 두께를 증가시킬 필요가 없지만, 대신 프로세스는 스테이지 J에서, 홀(17)이 적절한 물질로만 채워지도록 균일하게 잘 설계될 수 있다. 전기적인 접촉은 예를 들어, 콘택 개구부(17)를 전기적 도전성 페이스트로 충진하거나 기타 다른 적절한 마이크로비아홀 금속화 방법을 사용하여 홀들(17)을 채움으로써 형성될 수 있다.
스테이지 K(도 11):
스테이지 K에서, 원하는 도체 패턴(14, 19)이 베이스의 표면 상의 도체층(4, 9)으로부터 형성될 수 있다. 이 실시예에서 도체층(4)만이 사용된다면, 패턴은 베이스의 한 면 상에서만 형성된다. 또한, 이 실시예에서 제2 도체층(9)이 사용되지만, 도체층(4)으로부터만 도체 패턴을 형성하는 것도 가능하다. 이러한 실시예에서, 패턴화되지 않는 도체층(9)은, 예를 들어, 전자 모듈을 기계적으로 지지하거나 보호하는 층으로써, 또는 전자방사선에 대한 보호로써 작용한다.
도체 패턴(14)은 도체층(4)의 도전 물질을 도체 패턴 외부로부터 제거하는 것에 의하여 형성된다. 도전 물질은, 예를 들어, 회로 기판 업계에서 널리 공지되고 광범위하게 사용되는 소정의 패터닝 또는 에칭 방법을 사용하여 제거될 수 있다.
스테이지 K 후에, 전자 모듈은 부품(6) 또는 몇 개의 부품(6)과, 상기 부품(6) 또는 부품들을 외부의 회로에 연결하거나 서로 연결하는 도체 패턴(14, 19)(소정의 실시예에서는 도체 패턴(14)만)을 포함한다. 그 다음, 예비조절이 동작 완전성(operational totality)을 산출하도록 제공된다. 따라서, 프로세스는 전자 모듈이 스테이지 K 이후 마련되는 방식으로 설계될 수 있으며, 도 11은 하나의 가능한 전자 모듈을 나타낸다. 원한다면, 프로세스는 스테이지 K 이후에, 예를 들어, 보호 물질로 전자 모듈을 코팅하거나, 전자 모듈의 제1 및/또는 제2 표면 상에 추가적인 도체 패턴층을 제조함으로써 계속될 수 있다.
아래에서, 소정의 가능한 실시예가 도 12 내지 28에 도시된 절차적인 스테이지를 이용하여 상세히 검토될 것이다.
스테이지 2A(도 12):
장착 베이스의 본체(body)가 형성되는 적합한 절연물질층(1)이 전자 모듈의 제조 프로세스를 위하여 선택된다. 단일 절연물질층을 사용하는 실시예에서, 바람직하게는 절연물질층(1)의 두께는 장착되는 부품의 두께보다 커야만 한다. 따라서, 전자 모듈의 양면이 평평할 때, 장착 베이스 내부에 부품을 완전히 매립하는 것이 가능하다. 물론, 절연물질층(1)의 외부로 확장하는 면을 갖는 특별히 더 두꺼운 부품도 장착 베이스 내부에 매립될 수 있다. 프로세스 동안에 서로 결합되는 몇 개의 절연물질층이 사용되는 특별한 실시예에서, 이러한 것이 바람직한 절차이다. 그 다음, 절연물질층의 전체 두께가 부품의 두께를 초과한다면, 부품들은 구조물 내에 전체가 매립될 수 있다. 이것은, 구조물의 내구성을 고려하여, 전자 모듈 내의 부품이 장착 베이스의 내부에 전체를 배치하는 것이 바람직하기 때문이다.
프리프레그는 회로 기판 업계의 기본 물질중 하나로, 이는 일반적으로 B-스테이지 수지로 포화된 유리 섬유 강화 절연매트이다. 예비-경화된 바인더층은 다층 회로 기판을 제조할 때, 일반적으로 바인딩 절연 물질로서 사용된다. B-스테이지 수지는, 예를 들어, 프레싱 또는 라미네이팅에 의해 온도 및 압력을 이용하여 제어된 방식으로 가교된다(crossbridged). 제어된 경화 사이클에서, 온도가 상승하는 동안, 상기 수지는 유연해지며 점성은 소멸된다. 압력에 의해 가압되어, 유체 수지가 그의 경계 표면의 홀들 및 개구부들을 채운다. 예비-경화된 바인더층이 사용되는 경우, 이러한 특성은 부품 부근에 남아있는 빈 공간을 채우는데 이용된다. 이런 방식으로, 부품에 대한 장착 리세스가 별도의 충진제로 채워지지 않음에 따라, 상 기 예에서 개시된 전자 모듈 제조방법을 더욱 간략화시킬 수 있다.
절연물질층(1)은 도체층, 예를 들어, 금속층으로 양쪽 표면(1a, 1b)상에 표면화된다. 또한, 전자 모듈의 제조자는 기본 물질로서 미리 표면화된 절연 시트를 선택할 수 있다.
스테이지 2B(도 13):
홀이 소정의 적절한 방법을 이용하여, 도체층(4)에 형성된다. 홀은, 예를 들어, 레이저를 이용한 증발(vaporization) 또는 회로 기판 업계에서 광범위하게 사용되며 널리 공지된 소정의 선택적인 에칭 방법에 의해 형성될 수 있다. 형성된 홀은 부품의 전기적인 접촉에 필요한 비아홀을 위한 콘택 개구부(17)와 부품의 장착 리세스(2)의 제조를 위한 개구부(12)이다. 더하여, 원한다면, 비아홀의 제조를 위해 홀(13)을 형성하는 것이 가능하다. 홀(12, 13, 17)은 절연물질층(1)이 노출되는 방법으로 형성된다.
스테이지 2C(도 14):
부품을 기판에 매립하기 위한 적절한 크기 및 형상의 리세스(2)가 절연물질층(1)에 형성된다. 리세스(2)는 예를 들어, 회로 기판 업계에서 사용되는 소정의 공지된 방법을 이용하여 적절하게 형성될 수 있다. 리세스(2)는, 예를 들어, CO2 레이저 애블레이션법(laser ablation method), 화학적인 에칭 또는 기계적인 밀링을 이용하여 형성될 수 있다. 리세스(2)는 제2 표면(1b) 방향으로부터 형성되며 층의 맞은편 표면상에 있는 도전물질층(4)의 표면(1a)까지 전체 절연물질층(1)을 통해 연장된다.
리세스(2)는 절연물질층(1) 표면 상의 도체층(4)이 리세스의 일단 또는 타단을 닫는 방법으로 형성될 수 있다. 따라서, 절연물질층(1)에는 유효하나 도체층(4)에는 유효하지 않는 적절히 선택된 소정의 방법을 이용하는 것이 가능하다. 이에 따라, 형성되는 리세스(2)는 전체 절연물질층(1)을 통해 연장되지만, 도체층(4)과 리세스(2)의 타단은 손상되지 않는다. 리세스(2)는 장착 베이스의 양면방향으로부터 대응되는 방법으로 형성될 수 있다.
스테이지 2D(도 15):
전자 모듈 블랭크는 반대방향으로 뒤집어진다.
스테이지 2E(도 16):
추가의 부품용 장착 리세스(2)가 제1 표면(1a)의 방향으로 절연물질층(1)에 형성된다. 그렇지 않으면, 리세스(2)는 스테이지 C에서와 동일한 방식으로 형성될 수 있다. 리세스(2)가 화학적인 에칭에 의해 형성된다면, 리세스(2)는 양면에 동시에 형성될 수 있다.
스테이지 2F(도 17):
부품(6)이 부착되는 도체층(4)의 영역에 접착층(5)이 덮여진다. 이영역은 연결 영역이라고 칭해질 수 있다. 실질적으로, 상기 연결 영역은 리세스(2)의 '하부'에 위치한다. 접착층의 두께는, 부품(6)이 접착층(5) 상에 가압되는 경우 부품(6)과 도체층(14) 사이의 공간을 접착제가 완전히 채우도록 선택된다. 부품(6)이 콘택 돌출부(7)를 포함하는 경우, 부품(6)과 도체층(4) 사이의 공간이 잘 채워질 수 있도록, 접착층(5)의 두께는, 예를 들어, 콘택 돌출부(7) 높이의 약 1.5-10배로 커야만 한다. 또한, 부품(6)에 대해 형성된 접착층(5)의 표면 영역은 부품(6)의 해당 표면 영역보다 약간 클 수 있으며, 이는 부적절한 충진의 위험을 감소시킨다.
스테이지는, 도체층(4)의 연결 영역 대신에, 부품(6)의 연결 영역 접착층(5)이 덮여지는 방식으로 변형될 수 있다. 이것은, 예를 들어, 전자 모듈에 배치되어 장착되기 이전에, 접착제에 부품을 딥핑함으로써 수행될 수 있다. 또한, 도체층(4)의 연결 영역과 부품(6)의 연결 표면에 모두 접착제를 덮는 것에 의하여 처리하는 것도 가능하다.
사용되는 접착제는 전기적인 절연체이며, 따라서, 부품(6)의 콘택 영역(7) 사이의 전기적인 접촉은 접착층(5) 자체 내에서는 일어나지 않는다.
스테이지 2G(도 18):
부품(6)은 제1 표면(1a)의 방향으로부터 전자 모듈 내의 적절한 위치에 장착된다. 이것은, 예를 들어, 접착층(5)으로 부품(6)을 가압하기 위한 조립 기계를 사용하여 수행될 수 있다. 스테이지 D에서 설명한 바와 같이, 부품(6)은 콘택 개구부(17)을 이용하여 정밀하게 정렬될 수 있다.
스테이지 2H(도 19):
전자 모듈 블랭크는 반대방향으로 뒤집어진다(스테이지 2D 참조).
스테이지 2I(도 19):
접착층(5)은 제2 표면(1b) 상에 개구된 설치 리세스(2)의 하부에 덮여진다. 스테이지 2I는 스테이지 2F와 대응되게, 그러나 전자 모듈의 반대면 방향으로부터 수행된다.
사용되는 제조 장비가 2개 방향으로 구성되는 작업 스테이지를 허용하는 경우, 전자 모듈의 반대면으로부터 형성되는 작업 스테이지(예를 들어, 스테이지 2F 및 2I)는 블랭크를 뒤집지 않고 연속적으로 또는 동시에 수행되는 것이 가능하다.
스테이지 2J(도 20):
스테이지 J에서, 제2 표면(1b) 방향으로부터 장착되는 부품(6)은 전자 모듈의 스테이지 2G에 대응하여 적절한 위치에 장착된다.
스테이지 2K(도 21):
스테이지 K에서, 부품(6)과 장착 베이스 사이의 남아있는 공간은, 예를 들어, 소정의 적절한 폴리머인 충진제(filler agent)(8)로 완전히 채워진다.
스테이지 2L(도 22):
홀(17)는 적절한 방법, 예를 들어, 화학적으로, 레이저로 또는 플라즈마 에칭을 사용하여 접착제를 세정한다. 이와 동시에, 상기 콘택 개구부(17)의 '하부'에 위치하는 부품의 콘택 영역(7)이 세정된다.
스테이지 2M(도 23):
다른 홀들, 예를 들어, 비아를 위해 절연물질층(1)을 관통하는 홀(11)을 형성하는 것을 원한다면, 스테이지 2M이 수행된다.
절연물질층(1)의 물질이 경화된 C-스테이지 물질이라면, 홀(11)은 예를 들어 스테이지 2C 또는 2E와 같은 초기 스테이지와 연관되어 형성될 수 있다.
스테이지 2N(도 24):
성장되는 도전성 물질이 콘택 개구부(17)에서 성장된다. 예시적인 프로세스에서, 도전성 물질은 베이스의 상부의 임의의 위치에서 동시에 성장되어, 도체층(4)의 두께 또한 증가된다. 원한다면, 도전성 물질은 홀(3) 내에도 성장될 수 있다.
성장되는 도전성 물질은 예를 들어, 구리, 또는 충분하게 전기적으로 도전성이 있는 소정의 다른 물질일 수 있다. 도전성 물질의 선택에 있어, 부품(6)의 콘택 돌출부(7) 물질과 전기적인 접촉을 형성하는 물질의 능력을 고려해야 한다. 하나의 예시적인 프로세스에 있어서, 도전성 물질은 주로 구리이다. 구리 금속배선은 화학적 구리의 얇은 층을 홀(17) 내에 증착함으로써 형성될 수 있으며 이후 표면화는 전기화학적 구리-성장 방법을 이용하여 지속될 수 있다. 접착제 상부에 증착면을 형성하고 전기화학적 표면화시에 전기적 도체로서의 역할을 하기 때문에 화학적 구리가 사용된다. 따라서, 금속은 습식-화학적 방법을 이용하여 성장될 수 있어, 상기 성장은 저렴하며 도체 구조물은 양호한 질을 갖는다.
스테이지 2N은 부품(6)과 도체층(4) 사이에 전기적인 접촉을 형성하기 위한 것이다. 따라서, 스테이지 2N에서는, 도체층(4)의 두께를 증가시킬 필요가 없지만, 대신 프로세스는 스테이지 2N에서, 홀(17)이 적절한 물질로만 채워지도록 균일하게 잘 설계될 수 있다. 전기적인 접촉은 예를 들어, 콘택 개구부(17)를 전기적 도전성 페이스트로 충진하거나 기타 다른 적절한 마이크로비아홀 금속화 방법을 사용하여 홀들(17, 11)을 채움으로써 형성될 수 있다.
스테이지 2O(도 25):
스테이지 2O에서, 기판(1)의 양면 상에 도체 패턴(14)이 형성되는 방식으로 도체층(14)이 패터닝된다. 패터닝은, 예를 들어, 스테이지 K에 개시된 방식으로 수행될 수 있다.
스테이지 2O 후에, 전자 모듈은 부품(6) 또는 몇 개의 부품(6)과, 상기 부품(6) 또는 부품들을 외부의 회로에 연결하거나 서로 연결하는 도체 패턴(14)을 포함한다. 그 다음, 예비조절이 동작 완전성(operational totality)을 산출하도록 제공된다. 따라서, 프로세스는 전자 모듈이 스테이지 2O 이후 마련되는 방식으로 설계될 수 있으며, 도 25는 하나의 가능한 전자 모듈을 나타낸다. 원한다면, 프로세스는 스테이지 2O 이후에, 예를 들어, 보호 물질로 전자 모듈을 코팅하거나, 전자 모듈의 제1 및/또는 제2 표면 상에 추가적인 도체 패턴층을 제조함으로써 계속될 수 있다.
스테이지 2P(도 26):
절연물질층(21)이 기판(1)의 양면에 형성되고 절연-물질층(21)의 표면 상에 도체층(24)이 형성된다. 스테이지 2P는, 예를 들어, 기판(1)의 양면 상에 적절한 RCF 막을 가압함으로써 수행될 수 있다. RCF 막은 절연물질층(21) 및 도체층(24) 모두를 포함한다. RCF 막이 열 및 압력을 이용하여 기판(1)상에 가압되는 경우, 층(21)의 폴리머는 도체층(14, 24) 사이에 일체화되고 밀도있는 절연-물질층을 형성한다. 이런 과정에 의해, 도체층(24) 또한 매우 평탄하고 평평해진다.
스테이지 2Q(도 27):
스테이지 Q에서, 홀(27)은 도체층(14, 24) 사이에 비아홀을 형성하기 위해 제조된다. 예를 들어, 홀은 레이저를 사용하여 형성될 수 있다.
스테이지 2R(도 28):
스테이지 2R에서, 도전성 물질(15)은 홀(27)에서 성장되며, 이와 동시에, 도체층(24)이 두꺼워질 수 있다. 스테이지 2R은 스테이지 2N과 대응되게 수행될 수 있다.
스테이지 2R 이후, 프로세스는 도체층(24)을 패터닝하고 가능한 표면의 일면 또는 양면에 추가의 도체층을 제조하는 것에 의하여 계속될 수 있다. 또한 개별 부품이 회로 기판 기술의 종래의 방식으로 전자 모듈의 표면상에서 도체층에 접속될 수 있다.
이전의 도면들의 실시예는 본 발명이 수행될 수 있는 몇가지 가능한 프로세스를 나타낸다. 그러나, 본 발명은 단지 상기 개시된 프로세스들로 제한되는 것이 아니라, 대신에 청구항 전체 범주 및 등가의 범위를 고려한 다른 상이한 프로세스 및 이들의 최종 제품들을 포함한다. 또한 본 발명은 실시예에 개시된 구성 및 방법으로 제한되지 않으며, 본 발명의 다양한 분야가 상당 범위에 걸쳐 상기 개시된 실시예와 상이한 다수의 다양한 전자 모듈을 제조하는데 이용될 수 있다. 도면의 부 품들 및 접속부들은 단지 제조 프로세스를 나타내기 위해서 도시된 것이다. 따라서, 본 발명의 기본 사상을 벗어나지 않고 다양한 변형이 상기 개시된 프로세스로 형성될 수 있다. 변형은, 예를 들어, 상이한 스테이지에서 개시된 제조 기술, 또는 프로세스 스테이지의 상호 순서와 관련될 수 있다.
상기 개시된 프로세스에서, 예를 들어, 부품을 부착하는 몇 가지 기술이 사용될 수 있다. 예를 들어, 제1 표면 방향으로 부착되는 부품들은 소정의 제1 기술을 사용하여 부착되고 제2 표면의 방향으로 부착되는 부품들은 상기 제1 기술과 상이한 소정의 제2 기술을 사용하여 부착된다.
상기 개시된 실시예에서, 전자 모듈은 제1 및 제2 방향으로부터 매립된 부품들을 포함하게 제조된다. 물론, 본 발명의 범주 내에서, 더욱 간단한 모듈을 제조하는 것이 가능하며, 이는 하나의 방향에 삽입된 부품만을 포함한다. 이러한 간단한 모듈을 이용하여, 2개 방향으로 매립된 부품들을 포함하는 모듈이 가능하다. 예를 들어, 상기 모듈은 2개의 모듈이 서로 라미네이팅되는 방식으로 제조될 수 있다.

Claims (13)

  1. 도체 패턴층(14)에 전기적으로 연결된 모듈(6)을 포함하는 전자 모듈 제조방법에 있어서,
    상호 위치(mutual position)가 상기 부품(6)의 콘택 영역(7)의 상호 위치에 대응되는 콘택 개구부(17)를 도체층(4)에 형성하는 단계;
    상기 부품(6)의 콘택 영역(7)이 상기 콘택 개구부(17)의 위치에 오도록 상기 부품(6)과 상기 도체층(4)을 정렬하고, 상기 부품(6)을 고정하는 단계;
    상기 부품(6)을 상기 도체층(4)에 연결하는 도전성 물질을 적어도 상기 콘택 개구부(17) 및 상기 부품(6)의 콘택 영역(7)에 형성하는 단계; 및
    도체 패턴층(14)을 형성하기 위하여 도체층(4)을 패터닝하는 단계
    를 포함하는 전자 모듈 제조방법.
  2. 제1항에 있어서,
    상기 콘택 개구부(17)는 패턴화되지 않은 도체층(4)에 형성되는 것을 특징으로 하는 전자 모듈 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 콘택 개구부(17)를 형성할 때, 상기 도체층(4)의 제2 표면에 있는 지지층(12)을 포함하는 것을 특징으로 하는 전자 모듈 제조방법.
  4. 제3항에 있어서,
    상기 콘택 개구부(17)는 상기 콘택 개구부는 상기 지지층(12)에 연장되도록 상기 제1 표면의 방향으로부터 상기 도체층(4)을 통해 형성되며, 상기 부품(6)이 상기 도체층에 연결되기 전에 상기 콘택 개구부는 상기 지지층(12)을 제거하거나 얇게하는 것에 의하여 노출되는 것을 특징으로 하는 전자 모듈 제조방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 부품은 절연 접착제(5)를 이용하여 상기 도체층에 접착되는 것을 특징으로 하는 전자 모듈 제조방법.
  6. 제5항에 있어서,
    상기 부품의 접착 후, 그리고 상기 부품의 콘택 영역에 상기 도전 물질을 형성하기 전에,
    상기 콘택 개구부 및 상기 부품의 콘택 영역은 상기 콘택 영역을 통해 세정 되는 것을 특징으로 하는 전자 모듈 제조방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 부품을 상기 도체층에 연결하는 상기 도전 물질은 화학적 및/또는 전기화학적 금속화(metallization) 방법에 의하여 형성되는 것을 특징으로 하는 전자 모듈 제조방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 도체층은 제1 표면(1a)과 제2 표면(1b)을 갖는 기판에 포함되며, 상기 기판은 상기 제1 표면(1a)과 상기 제2 표면(1b) 사이의 절연물질층(1)과, 적어도 제1 표면(1a) 상의 도체층(4)을 포함하며,
    부품(6)을 위한 적어도 하나의 리세스(2)가 상기 기판(1)에 형성되고, 상기 제2 표면(1b)과 상기 절연물질층(1)을 통해 상기 제1 표면(1a)의 방향으로부터 상기 리세스(2)를 덮는 상기 제1 표면(1a) 상의 도체층(4)으로 연장되며,
    상기 콘택 개구부(17)는 상기 리세스(2)의 하부의 상기 도체층(4) 내에 형성되는 것을 특징으로 하는 전자 모듈 제조방법.
  9. 제8항에 있어서,
    부품들(6)이 상기 절연물질층(1)의 제1 표면(1a) 및 제2 표면(1b) 모두에 대향하여 배치되고 전기적인 접촉이 상기 부품(6)에 형성되어, 상기 부품들(6) 중 적어도 일부가 상기 제1 표면(1a) 상의 도체층(4)에 연결되고 상기 부품들(6) 중 적어도 일부가 상기 제2 표면(2a) 상의 도체층(4)에 연결되는 것을 특징으로 하는 전자 모듈 제조방법.
  10. 제1항 내지 제7항 중 어느 한 항에 있어서,
    부품이 대향하여 부착되는 상기 도체층(4)의 제1 표면은 노출된 면(bare surface)이며, 상기 부품(6)이 부착된 후:
    상기 도체층(4)에 접착된 부품(6)을 둘러싸는 절연물질층(1)이 상기 도체층(4)의 제1 표면에 형성되는 것
    을 특징으로 하는 전자 모듈 제조방법.
  11. 제10항에 있어서,
    제2 도체층이 상기 절연물질층(1)의 반대면에 형성되는 것을 특징으로 하는 전자 모듈 제조방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    2 이상의 부품(6)이 상기 전자 모듈에 매립되며,
    상기 매립된 부품(6)은 동작 완전성(operational totality)을 위하여 서로 전기적으로 연결되는 것을 특징으로 하는 전자 모듈 제조방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 도체층(4)에 부착되는 적어도 하나의 부품(6)은 패키지화되지 않은 마이크로 칩인 것을 특징으로 하는 전자 모듈 제조방법.
KR1020067026627A 2004-06-15 2005-06-13 도체 패턴층에 전기적으로 연결된 부품을 포함하는 전자모듈 제조방법 KR101034279B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20040827 2004-06-15
FI20040827A FI117814B (fi) 2004-06-15 2004-06-15 Menetelmä elektroniikkamoduulin valmistamiseksi

Publications (2)

Publication Number Publication Date
KR20070030838A true KR20070030838A (ko) 2007-03-16
KR101034279B1 KR101034279B1 (ko) 2011-05-16

Family

ID=32524502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067026627A KR101034279B1 (ko) 2004-06-15 2005-06-13 도체 패턴층에 전기적으로 연결된 부품을 포함하는 전자모듈 제조방법

Country Status (7)

Country Link
US (1) US8240032B2 (ko)
JP (1) JP4796057B2 (ko)
KR (1) KR101034279B1 (ko)
CN (1) CN101010994B (ko)
DE (1) DE112005001414T5 (ko)
FI (1) FI117814B (ko)
WO (1) WO2005125298A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101013994B1 (ko) * 2008-10-15 2011-02-14 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR101047484B1 (ko) * 2008-11-07 2011-07-08 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736635B1 (ko) 2006-02-09 2007-07-06 삼성전기주식회사 베어칩 내장형 인쇄회로기판 및 그 제조 방법
FI20060256L (fi) 2006-03-17 2006-03-20 Imbera Electronics Oy Piirilevyn valmistaminen ja komponentin sisältävä piirilevy
DE102007010731A1 (de) * 2007-02-26 2008-08-28 Würth Elektronik GmbH & Co. KG Verfahren zum Einbetten von Chips und Leiterplatte
DE102008009220A1 (de) * 2008-02-06 2009-08-13 Robert Bosch Gmbh Verfahren zum Herstellen einer Leiterplatte
US8225503B2 (en) * 2008-02-11 2012-07-24 Ibiden Co., Ltd. Method for manufacturing board with built-in electronic elements
US8264085B2 (en) 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
AT12316U1 (de) 2008-10-30 2012-03-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
US8124449B2 (en) 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
FI122216B (fi) 2009-01-05 2011-10-14 Imbera Electronics Oy Rigid-flex moduuli
FI20095110A0 (fi) 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
DE102009058764A1 (de) * 2009-12-15 2011-06-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer elektronischen Baugruppe und elektronische Baugruppe
US8735735B2 (en) 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
TWI446495B (zh) * 2011-01-19 2014-07-21 Subtron Technology Co Ltd 封裝載板及其製作方法
AT13055U1 (de) * 2011-01-26 2013-05-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
DE102011089927A1 (de) * 2011-12-27 2013-06-27 Robert Bosch Gmbh Kontaktsystem mit einem Verbindungsmittel und Verfahren
JP2013211519A (ja) * 2012-02-29 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
WO2014041601A1 (ja) * 2012-09-11 2014-03-20 株式会社メイコー 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
WO2014041627A1 (ja) * 2012-09-12 2014-03-20 株式会社メイコー 部品内蔵基板の製造方法
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
US9425122B2 (en) 2012-12-21 2016-08-23 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
CN104584207A (zh) 2012-12-21 2015-04-29 松下知识产权经营株式会社 电子部件封装以及其制造方法
US9825209B2 (en) 2012-12-21 2017-11-21 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
US9449944B2 (en) 2012-12-21 2016-09-20 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing same
US20150041993A1 (en) * 2013-08-06 2015-02-12 Infineon Technologies Ag Method for manufacturing a chip arrangement, and a chip arrangement
DE102013022388B3 (de) 2013-08-19 2024-01-04 Oechsler Aktiengesellschaft Chipmontage-Verfahren
JP2015050309A (ja) * 2013-08-31 2015-03-16 京セラサーキットソリューションズ株式会社 配線基板の製造方法
US9941229B2 (en) 2013-10-31 2018-04-10 Infineon Technologies Ag Device including semiconductor chips and method for producing such device
DE102014101366B3 (de) * 2014-02-04 2015-05-13 Infineon Technologies Ag Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
US9806051B2 (en) 2014-03-04 2017-10-31 General Electric Company Ultra-thin embedded semiconductor device package and method of manufacturing thereof
US10649497B2 (en) * 2014-07-23 2020-05-12 Apple Inc. Adaptive processes for improving integrity of surfaces
US9613843B2 (en) 2014-10-13 2017-04-04 General Electric Company Power overlay structure having wirebonds and method of manufacturing same
US9999136B2 (en) * 2014-12-15 2018-06-12 Ge Embedded Electronics Oy Method for fabrication of an electronic module and electronic module
US10615053B2 (en) * 2018-06-07 2020-04-07 Texas Instruments Incorporated Pre-cut plating lines on lead frames and laminate substrates for saw singulation

Family Cites Families (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB342995A (en) 1929-08-03 1931-02-12 Carba Ab Improvements in or relating to gas analysis
US4246595A (en) 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
FR2527036A1 (fr) 1982-05-14 1983-11-18 Radiotechnique Compelec Procede pour connecter un semiconducteur a des elements d'un support, notamment d'une carte portative
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US4993148A (en) 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
US5354695A (en) 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
BE1002529A6 (nl) 1988-09-27 1991-03-12 Bell Telephone Mfg Methode om een elektronische component te monteren en geheugen kaart waarin deze wordt toegepast.
JPH0744320B2 (ja) 1989-10-20 1995-05-15 松下電器産業株式会社 樹脂回路基板及びその製造方法
US5355102A (en) 1990-04-05 1994-10-11 General Electric Company HDI impedance matched microwave circuit assembly
US5227338A (en) 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
JP3094481B2 (ja) 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
US5985693A (en) 1994-09-30 1999-11-16 Elm Technology Corporation High density three-dimensional IC interconnection
KR950012658B1 (ko) 1992-07-24 1995-10-19 삼성전자주식회사 반도체 칩 실장방법 및 기판 구조체
US5216806A (en) 1992-09-01 1993-06-08 Atmel Corporation Method of forming a chip package and package interconnects
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5306670A (en) 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US5353195A (en) 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
EP0637070B1 (en) 1993-07-28 1997-09-24 The Whitaker Corporation Perimeter independent precision locating member for a semiconductor chip and method of making said member
JP2757748B2 (ja) 1993-07-30 1998-05-25 日立エーアイシー株式会社 プリント配線板
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
US5510580A (en) 1993-12-07 1996-04-23 International Business Machines Corporation Printed circuit board with landless blind hole for connecting an upper wiring pattern to a lower wiring pattern
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
US5552633A (en) 1995-06-06 1996-09-03 Martin Marietta Corporation Three-dimensional multimodule HDI arrays with heat spreading
JPH0913567A (ja) 1995-06-30 1997-01-14 Mikio Yoshimatsu 床版及びその成形方法並びに床版の施工方法
JPH09199824A (ja) * 1995-11-16 1997-07-31 Matsushita Electric Ind Co Ltd プリント配線板とその実装体
EP0774888B1 (en) 1995-11-16 2003-03-19 Matsushita Electric Industrial Co., Ltd Printed wiring board and assembly of the same
US5729049A (en) 1996-03-19 1998-03-17 Micron Technology, Inc. Tape under frame for conventional-type IC package assembly
US5936847A (en) 1996-05-02 1999-08-10 Hei, Inc. Low profile electronic circuit modules
US5838545A (en) 1996-10-17 1998-11-17 International Business Machines Corporation High performance, low cost multi-chip modle package
US5796590A (en) * 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
JP3176307B2 (ja) * 1997-03-03 2001-06-18 日本電気株式会社 集積回路装置の実装構造およびその製造方法
US6710614B1 (en) 1997-03-04 2004-03-23 Micron Technology, Inc. Methods for using an interposer/converter to allow single-sided contact to circuit modules
US5882957A (en) 1997-06-09 1999-03-16 Compeq Manufacturing Company Limited Ball grid array packaging method for an integrated circuit and structure realized by the method
JP3623639B2 (ja) 1997-09-29 2005-02-23 京セラ株式会社 多層配線基板の製造方法
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6172419B1 (en) 1998-02-24 2001-01-09 Micron Technology, Inc. Low profile ball grid array package
US6430569B1 (en) * 1998-08-14 2002-08-06 Sun Microsystems, Inc. Methods and apparatus for type safe, lazy, user-defined class loading
US6232666B1 (en) 1998-12-04 2001-05-15 Mciron Technology, Inc. Interconnect for packaging semiconductor dice and fabricating BGA packages
JP3619421B2 (ja) 1999-03-30 2005-02-09 京セラ株式会社 多層配線基板の製造方法
WO2000063970A1 (fr) * 1999-04-16 2000-10-26 Matsushita Electric Industrial Co., Ltd. Composant modulaire et son procede de production
JP2000311229A (ja) * 1999-04-27 2000-11-07 Hitachi Ltd Ｉｃカード及びその製造方法
JP3575001B2 (ja) 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
US6393148B1 (en) * 1999-05-13 2002-05-21 Hewlett-Packard Company Contrast enhancement of an image using luminance and RGB statistical metrics
KR100298828B1 (ko) 1999-07-12 2001-11-01 윤종용 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
JP2001053447A (ja) 1999-08-05 2001-02-23 Iwaki Denshi Kk 部品内蔵型多層配線基板およびその製造方法
DE19940480C2 (de) 1999-08-26 2001-06-13 Orga Kartensysteme Gmbh Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Chipkarte mit einer Leiterbahnträgerschicht und Verfahren zur Herstellung einer Chipkarte
US6284564B1 (en) 1999-09-20 2001-09-04 Lockheed Martin Corp. HDI chip attachment method for reduced processing
US6242282B1 (en) 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
TW512653B (en) 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
US6538210B2 (en) 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6475877B1 (en) * 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
JP3809053B2 (ja) 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
JP4685251B2 (ja) 2000-02-09 2011-05-18 日本特殊陶業株式会社 配線基板の製造方法
US6396148B1 (en) 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
EP1143509A3 (en) 2000-03-08 2004-04-07 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device
JP2002016327A (ja) 2000-04-24 2002-01-18 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
US6292366B1 (en) 2000-06-26 2001-09-18 Intel Corporation Printed circuit board with embedded integrated circuit
US6551861B1 (en) 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6402970B1 (en) * 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6713859B1 (en) 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
US6489185B1 (en) * 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
JP2002094200A (ja) 2000-09-18 2002-03-29 Matsushita Electric Ind Co Ltd 回路基板用電気絶縁材と回路基板およびその製造方法
JP3554533B2 (ja) 2000-10-13 2004-08-18 シャープ株式会社 チップオンフィルム用テープおよび半導体装置
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
JP2002158307A (ja) 2000-11-22 2002-05-31 Toshiba Corp 半導体装置及びその製造方法
JP3407737B2 (ja) 2000-12-14 2003-05-19 株式会社デンソー 多層基板の製造方法およびその製造方法によって形成される多層基板
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
TW511415B (en) 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP3553043B2 (ja) * 2001-01-19 2004-08-11 松下電器産業株式会社 部品内蔵モジュールとその製造方法
US6512182B2 (en) 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
JP4863563B2 (ja) * 2001-03-13 2012-01-25 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
TW579581B (en) 2001-03-21 2004-03-11 Ultratera Corp Semiconductor device with chip separated from substrate and its manufacturing method
JP3609737B2 (ja) 2001-03-22 2005-01-12 三洋電機株式会社 回路装置の製造方法
US6537848B2 (en) 2001-05-30 2003-03-25 St. Assembly Test Services Ltd. Super thin/super thermal ball grid array package
JP2003037205A (ja) 2001-07-23 2003-02-07 Sony Corp Ｉｃチップ内蔵多層基板及びその製造方法
US7183658B2 (en) * 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
US6774486B2 (en) 2001-10-10 2004-08-10 Micron Technology, Inc. Circuit boards containing vias and methods for producing same
JP3870778B2 (ja) * 2001-12-20 2007-01-24 ソニー株式会社 素子内蔵基板の製造方法および素子内蔵基板
TW200302685A (en) 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
FI119215B (fi) 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
FI115285B (fi) 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
JP2003249763A (ja) * 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
JP2004031651A (ja) 2002-06-26 2004-01-29 Sony Corp 素子実装基板及びその製造方法
WO2004014114A1 (ja) 2002-07-31 2004-02-12 Sony Corporation 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板
JP4052915B2 (ja) 2002-09-26 2008-02-27 三洋電機株式会社 回路装置の製造方法
JP2004146634A (ja) 2002-10-25 2004-05-20 Murata Mfg Co Ltd 樹脂基板の製造方法、および樹脂多層基板の製造方法
FI20030293A (fi) 2003-02-26 2004-08-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI119583B (fi) 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI115601B (fi) 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
TW200507131A (en) 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
US7141884B2 (en) 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
FI20031201A (fi) 2003-08-26 2005-02-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JPWO2005081312A1 (ja) * 2004-02-24 2008-01-17 イビデン株式会社 半導体搭載用基板
TWI237883B (en) 2004-05-11 2005-08-11 Via Tech Inc Chip embedded package structure and process thereof
TWI251910B (en) 2004-06-29 2006-03-21 Phoenix Prec Technology Corp Semiconductor device buried in a carrier and a method for fabricating the same
US7150090B2 (en) * 2004-07-16 2006-12-19 General Electric Company Method for matching a collector to replace a brushless exciter in a turbine generator drive train
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
US8487194B2 (en) * 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
FI117369B (fi) 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI119714B (fi) * 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101013994B1 (ko) * 2008-10-15 2011-02-14 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR101047484B1 (ko) * 2008-11-07 2011-07-08 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법

Also Published As

Publication number Publication date
US20080261338A1 (en) 2008-10-23
US8240032B2 (en) 2012-08-14
JP4796057B2 (ja) 2011-10-19
FI117814B (fi) 2007-02-28
KR101034279B1 (ko) 2011-05-16
FI20040827A (fi) 2005-12-16
CN101010994A (zh) 2007-08-01
FI20040827A0 (fi) 2004-06-15
WO2005125298A3 (en) 2006-10-26
JP2008503076A (ja) 2008-01-31
CN101010994B (zh) 2012-11-07
DE112005001414T5 (de) 2007-05-03
WO2005125298A2 (en) 2005-12-29

Similar Documents

Publication Publication Date Title
KR101034279B1 (ko) 도체 패턴층에 전기적으로 연결된 부품을 포함하는 전자모듈 제조방법
US11716816B2 (en) Method for manufacturing an electronic module and electronic module
US8062537B2 (en) Method for manufacturing an electronics module
US8351214B2 (en) Electronics module comprising an embedded microcircuit
KR101455234B1 (ko) 회로 보드 구조체 제조 방법 및 회로 보드 구조체
KR101090423B1 (ko) 회로 보드 구조체 및 회로 보드 구조체 제조 방법
KR100687976B1 (ko) 전자 모듈 및 그의 제조 방법
RU2327311C2 (ru) Способ встраивания компонента в основание
US7673387B2 (en) Manufacture of a layer including a component
US20170127508A1 (en) Rigid-flex module and manufacturing method
WO2005104635A1 (en) Heat conduction from an embedded component
US8487194B2 (en) Circuit board including an embedded component

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140424

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150423

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160422

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170424

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180424

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190430

Year of fee payment: 9