DE102013022388B3 - Chipmontage-Verfahren - Google Patents

Chipmontage-Verfahren Download PDF

Info

Publication number
DE102013022388B3
DE102013022388B3 DE102013022388.1A DE102013022388A DE102013022388B3 DE 102013022388 B3 DE102013022388 B3 DE 102013022388B3 DE 102013022388 A DE102013022388 A DE 102013022388A DE 102013022388 B3 DE102013022388 B3 DE 102013022388B3
Authority
DE
Germany
Prior art keywords
chip
conductor tracks
carrier
recess
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013022388.1A
Other languages
English (en)
Inventor
Marco Wacker
Jürgen Heinz
Roland Lieret
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oechsler AG
Original Assignee
Oechsler AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oechsler AG filed Critical Oechsler AG
Application granted granted Critical
Publication of DE102013022388B3 publication Critical patent/DE102013022388B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27318—Manufacturing methods by local deposition of the material of the layer connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/8349—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9201—Forming connectors during the connecting process, e.g. in-situ formation of bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Chipmontage-Verfahren,bei dem zur Ausbildung eines Bauelements (25) wenigstens ein Chip (11) ungehäust mit Leiterbahnen (14) auf einem elektrisch isolierenden Träger (12) kontaktiert wird, indem er mit seinen auf einer der Oberflächen des Chips (11) gelegenen Kontakten (16) voraus in eine wenigstens angenähert passgenaue Vertiefung (20) eingesenkt und dort in Leiterbahnen (14) aus Leitkleber-Strängen eingedrückt wird, die sich längs eines Bodens (21) und einer Innenmantelfläche (22) der Vertiefung (20) erstrecken, und so stoffschlüssig, mechanisch und elektrisch an die Leiterbahnen (14) angeschlossen wird, woraufhin er - samt ihn umgebender Bereiche der Leiterbahnen (14) unter Freisparen von Anschlussbereichen (15) - mit einer Versiegelung (18) versehen wird, wobei die Versiegelung (18) derart angebracht wird, dass das Bauelement (25) oberflächenmontierbar ist, undbei dem das Bauelement (25) auf einer Oberfläche einer Platine (27) oberflächenmontiert wird.

Description

  • Die Erfindung betrifft ein Verfahren zu elektrischem Anschluss von Chips, nachstehend auch als Chipmontage bezeichnet, und einen Träger zu Aufnahme von Chips nach diesem Verfahren.
  • Aus der US 2007/0284759 A1 ist es bekannt, Karten mit konventionellen Leiterbahnen zu versehen und auf die Leiterbahnen Klebepunkte als bloß mechanische Haftmittel für darauf aufzusetzende Chips aufzubringen, deren Kontakte daraufhin mit den Leiterbahnen verschweißt werden, um elektrische Verbindungen herzustellen.In der der EP 0 694 871 A1 wird ein ebenes Aufbringen einer Schaltungsstruktur aus Leiterbahnen in Form eines Leittuschesiebdruck- oder Metallfolien-Musters auf die Oberfläche eines thermoplastischen Schaltungsträgers beschrieben, der nach seiner Bestückung eine funktionsfähige Baugruppe in Form einer Speicherkarte darstellt. Ein vorerwärmter ungehäuster Chip wird dazu auf diese zunächst noch ebene Schaltungsstruktur aufgesetzt und dann unter Einfluss von Druck und zusätzlicher lokaler Wärmezufuhr in den Schaltungsträger eingeschmolzen. Das allerdings kann den Chip beschädigen. Vor allem aber werden infolge dieses Einpressens in den Schaltungsträger die unter dem Chip endenden Leiterbahnen gedehnt und verformt. Das beschwört die Gefahr von Rissbildungen in Leiterbahnen herauf, insbesondere von Fehlstellen in Form von Haarrissen mit ihren im Schaltungsbetrieb nur sporadisch auftretenden Fehlfunktionen, die ganz besonders schwierig zu orten sind.
  • Nach DE 11 2005 001 414 T5 werden die Leitungszüge einer Schaltung erst nach der Montage ihrer Schaltungskomponenten aus einer geschlossenen Leiterfläche heraus konfiguriert. Die Leiterfläche liegt im Sandwich mit einem isolierenden Trägermaterial vor, in welches die ungehäust auf die Leiterfläche geklebten Bauelemente eingesenkt oder eingegossen werden. Dort, wo dann Kontakthöcker zu elektrischem Anschluss dieser Schaltungskomponenten zu liegen kommen, wurde zuvor die Leiterfläche durchbohrt; und in das so geschaffenen Lochmuster wurde Leitpaste eingebracht, um darüber dann die noch integrale Leiterfläche lokal mit den Höckern zu kontaktieren. Abschließend erst werden um die so bestückten Löcher herum Schaltungsleiterbahnen durch Entfernen funktional überflüssiger Bereiche der Leiterfläche separiert. Dadurch ist dann eine funktionstüchtige Schaltungsplatine mit innerhalb ihrer Isolationsschicht, unter den Leiterbahnen, eingekapselten Schaltungskomponenten geschaffen.
  • In der DE 36 23 419 A1 ist eine Chipmontage beschrieben, bei der ein Halbleiter-Schaltkreis, der ungehäuste Chip, auf einen zentralen Bereich eines Stanzgitters geklebt und zu umgebenden Stanzgitter-Anschlussflächen hin verbondet wird. Das so bestückte Stanzgitter wird zu seiner mechanischen Stabilisierung mit dem Chip voraus in den Rand eines Topfes aus thermoplastischem Material eingepresst, und der Topf wird zu mechanischem Schutz des Chip und seiner Bonddrähte mit Kunststoff ausgegossen. Mit seitlich über den Topfrand vorkragenden Stanzgitter-Zweigen kann der so eingehäuste Chip dann etwa auf einer Leiterplatte an eine gedruckte Schaltung angeschlossen werden. Allerdings ist der fertigungstechnische Aufwand zum Erstellen solcher Chipmontage mit Stanzgitter und Chipanschluss über Bonddrähte nicht unerheblich. Und der Platzbedarf jener Chipmontage mit den radial abstehenden Stanzgitter-Zweigen beträgt ein Vielfaches des eigentlichen Chip.
  • Damit vergleichbar sind die Verhältnisse nach der DE 35 33 159 A1 . Ein Chip mit, ausgehend von sehr engen Kontaktabständen, aufgefächerten Leiterbahnen wird in den Innenraum eines Hutes eingesenkt und darin auf dem Boden verklebt, während die Leiterbahnen auf der Hut-Krempe aufliegen, über deren Rand sie montagefertig abgewinkelt hinausstehen. Hier ist zwar für die Chipmontage nicht direkt auf den Chip gebondet, aber auch hier beträgt der Platzbedarf des so gekapselten Chip aufgrund der Leiterbahnen-Auffächerung ein Vielfaches des eigentlichen Chip.
  • Nicht um eine gattungsgemäße Chipmontage handelt es sich dagegen, wenn gemäß DE 1 99 44 383 A1 auf die Innengehäusefläche eines bevorzugt faserverstärkten thermoplastischen Apparategehäuse-Rohlings in gängigen Spritzguss-, Heißpräge-, Galvano- oder Stanzgitterverfahren Leiterbahnen aufgebracht werden, etwa wie es aus der MID-Technologie bekannt ist. Mechanische Kontaktelemente und elektrische Schaltungskomponenten wie SMD-Bauelemente und gehäuste Baugruppen in Abmessungen, deren Abmessungen klein gegenüber dem Innenraum des Gehäuses sind, werden in konventioneller Technik an solche Leiterbahnen angeschlossen, ehe diese - und vorzugsweise dabei auch die daran angeschlossenen Komponenten - mit einer thermoplastischen Versiegelungsschicht zu einem Formteil mit mehrschichtigen Wandungen vergossen werden. In Erkenntnis eingangs geschilderter Gegebenheiten liegt vorliegender Erfindung die technische Problemstellung zugrunde, eine raumsparende und kostengünstige Chipmontage mit technologisch unkritischer aber vielseitig einsetzbarer Chipkontaktierung anzugeben.
  • Diese Aufgabe ist erfindungsgemäß durch die im unabhängigen Patentanspruch angegebenen wesentlichen Merkmale gelöst. Danach wird der ungehäuste Chip in einem Arbeitsgang mittels elektrisch leitfähigen Klebermaterials (nachstehend als Leitkleber bezeichnet) mit seinen auf einer der Chip-Oberflächen gelegenen Kontakten voraus auf einen elektrisch isolierenden Träger gesetzt und damit zugleich stoffschlüssig, mechanisch und elektrisch, an Leiterbahnen angeschlossen, die in Form von, dann noch feuchten, Leitkleber-Strängen über die Oberfläche des Trägers bis in die Bereiche der Kontakte unter dem Chip geführt sind.
  • Als Leitkleber zum Verlegen solcher Leiterbahnen kann elektrisch leitfähiges Füllmaterial in einer Lackmatrix aus Ein- oder Mehrkomponenten-Kunstharz dienen; besser noch, da mechanisch und elektrisch höher beanspruchbar, ist ein thermisch aushärtendes Klebemittel mit leitfähigen Füllstoffen einzusetzen. Der Leitkleber-Strang, der die Leiterbahn ergibt, ist etwa in Sieb-, Stempel-, Tampon- oder dergleichen Druckprozessen oder mittels überbrückenden oder berührungsfreien Stranglegens (Dispensens beziehungsweise Jettens) aufgebracht.
  • Nach dem Aufsetzen des Chip mit seinen Kontakten auf die Enden der Leiterbahnen führt ein flächiger, regionaler oder örtlicher Trocknungsprozess durch Erwärmen, etwa im Ofen, im Luftstrom oder mittels Infrarot- oder Laserbestrahlung, zum Aushärten der Leiterbahnen unter Sicherung des elektromechanischen Anschlusses der Chip-Kontakte an die Leiterbahnen-Enden. Zu seinem Schutz gegen mechanische Beanspruchungen und Umwelteinflüsse kann der so montierte Chip, vorzugsweise samt ihn ungebender Bereiche der Leitkleber-Leiterbahnen, mit Dickschichtlack oder mit einem Epoxidharzkleber (etwa mit handelsüblicher Glop-Top-Vergussmasse) versiegelt werden. Dabei werden zweckmäßigerweise definierte Leiterbahnen-Anschlussbereiche freigespart, um hier später bedarfsweise etwa Prüfspitzen aufsetzen oder SMD-Bauelemente anschließen zu können.
  • Gerade auch unter dem Aspekt des mechanischen Schutzes ist es gemäß einer Weiterbildung der Erfindung vorteilhaft, den Chip nicht auf der ebenen Oberfläche eines elektrisch isolierenden Trägers mechanisch und elektrisch anzuschließen, sondern den Chip möglichst passgenau und jedenfalls fast flächenbündig in den Träger einzusenken. Dazu ist in die Oberfläche des Trägers pro zu montierendem Chip eine flache sacklochähnliche Vertiefung von gut den stereometrischen Abmessungen des Chip eingearbeitet oder im Spritzgussverfahren eingeformt. In solche wenigstens angenähert passgenaue Vertiefung wird der Chip mit seinen Kontakten voraus eingesenkt und dabei wiederum in den noch nicht ausgehärteten, noch nassen Leitkleber der Leiterbahnen-Enden auf dem Boden der Vertiefung eingedrückt. Solch ein Leitkleber-Strang erstreckt sich jeweils als Leiterbahn von einem der Kontakte unter dem Chip aus längs des Bodens und der Innenmantelfläche der Vertiefung bis zu wenigstens einem Leiterbahnen-Anschlussbereich an oder auf der Oberfläche des Trägers.
  • Der Chip wurde also auf engstem Raum in einem Zuge positioniert, fixiert und kontaktiert. Jeder Leiterbahnen-Anschlussbereich kann raumsparend in der Ebene der Öffnung der Vertiefung, also beim dem Boden gegenüberliegenden Rand dessen Innenmantelfläche, direkt neben dem Chip liegen.
  • Zur Oberfläche hin aufgeweitete Vertiefungen infolge wenigstens umfangsbereichsweise gegenüber der Längsachse der Vertiefung geneigt verlaufender Innenmantelflächen, also insbesondere etwa konisch verlaufender Innenmantelflächen, erleichtern das streifenförmige Aufbringen des Leitklebers in seinem Verlauf von der Oberfläche des Trägers hinab zum Boden der jeweiligen Vertiefung, und danach das Einsenken des Chip in diese Vertiefung. Die kontaktfreie Rückseite des Chip liegt etwa flächenbündig in der Ebene der Träger-Oberfläche und kann - vor oder nach der Wärmebehandlung des Leitklebers - auf dieser Oberfläche bedarfsweise wieder durch Vergießen mit Vergussmasse oder Umspritzen versiegelt werden. Mit dieser zusätzlich schützenden mechanischen Versiegelung des Chip im Träger kann die Vertiefung flächenbündig mit der umgebenden Oberfläche des Trägers abgeschlossen sein. Außerdem ist damit zugleich ein den montierten Chip umgebender (aber vorteilhafter Wese nicht durch Leiterbahnen zu überbrückender) Graben verfüllt. Bei hinreichender Viskosität fließt das elektrisch isolierende Versiegelungsmaterial noch zwischen den Chip-Kontakten und den damit verbundenen Leiterbahnen-Enden unter den Chip und trägt dort zum stoffschlüssigen mechanischen Anschluss des Chip an den Boden der Vertiefung im Träger bei. Vorzugsweise erstreckt solche Versiegelung sich außerhalb der Vertiefung wieder über die umgebenden Bereiche von Leiterbahnen auf der Träger-Oberfläche; wobei wieder Anschlussbereiche auf den Leiterbahnen freigespart bleiben können, um hier später Prüfspitzen anzusetzen oder Bauelemente in Oberflächenmontage anzuschließen.
  • So erfolgen bei der erfindungsgemäßen Chipmontage mehrere mechanische und elektrische Installationen parallel in einem einzigen engräumigen, funktionszuverlässigen Bestückungsvorgang auf die Leitkleber-Leiterbahnen.
  • Für eine besonders kostengünstige Serienfertigung ist es zweckmäßig, mehrere derartige Träger mit ihren flachen sacklochähnlichen Vertiefungen zu einem Nutzen in Form eines Vielfachträgers zusammenzufassen, insbesondere einteilig mit Sollbruchlinien im Spritzguss herzustellen. Auf der Träger-Oberfläche in der Umgebung der jeweiligen Vertiefung und bis in diese hinein werden wieder die Leiterbahnen aus Leitkleber-Strängen aufgebracht. Mittels Handlingautomaten können die Vertiefungen rasch mit ihren Chips bestückt und dabei mit ihren Kontakten auf den Leiterbahnen-Enden festgeklebt werden. Vor oder nach dem Trocknungsprozess wird die komplette Oberfläche dieses Nutzens einschließlich aller wenigstens angenähert flächenbündig darin gehaltener Chips unter flächenbündigem Ausgleich mit der umgebenden Oberfläche in einem Zuge versiegelt. Daraufhin kann eine elektrische Prüfung aller Leiterbahnen nacheinander oder in einem Zuge - mit Markieren etwaiger Fehlfunktionen - erfolgen, ehe schließlich der Nutzen zu den einzelnen, chipbestückten Trägern in Form etwa von flachen Tiegeln vereinzelt wird.
  • Falls dabei unregelmäßig auftretende Bruchkanten unerwünscht sind, können für die Serienfertigung auch einzeln spritzgegossene flache dickwandige napf- oder tiegelförmige Träger vorübergehend zu einem Gebinde zusammengefasst, auf den Stirnflächen ihrer Wandungen in der Umgebung der Vertiefungen und bis auf deren Böden hinab in diese hinein wieder mit den Leiterbahnen aus Leitkleber bedruckt und schließlich, vor dem Trocknungsprozess, mit den Chips bestückt sowie gegebenenfalls wieder versiegelt werden.
  • Solche Chipmontage bei gleichzeitigem Vorliegen von mehreren napfförmigen Trägern ist besonders preisgünstig, da sie programmgesteuert mit geometrieunabhängigen Standardwerkzeugen realisierbar ist, und da sich dann die Vereinzelung der nur vorübergehend zusammengefassten Träger beim Auflösen des Gebindes von selbst einstellt. Solche chipbestückten Tiegel mit jeweils am Rande der Vertiefung zugänglichen Leiterbahnen-Anschlussbereichen können unmittelbar als Chip-Bauelemente unter Schaltungsanschluss in Oberflächenmontage weiterverarbeitet werden.
  • Im Rahmen vorliegender Erfindung kann aber auch vorgesehen sein, dass der Chip auf einer kleinen Leiterfläche, bevorzugt aus Hochleistungs-Kunststoff (wie PolyimidFolie; oder Glasfasergewebe in typisch 0,1 mm bis 1,5 mm starker flammhemmender Epoxidharzmatrix), kontaktiert wird. Wie zuvor für den einzelnen Chip beschrieben, wird nun diese Gesamtheit aus Leiterplatte und Chip auf oder in dem Träger mechanisch und elektrisch an Leitkleber-Leiterbahnen angeschlossen. Das ist insbesondere zweckmäßig bei hochpoligen Chips mit besonders engen Kontaktabständen, die zunächst auf der kleinen Feinst-Leiterplatte aufgepreizt werden, ehe sie an die Leitkleber-Leiterbahnen angeschlossen werden.
  • Stets ergibt die erfindungsgemäße Chipmontage mit wenigstens einem auf einen Träger aufgesetzten oder insbesondere in einen Träger bündig eingesenkten Chip unmittelbar einen mechanischen und elektrischen Anschluss an Leitkleber-Leiterbahnen und somit eine kostengünstige und technologisch unproblematische Chipmontage, die (zumal im Vergleich zum bloßen, ungehäusten Chip) problemlos als diskretes elektrisches Bauelement handhabbar und insbesondere zu Oberflächenmontage in einer Schaltung prädestiniert ist.
  • Es kann im Rahmen vorliegender Erfindung aber auch vorgesehen sein, als Träger für das Aufsetzen oder Einsetzen des Chip ein Kunststoffgehäuse zu verwenden, das beispielsweise eine elektrische oder elektromechanische Sensor- oder Steuerungseinrichtung beherbergt. Der Chip kann dann auf oder in einer äußeren oder bevorzugt inneren Wandfläche des Gehäuses unter mechanischem und elektrischem Anschluss an dorthin verlegte Leitkleber-Leiterbahnen montiert werden.
  • Andererseits kann der Träger, auf oder in den der Chip montiert wird, auch unmittelbar zum Realisieren von Funktionen ausgelegt sein. So kann eine Induktionsspule eingesetzt, insbesondere eingegossen und induktiv an den Chip gekoppelt sein. Oder der Chip wirkt als Drucksensor nahe einem an einen Schlauch anschließbaren Hohlraum im Träger. Im Montage-Spritzguss können bewegliche, etwa extern verdrehbare Funktionselemente in den Träger integriert und - berührungslos, kapazitiv oder induktiv - an einen benachbart vorzugsweise eingesenkt montierten Chip gekoppelt sein.
  • Ein zwischen Elektroden teilweise mit elektrisch leitender Flüssigkeit gefüllter Hohlraum im Träger kann in Zusammenwirken mit dem Chip als lageabhängiger Schalter oder als Beschleunigungssensor dienen. Auch kann etwa ein Permanentmagnet für Steuerungsfunktionen eingeklebt, eingegossen oder aus Sintermaterial im Mehrkomponenten-Spritzguss in den Träger integriert werden.
  • Zusätzliche Abwandlungen und Weiterbildungen der erfindungsgemäßen Chipmontage ergeben sich aus den weiteren Ansprüchen und, auch unter Berücksichtigung von deren Vorteilen, aus nachstehender Beschreibung von bevorzugten Realisierungsbeispielen zur erfindungsgemäßen Lösung. In der Zeichnungsskizze zeigt stark vergrößert und auf das Funktionswesentliche abstrahiert:
    • 1 einen auf einen Träger montierten Chip,
    • 2 einen in einen Träger, in eine schwach konische Vertiefung, eingesenkt montierten Chip,
    • 3 einen zum diskreten Chip-Bauelement eingefassten Chip,
    • 4 einen Chip-Träger mit in ihn eingelassenen weiteren Komponenten und
    • 5 einen Chip-Träger mit einem im Montagespritzguss integrierten Aktuator.
  • In der Ausführung der erfindungsgemäßen Chipmontage nach 1 ist (wenigstens) ein ungehäuster Chip 11 mit seiner integrierten Schaltung auf einen Träger 12 in Form einer Platte aus elektrisch nicht leitendem Material (insbesondere Kunststoff) montiert. Diese Installation umfasst eine mechanische Festlegung, hier auf einer Oberfläche 13 des Trägers 12, unter gleichzeitigem elektrischem Anschluss an elektrisch gegeneinander isolierte Leiterbahnen 14, die wie oben beschrieben in Form von Leitkleber-Strängen auf die Träger-Oberfläche 13 aufgebracht sind. Solche Leitkleber-Leiterbahnen 14 verlaufen jeweils von wenigstens einem zur Kontaktierung zugänglichen Anschlussbereich 15 der Leiterbahn 14 auf der Träger-Oberfläche 13 bis unter einen Chip-Kontakt 16 beim - mit den Kontakten 16 voraus - auf den Träger 12 aufgesetzten Chip 11. Der Chip 11 wurde dabei mit seinen Kontakten 16 gleichzeitig in die noch unausgehärtete, feuchte Masse der diesseitigen Enden 17 der Leiterbahnen 14 eingedrückt, wodurch über die Leiterbahnen 14 bereits ein vorläufiges Verkleben des Chip 11 auf dem Träger 12 eintrat; also ein elektrisch leitendes Verkleben der Kontakte 16 mit den darunter gelegenen Enden 17 der Leiterbahnen 14. Vor oder nach einem Trockenprozess zum Aushärten der Leiterbahnen 14 unter Festigen ihrer stoffschlüssigen Verbindungen zu den Chip-Kontakten 16 kann noch, insbesondere zu mechanischem Schutz des Chip 11, eine Versiegelung 18 mittels einer Vergussmasse geschaffen worden sein, die sich möglichst auch noch über jedenfalls einen gewissen Teil der Leiterbahnen 14 neben dem Chip 11 erstreckt. Dabei wurden jedoch Anschlussbereiche 15 längs der Leiterbahnen 14 zunächst abgedeckt, um hier später die Leiterbahnen 14 kontaktieren zu können.
  • Besser geschützt ist der Chip 11, wenn er etwa gemäß 2 in den Träger 12 hinein montiert ist. Dazu ist eine an der Stärke des Chip 11 orientierte, flache Vertiefung 20 von wenigstens den Abmessungen des Chip 11 in die Oberfläche 13 des Trägers 12 eingebracht, insbesondere bei Herstellung in Kunststoff-Spritzguss gleich eingeformt. Die Leiterbahnen 14 verlaufen nun von ihren Anschlussbereichen 15 an der Träger-Oberfläche 13, hier direkt neben der Öffnung der Vertiefung 20 gelegen, längs der Innenmatelfläche 22 der jeweiligen Vertiefung 20 zu den Leiterbahnen-Enden 17 auf dem Boden 21 unter den Chip-Kontakten 16. Vorzugsweise öffnet sich, jedenfalls umfangsbereichsweise, also längs einer Erzeugenden, die Innenmantelfläche 22 nach Art eines Hohlpyramidenstumpfes, um den Leitkleber-Strang einfacher längs der (gegenüber der Längsachse) geneigten Innenmantelfläche 22 der Vertiefung 20 zum Boden 21 hin aufbringen zu können. Außerdem ist bei einem Pyramidenstumpf das Einsenken des mehreckigen Chip 11 mit seinen Kontakten 16 voraus bis zum Boden 21 in die Vertiefung 20 hinein gefördert. Der den Chip 11 dann in der Vertiefung 20 umgebende Graben 23 (der nicht von einer Leiterbahn überbrückt werden muss, weil die Leiterbahnen 14 über den Boden 21 zur Innenmantelfläche 22 der Vertiefung 20 verlaufen) ist schließlich bis in die Ebene der Träger-Oberfläche 13 samt der damit fast flächenbündigen kontaktfreien Chip-Rückseite mit der Versiegelung 18 aufgefüllt.
  • Der Chip-Träger 12 hat in 2 die Form eines flachen dickwandigen Tiegels 24, mit konisch zulaufender Vertiefung 20. Mit den direkt neben der Tiegel-Öffnung in der Oberfläche 13 gelegenen Leiterbahnen-Anschlussbereichen 15 für Prüfspitzen 19 und insbesondere für Schaltungsverdrahtungen ergibt diese Chipmontage mit dem eingesenkten Chip 11 ein diskretes Bauelement 25 für eine Oberflächenmontage (SMD). Das kann gemäß 3 zusammen mit anderen SMD-Bauelementen 26 (etwa einem Widerstand oder einer Leuchtdiode) auf der Platine 27 einer herkömmlichen gedruckten oder geätzten Schaltung 28 verdrahtet werden.
  • Nach 4 ist der spritzgegossene Träger 12 der Chipmontage außer mit der Vertiefung 20 zur Aufnahme und Kontaktierung des Chip 11 auch mit einem Sackloch 29 zu Aufnahme eines weiteren SMD-Bauelementes 26 ausgestattet. Eine der Leitkleber-Leiterbahnen 14 verläuft von einem der Chip-Kontakte 16 am Boden 21 der Vertiefung 20 längs ihrer (in diesem Beispiel nicht geneigten) Innenmantelfläche 22 und der Träger-Oberfläche 13 zu einer Anschlusskappe 30 des in das Sackloch 29 eingesenkten, länglichen SMD-Bauelementes 26; und dann von dessen axial gegenübeiliegenden Anschlusskappe 30 wiederum längs der Oberfläche 13 zu einem in den Träger 12 eingegossenen oder eingeschossenen Steckerstift 31. Dieser Verlauf der Leiterbahn 14 längs der Oberfläche 13, einschließlich des SMD-Bauelementes 26, ist von der Vergussmasse abgedeckt, die auch die Versiegelung 18 des Chip 11 in seiner Vertiefung 20 darstellt und bei hinreichender Viskosität auch im Freiraum zwischen den Kontakten 16-16 beziehungsweise Leiterbahnen-Enden 17-17 zur Haftung des Chip11 auf dem Boden 21 beiträgt.
  • In 4 ist die zusätzliche Ausstattung des Trägers 12 direkt unter dem Chip 11 mit einem besonderen Funktionselement 32 berücksichtigt, etwa einer induktiv an eine Sensorschaltung im Chip 11 gekoppelten Induktionsspule.
  • Nach 5 ist stattdessen ein Aktuator 33 als bewegliches zusätzliches Funktionselement 32 im Montagespritzguss in den Träger 12 integriert. Dabei handelt es sich um einen Zweikomponenten-Spritzguss mit einer Kavität in der einen Komponente, die von einer stärker schrumpfenden zweiten Kunststoff-Komponente gefüllt ist; so dass nach dem Abkühlen ein Funktionselement 32 von der schwächer geschrumpften Kavität unter geringem Spiel beweglich eingefasst ist. Bei diesem Aktuator 33 handelt es sich etwa um einen Drehgeber, dessen Sensorschaltung im Chip 11 beim Drehweg eines in den Rotor eingegossenen Permanentmagneten (nicht dargestellt) liegt.
  • Das erfindungsgemäße Verfahren zur Chipmontage drückt also insbesondere wenigstens einen ungehäusten Chip 11 mit seinen Kontakten 16 voraus in zunächst noch nicht ausgehärtete Leitkleber-Leiterbahnen 14 ein, die auf einen elektrisch isolierenden Träger 12, vorzugsweise bis zum Boden 21 der Vertiefung 20 eines als Bauelement 25 ausgelegten Tiegels 24 hinab, aufgebracht sind. In den Träger 12 können mit dem Chip 11 in Wirkverbindung stehende Funktionselemente 32 integriert sein. Der Chip 11 in seiner Vertiefung 20, sowie gegebenenfalls längs der Träger-Oberfläche 13 verlaufende Leiterbahnen 14 und eingesenkte SMD-Bauelemente 26, erhalten als mechanischen Schutz eine oberflächenbündige Versiegelung 18.
  • Bezugszeichenliste
    • 11
    Chip (ungehäust)
    12
    Träger (für 11)
    13
    Oberfläche (von 12)
    14
    Leitkleber-Leiterbahn (zwischen 15 und 17)
    15
    Anschlussbereich (an 14)
    16
    Kontakt (von 11, bei 17)
    17
    Ende (von 14, unter 11 bei 16)
    18
    Versiegelung (von 11 und gegebenenfalls auch 13, 14)
    19
    Prüfspitze (an 15)
    20
    Vertiefung (in 12, für 11)
    21
    Boden (von 20)
    22
    Innenmantelfläche (von 20; in 2 konisch verlaufend)
    23
    Graben (zwischen 11 und 22)
    24
    Tiegel (als 12 mit 20)
    25
    Chip-Bauelement (als SMD mit 15 bei 23 und 11 in 24)
    26
    SMD-Bauelement
    27
    Platine (mit 25, 26, 28)
    28
    Schaltung (auf 27, für 25, 26)
    29
    Sackloch (in 12 für 26)
    30
    Anschlusskappen (von 26, an 14)
    31
    Steckerstift (aus 12 heraus, an 14)
    32
    Funktionselement (in 12, bei 11)
    33
    Aktuator (als 32 in Montagespritzguss)

Claims (3)

  1. Chipmontage-Verfahren, bei dem zur Ausbildung eines Bauelements (25) wenigstens ein Chip (11) ungehäust mit Leiterbahnen (14) auf einem elektrisch isolierenden Träger (12) kontaktiert wird, indem er mit seinen auf einer der Oberflächen des Chips (11) gelegenen Kontakten (16) voraus in eine wenigstens angenähert passgenaue Vertiefung (20) eingesenkt und dort in Leiterbahnen (14) aus Leitkleber-Strängen eingedrückt wird, die sich längs eines Bodens (21) und einer Innenmantelfläche (22) der Vertiefung (20) erstrecken, und so stoffschlüssig, mechanisch und elektrisch an die Leiterbahnen (14) angeschlossen wird, woraufhin er - samt ihn umgebender Bereiche der Leiterbahnen (14) unter Freisparen von Anschlussbereichen (15) - mit einer Versiegelung (18) versehen wird, wobei die Versiegelung (18) derart angebracht wird, dass das Bauelement (25) oberflächenmontierbar ist, und bei dem das Bauelement (25) auf einer Oberfläche einer Platine (27) oberflächenmontiert wird.
  2. Verfahren nach dem vorangehenden Anspruch, dadurch gekennzeichnet, dass Leiterbahnen (14) in Form der dort aufgebrachten Leitkleber-Stränge sich längs der Innenmantelfläche (22) bis wenigstens zu einem Anschlussbereich (15) an oder auf dem Träger (12) bei dem Boden (21) gegenüberliegenden Rand der Innenmantelfläche (22) erstrecken.
  3. Verfahren nach dem vorangehenden Anspruch, dadurch gekennzeichnet, dass Leiterbahnen (14) längs wenigstens bereichsweise geneigter Innenmantelflächen (22) von Vertiefungen (20) aufgebracht werden und ein einen Chip (11) in der Vertiefung (20) umgebender Graben (23) mit Versiegelung (18) aufgefüllt wird.
DE102013022388.1A 2013-08-19 2013-10-09 Chipmontage-Verfahren Active DE102013022388B3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013013765 2013-08-19
DE102013013765.9 2013-08-19

Publications (1)

Publication Number Publication Date
DE102013022388B3 true DE102013022388B3 (de) 2024-01-04

Family

ID=52430064

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102013016697.7A Active DE102013016697B4 (de) 2013-08-19 2013-10-09 Oberflächenmontiertes Bauelement und Verwendung davon
DE102013022388.1A Active DE102013022388B3 (de) 2013-08-19 2013-10-09 Chipmontage-Verfahren

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102013016697.7A Active DE102013016697B4 (de) 2013-08-19 2013-10-09 Oberflächenmontiertes Bauelement und Verwendung davon

Country Status (1)

Country Link
DE (2) DE102013016697B4 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3533159A1 (de) 1984-09-17 1986-03-27 Osakeyhtiö Lohja Ab, Virkkala Verfahren zum verkapseln von auf einem traegerband montierten bauelementen, insbesondere von halbleiterbauelementen
DE3623419A1 (de) 1986-07-11 1988-01-21 Junghans Uhren Gmbh Verfahren zum bestuecken eines leiterbahnen-netzwerkes fuer den schaltungstraeger eines elektromechanischen uhrwerks und teilbestuecktes leiterbahnen-netzwerk eines uhrwerks-schaltungstraegers
EP0694871A1 (de) 1993-02-01 1996-01-31 Solaic Verfahren zum Implantieren einer Mikroschaltung auf einen Chip- und/oder Speicherkartenkörper, und Karte mit einer auf dieser Weise implantierten Mikroschaltung
DE19944383A1 (de) 1999-09-16 2001-04-19 Ticona Gmbh Gehäuse für elektrische oder elektronische Vorrichtungen mit integrierten Leiterbahnen
DE112005001414T5 (de) 2004-06-15 2007-05-03 Imbera Electronics Oy Verfahren zur Herstellung eines Elektronikmoduls
US20070284759A1 (en) 2004-04-27 2007-12-13 Dai Nippon Printing Co., Ltd. Method For Producing Sheet With Ic Tags, Apparatus For Producing Sheet With Ic Tags, Sheet With Ic Tags, Method For Fixing Ic Chips, Apparatus For Fixing Ic Chips, And Ic Tag

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3533159A1 (de) 1984-09-17 1986-03-27 Osakeyhtiö Lohja Ab, Virkkala Verfahren zum verkapseln von auf einem traegerband montierten bauelementen, insbesondere von halbleiterbauelementen
DE3623419A1 (de) 1986-07-11 1988-01-21 Junghans Uhren Gmbh Verfahren zum bestuecken eines leiterbahnen-netzwerkes fuer den schaltungstraeger eines elektromechanischen uhrwerks und teilbestuecktes leiterbahnen-netzwerk eines uhrwerks-schaltungstraegers
EP0694871A1 (de) 1993-02-01 1996-01-31 Solaic Verfahren zum Implantieren einer Mikroschaltung auf einen Chip- und/oder Speicherkartenkörper, und Karte mit einer auf dieser Weise implantierten Mikroschaltung
DE19944383A1 (de) 1999-09-16 2001-04-19 Ticona Gmbh Gehäuse für elektrische oder elektronische Vorrichtungen mit integrierten Leiterbahnen
US20070284759A1 (en) 2004-04-27 2007-12-13 Dai Nippon Printing Co., Ltd. Method For Producing Sheet With Ic Tags, Apparatus For Producing Sheet With Ic Tags, Sheet With Ic Tags, Method For Fixing Ic Chips, Apparatus For Fixing Ic Chips, And Ic Tag
DE112005001414T5 (de) 2004-06-15 2007-05-03 Imbera Electronics Oy Verfahren zur Herstellung eines Elektronikmoduls

Also Published As

Publication number Publication date
DE102013016697B4 (de) 2023-12-21
DE102013016697A1 (de) 2015-02-19

Similar Documents

Publication Publication Date Title
DE102004011702B4 (de) Verfahren zur Herstellung eines Kartenkörpers für eine kontaktlose Chipkarte
EP0641154B1 (de) Baugruppe zur Aufnahme elektronischer Bauelemente
EP3329751B1 (de) Elektronikmodul mit über sockelelement flexibel platzierbarem bauelement und verfahren zum fertigen desselben
DE102006002539A1 (de) Leuchtdiodenbauteil und Verfahren zu seiner Herstellung
EP2044627B1 (de) Elektronikanordnung
EP2235492A1 (de) Druckmessmodul
DE102009002519A1 (de) Gekapselte Schaltungsvorrichtung für Substrate mit Absorptionsschicht sowie Verfahren zu Herstellung derselben
DE102005041451A1 (de) Elektronische Steckeinheit
EP2819492B1 (de) MID-Bauteil, Verfahren zur Herstellung
DE102006037159B4 (de) Komponententräger und Verfahren zum Herstellen einer elektrischen Baugruppe durch Verdrahten ihrer Komponenten
DE102010062761B4 (de) Elektronisches Schaltungsmodul
EP2265102B1 (de) Sensoraufbau ohne Gehäuse
EP2997645B1 (de) Kontaktierungskomponente für ein antriebsmodul, antriebsmodul sowie verfahren zur herstellung einer kontaktierungskomponente
EP0649719B1 (de) Verfahren zur Herstellung von Chipkarten mittels Spritzgiessen
DE19639902C2 (de) Verfahren zur Herstellung kontaktloser Chipkarten und kontaktlose Chipkarte
DE102013022388B3 (de) Chipmontage-Verfahren
DE102015223668B4 (de) Verfahren zur Herstellung einer mit Kunststoff umspritzten Elektronikbaugruppe, eine derartige Elektronikbaugruppe, sowie ein kapazitiver Sensor
EP2378846A1 (de) Dekorative Produktoberfläche mit Leiterplattenfunktion
DE102013215365A1 (de) Elektrische Getriebesteuervorrichtung und Herstellungsverfahren
DE102019201404A1 (de) Elektronikmodul
EP3471518B1 (de) Verfahren zur herstellung von optoelektronischen sensoren, insbesondere von miniatursensoren
DE19732353A1 (de) Verfahren zur Herstellung kontaktloser Chipkarten und kontaktlose Chipkarte
DE19742470A1 (de) Verfahren zum Herstellen eines elektrischen Gerätes mit Gehäuse
DE102012209033A1 (de) Elektronikmodul sowie Verfahren zur Herstellung eines solchen Elektronikmoduls, sowie elektronisches Steuergerät mit einem solchen Elektronikmodul
WO2018206594A1 (de) Bauteil mit emv schutz für elektronische platine

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R129 Divisional application from

Ref document number: 102013016697

Country of ref document: DE

R016 Response to examination communication
R082 Change of representative

Representative=s name: CANZLER & BERGMEIER PATENTANWAELTE PARTNERSCHA, DE

Representative=s name: PATENTANWAELTE CANZLER & BERGMEIER PARTNERSCHA, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division