KR20060087583A - 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의제조 방법 - Google Patents

적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의제조 방법 Download PDF

Info

Publication number
KR20060087583A
KR20060087583A KR1020067005813A KR20067005813A KR20060087583A KR 20060087583 A KR20060087583 A KR 20060087583A KR 1020067005813 A KR1020067005813 A KR 1020067005813A KR 20067005813 A KR20067005813 A KR 20067005813A KR 20060087583 A KR20060087583 A KR 20060087583A
Authority
KR
South Korea
Prior art keywords
conductor
ceramic electronic
solvent
electronic component
paste
Prior art date
Application number
KR1020067005813A
Other languages
English (en)
Other versions
KR100853279B1 (ko
Inventor
시게키 사토
도모코 나카무라
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20060087583A publication Critical patent/KR20060087583A/ko
Application granted granted Critical
Publication of KR100853279B1 publication Critical patent/KR100853279B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Conductive Materials (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

도전체 재료 농도를 원하는 대로 제어하면서 도전성 재료가 높은 분산성을 가지고 분산된 도전체 페이스트를 제조할 수 있는 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의 제조 방법을 제공한다. 도전체 분말과 바인더 및 용제를 점토 형태로 혼련하는 혼련 공정 및 상기 혼련 공정에 의해 얻어진 혼합물에 혼련 공정에서 사용한 용제와 동일한 용제를 첨가하여 점도를 저하시키고 상기 혼합물을 슬러리화하는 슬러리화 공정을 포함하는 것을 특징으로 하는 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의 제조 방법.
도전체 페이스트, 농도, 분산성, 혼련, 바인더, 점토, 슬러리, 적층 세라믹, 용제, 점도

Description

적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의 제조 방법{METHOD FOR PRODUCING CONDUCTIVE PASTE FOR INTERNAL ELECTRODE OF MULTILAYER CERAMIC ELECTRONIC COMPONENT}
본 발명은 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의 제조 방법에 관한 것으로서, 더욱 상세하게는, 도전체 재료 농도를 원하는 대로 제어하면서 도전성 재료가 높은 분산성을 가지고 분산된 도전체 페이스트를 제조할 수 있는 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의 제조 방법에 관한 것이다.
최근 각종 전자 기기의 소형화에 따라 전자 기기에 실장되는 전자 부품의 소형화 및 고성능화가 요구되게 되었으며, 적층 세라믹 콘덴서 등의 적층 세라믹 전자 부품에서도 적층 수의 증가, 적층 단위의 박층화가 강하게 요구되고 있다.
적층 세라믹 콘덴서에 의해 대표되는 적층 세라믹 전자 부품을 제조하려면 먼저 세라믹 분말과, 아크릴 수지, 부틸알 수지 등의 바인더와, 프탈산 에스테르류, 글리콜류, 아디프산, 인산 에스테르류 등의 가소제와, 톨루엔, 메틸에틸케톤, 아세톤 등의 유기 용매를 혼합 분산하여 유전체 페이스트를 조제한다.
이어서, 유전체 페이스트를 익스트루전 코터(coater)나 그라비아 코터를 사 용하여 폴리에틸렌테레프탈레이트(PET)나 폴리프로필렌(PP) 등에 의해 형성된 지지 시트 상에 도포하고 가열하여 도막을 건조시키고 세라믹 그린 시트를 제작한다.
또한, 세라믹 그린 시트 상에 니켈 등의 전극 페이스트를 스크린 인쇄기 등에 의해 소정의 패턴으로 인쇄하고 건조시켜 전극층을 형성한다.
전극층이 형성되면, 전극층이 형성된 세라믹 그린 시트를 지지 시트로부터 박리하여 세라믹 그린 시트와 전극층을 포함하는 적층체 유닛을 형성하고, 원하는 수의 적층체 유닛을 적층하여 가압하고, 얻어진 적층체를 칩 형태로 절단하여 그린 칩을 제작한다.
마지막으로 그린 칩으로부터 바인더를 제거하여 그린 칩을 소성하고 외부 전극을 형성함으로써 적층 세라믹 콘덴서 등의 세라믹 전자 부품이 제조된다.
전자 부품의 소형화 및 고성능화의 요청에 따라 현재 적층 세라믹 콘덴서의 층간 두께를 결정하는 세라믹 그린 시트의 두께를 3μm 또는 2μm 이하로 할 것이 요구되고 있으며, 300 이상의 세라믹 그린 시트와 전극층을 포함하는 적층체 유닛을 적층할 것이 요구되고 있다.
그러한 결과로서, 매우 얇은 전극층, 예컨대 2μm 이하의 두께의 전극층을 형성할 것이 요구되고 있으며, 이러한 요구를 만족시키기 위해서는 도전체 페이스트 내의 도전체 재료의 분산성을 향상시키는 것이 필요하다.
즉, 도전체 페이스트 내의 도전체 재료의 분산성이 낮으면 도전체 페이스트를 인쇄하여 형성한 전극층의 건조 후의 도전체 재료의 밀도가 낮아지고 소결시에 전극층이 크게 수축하기 때문에, 인쇄에 의해 박층의 전극층을 형성한 경우에는 소 결 후에 전극층이 비연속적으로 되어 콘덴서의 전극의 중첩 면적이 낮아지고 취득 용량이 낮아진다는 문제가 발생한다.
따라서, 매우 얇은 전극층을 연속적으로 형성하기 위해서는 전극층을 형성하기 위한 도전체 페이스트 내의 도전체 재료 농도를 높은 정밀도로 제어함과 동시에, 도전체 페이스트 내의 도전성 재료의 분산성을 향상시켜 도전체 페이스트를 인쇄하여 형성된 전극층 내의 건조 후의 도전체 재료의 밀도를 향상시키는 것이 필요해진다.
또한, 도전성 페이스트 내에는 소결을 억제하기 위하여 소결 억제재가 첨가되고, 적층 세라믹 콘덴서의 경우에는 유전체의 조성과 동일하거나 거의 같은 유전체 조성물을 소결 억제재로서 도전체 분말에 혼합하고 있는데, 소결 억제재를 효과적으로 사용하기 위해서는 소결 억제재와 도전체 분말의 분산성을 균일하게 하는 것이 필요하다.
종래의 도전체 페이스트는 도전체 분말과 소결 억제재와 메틸에틸케톤이나 아세톤 등의 저비점 용제를 볼밀을 사용하여 혼합하여 분산하고, 또한 이와 같이 얻어진 분산물에 터피네올 등의 고비점 용제와 에틸셀룰로오스 등의 유기 바인더를 첨가하고 혼합하여 세라믹 슬러리를 생성하거나, 또는 도전체 분말과 소결 억제재와 메틸에틸케톤이나 아세톤 등의 저비점 용제와 터피네올 등의 고비점 용제를 볼밀을 사용하여 혼합하여 분산하고, 또한 이와 같이 얻어진 분산물에 터피네올 등의 고비점 용제와 에틸셀룰로오스 등의 유기 바인더를 첨가하고 혼합하여 세라믹 슬러리를 생성하고, 증발기를 사용하여 저비점 용제를 증발시켜 슬러리로부터 제거하여 도전체 페이스트를 조제하고, 점도를 조정하기 위하여 얻어진 도전체 페이스트에 다시 터피네올 등의 고비점 용제를 첨가하고 자동 유발이나 3개 롤 등을 사용하여 분산하여 조제되고 있다.
그러나, 이러한 방법에 의해 도전체 페이스트를 조제하는 경우에는, 증발시킨 저비점 용제의 잔류량 및 저비점 용제를 증발시켜 제거할 때의 고비점 용제의 증발량을 정밀하게 제어하기가 어렵고, 따라서 원하는 도전체 재료 농도를 갖는 도전체 페이스트를 조제하기가 매우 어렵기 때문에, 도전체 페이스트를 인쇄함으로써 원하는 건조 두께를 갖는 내부 전극층을 형성하기가 매우 어렵고, 또한 저비점 용제를 증발시켜 도전체 페이스트를 조제한 후에 터피네올 등의 고비점 용제를 도전체 페이스트에 첨가하여 점도를 조정하는 경우에는 소위 솔벤트 쇼크가 발생하고, 즉 도전체 분말에 대한 친화성이 다른 용제 종류의 혼합 및 고형분 농도의 급격한 변화로 인해 도전체 분말이 응집되어, 도전체 재료가 높은 분산성을 가지고 분산된 도전체 페이스트를 얻을 수 없는 경우가 있다는 문제가 있었다.
따라서 본 발명은, 도전체 재료 농도를 원하는 대로 제어하면서 도전성 재료가 높은 분산성을 가지고 분산된 도전체 페이스트를 제조할 수 있는 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의 제조 방법을 제공하는 것을 목적으로 하는 것이다.
본 발명의 이러한 목적은 도전체 분말과, 바인더 및 용제를 점토 형태로 혼련하는 혼련 공정과, 상기 혼련 공정에 의해 얻어진 혼합물에 혼련 공정에서 사용한 용제와 동일한 용제를 첨가하여 점도를 저하시키고, 상기 혼합물을 슬러리화하는 슬러리화 공정을 포함하는 것을 특징으로 하는 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의 제조 방법에 의해 달성된다.
본 발명에 의하면, 도전체 페이스트의 도전체 재료 농도는 혼합물에 첨가되는 용제의 양에 따라 결정되므로, 원하는 도전체 재료 농도를 갖는 도전체 페이스트를 조제하는 것이 가능해진다.
또한 본 발명에 의하면, 도전체 페이스트의 점도를 조정하기 위하여 혼련 공정에서 사용한 용제와 동일한 용제가 첨가되므로 소위 솔벤트 쇼크가 발생하는 것을 확실하게 방지할 수 있고, 따라서 도전체 재료의 분산성이 뛰어난 도전체 페이스트를 조제하는 것이 가능해진다.
본 발명의 바람직한 실시 태양에서는 도전체 분말과, 바인더 및 용제가 이들 혼합물이 습윤점에 도달할 때까지 혼련된다.
본 발명의 바람직한 실시 태양에서는 도전체 분말과, 바인더 및 용제가 이들 혼합물의 고형분 농도가 84 내지 94%가 될 때까지 혼련된다.
본 발명의 바람직한 실시 태양에서는 고속 전단 믹서, 유성 방식의 혼련기 및 니더(kneader)로 이루어지는 군으로부터 선택되는 믹서를 사용하여 도전체 분말과 바인더 및 용제가 혼련된다.
본 발명의 바람직한 실시 태양에서는 슬러리화 공정에 의해 얻어진 슬러리를 폐쇄형 유화기를 사용하여 연속적으로 더 분산시켜 도전체 페이스트가 조제된다.
본 발명의 바람직한 실시 태양에 의하면, 슬러리가 폐쇄형 유화기를 사용하여 분산되어 도전체 페이스트가 조제되므로, 도전체 페이스트 내의 도전체 재료의 분산성을 더욱 향상시키는 것이 가능해짐과 동시에, 도전체 페이스트의 도전체 재료 농도를 원하는 대로 제어하는 것이 가능해진다.
또한 본 발명의 바람직한 실시 태양에 의하면, 슬러리가 폐쇄형 유화기를 사용하여 연속적으로 분산되어 도전체 페이스트가 조제되므로, 3개 롤을 사용하여 슬러리를 분산하고 도전체 페이스트를 조제하는 경우에 비하여 분산 공정에서의 고형분 농도의 변화를 억제함과 동시에, 제조 효율을 대폭으로 증대시키는 것이 가능해진다.
본 발명에서 바람직하게는, 도전체 분말과, 바인더 및 용제가 혼합물이 습윤점에 도달할 때까지 혼련되고, 더욱 바람직하게는 도전체 분말과, 바인더 및 용제가 혼합물의 고형분 농도가 84 내지 94%가 될 때까지 혼련된다.
본 발명에서 바람직하게는, 도전체 분말과 바인더 및 용제가 고속 교반형 믹서를 사용하여 혼련된다.
본 발명에서 더욱 바람직하게는, 고속 전단 믹서, 유성 방식의 혼련기 및 니더로 이루어지는 군으로부터 선택되는 믹서를 사용하여 도전체 분말과, 바인더 및 용제가 혼련된다.
본 발명에서 고속 전단 믹서로는, Mitsui Mining Co., Ltd., 제조 "헨쉘 믹서(Henshel Mixer)" (상품명)나 Nippon Eirich Co., Ltd. 제조 "아이리치 믹서(Eirich Mixer)" 등이 바람직하게 사용되고, 고속 전단 믹서를 사용하여 도전체 분 말과 바인더 및 용제를 혼련하는 경우에는 회전 속도가 통상 500rpm, 3000rpm으로 설정된다.
본 발명에서 유성 방식의 혼련기로는 2축 이상의 유성 방식의 혼합 혼련기인 플래너터리 믹서가 바람직하게 사용되고, 플래너터리 믹서를 사용하여 도전체 분말과 바인더 및 용제를 혼련하는 경우에는 100rpm 이하의 저속으로 회전되어 도전체 분말과 바인더 및 용제가 혼련된다.
본 발명에서 니더를 사용하여 도전체 분말과 바인더 및 용제를 혼련하는 경우에는 100rpm 이하의 저속으로 회전되어 도전체 분말과, 바인더 및 용제가 혼련된다.
본 발명에서 바람직하게는, 100 중량부의 도전체 분말에 0,25 내지 1.7 중량부의 바인더와 3.0 내지 15.0 중량부의 용제가 부가되어 고형분 농도가 84 내지 94%가 될 때까지 도전체 분말과 바인더 및 용제가 혼련되고, 더욱 바람직하게는 100 중량부의 도전체 분말에 0.5 내지 1.0 중량부의 바인더와 2.0 내지 10.0 중량부의 용제가 부가되어 고형분 농도가 85 내지 92%가 될 때까지 도전체 분말과 바인더 및 용제가 혼련된다.
본 발명에서 바람직하게는, 바인더를 용제에 용해시켜 유기 비히클이 조제되고, 3 내지 15 중량%의 유기 비히클 용액이 도전체 분말에 부가되어 도전체 분말과 바인더 및 용제가 혼련된다.
본 발명에서 바람직하게는, 혼련 공정에 의해 얻어진 혼합물에 분산제가 첨가되어 혼합물이 슬러리화된다.
본 발명에서 더욱 바람직하게는, 혼련 공정에 의해 얻어진 혼합물에 도전체 분말 100 중량부에 대하여 0.25 내지 2.0 중량부의 분산제가 첨가되어 혼합물의 점도가 저하된 후에 용제가 첨가되어 혼합물이 슬러리화된다.
본 발명에서 바람직하게는, 혼련 공정에 의해 얻어진 혼합물에 분산제가 첨가되어 혼합물의 고형분 농도가 40 내지 50%, 점도가 수 파스칼 내지 수십 파스칼이 될 때까지 혼합물이 슬러리화된다.
본 발명에서 바람직하게는, 슬러리화 공정에 의해 얻어진 슬러리가 폐쇄형 유화기를 사용하여 연속적으로 더 분산되어 도전체 페이스트가 조제된다.
본 발명에서 더욱 바람직하게는, 슬러리화 공정에 의해 얻어진 슬러리가 호모지나이저 또는 콜로이드 밀을 사용하여 연속적으로 분산되어 도전체 페이스트가 조제된다.
본 발명에서 사용되는 바인더는 특별히 한정되지 않으며, 바람직하게는 에틸셀룰로오스, 폴리비닐부틸알, 아크릴 수지 및 이들 혼합물로 이루어지는 군으로부터 선택된 바인더가 사용된다.
본 발명에서 사용되는 용제는 특별히 한정되지 않으며, 바람직하게는 터피네올, 디하이드로터피네올, 부틸카비톨, 부틸카비톨아세테이트, 터피네올아세테이트, 디하이드로터피네올아세테이트, 케로신 및 이들 혼합물로 이루어지는 군으로부터 선택된 용제가 사용된다.
본 발명에서 사용되는 분산제는 특별히 한정되지 않으며, 고분자형 분산제, 비이온계 분산제, 음이온계 분산제, 양이온계 분산제, 양면 계면 활성제 등의 분산 제를 사용할 수 있는데, 이들 중에서는 비이온계 분산제가 바람직하고, 특히 HLB(hydrophile-liophile balace)가 5 내지 7인 폴리에틸렌글리콜계 분산제가 바람직하게 사용된다.
본 발명에 따라 조제된 도전체 페이스트는 스크린 인쇄기 등을 사용하여 세라믹 그린 시트의 표면에 소정의 패턴으로 인쇄되어 전극층이 형성된다.
이어서, 유전체 페이스트가 스크린 인쇄기 등을 사용하여 세라믹 그린 시트의 표면에 인쇄된 전극층과 상보적인 패턴으로 세라믹 그린 시트의 표면에 인쇄되어 스페이서층이 형성되고, 세라믹 그린 시트로부터 지지 시트가 박리되어 세라믹 그린 시트, 전극층 및 스페이서층을 구비한 적층체 유닛이 제작된다.
유전체 페이스트를 스크린 인쇄기 등을 사용하여 세라믹 그린 시트의 표면에 전극층과 상보적인 패턴으로 인쇄하여 스페이서층을 형성하고, 스페이서층 건조 후에 스크린 인쇄기 등을 사용하여 본 발명에 따라 도전체 페이스트를 세라믹 그린 시트의 표면에 인쇄하여 전극층을 형성하여도 좋다.
또한, 제1 지지 시트의 표면에 세라믹 그린 시트를 형성함과 동시에, 제2 지지 시트의 표면에 본 발명에 따라 조제된 도전체 페이스트를 인쇄하여 전극층을 형성하고, 또한, 제2 지지 시트의 표면에 전극층과 상보적인 패턴으로 유전체 페이스트를 인쇄하여 스페이서층을 형성하고, 제3 지지 시트 상에 형성된 접착층을 세라믹 그린 시트 또는 전극층 및 스페이서층의 표면에 전사하고, 접착층을 통하여 세라믹 그린 시트와 전극층 및 스페이서층을 접착하여 적층체 유닛을 제작할 수도 있다.
이와 같이 제작된 원하는 수의 적층체 유닛이 적층되고 가압되어 적층체가 형성되고, 얻어진 적층체가 칩 형태로 재단되어 그린 칩이 제작된다.
또한, 바인더가 제거된 후에 그린 칩이 소성되고 외부 전극이 형성되어 적층 세라믹 콘덴서 등의 세라믹 전자 부품이 제조된다.
실시예
이하, 본 발명의 효과를 보다 명료하게 하기 위하여 실시예 및 비교예를 게시한다.
실시예
도전체 페이스트 내의 도전체 재료 농도가 47 중량%가 되도록 아래와 같이 도전체 페이스트를 조제하였다.
1.48 중량부의 (BaCa)SiO3와 1.01 중량부의 Y2O3와 O.72 중량부의 MgCO3와 O.13 중량부의 MnO와 0.045 중량부의 V2O5를 혼합하여 첨가물 분말을 조제하였다.
이와 같이 조제한 첨가물 분말 100 중량부에 대하여 150 중량부의 아세톤과 104.3 중량부의 터피네올과 1.5 중량부의 폴리에틸렌글리콜계 분산제를 혼합하여 슬러리를 조제하고, Ashizawa Finetech Co., LTd. 제조 분쇄기 "LMZ0.6"(상품명)을 사용하여 슬러리 내의 첨가물을 분쇄하였다.
슬러리 내의 첨가물을 분쇄함에 있어서는 ZrO2 비즈(직경 0.1mm)를 베셀 내에 베셀 용량에 대하여 80%가 되도록 충전하고, 주속 14m/분으로 로터를 회전시켜 슬러리를 모든 슬러리가 베셀에 체류하는 시간이 5분이 될 때까지 베셀과 슬러리 탱크 사이를 순환시켜 슬러리 내의 첨가물을 분쇄하였다.
분쇄 후의 첨가물의 중앙 지름은 0.1μm이었다.
이어서, 증발기를 사용하여 아세톤을 증발시켜 슬러리로부터 제거하고, 첨가물이 터피네올에 분산된 첨가물 페이스트를 조제하였다. 첨가물 페이스트 내의 도전체 재료의 농도는 49.3 중량%이었다.
또한, 0.2μm의 입자 지름을 갖는 Kawatetsu Industry Co., Ltd. 제조의 니켈 분말 100 중량부에 대하여 19.14 중량부의 0.05μm의 입자 지름을 갖는 SAKAI CHEMICAL INDUSTRY CO., LTD 제조의 BaTiO3 분말과 1.17 중량부의 첨가물 페이스트를 부가하고, 플러네터리 믹서를 사용하여 5분 동안에 걸쳐 혼련하였다. 회전 수는 50rpm으로 하였다.
이어서, 8 중량부의 폴리비닐부틸알(중합도 2400, 부틸알화 정도 69%, 잔류 아세틸기 양 12%)을 70℃에서 92 중량부의 터피네올에 용해하여 조제한 유기 비히클의 8% 용액을 니켈 분말, BaTiO3 분말 및 첨가물 페이스트의 혼합물이 점토 형태가 되고, 일단 매우 높아진 혼련기의 부하 전류값이 저하되어 일정 값으로 안정될 때까지 혼합물에 서서히 첨가하여 혼련하였다.
그 결과, 30 시간에 걸쳐 혼합물을 혼련하고, 17.14 중량부의 유기 비히클 용액을 첨가하였더니, 혼련기의 부하 전류값이 일정 값에서 안정되었다.
이어서, 점토 형태로 된 혼합물에 1.19 중량부의 폴리에틸렌글리콜계 분산제를 첨가하고 점토형 혼합물의 점도를 저하시켜 크림 형태로 만들었다.
또한, 대전 조제로서 가소제로서 2.25 중량부의 프탈산 디옥틸, 남은 39.11 중량부의 유기 비히클 및 32.2 중량부의 터피네올을 서서히 첨가하여 점토형 혼합물의 점도를 서서히 저하시켰다.
이어서, 이와 같이 얻어진 점토형 혼합물을 콜로이드 밀을 사용하여 3번에 걸쳐 분산 처리하여 도전체 페이스트를 조제하였다. 분산 조건은 갭:40μm, 회전 수:1800rpm으로 하였다.
이와 같이 조제한 도전체 페이스트의 점도를 HAAKE Co., Ltd. 제조 원추 원반 점도계를 사용하여 25℃, 전단 속도 8sec-1로 측정하였다.
또한 이와 같이 조제한 도전체 페이스트 1그램을 칭량하여 도가니에 넣어 600℃에서 배소하고, 배소 후의 중량을 칭량하여 도전체 페이스트에 포함된 도전체 재료 농도를 측정하였다.
도전체 페이스트의 점도 및 도전체 재료 농도를 측정한 결과는 표 1에 나타나 있다.
또한, 입도계를 사용하여 도전체 페이스트에 포함되어 있는 조입자 및 미용해 수지 성분의 유무를 측정하였다.
측정 결과는 표 1에 나타나 있다.
이어서, 도전체 페이스트를 스크린 인쇄법에 의해 폴리에틸렌테레프탈레이트 필름 상에 인쇄하고, 80℃에서 5분 동안에 걸쳐 건조시켜 얻어진 전극층의 표면 거칠기(Ra), 광택도 및 도막 밀도를 측정하였다.
여기서 전극층의 표면 거칠기(Ra)는 Kosaka Laboratory Ltd. 제조 "서프코더(SURFCORDER)(SE-30D)"(상품명)를 사용하여 측정하였고, 전극층의 광택도는 Nippon Denshoku Kogyo Co., Ltd. 제조의 광택도계를 사용하여 측정하였다.
또한 전극층의 도막 밀도는 건조한 전극층을 φ12mm로 펀칭하고, 그 중량을 정밀 저울로 측정하고, 그 두께를 마이크로미터로 측정하여 산출하였다.
측정 결과는 표 1에 나타나 있다.
비교예
도전체 페이스트 내의 도전체 재료 농도가 47 중량%가 되도록 다음과 같이 도전체 페이스트를 조제하였다.
먼저, 실시예와 동일한 방법으로 첨가물 페이스트를 조제하였다.
이어서, 이하의 조성을 갖는 슬러리를 볼밀을 이용하여 16시간에 걸쳐 분산하였다.
분산 조건은 밀 내의 ZrO2(직경 2.O㎜)의 충전량을 30 용적%, 밀 내의 슬러리 양을 60 용적%로 하였고 볼밀의 주속은 45m/분으로 하였다.
니켈 분말(입자 지름 0.2μm) 100 중량부
첨가물 페이스트 1.77 중량부
BaTiO3 분말(SAKAI CHEMICAL INDUSTRY CO., LTD 제조: 입자 지름 0.05μm)
19.14 중량부
폴리비닐부틸알 4.5 중량부
폴리에틸렌글리콜계 분산제 1.19 중량부
프탈산 디옥틸 2.25 중량부
터피네올 83.96 중량부
아세톤 56 중량부
여기서 폴리비닐부틸알의 중합도는 2400, 부틸알화 정도는 69%, 잔류 아세틸기 양은 12%이었다.
분산 처리 후, 증발기 및 가열 기구를 구비한 교반 장치에 의해 아세톤을 증발시켜 제거하여 도전체 페이스트를 얻었다.
이와 같이 조제한 도전체 페이스트의 점도를 HAAKE Co., Ltd. 제조 원추 원반 점도계를 사용하여 25℃, 전단 속도 8sec-1로 측정하였다.
또한 이와 같이 조제한 도전체 페이스트 1그램을 칭량하여 도가니에 넣어 600℃에서 배소(焙燒)하고, 배소 후의 중량을 칭량하여 도전체 페이스트에 포함된 도전체 재료 농도를 측정하였다.
도전체 페이스트의 점도 및 도전체 재료 농도를 측정한 결과는 표 1에 나타나 있다.
또한, 입도계를 사용하여 도전체 페이스트에 포함되어 있는 조입자 및 미용해 수지 성분의 유무를 측정하였다.
측정 결과는 표 1에 나타나 있다.
이어서, 도전체 페이스트를 스크린 인쇄법에 의해 폴리에틸렌테레프탈레이트 필름 상에 인쇄하고, 80℃에서 5분 동안에 걸쳐 건조시키고, 실시예와 동일한 방법으로 얻어진 전극층의 표면 거칠기(Ra), 광택도 및 도막 밀도를 측정하였다.
측정 결과는 표 1에 나타나 있다.
Figure 112006020561958-PCT00001
표 1에 나타나 있는 바와 같이, 비교예에 따라 조제된 도전체 페이스트의 점도가 14.3Pa이었던 데 반하여, 실시예에 따라 조제된 도전체 페이스트의 점도는 6.3Pa로서, 실시예에 따라 조제된 도전체 페이스트에서는 도전체 재료의 분산성이 충분히 높다는 것이 확인되었다.
또한 표 1에 나타난 바와 같이, 비교예에 따라 조제한 도전체 페이스트 내의 도전체 재료 농도가 49.5%로 목표로 하는 도전체 재료 농도인 47 중량%와 크게 달랐던 데 반하여, 실시예에 따라 조제한 도전체 페이스트 내의 도전체 재료 농도는 47.2 중량%로 목표로 하는 도전체 재료 농도인 47 중량%와 거의 일치하였다.
따라서 본 발명에 의하면, 도전체 페이스트 내의 도전체 재료 농도를 원하는 대로 제어할 수 있음을 알 수 있었다.
또한, 실시예에 따라 조제한 도전체 페이스트로부터는 조입자도 미용해 수지 성분도 검출되지 않았던 데 반하여, 비교예에 따라 조제한 도전체 페이스트로부터는 16μm의 조입자가 검출되었다. 이는 실시예에 따라 조제한 도전체 페이스트에서는 도전체 재료의 분산성이 향상되었기 때문으로 생각된다.
또한 표 1에 나타난 바와 같이, 비교예에 따라 제조한 전극층은 실시예에 따라 제조한 전극층에 비하여 표면 거칠기(Ra)가 높고 평활성도 떨어지는 것을 알 수 있었다. 이는 실시예에 따라 조제한 도전체 페이스트에 비하여 비교예에 따라 조제한 도전체 페이스트에는 16μm의 조입자가 포함되어 있고 도전체 재료의 분산성도 낮았기 때문으로 추측된다.
또한 표 1에 나타난 바와 같이, 실시예에 따라 제조한 전극층은 비교예에 따라 제조한 전극층에 비하여 광택도 및 밀도가 모두 높은 것이 확인되었다. 이는 비교예에 따라 조제한 도전체 페이스트에 비하여 실시예에 따라 조제한 도전체 페이스트에서는 도전체 재료의 분산성이 향상되었기 때문으로 추측된다.
이상에서 설명한 바와 같이 실시예 및 비교예에 의하면, 본 발명에 따라 조제된 도전체 페이스트는 도전체 재료가 높은 분산성을 가지고 분산되어 있으며, 본 발명에 의하면, 도전체 재료가 높은 분산성을 가지고 분산된 도전체 페이스트를 제조할 수 있음을 알 수 있었다.
또한 실시예 및 비교예에 의하면, 본 발명에 따라 조제된 도전체 페이스트 내의 도전체 재료 농도는 목표로 하는 도전체 재료 농도와 거의 일치해 있어, 본 발명에 의하면, 도전체 페이스트 내의 도전체 재료 농도를 원하는 대로 제어할 수 있음을 알 수 있었다.
본 발명은 이상의 실시예에 한정되지 않고 특허 청구 범위에 기재된 발명의 범위 내에서 다양한 변경이 가능하며, 이들도 본 발명의 범위 내에 포함되는 것임은 말할 것도 없다.
예컨대 상기 실시예에서는 콜로이드 밀을 사용하여 점토형 혼합물을 분산시켰으나, 콜로이드 밀을 사용하여 점토형 혼합물을 분산시키는 것이 반드시 필요한 것은 아니며, 콜로이드 밀 대신 호모지나이저를 사용하여 점토형 혼합물을 분산시키도록 하여도 좋다.
또한 상기 실시예에서는 니켈 분말, 유전체 분말 및 첨가물 페이스트를 플라네터리 믹서를 이용하여 혼련하였으나, 니켈 분말, 유전체 분말 및 첨가물 페이스트를 플라네터리 믹서를 사용하여 혼련하는 것이 반드시 필요한 것은 아니며, 플라네터리 믹서 대신 니더 또는 Mitsui Mining Co., Ltd., 제조의 "헨쉘 믹서" (상품명)나 Nippon Eirich Co., Ltd. 제조 "아이리치 믹서" 등의 고속 전단 믹서를 사용하여 니켈 분말, 유전체 분말 및 첨가물 페이스트를 혼련하도록 하여도 좋다.
본 발명에 의하면, 도전체 재료 농도를 원하는 대로 제어하면서 도전성 재료가 높은 분산성을 가지고 분산된 도전체 페이스트를 제조할 수 있는 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의 제조 방법을 제공하는 것이 가능해진다.

Claims (16)

  1. 도전체 분말과 바인더 및 용제를 점토 형태로 혼련하는 혼련 공정; 및
    상기 혼련 공정에 의해 얻어진 혼합물에 혼련 공정에서 사용한 용제와 동일한 용제를 첨가하여 점도를 저하시키고 상기 혼합물을 슬러리화하는 슬러리화 공정;을 포함하는 것을 특징으로 하는 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의 제조 방법.
  2. 제 1 항에 있어서, 도전체 분말과 바인더 및 용제를 혼합물이 습윤점에 도달할 때까지 혼련하는 것을 특징으로 하는 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 도전체 분말과 바인더 및 용제를 혼합물의 고형분 농도가 84 내지 94%가 될 때까지 혼련하는 것을 특징으로 하는 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서, 고속 전단 믹서, 유성 방식의 혼련기 및 니더로 이루어지는 군으로부터 선택되는 믹서를 사용하여 도전체 분말과, 바인더 및 용제를 혼련하는 것을 특징으로 하는 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의 제조 방법.
  5. 제 3 항에 있어서, 100 중량부의 도전체 분말에 0.25 내지 1.7 중량부의 바인더와 3.0 내지 15.0 중량부의 용제를 부가하여 고형분 농도가 84 내지 94%가 되도록 혼련하는 것을 특징으로 하는 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의 제조 방법.
  6. 제 5 항에 있어서, 100 중량부의 도전체 분말에 0.5 내지 1.0 중량부의 바인더와 2.0 내지 10.0 중량부의 용제를 부가하여 고형분 농도가 85 내지 92%가 되도록 혼련하는 것을 특징으로 하는 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의 제조 방법.
  7. 제 1 항 또는 제 2 항에 있어서, 상기 바인더를 상기 용제에 용해시켜 유기 비히클을 조제하고, 3 내지 15 중량%의 유기 비히클 용액을 도전체 분말에 부가하여 혼련하는 것을 특징으로 하는 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의 제조 방법.
  8. 제 1 항 또는 제 2 항에 있어서, 상기 혼련 공정에 의해 얻어진 상기 혼합물에 분산제를 첨가하여 상기 혼합물을 슬러리화하는 것을 특징으로 하는 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의 제조 방법.
  9. 제 8 항에 있어서, 상기 혼련 공정에 의해 얻어진 상기 혼합물에 도전체 분말 100 중량부에 대하여 0.25 내지 2.0 중량부의 분산제를 첨가하여 상기 혼합물의 점도를 저하시키고, 이어서 용제를 첨가하는 것을 특징으로 하는 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의 제조 방법.
  10. 제 1 항 또는 제 2 항에 있어서, 상기 슬러리화 공정에 의해 얻어진 슬러리를 폐쇄형 유화기를 이용하여 연속적으로 더 분산시키는 것을 특징으로 하는 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의 제조 방법.
  11. 제 10 항에 있어서, 상기 슬러리화 공정에 의해 얻어진 슬러리를 호모지나이저를 이용하여 연속적으로 분산시키는 것을 특징으로 하는 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의 제조 방법.
  12. 제 10 항에 있어서, 상기 슬러리화 공정에 의해 얻어진 슬러리를 콜로이드 밀을 이용하여 연속적으로 분산시키는 것을 특징으로 하는 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의 제조 방법.
  13. 제 1 항 또는 제 2 항에 있어서, 상기 바인더로서 에틸셀룰로오스, 폴리비닐부틸알, 아크릴 수지 및 이들 혼합물로 이루어지는 군으로부터 선택된 바인더를 사용하는 것을 특징으로 하는 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트 의 제조 방법.
  14. 제 1 항 또는 제 2 항에 있어서, 상기 용제로서 터피네올, 디하이드로터피네올, 부틸카비톨, 부틸카비톨아세테이트, 터피네올아세테이트, 디하이드로터피네올아세테이트, 케로신 및 이들 혼합물로 이루어지는 군으로부터 선택된 용제를 사용하는 것을 특징으로 하는 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의 제조 방법.
  15. 제 8 항에 있어서, 상기 분산제로서 비이온계 분산제를 사용하는 것을 특징으로 하는 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의 제조 방법.
  16. 제 15 항에 있어서, 상기 분산제로서 HLB가 5 내지 7인 폴리에틸렌글리콜계 분산제를 사용하는 것을 특징으로 하는 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의 제조 방법.
KR1020067005813A 2003-09-30 2004-09-28 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의제조 방법 KR100853279B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00340400 2003-09-30
JP2003340400 2003-09-30

Publications (2)

Publication Number Publication Date
KR20060087583A true KR20060087583A (ko) 2006-08-02
KR100853279B1 KR100853279B1 (ko) 2008-08-20

Family

ID=34535310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067005813A KR100853279B1 (ko) 2003-09-30 2004-09-28 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의제조 방법

Country Status (6)

Country Link
US (1) US20070034841A1 (ko)
JP (1) JPWO2005043568A1 (ko)
KR (1) KR100853279B1 (ko)
CN (1) CN1860569A (ko)
TW (1) TWI293176B (ko)
WO (1) WO2005043568A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101228675B1 (ko) * 2010-12-06 2013-01-31 삼성전기주식회사 내부 전극용 도전성 페이스트 및 이를 포함한 적층 세라믹 전자부품

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005032785A1 (ja) * 2003-09-30 2005-04-14 Tdk Corporation 積層セラミック電子部品用の誘電体ペーストの製造方法
JP4487542B2 (ja) * 2003-11-27 2010-06-23 Ｔｄｋ株式会社 積層セラミック電子部品用の導電体ペーストおよび積層セラミック電子部品用の積層体ユニットの製造方法
JP4662298B2 (ja) * 2003-12-15 2011-03-30 Ｔｄｋ株式会社 積層セラミック電子部品のスペーサ層用の誘電体ペースト
JP4487595B2 (ja) * 2004-02-27 2010-06-23 Ｔｄｋ株式会社 積層セラミック電子部品用の積層体ユニットの製造方法
JP4487596B2 (ja) * 2004-02-27 2010-06-23 Ｔｄｋ株式会社 積層セラミック電子部品用の積層体ユニットの製造方法
JP4412013B2 (ja) * 2004-03-16 2010-02-10 Ｔｄｋ株式会社 積層セラミック電子部品用の誘電体ペーストおよび積層セラミック電子部品用の積層体ユニットの製造方法
JP2006351348A (ja) * 2005-06-16 2006-12-28 Matsushita Electric Ind Co Ltd 導電性ペーストの製造方法および積層セラミック電子部品の製造方法
JP4735071B2 (ja) * 2005-06-22 2011-07-27 Ｔｄｋ株式会社 電子部品の製造方法および電子部品
WO2008114620A1 (ja) * 2007-03-19 2008-09-25 Asahi Glass Company, Limited 導電体の製造方法
KR101041199B1 (ko) * 2007-07-27 2011-06-13 엔지케이 인슐레이터 엘티디 세라믹 성형체, 세라믹 부품, 세라믹 성형체의 제조 방법및 세라믹 부품의 제조 방법
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
JP5051553B2 (ja) * 2010-04-19 2012-10-17 住友金属鉱山株式会社 導電性ペーストの製造方法
JP5777302B2 (ja) * 2010-07-21 2015-09-09 株式会社村田製作所 セラミック電子部品の製造方法、セラミック電子部品及び配線基板
JP2013157257A (ja) * 2012-01-31 2013-08-15 Toyota Motor Corp 二次電池の製造方法
KR101847362B1 (ko) 2015-07-22 2018-04-09 소에이 가가쿠 고교 가부시키가이샤 무기 입자 분산 페이스트용의 바인더 수지 및 무기 입자 분산 페이스트
CN107851479B (zh) * 2015-07-24 2019-12-17 住友金属矿山株式会社 镍膏及镍膏的制造方法
US10208211B2 (en) 2015-09-18 2019-02-19 Cn Innovations Limited Conductive pastes using bimodal particle size distribution
CN108780886B (zh) * 2016-04-27 2021-06-18 株式会社钟化 锂离子二次电池用电极的制造方法
CN109411113A (zh) * 2017-08-18 2019-03-01 西安宏星电子浆料科技有限责任公司 凹槽自流平导体浆料及其使用方法
JP7379899B2 (ja) * 2019-07-22 2023-11-15 Tdk株式会社 セラミック電子部品

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766392A (en) * 1993-01-08 1998-06-16 Murata Manufacturing Co., Ltd. Method of manufacturing a multilayer ceramic electronic component
JPH08199109A (ja) * 1995-01-23 1996-08-06 Tokuyama Corp 銅ペースト及びその製造方法
JP3511895B2 (ja) * 1998-06-05 2004-03-29 株式会社村田製作所 セラミック多層基板の製造方法
JP2001058935A (ja) * 1999-08-19 2001-03-06 Dainippon Kasei Kk 化粧料用分散組成物の製造方法
JP2001135138A (ja) * 1999-10-29 2001-05-18 Matsushita Electric Ind Co Ltd 導体ペースト
JP3722275B2 (ja) * 2000-06-15 2005-11-30 Ｔｄｋ株式会社 金属粒子含有組成物、導電ペースト及びその製造方法
JP2002109959A (ja) * 2000-09-29 2002-04-12 Toppan Forms Co Ltd 導電ペースト
JP4660940B2 (ja) * 2001-02-22 2011-03-30 パナソニック株式会社 耐還元性誘電体セラミック及びその製造方法、それを用いた積層セラミックコンデンサ
JP4389431B2 (ja) * 2001-12-13 2009-12-24 株式会社村田製作所 グラビア印刷用導電性ペーストおよびその製造方法、ならびに積層セラミック電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101228675B1 (ko) * 2010-12-06 2013-01-31 삼성전기주식회사 내부 전극용 도전성 페이스트 및 이를 포함한 적층 세라믹 전자부품

Also Published As

Publication number Publication date
JPWO2005043568A1 (ja) 2007-11-29
KR100853279B1 (ko) 2008-08-20
TWI293176B (en) 2008-02-01
WO2005043568A1 (ja) 2005-05-12
TW200516604A (en) 2005-05-16
US20070034841A1 (en) 2007-02-15
CN1860569A (zh) 2006-11-08

Similar Documents

Publication Publication Date Title
KR100853279B1 (ko) 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의제조 방법
KR100853278B1 (ko) 적층 세라믹 전자 부품용 유전체 페이스트의 제조 방법
CN106575574B (zh) 叠层陶瓷电容器内部电极用膏体及叠层陶瓷电容器
EP1578179A2 (en) Thick-film dielectric and conductive compositions
JP3320615B2 (ja) セラミックグリーンシート用スラリー組成物
JP2001110233A (ja) 内部電極形成用の導電体ペースト並びに積層セラミック電子部品
JP4826086B2 (ja) 印刷用導電体ペーストの製造方法および積層セラミック部品の製造方法
JP4654673B2 (ja) 印刷用誘電体ペーストの製造方法および積層セラミック部品の製造方法
JP4506138B2 (ja) スラリーの製造方法、グリーンシートの製造方法及び積層型電子部品の製造方法
JP2764512B2 (ja) セラミック部品内部電極用ペースト及びその製造法
JP4601438B2 (ja) グリーンシートの製造方法
JPH10214520A (ja) 導電性ペースト
JP4930149B2 (ja) 積層型電子部品の製造方法
JP7059636B2 (ja) 導電性ペースト及びその乾燥膜並びに該乾燥膜を焼成してなる内部電極及び該内部電極を有する積層セラミックコンデンサ
KR100951318B1 (ko) 세라믹 슬러리의 제조 방법, 이를 이용하여 제조된 세라믹슬러리, 세라믹 슬러리를 포함하는 그린시트, 소결체 및세라믹 콘덴서
JP2006351348A (ja) 導電性ペーストの製造方法および積層セラミック電子部品の製造方法
JP2001138317A (ja) セラミックスラリー組成物、セラミックグリーンシート及び積層セラミック電子部品の製造方法
KR100593905B1 (ko) 초고용량 적층 세라믹 콘덴서의 내부전극용 고분산 금속페이스트 제조방법
CN114141403A (zh) 一种多层陶瓷电容器用银钯浆及其制作工艺和应用
JP2006269875A (ja) セラミック電子部品の製造方法
JPH0449767B2 (ko)
JPS61137312A (ja) 電極ペ−スト
JPS61139017A (ja) 電極材料
JP2003238233A (ja) セラミックグリーンペーストの製造方法および積層セラミック電子部品の製造方法
JP2002190422A (ja) 積層セラミック電子部品用導電性ペースト及び積層セラミック電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110630

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee