KR20060078116A

KR20060078116A - 스파이럴 3차원 인덕터를 내장한 인쇄회로기판 및 그제조방법

Info

Publication number: KR20060078116A
Application number: KR1020040116806A
Authority: KR
Inventors: 김한; 민병렬; 김영우; 이영재; 류창명
Original assignee: 삼성전기주식회사
Priority date: 2004-12-30
Filing date: 2004-12-30
Publication date: 2006-07-05
Also published as: CN1798474A; CN100502619C; US20060145805A1; KR100688858B1; JP3920294B2; JP2006190934A; US7170384B2; DE102005031165A1

Abstract

또한, 본 발명은, 복수의 절연층과 도체층을 포함하여 이루어진 인쇄회로기판에 있어서, 복수의 도체층에 각각 위치하고 있으며, 스트립형상으로 패터닝되어 있고, 서로간에 평행하며, 동일 수직면에 위치하고, 중심층에서 외층으로 진행하면서 길이가 증가하는 전도성 물질로 이루어진 복수의 코일 도체 패턴; 상기 중심층을 기준층으로 하여 대칭되는 도체층에 위치하는 코일 도체 패턴간을 전기적으로 접속시켜 스파이럴 구조의 인덕터를 형성하는 복수의 도통홀; 및 상기 복수의 코일 도체 패턴과 복수의 도통홀로 형성된 스파이럴 구조의 인덕터의 시작점과 끝점에 각각 접속되어 외부로부터 입력되는 전원을 공급하기 위한 한 쌍의 리드 아웃 패턴을 포함하여 이루어진 스파이럴 3차원 인덕터를 내장한 인쇄회로기판이 제공된다.

인덕터, 인쇄회로기판, 3차원, 수직

Description

스파이럴 3차원 인덕터를 내장한 인쇄회로기판 및 그 제조방법{Printed circuit board with spiral three dimension inductor}

도 1은 일반적인 평면 인덕터 구조를 보여주는 도면.

도 2는 종래 기술에 따른 3차원 인덕터 구조를 보여주는 도면.

도 3a 내지 도 3f는 종래 기술에 따른 3차원 인덕터의 제조공정을 보여주는 도면.

도 4는 종래 기술에 따른 중복 링형 인덕터 구조를 보여주는 도면.

도 5는 종래 또 다른 기술에 따른 3차원 인덕터 구조를 보여주는 도면.

도 6은 도 5의 A-A'를 단면으로 나타낸 설명도이고, 도 7은 도 5의 B-B'를 단면으로 나타낸 설명도.

도 8은 도 5의 종래 또 다른 기술에 따른 3차원 인덕터 구조의 다른 변형예를 보여주는 도면.

도 9은 도 5의 종래 또 다른 기술에 따른 3차원 인덕터 구조의 또 다른 변형예를 보여주는 도면.

도 10은 본 발명의 제1 실시예에 따른 스파이럴 3차원 인덕터 내장형 인쇄회로기판에 이용되는 4층 구조의 3차원 인덕터의 사시도.

도 11은 본 발명의 제2 실시예에 따른 스파이럴 3차원 인덕터 내장형 인쇄회로기판에 이용되는 6층 구조의 3차원 인덕터의 사시도.

도 12는 본 발명의 제3 실시예에 따른 스파이럴 3차원 인덕터 내장형 인쇄회로기판에 이용되는

도 13a 내지 도 13h는 도 12의 A-A'의 절단면선에 따른 제조 공정을 보여주는 도면.

도 14a 내지 도 14f는 도 12의 B-B'의 절단면선에 따른 제조 공정을 보여주는 도면.

도 15a는 종래 스파이럴 인덕터의 절연층을 생략한 구조의 사시도이로서, 도 15b는 본 발명의 측면 방향 확장 구조의 3차원 스파이럴 인덕터의 절연층을 생략한 구조의 사시도.

도 16a는 도 15a의 종래 스파이럴 인덕터의 절연층을 생략한 구조의 평면도이고, 도 16b는 도 15b의 본 발명의 측면 방향 확장 구조의 3차원 스파이럴 인덕터의 평면도.

도 17a는 종래 스파이럴 인덕터의 절연층을 생략한 구조의 사시도로서, 도 17b는 본 발명의 측면 방향 확장 구조의 3차원 스파이럴 인덕터의 절연층을 생략한 구조의 사시도.

도 18a는 도 17a의 종래 스파이럴 인덕터의 절연층을 생략한 구조의 평면도이고, 도 18b는 도 17b의 본 발명의 측면 방향 확장 구조의 3차원 스파이럴 인덕터의 평면도.

<도면의 주요 부분에 대한 부호의 설명>

1100a~1100d, 1200a~1200f, 1300a~1300k : 코일 도체 패턴

1101a~1101c, 1201a~1201e, 1301a~1301j : 코일 비아홀

1103a, 1103b, 1203a, 1203b, 1303a, 1303b : 리드 아웃 패턴

본 발명은 인덕터 내장형 인쇄회로기판 및 그 제조 방법에 관한 것으로서, 특히 인쇄회로기판에서 공간의 효율적인 활용을 위하여 수직으로 형성된 스파이럴(spiral) 구조를 중복하여 형성한 인덕터를 내장한 인쇄회로기판 및 그 제조방법에 관한 것이다.

전기 및 전자 회로에서 일반적으로 사용되는 수동소자는 크게 저항, 커패시터, 인덕터이다. 그 중에서 커패시터와 인덕터는 에너지를 저장 및 공급할 수 있는 가장 기본적인 소자이며, 주파수 특성을 갖기 때문에 사용하는 주파수와 전압, 전류에 따라서 사용되는 재료가 달라져야 한다.

한편 최근의 전자 기기는 소형·경량 및 박형화 되어가고 있으며, 이러한 기기에서 사용되고 있는 수동소자도 제조기술과 설계기술의 발달로 더욱 소형화되고 있고, 특히 위에서 언급한 커패시터 및 인덕터의 소형화는 제품의 크기를 결정하는 중요한 기준이 되기도 한다.

이 중에서 인덕터는 다른 수동소자와 달리 낮은 전력의 신호용으로 사용되고 있는 극히 일부의 경우를 제외하면, 기성품이 없기 때문에 인덕터를 필요로 하는 경우 설계, 제작, 시험, 평가, 외주 등의 많은 단계를 거치면서 채용하는 경우가 일반적이다.

그리고, 두 개 이상의 인덕터를 한 개의 코어(core)에 공유시키면 변압기가 되며, 변압기는 일반적으로 전기적 절연, 임피던스의 변환, 전압과 전류의 크기 변환, 필터 등의 목적으로 이용되는 중요한 소자이다.

따라서 인덕터와 변압기는 코어에 권선을 하기 때문에 기본적으로 같은 구조를 갖고 있지만, 사용하고 있는 용도는 많은 차이가 있다.

종래의 IC 패키지나 인쇄회로기판에서 사용중인 인덕터의 구조는 기판 외층에 마이크로 스트립을 통해 구성하는 2D 형태를 이루고 있으며, 인덕터를 마이크로스트립과 같이 패턴을 통해 구현하려면 선로를 길게만 만들어도 가능하지만, 공간적 제약이 있으므로 도 1과 같이 세가지의 인덕터 형태를 주로 이용하게 된다.

인덕터는 좁은 공간에 패턴을 길게 형성하기 위해 꼬아놓은 방식인데, 이중 스파이럴 인덕터(spiral inductor)가 긴 패턴형성에 유리하기 때문에 많이 사용되는데, 한 방향으로 동심원을 그리기 때문에 상호 인덕턴스에서 같은 방향으로 자기장이 더해져서 작은 크기로 큰 인덕턴스값을 만들 수 있는 장점이 있다.

그 옆의 미엔더형(meander line) 인덕터는 그냥 뱀처럼 꼬아놓은 것이다. 그 런데 이것은 상호 인덕턴스가 반대로 일어나기 때문에 서로 상쇄되어 크기에 비해 그다지 높은 인덕턴스값을 만들기가 힘들다는 단점이 있으며, 마지막 루프 인덕터는 모양 및 성능이 앞의 두가지 모델보다 떨어져 많이 사용되지 않고, 다만 필터 특성으로 가끔씩 사용된다.

이 세가지 중에는 스파이럴 인덕터가 가장 유리하기는 하지만, 최근에 소형화되고, 복잡해지는 전자 기기에 사용하기에는 평면 구조로는 너무 많은 기판 사용 면적을 차지하면서도, 충분한 인덕턴스값을 얻을 수 없는 문제점이 있다.

이러한 문제점을 해결하기 위한 종래 기술로는 일본특허공개공보 2002-324962호에 공개되어 있는 인덕터 내장의 인쇄회로기판 및 그 제조방법에 잘 나타나 있다.

인덕터의 구조로서는 2개가 있는데, 첫번쩨 형태로는 도 2(a) 및 (b)에 도시되어 있듯이, 절연층(23)을 개입시켜 형성된 도체 배선(22a)와 도체 배선(26a)가 비어홀(25)로 전기적으로 접속되어 인덕터부가 형성되어 인쇄회로기판에 인덕터가 내장된 구조가 된다.

도 2a에서는 절연층을 표시하지 않고, 그 제조 방법으로서는, 도 3a 내지 3f에 나타나 있듯이 제1 절연층(21)상에 동박층을 적층해 도체층(22)를 형성하고(도 3a 참조), 도체층(22)상에 소정의 레지스터 패턴을 형성하며, 레지스터 패턴을 마스크로 해서 도체층(22)를 에칭한 후에, 레지스터 패턴을 벗겨져 떨어지도록 해 제1 도체 배선(22a)를 형성한다(도 3b 참조).

그리고, 제1 도체 배선(22a)가 형성된 제1 절연층(21)상에 제2 절연층(23)을 형성하고(도 3c 참조), 제2 절연층(23)의 소정 위치에 비아 홀(24)을 형성하며(도 3d 참조), 무전해동도금 및 전해동도금에서, 비아홀(25) 및 도체층(26)을 형성한다(도 3e 참조). 도체층(25)를 패터닝 처리하여 제2 도체 배선(26a)를 형성하고, 인덕터부를 형성한 후에(도 3f를 참조), 각층마다 배선층 및 비어홀도 동시에 형성하여 인덕터 내장의 인쇄회로기판을 제작하는 것이다.

두번째 형태로는 도 4에 도시된 것처럼, 링상태의 도체 배선(31, 32 및 33)을 절연층(이 도면에서는 표시하지 않음)에 개입시켜 형성하며, 비아홀(31, 32)에서 전기적으로 접속해 인덕터를 형성하는 것이고, 그 제조 방법으로서는, 제1 절연층상에 형성된 제1 링상태 도체 배선(31)의 단자전극(31b)와 제2 절연층상에 형성된 제2 링상태 도체 배선(32)의 단자전극(32a)가 제2 절연층에 형성된 비아홀(41)에서 전기적으로 접속되어 더욱이 제2 절연층상에 형성된 제2 링상태 도체 배선(32)의 단자전극(32b)와 제3 절연층에 형성된 제3 링상태 도체 배선(33)의 단자전극(33a)가 제3 절연층에 형성된 비아홀(42)에서 전기적 접속되어 인덕터가 형성된다. 이와 같이 링상태의 도체 배선간을 절연층을 개입시켜 비아홀에서 전기적으로 접속해, 필요 개수 적층해 인덕터부를 형성하는 것으로, 각 층마다 배선층 및 비어홀을 등도 동시에 형성해 인덕터를 내장한 인쇄회로기판을 얻을 수 있다.

또한, 또 다른 종래 기술로서는 일본공개특허공보 2003-209331호의 "인쇄회로기판 및 그 제조방법"에 공개된 인덕터 구조가 있다.

도 5로부터 도 9에 근거해 또 다른 종래 기술의 실시의 형태에 대해서 설명한다. 도 5는 종래 기술의 실시의 형태예의 인쇄회로기판이며, 인덕터를 포함한 일 부분을 표면에서 나타낸 설명도이다. 인쇄회로기판의 형태로서는, 도 5에 나타내듯이 절연층을 사이에 두어 상하의 배선과 그 배선끼리를 전기적으로 접속하는 비아로 형성되는 인덕터(51)을 내장하는 인쇄회로기판에 두어, 인덕터(51)이 존재하는 부분과 그 주변부가 다른 수지, 이른바 자성체를 함유하는 수지(52)와 자성체를 함유하지 않은 수지(53)으로 구성되어 있는 인쇄회로기판이다.

구체적으로, 제1 의 실시예로서 도 6은 도 5의 A-A'를 단면으로 나타낸 설명도이고, 도 7은 도 5의 B-B'를 단면으로 나타낸 설명도이다. 도 6, 도 7의 단면에서 알려주듯이, 배선패턴(도시되지 않음)을 형성한 기판(56)상에 제1의 절연수지층(54)가 형성되어 그 위에 제2의 절연수지층(55)가 형성되어 있다. 제2의 절연수지층(55)에 대해서는, 엑시머 레이져 등으로 수지후를 조정해 인덕터가 형성되는 부분 및 그 부근의 수지를 제거하여, 하부 배선(58)의 깊이까지 홈을 형성하고 있다. 자성체를 함유하는 수지(52)를 이 홈에 형성하여, 상부 배선(62)를 형성한 것이 실시의 형태이다. 여기에서, 도 8에 두어, 자성체를 형성하는 부분은, 비아끼리의 안쪽(각 비아간)만에서도 좋다.

제2의실시예에서, 도 8은 도 5의 A-A'의 단면도로서, 도 5에 나타낸 실시예의 제1 절연 수지층(54)에 자성 재료를 마련한 인쇄회로기판이다. 이 경우 미리 기판(56)상에 천공 가공을 하는 부분보다 큰 면적으로, 도체의 절연층(59)를 마련해 제1 의 절연 수지층을 형성하여, 하부 배선(58)을 형성한 후에, 엑시머 레이져 가공보다 염가의 탄산 가스 레이저 등에 의해, 제1의 절연 수지층까지 홈을 형성한 것이다.

이 경우, 탄산 가스 레이저 등에 의해, 절연층(59) 및 하부 배선(58)을 스토퍼로서 하부 배선(58)이 없는 수지 부분이 용해되어 기판상의 도체의 절연층(59)까지 홈을 형성한다. 이 홈을 형성한 후에, 제2 절연 수지층을 형성하고 그 이후는 제1 실시예와 같다.

또, 제3의 실시의 형태로서, 도 9에 도시된 바와 같이, 제1 의 실시의 형태에로 제1의 절연 수지층을 형성하여, 상부 배선(62)를 형성한 후에, 탄산 가스 레이저 등에 의해 홈을 형성하고, 그 홈에 자성체를 함유하는 수지를 형성한 것이다. 이 경우는, 상부 배선(62)와 하부 배선(58)을 스토퍼로서 수지를 이용해 홈을 형성한다.

그 결과, 인덕터의 상부 배선의 아래쪽에 존재하는 수지와 하부 배선의 위쪽에 존재하는 수지가 다른 인쇄회로기판을 얻을 수 있다.

하지만, 종래 기술과 개선된 종래 기술에 따르면, 스파이럴 인덕터가 가장 유리하기는 하지만, 최근에 소형화되고, 복잡해지는 전가 기기에 사용하기에는 너무 많은 기판 사용 면적을 차기하게 되며, 충분한 인덕턴스값을 얻을 수 없는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 소형화되고 복잡해지는 전자 기기의 IC 패키지나 인쇄회로기판에서 좁은 사용면적으로도 많은 인덕턴스값을 얻을 수 있는 스파이럴 3차원 인덕터 내장형 인쇄회로기 판 및 그 제조방법을 제공하는 것을 그 목적으로 한다.

상기와 같은 목적을 달성하기 위한 본 발명의 장치는 복수의 절연층과 도체층을 포함하여 이루어진 인쇄회로기판에 있어서, 복수의 도체층에 각각 위치하고 있으며, 스트립형상으로 패터닝되어 있고, 서로간에 평행하며, 동일 수직면에 위치하고, 중심층에서 외층으로 진행하면서 길이가 증가하는 전도성 물질로 이루어진 복수의 코일 도체 패턴; 상기 중심층을 기준층으로 하여 대칭되는 도체층에 위치하는 코일 도체 패턴간을 전기적으로 접속시켜 스파이럴 구조의 인덕터를 형성하는 복수의 도통홀; 및 상기 복수의 코일 도체 패턴과 복수의 도통홀로 형성된 스파이럴 구조의 인덕터의 시작점과 끝점에 각각 접속되어 외부로부터 입력되는 전원을 공급하기 위한 한 쌍의 리드 아웃 패턴을 포함하여 이루어진 것을 특징으로 한다.

또한, 본 발명의 방법은, 절연층과 양측이 도체층으로 이루어진 원판을 준비하여, 코일 비아홀을 형성하기 위한 복수의 관통홀을 형성하는 제 1 단계; 상기 동박적층판에 도금층를 형성하며, 상기 원판의 도체층과 도금층에 스트립 형상의 제한된 길이를 가지는 코일 도체 패턴을 서로 평행하게 그리고 상기 관통홀에 일끝단이 접속되도록 복수개 형성하는 제 2 단계; 양측에 절연층을 적층하고 도체층을 적층하는 제 3 단계; 및 상기 절연층에 상기 코일 도체 패턴의 다른 끝단에 접속된 관통홀을 복수개 형성한 후에 도금층을 형성하고 상기 도체층과 도금층에 상기 동박적층판에 형성된 코일 도체 패턴에 평행한 스트립 형상의 코일 도체 패턴을 복수 개 형성하는 제 4 단계를 포함하여 이루어진 것을 특징으로 한다.

이하 도면을 참조하여 본 발명의 바람직한 실시예에 따른 스파이럴 3차원 인덕터 내장형 인쇄회로기판 및 그 제조방법을 보다 상세히 설명한다.

도 10은 본 발명의 제1 실시예에 따른 스파이럴 3차원 인덕터 내장형 인쇄회로기판에 이용되는 4층 구조의 3차원 인덕터의 사시도이다.

도면을 참조하면, 본 발명의 제1 실시예에 따른 스파이럴 3차원 인덕터 내장형 인쇄회로기판에 이용되는 3차원 인덕터는 복수의 코일 도체 패턴(1100a~1100d), 복수의 코일 비아홀(1101a~1101c) 그리고 두개의 리드 아웃 패턴(1103a, 1103b)을 구비하고 있으며, 복수의 코일 비아홀(1101a~1101c)의 양측에는 각각 랜드부(1101aa와 1101ab, 1101ba와 1101bb, 1101ca와 1101cb)를 구비하고 있다.

도면을 보면 복수의 코일 도체 패턴(1100a~1100d)은 마이크로스트립 형상으로 되어 있으며 서로 평행하게 이격되어 있다.

그리고, 복수의 코일 비아홀(1101a~1101c)은 복수의 코일 도체 패턴(1100a~1100d)에 수직하게 형성되어 있으며 서로 대응하는 복수의 코일 도체 패턴(1100a~1100d)간을 전기적으로 연결시킨다.

이때, 복수의 코일 비아홀(1101a~1101c)은 관통홀에 무전해 동도금층과 전해 동도금층이 형성되어 도전성을 확보하고 있으며, 중앙 부분에는 페이스트가 충진되어 있거나 필도금되어 있다.

또한, 복수의 코일 비아홀(1101a~1101c)의 양측에는 도전성을 강화하기 위해 각각 랜드부(1101aa와 1101ab, 1101ba와 1101bb, 1101ca와 1101cb)가 형성되어 있다.

그리고 두개의 리드 아웃 패턴(1103a, 1103b)은 마이크로스트립 형상으로 각각 최외각 도체 패턴(1100a, 1100b)에 직각으로 연결되어 도체 패턴(1100a, 1100b)의 외부와의 전기적 통로를 형성하고 있다.

여기에서, 도면에서 보면 코일의 권수는 1(1/2)인데 이를 위하여 4층의 회로층이 필요하며 3개의 코일 비아홀(1101a~1101c)이 필요함을 알 수 있다.

그리고, 코일 도체 패턴(1100a~1100d)은 내부층에 있는 패턴보다 외부층으로 갈수록 그 길이가 점점더 길어져 스파이럴(spiral) 형상의 인덕터를 형성하고 있다.

여기에서는 권수를 1(1/2)로 하여 구현한 예를 보여주고 있지만 더 많은 권수의 인덕터를 구현하는 것도 가능하다.

물론, 여기에서 복수의 코일 도체패턴(1100a~1100d)의 폭은 거의 동일하게 구현하였으나 이와 달리 층마다 패턴의 폭을 서로 다르게 구현할 수도 있다.

즉, 복수의 코일 도체패턴(1100a~1100d)의 내부층에 있는 패턴보다 외부층으로 갈수록 그 폭을 더 크게하거나 반대로 외부층으로 갈수록 더 좁게 구현할 수도 있다. 그에 따라 직류 저항값과 Q값이 변하게 된다.

이때, 바람직하게는 코일 도체 패턴(1100a~1100d)의 폭을 내측부분보다 중앙 부분 및 외측 부분을 더 크게 하면, 코일 도체 패턴(1100a~1100d)의 단면적은 내측부분보다 나선형의 외측부분 및 중앙 부분이 더 크게 되어 그 결과 나선형 코일 도 체 패턴(1100a~1100d)의 중앙 부분 및 외측부분의 직류저항비가 내측 부분의 직류 저항비보다 더 작게 된다. 이에 의하여 전체 코일 도체 패턴의 직류 저항이 감소된다.

또한, 여기에서 인덕턴스를 L, 직류저항을 R 그리고 공진 주파수를 f₀라 하면 Q값은 Q=2πf₀ L/R로 표현되어, Q값이 증가된다.

여기에서 도체 패턴(1100a~1100d)의 재료로는 각각 Ag, Pd, Cu, Ni, Au, Ag-Pd 등으로 구성된다.

그리고, 코일 도체 패턴(1100a~1100d)과 코일 비아홀(1101a~1101c)은 포토리소그래피(photolithography) 기술과 에칭(etching) 기술과 홀 가공 기술을 조합한 방법으로 제조된다. 상세히 설명하면 동박적층판을 준비하여 코일 비아홀(1101b, 1101c)를 형성할 관통홀을 가공하고, 무전해 동도금 및 전해 동도금을 하여 도금층을 형성하여 관통홀에 도전성을 부여하고, 도체층에 포토 레지스트층을 형성한다. 그 후에, 이 포토 레지스터층은 포토 마스크로 피복되고, 그 다음에는 노광된다. 그 다음으로, 노광된 레지스트층은 현상 공정되고, 레지스트층의 불필요한 부분이 제거된다. 그 다음에, 이 도체층은 레지스트층으로 도포된 부분을 남겨두고 에칭액으로 제거된다. 이에 의해 코일 도체 패턴(1100c, 1100d)과 리드 아웃 패턴(1103b)가 형성된다.

이후에, 코일 도체 패턴(1100c, 1100d)의 양측에 절연층을 적층하고 도체 비아홀(1101a)을 형성할 관통홀을 가공한다. 그리고, 관통홀에 무전해 동도금 및 전 해 동도금을 수행하여 관통홀에 도전성을 부여하고 도체층을 형성한다. 이후에 관통홀을 도전성 페이스트로 충진한 후에 위에서 설명한 과정을 반복하여 코일 도체 패턴(1100a, 1100b)을 형성하며 리드 아웃 패턴(1103a)을 형성한다.

도 11은 본 발명의 제2 실시예에 따른 스파이럴 3차원 인덕터 내장형 인쇄회로기판에 이용되는 6층 구조의 3차원 인덕터의 사시도로서 권선수를 확장한 예이다.

도면을 참조하면, 본 발명의 제2 실시예에 따른 스파이럴 3차원 인덕터 내장형 인쇄회로기판에 이용되는 3차원 인덕터는 복수의 코일 도체 패턴(1200a~1200f)과 복수의 코일 도체패턴(1200a~1200f)간을 연결하는 복수의 코일 비아홀 (1201a~1201e) 그리고 두개의 리드 아웃 패턴(1203a, 1203b)을 구비하고 있다.

도면에서 보면 코일의 권수는 2(1/2)인데 이를 위하여 6층의 회로층이 필요하며 6개의 코일 비아홀(1201a~1201e)이 필요하다.

그리고, 코일 도체 패턴(1200a~1200f)은 내부층에 있는 패턴보다 외부층으로 갈수록 그 길이가 점점더 길어져 스파이럴 인덕터를 형성한다.

물론, 여기에서 복수의 코일 도체 패턴(1200a~1200f)의 폭은 거의 동일하게 구현하였으나 이와 달리 층마다 패턴의 폭을 서로 다르게 구현할 수도 있다.

즉, 복수의 코일 도체 패턴(1200a~1200f)의 내부층에 있는 패턴보다 외부층으로 갈수록 그 폭을 더 크게하거나 반대로 외부층으로 갈수록 더 좁게 구현할 수도 있다. 그에 따라 직류 저항값과 Q값이 변하게 된다.

이때, 바람직하게는 코일 도체 패턴(1200a~1200f)의 폭을 내측부분보다 중앙 부분 및 외측 부분을 더 크게 하면, 코일 도체 패턴(1200a~1200f)의 단면적은 내측부분보다 나선형의 외측부분 및 중앙 부분이 더 크게 되어 그 결과 나선형 코일 도체 패턴(1200a~1200f)의 중앙 부분 및 외측부분의 직류저항비가 내측 부분의 직류 저항비보다 더 작게 된다. 이에 의하여 전체 코일 도체 패턴의 직류 저항이 감소되며, Q값이 증가된다.

여기에서 도체 패턴(1200a~1200f)의 재료로는 각각 Ag, Pd, Cu, Ni, Au, Ag-Pd 등으로 구성된다.

그리고, 코일 도체 패턴(1200a~1200f)과 코일 비아홀(1201a~1201e)은 포토리소그래피(photolithography) 기술과 에칭(etching) 기술과 홀 가공 기술을 조합한 방법으로 제조된다.

도 12은 본 발명의 제3 실시예에 따른 스파이럴 3차원 인덕터의 절연층이 생략된 사시도이다.

도면을 참조하면, 본 발명의 제3 실시예가 제1 실시예 및 제2 실시예와 다른점은 측면 방향으로 스파이럴 구조가 3번 중복되어 확장되어 있다는 점이다.

즉, 본 발명의 제3 실시예에서 3개의 수직면을 상정할 수 있으며, 3개의 수직면의 각각에는 권선수가 1(3/4)을 갖는 스파이럴 구조를 갖는 인덕터 부분(part)이 형성되어 있으며, 각각의 인덕터 부분(part)은 리드 접속 패턴(1304a, 1304b)에 의해 전기적인 접속을 유지하고 있다.

각각의 수직면에 형성된 인덕터 부분(part)은 제1 인덕터 부분을 예로 들어 설명하면 복수의 코일 도체 패턴(1300a~1300d), 복수의 코일 비아홀(1301a~1301c) 그리고 리드 아웃 패턴(1203a)을 구비하고 있으며, 복수의 코일 비아홀 (1301a~1301c)의 양측에는 각각 랜드부(1301aa와 1301ab, 1301ba와 1301bb, 1301ca와 1301cb)를 구비하고 있다.

부분 확대도를 보면 복수의 코일 도체 패턴(1300a~1300d)은 마이크로스트립 형상으로 되어 있으며 서로 평행하게 이격되어 있다.

그리고, 복수의 코일 비아홀(1301a~1301c)은 복수의 코일 도체 패턴(1300a~1300d)에 수직하게 형성되어 있으며 서로 대응하는 복수의 코일 도체 패턴(1300a~1300d)간을 전기적으로 연결시킨다.

이때, 복수의 코일 비아홀(1301a~1301c)은 관통홀에 무전해 동도금층과 전해 동도금층이 형성되어 도전성을 확보하고 있으며, 중앙 부분에는 페이스트가 충진되어 있거나 필도금되어 있다.

또한, 복수의 코일 비아홀(1301a~1301c)의 양측에는 도전성을 강화하기 위해 각각 랜드부(1301aa와 1301ab, 1301ba와 1301bb, 1301ca와 1301cb)가 형성되어 있다.

그리고 리드 아웃 패턴(1303a)은 마이크로스트립 형상으로 각각 최외각 도체 패턴(1300a, 1300b)에 직각으로 연결되어 도체 패턴(1300a, 1300b)의 외부와의 전기적 통로를 형성하고 있다.

여기에서, 도면에서 보면 코일의 권수는 1(1/2)인데 이를 위하여 4층의 회로층이 필요하며 3개의 코일 비아홀(1301a~1301c)이 필요함을 알 수 있다.

그리고, 코일 도체 패턴(1300a~1300d)은 내부층에 있는 패턴보다 외부층으로 갈수록 그 길이가 점점더 길어져 스파이럴(spiral) 형상의 인덕터 부분을 형성하고 있다.

여기에서는 권수를 1(1/2)로 하여 구현한 예를 보여주고 있지만 더 많은 권수의 인덕터 부분을 구현하는 것도 가능하다.

물론, 여기에서 복수의 코일 도체 패턴(1300a~1300d)의 폭은 거의 동일하게 구현하였으나 이와 달리 층마다 패턴의 폭을 서로 다르게 구현할 수도 있다.

즉, 복수의 코일 도체 패턴(1300a~1300d)의 내부층에 있는 패턴보다 외부층으로 갈수록 그 폭을 더 크게하거나 반대로 외부층으로 갈수록 더 좁게 구현할 수도 있다. 그에 따라 직류 저항값과 Q값이 변하게 된다.

이때, 바람직하게는 코일 도체 패턴(1300a~1300d)의 폭을 내측부분보다 중앙 부분 및 외측 부분을 더 크게 하면, 코일 도체 패턴(1300a~1300d)의 단면적은 내측부분보다 나선형의 외측부분 및 중앙 부분이 더 크게 되어 그 결과 나선형 코일 도체 패턴(1300a~1300d)의 중앙 부분 및 외측부분의 직류저항비가 내측 부분의 직류 저항비보다 더 작게 되며, 이에 의하여 전체 코일 도체 패턴의 직류 저항이 감소되고, Q값이 증가된다.

한편, 여기에서는 제1 인덕터 부분을 예로 들어 설명하였지만 제2 인덕터 부분과 제3 인덕터 부분도 동일하게 이해될 수 있다.

특히, 분리된 인덕터 부분들을 전기적으로 접속해 줄 필요가 있는데 부분 확대도를 참조하면 제1 인덕터 부분과 제2 인덕터 부분은 제1 리드 접속 패턴(1304a)에 의해 전기적 접속을 유지할 수 있으며, 제2 인덕터 부분과 제3 인덕터 부분은 제2 리드 접속 패턴(1304b)에 의해 전기적 접속을 유지할 수 있다.

그리고, 이러한 리드 접속 패턴(1304a, 1304b)은 한번은 최외곽 권선에 위치하고 다음번에는 최내각 권선에 위치하여 교번하고 있다.

또한, 이러한 리드 접속 패턴(1304a, 1304b)는 인덕턴스의 증가에 미치는 영향은 미미하며 기생 저항이나 기생 커패시턴스에 미치는 영향이 크기 때문에 그 폭을 가능한한 좁게 한다면 바람직하게 기생 저항이나 기생 커패시턴스를 최소화할 수 있을 것이다.

그리고, 본 발명의 제3 실시예에서는 3개의 인덕터 부분으로 이루어진 스파이럴 3차원 인덕터에 대하여 예를 들어 설명하였지만 그외 더 많은 권선수를 갖는 스파이럴 3차원 인덕터의 설계도 가능하다.

도 13a 내지 도 13h는 도 12의 A-A'의 절단면선에 따른 제조 공정을 보여주는 도면이다.

먼저 도 13a를 참조하면 절연층(1401)과 양측이 동박(1402a, 1402b)으로 이루어진 동박적층판(1400)을 준비한다.

이후에, 도 13b를 참조하면 동박적층판(1400)의 양측에 있는 동박을 전기적으로 접속시킬 수 있는 코일 비아홀을 형성하기 위한 관통홀(1403)을 기계적 드릴 또는 레이저 드릴을 사용하여 형성한다.

그리고, 도 13c를 참조하면 관통홀(1403)에 도전성을 부여하기 위하여 무전해 동도금 또는 전해동도금을 하여 도금층(1404)를 형성하며, 도 13d에 도시된 바와 같이 관통홀(1403)을 도전성 페이스트로 충진하거나 필도금하여 도전성을 향상 시킨다.

다음에, 양측의 동박(1402a, 1402b)에 포토 레지스트층을 형성한 후에, 포토 레지스터층은 포토 마스크로 피복되고, 그 다음에는 노광된다.

그 다음으로 노광된 레지스트층은 현상 공정되고, 레지스트층의 불필요한 부분이 제거한다.

그리고, 이 도체층은 레지스트층으로 도포된 부분을 남겨두고 에칭액으로 제거된다. 이에 의해 내층의 코일 도체 패턴과 리드 아웃 패턴이 형성된다.

이후에, 도 13e에 도시된 바와 같이 코일 도체 패턴의 양측에 절연층(1411a, 1411b)과 동박(1412a, 1412b)을 적층하고 도 13f에 코일 비아홀을 형성할 관통홀(1413, 1414)를 형성한 후에, 도 13g에 도시된 바와 같이 관통홀(1413, 1414)에 도전성을 부여할 무전해 동도금 및 전해 동도금을 하여 도금층(1415)을 형성한다.

그리고, 도 13h에 도시된 바와 같이 관통홀(1413, 1414)을 도전성 페이스트로 충진하거나 필도금하여 도전성을 향상시킨다.

다음에, 무전해 및 전해 동도금층(1415)에 포토 레지스트층을 형성한 후에, 포토 레지스터층은 포토 마스크로 피복되고, 그 다음에는 노광된다.

그 다음으로 노광된 레지스트층은 현상 공정되고, 레지스트층의 불필요한 부분이 제거된후에, 이 도체층은 레지스트층으로 도포된 부분을 남겨두고 에칭액으로 제거된다. 이에 의해 외층의 코일 도체 패턴과 리드 아웃 패턴이 형성된다.

도 14a 내지 도 14f는 도 12의 B-B'의 절단면선에 따른 제조 공정을 보여주는 도면이다.

먼저 도 14a를 참조하면 절연층(1401)과 양측이 동박(1402a, 1402b)으로 이루어진 동박적층판(1400)을 준비한다.

그리고, 도 13b에서 처럼 동박적층판(1400)의 양측에 있는 동박을 전기적으로 접속시킬 수 있는 코일 비아홀을 형성하기 위한 관통홀(1403)을 기계적 드릴 또는 레이저 드릴을 사용하여 형성하게 되는데 이때 B-B' 절단면상에는 관통홀(1403)이 위치하지 않기 때문에 변화가 없다.

그리고, 도 14b를 참조하면 도 13b에 형성된 관통홀(1403)에 도전성을 부여하기 위하여 무전해 동도금 또는 전해동도금을 하여 도금층(1404)을 형성하게 된다.

이후에, 도 14c에 도시된 바와 같이 양측의 동박(1402a, 1402b)에 포토 레지스트층을 형성한 후에, 포토 레지스터층은 포토 마스크로 피복되고, 그 다음에는 노광된다.

이후에, 도 14d에 도시된 바와 같이 코일 도체 패턴의 양측에 절연층(1411a, 1411b)과 동박(1412a, 1412b)을 적층하고 도 14e에서 알 수 있는 바와 같이 도 13f에 형성된 코일 비아홀을 형성할 관통홀에 도전성을 부여할 무전해 동도금 및 전해 동도금을 하여 도금층(1415)을 형성한다.

그리고, 도 14f에 도시된 바와 같이 무전해 및 전해 동도금층(1415)에 포토 레지스트층을 형성한후에, 포토 레지스터층은 포토 마스크로 피복되고, 그 다음에는 노광된다.

도 15a는 종래 스파이럴 인덕터의 절연층을 생략한 구조의 사시도로서, 권선수가 3회이고, 도 15b는 본 발명의 측면 방향 확장 구조의 3차원 스파이럴 인덕터의 절연층을 생략한 구조의 사시도로서 권선수가 10회가 된다. 여기에서 색깔의 변화는 각각의 전류밀도의 변화를 보여준다. 범례는 각색이 어떤양의 전류밀도를 의미하는지를 보여준다.

그리고, 도 16a는 도 15a의 종래 스파이럴 인덕터의 절연층을 생략한 구조의 평면도로서, 종래 스파이럴 인덕터가 차지하는 면적이 가로 1100um이고 세로 1100um임을 알려준다.

또한, 도 16b는 도 15b의 본 발명의 측면 방향 확장 구조의 3차원 스파이럴 인덕터의 평면도로서 본 발명의 측면 방향 확장 구조의 3차원 스파이럴 인덕터가 차지하는 면적이 가로 1000um이고 세로 1100um임을 알려준다.

이처럼 도면에서 알려주는 바에 의하면 동일한 가로세로면적의 공간안에 종래 스파이럴 인덕터는 권선수가 3회인데 반해, 본 발명의 3차원 스파이럴 인덕터는 권선수가 10회로 7회가 더 많음을 알려준다. 그리고, 종래 스파이럴 인덕터와 본 발명의 3차원 스파이럴 인덕터의 인덕턴스값과 커패시턴스값이 (표 1)에 비교되어 있다.

	인덕턴스(nH)	커패시턴스(pF)
종래 스파이럴 인덕터	9.06	0.0566
본 발명의 3차원스파이럴인덕터	20.78	0.0673
증가분	129%증가	19%증가

(표1)에서 알 수 있는 바와 같이 본 발명의 3차원 스파이럴 인덕터는 종래의스파이럴 인덕터에 비하여 인덕턴스가 거의 2배이상 증가된 것을 보여주고 있다.

그리고, 인덕턴스가 증가한 것과 달리 인덕터의 불리한 요소인 커패시턴스는 미미하게 증가하였음을 보여준다.

다음으로, 본 발명의 3차원 스파이럴 인덕터가 사용면적에 있어서 상대적으로 얼마나 작은 면적에서 종래 기술의 스파이럴 인덕터와 동일한 인덕턴스를 얻을 수 있는지 알아본다.

도 17a는 종래 스파이럴 인덕터의 절연층을 생략한 구조의 사시도이로서, 권선수가 3회이고, 도 17b는 본 발명의 측면 방향 확장 구조의 3차원 스파이럴 인덕터의 절연층을 생략한 구조의 사시도로서 권선수가 5회가 된다. 여기에서 범례는 각 색깔에 따른 전류밀도의 크기를 보여준다.

그리고, 도 18a는 도 17a의 종래 스파이럴 인덕터의 절연층을 생략한 구조의 평면도로서, 종래 스파이럴 인덕터가 차지하는 면적이 가로 1100um이고 세로 1100um임을 알려준다.여기에서 범례는 각 색깔에 따른 전류밀도의 크기를 보여준다.

또한, 도 18b는 도 17b의 본 발명의 측면 방향 확장 구조의 3차원 스파이럴 인덕터의 평면도로서 본 발명의 측면 방향 확장 구조의 3차원 스파이럴 인덕터가 차지하는 면적이 가로 400um이고 세로 1100um로서 도 17a의 종래 스파이럴 인덕터보다 사용면적을 63% 줄인 경우를 보여준다.

이처럼 도면에서 알려주는 바에 의하면 가로세로면적의 공간이 63%가 줄었지만 종래 스파이럴 인덕터는 권선수가 3회이고 본 발명의 3차원 스파이럴 인덕터는 권선수가 5회로 2회가 더 많음을 알려준다. 그리고, 종래 스파이럴 인덕터와 본 발명의 3차원 스파이럴 인덕터의 인덕턴스값과 커패시턴스값이 (표 2)에 비교되어 있다.

	인덕턴스(nH)	커패시턴스(pF)	면적(mm²)
종래 기술에 의한 스파이럴 인덕터	9.06	0.0566	1.21
본 발명에 의한 3차원 스파이럴 인덕터	9.93	0.0540	0.44
증가분	109%	5%감소	63.6%

(표2)에서 알 수 있는 바와 같이 본 발명의 3차원 스파이럴 인덕터는 종래의스파이럴 인덕터에 비하여 사용면적이 거의 63%가 줄었음에도 불구하고 거의 같은 인덕턴스값을 가짐을 보여주고 있다.

그리고, 인덕턴스가 증가한 것과 달리 인덕터의 불리한 요소인 커패시턴스는 오히려 감소하였음을 보여준다.

이상에서 설명한 것은 본 발명에 따른 3차원 인덕터 내장형 인쇄회로기판 및 그 제조방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

상기와 같은 본 발명에 따르면, 좁은 기판에 많은 소자를 사용해야하는 핸드폰, MP3폰 같은 소형 기기에서 좁은 면적에 높은 인덕턴스값을 구현 가능하도록 하는 효과가 있다.

또한, 본 발명에 따르면, 인덕터의 불리한 요소인 커패시턴의 증가없이 높은 인덕턴스의 구현이 가능하도록 하는 효과가 있다.

Claims

복수의 절연층과 도체층을 포함하여 이루어진 인쇄회로기판에 있어서,

복수의 도체층에 각각 위치하고 있으며, 스트립형상으로 패터닝되어 있고, 서로간에 평행하며, 동일 수직면에 위치하고, 중심층에서 외층으로 진행하면서 길이가 증가하는 전도성 물질로 이루어진 복수의 코일 도체 패턴;

상기 중심층을 기준층으로 하여 대칭되는 도체층에 위치하는 코일 도체 패턴간을 전기적으로 접속시켜 스파이럴 구조의 인덕터를 형성하는 복수의 도통홀; 및

상기 복수의 코일 도체 패턴과 복수의 도통홀로 형성된 스파이럴 구조의 인덕터의 시작점과 끝점에 각각 접속되어 외부로부터 입력되는 전원을 공급하기 위한 한 쌍의 리드 아웃 패턴을 포함하여 이루어진 스파이럴 3차원 인덕터를 내장한 인쇄회로기판.
제 1 항에 있어서,

상기 복수의 도통홀의 내부가 전도성 물질로 충진되어 있는 것을 특징으로 하는 스파이럴 3차원 인덕터를 내장한 인쇄회로기판.
제 1 항에 있어서,

상기 복수의 도통홀의 내벽에 도금층이 형성되어 있는 것을 특징으로 하는 스파이럴 3차원 인덕터를 내장한 인쇄회로기판.
제 1 항에 있어서,

상기 코일 도체 패턴이 중심층에서 외층으로 진행하면서 폭이 넓어지는 것을 특징으로 하는 스파이럴 3차원 인덕터를 내장한 인쇄회로기판.
제 1 항에 있어서,

상기 코일 도체 패턴이 상기 각각의 도체층의 상기 수직면에 평행한 복수의 수직면상에 각각 복수 형성되어 있고, 상기 코일 비아홀이 상기 수직면상에 복수 형성되어 각 수직면상에 위치하는 상기 중심층을 기준층으로 하여 대칭되는 도체층에 위치하는 코일 도체 패턴간을 전기적으로 접속시켜 각 수직면상에 스파이럴 구조의 인덕터를 하나의 수직면에 존재하는 스파이럴 구조와 그에 인접한 스파이럴 구조의 회전방향이 반대가 되도록 형성하는 것을 특징으로 하는 스파이럴 3차원 인덕터를 내장한 인쇄회로기판.
절연층과 양측이 도체층으로 이루어진 원판을 준비하여, 코일 비아홀을 형성 하기 위한 복수의 관통홀을 형성하는 제 1 단계;

상기 동박적층판에 도금층를 형성하며, 상기 원판의 도체층과 도금층에 스트립 형상의 제한된 길이를 가지는 코일 도체 패턴을 서로 평행하게 그리고 상기 관통홀에 일끝단이 접속되도록 복수개 형성하는 제 2 단계;

양측에 절연층을 적층하고 도체층을 적층하는 제 3 단계; 및

상기 절연층에 상기 코일 도체 패턴의 다른 끝단에 접속된 관통홀을 복수개 형성한 후에 도금층을 형성하고 상기 도체층과 도금층에 상기 동박적층판에 형성된 코일 도체 패턴에 평행한 스트립 형상의 코일 도체 패턴을 복수개 형성하는 제 4 단계를 포함하여 이루어진 스파이럴 3차원 인덕터가 내장된 인쇄회로기판의 제조방법.
제 6 항에 있어서,

상기 제 3 단계와 상기 제 4 단계를 반복 수행하면서 권선수를 증가시키는 제 5 단계를 더 포함하여 이루어진 스파이럴 3차원 인덕터가 내장된 인쇄회로기판의 제조방법.
제 6 항에 있어서,

상기 코일 도체 패턴이 외층으로 진행할 수록 폭이 넓어지도록 형성하는 것 을 특징으로 하는 스파이럴 3차원 인덕터가 내장된 인쇄회로기판의 제조방법.