KR20060050235A - 게이트선 구동 회로 - Google Patents

게이트선 구동 회로 Download PDF

Info

Publication number
KR20060050235A
KR20060050235A KR1020050071592A KR20050071592A KR20060050235A KR 20060050235 A KR20060050235 A KR 20060050235A KR 1020050071592 A KR1020050071592 A KR 1020050071592A KR 20050071592 A KR20050071592 A KR 20050071592A KR 20060050235 A KR20060050235 A KR 20060050235A
Authority
KR
South Korea
Prior art keywords
gate line
shift register
gate
signal
output
Prior art date
Application number
KR1020050071592A
Other languages
English (en)
Other versions
KR100716684B1 (ko
Inventor
데쯔야 나까무라
세이지 가와구찌
마사히꼬 다께오까
Original Assignee
도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 filed Critical 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드
Publication of KR20060050235A publication Critical patent/KR20060050235A/ko
Application granted granted Critical
Publication of KR100716684B1 publication Critical patent/KR100716684B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

게이트선 구동 회로는, 복수의 게이트선이 1 수직 주사 기간에서 계조 표시용으로 선택되도록 제1 클럭 신호에 응답하여 제1 스타트 신호를 시프트하는 계조 표시용 시프트 레지스터(10)와, 복수의 게이트선이 1 수직 주사 기간에 대략 동일한 기간에서 흑 삽입용으로 선택되도록 제1 클럭 신호에 동기한 제2 클럭 신호에 응답하여 제2 스타트 신호를 시프트하는 흑 삽입용 시프트 레지스터(11)와, 계조 표시용 시프트 레지스터(10)에 의해서 선택되는 게이트선 Y에 대하여 제1 출력 인에이블 신호의 제어에 의해 구동 신호를 출력하고, 또한 흑 삽입용 시프트 레지스터(11)에 의해서 선택되는 게이트선에 대하여 제2 출력 인에이블 신호의 제어에 의해 구동 신호를 출력하는 출력 회로(12)를 구비한다.
게이트선, 게이트선 구동 회로, 수직 주사 기간, 시프트 레지스터, 계조 표시

Description

게이트선 구동 회로{GATE LINE DRIVING CIRCUIT}
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 회로 구성을 개략적으로 도시하는 도면.
도 2는 도 1에 도시하는 게이트 드라이버의 게이트선 구동 회로를 상세히 도시하는 도면.
도 3은 2배속의 수직 주사 속도로 흑 삽입 구동을 행하는 경우에 대해 도 2에 도시하는 게이트선 구동 회로의 동작을 나타내는 타임 차트.
도 4는 1.5배속의 수직 주사 속도로 흑 삽입 구동을 행하는 경우에 대해 도 2에 도시하는 게이트선 구동 회로의 동작을 나타내는 타임 차트.
도 5는 1.25배속의 수직 주사 속도로 흑 삽입 구동을 행하는 경우에 대해 도 2에 도시하는 게이트선 구동 회로의 동작을 나타내는 타임 차트.
도 6은 도 2에 도시하는 게이트선 구동 회로의 변형예를 도시하는 도면.
도 7은 2배속의 수직 주사 속도로 흑 삽입 구동을 행하는 경우에 대해 비교예의 게이트선 구동 회로의 동작을 나타내는 타임 차트.
도 8은 1.5배속의 수직 주사 속도로 흑 삽입 구동을 행하는 경우에 대해 비교예의 게이트선 구동 회로의 동작을 나타내는 타임 차트.
도 9는 도 2에 도시하는 게이트선 구동 회로를 여러 가지 사이즈의 표시 패 널에 적용한 경우에 얻어지는 특징을 도시하는 도면.
도 10은 종래 기술에 따른 게이트선 구동 회로를 여러 가지 사이즈의 표시 패널에 적용한 경우에 얻어지는 특징을 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 어레이 기판
2 : 대향 기판
3 : 액정층
4 : 화상 데이터 변환 회로
5 : 컨트롤러
6 : 보상 전압 발생 회로
7 : 계조 기준 전압 발생 회로
10 : 계조 표시용 시프트 레지스터
11 : 흑 삽입용 시프트 레지스터
12 : 출력 회로
13, 14 : AND 게이트 회로
15 : OR 게이트 회로
16 : 레벨 시프터
DP : 액정 표시 패널
PE : 화소 전극
CE : 공통 전극
CLC : 액정 용량
Cs : 보조 용량
C : 보조 용량선
PX : 액정 화소
W : 스위칭 소자
Y : 게이트선
X : 소스선
CNT : 표시 패널 제어 회로
YD : 게이트 드라이버
XD : 소스 드라이버
문헌 1 : 일본특허공개 2002-202491호 공보
본 발명은, 예를 들면 OCB(Optical1y Compensated Birefringence) 모드의 액정 표시 패널에 적용되는 게이트선 구동 회로에 관한 것이다.
액정 표시 장치에 대표되는 평면 표시 장치는, 컴퓨터, 카 내비게이션 시스템, 혹은 텔레비전 수신기 등의 표시 장치로서 널리 이용되고 있다.
액정 표시 장치는, 일반적으로 복수의 액정 화소의 매트릭스 어레이를 포함 하는 액정 표시 패널, 및 이 표시 패널을 제어하는 표시 패널 제어 회로를 갖는다. 액정 표시 패널은 어레이 기판과 대향 기판 사이에 액정층을 협지한 구조이다.
어레이 기판은 대략 매트릭스 형상으로 배치되는 복수의 화소 전극, 복수의 화소 전극의 행을 따라 배치되는 복수의 게이트선, 복수의 화소 전극의 열을 따라 배치되는 복수의 소스선, 복수의 게이트선 및 복수의 소스선의 교차 위치 근방에 배치되는 복수의 스위칭 소자를 갖는다. 각 스위칭 소자는 예를 들면 박막 트랜지스터(TFT)로 이루어지고, 1 게이트선이 구동되었을 때에 도통하여 1 소스선의 전위를 1 화소 전극에 인가한다. 대향 기판에는, 어레이 기판에 배치된 복수의 화소 전극에 대향하도록 공통 전극이 설치된다. 한쌍의 화소 전극 및 공통 전극은 액정층의 화소 영역과 함께 화소를 구성하고, 화소 영역에서 액정 분자 배열을 화소 전극과 공통 전극 간의 전계에 의해서 제어한다. 표시 패널 제어 회로는 복수의 게이트선을 구동하는 게이트 드라이버, 복수의 소스선을 구동하는 소스 드라이버, 및 이들 게이트 드라이버 및 소스 드라이버의 동작 타이밍을 제어하는 컨트롤러 등을 포함한다.
액정 표시 장치가 주로 동화상을 표시하는 텔레비전 수신기용인 경우, 액정 분자가 양호한 응답성을 나타내는 OCB 모드의 액정 표시 패널이 일반적으로 이용되고 있다(문헌 1을 참조). 이 액정 표시 패널에서는, 액정이 화소 전극 및 공통 전극 상에서 서로 평행하게 러빙된 배향막에 의해서 전원 투입 전에서 거의 누워 있는 스프레이 배향으로 된다. 액정 표시 패널은, 전원 투입에 수반하는 초기화 처리에서 인가하는 비교적 강한 전계에 의해 이들 액정을 스프레이 배향으로부터 벤 드 배향으로 전이시키고 나서 표시 동작을 행한다.
액정이 전원 투입 전에 스프레이 배향으로 되는 이유는, 스프레이 배향이 액정 구동 전압의 무인가 상태에서 에너지적으로 벤드 배향보다도 안정되기 때문이다. 이러한 액정은 일단 벤드 배향으로 전이하여도 스프레이 배향의 에너지와 벤드 배향의 에너지가 길항하는 레벨 이하의 전압 인가 상태나 전압 무인가 상태가 장기간 계속되는 경우에 다시 스프레이 배향으로 역전이 된다고 하는 성질을 갖는다. 스프레이 배향에서는, 시야각 특성이 벤드 배향에 대하여 크게 다르므로 표시 이상으로 된다.
종래, 벤드 배향으로부터 스프레이 배향으로의 역전이를 방지하기 위해서, 예를 들면 1 프레임의 화상을 표시하는 프레임 기간의 일부에서 큰 전압을 액정에 인가하는 구동 방식이 취해지고 있다. 노멀 화이트인 OCB 모드의 액정 표시 패널에서는, 이 전압이 흑 표시로 되는 화소 전압에 상당하기 때문에, 흑 삽입 구동이라고 불린다. 덧붙여서 말하면, 이 흑 삽입 구동은, 동화상 표시에서 관찰자의 시각에 생기는 망막 잔상의 영향으로 저하되는 시인성을 휘도의 이산적인 의사 임펄스 응답에 의해서 개선하는 것으로도 된다.
흑 삽입용 화소 전압 및 계조 표시용 화소 전압은, 1 프레임 기간, 즉 1 수직 주사 기간(V)에서 모든 액정 화소에 행 단위로 인가된다. 여기서, 계조 표시용 화소 전압의 유지 기간에 대한 흑 삽입용 화소 전압의 유지 기간의 비율이 흑 삽입율로 된다. 각 게이트선을 1 수평 주사 기간의 절반, 즉 H/2 기간만큼 흑 삽입용으로 구동하고, 또한 H/2 기간만큼 계조 표시용으로 구동하는 경우에는, 수직 주사 속도가 흑 삽입을 행하지 않는 경우에 대하여 2배속으로 된다. 또한, 흑 삽입용 화소 전압은 모든 화소에 대하여 공통의 값이기 때문에, 예를 들면 2 게이트선을 1조로 하여 함께 구동할 수도 있다. 각 조의 2 게이트선을 흑 삽입용으로 2H/3 기간만큼 함께 구동하고, 각각 2H/3 기간씩 4H/3 기간만큼 계조 표시용으로 순차적으로 구동하는 경우에는, 수직 주사 속도가 흑 삽입을 행하지 않는 경우에 대하여 1.5배속으로 된다.
종래의 흑 삽입 구동은, 예를 들면 클럭 신호에 응답하여 스타트 신호를 시프트하는 시프트 레지스터와 이 시프트 레지스터에 보유된 스타트 신호에 의해서 흑 삽입용 및 계조 표시용으로 선택되는 게이트선에 대하여 구동 신호를 출력하는 출력 회로를 게이트선 구동 회로로서 포함하는 게이트 드라이버를 이용하여 행해지고 있다. 이 출력 회로에서는, 3 인접 게이트선에 대한 구동 신호의 출력이 독립인 3개의 출력 인에이블 신호에 의해 제어된다.
게이트선 구동 회로에는, 도 10에 도시하는 바와 같이 패널 사이즈에 의존하여 다른 수직 주사 속도가 요구된다. 또한, 이 수직 주사 속도는, 1 수직 주사 기간(V) 중의 수평 주사 기간(H) 수에 대하여 흑 삽입율의 등급을 실용적인 값으로 유지하여 달성되어야 한다. 일반적으로 영상 신호는, 화상 데이터 외에 추가로, 수직 동기를 위해 1H 간격으로 나열되는 복수의 수평 동기 펄스로 이루어지는 백포치(BP)를 포함한다. 게이트 드라이버는 통상 백포치의 모든 H 수의 일부를 이용하여 1.25배속, 1.5배속, 2배속과 같은 수직 주사 속도를 달성하게 된다.
그러나, 상술한 게이트선 구동 회로는 예를 들면 15.1∼32 인치의 대형 WXGA 표시 패널에서 요구되는 1.25배속의 수직 주사 속도로 흑 삽입 구동을 행할 수 없는 구조이다. 또한, 상술한 게이트선 구동 회로는 7∼9 인치의 중형 WVGA 표시 패널에서 요구되는 1.5배속 또는 2배속의 수직 주사 속도로 흑 삽입 구동을 행하는 경우에 6의 홀수배 또는 3의 홀수배라고 하는 H 수를 1V 중에 필요로 하지만, 백포치의 모든 H 수는 패널 사이즈가 작아지게 될수록 적게 설정되기 때문에, 중형 WVGA 표시 패널에서 6의 홀수배 또는 3의 홀수배라고 하는 H 수를 확보하는 것이 어렵다. 2.2 인치의 소형 VGA 표시 패널에서는 이 확보가 전혀 곤란하다. 또한, 흑 삽입율의 등급, 즉 1V 중의 H 수에 대한 흑 삽입의 H 간격은 2%를 초과하면 실용적이지 않게 된다.
본 발명의 목적은, 흑 삽입 구동에서 요구되는 여러 가지 수직 주사 속도를 얻을 수 있는 게이트선 구동 회로를 제공하는 것에 있다.
본 발명의 제1 관점에 따르면, 표시 패널에서 복수의 화소에 각각 할당되는 복수의 게이트선을 구동하는 게이트선 구동 회로로서, 복수의 게이트선이 1 수직 주사 기간에서 계조 표시용으로 선택되도록 제1 클럭 신호에 응답하여 제1 스타트 신호를 시프트하는 제1 시프트 레지스터와, 복수의 게이트선이 이 수직 주사 기간에 대략 동일한 기간에서 비계조 표시용으로 선택되도록 제1 클럭 신호에 동기한 제2 클럭 신호에 응답하여 제2 스타트 신호를 시프트하는 제2 시프트 레지스터와, 제1 시프트 레지스터에 의해서 선택되는 게이트선에 대하여 제1 출력 인에이블 신호의 제어에 의해 구동 신호를 출력하고, 또한 제2 시프트 레지스터에 의해서 선택 되는 게이트선에 대하여 제2 출력 인에이블 신호의 제어에 의해 구동 신호를 출력하는 출력 회로를 구비하는 게이트선 구동 회로가 제공된다.
또한, 본 발명의 제2 관점에 따르면, 복수의 게이트선을 구동하는 게이트선 구동 회로로서, 복수의 게이트선이 계조 표시용으로 순차적으로 선택되도록 제1 클럭 신호에 응답하여 제1 스타트 신호를 시프트하는 제1 시프트 레지스터와, 복수의 게이트선이 비계조 표시용으로 한번에 적어도 2개씩 순차적으로 선택되도록 제1 클럭 신호에 동기한 제2 클럭 신호에 응답하여 제2 스타트 신호를 시프트하는 제2 시프트 레지스터와, 제1 시프트 레지스터에 의해서 선택되는 게이트선에 대하여 제1 출력 인에이블 신호의 제어에 의해 구동 신호를 출력하고, 또한 제2 시프트 레지스터에 의해서 선택되는 게이트선에 대하여 제2 출력 인에이블 신호의 제어에 의해 구동 신호를 출력하는 출력 회로를 구비하는 게이트선 구동 회로가 제공된다.
이 게이트선 구동 회로에서는, 제1 시프트 레지스터 및 제2 시프트 레지스터가 계조 표시용 및 비계조 표시용으로 독립적으로 설치되고, 출력 회로가 제1 시프트 레지스터에 의해서 선택된 게이트선에 대하여 제1 출력 인에이블 신호의 제어에 의해 구동 신호를 출력하며, 제2 시프트 레지스터에 의해서 선택된 게이트선에 대하여 제2 출력 인에이블 신호의 제어에 의해 구동 신호를 출력한다. 이러한 구성에서는, 제1 및 제2 스타트 신호, 제1 및 제2 클럭 신호, 및 제1 및 제2 출력 인에이블 신호를 조합하여, 소정 수의 게이트선을 비계조 표시용으로 함께 구동하고, 또한 소정 수의 게이트선을 순차적으로 구동할 수 있다. 예를 들면, 1 게이트선을 1H(수평 주사 기간)/2 기간만큼 비계조 표시용으로 구동하고, 또한 1 게이트선을 1H/2 기간만큼 계조 표시용으로 구동하는 동작을 반복하면, 2배속의 수직 주사 속도를 얻을 수 있다. 또한, 2 게이트선을 2H/3 기간만큼 비계조 표시용으로 함께 구동하고, 또한 2 게이트선을 각각 2H/3 기간씩 4H/3 기간만큼 계조 표시용으로 순차적으로 구동하는 동작을 반복하면, 1.5배속의 수직 주사 속도를 얻을 수 있다. 덧붙여, 4 게이트선을 4H/5 기간만큼 비계조 표시용으로 함께 구동하고, 또한 4개의 게이트선을 각각 4H/5 기간씩 16H/5 기간만큼 계조 표시용으로 순차적으로 구동하는 동작을 반복하면, 1.25배속의 수직 주사 속도를 얻을 수 있다. 이러한 게이트선 구동 회로는, 비계조 표시로서 흑 삽입을 행하는 흑 삽입 구동에서 요구되는 여러 가지 수직 주사 속도를 얻을 수 있다.
또한, 수직 주사 속도가 중형 및 소형 표시 패널에서 요구되는 1.5배속 또는 2배속일 때, 각각 2의 홀수배의 H 수, 1의 홀수배의 H 수가 1V(수직 주사 기간) 중에 필요하게 되지만, 이 H 수는 중형 및 소형 표시 패널에서 용이하게 확보할 수 있다. 또한, 수직 주사 속도가 대형 표시 패널에서 요구되는 1.25배속일 때, 4의 홀수배의 H 수가 1V 중에 필요로 되지만, 이 H 수도 대형 표시 패널에서 용이하게 확보할 수 있다. 따라서, 흑 삽입율의 등급을 여러 가지 패널 사이즈에 대하여 저감하여 실용적인 값으로 할 수 있다.
본 발명의 추가적인 목적 및 이점들은 이하의 설명에 나타날 것이며, 일부는 이하의 설명으로부터 명백하게 되고, 혹은 본 발명의 실시에 의해 얻어질 수 있다. 본 발명의 목적 및 이점들은, 특히 이하에서 설명되는 수단 및 결합에 의해서 구현되고 달성될 수 있다.
본 명세서에 포함되고 본 명세서의 일부를 구성하는 첨부 도면은, 본 발명의 바람직한 실시예들을 구체적으로 도시하며, 앞서 설명한 개괄적인 설명과 이하에 설명되는 바람직한 실시예들에 대한 상세한 설명과 함께 본 발명의 원리를 설명하기 위해 제공되는 것이다.
이하, 본 발명의 일 실시예에 따른 액정 표시 장치에 대하여 첨부 도면을 참조하여 설명한다. 도 1은 이 액정 표시 장치의 회로 구성을 개략적으로 도시한다. 액정 표시 장치는 액정 표시 패널 DP, 및 표시 패널 DP에 접속되는 표시 패널 제어 회로 CNT를 구비한다. 액정 표시 패널 DP는 한쌍의 전극 기판인 어레이 기판(1)과 대향 기판(2) 사이에 액정층(3)을 협지한 구조이다. 액정층(3)은 예를 들면 노멀 화이트의 표시 동작을 위해 미리 스프레이 배향으로부터 벤드 배향으로 전이되어 벤드 배향으로부터 스프레이 배향으로의 역전이가 주기적으로 인가되는 흑 삽입(비계조 표시)용의 전압에 의해 저지되는 액정을 액정 재료로서 포함한다. 표시 패널 제어 회로 CNT는 어레이 기판(1) 및 대향 기판(2)으로부터 액정층(3)에 인가되는 액정 구동 전압에 의해 액정 표시 패널 DP의 투과율을 제어한다. 스프레이 배향으로부터 벤드 배향으로의 전이는 전원 투입 시에 표시 패널 제어 회로 CNT에 의해 행해지는 소정의 초기화 처리에서 비교적 큰 전계를 액정에 인가함으로써 얻어진다.
어레이 기판(1)은, 예를 들면 글래스 등의 투명 절연 기판 상에 대략 매트릭스 형상으로 배치되는 복수의 화소 전극 PE, 복수의 화소 전극 PE의 행을 따라 배 치되는 복수의 게이트선 Y(Y1∼Ym), 복수의 화소 전극 PE의 행을 따라 복수의 게이트선 Y(Y1∼Ym)에 평행하게 배치되는 복수의 보조 용량선 C(C1∼Cm), 복수의 화소 전극 PE의 열을 따라 배치되는 복수의 소스선 X(X1∼Xn), 및 이들 게이트선 Y 및 소스선 X의 교차 위치 근방에 배치되어 각각 대응 게이트선 Y를 통하여 구동되었을 때에 대응 소스선 X와 대응 화소 전극 PE 사이에서 도통하는 복수의 화소 스위칭 소자 W를 갖는다. 각 화소 스위칭 소자 W는 예를 들면 박막 트랜지스터로 이루어지고, 박막 트랜지스터의 게이트가 게이트선 Y에 접속되며, 소스-드레인 패스가 소스선 X와 화소 전극 PE 사이에 접속된다.
대향 기판(2)은 예를 들면 글래스 등의 투명 절연 기판 상에 배치되는 컬러 필터, 및 복수의 화소 전극 PE에 대향하여 컬러 필터 상에 배치되는 공통 전극 CE 등을 포함한다. 각 화소 전극 PE 및 공통 전극 CE는 예를 들면 ITO 등의 투명 전극 재료로 이루어지고, 서로 평행하게 러빙 처리되는 배향막으로 각각 피복되며, 화소 전극 PE 및 공통 전극 CE로부터의 전계에 대응한 액정 분자 배열로 제어되는 액정층(3)의 화소 영역과 함께 OCB 액정 화소 PX를 구성한다.
또한, 복수의 OCB 액정 화소 PX는 각각 화소 전극 PE와 공통 전극 CE 사이에 액정 용량 CLC를 갖는다. 복수의 보조 용량선 C1∼Cm은 각각 대응 행의 액정 화소의 화소 전극 PE에 용량 결합하여 보조 용량 Cs를 구성한다. 보조 용량 Cs는 화소 스위칭 소자 W의 기생 용량에 대하여 충분히 큰 용량값을 갖는다.
표시 패널 제어 회로 CNT는, 복수의 스위칭 소자 W를 행 단위로 도통시키도록 복수의 게이트선 Y1∼Ym을 구동하는 게이트 드라이버 YD, 각 행의 스위칭 소자 W가 대응 게이트선 Y의 구동에 의해서 도통하는 기간에서 화소 전압 Vs를 복수의 소스선 X1∼Xn에 각각 출력하는 소스 드라이버 XD, 외부 신호원 SS로부터 입력되는 영상 신호 VIDEO에 포함되는 화상 데이터에 대하여 예를 들면 흑 삽입 2배속 변환을 행하는 화상 데이터 변환 회로(4), 및 이 변환 결과에 대하여 게이트 드라이버 YD 및 소스 드라이버 XD의 동작 타이밍 등을 제어하는 컨트롤러(5)를 포함한다. 화소 전압 Vs는 공통 전극 CE의 커먼 전압 Vcom을 기준으로 하여 화소 전극 PE에 인가되는 전압이고, 예를 들면 라인 반전 구동 및 프레임 반전 구동(1H1V 반전 구동)을 행하도록 커먼 전압 Vcom에 대하여 극성 반전된다. 화상 데이터는 모든 액정 화소 PX에 대한 화소 데이터로 이루어지고, 1 프레임 기간(수직 주사 기간 V)마다 갱신된다. 흑 삽입 2배속 변환에서는, 1행분의 입력 화소 데이터 DI가 1H마다 출력 화소 데이터 DO로 되는 1행분의 흑 삽입(비계조 표시)용 화소 데이터 B 및 1행분의 계조 표시용 화소 데이터 S로 변환된다. 계조 표시용 화소 데이터 S는 화소 데이터 DI와 동일한 계조치이고, 흑 삽입용 화소 데이터 B는 흑 표시의 계조치이다. 1행분의 흑 삽입용 화소 데이터 B 및 1행분의 계조 표시용 화소 데이터 S의 각각은 각각 H/2 기간에서 화상 데이터 변환 회로(4)로부터 직렬로 출력된다.
게이트 드라이버 YD 및 소스 드라이버 XD는 예를 들면 스위칭 소자 W와 동일 공정에서 형성되는 박막 트랜지스터를 이용하여 구성되어 있다. 한편, 컨트롤러(5)는 외부의 프린트 배선판 PCB 상에 배치된다. 화상 데이터 변환 회로(4)는 이 프린트 배선판 PCB의 더 외측에 배치된다. 컨트롤러(5)는, 상술한 바와 같이 복수의 게이트선 Y를 선택적으로 구동하기 위한 제어 신호 CTY, 및 화상 데이터 변환 회로(4)의 변환 결과로서 직렬로 출력되는 흑 삽입용 또는 계조 표시용 화소 데이터를 복수의 소스선 X에 각각 할당함과 함께 신호 극성을 지정하는 제어 신호 CTX 등을 발생한다. 제어 신호 CTY는 컨트롤러(5)로부터 게이트 드라이버 YD에 공급되고, 제어 신호 CTX는 화상 데이터 변환 회로(4)의 변환 결과로서 얻어지는 흑 삽입용 화소 데이터 B 또는 계조 표시용 화소 데이터 S인 화소 데이터 DO와 함께 컨트롤러(5)로부터 소스 드라이버 XD에 공급된다.
표시 패널 제어 회로 CNT는 또한, 1행분의 스위칭 소자 W가 비도통으로 되었을 때에 이들 스위칭 소자 W에 대응한 행의 보조 용량선 C에 게이트 드라이버 YD를 통하여 인가되어 이들 스위칭 소자 W의 기생 용량에 의해서 각 행의 화소 PX에 발생하는 화소 전압 Vs의 변동을 보상하는 보상 전압 Ve를 발생하는 보상 전압 발생 회로(6), 및 화소 데이터 DO를 화소 전압 Vs로 변환하기 위해서 이용되는 소정 수의 계조 기준 전압 VREF를 발생하는 계조 기준 전압 발생 회로(7)를 포함한다.
게이트 드라이버 YD는 제어 신호 CTY의 제어에 의해 각 수직 주사 기간에서 흑 삽입용으로 복수의 게이트선 Y1∼Ym을 선택하여 각 행의 화소 스위칭 소자 W를 H/2 기간씩 도통시키도록 구동 신호를 선택 게이트선 Y에 공급하고, 또한 계조 표시용으로 복수의 게이트선 Y1∼Ym을 선택하여 각 행의 화소 스위칭 소자 W를 H/2 기간씩 도통시키도록 구동 신호를 선택 게이트선 Y에 공급한다. 화상 데이터 변환 회로(4)는 변환 결과의 출력 화소 데이터 DO로서 얻어지는 1행분의 흑 삽입용 화소 데이터 B 및 1행분의 계조 표시용 화소 데이터 S를 교대로 출력하고, 소스 드라이버 XD는 상술한 계조 기준 전압 발생 회로(7)로부터 공급되는 소정 수의 계조 기준 전압 VREF를 참조하여 이들 흑 삽입용 화소 데이터 B 및 계조 표시용 화소 데이터 S를 각각 화소 전압 Vs로 변환하여, 복수의 소스선 X1∼Xn에 병렬적으로 출력한다.
게이트 드라이버 YD가 예를 들면 게이트선 Y1을 구동 전압에 의해 구동하여 게이트선 Y1에 접속된 모든 화소 스위칭 소자 W를 도통시키면, 소스선 X1∼Xn 상의 화소 전압 Vs가 이들 화소 스위칭 소자 W를 각각 통하여 대응 화소 전극 PE 및 보조 용량 Cs의 일단에 공급된다. 또한, 게이트 드라이버 YD는 보조 용량 Cs의 타단으로 되는 보조 용량선 C1에 보상 전압 발생 회로(6)로부터의 보상 전압 Ve를 출력하고, 게이트선 Y1에 접속된 모든 화소 스위칭 소자 W를 H/2 기간만큼 도통시킨 직후에 이들 화소 스위칭 소자 W를 비도통으로 하는 비구동 전압을 게이트선 Y1에 출력한다. 보상 전압 Ve는 이들 화소 스위칭 소자 W가 비도통이 되었을 때에 이들의 기생 용량에 의해서 화소 전극 PE로부터 방출되는 전하를 저감하여 화소 전압 Vs의 변동, 즉 관통 전압 ΔVp을 실질적으로 캔슬한다.
도 2는 게이트 드라이버 YD의 게이트선 구동 회로를 상세히 도시한다. 게이트선 구동 회로는 제1 클럭 신호 CKA에 응답하여 제1 스타트 신호 STHA를 시프트하는 계조 표시용 시프트 레지스터(제1 시프트 레지스터)(10)와, 제1 클럭 신호 CKA에 동기한 제2 클럭 신호 CKB에 응답하여 제2 스타트 신호 STHB를 시프트하는 흑 삽입용 시프트 레지스터(제2 시프트 레지스터)(11)와, 계조 표시용 시프트 레지스터(10)에 보유되는 제1 스타트 신호 STHA의 시프트 위치에 의해서 선택되는 게이트선 Y에 대하여 제1 출력 인에이블 신호 OEA의 제어에 의해 구동 신호를 출력하고, 또한 흑 삽입용 시프트 레지스터(11)에 보유되는 제2 스타트 신호 STHB의 시프트 위치에 의해서 선택되는 게이트선 Y에 대하여 제2 출력 인에이블 신호 OEB의 제어에 의해 구동 신호를 출력하는 출력 회로(12)를 구비한다. 여기서, 제1 클럭 신호 CKA, 제1 스타트 신호 STHA, 제2 클럭 신호 CKB, 제2 스타트 신호 STHB, 제1 출력 인에이블 신호 OEA, 및 제2 출력 인에이블 신호 OEB는 어느 것이나 컨트롤러(5)로부터 공급되는 제어 신호 CTY에 포함되는 신호이다.
계조 표시용 시프트 레지스터(10) 및 흑 삽입용 시프트 레지스터(11)의 각각은 게이트선 Y1∼Ym에 각각 할당되고 직렬로 접속되는 m단의 레지스터로 이루어진다. 제1 스타트 신호 STHA 및 제2 스타트 신호 STHB는 어느 것이나 게이트선 Y1에 할당된 1단째의 레지스터에 입력된다. 계조 표시용 시프트 레지스터(10)는 1단째의 레지스터로부터 m단째의 레지스터를 향하는 방향으로 제1 스타트 신호 STHA를 시프트하고, 흑 삽입용 시프트 레지스터(11)는 1단째의 레지스터로부터 m단째의 레지스터를 향하는 방향으로 제2 스타트 신호 STHB를 시프트한다. 계조 표시용 시프트 레지스터(10)의 모든 레지스터는 각각 제1 스타트 신호 STHA를 보유한 상태에서 높은 레벨로 되는 대응 게이트선 Y의 선택 신호를 출력하는 출력단을 갖는다. 흑 삽입용 시프트 레지스터(11)의 모든 레지스터는 각각 제2 스타트 신호 STHB를 보유한 상태에서 높은 레벨로 되는 대응 게이트선 Y의 선택 신호를 출력하는 출력단을 갖는다.
출력 회로(12)는 m개의 AND 게이트 회로(13), m개의 AND 게이트 회로(14), m개의 OR 게이트 회로(15), 및 레벨 시프터(16)를 포함한다. m개의 AND 게이트 회로(13)는 계조 표시용 시프트 레지스터(10)로부터 얻어지는 게이트선 Y1∼Ym의 선 택 신호를 제1 출력 인에이블 신호 OEA의 제어에 의해 m개의 OR 게이트 회로(15)에 각각 출력하도록 접속된다. 제1 출력 인에이블 신호 OEA는 높은 레벨에 설정된 상태에서 선택 신호의 출력을 모든 AND 게이트 회로(13)에 대하여 허가하고, 낮은 레벨에 설정된 상태에서 선택 신호의 출력을 모든 AND 게이트 회로(13)에 대하여 금지한다. m개의 AND 게이트 회로(14)는 흑 삽입용 시프트 레지스터(11)로부터 얻어지는 게이트선 Y1∼Ym의 선택 신호를 제2 출력 인에이블 신호 OEB의 제어에 의해 m개의 OR 게이트 회로(15)에 각각 출력하도록 접속된다. 제2 출력 인에이블 신호 OEB는 높은 레벨에 설정된 상태에서 선택 신호의 출력을 모든 AND 게이트 회로(14)에 대하여 허가하고, 낮은 레벨에 설정된 상태에서 선택 신호의 출력을 모든 AND 게이트 회로(14)에 대하여 금지한다. m개의 OR 게이트 회로(15)는 각각 대응 AND 게이트 회로(13)로부터의 선택 신호 및 대응 AND 게이트 회로(14)로부터의 선택 신호를 레벨 시프터(16)에 입력한다. 레벨 시프터(16)는 m개의 OR 게이트 회로(15)로부터 각각 입력되는 선택 신호의 전압을 레벨 시프트함으로써 박막 트랜지스터 W를 도통시키는 구동 신호로 변환하여 각각 게이트선 Y1으로부터 Ym에 출력하도록 구성된다.
여기서, 도 2에 도시하는 게이트선 구동 회로의 동작에 대하여 도 3, 도 4, 및 도 5를 참조하여 설명한다. 도 3∼도 5에서는, B가 각 행의 화소 PX에 공통인 흑 삽입용 화소 데이터를 나타내고, S1, S2, S3, …가 각각 1행째, 2행째, 3행째, …의 화소 PX에 대한 계조 표시용 화소 데이터를 나타낸다. +, -는 이들 화소 데이터 B, S1, S2, S3, …가 화소 전압 Vs로 변환되고 소스 드라이버 XD로부터 출력 될 때의 신호 극성을 나타낸다.
도 3은 2배속의 수직 주사 속도로 흑 삽입 구동을 행하는 경우에 대해 게이트선 구동 회로의 동작을 도시한다. 제1 스타트 신호 STHA는 H/2 기간분의 펄스 폭으로 계조 표시용 시프트 레지스터(10)에 입력되는 펄스이고, 제1 클럭 신호 CKA는 1H 기간 당 1개의 비율로 계조 표시용 시프트 레지스터(10)에 입력되는 1H 주기의 펄스이다. 계조 표시용 시프트 레지스터(10)는 이 제1 스타트 신호 STHA를 제1 클럭 신호 CKA에 응답하여 시프트하여, 1H 기간씩 게이트선 Y1∼Ym을 순차적으로 선택하는 선택 신호를 출력한다. m개의 AND 게이트 회로(13)는 제1 인에이블 신호 OEA의 제어에 의해, 계조 표시용 시프트 레지스터(10)로부터 순차적으로 얻어지는 선택 신호를 1H 기간의 후반에서 m개의 OR 게이트 회로(15)에 출력한다. 각 선택 신호는 대응 OR 게이트 회로(15)로부터 레벨 시프터(16)에 공급되고, 여기서 구동 신호로 변환되어 대응 게이트선 Y에 출력된다. 이에 대하여, 소스 드라이버 XD는 계조 표시용 화소 데이터 S1, S2, S3, …의 각각을 대응 수평 주사 기간 H의 후반에서 화소 전압 Vs로 변환하고, 이들을 1H마다 반전되는 극성으로 소스선 X1∼Xn에 병렬 출력한다. 이들 화소 전압 Vs는 게이트선 Y1∼Ym의 각각이 대응 수평 주사 기간 H의 후반에서 구동되는 동안에 1행째, 2행째, 3행째, …의 액정 화소 PX에 공급된다.
한편, 제2 스타트 신호 STHB는 H/2 기간분의 펄스 폭으로 흑 삽입용 시프트 레지스터(11)에 입력되는 펄스이고, 제2 클럭 신호 CKB는 제1 클럭 신호 CKA에 동기하도록 하여 1H 기간 당 1개의 비율로 흑 삽입용 시프트 레지스터(11)에 입력되 는 1H 주기의 펄스이다. 흑 삽입용 시프트 레지스터(11)는 이 제2 스타트 신호 STHB를 제2 클럭 신호 CKB에 응답하여 시프트하여, 1 라인씩 게이트선 Y1∼Ym을 순차적으로 선택하는 선택 신호를 출력한다. m개의 AND 게이트 회로(14)는 제2 인에이블 신호 OEB의 제어에 의해, 흑 삽입용 시프트 레지스터(11)로부터 순차적으로 얻어지는 선택 신호를 1H 기간의 전반에서 m개의 OR 게이트 회로(15)에 출력한다. 각 선택 신호는 대응 OR 게이트 회로(15)로부터 레벨 시프터(16)에 공급되고, 여기서 구동 신호로 변환되어 대응 게이트선 Y에 출력된다. 이에 대하여, 소스 드라이버 XD는 흑 삽입용 화소 데이터 B, B, B, …의 각각을 대응 수평 주사 기간 H의 전반에서 화소 전압 Vs로 변환하고, 이들을 1H마다 반전되는 극성으로 소스선 X1∼Xn에 병렬 출력한다. 이들 화소 전압 Vs는 게이트선 Y1∼Ym의 각각이 대응 수평 주사 기간 H의 전반에서 구동되는 동안에 1행째, 2행째, 3행째, …의 액정 화소 PX에 공급된다. 도 3에서는, 제1 스타트 신호 STHA와 제2 스타트 신호 STHB가 비교적 짧은 간격으로 입력되고 있지만, 실제로는 계조 표시용의 전압 유지 기간에 대한 흑 삽입용의 전압 유지 기간의 비율이 흑 삽입율에 적합하도록 분리하여 입력된다. 또한, 제2 스타트 신호 STHB는 최초의 입력 시점보다도 2H만큼 지연되어 또 한번 입력되는 것이 바람직하다. 이에 의해, 각 게이트선 Y가 흑 삽입용으로 2회 구동되게 된다. 따라서, H/2 기간이라고 하는 짧은 기간에 대응 화소 전극 PE의 전위를 흑 삽입용의 큰 화소 전압 Vs까지 천이시키는 것이 어려운 경우에서도, 확실하게 화소 전압 Vs를 화소 전극 PE에 설정할 수 있다. 상술한 2H의 지연은 흑 삽입용의 화소 전압 Vs의 극성을 가지런히 하기 위해서 필요하게 된다. 또한, 맨 마지 막 줄 부근의 화소 PX에 대한 흑 삽입은 예를 들면 도 3의 좌측 아래 부분에 도시하는 바와 같이 선행 프레임으로부터 연속하게 된다.
또한, 1.5배속의 수직 주사 속도로 흑 삽입 구동을 행하는 경우에는, 화상 데이터 변환 회로(4)는 외부 신호원 SS로부터 입력되는 영상 신호 VIDEO에 포함되는 화상 데이터에 대하여 흑 삽입 1.5배속 변환을 행하도록 구성된다. 또한, 소스 드라이버 XD는 2 라인 단위 반전 구동 및 프레임 반전 구동(2H1V 반전 구동)을 행하도록 커먼 전압 Vcom에 대하여 극성 반전되는 화소 전압 Vs를 소스선 X1∼Xn에 출력하도록 구성된다. 흑 삽입 1.5배속 변환에서는, 2행분의 입력 화소 데이터 DI가 2H 기간마다 출력 화소 데이터 DO로 되는 1행분의 흑 삽입용 화소 데이터 B 및 2행분의 계조 표시용 화소 데이터 S로 변환된다. 계조 표시용 화소 데이터 S는 화소 데이터 DI와 동일한 계조치이고, 흑 삽입용 화소 데이터 B는 흑 표시의 계조치이다. 1행분의 흑 삽입용 화소 데이터 B 및 2행분의 계조 표시용 화소 데이터 S의 각각은 각각 2H/3 기간에서 화상 데이터 변환 회로(4)로부터 직렬로 출력된다.
도 4는 1.5배속의 수직 주사 속도로 흑 삽입 구동을 행하는 경우에 대해 게이트선 구동 회로의 동작을 도시한다. 제1 스타트 신호 STHA는 2H/3 기간분의 펄스 폭으로 계조 표시용 시프트 레지스터(10)에 입력되는 펄스이고, 제1 클럭 신호 CKA는 2H 당 2개의 비율로 계조 표시용 시프트 레지스터(10)에 입력되는 2H/3 주기의 펄스이다. 계조 표시용 시프트 레지스터(10)는 이 제1 스타트 신호 STHA를 제1 클럭 신호 CKA에 응답하여 시프트하여, 2H/3 기간씩 게이트선 Y1∼Ym을 순차적으로 선택하는 선택 신호를 출력한다. 여기서, 제1 클럭 신호 CKA의 펄스는 2H 기간에 포함되는 제1번째의 2H/3 기간에 생략되는 형식이기 때문에, 짝수번째의 게이트선 Y2, Y4, Y6, …에 대한 선택 신호는 후속의 2H 기간에 포함되는 제1번째의 2H/3 기간까지 길게 출력되게 된다. 이에 대하여, m개의 AND 게이트 회로(13)는 제1 인에이블 신호 OEA의 제어에 의해, 계조 표시용 시프트 레지스터(10)로부터 순차적으로 얻어지는 선택 신호를 대응 2H 기간에 포함되는 제2 및 제3번째의 2H/3 기간에 m개의 OR 게이트 회로(15)에 출력한다. 각 선택 신호는 대응 OR 게이트 회로(15)로부터 레벨 시프터(16)에 공급되고, 여기서 구동 신호로 변환되어 대응 게이트선 Y에 출력된다. 이에 대하여, 소스 드라이버 XD는 계조 표시용 화소 데이터 S1, S2, S3, …의 각각을 대응 2H 기간에 포함되는 제2 및 제3번째의 2H/3 기간에서 화소 전압 Vs로 변환하고, 이들을 2H마다 반전되는 극성으로 소스선 X1∼Xn에 병렬 출력한다. 이들 화소 전압 Vs는 게이트선 Y1∼Ym의 각각이 대응 2H 기간에 포함되는 제2 및 제3번째의 2H/3 기간에 구동되는 동안에 1행째, 2행째, 3행째, …의 액정 화소 PX에 공급된다.
한편, 제2 스타트 신호 STHB는 2H 기간분의 펄스 폭으로 흑 삽입용 시프트 레지스터(10)에 입력되는 펄스이고, 제2 클럭 신호 CKB는 제1 클럭 신호 CKA에 동기하도록 하여 2H 기간 당 2개의 비율로 흑 삽입용 시프트 레지스터(11)에 입력되는 2H/3 주기의 펄스이다. 흑 삽입용 시프트 레지스터(11)는 이 제2 스타트 신호 STHB를 제2 클럭 신호 CKB에 응답하여 시프트하여, 2 라인씩 게이트선 Y1∼Ym을 순차적으로 선택하는 선택 신호를 출력한다. m개의 AND 게이트 회로(14)는 제2 인에이블 신호 OEB의 제어에 의해, 흑 삽입용 시프트 레지스터(11)로부터 순차적으로 얻어지는 선택 신호를 후속의 2H 기간에 포함되는 제1번째의 2H/3 기간에 m개의 OR 게이트 회로(15)에 출력한다. 각 선택 신호는 대응 OR 게이트 회로(15)로부터 레벨 시프터(16)에 공급되고, 여기서 구동 신호로 변환되어 대응 게이트선 Y에 출력된다. 이에 대하여, 소스 드라이버 XD는 흑 삽입용 화소 데이터 B, B, B, …의 각각을 대응 2H에 포함되는 제1번째의 2H/3 기간에서 화소 전압 Vs로 변환하고, 이들을 2H마다 반전되는 극성으로 소스선 X1∼Xn에 병렬 출력한다. 이들 화소 전압 Vs는 게이트선 Y1∼Ym의 각각이 대응 2H 기간의 제1번째의 2H/3 기간에 구동되는 동안에 1행째 및 2행째, 3행째 및 4행째, 5행째 및 6행째, …의 액정 화소 PX에 공급된다. 도 4에서도, 제1 스타트 신호 STHA와 제2 스타트 신호 STHB가 비교적 짧은 간격으로 입력되고 있지만, 실제로는 계조 표시용의 전압 유지 기간에 대한 흑 삽입용의 전압 유지 기간의 비율이 흑 삽입율에 적합하도록 분리하여 입력된다. 또한, 제2 스타트 신호 STHB는 최초의 입력 시점보다도 4H만큼 지연되어 또 한번 입력되는 것이 바람직하다. 이에 의해, 각 게이트선 Y가 흑 삽입용으로 2회 구동되게 된다. 따라서, 2H/3 기간이라고 하는 짧은 기간에 대응 화소 전극 PE의 전위를 흑 삽입용의 큰 화소 전압 Vs까지 천이시키는 것이 어려운 경우에서도, 확실하게 화소 전압 Vs를 화소 전극 PE에 설정할 수 있다. 상술한 4H의 지연은 흑 삽입용의 화소 전압 Vs의 극성을 가지런히 하기 위해서 필요하게 된다. 또한, 맨 마지막 줄 부근의 화소 PX에 대한 흑 삽입은 예를 들면 도 4의 좌측 아래 부분에 도시하는 바와 같이 선행 프레임으로부터 연속하게 된다.
또한, 1.25배속의 수직 주사 속도로 흑 삽입 구동을 행하는 경우에는, 화상 데이터 변환 회로(4)는 외부 신호원 SS로부터 입력되는 영상 신호 VIDEO에 포함되는 화상 데이터에 대하여 흑 삽입 1.25배속 변환을 행하도록 구성된다. 또한, 소스 드라이버 XD는 4 라인 단위 반전 구동 및 프레임 반전 구동(4H1V 반전 구동)을 행하도록 커먼 전압 Vcom에 대하여 극성 반전되는 화소 전압 Vs를 소스선 X1∼Xn에 출력하도록 구성된다. 흑 삽입 1.25배속 변환에서는, 4행분의 입력 화소 데이터 DI가 4H 기간마다 출력 화소 데이터 DO로 되는 1행분의 흑 삽입용 화소 데이터 B 및 4행분의 계조 표시용 화소 데이터 S로 변환된다. 계조 표시용 화소 데이터 S는 화소 데이터 DI와 동일한 계조치이고, 흑 삽입용 화소 데이터 B는 흑 표시의 계조치이다. 1행분의 흑 삽입용 화소 데이터 B 및 4행분의 계조 표시용 화소 데이터 S의 각각은 각각 4H/5 기간에서 화상 데이터 변환 회로(4)로부터 직렬로 출력된다.
도 5는 1.25배속의 수직 주사 속도로 흑 삽입 구동을 행하는 경우에 대해 게이트선 구동 회로의 동작을 도시한다. 제1 스타트 신호 STHA는 4H/5 기간분의 펄스 폭으로 계조 표시용 시프트 레지스터(10)에 입력되는 펄스이고, 제1 클럭 신호 CKA는 4H 당 4개의 비율로 계조 표시용 시프트 레지스터(10)에 입력되는 4H/5 주기의 펄스이다. 계조 표시용 시프트 레지스터(10)는 이 제1 스타트 신호 STHA를 제1 클럭 신호 CKA에 응답하여 시프트하여, 4H/5 기간씩 게이트선 Y1∼Ym을 순차적으로 선택하는 선택 신호를 출력한다. 여기서, 제1 클럭 신호 CKA의 펄스는 4H 기간에 포함되는 제1번째의 4H/5 기간에 생략되는 형식이기 때문에, 게이트선 Y4, Y8, Y12, …에 대한 선택 신호는 후속의 4H 기간에 포함되는 제1번째의 4H/5 기간까지 길게 출력되게 된다. 이에 대하여, m개의 AND 게이트 회로(13)는 제1 인에이블 신 호 OEA의 제어에 의해, 계조 표시용 시프트 레지스터(10)로부터 순차적으로 얻어지는 선택 신호를 대응 4H 기간에 포함되는 제2, 제3, 제4 및 제5번째의 4H/5 기간에 m개의 OR 게이트 회로(15)에 출력한다. 각 선택 신호는 대응 OR 게이트 회로(15)로부터 레벨 시프터(16)에 공급되고, 여기서 구동 신호로 변환되어 대응 게이트선 Y에 출력된다. 이에 대하여, 소스 드라이버 XD는 계조 표시용 화소 데이터 S1, S2, S3, …의 각각을 대응 4H 기간에 포함되는 제2, 제3, 제4 및 제5번째의 4H/5 기간에서 화소 전압 Vs로 변환하고, 이들을 4H마다 반전되는 극성으로 소스선 X1∼Xn에 병렬 출력한다. 이들 화소 전압 Vs는 게이트선 Y1∼Ym의 각각이 대응 4H 기간에 포함되는 제2, 제3, 제4 및 제5번째의 4H/5 기간에 구동되는 동안에 1행째, 2행째, 3행째, 4행째, …의 액정 화소 PX에 공급된다.
한편, 제2 스타트 신호 STHB는 4H 기간분의 펄스 폭으로 흑 삽입용 시프트 레지스터(10)에 입력되는 펄스이고, 제2 클럭 신호 CKB는 제1 클럭 신호 CKA에 동기하도록 하여 4H 기간 당 4개의 비율로 흑 삽입용 시프트 레지스터(11)에 입력되는 4H/5 주기의 펄스이다. 흑 삽입용 시프트 레지스터(11)는 이 제2 스타트 신호 STHB를 제2 클럭 신호 CKB에 응답하여 시프트하여, 4 라인씩 게이트선 Y1∼Ym을 순차적으로 선택하는 선택 신호를 출력한다. m개의 AND 게이트 회로(14)는 제2 인에이블 신호 OEB의 제어에 의해, 흑 삽입용 시프트 레지스터(11)로부터 순차적으로 얻어지는 선택 신호를 후속 4H 기간에 포함되는 제1번째의 4H/5 기간에 m개의 OR 게이트 회로(15)에 출력한다. 각 선택 신호는 대응 OR 게이트 회로(15)로부터 레벨 시프터(16)에 공급되고, 여기서 구동 신호로 변환되어 대응 게이트선 Y에 출력 된다. 이에 대하여, 소스 드라이버 XD는 흑 삽입용 화소 데이터 B, B, B, …의 각각을 대응 4H에 포함되는 제1번째의 4H/5 기간에서 화소 전압 Vs로 변환하고, 이들을 4H마다 반전되는 극성으로 소스선 X1∼Xn에 병렬 출력한다. 이들 화소 전압 Vs는 게이트선 Y1∼Ym의 각각이 대응 4H 기간의 제1번째의 4H/5 기간에 구동되는 동안에 1행째, 2행째, 3행째 및 4행째; 5행째, 6행째, 7행째 및 8行째, …의 액정 화소 PX에 공급된다. 도 5에서도, 제1 스타트 신호 STHA와 제2 스타트 신호 STHB가 비교적 짧은 간격으로 입력되고 있지만, 실제로는 계조 표시용의 전압 유지 기간 에 대한 흑 삽입용의 전압 유지 기간의 비율이 흑 삽입율에 적합하도록 분리하여 입력된다. 또한, 제2 스타트 신호 STHB는 최초의 입력 시점보다도 8H만큼 지연되어 또 한번 입력되는 것이 바람직하다. 이에 의해, 각 게이트선 Y가 흑 삽입용으로 2회 구동되게 된다. 따라서, 4H/5 기간이라고 하는 짧은 기간에 대응 화소 전극 PE의 전위를 흑 삽입용의 큰 화소 전압 Vs까지 천이시키는 것이 어려운 경우에서도, 확실하게 화소 전압 Vs를 화소 전극 PE에 설정할 수 있다. 상술한 8H의 지연은 흑 삽입용의 화소 전압 Vs의 극성을 가지런히 하기 위해서 필요하게 된다. 또한, 맨 마지막 줄 부근의 화소 PX에 대한 흑 삽입은 예를 들면 도 5의 좌측 아래 부분에 도시하는 바와 같이 선행 프레임으로부터 연속하게 된다.
본 실시예에서는, 계조 표시용 시프트 레지스터(10) 및 흑 삽입용 시프트 레지스터(11)가 독립적으로 설치되어, 출력 회로(12)가 제1 스타트 신호 STHA의 시프트 위치에 의해서 선택된 게이트선 Y에 대하여 제1 출력 인에이블 신호 OEA의 제어에 의해 구동 신호를 출력하고, 제2 스타트 신호 STHB의 시프트 위치에 의해서 선 택된 게이트선 Y에 대하여 제2 출력 인에이블 신호 OEB의 제어에 의해 구동 신호를 출력한다. 이러한 구성에서는, 제1 및 제2 스타트 신호 STHA, STHB, 제1 및 제2 클럭 신호 CKA, CKB, 및 제1 및 제2 출력 인에이블 신호 OEA, OEB를 조합하여, 소정 수의 게이트선을 흑 삽입용으로 함께 구동하고, 또한 소정 수의 게이트선을 순차적으로 계조 표시용으로 구동할 수 있다. 이 때문에, 게이트선 구동 회로는 흑 삽입 구동에서 요구되는 여러 가지 수직 주사 속도를 얻을 수 있다.
또한, 수직 주사 속도가 중형 및 수형 표시 패널에서 요구되는 1.5배속 또는 2배속일 때, 각각 2의 홀수배의 H 수, 1의 홀수배의 H 수가 1V(수직 주사 기간) 중에 필요하게 되지만, 이 H 수는 중형 및 소형 표시 패널에서 용이하게 확보할 수 있다. 또한, 수직 주사 속도가 대형 표시 패널에서 요구되는 1.25배속일 때, 4의 홀수배의 H 수가 1V 중에 필요하게 되지만, 이 H 수도 대형 표시 패널에서 용이하게 확보할 수 있다. 따라서, 흑 삽입율의 등급을 여러 가지 패널 사이즈에 대하여 저감하여 실용적인 값으로 할 수 있다.
도 6은 도 2에 도시하는 게이트선 구동 회로의 변형예를 도시한다. 이 변형예에서는, m개의 OR 게이트 회로(15)가 컨트롤러(5)로부터 공급되는 게이트선 전(全) 선택 신호 GON을 게이트선 Y1∼Ym의 선택 신호로서 각각 레벨 시프터(16)에 입력하도록 구성된다. 이에 의해, 전원 투입에 수반하는 초기화 처리에서 모든 게이트선 Y1∼Ym을 함께 구동하여, 액정을 스프레이 배향으로부터 벤드 배향으로 전이시키는 화소 전압 Vs를 모든 화소 전극 PE에 인가하는 것이 가능하게 된다.
또한, 이 변형예에서는, 도 2에 도시하는 계조 표시용 시프트 레지스터(10) 및 흑 삽입용 시프트 레지스터(11)가 각각 제1 스타트 신호 STHA 및 제2 스타트 신호 STHB를 쌍방향으로 시프트하는 쌍방향 시프트 레지스터로서 구성되어 있다. 즉, 계조 표시용 쌍방향 시프트 레지스터(10) 및 흑 삽입용 쌍방향 시프트 레지스터(11)는 1단째의 레지스터로부터 m단째의 레지스터를 향하는 하 방향 혹은 m단째의 레지스터로부터 1단째의 레지스터를 향하는 상 방향으로 제1 스타트 신호 STHA 및 제2 스타트 신호 STHB를 시프트한다. 이들 스타트 신호 STHA 및 제2 스타트 신호 STHB의 시프트 방향은 컨트롤러(5)로부터 시프트 레지스터(10, 11)에 공급되는 주사 방향 신호 DIR에 따라서 변경된다. 표시 패널 DP의 시야각 특성은 통상 상하 방향, 즉 수직 방향에서 비균등하다. 이 때문에, 표시 패널 DP를 관찰자의 시점보다도 상방에 설치한 경우와 관찰자의 시점보다도 하방에 설치한 경우 중 어느 하나에서 가시성이 저하된다. 예를 들면 상방에 설치했을 때에 가시성이 저하됐다고 한다면, 이 설치 위치에서 표시 패널 DP의 상하를 반대로 하여, 수직 주사 방향도 반대로 함으로써, 가시성을 개선할 수 있다.
또한, 도 2에 도시하는 제2 출력 인에이블 신호 OEB는 도 3∼도 5로부터 알 수 있는 바와 같이 제1 출력 인에이블 신호 OEA의 반전 신호로 되어 있다. 이 변형예에서는, m개의 AND 게이트 회로(14)가 제2 인에이블 신호 OEB 대신에 제1 출력 인에이블 신호 OEA를 반전 입력하도록 구성되어 있다. 이에 의해, 출력 인에이블 신호 배선을 간략화하는 것이 가능하다.
또한, 도 2에 도시하는 제2 클럭 신호 CKB는 도 3∼도 5로부터 알 수 있는 바와 같이 제1 클럭 신호 CKA와 동일한 파형으로 되어 있다. 이 변형예에서는, 제 1 클럭 신호 CKA가 계조 표시용 시프트 레지스터(10)에 입력되는 것 뿐만 아니라, 제2 클럭 신호 CKB로서 흑 삽입용 시프트 레지스터(11)에도 입력된다. 이에 의해, 클럭 신호 배선을 간략화하는 것이 가능하다.
여기서, 상술한 실시예의 게이트선 구동 회로를, 종래 기술에 따라 단일의 시프트 레지스터 및 3 출력 인에이블 신호를 이용한 비교예의 게이트선 구동 회로와 비교하기 위해, 도 7 및 도 8을 참조한다. 도 7은 2배속의 수직 주사 속도로 흑 삽입 구동을 행하는 경우에 대해 비교예의 게이트선 구동 회로의 동작을 도시하고, 도 8은 1.5배속의 수직 주사 속도로 흑 삽입 구동을 행하는 경우에 대해 비교예의 게이트선 구동 회로의 동작을 도시한다. 도 7 및 도 8에 도시하는 CLK, STH, OE1∼OE3는 각각 시프트 레지스터에 입력되는 클럭 신호, 스타트 신호, 제1∼제3 출력 인에이블 신호이다. 소스선 X1∼Xn은 흑 삽입 구동을 2배속의 수직 주사 속도로 행하는 경우에 도 3에 도시하는 예와 마찬가지의 형식으로 구동되고, 흑 삽입 구동이 1.5배속의 수직 주사 속도로 행하는 경우에 도 4에 도시하는 예와 마찬가지의 형식으로 구동된다. 수직 주사 속도가 2배속 및 1.5배속 중 어느 것이더라도, 시프트 레지스터가 계조 표시용으로 게이트선 Y1∼Ym을 선택하고, 또한 흑 삽입용으로 게이트선 Y1∼Ym을 선택해야 하고, 출력 인에이블 신호 OE1∼OE3의 조합이 흑 삽입 타이밍과 계조 표시 타이밍의 조정을 행하기 위해 이용되고 있다. 그 결과, 도 10을 참조하여 설명한 바와 같이, 1.5배속 또는 2배속의 수직 주사 속도로 흑 삽입 구동을 행하는 경우에 소형 VGA 표시 패널에서 확보할 수 없는 6의 홀수배 또는 3의 홀수배라는 H 수를 1V 중에 필요로 하여, 흑 삽입율의 등급도 실용으로 되 는 최대값의 2%를 넘게 된다.
이에 대하여, 상술한 실시예의 기술을 적용한 경우, 도 9에 도시하는 바와 같이, 15.1∼32 인치의 대형 WXGA 표시 패널에서 바람직한 1.25배속의 수직 주사 속도로 흑 삽입 구동을 행하는 것이 가능하게 된다. 1V 중의 H 수도 이 표시 패널에서 용이하게 확보할 수 있는 4의 홀수배로 되어, 흑 삽입율의 등급도 1%라는 실용적인 값으로 설정할 수 있다. 또한, 7∼9 인치의 중형 WVGA 표시 패널 및 2.2 인치의 소형 QVGA 표시 패널에서 바람직한 1.5배속 또는 2배속의 수직 주사 속도에서, 1V(수직 주사 기간) 중의 H 수가 이들 표시 패널에서 각각 용이하게 확보할 수 있는 2의 홀수배, 1의 홀수배로 된다. 소형 QVGA 표시 패널에 대해서는, 흑 삽입 등급이 1.5배속의 수직 주사 속도에서 1.33%, 2배속의 수직 주사 속도에서 0.67%라는 실용적인 값으로 설정할 수 있다. 또한, 중형 WVGA 표시 패널에 대해서는, 흑 삽입 등급이 1.5배속의 수직 주사 속도에서 0.76%, 2배속의 수직 주사 속도에서 0.38%라는 실용적인 값으로 설정할 수 있다.
또한, 본 발명은 상술한 실시예에 한정되지 않고, 그 요지를 일탈하지 않는 범위에서 여러 가지로 변형 가능하다.
예를 들면 도 6에 도시하는 변형예에서 설명한 개개의 특징은 도 2에 도시하는 게이트선 구동 회로의 구성에 선택적으로 조립하여도 된다.
또한, 상술한 각 실시예에서는, 게이트선 구동 회로가 흑 삽입 구동을 행하기 위해 이용되고 있지만, 이 게이트선 구동 회로의 구성은 계조 표시용의 화소 전압 외에 추가로 비계조 표시용의 화소 전압을 각 화소에 주기적으로 인가하는 구동 방식을 필요로 하는 흑 삽입 구동 이외의 여러 가지 용도에 이용할 수 있다. 이 경우, 화소가 OCB 액정 화소일 필요가 없다. 즉, 이 게이트선 구동 회로는 OCB 모드의 액정 표시 패널 뿐만 아니라, 예를 들면 유기 EL(Electro Luminescence) 표시 패널 등의 평면 표시 패널에도 적용 가능하다.
추가적인 이점과 변형예들은 본 기술 분야의 당업자에게 용이하게 발견될 것이다. 그러므로, 본 발명은, 본 발명의 보다 광범위한 면에서, 본 명세서에서 설명하고 도시한 특정한 상세 및 대표적인 실시예들에 한정되지 않는다. 따라서, 이하의 특허청구범위 및 그 균등물에 의해 규정되는 본 발명의 일반적인 개념의 원리나 범위로부터 벗어나지 않는 한, 다양한 변경이 이루어질 수 있다.
본 발명에 따르면, 흑 삽입 구동에서 요구되는 여러 가지 수직 주사 속도를 얻을 수 있는 게이트선 구동 회로가 제공된다.

Claims (6)

  1. 표시 패널에서 복수의 화소에 각각 할당되는 복수의 게이트선을 구동하는 게이트선 구동 회로로서,
    상기 복수의 게이트선이 1 수직 주사 기간에서 계조 표시용으로 선택되도록 제1 클럭 신호에 응답하여 제1 스타트 신호를 시프트하는 제1 시프트 레지스터와,
    상기 복수의 게이트선이 이 수직 주사 기간에 대략 동일한 기간에서 비계조 표시용으로 선택되도록 제1 클럭 신호에 동기한 제2 클럭 신호에 응답하여 제2 스타트 신호를 시프트하는 제2 시프트 레지스터와,
    상기 제1 시프트 레지스터에 의해서 선택되는 게이트선에 대하여 제1 출력 인에이블 신호의 제어에 의해 구동 신호를 출력하고, 또한 상기 제2 시프트 레지스터에 의해서 선택되는 게이트선에 대하여 제2 출력 인에이블 신호의 제어에 의해 구동 신호를 출력하는 출력 회로
    를 구비하는 것을 특징으로 하는 게이트선 구동 회로.
  2. 제1항에 있어서,
    상기 출력 회로는
    각각 상기 제1 시프트 레지스터로부터 계조 표시용으로 얻어지는 대응 게이트선의 선택 신호를 상기 제1 출력 인에이블 신호의 제어에 의해 출력하는 복수의 제1 AND 게이트 회로,
    각각 상기 제2 시프트 레지스터로부터 상기 비계조 표시용으로 얻어지는 대응 게이트선의 선택 신호를 상기 제2 출력 인에이블 신호의 제어에 의해 출력하는 복수의 제2 AND 게이트 회로,
    각각 상기 복수의 제1 AND 게이트 회로의 1개 및 상기 복수의 제2 AND 게이트 회로의 1개로부터 입력되는 대응 게이트선의 선택 신호를 출력하는 복수의 OR 게이트 회로, 및
    상기 복수의 OR 게이트 회로의 각각으로부터 출력되는 선택 신호를 레벨 시프트함으로써 상기 구동 신호로 변환하는 레벨 시프터
    를 포함하는 것을 특징으로 하는 게이트선 구동 회로.
  3. 제2항에 있어서,
    상기 복수의 OR 게이트 회로의 각각은 게이트선 전 선택 신호를 대응 게이트선의 선택 신호로서 상기 레벨 시프터에 입력하도록 구성되는 것을 특징으로 하는 게이트선 구동 회로.
  4. 제1항에 있어서,
    상기 제1 시프트 레지스터 및 상기 제2 시프트 레지스터는 쌍방향 시프트 레지스터인 것을 특징으로 하는 게이트선 구동 회로.
  5. 제1항에 있어서,
    상기 복수의 화소는 행렬 형상으로 배치되고, 상기 복수의 게이트선은 상기 복수의 화소의 행을 따라 배치되며, 또한 복수의 소스선이, 상기 제1 시프트 레지스터에 의해서 선택되는 게이트선에 대응하는 화소에 계조 표시용의 화소 전압을 공급함과 함께 상기 제2 시프트 레지스터에 의해서 선택되는 게이트선에 대응하는 화소에 비계조 표시용의 화소 전압을 공급하기 위해 상기 복수의 화소의 열을 따라 배치되는 것을 특징으로 하는 게이트선 구동 회로.
  6. 복수의 게이트선을 구동하는 게이트선 구동 회로로서,
    상기 복수의 게이트선이 계조 표시용으로 순차적으로 선택되도록 제1 클럭 신호에 응답하여 제1 스타트 신호를 시프트하는 제1 시프트 레지스터와,
    상기 복수의 게이트선이 한번에 적어도 2개씩 비계조 표시용으로 순차적으로 선택되도록 제1 클럭 신호에 동기한 제2 클럭 신호에 응답하여 제2 스타트 신호를 시프트하는 제2 시프트 레지스터와,
    상기 제1 시프트 레지스터에 의해서 선택되는 게이트선에 대하여 제1 출력 인에이블 신호의 제어에 의해 구동 신호를 출력하고, 또한 상기 제2 시프트 레지스터에 의해서 선택되는 게이트선에 대하여 제2 출력 인에이블 신호의 제어에 의해 구동 신호를 출력하는 출력 회로
    를 구비하는 것을 특징으로 하는 게이트선 구동 회로.
KR1020050071592A 2004-08-06 2005-08-05 게이트선 구동 회로 KR100716684B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004231105A JP4551712B2 (ja) 2004-08-06 2004-08-06 ゲート線駆動回路
JPJP-P-2004-00231105 2004-08-06

Publications (2)

Publication Number Publication Date
KR20060050235A true KR20060050235A (ko) 2006-05-19
KR100716684B1 KR100716684B1 (ko) 2007-05-09

Family

ID=35756943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050071592A KR100716684B1 (ko) 2004-08-06 2005-08-05 게이트선 구동 회로

Country Status (4)

Country Link
US (1) US20060028463A1 (ko)
JP (1) JP4551712B2 (ko)
KR (1) KR100716684B1 (ko)
TW (1) TWI277925B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101298438B1 (ko) * 2008-02-27 2013-08-20 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR101301769B1 (ko) * 2007-12-21 2013-09-02 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR101310379B1 (ko) * 2008-12-03 2013-09-23 엘지디스플레이 주식회사 액정표시장치와 그 구동방법

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4621454B2 (ja) * 2004-08-23 2011-01-26 東芝モバイルディスプレイ株式会社 表示装置の駆動回路
JP4753948B2 (ja) 2005-08-01 2011-08-24 シャープ株式会社 液晶表示装置およびその駆動方法
US8115716B2 (en) 2005-08-04 2012-02-14 Sharp Kabushiki Kaisha Liquid crystal display device and its drive method
JP2008015179A (ja) * 2006-07-05 2008-01-24 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
WO2008007480A1 (fr) 2006-07-14 2008-01-17 Sharp Kabushiki Kaisha Substrat à matrice active et dispositif d'affichage utilisant celui-ci
EP2053458A4 (en) 2006-08-02 2010-12-08 Sharp Kk ACTIVE MATRIX SUBSTRATE AND DISPLAY ARRANGEMENT THEREWITH
CN101467200B (zh) * 2006-09-28 2011-09-28 夏普株式会社 液晶显示装置及其驱动电路和驱动方法
US8159441B2 (en) * 2006-10-31 2012-04-17 Chunghwa Picture Tubes, Ltd. Driving apparatus for driving gate lines in display panel
CN101256291B (zh) * 2007-02-28 2011-06-29 群康科技(深圳)有限公司 液晶显示装置及其驱动方法
WO2008129723A1 (ja) * 2007-03-09 2008-10-30 Sharp Kabushiki Kaisha 液晶表示装置ならびにその駆動回路および駆動方法
JP5057440B2 (ja) * 2007-05-08 2012-10-24 株式会社ジャパンディスプレイセントラル 液晶表示装置
CN101587685A (zh) * 2008-05-23 2009-11-25 群康科技(深圳)有限公司 液晶显示装置及其驱动方法
TWI405172B (zh) * 2008-06-06 2013-08-11 Chimei Innolux Corp 液晶顯示裝置及其驅動方法
JP5332485B2 (ja) 2008-10-10 2013-11-06 セイコーエプソン株式会社 電気光学装置
TW201027502A (en) * 2009-01-15 2010-07-16 Novatek Microelectronics Corp Gate driver and display driver using thereof
JP2011033655A (ja) * 2009-07-29 2011-02-17 Seiko Epson Corp 電気光学装置及び電子機器
TWI412015B (zh) * 2010-03-01 2013-10-11 Novatek Microelectronics Corp 用於一液晶顯示器之閘極驅動器及驅動方法
KR102061595B1 (ko) * 2013-05-28 2020-01-03 삼성디스플레이 주식회사 액정표시장치 및 그 구동방법
TWI496127B (zh) * 2013-09-06 2015-08-11 Au Optronics Corp 閘極驅動電路及包含該閘極驅動電路之顯示裝置
KR101661026B1 (ko) * 2014-09-17 2016-09-29 엘지디스플레이 주식회사 표시장치
TWI626640B (zh) * 2015-08-26 2018-06-11 矽創電子股份有限公司 閘極驅動電路與電泳顯示器
CN105448226B (zh) * 2016-01-12 2018-03-16 京东方科技集团股份有限公司 一种栅极驱动电路和显示装置
CN107967908B (zh) * 2018-01-31 2020-08-25 京东方科技集团股份有限公司 显示基板及其驱动方法、显示面板
KR102596755B1 (ko) * 2018-11-14 2023-10-31 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 구동방법
TWI664614B (zh) * 2018-12-13 2019-07-01 凌巨科技股份有限公司 閘極驅動裝置
JP7463074B2 (ja) * 2019-10-17 2024-04-08 エルジー ディスプレイ カンパニー リミテッド 表示制御装置、表示装置及び表示制御方法
CN113345379B (zh) * 2021-06-29 2022-11-04 合肥京东方卓印科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN114255698B (zh) * 2021-12-30 2023-07-14 合肥京东方卓印科技有限公司 移位寄存器、扫描驱动电路及其驱动方法和显示装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4210899A (en) * 1975-06-23 1980-07-01 Fingermatrix, Inc. Fingerprint-based access control and identification apparatus
DE3442793A1 (de) * 1983-11-25 1985-06-05 Canon K.K., Tokio/Tokyo Bildverarbeitungseinrichtung
JP2625976B2 (ja) * 1987-11-10 1997-07-02 セイコーエプソン株式会社 平板表示装置の駆動方法
CA2041819C (en) * 1990-05-07 1995-06-27 Hiroki Zenda Color lcd display control system
US6545653B1 (en) * 1994-07-14 2003-04-08 Matsushita Electric Industrial Co., Ltd. Method and device for displaying image signals and viewfinder
JPH08171363A (ja) * 1994-10-19 1996-07-02 Sony Corp 表示装置
US6115020A (en) * 1996-03-29 2000-09-05 Fujitsu Limited Liquid crystal display device and display method of the same
JP3813689B2 (ja) * 1996-07-11 2006-08-23 株式会社東芝 表示装置及びその駆動方法
KR100393669B1 (ko) * 1996-08-20 2003-10-17 삼성전자주식회사 액정 표시 장치의 듀얼 클럭 소스 구동회로
TW455725B (en) * 1996-11-08 2001-09-21 Seiko Epson Corp Driver of liquid crystal panel, liquid crystal device, and electronic equipment
JP3129271B2 (ja) * 1998-01-14 2001-01-29 日本電気株式会社 ゲートドライバ回路及びその駆動方法、並びにアクティブマトリクス型液晶表示装置
KR100271093B1 (ko) * 1998-07-20 2000-11-01 윤종용 박막 트랜지스터 액정 표시 장치의 구동회로
JP3734629B2 (ja) * 1998-10-15 2006-01-11 インターナショナル・ビジネス・マシーンズ・コーポレーション 表示装置
KR100312755B1 (ko) * 1999-06-03 2001-11-03 윤종용 멀티싱크를 위한 액정 표시 장치 및 디스플레이 장치와 각각의 구동 장치
US6590553B1 (en) * 1999-07-23 2003-07-08 Nec Corporation Liquid crystal display device and method for driving the same
JP2001194642A (ja) * 2000-01-12 2001-07-19 Nec Viewtechnology Ltd 液晶表示のブランキング装置及びそのブランキング方法
US7129918B2 (en) * 2000-03-10 2006-10-31 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving electronic device
JP3822060B2 (ja) * 2000-03-30 2006-09-13 シャープ株式会社 表示装置用駆動回路、表示装置の駆動方法、および画像表示装置
EP1286202A4 (en) * 2001-02-05 2007-06-06 Matsushita Electric Ind Co Ltd Liquid crystal display unit and driving method therefor
JP2002351430A (ja) * 2001-05-30 2002-12-06 Mitsubishi Electric Corp 表示装置
JP3901004B2 (ja) * 2001-06-13 2007-04-04 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
JP2003280617A (ja) * 2002-01-21 2003-10-02 Matsushita Electric Ind Co Ltd 表示装置及び表示装置の駆動方法
JP4218249B2 (ja) * 2002-03-07 2009-02-04 株式会社日立製作所 表示装置
TWI266106B (en) * 2002-08-09 2006-11-11 Sanyo Electric Co Display device with a plurality of display panels
JP4357188B2 (ja) * 2003-02-28 2009-11-04 株式会社 日立ディスプレイズ 液晶表示装置
JP2004264480A (ja) * 2003-02-28 2004-09-24 Hitachi Displays Ltd 液晶表示装置
JP2004325716A (ja) * 2003-04-24 2004-11-18 Sharp Corp カラー画像表示のための駆動回路およびこれを備えた表示装置
JP2005003714A (ja) * 2003-06-09 2005-01-06 Mitsubishi Electric Corp 画像表示装置
JP2006053428A (ja) * 2004-08-13 2006-02-23 Toshiba Matsushita Display Technology Co Ltd ゲート線駆動回路
JP2006058638A (ja) * 2004-08-20 2006-03-02 Toshiba Matsushita Display Technology Co Ltd ゲート線駆動回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101301769B1 (ko) * 2007-12-21 2013-09-02 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR101298438B1 (ko) * 2008-02-27 2013-08-20 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR101310379B1 (ko) * 2008-12-03 2013-09-23 엘지디스플레이 주식회사 액정표시장치와 그 구동방법

Also Published As

Publication number Publication date
TW200617837A (en) 2006-06-01
TWI277925B (en) 2007-04-01
KR100716684B1 (ko) 2007-05-09
JP2006047847A (ja) 2006-02-16
JP4551712B2 (ja) 2010-09-29
US20060028463A1 (en) 2006-02-09

Similar Documents

Publication Publication Date Title
KR100716684B1 (ko) 게이트선 구동 회로
KR100652096B1 (ko) 게이트선 구동 회로
TWI417824B (zh) 用於顯示裝置之閘極驅動器及具有該閘極驅動器之顯示裝置
US20060038767A1 (en) Gate line driving circuit
KR100785553B1 (ko) 표시 제어 회로, 표시 제어 방법, 및 액정 표시 장치
US7995025B2 (en) Liquid crystal display device
US20060176265A1 (en) Display device and method of driving the same
US7956832B2 (en) Liquid crystal display device
US20080284758A1 (en) Liquid crystal display and method of driving the same
US8963912B2 (en) Display device and display device driving method
US20060170639A1 (en) Display control circuit, display control method, and liquid crystal display device
JP2005134864A (ja) 液晶表示パネルおよびその駆動回路
KR100701135B1 (ko) 게이트선 구동 회로
KR100893020B1 (ko) 표시 패널 제어 회로 및 표시 장치
JPWO2005081053A1 (ja) 液晶表示装置
JP2008216893A (ja) 平面表示装置及びその表示方法
JP2008268436A (ja) 液晶表示装置
JP2007187995A (ja) 駆動制御回路
JP4864392B2 (ja) 表示制御回路、表示制御方法、および液晶表示装置
JP2006078975A (ja) 表示パネル制御回路
JP2009186676A (ja) 液晶表示装置
KR20070033784A (ko) 스퀘어 반전 방식의 디스플레이 장치 및 그것의 구동 방법
JP2007193123A (ja) 液晶表示装置
KR20070024766A (ko) 액정 표시 장치 및 그것의 구동 방법
KR20060069774A (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee