JP5057440B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP5057440B2
JP5057440B2 JP2007123721A JP2007123721A JP5057440B2 JP 5057440 B2 JP5057440 B2 JP 5057440B2 JP 2007123721 A JP2007123721 A JP 2007123721A JP 2007123721 A JP2007123721 A JP 2007123721A JP 5057440 B2 JP5057440 B2 JP 5057440B2
Authority
JP
Japan
Prior art keywords
liquid crystal
signal
dummy
scanning line
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007123721A
Other languages
English (en)
Other versions
JP2008281645A (ja
Inventor
徹夫 深海
幸生 田中
正樹 宮武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Japan Display Central Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Central Inc filed Critical Japan Display Central Inc
Priority to JP2007123721A priority Critical patent/JP5057440B2/ja
Priority to US12/114,208 priority patent/US7894007B2/en
Publication of JP2008281645A publication Critical patent/JP2008281645A/ja
Application granted granted Critical
Publication of JP5057440B2 publication Critical patent/JP5057440B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

この発明は、液晶表示装置に関し、特に、アクティブマトリクス型の液晶表示装置に関する。
一般に、液晶表示装置は画像が表示される表示部を備えた液晶表示パネルを有している。液晶表示パネルは、互いに対向する一対の基板を備えている。この一対の基板間には液晶層が挟持されている。
一方の基板は、略マトリクス状に配置された複数の画素電極を有している。他方の基板は、複数の画素電極の全てに対向する対向電極を備えている。複数の画素電極と対向電極との上には液晶を配向させるための一対の配向膜が配置されている。液晶の配向状態は、一対の配向膜面における液晶分子の配列を制御することによって得られる。液晶分子の配向を制御する方法として、例えば、ラビング法がある。ラビング法では、配向膜をラビング布等でラビングする。そうすると、ラビング処理によって液晶分子の長軸の平均方向が制御される。
液晶表示素子の表示方式として、OCB(Optically-Compensated-Bent)モードが、高速応答及び広視野角の面から注目されている。OCBモードの液晶表示装置では、映像品位を良好にするために1フレームで逆転移防止信号と映像信号とに基づいて表示する駆動方法が適用される。この駆動方法を適用すると、液晶層では、配向膜のラビング方向と同一の方向に液晶分子の配向変化に伴うフローが発生する。
また、液晶表示装置の組立工程においてイオンが取り込まれる場合や、液晶表示装置を構成する例えばガラス基板等の材料自体がイオンを含有している場合がある。このイオンが存在する部分では、設計通りの液晶配向を得ることができず、表示ムラ等の表示不良が発生する場合があった。
従来、OCBモードの液晶表示装置において、液晶分子の配向変化によるフローによって、ビーズ等のスペーサや不純物イオンが移動する問題に対し、表示部を囲む周辺部に設けたイオントラップ電極に不純物イオンを寄せ集めて、表示ムラ等の表示不良が発生しない液晶表示装置を提供する発明が提案されている(特許文献1参照)。
特開平9−54325号公報
しかしながら、上記の発明では配向膜のラビング方向が考慮されておらず、ラビング方向に移動するイオンによる表示不良を効果的に抑制することが難しかった。また、周辺部において、液晶分子がベンド配向となる一定の直流電圧が液晶層に印加されると、液晶層の粘性も高くなる。
このことから、周辺部では液晶層の拡散も起こりにくくなり、液晶層のフローによって一方向に移動した不純物イオンが、周辺部にまで移動することなく、表示部の周辺部との境界近傍において凝集することがあった。
特に、表示部を囲む額縁領域が狭い液晶表示パネルでは、液晶表示パネル全体のイオン量に対して額縁領域が小さいために、長時間の駆動によってイオンが表示領域内まで広がってしまう場合があった。
イオンの凝集が発生した領域ではイオンによって液晶層の透過率-印加電圧特性が変化し、特に、表示部内で液晶層の透過率-印加電圧特性が変化した場合には、表示ムラ等として認識されることがあった。
本発明は、上記の問題点に鑑みて成されたものであって、液晶層中のイオンの不均一化による表示ムラ等の表示不良を抑制し、表示品位および信頼性の高いOCBモードの液晶表示装置を提供することを目的とする。
本発明の第1態様による液晶表示装置は、互いに対向する第1基板および第2基板と、OCBモード液晶を含み前記第1基板および第2基板間に挟持されている液晶層と、マトリクス状に配置された複数の表示画素からなる表示部と、を有する液晶表示パネルと、前記表示画素を駆動する駆動部と、前記駆動部を制御する制御部と、を有する液晶表示装置であって、前記第1基板は、前記複数の表示画素のそれぞれに対応して配置された画素電極を有し、前記第2基板は、前記複数の画素電極に対向する対向電極を有し、前記複数の画素電極および前記対向電極の上にそれぞれ配置され、ラビング処理によって前記液晶層に含まれる液晶分子の配向状態を制御する一対の配向膜を備え、前記表示部の少なくとも前記配向膜のラビング方向の終端側には、ダミー表示画素が配置され、前記駆動部は、前記表示画素に映像信号と逆転移防止信号とを周期的に印加するとともに、前記ダミー表示画素に逆転移防止信号を周期的に印加する手段と、を有し、前記第1基板は、前記複数の表示画素が配列され行のそれぞれに沿って延びる走査線と、前記複数の表示画素が配列され列のそれぞれに沿って延びる信号線と、前記ダミー表示画素が配置された領域において前記走査線と略平行に延びて配置されたダミー走査線と、前記ダミー表示画素が配置された領域において前記信号線と略平行に延びて配置されたダミー信号線と、をさらに有し、前記駆動部は、前記走査線および前記ダミー走査線が電気的に接続され、前記走査線および前記ダミー走査線を駆動するゲートドライバと、前記信号線および前記ダミー信号線が電気的に接続され、前記信号線および前記ダミー信号線を駆動するソースドライバと、をさらに有し、前記ゲートドライバは、前記ダミー走査線と前記走査線のいずれかとを同じタイミングで駆動する手段を有する。
この発明によれば、液晶層中のイオンの不均一化による表示ムラ等の表示不良を抑制し、表示品位および信頼性の高いOCBモードの液晶表示装置を提供することができる。
以下、本発明の第1実施形態に係る液晶表示装置について図面を参照して説明する。
本実施形態に係る液晶表示装置は、OCBモードの液晶表示装置であって、アレイ基板(図示せず)、対向基板(図示せず)、およびアレイ基板と対向基板とに挟持された液晶層LQを備えた液晶表示パネルPNLを有している。
図1に示すように、液晶表示パネルPNLは、マトリクス状に配置された表示画素PXからなる表示部DYP、および表示部DYPを囲むように配置されたダミー表示画素DPXを備えている。カラー表示タイプの液晶表示装置では、表示部DYPには、表示画素PXとして例えば、赤色表示画素、緑色表示画素、および青色表示画素等の各種表示画素が配置されている。
液晶表示装置は、表示画素PXおよびダミー表示画素DPXを駆動する駆動部と、駆動部を制御するコントローラCTRLとをさらに有している。駆動部は、ゲートドライバGDおよびソースドライバSDを有している。
液晶表示パネルPNLのアレイ基板には、表示部DYPにおいて、表示画素PXの配列する行に沿って延びる走査線GLと、表示画素PXの配列する列に沿って延びる信号線SLとが配置されている。
本実施形態に係る液晶表示装置は、例えばVGA(video graphics array)(横640x3画素、縦480画素)であって、表示部DYPには480本の走査線(GL1〜GL480)と1920本の信号線(SL1〜SL1920)とが配置されている。
図1および図2に示すように、ダミー表示画素DPXが配置されている部分には、走査線GLと略平行に延びるダミー走査線DGLと、信号線SLと略平行に延びるダミー信号線DSLとが配置されている。
すなわち、本実施形態に係る液晶表示装置は、表示部の上部および下部に1行ずつ、表示部の左側と右側に1列ずつのダミー表示画素DPXが配置されている。したがって、表示部DYPの上部には、走査線GLと略平行に延びるダミー走査線DGL1が配置され、表示部DYPの下部には、走査線GLと略平行に延びるダミー走査線DGL2が配置されている。表示部DYPの左側には、信号線SLと略平行に延びるダミー信号線DSL1が配置され、表示部DYPの右側には、信号線SLと略平行に延びるダミー信号線DSL2が配置されている。
図2に示すように、走査線GLあるいはダミー走査線DGLと、信号線SLあるいはダミー信号線DSLとの交差部近傍には、画素スイッチSWが配置されている。画素スイッチSWは例えばスイッチング素子として薄膜トランジスタ(TFT)を有している。
この画素スイッチSWのゲート電極は対応する走査線GLもしくはダミー走査線DGLに電気的に接続されている。画素スイッチSWのソース電極は対応する信号線SLあるいはダミー信号線DSLに電気的に接続されている。画素スイッチSWのドレイン電極は表示画素PXあるいはダミー表示画素DPXのそれぞれに配置された画素電極PEに電気的に接続されている。
走査線GLおよびダミー走査線DGL1、DGL2はゲートドライバGDに電気的に接続されている。信号線SLおよびダミー信号線DSL1、DSL2はソースドライバSDに電気的に接続されている。
ゲートドライバGDおよびソースドライバSDは、コントローラCTRLに制御されて、表示画素PXに周期的に映像信号および逆転移防止信号を印加するとともに、ダミー表示画素DPXに周期的に逆転移防止信号を印加する。本実施形態に係る液晶表示装置では、表示画素PXおよびダミー表示画素DPXには、逆転移防止信号として黒表示に対応した電圧Vbが印加される。
図2に示すように、ゲートドライバGDは、映像信号用シフトレジスタSR_S(SR_S1〜SR_S480)、黒挿入用シフトレジスタSR_K(SR_K1〜SR_K480)、および第1NAND回路N(N1〜N480)および第2NAND回路NDT、NDBを有している。
映像信号用シフトレジスタSR_Sは、コントローラCTRLから供給された映像信号用スタートパルスSSTもしくは、前段映像信号用シフトレジスタの出力に応じて、コントローラCTRLからのクロック信号CLKに同期したハイ信号Hもしくはロー信号Lを第1NAND回路Nに出力する。
黒挿入用シフトレジスタSR_Kは、コントローラCTRLから供給された黒挿入用スタートパルスKSTもしくは前段黒挿入用シフトレジスタの出力信号に応じて、コントローラCTRLからのクロック信号CLKに同期したハイ信号Hもしくはロー信号Lを第1NAND回路Nおよび第2NAND回路NDT、NDBに出力する。
すなわち、図2に示すように、黒挿入用シフトレジスタSR_K1の出力信号は、第1NAND回路N1および第2NAND回路NDTに入力される。黒挿入用シフトレジスタSR_K480の出力信号は、それぞれ、第1NAND回路N480および第2NAND回路NDBに入力される。
第1NAND回路Nは、映像信号用シフトレジスタSR_Sおよび黒挿入用シフトレジスタSR_Kの出力信号とハイ信号Hとの否定論理積を第1ゲート回路G(G1〜G480)に出力する。第2NAND回路NDT、NDBは、黒挿入用シフトレジスタSR_K1、SR_K480の出力信号とハイ信号Hとの否定論理積を第2ゲート回路DG1、DG2へ出力する。
第1ゲート回路G、および第2ゲート回路DGは、入力された信号がハイ信号Hの時に、画素スイッチSWをオン状態(ソース−ドレイン間導通状態)とする電圧Vgonを出力する。第1ゲート回路G、および第2ゲート回路DGは、入力された信号がロー信号Lの時に、画素スイッチSWをオフ状態(ソース−ドレイン間非導通状態)とする電圧Vgoffを出力する。
信号線駆動回路SDは、コントローラCTRLに制御されて、所定のタイミングで、それぞれの信号線SLにソース信号S(S1〜S1920)として映像信号もしくは逆転移防止信号を供給する。また、信号線駆動回路SDは、コントローラに制御されて、所定のタイミングで、ダミー信号線DSL1、DSL2に逆転移防止信号を供給する。
また、対向基板上には、複数の画素電極PEと対向するように対向電極(図示せず)が配置されている。複数の画素電極および対向電極上には一対の配向膜(図示せず)が配置されている。この一対の配向膜は所定の方向に向かってラビング処理され、液晶層LQの液晶分子の配向状態を制御している。液晶分子は、その長軸が概ね配向膜のラビング方向に従うように配向する。本実施形態では、配向膜は図1に示すD1方向にラビング処理が成されている。
次に、上記の液晶表示装置の動作について図面を参照して以下に説明する。本実施形態に係る液晶表示装置では、液晶表示装置の駆動方法としてカラム反転駆動を行うとともに、1フレーム期間の前半で逆転移防止のための黒挿入駆動を行い、1フレーム期間の後半で映像信号書込みを行う。
すなわち、図3に示すように、1フレーム期間の前半で走査線駆動回路GDの黒挿入用シフトレジスタSR_Kが、クロック信号CLKに同期して、ハイ信号Hを第1ゲート回路G、および第2ゲート回路DGに順次出力する。第1ゲート回路G、および第2ゲート回路DGは、ハイ信号Hが入力されたタイミングで走査線GLおよびダミー走査線DGLにオン電圧Vgonを出力する。
信号線駆動回路SDは、1フレーム期間の前半で信号線SLおよびダミー信号線DSLに逆転移防止電圧として黒表示に対応した電圧Vbを印加する。したがって、この期間では、走査線GLあるいはダミー走査線DGLに印加されたオン電圧Vgonによってソース−ドレイン間が導通した画素スイッチSWを介して、画素電極PEに電圧Vbが書き込まれる。
1フレーム期間の後半では、走査線駆動回路GDの映像信号用シフトレジスタSR_Sが、クロック信号CLKに同期して、ハイ信号Hを第1ゲート回路Gに順次出力する。第1ゲート回路Gは、ハイ信号Hが入力されたタイミングで走査線GLにオン電圧Vgonを出力する。
信号線駆動回路SDは、1フレーム期間の後半で信号線SLに映像信号Vsを印加する。したがって、この期間では、走査線GLに印加されたオン電圧Vgonによってソース−ドレイン間が導通した画素スイッチSWを介して、画素電極PEに電圧Vsが書き込まれる。
本実施形態に係る液晶表示装置の場合、各フレーム期間の前半では、図3に示すように、ダミー走査線DGL1は、走査線GL1が駆動されるタイミングと同時に駆動される。ダミー走査線DGL2は、走査線GL480が駆動されるタイミングと同時に駆動される。
すなわち、図2に示したように、黒挿入用シフトレジスタSR_K1の出力は第1ゲート回路G1、および第2ゲート回路DG1に、黒挿入用シフトレジスタSR_K480の出力は第1ゲート回路G480、および第2ゲート回路DG2にそれぞれ入力される。
したがって、第2ゲート回路DG1と第1ゲート回路G1とは同時に電圧Vgonを出力し、第2ゲート回路DG2と第1ゲート回路G480とは同時に電圧Vgonを出力することになる。そのため、本実施形態に係る液晶表示装置では、480本の走査線GLを走査する期間と同一の期間で、ダミー表示画素DPXを含む全ての表示画素PX、DPXに電圧Vbを充電することができる。
各フレーム期間の後半では、表示画素PXには映像信号Vsが書き込まれる、映像信号用のSR(SR_S1〜1920)の出力信号がクロック信号CLKに同期して順次ロー信号Lとなり、走査線GL1〜GL480が順次駆動されることになる。
しかしながら、この期間においては黒挿入用シフトレジスタSR_K1および黒挿入用シフトレジスタSR_K480は常にハイ信号Hであるため、第2ゲート回路DG1および第2ゲート回路DG2は、常にオフ信号Vgoffを出力する。したがって、この期間において、第2ゲート回路DG1および第2ゲート回路DG2に接続されているダミー表示画素DPXでは、黒表示に対応した電圧Vbが保持される。
上記のように、液晶表示装置に黒挿入駆動を適用した場合には、表示画素PXには映像信号Vsと逆転移防止信号(黒表示に対応した信号)Vbとに基づいて、1フレーム期間内で異なる信号が交互に印加される。
つまり、画像を表示するタイミングでは映像信号Vsに基づき、液晶分子は白表示と黒表示との間の配向状態となりうる。一方、黒挿入のタイミングでは逆転移防止信号に基づき、液晶分子は黒表示と同様の配向状態となる。
このように、液晶層LQに映像信号を印加したときと逆転移防止信号を印加したときとで液晶分子の配向状態が変化する。この液晶分子の配向状態の変化を繰り返すことによって、液晶層LQにはラビング方向D1にフローが発生する。
液晶層LQ内に、例えばガラス基板等に含まれていた不純物がイオンとなって存在する場合、このイオンは液晶層LQに発生するフローに従ってラビング方向D1に移動する。
本実施形態に係る液晶表示装置では、上記のように液晶表示装置を駆動することによって、図1のA−A´線における液晶層の断面の一例を示す図4に示すように、表示部DYPのラビング方向D1の終端側に移動したイオンを、表示部DYPのさらに外側に配置されているスプレイ配向領域まで移動させることができる。
すなわち、上記のように、表示部DYPの周囲に配置されたダミー表示画素DPXに周期的に逆転移防止電圧が印加されることによって、表示部DYPからダミー表示画素DPXを介してスプレイ領域に向かうフローが発生する。このことによって、表示部DYPのラビング方向D1の終端側に集まったイオンをスプレイ領域に向かって移動させることができる。
また、上記のようにダミー表示画素PXを駆動することによって、表示部DYPの周囲に表示部DYPから外側に向かう液晶のフローが生じるため、例えば、拡散によってスプレイ領域から表示部DYP側へイオンが移動することを防止することができる。
従って、本実施形態に係る液晶表示装置によれば、イオン凝集による表示ムラを抑制し、表示品位および信頼性の高いOCBモードの液晶表示装置を提供することができる。
なお、ダミー信号線DS1に接続されている表示画素は1フレームに少なくとも1度逆転移防止電圧として電圧Vbが印加されればよく、映像表示期間中も黒表示することが望ましいため、図3で示したように駆動することが望ましい。
次に本発明の第2実施形態に係る液晶表示装置について図面を参照して以下に説明する。なお、以下の説明において、上述の第1実施形態に係る液晶表示装置と同様の構成については、同一の符号を付して説明を省略する。
図5に示すように、本実施形態に係る液晶表示装置は、ダミー表示画素DPXが複数行に配置されている。図5に示す場合では、ダミー表示画素DPXは2行に配置されている。表示部DYPには、ダミー表示画素DPXが配置されている行に沿って、走査線SLと略平行に延びるダミー走査線DGL1、DGL2が配置されている。
走査線駆動回路GDでは、図5に示すように、第2NAND回路NDT1の出力信号は、2つの第2ゲート回路DG1、DG2に供給されている。従って、ダミー走査線DGL1、DGL2は、図6に示すように、各フレーム期間の前半において、走査線GL1が駆動されるタイミングと同時に駆動される。
上記のように、複数行のダミー表示画素DPXを配置すると、上述の第1実施形態に係る液晶表示装置と同様の効果が得られるとともに、より効果的に拡散によってスプレイ領域から表示部DYP側へのイオンの移動を防止することができる。
次に本発明の第3実施形態に係る液晶表示装置について図面を参照して以下に説明する。本実施形態に係る液晶表示装置は、上述の第2実施形態に係る液晶表示装置と同様に、ダミー表示画素DPXが複数行に配置されている。図7に示す場合では、ダミー表示画素DPXは2行に配置されている。表示部DYPには、ダミー表示画素DPXが配置されている行に沿って、走査線SLと略平行に延びるダミー走査線DGL1、DGL2が配置されている。
本実施形態に係る液晶表示装置のゲートドライバGDは、第2ゲート回路DG1に出力信号を供給する第2NAND回路NDT1、および、第2ゲート回路DG2に出力信号を供給する第2NAND回路NDT2を有している。
第2NAND回路NDT1には、黒挿入用シフトレジスタSR_K1の出力が供給される。第2NAND回路NDT2には、黒挿入用シフトレジスタSR_K2の出力が供給される。
従って、図8に示すように、ダミー走査線DGL1は各フレームの前半において、走査線GL1が駆動されるタイミングと同時に駆動される。ダミー走査線DGL2は、各フレーム期間の前半において、走査線GL2が駆動されるタイミングと同時に駆動される。
上記のように、複数行のダミー表示画素DPXを配置すると、上述の第1実施形態に係る液晶表示装置と同様の効果が得られるとともに、より効果的に拡散によってスプレイ領域から表示部DYP側へのイオンの移動を防止することができる。
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば、上述の実施形態に係る液晶表示装置では、表示部の周囲を囲むようにダミー表示画素DPXが配置されていたが、ダミー表示画素DPXは表示部DYPの少なくともラビング方向D1の終端側に配置されていれば良い。その場合であっても、イオンの凝集による表示ムラの発生を抑制することができる。
また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合わせてもよい。
本発明の一実施形態に係る液晶表示装置の液晶表示装置の構成例を概略的に示す図。 図1に示す液晶表示装置の液晶表示パネルおよび駆動部の構成例を概略的に示す図。 図1および図2に示す液晶表示装置の駆動方法の一例を説明するためのタイミングチャート。 図1に液晶表示パネルの液晶層の線A−A´における断面の一例を概略的に示す図。 本発明の第2実施形態に係る液晶表示装置の液晶表示パネルおよび駆動部の構成例を概略的に示す図。 図5に示す液晶表示装置の駆動方法の一例を説明するためのタイミングチャート。 本発明の第3実施形態に係る液晶表示装置の液晶表示パネルおよび駆動部の構成例を概略的に示す図。 図7に示す液晶表示装置の駆動方法の一例を説明するためのタイミングチャート。
符号の説明
PNL…液晶表示パネル、PX…表示画素、DYP…表示部、DPX…ダミー表示画素、CTRL…コントローラ、GD、SD…駆動部(ゲートドライバ、ソースドライバ)、D1…ラビング方向

Claims (3)

  1. 互いに対向する第1基板および第2基板と、OCBモード液晶を含み前記第1基板および第2基板間に挟持されている液晶層と、マトリクス状に配置された複数の表示画素からなる表示部と、を有する液晶表示パネルと、
    前記表示画素を駆動する駆動部と、
    前記駆動部を制御する制御部と、を有する液晶表示装置であって、
    前記第1基板上において前記複数の表示画素のそれぞれに対応して配置された画素電極と、
    前記第2基板上において前記複数の画素電極に対向する対向電極と、
    前記複数の画素電極および前記対向電極の上にそれぞれ配置され、ラビング処理によって前記液晶層に含まれる液晶分子の配向状態を制御する一対の配向膜と、を備え、
    前記液晶表示パネルは、前記表示部の少なくとも前記配向膜のラビング方向の終端側に配置されたダミー表示画素を有し、
    前記駆動部は、前記表示画素に映像信号と逆転移防止信号とを周期的に印加するとともに、前記ダミー表示画素に逆転移防止信号を周期的に印加する手段を有し、
    前記第1基板は、前記複数の表示画素が配列され行のそれぞれに沿って延びる走査線と、前記複数の表示画素が配列され列のそれぞれに沿って延びる信号線と、前記ダミー表示画素が配置された領域において前記走査線と略平行に延びて配置されたダミー走査線と、前記ダミー表示画素が配置された領域において前記信号線と略平行に延びて配置されたダミー信号線と、をさらに有し、
    前記駆動部は、前記走査線および前記ダミー走査線が電気的に接続され、前記走査線および前記ダミー走査線を駆動するゲートドライバと、前記信号線および前記ダミー信号線が電気的に接続され、前記信号線および前記ダミー信号線を駆動するソースドライバと、をさらに有し、
    前記ゲートドライバは、前記ダミー走査線と前記走査線のいずれかとを同じタイミングで駆動する手段を有する液晶表示装置。
  2. 前記駆動部は、1フレーム期間の前半で前記表示画素および前記ダミー表示画素に逆転移防止電圧を印加し、1フレーム期間の後半で前記複数の表示画素に映像信号を印加する手段を有する請求項1記載の液晶表示装置。
  3. 前記ゲートドライバは、
    逆転移防止信号印加用シフトレジスタと、
    映像信号印加用シフトレジスタと、
    前記逆転移防止信号印加用シフトレジスタおよび前記映像信号印加用シフトレジスタの出力信号が供給される否定積回路と、
    前記否定積回路の出力信号が供給され、前記否定積回路の出力信号に応じて前記走査線に駆動信号を供給する第1ゲート回路と、
    前記否定積回路の出力信号が供給され、前記否定積回路の出力信号に応じて前記ダミー走査線に駆動信号を供給する第2ゲート回路と、を有し、
    前記否定積回路は、前記第1ゲート回路に出力信号を供給する第1否定積回路と、前記第1否定積回路のいずれかに入力される前記逆転移防止信号印加用シフトレジスタの出力信号と同じ信号が入力されるとともに、前記第2ゲート回路に出力信号を供給する第2否定積回路と、を有する請求項1記載の液晶表示装置。
JP2007123721A 2007-05-08 2007-05-08 液晶表示装置 Expired - Fee Related JP5057440B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007123721A JP5057440B2 (ja) 2007-05-08 2007-05-08 液晶表示装置
US12/114,208 US7894007B2 (en) 2007-05-08 2008-05-02 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007123721A JP5057440B2 (ja) 2007-05-08 2007-05-08 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2008281645A JP2008281645A (ja) 2008-11-20
JP5057440B2 true JP5057440B2 (ja) 2012-10-24

Family

ID=40142535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007123721A Expired - Fee Related JP5057440B2 (ja) 2007-05-08 2007-05-08 液晶表示装置

Country Status (1)

Country Link
JP (1) JP5057440B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101749161B1 (ko) 2010-12-29 2017-06-21 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 표시 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3129913B2 (ja) * 1994-07-29 2001-01-31 シャープ株式会社 アクティブマトリクス方式の表示装置
JPH0954325A (ja) * 1995-08-16 1997-02-25 Matsushita Electric Ind Co Ltd 液晶表示素子及びその製造方法
JP4248160B2 (ja) * 2001-04-16 2009-04-02 東芝松下ディスプレイテクノロジー株式会社 液晶表示素子とその製造方法
JP3974436B2 (ja) * 2002-03-27 2007-09-12 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JP4028744B2 (ja) * 2002-03-29 2007-12-26 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JP3971222B2 (ja) * 2002-03-29 2007-09-05 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JP4551712B2 (ja) * 2004-08-06 2010-09-29 東芝モバイルディスプレイ株式会社 ゲート線駆動回路
JP2006119447A (ja) * 2004-10-22 2006-05-11 Toshiba Matsushita Display Technology Co Ltd 表示パネル制御回路
JP2008096463A (ja) * 2006-10-05 2008-04-24 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
JP2008281645A (ja) 2008-11-20

Similar Documents

Publication Publication Date Title
US10510308B2 (en) Display device with each column of sub-pixel units being driven by two data lines and driving method for display device
US10417954B2 (en) Display panel and display device
US7894007B2 (en) Liquid crystal display device
JP4668892B2 (ja) 液晶表示装置及びその駆動方法
JP4331192B2 (ja) 液晶表示装置およびその駆動方法
JP4883729B2 (ja) 液晶表示装置および液晶表示装置の駆動方法
US10885865B2 (en) Drive circuit, display device, and drive method
KR101488197B1 (ko) 액정표시장치 및 그 구동방법
JP2008070763A (ja) 液晶表示装置
JP2010079301A (ja) アレイ基板、液晶パネル、及び液晶ディスプレイ装置
JP2006317873A (ja) フリッカを抑制した液晶表示装置
JP5080119B2 (ja) 横電界方式の液晶表示装置用アレイ基板及びそのアレイ基板を含む表示装置の駆動方法
JP2007183329A (ja) 液晶表示装置
KR100841829B1 (ko) 표시 장치 및 그 구동 방법
JP5121334B2 (ja) 液晶表示装置および液晶表示装置の駆動方法
CN110728959A (zh) 液晶显示装置
JP4342538B2 (ja) 液晶表示装置および液晶表示装置の駆動方法
JP2017040881A (ja) 駆動回路、表示装置及び駆動方法
JP6047450B2 (ja) 液晶表示装置
US20070070262A1 (en) Liquid crystal display with curving data lines
JP5035888B2 (ja) 液晶表示装置及び液晶表示装置の駆動方法
JP5057440B2 (ja) 液晶表示装置
JP5067930B2 (ja) 液晶表示装置
KR102076839B1 (ko) 액정표시장치
US20200013366A1 (en) Display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120726

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5057440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees