JP2009186676A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2009186676A JP2009186676A JP2008025467A JP2008025467A JP2009186676A JP 2009186676 A JP2009186676 A JP 2009186676A JP 2008025467 A JP2008025467 A JP 2008025467A JP 2008025467 A JP2008025467 A JP 2008025467A JP 2009186676 A JP2009186676 A JP 2009186676A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- backlight
- periods
- display panel
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】 NTSCやPALなどフレーム周波数の固定された映像ソースを表示するときのフリッカやカクカク動作を安価に抑制することができる液晶表示装置を提供する。
【解決手段】 複数の液晶画素PXを略マトリクス状に配した表示パネルDPと、前記表示パネルを照明するバックライト部BLの点消灯を制御する照明制御部(14)と、非映像信号及び映像信号を画素電圧として周期的に前記複数の液晶画素の各々に書き込むドライバ回路(11,12,17)と、1フレーム期間を第1乃至第4期間に設定し、第1及び第3期間内に非映像信号を書込み、第2及び第4期間内に映像信号を書込むように前記ドライバ回路を制御すると共に、第2及び第4期間内に前記バックライト部を点灯するように前記照明制御部を制御する制御部(10)とを備えた液晶表示装置である。
【選択図】図3
【解決手段】 複数の液晶画素PXを略マトリクス状に配した表示パネルDPと、前記表示パネルを照明するバックライト部BLの点消灯を制御する照明制御部(14)と、非映像信号及び映像信号を画素電圧として周期的に前記複数の液晶画素の各々に書き込むドライバ回路(11,12,17)と、1フレーム期間を第1乃至第4期間に設定し、第1及び第3期間内に非映像信号を書込み、第2及び第4期間内に映像信号を書込むように前記ドライバ回路を制御すると共に、第2及び第4期間内に前記バックライト部を点灯するように前記照明制御部を制御する制御部(10)とを備えた液晶表示装置である。
【選択図】図3
Description
本発明は液晶表示装置に関し、特に、NTSCやPALなどフレーム周波数の固定された映像ソースを表示するときのフリッカやカクカク動作を安価に抑制することができる液晶表示装置に関する。
近年、液晶表示装置のTV用途、車載用途(ナビゲーション用ディスプレイ、リアシートエンタテインメント用ディスプレイなど)、プロフェッショナル用途(医療用、放送用ディスプレイなど)、あるいはモバイル用途(小型ゲーム機、ポータブルPC、あるいは携帯電話など)への応用が急速に普及しつつある。
液晶表示装置は、一般に複数の液晶画素のマトリクスアレイを含む液晶表示パネル、この液晶表示パネルを照明するバックライト、並びにこれら表示パネルおよびバックライトを制御する表示制御回路を有する。液晶表示パネルはアレイ基板および対向基板間に液晶層を挟持した構造である。
アレイ基板は略マトリクス状に配置される複数の画素電極、複数の画素電極の行に沿って配置される複数のゲート線、複数の画素電極の列に沿って配置される複数のソース線、複数のゲート線および複数のソース線の交差位置近傍に配置される複数のスイッチング素子を有する。各スイッチング素子は例えば薄膜トランジスタ(TFT)からなり、1ゲート線が駆動されたときに導通して1ソース線の電位を1画素電極に印加する。対向基板には、アレイ基板に配置された複数の画素電極に対向するように共通電極が設けられる。一対の画素電極および共通電極はこれら電極間に位置する液晶層の一部である画素領域と共に画素を構成し、画素領域において液晶分子配列を画素電極および共通電極間の電界によって制御する。表示制御回路は複数のゲート線を駆動するゲートドライバ、複数のソース線を駆動するソースドライバ、並びにこれらゲートドライバ、ソースドライバ、およびバックライトを制御するコントローラ回路等を含む。
従来の液晶パネルでは液晶の応答速度が遅いために動画を表示したときにぼやけが生じることが問題となっていたが、これを大幅に改善可能な液晶モードとして、高速応答特性を有するOCB(Optically Compensated Bend)液晶が注目されている。(特許文献1を参照)。この液晶表示パネルでは、液晶が画素電極および共通電極上で互いに平行にラビングされた配向膜によって電源投入前においてほとんど寝ているスプレー配向になる。液晶表示パネルは、電源投入に伴う初期化処理で印加する比較的強い電界によりこれら液晶をスプレー配向からベンド配向に転移させてから表示動作を行う。
液晶が電源投入前にスプレー配向となる理由は、スプレー配向が液晶駆動電圧の無印加状態でエネルギー的にベンド配向よりも安定であるためである。このような液晶は一旦ベンド配向に転移しても、スプレー配向のエネルギーとベンド配向のエネルギーとが拮抗するレベル以下の電圧印加状態や電圧無印加状態が長期間続く場合に再びスプレー配向に逆転移してしまうという性質を有する。スプレー配向では、視野角特性がベンド配向に対して大きく異なることから表示異常となる。
従来、ベンド配向からスプレー配向への逆転移を防止するため、例えば1フレームの画像を表示するフレーム期間の一部で大きな電圧を液晶に印加する駆動方式がとられている。ノーマリホワイトの液晶表示パネルでは、この電圧が黒表示となる画素電圧に相当するため、黒挿入駆動と呼ばれる。
液晶表示パネルは画像データの更新まで表示状態を保持するホールド型表示デバイスであることから、動画表示において観察者の視覚に生じる網膜残像の影響から物体の動きを滑らかに見せることが難しい。上述の黒挿入駆動は画素輝度を擬似的に離散的な疑似インパルス応答の波形にして網膜残像をクリアすることになるため、観察者の視覚によって低下する動画視認性の改善に有効である。
特開2002−202491号公報
ところで、バックライトは階調表示期間に点灯し黒挿入期間に消灯するブリンキング(点滅)駆動とすることができる。図14は、この駆動タイミングチャートの一例である。以下、この駆動方式を従来駆動方式と呼ぶ。本図では横軸を時間とし、縦軸を画面垂直方向位置として、パネル内でのゲート走査タイミングを示している。
OCBでは液晶配向状態がベンド状態からスプレイ状態へと戻るいわゆる逆転移を防ぐために1フレーム期間中にある時間比率で黒表示を行う必要があり、そのため1フレーム期間内で最低1回の黒信号書き込み用の走査(黒挿入走査)と最低1回の信号書き込み用の走査(信号走査)を行う必要がある。図14は1フレーム期間中に黒挿入走査と信号走査をそれぞれ1回ずつ行う場合について示してある。
OCBでは液晶配向状態がベンド状態からスプレイ状態へと戻るいわゆる逆転移を防ぐために1フレーム期間中にある時間比率で黒表示を行う必要があり、そのため1フレーム期間内で最低1回の黒信号書き込み用の走査(黒挿入走査)と最低1回の信号書き込み用の走査(信号走査)を行う必要がある。図14は1フレーム期間中に黒挿入走査と信号走査をそれぞれ1回ずつ行う場合について示してある。
以下、具体的な駆動方法について述べる。まず、1フレームの最初の1/4程度の時間で黒挿入走査を行い、表示領域全体を黒表示状態にリセットする。そして次の1/4程度の時間で信号走査を行い、表示領域全体に映像信号を書き込む。そして、残りの1/2の時間でバックライトを点灯させパネルに書き込まれた映像信号を読み出す。
このようにバックライトをパネル上の走査に同期させて点滅させる第一の目的は、1フレーム中一定の期間だけバックライトを点灯させることでCRTのようなインパルス表示を行い、動画視認性を改善することである。
さらに第二の目的として、液晶が黒挿入状態になっているときはバックライトを消して信号書込み状態だけ点灯させることでバックライトの電力効率とコントラストを改善させることも挙げられる。
さらに第二の目的として、液晶が黒挿入状態になっているときはバックライトを消して信号書込み状態だけ点灯させることでバックライトの電力効率とコントラストを改善させることも挙げられる。
なお、ここで走査時間を1フレームの1/4、バックライトの点灯時間を1フレームの1/2としたが、これは説明を容易にするための代表数値であり、別にこれらの値に固定される必然性は無く、状況に応じて自由な時間幅に設定できるものである。また、図14ではバックライトBLの点灯開始は信号書込走査が完了するタイミングに、点灯終了は次フレームの黒挿入が始まるタイミングに一致させているが、これも説明を容易にするための一設定例にすぎず、液晶の立ち上がり応答の時間遅れなどを考慮して多少ずらして設定させてもよい。
このブリンキング駆動を行った場合においては、常時点灯する通常のバックライト駆動方式と比べて、フリッカ(ちらつき)が強く認識されることが指摘されている。
一般の液晶パネルにおいて、フレーム周波数の固定された映像ソース、例えばNTSC(60Hz)やPAL(50Hz)の映像ソースなどを表示する場合、パネル側のフレーム周波数もこれらに同期させて60Hz、あるいは50Hzにすることが一般的である。
フリッカは、画像が点滅等することによりチラツキを感じさせる現象であり、このフリッカは、バックライトの点滅動作に起因して発生する。
一般の液晶パネルにおいて、フレーム周波数の固定された映像ソース、例えばNTSC(60Hz)やPAL(50Hz)の映像ソースなどを表示する場合、パネル側のフレーム周波数もこれらに同期させて60Hz、あるいは50Hzにすることが一般的である。
フリッカは、画像が点滅等することによりチラツキを感じさせる現象であり、このフリッカは、バックライトの点滅動作に起因して発生する。
一般に、フリッカはその点滅周波数が高くなると認識されにくくなり、例えばパネルのフレーム周波数を75Hz以上にすれば、フリッカは殆ど目立たなくなることが知られている。
しかしながら液晶表示パネルを例えば75Hzで駆動させる場合、映像ソースとしてNTSC方式(60Hz)やPAL方式(50Hz)の映像を用いるときには映像信号の周波数変換が必要となる。一例として60Hzの映像ソースを75Hzに変換する場合、75/60=5/4倍の周波数変換になる。すなわち、連続4コマ分の映像ソースを5コマに変換してパネルに転送する必要がある。
このような変換の方法として、例えば連続4コマ分の映像ソース#1、#2、#3、#4を#1、#2、#3、#4、#4という順で転送する(#4のコマだけ2回提示する)方法が考えられる。ところが、この方式では動画のなめらかな動きが損なわれ、“カクカク”した動作(motion judderと呼ばれる)が現れる。
ここでカクカク動作の発生原理について説明を加えておく。一例として、小物体が1画素/コマの速度で水平方向に移動するような映像ソース(60Hzを想定)の場合について考える。
図15は、従来の液晶パネルの場合、すなわち映像ソースの駆動とパネルの駆動とが同期している場合について、表示画像の変化をタイミングチャートとして表した図であり、図16は、映像ソースの周波数変換を行った場合、すなわち映像ソースの駆動周波数とパネルの駆動周波数とが異なる場合について、表示画像の変化をタイミングチャートとして表した図である。横軸がパネル上での水平位置、縦軸が時間に対応している。パネルの1駆動周期(1フレーム)毎に順次、#1、#2、#3、#4、#5、#6、・・・というように映像ソースが提示され、これに対応して1フレーム毎に1画素ずつ小物体(丸印)が移動していく様子が示されている。
人間はこの物体を観察するとき、それと同じ速度で視線を移動させるので、そのときの視線の動きは矢印のように表される。図15に示された状態では、当然のことながら小物体は常に矢印の上に乗っているので、視線に乗っている観察者にとって小物体は静止しており、その位置がブレて見えることは無い。
これに対して図16に示すように、60Hz→75Hzの周波数変換を行う場合には、先にも述べたように映像ソースは#1、#2、#3、#4、#4、#5、#6、#7、#8、#8、・・・というように4コマ中1コマだけ2回繰り返して提示され、小物体の動きもこの画像提示に対応したものになる。人間はこの物体の平均的な移動速度に合わせて観察するため、視線移動は矢印のような直線で表されるが、図16では、不連続な映像提示に対応して、必ずしも小物体は矢印上に乗っていない。すなわち、視線に沿って観測する人間にとっては、小物体があたかも細かく左右に振動しているように観測される。この振動の周期はパネルの駆動周期単位で5フレーム分であり、振動の周波数は75Hz×1/5=15Hzである。このような低周波での物体の振動がカクカク動作として認識される。
なお、コマ数変換の別の方法として、もとの映像のコマ画像#1〜#4をそのまま用いるのではなく、これらに画像補間演算処理を施して連続な5コマの画像を生成して提示する方式もある。しかしながらこの方法にあっても、本来の表示画像を損なうことなく完全にカクカク動作を解消することは困難であった。
本発明は上述の課題に鑑みて考案されたものであり、NTSCやPALなどフレーム周波数の固定された映像ソースを表示するときのフリッカやカクカク動作を抑制することができる液晶表示装置を提供することを目的とする。
上記課題を解決するための本発明は、複数の液晶画素を略マトリクス状に配した表示パネルと、前記表示パネルを照明するバックライト部の点消灯を制御する照明制御部と、非映像信号及び映像信号を画素電圧として周期的に前記複数の液晶画素の各々に書き込むドライバ回路と、1フレーム期間を第1乃至第4期間に設定し、第1及び第3期間内に非映像信号を書込み、第2及び第4期間内に映像信号を書込むように前記ドライバ回路を制御すると共に、第2及び第4期間内に前記バックライト部を点灯するように前記照明制御部を制御する制御部とを備えた液晶表示装置である。
また本発明は、複数の液晶画素を略マトリクス状に配した表示パネルと、前記表示パネルを照明するバックライト部の点消灯を制御する照明制御部と、非映像信号及び映像信号を画素電圧として周期的に前記複数の液晶画素の各々に書き込むドライバ回路と、1フレーム期間を第1乃至第3期間に設定し、第1期間内に非映像信号を書込み、第2及び第3期間内に映像信号を書込むように前記ドライバ回路を制御すると共に、第2及び第3期間内に前記バックライト部を点灯するように前記照明制御部を制御する制御部とを備えた液晶表示装置である。
また本発明は、複数の液晶画素を略マトリクス状に配した表示パネルと、前記表示パネルを照明するバックライト部の点消灯を制御する照明制御部と、非映像信号及び映像信号を画素電圧として周期的に前記複数の液晶画素の各々に書き込むドライバ回路と、1フレーム期間を第1及び第2期間に設定し、第1期間内に非映像信号を書込み、第2内に映像信号を書込むように前記ドライバ回路を制御すると共に、第2期間内に前記バックライト部を2度点消灯するように前記照明制御部を制御する制御部とを備えた液晶表示装置である。
この発明の液晶表示装置によれば、NTSCやPALなどフレーム周波数の固定された映像ソースを表示するときのフリッカやカクカク動作を安価に抑制することができる。
〔第1の実施の形態〕
図1は、液晶表示装置の回路構成を概略的に示す図である。
液晶表示装置は、液晶表示パネルDP、表示パネルDPを照明するバックライトBL、表示パネルDPおよびバックライトBLを制御する表示制御回路CNTを備える。
図1は、液晶表示装置の回路構成を概略的に示す図である。
液晶表示装置は、液晶表示パネルDP、表示パネルDPを照明するバックライトBL、表示パネルDPおよびバックライトBLを制御する表示制御回路CNTを備える。
液晶表示パネルDPは、一対の電極基板であるアレイ基板1および対向基板2間に液晶層3を挟持した構造である。液晶層3は、例えばノーマリホワイトの表示動作のために予めスプレー配向からベンド配向に転移されると共に、表示動作中にベンド配向からスプレー配向への逆転移が、印加される電圧により阻止される液晶を液晶材料として含む。
表示制御回路CNTは、アレイ基板1および対向基板2から液晶層3に印加される液晶駆動電圧により液晶表示パネルDPの透過率を制御する。スプレー配向からベンド配向への転移は、電源投入時に表示制御回路CNTにより行われる所定の初期化処理で比較的大きな電界を液晶に印加することにより得られる。
アレイ基板1では、複数の画素電極PEが透明絶縁基板GL上において略マトリクス状に配置される。また、複数のゲート線Y(Y1〜Ym)が複数の画素電極PEの行に沿って配置され、複数のソース線X(X1〜Xn)が複数の画素電極PEの列に沿って配置される。
アレイ基板1では、複数の画素電極PEが透明絶縁基板GL上において略マトリクス状に配置される。また、複数のゲート線Y(Y1〜Ym)が複数の画素電極PEの行に沿って配置され、複数のソース線X(X1〜Xn)が複数の画素電極PEの列に沿って配置される。
これらゲート線Yおよびソース線Xの交差位置近傍には、複数の画素スイッチング素子Wが配置される。各画素スイッチング素子Wは例えばゲートがゲート線Yに接続され、ソース−ドレインパスがソース線Xおよび画素電極PE間に接続される薄膜トランジスタからなり、対応ゲート線Yを介して駆動されたときに対応ソース線Xおよび対応画素電極PE間で導通する。
各画素電極PEおよび共通電極CEのそれぞれは、例えばITO等の透明電極材料からなり、それぞれ配向膜ALで覆われ、画素電極PEおよび共通電極CEからの電界に対応した液晶分子配列に制御される液晶層3の一部である画素領域と共に液晶画素PXを構成する。
複数の液晶画素PXは各々画素電極PEおよび共通電極CE間に液晶容量CLCを有する。複数の補助容量線C1〜Cmは各々対応行の液晶画素PXの画素電極PEに容量結合した補助容量Csを構成する。補助容量Csは画素スイッチング素子Wの寄生容量に対して十分大きな容量値を有する。
表示制御回路CNTは、ゲートドライバYD、ソースドライバXD、バックライト駆動部LD、駆動用電圧発生回路4、およびコントローラ回路5を備える。
ゲートドライバYDは、複数のスイッチング素子Wを行単位に導通させるように複数のゲート線Y1〜Ymを順次駆動する。ソースドライバXDは、各行のスイッチング素子Wが対応ゲート線Yの駆動によって導通する期間において画素電圧Vsを複数のソース線X1〜Xnにそれぞれ出力する。バックライト駆動部LDは、バックライトBLを駆動する。駆動用電圧発生回路4は、表示パネルDPの駆動用電圧を発生する。コントローラ回路5は、ゲートドライバYD、ソースドライバXDおよびバックライト駆動部LDを制御する。
ゲートドライバYDは、複数のスイッチング素子Wを行単位に導通させるように複数のゲート線Y1〜Ymを順次駆動する。ソースドライバXDは、各行のスイッチング素子Wが対応ゲート線Yの駆動によって導通する期間において画素電圧Vsを複数のソース線X1〜Xnにそれぞれ出力する。バックライト駆動部LDは、バックライトBLを駆動する。駆動用電圧発生回路4は、表示パネルDPの駆動用電圧を発生する。コントローラ回路5は、ゲートドライバYD、ソースドライバXDおよびバックライト駆動部LDを制御する。
駆動用電圧発生回路4は、補助容量線Cに印加される補償電圧Veを発生する補償電圧発生回路6を含む容量結合駆動を含んでも良い。また、ソースドライバXDによって用いられる所定数の階調基準電圧VREFを発生する階調基準電圧発生回路7、および対向電極CTに印加されるコモン電圧Vcomを発生するコモン電圧発生回路8を含む。
コントローラ回路5は、制御回路10、垂直タイミング制御回路11、水平タイミング制御回路12、フレーム回路17、およびバックライト制御回路14を含む。
制御回路10は、外部信号源SSから入力される同期信号SYNC’に基づいて新たな同期信号SYNC(VSYNC,DE)を生成するとともに、表示制御回路CNT各部の動作を制御する信号を生成する。
垂直タイミング制御回路11は、制御回路10から入力される同期信号SYNC(VSYNC,DE)に基づいてゲートドライバYDなどに対する制御信号CTYを発生する。水平タイミング制御回路12は、制御回路10から入力される同期信号SYNC(VSYNC,DE)に基づいてソースドライバXDに対する制御信号CTXを発生する。
垂直タイミング制御回路11は、制御回路10から入力される同期信号SYNC(VSYNC,DE)に基づいてゲートドライバYDなどに対する制御信号CTYを発生する。水平タイミング制御回路12は、制御回路10から入力される同期信号SYNC(VSYNC,DE)に基づいてソースドライバXDに対する制御信号CTXを発生する。
画像データ変換回路17は、複数の画素PXに対して外部信号源SSから入力される画像データDIを一時保存すると共に、所定タイミングでソースドライバXDに出力する。また画像データ変換回路17は上述の画像データに加えて黒挿入変換を行うための黒画像データを生成する。バックライト制御回路14は、垂直タイミング制御回路11から出力される制御信号CTYに基づいてバックライト駆動部LDを制御する。
画像データDIは複数の液晶画素PXに対する複数の画素データからなり、1フレーム期間(垂直走査期間V)毎に更新される。制御信号CTYはゲートドライバYDに供給され、制御信号CTXはフレーム回路17から得られる画素データDOと共にソースドライバXDに供給される。制御信号CTYは上述のように順次複数のゲート線Yを駆動する動作をゲートドライバYDに行わせるために用いられ、制御信号CTXは画像データ変換回路17の液晶画素PX単位に得られ直列に出力される画素データDOを複数のソース線Xにそれぞれ割り当てると共に出力極性を指定する動作をソースドライバXDに行わせるために用いられる。
ゲートドライバYDはゲート線Yを選択するために例えばシフトレジスタ回路を用いて構成される。ここで、ゲートパルスは、それぞれのゲート線に対し、黒画像データ及び階調画像データを液晶画素PXに読み込ませるために1フレーム期間に複数回出力される。なお、この表示動作については後で詳細に説明する。
ソースドライバXDは階調基準電圧発生回路7から供給される所定数の階調基準電圧VREFを参照してこれら画素データDOをそれぞれ画素電圧Vsに変換し、複数のソース線X1〜Xnに並列的に出力する。
画素電圧Vsは共通電極CEのコモン電圧Vcomを基準として画素電極PEに印加される電圧であり、例えばフレーム反転駆動およびライン反転駆動を行うようコモン電圧Vcomに対して極性反転される。2倍速の垂直走査速度で反射部表示駆動を行う場合には、例えばライン反転駆動(1H反転駆動)およびフレーム反転駆動を行うようコモン電圧Vcomに対して極性反転される。
また、補償電圧Veは1行分のスイッチング素子Wが非導通となるときにこれらスイッチング素子Wに接続されるゲート線Yに対応した補助容量線CにゲートドライバYDを介して印加され、これらスイッチング素子Wの寄生容量によって1行分の画素PXに生じる画素電圧Vsの変動を補償する容量結合駆動であっても良い。
ゲートドライバYDが例えばゲート線Y1をオン電圧により駆動してこのゲート線Y1に接続された全ての画素スイッチング素子Wを導通させると、ソース線X1〜Xn上の画素電圧Vsがこれら画素スイッチング素子Wをそれぞれ介して対応画素電極PEおよび補助容量Csの一端に供給される。
また、ゲートドライバYDはこのゲート線Y1に対応した補助容量線C1に補償電圧発生回路6からの補償電圧Veを出力し、ゲート線Y1に接続された全ての画素スイッチング素子Wを1水平走査期間だけ導通させた直後にこれら画素スイッチング素子Wを非導通にするオフ電圧をゲート線Y1に出力する。補償電圧Veはこれら画素スイッチング素子Wが非導通になったときにこれらの寄生容量によって画素電極PEから引き抜かれる電荷を低減して画素電圧Vsの変動、すなわち突き抜け電圧ΔVpを実質的にキャンセルする。
図2は、ソースドライバXDの構成を概略的に示す図である。
ソースドライバXDは、シフトレジスタ21、サンプリング・ロードラッチ22、デジタルアナログ(D/A)変換回路23、および出力バッファ回路24を含む。
制御信号CTXには、一行分の画素データの取り込み開始タイミングを制御する水平スタート信号STH、シフトレジスタ21において水平スタート信号STHをシフトさせる水平クロック信号CKHが含まれている。
ソースドライバXDは、シフトレジスタ21、サンプリング・ロードラッチ22、デジタルアナログ(D/A)変換回路23、および出力バッファ回路24を含む。
制御信号CTXには、一行分の画素データの取り込み開始タイミングを制御する水平スタート信号STH、シフトレジスタ21において水平スタート信号STHをシフトさせる水平クロック信号CKHが含まれている。
シフトレジスタ21は、水平スタート信号STHを水平クロック信号CKHに同期してシフトし、画素データDOを順次直並列変換するタイミングを制御する。サンプリング・ロードラッチ22は、シフトレジスタ21の制御により1ライン分の画素PXに対する画素データDOを順次ラッチし、並列的に出力する。デジタルアナログ(D/A)変換回路23は、画素データDOをアナログ形式の画素電圧に変換する。出力バッファ回路24は、D/A変換回路23から得られるアナログ画素電圧をソース線X1,・・・,Xnに出力する。そして、D/A変換回路23は、階調基準電圧発生回路7から発生される複数の階調基準電圧VREFを参照するように構成される。なお、階調基準電圧発生回路7は、1フレーム期間において制御回路10からの切替信号に応じて、階調基準電圧VREFを階調画像表示用及び黒画像表示用に切替えて出力する。
以下、本発明の実施の形態の表示駆動動作について説明する。なお、説明をわかりやすくするため入力映像ソースとしてNTSCを想定しその周波数は60Hzである場合を例にとって説明するが、これら以外の方式、例えばPAL方式(50Hz)やその他の周波数の信号に対しても、同様に適用することができる。
図3は、本発明の第一の実施の形態における駆動タイミングチャートである。
本実施の形態においては、パネルの駆動周期を入力映像ソースの周期と同じく60Hzで動作させる。そして、1フレームを6つの期間で構成する。即ち、1フレームを(1)黒挿入走査(1回目)、(2)信号書込み走査(1回目)、(3)バックライト点灯(1回目)、(4)黒挿入走査(2回目)、(5)信号書込み走査(2回目)、(6)バックライト点灯(2回目)、の期間に分割している。
本実施の形態においては、パネルの駆動周期を入力映像ソースの周期と同じく60Hzで動作させる。そして、1フレームを6つの期間で構成する。即ち、1フレームを(1)黒挿入走査(1回目)、(2)信号書込み走査(1回目)、(3)バックライト点灯(1回目)、(4)黒挿入走査(2回目)、(5)信号書込み走査(2回目)、(6)バックライト点灯(2回目)、の期間に分割している。
この動作は、図14に示す従来駆動方式である1フレーム単位での動作(黒挿入走査、信号書込み走査、バックライト点灯)を、1フレーム内で2回繰り返していることになる。図3では(1)(2)(4)(5)の各走査期間をそれぞれ1/300 sec、(3)(6)のバックライト点灯期間をそれぞれ1/600 sec確保する場合を示している。
また、駆動タイミングは、図4に示すものであっても良い。図4では(1)(2)(4)(5)をそれぞれ1/480 sec、(3)(6)をそれぞれ1/240 secとする場合の例を示している。ここで、図3、図4のいずれの方式であっても、(2)と(5)の信号書込み走査においてはいずれも、そのフレームに対応した同一の映像ソース信号を書き込む。
本実施の形態によれば、パネルを60Hzで駆動しているにもかかわらずバックライト点滅の周波数はその2倍の120Hzに相当するので、フリッカは殆ど認識されず、また、カクカク動作も殆ど問題とならない。
なお、この動作を実現するために画像データ変換回路17は、黒画像データと階調画像データとを1フレーム期間においてそれぞれ2回、ソースドライバXDに出力する。また、垂直タイミング回路11及び水平タイミング回路12は、黒挿入走査と信号書込み走査のために1フレーム期間においてそれぞれ2回、制御信号CTX,CTYを出力する。更に、バックライト制御回路14は、1フレーム期間においてそれぞれ2回、 バックライトの点滅を制御する。
そして、この動作は制御回路10が統括して制御する。
そして、この動作は制御回路10が統括して制御する。
図5は、第一の実施の形態における表示画像の変化をタイミングチャートとして表した図である。図5は、小物体が1画素/コマの速度で水平方向に移動するような映像ソースを表示したときの小物体の移動を示している。本実施の形態では、パネルの1駆動周期(1フレーム)に同じ映像を2回提示するため、図5では、水平方向の実線上と破線上にある丸印がそれぞれ、1回目と2回目の信号書込みに対応している。
人間はこの物体の平均的な移動速度に合わせて観察するため、視線移動は矢印のような直線で表される。丸印はいずれもこの直線からわずかにずれているため、物体は細かく振動しているように観測されるが、そのずれのパターンはすべてのフレームにおいて同一である。すなわち振動の周期はパネルの1フレームに対応し、振動周波数はその逆数の60Hzである。これは従来例における振動周波数15Hzよりはるかに大きく、人間の目にはカクカク動作は殆ど認識されない。
以上のように、本実施の形態によれば、フリッカもカクカク動作も無い良好な動画像を得ることができる。また、特別な画像補間演算処理も不要なため、安価に実現することが可能である。
なお、本実施の形態では1フレーム内での(1)〜(6)の各動作が間をおかず、かつオーバラップもせずに順次行われるものとして説明したが、必ずしも厳密にそうする必要はなく、例えば各動作の間に何もしない期間を確保したり、あるいは逆に部分的にオーバラップしたりしても勿論かまわない。
また、(1)(2)(4)(5)の走査期間は必ずしも同じ時間で行う必要はないし、(3)(6)のバックライト発光期間も必ずしも同一でなくてもよい。例えば、(1)(4)の黒挿入走査は全画面ほぼ同時に一括して行うという方法も可能である。
また、(1)(2)(4)(5)の走査期間は必ずしも同じ時間で行う必要はないし、(3)(6)のバックライト発光期間も必ずしも同一でなくてもよい。例えば、(1)(4)の黒挿入走査は全画面ほぼ同時に一括して行うという方法も可能である。
ただ簡単のため、(1)〜(6)の各動作が間をおかずかつオーバラップもせずに順次行われるものとし、(1)(2)(4)(5)の走査期間幅は等しい(これをTsとする)ものと仮定すると、(3)(6)のバックライト発光期間の総和をTl、1フレーム周期をTfとして、式1の関係が成立する。
4*Ts+Tl=Tf
すなわち、 Tl/Tf=1−4*Ts/Tf (式1)
ここでTl/Tfは1フレーム中でバックライトが発光している時間の比率、すなわちバックライト発光デューティに対応する。
図3に示す例(Ts=1/300 sec、Tl=2×1/600 sec、Tf=1/60 sec)、および図4に示す例(Ts=1/480 sec、Tl=2×1/240 sec、Tf=1/60 sec)ではいずれもこの式1を満たしている。
すなわち、 Tl/Tf=1−4*Ts/Tf (式1)
ここでTl/Tfは1フレーム中でバックライトが発光している時間の比率、すなわちバックライト発光デューティに対応する。
図3に示す例(Ts=1/300 sec、Tl=2×1/600 sec、Tf=1/60 sec)、および図4に示す例(Ts=1/480 sec、Tl=2×1/240 sec、Tf=1/60 sec)ではいずれもこの式1を満たしている。
〔第2の実施の形態〕
第1の実施の形態で示した駆動方式はフリッカやカクカク動作のない良好な動画像を与えるものであった。しかし、図5のタイミングチャートでは、カクカク動作としては認識されないものの、物体は視線を中心として60Hzで細かく振動している。このため画像は、その幅に若干の広がりがあるように認識され、僅かではあるが動画ぼけが視認されるという課題がある。
第1の実施の形態で示した駆動方式はフリッカやカクカク動作のない良好な動画像を与えるものであった。しかし、図5のタイミングチャートでは、カクカク動作としては認識されないものの、物体は視線を中心として60Hzで細かく振動している。このため画像は、その幅に若干の広がりがあるように認識され、僅かではあるが動画ぼけが視認されるという課題がある。
第2の実施の形態に係る液晶表示装置は、この課題を改善するものである。本第2の実施の形態では、上述の第1の実施の形態で示した駆動方式をベースとするが、(2)(5)の信号書込み走査で対応する映像ソースの階調信号を同じように書き込むのではなく、それぞれに最適配分して書き込む。
図6は、第2の実施の形態の駆動タイミングチャートである。
図6(a)に示す最も暗いレベル(黒)に対応する階調レベルでは、(2) 信号書込み走査(1回目)、(5) 信号書込み走査(2回目)ではいずれも黒レベルを書き込んでいる。図6(b)〜(c)に示すように、階調レベルが上がるにしたがって、(2) 信号書込み走査(1回目)では(a)と同じく黒レベルを書き込んでいるが、(5) 信号書込み走査(2回目)では階調レベルを上げた信号を書き込んでいる。そして図6(d)〜(e)に示すように、(5) 信号書込み走査(2回目)の階調レベルが最も明るいレベルに達した後に、(2) 信号書込み走査(1回目)の階調レベルを上げていく。
図6(a)に示す最も暗いレベル(黒)に対応する階調レベルでは、(2) 信号書込み走査(1回目)、(5) 信号書込み走査(2回目)ではいずれも黒レベルを書き込んでいる。図6(b)〜(c)に示すように、階調レベルが上がるにしたがって、(2) 信号書込み走査(1回目)では(a)と同じく黒レベルを書き込んでいるが、(5) 信号書込み走査(2回目)では階調レベルを上げた信号を書き込んでいる。そして図6(d)〜(e)に示すように、(5) 信号書込み走査(2回目)の階調レベルが最も明るいレベルに達した後に、(2) 信号書込み走査(1回目)の階調レベルを上げていく。
本実施の形態では、少なくとも図6(a)〜(c)の階調領域においては、実質的に1フレームに1回しか映像が表示されない。図7は、第2の実施の形態の物体移動のタイミングチャートを示す図である。物体像は視線上に乗っており振動成分は存在していない。従って、動画ぼけが第1の実施の形態よりもさらに改善されるというメリットが得られる。
なお、図6(a)〜(c)の階調領域において実質的に1フレームに1回しか映像が表示されないため一見フリッカが増大するよう思えるが、ここは暗い画像表示に対応する領域であるため、実際にはフリッカは殆ど問題にならない。
なお、図6とは逆に、低階調領域では(2) 信号書込み走査(1回目)において、優先的に階調信号を表示し、(2) 信号書込み走査(1回目)が最高階調レベルに達した後に、(5) 信号書込み走査(2回目)で階調信号を書き込んでいくという方法でも良い。
また、当該1フレームで書き込まれるべき階調レベルを第1回目と第2回目の信号書き込みで分配しても良い。例えば、所望の階調レベルをDとし、異なる分配率α、βを用いて(α+β=1、 α≠β)、第1回目に階調レベルαDを出力し、第2回目に階調レベルβDを出力しても良い。
なお、第2の実施の形態の動作は、第1の実施の形態で述べたように、制御回路10の制御によって、画像データ変換回路17、垂直タイミング回路11、水平タイミング回路12、バックライト制御回路14等が協働して動作することによって実現される。
〔第3の実施の形態〕
先に述べた第1及び第2の実施の形態では、フリッカやカクカク動作は改善されるものの、実際に駆動するにあたっては走査時間とバックライト点灯時間を同時に十分に確保するのが難しいという課題がある。
走査時間が短いときは、パネルへの信号書込みが不十分になったり駆動回路の動作が追いつかなくなるなどにより正常な画像表示ができなくなる恐れがある。また、バックライト点灯時間が短いときは、十分な輝度が得られないという不具合が生じる。
先に述べた第1及び第2の実施の形態では、フリッカやカクカク動作は改善されるものの、実際に駆動するにあたっては走査時間とバックライト点灯時間を同時に十分に確保するのが難しいという課題がある。
走査時間が短いときは、パネルへの信号書込みが不十分になったり駆動回路の動作が追いつかなくなるなどにより正常な画像表示ができなくなる恐れがある。また、バックライト点灯時間が短いときは、十分な輝度が得られないという不具合が生じる。
実際、図14に示す従来駆動方式のタイミングチャートでは、走査時間(黒挿入走査と信号書込み走査で等しいものと仮定)をTs、バックライト発光時間をTl、フレーム周期をTfとして式2の関係が成立する。
2*Ts+Tl=Tf
すなわち、 Tl/Tf=1−2*Ts/Tf (式2)
一方、第1の実施の形態1では(式1)に示す関係が成立する。
一例としてTf=1/60 secとし、パネルの書込みや駆動回路の動作に支障をきたさない走査時間の下限がTs=1/300 secであるとすると、確保可能なバックライト発光デューティの上限は、図14に示す従来駆動方式の場合がTl/Tf=0.6、であるに対して第1の実施の形態の場合は、Tl/Tf=0.2と、後者においてはバックライト発光デューティがかなり低下してしまう。
2*Ts+Tl=Tf
すなわち、 Tl/Tf=1−2*Ts/Tf (式2)
一方、第1の実施の形態1では(式1)に示す関係が成立する。
一例としてTf=1/60 secとし、パネルの書込みや駆動回路の動作に支障をきたさない走査時間の下限がTs=1/300 secであるとすると、確保可能なバックライト発光デューティの上限は、図14に示す従来駆動方式の場合がTl/Tf=0.6、であるに対して第1の実施の形態の場合は、Tl/Tf=0.2と、後者においてはバックライト発光デューティがかなり低下してしまう。
これを改善するために考案されたのが本第3の実施の形態である。図8にその駆動タイミングチャートを示す。これは、図3に示す第1の実施の形態のタイミングチャートにおける(4)黒挿入走査(2回目)をなくしたものである。黒挿入期間はOCBの逆転移を防止するために必要なものであったが、液晶の配向条件を最適化したり、黒挿入期間に液晶に印加する電圧を上げたりすることで、黒挿入走査を1回にしても逆転移が発生しないような条件を実現することは十分可能である。
本第3の実施の形態においては、走査時間Ts、バックライト発光時間の総和Tl、フレーム周期Tfの間に式3で示す関係が成立する。
3*Ts+Tl=Tf
すなわち、 Tl/Tf=1−3*Ts/Tf (式3)
この式3によれば、例えばTs=1/300 sec、Tf=1/60 secの場合にはバックライト発光デューティはTl/Tf=0.4である。よって、少なくとも第1の実施の形態よりはバックライト発光デューティを増やすことが可能であり、より明るい映像を得ることができる。
すなわち、 Tl/Tf=1−3*Ts/Tf (式3)
この式3によれば、例えばTs=1/300 sec、Tf=1/60 secの場合にはバックライト発光デューティはTl/Tf=0.4である。よって、少なくとも第1の実施の形態よりはバックライト発光デューティを増やすことが可能であり、より明るい映像を得ることができる。
なお、第1の実施の形態では(1)(2)(4)(5)の走査時間を全て同じとし、かつ(3)(6)のバックライト発光時間も同じとすれば、(1)(2)(3)で構成される(黒挿入走査、信号書込み走査、バックライト点灯)のセットと、(4)(5)(6)で構成されるセットは全く同じ時間関係となり、バックライトの発光周波数を実効的に120Hzにすることが可能であった。
一方、本第3の実施の形態では3つの走査時間(1)(2)(5)を全て同じとし、かつ2つのバックライト発光時間(3)(6)を同じにしても、バックライトが発光していない期間の長さが(1)(2)と(5)で異なるため、完全な120Hzとはならない。
言い換えれば、1フレーム(60Hz)を基本周期としてバックライトの発光プロファイルをフーリエ展開したときに、第1の実施の形態では基本周波数成分(60Hz)を0にすることが可能であるが、本第3の実施の形態では0にすることができない。しかしながら、本第3の実施の形態における基本周波数成分の振幅は、図14に示す従来駆動方式の基本周波数成分の振幅よりも小さいため、フリッカは殆ど視認されないと考えてよい。
図9は、図14に示す従来駆動方式のバックライト発光プロファイルに関して、フーリエ展開により基本周波数成分を計算した結果を示す図であり、図10は、第3の実施の形態におけるバックライト発光プロファイルに関して、フーリエ展開により基本周波数成分を計算した結果を示す図である。なお、いずれの図も、Ts=1/300 sec、Tf=1/60 secの場合について計算してある。
ここで、I0は、バックライト発光プロファイルをフーリエ展開したときのDC成分であり、I1は、基本周波数(60Hz)成分である。従って、I1/I0は、DC成分に対する基本周波数成分の比を表している。
このようにして、DC成分(1フレームでの輝度積算値)で規格化した値で比較すると、本第3の実施の形態における基本周波数成分は従来駆動方式のそれに対して57.3%にまで低減しており、フリッカは大幅低減されると考えてよい。
このようにして、DC成分(1フレームでの輝度積算値)で規格化した値で比較すると、本第3の実施の形態における基本周波数成分は従来駆動方式のそれに対して57.3%にまで低減しており、フリッカは大幅低減されると考えてよい。
なお、第3の実施の形態の動作は、第1の実施の形態で述べたように、制御回路10の制御によって、画像データ変換回路17、垂直タイミング回路11、水平タイミング回路12、バックライト制御回路14等が協働して動作することによって実現される。
また本第3の実施の形態において、第2の実施の形態で述べたように階調を2つの書込み期間に配分する手法を適用することも勿論可能である。
〔第4の実施の形態〕
第4の実施の形態は、上述の第3の実施の形態の変型として、図11に示すように、あえて(5)信号書込み走査(2回目)を行わないという駆動方法である。但し、その分の時間は詰めずに、有限の時間幅を確保しておく。必ずしも2回目の信号書込みを行わなくても、(2)信号書込み走査(1回目)にて画素に書き込まれた映像信号は、(6)バックライト点灯(2回目)まで保持されているためである。この方式では第2の実施の形態で述べたような階調の配分を2つの書込み期間に最適配分する手法が適用できないという課題はあるが、信号走査の回数を削減できるため回路消費電力がより低減できるというメリットがある。
第4の実施の形態は、上述の第3の実施の形態の変型として、図11に示すように、あえて(5)信号書込み走査(2回目)を行わないという駆動方法である。但し、その分の時間は詰めずに、有限の時間幅を確保しておく。必ずしも2回目の信号書込みを行わなくても、(2)信号書込み走査(1回目)にて画素に書き込まれた映像信号は、(6)バックライト点灯(2回目)まで保持されているためである。この方式では第2の実施の形態で述べたような階調の配分を2つの書込み期間に最適配分する手法が適用できないという課題はあるが、信号走査の回数を削減できるため回路消費電力がより低減できるというメリットがある。
なお、第4の実施の形態の動作は、第1の実施の形態で述べたように、制御回路10の制御によって、画像データ変換回路17、垂直タイミング回路11、水平タイミング回路12、バックライト制御回路14等が協働して動作することによって実現される。
〔第5の実施の形態〕
図12は、本発明の第5の実施の形態における駆動タイミングチャートである。
この駆動タイミングチャートは、図8に示す第3の実施の形態で説明した駆動タイミングチャートと同じく1フレームを(1)黒挿入走査(1回目)、(2)信号書込み走査(1回目)、(3)バックライト点灯(1回目)、(5)信号書込み走査(2回目)、(6)バックライト点灯(2回目)、によって構成しているが、表示領域のバックライトを上下2分割し、タイミングをずらして発光させている点に特徴がある。
図12は、本発明の第5の実施の形態における駆動タイミングチャートである。
この駆動タイミングチャートは、図8に示す第3の実施の形態で説明した駆動タイミングチャートと同じく1フレームを(1)黒挿入走査(1回目)、(2)信号書込み走査(1回目)、(3)バックライト点灯(1回目)、(5)信号書込み走査(2回目)、(6)バックライト点灯(2回目)、によって構成しているが、表示領域のバックライトを上下2分割し、タイミングをずらして発光させている点に特徴がある。
バックライトの発光タイミングを表示パネルの上下各領域で独立に制御することで、バックライトの発光デューティをより大きく確保することができる。実際、第3の実施の形態では(2)(5)の信号書込み走査が完了した時点でバックライトを点灯開始することを想定していたが、本実施の形態では(2)(5)の信号書込み走査が画面中央に到達した時点で上半分のバックライトを点灯開始することが可能である。
走査時間Ts、バックライト発光時間の総和Tl、およびフレーム周期Tfには式4で示す関係が成立する。
Ts+Ts/2+Ts/2+Tl=Tf
即ち、 Tl/Tf=1−2*Ts/Tf (式4)
例えば、Ts=1/300 sec、Tf=1/60 secの場合にはバックライト発光デューティはTl/Tf=0.6である。すなわち、バックライト発光デューティが第3の実施の形態に比べて大きくなり、従来例と同等にまで改善できることになる。よって、明るい画像を得ることが可能である。
Ts+Ts/2+Ts/2+Tl=Tf
即ち、 Tl/Tf=1−2*Ts/Tf (式4)
例えば、Ts=1/300 sec、Tf=1/60 secの場合にはバックライト発光デューティはTl/Tf=0.6である。すなわち、バックライト発光デューティが第3の実施の形態に比べて大きくなり、従来例と同等にまで改善できることになる。よって、明るい画像を得ることが可能である。
なお、第5の実施の形態の動作は、第1の実施の形態で述べたように、制御回路10の制御によって、画像データ変換回路17、垂直タイミング回路11、水平タイミング回路12、バックライト制御回路14等が協働して動作することによって実現される。
〔第6の実施の形態〕
図13は、本発明の第6の実施の形態における駆動タイミングチャートである。
この駆動タイミングチャートも、第5の実施の形態と同様にバックライトを上下分割してタイミングを制御する。これは、バックライト発光デューティを最大化することよりも、バックライト発光タイミングを完全倍速化すること(フーリエ展開したときの基本周波数成分を0にすること)を優先し、フリッカの更なる低減を図ったものである。
図13は、本発明の第6の実施の形態における駆動タイミングチャートである。
この駆動タイミングチャートも、第5の実施の形態と同様にバックライトを上下分割してタイミングを制御する。これは、バックライト発光デューティを最大化することよりも、バックライト発光タイミングを完全倍速化すること(フーリエ展開したときの基本周波数成分を0にすること)を優先し、フリッカの更なる低減を図ったものである。
ここでもTs=1/300 sec、Tf=1/60 secの場合を例として説明する。説明のために1フレームを10分割して0、1、2、・・・、9の符号をつけてある。(1)黒挿入走査(1回目)、(2)信号書込み走査(1回目)、(5)信号書込み走査(2回目)のタイミングはそれぞれ、0〜2、2〜4、5〜7の期間に対応させる。そして(3)(6)のバックライト点灯は、画面上半分は3〜5と8〜10の期間、画面下半分は4〜6と9〜1(次フレーム)の期間である。
図13の駆動タイミングチャートではバックライト発光デューティは、図8に示す第3の実施の形態と同じく0.4であるが、画面上下半分いずれもフレーム周波数の2倍、すなわち120Hzでの発光(フーリエ展開したときの60Hz成分が0)となっている。これにより、第3の実施の形態に比べてフリッカの更なる低減が実現されている。
なお、第6の実施の形態の動作は、第1の実施の形態で述べたように、制御回路10の制御によって、画像データ変換回路17、垂直タイミング回路11、水平タイミング回路12、バックライト制御回路14等が協働して動作することによって実現される。
なお、第5の実施の形態および第6の実施の形態において、バックライトの分割数を3分割、4分割、・・・というようにさらに増やしても良い。また、第3の実施の形態だけでなく、第1の実施の形態に対して第5の実施の形態あるいは第6の実施の形態の方式を適用することも可能である。
以上、第1〜第6の実施の形態について述べてきたが、液晶モードとしては高速応答が可能なOCB液晶を用いるのが最も適している。更に、第1〜第6の実施の形態において、画像補完技術を組み合せる、例えば隣接フレーム間の補完画像を作成し、これに基づく映像信号を信号書込み走査において書き込むことにより、カクカク動作の解消と共に、動画のぼけもより確実に解消することが可能となる。
尚、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。
また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
1…アレイ基板、2…対向基板、3…液晶層、4…駆動用電圧発生回路、5…コントローラ回路、7…階調基準電圧発生回路、10…制御回路、14…バックライト制御回路、17…画像データ変換回路、YD…ゲートドライバ、DI…画像データ、DO…画素データ、XD…ソースドライバ、PE…画素電極、CE…共通電極、PX…液晶画素、DP…表示パネル、BL…バックライト、CNT…表示制御回路、X…ソース線、Y…ゲート線、W…スイッチング素子。
Claims (6)
- 複数の液晶画素を略マトリクス状に配した表示パネルと、
前記表示パネルを照明するバックライト部の点消灯を制御する照明制御部と、
非映像信号及び映像信号を画素電圧として周期的に前記複数の液晶画素の各々に書き込むドライバ回路と、
1フレーム期間を第1乃至第4期間に設定し、第1及び第3期間内に非映像信号を書込み、第2及び第4期間内に映像信号を書込むように前記ドライバ回路を制御すると共に、第2及び第4期間内に前記バックライト部を点灯するように前記照明制御部を制御する制御部と
を備えたことを特徴とする液晶表示装置。 - 複数の液晶画素を略マトリクス状に配した表示パネルと、
前記表示パネルを照明するバックライト部の点消灯を制御する照明制御部と、
非映像信号及び映像信号を画素電圧として周期的に前記複数の液晶画素の各々に書き込むドライバ回路と、
1フレーム期間を第1乃至第3期間に設定し、第1期間内に非映像信号を書込み、第2及び第3期間内に映像信号を書込むように前記ドライバ回路を制御すると共に、第2及び第3期間内に前記バックライト部を点灯するように前記照明制御部を制御する制御部と
を備えたことを特徴とする液晶表示装置。 - 1フレーム内の2つの期間内に書き込まれるそれぞれの映像信号には、当該フレームに書き込まれるべき階調レベルが異なる割合で分配されていることを特徴とする請求項1または2に記載の液晶表示装置。
- 前記バックライト部は、前記表示パネルの分割された表示領域毎に発光するようになされ、
前記照明制御部は、前記バックライト部の点灯を前記分割された表示領域毎に独立して制御することを特徴とする請求項1または2に記載の液晶表示装置。 - 複数の液晶画素を略マトリクス状に配した表示パネルと、
前記表示パネルを照明するバックライト部の点消灯を制御する照明制御部と、
非映像信号及び映像信号を画素電圧として周期的に前記複数の液晶画素の各々に書き込むドライバ回路と、
1フレーム期間を第1及び第2期間に設定し、第1期間内に非映像信号を書込み、第2内に映像信号を書込むように前記ドライバ回路を制御すると共に、第2期間内に前記バックライト部を2度点消灯するように前記照明制御部を制御する制御部と
を備えたことを特徴とする液晶表示装置。 - 前記液晶画素はOCBモード液晶を用いることを特徴とする、請求項1乃至5のうちいずれか1項に記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008025467A JP2009186676A (ja) | 2008-02-05 | 2008-02-05 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008025467A JP2009186676A (ja) | 2008-02-05 | 2008-02-05 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009186676A true JP2009186676A (ja) | 2009-08-20 |
Family
ID=41069994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008025467A Withdrawn JP2009186676A (ja) | 2008-02-05 | 2008-02-05 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009186676A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019184458A1 (zh) * | 2018-03-28 | 2019-10-03 | 惠科股份有限公司 | 显示装置及背光控制方法 |
-
2008
- 2008-02-05 JP JP2008025467A patent/JP2009186676A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019184458A1 (zh) * | 2018-03-28 | 2019-10-03 | 惠科股份有限公司 | 显示装置及背光控制方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100785553B1 (ko) | 표시 제어 회로, 표시 제어 방법, 및 액정 표시 장치 | |
KR100873533B1 (ko) | 액정 표시 장치 | |
KR100716684B1 (ko) | 게이트선 구동 회로 | |
US8232949B2 (en) | Liquid crystal display device, driving control circuit and driving method used in same | |
KR100895734B1 (ko) | 액정 표시 장치 및 표시 제어 방법 | |
JP5182878B2 (ja) | 液晶表示装置 | |
CN1996105B (zh) | 液晶显示装置 | |
JP2009217142A (ja) | 液晶表示装置 | |
US20130271436A1 (en) | Display device, driving method thereof, and display driving circuit | |
JP2004093717A (ja) | 液晶表示装置 | |
JP2007241029A (ja) | 液晶表示装置 | |
KR20070072340A (ko) | 액정표시장치 및 그의 구동방법 | |
JP2006053428A (ja) | ゲート線駆動回路 | |
JP2006058638A (ja) | ゲート線駆動回路 | |
JP2019066770A (ja) | 表示駆動装置および表示装置 | |
JP2008268436A (ja) | 液晶表示装置 | |
JP2002149132A (ja) | 液晶表示装置 | |
JP2007127785A (ja) | 光源駆動装置 | |
JP2009186676A (ja) | 液晶表示装置 | |
JP2006047848A (ja) | ゲート線駆動回路 | |
JP4864392B2 (ja) | 表示制御回路、表示制御方法、および液晶表示装置 | |
JP4928789B2 (ja) | 液晶表示装置 | |
JP2006085009A (ja) | 表示制御回路、表示制御方法、および液晶表示装置 | |
JP2006119447A (ja) | 表示パネル制御回路 | |
JP2013101259A (ja) | 表示装置および表示方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110405 |