TWI496127B - 閘極驅動電路及包含該閘極驅動電路之顯示裝置 - Google Patents

Description

閘極驅動電路及包含該閘極驅動電路之顯示裝置

本發明係相關於一種閘極驅動電路，尤指一種可輸出具兩種不同脈波訊號之閘極訊號的閘極驅動電路。

有機發光二極體顯示裝置係一種利用有機發光二極體畫素發光以顯示畫面的顯示裝置。有機發光二極體的亮度係正比於流經有機發光二極體的電流大小。一般而言，為了控制流經有機發光二極體的電流大小，有機發光二極體畫素會包含電流控制開關，用以根據其閘極端之顯示電壓控制流經有機發光二極體的電流大小，進而控制有機發光二極體的亮度。

然而，每一有機發光二極體畫素之電流控制開關的臨界電壓會有差異，而電流控制開關的臨界電壓差異會影響有機發光二極體的顯示亮度。為了補償有機發光二極體畫素的臨界電壓差異，每一有機發光二極體畫素配置有補償電路，並搭配不同脈波寬度或相位之脈波訊號，以對臨界電壓進行補償。由於習知技術之閘極驅動電路只能輸出單一種脈波訊號，而無法根據補償電路之設計輸出具兩種不同脈波訊號之閘極訊號。因此，習知有機發光二極體顯示裝置必須另外配置訊號產生電路以提供其他脈波訊號，而造成習知有機發光二極體顯示裝置具有較複雜的硬體架構。

本發明之目的在於提供一種可輸出具兩種不同脈波訊號之閘極訊號的閘極驅動電路，以解決先前技術的問題。

本發明閘極驅動電路包含複數級輸出電路，該些級輸出電路之第N級輸出電路包含第N級移位暫存器，以及混合器。該第N級移位暫存器係用以輸出第N級脈波訊號。該混合器係耦接於該第N級移位暫存器及第(N+M)級移位暫存器，用以根據該第N級脈波訊號及該第(N+M)級移位暫存器之第(N+M)級脈波訊號於不同時段分別輸出第一時脈訊號及預定脈波訊號。其中該第一時脈訊號及該預定脈波訊號之脈波寬度或相位相異，且N和M係正整數。

本發明另提供一種顯示裝置，包含畫素矩陣，包含複數個畫素；複數條資料線，用以傳輸資料訊號至該複數個畫素；複數條掃描線，用以傳輸掃描訊號至該複數個畫素；以及閘極驅動電路，包含複數級輸出電路。該些級輸出電路之第N級輸出電路包含第N級移位暫存器，用以輸出第N級脈波訊號；以及混合器，耦接於該第N級移位暫存器及第(N+M)級移位暫存器，用以根據該第N級脈波訊號及該第(N+M)級移位暫存器之第(N+M)級脈波訊號輸出第N級閘極訊號，該第N級閘極訊號具有至少兩個不同責任週期或相位的脈波訊號。其中N和M係正整數。

相較於先前技術，本發明閘極驅動電路輸出之閘極訊號具有至少兩個不同責任週期或相位的脈波訊號，以對畫素的臨界電壓進行補償。本發明顯示裝置不須另外配置訊號產生電路以提供不同脈波訊號，因此，本發明顯示裝置具有較簡單的硬體架構。

100‧‧‧顯示裝置

110‧‧‧畫素矩陣

112‧‧‧畫素

120‧‧‧閘極驅動電路

130(N-1),130(N),130(N+1)‧‧‧輸出電路

132(N-1),132(N),132(N+1)‧‧‧移位暫存器

134‧‧‧混合器

136‧‧‧選擇電路

138‧‧‧及閘

140‧‧‧第一選擇單元

142‧‧‧反相器

144‧‧‧第二選擇單元

C1‧‧‧第一控制端

C2‧‧‧第二控制端

I1‧‧‧第一輸入端

I2‧‧‧第二輸入端

D‧‧‧資料線

G(n)‧‧‧閘極訊號

Out‧‧‧訊號輸出端

S‧‧‧掃描線

P(n-1),P(n),P(n+1),P(n+3),P(n+m)‧‧‧脈波訊號

clk1‧‧‧第一時脈訊號

clk2‧‧‧第二時脈訊號

Pd‧‧‧預定脈波訊號

T1至T12‧‧‧電晶體

第1圖為本發明顯示裝置的示意圖。

第2圖為第N級輸出電路之第一實施例的示意圖。

第3圖為第2圖之第N級輸出電路之相關訊號的波形示意圖。

第4圖為第N級輸出電路之第二實施例的示意圖。

第5圖為第4圖之第N級輸出電路之相關訊號的波形示意圖。

第6圖為選擇電路之第一實施例的示意圖。

第7圖為選擇電路之第二實施例的示意圖。

請參考第1圖。第1圖為本發明顯示裝置的示意圖。如第1圖所示，本發明顯示裝置100包含畫素矩陣110，複數條資料線D，複數條掃描線S，以及閘極驅動電路120。畫素矩陣110包含複數個畫素112。資料線D係用以傳輸資料訊號至畫素112。掃描線S係用以傳輸閘極訊號至畫素112。閘極驅動電路120包含複數級輸出電路130，每一級輸出電路130用以經由掃描線S輸出具至少兩種不同脈波訊號之閘極訊號開啟畫素112的補償電路，並對畫素112內的驅動電晶體之臨界電壓進行補償，並透過資料驅動電路寫入電壓進而驅動畫素112顯示畫面。在本發明實施例中，畫素112之補償電路可為現有任何類型之補償電路，因此不再加以說明。

請參考第2圖，並一併參考第1圖。第2圖為第N級輸出電路130N之第一實施例的示意圖。為方便說明，只有第N級輸出電路130N於第2圖中顯示內部架構，其餘級輸出電路係類同於第N級輸出電路130N，所以不另贅述。如第2圖所示，第N級輸出電路130N包含第N級移位暫存器132N，以及混合器134。第N級移位暫存器132N係用以輸出第N級脈波訊號P(n)，且第N級脈波訊號P(n)係接續於第(N-1)級脈波訊號P(n-1)之下降波緣輸出，相似地，第(N+1)級移位暫存器132(N+1)係用以輸出第(N+1)級脈波訊號 P(n+1)，且第(N+1)級脈波訊號P(n+1)係接續於第N級脈波訊號P(n)之下降波緣輸出，以此類推。第N級輸出電路130N之混合器134係耦接於第N級移位暫存器132N及第(N+M)級移位暫存器之輸出端，用以根據第N級脈波訊號P(n)及第(N+M)級移位暫存器之第(N+M)級脈波訊號P(n+m)於不同時段分別輸出相異之脈波訊號，N和M係正整數。

舉例來說，請參考第3圖，並一併參考第2圖，第3圖為第2圖之第N級輸出電路之相關訊號的波形示意圖。如圖所示，第N級輸出電路之混合器134包含第一輸入端I1，第二輸入端I2，第一控制端C1，第二控制端C2，訊號輸出端Out，以及選擇電路136。第一輸入端I1係用以接收第一時脈訊號clk1。第二輸入端I2係用以接收預定脈波訊號Pd。第一控制端C1係耦接於第N級移位暫存器132N，用以接收第N級脈波訊號P(n)。第二控制端C2係耦接於第(N+M)級移位暫存器，用以接收第(N+M)級脈波訊號P(n+m)。選擇電路136係用以於混合器134接收到第N級脈波訊號P(n)時，於訊號輸出端Out輸出第一時脈訊號clk1(亦即第一輸入端I1接收之訊號)，以及於混合器134接收到第(N+M)級脈波訊號P(n+m)時，於訊號輸出端Out輸出預定脈波訊號Pd(亦即第二輸入端I2接收之訊號)。在本實施例中，預定脈波訊號Pd係為第(N+M)級脈波訊號P(n+m)(假設M為3)，且第N級脈波訊號P(n)和第(N+M)級脈波訊號P(n+m)之脈波寬度係第一時脈訊號clk1之脈波寬度的兩倍，但在本發明其他實施例中，第N級脈波訊號P(n)和第(N+M)級脈波訊號P(n+m)之脈波寬度可以係第一時脈訊號clk1之脈波寬度的其他倍數。再者，第N級脈波訊號P(n)並不限定係接續於第(N-1)級脈波訊號P(n-1)之下降波緣輸出，第N級脈波訊號P(n)之上升波緣和第(N-1)級脈波訊號P(n-1)之下降波緣亦可錯開。

依據上述配置，第N級輸出電路130N可於第N級脈波訊號P(n) 產生時輸出第一時脈訊號clk1，之後再於第(N+M)級脈波訊號P(n+m)產生時輸出脈波寬度為第一時脈訊號clk1兩倍之第(N+M)級脈波訊號P(n+m)，也就是說，第N級輸出電路130N輸出之閘極訊號G(n)具有至少兩個不同責任週期的脈波訊號(若第(N+M)級脈波訊號之責任週期為100%，則第一時脈訊號clk1之責任週期為50%)。

請同時參考第4圖及第5圖。第4圖為第N級輸出電路之第二實施例的示意圖，第5圖為第4圖之第N級輸出電路130N之相關訊號的波形示意圖。第4圖之第N級輸出電路130N和第2圖之第N級輸出電路130N大致相同，相異於第2圖之第N級輸出電路130N的是，第4圖之第N級輸出電路130N另包含一及閘138。及閘138之第一輸入端係用以接收第(N+M)級脈波訊號P(n+m)，及閘138之第二輸入端係用以接收第二時脈訊號clk2，而及閘138之輸出端係耦接於混合器134之第二輸入端I2，也就是說，在本實施例中，預定脈波訊號Pd係為及閘138之輸出訊號。由於第二時脈訊號clk2之相位係相反於第一時脈訊號clk1之相位，因此及閘138之輸出訊號的相位係相反於第一時脈訊號clk1之相位。

依據上述配置，第N級輸出電路130N可於第N級脈波訊號P(n)產生時輸出第一時脈訊號clk1，之後再於第(N+M)級脈波訊號P(n+m)(假設M為3)產生時輸出相位係相反於第一時脈訊號clk1之預定脈波訊號Pd，也就是說，第N級輸出電路130N輸出之閘極訊號G(n)具有至少兩個不同相位的脈波訊號。另外，第一時脈訊號clk1和預定脈波訊號Pd之脈波寬度相同，且混合器134輸出之第一時脈訊號clk1和預定脈波訊號Pd相隔兩個脈波寬度。再者，在本發明其他實施例中，第一時脈訊號clk1和預定脈波訊號Pd可以係相隔其他數目之脈波寬度。

請參考第6圖，第6圖為選擇電路136之第一實施例的示意圖。如第6圖所示，選擇電路136包含電晶體T1-T6。電晶體T1之第一端及控制端係耦接於第一控制端C1。電晶體T2之第一端係耦接於電晶體T1之第二端，電晶體T2之控制端係耦接於第二控制端C2，電晶體T2之第二端係耦接於接地端。電晶體T3之第一端係耦接於第一輸入端I1，電晶體T3之控制端係耦接於電晶體T1之第二端，電晶體T3之第二端係耦接於訊號輸出端Out。電晶體T4之第一端及控制端係耦接於第二控制端C2。電晶體T5之第一端係耦接於電晶體T4之第二端，電晶體T5之控制端係耦接於第一控制端C1，電晶體T5之第二端係耦接於接地端。電晶體T6之第一端係耦接於第二輸入端I2，電晶體T6之控制端係耦接於電晶體T4之第二端，電晶體T6之第二端係耦接於訊號輸出端Out。

依據上述配置，當第一控制端C1接收到第N級脈波訊號P(n)時，選擇電路136於訊號輸出端Out輸出第一輸入端I1接收之訊號，而第二控制端C2接收到第(N+M)級脈波訊號P(n+m)時，選擇電路136於訊號輸出端Out輸出第二輸入端I2接收之訊號。

請參考第7圖，第7圖為選擇電路136之第二實施例的示意圖。如第7圖所示，為了使訊號輸出端Out輸出之閘極訊號G(n)更精確，第7圖之選擇電路136包含第一選擇單元140，反相器142，以及第二選擇單元144。第一選擇單元140包含電晶體T1-T6。電晶體T1之第一端及控制端係耦接於第一控制端C1。電晶體T2之第一端係耦接於電晶體T1之第二端，電晶體T2之控制端係耦接於第二控制端C2，電晶體T2之第二端係耦接於低準位電壓源VGL。電晶體T3之第一端係耦接於高準位電壓源VGH，電晶體T3之控制端係耦接於電晶體T1之第二端。電晶體T4之第一端及控制端係耦接於第二控制端C2。電晶體T5之第一端係耦接於電晶體T4之第二端，電晶體 T5之控制端係耦接於第一控制端C1，電晶體T5之第二端係耦接於低準位電壓源VGL。電晶體T6之第一端係耦接於低準位電壓源VGL，電晶體T6之控制端係耦接於電晶體T4之第二端，電晶體T6之第二端係耦接於電晶體T3之第二端。反相器之輸入端係耦接於電晶體T3之第二端。第二選擇單元包含電晶體T7-T12。電晶體T7之第一端及控制端係耦接於電晶體T3之第二端。電晶體T8之第一端係耦接於電晶體T7之第二端，電晶體T8之控制端係耦接於反相器之輸出端，電晶體T8之第二端係耦接於低準位電壓源VGL。電晶體T9之第一端係耦接於第一輸入端I1，電晶體T9之控制端係耦接於電晶體T7之第二端，電晶體T9之第二端係耦接於訊號輸出端Out。電晶體T10之第一端及控制端係耦接於反相器之輸出端。電晶體T11之第一端係耦接於電晶體T10之第二端，電晶體T11之控制端係耦接於電晶體T3之第二端，電晶體T11之第二端係耦接於低準位電壓源VGL。電晶體T12之第一端係耦接於第二輸入端I2，電晶體T12之控制端係耦接於電晶體T10之第二端，電晶體T12之第二端係耦接於訊號輸出端Out。

相似地，依據上述配置，當第一控制端C1接收到第N級脈波訊號P(n)時，選擇電路136於訊號輸出端Out輸出第一輸入端I1接收之訊號，而第二控制端C2接收到第(N+M)級脈波訊號P(n+m)時，選擇電路136於訊號輸出端Out輸出第二輸入端I2接收之訊號。

另外，預定脈波訊號Pd並不限定於上述兩種訊號，在本發明其他實施例中，預定脈波訊號Pd可根據設計需求而有不同之脈波寬度及/或相位。

相較於先前技術，本發明閘極驅動電路輸出之閘極訊號具有至少兩個不同責任週期或相位的脈波訊號，以對畫素的臨界電壓進行補償。本發明顯示裝置不須另外配置訊號產生電路以提供不同脈波訊號，因此，本發 明顯示裝置具有較簡單的硬體架構。

130(N)‧‧‧輸出電路

132(N-1),132(N),132(N+1)‧‧‧移位暫存器

134‧‧‧混合器

136‧‧‧選擇電路

C1‧‧‧第一控制端

C2‧‧‧第二控制端

I1‧‧‧第一輸入端

I2‧‧‧第二輸入端

G(n)‧‧‧閘極訊號

Out‧‧‧訊號輸出端

P(n-1),P(n),P(n+1),P(n+m)‧‧‧脈波訊號

clk1‧‧‧第一時脈訊號

Pd‧‧‧預定脈波訊號

Claims (14)

1. 一種閘極驅動電路，包含複數級輸出電路，該些級輸出電路之一第N級輸出電路包含：一第N級移位暫存器，用以輸出一第N級脈波訊號；以及一混合器，耦接於該第N級移位暫存器及一第(N+M)級移位暫存器，用以根據該第N級脈波訊號及該第(N+M)級移位暫存器之第(N+M)級脈波訊號於不同時段分別輸出一第一時脈訊號及一預定脈波訊號；其中該第一時脈訊號及該預定脈波訊號之脈波寬度或相位相異，且N和M係正整數。
2. 如請求項1所述之閘極驅動電路，其中該混合器包含：一第一輸入端，用以接收該第一時脈訊號；一第二輸入端，用以接收該預定脈波訊號；一第一控制端，耦接於該第N級移位暫存器，用以接收該第N級脈波訊號；一第二控制端，耦接於該第(N+M)級移位暫存器，用以接收該第(N+M)級脈波訊號；一訊號輸出端；以及一選擇電路，用以於該混合器接收到該第N級脈波訊號時，於該訊號輸出端輸出該第一時脈訊號，以及於該混合器接收到該第(N+M)級脈波訊號時，於該訊號輸出端輸出該預定脈波訊號。
3. 如請求項2所述之閘極驅動電路，其中該選擇電路包含：一第一電晶體，其第一端及控制端耦接於該第一控制端；一第二電晶體，其第一端耦接於該第一電晶體之第二端，控制端耦接於 該第二控制端，第二端耦接於接地端；一第三電晶體，其第一端耦接於該第一輸入端，控制端耦接於該第一電晶體之第二端，第二端耦接於該訊號輸出端，一第四電晶體，其第一端及控制端耦接於該第二控制端；一第五電晶體，其第一端耦接於該第四電晶體之第二端，控制端耦接於該第一控制端，第二端耦接於接地端；以及一第六電晶體，其第一端耦接於該第二輸入端，控制端耦接於該第四電晶體之第二端，第二端耦接於該訊號輸出端。
4. 如請求項2所述之閘極驅動電路，其中該選擇電路包含：一第一選擇單元，包含：一第一電晶體，其第一端及控制端耦接於該第一控制端；一第二電晶體，其第一端耦接於該第一電晶體之第二端，控制端耦接於該第二控制端，第二端耦接於一低準位電壓源；一第三電晶體，其第一端耦接於一高準位電壓源，控制端耦接於該第一電晶體之第二端；一第四電晶體，其第一端及控制端耦接於該第二控制端；一第五電晶體，其第一端耦接於該第四電晶體之第二端，控制端耦接於該第一控制端，第二端耦接於該低準位電壓源；以及一第六電晶體，其第一端耦接於該低準位電壓源，控制端耦接於該第四電晶體之第二端，第二端耦接於該第三電晶體之第二端；一反相器，其輸入端耦接於該第三電晶體之第二端；以及一第二選擇單元，包含：一第七電晶體，其第一端及控制端耦接於該第三電晶體之第二端；一第八電晶體，其第一端耦接於該第七電晶體之第二端，控制端耦接於該反相器之輸出端，第二端耦接於該低準位電壓源； 一第九電晶體，其第一端耦接於該第一輸入端，控制端耦接於該第七電晶體之第二端，第二端耦接於該訊號輸出端；一第十電晶體，其第一端及控制端耦接於該反相器之輸出端；一第十一電晶體，其第一端耦接於該第十電晶體之第二端，控制端耦接於該第三電晶體之第二端，第二端耦接於該低準位電壓源；以及一第十二電晶體，其第一端耦接於該第二輸入端，控制端耦接於該第十電晶體之第二端，第二端耦接於該訊號輸出端。
5. 如請求項1所述之閘極驅動電路，其中該預定脈波訊號係為該第(N+M)級脈波訊號。
6. 如請求項1所述之閘極驅動電路，其中該第N級輸出電路另包含一及閘，該及閘之一第一輸入端用以接收該第(N+M)級脈波訊號，該及閘之一第二輸入端用以接收一第二時脈訊號，該第二時脈訊號之相位係相反於該第一時脈訊號之相位，其中該預定脈波訊號係為該及閘之輸出訊號。
7. 如請求項1所述之閘極驅動電路，其中該第一時脈訊號和該預定脈波訊號之脈波寬度相同。
8. 一種顯示裝置，包含：一畫素矩陣，包含複數個畫素；複數條資料線，用以傳輸資料訊號至該複數個畫素；複數條掃描線，用以傳輸閘極訊號至該複數個畫素；以及一閘極驅動電路，包含複數級輸出電路，該些級輸出電路之一第N級輸出電路包含： 一第N級移位暫存器，用以輸出一第N級脈波訊號；以及一混合器，耦接於該第N級移位暫存器及一第(N+M)級移位暫存器，用以根據該第N級脈波訊號及該第(N+M)級移位暫存器之第(N+M)級脈波訊號輸出一第N級閘極訊號，該第N級閘極訊號具有至少兩個不同責任週期或相位的脈波訊號；其中N和M係正整數。
9. 如請求項8所述之顯示裝置，其中該混合器包含：一第一輸入端，用以接收一第一時脈訊號；一第二輸入端，用以接收一預定脈波訊號；一第一控制端，耦接於該第N級移位暫存器，用以接收該第N級脈波訊號；一第二控制端，耦接於該第(N+M)級移位暫存器，用以接收該第(N+M)級脈波訊號；一訊號輸出端，耦接至相對應之掃描線；以及一選擇電路，用以於該混合器接收到該第N級脈波訊號時，於該訊號輸出端輸出該第一時脈訊號，以及於該混合器接收到該第(N+M)級脈波訊號時，於該訊號輸出端輸出該預定脈波訊號；其中該第N級脈波訊號和第(N+M)級脈波訊號之脈波寬度係該第一時脈訊號之脈波寬度的兩倍。
10. 如請求項9所述之顯示裝置，其中該選擇電路包含：一第一電晶體，其第一端及控制端耦接於該第一控制端；一第二電晶體，其第一端耦接於該第一電晶體之第二端，控制端耦接於該第二控制端，第二端耦接於接地端；一第三電晶體，其第一端耦接於該第一輸入端，控制端耦接於該第一電 晶體之第二端，第二端耦接於該訊號輸出端；一第四電晶體，其第一端及控制端耦接於該第二控制端；一第五電晶體，其第一端耦接於該第四電晶體之第二端，控制端耦接於該第一控制端，第二端耦接於接地端；以及一第六電晶體，其第一端耦接於該第二輸入端，控制端耦接於該第四電晶體之第二端，第二端耦接於該訊號輸出端。
11. 如請求項9所述之顯示裝置，其中該選擇電路包含：一第一選擇單元，包含：一第一電晶體，其第一端及控制端耦接於該第一控制端；一第二電晶體，其第一端耦接於該第一電晶體之第二端，控制端耦接於該第二控制端，第二端耦接於一低準位電壓源；一第三電晶體，其第一端耦接於一高準位電壓源，控制端耦接於該第一電晶體之第二端；一第四電晶體，其第一端及控制端耦接於該第二控制端；一第五電晶體，其第一端耦接於該第四電晶體之第二端，控制端耦接於該第一控制端，第二端耦接於該低準位電壓源；以及一第六電晶體，其第一端耦接於該低準位電壓源，控制端耦接於該第四電晶體之第二端，第二端耦接於該第三電晶體之第二端；一反相器，其輸入端耦接於該第三電晶體之第二端；以及一第二選擇單元，包含：一第七電晶體，其第一端及控制端耦接於該第三電晶體之第二端；一第八電晶體，其第一端耦接於該第七電晶體之第二端，控制端耦接於該反相器之輸出端，第二端耦接於該低準位電壓源；一第九電晶體，其第一端耦接於該第一輸入端，控制端耦接於該第七電晶體之第二端，第二端耦接於該訊號輸出端； 一第十電晶體，其第一端及控制端耦接於該反相器之輸出端；一第十一電晶體，其第一端耦接於該第十電晶體之第二端，控制端耦接於該第三電晶體之第二端，第二端耦接於該低準位電壓源，以及一第十二電晶體，其第一端耦接於該第二輸入端，控制端耦接於該第十電晶體之第二端，第二端耦接於該訊號輸出端。
12. 如請求項8所述之顯示裝置，其中該預定脈波訊號係為該第(N+M)級脈波訊號。
13. 如請求項8所述之顯示裝置，其中該第N級輸出電路另包含一及閘，該及閘之一第一輸入端用以接收該第(N+M)級脈波訊號，該及閘之一第二輸入端用以接收一第二時脈訊號，該第二時脈訊號之相位係相反於該第一時脈訊號之相位，其中該預定脈波訊號係為該及閘之輸出訊號。
14. 如請求項8所述之顯示裝置，其中該第一時脈訊號和該預定脈波訊號之脈波寬度相同，且該混合器輸出之該第一時脈訊號和該預定脈波訊號相隔兩個脈波寬度。