CN103680404B - 栅极驱动电路及包含该栅极驱动电路的显示装置 - Google Patents
栅极驱动电路及包含该栅极驱动电路的显示装置 Download PDFInfo
- Publication number
- CN103680404B CN103680404B CN201310495612.8A CN201310495612A CN103680404B CN 103680404 B CN103680404 B CN 103680404B CN 201310495612 A CN201310495612 A CN 201310495612A CN 103680404 B CN103680404 B CN 103680404B
- Authority
- CN
- China
- Prior art keywords
- coupled
- transistor
- pulse wave
- signal
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000011159 matrix material Substances 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 3
- 101100003180 Colletotrichum lindemuthianum ATG1 gene Proteins 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 230000001427 coherent effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 3
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明有关于栅极驱动电路及包含该栅极驱动电路的显示装置，该栅极驱动电路包含多级输出电路，这些级输出电路的第N级输出电路包含第N级移位暂存器，以及混合器。该第N级移位暂存器用以输出第N级脉波信号。该混合器耦接于该第N级移位暂存器及第(N+M)级移位暂存器，用以根据该第N级脉波信号及该第(N+M)级移位暂存器的第(N+M)级脉波信号于不同时段分别输出第一时脉信号及预定脉波信号。其中该第一时脉信号及该预定脉波信号的脉波宽度或相位相异，且N和M为正整数。
Description
技术领域
本发明相关于一种栅极驱动电路，尤指一种可输出具两种不同脉波信号的栅极信号的栅极驱动电路。
背景技术
有机发光二极管显示装置是一种利用有机发光二极管像素发光以显示画面的显示装置。有机发光二极管的亮度正比于流经有机发光二极管的电流大小。一般而言，为了控制流经有机发光二极管的电流大小，有机发光二极管像素会包含电流控制开关，用以根据其栅极端的显示电压控制流经有机发光二极管的电流大小，进而控制有机发光二极管的亮度。
然而，每一有机发光二极管像素的电流控制开关的临界电压会有差异，而电流控制开关的临界电压差异会影响有机发光二极管的显示亮度。为了补偿有机发光二极管像素的临界电压差异，每一有机发光二极管像素配置有补偿电路，并搭配不同脉波宽度或相位的脉波信号，以对临界电压进行补偿。由于现有技术的栅极驱动电路只能输出单一种脉波信号，而无法根据补偿电路的设计输出具两种不同脉波信号的栅极信号。因此，现有有机发光二极管显示装置必须另外配置信号产生电路以提供其他脉波信号，而造成现有有机发光二极管显示装置具有较复杂的硬件架构。
发明内容
本发明的目的在于提供一种可输出具两种不同脉波信号的栅极信号的栅极驱动电路，以解决现有技术的问题。
本发明栅极驱动电路包含多级输出电路，这些级输出电路的第N级输出电路包含第N级移位暂存器，以及混合器。该第N级移位暂存器用以输出第N级脉波信号。该混合器耦接于该第N级移位暂存器及第(N+M)级移位暂存器，用以根据该第N级脉波信号及该第(N+M)级移位暂存器的第(N+M)级脉波信号于不同时段分别输出第一时脉信号及预定脉波信号。其中该第一时脉信号及该预定脉波信号的脉波宽度或相位相异，且N和M为正整数。
本发明另提供一种显示装置，包含像素矩阵，包含多个像素；多条数据线，用以传输数据信号至该多个像素；多条扫描线，用以传输扫描信号至该多个像素；以及栅极驱动电路，包含多级输出电路。这些级输出电路的第N级输出电路包含第N级移位暂存器，用以输出第N级脉波信号；以及混合器，耦接于该第N级移位暂存器及第(N+M)级移位暂存器，用以根据该第N级脉波信号及该第(N+M)级移位暂存器的第(N+M)级脉波信号输出第N级栅极信号，该第N级栅极信号具有至少两个不同责任周期或相位的脉波信号。其中N和M为正整数。
相较于现有技术，本发明栅极驱动电路输出的栅极信号具有至少两个不同责任周期或相位的脉波信号，以对像素的临界电压进行补偿。本发明显示装置不须另外配置信号产生电路以提供不同脉波信号，因此，本发明显示装置具有较简单的硬件架构。
附图说明
图1为本发明显示装置的示意图；
图2为第N级输出电路的第一实施例的示意图；
图3为图2的第N级输出电路的相关信号的波形示意图；
图4为第N级输出电路的第二实施例的示意图；
图5为图4的第N级输出电路的相关信号的波形示意图；
图6为选择电路的第一实施例的示意图；
图7为选择电路的第二实施例的示意图。
其中，附图标记：
100显示装置
110像素矩阵
112像素
120栅极驱动电路
130(N-1),130(N),130(N+1)输出电路
132(N-1),132(N),132(N+1)移位暂存器
134混合器
136选择电路
138与闸
140第一选择单元
142反相器
144第二选择单元
C1第一控制端
C2第二控制端
I1第一输入端
I2第二输入端
D数据线
G(n)栅极信号
Out信号输出端
S扫描线
P(n-1),P(n),P(n+1),P(n+3),P(n+m)脉波信号
clk1第一时脉信号
clk2第二时脉信号
Pd预定脉波信号
T1至T12晶体管
具体实施方式
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
请参考图1。图1为本发明显示装置的示意图。如图1所示，本发明显示装置100包含像素矩阵110，多条数据线D，多条扫描线S，以及栅极驱动电路120。像素矩阵110包含多个像素112。数据线D用以传输数据信号至像素112。扫描线S用以传输栅极信号至像素112。栅极驱动电路120包含多级输出电路130，每一级输出电路130用以经由扫描线S输出具至少两种不同脉波信号的栅极信号开启像素112的补偿电路，并对像素112内的驱动晶体管的临界电压进行补偿，并通过数据驱动电路写入电压进而驱动像素112显示画面。在本发明实施例中，像素112的补偿电路可为现有任何类型的补偿电路，因此不再加以说明。
请参考图2，并一并参考图1。图2为第N级输出电路130N的第一实施例的示意图。为方便说明，只有第N级输出电路130N于图2中显示内部架构，其余级输出电路类同于第N级输出电路130N，所以不另赘述。如图2所示，第N级输出电路130N包含第N级移位暂存器132N，以及混合器134。第N级移位暂存器132N用以输出第N级脉波信号P(n)，且第N级脉波信号P(n)接续于第(N-1)级脉波信号P(n-1)的下降波缘输出，相似地，第(N+1)级移位暂存器132(N+1)用以输出第(N+1)级脉波信号P(n+1)，且第(N+1)级脉波信号P(n+1)接续于第N级脉波信号P(n)的下降波缘输出，以此类推。第N级输出电路130N的混合器134耦接于第N级移位暂存器132N及第(N+M)级移位暂存器的输出端，用以根据第N级脉波信号P(n)及第(N+M)级移位暂存器的第(N+M)级脉波信号P(n+m)于不同时段分别输出相异的脉波信号，N和M为正整数。
举例来说，请参考图3，并一并参考图2，图3为图2的第N级输出电路的相关信号的波形示意图。如图所示，第N级输出电路的混合器134包含第一输入端I1，第二输入端I2，第一控制端C1，第二控制端C2，信号输出端Out，以及选择电路136。第一输入端I1用以接收第一时脉信号clk1。第二输入端I2用以接收预定脉波信号Pd。第一控制端C1耦接于第N级移位暂存器132N，用以接收第N级脉波信号P(n)。第二控制端C2耦接于第(N+M)级移位暂存器，用以接收第(N+M)级脉波信号P(n+m)。选择电路136用以于混合器134接收到第N级脉波信号P(n)时，于信号输出端Out输出第一时脉信号clk1(亦即第一输入端I1接收的信号)，以及于混合器134接收到第(N+M)级脉波信号P(n+m)时，于信号输出端Out输出预定脉波信号Pd(亦即第二输入端I2接收的信号)。在本实施例中，预定脉波信号Pd为第(N+M)级脉波信号P(n+m)(假设M为3)，且第N级脉波信号P(n)和第(N+M)级脉波信号P(n+m)的脉波宽度是第一时脉信号clk1的脉波宽度的两倍，但在本发明其他实施例中，第N级脉波信号P(n)和第(N+M)级脉波信号P(n+m)的脉波宽度可以是第一时脉信号clk1的脉波宽度的其他倍数。再者，第N级脉波信号P(n)并不限定是接续于第(N-1)级脉波信号P(n-1)的下降波缘输出，第N级脉波信号P(n)的上升波缘和第(N-1)级脉波信号P(n-1)的下降波缘亦可错开。
依据上述配置，第N级输出电路130N可于第N级脉波信号P(n)产生时输出第一时脉信号clk1，之后再于第(N+M)级脉波信号P(n+m)产生时输出脉波宽度为第一时脉信号clk1两倍的第(N+M)级脉波信号P(n+m)，也就是说，第N级输出电路130N输出的栅极信号G(n)具有至少两个不同责任周期的脉波信号(若第(N+M)级脉波信号的责任周期为100%，则第一时脉信号clk1的责任周期为50%)。
请同时参考图4及图5。图4为第N级输出电路的第二实施例的示意图，图5为图4的第N级输出电路130N的相关信号的波形示意图。图4的第N级输出电路130N和图2的第N级输出电路130N大致相同，相异于图2的第N级输出电路130N的是，图4的第N级输出电路130N另包含一与闸（ANDGate）138。与闸138的第一输入端用以接收第(N+M)级脉波信号P(n+m)，与闸138的第二输入端用以接收第二时脉信号clk2，而与闸138的输出端耦接于混合器134的第二输入端I2，也就是说，在本实施例中，预定脉波信号Pd为与闸138的输出信号。由于第二时脉信号clk2的相位相反于第一时脉信号clk1的相位，因此与闸138的输出信号的相位相反于第一时脉信号clk1的相位。
依据上述配置，第N级输出电路130N可于第N级脉波信号P(n)产生时输出第一时脉信号clk1，之后再于第(N+M)级脉波信号P(n+m)(假设M为3)产生时输出相位相反于第一时脉信号clk1的预定脉波信号Pd，也就是说，第N级输出电路130N输出的栅极信号G(n)具有至少两个不同相位的脉波信号。另外，第一时脉信号clk1和预定脉波信号Pd的脉波宽度相同，且混合器134输出的第一时脉信号clk1和预定脉波信号Pd相隔两个脉波宽度。再者，在本发明其他实施例中，第一时脉信号clk1和预定脉波信号Pd可以是相隔其他数目的脉波宽度。
请参考图6，图6为选择电路136的第一实施例的示意图。如图6所示，选择电路136包含晶体管T1-T6。晶体管T1的第一端及控制端耦接于第一控制端C1。晶体管T2的第一端耦接于晶体管T1的第二端，晶体管T2的控制端耦接于第二控制端C2，晶体管T2的第二端耦接于接地端。晶体管T3的第一端耦接于第一输入端I1，晶体管T3的控制端耦接于晶体管T1的第二端，晶体管T3的第二端耦接于信号输出端Out。晶体管T4的第一端及控制端耦接于第二控制端C2。晶体管T5的第一端耦接于晶体管T4的第二端，晶体管T5的控制端耦接于第一控制端C1，晶体管T5的第二端耦接于接地端。晶体管T6的第一端耦接于第二输入端I2，晶体管T6的控制端耦接于晶体管T4的第二端，晶体管T6的第二端耦接于信号输出端Out。
依据上述配置，当第一控制端C1接收到第N级脉波信号P(n)时，选择电路136于信号输出端Out输出第一输入端I1接收的信号，而第二控制端C2接收到第(N+M)级脉波信号P(n+m)时，选择电路136于信号输出端Out输出第二输入端I2接收的信号。
请参考图7，图7为选择电路136的第二实施例的示意图。如图7所示，为了使信号输出端Out输出的栅极信号G(n)更精确，图7的选择电路136包含第一选择单元140，反向器142，以及第二选择单元144。第一选择单元140包含晶体管T1-T6。晶体管T1的第一端及控制端耦接于第一控制端C1。晶体管T2的第一端耦接于晶体管T1的第二端，晶体管T2的控制端耦接于第二控制端C2，晶体管T2的第二端耦接于低电平电压源VGL。晶体管T3的第一端耦接于高电平电压源VGH，晶体管T3的控制端耦接于晶体管T1的第二端。晶体管T4的第一端及控制端耦接于第二控制端C2。晶体管T5的第一端耦接于晶体管T4的第二端，晶体管T5的控制端耦接于第一控制端C1，晶体管T5的第二端耦接于低电平电压源VGL。晶体管T6的第一端耦接于低电平电压源VGL，晶体管T6的控制端耦接于晶体管T4的第二端，晶体管T6的第二端耦接于晶体管T3的第二端。反向器的输入端耦接于晶体管T3的第二端。第二选择单元包含晶体管T7-T12。晶体管T7的第一端及控制端耦接于晶体管T3的第二端。晶体管T8的第一端耦接于晶体管T7的第二端，晶体管T8的控制端耦接于反向器的输出端，晶体管T8的第二端耦接于低电平电压源VGL。晶体管T9的第一端耦接于第一输入端I1，晶体管T9的控制端耦接于晶体管T7的第二端，晶体管T9的第二端耦接于信号输出端Out。晶体管T10的第一端及控制端耦接于反向器的输出端。晶体管T11的第一端耦接于晶体管T10的第二端，晶体管T11的控制端耦接于晶体管T3的第二端，晶体管T11的第二端耦接于低电平电压源VGL。晶体管T12的第一端耦接于第二输入端I2，晶体管T12的控制端耦接于晶体管T10的第二端，晶体管T12的第二端耦接于信号输出端Out。
相似地，依据上述配置，当第一控制端C1接收到第N级脉波信号P(n)时，选择电路136于信号输出端Out输出第一输入端I1接收的信号，而第二控制端C2接收到第(N+M)级脉波信号P(n+m)时，选择电路136于信号输出端Out输出第二输入端I2接收的信号。
另外，预定脉波信号Pd并不限定于上述两种信号，在本发明其他实施例中，预定脉波信号Pd可根据设计需求而有不同的脉波宽度及/或相位。
相较于现有技术，本发明栅极驱动电路输出的栅极信号具有至少两个不同责任周期或相位的脉波信号，以对像素的临界电压进行补偿。本发明显示装置不须另外配置信号产生电路以提供不同脉波信号，因此，本发明显示装置具有较简单的硬件架构。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (13)
1.一种栅极驱动电路，其特征在于，包含多级输出电路，所述多级输出电路的一第N级输出电路包含：
一第N级移位暂存器，用以输出一第N级脉波信号；以及
一混合器，耦接于该第N级移位暂存器及一第(N+M)级移位暂存器，用以根据该第N级脉波信号及该第(N+M)级移位暂存器的第(N+M)级脉波信号于不同时段分别输出一第一时脉信号及一预定脉波信号；
其中该第一时脉信号及该预定脉波信号的相位相异，且N和M是正整数。
2.根据权利要求1所述的栅极驱动电路，其特征在于，该混合器包含：
一第一输入端，用以接收该第一时脉信号；
一第二输入端，用以接收该预定脉波信号；
一第一控制端，耦接于该第N级移位暂存器，用以接收该第N级脉波信号；
一第二控制端，耦接于该第(N+M)级移位暂存器，用以接收该第(N+M)级脉波信号；
一信号输出端；以及
一选择电路，用以于该混合器接收到该第N级脉波信号时，于该信号输出端输出该第一时脉信号，以及于该混合器接收到该第(N+M)级脉波信号时，于该信号输出端输出该预定脉波信号。
3.根据权利要求2所述的栅极驱动电路，其特征在于，该选择电路包含：
一第一晶体管，其第一端及控制端耦接于该第一控制端；
一第二晶体管，其第一端耦接于该第一晶体管的第二端，控制端耦接于该第二控制端，第二端耦接于接地端；
一第三晶体管，其第一端耦接于该第一输入端，控制端耦接于该第一晶体管的第二端，第二端耦接于该信号输出端；
一第四晶体管，其第一端及控制端耦接于该第二控制端；
一第五晶体管，其第一端耦接于该第四晶体管的第二端，控制端耦接于该第一控制端，第二端耦接于接地端；以及
一第六晶体管，其第一端耦接于该第二输入端，控制端耦接于该第四晶体管的第二端，第二端耦接于该信号输出端。
4.根据权利要求2所述的栅极驱动电路，其特征在于，该选择电路包含：
一第一选择单元，包含：
一第一晶体管，其第一端及控制端耦接于该第一控制端；
一第二晶体管，其第一端耦接于该第一晶体管的第二端，控制端耦接于该第二控制端，第二端耦接于一低电平电压源；
一第三晶体管，其第一端耦接于一高电平电压源，控制端耦接于该第一晶体管的第二端；
一第四晶体管，其第一端及控制端耦接于该第二控制端；
一第五晶体管，其第一端耦接于该第四晶体管的第二端，控制端耦接于该第一控制端，第二端耦接于该低电平电压源；以及
一第六晶体管，其第一端耦接于该低电平电压源，控制端耦接于该第四晶体管的第二端，第二端耦接于该第三晶体管的第二端；
一反向器，其输入端耦接于该第三晶体管的第二端；以及
一第二选择单元，包含：
一第七晶体管，其第一端及控制端耦接于该第三晶体管的第二端；
一第八晶体管，其第一端耦接于该第七晶体管的第二端，控制端耦接于该反向器的输出端，第二端耦接于该低电平电压源；
一第九晶体管，其第一端耦接于该第一输入端，控制端耦接于该第七晶体管的第二端，第二端耦接于该信号输出端；
一第十晶体管，其第一端及控制端耦接于该反向器的输出端；
一第十一晶体管，其第一端耦接于该第十晶体管的第二端，控制端耦接于该第三晶体管的第二端，第二端耦接于该低电平电压源；以及
一第十二晶体管，其第一端耦接于该第二输入端，控制端耦接于该第十晶体管的第二端，第二端耦接于该信号输出端。
5.根据权利要求1所述的栅极驱动电路，其特征在于，该第N级输出电路另包含一与闸，该与闸的一第一输入端用以接收该第(N+M)级脉波信号，该与闸的一第二输入端用以接收一第二时脉信号，该第二时脉信号的相位相反于该第一时脉信号的相位，其中该预定脉波信号为该与闸的输出信号。
6.根据权利要求1所述的栅极驱动电路，其特征在于，该第一时脉信号和该预定脉波信号的脉波宽度相同。
7.一种显示装置，其特征在于，包含：
一像素矩阵，包含多个像素；
多条数据线，用以传输数据信号至该多个像素；
多条扫描线，用以传输栅极信号至该多个像素；以及
一栅极驱动电路，包含多级输出电路，所述多级输出电路的一第N级输出电路包含：
一第N级移位暂存器，用以输出一第N级脉波信号；以及
一混合器，耦接于该第N级移位暂存器及一第(N+M)级移位暂存器，用以根据该第N级脉波信号及该第(N+M)级移位暂存器的第(N+M)级脉波信号输出一第N级栅极信号，该第N级栅极信号具有至少两个不同责任周期或相位的脉波信号；
其中N和M是正整数；
该混合器根据该第N级脉波信号及该第(N+M)级脉波信号于不同时段分别输出第一时脉信号及一预定脉波信号形成该第N级栅极信号。
8.根据权利要求7所述的显示装置，其特征在于，该混合器包含：
一第一输入端，用以接收一第一时脉信号；
一第二输入端，用以接收一预定脉波信号；
一第一控制端，耦接于该第N级移位暂存器，用以接收该第N级脉波信号；
一第二控制端，耦接于该第(N+M)级移位暂存器，用以接收该第(N+M)级脉波信号；
一信号输出端，耦接至相对应的扫描线；以及
一选择电路，用以于该混合器接收到该第N级脉波信号时，于该信号输出端输出该第一时脉信号，以及于该混合器接收到该第(N+M)级脉波信号时，于该信号输出端输出该预定脉波信号；
其中该第N级脉波信号和第(N+M)级脉波信号的脉波宽度是该第一时脉信号的脉波宽度的两倍。
9.根据权利要求8所述的显示装置，其特征在于，该选择电路包含：
一第一晶体管，其第一端及控制端耦接于该第一控制端；
一第二晶体管，其第一端耦接于该第一晶体管的第二端，控制端耦接于该第二控制端，第二端耦接于接地端；
一第三晶体管，其第一端耦接于该第一输入端，控制端耦接于该第一晶体管的第二端，第二端耦接于该信号输出端；
一第四晶体管，其第一端及控制端耦接于该第二控制端；
一第五晶体管，其第一端耦接于该第四晶体管的第二端，控制端耦接于该第一控制端，第二端耦接于接地端；以及
一第六晶体管，其第一端耦接于该第二输入端，控制端耦接于该第四晶体管的第二端，第二端耦接于该信号输出端。
10.根据权利要求8所述的显示装置，其特征在于，该选择电路包含：
一第一选择单元，包含：
一第一晶体管，其第一端及控制端耦接于该第一控制端；
一第二晶体管，其第一端耦接于该第一晶体管的第二端，控制端耦接于该第二控制端，第二端耦接于一低电平电压源；
一第三晶体管，其第一端耦接于一高电平电压源，控制端耦接于该第一晶体管的第二端；
一第四晶体管，其第一端及控制端耦接于该第二控制端；
一第五晶体管，其第一端耦接于该第四晶体管的第二端，控制端耦接于该第一控制端，第二端耦接于该低电平电压源；以及
一第六晶体管，其第一端耦接于该低电平电压源，控制端耦接于该第四晶体管的第二端，第二端耦接于该第三晶体管的第二端；
一反向器，其输入端耦接于该第三晶体管的第二端；以及
一第二选择单元，包含：
一第七晶体管，其第一端及控制端耦接于该第三晶体管的第二端；
一第八晶体管，其第一端耦接于该第七晶体管的第二端，控制端耦接于该反向器的输出端，第二端耦接于该低电平电压源；
一第九晶体管，其第一端耦接于该第一输入端，控制端耦接于该第七晶体管的第二端，第二端耦接于该信号输出端；
一第十晶体管，其第一端及控制端耦接于该反向器的输出端；
一第十一晶体管，其第一端耦接于该第十晶体管的第二端，控制端耦接于该第三晶体管的第二端，第二端耦接于该低电平电压源；以及
一第十二晶体管，其第一端耦接于该第二输入端，控制端耦接于该第十晶体管的第二端，第二端耦接于该信号输出端。
11.根据权利要求8所述的显示装置，其特征在于，当该第N级栅极信号为具有至少两个不同责任周期的脉波信号时，该预定脉波信号为该第(N+M)级脉波信号。
12.根据权利要求8所述的显示装置，其特征在于，当该第N级栅极信号为具有至少两个不同相位的脉波信号时，该第N级输出电路另包含一与闸，该与闸的一第一输入端用以接收该第(N+M)级脉波信号，该与闸的一第二输入端用以接收一第二时脉信号，该第二时脉信号的相位相反于该第一时脉信号的相位，其中该预定脉波信号为该与闸的输出信号。
13.根据权利要求8所述的显示装置，其特征在于，当该第N级栅极信号为具有至少两个不同相位的脉波信号时，该第一时脉信号和该预定脉波信号的脉波宽度相同，且该混合器输出的该第一时脉信号和该预定脉波信号相隔两个脉波宽度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102132302 | 2013-09-06 | ||
| TW102132302A TWI496127B (zh) | 2013-09-06 | 2013-09-06 | 閘極驅動電路及包含該閘極驅動電路之顯示裝置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103680404A CN103680404A (zh) | 2014-03-26 |
| CN103680404B true CN103680404B (zh) | 2016-01-20 |
Family
ID=50317777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310495612.8A Active CN103680404B (zh) | 2013-09-06 | 2013-10-21 | 栅极驱动电路及包含该栅极驱动电路的显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9564889B2 (zh) |
| CN (1) | CN103680404B (zh) |
| TW (1) | TWI496127B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102574511B1 (ko) | 2016-03-03 | 2023-09-05 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 그것을 포함하는 표시 장치 |
| TWI619103B (zh) * | 2016-09-23 | 2018-03-21 | 友達光電股份有限公司 | 可撓式顯示器 |
| KR102588078B1 (ko) * | 2016-11-21 | 2023-10-13 | 엘지디스플레이 주식회사 | 표시장치 |
| CN107680535B (zh) * | 2017-09-29 | 2019-10-25 | 深圳市华星光电半导体显示技术有限公司 | Amoled显示面板的扫描驱动系统 |
| CN110738953B (zh) * | 2018-07-20 | 2022-12-06 | 深超光电（深圳）有限公司 | 栅极驱动器及具有栅极驱动器的显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060112994A (ko) * | 2005-04-28 | 2006-11-02 | 삼성에스디아이 주식회사 | 주사 구동부 및 이를 이용한 발광 표시장치와 그의 구동방법 |
| CN101013566A (zh) * | 2007-03-01 | 2007-08-08 | 友达光电股份有限公司 | 多重扫描的液晶显示器以及其驱动方法 |
| JP2008003544A (ja) * | 2006-05-23 | 2008-01-10 | Sony Corp | 画像表示装置 |
| CN102385835A (zh) * | 2010-08-25 | 2012-03-21 | 三星移动显示器株式会社 | 双向扫描驱动器及利用该双向扫描驱动器的显示设备 |
| CN102456330A (zh) * | 2010-10-20 | 2012-05-16 | 乐金显示有限公司 | 栅极驱动器和包括栅极驱动器的有机发光二极管显示器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002026905A2 (en) * | 2000-09-26 | 2002-04-04 | Matsushita Electric Industrial Co., Ltd. | Display unit and drive system thereof and an information display unit |
| KR100583318B1 (ko) * | 2003-12-17 | 2006-05-25 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 게이트 구동장치 및 방법 |
| JP4551712B2 (ja) * | 2004-08-06 | 2010-09-29 | 東芝モバイルディスプレイ株式会社 | ゲート線駆動回路 |
| US8004482B2 (en) | 2005-10-14 | 2011-08-23 | Lg Display Co., Ltd. | Apparatus for driving liquid crystal display device by mixing analog and modulated data voltage |
| TW200834509A (en) * | 2007-02-14 | 2008-08-16 | Au Optronics Corp | Liquid crystal display for multi-scanning and driving method thereof |
| TWI335599B (en) * | 2007-07-06 | 2011-01-01 | Chimei Innolux Corp | Shift register and liquid crystal display device having same |
| TW201401778A (zh) * | 2012-06-25 | 2014-01-01 | Innocom Tech Shenzhen Co Ltd | 非晶矽整合閘極驅動電路 |
| TWI529731B (zh) * | 2013-06-17 | 2016-04-11 | 群創光電股份有限公司 | 顯示器面板與雙向移位暫存器電路 |
-
2013
- 2013-09-06 TW TW102132302A patent/TWI496127B/zh active
- 2013-10-21 CN CN201310495612.8A patent/CN103680404B/zh active Active
-
2014
- 2014-06-04 US US14/296,421 patent/US9564889B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060112994A (ko) * | 2005-04-28 | 2006-11-02 | 삼성에스디아이 주식회사 | 주사 구동부 및 이를 이용한 발광 표시장치와 그의 구동방법 |
| JP2008003544A (ja) * | 2006-05-23 | 2008-01-10 | Sony Corp | 画像表示装置 |
| CN101013566A (zh) * | 2007-03-01 | 2007-08-08 | 友达光电股份有限公司 | 多重扫描的液晶显示器以及其驱动方法 |
| CN102385835A (zh) * | 2010-08-25 | 2012-03-21 | 三星移动显示器株式会社 | 双向扫描驱动器及利用该双向扫描驱动器的显示设备 |
| CN102456330A (zh) * | 2010-10-20 | 2012-05-16 | 乐金显示有限公司 | 栅极驱动器和包括栅极驱动器的有机发光二极管显示器 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI496127B (zh) | 2015-08-11 |
| TW201510973A (zh) | 2015-03-16 |
| US9564889B2 (en) | 2017-02-07 |
| CN103680404A (zh) | 2014-03-26 |
| US20150070255A1 (en) | 2015-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10593279B2 (en) | Display device, gate driving circuit and gate driving unit | |
| EP3091532B1 (en) | Scanning drive circuit and organic light-emitting display | |
| CN103680404B (zh) | 栅极驱动电路及包含该栅极驱动电路的显示装置 | |
| US9997136B2 (en) | Display circuit and driving method and display apparatus thereof | |
| US9269316B2 (en) | Shift register, gate driving device and liquid crystal display device | |
| US10331262B2 (en) | Driving unit, driving method, driving circuit, and display panel | |
| US20170365204A1 (en) | Shift register unit and driving method, gate drive circuit, and display apparatus | |
| US9251911B2 (en) | Shift register circuit | |
| CN102760409B (zh) | 移位寄存器电路、显示器及移位寄存器 | |
| US10692437B2 (en) | GOA circuitry unit, GOA circuit and display panel | |
| CN103456269B (zh) | 移位寄存电路 | |
| US20200075113A1 (en) | Shift register unit, drive method, gate drive circuit and display device | |
| CN101051448B (zh) | 用于平面型显示装置的数据线驱动器中的半导体集成电路器件 | |
| US20160358564A1 (en) | Scan driving circuit | |
| US10559242B2 (en) | Shift register, driving method thereof, gate line integrated driving circuit and display device | |
| CN106782663B (zh) | 一种移位寄存器及栅极驱动电路 | |
| US11081033B2 (en) | Shift register unit and driving method thereof, gate driver, display panel and display device | |
| US20170169784A1 (en) | Goa circuits, display devices and the driving methods of the goa circuits | |
| US10255843B2 (en) | Scan driving circuit and flat display device thereof | |
| CN101510398A (zh) | 源极驱动电路 | |
| US8564525B2 (en) | Driving device for liquid crystal display | |
| US10354610B2 (en) | Scanning circuit, display device and method for driving scanning circuit | |
| CN113554970B (zh) | Goa驱动电路、显示面板和显示装置 | |
| CN108877659B (zh) | 栅极驱动电路、显示装置及其驱动方法 | |
| US9311878B2 (en) | Display panel and scanning circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |