JP2008003544A - 画像表示装置 - Google Patents

Abstract

【課題】間引き走査等を行った場合でも各画素行毎の発光期間を均一に調整可能な画像表示装置を提供する。
【解決手段】第１スキャナ３は、一フィールドで通常の第１転走周期Ｔ１とこれより長い第２転送周期Ｔ２が混在した転送周期を規定するクロック信号であるＶクロック１に応じて動作し、以って各第１走査線ＶＳＣＡＮ１に第１転走周期Ｔ１とこれに混在した第２転送周期Ｔ２で順次信号サンプリング用の第１制御信号を供給する。第２スキャナ４は、第１スキャナ３のＶクロック１と同期したＶクロック２に応じ動作して各第２走査線ＶＳＣＡＮ２に順次第２制御信号を供給する。その際第１転走周期Ｔ１と第２転送周期Ｔ２の混在により各第２制御信号は発光期間を規定する時間幅が行ごとに変動する。第２スキャナ４は、第２転送周期Ｔ２に合わせて各第２制御信号の出力をオフし、以って第２転走周期Ｔ２の混在による発光期間の変動を調整する。
【選択図】図１

Description

本発明はアクティブマトリクス型の画像表示装置に関する。詳しくは、各画素に発光素子を用い且つ一フィールド内で発光期間を制御して輝度調整が可能な画像表示装置に関する。さらに詳しくは、いわゆる間引き走査等を行った場合に走査線間で生じる発光期間の違いを調整する技術に関する。

発光素子を画素に用いた画像表示装置が従来から知られており、例えば特許文献１に記載がある。
米国特許第６２２９５０６号公報

従来の画像表示装置は、基本的に画面を構成する画素アレイ部とこれを駆動する周辺回路部とからなる。画素アレイ部は、行状の走査線と、列状の信号線と各走査線と各信号線が交差する部分に行列状（マトリクス状）に配された画素とを含む。周辺回路部は、一フィールドに渡って線順次走査を行うため各走査線に所定の転送周期で順次制御信号を供給するスキャナと、この線順次走査に合わせて映像信号を各信号線に供給するドライバとを含んでいる。各画素は、発光素子やこれを駆動する複数のトランジスタなどで構成されている。これらのトランジスタは、少なくとも第１走査線及び第２走査線によって制御されている。第１走査線は、線順次走査に従って映像信号をサンプリングし、発光素子を発光させる。一方第２走査線は発光素子の発光期間を制御している。

周辺回路部に含まれるスキャナは、少なくとも第１走査線に映像信号サンプリング用の第１制御信号を供給する第１スキャナと、第２走査線に発光期間制御用の第２制御信号を供給する第２スキャナとを含んでいる。第１スキャナ及び第２スキャナは共に共通のクロック信号に応じて動作し、外部から供給される別々のスタートパルスを順次転送することで、それぞれ第１制御信号及び第２制御信号を画素アレイ部側に供給している。

画像表示装置は走査線数に関し異なる規格がある。例えばＮＴＳＣ規格は走査線が５２５本であり、ＰＡＬ規格は走査線が６２５本である。ここでＮＴＳＣ規格の画像表示装置にＰＡＬ規格の映像信号を表示する場合、走査線数に比べて映像信号のライン数が多くなるので、いわゆる間引き走査を行う必要がある。間引き走査では、映像信号のサンプリングを行う第１スキャナが、一フィールドで第１走査線に対し、通常の第１転送周期及びこれよりも長い第２転送周期を混在させた状態で順次サンプリング制御用の第１制御信号を供給する。これにより走査線単位で不要な映像信号を間引くようにしている。

この間引き走査では第１スキャナに対して通常の第１転送周期とこれより長い第２転送周期が混在した転送周期を規定するクロック信号を供給する必要がある。従来の画像表示装置では、第２スキャナに対しても第１スキャナと同一波形のクロック信号を供給して順次発光期間制御用の第２制御信号を第２走査線に出力している。しかしながら、この様にすると第１転送周期と第２転送周期の混在により各第２走査線に供給される第２制御信号は発光期間を規定する時間幅が各画素行毎に変動してしまう。これによって、画面全体で各行ごと均一に輝度を調整することが出来なくなり、解決すべき課題となっている。

上述した従来の技術の課題に鑑み、本発明はいわゆる間引き走査等を行った場合でも各画素行（ライン）毎の発光期間を均一に調整可能な画像表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明の一面によれば、画素アレイ部とこれを駆動する周辺回路部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素とを含み、前記周辺回路部は、一フィールドに渡って線順次走査を行うため各走査線に所定の転走周期で順次制御信号を供給するスキャナと、線順次走査に合わせて映像信号を各信号線に供給するドライバとを含み、各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、スイッチングトランジスタと、発光素子とを含み、前記サンプリングトランジスタは、第１走査線から供給される第１制御信号に応じ導通して信号線から供給された映像信号をサンプリングし、前記ドライブトランジスタは、該サンプリングされた映像信号に応じた出力電流を該発光素子に供給し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光し、前記スイッチングトランジスタは該出力電流が流れる電流路に配されており、第２走査線から供給される第２制御信号の時間幅に応じてオンし、該出力電流を該発光素子に供給して該時間幅に応じた発光期間だけ該発光素子を発光させる画像表示装置において、前記スキャナは、該第１走査線に第１制御信号を供給する第１スキャナと、該第２走査線に第２制御信号を供給する第２スキャナとに分かれており、前記第１スキャナは、一フィールドで通常の第１転走周期とこれより長い第２転送周期が混在した転送周期を規定するクロック信号に応じて動作し、以って各第１走査線に第１転走周期とこれに混在した第２転送周期で順次第１制御信号を供給し、前記第２スキャナは、該第１スキャナのクロック信号と同期したクロック信号に応じ動作して各第２走査線に順次第２制御信号を供給し、その際第１転走周期と第２転送周期の混在により各第２制御信号は発光期間を規定する時間幅が行ごとに変動し、前記第２スキャナは、第２転送周期に合わせて各第２制御信号の出力をオフし、以って第２転走周期の混在による発光期間の変動を調整することを特徴とする。

好ましくは、前記第２スキャナは、第１転送周期とこれより長い第２転送周期の差に等しい時間幅だけ、各第２制御信号の出力をオフする。又前記第２スキャナは、該第１スキャナが各第１走査線に第１制御信号を出力するタイミング以外のタイミングで、対応する第２走査線の第２制御信号の出力をオフする。又前記第２スキャナは、該クロック信号に応じて順次生成される各第２制御信号と、該クロック信号に同期して外部から入力されるマスク信号との論理積を取って、各第２制御信号の出力をオフする。一態様では、前記画素アレイ部は、所定の本数の第１走査線を有し、前記ドライバが、第１走査線の本数より多い本数に対応した映像信号を線順次走査に合わせて各信号線に出力する時、前記第１スキャナは、一フィールドで第１走査線に第１転走周期及びこれに混在した第２転送周期で順次第１制御信号を供給し、以って走査線単位で不要な映像信号を間引く。

発展形態では、前記第２スキャナは、第２転送周期に合わせて該第２制御信号の出力をオフする出力オフ期間を、該第２制御信号の時間幅により決まる発光期間に応じて変える。具体的には、前記第２スキャナは、該発光期間が長くなる程該出力オフ期間が短くなるように可変制御する。例えば前記第２スキャナは、該第２制御信号の時間幅を変えて該発光期間を一フィールド内で最小発光期間から最大発光期間の間で可変調整でき、該発光期間が最小発光期間の時、該出力オフ期間が第１転送周期とこれより長い第２転送周期の差に等しくなる様に制御する。この場合前記第２スキャナは、該発光期間が最大発光期間の時、該出力オフ期間が無くなる様に制御する。好ましくは前記第２スキャナは該出力オフ期間を可変制御する時、該出力オフ期間の始期を固定する一方、終期を該発光期間の長さに応じて変える。

又本発明の第２面によれば、画素アレイ部とこれを駆動する周辺回路部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素とを含み、前記周辺回路部は、一フィールドに渡って線順次走査を行うため各走査線に所定の転走周期で順次制御信号を供給するスキャナと、線順次走査に合わせて映像信号を各信号線に供給するドライバとを含み、各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、スイッチングトランジスタと、発光素子とを含み、前記サンプリングトランジスタは、第１走査線から供給される第１制御信号に応じ導通して信号線から供給された映像信号をサンプリングし、前記ドライブトランジスタは、該サンプリングされた映像信号に応じた出力電流を該発光素子に供給し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光し、前記スイッチングトランジスタは該出力電流が流れる電流路に配されており、第２走査線から供給される第２制御信号の時間幅に応じてオンし、該出力電流を該発光素子に供給して該時間幅に応じた発光期間だけ該発光素子を発光させる画像表示装置において、前記スキャナは、該第１走査線に第１制御信号を供給する第１スキャナと、該第２走査線に第２制御信号を供給する第２スキャナとに分かれており、前記第１スキャナは、一フィールドで通常の第１転走周期とこれより長い第２転送周期が混在した転送周期を規定する第１クロック信号に応じて動作し、以って各第１走査線に第１転走周期とこれに混在した第２転送周期で順次第１制御信号を供給し、前記第２スキャナは、該第１クロック信号と非同期で且つ第１転走周期及び第２転送周と異なる第３転送周期を規定する第２クロック信号に応じ動作して各第２走査線に順次所定の時間幅を有する第２制御信号を供給し、以って第１転走周期と第２転送周期の混在に影響を受けることなく各行の画素の発光期間を制御可能にしたことを特徴とする。なお、この発明は、１フィールドのすべての期間にわたって実施してもよいし、１フィールド内の間引き処理が存在する前後の数水平期間のみに適用してもよい。

好ましくは、前記第２スキャナは、一定の第３転送周期を規定する第２クロック信号に応じ動作して各第２走査線に順次同じ時間幅を有する第２制御信号を供給し、以って第１転走周期と第２転送周期の混在に影響を受けることなく各行の画素の発光期間を常に同じに制御する。又前記第２スキャナは、第１転走周期と第２転送周期が混在した転送周期の平均値に等しい第３転送周期を規定する第２クロック信号に応じて動作する。又前記画素は、該スイッチングトランジスタと協働して所定の補正期間に該ドライブトランジスタの補正動作を行う少なくとも一個の補正用トランジスタを含んでおり、前記スキャナは、第３走査線を介して該補正用トランジスタに第３制御信号を供給する第３スキャナを少なくとも第１及び第２スキャナの他に含んでおり、前記第３スキャナは、該第２スキャナに供給される第２クロック信号と同期したクロック信号に応じて順次第３制御信号を各第３走査線に出力する。又前記画素は、該サンプリングトランジスタと協働して所定の補正期間に該ドライブトランジスタの補正動作を行う少なくとも一個の補正用トランジスタを含んでおり、前記スキャナは、第３走査線を介して該補正用トランジスタに第３制御信号を供給する第３スキャナを少なくとも第１及び第２スキャナの他に含んでおり、前記第３スキャナは、該第１スキャナに供給される第１クロック信号と同期したクロック信号に応じて順次第３制御信号を各第３走査線に出力する。又前記画素は、該スイッチングトランジスタ及び該サンプリングトランジスタと協働して所定の補正期間に該ドライブトランジスタの補正動作を行う少なくとも一個の補正用トランジスタを含んでおり、前記第２スキャナは、該第２クロック信号に応じて第２制御信号を生成するシフトレジスタに加え、該第１クロック信号に応じて追加制御信号を生成する別のシフトレジスタと、各行の第２走査線に対して追加制御信号と第２制御信号の和を出力する出力部とを備え、前記スキャナは、第３走査線を介して該補正用トランジスタに第３制御信号を供給する第３スキャナを少なくとも第１及び第２スキャナの他に含んでおり、前記第３スキャナは、該第１スキャナに供給される第１クロック信号と同期したクロック信号に応じて順次第３制御信号を各第３走査線に出力する。一態様では、前記画素アレイ部は、所定の本数の第１走査線を有し、前記ドライバが、第１走査線の本数より多い本数に対応した映像信号を線順次走査に合わせて各信号線に出力する時、前記第１スキャナは、一フィールドで第１走査線に第１転走周期及びこれに混在した第２転送周期で順次第１制御信号を供給し、以って走査線単位で不要な映像信号を間引く。なお、これらの発明は、１フィールドのすべての期間にわたって実施してもよいし、１フィールド内の間引き処理が存在する前後の数水平期間のみに適用してもよい。

本発明の画像表示装置は映像信号のサンプリング（データの書き込み）を制御する第１スキャナと画素を構成する発光素子の発光期間を制御する第２スキャナとを備えている。ここで画面規格と映像信号規格で走査線数が異なる場合、データ書き込みタイミングを制御する第１スキャナの転送周期を変化させることで、入力映像信号をライン単位で間引いている。データ書き込みタイミングを制御する第１スキャナと発光期間を制御する第２スキャナが共通のクロック信号で動作する場合、両者が一定の位相関係にあるため発光期間を制御する第２スキャナの転送周期も第１スキャナの影響を受けて転送周期が変化してしまい、このままでは各ライン毎に発光期間が異なってしまう。そこで本発明の第１面では、転送周期が通常よりも長くなるタイミングで発光期間を制御する第２制御信号にマスクをかけ、その出力をオフするようにしている。これにより転送周期の変動に影響を受けることなく、各ラインで発光期間を一定に保つことが出来る。

この本発明の第１面では、好ましくは第２スキャナが第２転走周期に合わせて第２制御信号の出力をオフする出力オフ期間を、第２制御信号の時間幅により決まる発光期間に応じて変えている。具体的には、第２スキャナは発光期間が長くなるほど出力オフ期間が短くなるように可変制御している。この様に発光期間に応じて出力オフ期間を可変調整することにより、画面輝度の減少を抑制し、電源負荷変動の影響を軽減しながら、各ラインで実質的に輝度差がなくなるようにすることが可能である。

また本発明の第２面では、第１スキャナと第２スキャナを非同期とすることで発光期間の変動を防いでいる。即ち、間引き走査を行う場合、映像信号のサンプリングを制御する第１スキャナに対しては、通常の第１転送周期とこれより長い第２転送周期が混在した転送周期を規定する第１クロック信号を供給する。一方発光期間を制御する第２スキャナに対しては、第１クロック信号とは非同期で例えば第１転送周期と第２転送周期の混在した転送周期の平均値に等しい第３転送周期を規定する第２クロック信号を供給する。これにより第２スキャナは第１スキャナ側の転送周期の変動から影響を受けることなく、常に一定の転送周期で第２制御信号を各第２走査線側に供給できるため、発光期間がラインごとに変動を受けるという状態がなくなる。これにより、間引き表示が可能で高画質な画像表示装置を実現できる。

以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明にかかる画像表示装置の全体構成を示す模式的なブロック図である。図示する様に、本画像表示装置は基本的に画素アレイ部１とこれを駆動する周辺回路部とからなる。画素アレイ部１は、行状の走査線ＶＳＣＡＮと、列状の信号線ＤＡＴＡと、各走査線ＶＳＣＡＮと各信号線ＤＡＴＡとが交差する部分に行列状に配された画素２とを含む。ここで各画素２は、その行番号と列番号を括弧でくくって示してある。また対応する走査線ＶＳＣＡＮの行番号も括弧で示す。一方、周辺回路部は、一フィールドに渡って線順次走査を行うため各走査線ＶＳＣＡＮに所定の転走周期で順次制御信号を供給するＶスキャナと、線順次走査に合わせて映像信号（ｄａｔａ）を各信号線ＤＡＴＡに供給するＨドライバ６とを含んでいる。

ここで各画素２は、少なくともサンプリングトランジスタと、ドライブトランジスタと、スイッチングトランジスタと、有機ＥＬ素子などの発光素子とを含んでいる。サンプリングトランジスタは、第１走査線ＶＳＣＡＮ１から供給される第１制御信号に応じ導通して信号線ＤＡＴＡから供給された映像信号をサンプリングする。ドライブトランジスタは、サンプリングされた映像信号に応じた出力電流を発光素子に供給する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。スイッチングトランジスタは出力電流が流れる電流路に配されており、第２走査線ＶＳＣＡＮ２から供給される第２制御信号の時間幅に応じてオンし、出力電流を発光素子に供給して時間幅に応じた発光期間だけ発光素子を発光させる。この時間幅を調整することで画面輝度を調整できる。

スキャナは、第１走査線ＶＳＣＡＮ１に第１制御信号を供給する第１スキャナ（Ｖスキャナ１）３と第２走査線ＶＳＣＡＮ２に第２制御信号を供給する第２スキャナ（Ｖスキャナ２）４とに分かれている。第１スキャナ３は、一フィールドで通常の第１転走周期Ｔ１とこれより長い第２転走周期Ｔ２が混在した転走周期を規定するクロック信号（Ｖクロック１）に応じて動作し、外部から供給されるスタートパルス（Ｖスタート１）を順次転走することで、各第1走査線ＶＳＣＡＮ１（ｉ）に第１転走周期Ｔ１とこれに混在した第２転走周期Ｔ２で順次第1制御信号を供給する。一方第２スキャナ４（Ｖスキャナ２）は、第１スキャナ３のクロック信号Ｖクロック１と同期したクロック信号Ｖクロック２に応じ動作して、別のスタートパルス（Ｖスタート２）を順次転走することで各第２走査線ＶＳＣＡＮ２（ｉ）に順次第２制御信号を供給する。この第２制御信号はスタートパルス（Ｖスタート２）と同一波形で、スタートパルスのパルス幅が第２制御信号の時間幅となっている。ここで第２スキャナ４は第１スキャナ３と同期したクロック信号で動作するので、第２スキャナ４側でも第１転走周期Ｔ１と第２転走周期Ｔ２の混在の影響を受け、各第２制御信号は発光期間を規定する時間幅が画素行（ライン）毎に変動してしまう。これに対処するため、第２スキャナ４は、第２転走周期Ｔ２に合わせて各第２制御信号の出力をオフし、以って第２転走周期Ｔ２の混在による発光期間の変動を調整している。

好ましくは第２スキャナ４は、第１転走周期Ｔ１とこれより長い第２転走周期Ｔ２の差に等しい時間幅Ｔ２−Ｔ１だけ、各第２制御信号の出力をオフする。これにより、各ラインで発光期間を完全に同一に調整できる。好ましくは、第２スキャナ４は、第１スキャナ３が各第１走査線ＶＳＣＡＮ１（ｉ）に第１制御信号を出力するタイミング以外のタイミングで、対応する第２走査線ＶＳＣＡＮ２（ｉ）の第２制御信号の出力をオフする。換言すると、第１スキャナ３が各ラインで映像信号をサンプリングするタイミングをはずして、第２スキャナ４が第２制御信号の出力をオフする。これにより第２制御信号の出力オフによって生じる画素アレイ内の電位変動が、映像信号のサンプリング動作に悪影響を与えないようにしている。なお、第２スキャナ４は、クロック信号（Ｖクロック２）に応じて順次生成される各第２制御信号と、このクロック信号に同期して外部から入力されるマスク信号との論理積を取って、各第２制御信号の出力をオフしている。

このような駆動方式は、本画像表示装置が間引き走査を行う場合に採用される。画素アレイ部１は、所定の本数の第１走査線ＶＳＣＡＮ１を有する。ここでＨドライバ６が、第１走査線ＶＳＣＡＮ１の本数より多い本数に対応した映像信号を線順次走査に合わせて各信号線ＤＡＴＡに出力するとき、第１スキャナ３は、一フィールドで第１走査線ＶＳＣＡＮ１に第１転走周期Ｔ１及びこれに混在した第２転走周期Ｔ２で順次第１制御信号を供給し、以って走査線ＶＳＣＡＮ単位で不要な映像信号を間引くようにしている。

また別の態様では、第２スキャナ４は、第１スキャナ３に供給される第１クロック信号（Ｖクロック１）と非同期で且つ第１転走周期Ｔ１及び第２転走周期Ｔ２と異なる第３転走周期を規定する第２クロック信号（Ｖクロック２）に応じ動作して、スタートパルスＶスタート２を順次転走することで各第２走査線ＶＳＣＡＮ２（ｉ）に所定の時間幅を有する第２制御信号を供給する。これにより第２スキャナ４は、第１スキャナ３と非同期となり、第１スキャナ３側の第１転走周期１と第２転走周期２の混在に影響を受けることなく、各行の画素２の発光期間を制御できる。この場合第２スキャナ４は、一定の第３転走周期を規定する第２クロック信号Ｖクロック２に応じ動作して各第２走査線ＶＳＣＡＮ２（ｉ）に順次同じ時間幅を有する第２制御信号を供給し、以って第１転走周期Ｔ１と第２転走周期Ｔ２の混在に影響を受けることなく各行の画素２の発光期間を常に同じに制御することが出来る。好ましくは、第２スキャナ４は第１転走周期Ｔ１と第２転走周期Ｔ２が混在した転走周期の平均値に等しい第３転走周期を規定する第２クロック信号Ｖクロック２に応じて動作する。これにより第１スキャナ３と第２スキャナ４は互いに非同期であるにもかかわらず、一フィールド単位では互いに同期的に動作する。

図２は、図１に示した各画素２の構成を示す回路図である。図示する様に、各画素回路は、少なくともサンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒ３と、スイッチングトランジスタＴｒ２と、有機ＥＬ発光素子ＯＬＥＤなどからなる電気光学素子とを含んでいる。またサンプリングトランジスタＴｒ１とドライブトランジスタＴｒ３との間には、通常映像信号のサンプルホールド機能や補正機能を奏する付加回路５が配されている。なお本明細書では、画素２の回路構成を説明する時、画素回路と表記する場合がある。

図示する様に本実施例の場合、ドライブトランジスタＴｒ３はＰチャネル型となっており、そのソースが電源ラインＶＤＤ１に接続されている一方、ドレインはスイッチングトランジスタＴｒ２を介して発光素子ＯＬＥＤのアノードに接続している。発光素子ＯＬＥＤのカソードは接地ラインＶＳＳ１に接続している。スイッチングトランジスタＴｒ２のゲートは走査線ＶＳＣＡＮ２に接続されている。一方サンプリングトランジスタＴｒ１の一端は信号線ＤＡＴＡに接続する一方、他端は付加回路５を介してドライブトランジスタＴｒ３のゲートに接続している。サンプリングトランジスタＴｒ１のゲートは走査線ＶＳＣＡＮ１に接続している。

サンプリングトランジスタＴｒ１は、第１走査線ＶＳＣＡＮ１（ｉ）から供給される第１制御信号に応じ導通して信号線ＤＡＴＡから供給された映像信号（データ）をサンプリングし、付加回路５に保持する。ドライブトランジスタＴｒ３は、サンプリングされ且つ保持された映像信号に応じた出力電流を発光素子ＯＬＥＤに供給する。発光素子ＯＬＥＤは、ドライブトランジスタＴｒ３から供給された出力電流により映像信号に応じた輝度で発光する。スイッチングトランジスタＴｒ２は、出力電流が流れる電流路に配されており、第２走査線ＶＳＣＡＮ２（ｉ）から供給される第２制御信号の時間幅に応じてオンし、出力電流を発光素子ＯＬＥＤに供給してその時間幅に応じた発光期間だけ発光素子ＯＬＥＤを発光させている。

ラスタスキャン方式でディスプレイの表示動作を行う場合、Ｖスキャナの動作基準となるクロック信号が、必ずしも常に均一なクロックで供給されるとは限らない。クロックが均一にならない事例として、図３の場合が挙げられる。これは、第１スキャナに供給されるクロック信号Ｖクロック１が二水平期間で一周期であり、且つ一フィールドが奇数水平期間ｍとなっている場合である。この場合、フィールドの切換わりで、Ｖクロック１が反転しないようになっている。即ち、Ｖクロック１は通常の周期と、これとは異なる周期が混在した波形となっている。前のフィールドと次のフィールドとの間で、Ｖスキャナの動作が継続して行われなければならない。そのためには、次のフィールドの先頭でＶクロック１はハイレベルとなってなければならない。このため、次のフィールドの最初の水平期間１で調整が行われ、Ｖクロック１が反転しないようになっている。

また別の例として、ＮＴＳＣ規格やＰＡＬ規格のように走査線数が異なる映像信号を同じディスプレイに表示する場合が挙げられる。この例を図４に示す。図４のタイミングチャートの上段は、ＮＴＳＣ規格の走査線数に対応して作成されたディスプレイに、同じくＮＴＳＣ規格に基づく映像信号を表示させる場合である。この場合にはＨドライバ側及びＶスキャナ側共に通常の線順次走査に同期した動作を行えば良い。即ちＨドライバ側は一水平期間ごと順次映像信号（データ）を供給する。図ではデータを各ライン毎に番号付けしている。一方Ｖスキャナ側は通常のＶクロック信号に応じ動作して、順次サンプリング用の制御信号を画素アレイ部側に供給すれば良い。ＶイネーブルはＶスキャナの各出力段のオンオフを制御する信号であるが、本例の場合全てスルーに設定してある。

図４の下段は、ＮＴＳＣの走査線数（５２５本）に対応して作成されたディスプレイにおいて、これよりも走査線数が多い（６２５本）ＰＡＬ規格の映像信号を表示する場合である。このときには、Ｖスキャナ側のＶクロックを止めながら、ＶスキャナにＶイネーブルをかけることで、データの間引きを行っている。図示の例では、８ライン目のデータと１４ライン目のデータが間引かれている。間引くとき、Ｖクロックの転走周期が通常よりも長くなる。またＶイネーブルは丁度８ライン目のデータが出力されるときアクティブになってサンプリング用制御信号の出力を遮断している。これにより８ライン目のデータがＨドライバから出力されるにもかかわらず、画素アレイにサンプリングされないので、間引かれることになる。

図５は、画像表示装置の表示状態を示す模式図である。上段は、ＮＴＳＣ規格の画像表示装置に対してＮＴＳＣ規格の映像信号を表示させた場合である。この場合には、上から順番に各ライン毎対応するデータ１，２，３・・・を書き込んでいけば良い。

一方下段はＮＴＳＣ規格の画像表示装置にＰＡＬ規格の映像信号を表示する場合である。この場合、デバイス側のライン数よりもデータ側のライン数が多い。そこでデータの間引き走査が行われる。例えば上から８行目の画素に対しては通常８ライン目のデータが書き込まれるべきである所、これを間引いて次の９ライン目のデータを書き込んでいる。同様に１３行目の画素には１４ライン目のデータを書き込むべき所これを間引いて１５ライン目のデータを書き込んでいる。この様に６〜７ライン当り１ライン分のデータを間引くことで、ＰＡＬ映像信号をＮＴＳＣディスプレイに表示させることが出来る。

別の例として、同一の入力映像信号で、通常の画角４対３のパネルに対し、通常の４対３表示と１６対９のワイド表示を切換える場合が挙げられる。このときも表示画像の走査線数が減少するワイド表示を上記と同様の方法を用いることで、走査線数の間引きを行うことによって実現できる。

図６は、図１に示した画像表示装置で間引き走査を行った場合の動作を示すタイミングチャートである。但し説明上、第２スキャナから出力される第２制御信号に必要なマスクをかけていない場合を表している。まずＨドライバからは水平期間毎にデータが順次出力されている。一方第１スキャナ及び第２スキャナには、それぞれ動作基準用のＶクロック１，Ｖクロック２が供給されている。本例ではＶクロック１とＶクロック２はまったく同じものを用いている。但し本発明はこれに限られるものではなく、基本的にＶクロック１とＶクロック２は波形が同じであれば良く、両者の間に一定の位相差があってもかまわない。図示する様に、間引き走査を行うため、Ｖクロック１，２は、一フィールドで通常の第１転走周期Ｔ１とこれより長い第２転走周期Ｔ２が混在した転走周期を規定するクロック信号となっている。

第１スキャナ（Ｖスキャナ１）は上記のＶクロック１に従って動作し、順次第１制御信号を出力する。図６のタイミングチャートは、１ライン目の第１走査線に出力される第１制御信号をＶスキャナ１（１）として表してある。第１スキャナは、Ｖクロック１に応答して動作し、順次Ｖスキャナ１（１）をずらした状態で２ライン目以降の第１走査線に出力する。同様に第２スキャナもＶクロック２に応じて動作し、順次第２制御信号を第２走査線に出力する。図６のタイミングチャートは、１ライン目の第２走査線に出力される第２制御信号をＶスキャナ２（１）として表してある。２ライン以降の第２走査線には、このＶスキャナ２（１）を順次ずらした波形の第２制御信号が供給されることになる。

図６のタイミングチャートは、Ｖクロック１，２に合わせて、各画素行の動作状態もシーケンシャルに表してある。動作状態（１）は１行目（１ライン目）の画素の動作状態を表している。まず第１制御信号Ｖスキャナ１（１）に応答してデータ１のサンプリング（書き込み）を行い、次に第２制御信号Ｖスキャナ２（１）に応答してその時間幅だけ発光素子を発光させる。

２番目のラインの動作状態（２）は、同じくデータ書き込みと発光からなる。その際第１制御信号Ｖスキャナ１はＶクロック１の立下りまたは立ち上がりに応答して一段だけシフトする。そのため動作状態（２）ではデータ２を書き込むことになる。また第２制御信号Ｖスキャナ２はその立ち上がりがＶクロック２の立下りまたは立ち上がりに応じて後方にシフトし、同じくＶスキャナ２の立下りがＶクロック２の立ち上がりまたは立下りに応じて後方へシフトする。このため動作状態（２）では発光期間が丁度Ｔ１だけ後方にシフトする。

以下同様に動作状態（３）・・・と続く。但し動作状態（３）では第２制御信号Ｖスキャナ２の立下りが丁度Ｖクロック２の第２転走期間Ｔ２にかかってしまうので、通常よりもＴ２−Ｔ１分だけ後方に遅延してしまう。そのため、動作状態（３）では、他のラインの動作状態に比べ発光期間がＴ２−Ｔ１だけ長くなり、輝度が異なるという問題がある。

動作状態（４）は、動作状態（３）で印加された第２制御信号Ｖスキャナ２がそのまま短い転走周期Ｔ１で後方にシフトするので、発光期間は動作状態（３）と同じく長くなってしまう。その後動作状態（５）では、第２制御信号Ｖスキャナ２の立ち上がりが丁度Ｖクロック２の長い転送周期のＴ２にかかるため、発光開始タイミングがＴ２−Ｔ１だけ後にずれ込む。このため動作状態（５）の発光期間は元に戻り動作状態（１）及び（２）と同じになる。

この様に、Ｖクロック２に短い転送周期Ｔ１と長い転走周期Ｔ２が混在すると、各ラインで発光期間に相違が出る。各発光期間の時間幅が一フィールド分に近く十分長い場合、Ｔ２−Ｔ１（一水平周期分）の相違は実質上問題とならないこともある。例えば、発光期間が３２０水平期間に相当し、且つライン間の発光期間の差が一水平期間であれば、その輝度差はおよそ０．３％（＝１／３２０）であり、ほとんど視認出来ない。しかし発光期間の水平期間数が小さい場合、大きな問題となる。例えば、発光期間が１０水平期間に相当する場合、ライン間の輝度差が一水平期間相当であれば、その輝度差は１０％（＝１／１０）となり、ラインごとの輝度の相違が大きく目立ってしまう。

図７は、上述したライン間の輝度の相違を解消するための発明手段を表している。理解を容易にするため、図７のタイミングチャートは図６と同様の表記を採用している。本実施形態では、第２制御信号Ｖスキャナ２にマスク信号Ｖマスク２をかけることで、第２転走周期Ｔ２に合わせて各第２制御信号Ｖスキャナ２の出力をオフし、以って第２転走周期Ｔ２の混在による発光期間の変動を調整している。具体的には、第２スキャナは、クロック信号Ｖクロック２に応じて順次生成される各第２制御信号Ｖスキャナ２（ｉ）と、クロック信号Ｖクロック２に同期して外部から入力されるマスク信号Ｖマスク２との論理積を取って、各第２制御信号Ｖスキャナ２（ｉ）の出力をオフしている。即ち、Ｖクロック２は転走周期Ｔ１とこれより長い転走周期Ｔ２とが存在するが、転走周期Ｔ２であるとき、その一部の期間で第２制御信号Ｖスキャナ２がオフとなるように、マスク信号Ｖマスク２で制御すれば良い。この場合、厳密に発光期間を揃えるためには、Ｖマスク２のオフ期間Ｔ１は、Ｔ２−Ｔ１であることが好ましい。但しマスクをかけることによって他の回路との位相関係に悪影響を与える場合、必ずしもマスク期間が厳密にＴ２−Ｔ１である必要はない。その場合はマスク期間をＴ２−Ｔ１に近い期間に設定し、若干の誤差は輝度が視認できない範囲に収まれば問題ない。

また第２制御信号Ｖスキャナ２（ｉ）にマスクをかけるタイミングは、データの書き込みが行われない期間であることが好ましい。マスクをかけると画素アレイ部が一時的に非発光状態となる為、画素アレイ部の内部で電位変動が生じることがある。この電位変動がデータの書き込みに影響することがある。仮に第２制御信号Ｖスキャナ２にマスクをかけることで生じる一時的な電位変動がデータに悪影響を与えた場合、マスクをかけるタイミングで丁度データ書き込みが行われた画素行と、マスクをかけないタイミングでデータ書き込みが行われた別の画素行とで輝度差が生じる恐れがある。そこで本実施形態では、各画素行にデータ書き込みが行われないタイミングで、各画素行を一時的に非発光状態としている。

１ライン目の画素行の動作状態（１）をみると、データ書き込みにかからないタイミングで丁度一水平期間分だけ非発光状態となっている。この結果、図６の動作状態に比べ、発光期間は一水平期間だけ短くなっている。同様に２ライン目の動作状態（２）も一水平期間だけ発光期間が短くなっている。次の動作状態（３）は、マスクが２回かかっており、二水平期間だけ発光期間が短くなっている。前述したように、動作状態（３）は元々動作状態（１）及び（２）よりも発光期間が一水平期間だけ長い。従ってマスクをかけて二水平期間だけ短くすることで、動作状態（１）及び（２）と同じ発光期間にすることが出来る。同じように動作状態（４）でも発光期間に２回マスクをかけることで、他の画素行の発光期間と同一に揃えている。

図８は、図７に示した動作タイミングを実現する第２スキャナの構成例を示す。図示する様に発光期間を制御する第２スキャナは、シフトレジスタＳＲの多段接続からなる。このシフトレジスタはＶクロック２に応じて動作し、スタートパルスＶスタート２を順次転走することで、各段毎に第２制御信号Ｖスキャナ２（ｉ）を出力している。その際、シフトレジスタの各出力段にアンド素子を取り付け、シフトレジスタ側で生成された第２制御信号と、Ｖクロック２に同期して外部から入力されるマスク信号との論理積を取って、各第２制御信号Ｖスキャナ２（ｉ）の出力をオフしている。

図９は、本発明にかかる画像表示装置の第２実施形態を示すタイミングチャートである。このタイミングチャートは図１に示した画像表示装置において、第１スキャナ３に入力されるＶクロック１と第２スキャナ４に入力されるＶクロック２の波形を表している。これらの波形と合わせて画素アレイ部１の各行の画素の動作状態（１）、（２）、（３）・・・を表してある。第１スキャナは、一フィールドで通常の第１転走周期Ｔ１とこれより長い第２転走周期Ｔ２が混在した転走周期を規定する第１クロック信号Ｖクロック１に応じて動作し、各ラインの画素のデータ書き込み動作を制御する。一方第２スキャナは、第１クロック信号Ｖクロック１と非同期で且つ第１転走周期Ｔ１及び第２転走周期Ｔ２と異なる第３転走周期Ｔ３を規定する第２クロック信号Ｖクロック２に応じ動作して、各ラインの画素行の発光動作を制御する。

１ライン目の画素行の動作状態（１）は一フィールドで書き込み期間が始めに来て次に発光期間となる。以下Ｖクロック１とＶクロック２に応じて書き込み期間と発光期間が後方にシフトしながら２ライン目以降の動作状態（２）、（３）が続く。タイミングチャートから明らかなように、各ラインの書き込み期間と発光期間は非同期である。換言すると各ラインの発光期間は書き込み期間に影響を受けることなく、常に一定の時間幅を確保できる。この場合、Ｖクロック２によって規定される第２制御信号の転走周期Ｔ３は一定であることが好ましい。転走周期Ｔ３を一定とすることで、発光期間は各ラインで常に一定になる。好ましくはＶクロック２によって決定されるＶスキャナ２の転走周期は、Ｖクロック１によって決定されるＶスキャナ１の転走周期のフィールドでの平均周期と同じであることが良い。この様に設定することで書き込み期間と発光期間は各ラインでは非同期になるものの、フィールド単位ではタイミングチャートに示すように同期している。但し本画像表示装置の駆動システムが持っているクロックによっては、必ずしも図９に示したＶクロック１及びＶクロック２の関係を正確に設定することが出来ない場合もある。このときには発光期間による輝度差が視認できない範囲でＶクロック２の転走周期Ｔ３を走査線ごとに変更するようにしても良い。以上のようにＶクロック１及びＶクロック２の周期を制御することで、間引き走査やノーマル表示／ワイド表示の切換などを行っても、ラインごとの輝度差がない高画質な画像表示装置を実現することが出来る。

図１０は、図２に示した画素回路の具体的な構成例を示す回路図である。図示する様に、ドライブトランジスタＴｒ３とサンプリングトランジスタＴｒ１の間に付加回路５が挿入されている。この付加回路５は、画素容量Ｃｓと結合容量Ｃｃと補正用トランジスタＴｒ４，Ｔｒ５からなる。結合容量ＣｃはサンプリングトランジスタＴｒ１の一端とドライブトランジスタＴｒ３のゲートを結合する。画素容量Ｃｓは電源電位ＶＤＤ１と結合容量Ｃｃの一端との間に接続されている。一方の補正用トランジスタＴｒ４はドライブトランジスタＴｒ３のゲートとドレイン間に接続されており、第３走査線ＶＳＣＡＮ３（ｉ）によって制御されている。他方の補正用トランジスタＴｒ５は所定のオフセット電位Ｖｏｆｓと結合容量Ｃｃの一端に接続されており、そのゲートは第４走査線ＶＳＣＡＮ４（ｉ）に接続されている。

図１０の下段は、上述した画素２の動作説明に供するタイミングチャートである。サンプリングトランジスタＴｒ１のゲートに接続している走査線ＶＳＣＡＮ１（ｉ）、発光制御を行うスイッチングトランジスタＴｒ２に接続している走査線ＶＳＣＡＮ２（ｉ）、補正用トランジスタＴｒ４のゲートに接続している走査線ＶＳＣＡＮ３（ｉ）及び補正用トランジスタＴｒ５のゲートに接続している走査線ＶＳＣＡＮ４（ｉ）のそれぞれに印加される制御信号の波形を表している。また同時にｉライン目の画素行の駆動状態も示してある。この駆動状態（ｉ）であるが、まず補正期間でドライブトランジスタＴｒ３の閾電圧のばらつき補正を行い、次に書き込み期間で映像信号の書き込みを行う。その後発光期間で発光素子ＯＬＥＤを発光させ、残りの消灯期間で発光を停止する。この一連の動作を行うため、タイミングチャートに示すように、第２制御信号ないし第４制御信号（ＶＳＣＡＮ２、ＶＳＣＡＮ３及びＶＳＣＡＮ４）は互いに同期している必要がある。一方第１制御信号（ＶＳＣＡＮ１）は他の制御信号に同期させる必要はない。補正期間ではスイッチングトランジスタＴｒ２がオンし続いて補正用トランジスタＴｒ４とＴｒ５が同時にオンすることで、ドライブトランジスタＴｒ３の閾電圧を検出し画素容量Ｃｓに書き込んでいる。検出された閾電圧相当の電圧をドライブトランジスタＴｒ３に印加することで、閾電圧をキャンセルできる。この補正動作を行うためＶＳＣＡＮ２，ＶＳＣＡＮ３及びＶＳＣＡＮ４は互いに同期させる必要がある。その後映像信号を画素容量Ｃｓに書き込む動作と、発光素子を点灯する発光動作を行う。書き込み動作は補正動作と発光動作の間に入ればよく、厳密な同期調整は必要ない。このため、ＶＳＣＡＮ１は他のＶＳＣＡＮ２、３及び４と精密に同期させる必要はない。

図１１は、図１０に示した画素２を組み込んだ画像表示装置のスキャナに印加されるクロック信号波形を表している。前述したように、ＶＳＣＡＮ２，３及び４は互いに同期させる必要があるので、Ｖクロック２とＶクロック３，４は同一波形となっている。但し位相は若干シフトしている。これに対しＶクロック１は他のＶクロック２，３，４とは異なる波形となっており、短周期と長周期が混在している。これは間引き走査やノーマル表示／ワイド表示の切換えに必要である。

図１１の下段には各ラインの動作状態（１）、（２）、（３）・・・を示してある。各ラインとも最初に補正期間が入り次に書き込み期間があってその後発光期間に進む。書き込み期間は補正期間と発光期間の間に入ればよく、厳密な同期調整は必要ない。

図１２は、画素回路の他の具体例を示す回路図及びタイミングチャートである。理解を容易にするため、図１０に示した先の実施例と対応する部分には対応する参照番号を付してある。この画素２は、サンプリングトランジスタＴｒ１とドライブトランジスタＴｒ３の間に付加回路５が挿入されている。この付加回路５もドライブトランジスタＴｒ３の閾電圧補正機能を備えている。この付加回路５は結合容量Ｃｃと画素容量Ｃｓと２個の補正用トランジスタＴｒ４，Ｔｒ５を含んでいる。一方の補正用トランジスタＴｒ４のゲートは第３走査線ＶＳＣＡＮ３（ｉ）に接続されている。他方の補正用トランジスタＴｒ５のゲートは第４走査線ＶＳＣＡＮ４（ｉ）に接続されている。

図１２の下段に本画素２の動作説明に供するタイミングチャートを載せてある。各走査線ＶＳＣＡＮ１（ｉ）ないしＶＳＣＡＮ４（ｉ）に印加される制御信号と、ラインｉの画素行の駆動状態を表している。駆動状態は、先の実施例と同じに最初補正期間が入り、次に書き込み期間があって、その後発光期間と消灯期間が続く。補正期間ではドライブトランジスタＴｒ３の閾電圧のばらつきをキャンセルするため、走査線ＶＳＣＡＮ２（ｉ）、ＶＳＣＡＮ３（ｉ）及びＶＳＣＡＮ４（ｉ）に互いに同期した制御信号を印加する必要がある。その後の書き込み期間ではＶＳＣＡＮ１（ｉ）にサンプリング用の制御信号を印加する。この制御信号は他の制御信号と同期させる必要はない。その後ＶＳＣＡＮ２（ｉ）に印加する制御信号が再びオンとなって発光期間に入る。この様に、本実施例もＶクロック２とＶクロック３，４は互いに同期させる必要があるが、Ｖクロック１はこれらＶクロック２，３，４と同期させる必要はない。

図１３は、画素２の別の実施例を示す回路図及びそのタイミングチャートである。図示する様にこの画素回路はサンプリングトランジスタＴｒ１とドライブトランジスタＴｒ３の間に付加回路５が挿入されている。この付加回路５はドライブトランジスタＴｒ３のゲートとソースとの間に接続された画素容量Ｃｓと、ドラブトランジスタＴｒ３のソースと初期化電位Ｖｉｎｉとの間に接続された補正用トランジスタＴｒ４と、ドライブトランジスタＴｒ３のゲートと所定のオフセット電位Ｖｏｆｓとの間に接続された補正用トランジスタＴｒ５とからなる。補正用トランジスタＴｒ４のゲートは第３走査線ＶＳＣＡＮ３（ｉ）に接続されている。また補正用トランジスタＴｒ５のゲートは第４走査線ＶＳＣＡＮ４（ｉ）に接続されている。

図１３の下段に示したタイミングチャートは、特に間引き走査を行わない通常の動作状態を表している。この場合には、全てのスキャナに同じ波形で位相が必要に応じシフトしたクロック信号Ｖクロック１，Ｖクロック２，Ｖクロック３及びＶクロック４が供給されている。これに応じて各走査線ＶＳＣＡＮ１（ｉ）ないしＶＳＣＡＮ４（ｉ）には、タイミングチャートに示したような第１制御信号ないし第４制御信号がそれぞれ印加されている。

ラインｉの画素行の駆動状態がタイミングチャートの一番下に表されている。まず最初に補正期間があり、その後書き込み期間が続き、発光期間に移行する。最初の補正期間ではＶＳＣＡＮ３（ｉ）、ＶＳＣＡＮ４（ｉ）及びＶＳＣＡＮ２（ｉ）に順次制御パルスが印加され、ドライブトランジスタＴｒ３の閾電圧が検出されて画素容量Ｃｓに保持される。この補正動作ではＶＳＣＡＮ２，ＶＳＣＡＮ３及びＶＳＣＡＮ４に位相関係が必要である。その後ＶＳＣＡＮ１に第１制御信号が印加され書き込み期間に入るが、本例ではその最後の部分で移動度補正を行う。この移動度補正はドライブトランジスタＴｒ３にサンプリングされた映像信号を印加した状態でスイッチングトランジスタＴｒ２を一旦オンし、出力電流を流して画素容量Ｃｓに負帰還するものである。移動度が大きいほど負帰還量が多くなり、ドライブトランジスタＴｒ３の移動度μのばらつきをキャンセルできる。このμ補正期間ではＶＳＣＡＮ１とＶＳＣＡＮ２に位相関係が必要である。以上の説明から明らかなように、本実施例は動作の内容によってＶＳＣＡＮ２，ＶＳＣＡＮ３及びＶＳＣＡＮ４で同期を取る必要があったり、またＶＳＣＡＮ１とＶＳＣＡＮ２で同期を取る必要がある。

図１３の場合特に間引き走査は行わないので、Ｖクロック１ないしＶクロック４は全て同一波形を用いることが出来る。したがって特にＶＳＣＡＮ１ないしＶＳＣＡＮ４の間で位相関係に考慮を払う必要はない。

図１４は、間引き走査を行った場合の動作説明に供するタイミングチャートである。理解を容易にするため図１３に示したタイミングチャートと対応する部分には対応する参照番号を付してある。間引き走査を行う場合、発光期間ではＶクロック１とＶクロック２を非同期の別波形にする必要がある。一方Ｖｔｈ補正期間やμ補正期間ではＶクロック１とＶクロック２を同一波形で位相に一定の関係をつける必要がある。そこで本実施例はＶクロック２をＶクロック２−１とＶクロック２−２に分け補正期間と発光期間で使い分けている。補正期間や書き込み期間ではＶクロック１，Ｖクロック２−１，Ｖクロック３，４で同一波形を使い、位相的な関係を保っている。一方発光期間ではＶクロック２−２を用い、発光期間を他のクロックから影響を受けることがないように制御している。これにより各ラインの輝度のばらつきを防いでいる。

図１５は、図１４に示した動作を実現する第２スキャナ（Ｖスキャナ２）の構成を示す回路図である。図示する様にこの第２スキャナはＶクロック２−１に応じて動作するシフトレジスタと、Ｖクロック２−２に応じて動作するシフトレジスタを２本備えている。最初のシフトレジスタは補正期間を制御する信号の元になるスタートパルスＶスタート２−１をＶクロック２−１で順次転走して各段毎に制御信号を出力する。この制御信号は各段毎に設けたオア回路に出力される。２番目のシフトレジスタは発光期間を規定するスタートパルスＶスタート２−２をＶクロック２−２に応じて順次転走し、制御信号を同じく各段に設けたオア回路に出力する。各段のオア回路は最初のシフトレジスタから出力された制御信号と次のシフトレジスタから出力された制御信号の和をとって合成された制御信号Ｖスキャナ２（ｉ）を画素アレイ部側の各第２走査線に供給する。

ところで図７に示した本発明の最初の実施形態では、クロック信号の不均一によって生じる発光時間の不均一性を除くために、第２スキャナから出力される第２制御信号の出力にマスク信号をかけている。図７に示すように、マスク信号Ｖマスク２の時間幅をＴ２−Ｔ１＝Ｔ１とすれば、全ての走査線で発光期間が均一となり、ライン間での輝度差を除くことが出来る。

しかしながら図７に示した第１実施形態は、次に述べるような副作用が生じる場合がある。１つは、マスク信号を採用することで、ディスプレイの発光時間が減少し、画面輝度が低下するという問題がある。もう１つは、画素アレイ部に含まれる各発光素子に流れる電流負荷がマスク信号の印加によって急激に変化するため、電源ノイズが生じ易いという問題がある。

例えばＮＴＳＣ規格に基づく映像信号を走査線数が２４０本のディスプレイに表示する場合を考える。即ち、１フィールドまたは１フレームに２４０の水平期間が含まれる場合である。発光素子を画素とするディスプレイの場合、画面輝度を調整するため１フィールドに占める発光期間の割合が調節できるようになっているものが多い。具体的には、第２スキャナが出力する制御信号のデューティー（１フィールドに占める制御信号がオンしている時間の割合）を調整して、画面輝度を制御可能である。例えば発光期間の最大は２２０水平期間として、残りの２０水平期間は非発光期間にする。このＮＴＳＣ規格の映像信号は、第２スキャナが出力する制御信号にマスクをかける必要が無い。

このディスプレイにＰＡＬ規格の映像信号を入力した場合、ＰＡＬ規格の画面全体をこのディスプレイに表示するため、走査線数の１／７に相当する量のデータを間引く。この場合第２スキャナの出力にマスクがかかる時間割合は、前述したように７水平期間に１回（１／７）となる。したがって発光期間は最大デューティーで２２０×（６／７）となり、画面輝度が６／７に減少してしまう。

またマスク信号が立ち上がると発光素子が非発光となり、そのあとマスク信号が立ち下がると（オフすると）再び発光素子が発光することになる。よってマスク信号がオフする時、画面全体の発光素子を全て消灯状態から点灯状態に移行させることになる。マスク信号が無い場合、発光素子の点灯／消灯は、走査線ごとに順に行われるので、電源の電流負荷変動はそれほど問題ではない。しかしながら、マスク信号をかけると画面全体で発光素子が点灯／消灯するので、電源の電流負荷変動は大変大きくなる。

上述した問題を整理すると、第１にマスク信号導入前の発光時間差による輝度差の問題がある。第２にマスク信号導入による画面輝度（ピーク輝度）の減少の問題がある。第３にマスク信号導入による電源負荷変動の問題がある。これら第１〜第３の問題は互いに関連しているため、発光期間が長い場合（画面輝度が高い場合）と発光期間が短い場合（画面輝度が低い場合）とで、その重要度が変化する。

最初に発光期間が長い場合（画面輝度が高い場合）を考える。例えば前述した例で発光期間が２２０水平期間に設定された場合を考える。このとき第１の問題（マスクをかけない場合における発光時間差による輝度差の問題）は、結局マスクをかけないことにより走査線間で発光期間が１水平期間変化しても、その輝度変動は１／２２０で０．５％以下となり、ほとんど視認されない。一方第２の問題（マスク導入によるピーク輝度の減少）は、前述したようにマスクをかけることで輝度が６／７（８６％以下）に減少するため、その影響は大きい。また第３の問題も、発光期間が長いときは画面内のある瞬間に発光している面積が広いため、マスク信号が立下がって各発光素子を再点灯する時の電流負荷変動が非常に大きいことになる。

次に発光期間が短い場合（画面輝度が低い場合）を考える。例えば発光期間が１０水平期間に設定されている場合を例にする。このとき第１の問題であるが、マスクをかけないことにより走査線間で発光期間が１水平期間相違すると、その輝度変動は１／１０＝１０％であり大きな問題である。一方第２の問題は、画面輝度が６／７に減少することになるが、元々画面輝度を下げるために発光期間を短くしているため、輝度が減少することは問題とならず、加えて信号レベル側で調整することも可能である。第３の問題も、発光期間が短い時は画面内のある時点で発光している面積が少ないため、マスク信号を解除して各発光素子を再点灯する場合の電流負荷変動は、発光期間が長いときに比べると小さいことがわかる。

そこで本発明の第３実施形態では、発光期間が長いとき第２制御信号の出力をオフする出力オフ期間（マスク期間）を短くし、逆に発光期間が短い時このマスク期間を長くなるようにして、画面輝度の減少や電源負荷変動の影響を軽減しながら、走査線間で輝度差が現れないようにすることが可能である。本実施形態を採用することで、走査線数が異なる信号を同一のパネルに表示したり、同一信号を４対３のノーマル表示／１６対９のワイド表示で切換える機能を有する画像表示装置において、高輝度で且つ輝度差の無い高画質のディスプレイを実現できる。また電源の電流負荷変動が小さく簡便な電源回路で駆動が可能な画像表示装置を実現できる。

図１６は、上述した本発明の第３実施形態を実現する第２スキャナの構成例を示す。図示する様に発光期間を制御する第２スキャナは、シフトレジスタＳＲの多段接続からなる。このシフトレジスタはＶクロック２に応じて動作し、スタートパルスＶスタート２を順次転走することで、各段毎に第２制御信号Ｖスキャナ２ｂ（ｉ）を出力している。その際、シフトレジスタの各出力段にアンド素子を取り付け、シフトレジスタ側で生成された第２制御信号Ｖスキャナ２ｂ（ｉ）と、Ｖクロック２に同期して外部から入力されるマスク信号との論理積をとって、最終的な第２制御信号Ｖスキャナ２（ｉ）を出力している。図１６では、マスクをかける前の制御信号をＶスキャナ２ｂ（ｉ）で表し、マスクをかけた後の制御信号をＶスキャナ２（ｉ）として、区別している。

図１６に示した第２スキャナは、第２転走周期（Ｔ２）に合わせて第２制御信号Ｖスキャナ２（ｉ）の出力をオフする出力オフ期間（マスク期間）を、第２制御信号Ｖスキャナ２（ｉ）の時間幅により決まる発光期間に応じて変えている。具体的にはこの第２スキャナは、発光期間が長くなるほど出力オフ期間（マスク期間）が短くなるように可変制御している。例えば第２スキャナは、第２制御信号Ｖスキャナ２ｂ（ｉ）の時間幅を変えて、発光期間を１フィールド内で最小発光期間（例えば１０水平期間）から最大発光期間（例えば２２０水平期間）の間で可変調整でき、発光期間が最小発光期間のとき、出力オフ期間（マスク期間）が第１転走周期Ｔ１とこれより長い第２転走周期Ｔ２の差に等しくなるように制御する。第２スキャナは、発光期間が最大発光期間のとき、出力オフ期間（マスク期間）がなくなるように制御する。好ましくは第２スキャナは、マスク期間を可変制御する時、マスク期間の始期を固定する一方、終期を発光期間の長さに応じて可変している。

図１７〜図１９は、図１６に示した第３実施形態にかかる第２スキャナの動作説明に供するタイミングチャートである。第１スキャナに供給されるクロック信号Ｖクロック１と第２スキャナに供給されるクロック信号Ｖクロック２がタイミングチャートの一番上に示されている。この実施例は、１フィールドを４８０水平期間とし、Ｔ２を２水平期間とし、Ｔ１を１水平期間としてある。よってＴ２−Ｔ１が１水平期間となる。Ｖクロック２に合わせて、第２スキャナに供給されるマスク信号Ｖマスク２も示してある。図から明らかなように、マスク信号Ｖマスク２はＶクロック２の長い転送周期Ｔ２に合わせて出力されている。さらに第１スキャナから出力される第１制御信号Ｖスキャナ１（ｉ）と、第２スキャナから出力される第２制御信号Ｖスキャナ２ｂ（ｉ）も示してある。本第３実施形態では、第２スキャナから出力される第２制御信号Ｖスキャナ２ｂ（ｉ）にマスク信号Ｖマスク２をかけることで、最終的な第２制御信号Ｖスキャナ２（ｉ）を出力し、各画素の発光素子を走査線単位で点灯／消灯制御している。各走査線の状態を動作状態（ｉ）としてタイミングチャートの下段に示してある。この動作状態（ｉ）は映像信号の書き込み期間と、発光素子の非発光期間（消灯期間）と発光期間（点灯期間）に分かれている。

図１７のタイミングチャートは、１フィールドに占める発光期間の割合を最小期間に設定した場合である。このときにはマスク信号Ｖマスク２の時間幅が最大（Ｔ２−Ｔ１）となっており、各ライン間で発光期間のばらつきが完全になくなるようになっている。

図１８は、発光期間が最小期間と最大期間の中間に設定されている場合である。動作状態（ｉ）から明らかなように、発光期間が１フィールドの半分程度となっている。この場合にはマスク信号Ｖマスク２の時間幅は、Ｔ２−Ｔ１よりも小さくなっている。この様に、発光期間が長くなると、これに応じてマスク期間が短くなるようにしている。図ではマスク信号マスク２のパルスの個数を省略してあるが、実際には７水平周期に１回の割合で出力されている。マスク信号の時間幅を短くすることで、画面輝度の低下を抑制することが出来る。但しマスク期間をＴ２−Ｔ１より短くすると、走査線間の輝度差を完全に除くことは出来ないが、少なくともマスクをかけることで輝度差を少なくすることは可能である。

図１９は、発光期間が最大期間の場合を表している。このときにはマスク信号Ｖマスク２の時間幅は０となり、マスク信号Ｖマスク２は常時ハイレベルＨｉになる。この結果輝度の損失は全くなくなり、電源の負荷変動も生じない。例えば発光期間を最大Ｍ水平期とし、最小０水平期間とし、選択された発光期間がＮ水平期間の場合、マスク信号の時間幅は１−Ｎ／Ｍ水平期間と設定することが出来る。この様にすると発光期間が変化した場合のマスク期間の変化が均一となり、発光期間の変化に応じた輝度調整が滑らかに行われる。この例はマスク期間の調整を１水平期間を単位として連続的に行った場合である。但し本発明はこれに限られるものではなく、最小発光期間と最大発光期間の間で、マスク期間の時間幅を数段階から十数段階まで、段階的に切換えるようにしても良い。

図２０は、マスク信号Ｖマスク２の時間幅を段階的に切換える例を示すタイミングチャートである。このタイミングチャートは上の段にデータを表し、中段にＶクロック２を表し、下段にＶマスク２を表している。データはｉ＋１番目が間引かれるデータとして表してある。前述したようにマスク期間は発光素子が画面全体で消灯するため、電源の負荷変動が大きくノイズが乗り易い。したがって図２０に示すように、マスク期間は実際のデータの書き込みが行われない期間に設定することが好ましい。さらにマスク期間を発光期間に合わせて可変調整することを考えた場合、マスク信号Ｖマスク２がオンした後、オフする時点が最も画像への影響が懸念される。したがってマスク期間を可変調整する場合、発光素子を消灯状態から点灯状態に戻すタイミングを可変として、次のデータ書き込みが行われるまで時間を設けることが好ましい。図２０の例は、マスク期間の始期ｔ０を固定する一方、終期を発光期間の長さに応じてＴ１，Ｔ２，Ｔ３，Ｔ４のように可変調整している。発光期間が最小の時、マスク期間の終期はｔ４に設定される。発光期間が長くなるにつれて段階的にマスク期間の終期がＴ３，Ｔ２，Ｔ１のように前方にシフトする。

本発明にかかる画像表示装置の全体構成を示すブロック図である。 図１に示した画像表示装置に含まれる画素の構成例を示す回路図である。 図１に示した画像表示装置の動作説明に供する波形図である。 同じく動作説明に供するタイミングチャートである。 同じく動作説明に供する模式図である。 同じく動作説明に供するタイミングチャートである。 本発明の画像表示装置の第１実施形態を示すタイミングチャートである。 本発明にかかる画像表示装置の第２スキャナの構成例を示す回路図である。 本発明にかかる画像表示装置の第２実施形態を示すタイミングチャートである。 本発明にかかる画像表示装置に含まれる画素の具体例を示す回路図及びタイミングチャートである。 図１０に示した画素の動作説明に供する波形図である。 画素の別の具体例を示す回路図及びタイミングチャートである。 さらに別の画素の具体例を示す模式図である。 図１３に示した画素の動作説明に供する波形図である。 本発明にかかる画像表示装置に含まれる第２スキャナの構成例を示す回路図である。 本発明にかかる画像表示装置に含まれる第２スキャナの別の構成例を示す回路図である。 本発明の画像表示装置の第３実施形態を示すタイミングチャートである。 同じく第３実施形態を示すタイミングチャートである。 同じく第３実施形態を示すタイミングチャートである。 さらに別の実施形態を示すタイミングチャートである。

符号の説明

１・・・画素アレイ部、２・・・画素、３・・・第１スキャナ、４・・・第２スキャナ、５・・・付加回路、６・・・ドライバ

Claims (17)

1. 画素アレイ部とこれを駆動する周辺回路部とからなり、
   前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素とを含み、
   前記周辺回路部は、一フィールドに渡って線順次走査を行うため各走査線に所定の転走周期で順次制御信号を供給するスキャナと、線順次走査に合わせて映像信号を各信号線に供給するドライバとを含み、
   各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、スイッチングトランジスタと、発光素子とを含み、
   前記サンプリングトランジスタは、第１走査線から供給される第１制御信号に応じ導通して信号線から供給された映像信号をサンプリングし、
   前記ドライブトランジスタは、該サンプリングされた映像信号に応じた出力電流を該発光素子に供給し、
   前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光し、
   前記スイッチングトランジスタは該出力電流が流れる電流路に配されており、第２走査線から供給される第２制御信号の時間幅に応じてオンし、該出力電流を該発光素子に供給して該時間幅に応じた発光期間だけ該発光素子を発光させる画像表示装置において、
   前記スキャナは、該第１走査線に第１制御信号を供給する第１スキャナと、該第２走査線に第２制御信号を供給する第２スキャナとに分かれており、
   前記第１スキャナは、一フィールドで通常の第１転走周期とこれより長い第２転送周期が混在した転送周期を規定するクロック信号に応じて動作し、以って各第１走査線に第１転走周期とこれに混在した第２転送周期で順次第１制御信号を供給し、
   前記第２スキャナは、該第１スキャナのクロック信号と同期したクロック信号に応じ動作して各第２走査線に順次第２制御信号を供給し、その際第１転走周期と第２転送周期の混在により各第２制御信号は発光期間を規定する時間幅が行ごとに変動し、
   前記第２スキャナは、第２転送周期に合わせて各第２制御信号の出力をオフし、以って第２転走周期の混在による発光期間の変動を調整することを特徴とする画像表示装置。
2. 前記第２スキャナは、第１転送周期とこれより長い第２転送周期の差に等しい時間幅だけ、各第２制御信号の出力をオフすることを特徴とする請求項１に記載の画像表示装置。
3. 前記第２スキャナは、該第１スキャナが各第１走査線に第１制御信号を出力するタイミング以外のタイミングで、対応する第２走査線の第２制御信号の出力をオフすることを特徴とする請求項１に記載の画像表示装置。
4. 前記第２スキャナは、該クロック信号に応じて順次生成される各第２制御信号と、該クロック信号に同期して外部から入力されるマスク信号との論理積を取って、各第２制御信号の出力をオフすることを特徴とする請求項１に記載の画像表示装置。
5. 前記画素アレイ部は、所定の本数の第１走査線を有し、
   前記ドライバが、第１走査線の本数より多い本数に対応した映像信号を線順次走査に合わせて各信号線に出力する時、
   前記第１スキャナは、一フィールドで第１走査線に第１転走周期及びこれに混在した第２転送周期で順次第１制御信号を供給し、以って走査線単位で不要な映像信号を間引くようにしたことを特徴とする請求項１に記載の画像表示装置。
6. 前記第２スキャナは、第２転送周期に合わせて該第２制御信号の出力をオフする出力オフ期間を、該第２制御信号の時間幅により決まる発光期間に応じて変えることを特徴とする請求項１記載の画像表示装置。
7. 前記第２スキャナは、該発光期間が長くなる程該出力オフ期間が短くなるように可変制御することを特徴とする請求項６記載の画像表示装置。
8. 前記第２スキャナは、該第２制御信号の時間幅を変えて該発光期間を一フィールド内で最小発光期間から最大発光期間の間で可変調整でき、
   該発光期間が最小発光期間の時、該出力オフ期間が第１転送周期とこれより長い第２転送周期の差に等しくなる様に制御することを特徴とする請求項７記載の画像表示装置。
9. 前記第２スキャナは、該発光期間が最大発光期間の時、該出力オフ期間が無くなる様に制御することを特徴とする請求項８記載の画像表示装置。
10. 前記第２スキャナは該出力オフ期間を可変制御する時、該出力オフ期間の始期を固定する一方、終期を該発光期間の長さに応じて変えることを特徴とする請求項７記載の画像表示装置。
11. 画素アレイ部とこれを駆動する周辺回路部とからなり、
    前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素とを含み、
    前記周辺回路部は、一フィールドに渡って線順次走査を行うため各走査線に所定の転走周期で順次制御信号を供給するスキャナと、線順次走査に合わせて映像信号を各信号線に供給するドライバとを含み、
    各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、スイッチングトランジスタと、発光素子とを含み、
    前記サンプリングトランジスタは、第１走査線から供給される第１制御信号に応じ導通して信号線から供給された映像信号をサンプリングし、
    前記ドライブトランジスタは、該サンプリングされた映像信号に応じた出力電流を該発光素子に供給し、
    前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光し、
    前記スイッチングトランジスタは該出力電流が流れる電流路に配されており、第２走査線から供給される第２制御信号の時間幅に応じてオンし、該出力電流を該発光素子に供給して該時間幅に応じた発光期間だけ該発光素子を発光させる画像表示装置において、
    前記スキャナは、該第１走査線に第１制御信号を供給する第１スキャナと、該第２走査線に第２制御信号を供給する第２スキャナとに分かれており、
    前記第１スキャナは、一フィールドで通常の第１転走周期とこれより長い第２転送周期が混在した転送周期を規定する第１クロック信号に応じて動作し、以って各第１走査線に第１転走周期とこれに混在した第２転送周期で順次第１制御信号を供給し、
    前記第２スキャナは、第１転走周期及び第２転送周と異なる第３転送周期を規定する第２クロック信号に応じ動作して各第２走査線に順次所定の時間幅を有する第２制御信号を供給し、以って第１転走周期と第２転送周期の混在に影響を受けることなく各行の画素の発光期間を制御可能にしたことを特徴とする画像表示装置。
12. 前記第２スキャナは、一定の第３転送周期を規定する第２クロック信号に応じ動作して各第２走査線に順次同じ時間幅を有する第２制御信号を供給し、以って第１転走周期と第２転送周期の混在に影響を受けることなく各行の画素の発光期間を常に同じに制御することを特徴とする請求項１１に記載の画像表示装置。
13. 前記第２スキャナは、第１転走周期と第２転送周期が混在した転送周期の平均値に等しい第３転送周期を規定する第２クロック信号に応じて動作することを特徴とする請求項１１に記載の画像表示装置。
14. 前記画素は、該スイッチングトランジスタと協働して所定の補正期間に該ドライブトランジスタの補正動作を行う少なくとも一個の補正用トランジスタを含んでおり、
    前記スキャナは、第３走査線を介して該補正用トランジスタに第３制御信号を供給する第３スキャナを少なくとも第１及び第２スキャナの他に含んでおり、
    前記第３スキャナは、該第２スキャナに供給される第２クロック信号と同期したクロック信号に応じて順次第３制御信号を各第３走査線に出力することを特徴とする請求項１１に記載の画像表示装置。
15. 前記画素は、該サンプリングトランジスタと協働して所定の補正期間に該ドライブトランジスタの補正動作を行う少なくとも一個の補正用トランジスタを含んでおり、
    前記スキャナは、第３走査線を介して該補正用トランジスタに第３制御信号を供給する第３スキャナを少なくとも第１及び第２スキャナの他に含んでおり、
    前記第３スキャナは、該第１スキャナに供給される第１クロック信号と同期したクロック信号に応じて順次第３制御信号を各第３走査線に出力することを特徴とする請求項１１に記載の画像表示装置。
16. 前記画素は、該スイッチングトランジスタ及び該サンプリングトランジスタと協働して所定の補正期間に該ドライブトランジスタの補正動作を行う少なくとも一個の補正用トランジスタを含んでおり、
    前記第２スキャナは、該第２クロック信号に応じて第２制御信号を生成するシフトレジスタに加え、該第１クロック信号に応じて追加制御信号を生成する別のシフトレジスタと、各行の第２走査線に対して追加制御信号と第２制御信号の和を出力する出力部とを備え、
    前記スキャナは、第３走査線を介して該補正用トランジスタに第３制御信号を供給する第３スキャナを少なくとも第１及び第２スキャナの他に含んでおり、
    前記第３スキャナは、該第１スキャナに供給される第１クロック信号と同期したクロック信号に応じて順次第３制御信号を各第３走査線に出力することを特徴とする請求項１１に記載の画像表示装置。
17. 前記画素アレイ部は、所定の本数の第１走査線を有し、
    前記ドライバが、第１走査線の本数より多い本数に対応した映像信号を線順次走査に合わせて各信号線に出力する時、
    前記第１スキャナは、一フィールドで第１走査線に第１転走周期及びこれに混在した第２転送周期で順次第１制御信号を供給し、以って走査線単位で不要な映像信号を間引くようにしたことを特徴とする請求項１１に記載の画像表示装置。

Images