KR101296910B1

KR101296910B1 - 게이트 드라이버 및 이를 포함한 유기발광다이오드 표시장치

Info

Publication number: KR101296910B1
Application number: KR1020100102254A
Authority: KR
Inventors: 이현행; 박기수; 윤중선
Original assignee: 엘지디스플레이 주식회사
Priority date: 2010-10-20
Filing date: 2010-10-20
Publication date: 2013-08-14
Also published as: US20120098826A1; KR20120040811A; GB201116519D0; JP2012088714A; GB2484781B; US9179137B2; GB2484781A; CN102456330B; CN102456330A; TW201237833A; TWI455090B; JP5166588B2

Abstract

본 발명에 따른 게이트 드라이버는 캐스캐이드 접속된 다수의 쉬프트 레지스터부들을 포함하며, 스타트 전압과 제1 클럭신호, 제2 클럭신호 및 제3 클럭 신호에 응답하여 1 수평기간씩 위상이 쉬프트되는 스캔 펄스를 출력하는 쉬프트 레지스터 블록; 상기 쉬프트 레지스터부들에 각각 접속되어 상기 스캔 펄스와 상기 제3 클럭 신호를 입력 받고, 턴 온 레벨의 선택 신호에 응답하여 상기 스캔 펄스를 각각의 제1 출력 노드에 인가하여 제1 출력 노드들을 순차적으로 턴 온 레벨로 세트 시킴과 아울러 상기 제3 클럭 신호를 각각의 제2 출력 노드에 인가하여 제2 출력 노드들을 순차적으로 턴 온 레벨로 리세트 시키는 한편, 턴 오프 레벨의 상기 선택 신호에 응답하여 제1 공통 제어신호에 따라 상기 제1 출력 노드들을 동시에 턴 온 레벨로 세트시킴과 아울러 제2 공통 제어신호에 따라 상기 제2 출력 노드들을 동시에 턴 온 레벨로 리세트 시키는 다수의 선택부들을 포함하는 선택 블록; 및 상기 선택부들에 각각 접속되어 상기 제1 출력 노드가 세트된 직후부터 상기 제2 출력 노드가 리세트되기 직전까지 에미션 펄스를 턴 오프 레벨로 발생하고, 상기 제2 출력 노드가 리세트된 직후부터 상기 에미션 펄스를 턴 온 레벨로 발생하는 다수의 버퍼부들을 포함하는 버퍼 블록을 구비한다.

Description

게이트 드라이버 및 이를 포함한 유기발광다이오드 표시장치{GATE DRIVER AND ORGANIC LIGHT EMITTING DIODE DISPLAY INCLUDING THE SAME}

본 발명은 유기발광다이오드 표시장치의 게이트 드라이버에 관한 것이다.

최근, 다양한 평판 표시장치들(Flat Panel Display, FPD)에 대한 개발이 가속화되고 있다. 이들 중 특히, 유기발광다이오드 표시장치는 스스로 발광하는 자발광소자를 이용함으로써 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.

유기발광다이오드 표시장치는 화소마다 유기발광다이오드를 가진다. 유기발광다이오드는 애노드전극과 캐소드전극 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함한다. 애노드전극과 캐소드전극에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.

유기발광다이오드 표시장치는 유기발광다이오드가 포함된 화소를 매트릭스 형태로 배열하고 화소들의 밝기를 비디오 데이터의 계조에 따라 제어한다. 유기발광다이오드 표시장치는 능동소자인 TFT를 선택적으로 턴-온시켜 화소를 선택하고 스토리지 커패시터(Storage Capacitor)에 저장된 전압으로 화소의 발광을 유지한다.

최근, 유기발광다이오드 표시장치를 표시소자로 이용하여 2차원 영상(이하, '2D 영상') 뿐만 아니라 3차원 입체영상(이하, '3D 영상')을 구현하려는 연구가 활발히 진행되고 있다. 3D 영상을 구현하기 위해 현재 제품화되고 있는 방식은 편광 안경 방식과 액정셔터 안경 방식이 있다.

이 중 액정셔터 안경방식은 표시소자에 좌안 영상과 우안 영상을 프레임 단위로 교대로 표시하고 이 표시 타이밍에 동기하여 액정셔터 안경의 좌우안 셔터를 개폐함으로써 3D 영상을 구현한다. 액정셔터 안경은 좌안 영상이 표시되는 제n 프레임 기간 동안 그의 좌안 셔터만을 개방하고, 우안 영상이 표시되는 제n+1 프레임 기간 동안 그의 우안 셔터만을 개방함으로써 시분할 방식으로 양안 시차를 만들어낸다.

유기발광다이오드 표시장치는 표시패널에 형성된 게이트 신호라인들을 구동하기 위한 게이트 드라이버 즉, 스캔 라인들을 구동하기 위한 스캔 드라이버와 에미션 라인들을 구동하기 위한 에미션 드라이버 등을 포함한다. 스캔 드라이버는 데이터의 어드레싱 타임을 결정하기 위한 스캔 펄스를 스캔 라인들에 공급한다. 에미션 드라이버는 화소들의 발광 타임을 결정하기 위한 에미션 펄스를 에미션 라인들에 공급한다. 데이터가 어드레싱 되는 기간에서 스캔 펄스는 턴 온 레벨로 발생되고 에미션 펄스는 턴 오프 레벨로 발생되며, 화소들이 발광되는 기간에서 스캔 펄스는 턴 오프 레벨로 발생되고 에미션 펄스는 턴 온 레벨로 발생된다. 게이트 드라이버는 GIP(Gate In Panel) 방식에 따라 화소들의 TFT와 동일한 공정으로 표시패널의 외곽부 비 표시영역에 형성된다.

이러한 GIP 방식의 게이트 드라이버에서, 에미션 드라이버는 스캔 드라이버로부터 스캔 펄스를 입력받고, 이 스캔 펄스를 이용하여 에미션 펄스를 생성한다. 통상 스캔 펄스는 소정의 폭을 가지고 대략 1 수평기간씩 위상이 쉬프트되도록 생성된다. 따라서, 에미션 펄스도 이 스캔 펄스에 종속되어 대략 1 수평기간씩 위상이 쉬프트되도록 생성될 수밖에 없다.

그 결과, 종래 GIP 방식의 게이트 드라이버에서는 도 1의 (A)와 같이 2D 영상 구현을 위한 순차 발광에만 적용될 수 있을 뿐, 도 1의 (B)와 같이 3D 영상 구현을 위한 동시 발광에는 적용될 수 없다. 동시 발광을 위해서는 좌안 영상 또는 우안 영상이 표시되는 기간에서 모든 에미션 라인들에 공급되는 에미션 펄스가 동시에 턴 온 레벨로 발생되어야 한다.

따라서, 본 발명의 목적은 순차 발광과 동시 발광에 선택적으로 구현할 수 있도록 한 게이트 드라이버 및 이를 포함한 유기발광다이오드 표시장치를 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 게이트 드라이버는 캐스캐이드 접속된 다수의 쉬프트 레지스터부들을 포함하며, 스타트 전압과 제1 클럭신호, 제2 클럭신호 및 제3 클럭 신호에 응답하여 1 수평기간씩 위상이 쉬프트되는 스캔 펄스를 출력하는 쉬프트 레지스터 블록; 상기 쉬프트 레지스터부들에 각각 접속되어 상기 스캔 펄스와 상기 제3 클럭 신호를 입력 받고, 턴 온 레벨의 선택 신호에 응답하여 상기 스캔 펄스를 각각의 제1 출력 노드에 인가하여 제1 출력 노드들을 순차적으로 턴 온 레벨로 세트 시킴과 아울러 상기 제3 클럭 신호를 각각의 제2 출력 노드에 인가하여 제2 출력 노드들을 순차적으로 턴 온 레벨로 리세트 시키는 한편, 턴 오프 레벨의 상기 선택 신호에 응답하여 제1 공통 제어신호에 따라 상기 제1 출력 노드들을 동시에 턴 온 레벨로 세트시킴과 아울러 제2 공통 제어신호에 따라 상기 제2 출력 노드들을 동시에 턴 온 레벨로 리세트 시키는 다수의 선택부들을 포함하는 선택 블록; 및 상기 선택부들에 각각 접속되어 상기 제1 출력 노드가 세트된 직후부터 상기 제2 출력 노드가 리세트되기 직전까지 에미션 펄스를 턴 오프 레벨로 발생하고, 상기 제2 출력 노드가 리세트된 직후부터 상기 에미션 펄스를 턴 온 레벨로 발생하는 다수의 버퍼부들을 포함하는 버퍼 블록을 구비한다.

본 발명의 실시예에 따른 유기발광다이오드 표시장치는 다수의 스캔라인들과 에미션라인들에 접속된 다수의 화소들을 포함하는 표시패널; 및 상기 스캔라인들에 스캔 펄스를 공급하고 상기 에미션라인들에 에미션 펄스를 공급하는 게이트 드라이버를 구비하고; 상기 게이트 드라이버는, 캐스캐이드 접속된 다수의 쉬프트 레지스터부들을 포함하며, 스타트 전압과 제1 클럭신호, 제2 클럭신호 및 제3 클럭 신호에 응답하여 1 수평기간씩 위상이 쉬프트되는 스캔 펄스를 출력하는 쉬프트 레지스터 블록; 상기 쉬프트 레지스터부들에 각각 접속되어 상기 스캔 펄스와 상기 제3 클럭 신호를 입력 받고, 턴 온 레벨의 선택 신호에 응답하여 상기 스캔 펄스를 각각의 제1 출력 노드에 인가하여 제1 출력 노드들을 순차적으로 턴 온 레벨로 세트 시킴과 아울러 상기 제3 클럭 신호를 각각의 제2 출력 노드에 인가하여 제2 출력 노드들을 순차적으로 턴 온 레벨로 리세트 시키는 한편, 턴 오프 레벨의 상기 선택 신호에 응답하여 제1 공통 제어신호에 따라 상기 제1 출력 노드들을 동시에 턴 온 레벨로 세트시킴과 아울러 제2 공통 제어신호에 따라 상기 제2 출력 노드들을 동시에 턴 온 레벨로 리세트 시키는 다수의 선택부들을 포함하는 선택 블록; 및 상기 선택부들에 각각 접속되어 상기 제1 출력 노드가 세트된 직후부터 상기 제2 출력 노드가 리세트되기 직전까지 에미션 펄스를 턴 오프 레벨로 발생하고, 상기 제2 출력 노드가 리세트된 직후부터 상기 에미션 펄스를 턴 온 레벨로 발생하는 다수의 버퍼부들을 포함하는 버퍼 블록을 구비한다.

본 발명에 따른 게이트 드라이버 및 이를 포함한 유기발광다이오드 표시장치는 쉬프트 레지스터 블록과 버퍼 블록 사이에 선택 블록을 추가하여 순차 발광과 동시 발광을 선택적으로 구현할 수 있다. 즉, 2D 영상 구현시에는 순차 어드레싱과 함께 순차 발광을 구현하고, 3D 영상 구현시에는 순차 어드레싱이 모두 완료된 이후에 동시 발광을 구현할 수 있다.

나아가, 본 발명에 따른 게이트 드라이버 및 이를 포함한 유기발광다이오드 표시장치는 3D 영상 구현시 별도의 외부 제어신호들을 이용하여 에미션 펄스를 생성할 수 있기 때문에, 에미션 펄스의 콘트롤이 매우 용이해 진다.

도 1은 2D 영상 구현을 위한 순차 발광과 3D 영상 구현을 위한 동시 발광을 보여주는 도면.
도 2는 본 발명의 실시예에 따른 게이트 드라이버를 개략적으로 보여주는 블록도.
도 3은 선택 블록에 포함된 다수의 선택부들 중 어느 하나를 상세히 보여주는 도면.
도 4는 2D 모드 및 3D 모드 각각에서 선택 블록에 인가되는 제어신호들의 논리 레벨을 보여주는 도면.
도 5는 2D 모드에서 순차적으로 발생되는 에미션 펄스를 보여주는 도면.
도 6은 3D 모드에서 동시에 발생되는 에미션 펄스를 보여주는 도면.
도 7은 서로 종속적으로 접속된 제1 쉬프트 레지스터부, 제1 선택부 및 제1 버퍼부를 구체적으로 보여주는 도면.
도 8은 2D 모드에서 제1 쉬프트 레지스터부, 제1 선택부 및 제1 버퍼부의 동작 설명을 위한 파형도.
도 9는 3D 모드에서 제1 선택부 및 제1 버퍼부의 동작 설명을 위한 파형도.
도 10 및 도 11은 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 보여주는 블록도.
도 12는 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 통해 3D 영상을 구현하는 예를 보여주는 도면.

이하, 도 2 내지 도 12를 참조하여 본 발명의 바람직한 실시예들에 대하여 상세히 설명하기로 한다.

도 2 내지 도 9는 본 발명의 실시예에 따른 게이트 드라이버를 보여준다.

도 2를 참조하면, 본 발명의 실시예에 따른 게이트 드라이버는 쉬프트 레지스터 블록(1)과, 선택 블록(2)과, 버퍼 블록(3)을 구비한다.

쉬프트 레지스터 블록(1)은 서로 캐스캐이드(cascade) 접속된 다수의 쉬프트 레지스터부들(11~1n)을 포함하여 대략 1 수평기간의 폭을 가지고 대략 1 수평기간씩 위상이 쉬프트되는 스캔 펄스(g1~gn)를 출력한다.

쉬프트 레지스터부들(11~1n)에는 1 수평기간 만큼씩 위상이 쉬프트되고 턴 온 레벨과 턴 오프 레벨 사이에서 스윙하는 5상의 게이트 클럭들 중 3개의 클럭 신호들(CLK1,CLK2,CLK3)이 입력된다. 여기서, 제1 클럭 신호(CLK1)는 대응되는 쉬프트 레지스터부의 스캔 펄스와 위상이 동기되고, 제2 클럭 신호(CLK2)는 제1 클럭 신호(CLK1)로부터 대략 2 수평기간만큼 위상이 지연되며, 제3 클럭 신호(CLK3)는 제2 클럭 신호(CLK2)로부터 대략 2 수평기간만큼 위상이 지연된다. 예컨대, 도 8과 같이 제1 쉬프트 레지스터부(11)에서, 제1 클럭 신호(CLK1)는 제1 게이트 클럭(GCLK1)에 해당되고, 제2 클럭 신호(CLK2)는 제3 게이트 클럭(GCLK3)에 해당되며, 제3 클럭 신호(CLK3)는 제5 게이트 클럭(GCLK5)에 해당된다. 같은 방식으로 제n 쉬프트 레지스터부(1n)에서, 제1 클럭 신호(CLK1)는 제5 게이트 클럭(GCLK5)에 해당되고, 제2 클럭 신호(CLK2)는 제2 게이트 클럭(GCLK2)에 해당되며, 제3 클럭 신호(CLK3)는 제4 게이트 클럭(GCLK4)에 해당된다.

쉬프트 레지스터부들(11~1n)에는 턴 온 레벨의 제1 직류 구동전압(EVSS)과 턴 오프 레벨의 제2 직류 구동전압(EVDD)이 입력된다. 제1 쉬프트 레지스터부(11)는 별도의 스타트 전압(VST)을 입력받아 동작되며, 제2 내지 제n 쉬프트 레지스터부(12~1n) 각각은 바로 전단의 스캔 펄스(g1~gn-1)를 스타트 전압으로 입력받아 동작된다. 제1 쉬프트 레지스터부(11)에 입력되는 스타트 전압(VST)은 도 8과 같이 제3 클럭 신호(CLK3) 즉, 제5 게이트 클럭(GCLK5)에 동기된다.

선택 블록(2)은 다수의 선택부들(21~2n)을 포함한다. 선택부들(21~2n)에는 턴 온 레벨의 제1 직류 구동전압(EVSS)과 턴 오프 레벨의 제2 직류 구동전압(EVDD)이 입력된다. 선택부들(21~2n)은 쉬프트 레지스터부들(11~1n)의 출력단에 각각 접속되어 쉬프트 레지스터부들(11~1n)로부터 스캔 펄스(g1~gn)를 입력받는다. 선택부들(21~2n)에는 제3 클럭 신호(CLK3)가 입력된다. 제1 선택부(21)에 입력되는 제3 클럭 신호(CLK3)는 제5 게이트 클럭(GCLK5)에 해당되고, 제2 선택부(22)에 입력되는 제3 클럭 신호(CLK3)는 제1 게이트 클럭(GCLK1)에 해당되며, 제n-1 선택부(2n-1)에 입력되는 제3 클럭 신호(CLK3)는 제3 게이트 클럭(GCLK3)에 해당되고, 제n 선택부(2n)에 입력되는 제3 클럭 신호(CLK3)는 제4 게이트 클럭(GCLK4)에 해당된다.

선택부들(21~2n)은 선택 신호(SEL)와, 제1 공통 제어신호(SEB) 및 제2 공통 제어신호(SE)를 공통으로 입력받는다. 선택 신호(SEL)는 2D 영상 구현시 턴 온 레벨로 입력되고, 3D 영상 구현시 턴 오프 레벨로 입력된다. 선택부들(21~2n)은 턴 온 레벨의 선택 신호(SEL)에 응답하여 스캔 펄스(g1~gn)를 각각의 제1 출력 노드(NA)에 인가하여 제1 출력 노드들(NA)을 순차적으로 턴 온 레벨로 세트(set) 시킴과 아울러 제3 클럭 신호(CLK3)를 각각의 제2 출력 노드(NB)에 인가하여 제2 출력 노드들(NB)을 순차적으로 턴 온 레벨로 리세트(reset) 시킨다. 선택부들(21~2n)은 턴 오프 레벨의 선택 신호(SEL)에 응답하여 제1 공통 제어신호(SEB)에 따라 제1 출력 노드들(NA)을 동시에 턴 온 레벨로 세트시킴과 아울러 제2 공통 제어신호(SE)에 따라 제2 출력 노드들(NB)을 동시에 턴 온 레벨로 리세트 시킨다.

버퍼 블록(3)은 다수의 버퍼부들(31~3n)을 포함한다. 버퍼부들(31~3n)에는 턴 온 레벨의 제1 직류 구동전압(EVSS)과 턴 오프 레벨의 제2 직류 구동전압(EVDD)이 입력된다. 버퍼부들(31~3n) 각각은 제1 및 제2 출력 노드(NA,NB)를 통해 선택 블록(2)의 선택부들(21~2n)에 일대일로 접속된다. 버퍼부들(31~3n) 각각은 제1 출력 노드(NA)가 턴 온 레벨로 세트된 직후부터 제2 출력 노드(NB)가 턴 온 레벨로 리세트되기 직전까지 에미션 펄스를 턴 오프 레벨로 발생하고 제2 출력 노드(NB)가 턴 온 레벨로 리세트된 직후부터 에미션 펄스를 턴 온 레벨로 발생한다.

도 3은 선택 블록(2)에 포함된 다수의 선택부들(21~2n) 중 어느 하나를 상세히 보여준다. 도 3에서, 'gout'는 스캔 펄스(g1~gn) 중 어느 하나를 지시한다.

도 3을 참조하면, 선택부는 P-type으로 구현되는 다수의 TFT들(T20~T25)을 구비한다.

제20 TFT(T20)는 선택 신호(SEL)의 입력단에 접속된 게이트전극, 스캔 펄스(gout)의 입력단에 접속된 소스전극, 제1 출력 노드(NA)에 접속된 드레인전극을 구비한다. 제20 TFT(T20)는 선택 신호(SEL)에 따라 스캔 펄스(gout)의 입력단과 제1 출력 노드(NA) 사이의 전류 패스를 스위칭한다.

제21 TFT(T21)는 선택 신호(SEL)의 입력단에 접속된 게이트전극, 제3 클럭신호(CLK3)의 입력단에 접속된 소스전극, 제2 출력 노드(NB)에 접속된 드레인전극을 구비한다. 제21 TFT(T21)는 선택 신호(SEL)에 따라 제3 클럭신호(CLK3)의 입력단과 제2 출력 노드(NB) 사이의 전류 패스를 스위칭한다.

제22 TFT(T22)는 제1 공통 제어신호(SEB)의 입력단에 접속된 게이트전극, 제1 출력 노드(NA)에 접속된 소스전극, 제1 직류 구동전압(EVSS)의 입력단에 접속된 드레인전극을 구비한다. 제22 TFT(T22)는 제1 공통 제어신호(SEB)에 따라 제1 출력 노드(NA)와 제1 직류 구동전압(EVSS)의 입력단 사이의 전류 패스를 스위칭한다.

제23 TFT(T23)는 제1 공통 제어신호(SEB)의 입력단에 접속된 게이트전극, 제2 직류 구동전압(EVDD)의 입력단에 접속된 소스전극, 제2 출력 노드(NB)에 접속된 드레인전극을 구비한다. 제23 TFT(T23)는 제1 공통 제어신호(SEB)에 따라 제2 직류 구동전압(EVDD)의 입력단과 제2 출력 노드(NB) 사이의 전류 패스를 스위칭한다.

제24 TFT(T24)는 제2 공통 제어신호(SE)의 입력단에 접속된 게이트전극, 제2 직류 구동전압(EVDD)의 입력단에 접속된 소스전극, 제1 출력 노드(NA)에 접속된 드레인전극을 구비한다. 제24 TFT(T24)는 제2 공통 제어신호(SE)에 따라 제2 직류 구동전압(EVDD)의 입력단과 제1 출력 노드(NA) 사이의 전류 패스를 스위칭한다.

제25 TFT(T25)는 제2 공통 제어신호(SE)의 입력단에 접속된 게이트전극, 제2 출력 노드(NB)에 접속된 소스전극, 제1 직류 구동전압(EVSS)의 입력단에 접속된 드레인전극을 구비한다. 제25 TFT(T25)는 제2 공통 제어신호(SE)에 따라 제2 출력 노드(NB)와 제1 직류 구동전압(EVSS)의 입력단 사이의 전류 패스를 스위칭한다.

이러한 선택부의 동작을 도 4 내지 도 6을 결부하여 설명하면 다음과 같다.

도 4와 같이 2D 영상 구현을 위한 2D 모드에서, 선택 신호(SEL)는 턴 온 레벨(Low)로 입력되고, 제1 및 제2 공통 제어신호(SEB,SE)는 턴 오프 레벨(High)로 입력된다. 2D 모드에서 제20 및 제21 TFT(T20,T21)는 턴 온되고, 제22 내지 제25 TFT(T22~T25)는 턴 오프 된다.

이러한 TFT들(T20~T25)의 스위칭 동작을 통해 제1 출력 노드(NA)는 스캔 펄스(gout)에 의해 턴 온 레벨로 세트 되고, 제2 출력 노드(NB)는 제3 클럭 신호(CLK3)에 의해 턴 온 레벨로 리세트된다. 그 결과, 버퍼 블록(3)을 통해 발생되는 에미션 펄스(EM1~EMn)는 도 5와 같이 제1 출력 노드(NA)가 스캔 펄스(gout)에 따라 세트될 때 턴 오프 레벨(High)로 라이징(rising) 된 후, 이 턴 오프 레벨(High)을 제2 출력 노드(NB)가 제3 클럭 신호(CLK3)에 따라 리세트 되기 직전까지 유지한다. 그리고, 에미션 펄스(EM1~EMn)는 제2 출력 노드(NB)가 제3 클럭 신호(CLK3)에 따라 리세트될 때 턴 온 레벨(Low)로 폴링(falling) 된 후, 이 턴 온 레벨(Low)을 대략 한 프레임 동안 유지한다. 제3 클럭 신호(CLK3)는 제1 클럭 신호(CLK1)에 동기되는 스캔 펄스(gout)로부터 4 수평기간 지연되어 입력되므로, 에미션 펄스는 4 수평기간(4H)만큼 턴 오프 레벨(High)을 유지한다. 스캔 펄스(gout)와 제3 클럭 신호(CLK3)는 각각은 순차적으로 1 수평기간씩 지연되어 입력되므로, 이웃한 에미션 펄스들의 턴 오프 레벨(High)은 3 수평기간(3H)만큼씩 오버랩(overlap) 된다. 에미션 펄스가 턴 오프 레벨(High)로 발생되는 구간은 데이터의 어드레싱 구간(Addressing)에 대응되고, 에미션 펄스가 턴 온 레벨(Low)로 발생되는 구간은 발광 구간(Emission)에 대응된다. 이와 같이, 2D 모드에서는 제1 출력 노드들(NA)이 순차적으로 세트되고 또한, 제2 출력 노드들(NB)이 순차적으로 리세트되기 때문에 버퍼 블록(3)을 통해 발생되는 에미션 펄스(EM1~EMn)는 1 수평기간씩 순차적으로 위상이 쉬프트되어 순차 발광을 구현할 수 있게 된다.

한편, 도 4와 같이 3D 영상 구현을 위한 3D 모드에서, 선택 신호(SEL)는 턴 오프 레벨(High)로 입력된다. 제1 공통 제어신호(SEB)는 제1 출력 노드(NA)를 세트 시키기 위한 제1 구간(P1)에서 턴 온 레벨(Low)로 입력되고, 제2 출력 노드(NB)를 리세트 시키기 위한 제3 구간(P3), 제1 구간(P1)과 제3 구간(P3) 사이의 제2 구간(P2), 및 제3 구간 이후의 제4 구간(P4) 각각에서 턴 오프 레벨(High)로 입력된다. 제2 공통 제어신호(SE)는 제2 출력 노드(NB)를 리세트 시키기 위한 제3 구간(P3)에서 턴 온 레벨(Low)로 입력되고, 제1 출력 노드(NA)를 세트 시키기 위한 제1 구간(P1), 제1 구간(P1)과 제3 구간(P3) 사이의 제2 구간(P2), 및 제3 구간 이후의 제4 구간(P4) 각각에서 턴 오프 레벨(High)로 입력된다. 3D 모드에서 제20 및 제21 TFT(T20,T21)는 제1 내지 제4 구간(P1~P4)에서 계속해서 턴 오프 된다. 제1 구간(P1)에서 제22 및 제23 TFT(T22,T23)는 턴 온 되고, 제24 및 제25 TFT(T24,T25)는 턴 오프 된다. 제3 구간(P3)에서 제22 및 제23 TFT(T22,T23)는 턴 오프 되고, 제24 및 제25 TFT(T24,T25)는 턴 온 된다. 제2 및 제4 구간(P2,P4)에서, 제22 내지 제25 TFT(T22~T25)는 모두 턴 오프 된다.

이러한 TFT들(T20~T25)의 스위칭 동작을 통해 제1 출력 노드(NA)는 제1 공통 제어신호(SEB)에 의해 제1 구간(P1)에서 턴 온 레벨로 세트 되고, 제2 출력 노드(NB)는 제2 공통 제어신호(SE)에 의해 제3 구간(P3)에서 턴 온 레벨로 리세트된다. 그 결과, 버퍼 블록(3)을 통해 발생되는 에미션 펄스(EM1~EMn)는 도 6과 같이 제1 출력 노드(NA)가 제1 공통 제어신호(SEB)에 따라 세트될 때 턴 오프 레벨(High)로 라이징(rising) 된 후, 이 턴 오프 레벨(High)을 제2 출력 노드(NB)가 제2 공통 제어신호(SE)에 따라 리세트 되기 직전까지 유지한다. 그리고, 에미션 펄스(EM1~EMn)는 제2 출력 노드(NB)가 제2 공통 제어신호(SE)에 따라 리세트될 때 턴 온 레벨(Low)로 폴링(falling) 된 후, 이 턴 온 레벨(Low)을 대략 한 프레임(1F) 동안 유지한다. 제1 및 제2 공통 제어신호(SEB,SE)는 모든 선택부들에 동 타이밍에 입력되므로, 에미션 펄스(EM1~EMn)는 동시에 대략 한 프레임을 주기로 턴 오프 레벨(High)과 턴 온 레벨(Low)을 반복하게 된다. 에미션 펄스가 턴 오프 레벨(High)로 발생되는 제1 및 제2 구간(P1,P2)은 좌안 영상 데이터 또는 우안 영상 데이터가 화소들에 순차적으로 어드레싱되는 구간에 대응되고, 에미션 펄스가 턴 온 레벨(Low)로 발생되는 제3 및 제4 구간(P3,P4)은 어드레싱 완료된 좌안 영상 데이터 또는 우안 영상 데이터에 의해 화소들이 동시에 발광하는 구간에 대응된다. 이와 같이, 3D 모드에서는 제1 출력 노드들(NA)이 동시에 세트되고 또한, 제2 출력 노드들(NB)이 동시에 리세트되기 때문에 버퍼부들(31~3n)을 통해 발생되는 에미션 펄스(EM1~EMn)는 위상 지연없이 동시 발광을 구현한다.

도 7은 서로 종속적으로 접속된 제1 쉬프트 레지스터부(11), 제1 선택부(21) 및 제1 버퍼부(31)의 구체적인 회로를 보여준다.

제1 쉬프트 레지스터부(11)는 P-type으로 구현되는 다수의 TFT들(T10~T19)과, 다수의 커패시터들(C10~C12)을 구비한다.

제10 TFT(T10)는 스타트 전압(VST)의 입력단에 다이오드 커넥션(diode-connection) 되게 접속된 게이트전극과 드레인전극, 제11 TFT(T11)의 드레인전극에 접속된 소스전극을 구비한다. 제11 TFT(T11)는 제3 클럭 신호(CLK3)의 입력단에 접속된 게이트전극, Q 노드에 접속된 소스전극, 제10 TFT(T10)의 소스전극에 접속된 드레인전극을 구비한다. 제12 TFT(T12)는 QB 노드에 접속된 게이트전극, 제13 TFT(T13)의 드레인전극에 접속된 소스전극, Q 노드에 접속된 드레인전극을 구비한다. 제13 TFT(T13)는 QB 노드에 접속된 게이트전극, 제2 직류 구동전압(EVDD)의 입력단에 접속된 소스전극, 제12 TFT(T12)의 소스전극에 접속된 드레인전극을 구비한다. 제14 TFT(T14)는 제2 클럭신호(CLK2)의 입력단에 접속된 게이트전극, 제15 TFT(T15)의 드레인전극에 접속된 소스전극, 제1 직류 구동전압(EVSS)의 입력단에 접속된 드레이전극을 구비한다. 제15 TFT(T15)는 제2 클럭신호(CLK2)의 입력단에 접속된 게이트전극, QB 노드에 접속된 소스전극, 제14 TFT(T14)의 소스전극에 접속된 드레인전극을 구비한다. 제16 TFT(T16)는 스타트 전압(VST)의 입력단에 접속된 게이트전극, 제17 TFT(T17)의 드레인전극에 접속된 소스전극, QB 노드에 접속된 드레인전극을 구비한다. 제17 TFT(T17)는 스타트 전압(VST)의 입력단에 접속된 게이트전극, 제2 직류 구동전압(EVDD)의 입력단에 접속된 소스전극, 제16 TFT(T16)의 소스전극에 접속된 드레인전극을 구비한다. 제18 TFT(T18)는 Q 노드에 접속된 게이트전극, 출력단(No11)에 접속된 소스전극, 제1 클럭 신호(CLK1)의 입력단에 접속된 드레인전극을 구비한다. 제19 TFT(T19)는 QB 노드에 접속된 게이트전극, 제2 직류 구동전압(EVDD)의 입력단에 접속된 소스전극, 출력단(No11)에 접속된 드레인전극을 구비한다. 제10 커패시터(C10)는 Q 노드와 제2 직류 구동전압(EVDD)의 입력단 사이에 접속된다. 제11 커패시터(C11)는 QB 노드와 제2 직류 구동전압(EVDD)의 입력단 사이에 접속된다. 제12 커패시터(C11)는 Q 노드와 출력단(No11) 사이에 접속된다.

이러한 제1 쉬프트 레지스터부(11)의 동작을 도 8을 결부하여 설명하면 다음과 같다. 서로 동기되는 스타트 전압(VST)과 제3 클럭 신호(CLK3)가 입력되면, 제10, 제11 TFT(T10,T11)가 턴 온 되어 Q 노드를 중간 레벨로 방전하고, 제16 및 제17 TFT(T16,T17)가 턴 온 되어 QB 노드를 턴 오프 레벨의 제2 직류 구동전압(EVDD)으로 충전한다. 이어서, 스타트 전압(VST)으로부터 1 수평기간 지연된 제1 클럭 신호(CLK1)가 입력되면, Q 노드의 전위는 부스팅되어 중간 레벨에서 턴 온 레벨(EVSS)로 낮아진다. 이에 따라, 제18 TFT(T18)는 턴 온 되어 제1 클럭 신호(CLK1)를 제1 스캔펄스(g1)로서 출력단(No11)에 인가한다. Q 노드의 전위는 제1 클럭 신호(CLK1)의 입력이 종료된 시점에서 중간 레벨로 다시 상승한다. 이어서, 제1 클럭 신호(CLK1)로부터 2 수평기간 지연된 제2 클럭 신호(CLK2)가 입력되면, 제14 및 제15 TFT(T14,T15)의 턴 온에 의해 QB 노드는 턴 온 레벨의 제1 직류 구동전압(EVSSS)으로 방전된다. 이에 따라, 제19 TFT(T19)는 턴 온 되어 턴 오프 레벨의 제2 직류 구동전압(EVDD)을 제1 스캔펄스(g1)로서 출력단(No11)에 인가한다. QB 노드가 턴 온 레벨의 제1 직류 구동전압(EVSSS)으로 방전될 때, 제12 및 제13 TFT(T12,T13)의 턴 온에 의해 Q 노드는 턴 오프 레벨의 제2 직류 구동전압(EVDD)으로 충전된다. 이에 따라 Q 노드의 전위는 중간 레벨에서 턴 오프 레벨(EVDD)로 상승한다. 제10 내지 제12 커패시터(C10~C12)는 출력단(No11)에 인가되는 제1 스캔펄스(g1)의 출력 파형을 안정화시키는 기능을 한다.

제1 선택부(21)는 도 3에서 설명한 것과 실질적으로 동일하다.

제1 버퍼부(31)는 P-type으로 구현되는 다수의 TFT들(T30~T39)과, 다수의 커패시터들(C30,C31)을 구비한다.

제30 TFT(T30)는 제1 선택부(21)의 제2 출력 노드(NB)에 접속된 게이트전극, EQ 노드에 접속된 소스전극, 제1 직류 구동전압(EVSSS)의 입력단에 접속된 드레인전극을 구비한다. 제31 TFT(T31)는 제1 선택부(21)의 제1 출력 노드(NA)에 접속된 게이트전극, EQB 노드에 접속된 소스전극, 제1 직류 구동전압(EVSSS)의 입력단에 접속된 드레인전극을 구비한다. 제32 TFT(T32)는 EQB 노드에 접속된 게이트전극, 제33 TFT(T33)의 드레인전극에 접속된 소스전극, EQ 노드에 접속된 드레인전극을 구비한다. 제33 TFT(T33)는 EQB 노드에 접속된 게이트전극, 제2 직류 구동전압(EVDD)의 입력단에 접속된 소스전극, 제32 TFT(T32)의 소스전극에 접속된 드레인전극을 구비한다. 제34 TFT(T34)는 출력단(No31)에 접속된 게이트전극, EQ 노드에 접속된 소스전극, 제1 직류 구동전압(EVSSS)의 입력단에 접속된 드레인전극을 구비한다. 제35 TFT(T35)는 제1 선택부(21)의 제2 출력 노드(NB)에 접속된 게이트전극, 제2 직류 구동전압(EVDD)의 입력단에 접속된 소스전극, EQB 노드에 접속된 드레인전극을 구비한다. 제36 TFT(T36)는 출력단(No31)에 접속된 게이트전극, 제38 TFT(T38)와 제39 TFT(T39)에 공통 접속되는 소스전극, 제1 직류 구동전압(EVSSS)의 입력단에 접속된 드레인전극을 구비한다. 제 37 TFT(T37)는 EQ 노드에 접속된 게이트전극, 출력단(No31)에 접속된 소스전극, 제1 직류 구동전압(EVSSS)의 입력단에 접속된 드레인전극을 구비한다. 제 38 TFT(T38)는 EQB 노드에 접속된 게이트전극, 제36 TFT(T36)의 소스전극에 접속된 소스전극, 출력단(No31)에 접속된 드레인전극을 구비한다. 제 39 TFT(T39)는 EQB 노드에 접속된 게이트전극, 제2 직류 구동전압(EVDD)의 입력단에 접속된 소스전극, 제36 TFT(T36)의 소스전극에 접속된 드레인전극을 구비한다. 제30 커패시터(C30)는 제2 직류 구동전압(EVDD)의 입력단과 EQB 노드의 사이에 접속되고, 제31 커패시터(C31)는 EQ 노드와 출력단(No31) 사이에 접속된다.

이러한 제1 버퍼부(31)의 동작을 도 8 및 도 9를 결부하여 설명하면 다음과 같다.

먼저, 2D 모드에서 제1 버퍼부(31)의 동작을 도 8을 결부하여 설명한다. 제1 클럭 신호(CLK1)에 동기되는 제1 스캔 펄스(g1)에 의해 제1 출력 노드(NA)가 턴 온 레벨로 세트 되면, 제31 TFT(T31)는 턴 온 되어 EQB 노드를 턴 온 레벨의 제1 직류 구동전압(EVSS)으로 방전한다. 이에 따라 제38 및 제39 TFT(T38,T39)는 턴 온 되어 턴 오프 레벨의 제2 직류 구동전압(EVDD)을 출력단(No31)에 인가함으로써 제1 에미션 펄스(EM1)를 라이징 시킨다. 이때, 제32 및 제33 TFT(T32,T33)도 턴 온 되어 EQ 노드를 턴 오프 레벨의 제2 직류 구동전압(EVDD)으로 충전함으로써, 제37 TFT(T37)을 턴 오프 시킨다. 제1 에미션 펄스(EM1)는 제2 출력 노드(NB)가 턴 온 레벨로 세트될 때까지 턴 오프 레벨의 제2 직류 구동전압(EVDD)으로 유지된다. 이어서, 제1 클럭 신호(CLK1)로부터 4 수평기간(4H)만큼 지연된 제3 클럭 신호(CLK3)에 의해 제2 출력 노드(NB)가 턴 온 레벨로 세트 되면, 제30 TFT(T30)는 턴 온 되어 EQ 노드를 턴 온 레벨의 제1 직류 구동전압(EVSS)으로 방전한다. 이에 따라 제37 TFT(T37)는 턴 온 되어 턴 온 레벨의 제1 직류 구동전압(EVSS)을 출력단(No31)에 인가함으로써 제1 에미션 펄스(EM1)를 폴링 시킨다. 이때, 제35 TFT(T35)도 턴 온 되어 EQB 노드를 턴 오프 레벨의 제2 직류 구동전압(EVDD)으로 충전함으로써, 제38 및 제39 TFT(T38,T39)를 턴 오프 시킨다. 제34 TFT(T34)는 출력단(No31)의 전위가 턴 온 레벨로 라이징되는 시점에서 턴 온 되어 제1 에미션 펄스(EM1)를 대략 한 프레임 동안 턴 온 레벨의 제1 직류 구동전압(EVSS)으로 유지시킨다. 제36 TFT(T34)는 출력단(No31)의 전위가 턴 온 레벨로 라이징되는 시점에서 턴 온 되어 제38 TFT(T38)와 제39 TFT(T39)의 사이에 턴 온 레벨의 제1 직류 구동전압(EVSS)을 인가한다. 제30 및 제31 커패시터(C30,C31)는 출력단(No31)에 인가되는 제1 에미션 펄스(EM1)의 출력 파형을 안정화시킨다. 도 8에 도시된 제2 에미션 펄스(EM2)는 제1 버퍼부(31)의 아래에 배치된 제2 버퍼부(32)에서 발생되는 신호로서, 제1 에미션 펄스(EM1)로부터 1 수평기간 지연되어 발생된다.

다음으로, 3D 모드에서 제1 버퍼부(31)의 동작을 도 9를 결부하여 설명한다. 제1 공통 제어신호(SEB)에 의해 제1 구간(P1)에서 제1 출력 노드(NA)가 턴 온 레벨로 세트 되면, 제31 TFT(T31)는 턴 온 되어 EQB 노드를 턴 온 레벨의 제1 직류 구동전압(EVSS)으로 방전한다. 이에 따라 제38 및 제39 TFT(T38,T39)는 턴 온 되어 턴 오프 레벨의 제2 직류 구동전압(EVDD)을 출력단(No31)에 인가함으로써 제1 에미션 펄스(EM1)를 라이징 시킨다. 이때, 제32 및 제33 TFT(T32,T33)도 턴 온 되어 EQ 노드를 턴 오프 레벨의 제2 직류 구동전압(EVDD)으로 충전함으로써, 제37 TFT(T37)을 턴 오프 시킨다. 제1 에미션 펄스(EM1)는 제2 구간(P2) 동안 턴 오프 레벨의 제2 직류 구동전압(EVDD)으로 유지된다. 이어서, 제2 공통 제어신호(SE)에 의해 제3 구간(P3)에서 제2 출력 노드(NB)가 턴 온 레벨로 리세트되면, 제30 TFT(T30)는 턴 온 되어 EQ 노드를 턴 온 레벨의 제1 직류 구동전압(EVSS)으로 방전한다. 이에 따라 제37 TFT(T37)는 턴 온 되어 턴 온 레벨의 제1 직류 구동전압(EVSS)을 출력단(No31)에 인가함으로써 제1 에미션 펄스(EM1)를 폴링 시킨다. 이때, 제35 TFT(T35)도 턴 온 되어 EQB 노드를 턴 오프 레벨의 제2 직류 구동전압(EVDD)으로 충전함으로써, 제38 및 제39 TFT(T38,T39)를 턴 오프 시킨다. 제34 TFT(T34)는 출력단(No31)의 전위가 턴 온 레벨로 라이징되는 시점에서 턴 온 되어 제1 에미션 펄스(EM1)를 제4 구간(P4) 동안에도 턴 온 레벨의 제1 직류 구동전압(EVSS)으로 유지시킨다. 제36 TFT(T34)는 출력단(No31)의 전위가 턴 온 레벨로 라이징되는 시점에서 턴 온 되어 제38 TFT(T38)와 제39 TFT(T39)의 사이에 턴 온 레벨의 제1 직류 구동전압(EVSS)을 인가한다. 제30 및 제31 커패시터(C30,C31)는 출력단(No31)에 인가되는 제1 에미션 펄스(EM1)의 출력 파형을 안정화시킨다. 도 9에 도시된 제2 에미션 펄스(EM2)는 제1 버퍼부(31)의 아래에 배치된 제2 버퍼부(32)에서 발생되는 신호로서, 제1 에미션 펄스(EM1)와 동시에 발생된다.

도 10 내지 도 12는 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 보여준다.

도 10 및 도 11을 참조하면, 본 발명의 실시예에 따른 유기발광다이오드 표시장치는 화소들(P)이 매트릭스 형태로 배열되는 표시패널(50)과, 데이터라인들(54)을 구동시키기 위한 데이터 드라이버(52)와, 게이트라인들(55,56)을 구동시키기 위한 게이트 드라이버(53)와, 드라이버들(52,53)의 동작을 제어하는 제어회로(51)를 구비한다. 유기발광다이오드 표시장치는 3D 영상 구현을 위해 액정셔터 안경(60)을 더 구비한다.

표시패널(50)에는 다수의 데이터라인들(54)과 게이트라인들(55,56)이 서로 교차되고 그 교차영역마다 화소들(P)이 배치된다. 게이트라인들(55,56)은 다수의 스캔라인들(55)과 다수의 에미션라인들(56)을 포함한다. 화소들(P) 각각은 제1 구동전압(Vdd), 제2 구동전압(Vss), 제3 구동전압(Vref)을 공급받는다. 화소들(P) 각각은 구동 전류에 의해 발광하는 유기발광다이오드와, 소스-게이트 간 전압에 따라 구동 전류를 제어하는 구동 TFT와, 스캔라인들(55)에 연결된 적어도 하나 이상의 스위치 TFT와, 에미션라인들(56)에 연결된 에미션 TFT와, 적어도 하나의 스토리지 커패시터를 구비할 수 있다.

제어회로(51)는 외부로부터 입력되는 디지털 비디오 데이터(DATA)를 표시패널(50)의 해상도에 맞게 재정렬하여 데이터 드라이버(52)에 공급한다. 또한, 제어회로(51)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터 드라이버(52)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)와, 게이트 드라이버(53)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 발생한다.

제어회로(51)는 3D 영상 구현시 디지털 비디오 데이터(DATA)를 좌안 영상 구현을 위한 좌안 데이터(L)와 우안 영상 구현을 위한 우안 데이터(R)로 분리한 후 데이터 드라이버(52)에 공급한다. 제어회로(51)는 3D 영상 구현시 액정셔터 안경(60)의 셔터들(STL,STR)을 제어하기 위한 셔터 제어신호(CST)를 발생한다. 제어회로(51)는 3D 영상 구현시 프레임 주파수를 입력 프레임 주파수의 N(N은 2 이상의 양의 정수) 배로 체배하고 N 배속 프레임 주파수를 기준으로 제어신호들(DDC,GDC,CST)를 발생할 수 있다. 여기서, 입력 프레임 주파수는 PAL(Phase Alternate Line) 방식에서 50Hz이고 NTSC(National Television Standards Committee) 방식에서 60Hz이다. 제어회로(51)는 2D 영상 구현시 턴 온 레벨의 선택 신호(SEL)를 발생하고, 3D 영상 구현시 턴 오프 레벨의 선택신호(SEL)를 발생한다.

데이터 드라이버(52)는 데이터 제어신호(DDC)에 따라 제어회로(51)에서 입력되는 데이터(DATA)를 아날로그 데이터전압(이하, 데이터전압이라 함)으로 변환하여 데이터라인들(14)에 공급한다.

게이트 드라이버(53)는 도 2 내지 도 9를 통해 설명한 쉬프트 레지스터 블록(1), 선택 블록(2) 및 버퍼 블록(3)을 구비한다. 쉬프트 레지스터 블록(1)은 게이트 제어신호(GDC)에 따라 스캔펄스를 발생하여 스캔라인들(55)에 공급한다. 선택 블록(2)은 선택신호(SEL)에 따라 버퍼 블록(3)의 동작을 제어한다. 버퍼 블록(3)은 게이트 제어신호(GDC)와 선택 블록(2)의 출력에 따라 에미션펄스를 발생하여 에미션라인들(56)에 공급한다. 게이트 드라이버(53)는 GIP(Gate In Panel) 방식에 따라 화소들의 TFT와 동일한 공정으로 표시패널(50)의 비 표시영역에 형성된다.

액정셔터 안경(60)은 전기적으로 개별 제어되는 좌안 셔터(STL)와 우안 셔터(STR)를 구비한다. 좌안 셔터(STL)와 우안 셔터(STR) 각각은 제1 투명기판, 제1 투명기판 상에 형성된 제1 투명전극, 제2 투명기판, 제2 투명기판 상에 형성된 제2 투명전극, 제1 및 제2 투명기판 사이에 형성된 액정층을 포함한다. 제1 투명전극에는 기준전압이 공급되고 제2 투명전극에는 ON/OFF 전압이 공급된다. 좌안 셔터(STL)와 우안 셔터(STR) 각각은 셔터 제어신호(CST)에 응답하여 제2 투명전극에 ON 전압이 공급될 때 표시패널(50)로부터의 빛을 투과시키는 반면, 제2 투명전극에 OFF 전압이 공급될 때 표시패널(50)로부터의 빛을 차단한다.

셔터제어신호 송신부(58)는 제어회로(51)에 접속되며, 제어회로(51)로부터 입력되는 셔터제어신호(CST)를 유/무선 인터페이스를 통해 셔터제어신호 수신부(62)에 전송한다. 셔터제어신호 수신부(62)는 액정셔터 안경(60)에 설치되어 유/무선 인터페이스를 통해 셔터제어신호(CST)를 수신하고, 셔터제어신호(CST)에 따라 액정셔터 안경(60)의 좌안 셔터(STL)와 우안 셔터(STR)를 교대로 개폐한다. 셔터제어신호(CST)가 제1 논리값으로 셔터제어신호 수신부(62)에 입력될 때(즉, 좌안 영상이 표시될 때), 좌안 셔터(STL)의 제2 투명전극에 ON 전압이 공급되는 반면에 우안 셔터(STR)의 제2 투명전극에 OFF 전압이 공급된다. 셔터제어신호(CST)가 제2 논리값으로 셔터제어신호 수신부(62)에 입력될 때(즉, 우안 영상이 표시될 때), 좌안 셔터(STL)의 제2 투명전극에 OFF 전압이 공급되는 반면에 우안 셔터(STR)의 제2 투명전극에 ON 전압이 공급된다. 결과적으로, 액정셔터 안경(60)의 좌안 셔터(STL)는 좌안 영상이 표시되는 기간에서 개방되고, 액정셔터 안경(60)의 우안 셔터(STR)는 우안 영상이 표시되는 기간에서 개방된다.

도 12는 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 통해 3D 영상을 구현하는 예를 보여준다.

도 12를 참조하면, 본 발명에 따른 유기발광다이오드 표시장치는 좌안 표시기간의 제1 프레임 동안 게이트 드라이버를 통해 스캔라인들을 순차 구동하여 데이터전압들을 화소들에 모두 충전한 후, 좌안 표시기간의 제2 프레임 동안 게이트 드라이버를 통해 에미션라인들을 동시 구동하여 화소들을 동시 발광시킨다. 그리고, 좌안 표시기간의 제2 프레임에서 액정셔터 안경의 좌안 셔터(STL)를 개방하여 화소들로부터 입사되는 좌안 영상을 공급받는다. 좌안 표시기간에서 액정셔터 안경의 우안 셔터(STR)는 폐쇄된다.

그리고, 본 발명에 따른 유기발광다이오드 표시장치는 우안 표시기간의 제1 프레임 동안 게이트 드라이버를 통해 스캔라인들을 순차 구동하여 데이터전압들을 화소들에 모두 충전한 후, 우안 표시기간의 제2 프레임 동안 게이트 드라이버를 통해 에미션라인들을 동시 구동하여 화소들을 동시 발광시킨다. 그리고, 우안 표시기간의 제2 프레임에서 액정셔터 안경의 우안 셔터(STR)를 개방하여 화소들로부터 입사되는 우안 영상을 공급받는다. 우안 표시기간에서 액정셔터 안경의 좌안 셔터(STL)는 폐쇄된다.

한편, 본 발명의 실시예에 따른 유기발광다이오드 표시장치는 2D 영상 구현시 게이트 드라이버를 통해 도 1의 (A)와 같이 순차 어드레싱 및 순차 발광을 실현한다.

상술한 바와 같이, 본 발명에 따른 게이트 드라이버 및 이를 포함한 유기발광다이오드 표시장치는 쉬프트 레지스터 블록과 버퍼 블록 사이에 선택 블록을 추가하여 순차 발광과 동시 발광을 선택적으로 구현할 수 있다. 즉, 2D 영상 구현시에는 순차 어드레싱과 함께 순차 발광을 구현하고, 3D 영상 구현시에는 순차 어드레싱이 모두 완료된 이후에 동시 발광을 구현할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 본 발명의 실시예에서는 게이트 드라이버의 TFT들이 P-type의 폴리 실리콘을 포함하는 경우를 예로 들었지만, 본 발명의 기술적 사상은 이외에도 아몰포스 실리콘 또는 옥사이드 실리콘 등을 포함하는 경우에도 그대로 미친다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

1: 쉬프트 레지스터 블록 2: 선택블록
3: 버퍼블록 53: 게이트 드라이버

Claims

캐스캐이드 접속된 다수의 쉬프트 레지스터부들을 포함하며, 스타트 전압과 제1 클럭신호, 제2 클럭신호 및 제3 클럭 신호에 응답하여 1 수평기간씩 위상이 쉬프트되는 스캔 펄스를 출력하는 쉬프트 레지스터 블록;
상기 쉬프트 레지스터부들에 각각 접속되어 상기 스캔 펄스와 상기 제3 클럭 신호를 입력 받고, 턴 온 레벨의 선택 신호에 응답하여 상기 스캔 펄스를 각각의 제1 출력 노드에 인가하여 제1 출력 노드들을 순차적으로 턴 온 레벨로 세트 시킴과 아울러 상기 제3 클럭 신호를 각각의 제2 출력 노드에 인가하여 제2 출력 노드들을 순차적으로 턴 온 레벨로 리세트 시키는 한편, 턴 오프 레벨의 상기 선택 신호에 응답하여 제1 공통 제어신호에 따라 상기 제1 출력 노드들을 동시에 턴 온 레벨로 세트시킴과 아울러 제2 공통 제어신호에 따라 상기 제2 출력 노드들을 동시에 턴 온 레벨로 리세트 시키는 다수의 선택부들을 포함하는 선택 블록; 및
상기 선택부들에 각각 접속되어 상기 제1 출력 노드가 세트된 직후부터 상기 제2 출력 노드가 리세트되기 직전까지 에미션 펄스를 턴 오프 레벨로 발생하고, 상기 제2 출력 노드가 리세트된 직후부터 상기 에미션 펄스를 턴 온 레벨로 발생하는 다수의 버퍼부들을 포함하는 버퍼 블록을 구비하는 것을 특징으로 하는 게이트 드라이버.
제 1 항에 있어서,
상기 제1 내지 제3 클럭 신호는 1 수평기간 만큼씩 위상이 쉬프트되는 5상의 게이트 클럭들 중에서 선택되며;
상기 제1 클럭 신호는 대응되는 쉬프트 레지스터부의 스캔 펄스와 위상이 동기되고, 상기 제2 클럭 신호는 상기 제1 클럭 신호로부터 2 수평기간만큼 위상이 지연되며, 상기 제3 클럭 신호는 제2 클럭 신호로부터 2 수평기간만큼 위상이 지연되는 것을 특징으로 하는 게이트 드라이버.
제 1 항에 있어서,
상기 선택 신호는 2D 영상 구현시 턴 온 레벨로 입력되고 3D 영상 구현시 턴 오프 레벨로 입력되는 것을 특징으로 하는 게이트 드라이버.
제 3 항에 있어서,
상기 2D 영상 구현시 상기 제1 및 제2 공통 제어신호는 턴 오프 레벨로 입력되고;
상기 3D 영상 구현시,
상기 제1 공통 제어신호는 상기 제1 출력 노드를 세트 시키기 위한 제1 구간에서 턴 온 레벨로 입력되고, 상기 제2 출력 노드를 리세트 시키기 위한 제3 구간, 상기 제1 구간과 상기 제3 구간 사이의 제2 구간, 및 상기 제3 구간 이후의 제4 구간 각각에서 턴 오프 레벨로 입력되고;
제2 공통 제어신호는 상기 제3 구간에서 턴 온 레벨로 입력되고, 상기 제1 구간, 상기 제2 구간, 및 상기 제4 구간 각각에서 턴 오프 레벨로 입력되는 것을 특징으로 하는 게이트 드라이버.
제 4 항에 있어서,
상기 선택부들 각각은,
상기 선택 신호에 따라 상기 스캔 펄스의 입력단과 상기 제1 출력 노드 사이의 전류 패스를 스위칭하는 제20 TFT;
상기 선택 신호에 따라 상기 제3 클럭신호의 입력단과 상기 제2 출력 노드 사이의 전류 패스를 스위칭하는 제21 TFT;
상기 제1 공통 제어신호에 따라 상기 제1 출력 노드와 턴 온 레벨의 제1 직류 구동전압의 입력단 사이의 전류 패스를 스위칭하는 제22 TFT;
상기 제1 공통 제어신호에 따라 턴 오프 레벨의 제2 직류 구동전압의 입력단과 상기 제2 출력 노드 사이의 전류 패스를 스위칭하는 제23 TFT;
상기 제2 공통 제어신호에 따라 상기 제2 직류 구동전압의 입력단과 상기 제1 출력 노드 사이의 전류 패스를 스위칭하는 제24 TFT; 및
상기 제2 공통 제어신호에 따라 상기 제2 출력 노드와 상기 제1 직류 구동전압의 입력단 사이의 전류 패스를 스위칭하는 제25 TFT를 구비하는 것을 특징으로 하는 게이트 드라이버.
제 4 항에 있어서,
상기 에미션 펄스는, 상기 제1 및 제2 구간에서 턴 오프 레벨로 발생되고, 상기 제3 및 제4 구간에서 턴 온 레벨로 발생되는 것을 특징으로 하는 게이트 드라이버.
제 6 항에 있어서,
상기 제1 및 제2 구간은 상기 3D 영상 구현을 위한 좌안 영상 데이터 또는 우안 영상 데이터가 화소들에 순차적으로 어드레싱되는 구간에 대응되고;
상기 제3 및 제4 구간은 어드레싱 완료된 상기 좌안 영상 데이터 또는 우안 영상 데이터에 의해 화소들이 동시에 발광하는 구간에 대응되는 것을 특징으로 하는 게이트 드라이버.
다수의 스캔라인들과 에미션라인들에 접속된 다수의 화소들을 포함하는 표시패널; 및
상기 스캔라인들에 스캔 펄스를 공급하고 상기 에미션라인들에 에미션 펄스를 공급하는 게이트 드라이버를 구비하고;
상기 게이트 드라이버는,
캐스캐이드 접속된 다수의 쉬프트 레지스터부들을 포함하며, 스타트 전압과 제1 클럭신호, 제2 클럭신호 및 제3 클럭 신호에 응답하여 1 수평기간씩 위상이 쉬프트되는 스캔 펄스를 출력하는 쉬프트 레지스터 블록;
상기 쉬프트 레지스터부들에 각각 접속되어 상기 스캔 펄스와 상기 제3 클럭 신호를 입력 받고, 턴 온 레벨의 선택 신호에 응답하여 상기 스캔 펄스를 각각의 제1 출력 노드에 인가하여 제1 출력 노드들을 순차적으로 턴 온 레벨로 세트 시킴과 아울러 상기 제3 클럭 신호를 각각의 제2 출력 노드에 인가하여 제2 출력 노드들을 순차적으로 턴 온 레벨로 리세트 시키는 한편, 턴 오프 레벨의 상기 선택 신호에 응답하여 제1 공통 제어신호에 따라 상기 제1 출력 노드들을 동시에 턴 온 레벨로 세트시킴과 아울러 제2 공통 제어신호에 따라 상기 제2 출력 노드들을 동시에 턴 온 레벨로 리세트 시키는 다수의 선택부들을 포함하는 선택 블록; 및
상기 선택부들에 각각 접속되어 상기 제1 출력 노드가 세트된 직후부터 상기 제2 출력 노드가 리세트되기 직전까지 에미션 펄스를 턴 오프 레벨로 발생하고, 상기 제2 출력 노드가 리세트된 직후부터 상기 에미션 펄스를 턴 온 레벨로 발생하는 다수의 버퍼부들을 포함하는 버퍼 블록을 구비하는 것을 특징으로 하는 유기발광다이오드 표시장치.
제 8 항에 있어서,
상기 제1 내지 제3 클럭 신호는 1 수평기간 만큼씩 위상이 쉬프트되는 5상의 게이트 클럭들 중에서 선택되며;
상기 제1 클럭 신호는 대응되는 쉬프트 레지스터부의 스캔 펄스와 위상이 동기되고, 상기 제2 클럭 신호는 상기 제1 클럭 신호로부터 2 수평기간만큼 위상이 지연되며, 상기 제3 클럭 신호는 제2 클럭 신호로부터 2 수평기간만큼 위상이 지연되는 것을 특징으로 하는 유기발광다이오드 표시장치.
제 8 항에 있어서,
상기 선택 신호는 2D 영상 구현시 턴 온 레벨로 입력되고 3D 영상 구현시 턴 오프 레벨로 입력되는 것을 특징으로 하는 유기발광다이오드 표시장치.
제 10 항에 있어서,
상기 2D 영상 구현시 상기 제1 및 제2 공통 제어신호는 턴 오프 레벨로 입력되고;
상기 3D 영상 구현시,
상기 제1 공통 제어신호는 상기 제1 출력 노드를 세트 시키기 위한 제1 구간에서 턴 온 레벨로 입력되고, 상기 제2 출력 노드를 리세트 시키기 위한 제3 구간, 상기 제1 구간과 상기 제3 구간 사이의 제2 구간, 및 상기 제3 구간 이후의 제4 구간 각각에서 턴 오프 레벨로 입력되고;
제2 공통 제어신호는 상기 제3 구간에서 턴 온 레벨로 입력되고, 상기 제1 구간, 상기 제2 구간, 및 상기 제4 구간 각각에서 턴 오프 레벨로 입력되는 것을 특징으로 하는 유기발광다이오드 표시장치.
제 11 항에 있어서,
상기 선택부들 각각은,
상기 선택 신호에 따라 상기 스캔 펄스의 입력단과 상기 제1 출력 노드 사이의 전류 패스를 스위칭하는 제20 TFT;
상기 선택 신호에 따라 상기 제3 클럭신호의 입력단과 상기 제2 출력 노드 사이의 전류 패스를 스위칭하는 제21 TFT;
상기 제1 공통 제어신호에 따라 상기 제1 출력 노드와 턴 온 레벨의 제1 직류 구동전압의 입력단 사이의 전류 패스를 스위칭하는 제22 TFT;
상기 제1 공통 제어신호에 따라 턴 오프 레벨의 제2 직류 구동전압의 입력단과 상기 제2 출력 노드 사이의 전류 패스를 스위칭하는 제23 TFT;
상기 제2 공통 제어신호에 따라 상기 제2 직류 구동전압의 입력단과 상기 제1 출력 노드 사이의 전류 패스를 스위칭하는 제24 TFT; 및
상기 제2 공통 제어신호에 따라 상기 제2 출력 노드와 상기 제1 직류 구동전압의 입력단 사이의 전류 패스를 스위칭하는 제25 TFT를 구비하는 것을 특징으로 하는 유기발광다이오드 표시장치.
제 11 항에 있어서,
상기 에미션 펄스는, 상기 제1 및 제2 구간에서 턴 오프 레벨로 발생되고, 상기 제3 및 제4 구간에서 턴 온 레벨로 발생되는 것을 특징으로 하는 유기발광다이오드 표시장치.
제 13 항에 있어서,
상기 제1 및 제2 구간은 상기 3D 영상 구현을 위한 좌안 영상 데이터 또는 우안 영상 데이터가 상기 화소들에 순차적으로 어드레싱되는 구간에 대응되고;
상기 제3 및 제4 구간은 어드레싱 완료된 상기 좌안 영상 데이터 또는 우안 영상 데이터에 의해 상기 화소들이 동시에 발광하는 구간에 대응되는 것을 특징으로 하는 유기발광다이오드 표시장치.
제 8 항에 있어서,
상기 게이트 드라이버는 상기 표시패널의 비 표시 영역에 형성되는 것을 특징으로 하는 유기발광다이오드 표시장치.