KR101407315B1 - 쉬프트 레지스터 - Google Patents

쉬프트 레지스터 Download PDF

Info

Publication number
KR101407315B1
KR101407315B1 KR1020130022287A KR20130022287A KR101407315B1 KR 101407315 B1 KR101407315 B1 KR 101407315B1 KR 1020130022287 A KR1020130022287 A KR 1020130022287A KR 20130022287 A KR20130022287 A KR 20130022287A KR 101407315 B1 KR101407315 B1 KR 101407315B1
Authority
KR
South Korea
Prior art keywords
switching element
pulse
voltage
scan output
scan
Prior art date
Application number
KR1020130022287A
Other languages
English (en)
Inventor
장용호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130022287A priority Critical patent/KR101407315B1/ko
Priority to US14/140,776 priority patent/US9384853B2/en
Priority to CN201310741318.0A priority patent/CN104021753B/zh
Application granted granted Critical
Publication of KR101407315B1 publication Critical patent/KR101407315B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266Details of drivers for scan electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 복합 파형의 스캔펄스를 출력할 수 있는 쉬프트 레지스터에 관한 것으로, A-스캔펄스 및 B-스캔펄스로 구성된 k개(k는 1보다 큰 자연수)의 복합펄스들을 순차적으로 출력하는 다수의 스테이지들을 포함하며; 적어도 어느 하나의 스테이지가, 외부로부터의 A-제어신호에 따라 A-세트 노드의 전압 및 적어도 하나의 A-리세트 노드의 전압을 제어하고, 그리고 상기 A-세트 노드의 전압, 상기 적어도 하나의 A-리세트 노드의 전압 및 어느 하나의 A-클럭펄스에 근거하여 A-캐리펄스를 생성하는 A-서브 스테이지; 외부로부터의 B-제어신호에 따라 B-세트 노드의 전압 및 적어도 하나의 B-리세트 노드의 전압을 제어하고, 그리고 상기 B-세트 노드의 전압, 상기 적어도 하나의 B-리세트 노드의 전압 및 어느 하나의 BB-클럭펄스에 근거하여 B-캐리펄스를 생성하는 적어도 하나의 B-서브 스테이지; 및, 상기 A-세트 노드의 전압 및 상기 B-캐리펄스 중 적어도 하나와 k개의 A-클럭펄스들에 근거하여 k개의 A-스캔펄스들을 생성하고, 상기 B-캐리펄스 및 k개의 B-클럭펄스에 근거하여 k개의 B-스캔펄스들을 생성하고, 그리고 서로 대응되는 A-스캔펄스와 B-스캔펄스를 하나의 복합펄스로서 출력하는 스캔출력제어부를 포함함을 특징으로 한다.

Description

쉬프트 레지스터{SHIFT REGISTER}
본 발명은 쉬프트 레지스터에 관한 것으로, 특히 유기발광다이오드 표시장치에서 복합 파형의 스캔펄스를 안정적으로 출력할 수 있는 쉬프트 레지스터에 대한 것이다.
유기발광다이오드 표시장치는 각 화소로 인가되는 구동 전류의 편차가 존재하여 이를 방지하기 위한 많은 수의 트랜지스터들이 그 화소 내부에 집적된다.
이 표시장치는 이들 트랜지스터를 구동하기 위한 많은 제어신호들을 순차적으로 발생시키는 쉬프트 레지스터를 구비한다.
종래의 쉬프트 레지스터는, 이러한 서로 다른 폭 및 타이밍을 갖는 2가지의 복합 파형의 스캔펄스를 출력하기 위해 멀티플렉서 구조를 채용하고 있었다.
그러나, 이러한 구조는 외부로부터 제공되는 고정된 정전압을 스위칭함으로써 상술된 복합 파형의 스캔펄스를 생성하는 바, 이 스캔펄스를 안정적으로 출력하기 위해서는 이를 스위칭하는 출력 트랜지스터의 사이즈가 거대해질 수밖에 없는 문제점이 있었다. 또한 이로 인해 표시장치의 사이즈가 증가할 수밖에 없는 부가적인 문제점이 있었다.
본 발명은 상술된 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 클럭펄스를 및 플로팅 구조를 이용하여 세트 노드를 부트스트랩핑시킴으로써 상대적으로 낮은 전압의 클럭펄스를 이용하여도 안정적으로 다수의 복합 파형의 스캔펄스(A-스캔펄스 및 B-스캔펄스)들를 출력할 수 있으며, 따라서 스캔출력 스위칭소자들의 크기를 상대적으로 작게 만들 수 있는 쉬프트 레지스터를 제공하는데 그 목적이 있다.
상술된 목적을 달성하기 위한 본 발명에 따른 쉬프트 레지스터는, A-스캔펄스 및 B-스캔펄스로 구성된 k개(k는 1보다 큰 자연수)의 복합펄스들을 순차적으로 출력하는 다수의 스테이지들을 포함하며; 적어도 어느 하나의 스테이지가, 외부로부터의 A-제어신호에 따라 A-세트 노드의 전압 및 적어도 하나의 A-리세트 노드의 전압을 제어하고, 그리고 상기 A-세트 노드의 전압, 상기 적어도 하나의 A-리세트 노드의 전압 및 어느 하나의 A-클럭펄스에 근거하여 A-캐리펄스를 생성하는 A-서브 스테이지; 외부로부터의 B-제어신호에 따라 B-세트 노드의 전압 및 적어도 하나의 B-리세트 노드의 전압을 제어하고, 그리고 상기 B-세트 노드의 전압, 상기 적어도 하나의 B-리세트 노드의 전압 및 어느 하나의 BB-클럭펄스에 근거하여 B-캐리펄스를 생성하는 적어도 하나의 B-서브 스테이지; 및, 상기 A-세트 노드의 전압 및 상기 B-캐리펄스 중 적어도 하나와 k개의 A-클럭펄스들에 근거하여 k개의 A-스캔펄스들을 생성하고, 상기 B-캐리펄스 및 k개의 B-클럭펄스에 근거하여 k개의 B-스캔펄스들을 생성하고, 그리고 서로 대응되는 A-스캔펄스와 B-스캔펄스를 하나의 복합펄스로서 출력하는 스캔출력제어부를 포함함을 특징으로 한다.
상기 k는 2이며; 상기 A-리세트 노드, B-리세트 노드 및 B-스테이지는 각각 하나이며; 상기 k개의 A-클럭펄스들은 위상차를 갖는 다수의 A1-클럭펄스들 및 다수의 A2-클럭펄스들로 구분되며; 상기 다수의 A1-클럭펄스들 중 어느 하나가 상기 A-서브 스테이지 및 스캔출력제어부로 공급되며; 상기 다수의 A2-클럭펄스들 중 어느 하나가 상기 스캔출력제어부로 공급되며; 상기 B-클럭펄스들은 B1-클럭펄스 및 B2-클럭펄스로 구분되며; 상기 A-스테이지는 A-캐리출력단자를 통해 A-캐리펄스를 출력하며; 상기 B-스테이지는 B-캐리출력단자를 통해 B-캐리펄스를 출력하며; 상기 스캔출력제어부는, 상기 A-세트 노드의 전압 및 상기 B-캐리펄스 중 적어도 하나와 A1-클럭펄스에 근거하여 A1-스캔펄스를 출력하고, 상기 B-캐리펄스 및 B1-클럭펄스에 근거하여 B1-스캔펄스를 생성하고, 상기 A1-스캔펄스와 B1-스캔펄스를 제 1 복합펄스로서 출력하며; 상기 스캔출력제어부는, A-세트 노드의 전압 및 상기 B-캐리펄스 중 적어도 하나와 A2-클럭펄스에 근거하여 A2-스캔펄스를 출력하고, 상기 B-캐리펄스 및 B2-클럭펄스에 근거하여 B2-스캔펄스를 생성하고, 상기 A2-스캔펄스와 B2-스캔펄스를 제 2 복합펄스로서 출력하며; 상기 적어도 하나의 스테이지는 상기 스캔출력제어부로부터의 제 1 복합펄스를 제 1 스캔출력단자를 통해 출력하고, 상기 스캔출력제어부로부터의 제 2 복합펄스를 제 2 스캔출력단자를 통해 출력함을 특징으로 한다.
상기 스캔출력제어부는, 상기 A-세트 노드의 전압에 따라 제어되며, 상기 A1-클럭펄스를 전송하는 A1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 A1-스캔출력 스위칭소자; 및, 상기 A-세트 노드의 전압에 따라 제어되며, 상기 A2-클럭펄스를 전송하는 A2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 A2-스캔출력 스위칭소자를 포함함을 특징으로 한다.
상기 스캔출력제어부는, 상기 A-세트 노드의 전압에 따라 제어되며, 상기 A1-클럭펄스를 전송하는 A1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 A1-스캔출력 스위칭소자; 상기 A-세트 노드의 전압에 따라 제어되며, 상기 A-세트 노드와 A-노드 사이에 접속된 A-제어 스위칭소자; 및, 상기 A-노드의 전압에 따라 제어되며, 상기 A2-클럭펄스를 전송하는 A2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 A2-스캔출력 스위칭소자를 포함함을 특징으로 한다.
상기 스캔출력제어부는, 상기 A-세트 노드의 전압에 따라 제어되며, 상기 A-세트 노드와 A1-노드 사이에 접속된 제 1 A-제어 스위칭소자; 상기 A1-노드의 전압에 따라 제어되며, 상기 A1-클럭펄스를 전송하는 A1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 A1-스캔출력 스위칭소자; 상기 A-세트 노드의 전압에 따라 제어되며, 상기 A-세트 노드와 A2-노드 사이에 접속된 제 2 A-제어 스위칭소자; 및, 상기 A2-노드의 전압에 따라 제어되며, 상기 A2-클럭펄스를 전송하는 A2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 A2-스캔출력 스위칭소자를 포함함을 특징으로 한다.
상기 스캔출력제어부는, 상기 A-세트 노드의 전압에 따라 제어되며, 상기 A1-클럭펄스를 전송하는 A1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 A1-스캔출력 스위칭소자; 상기 A-캐리펄스에 따라 제어되며, 상기 A-캐리출력단자와 A-노드 사이에 접속된 A-제어 스위칭소자; 및, 상기 A-노드의 전압에 따라 제어되며, 상기 A2-클럭펄스를 전송하는 A2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 A2-스캔출력 스위칭소자를 포함함을 특징으로 한다.
상기 스캔출력제어부는, 상기 A-캐리펄스에 따라 제어되며, 상기 A-캐리출력단자와 A1-노드 사이에 접속된 제 1 A-제어 스위칭소자; 상기 A1-노드의 전압에 따라 제어되며, 상기 A1-클럭펄스를 전송하는 A1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 A1-스캔출력 스위칭소자; 상기 A-캐리펄스에 따라 제어되며, 상기 A-캐리출력단자와 A2-노드 사이에 접속된 제 2 A-제어 스위칭소자; 및, 상기 A2-노드의 전압에 따라 제어되며, 상기 A2-클럭펄스를 전송하는 A2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 A2-스캔출력 스위칭소자를 포함함을 특징으로 한다.
상기 스캔출력제어부는, 상기 A-리세트 노드의 전압에 따라 제어되며, 상기 제 1 스캔출력단자와 제 1 방전용전압을 전송하는 제 1 방전용전원라인 사이에 접속된 A1-스캔방전 스위칭소자; 및, 상기 A-리세트 노드의 전압에 따라 제어되며, 상기 제 2 스캔출력단자와 제 2 방전용전압을 전송하는 제 2 방전용전원라인 사이에 접속된 A2-스캔방전 스위칭소자를 더 포함함을 특징으로 한다.
상기 스캔출력제어부는, 상기 B-캐리펄스에 따라 제어되며, 상기 B1-클럭펄스를 전송하는 B1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 B1-스캔출력 스위칭소자; 및 상기 B-캐리펄스에 따라 제어되며, 상기 B2-클럭펄스를 전송하는 B2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 B2-스캔출력 스위칭소자를 포함함을 특징으로 한다.
상기 스캔출력제어부는, 외부로부터의 스위치제어신호에 따라 제어되며, 상기 B-캐리출력단자와 B-노드 사이에 접속된 제 1 B-제어 스위칭소자; 상기 B-노드의 전압에 따라 제어되며, 상기 B1-클럭펄스를 전송하는 B1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 B1-스캔출력 스위칭소자; 상기 B-노드의 전압에 따라 제어되며, 상기 B2-클럭펄스를 전송하는 B2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 B2-스캔출력 스위칭소자; 및, 상기 B-리세트 노드의 전압에 따라 제어되며, 상기 B-노드와 제 3 방전용전압을 전송하는 제 3 방전용전원라인 사이에 접속된 제 2 B-제어 스위칭소자를 포함함을 특징으로 한다.
상기 스위치제어신호는, 직류 전압 및 교류 전압 중 어느 하나인 것을 특징으로 한다.
상기 교류 전압은 상기 BB-클럭펄스에 동기되어 출력되며, 상기 교류 전압의 펄스폭이 상기 BB-클럭펄스의 펄스폭과 같거나 다른 것을 특징으로 한다.
상기 스캔출력제어부는, 상기 B-캐리펄스에 따라 제어되며, 상기 B-캐리출력단자와 B-노드 사이에 접속된 제 1 B-제어 스위칭소자; 상기 B-노드의 전압에 따라 제어되며, 상기 B1-클럭펄스를 전송하는 B1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 B1-스캔출력 스위칭소자; 상기 B-노드의 전압에 따라 제어되며, 상기 B2-클럭펄스를 전송하는 B2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 B2-스캔출력 스위칭소자; 및, 상기 B-리세트 노드의 전압에 따라 제어되며, 상기 B-노드와 제 3 방전용전압을 전송하는 제 3 방전용전원라인 사이에 접속된 제 2 B-제어 스위칭소자를 포함함을 특징으로 한다.
상기 스캔출력제어부는, 상기 B-캐리펄스에 따라 제어되며, 상기 B-캐리출력단자와 B1-노드 사이에 접속된 제 1 B-제어 스위칭소자; 상기 B1-노드의 전압에 따라 제어되며, 상기 B1-클럭펄스를 전송하는 B1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 B1-스캔출력 스위칭소자; 상기 B-캐리펄스에 따라 제어되며, 상기 B-캐리출력단자와 B2-노드 사이에 접속된 제 2 B-제어 스위칭소자; 상기 B2-노드의 전압에 따라 제어되며, 상기 B2-클럭펄스를 전송하는 B2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 B2-스캔출력 스위칭소자; 상기 B-리세트 노드의 전압에 따라 제어되며, 상기 B1-노드와 제 3 방전용전압을 전송하는 제 3 방전용전원라인 사이에 접속된 제 3 B-제어 스위칭소자; 및, 상기 B-리세트 노드의 전압에 따라 제어되며, 상기 B2-노드와 제 4 방전용전압을 전송하는 제 4 방전용전원라인 사이에 접속된 제 4 B-제어 스위칭소자를 포함함을 특징으로 한다.
상기 스캔출력제어부는, B-캐리펄스, BB-클럭펄스, B1-스캔출력 스위칭소자의 게이트전극에 인가된 전압, B1-클럭펄스, 제 1 스캔출력단자의 전압 중 어느 하나에 따라 제어되며, 상기 A-리세트 노드와 제 5 방전용전압을 전송하는 제 5 방전용전원라인 사이에 접속된 제 3 A1-제어 스위칭소자; 및, B-캐리펄스, BB-클럭펄스, B2-스캔출력 스위칭소자의 게이트전극에 인가된 전압, B2-클럭펄스, 제 2 스캔출력단자의 전압 중 어느 하나에 따라 제어되며, 상기 A-리세트 노드와 상기 제 5 방전용전원라인 사이에 접속된 제 3 A2-제어 스위칭소자 중 적어도 하나를 더 포함함을 특징으로 한다.
상기 스캔출력제어부는, 상기 A-세트 노드의 전압에 따라 직접 또는 간접적으로 제어되며, 상기 A1-클럭펄스를 전송하는 A1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 A1-스캔출력 스위칭소자와, 그리고 상기 A-세트 노드의 전압에 따라 직접 또는 간접적으로 제어되며, 상기 A2-클럭펄스를 전송하는 A2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 A2-스캔출력 스위칭소자를 포함하며; B-캐리펄스, BB-클럭펄스, B1-스캔출력 스위칭소자의 게이트전극에 인가된 전압 및 B1-클럭펄스 중 어느 하나에 따라 제어되며, 상기 A1-스캔출력 스위칭소자의 게이트전극의 게이트전극과 제 6 방전용전압을 전송하는 제 6 방전용전원라인 사이에 접속된 제 4 A1-제어 스위칭소자; 및, B-캐리펄스, BB-클럭펄스, B2-스캔출력 스위칭소자의 게이트전극에 인가된 전압 및 B2-클럭펄스 중 어느 하나에 따라 제어되며, 상기 A2-스캔출력 스위칭소자의 게이트전극의 게이트전극과 상기 제 6 방전용전원라인 사이에 접속된 제 4 A2-제어 스위칭소자 중 적어도 하나를 더 포함함을 특징으로 한다.
상기 스캔출력제어부는, 상기 A-세트 노드의 전압에 따라 직접 또는 간접적으로 제어되며, 상기 A1-클럭펄스를 전송하는 A1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 A1-스캔출력 스위칭소자와, 상기 A-세트 노드의 전압에 따라 직접 또는 간접적으로 제어되며, 상기 A2-클럭펄스를 전송하는 A2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 A2-스캔출력 스위칭소자와, 그리고 상기 B-캐리펄스에 따라 직접 또는 간접적으로 제어되며, 상기 B1-클럭펄스를 전송하는 B1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 B1-스캔출력 스위칭소자를 포함하며; 상기 A-캐리펄스에 따라 제어되며, 상기 B1-스캔출력 스위칭소자의 게이트전극과 제 7 방전용전압을 전송하는 제 7 방전용전원라인 사이에 접속된 제 5 B1-제어 스위칭소자; 상기 A1-스캔출력 스위칭소자의 게이트전극에 인가된 전압에 따라 제어되며, 상기 B1-스캔출력 스위칭소자의 게이트전극과 제 8 방전용전압을 전송하는 제 8 방전용전원라인 사이에 접속된 제 6 B1-제어 스위칭소자; 외부로부터의 A-스타트 펄스에 따라 제어되며, 상기 B1-스캔출력 스위칭소자의 게이트전극과 제 9 방전용전압을 전송하는 제 9 방전용전원라인 사이에 접속된 제 7 B1-제어 스위칭소자; 상기 A-캐리펄스에 따라 제어되며, 상기 B2-스캔출력 스위칭소자의 게이트전극과 상기 제 7 방전용전원라인 사이에 접속된 제 5 B2-제어 스위칭소자; 상기 A2-스캔출력 스위칭소자의 게이트전극에 인가된 전압에 따라 제어되며, 상기 B2-스캔출력 스위칭소자의 게이트전극과 상기 제 8 방전용전원라인 사이에 접속된 제 6 B2-제어 스위칭소자; 외부로부터의 A-스타트 펄스에 따라 제어되며, 상기 B2-스캔출력 스위칭소자의 게이트전극과 상기 제 9 방전용전원라인 사이에 접속된 제 7 B2-제어 스위칭소자 중 적어도 하나를 더 포함함을 특징으로 한다.
상기 A1-클럭펄스는 2상(phase) 이상의 클럭펄스이며; 상기 A2-클럭펄스는 2상 이상의 클럭펄스이며; 상기 BB-클럭펄스는 2상 이상의 클럭펄스이며; 상기 B1-클럭펄스는 1상 이상의 클럭펄스이며; 상기 B2-클럭펄스는 1상 이상의 클럭펄스이며; 상기 BB-클럭펄스의 주기가 상기 A1-클럭펄스 및 A2-클럭펄스의 주기보다 더 길며; 상기 A1-클럭펄스, A2-클럭펄스, BB-클럭펄스, B1-클럭펄스 및 B2-클럭펄스간의 펄스폭이 동일하거나, 또는 적어도 2개의 펄스폭이 서로 다른 것을 특징으로 한다.
상기 BB-클럭펄스가 하이 상태인 기간 동안 상기 A1-클럭펄스 및 A2-클럭펄스가 로우 상태로 유지됨을 특징으로 한다.
상기 A-제어신호는 A-세트제어신호 및 A-리세트제어신호를 포함하며; 그리고, 상기 적어도 하나의 스테이지에 포함된 A-서브 스테이지는, 상기 A-세트제어신호에 따라 제어되며, 충전용전압을 전송하는 충전용전원라인과 상기 A-세트 노드 사이에 접속된 제 1 A-스위칭소자; 상기 A-리세트제어신호에 따라 제어되며, 상기 A-세트 노드와 제 10 방전용전압을 전송하는 제 10 방전용전원라인 사이에 접속된 제 2 A-스위칭소자; 상기 A-세트 노드의 전압의 논리와 A-리세트 노드의 전압의 논리가 상반되도록, 상기 A-세트 노드의 전압에 따라 A-리세트 노드의 전압을 제어하는 A-반전부; 상기 A-세트 노드의 전압에 따라 제어되며, 어느 하나의 A1-클럭펄스를 전송하는 A1-클럭전송라인과 상기 A-캐리출력단자 사이에 접속된 A-캐리출력 스위칭소자; 및, 상기 A-리세트 노드의 전압에 따라 제어되며, 상기 A-캐리출력단자와 제 11 방전용전압을 전송하는 제 11 방전용전원라인 사이에 접속된 A-캐리방전 스위칭소자를 포함함을 특징으로 한다.
상기 A-반전부는, 고전원라인으로부터의 고전압에 따라 제어되며, 상기 고전원라인과 상기 A-리세트 노드 사이에 접속된 제 1 A-반전 스위칭소자; 및, 상기 A-세트 노드의 전압에 따라 제어되며, 상기 A-리세트 노드와 저전압을 전송하는 저전원라인 사이에 접속된 제 2 A-반전 스위칭소자를 포함함을 특징으로 한다.
상기 A-반전부는, 외부로부터의 제어신호에 따라 제어되며, 고전압을 전송하는 고전원라인과 상기 A-리세트 노드 사이에 접속된 제 1 A-반전 스위칭소자; 및, 상기 A-세트 노드의 전압에 따라 제어되며, 상기 A-리세트 노드와 저전압을 전송하는 저전원라인 사이에 접속된 제 2 A-반전 스위칭소자를 포함함을 특징으로 한다.
상기 A-반전부는, 외부로부터의 제어신호에 따라 제어되며, 고전압을 전송하는 고전원라인과 A-공통 노드 사이에 접속된 제 1 A-반전 스위칭소자; A-세트 노드의 전압에 따라 제어되며, 상기 A-공통 노드와 저전압을 전송하는 저전원라인 사이에 접속된 제 2 A-반전 스위칭소자; 상기 A-공통 노드의 전압에 따라 제어되며, 상기 고전원라인과 A-리세트 노드 사이에 접속된 제 3 A-반전 스위칭소자; 및, A-세트 노드의 전압에 따라 제어되며, A-리세트 노드와 상기 저전원라인 사이에 접속된 제 4 A-반전 스위칭소자를 포함함을 특징으로 한다.
상기 A-반전부는, 고전원라인으로부터의 고전압에 따라 제어되며, 상기 고전원라인과 A-공통 노드 사이에 접속된 제 1 A-반전 스위칭소자; A-세트 노드의 전압에 따라 제어되며, 상기 A-공통 노드와 저전압을 전송하는 저전원라인 사이에 접속된 제 2 A-반전 스위칭소자; 상기 A-공통 노드의 전압에 따라 제어되며, 상기 고전원라인과 A-리세트 노드 사이에 접속된 제 3 A-반전 스위칭소자; 및, A-세트 노드의 전압에 따라 제어되며, A-리세트 노드와 상기 저전원라인 사이에 접속된 제 4 A-반전 스위칭소자를 포함함을 특징으로 한다.
상기 A-반전부는, 상기 A-세트 노드의 전압에 따라 제어되며, 상기 A-리세트 노드와 저전압을 전송하는 저전원라인 사이에 접속된 제 1 A-반전 스위칭소자; 상기 A-리세트 노드의 전압에 따라 제어되며, 상기 A-세트 노드와 상기 제 1 스캔출력단자 사이 또는 상기 A-세트 노드와 A-캐리출력단자 사이에 접속된 제 2 A-반전 스위칭소자; 및, 어느 하나의 A-클럭펄스를 전송하는 A-클럭전송라인과 상기 A-리세트 노드 사이에 접속된 A-커패시터를 포함함을 특징으로 한다.
상기 A-반전부는, 상기 A-세트신호에 따라 제어되며, 상기 A-리세트 노드와 상기 저전원라인 사이에 접속된 제 5 A-반전 스위칭소자; 상기 A-리세트 노드의 전압에 따라 제어되며, 상기 A-세트 노드와 상기 저전원라인 사이에 접속된 제 6 A-반전 스위칭소자; 어느 하나의 A-클럭전송라인으로부터의 A-클럭펄스에 따라 제어되며, 상기 A-세트제어신호가 출력되는 출력단자와 상기 A-세트 노드 사이에 접속된 제 7 A-반전 스위칭소자; 및, 상기 A-리세트 노드의 전압에 따라 제어되며, 상기 A-세트 노드와 단자 사이에 접속된 제 8 A-반전 스위칭소자 중 적어도 하나를 더 포함하며; 상기 단자는 제 1 스캔출력단자, 제 2 스캔출력단자, A1-클럭전송라인 및 A2-클럭전송라인 중 어느 하나인 것을 특징으로 한다.
상기 A-반전부는, 상기 B-캐리펄스 및 상기 B1-스캔출력 스위칭소자의 게이트전극에 인가된 전압 중 어느 하나에 따라 제어되며, 상기 A-공통 노드와 상기 저전원라인 사이에 접속된 제 9 A-반전 스위칭소자를 더 포함함을 특징으로 한다.
상기 A-세트제어신호는 A-스타트 펄스 또는, 상기 적어도 어느 하나의 스테이지보다 먼저 동작되는 스테이지들 중 어느 하나로부터 출력된 A-캐리펄스이며; 그리고, 상기 A-리세트제어신호는 상기 적어도 어느 하나의 스테이지보다 늦게 동작되는 스테이지들 중 어느 하나로부터 출력된 A-캐리펄스인 것을 특징으로 한다.
상기 B-제어신호는 B-세트제어신호 및 B-리세트제어신호를 포함하며; 그리고, 상기 적어도 하나의 스테이지에 포함된 B-서브 스테이지는, 상기 B-세트제어신호에 따라 제어되며, 충전용전압을 전송하는 충전용전원라인과 상기 B-세트 노드 사이에 접속된 제 1 B-스위칭소자; 상기 B-리세트제어신호에 따라 제어되며, 상기 B-세트 노드와 제 12 방전용전압을 전송하는 제 12 방전용전원라인 사이에 접속된 제 2 B-스위칭소자; 상기 B-세트 노드의 전압의 논리와 B-리세트 노드의 전압의 논리가 상반되도록, 상기 B-세트 노드의 전압에 따라 B-리세트 노드의 전압을 제어하는 B-반전부; 상기 B-세트 노드의 전압에 따라 제어되며, 어느 하나의 B-클럭펄스를 전송하는 B-클럭전송라인과 상기 B-캐리출력단자 사이에 접속된 B-캐리출력 스위칭소자; 및, 상기 B-리세트 노드의 전압에 따라 제어되며, 상기 B-캐리출력단자와 제 13 방전용전압을 전송하는 제 13 방전용전원라인 사이에 접속된 B-캐리방전 스위칭소자를 포함함을 특징으로 한다.
상기 B-서브 스테이지는, 상기 B-세트 노드의 전압에 따라 제어되며, 스위치제어신호를 전송하는 제어전송라인과 상기 B-세트 노드 사이에 접속된 제 3 B-스위칭소자를 더 포함함을 특징으로 한다.
상기 B-세트제어신호는 B-스타트 펄스 또는, 상기 적어도 어느 하나의 스테이지보다 먼저 동작되는 스테이지들 중 어느 하나로부터 출력된 B-캐리펄스이며; 그리고, 상기 B-리세트제어신호는 상기 적어도 어느 하나의 스테이지보다 늦게 동작되는 스테이지들 중 어느 하나로부터 출력된 B-캐리펄스인 것을 특징으로 한다.
상기 k는 2이며; 상기 적어도 하나의 B-서브 스테이지는 2개이고, 이들 중 하나는 B1-서브 스테이지이고 나머지 하나는 B2-서브 스테이지이며; 상기 A-리세트 노드 및 B-리세트 노드는 각각 하나이며; 상기 k개의 A-클럭펄스들은 위상차를 갖는 다수의 A1-클럭펄스들 및 다수의 A2-클럭펄스들로 구분되며; 상기 다수의 A1-클럭펄스들 중 어느 하나가 상기 A-서브 스테이지 및 스캔출력제어부로 공급되며; 상기 다수의 A2-클럭펄스들 중 어느 하나가 상기 스캔출력제어부로 공급되며; 상기 B-클럭펄스들은 B1-클럭펄스 및 B2-클럭펄스로 구분되며; 상기 B-캐리펄스는 B1-캐리펄스 및 B2-캐리펄스로 구분되며; 상기 A-스테이지는 A-캐리출력단자를 통해 A-캐리펄스를 출력하며; 상기 B1-스테이지는 B1-캐리출력단자를 통해 B1-캐리펄스를 출력하며; 상기 B2-스테이지는 B2-캐리출력단자를 통해 B2-캐리펄스를 출력하며; 상기 스캔출력제어부는, 상기 A-세트 노드의 전압, 상기 B1-캐리펄스 및 B2-캐리펄스 중 적어도 하나와 A1-클럭펄스에 근거하여 A1-스캔펄스를 출력하고, 상기 B1-캐리펄스 및 B2-캐리펄스 중 하나와 상기 B1-클럭펄스에 근거하여 B1-스캔펄스를 생성하고, 상기 A1-스캔펄스와 B1-스캔펄스를 제 1 복합펄스로서 출력하며; 상기 스캔출력제어부는, A-세트 노드의 전압 및 상기 B1-캐리펄스 및 B2-캐리펄스 중 적어도 하나와 A2-클럭펄스에 근거하여 A2-스캔펄스를 출력하고, 상기 B1-캐리펄스 및 B2-캐리펄스 중 하나와 상기 B2-클럭펄스에 근거하여 B2-스캔펄스를 생성하고, 상기 A2-스캔펄스와 B2-스캔펄스를 제 2 복합펄스로서 출력하며; 상기 적어도 하나의 스테이지는 상기 스캔출력제어부로부터의 제 1 복합펄스를 제 1 스캔출력단자를 통해 출력하고, 상기 스캔출력제어부로부터의 제 2 복합펄스를 제 2 스캔출력단자를 통해 출력함을 특징으로 한다.
상기 스캔출력제어부는, 상기 B1-캐리펄스에 따라 제어되며, 상기 B1-클럭펄스를 전송하는 B1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 B1-스캔출력 스위칭소자; 및 상기 B2-캐리펄스에 따라 제어되며, 상기 B2-클럭펄스를 전송하는 B2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 B2-스캔출력 스위칭소자를 포함함을 특징으로 한다.
상기 스캔출력제어부는, 외부로부터의 스위치제어신호에 따라 제어되며, 상기 B1-캐리출력단자와 B1-노드 사이에 접속된 제 1 B1-제어 스위칭소자; 상기 B1-노드의 전압에 따라 제어되며, 상기 B1-클럭펄스를 전송하는 B1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 B1-스캔출력 스위칭소자; 상기 스위치제어신호에 따라 제어되며, 상기 B2-캐리출력단자와 B2-노드 사이에 접속된 제 1 B2-제어 스위칭소자; 상기 B2-노드의 전압에 따라 제어되며, 상기 B2-클럭펄스를 전송하는 B2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 B2-스캔출력 스위칭소자를 포함함을 특징으로 한다.
상기 스캔출력제어부는, 상기 B-리세트 노드의 전압에 따라 제어되며, 상기 B1-노드와 제 1 방전용전압을 전송하는 제 1 방전용전원라인 사이에 접속된 제 2 B1-제어 스위칭소자; 및, 상기 B-리세트 노드의 전압에 따라 제어되며, 상기 B2-노드와 상기 제 1 방전용전원라인 사이에 접속된 제 2 B2-제어 스위칭소자를 더 포함함을 특징으로 한다.
상기 스캔출력제어부는, B1-캐리펄스에 따라 제어되며, 상기 B1-캐리출력단자와 B1-노드 사이에 접속된 제 1 B1-제어 스위칭소자; 상기 B1-노드의 전압에 따라 제어되며, 상기 B1-클럭펄스를 전송하는 B1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 B1-스캔출력 스위칭소자; 상기 B-리세트 노드의 전압에 따라 제어되며, 상기 B1-노드와 제 3 방전용전압을 전송하는 제 3 방전용전원라인 사이에 접속된 제 2 B1-제어 스위칭소자; B2-캐리펄스에 따라 제어되며, 상기 B2-캐리출력단자와 B2-노드 사이에 접속된 제 1 B2-제어 스위칭소자; 상기 B2-노드의 전압에 따라 제어되며, 상기 B2-클럭펄스를 전송하는 B2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 B2-스캔출력 스위칭소자; 및, 상기 B-리세트 노드의 전압에 따라 제어되며, 상기 B2-노드와 상기 제 3 방전용전원라인 사이에 접속된 제 2 B2-제어 스위칭소자를 포함함을 특징으로 한다.
상기 스캔출력제어부는, B1-캐리펄스, BB-클럭펄스, B1-스캔출력 스위칭소자의 게이트전극에 인가된 전압, B1-클럭펄스 및 제 1 스캔출력단자의 전압 중 어느 하나에 따라 제어되며, 상기 A-리세트 노드와 제 5 방전용전압을 전송하는 제 5 방전용전원라인 사이에 접속된 제 3 A11-제어 스위칭소자; 및, B2-캐리펄스, BB-클럭펄스, B2-스캔출력 스위칭소자의 게이트전극에 인가된 전압, B2-클럭펄스 및 제 2 스캔출력단자의 전압 중 어느 하나에 따라 제어되며, 상기 A-리세트 노드와 상기 제 5 방전용전원라인 사이에 접속된 제 3 A22-제어 스위칭소자 중 적어도 하나를 더 포함함을 특징으로 한다.
상기 스캔출력제어부는, 상기 A-세트 노드의 전압에 따라 직접 또는 간접적으로 제어되며, 상기 A1-클럭펄스를 전송하는 A1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 A1-스캔출력 스위칭소자와, 그리고 상기 A-세트 노드의 전압에 따라 직접 또는 간접적으로 제어되며, 상기 A2-클럭펄스를 전송하는 A2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 A1-스캔출력 스위칭소자를 더 포함하며; B1-캐리펄스, BB-클럭펄스, B1-스캔출력 스위칭소자의 게이트전극에 인가된 전압 및 B1-클럭펄스 중 어느 하나에 따라 제어되며, 상기 A1-스캔출력 스위칭소자의 게이트전극과 제 6 방전용전압을 전송하는 제 6 방전용전원라인 사이에 접속된 제 4 A11-제어 스위칭소자; 및, B2-캐리펄스, BB-클럭펄스, B2-스캔출력 스위칭소자의 게이트전극에 인가된 전압 및 B2-클럭펄스 중 어느 하나에 따라 제어되며, 상기 A2-스캔출력 스위칭소자의 게이트전극과 상기 제 6 방전용전원라인 사이에 접속된 제 4 A22-제어 스위칭소자 중 적어도 하나를 더 포함함을 특징으로 한다.
본 발명에 따른 쉬프트 레지스터에는 다음과 같은 효과가 있다.
첫째, 본 발명에서는 정전압이 아닌 클럭펄스를 및 플로팅 구조를 이용하여 세트 노드를 부트스트랩핑시킴으로써 상대적으로 낮은 전압의 클럭펄스를 이용하여도 안정적인 A-캐리펄스 및 A-스캔펄스를 출력할 수 있다.
둘째, 이러한 부트스트랩핑에 의해 출력 전압이 안정화되므로, 스캔출력 스위칭소자들의 크기를 상대적으로 작게 만들어도 출력의 감쇄를 방지할 수 있다. 따라서, 표시장치의 점유 면적을 최소화하여 이의 사이즈를 줄이는데 유리한 효과를 제공한다.
셋째, 하나의 A-스테이지에 포함된 노드들을 이용하여 2개의 A-스캔펄스들(A1-스캔펄스 및 A2-스캔펄스)을 생성하므로 보다 적은 수의 스위칭소자들만으로도 하나의 스테이지로부터 다수의 복합펄스들을 출력할 수 있다.
도 1은 본 발명의 실시예에 따른 쉬프트 레지스터를 나타낸 도면
도 2는 도 1에 도시된 어느 하나의 스테이지의 구체적인 구성을 나타낸 도면
도 3은 스테이지의 출력이 A-제어신호 및 B-제어신호로서 사용되는 예를 설명하기 위한 도면
도 4는 A1-클럭펄스, BB-클럭펄스, 및 B1-클럭펄스에 대한 하나의 예와, 그리고 이들에 의해 생성된 A1-스캔펄스를 나타낸 도면
도 5는 A1-클럭펄스, BB-클럭펄스, 및 B1-클럭펄스에 대한 하나의 예와, 그리고 이들에 의해 생성된 A1-캐리펄스를 나타낸 도면
도 6은 A2-클럭펄스, BB-클럭펄스, 및 B2-클럭펄스에 대한 하나의 예와, 그리고 이들에 의해 생성된 A2-스캔펄스를 나타낸 도면
도 7은 A2-클럭펄스, BB-클럭펄스, 및 B2-클럭펄스에 대한 하나의 예와, 그리고 이들에 의해 생성된 A2-캐리펄스를 나타낸 도면
도 8은 A1-클럭펄스, BB-클럭펄스 및 B1-클럭펄스에 대한 하나의 예와, 그리고 이들에 의해 생성된 B-캐리펄스를 나타낸 도면
도 9는 본 발명의 제 1 실시예에 따른 스캔출력제어부의 구성을 나타낸 도면
도 10은 본 발명의 제 2 실시예에 따른 스캔출력제어부의 구성을 나타낸 도면
도 11은 본 발명의 제 3 실시예에 따른 스캔출력제어부의 구성을 나타낸 도면
도 12는 본 발명의 제 4 실시예에 따른 스캔출력제어부의 구성을 나타낸 도면
도 13은 본 발명의 제 5 실시예에 따른 스캔출력제어부의 구성을 나타낸 도면
도 14는 본 발명의 제 6 실시예에 따른 스캔출력제어부의 구성을 나타낸 도면
도 15는 본 발명의 제 7 실시예에 따른 스캔출력제어부의 구성을 나타낸 도면
도 16은 본 발명의 제 8 실시예에 따른 스캔출력제어부의 구성을 나타낸 도면
도 17은 스위치제어신호와 B-클럭펄스간의 타이밍도를 나타낸 도면
도 18은 본 발명의 제 9 실시예에 따른 스캔출력제어부의 구성을 나타낸 도면
도 19는 본 발명의 제 10 실시예에 따른 스캔출력제어부의 구성을 나타낸 도면
도 20은 스캔출력제어부에 추가될 수 있는 스위칭소자들을 나타낸 도면
도 21은 스캔출력제어부에 추가될 수 있는 또 다른 스위칭소자들을 나타낸 도면
도 22는 스캔출력제어부에 추가될 수 있는 또 다른 스위칭소자들을 나타낸 도면
도 23은 n번째 스테이지에 구비된 A-서브 스테이지, B-서브 스테이지 및 스캔출력제어부의 회로 구성에 대한 제 1 실시예를 나타낸 도면
도 24는 n번째 스테이지에 구비된 A-서브 스테이지 및 B-서브 스테이지 및 스캔출력제어부의 회로 구성에 대한 제 2 실시예를 나타낸 도면
도 25는 n번째 스테이지에 구비된 A-서브 스테이지, B-서브 스테이지 및 스캔출력제어부의 회로 구성에 대한 제 3 실시예를 나타낸 도면
도 26은 제 1 실시예에 따른 A-반전부의 상세 구성도
도 27은 제 2 실시예에 따른 A-반전부의 상세 구성도
도 28은 제 3 실시예에 따른 A-반전부의 상세 구성도
도 29는 제 4 실시예에 따른 A-반전부의 상세 구성도
도 30은 제 5 실시예에 따른 A-반전부의 상세 구성도
도 31은 A-반전부에 추가될 수 있는 반전 스위칭소자들을 나타낸 도면
도 32는 제 3 및 제 4 실시예에 따른 A-반전부에 추가될 수 있는 또 다른 반전 스위칭소자들을 나타낸 도면
도 33은 B-반전부의 상세 구성도
도 34는 하나의 스테이지에 2개의 B-서브 스테이지들이 구비된 예를 설명하기 위한 도면
도 35는 B-서브 스테이지가 다수 구비된 구조에서 제 1 실시예에 따른 스캔출력제어부의 구성을 나타낸 도면
도 36은 B-서브 스테이지가 다수 구비된 구조에서 제 2 실시예에 따른 스캔출력제어부의 구성을 나타낸 도면
도 37은 B-서브 스테이지가 다수 구비된 구조에서 제 3 실시예에 따른 스캔출력제어부의 구성을 나타낸 도면
도 38은 B-서브 스테이지가 다수 구비된 구조에서 제 4 실시예에 따른 스캔출력제어부의 구성을 나타낸 도면
도 39는 B-서브 스테이지가 다수 구비된 구조에서 제 5 실시예에 따른 스캔출력제어부의 구성을 나타낸 도면
도 40은 B-서브 스테이지가 다수 구비된 구조에서 제 6 실시예에 따른 스캔출력제어부의 구성을 나타낸 도면
도 41은 B-서브 스테이지가 다수 구비된 구조에서 스캔출력제어부에 추가될 수 있는 스위칭소자들을 나타낸 도면
도 42는 스캔출력제어부에 추가될 수 있는 또 다른 스위칭소자들을 나타낸 도면
도 43은 본 발명의 A-서브 스테이지에 대한 또 다른 실시예를 나타낸 도면
도 44는 B#-클럭펄스(B#-CLK; #은 1 또는 2)가 2상일 때의 그 파형을 나타낸 도면
도 1은 본 발명의 실시예에 따른 쉬프트 레지스터를 나타낸 도면이다.
본 발명에 따른 쉬프트 레지스터는, 도 1에 도시된 바와 같이, 다수의 스테이지들(ST_n-2 내지 ST_n+2)을 포함한다.
각 스테이지(ST_n-2 내지 ST_n+2)는 자신의 제 1 및 제 2 스캔출력단자(SOT1, SOT2)를 통해 제 1 및 제 2 복합펄스(Vg1_n-2 내지 Vg1_n+2, Vg2_n-2 내지 Vg2_n+2)를 출력한다. 즉, 각 스테이지로부터는 2개씩의 복합펄스가 한 쌍으로 출력된다. 한편, 도시되지 않았지만, 각 스테이지는 3개 이상의 복합펄스들을 한 쌍으로 출력할 수도 있다. 이와 같은 경우 각 스테이지는 3개 이상의 스캔출력단자들을 포함하게 된다.
하나의 스테이지로부터 출력되는 제 1 복합펄스와 제 2 복합펄스는 서로 동일한 출력 타이밍 및 동일한 펄스폭을 가질 수도 있으며, 또는 서로 다른 출력 타이밍 및 다른 펄스폭을 가질 수도 있다. 일예로, 도 1에 도시된 바와 같이, n-2번째 스테이지로부터 출력되는 제 1 복합펄스에 포함된 A1-스캔펄스와 제 2 복합펄스에 포함된 A2-스캔펄스는 서로 동일한 출력 타이밍을 갖지만, 서로 다른 펄스폭을 갖는다. 또한, n-2번째 스테이지로부터 출력되는 제 1 복합펄스에 포함된 B1-스캔펄스와 제 2 복합펄스에 포함된 B2-스캔펄스는 서로 동일한 출력 타이밍을 갖지만, 서로 다른 펄스폭을 갖는다.
어느 하나의 스테이지의 제 1 스캔출력단자를 통해 출력되는 복합펄스는 A1-스캔펄스와 B1-스캔펄스로 구분되는 바, 이 A1-스캔펄스와 B1-스캔펄스의 출력 주기는 다르다. 예를 들어, n-2번째 스테이지의 제 1 스캔출력단자(SOT1)를 통해 출력되는 A1-스캔펄스(A1-SC_n-2) 및 B1-스캔펄스(B1-SC_n-2)를 살펴볼 때, 이 A1-스캔펄스(A1-SC_n-2)는 매 프레임마다 한 번씩 발생되며, B1-스캔펄스(B1-SC_n-2)는 수 프레임들 중 한 번 발생된다.
좀 더 구체적인 예로서, 만약 구동하고자 하는 패널의 게이트 라인들이 총 20개이고, 상기 20개의 게이트 라인들을 구동하기 위한 쉬프트 레지스터가 총 10개의 스테이지들을 포함하고 있으며, 상기 n-2번째 스테이지(ST_n-2)가 첫 번째 게이트 라인 및 두 번째 게이트 라인을 구동하기 위한 첫 번째 스테이지이고, 하나의 게이트 라인이 구동되는 시간이 한 수평 기간이고, 그리고 10개의 홀수 번째 게이트 라인들이 한 번씩 모두 구동될 때가 한 프레임 기간이라고 가정하자.
이러한 가정 하에, 첫 번째 스테이지는 1 내지 10 프레임 기간의 각 첫 번째 수평 기간마다 A1-스캔펄스를 출력함으로써 각 프레임 기간의 첫 번째 수평 기간마다 첫 번째 게이트 라인을 구동시킨다. 아울러, 첫 번째 프레임 기간의 열 번째 수평 기간 이후 바로 B1-스캔펄스를 출력한다. 즉, 이 B1-스캔펄스의 발생 위치는, 현재 프레임 기간에서의 마지막 A1-스캔펄스 발생 이후부터 그 다음 프레임 기간이 시작되기 전까지의 사이 기간 중 어느 시기에라도 발생될 수 있다.
여기서, 이 B1-스캔펄스는 열 한 번째 프레임 기간에 상기 첫 번째 스테이지를 통해 다시 출력된다. 즉, 상기 조건하에서, 첫 번째 스테이지는 매 프레임 기간마다 한 번씩 A1-스캔펄스를 출력함과 아울러, 열 번째 프레임 기간 중 한 번꼴로 B1-스캔펄스를 출력한다. 나머지 스테이지들 역시 매 프레임 기간의 해당 수평 기간마다 A1-스캔펄스를 출력함과 아울러, 해당 프레임 기간의 종료 기간(각 프레임 기간에서, 마지막 수평 기간의 다음 기간)에 B1-스캔펄스를 출력한다. 전술된 바와 같이, 여기서의 "마지막 수평 기간의 다음 기간"은 현재 프레임 기간에서의 마지막 A-스캔펄스 발생 이후부터 그 다음 프레임 기간이 시작되기 전까지의 사이 기간내에 속한 어느 특정 기간을 의미한다.
또한, 어느 하나의 스테이지의 제 2 스캔출력단를 통해 출력되는 복합펄스는 A2-스캔펄스와 B2-스캔펄스로 구분되는 바, 이 A2-스캔펄스와 B2-스캔펄스의 출력 주기는 다르다. 예를 들어, n-2번째 스테이지의 제 2 스캔출력단자(SOT2)를 통해 출력되는 A2-스캔펄스(A2-SC_n-2) 및 B2-스캔펄스(B2-SC_n-2)를 살펴볼 때, 이 A2-스캔펄스(A2-SC_n-2)는 매 프레임마다 한 번씩 발생되며, B2-스캔펄스(B2-SC_n-2)는 수 프레임들 중 한 번 발생된다.
좀 더 구체적인 예로서, 만약 구동하고자 하는 패널의 게이트 라인들이 총 20개이고, 상기 20개의 게이트 라인들을 구동하기 위한 쉬프트 레지스터가 총 10개의 스테이지들을 포함하고 있으며, 상기 n-2번째 스테이지(ST_n-2)가 첫 번째 게이트 라인 및 두 번째 게이트 라인을 구동하기 위한 첫 번째 스테이지이고, 하나의 게이트 라인이 구동되는 시간이 한 수평 기간이고, 그리고 10개의 짝수 번째 게이트 라인들이 한 번씩 모두 구동될 때가 한 프레임 기간이라고 가정하자.
이러한 가정 하에, 첫 번째 스테이지는 1 내지 10 프레임 기간의 각 첫 번째 수평 기간마다 A2-스캔펄스를 출력함으로써 각 프레임 기간의 첫 번째 수평 기간마다 두 번째 게이트 라인을 구동시킨다. 아울러, 첫 번째 프레임 기간의 열 번째 수평 기간 이후 바로 B2-스캔펄스를 출력한다. 즉, 이 B2-스캔펄스의 발생 위치는, 현재 프레임 기간에서의 마지막 A2-스캔펄스 발생 이후부터 그 다음 프레임 기간이 시작되기 전까지의 사이 기간 중 어느 시기에라도 발생될 수 있다.
여기서, 이 B2-스캔펄스는 열 한 번째 프레임 기간에 상기 첫 번째 스테이지를 통해 다시 출력된다. 즉, 상기 조건하에서, 첫 번째 스테이지는 매 프레임 기간마다 한 번씩 A2-스캔펄스를 출력함과 아울러, 열 번째 프레임 기간 중 한 번꼴로 B2-스캔펄스를 출력한다. 나머지 스테이지들 역시 매 프레임 기간의 해당 수평 기간마다 A2-스캔펄스를 출력함과 아울러, 해당 프레임 기간의 종료 기간(각 프레임 기간에서, 마지막 수평 기간의 다음 기간)에 B2-스캔펄스를 출력한다. 전술된 바와 같이, 여기서의 "마지막 수평 기간의 다음 기간"은, 현재 프레임 기간에서의 마지막 A-스캔펄스 발생 이후부터 그 다음 프레임 기간이 시작되기 전까지의 사이 기간내에 속한 어느 특정 기간을 의미한다.
이러한 A#-스캔펄스 및 B#-스캔펄스(#은 1 또는 2)를 생성하기 위해 각 스테이지(ST_n-2 내지 ST_n+2)는, 서로 다른 위상을 갖는 다수의 A1-클럭펄스(A-CLK1)들 중 어느 하나, 서로 다른 위상을 갖는 다수의 A2-클럭펄스(A-CLK2)들 중 어느 하나, 서로 다른 위상을 갖는 다수의 BB-클럭펄스(BB-CLK)들 중 어느 하나, 그리고 서로 다른 위상을 갖는 B1-클럭펄스(B1-CLK) 및 B2-클럭펄스(B2-CLK)들을 공급받는다.
즉, 각 스테이지(ST_n-2 내지 ST_n+2)는 자신에게 공급된 A1-클럭펄스(A1-CLK)를 근거로 A1-스캔펄스(A1_SC_i; i는 자연수)를 생성하며, 자신에게 공급된 A2-클럭펄스(A2-CLK)를 근거로 A2-스캔펄스(A2_SC_i)를 생성하며, 자신에게 공급된 BB-클럭펄스(BB-CLK) 및 B1-클럭펄스(B1-CLK)를 근거로 B1-스캔펄스(B1_SC_i)를 생성하며, 그리고 자신에게 공급된 BB-클럭펄스(BB-CLK) 및 B2-클럭펄스(B2-CLK)를 근거로 B2-스캔펄스(B2_SC_i)를 생성한다.
한편, BB-클럭펄스(BB-CLK), B1-클럭펄스(B1-CLK) 및 B2-클럭펄스(B2-CLK)는 다수가 아닌 하나의 상(phase)만 사용될 수도 있다.
이와 같이 각 스테이지(ST_n-2 내지 ST_n+2)는 A1-스캔펄스 및 B1-스캔펄스로 구성된 제 1 복합펄스(Vg1_n-2 내지 Vg1_n+2)를 이용하여 자신에게 접속된 홀수 번째 게이트 라인을 구동시키며, 그리고 A2-스캔펄스 및 B2-스캔펄스로 구성된 제 2 복합펄스(Vg2_n-2 내지 Vg2_n+2)를 이용하여 자신에게 접속된 짝수 번째 게이트 라인을 구동시킨다.
여기서, 도 2를 참조하여, 각 스테이지의 구성을 좀 더 구체적으로 설명하면 다음과 같다.
도 2는 도 1에 도시된 어느 하나의 스테이지의 구체적인 구성을 나타낸 도면이다.
어느 하나의 스테이지(n번째 스테이지(ST_n))는, 도 2에 도시된 바와 같이, A-서브 스테이지(A-Sub), B-서브 스테이지(B-Sub) 및 스캔출력제어부(SOC)를 포함한다.
A-서브 스테이지(A-Sub)는, 외부로부터의 A-제어신호에 따라 A-세트 노드의 전압(V_a1-q) 및 적어도 하나의 A-리세트 노드의 전압을 제어한다. 그리고 A-세트 노드의 전압(V_a-q), 적어도 하나의 A1-리세트 노드의 전압, 및 어느 하나의 A1-클럭펄스(A1-CLK)에 근거하여 A1-캐리펄스(A1-CR_n)를 생성한다.
B-서브 스테이지(B-Sub)는, 외부로부터의 B-제어신호에 따라 B-세트 노드의 전압, 및 적어도 하나의 B-리세트 노드의 전압을 제어한다. 그리고 B-세트 노드의 전압, 적어도 하나의 B-리세트 노드의 전압, 및 어느 하나의 B-클럭펄스(B-CLK)에 근거하여 B-캐리펄스(B-CR)를 생성한다.
B-서브 스테이지(B-Sub)는, 외부로부터의 B-제어신호에 따라 B-세트 노드의 전압 및 적어도 하나의 B-리세트 노드의 전압을 제어하고, 그리고 B-세트 노드의 전압, 적어도 하나의 B-리세트 노드의 전압 및 어느 하나의 BB-클럭펄스(BB-CLK)에 근거하여 B-캐리펄스(B-CR)를 생성한다.
스캔출력제어부(SOC)는, A-세트 노드의 전압(V_a-q) 및 B-캐리펄스(B-CR) 중 적어도 하나와 k개의 A-클럭펄스들에 근거하여 k개의 A-스캔펄스들을 생성하고, B-캐리펄스 및 k개의 B-클럭펄스에 근거하여 k개의 B-스캔펄스들을 생성하고, 그리고 서로 대응되는 A-스캔펄스와 B-스캔펄스를 하나의 복합펄스로서 출력한다. 예를 들어, 이 스캔출력제어부(SOC)는, 도 2에 도시된 바와 같이, A-세트 노드의 전압(V_a-q), B-캐리펄스(B-CR), A1-클럭펄스(A1-CLK) 및 A2-클럭펄스(A2-CLK)를 근거로 2개의 A-스캔펄스들(A1-SC_n, A2-SC_n)을 생성하며, 또한 B-캐리펄스(B-CR), A1-클럭펄스(A1-CLK) 및 A2-클럭펄스(A2-CLK)를 근거로 2개의 B-스캔펄스들(B1-SC_n, B2-SC_n)을 생성한다.
여기서, 각 스테이지(ST_n-2 내지 ST_n+2)로 공급되는 A-제어신호 및 B-제어신호는 다음과 같은 신호가 될 수 있는 바, 이를 도 3을 참조로 하여 구체적으로 설명한다.
도 3은 스테이지의 출력이 A-제어신호 및 B-제어신호로서 사용되는 예를 설명하기 위한 도면으로서, 도 3의 각 스테이지는 전술된 스캔출력제어부(SOC)를 내부에 포함하고 있으나 이 도면에는 나타나지 않았다.
먼저, 상술된 A-제어신호는, A-세트제어신호 및 A-리세트제어신호로 구분될 수 있다. A-세트제어신호는 이를 공급받는 해당 스테이지의 A-서브 스테이지(A-Sub)를 세트(Set)시키는데 필요한 신호이고, 그리고 A-리세트제어신호는 이를 공급받는 해당 스테이지의 A-서브 스테이지(A-Sub)를 리세트(Reset)시키는데 필요한 신호이다.
A-세트제어신호는 그 A-세트제어신호를 공급받는 현 스테이지보다 앞단에 위치한 스테이지들 중 어느 하나로부터의 출력이 될 수 있다. 즉, n번째(n은 자연수) 스테이지(ST_n)에 구비된 A-서브 스테이지(A-Sub)는 n-p번째(p는 n보다 작은 자연수) 스테이지에 구비된 A-서브 스테이지(A-Sub)로부터 출력된 A1-캐리펄스를 상술된 A-세트제어신호로서 공급받을 수 있다. 예를 들어, n번째 스테이지(ST_n)에 구비된 A-서브 스테이지(A-Sub)는, 도 3에 도시된 바와 같이, n-1번째 스테이지(ST_n-1)에 구비된 A-서브 스테이지(A-Sub)로부터 출력된 A1-캐리펄스(A1-CR_n-1)를 상술된 A-세트제어신호로서 공급받을 수 있다. 여기서, 전단에 위치한 스테이지들은 현 스테이지보다 더 먼저 동작하는 스테이지들을 의미한다.
반면, A-리세트제어신호는 그 A-리세트제어신호를 공급받는 현 스테이지보다 뒷단에 위치한 스테이지들 중 어느 하나로부터의 출력이 될 수 있다. 즉, n번째 스테이지(ST_n)에 구비된 A-서브 스테이지(A-Sub)는 n+q번째(q는 자연수, 또는 p와 동일한 자연수) 스테이지에 구비된 A-서브 스테이지(A-Sub)로부터 출력된 A1-캐리펄스를 상술된 A-리세트제어신호로서 공급받을 수 있다. 예를 들어, n번째 스테이지(ST_n)에 구비된 A-서브 스테이지(A-Sub)는, 도 3에 도시된 바와 같이, n+2번째 스테이지(ST_n+2)에 구비된 A-서브 스테이지(A-Sub)로부터 출력된 A1-캐리펄스(A1-CR_n+2)를 상술된 A-리세트제어신호로서 공급받을 수 있다. 여기서, 뒷단에 위치한 스테이지들은 현 스테이지보다 늦게 동작하는 스테이지들을 의미한다.
마찬가지로, 상술된 B-제어신호는, B-세트제어신호 및 B-리세트제어신호로 구분될 수 있다. B-세트제어신호는 이를 공급받는 해당 스테이지의 B-서브 스테이지(B-Sub)를 세트시키는데 필요한 신호이고, B-리세트제어신호는 이를 공급받는 해당의 B-서브 스테이지(B-Sub)를 리세트시키는데 필요한 신호이다.
B-세트제어신호는 그 B-세트제어신호를 공급받는 현 스테이지보다 앞단에 위치한 스테이지들 중 어느 하나로부터의 출력이 될 수 있다. 즉, n번째(n은 자연수) 스테이지(ST_n)에 구비된 B-서브 스테이지(B-Sub)는 n-r번째(r은 n보다 작은 자연수, 또는 p와 동일한 자연수) 스테이지에 구비된 B-서브 스테이지(B-Sub)로부터 출력된 B-캐리펄스를 상술된 B-세트제어신호로서 공급받을 수 있다. 예를 들어, n번째 스테이지(ST_n)에 구비된 B-서브 스테이지(B-Sub)는, 도 3에 도시된 바와 같이, n-1번째 스테이지(ST_n-1)에 구비된 B-서브 스테이지(B-Sub)로부터 출력된 B-캐리펄스(B-CR_n-1)를 상술된 B-세트제어신호로서 공급받을 수 있다.
반면, B-리세트제어신호는 그 B-리세트제어신호를 공급받는 현 스테이지보다 뒷단에 위치한 스테이지들 중 어느 하나로부터의 출력이 될 수 있다. 즉, n번째 스테이지(ST_n)에 구비된 B-서브 스테이지(B-Sub)는 n+s번째(s는 자연수, 또는 r과 동일한 자연수) 스테이지에 구비된 B-서브 스테이지(B-Sub)로부터 출력된 B-캐리펄스를 상술된 B-리세트제어신호로서 공급받을 수 있다. 예를 들어, 도 3에 도시된 바와 같이, n번째 스테이지(ST_n)에 구비된 B-서브 스테이지(B-Sub)는, n+1번째 스테이지(ST_n+1)에 구비된 B-서브 스테이지(B-Sub)로부터 출력된 B-캐리펄스(B-CR_n+1)를 상술된 B-리세트제어신호로서 공급받을 수 있다.
이와 같이 A-서브 스테이지(A-Sub)들은 이들끼리 서로 연결되어 순차적으로 A1-캐리펄스(A1-CR_i)들을 출력하는 하나의 쉬프트 레지스터를 구성하며, 그리고 B-서브 스테이지들은 이들끼리 서로 연결되어 순차적으로 B-캐리펄스(B-CR_i)들을 출력하는 또 다른 하나의 쉬프트 레지스터를 구성한다. 한편, 전술된 A1-캐리펄스는 A1-클럭펄스(A1-CLK)에 의해 생성되는 바, 각 A-서브 스테이지가 A1-클럭펄스(A1-CLK) 대신에 A2-클럭펄스(A2-CLK)를 공급받을 경우 각 A-서브 스테이지는 A1-캐리펄스 대신 A2-캐리펄스를 출력하게 된다. 이와 같은 경우, 전술된 A-세트제어신호 및 A-리세트제어신호는 A2-캐리펄스가 된다.
도 4는 A1-클럭펄스(A1-CLK), BB-클럭펄스(BB-CLK_1, BB-CLK_2), 및 B1-클럭펄스(B1-CLK)에 대한 하나의 예와, 그리고 이들에 의해 생성된 A1-스캔펄스를 나타낸 도면이다.
도 4에 도시된 바와 같이, A1-클럭펄스(A1-CLK)는 4상(phase)의 클럭펄스들(A1-CLK_1 내지 A1-CLK_4)로, BB-클럭펄스(B-CLK)는 2상의 클럭펄스들(BB-CLK_1, BB-CLK_2)로, 그리고 B1-클럭펄스(B1-CLK)는 1상의 클럭펄스(B1-CLK)로 구성될 수 있다.
A1-클럭펄스(A1-CLK)는, 서로 다른 위상차를 가지며 인접한 것끼리 그 펄스폭의 일부가 중첩하는 형태의 제 1 내지 제 4 A1-클럭펄스(A1-CLK_1 내지 A1-CLK_4)들로 구성될 수 있다. 도 4에는 인접한 A1-클럭펄스(A1-CLK)의 각 폭이 1/2씩 중첩되어 있는 예가 나타나 있는 바, 이는 어디까지나 하나의 예일 뿐 이 중첩되는 크기는 얼마든지 가변될 수 있다. 한편, 이 A1-클럭펄스(A1-CLK)들은 서로 중첩되지 않은 상태로 출력될 수도 있다.
여기서, 이 A1-클럭펄스들(A1-CLK_1 내지 A1-CLK_4)이 중첩되지 않을 때, 상술된 n+2 스테이지(ST_n+2)가 아닌 n+1번째 스테이지(ST_n+1)에 구비된 A-서브 스테이지(A-Sub)로부터의 A1-캐리펄스가 n번째 스테이지(ST_n)의 A-서브 스테이지(A-Sub)를 리세트시키는데 사용될 수 있다.
A1-클럭펄스(A1-CLK)는 A1-스캔펄스(A1-SC) 및 A1-캐리펄스(A1-CR)로서 사용된다. 예를 들어 도 4에 도시된 바와 같이 4상의 A1-클럭펄스(A1-CLK_1 내지 A1-CLK_4)들이 사용될 때, 4x+1번째(x는 0을 포함한 자연수) 스테이지의 A-서브 스테이지(A-Sub)는 제 1 A1-클럭펄스(A1-CLK_1)를 공급받아 4x+1번째 A1-스캔펄스 및 4x+1번째 A1-캐리펄스를 출력하고, 4x+2번째 스테이지의 A-서브 스테이지(A-Sub)는 제 2 A1-클럭펄스(A1-CLK_2)를 공급받아 4x+2번째 A1-스캔펄스 및 4x+2번째 A1-캐리펄스를 출력하고, 4x+3번째 스테이지의 A-서브 스테이지(A-Sub)는 제 3 A1-클럭펄스(A1-CLK_3)를 공급받아 4x+3번째 A1-스캔펄스 및 4x+3번째 A1-캐리펄스를 출력하고, 그리고 4x+4번째 스테이지의 A-서브 스테이지(A-Sub)는 제 4 A1-클럭펄스(A1-CLK_4)를 공급받아 4x+4번째 A1-스캔펄스 및 4x+4번째 A1-캐리펄스를 출력한다.
BB-클럭펄스(B-CLK)는, 서로 다른 위상차를 갖는 제 1 및 제 2 BB-클럭펄스들(BB-CLK_1, BB-CLK_2)로 구성될 수 있다.
이 제 1 및 제 2 BB-클럭펄스(BB-CLK_1, BB-CLK_2)는, B-스캔펄스(B-SC)의 출력 타이밍을 제어함과 아울러 B-캐리펄스(B-CR)로서 사용된다. 예를 들어 도 4에 도시된 바와 같이 2상의 BB-클럭펄스(BB-CLK_1, BB-CLK_2)들이 사용될 때, 홀수 번째 스테이지의 B-서브 스테이지(B-Sub)는 제 1 BB-클럭펄스(BB-CLK_1)를 공급받아 B-캐리펄스(B-CR) 및 B-스캔펄스(B-SC)의 출력 타이밍을 결정하고, 그리고 짝수 번째 스테이지의 B-서브 스테이지(B-Sub)는 제 2 BB-클럭펄스(BB-CLK_2)를 공급받아 B-캐리펄스(B-CR) 및 B-스캔펄스(B-SC)의 출력 타이밍을 결정한다.
또한 홀수 번째 스테이지의 B-서브 스테이지(B-Sub)는 제 1 BB-클럭펄스(BB-CLK_1)를 공급받아 홀수 번째 B-캐리펄스(B-CR)를 출력하고, 그리고 짝수 번째 스테이지의 B-서브 스테이지(B-Sub)는 제 2 BB-클럭펄스(BB-CLK_2)를 공급받아 짝수 번째 B-캐리펄스(B-CR)를 출력한다.
제 1 및 제 2 BB-클럭펄스(BB-CLK_1, BB-CLK_2)는, 전술된 바와 같이 각 프레임 기간의 종료 기간(각 프레임 기간에서, 마지막 수평 기간의 다음 기간; 이하, B1-출력기간(T_B1))마다 출력된다. 이에 따라, B-캐리펄스(B-CR) 및 B-스캔펄스(B-SC) 역시 B1-출력기간(T_B1)마다 출력된다. 여기서, 제 1 BB-클럭펄스(BB-CLK_1)는 홀수 번째 프레임 기간마다 출력되고, 그리고 제 2 BB-클럭펄스(BB-CLK_2)는 짝수 번째 프레임 기간마다 출력될 수 있다.
한편, 도 4에는 3개의 프레임 기간이 나타나 있는 바, 각 프레임 기간의 말단에는, 다음 프레임 기간에 필요한 각종 신호들이 셋팅되는 블랭크 기간(BK)이 존재한다. 단, 영상을 표시하는데 필요한 데이터 신호는 상술된 각종 신호들에 포함되지 않는다. 즉, 이 데이터 신호는 이 블랭크 기간(BK)에 발생되지 않는다.
전술된 B-출력기간은 이 블랭크 기간(BK)내에 포함된다. 즉, 이 블랭크 기간(BK) 중에 전술된 BB-클럭펄스들(BB-CLK_1, BB-CLK_2), B1-클럭펄스(B1-CLK) 및 B-스캔펄스가 발생된다.
B1-클럭펄스(B1-CLK)는 B1-스캔펄스(B1-SC)로서 사용된다. 이 B1-클럭펄스(B1-CLK)는 제 1 및 제 2 BB-클럭펄스(BB-CLK_1, BB-CLK_2)에 동기되어 출력된다. 다시 말하여, 이 B1-클럭펄스(B1-CLK) 역시 매 프레임 기간의 B1-출력기간(T_B1)마다 출력된다. 단, B1-클럭펄스(B1-CLK)는 BB-클럭펄스(B-CLK)에 의해 완전히 둘러싸이도록 이의 펄스폭이 BB-클럭펄스(BB-CLK)의 펄스폭보다 더 좁다. 즉, 도 4에 도시된 바와 같이, BB-클럭펄스(BB-CLK_1 또는 BB-CLK_2)의 라이징에지(rising edge) 시점이 B1-클럭펄스(B1-CLK)의 라이징에지 시점보다 더 앞서며, BB-클럭펄스(BB-CLK_1 또는 BB-CLK_2)의 폴링에지(falling edge) 시점은 B1-클럭펄스(B1-CLK)의 폴링에지 시점보다 더 늦다. 따라서, B-클럭펄스(BB-CLK_1 또는 BB-CLK_2)가 하이 상태로 유지되는 기간 동안 B1-클럭펄스(B1-CLK)의 하이 상태가 온전히 유지될 수 있다.
한편, B1-클럭펄스(B1-CLK)의 펄스폭과 BB-클럭펄스(BB-CLK)의 펄스폭이 동일하여도 무방하다. 이때는 각 클럭펄스의 라이징에지 시점들끼리 서로 일치하고, 그리고 폴링에지 시점들끼리 서로 일치한다.
한편, B1-클럭펄스(B1-CLK)는 단상이 아닌 2상 이상이 될 수 있다. 예를 들어, B1-클럭펄스(B1-CLK) 역시 BB-클럭펄스(BB-CLK)와 같은 2상으로 구성될 수 있다. 구체적인 예로서, 제 1 B1-클럭펄스는 전술된 제 1 BB-클럭펄스(BB-CLK_1)에 동기되도록 설정하고, 제 2 B1-클럭펄스는 전술된 제 2 BB-클럭펄스(BB-CLK_2)에 동기되도록 설정할 수 있다. 이때, B1-클럭펄스(B1-CLK)의 펄스폭은 BB-클럭펄스(BB-CLK_1 또는 BB-CLK_2)의 펄스폭보다 작거나 같아야 한다. 또한 B1-클럭펄스(B1-CLK)와 BB-클럭펄스(BB-CLK)간의 타이밍은 전술된 조건과 일치한다.
한편, A1-클럭펄스(A1-CLK_1 내지 A1-CLK_4)는 BB-클럭펄스(BB-CLK_1, BB-CLK_2) 및 B1-클럭펄스(B1-CLK) 보다 더 작은 펄스폭을 갖는다.
A1-스캔펄스들(A1-SC_n-1 내지 A1-SC_n+2)은 전술된 A1-클럭펄스(A1-CLK_1 내지 A1-CLK_4)를 근거로 생성되므로, 도 4에 도시된 바와 같이, 인접한 것끼리 그 펄스폭의 일부가 중첩하는 형태를 갖는다. 이때, A1-스캔펄스들(A1-SC_n-1 내지 A1-SC_n+2)은 한 프레임 기간 동안 순차적으로 한 번씩 출력된다.
B1-스캔펄스들(B1-SC_n-1 내지 B1-SC_n+1)은 전술된 B1-클럭펄스(B1-CLK)를 근거로 생성되므로, 도 4에 도시된 바와 같이 B1-클럭펄스(B1-CLK)와 동일한 형태 및 타이밍으로 출력된다. 이때, B1-스캔펄스(B1-SC_n-1 내지 B1-SC_n+1)는 한 프레임 기간당 한 번씩 출력되는 바, 프레임 기간별로 그 출력 위치가 변화한다. 예를 들어, 도 4에 도시된 바와 같이, 가장 좌측에 위치한 제 1 프레임 기간 동안, B1-스캔펄스(B1-SC_n-1)는 n-1번째 B-서브 스테이지(B-Sub)로부터 출력되며, 그리고 그 우측에 위치한 제 2 프레임 기간 동안, B1-스캔펄스(B1-SC_n)는 n번째 B-서브 스테이지(B-Sub)로부터 출력되며, 그리고 그 우측에 위치한 제 3 프레임 기간 동안, B1-스캔펄스(B1-SC_n+1)는 n+1번째 B-서브 스테이지(B-Sub)로부터 출력된다.
이와 같이 B1-스캔펄스(B1-SC)의 출력 위치가 프레임 기간별로 변화함에 따라, 도 4에 도시된 바와 같이, 한 프레임 기간에서 동일 게이트 라인으로 하나의 복합펄스(제 1 복합펄스)로서 출력되는 A1-스캔펄스(A1-SC)와 B1-스캔펄스(B1-SC)간의 거리가 점차적으로 줄어들게 된다.
한편, 도 4에 도시된 바와 같이, 한 프레임 기간에서 상기 제 1 내지 제 4 A1-클럭펄스들(A1-CLK_1 내지 A1-CLK_4)이 출력되는 기간을 A1-출력기간(T_A1)으로 정의하고, 전술된 바와 같이 나머지 기간을 B1-출력기간(T_B1)으로 정의할 때, 그 한 프레임 기간(T_F) 중 B1-출력기간(T_B1) 중에 제 1 내지 제 4 A1-클럭펄스(A1-CLK_1 내지 A1-CLK_4)들이 모두 로우 상태로 유지될 수 있다. 물론, 이 B1-출력기간(T_B1) 중에 제 1 내지 제 4 A1-클럭펄스(A1-CLK_1 내지 A1-CLK_4)들이 A1-출력기간(T_A1) 때와 같이 그대로 출력되어도 무방하다.
도 5는 A1-클럭펄스(A1-CLK_1 내지 A1-CLK_4), BB-클럭펄스(BB-CLK_1, B-CLK_2), 및 B1-클럭펄스(B1-CLK)에 대한 하나의 예와, 그리고 이들에 의해 생성된 A1-캐리펄스를 나타낸 도면이다.
도 5에서의 A1-캐리펄스들(A1-CR_n-1 내지 A1-CR_n+2)은 전술된 A1-클럭펄스(A1-CLK_1 내지 A1-CLK_4)를 근거로 생성되므로, 도 5에 도시된 바와 같이, 인접한 것끼리 그 펄스폭의 일부가 중첩하는 형태를 갖는다. 이때, A1-캐리펄스들(A1-CR_n-1 내지 A1-CR_n+2)은 한 프레임 기간 동안 순차적으로 한 번씩 출력된다. 여기서, A1-캐리펄스(A1-CR_n-1 내지 A1-CR_n+2)와 전술된 A1-스캔펄스(A1-SC_n-1 내지 A1-SC_n+2)는 실상 동일하다.
도 6은 A2-클럭펄스(A2-CLK), BB-클럭펄스(BB-CLK), 및 B2-클럭펄스(B2-CLK)에 대한 하나의 예와, 그리고 이들에 의해 생성된 A2-스캔펄스를 나타낸 도면이다.
도 6에 도시된 바와 같이, A2-클럭펄스(A1-CLK)는 4상(phase)의 클럭펄스들(A1-CLK_1 내지 A1-CLK_4)로, BB-클럭펄스(BB-CLK)는 2상의 클럭펄스들(BB-CLK_1, BB-CLK_2)로, 그리고 B2-클럭펄스(B2-CLK)는 1상의 클럭펄스(B2-CLK)로 구성될 수 있다.
A2-클럭펄스(A2-CLK)는, 서로 다른 위상차를 가지며 인접한 것끼리 그 펄스폭의 일부가 중첩하는 형태의 제 1 내지 제 4 A2-클럭펄스(A2-CLK_1 내지 A2-CLK_4)들로 구성될 수 있다. 도 6에는 인접한 A2-클럭펄스(A2-CLK)의 각 폭이 1/2씩 중첩되어 있는 예가 나타나 있는 바, 이는 어디까지나 하나의 예일 뿐 이 중첩되는 크기는 얼마든지 가변될 수 있다. 또한 이 A2-클럭펄스(A2-CLK)들은 서로 중첩되지 않은 상태로 출력될 수도 있다.
여기서, 이 A2-클럭펄스들(A2-CLK_1 내지 A2-CLK_4)이 중첩되지 않을 때, 상술된 n+2 스테이지(ST_n+2)가 아닌 n+1번째 스테이지(ST_n+1)에 구비된 A-서브 스테이지(A-Sub)로부터의 A2-캐리펄스가 n번째 스테이지(ST_n)의 A-서브 스테이지(A-Sub)를 리세트시키는데 사용될 수 있다.
A2-클럭펄스(A2-CLK)는 A2-스캔펄스(A2-SC) 및 A2-캐리펄스(A2-CR)로서 사용된다. 예를 들어 도 6에 도시된 바와 같이 4상의 A2-클럭펄스(A2-CLK_1 내지 A2-CLK_4)들이 사용될 때, 4x+1번째 스테이지의 A-서브 스테이지(A-Sub)는 제 1 A2-클럭펄스(A2-CLK_1)를 공급받아 4x+1번째 A2-스캔펄스 및 4x+1번째 A2-캐리펄스를 출력하고, 4x+2번째 스테이지의 A-서브 스테이지(A-Sub)는 제 2 A2-클럭펄스(A2-CLK_2)를 공급받아 4x+2번째 A2-스캔펄스 및 4x+2번째 A2-캐리펄스를 출력하고, 4x+3번째 스테이지의 A-서브 스테이지(A-Sub)는 제 3 A2-클럭펄스(A2-CLK_3)를 공급받아 4x+3번째 A2-스캔펄스 및 4x+3번째 A2-캐리펄스를 출력하고, 그리고 4x+4번째 스테이지의 A-서브 스테이지(A-Sub)는 제 4 A2-클럭펄스(A2-CLK_4)를 공급받아 4x+4번째 A2-스캔펄스 및 4x+4번째 A2-캐리펄스를 출력한다.
B-클럭펄스(B-CLK)는, 전술된 도 4에서의 그것과 동일하므로 이에 설명은 앞의 설명을 참조한다.
B2-클럭펄스(B2-CLK)는 B2-스캔펄스(B2-SC)로서 사용된다. 이 B2-클럭펄스(B2-CLK)는 제 1 및 제 2 BB-클럭펄스(BB-CLK_1, BB-CLK_2)에 동기되어 출력된다. 다시 말하여, 이 B2-클럭펄스(B2-CLK) 역시 매 프레임 기간의 B2-출력기간(T_B2)마다 출력된다. 단, B2-클럭펄스(B2-CLK)는 BB-클럭펄스(BB-CLK)에 의해 완전히 둘러싸이도록 이의 펄스폭이 BB-클럭펄스(BB-CLK)의 펄스폭보다 더 좁다. 한편, B2-클럭펄스(B2-CLK)의 펄스폭과 BB-클럭펄스(BB-CLK)의 펄스폭이 동일하여도 무방하다.
한편, B2-클럭펄스(B2-CLK)는 단상이 아닌 2상 이상이 될 수 있다. 예를 들어, B2-클럭펄스(B2-CLK) 역시 BB-클럭펄스(BB-CLK)와 같은 2상으로 구성될 수 있다. 구체적인 예로서, 제 1 B2-클럭펄스는 전술된 제 1 BB-클럭펄스(BB-CLK_1)에 동기되도록 설정하고, 제 2 B2-클럭펄스는 전술된 제 2 BB-클럭펄스(BB-CLK_2)에 동기되도록 설정할 수 있다. 이때, B2-클럭펄스(B2-CLK)의 펄스폭은 BB-클럭펄스(B-CLK_1 또는 B-CLK_2)의 펄스폭보다 작거나 같아야 한다. 또한 B2-클럭펄스(B2-CLK)와 BB-클럭펄스(BB-CLK)간의 타이밍은 전술된 조건과 일치한다.
한편, A2-클럭펄스(A2-CLK_1 내지 A2-CLK_4)는 B-클럭펄스(BB-CLK_1, BB-CLK_2)보다 작고, B2-클럭펄스(B2-CLK) 보다 큰 펄스폭을 갖는다. 이는 하나의 예일 뿐, A1-클럭펄스, A2-클럭펄스, BB-클럭펄스 및 B-클럭펄간의 펄스폭의 상대적 크기는 얼마든지 자유롭게 설정 가능하다. 단, BB-클럭펄스(BB-CLK_1 또는 BB-CLK_2)는 B1-클럭펄스(B1-CLK)의 펄스폭 및 B2-클럭펄스(B2-CLK)의 펄스폭을 모두 포함할 수 있도록 이들보다 큰 펄스폭을 가져야 한다.
A2-스캔펄스들(A2-SC_n-1 내지 A2-SC_n+2)은 전술된 A2-클럭펄스(A2-CLK_1 내지 A2-CLK_4)를 근거로 생성되므로, 도 4에 도시된 바와 같이, 인접한 것끼리 그 펄스폭의 일부가 중첩하는 형태를 갖는다. 이때, A2-스캔펄스들(A2-SC_n-1 내지 A2-SC_n+2)은 한 프레임 기간 동안 순차적으로 한 번씩 출력된다.
B2-스캔펄스들(B2-SC_n-1 내지 B2-SC_n+1)은 전술된 B2-클럭펄스(B2-CLK)를 근거로 생성되므로, 도 6에 도시된 바와 같이 B2-클럭펄스(B2-CLK)와 동일한 형태 및 타이밍으로 출력된다. 이때, B2-스캔펄스(B2-SC_n-1 내지 B2-SC_n+1)는 한 프레임 기간당 한 번씩 출력되는 바, 프레임 기간별로 그 출력 위치가 변화한다. 예를 들어, 도 6에 도시된 바와 같이, 가장 좌측에 위치한 제 1 프레임 기간 동안, B2-스캔펄스(B2-SC_n-1)는 n-1번째 B-서브 스테이지(B-Sub)로부터 출력되며, 그리고 그 우측에 위치한 제 2 프레임 기간 동안, B2-스캔펄스(B2-SC_n)는 n번째 B-서브 스테이지(B-Sub)로부터 출력되며, 그리고 그 우측에 위치한 제 3 프레임 기간 동안, B2-스캔펄스(B2-SC_n+1)는 n+1번째 B-서브 스테이지(B-Sub)로부터 출력된다.
이와 같이 B1-스캔펄스(B1-SC)의 출력 위치가 프레임 기간별로 변화함에 따라, 도 6에 도시된 바와 같이, 한 프레임 기간에서 동일 게이트 라인으로 하나의 복합펄스(제 2 복합펄스)로서 출력되는 A2-스캔펄스(A2-SC)와 B2-스캔펄스(B2-SC)간의 거리가 점차적으로 줄어들게 된다.
한편, 도 6에 도시된 바와 같이, 한 프레임 기간에서 상기 제 1 내지 제 4 A2-클럭펄스들(A2-CLK_1 내지 A2-CLK_4)이 출력되는 기간을 A2-출력기간(T_A2)으로 정의하고, 전술된 바와 같이 나머지 기간을 B2-출력기간(T_B2)으로 정의할 때, 그 한 프레임 기간(T_F) 중 B2-출력기간(T_B2) 중에 제 1 내지 제 4 A2-클럭펄스(A2-CLK_1 내지 A2-CLK_4)들이 모두 로우 상태로 유지될 수 있다. 물론, 이 B2-출력기간(T_B2) 중에 제 1 내지 제 4 A2-클럭펄스(A2-CLK_1 내지 A2-CLK_4)들이 A2-출력기간(T_A2) 때와 같이 그대로 출력되어도 무방하다.
도 7은 A2-클럭펄스(A2-CLK_1 내지 A2-CLK_4), BB-클럭펄스(BB-CLK_1, BB-CLK_2), 및 B2-클럭펄스(B2-CLK)에 대한 하나의 예와, 그리고 이들에 의해 생성된 A2-캐리펄스를 나타낸 도면이다.
도 7에서의 A2-캐리펄스들(A2-CR_n-1 내지 A2-CR_n+2)은 전술된 A2-클럭펄스(A2-CLK_1 내지 A2-CLK_4)를 근거로 생성되므로, 도 7에 도시된 바와 같이, 인접한 것끼리 그 펄스폭의 일부가 중첩하는 형태를 갖는다. 이때, A2-캐리펄스들(A2-CR_n-1 내지 A2-CR_n+2)은 한 프레임 기간 동안 순차적으로 한 번씩 출력된다. 여기서, A2-캐리펄스(A2-CR_n-1 내지 A2-CR_n+2)와 전술된 A2-스캔펄스(A2-SC_n-1 내지 A2-SC_n+2)는 실상 동일하다.
도 8은 A1-클럭펄스(A1-CLK_1 내지 A1-CLK_4), BB-클럭펄스(BB-CLK_1, BB-CLK_2) 및 B1-클럭펄스(B1-CLK)에 대한 하나의 예와, 그리고 이들에 의해 생성된 B-캐리펄스(B-CR)를 나타낸 도면이다.
도 8에서의 B-캐리펄스들(B-CR_n-1 내지 B-CR_n+2)은 전술된 B-클럭펄스(B-CLK_1, B-CLK_2)를 근거로 생성되므로, 도 8에 도시된 바와 같이 B-클럭펄스(B-CLK_1, B-CLK_2)와 동일한 형태 및 타이밍으로 출력된다. 이때, B-캐리펄스(B-CR_n-1 내지 B-CR_n+2)는 한 프레임 기간당 한 번씩 출력되는 바, 프레임 기간별도 그 출력 위치가 변화한다. 예를 들어, 도 8에 도시된 바와 같이, 가장 좌측에 위치한 제 1 프레임 기간(T_F) 동안, B-캐리펄스(B-CR_n-1)는 n-1번째 B-서브 스테이지(B-Sub)로부터 출력되며, 그리고 그 우측에 위치한 제 2 프레임 기간(T_F) 동안, B-스캔펄스(B-SC_n)는 n번째 B-서브 스테이지(B-Sub)로부터 출력되며, 그리고 그 우측에 위치한 제 3 프레임 기간(T_F) 동안, B-스캔펄스(B-SC_n+1)는 n+1번째 B-서브 스테이지(B-Sub)로부터 출력된다. 여기서, B-캐리펄스(B-CR_n-1 내지 B-CR_n+2)는 전술된 B1-스캔펄스(B1-SC_n-1 내지 B1-SC_n+2) 및 B2-스캔펄스(B2-SC_n-1 내지 B2-SC_n+2)에 동기되어 있다.
한편, 도 4 내지 도 8에서의 A1-클럭펄스(A1-CLK_1 내지 A1-CLK_4)는 a상(phase), BB-클럭펄스(BB-CLK_1, BB-CLK_2)는 a*b상, 그리고 B1-클럭펄스(B1-CLK)는 a*c상으로 구성될 수 있다. 여기서 a는 1보다 큰 자연수이고, a*b는 1보다 큰 자연수이고, 그리고 a*c는 1과 같거나 이보다 큰 자연수이다.
B1-클럭펄스(B1-CLK)의 주기는 B-서브 스테이지(B-Sub)의 출력 발생 주기의 a*c배이다. 이에 대한 몇 개의 예를 들어보면, 각 클럭펄스는,
1) A1-클럭펄스(A1-CLK):4상, BB-클럭펄스(B-CLK):2상, B1-클럭펄스(B1-CLK):1상; 또는
2) A1-클럭펄스(A1-CLK):4상, BB-클럭펄스(BB-CLK):2상, B1-클럭펄스(B1-CLK):2상(또는 4상); 또는
3) A1-클럭펄스(A1-CLK):6상, BB-클럭펄스(BB-CLK):2상, B1-클럭펄스(B1-CLK):2상(또는 4상) 으로 구성될 수 있다.
한편, A2-클럭펄스, BB-클럭펄스 및 B2-클럭펄스에 대해서도 전술된 바와 같은 구성을 취할 수 있다.
이와 같이 본 발명에 따른 스캔출력제어부(SOC)는 BB-클럭펄스(BB-CLK_1, B-CLK_2) 및 B-클럭펄스(B1-CLK 또는 B2-CLK)를 이용하여 필요한 스캔펄스(A1-스캔펄스(A1-SC), B1-스캔펄스(B1-SC), A2-스캔펄스(A2-SC), B2-스캔펄스(B2-SC))를 생성하므로, 이 스캔출력제어부(SOC)에 형성된 출력 스위칭소자의 사이즈가 클 필요가 없으며, 또한 스캔펄스의 전압이 감쇄되는 것이 방지된다.
여기서, 본 발명에 따른 스캔출력제어부(SOC)의 구체적인 구성을 설명하면 다음과 같다.
스캔출력제어부(SOC)의 제 1 실시예
도 9는 본 발명의 제 1 실시예에 따른 스캔출력제어부(SOC)의 구성을 나타낸 도면이다.
모든 스테이지의 구성이 동일하므로, n번째 스테이지에 구비된 스캔출력부를 대표적으로 설명한다.
본 발명의 제 1 실시예에 따른 스캔출력제어부(SOC)는, 도 9에 도시된 바와 같이, A1-스캔출력 스위칭소자(A1-SCO) 및 A2-스캔출력 스위칭소자(A2-SCO)를 포함한다.
A1-스캔출력 스위칭소자(A1-SCO)는 A-세트 노드(A-Q)의 전압에 따라 제어되며, A1-클럭펄스(A1-CLK)를 전송하는 A1-클럭전송라인과 제 1 스캔출력단자(SOT1) 사이에 접속된다. 즉, 이 A1-스캔출력 스위칭소자(A1-SCO)는 A-세트 노드(A-Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A1-클럭전송라인과 제 1 스캔출력단자(SOT1)를 서로 연결시킨다.
A2-스캔출력 스위칭소자(A2-SCO)는 A-세트 노드(A-Q)의 전압에 따라 제어되며, A2-클럭펄스(A2-CLK)를 전송하는 A2-클럭전송라인과 제 2 스캔출력단자(SOT2) 사이에 접속된다. 즉, 이 A2-스캔출력 스위칭소자(A2-SCO)는 A-세트 노드(A-Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A2-클럭전송라인과 제 2 스캔출력단자(SOT2)를 서로 연결시킨다.
여기서, A-서브 스테이지(A-Sub)에 공급되는 클럭펄스와 전술된 A1-스캔출력 스위칭소자(A1-SCO)에 공급되는 클럭펄스는 서로 다를 수도 있고 동일할 수도 있다. 도 9에는, 하나의 예로서 A-서브 스테이지(A-Sub)와 A1-스캔출력 스위칭소자(A1-SCO)에 동일한 A1-클럭펄스(A1-CLK)가 공급되는 구성이 나타나 있다.
스캔출력제어부(SOC)의 제 2 실시예
도 10은 본 발명의 제 2 실시예에 따른 스캔출력제어부(SOC)의 구성을 나타낸 도면이다.
본 발명의 제 2 실시예에 따른 스캔출력제어부(SOC)는, 도 10에 도시된 바와 같이, A1-스캔출력 스위칭소자(A1-SCO), A-제어 스위칭소자(A-CTr) 및 A2-스캔출력 스위칭소자(A2-SCO)를 포함한다.
제 2 실시예에서의 A1-스캔출력 스위칭소자(A1-SCO)는 전술된 제 1 실시예에서의 그것과 동일하므로 이에 대한 설명은 제 1 실시예의 설명을 참조한다.
제 2 실시예에서의 A-제어 스위칭소자(A-CTr)는 A-세트 노드(A-Q)의 전압에 따라 제어되며, A-세트 노드(A-Q)와 A-노드(A-n) 사이에 접속된다. 즉, 이 A-제어 스위칭소자(A-CTr)는 A-세트 노드(A-Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-세트 노드(A-Q)와 A-노드(A-n)를 서로 연결시킨다.
제 2 실시예에서의 A2-스캔출력 스위칭소자(A2-SCO)는 A-노드(A-n)의 전압에 따라 제어되며, A2-클럭펄스(A2-CLK)를 전송하는 A2-클럭전송라인과 제 2 스캔출력단자(SOT2) 사이에 접속된다. 즉, 이 A2-스캔출력 스위칭소자(A2-SCO)는 A-노드(A-n)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A2-클럭전송라인과 제 2 스캔출력단자(SOT2)를 서로 연결시킨다.
여기서, A-서브 스테이지(A-Sub)에 공급되는 클럭펄스와 전술된 A1-스캔출력 스위칭소자(A1-SCO)에 공급되는 클럭펄스는 서로 다를 수도 있고 동일할 수도 있다.
스캔출력제어부(SOC)의 제 3 실시예
도 11은 본 발명의 제 3 실시예에 따른 스캔출력제어부(SOC)의 구성을 나타낸 도면이다.
본 발명의 제 3 실시예에 따른 스캔출력제어부(SOC)는, 도 11에 도시된 바와 같이, 제 1 A-제어 스위칭소자(A-CTr1), A1-스캔출력 스위칭소자(A1-SCO), 제 2 A-제어 스위칭소자(A-CTr2) 및 A2-스캔출력 스위칭소자(A2-SCO)를 포함한다.
제 3 실시예에서의 제 1 A-제어 스위칭소자(A-CTr1)는 A-세트 노드(A-Q)의 전압에 따라 제어되며, A-세트 노드(A-Q)와 A1-노드(A1-n) 사이에 접속된다. 즉, 이 제 1 A-제어 스위칭소자(A-CTr1)는 A-세트 노드(A-Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-세트 노드(A-Q)와 A1-노드(A1-n)를 서로 연결시킨다.
제 3 실시예에서의 A1-스캔출력 스위칭소자(A1-SCO)는 A1-노드(A1-n)의 전압에 따라 제어되며, A1-클럭펄스(A1-CLK)를 전송하는 A1-클럭전송라인과 제 1 스캔출력단자(SOT1) 사이에 접속된다. 즉, 이 A1-스캔출력 스위칭소자(A1-SCO)는 A1-노드(A1-n)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A1-클럭전송라인과 제 1 스캔출력단자(SOT1)를 서로 연결시킨다.
제 3 실시예에서의 제 2 A-제어 스위칭소자(A-CTr2)는 A-세트 노드(A-Q)의 전압에 따라 제어되며, A-세트 노드(A-Q)와 A2-노드(A2-n) 사이에 접속된다. 즉, 이 제 2 A-제어 스위칭소자(A-CTr2)는 A-세트 노드(A-Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-세트 노드(A-Q)와 A2-노드(A2-n)를 서로 연결시킨다.
제 3 실시예에서의 A2-스캔출력 스위칭소자(A2-SCO)는 A2-노드(A2-n)의 전압에 따라 제어되며, A2-클럭펄스(A2-CLK)를 전송하는 A2-클럭전송라인과 제 2 스캔출력단자(SOT2) 사이에 접속된다. 즉, 이 A2-스캔출력 스위칭소자(A2-SCO)는 A2-노드(A2-n)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A2-클럭전송라인과 제 2 스캔출력단자(SOT2)를 서로 연결시킨다.
여기서, A-서브 스테이지(A-Sub)에 공급되는 클럭펄스와 전술된 A1-스캔출력 스위칭소자(A1-SCO)에 공급되는 클럭펄스는 서로 다를 수도 있고 동일할 수도 있다.
스캔출력제어부(SOC)의 제 4 실시예
도 12는 본 발명의 제 4 실시예에 따른 스캔출력제어부(SOC)의 구성을 나타낸 도면이다.
본 발명의 제 4 실시예에 따른 스캔출력제어부(SOC)는, 도 12에 도시된 바와 같이, A1-스캔출력 스위칭소자(A1-SCO), A-제어 스위칭소자(A-CTr) 및 A2-스캔출력 스위칭소자(A2-SCO)를 포함한다.
제 4 실시예에서의 A1-스캔출력 스위칭소자(A1-SCO)는 전술된 제 1 실시예에서의 그것과 동일하므로 이에 대한 설명은 제 1 실시예의 설명을 참조한다.
제 4 실시예에서의 A-제어 스위칭소자(A-CTr)는 A-캐리펄스(A-CR_n)에 따라 제어되며, A-캐리출력단자(A-COT)와 A-노드(A-n) 사이에 접속된다. 즉, 이 A-제어 스위칭소자(A-CTr)는 A-캐리펄스(A-CR_n)에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-캐리출력단자(A-COT)와 A-노드(A-n)를 서로 연결시킨다.
제 4 실시예에서의 A2-스캔출력 스위칭소자(A2-SCO)는 A-노드(A-n)의 전압에 따라 제어되며, A2-클럭펄스(A2-CLK)를 전송하는 A2-클럭전송라인과 제 2 스캔출력(SOT2)단자 사이에 접속된다. 즉, 이 A2-스캔출력 스위칭소자(A2-SCO)는 A-노드(A-n)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A2-클럭전송라인과 제 2 스캔출력(SOT2)단자를 서로 연결시킨다.
여기서, A-서브 스테이지(A-Sub)에 공급되는 클럭펄스와 전술된 A1-스캔출력 스위칭소자(A1-SCO)에 공급되는 클럭펄스는 서로 다를 수도 있고 동일할 수도 있다.
스캔출력제어부(SOC)의 제 5 실시예
도 13은 본 발명의 제 5 실시예에 따른 스캔출력제어부(SOC)의 구성을 나타낸 도면이다.
본 발명의 제 5 실시예에 따른 스캔출력제어부(SOC)는, 도 13에 도시된 바와 같이, 제 1 A-제어 스위칭소자(A-CTr1), A1-스캔출력 스위칭소자(A1-SCO), 제 2 A-제어 스위칭소자(A-CTr2) 및 A2-스캔출력 스위칭소자(A2-SCO)를 포함한다.
제 5 실시예에서의 제 1 A-제어 스위칭소자(A-CTr1)는 A-캐리펄스(A-CR_n)에 따라 제어되며, A-캐리출력단자(A-COT)와 A1-노드(A1-n) 사이에 접속된다. 즉, 이 제 1 A-제어 스위칭소자(A-CTr1)는 A-캐리펄스(A-CR_n)에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-캐리출력단자(A-COT)와 A1-노드(A1-n)를 서로 연결시킨다.
제 5 실시예에서의 A1-스캔출력 스위칭소자(A1-SCO)는 A1-노드(A1-n)의 전압에 따라 제어되며, A1-클럭펄스(A1-CLK)를 전송하는 A1-클럭전송라인과 제 1 스캔출력단자(SOT1) 사이에 접속된다. 즉, 이 A1-스캔출력 스위칭소자(A1-SCO)는 A1-노드(A1-n)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A1-클럭전송라인과 제 1 스캔출력단자(SOT1)를 서로 연결시킨다.
제 5 실시예에서의 제 2 A-제어 스위칭소자(A-CTr2)는 A-캐리펄스(A-CR_n)에 따라 제어되며, A-캐리출력단자(A-COT)와 A2-노드(A2-n) 사이에 접속된다. 즉, 이 제 2 A-제어 스위칭소자(A-CTr2)는 A-캐리펄스(A-CR_n)에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-캐리출력단자(A-COT)와 A2-노드(A2-n)를 서로 연결시킨다.
제 5 실시예에서의 A2-스캔출력 스위칭소자(A2-SCO)는 A2-노드(A2-n)의 전압에 따라 제어되며, A2-클럭펄스(A2-CLK)를 전송하는 A2-클럭전송라인과 제 2 스캔출력단자(SOT2) 사이에 접속된다. 즉, 이 A2-스캔출력 스위칭소자(A2-SCO)는 A2-노드(A2-n)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A2-클럭전송라인과 제 2 스캔출력단자(SOT2)를 서로 연결시킨다.
여기서, A-서브 스테이지(A-Sub)에 공급되는 클럭펄스와 전술된 A1-스캔출력 스위칭소자(A1-SCO)에 공급되는 클럭펄스는 서로 다를 수도 있고 동일할 수도 있다.
스캔출력제어부(SOC)의 제 6 실시예
도 14는 본 발명의 제 6 실시예에 따른 스캔출력제어부(SOC)의 구성을 나타낸 도면이다.
본 발명의 제 6 실시예에 따른 스캔출력제어부(SOC)는, 도 14에 도시된 바와 같이, A1-스캔출력 스위칭소자(A1-SCO), A2-스캔출력 스위칭소자(A2-SCO), A1-스캔방전 스위칭소자(A1-SCD) 및 A2-스캔방전 스위칭소자(A2-SCD)를 포함한다.
제 6 실시예에서의 A1-스캔출력 스위칭소자(A1-SCO) 및 A2-스캔출력 스위칭소자(A2-SCO)는 전술된 제 1 실시예에서의 그것들과 각각 동일하므로 이들에 대한 설명은 제 1 실시예의 설명을 참조한다.
제 6 실시예에서의 A1-스캔방전 스위칭소자(A1-SCD)는 A-리세트 노드(A-QB)의 전압에 따라 제어되며, 제 1 스캔출력단자(SOT1)와 제 1 방전용전압(VSS1)을 전송하는 제 1 방전용전원라인 사이에 접속된다. 즉, 이 A1-스캔방전 스위칭소자(A1-SCD)는 A-리세트 노드(A-QB)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 스캔출력단자(SOT1)와 제 1 방전용전원라인을 서로 연결시킨다.
제 6 실시예에서의 A2-스캔방전 스위칭소자(A2-SCD)는 A-리세트 노드(A-QB)의 전압에 따라 제어되며, 제 2 스캔출력단자(SOT2)와 제 2 방전용전압(VSS2)을 전송하는 제 2 방전용전원라인 사이에 접속된다. 즉, 이 A2-스캔방전 스위칭소자(A2-SCD)는 A-리세트 노드(A-QB)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 스캔출력단자(SOT2)와 제 2 방전용전원라인을 서로 연결시킨다.
여기서, A-서브 스테이지(A-Sub)에 공급되는 클럭펄스와 전술된 A1-스캔출력 스위칭소자(A1-SCO)에 공급되는 클럭펄스는 서로 다를 수도 있고 동일할 수도 있다.
한편, 전술된 A1-스캔방전 스위칭소자(A1-SCD) 및 A2-스캔방전 스위칭소자(A2-SCD) 중 적어도 하나는, 앞서 설명된 제 1 내지 제 5 실시예에도 적용될 수 있다.
스캔출력제어부(SOC)의 제 7 실시예
도 15는 본 발명의 제 7 실시예에 따른 스캔출력제어부(SOC)의 구성을 나타낸 도면이다.
본 발명의 제 7 실시예에 따른 스캔출력제어부(SOC)는, 도 15에 도시된 바와 같이, B1-스캔출력 스위칭소자(B1-SCO) 및 B2-스캔출력 스위칭소자(B2-SCO)를 포함한다.
제 7 실시예에서의 B1-스캔출력 스위칭소자(B1-SCO)는 B-캐리펄스(B-CR_n)에 따라 제어되며, B1-클럭펄스(B1-CLK)를 전송하는 B1-클럭전송라인과 제 1 스캔출력단자(SOT1) 사이에 접속된다. 즉, 이 B1-스캔출력 스위칭소자(B1-SCO)는 B-캐리펄스(B-CR_n)에 따라 턴-온 또는 턴-오프되며, 턴-온시 B1-클럭전송라인과 제 1 스캔출력단자(SOT1)를 서로 연결시킨다.
제 7 실시예에서의 B2-스캔출력 스위칭소자(B2-SCO)는 B-캐리펄스(B-CR_n)에 따라 제어되며, B2-클럭펄스(B2-CLK)를 전송하는 B2-클럭전송라인과 제 2 스캔출력단자(SOT2) 사이에 접속된다. 즉, 이 B2-스캔출력 스위칭소자(B2-SCO)는 B-캐리펄스(B-CR_n)에 따라 턴-온 또는 턴-오프되며, 턴-온시 B2-클럭전송라인과 제 2 스캔출력단자(SOT2)를 서로 연결시킨다.
스캔출력제어부(SOC)의 제 8 실시예
도 16은 본 발명의 제 8 실시예에 따른 스캔출력제어부(SOC)의 구성을 나타낸 도면이다.
본 발명의 제 8 실시예에 따른 스캔출력제어부(SOC)는, 도 16에 도시된 바와 같이, 제 1 B-제어 스위칭소자(B-CTr1), B1-스캔출력 스위칭소자(B1-SCO), B2-스캔출력 스위칭소자(B2-SCO) 및 제 2 B-제어 스위칭소자(B-CTr2)를 포함한다.
제 8 실시예에서의 제 1 B-제어 스위칭소자(B-CTr1)는 외부로부터의 스위치제어신호(Vc)에 따라 제어되며, B-캐리출력단자(B-COT)와 B-노드(B-n) 사이에 접속된다. 즉, 이 제 1 B-제어 스위칭소자(B-CTr1)는 스위치제어신호(Vc)에 따라 턴-온 또는 턴-오프되며, 턴-온시 B-캐리출력단자(B-COT)와 B-노드(B-n)를 서로 연결시킨다.
제 8 실시예에서의 B1-스캔출력 스위칭소자(B1-SCO)는 B-노드(B-n)의 전압에 따라 제어되며, B1-클럭펄스(B1-CLK)를 전송하는 B1-클럭전송라인과 제 1 스캔출력단자(SOT1) 사이에 접속된다. 즉, 이 B1-스캔출력 스위칭소자(B1-SCO)는 B-노드(B-n)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 B1-클럭전송라인과 제 1 스캔출력단자(SOT1)를 서로 연결시킨다.
제 8 실시예에서의 B2-스캔출력 스위칭소자(B2-SCO)는 B-노드(B-n)의 전압에 따라 제어되며, B2-클럭펄스(B2-CLK)를 전송하는 B2-클럭전송라인과 제 2 스캔출력단자(SOT2) 사이에 접속된다. 즉, 이 B2-스캔출력 스위칭소자(B2-SCO)는 B-노드(B-n)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 B2-클럭전송라인과 제 2 스캔출력단자(SOT2)를 서로 연결시킨다.
제 8 실시예에서의 제 2 B-제어 스위칭소자(B-CTr2)는 B-리세트 노드(B-QB)의 전압에 따라 제어되며, B-노드(B-n)와 제 3 방전용전압(VSS3)을 전송하는 제 3 방전용전원라인 사이에 접속된다. 즉, 이 제 2 B-제어 스위칭소자(B-CTr2)는 B-리세트 노드(B-QB)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 B-노드(B-n)와 제 3 방전용전원라인을 서로 연결시킨다.
전술된 스위치제어신호(Vc)는, 직류 전압 및 교류 전압 중 어느 하나가 될 수 있는 바, 이때 교류 전압은 BB-클럭펄스(BB-CLK)에 동기되어 출력될 수 있다. 여기서, 교류 전압의 펄스폭은 BB-클럭펄스(BB-CLK)의 펄스폭과 같거나 다를 수 있다. 이 스위치제어신호(Vc)와 BB-클럭펄스(BB-CLK)간의 관계를 도 17을 참조하여 구체적으로 설명하면 다음과 같다.
도 17은 스위치제어신호와 B-클럭펄스간의 타이밍도를 나타낸 도면이다.
스위치제어신호(Vc)는 직류 전압 및 교류 전압 중 어느 하나가 될 수 있는 바, 교류 전압일 때 도 17에 도시된 바와 같은 파형을 가질 수 있다. 이때, 스위치제어신호(Vc)가 단상으로 구성될 때 이 스위치제어신호(Vc)의 홀수 번째 펄스가 제 1 BB-클럭펄스(B-CLK_1)에 동기되며, 짝수 번째 펄스가 제 2 BB-클럭펄스(BB-CLK_2)에 동기되어 출력된다.
한편, 이 스위치제어신호(Vc)가 2상으로 구성될 때, 이는 제 1 스위치제어신호(Vc1)와 제 2 스위치제어신호(Vc2)로 구분될 수 있다. 제 1 스위치제어신호(Vc1)는 전술된 스위치제어신호(Vc)의 펄스들 중 홀수 번째 펄스들만으로 구성되며, 제 2 스위치제어신호(Vc2)는 전술된 스위치제어신호(Vc)의 펄스들 중 짝수 번째 펄스들만으로 구성된다. 제 1 스위치제어신호(Vc1)의 펄스들은 제 1 BB-클럭펄스(BB-CLK_1)에 동기되며, 제 2 스위치제어신호(Vc2)의 펄스들은 제 2 BB-클럭펄스(BB-CLK_2)에 동기되어 출력된다.
스위치제어신호(Vc)의 펄스폭은 B-클럭펄스(BB-CLK_1 또는 BB-CLK_2)의 펄스폭과 동일하거나 또는 서로 다를 수 있다. 한편, 이 스위치제어신호(Vc)는 BB-클럭펄스를 완전히 감싸도록 그 펄스폭이 BB-클럭펄스(BB-CLK_1 또는 BB-CLK_2)의 펄스폭보다 더 넓을 수 있다.
스캔출력제어부(SOC)의 제 9 실시예
도 18은 본 발명의 제 9 실시예에 따른 스캔출력제어부(SOC)의 구성을 나타낸 도면이다.
본 발명의 제 9 실시예에 따른 스캔출력제어부(SOC)는, 도 18에 도시된 바와 같이, 제 1 B-제어 스위칭소자(B-CTr1), B1-스캔출력 스위칭소자(B1-SCO), B2-스캔출력 스위칭소자(B2-SCO) 및 제 2 B-제어 스위칭소자(B-CTr2)를 포함한다.
제 9 실시예에서의 B1-스캔출력 스위칭소자(B1-SCO), B2-스캔출력 스위칭소자(B2-SCO) 및 제 2 B-제어 스위칭소자(B-CTr2)는 전술된 제 8 실시예에서의 그것들과 각각 동일하므로 이들에 대한 설명은 제 8 실시예의 설명을 참조한다.
제 9 실시예에서의 제 1 B-제어 스위칭소자(B-CTr1)는 B-캐리펄스(B-CR_n)에 따라 제어되며, B-캐리출력단자(B-COT)와 B-노드(B-n) 사이에 접속된다. 즉, 이 제 1 B-제어 스위칭소자(B-CTr1)는 B-캐리펄스(B-CR_n)에 따라 턴-온 또는 턴-오프되며, 턴-온시 B-캐리출력단자(B-COT)와 B-노드(B-n)를 서로 연결시킨다.
스캔출력제어부(SOC)의 제 10 실시예
도 19는 본 발명의 제 10 실시예에 따른 스캔출력제어부(SOC)의 구성을 나타낸 도면이다.
본 발명의 제 10 실시예에 따른 스캔출력제어부(SOC)는, 도 19에 도시된 바와 같이, 제 1 B-제어 스위칭소자(B-CTr1), B1-스캔출력 스위칭소자(B1-SCO), 제 2 B-제어 스위칭소자(B-CTr2), B2-스캔출력 스위칭소자(B2-SCO), 제 3 B-제어 스위칭소자(B-CTr3) 및 제 4 B-제어 스위칭소자(B-CTr4)를 포함한다.
제 10 실시예에서의 제 1 B-제어 스위칭소자(B-CTr1)는 B-캐리펄스(B-CR_n)에 따라 제어되며, B-캐리출력단자(B-COT)와 B1-노드(B1-n) 사이에 접속된다. 즉, 이 제 1 B-제어 스위칭소자(B-CTr1)는 B-캐리펄스(B-CR_n)에 따라 턴-온 또는 턴-오프되며, 턴-온시 B-캐리출력단자(B-COT)와 B1-노드(B1-n)를 서로 연결시킨다.
제 10 실시예에서의 B1-스캔출력 스위칭소자(B1-SCO)는 B1-노드(B1-n)의 전압에 따라 제어되며, B1-클럭펄스(B1-CLK)를 전송하는 B1-클럭전송라인과 제 1 스캔출력단자(SOT1) 사이에 접속된다. 즉, 이 B1-스캔출력 스위칭소자(B1-SCO)는 B1-노드(B1-n)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 B1-클럭전송라인과 제 1 스캔출력단자(SOT1)를 서로 연결시킨다.
제 10 실시예에서의 제 2 B-제어 스위칭소자(B-CTr2)는 B-캐리펄스(B-CR_n)에 따라 제어되며, B-캐리출력단자(B-COT)와 B2-노드(B2-n) 사이에 접속된다. 즉, 이 제 2 B-제어 스위칭소자(B-CTr2)는 B-캐리펄스(B-CR_n)에 따라 턴-온 또는 턴-오프되며, 턴-온시 B-캐리출력단자(B-COT)와 B2-노드(B2-n)를 서로 연결시킨다.
제 10 실시예에서의 B2-스캔출력 스위칭소자(B2-SCO)는 B2-노드(B2-n)의 전압에 따라 제어되며, B2-클럭펄스(B2-CLK)를 전송하는 B2-클럭전송라인과 제 2 스캔출력단자(SOT2) 사이에 접속된다. 즉, 이 B2-스캔출력 스위칭소자(B2-SCO)는 B2-노드(B2-n)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 B2-클럭전송라인과 제 2 스캔출력단자(SOT2)를 서로 연결시킨다.
제 10 실시예에서의 제 3 B-제어 스위칭소자(B-CTr3)는 B-리세트 노드(B-QB)의 전압에 따라 제어되며, B1-노드(B1-n)와 제 3 방전용전압(VSS3)을 전송하는 제 3 방전용전원라인 사이에 접속된다. 즉, 이 제 3 B-제어 스위칭소자(B-CTr3)는 B-리세트 노드(B-QB)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 B1-노드(B1-n)와 제 3 방전용전원라인을 서로 연결시킨다.
제 10 실시예에서의 제 4 B-제어 스위칭소자(B-CTr4)는 B-리세트 노드(B-QB)의 전압에 따라 제어되며, B2-노드(B2-n)와 제 4 방전용전압(VSS4)을 전송하는 제 4 방전용전원라인 사이에 접속된다. 즉, 이 제 4 B-제어 스위칭소자(B-CTr4)는 B-리세트 노드(B-QB)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 B2-노드(B2-n)와 제 4 방전용전원라인을 서로 연결시킨다.
도 20은 스캔출력제어부(SOC)에 추가될 수 있는 스위칭소자들을 나타낸 도면으로서, 전술된 제 1 내지 제 10 실시예에 따른 스캔출력제어부는 도 20에 도시된 2개의 스위칭소자들 중 적어도 하나를 더 포함할 수 있다.
이 2개의 제어 스위칭소자들 각각을 구체적으로 설명하면 다음과 같다.
도 20의 (a)에 도시된 제 3 A1-제어 스위칭소자(A1-CTr3)는 자신의 게이트전극으로 인가된 제 1 제어신호에 따라 제어되며, A-리세트 노드(A-QB)와 제 5 방전용전압(VSS5)을 전송하는 제 5 방전용전원라인 사이에 접속된다. 즉, 이 제 3 A1-제어 스위칭소자(A1-CTr3)는 자신의 게이트전극으로 인가된 제 1 제어신호에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-리세트 노드(A-QB)와 제 5 방전용전원라인을 서로 연결시킨다. 이때, 이 제 1 제어신호는 B-캐리펄스(B-CR_n), BB-클럭펄스(BB-CLK), B1-스캔출력 스위칭소자(B1-SCO)의 게이트전극(GE_b1)에 인가된 전압, B1-클럭펄스(B1-CLK), 제 1 스캔출력단자(SOT1)의 전압 중 어느 하나가 될 수 있다.
도 20의 (b)에 도시된 제 3 A2-제어 스위칭소자(A2-CTr3)는 자신의 게이트전극으로 인가된 제 2 제어신호에 따라 제어되며, A-리세트 노드(A-QB)와 제 5 방전용전압(VSS5)을 전송하는 제 5 방전용전원라인 사이에 접속된다. 즉, 이 제 3 A2-제어 스위칭소자(A2-CTr3)는 자신의 게이트전극으로 인가된 제 2 제어신호에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-리세트 노드(A-QB)와 제 5 방전용전원라인을 서로 연결시킨다. 이때, 이 제 2 제어신호는 B-캐리펄스(B-CR_n), BB-클럭펄스(BB-CLK), B2-스캔출력 스위칭소자(B1-SCO)의 게이트전극(GE_b2)에 인가된 전압, B2-클럭펄스(B2-CLK), 제 2 스캔출력단자(SOT2)의 전압 중 어느 하나가 될 수 있다.
도 21은 스캔출력제어부(SOC)에 추가될 수 있는 또 다른 스위칭소자들을 나타낸 도면으로서, 전술된 제 1 내지 제 10 실시예에 따른 스캔출력제어부는 도 21에 도시된 2개의 스위칭소자들 중 적어도 하나를 더 포함할 수 있다.
이 2개의 제어 스위칭소자들 각각을 구체적으로 설명하면 다음과 같다.
도 21의 (a)에 도시된 제 4 A1-제어 스위칭소자(A1-CTr4)는 자신의 게이트전극으로 인가된 제 3 제어신호에 따라 제어되며, A1-스캔출력 스위칭소자(A1-SCO)의 게이트전극(GE_a1)과 제 6 방전용전압(VSS6)을 전송하는 제 6 방전용전원라인 사이에 접속된다. 즉, 이 제 4 A1-제어 스위칭소자(A1-CTr4)는 자신의 게이트전극으로 인가된 제 3 제어신호에 따라 턴-온 또는 턴-오프되며, 턴-온시 A1-스캔출력 스위칭소자(A1-SCO)의 게이트전극(GE_a1)과 제 6 방전용전원라인을 서로 연결시킨다. 이때, 이 제 3 제어신호는 B-캐리펄스(B-CR_n), BB-클럭펄스(BB-CLK), B1-스캔출력 스위칭소자(B1-SCO)의 게이트전극(GE_b1)에 인가된 전압 및 B1-클럭펄스(B1-CLK) 중 어느 하나가 될 수 있다.
도 21의 (b)에 도시된 제 4 A2-제어 스위칭소자(A2-CTr4)는 자신의 게이트전극으로 인가된 제 4 제어신호에 따라 제어되며, A2-스캔출력 스위칭소자(A2-SCO)의 게이트전극(GE_a2)과 제 6 방전용전압(VSS6)을 전송하는 제 6 방전용전원라인 사이에 접속된다. 즉, 이 제 4 A2-제어 스위칭소자(A2-CTr4)는 자신의 게이트전극으로 인가된 제 4 제어신호에 따라 턴-온 또는 턴-오프되며, 턴-온시 A2-스캔출력 스위칭소자(A2-SCO)의 게이트전극(GE_a2)과 제 6 방전용전원라인을 서로 연결시킨다. 이때, 이 제 4 제어신호는 B-캐리펄스(B-CR_n), BB-클럭펄스(BB-CLK), B2-스캔출력 스위칭소자(B2-SCO)의 게이트전극(GE_b2)에 인가된 전압 및 B2-클럭펄스(B2-CLK) 중 어느 하나가 될 수 있다.
도 22는 스캔출력제어부(SOC)에 추가될 수 있는 또 다른 스위칭소자들을 나타낸 도면으로서, 전술된 제 1 내지 제 10 실시예에 따른 스캔출력제어부는 도 22에 도시된 6개의 스위칭소자들 중 적어도 하나를 더 포함할 수 있다.
이 6개의 제어 스위칭소자들 각각을 구체적으로 설명하면 다음과 같다.
도 22의 (a)에 도시된 제 5 B1-제어 스위칭소자(B1-CTr5)는 A-캐리펄스(A-CR_n)에 따라 제어되며, B1-스캔출력 스위칭소자(B1-SCO)의 게이트전극(GE_b1)과 제 7 방전용전압(VSS7)을 전송하는 제 7 방전용전원라인 사이에 접속된다. 즉, 이 제 5 B1-제어 스위칭소자(B1-CTr5)는 A-캐리펄스(A-CR_n)에 따라 턴-온 또는 턴-오프되며, 턴-온시 B1-스캔출력 스위칭소자(B1-SCO)의 게이트전극(GE_b1)과 제 7 방전용전원라인을 서로 연결시킨다.
도 22의 (b)에 도시된 제 6 B1-제어 스위칭소자(B1-CTr6)는 A1-스캔출력 스위칭소자(A1-SCO)의 게이트전극(GE_a1)에 인가된 전압에 따라 제어되며, B1-스캔출력 스위칭소자(B1-SCO)의 게이트전극(GE_b1)과 제 8 방전용전압(VSS8)을 전송하는 제 8 방전용전원라인 사이에 접속된다. 즉, 이 제 6 B1-제어 스위칭소자(B1-CTr6)는 A1-스캔출력 스위칭소자(A1-SCO)의 게이트전극(GE_a1)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 B1-스캔출력 스위칭소자(B1-SCO)의 게이트전극(GE_b1)과 제 8 방전용전원라인을 서로 연결시킨다.
도 22의 (c)에 도시된 제 7 B1-제어 스위칭소자(B1-CTr7)는 외부로부터의 A-스타트 펄스(A-Vst)에 따라 제어되며, B1-스캔출력 스위칭소자(B1-SCO)의 게이트전극(GE_b1)과 제 9 방전용전압(VSS9)을 전송하는 제 9 방전용전원라인 사이에 접속된다. 즉, 이 제 7 B1-제어 스위칭소자(B1-CTr7)는 A-스타트 펄스(A-Vst)에 따라 턴-온 또는 턴-오프되며, 턴-온시 B1-스캔출력 스위칭소자(B1-SCO)의 게이트전극(GE_b1)과 제 9 방전용전원라인을 서로 연결시킨다.
도 22의 (d)에 도시된 제 5 B2-제어 스위칭소자(B1-CTr5)는 A-캐리펄스(A-CR_n)에 따라 제어되며, B2-스캔출력 스위칭소자(B2-SCO)의 게이트전극(GE_b2)과 제 7 방전용전압(VSS7)을 전송하는 제 7 방전용전원라인 사이에 접속된다. 즉, 이 제 5 B2-제어 스위칭소자(B2-CTr5)는 A-캐리펄스(A-CR_n)에 따라 턴-온 또는 턴-오프되며, 턴-온시 B2-스캔출력 스위칭소자(B2-SCO)의 게이트전극(GE_b2)과 제 7 방전용전원라인을 서로 연결시킨다.
도 22의 (e)에 도시된 제 6 B2-제어 스위칭소자(B2-CTr6)는 A2-스캔출력 스위칭소자(A2-SCO)의 게이트전극(GE_a2)에 인가된 전압에 따라 제어되며, B2-스캔출력 스위칭소자(B2-SCO)의 게이트전극(GE_b2)과 제 8 방전용전압(VSS8)을 전송하는 제 8 방전용전원라인 사이에 접속된다. 즉, 이 제 6 B2-제어 스위칭소자(B2-CTr6)는 A2-스캔출력 스위칭소자(A2-SCO)의 게이트전극(GE_a2)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 B2-스캔출력 스위칭소자(B2-SCO)의 게이트전극(GE_b2)과 제 8 방전용전원라인을 서로 연결시킨다.
도 22의 (f)에 도시된 제 7 B2-제어 스위칭소자(B2-CTr7)는 외부로부터의 A-스타트 펄스(A-Vst)에 따라 제어되며, B2-스캔출력 스위칭소자(B2-SCO)의 게이트전극(GE_b2)과 제 9 방전용전압(VSS9)을 전송하는 제 9 방전용전원라인 사이에 접속된다. 즉, 이 제 7 B2-제어 스위칭소자(B2-CTr7)는 A-스타트 펄스(A-Vst)에 따라 턴-온 또는 턴-오프되며, 턴-온시 B2-스캔출력 스위칭소자(B2-SCO)의 게이트전극(GE_b2)과 제 9 방전용전원라인을 서로 연결시킨다.
이하, 각 스테이지에 구비된 A-서브 스테이지(A-Sub) 및 B-서브 스테이지(B-Sub)의 구체적인 구성을 살펴보면 다음과 같다.
스테이지의 제 1 실시예
도 23은 n번째 스테이지에 구비된 A-서브 스테이지(A-Sub), B-서브 스테이지(B-Sub) 및 스캔출력제어부(SOC; 도번 없음)의 회로 구성에 대한 제 1 실시예를 나타낸 도면이다. 한편, 도 23에서의 스캔출력제어부(SOC)는, 점선 박스로 둘러싸인 스위칭소자들을 제외한 나머지 스위칭소자들(A1-CTr3, A1-SCO, A2-SCO, A2-SCD, B-CRO, B-CRD, B1-SCO, B2-SCO)을 포함한다. 이 도 23의 스캔출력제어부(SOC)에 포함된 스위칭소자들은, 전술된 제 1 내지 제 10 실시예에 따른 스캔출력제어부(SOC)에 나타낸 스위칭소자들 중에서 선택된 것이다. 예를 들어, 도 23에서의 A1-스캔출력 스위칭소자(A1-SCO), B1-스캔출력 스위칭소자(B1-SCO) 및 제 3 A1-제어 스위칭소자(A1-CTr3)는, 각각 도 9에서의 A1-스캔출력 스위칭소자(A1-SCO), 도 15에서의 B1-스캔출력 스위칭소자(B1-SCO) 및 도 20에서의 제 3 A1-제어 스위칭소자(A1-CTr3)와 동일하다.
n번째 스테이지내의 A-서브 스테이지(A- Sub )의 구성
n번째 스테이지내의 A-서브 스테이지(A-Sub; 이하, n번째 A-서브 스테이지)는, 도 21에 도시된 바와 같이, 제 1 A-스위칭소자(A-Tr1), 제 2 A-스위칭소자(A-Tr2), A-반전부(A-INV), A-캐리출력 스위칭소자(A-CRO) 및 A-캐리방전 스위칭소자(A1-CRD)를 포함한다.
n번째 A-서브 스테이지(A-Sub)에 구비된 제 1 A-스위칭소자(A-Tr1)는 A-세트제어신호(예를 들어, n-1번째 A-서브 스테이지(A-Sub)로부터의 A1-캐리펄스)에 따라 제어되며, 충전용전원라인과 A-세트 노드(A-Q) 사이에 접속된다. 즉, 이 제 1 A-스위칭소자(A-Tr1)는 n-1번째 A-서브 스테이지(A-Sub)로부터의 A1-캐리펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전원라인과 A-세트 노드(A-Q)를 서로 연결시킨다. 여기서, 충전용전원라인으로는 충전용전압(VDD)이 공급된다. 이 충전용전압(VDD)은 스위칭소자를 턴-온시킬 수 있는 값을 갖는 직류 전압으로서, 전술된 제 u 방전용전압(u는 자연수)보다 더 높은 고전압이다.
단, 한 프레임 기간(T_F)내에서 모든 스테이지들 중 가장 먼저 동작하는 1번째 스테이지(첫 번째 스테이지)의 전단에는 스테이지가 존재하지 않으므로, 이 1번째 스테이지내의 A-서브 스테이지(A-Sub; 이하, 1번째 A-서브 스테이지)는 타이밍 컨트롤러(도시되지 않음)로부터의 A-스타트 펄스(A-Vst)를 공급받는 바, 따라서 이 1번째 A-서브 스테이지(A-Sub)에 구비된 제 1 A-스위칭소자(A-Tr1)는 전단의 A1-캐리펄스 대신 A-스타트 펄스(A-Vst)를 공급받는다.
n번째 A-서브 스테이지(A-Sub)에 구비된 제 2 A-스위칭소자(A-Tr2)는 A-리세트제어신호(예를 들어, n+2번째 A-서브 스테이지(A-Sub)로부터의 A1-캐리펄스)에 따라 제어되며, A-세트 노드(A-Q)와 제 10 방전용전압(VSS10)을 전송하는 제 10 방전용전원라인 사이에 접속된다. 즉, 이 제 2 A-스위칭소자(A-Tr2)는 n+2번째 A-서브 스테이지(A-Sub)로부터의 A1-캐리펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-세트 노드(A-Q)와 제 10 방전용전원라인을 서로 연결시킨다.
n번째 A-서브 스테이지(A-Sub)에 구비된 A-반전부(A-INV)는 A-세트 노드(A-Q)의 전압의 논리와 A-리세트 노드(A-QB)의 전압의 논리가 상반되도록, A-세트 노드(A-Q)의 전압에 따라 A-리세트 노드(A-QB)의 전압을 제어한다. 예를 들어, A-세트 노드(A-Q)의 전압이 하이 상태이면, 이 A-반전부(A-INV)는 A-리세트 노드(A-QB)의 전압을 로우 상태로 만들고, 반대로 A-세트 노드(A-Q)의 전압이 로우 상태이면, 이 A-반전부(A-INV)는 A-리세트 노드(A-QB)의 전압을 하이 상태로 만든다. 이때, 이 A-반전부(A-INV)는 제 1 고전압(VH1)을 이용하여 A-리세트 노드(A-QB)의 전압을 하이 상태로 만들고, 제 1 저전압(VL1)을 이용하여 A-리세트 노드(A-QB)의 전압을 로우 상태로 만든다.
n번째 A-서브 스테이지(A-Sub)에 구비된 A-캐리출력 스위칭소자(A1-CRO)는 A-세트 노드(A-Q)의 전압에 따라 제어되며, A1-클럭펄스(예를 들어, 제 2 A1-클럭펄스(A1-CLK_2))를 전송하는 어느 하나의 A1-클럭전송라인과 A-서브 스테이지(A-Sub)의 A-캐리출력단자(A1-COT) 사이에 접속된다. 즉, 이 A-캐리출력 스위칭소자(A-CRO)는 A-세트 노드(A-Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A1-클럭전송라인과 A-캐리출력단자(A-COT)를 서로 연결시킨다.
n번째 A-서브 스테이지(A-Sub)에 구비된 A-캐리방전 스위칭소자(A-CRD)는 A-리세트 노드(A-QB)의 전압에 따라 제어되며, A-캐리출력단자(A-COT)와 제 11 방전용전압(VSS11)을 전송하는 제 11 방전용전원라인 사이에 접속된다. 즉, 이 A-캐리방전 스위칭소자(A-CRD)는 A-리세트 노드(A-QB)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-캐리출력단자(A-COT)와 제 11 방전용전원라인을 서로 연결시킨다.
n번째 스테이지내의 B-서브 스테이지(B- Sub )의 구성
n번째 스테이지내의 B-서브 스테이지(B-Sub; 이하, n번째 B-서브 스테이지)는, 도 23에 도시된 바와 같이, 제 1 B-스위칭소자(B-Tr1), 제 2 B-스위칭소자(B-Tr2), B-반전부(B-INV), B-캐리출력 스위칭소자(B-CRO), 및 B-캐리방전 스위칭소자(B-CRD)를 포함한다.
n번째 B-서브 스테이지(B-Sub)에 구비된 제 1 B-스위칭소자(B-Tr1)는 B-세트제어신호(예를 들어, n-1번째 B-서브 스테이지(B-Sub)로부터의 B-캐리펄스(B-CR))에 따라 제어되며, 충전용전압(VDD)을 전송하는 충전용전원라인과 B-세트 노드(B-Q) 사이에 접속된다. 즉, 이 제 1 B-스위칭소자(B-Tr1)는 n-1번째 B-서브 스테이지(B-Sub)로부터의 B-캐리펄스(B-CR)에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전원라인과 B-세트 노드(B-Q)를 서로 연결시킨다.
단, 한 프레임 기간(T_F)내에서 모든 스테이지들 중 가장 먼저 동작하는 1번째 스테이지(도시되지 않음)의 전단에는 스테이지가 존재하지 않으므로, 이 1번째 스테이지내의 B-서브 스테이지(B-Sub; 이하, 1번째 B-서브 스테이지)는 타이밍 컨트롤러(도시되지 않음)로부터의 B-스타트 펄스를 공급받는 바, 따라서 이 1번째 B-서브 스테이지(B-Sub)에 구비된 제 1 B-스위칭소자(B-Tr1)는 전단의 B-캐리펄스(B-CR) 대신 B-스타트 펄스를 공급받는다.
n번째 B-서브 스테이지(B-Sub)에 구비된 제 2 B-스위칭소자(B-Tr2)는 B-리세트제어신호(예를 들어, n+1번째 B-서브 스테이지(B-Sub)로부터의 B-캐리펄스(B-CR))에 따라 제어되며, B-세트 노드(B-Q)와 제 12 방전용전압(VSS12)을 전송하는 제 12 방전용전원라인 사이에 접속된다. 즉, 이 제 2 B-스위칭소자(B-Tr2)는 n+1번째 B-서브 스테이지(B-Sub)로부터의 B-캐리펄스(B-CR)에 따라 턴-온 또는 턴-오프되며, 턴-온시 B-세트 노드(B-Q)와 제 12 방전용전원라인을 서로 연결시킨다.
n번째 B-서브 스테이지(B-Sub)에 구비된 B-반전부(B-INV)는 B-세트 노드(B-Q)의 전압의 논리와 B-리세트 노드(B-QB)의 전압의 논리가 상반되도록, B-세트 노드(B-Q)의 전압에 따라 B-리세트 노드(B-QB)의 전압을 제어한다. 예를 들어, B-세트 노드(B-Q)의 전압이 하이 상태이면, 이 B-반전부(B-INV)는 B-리세트 노드(B-QB)의 전압을 로우 상태로 만들고, 반대로 B-세트 노드(B-Q)의 전압이 로우 상태이면, 이 B-반전부(B-INV)는 B-리세트 노드(B-QB)의 전압을 하이 상태로 만든다. 이때, 이 B-반전부(B-INV)는 제 2 고전압(VH2)을 이용하여 B-리세트 노드(B-QB)의 전압을 하이 상태로 만들고, 제 2 저전압(VL2)을 이용하여 B-리세트 노드(B-QB)의 전압을 로우 상태로 만든다.
n번째 B-서브 스테이지(B-Sub)에 구비된 B-캐리출력 스위칭소자(B-CRO)는 B-세트 노드(B-Q)의 전압에 따라 제어되며, BB-클럭펄스(예를 들어, 제 2 BB-클럭펄스(BB-CLK_2))를 전송하는 어느 하나의 BB-클럭전송라인과 B-서브 스테이지(B-Sub)의 B-캐리출력단자(B-COT) 사이에 접속된다. 즉, 이 B-캐리출력 스위칭소자(B-CRO)는 B-세트 노드(B-Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 BB-클럭전송라인과 B-캐리출력단자(B-COT)를 서로 연결시킨다.
n번째 B-서브 스테이지(B-Sub)에 구비된 B-캐리방전 스위칭소자(B-CRD)는 B-리세트 노드(B-QB)의 전압에 따라 제어되며, B-캐리출력단자(B-COT)와 제 13 방전용전압(VSS13)을 전송하는 제 13 방전용전원라인 사이에 접속된다. 즉, 이 B-캐리방전 스위칭소자(B-CRD)는 B-리세트 노드(B-QB)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 B-캐리출력단자(B-COT)와 제 13 방전용전원라인을 서로 연결시킨다.
이와 같이 구성된 A-서브 스테이지(A-Sub) 및 B-서브 스테이지(B-Sub)의 동작을 상세히 설명하면 다음과 같다.
먼저, 도 4 내지 도 8, 그리고 도 23의 A-서브 스테이지(A-Sub)의 구성 및 B-서브 스테이지(B-Sub)의 구성을 참조하여 A-서브 스테이지(A-Sub)의 동작을 설명한다.
1) 세트 시점
n번째 A-서브 스테이지(A-Sub)의 세트 시점(t_s)에, n-1번째 A-서브 스테이지(A-Sub)로부터 하이 상태의 A-캐리펄스(도 5의 A1-CR_n-1)가 n번째 A-서브 스테이지(A-Sub)의 제 1 A-스위칭소자(A-Tr1)로 공급된다. 이에 따라, 이 제 1 A-스위칭소자(A-Tr1)가 턴-온되고, 이 턴-온된 제 1 A-스위칭소자(A-Tr1)를 통해 충전용전압(VDD)이 n번째 A-서브 스테이지(A-Sub)의 A-세트 노드(A-Q)로 공급된다. 따라서, 이 A-세트 노드(A-Q)가 충전되고, 이 충전된 A-세트 노드(A-Q)에 게이트전극을 통해 접속된 A-캐리출력 스위칭소자(A-CRO), A1-스캔출력 스위칭소자(A1-SCO) 및 A2-스캔출력 스위칭소자(A2-SCO)가 턴-온된다.
또한, 이 충전된 A-세트 노드(A-Q)의 전압이 하이 상태이므로, 따라서 A-반전부(A-INV)는 A-리세트 노드(A-QB)를 로우 전압으로 방전시킨다. 따라서, 이 방전된 A-리세트 노드(A-QB)에 게이트전극을 통해 접속된 A-캐리방전 스위칭소자(A-CRD), A1-스캔방전 스위칭소자(A1-SCD) 및 A2-스캔방전 스위칭소자(A2-SCD)는 턴-오프된다.
한편, 이 n번째 A-서브 스테이지(A-Sub)의 세트 시점(t_s)에, n+2번째 A-서브 스테이지(A-Sub)로부터의 A1-캐리펄스(A1-CR_n+2)는 로우 상태이므로, 이를 게이트전극을 통해 공급받는 제 2 A-스위칭소자(A-Tr2)는 턴-오프된다.
또한, 이 n번째 A-서브 스테이지(A-Sub)의 세트 시점(t_s)에, n-1번째 B-서브 스테이지(B-Sub)로부터의 B-캐리펄스(B-CR)에 의해 n번째 B-서브 스테이지(B-Sub)의 B-세트 노드(B-Q)는 충전 상태이고, B-리세트 노드(B-QB)는 방전 상태이다. 따라서, B-캐리출력 스위칭소자(B-CRO)가 턴-온 상태이고, B-캐리방전 스위칭소자(B-CRD)가 턴-오프 상태이다. 또한 이때 제 2 BB-클럭펄스(BB-CLK_2)는 로우 상태이다. 따라서, 턴-온된 B-캐리출력 스위칭소자(B-CRO)를 통해 로우 상태의 B-캐리펄스(B-CR_n)가 출력된다. 이 출력된 로우 상태의 B-캐리펄스(B-CR_n)는 B-캐리출력단자(B-COT)를 통해 B1-스캔출력 스위칭소자(B1-SCO)의 게이트전극, B2-스캔출력 스위칭소자(B2-SCO)의 게이트전극 및 제 3 A1-제어 스위칭소자(A1-CTr3)의 게이트전극으로 공급된다.
따라서, 이 n번째 A-서브 스테이지(A-Sub)의 세트 시점(t_s)에, B1-스캔출력 스위칭소자(B1-SCO), B2-스캔출력 스위칭소자(B2-SCO) 및 제 3 A1-제어 스위칭소자(A1-CTr3)는 모두 턴-오프된다.
이와 같이 A-서브 스테이지(A-Sub)의 세트 시점(t_s)에, A-서브 스테이지(A-Sub)의 A-세트 노드(A-Q)는 충전되고, A-리세트 노드(A-QB)는 방전됨으로써 A-서브 스테이지(A-Sub)가 세트된다.
2) 출력 시점
이후, n번째 A-서브 스테이지(A-Sub)의 출력 시점(t_o)에, 이 A-서브 스테이지(A-Sub)로 제 2 A1-클럭펄스(A1-CLK_2)가 인가된다. 즉, 이 제 2 A1-클럭펄스(A1-CLK_2)는 턴-온 상태인 A-캐리출력 스위칭소자(A-CRO) 및 A1-스캔출력 스위칭소자(A1-SCO)로 모두 인가된다. 이에 따라, 상기 턴-온된 A-캐리출력 스위칭소자(A-CRO)를 경유하여 A1-캐리펄스(도 5의 A1-CR_n)가 출력되며, 그리고 상기 턴-온된 A1-스캔출력 스위칭소자(A1-SCO)를 경유하여 A1-스캔펄스(A1-SC)(도 4의 A1-SC_n)가 출력된다.
이때, 제 1 A1-클럭펄스(A1-CLK_1)의 폴링 시점(TL)에 제 1 A1-클럭펄스(A1-CLK_1)가 하이 상태에서 로우 상태로 천이함에 따라, 제 1 A1-클럭펄스(A1-CLK_1)에 의해 생성된 n-1번째 A1-캐리펄스(A1-CR_n-1)가 하이 상태에서 로우 상태로 천이하며, 이에 의해 n번째 A-서브 스테이지(A-Sub)내의 제 1 A-스위칭소자(A-Tr1)가 턴-오프된다. 그러면, 이 폴링 시점(TL)에 n번째 A-서브 스테이지(A-Sub)내의 A-세트 노드(A-Q)가 플로팅(floating) 상태로 되고, 이에 따라 이 폴링 시점(TL)에 제 2 A1-클럭펄스(A1-CLK_2)가 A-서브 스테이지(A-Sub)로 입력되는 순간 커플링(coupling) 현상에 의해 A-세트 노드(A-Q)의 전압이 부트스트랩핑(bootstrapping)된다. 따라서, A-캐리출력 스위칭소자(A-CRO) 및 A1-스캔출력 스위칭소자(A1-SCO)가 거의 완전하게 턴-온되어 이들로부터의 A1-캐리펄스(A1-CR_n) 및 A1-스캔펄스(A1-SC_n)가 안정적으로 출력된다.
또한, 이 n번째 A-서브 스테이지(A-Sub)의 출력 시점(t_o)에, A2-스캔출력 스위칭소자(A2-SCO)로 제 2 A2-클럭펄스(A2-CLK_2)가 인가된다. 즉, 이 제 2 A2-클럭펄스(A2-CLK_2)는 턴-온 상태인 A2-스캔출력 스위칭소자(A2-SCO)로 인가된다. 이에 따라, 턴-온된 A2-스캔출력 스위칭소자(A2-SCO)를 경유하여 A2-스캔펄스(A2-SC)(도 6의 A2-SC_n)가 출력된다. 이때, 전술된 바와 같은 폴링 시점(TL)에 제 2 A2-클럭펄스(A2-CLK_2)가 A2-스캔출력 스위칭소자(A2-SCO)로 입력되는 순간 커플링(coupling) 현상에 의해 A-세트 노드(A-Q)의 전압이 부트스트랩핑(bootstrapping)된다. 따라서, A2-스캔출력 스위칭소자(A2-SCO)가 거의 완전하게 턴-온되어 이로부터의 A2-스캔펄스(A2-SC_n)가 안정적으로 출력된다.
이와 같이 본 발명에서는 정전압이 아닌 A1-클럭펄스(A1-CLK) 및 플로팅 구조를 이용하여 A1-세트 노드(A1-Q)를 부트스트랩핑시킴으로써 상대적으로 낮은 전압의 A1-클럭펄스(A1-CLK)를 이용하여도 안정적으로 A1-캐리펄스(A1-CR_n) 및 A1-스캔펄스(A1-SC_n)를 출력할 수 있다. 아울러, 이러한 부트스트랩핑에 의해 출력 전압이 안정화되므로, A1-스캔출력 스위칭소자(A1-SCO) 및 A2-스캔출력 스위칭소자(A2-SCO)의 크기를 상대적으로 작게 만들어도 출력의 감쇄를 방지할 수 있다.
A-캐리출력단자(A-COT)를 통해 출력된 A1-캐리펄스(A1-CR_n)는 n+1번째 A-서브 스테이지(A-Sub) 및 n-2번째 A-서브 스테이지(A-Sub)로 공급된다. 이에 따라 n+1번째 A-서브 스테이지(A-Sub)는 세트되고, n-2번째 A-서브 스테이지(A-Sub)는 리세트된다.
제 1 스캔출력단자(SOT1)를 통해 출력된 A1-스캔펄스(A1-SC_n)는 m번째 게이트 라인으로도 공급된다.
이 n번째 A-서브 스테이지(A-Sub)의 출력 시점(t_o)에, B1-스캔출력 스위칭소자(B1-SCO) 및 B2-스캔출력 스위칭소자(B1-SCO)는 모두 턴-오프된 상태이다.
3) 리세트 시점
이어서, n번째 A-서브 스테이지(A-Sub)의 리세트 시점(t_r)에, n+2번째 A-서브 스테이지(A-Sub)로부터의 A1-캐리펄스(도 5의 A1-CR_n+2)가 하이 상태가 된다. 이에 따라 이 A1-캐리펄스(A1-CR_n+2)를 공급받는 n번째 A-서브 스테이지(A-Sub)의 제 2 A-스위칭소자(A-Tr2)가 턴-온된다. 그러면, 이 턴-온된 제 2 A-스위칭소자(A-Tr2)를 통해, 제 10 방전용전압(VSS10)이 A-세트 노드(A-Q)로 공급된다. 따라서, 이 A-세트 노드(A-Q)가 방전되며, 이 방전된 A-세트 노드(A-Q)에 게이트전극을 통해 접속된 A1-캐리출력 스위칭소자(A1-CRO), A1-스캔출력 스위칭소자(A1-SCO) 및 A2-스캔출력 스위칭소자(A2-SCO)가 턴-오프된다.
또한, 이 방전된 A-세트 노드(A-Q)의 전압이 로우 상태이므로, 따라서 A-반전부(A-INV)는 A-리세트 노드(A-QB)를 하이 전압으로 충전시킨다. 따라서, 이 충전된 A-리세트 노드(A-QB)에 게이트전극을 통해 접속된 A-캐리방전 스위칭소자(A-CRD), A1-스캔방전 스위칭소자(A1-SCD) 및 A2-스캔방전 스위칭소자(A2-SCD)는 턴-온된다.
이에 따라, 상기 턴-온된 A-캐리방전 스위칭소자(A-CRD)를 경유하여 제 11 방전용전압(VSS11)이 A-캐리출력단자(A-COT)로 출력되며, 상기 턴-온된 A1-스캔방전 스위칭소자(A1-SCD)를 경유하여 제 1 방전용전압(VSS1)이 제 1 스캔출력단자(SOT1)로 출력되며, 그리고 상기 턴-온된 A2-스캔방전 스위칭소자(A2-SCD)를 경유하여 제 2 방전용전압(VSS2)이 제 2 스캔출력단자(SOT2)로 출력된다. 여기서, 제 1 스캔출력단자(SOT1)를 통해 출력된 제 1 방전용전압(VSS1)은 m번째 게이트 라인으로 공급되며, 그리고 제 2 스캔출력단자(SOT2)를 통해 출력된 제 2 방전용전압(VSS2)은 m+1번째 게이트 라인으로 공급된다.
한편, A-캐리출력단자(A-COT)를 통해 출력된 제 11 방전용전압(VSS11)은 n+1번째 A-서브 스테이지(A-Sub) 및 n-2번째 A-서브 스테이지(A-Sub)로 공급된다.
이 n번째 A-서브 스테이지(A-Sub)의 리세트 시점(t_r)에, 제 3 A1-제어 스위칭소자(A1-CTr3), B1-스캔출력 스위칭소자(B1-SCO) 및 B2-스캔출력 스위칭소자(B2-SCO)는 모두 턴-오프된 상태이다.
이와 같은 방식으로 모든 A-서브 스테이지(A-Sub)들이 한 번씩 A-스캔펄스(A-SC) 및 A1-캐리펄스(A1-CR)를 출력하고 나면, 이 프레임 기간(T_F)의 B1-출력기간(T_B1)에 n번째 스테이지(ST_n)로 하이 상태의 제 2 BB-클럭펄스(BB-CLK_2) 및 B1-클럭펄스(B1-CLK)가 인가된다. 즉, 이 하이상태의 제 2 BB-클럭펄스(BB-CLK_2)는 n번째 B-서브 스테이지(B-Sub)내의 B-캐리출력 스위칭소자(B-CRO)로 인가된다. 이 B-캐리출력 스위칭소자(B-CRO)는 이미 턴-온된 상태이므로, 이에 인가된 하이 상태의 제 2 BB-클럭펄스(BB-CLK_2)는 B-캐리출력단자(B-COT)를 통해 B-캐리펄스(도 8의 B-CR_n)로서 출력된다.
이때, BB-클럭펄스(BB-CLK_1 및 BB-CLK_2)의 하이 상태가 B1-클럭펄스(B1-CLK)의 하이 상태보다 더 큰 전압을 갖도록 설정하면, B-캐리출력단자(B-COT)의 전압이 높아지게 되며, 이로 인해 B1-스캔출력 스위칭소자(B1-SCO) 및 B2-스캔출력 스위칭소자(B2-SCO)가 거의 완전하게 턴-온되므로, 이들로부터의 B1-스캔펄스(B1-SC_n) 및 B2-스캔펄스(B2-SC_n)가 안정적으로 출력된다.
이와 같이 본 발명에서는 정전압이 아닌 BB-클럭펄스(BB-CLK) 및 이보다 상대적으로 작은 전압값을 갖는 B1-클럭펄스(B1-CLK)를 이용하여 B-캐리출력단자(B-COT)의 전압을 높일 수 있다. 즉, 상대적으로 낮은 전압의 B1-클럭펄스(B1-CLK) 및 B2-클럭펄스(B2-CLK)를 이용하여도 안정적으로 B1-스캔펄스(B1-SC) 및 B2-스캔펄스(B2-SC)를 출력할 수 있다. 아울러, B-캐리출력단자(B-COT)의 전압 증가에 의해 출력 전압이 안정화되므로, B1-스캔출력 스위칭소자(B1-SCO) 및 B2-스캔출력 스위칭소자(B2-SCO)의 크기를 상대적으로 작게 만들어도 출력의 감쇄를 방지할 수 있다.
이와 같이 이 B-캐리출력단자(B-COT)로 출력된 하이 상태의 B-캐리펄스(B-CR_n)는 전술된 바와 같이 n번째 스테이지의 B1-스캔출력 스위칭소자(B1-SCO) 및 B2-스캔출력 스위칭소자(B2-SCO) 뿐만 아니라, n+1번째 B1-서브 스테이지(B-Sub), n-1번째 B1-서브 스테이지(B1-Sub), 및 n번째 A-스테이지(A-Sub)의 제 3 A1-제어 스위칭소자(A1-CTr3)로도 인가된다. 이에 따라 n+1번째 B-서브 스테이지(B-Sub)는 세트되고, n-1번째 B-서브 스테이지(B-Sub)는 리세트된다.
한편, 상술된 하이 상태의 B-캐리펄스(B-CR_n)는 제 3 A1-제어 스위칭소자(A1-CTr3)의 게이트전극으로 인가되어 이를 턴-온시킨다. 이에 따라, 턴-온된 제 3 A1-제어 스위칭소자(A1-CTr3)를 통해 제 5 방전용전압(VSS5)이 A-리세트 노드(A-QB)로 공급되어 이 A-리세트 노드(A-QB)가 방전된다. 그러면, 이 A-리세트 노드(A-QB)에 게이트전극을 통해 접속된 A-캐리방전 스위칭소자(A-CRD)가 턴-오프된다.
또한, 턴-온된 B1-스캔출력 스위칭소자(B1-SCO)를 통해 B1-클럭펄스(B1-CLK)가 제 1 스캔출력단자(SOT1)로 인가된다. 즉, 이 제 1 스캔출력단자(SOT1)로 인가된 B1-클럭펄스(B1-CLK)가 바로 B1-스캔펄스(도 4의 B1-SC_n)가 된다.
또한, 턴-온된 B2-스캔출력 스위칭소자(B2-SCO)를 통해 B2-클럭펄스(B2-CLK)가 제 2 스캔출력단자(SOT2)로 인가된다. 즉, 이 제 2 스캔출력단자(SOT2)로 인가된 B2-클럭펄스(B2-CLK)가 바로 B2-스캔펄스(도 6의 B2-SC_n)가 된다.
제 1 스캔출력단자(SOT1)를 통해 출력된 B1-스캔펄스(B1-SC_n)는 m번째 게이트 라인으로 인가되며, 그리고 제 2 스캔출력단자(SOT2)를 통해 출력된 B2-스캔펄스(B2-SC_n)는 m+1번째 게이트 라인으로 인가된다.
이어서, n번째 B-서브 스테이지(B-Sub)의 리세트 시점에, n+1번째 B-서브 스테이지(B-Sub)로부터의 B-캐리펄스(B-CR_n+1)가 하이 상태가 된다. 이에 따라 이 B-캐리펄스(B-CR_n+1)를 공급받는 n번째 B-서브 스테이지(B-Sub)의 제 2 B-스위칭소자(B-Tr2)가 턴-온된다. 그러면, 이 턴-온된 제 2 B-스위칭소자(B-Tr2)를 통해, 제 12 방전용전압(VSS12)이 B-세트 노드(B-Q)로 공급된다. 따라서, 이 B-세트 노드(B-Q)가 방전되며, 이 방전된 B-세트 노드(B-Q)에 게이트전극을 통해 접속된 B-캐리출력 스위칭소자(B-CRO)가 턴-오프된다.
또한, 이 방전된 B-세트 노드(B-Q)의 전압이 로우 상태이므로, 따라서 B-반전부(B-INV)는 B-리세트 노드(B-QB)를 제 2 고전압(VH2)으로 충전시킨다. 따라서, 이 충전된 B-리세트 노드(B-QB)에 게이트전극을 통해 접속된 B-캐리방전 스위칭소자(B-CRD)가 턴-온된다.
이에 따라, 상기 턴-온된 B-캐리방전 스위칭소자(B-CRD)를 경유하여 제 13 방전용전압(VSS13)이 B-캐리출력단자(B-COT)로 출력된다. 이 B-캐리출력단자(B-COT)를 통해 출력된 제 13 방전용전압(VSS13)은 n+1번째 B-서브 스테이지(B-Sub), n-1번째 B-서브 스테이지(B-Sub), n번째 A-서브 스테이지(A-Sub)의 제 3 A1-제어 스위칭소자(A1-CTr3), n번째 B-서브 스테이지(B-Sub)의 B1-스캔출력 스위칭소자(B1-SCO) 및 n번째 B-서브 스테이지(B-Sub)의 B2-스캔출력 스위칭소자(B2-SCO)로 인가된다. 이에 따라 제 3 A1-제어 스위칭소자(A1-CTr3), B1-스캔출력 스위칭소자(B1-SCO) 및 B2-스캔출력 스위칭소자(B2-SCO)는 모두 턴-오프된다.
스테이지의 제 2 실시예
도 24는 n번째 스테이지에 구비된 A-서브 스테이지(A-Sub) 및 B-서브 스테이지(B-Sub) 및 스캔출력제어부(SOC)의 회로 구성에 대한 제 2 실시예를 나타낸 도면이다.
제 2 실시예에서의 A-서브 스테이지(A-Sub)의 회로 구성 및 스캔출력제어부(SOC)의 회로 구성은 전술된 제 1 실시예에서의 그것들과 각각 동일하므로 이에 대한 설명은 제 1 실시예의 설명을 참조한다.
제 2 실시예에서의 B-서브 스테이지(B-Sub)는, 도 24에 도시된 바와 같이, 제 1 실시예에 비하여 제 3 B-스위칭소자(B-Tr3)를 더 포함한다.
제 2 실시예에서의 제 3 B-스위칭소자(B-Tr3)는 B-세트 노드(B-Q)의 전압에 따라 제어되며, 스위치제어신호(Vc)를 전송하는 제어전송라인과 B-세트 노드(B-Q) 사이에 접속된다. 즉, 이 제 3 B-스위칭소자(B-Tr3)는 B-세트 노드(B-Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 스위치제어신호(Vc)를 전송하는 제어전송라인과 B-세트 노드(B-Q)를 서로 연결시킨다. 이 스위치제어신호(Vc)에 대한 설명은 전술된 도 17에서의 설명을 참조한다.
스테이지의 제 3 실시예
도 25는 n번째 스테이지에 구비된 A-서브 스테이지(A-Sub), B-서브 스테이지(B-Sub) 및 스캔출력제어부(SOC)의 회로 구성에 대한 제 3 실시예를 나타낸 도면이다.
제 3 실시예에서의 A-서브 스테이지(A-Sub)의 회로 구성 및 B-서브 스테이지(B-Sub)의 회로 구성은 전술된 제 1 실시예에서의 그것들과 각각 동일하므로 이에 대한 설명은 제 1 실시예의 설명을 참조한다.
제 3 실시예에서의 스캔출력제어부(SOC)는, 도 25에 도시된 바와 같이, 제 1 실시예에 비하여 제 1 B-제어 스위칭소자(B-CTr1) 및 제 2 B-제어 스위칭소자(B-CTr2)를 더 포함한다.
제 1 B-제어 스위칭소자(B-CTr1) 및 제 2 B-제어 스위칭소자(B-CTr2)는, 각각 전술된 도 18에서의 제 1 B-제어 스위칭소자(B-CTr1) 및 제 2 B-제어 스위칭소자(B-CTr2)에 해당한다.
A- 반전부(A-INV)의 제 1 실시예
도 26은 제 1 실시예에 따른 A-반전부(A-INV)의 상세 구성도이다.
n번째 A-서브 스테이지(A-Sub)에 구비된 A-반전부(A-INV)는, 도 26에 도시된 바와 같이, 제 1 A-반전 스위칭소자(A-iTr1) 및 제 2 A-반전 스위칭소자(A-iTr2)를 포함한다.
n번째 A-서브 스테이지(A-Sub)에 구비된 제 1 A-반전 스위칭소자(A-iTr1)는 고전원라인으로부터의 제 1 고전압(VH1)에 따라 제어되며, 고전원라인과 A-리세트 노드(A-QB) 사이에 접속된다. 즉, 이 제 1 A-반전 스위칭소자(A-iTr1)는 제 1 고전압(VH1)에 따라 턴-온 또는 턴-오프되며, 턴-온시 고전원라인과 A-리세트 노드(A-QB)를 서로 연결시킨다.
n번째 A-서브 스테이지(A-Sub)에 구비된 제 2 A-반전 스위칭소자(A-iTr2)는, A-세트 노드(A-Q)의 전압에 따라 제어되며, A-리세트 노드(A-QB)와 저전원라인 사이에 접속된다. 즉, 이 제 2 A-반전 스위칭소자(A-iTr2)는 A-세트 노드(A-Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-리세트 노드(A-QB)와 저전원라인을 서로 연결시킨다. 이 저전원라인으로는 제 1 저전압(VL1)이 공급된다.
여기서, 제 1 A-반전 스위칭소자(A-iTr1)와 제 2 A-반전 스위칭소자(A-iTr2)가 함께 턴-온 상태일 때 A-리세트 노드(A-QB)가 방전 상태로 될 수 있도록, 제 2 A-반전 스위칭소자(A-iTr2)의 사이즈(예를 들어 채널폭)가 제 1 A-반전 스위칭소자(A-iTr1)의 사이즈보다 더 크게 형성된다.
A- 반전부(A-INV)의 제 2 실시예
도 27은 제 2 실시예에 따른 A-반전부(A-INV)의 상세 구성도이다.
n번째 A-서브 스테이지(A-Sub)에 구비된 A-반전부(A-INV)는, 도 27에 도시된 바와 같이, 제 1 A-반전 스위칭소자(A-iTr1) 및 제 2 A-반전 스위칭소자(A-iTr2)를 포함한다.
n번째 A-서브 스테이지(A-Sub)에 구비된 제 1 A-반전 스위칭소자(A-iTr1)는 외부로부터의 제어신호(CS)에 따라 제어되며, 고전원라인과 A-리세트 노드(A-QB) 사이에 접속된다. 즉, 이 제 1 A-반전 스위칭소자(A-iTr1)는 제어신호(CS)에 따라 턴-온 또는 턴-오프되며, 턴-온시 고전원라인과 A-리세트 노드(A-QB)를 서로 연결시킨다.
n번째 A-서브 스테이지(A-Sub)에 구비된 제 2 A-반전 스위칭소자(A-iTr2)는, A-세트 노드(A-Q)의 전압에 따라 제어되며, A-리세트 노드(A-QB)와 저전원라인 사이에 접속된다. 즉, 이 제 2 A-반전 스위칭소자(A-iTr2)는 A-세트 노드(A-Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-리세트 노드(A-QB)와 저전원라인을 서로 연결시킨다. 이 저전원라인으로는 제 1 저전압(VL1)이 공급된다.
여기서, 제어신호(CS)는 A-세트 노드(A-Q)가 충전 상태(즉, 하이 상태)일 때 저전압으로 유지되고, A-세트 노드(A-Q)가 방전 상태(즉, 로우 상태)일 때 고전압으로 유지된다. 제어신호(CS)가 고전압일 때 이를 공급받는 제 1 A-반전 스위칭소자(A-iTr1)는 턴-온되고, 이 제어신호(CS)가 저전압일 때 이를 공급받는 제 1 A-반전 스위칭소자(A-iTr1)는 턴-오프된다.
또한, 제 1 A-반전 스위칭소자(A-iTr1)와 제 2 A-반전 스위칭소자(A-iTr2)가 함께 턴-온 상태일 때 A-리세트 노드(A-QB)가 방전 상태로 될 수 있도록, 제 2 A-반전 스위칭소자(A-iTr2)의 사이즈(예를 들어 채널폭)가 제 1 A-반전 스위칭소자(A-iTr1)의 사이즈보다 더 크게 형성된다.
A- 반전부(A-INV)의 제 3 실시예
도 28은 제 3 실시예에 따른 A-반전부(A-INV)의 상세 구성도이다.
n번째 A-서브 스테이지(A-Sub)에 구비된 A-반전부(A-INV)는, 도 28에 도시된 바와 같이, 제 1 A-반전 스위칭소자(A-iTr1) 내지 제 4 A-반전 스위칭소자(A-iTr4)를 포함한다.
n번째 A-서브 스테이지(A-Sub)에 구비된 제 1 A-반전 스위칭소자(A-iTr1)는 외부로부터의 제어신호(CS)에 따라 제어되며, 고전원라인과 A-공통 노드(A-CN) 사이에 접속된다. 즉, 이 제 1 A-반전 스위칭소자(A-iTr1)는 제어신호(CS)에 따라 턴-온 또는 턴-오프되며, 턴-온시 고전원라인과 A-공통 노드(A-CN)를 서로 연결시킨다.
n번째 A-서브 스테이지(A-Sub)에 구비된 제 2 A-반전 스위칭소자(A-iTr2)는, A-세트 노드(A-Q)의 전압에 따라 제어되며, A-공통 노드(A-CN)와 저전원라인 사이에 접속된다. 즉, 이 제 2 A-반전 스위칭소자(A-iTr2)는 A-세트 노드(A-Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-공통 노드(A-CN)와 저전원라인을 서로 연결시킨다. 이 저전원라인으로는 제 1 저전압(VL1)이 공급된다.
n번째 A-서브 스테이지(A-Sub)에 구비된 제 3 A-반전 스위칭소자(A-iTr3)는 A-공통 노드(A-CN)의 전압에 따라 제어되며, 고전원라인과 A-리세트 노드(A-QB) 사이에 접속된다. 즉, 이 제 3 A-반전 스위칭소자(A-iTr3)는 A-공통 노드(A-CN)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 고전원라인과 A-리세트 노드(A-QB)를 서로 연결시킨다.
n번째 A-서브 스테이지(A-Sub)에 구비된 제 4 A-반전 스위칭소자(A-iTr4)는, A-세트 노드(A-Q)의 전압에 따라 제어되며, A-리세트 노드(A-QB)와 저전원라인 사이에 접속된다. 즉, 이 제 4 A-반전 스위칭소자(A-iTr4)는 A-세트 노드(A-Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-리세트 노드(A-QB)와 저전원라인을 서로 연결시킨다. 이 저전원라인으로는 제 1 저전압(VL1)이 공급된다.
여기서, 제어신호(CS)는 A-세트 노드(A-Q)가 충전 상태(즉, 하이 상태)일 때 저전압으로 유지되고, A-세트 노드(A-Q)가 방전 상태(즉, 로우 상태)일 때 고전압으로 유지된다. 제어신호(CS)가 고전압일 때 이를 공급받는 제 1 A-반전 스위칭소자(A-iTr1)는 턴-온되고, 이 제어신호(CS)가 저전압일 때 이를 공급받는 제 1 A-반전 스위칭소자(A-iTr1)는 턴-오프된다.
또한, 제 1 A-반전 스위칭소자(A-iTr1)와 제 2 A-반전 스위칭소자(A-iTr2)가 함께 턴-온 상태일 때 A-리세트 노드(A-QB)가 방전 상태로 될 수 있도록, 제 2 A-반전 스위칭소자(A-iTr2)의 사이즈(예를 들어 채널폭)가 제 1 A-반전 스위칭소자(A-iTr1)의 사이즈보다 더 크게 형성된다.
A- 반전부(A-INV)의 제 4 실시예
도 29는 제 4 실시예에 따른 A-반전부(A-INV)의 상세 구성도이다.
n번째 A-서브 스테이지(A-Sub)에 구비된 A-반전부(A-INV)는, 도 29에 도시된 바와 같이, 제 1 A-반전 스위칭소자(A-iTr1) 내지 제 4 A-반전 스위칭소자(A-iTr4)를 포함한다.
n번째 A-서브 스테이지(A-Sub)에 구비된 제 1 A-반전 스위칭소자(A-iTr1)는 고전원라인으로부터의 제 1 고전압(VH1)에 따라 제어되며, 고전원라인과 A-리세트 노드(A-QB) 사이에 접속된다. 즉, 이 제 1 A-반전 스위칭소자(A-iTr1)는 제 1 고전압(VH1)에 따라 턴-온 또는 턴-오프되며, 턴-온시 고전원라인과 A-리세트 노드(A-QB)를 서로 연결시킨다.
n번째 A-서브 스테이지(A-Sub)에 구비된 제 2 A-반전 스위칭소자(A-iTr2)는, A-세트 노드(A-Q)의 전압에 따라 제어되며, A-공통 노드(A-CN)와 저전원라인 사이에 접속된다. 즉, 이 제 2 A-반전 스위칭소자(A-iTr2)는 A-세트 노드(A-Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-공통 노드(A-CN)와 저전원라인을 서로 연결시킨다. 이 저전원라인으로는 제 1 저전압(VL1)이 공급된다.
n번째 A-서브 스테이지(A-Sub)에 구비된 제 3 A-반전 스위칭소자(A-iTr3)는 A-공통 노드(A-CN)의 전압에 따라 제어되며, 고전원라인과 A-리세트 노드(A-QB) 사이에 접속된다. 즉, 이 제 3 A-반전 스위칭소자(A-iTr3)는 A-공통 노드(A-CN)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 고전원라인과 A-리세트 노드(A-QB)를 서로 연결시킨다.
n번째 A-서브 스테이지(A-Sub)에 구비된 제 4 A-반전 스위칭소자(A-iTr4)는, A-세트 노드(A-Q)의 전압에 따라 제어되며, A-리세트 노드(A-QB)와 저전원라인 사이에 접속된다. 즉, 이 제 4 A-반전 스위칭소자(A-iTr4)는 A-세트 노드(A-Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-리세트 노드(A-QB)와 저전원라인을 서로 연결시킨다. 이 저전원라인으로는 제 1 저전압(VL1)이 공급된다.
여기서, 제 1 A-반전 스위칭소자(A-iTr1)와 제 2 A-반전 스위칭소자(A-iTr2)가 함께 턴-온 상태일 때 A-리세트 노드(A-QB)가 방전 상태로 될 수 있도록, 제 2 A-반전 스위칭소자(A-iTr2)의 사이즈(예를 들어 채널폭)가 제 1 A-반전 스위칭소자(A-iTr1)의 사이즈보다 더 크게 형성된다.
A- 반전부(A-INV)의 제 5 실시예
도 30은 제 5 실시예에 따른 A-반전부(A-INV)의 상세 구성도이다.
n번째 A-서브 스테이지(A-Sub)에 구비된 A-반전부(A-INV)는, 도 30에 도시된 바와 같이, 제 1 A-반전 스위칭소자(A-iTr1), 제 2 A-반전 스위칭소자(A-iTr2), 및 A-커패시터(A-C)를 포함한다.
n번째 A-서브 스테이지(A-Sub)에 구비된 제 1 A-반전 스위칭소자(A-iTr1)는 A-세트 노드(A-Q)의 전압에 따라 제어되며, A-리세트 노드(A-QB)와 저전원라인 사이에 접속된다. 즉, 이 제 1 A-반전 스위칭소자(A-iTr1)는 A-세트 노드(A-Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-리세트 노드(A-QB)와 저전원라인을 서로 연결시킨다. 여기서, 저전원라인으로는 제 1 저전압(VL1)이 공급된다.
n번째 A-서브 스테이지(A-Sub)에 구비된 제 2 A-반전 스위칭소자(A-iTr2)는 A-리세트 노드(A-QB)의 전압에 따라 제어되며, A-세트 노드(A-Q)와 제 1 스캔출력단자(SOT1) 사이에 접속된다. 즉, 이 제 2 A-반전 스위칭소자(A-iTr2)는 A-리세트 노드(A-QB)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-세트 노드(A-Q)와 제 1 스캔출력단자(SOT1)를 서로 연결시킨다.
n번째 A-서브 스테이지(A-Sub)에 구비된 A-커패시터(A-C)는 A1-클럭펄스(A1-CLK)를 전송하는 어느 하나의 A1-클럭전송라인과 A-리세트 노드(A-QB) 사이에 접속된다.
도 31은 A-반전부(A-INV)에 추가될 수 있는 반전 스위칭소자들을 나타낸 도면으로서, 도 26 내지 도 30에 도시된 제 1 내지 제 5 실시예에 따른 A-반전부(A-INV)는 이 도 31에 도시된 4개의 반전 스위칭소자들 중 적어도 하나를 더 포함할 수 있다.
이 4개의 반전 스위칭소자들(A-iTr5 내지 A-iTr8) 각각을 구체적으로 설명하면 다음과 같다.
도 31의 (a)에 도시된 바와 같이, n번째 A-서브 스테이지(A-Sub)에 구비된 제 5 A-반전 스위칭소자(A-iTr5)는 A-세트제어신호(즉, n-1번째 A-서브 스테이지(A-Sub)로부터의 A1-캐리펄스(A1-CR_n-1))에 따라 제어되며, n번째 A-서브 스테이지(A-Sub)의 A-리세트 노드(A-QB)와 저전원라인 사이에 접속된다. 즉, 이 제 5 A-반전 스위칭소자(A-iTr5)는 전단 A-서브 스테이지(A-Sub)로부터의 A1-캐리펄스(A1-CR_n-1)에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-리세트 노드(A-QB)와 저전원라인을 서로 연결시킨다.
도 31의 (b)에 도시된 바와 같이, n번째 A-서브 스테이지(A-Sub)에 구비된 제 6 A-반전 스위칭소자(A-iTr6)는 A-리세트 노드(A-QB)의 전압에 따라 제어되며, A-세트 노드(A-Q)와 저전원라인 사이에 접속된다. 즉, 이 제 6 A-반전 스위칭소자(A-iTr6)는 A-리세트 노드(A-QB)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-세트 노드(A-Q)와 저전원라인을 서로 연결시킨다.
도 31의 (c)에 도시된 바와 같이, n번째 A-서브 스테이지(A-Sub)에 구비된 제 7 A-반전 스위칭소자(A-iTr7)는 어느 하나의 A1-클럭전송라인으로부터의 A1-클럭펄스(A1-CLK)에 따라 제어되며, A-세트제어신호(즉, n-1번째 A-서브 스테이지(A-Sub)로부터의 A1-캐리펄스(A1-CR_n-1))가 출력되는 출력단자(즉, n-1번째 A-서브 스테이지(A-Sub)의 A-캐리출력단자(A-COT))와 n번째 A-서브 스테이지(A-Sub)의 A-세트 노드(A-Q) 사이에 접속된다. 즉, 이 제 7 A-반전 스위칭소자(A-iTr7)는 n-1번째 A-서브 스테이지(A-Sub)로부터의 A1-캐리펄스(A1-CR_n-1)에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-캐리출력단자(A-COT)와 A-세트 노드(A1-Q)를 서로 연결시킨다.
도 31의 (d)에 도시된 바와 같이, n번째 A-서브 스테이지(A-Sub)에 구비된 제 8 A-반전 스위칭소자(A-iTr8)는 A-리세트 노드(A-QB)의 전압에 따라 제어되며, A-세트 노드(A-Q)와 단자 사이에 접속된다. 즉, 이 제 8 A-반전 스위칭소자(A-iTr8)는 A-리세트 노드(A-QB)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-세트 노드(A-Q)와 단자를 서로 연결시킨다. 여기서, 이 단자는 제 1 스캔출력단자(SOT1), 제 2 스캔출력단자(SOT2), A1-클럭펄스(A1-CLK)를 전송하는 A1-클럭전송라인 및 A2-클럭펄스(A2-CLK)를 전송하는 A2-클럭전송라인 중 어느 하나가 될 수 있다.
도 23에 도시된 제 1 실시예에 따른 A-반전부(A-INV)는, 도 31에 도시된 제 5 내지 제 8 A-반전 스위칭소자들(A-iTr5 내지 A-iTr8) 중 어느 하나 이상을 더 포함할 수 있다.
마찬가지로, 도 24에 도시된 제 2 실시예에 따른 A-반전부(A-INV)는, 도 31에 도시된 제 5 내지 제 8 A-반전 스위칭소자들(A-iTr5 내지 A-iTr8) 중 어느 하나 이상을 더 포함할 수 있다.
마찬가지로, 도 25에 도시된 제 3 실시예에 따른 A-반전부(A-INV)는, 도 31에 도시된 제 5 내지 제 8 A-반전 스위칭소자들(A-iTr5 내지 A-iTr8) 중 어느 하나 이상을 더 포함할 수 있다.
도 32는 제 3 및 제 4 실시예에 따른 A-반전부(A-INV)에 추가될 수 있는 또 다른 반전 스위칭소자들을 나타낸 도면으로서, 도 28 및 도 29에 도시된 제 3 및 제 4 실시예에 따른 A-반전부(A-INV)는 이 도 32에 도시된 반전 스위칭소자를 더 포함할 수 있다.
이 반전 스위칭소자(A-iTr9)를 구체적으로 설명하면 다음과 같다.
도 32에 도시된 바와 같이, n번째 A-서브 스테이지(A-Sub)에 구비된 제 9 A-반전 스위칭소자(A-iTr9)는 B1-스캔출력 스위칭소자(B1-SCO)의 게이트전극에 인가된 전압에 따라 제어되며, A-공통 노드(A-CN)와 저전원라인 사이에 접속된다. 즉, 이 제 9 A-반전 스위칭소자(A-iTr9)는 B1-스캔출력 스위칭소자(B1-SCO)의 게이트전극에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-공통 노드(A-CN)와 저전원라인을 서로 연결시킨다.
여기서, B1-스캔출력 스위칭소자(B1-SCO)의 게이트전극 대신 B-캐리출력단자(B-COT)가 제 9 A-반전 스위칭소자(A-iTr9)의 게이트전극에 직접 연결될 수도 있다.
한편, B-반전부(B-INV) 역시 전술된 도 26 내지 도 32에 도시된 바와 같은 회로 구성을 가질 수 있다. 예를 들어, B-반전부(B-INV)는 도 33과 같은 구성을 가질 수 있다.
도 33은 B-반전부(B-INV)의 상세 구성도이다.
n번째 B-서브 스테이지(B-Sub)에 구비된 B-반전부(B-INV)는, 도 33에 도시된 바와 같이, 제 1 B-반전 스위칭소자(B-iTr1) 및 제 2 B-반전 스위칭소자(B-iTr2)를 포함한다.
n번째 B-서브 스테이지(B-Sub)에 구비된 제 1 B-반전 스위칭소자(B-iTr1)는 고전원라인으로부터의 제 2 고전압(VH2)에 따라 제어되며, 고전원라인과 B-리세트 노드(B-QB) 사이에 접속된다. 즉, 이 제 1 B-반전 스위칭소자(B-iTr1)는 제 2 고전압(VH2)에 따라 턴-온 또는 턴-오프되며, 턴-온시 고전원라인과 B-리세트 노드(B-QB)를 서로 연결시킨다.
n번째 B-서브 스테이지(B-Sub)에 구비된 제 2 B-반전 스위칭소자(B-iTr2)는, B-세트 노드(B-Q)의 전압에 따라 제어되며, B-리세트 노드(B-QB)와 저전원라인 사이에 접속된다. 즉, 이 제 2 B-반전 스위칭소자(B-iTr2)는 B-세트 노드(B-Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 B-리세트 노드(B-QB)와 저전원라인을 서로 연결시킨다. 이 저전원라인으로는 제 2 저전압(VL2)이 공급된다.
여기서, 제 1 B-반전 스위칭소자(B-iTr1)와 제 2 B-반전 스위칭소자(B-iTr2)가 함께 턴-온 상태일 때 B-리세트 노드(B-QB)가 방전 상태로 될 수 있도록, 제 2 B-반전 스위칭소자(B-iTr2)의 사이즈(예를 들어 채널폭)가 제 1 B-반전 스위칭소자(B-iTr1)의 사이즈보다 더 크게 형성된다.
한편, 본 발명에 따르면, 하나의 스테이지에 2개 이상의 B-서브 스테이지들이 구비될 수도 있는 바, 예를 들어 하나의 스테이지에 2개의 B-서브 스테이지들이 구비된 구성을 도 34를 참조하여 설명하기로 한다.
도 34는 하나의 스테이지에 2개의 B-서브 스테이지들이 구비된 예를 설명하기 위한 도면이다.
도 34에 도시된 바와 같이, 각 스테이지(ST_n-2 내지 ST_n+2)는 하나의 A-서브 스테이지(A-Sub)와 2개의 B-서브 스테이지들(즉, B1-서브 스테이지(B1-Sub) 및 B2-서브 스테이지(B2-Sub))을 포함한다. 이때, A-서브 스테이지(A-Sub)들은 전술된 바와 같이 A-제어신호에 의해 제어되며, B1-서브 스테이지(B1-Sub)들은 B1-제어신호에 의해 제어되며, 그리고 B2-서브 스테이지(B2-Sub)들은 B2-제어신호에 의해 제어된다.
이때, 상술된 B1-제어신호는, B1-세트제어신호 및 B1-리세트제어신호로 구분될 수 있다. B1-세트제어신호는 이를 공급받는 해당 스테이지의 B1-서브 스테이지(B1-Sub)를 세트시키는데 필요한 신호이고, B1-리세트제어신호는 이를 공급받는 해당의 B1-서브 스테이지(B1-Sub)를 리세트시키는데 필요한 신호이다.
B1-세트제어신호는 그 B1-세트제어신호를 공급받는 현 스테이지보다 앞단에 위치한 스테이지들 중 어느 하나로부터의 출력이 될 수 있다. 즉, n번째(n은 자연수) 스테이지(ST_n)에 구비된 B1-서브 스테이지(B1-Sub)는 n-r번째(r은 n보다 작은 자연수, 또는 p와 동일한 자연수) 스테이지에 구비된 B1-서브 스테이지(B1-Sub)로부터 출력된 B1-캐리펄스를 상술된 B1-세트제어신호로서 공급받을 수 있다. 예를 들어, n번째 스테이지(ST_n)에 구비된 B1-서브 스테이지(B1-Sub)는, 도 34에 도시된 바와 같이, n-1번째 스테이지(ST_n-1)에 구비된 B1-서브 스테이지(B1-Sub)로부터 출력된 B1-캐리펄스(B1-CR_n-1)를 상술된 B1-세트제어신호로서 공급받을 수 있다.
반면, B1-리세트제어신호는 그 B1-리세트제어신호를 공급받는 현 스테이지보다 뒷단에 위치한 스테이지들 중 어느 하나로부터의 출력이 될 수 있다. 즉, n번째 스테이지(ST_n)에 구비된 B1-서브 스테이지(B1-Sub)는 n+s번째(s는 자연수, 또는 r과 동일한 자연수) 스테이지에 구비된 B1-서브 스테이지(B1-Sub)로부터 출력된 B1-캐리펄스를 상술된 B1-리세트제어신호로서 공급받을 수 있다. 예를 들어, 도 34에 도시된 바와 같이, n번째 스테이지(ST_n)에 구비된 B1-서브 스테이지(B1-Sub)는, n+1번째 스테이지(ST_n+1)에 구비된 B1-서브 스테이지(B1-Sub)로부터 출력된 B1-캐리펄스(B1-CR_n+1)를 상술된 B1-리세트제어신호로서 공급받을 수 있다.
마찬가지로, 상술된 B2-제어신호는, B2-세트제어신호 및 B2-리세트제어신호로 구분될 수 있다. B2-세트제어신호는 이를 공급받는 해당 스테이지의 B2-서브 스테이지(B2-Sub)를 세트시키는데 필요한 신호이고, B2-리세트제어신호는 이를 공급받는 해당의 B2-서브 스테이지(B2-Sub)를 리세트시키는데 필요한 신호이다.
B2-세트제어신호는 그 B2-세트제어신호를 공급받는 현 스테이지보다 앞단에 위치한 스테이지들 중 어느 하나로부터의 출력이 될 수 있다. 즉, n번째(n은 자연수) 스테이지(ST_n)에 구비된 B2-서브 스테이지(B2-Sub)는 n-r번째(r은 n보다 작은 자연수, 또는 p와 동일한 자연수) 스테이지에 구비된 B2-서브 스테이지(B2-Sub)로부터 출력된 B2-캐리펄스를 상술된 B2-세트제어신호로서 공급받을 수 있다. 예를 들어, n번째 스테이지(ST_n)에 구비된 B2-서브 스테이지(B2-Sub)는, 도 34에 도시된 바와 같이, n-1번째 스테이지(ST_n-1)에 구비된 B2-서브 스테이지(B2-Sub)로부터 출력된 B2-캐리펄스(B2-CR_n-1)를 상술된 B2-세트제어신호로서 공급받을 수 있다.
반면, B2-리세트제어신호는 그 B2-리세트제어신호를 공급받는 현 스테이지보다 뒷단에 위치한 스테이지들 중 어느 하나로부터의 출력이 될 수 있다. 즉, n번째 스테이지(ST_n)에 구비된 B2-서브 스테이지(B2-Sub)는 n+s번째(s는 자연수, 또는 r과 동일한 자연수) 스테이지에 구비된 B2-서브 스테이지(B2-Sub)로부터 출력된 B2-캐리펄스를 상술된 B2-리세트제어신호로서 공급받을 수 있다. 예를 들어, 도 34에 도시된 바와 같이, n번째 스테이지(ST_n)에 구비된 B2-서브 스테이지(B2-Sub)는, n+1번째 스테이지(ST_n+1)에 구비된 B2-서브 스테이지(B2-Sub)로부터 출력된 B2-캐리펄스(B2-CR_n+1)를 상술된 B2-리세트제어신호로서 공급받을 수 있다.
이와 같이 A-서브 스테이지(A-Sub)들은 이들끼리 서로 연결되어 순차적으로 A1-캐리펄스(A1-CR_i)들을 출력하는 하나의 쉬프트 레지스터를 구성하며, B1-서브 스테이지(B1-Sub)들은 이들끼리 서로 연결되어 순차적으로 B1-캐리펄스(B1-CR_i)들을 출력하는 또 다른 하나의 쉬프트 레지스터를 구성하며, 그리고 B2-서브 스테이지(B2-Sub)들은 이들끼리 서로 연결되어 순차적으로 B2-캐리펄스(B2-CR_i)들을 출력하는 또 다른 하나의 쉬프트 레지스터를 구성된다.
B1-서브 스테이지는 B1-스캔출력 스위칭소자(B1-SCO)를 제어하며, 그리고 B2-서브 스테이지는 B2-스캔출력 스위칭소자(B2-SCO)를 제어한다.
이와 같이 하나의 스테이지에 B-서브 스테이지가 다수 구비될 때, 스캔출력제어부내의 일부 제어 스위칭소자들은 그 접속 구조가 변경될 수 있는 바, 이를 도면을 참조하여 구체적으로 설명한다.
도 35는 B-서브 스테이지가 다수 구비된 구조에서 제 1 실시예에 따른 스캔출력제어부의 구성을 나타낸 도면이다.
제 1 실시예에 따른 스캔출력제어부는, 도 35에 도시된 바와 같이, B1-스캔출력 스위칭소자(B1-SCO) 및 B2-스캔출력 스위칭소자(B2-SCO)를 포함한다.
B1-스캔출력 스위칭소자(B1-SCO)는 B1-캐리펄스(B1-CR)에 따라 제어되며, B1-클럭펄스(B1-CLK)를 전송하는 B1-클럭전송라인과 제 1 스캔출력단자(SOT1) 사이에 접속된다. 즉, 이 B1-스캔출력 스위칭소자(B1-SCO)는 B1-캐리펄스(B1-CR)에 따라 턴-온 또는 턴-오프되며, 턴-온시 B1-클럭전송라인과 제 1 스캔출력단자(SOT1)를 서로 연결한다.
B2-스캔출력 스위칭소자(B2-SCO)는 B2-캐리펄스(B2-CR)에 따라 제어되며, B2-클럭펄스(B2-CLK)를 전송하는 B2-클럭전송라인과 제 2 스캔출력단자(SOT2) 사이에 접속된다. 즉, 이 B2-스캔출력 스위칭소자(B2-SCO)는 B2-캐리펄스(B2-CR)에 따라 턴-온 또는 턴-오프되며, 턴-온시 B2-클럭전송라인과 제 2 스캔출력단자(SOT2)를 서로 연결한다.
한편, B1-서브 스테이지(B1-Sub) 및 B2-서브 스테이지(B2-Sub)들 각각은 전술된 B-서브 스테이지(B-Sub)와 동일한 구성을 가질 수 있다. 이때, B1-서브 스테이지(B1-Sub)와 B2-서브 스테이지(B1-Sub)에 공급되는 BB-클럭펄스(BB-CLK)는 서로 다르거나 또는 동일할 수 있다.
B1-서브 스테이지(B1-Sub)에 구비된 B1-캐리출력 스위칭소자(B1-CRO) 및 B1-캐리방전 스위칭소자(B1-CRD)는, 각각 전술된 B-서브 스테이지에 구비된 B-캐리출력 스위칭소자(B-CRO) 및 B-캐리방전 스위칭소자(B-CRD)에 해당한다. 마찬가지로, B2-서브 스테이지(B2-Sub)에 구비된 B2-캐리출력 스위칭소자(B2-CRO) 및 B2-캐리방전 스위칭소자(B2-CRD)는, 각각 전술된 B-서브 스테이지에 구비된 B-캐리출력 스위칭소자(B-CRO) 및 B-캐리방전 스위칭소자(B-CRD)에 해당한다.
도 36은 B-서브 스테이지가 다수 구비된 구조에서 제 2 실시예에 따른 스캔출력제어부의 구성을 나타낸 도면이다.
제 2 실시예에 따른 스캔출력제어부는, 도 36에 도시된 바와 같이, 제 1 B1-제어 스위칭소자(B1-CTr1), B1-스캔출력 스위칭소자(B1-SCO), 제 1 B2-제어 스위칭소자 및 B2-스캔출력 스위칭소자(B2-SCO)를 포함한다.
제 2 실시예에서의 제 1 B1-제어 스위칭소자(B1-CTr1)는 외부로부터의 스위치제어신호(Vc)에 따라 제어되며, B1-캐리출력단자(B1-COT)와 B1-노드(B1-n) 사이에 접속된다.
제 2 실시예에서의 B1-스캔출력 스위칭소자(B1-SCO)는 B1-노드(B1-n)에 인가된 전압에 따라 제어되며, B1-클럭펄스(B1-CLK)를 전송하는 B1-클럭전송라인과 제 1 스캔출력단자(SOT1) 사이에 접속된다.
제 2 실시예에서의 제 1 B2-제어 스위칭소자(B2-CTr1)는 외부로부터의 스위치제어신호(Vc)에 따라 제어되며, B2-캐리출력단자(B2-COT)와 B2-노드(B2-n) 사이에 접속된다.
제 2 실시예에서의 B2-스캔출력 스위칭소자(B2-SCO)는 B2-노드(B2-n)에 인가된 전압에 따라 제어되며, B2-클럭펄스(B2-CLK)를 전송하는 B2-클럭전송라인과 제 2 스캔출력단자(SOT2) 사이에 접속된다.
도 37은 B-서브 스테이지가 다수 구비된 구조에서 제 3 실시예에 따른 스캔출력제어부의 구성을 나타낸 도면이다.
제 3 실시예에 따른 스캔출력제어부는, 도 37에 도시된 바와 같이, 제 1 B1-제어 스위칭소자(B1-CTr1), B1-스캔출력 스위칭소자(B1-SCO), 제 1 B2-제어 스위칭소자(B2-CTr1), B2-스캔출력 스위칭소자(B2-SCO), 제 2 B1-제어 스위칭소자(B1-CTr2) 및 제 2 B2-제어 스위칭소자(B2-CTr2)를 포함한다.
제 3 실시예에서의 제 1 B1-제어 스위칭소자(B1-CTr1), B1-스캔출력 스위칭소자(B1-SCO), 제 1 B2-제어 스위칭소자(B2-CTr1) 및 B2-스캔출력 스위칭소자(B2-SCO)는 각각 전술된 제 2 실시예에서의 그것들과 동일하므로 이들에 대한 설명은 제 2 실시예를 참조한다.
제 3 실시예에서의 제 2 B1-제어 스위칭소자(B1-CTr2)는 B-리세트 노드(B-QB)의 전압에 따라 제어되며, B1-노드(B1-n)와 제 1 방전용전압(VSS1)을 전송하는 제 1 방전용전원라인 사이에 접속된다.
제 3 실시예에서의 제 2 B2-제어 스위칭소자(B2-CTr2)는 B-리세트 노드(B-QB)의 전압에 따라 제어되며, B2-노드(B2-n)와 제 1 방전용전압(VSS1)을 전송하는 제 1 방전용전원라인 사이에 접속된다.
한편, 도 37에서의 B1-서브 스테이지(B2-Sub) 및 B2-서브 스테이지(B2-Sub) 각각에는 B1-캐리방전 스위칭소자(B1-CRD) 및 B2-캐리방전 스위칭소자(B2-CRD)가 설치되어 있지 않다. 이들은 제 2 B1-제어 스위칭소자(B1-CTr2) 및 제 2 B2-제어 스위칭소자(B2-CTr2)로 대체된다.
도 38은 B-서브 스테이지가 다수 구비된 구조에서 제 4 실시예에 따른 스캔출력제어부의 구성을 나타낸 도면이다.
제 4 실시예에 따른 스캔출력제어부(SOC)는, 도 38에 도시된 바와 같이, 제 1 B1-제어 스위칭소자(B1-CTr1), B1-스캔출력 스위칭소자(B1-SCO), 제 1 B2-제어 스위칭소자(B2-CTr1), B2-스캔출력 스위칭소자(B2-SCO), 제 2 B1-제어 스위칭소자 및 제 2 B2-제어 스위칭소자를 포함한다.
도 38에서의 스캔출력제어부(SOC)의 구성은 전술된 도 37에서의 그것과 동일하다.
도 38에 따르면, B1-서브 스테이지(B2-Sub) 및 B2-서브 스테이지(B2-Sub) 각각은 도 37의 구조에 비하여 B1-캐리방전 스위칭소자(B1-CRD) 및 B2-캐리방전 스위칭소자(B2-CRD)를 더 포함한다.
도 39는 B-서브 스테이지가 다수 구비된 구조에서 제 5 실시예에 따른 스캔출력제어부의 구성을 나타낸 도면이다.
제 5 실시예에 따른 스캔출력제어부(SOC)는, 도 39에 도시된 바와 같이, 제 1 B1-제어 스위칭소자(B1-CTr1), B1-스캔출력 스위칭소자(B1-SCO), 제 1 B2-제어 스위칭소자(B2-CTr1), B2-스캔출력 스위칭소자(B2-SCO), 제 2 B1-제어 스위칭소자(B1-CTr2) 및 제 2 B2-제어 스위칭소자(B2-CTr2)를 포함한다.
제 5 실시예에서의 B1-스캔출력 스위칭소자(B1-SCO) 및 B2-스캔출력 스위칭소자(B2-SCO)는 각각 전술된 제 3 실시예에서의 그것들과 동일하므로 이들에 대한 설명은 제 3 실시예를 참조한다.
제 5 실시예에서의 제 1 B1-제어 스위칭소자(B1-CTr1)는 B1-캐리펄스(B1-CR)에 따라 제어되며, B1-캐리출력단자(B1-COT)와 B1-노드(B1-n) 사이에 접속된다.
제 5 실시예에서의 제 2 B1-제어 스위칭소자(B2-CTr1)는 B2-캐리펄스(B2-CR)에 따라 제어되며, B2-캐리출력단자(B2-COT)와 B2-노드(B2-n) 사이에 접속된다.
도 40은 B-서브 스테이지가 다수 구비된 구조에서 제 6 실시예에 따른 스캔출력제어부의 구성을 나타낸 도면이다.
제 6 실시예에 따른 스캔출력제어부(SOC)는, 도 40에 도시된 바와 같이, 제 1 B1-제어 스위칭소자(B1-CTr1), B1-스캔출력 스위칭소자(B1-SCO), 제 1 B2-제어 스위칭소자(B2-CTr1), B2-스캔출력 스위칭소자(B2-SCO), 제 2 B1-제어 스위칭소자(B1-CTr2) 및 제 2 B2-제어 스위칭소자(B2-CTr2)를 포함한다.
도 40에서의 스캔출력제어부(SOC)의 구성은 전술된 도 39에서의 그것과 동일하다.
도 40에 따르면, B1-서브 스테이지(B2-Sub) 및 B2-서브 스테이지(B2-Sub) 각각은 도 39의 구조에 비하여 B1-캐리방전 스위칭소자(B1-CRD) 및 B2-캐리방전 스위칭소자(B2-CRD)를 더 포함한다.
도 41은 B-서브 스테이지가 다수 구비된 구조에서 스캔출력제어부(SOC)에 추가될 수 있는 스위칭소자들을 나타낸 도면으로서, 전술된 제 1 내지 제 6 실시예에 따른 스캔출력제어부는 도 41에 도시된 2개의 스위칭소자들 중 적어도 하나를 더 포함할 수 있다.
이 2개의 제어 스위칭소자들 각각을 구체적으로 설명하면 다음과 같다.
도 41의 (a)에 도시된 제 3 A11-제어 스위칭소자(A11-CTr3)는 자신의 게이트전극으로 인가된 제 5 제어신호에 따라 제어되며, A-리세트 노드(A-QB)와 제 5 방전용전압(VSS5)을 전송하는 제 5 방전용전원라인 사이에 접속된다. 이때, 이 제 5 제어신호는 B1-캐리펄스(B1-CR), BB-클럭펄스(BB-CLK), B1-스캔출력 스위칭소자(B1-SCO)의 게이트전극(GE_b1)에 인가된 전압, B1-클럭펄스(B1-CLK) 및 제 1 스캔출력단자(SOT1)의 전압 중 어느 하나가 될 수 있다.
도 41의 (b)에 도시된 제 3 A22-제어 스위칭소자(A2-CTr3)는 자신의 게이트전극으로 인가된 제 6 제어신호에 따라 제어되며, A-리세트 노드(A-QB)와 제 5 방전용전압(VSS5)을 전송하는 제 5 방전용전원라인 사이에 접속된다. 이때, 이 제 6 제어신호는 B2-캐리펄스(B2-CR), BB-클럭펄스(BB-CLK), B2-스캔출력 스위칭소자(B1-SCO)의 게이트전극(GE_b2)에 인가된 전압, B2-클럭펄스(B2-CLK) 및 제 2 스캔출력단자(SOT2)의 전압 중 어느 하나가 될 수 있다.
도 42는 스캔출력제어부(SOC)에 추가될 수 있는 또 다른 스위칭소자들을 나타낸 도면으로서, 전술된 제 1 내지 제 6 실시예에 따른 스캔출력제어부는 도 42에 도시된 2개의 스위칭소자들 중 적어도 하나를 더 포함할 수 있다.
이 2개의 제어 스위칭소자들 각각을 구체적으로 설명하면 다음과 같다.
도 42의 (a)에 도시된 제 4 A11-제어 스위칭소자(A11-CTr4)는 자신의 게이트전극으로 인가된 제 7 제어신호에 따라 제어되며, A1-스캔출력 스위칭소자(A1-SCO)의 게이트전극(GE_a1)과 제 6 방전용전압(VSS6)을 전송하는 제 6 방전용전원라인 사이에 접속된다. 이때, 이 제 7 제어신호는 B1-캐리펄스(B1-CR), BB-클럭펄스(BB-CLK), B1-스캔출력 스위칭소자(B1-SCO)의 게이트전극(GE_b1)에 인가된 전압 및 B1-클럭펄스(B1-CLK) 중 어느 하나가 될 수 있다.
도 42의 (b)에 도시된 제 4 A22-제어 스위칭소자(A22-CTr4)는 자신의 게이트전극으로 인가된 제 8 제어신호에 따라 제어되며, A2-스캔출력 스위칭소자(A2-SCO)의 게이트전극(GE_a2)과 제 6 방전용전압(VSS6)을 전송하는 제 6 방전용전원라인 사이에 접속된다. 이때, 이 제 8 제어신호는 B2-캐리펄스(B2-CR), BB-클럭펄스(BB-CLK), B2-스캔출력 스위칭소자(B2-SCO)의 게이트전극(GE_b2)에 인가된 전압 및 B2-클럭펄스(B2-CLK) 중 어느 하나가 될 수 있다.
한편, 본 발명에 따른 A-서브 스테이지(A-Sub), B-서브 스테이지(B-Sub), B1-서브 스테이지(B1-Sub) 및 B2-서브 스테이지(B2-Sub)는 2개 이상의 리세트 노드들을 갖는 회로 구성을 가질 수도 있는 바, 그 하나의 예로서 2개의 리세트 노드들을 갖는 A-서브 스테이지의 회로 구성을 설명하면 다음과 같다.
도 43은 본 발명의 A-서브 스테이지(A-Sub)에 대한 또 다른 실시예를 나타낸 도면이다.
n번째 스테이지내의 A-서브 스테이지(A-Sub; 이하, n번째 A-서브 스테이지)는, 도 43에 도시된 바와 같이, 제 1 내지 제 4 A-스위칭소자(A-Tr1 내지 A-Tr4), 제 1 A-반전부(A-INV1), 제 2 A-반전부(A-INV2), A-캐리출력 스위칭소자(A-CRO), 제 1 A-캐리방전 스위칭소자(A-CRD1) 및 제 2 A-캐리방전 스위칭소자(A1-CRD2)를 포함한다.
n번째 A-서브 스테이지(A-Sub)에 구비된 제 1 A-스위칭소자(A-Tr1)는 A-세트제어신호(예를 들어, n-1번째 A-서브 스테이지(A-Sub)로부터의 A1-캐리펄스(A1-CR_n-1))에 따라 제어되며, 충전용전압(VDD)을 전송하는 충전용전원라인과 A-세트 노드(A-Q) 사이에 접속된다. 즉, 이 제 1 A-스위칭소자(A-Tr1)는 n-1번째 A-서브 스테이지(A-Sub)로부터의 A1-캐리펄스(A1-CR_n-1)에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전원라인과 A-세트 노드(A-Q)를 서로 연결시킨다. 여기서, 충전용전압(VDD)은 스위칭소자를 턴-온시킬 수 있는 값을 갖는 직류 전압이다.
단, 한 프레임 기간내에서 모든 스테이지들 중 가장 먼저 동작하는 1번째 스테이지(첫 번째 스테이지)의 전단에는 스테이지가 존재하지 않으므로, 이 1번째 스테이지내의 A-서브 스테이지(A-Sub; 이하, 1번째 A-서브 스테이지)는 타이밍 컨트롤러(도시되지 않음)로부터의 A-스타트 펄스(A-Vst)를 공급받는 바, 따라서 이 1번째 A-서브 스테이지(A-Sub)에 구비된 제 1 A-스위칭소자(A-Tr1)는 전단의 A1-캐리펄스 대신 A-스타트 펄스(A-Vst)를 공급받는다.
n번째 A-서브 스테이지(A-Sub)에 구비된 제 2 A-스위칭소자(A-Tr2)는 A-리세트제어신호(예를 들어, n+2번째 A-서브 스테이지(A-Sub)로부터의 A1-캐리펄스(A1-CR_n+2))에 따라 제어되며, A-세트 노드(A-Q)와 제 14 방전용전압(VSS4)를 전송하는 제 14 방전용전원라인 사이에 접속된다. 즉, 이 제 2 A-스위칭소자(A-Tr2)는 n+2번째 A-서브 스테이지(A-Sub)로부터의 A1-캐리펄스(A1-CR_n+2)에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-세트 노드(A-Q)와 제 14 방전용전원라인을 서로 연결시킨다.
n번째 A-서브 스테이지(A-Sub)에 구비된 제 3 A-스위칭소자(A-Tr3)는 제 1 A-리세트 노드(A-QB1)의 전압에 따라 제어되며, A-세트 노드(A-Q)와 제 15 방전용전압(VSS15)을 전송하는 제 15 방전용전원라인 사이에 접속된다. 즉, 이 제 3 A-스위칭소자(A-Tr3)는 제 1 A-리세트 노드(A-QB1)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-세트 노드(A-Q)와 제 15 방전용전원라인을 서로 연결시킨다.
n번째 A-서브 스테이지(A-Sub)에 구비된 제 4 A-스위칭소자(A-Tr4)는 제 2 A-리세트 노드(A-QB2)의 전압에 따라 제어되며, A-세트 노드(A-Q)와 제 16 방전용전압(VSS16)을 전송하는 제 16 방전용전원라인 사이에 접속된다. 즉, 이 제 4 A-스위칭소자(A-Tr4)는 제 2 A-리세트 노드(A-QB2)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-세트 노드(A-Q)와 제 16 방전용전원라인을 서로 연결시킨다.
n번째 A-서브 스테이지(A-Sub)에 구비된 제 1 A-반전부(A-INV1)는 A-세트 노드(A-Q)의 전압의 논리와 제 1 A-리세트 노드(A-QB1)의 전압의 논리가 상반되도록, A-세트 노드(A-Q)의 전압에 따라 제 1 A-리세트 노드(A-QB1)의 전압을 제어한다. 구체적으로, 제 1 A-반전부(A-INV1)는, A-세트 노드(A-Q)의 전압이 논리적으로 하이 상태일 때, 제 1 A-리세트 노드(A-QB1)로 저전압(VL)을 인가하여 이 제 1 A-리세트 노드(A-QB1)를 방전시킨다. 반면, 이 제 1 A-반전부(A-INV1)는, A-세트 노드(A-Q)의 전압이 논리적으로 로우 상태일 때, 제 1 A-리세트 노드(A-QB1)로 제 1 교류형전압(AC1)을 인가한다.
n번째 A-서브 스테이지(A-Sub)에 구비된 제 2 A-반전부(A-INV2)는 A-세트 노드(A-Q)의 전압의 논리와 제 2 A-리세트 노드(A-QB2)의 전압의 논리가 상반되도록, A-세트 노드(A-Q)의 전압에 따라 제 2 A-리세트 노드(A-QB2)의 전압을 제어한다. 구체적으로, 제 2 A-반전부(A-INV2)는, A-세트 노드(A-Q)의 전압이 논리적으로 하이 상태일 때, 제 2 A-리세트 노드(A-QB2)로 저전압(VL)을 인가하여 이 제 2 A-리세트 노드(A-QB2)를 방전시킨다. 반면, 제 2 A-반전부(A-INV2)는, A-세트 노드(A-Q)의 전압이 논리적으로 로우 상태일 때, 제 2 A-리세트 노드(A-QB2)로 제 2 교류형전압(AC2)을 인가한다.
여기서, 제 1 교류형전압(AC1) 및 제 2 교류형전압(AC2)은 f 프레임 단위(f는 자연수)로 고전압(VH) 및 저전압(VL)을 번갈아 갖는 교류신호이다. 그리고, 제 1 교류형전압(AC1)은 제 2 교류형전압(AC2)에 대하여 180도 반전된 형태의 신호이다. 따라서, 어느 특정 프레임 기간 동안 제 1 교류형전압(AC1)이 고전압(VH)으로 유지되면, 그 때 제 2 교류형전압(AC2)은 저전압(VL)으로 유지된다.
n번째 A-서브 스테이지(A-Sub)에 구비된 A-캐리출력 스위칭소자(A-CRO)는 A-세트 노드(A-Q)의 전압에 따라 제어되며, A1-클럭펄스(A1-CLK_2)를 전송하는 어느 하나의 A1-클럭전송라인과 A-서브 스테이지(A-Sub)의 A-캐리출력단자(A-COT) 사이에 접속된다. 즉, 이 A-캐리출력 스위칭소자(A-CRO)는 A-세트 노드(A-Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A1-클럭전송라인과 A-캐리출력단자(A1-COT)를 서로 연결시킨다.
n번째 A-서브 스테이지(A-Sub)에 구비된 제 1 A-캐리방전 스위칭소자(A-CRD1)는 제 1 A-리세트 노드(A-QB1)의 전압에 따라 제어되며, A-캐리출력단자(A-COT)와 제 17 방전용전압(VSS17)을 전송하는 제 17 방전용전원라인 사이에 접속된다. 즉, 이 제 1 A-캐리방전 스위칭소자(A-CRD1)는 제 1 A-리세트 노드(A-QB1)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-캐리출력단자(A-COT)와 제 17 방전용전원라인을 서로 연결시킨다.
n번째 A-서브 스테이지(A-Sub)에 구비된 제 2 A-캐리방전 스위칭소자(A-CRD2)는 제 2 A-리세트 노드(A-QB2)의 전압에 따라 제어되며, A-캐리출력단자(A-COT)와 제 17 방전용전원라인 사이에 접속된다. 즉, 이 제 2 A-캐리방전 스위칭소자(A-CRD2)는 제 2 A-리세트 노드(A-QB2)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 A-캐리출력단자(A-COT)와 제 17 방전용전원라인을 서로 연결시킨다.
한편, 전술된 BA-클럭펄스(BA-CLK)는 2상(phase) 이상의 신호로 구성될 수 있는 바, 이 BA-클럭펄스(BA-CLK)가 2상일 때의 예를 나타내면 다음과 같다.
도 44는 B#-클럭펄스(B#-CLK; #은 1 또는 2)가 2상일 때의 그 파형을 나타낸 도면이다.
도 44에 도시된 바와 같이, 제 1 B1-클럭펄스(B1-CLK_1)는 홀수 번째 B1-출력기간(T_B1)에만 선택적으로 출력되는 반면, 제 2 B1-클럭펄스(B1-CLK_2)는 짝수 번째 B1-출력기간(T_B1)에만 선택적으로 출력된다. 따라서, 홀수 번째 B1-출력기간(T_B1)에는 제 1 B1-클럭펄스(B1-CLK_1)에 의해 B1-스캔펄스(B1-SC)가 생성되며, 짝수 번째 B1-출력기간(T_B1)에는 제 2 B1-클럭펄스(B1-CLK_2)에 의해 B1-스캔펄스(B-SC)가 생성된다.
한편, 해당 스테이지의 스캔출력제어부(SOC)에 구비된 제어 스위칭소자들 중 적어도 하나는 그 해당 스테이지내의 A1-서브 스테이지(A1-Sub), A2-서브 스테이지(A2-Sub) 및 B-서브 스테이지(B-Sub) 중 적어도 하나의 내부에 내장될 수도 있다.
또한, 전술된 제 1 내지 제 17 방전용전압들(VSS1 내지 VSS17)은 서로 동일하거나 또는 서로 다른 값을 가질 수 있다.
한편, 도 4 내지 도 8, 그리고 도 44에 도시된 점선간의 거리는 각 도면마다 동일하거나 또는 다를 수 있다. 예를 들어, 도 4에 도시된 인접한 점선들간의 거리를 d1이라고 하고, 그리고 도 6에 도시된 점선들간의 거리를 d2라고 하면, d1과 d2는 서로 동일하거나 또는 다를 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
A#-Sub: A#-서브 스테이지 B-Sub: B-서브 스테이지
ST_n: n번째 스테이지 SOC: 스캔출력제어부
A#-CLK: A#-클럭펄스 BB-CLK: BB-클럭펄스
B#-CLK: B#-클럭펄스 SOT#: 제 # 스캔출력단자
V_a1-q: A1-세트 노드의 전압 V_a2-q: A2-세트 노드의 전압
B-CR: B-캐리펄스 A#-SC_n: n번째 A#-스캔펄스
B#-SC_n: n번째 B#-스캔펄스 Vg#_n: n번째 제 # 복합펄스

Claims (38)

  1. A-스캔펄스 및 B-스캔펄스로 구성된 k개(k는 1보다 큰 자연수)의 복합펄스들을 순차적으로 출력하는 다수의 스테이지들을 포함하며;
    적어도 어느 하나의 스테이지가,
    외부로부터의 A-제어신호에 따라 A-세트 노드의 전압 및 적어도 하나의 A-리세트 노드의 전압을 제어하고, 그리고 상기 A-세트 노드의 전압, 상기 적어도 하나의 A-리세트 노드의 전압 및 어느 하나의 A-클럭펄스에 근거하여 A-캐리펄스를 생성하는 A-서브 스테이지;
    외부로부터의 B-제어신호에 따라 B-세트 노드의 전압 및 적어도 하나의 B-리세트 노드의 전압을 제어하고, 그리고 상기 B-세트 노드의 전압, 상기 적어도 하나의 B-리세트 노드의 전압 및 어느 하나의 BB-클럭펄스에 근거하여 B-캐리펄스를 생성하는 적어도 하나의 B-서브 스테이지; 및,
    상기 A-세트 노드의 전압 및 상기 A-캐리펄스 중 적어도 하나와 k개의 A-클럭펄스들에 근거하여 k개의 A-스캔펄스들을 생성하고, 상기 B-캐리펄스 및 k개의 B-클럭펄스에 근거하여 k개의 B-스캔펄스들을 생성하고, 그리고 서로 대응되는 A-스캔펄스와 B-스캔펄스를 하나의 복합펄스로서 출력하는 스캔출력제어부를 포함함을 특징으로 하는 쉬프트 레지스터.
  2. 제 1 항에 있어서,
    상기 k는 2이며;
    상기 k개의 A-클럭펄스들은 위상차를 갖는 다수의 A1-클럭펄스들 및 다수의 A2-클럭펄스들로 구분되며;
    상기 다수의 A1-클럭펄스들 중 어느 하나가 상기 A-서브 스테이지 및 스캔출력제어부로 공급되며;
    상기 다수의 A2-클럭펄스들 중 어느 하나가 상기 스캔출력제어부로 공급되며;
    상기 B-클럭펄스들은 B1-클럭펄스 및 B2-클럭펄스로 구분되며;
    상기 A-서브 스테이지는 A-캐리출력단자를 통해 A-캐리펄스를 출력하며;
    상기 B-서브 스테이지는 B-캐리출력단자를 통해 B-캐리펄스를 출력하며;
    상기 스캔출력제어부는, 상기 A-세트 노드의 전압 및 상기 A-캐리펄스 중 적어도 하나와 A1-클럭펄스에 근거하여 A1-스캔펄스를 출력하고, 상기 B-캐리펄스 및 B1-클럭펄스에 근거하여 B1-스캔펄스를 생성하고, 상기 A1-스캔펄스와 B1-스캔펄스를 제 1 복합펄스로서 출력하며;
    상기 스캔출력제어부는, A-세트 노드의 전압 및 상기 A-캐리펄스 중 적어도 하나와 A2-클럭펄스에 근거하여 A2-스캔펄스를 출력하고, 상기 B-캐리펄스 및 B2-클럭펄스에 근거하여 B2-스캔펄스를 생성하고, 상기 A2-스캔펄스와 B2-스캔펄스를 제 2 복합펄스로서 출력하며;
    상기 적어도 하나의 스테이지는 상기 스캔출력제어부로부터의 제 1 복합펄스를 제 1 스캔출력단자를 통해 출력하고, 상기 스캔출력제어부로부터의 제 2 복합펄스를 제 2 스캔출력단자를 통해 출력함을 특징으로 하는 쉬프트 레지스터.
  3. 제 2 항에 있어서,
    상기 스캔출력제어부는,
    상기 A-세트 노드의 전압에 따라 제어되며, 상기 A1-클럭펄스를 전송하는 A1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 A1-스캔출력 스위칭소자; 및,
    상기 A-세트 노드의 전압에 따라 제어되며, 상기 A2-클럭펄스를 전송하는 A2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 A2-스캔출력 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  4. 제 2 항에 있어서,
    상기 스캔출력제어부는,
    상기 A-세트 노드의 전압에 따라 제어되며, 상기 A1-클럭펄스를 전송하는 A1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 A1-스캔출력 스위칭소자;
    상기 A-세트 노드의 전압에 따라 제어되며, 상기 A-세트 노드와 A-노드 사이에 접속된 A-제어 스위칭소자; 및,
    상기 A-노드의 전압에 따라 제어되며, 상기 A2-클럭펄스를 전송하는 A2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 A2-스캔출력 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  5. 제 2 항에 있어서,
    상기 스캔출력제어부는,
    상기 A-세트 노드의 전압에 따라 제어되며, 상기 A-세트 노드와 A1-노드 사이에 접속된 제 1 A-제어 스위칭소자;
    상기 A1-노드의 전압에 따라 제어되며, 상기 A1-클럭펄스를 전송하는 A1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 A1-스캔출력 스위칭소자;
    상기 A-세트 노드의 전압에 따라 제어되며, 상기 A-세트 노드와 A2-노드 사이에 접속된 제 2 A-제어 스위칭소자; 및,
    상기 A2-노드의 전압에 따라 제어되며, 상기 A2-클럭펄스를 전송하는 A2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 A2-스캔출력 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  6. 제 2 항에 있어서,
    상기 스캔출력제어부는,
    상기 A-세트 노드의 전압에 따라 제어되며, 상기 A1-클럭펄스를 전송하는 A1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 A1-스캔출력 스위칭소자;
    상기 A-캐리펄스에 따라 제어되며, 상기 A-캐리출력단자와 A-노드 사이에 접속된 A-제어 스위칭소자; 및,
    상기 A-노드의 전압에 따라 제어되며, 상기 A2-클럭펄스를 전송하는 A2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 A2-스캔출력 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  7. 제 2 항에 있어서,
    상기 스캔출력제어부는,
    상기 A-캐리펄스에 따라 제어되며, 상기 A-캐리출력단자와 A1-노드 사이에 접속된 제 1 A-제어 스위칭소자;
    상기 A1-노드의 전압에 따라 제어되며, 상기 A1-클럭펄스를 전송하는 A1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 A1-스캔출력 스위칭소자;
    상기 A-캐리펄스에 따라 제어되며, 상기 A-캐리출력단자와 A2-노드 사이에 접속된 제 2 A-제어 스위칭소자; 및,
    상기 A2-노드의 전압에 따라 제어되며, 상기 A2-클럭펄스를 전송하는 A2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 A2-스캔출력 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  8. 제 3 항 내지 제 7 항 중 한 항에 있어서,
    상기 스캔출력제어부는,
    상기 A-리세트 노드의 전압에 따라 제어되며, 상기 제 1 스캔출력단자와 제 1 방전용전압을 전송하는 제 1 방전용전원라인 사이에 접속된 A1-스캔방전 스위칭소자; 및,
    상기 A-리세트 노드의 전압에 따라 제어되며, 상기 제 2 스캔출력단자와 제 2 방전용전압을 전송하는 제 2 방전용전원라인 사이에 접속된 A2-스캔방전 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  9. 제 2 항에 있어서,
    상기 스캔출력제어부는,
    상기 B-캐리펄스에 따라 제어되며, 상기 B1-클럭펄스를 전송하는 B1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 B1-스캔출력 스위칭소자; 및
    상기 B-캐리펄스에 따라 제어되며, 상기 B2-클럭펄스를 전송하는 B2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 B2-스캔출력 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  10. 제 2 항에 있어서,
    상기 스캔출력제어부는,
    외부로부터의 스위치제어신호에 따라 제어되며, 상기 B-캐리출력단자와 B-노드 사이에 접속된 제 1 B-제어 스위칭소자;
    상기 B-노드의 전압에 따라 제어되며, 상기 B1-클럭펄스를 전송하는 B1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 B1-스캔출력 스위칭소자;
    상기 B-노드의 전압에 따라 제어되며, 상기 B2-클럭펄스를 전송하는 B2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 B2-스캔출력 스위칭소자; 및,
    상기 B-리세트 노드의 전압에 따라 제어되며, 상기 B-노드와 제 3 방전용전압을 전송하는 제 3 방전용전원라인 사이에 접속된 제 2 B-제어 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  11. 제 10 항에 있어서,
    상기 스위치제어신호는, 직류 전압 및 교류 전압 중 어느 하나인 것을 특징으로 하는 쉬프트 레지스터.
  12. 제 11 항에 있어서,
    상기 교류 전압은 상기 BB-클럭펄스에 동기되어 출력되며, 상기 교류 전압의 펄스폭이 상기 BB-클럭펄스의 펄스폭과 같거나 다른 것을 특징으로 하는 쉬프트 레지스터.
  13. 제 2 항에 있어서,
    상기 스캔출력제어부는,
    상기 B-캐리펄스에 따라 제어되며, 상기 B-캐리출력단자와 B-노드 사이에 접속된 제 1 B-제어 스위칭소자;
    상기 B-노드의 전압에 따라 제어되며, 상기 B1-클럭펄스를 전송하는 B1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 B1-스캔출력 스위칭소자;
    상기 B-노드의 전압에 따라 제어되며, 상기 B2-클럭펄스를 전송하는 B2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 B2-스캔출력 스위칭소자; 및,
    상기 B-리세트 노드의 전압에 따라 제어되며, 상기 B-노드와 제 3 방전용전압을 전송하는 제 3 방전용전원라인 사이에 접속된 제 2 B-제어 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  14. 제 2 항에 있어서,
    상기 스캔출력제어부는,
    상기 B-캐리펄스에 따라 제어되며, 상기 B-캐리출력단자와 B1-노드 사이에 접속된 제 1 B-제어 스위칭소자;
    상기 B1-노드의 전압에 따라 제어되며, 상기 B1-클럭펄스를 전송하는 B1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 B1-스캔출력 스위칭소자;
    상기 B-캐리펄스에 따라 제어되며, 상기 B-캐리출력단자와 B2-노드 사이에 접속된 제 2 B-제어 스위칭소자;
    상기 B2-노드의 전압에 따라 제어되며, 상기 B2-클럭펄스를 전송하는 B2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 B2-스캔출력 스위칭소자;
    상기 B-리세트 노드의 전압에 따라 제어되며, 상기 B1-노드와 제 3 방전용전압을 전송하는 제 3 방전용전원라인 사이에 접속된 제 3 B-제어 스위칭소자; 및,
    상기 B-리세트 노드의 전압에 따라 제어되며, 상기 B2-노드와 제 4 방전용전압을 전송하는 제 4 방전용전원라인 사이에 접속된 제 4 B-제어 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  15. 제 9 항, 제 10 항, 제 13 항 및 제 14 항 중 한 항에 있어서,
    상기 스캔출력제어부는,
    B-캐리펄스, BB-클럭펄스, B1-스캔출력 스위칭소자의 게이트전극에 인가된 전압, B1-클럭펄스, 제 1 스캔출력단자의 전압 중 어느 하나에 따라 제어되며, 상기 A-리세트 노드와 제 5 방전용전압을 전송하는 제 5 방전용전원라인 사이에 접속된 제 3 A1-제어 스위칭소자; 및,
    B-캐리펄스, BB-클럭펄스, B2-스캔출력 스위칭소자의 게이트전극에 인가된 전압, B2-클럭펄스, 제 2 스캔출력단자의 전압 중 어느 하나에 따라 제어되며, 상기 A-리세트 노드와 상기 제 5 방전용전원라인 사이에 접속된 제 3 A2-제어 스위칭소자 중 적어도 하나를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  16. 제 9 항, 제 10 항, 제 13 항 및 제 14 항 중 한 항에 있어서,
    상기 스캔출력제어부는,
    상기 A-세트 노드의 전압에 따라 직접 또는 간접적으로 제어되며, 상기 A1-클럭펄스를 전송하는 A1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 A1-스캔출력 스위칭소자와, 그리고 상기 A-세트 노드의 전압에 따라 직접 또는 간접적으로 제어되며, 상기 A2-클럭펄스를 전송하는 A2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 A2-스캔출력 스위칭소자를 포함하며;
    B-캐리펄스, BB-클럭펄스, B1-스캔출력 스위칭소자의 게이트전극에 인가된 전압 및 B1-클럭펄스 중 어느 하나에 따라 제어되며, 상기 A1-스캔출력 스위칭소자의 게이트전극의 게이트전극과 제 6 방전용전압을 전송하는 제 6 방전용전원라인 사이에 접속된 제 4 A1-제어 스위칭소자; 및,
    B-캐리펄스, BB-클럭펄스, B2-스캔출력 스위칭소자의 게이트전극에 인가된 전압 및 B2-클럭펄스 중 어느 하나에 따라 제어되며, 상기 A2-스캔출력 스위칭소자의 게이트전극의 게이트전극과 상기 제 6 방전용전원라인 사이에 접속된 제 4 A2-제어 스위칭소자 중 적어도 하나를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  17. 제 2 항에 있어서,
    상기 스캔출력제어부는,
    상기 A-세트 노드의 전압에 따라 직접 또는 간접적으로 제어되며, 상기 A1-클럭펄스를 전송하는 A1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 A1-스캔출력 스위칭소자와, 상기 A-세트 노드의 전압에 따라 직접 또는 간접적으로 제어되며, 상기 A2-클럭펄스를 전송하는 A2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 A2-스캔출력 스위칭소자와, 상기 B-캐리펄스에 따라 직접 또는 간접적으로 제어되며, 상기 B1-클럭펄스를 전송하는 B1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 B1-스캔출력 스위칭소자와, 그리고 상기 B-캐리펄스에 따라 직접 또는 간접적으로 제어되며, 상기 B2-클럭펄스를 전송하는 B2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 B2-스캔출력 스위칭소자를 포함하며;
    상기 A-캐리펄스에 따라 제어되며, 상기 B1-스캔출력 스위칭소자의 게이트전극과 제 7 방전용전압을 전송하는 제 7 방전용전원라인 사이에 접속된 제 5 B1-제어 스위칭소자;
    상기 A1-스캔출력 스위칭소자의 게이트전극에 인가된 전압에 따라 제어되며, 상기 B1-스캔출력 스위칭소자의 게이트전극과 제 8 방전용전압을 전송하는 제 8 방전용전원라인 사이에 접속된 제 6 B1-제어 스위칭소자;
    외부로부터의 A-스타트 펄스에 따라 제어되며, 상기 B1-스캔출력 스위칭소자의 게이트전극과 제 9 방전용전압을 전송하는 제 9 방전용전원라인 사이에 접속된 제 7 B1-제어 스위칭소자;
    상기 A-캐리펄스에 따라 제어되며, 상기 B2-스캔출력 스위칭소자의 게이트전극과 상기 제 7 방전용전원라인 사이에 접속된 제 5 B2-제어 스위칭소자;
    상기 A2-스캔출력 스위칭소자의 게이트전극에 인가된 전압에 따라 제어되며, 상기 B2-스캔출력 스위칭소자의 게이트전극과 상기 제 8 방전용전원라인 사이에 접속된 제 6 B2-제어 스위칭소자;
    외부로부터의 A-스타트 펄스에 따라 제어되며, 상기 B2-스캔출력 스위칭소자의 게이트전극과 상기 제 9 방전용전원라인 사이에 접속된 제 7 B2-제어 스위칭소자 중 적어도 하나를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  18. 제 2 항에 있어서,
    상기 A1-클럭펄스는 2상(phase) 이상의 클럭펄스이며;
    상기 A2-클럭펄스는 2상 이상의 클럭펄스이며;
    상기 BB-클럭펄스는 2상 이상의 클럭펄스이며;
    상기 B1-클럭펄스는 1상 이상의 클럭펄스이며;
    상기 B2-클럭펄스는 1상 이상의 클럭펄스이며;
    상기 BB-클럭펄스의 주기가 상기 A1-클럭펄스 및 A2-클럭펄스의 주기보다 더 길며;
    상기 A1-클럭펄스, A2-클럭펄스, BB-클럭펄스, B1-클럭펄스 및 B2-클럭펄스간의 펄스폭이 동일하거나, 또는 적어도 2개의 펄스폭이 서로 다른 것을 특징으로 하는 쉬프트 레지스터.
  19. 제 16 항에 있어서,
    상기 BB-클럭펄스가 하이 상태인 기간 동안 상기 A1-클럭펄스 및 A2-클럭펄스가 로우 상태로 유지됨을 특징으로 하는 쉬프트 레지스터.
  20. 제 2 항에 있어서,
    상기 A-제어신호는 A-세트제어신호 및 A-리세트제어신호를 포함하며; 그리고,
    상기 적어도 하나의 스테이지에 포함된 A-서브 스테이지는,
    상기 A-세트제어신호에 따라 제어되며, 충전용전압을 전송하는 충전용전원라인과 상기 A-세트 노드 사이에 접속된 제 1 A-스위칭소자;
    상기 A-리세트제어신호에 따라 제어되며, 상기 A-세트 노드와 제 10 방전용전압을 전송하는 제 10 방전용전원라인 사이에 접속된 제 2 A-스위칭소자;
    상기 A-세트 노드의 전압의 논리와 A-리세트 노드의 전압의 논리가 상반되도록, 상기 A-세트 노드의 전압에 따라 A-리세트 노드의 전압을 제어하는 A-반전부;
    상기 A-세트 노드의 전압에 따라 제어되며, 어느 하나의 A1-클럭펄스를 전송하는 A1-클럭전송라인과 상기 A-캐리출력단자 사이에 접속된 A-캐리출력 스위칭소자; 및,
    상기 A-리세트 노드의 전압에 따라 제어되며, 상기 A-캐리출력단자와 제 11 방전용전압을 전송하는 제 11 방전용전원라인 사이에 접속된 A-캐리방전 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  21. 제 20 항에 있어서,
    상기 A-반전부는,
    고전원라인으로부터의 고전압에 따라 제어되며, 상기 고전원라인과 상기 A-리세트 노드 사이에 접속된 제 1 A-반전 스위칭소자; 및,
    상기 A-세트 노드의 전압에 따라 제어되며, 상기 A-리세트 노드와 저전압을 전송하는 저전원라인 사이에 접속된 제 2 A-반전 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  22. 제 20 항에 있어서,
    상기 A-반전부는,
    외부로부터의 제어신호에 따라 제어되며, 고전압을 전송하는 고전원라인과 상기 A-리세트 노드 사이에 접속된 제 1 A-반전 스위칭소자; 및,
    상기 A-세트 노드의 전압에 따라 제어되며, 상기 A-리세트 노드와 저전압을 전송하는 저전원라인 사이에 접속된 제 2 A-반전 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  23. 제 20 항에 있어서,
    상기 A-반전부는,
    외부로부터의 제어신호에 따라 제어되며, 고전압을 전송하는 고전원라인과 A-공통 노드 사이에 접속된 제 1 A-반전 스위칭소자;
    A-세트 노드의 전압에 따라 제어되며, 상기 A-공통 노드와 저전압을 전송하는 저전원라인 사이에 접속된 제 2 A-반전 스위칭소자;
    상기 A-공통 노드의 전압에 따라 제어되며, 상기 고전원라인과 A-리세트 노드 사이에 접속된 제 3 A-반전 스위칭소자; 및,
    A-세트 노드의 전압에 따라 제어되며, A-리세트 노드와 상기 저전원라인 사이에 접속된 제 4 A-반전 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  24. 제 20 항에 있어서,
    상기 A-반전부는,
    고전원라인으로부터의 고전압에 따라 제어되며, 상기 고전원라인과 A-공통 노드 사이에 접속된 제 1 A-반전 스위칭소자;
    A-세트 노드의 전압에 따라 제어되며, 상기 A-공통 노드와 저전압을 전송하는 저전원라인 사이에 접속된 제 2 A-반전 스위칭소자;
    상기 A-공통 노드의 전압에 따라 제어되며, 상기 고전원라인과 A-리세트 노드 사이에 접속된 제 3 A-반전 스위칭소자; 및,
    A-세트 노드의 전압에 따라 제어되며, A-리세트 노드와 상기 저전원라인 사이에 접속된 제 4 A-반전 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  25. 제 20 항에 있어서,
    상기 A-반전부는,
    상기 A-세트 노드의 전압에 따라 제어되며, 상기 A-리세트 노드와 저전압을 전송하는 저전원라인 사이에 접속된 제 1 A-반전 스위칭소자;
    상기 A-리세트 노드의 전압에 따라 제어되며, 상기 A-세트 노드와 상기 제 1 스캔출력단자 사이 또는 상기 A-세트 노드와 A-캐리출력단자 사이에 접속된 제 2 A-반전 스위칭소자; 및,
    어느 하나의 A-클럭펄스를 전송하는 A-클럭전송라인과 상기 A-리세트 노드 사이에 접속된 A-커패시터를 포함함을 특징으로 하는 쉬프트 레지스터.
  26. 제 21 항 내지 25 항 중 어느 한 항에 있어서,
    상기 A-반전부는,
    상기 A-세트제어신호에 따라 제어되며, 상기 A-리세트 노드와 상기 저전원라인 사이에 접속된 제 5 A-반전 스위칭소자;
    상기 A-리세트 노드의 전압에 따라 제어되며, 상기 A-세트 노드와 상기 저전원라인 사이에 접속된 제 6 A-반전 스위칭소자;
    어느 하나의 A-클럭전송라인으로부터의 A-클럭펄스에 따라 제어되며, 상기 A-세트제어신호가 출력되는 출력단자와 상기 A-세트 노드 사이에 접속된 제 7 A-반전 스위칭소자; 및,
    상기 A-리세트 노드의 전압에 따라 제어되며, 상기 A-세트 노드와 단자 사이에 접속된 제 8 A-반전 스위칭소자 중 적어도 하나를 더 포함하며;
    상기 단자는 제 1 스캔출력단자, 제 2 스캔출력단자, A1-클럭전송라인 및 A2-클럭전송라인 중 어느 하나인 것을 특징으로 하는 쉬프트 레지스터.
  27. 제 23 항 및 제 24 항 중 어느 한 항에 있어서,
    상기 스캔출력제어부는 상기 B-캐리펄스에 따라 직접 또는 간접적으로 제어되며, 상기 B1-클럭펄스를 전송하는 B1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 B1-스캔출력 스위칭소자를 포함하고,
    상기 A-반전부는,
    상기 B-캐리펄스 및 상기 B1-스캔출력 스위칭소자의 게이트전극에 인가된 전압 중 어느 하나에 따라 제어되며, 상기 A-공통 노드와 상기 저전원라인 사이에 접속된 제 9 A-반전 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  28. 제 20 항에 있어서,
    상기 A-세트제어신호는 A-스타트 펄스 또는, 상기 적어도 어느 하나의 스테이지보다 먼저 동작되는 스테이지들 중 어느 하나로부터 출력된 A-캐리펄스이며; 그리고,
    상기 A-리세트제어신호는 상기 적어도 어느 하나의 스테이지보다 늦게 동작되는 스테이지들 중 어느 하나로부터 출력된 A-캐리펄스 또는 A-스캔펄스인 것을 특징으로 하는 쉬프트 레지스터.
  29. 제 2 항에 있어서,
    상기 B-제어신호는 B-세트제어신호 및 B-리세트제어신호를 포함하며; 그리고,
    상기 적어도 하나의 스테이지에 포함된 B-서브 스테이지는,
    상기 B-세트제어신호에 따라 제어되며, 충전용전압을 전송하는 충전용전원라인과 상기 B-세트 노드 사이에 접속된 제 1 B-스위칭소자;
    상기 B-리세트제어신호에 따라 제어되며, 상기 B-세트 노드와 제 12 방전용전압을 전송하는 제 12 방전용전원라인 사이에 접속된 제 2 B-스위칭소자;
    상기 B-세트 노드의 전압의 논리와 B-리세트 노드의 전압의 논리가 상반되도록, 상기 B-세트 노드의 전압에 따라 B-리세트 노드의 전압을 제어하는 B-반전부;
    상기 B-세트 노드의 전압에 따라 제어되며, 어느 하나의 B-클럭펄스를 전송하는 B-클럭전송라인과 상기 B-캐리출력단자 사이에 접속된 B-캐리출력 스위칭소자; 및,
    상기 B-리세트 노드의 전압에 따라 제어되며, 상기 B-캐리출력단자와 제 13 방전용전압을 전송하는 제 13 방전용전원라인 사이에 접속된 B-캐리방전 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  30. 제 29 항에 있어서,
    상기 B-서브 스테이지는,
    상기 B-세트 노드의 전압에 따라 제어되며, 스위치제어신호를 전송하는 제어전송라인과 상기 B-세트 노드 사이에 접속된 제 3 B-스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  31. 제 29 항에 있어서,
    상기 B-세트제어신호는 B-스타트 펄스 또는, 상기 적어도 어느 하나의 스테이지보다 먼저 동작되는 스테이지들 중 어느 하나로부터 출력된 B-캐리펄스이며; 그리고,
    상기 B-리세트제어신호는 상기 적어도 어느 하나의 스테이지보다 늦게 동작되는 스테이지들 중 어느 하나로부터 출력된 B-캐리펄스인 것을 특징으로 하는 쉬프트 레지스터.
  32. 제 1 항에 있어서,
    상기 k는 2이며;
    상기 적어도 하나의 B-서브 스테이지는 2개이고, 이들 중 하나는 B1-서브 스테이지이고 나머지 하나는 B2-서브 스테이지이며;
    상기 k개의 A-클럭펄스들은 위상차를 갖는 다수의 A1-클럭펄스들 및 다수의 A2-클럭펄스들로 구분되며;
    상기 다수의 A1-클럭펄스들 중 어느 하나가 상기 A-서브 스테이지 및 스캔출력제어부로 공급되며;
    상기 다수의 A2-클럭펄스들 중 어느 하나가 상기 스캔출력제어부로 공급되며;
    상기 B-클럭펄스들은 B1-클럭펄스 및 B2-클럭펄스로 구분되며;
    상기 B-캐리펄스는 B1-캐리펄스 및 B2-캐리펄스로 구분되며;
    상기 A-서브 스테이지는 A-캐리출력단자를 통해 A-캐리펄스를 출력하며;
    상기 B1-서브 스테이지는 B1-캐리출력단자를 통해 B1-캐리펄스를 출력하며;
    상기 B2-서브 스테이지는 B2-캐리출력단자를 통해 B2-캐리펄스를 출력하며;
    상기 스캔출력제어부는, 상기 A-세트 노드의 전압 및 상기 A-캐리펄스 중 적어도 하나와 A1-클럭펄스에 근거하여 A1-스캔펄스를 출력하고, 상기 B1-캐리펄스 및 B2-캐리펄스 중 하나와 상기 B1-클럭펄스에 근거하여 B1-스캔펄스를 생성하고, 상기 A1-스캔펄스와 B1-스캔펄스를 제 1 복합펄스로서 출력하며;
    상기 스캔출력제어부는, A-세트 노드의 전압 및 상기 A-캐리펄스 중 적어도 하나와 A2-클럭펄스에 근거하여 A2-스캔펄스를 출력하고, 상기 B1-캐리펄스 및 B2-캐리펄스 중 하나와 상기 B2-클럭펄스에 근거하여 B2-스캔펄스를 생성하고, 상기 A2-스캔펄스와 B2-스캔펄스를 제 2 복합펄스로서 출력하며;
    상기 적어도 하나의 스테이지는 상기 스캔출력제어부로부터의 제 1 복합펄스를 제 1 스캔출력단자를 통해 출력하고, 상기 스캔출력제어부로부터의 제 2 복합펄스를 제 2 스캔출력단자를 통해 출력함을 특징으로 하는 쉬프트 레지스터.
  33. 제 32 항에 있어서,
    상기 스캔출력제어부는,
    상기 B1-캐리펄스에 따라 제어되며, 상기 B1-클럭펄스를 전송하는 B1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 B1-스캔출력 스위칭소자; 및
    상기 B2-캐리펄스에 따라 제어되며, 상기 B2-클럭펄스를 전송하는 B2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 B2-스캔출력 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  34. 제 32 항에 있어서,
    상기 스캔출력제어부는,
    외부로부터의 스위치제어신호에 따라 제어되며, 상기 B1-캐리출력단자와 B1-노드 사이에 접속된 제 1 B1-제어 스위칭소자;
    상기 B1-노드의 전압에 따라 제어되며, 상기 B1-클럭펄스를 전송하는 B1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 B1-스캔출력 스위칭소자;
    상기 스위치제어신호에 따라 제어되며, 상기 B2-캐리출력단자와 B2-노드 사이에 접속된 제 1 B2-제어 스위칭소자;
    상기 B2-노드의 전압에 따라 제어되며, 상기 B2-클럭펄스를 전송하는 B2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 B2-스캔출력 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  35. 제 34 항에 있어서,
    상기 스캔출력제어부는,
    상기 B-리세트 노드의 전압에 따라 제어되며, 상기 B1-노드와 제 1 방전용전압을 전송하는 제 1 방전용전원라인 사이에 접속된 제 2 B1-제어 스위칭소자; 및,
    상기 B-리세트 노드의 전압에 따라 제어되며, 상기 B2-노드와 상기 제 1 방전용전원라인 사이에 접속된 제 2 B2-제어 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  36. 제 32 항에 있어서,
    상기 스캔출력제어부는,
    B1-캐리펄스에 따라 제어되며, 상기 B1-캐리출력단자와 B1-노드 사이에 접속된 제 1 B1-제어 스위칭소자;
    상기 B1-노드의 전압에 따라 제어되며, 상기 B1-클럭펄스를 전송하는 B1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 B1-스캔출력 스위칭소자;
    상기 B-리세트 노드의 전압에 따라 제어되며, 상기 B1-노드와 제 3 방전용전압을 전송하는 제 3 방전용전원라인 사이에 접속된 제 2 B1-제어 스위칭소자;
    B2-캐리펄스에 따라 제어되며, 상기 B2-캐리출력단자와 B2-노드 사이에 접속된 제 1 B2-제어 스위칭소자;
    상기 B2-노드의 전압에 따라 제어되며, 상기 B2-클럭펄스를 전송하는 B2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 B2-스캔출력 스위칭소자; 및,
    상기 B-리세트 노드의 전압에 따라 제어되며, 상기 B2-노드와 상기 제 3 방전용전원라인 사이에 접속된 제 2 B2-제어 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  37. 제 32 항, 제 33 항 및 제 34 항 및 제 36 항 중 한 항에 있어서,
    상기 스캔출력제어부는,
    B1-캐리펄스, BB-클럭펄스, B1-스캔출력 스위칭소자의 게이트전극에 인가된 전압, B1-클럭펄스 및 제 1 스캔출력단자의 전압 중 어느 하나에 따라 제어되며, 상기 A-리세트 노드와 제 5 방전용전압을 전송하는 제 5 방전용전원라인 사이에 접속된 제 3 A11-제어 스위칭소자; 및,
    B2-캐리펄스, BB-클럭펄스, B2-스캔출력 스위칭소자의 게이트전극에 인가된 전압, B2-클럭펄스 및 제 2 스캔출력단자의 전압 중 어느 하나에 따라 제어되며, 상기 A-리세트 노드와 상기 제 5 방전용전원라인 사이에 접속된 제 3 A22-제어 스위칭소자 중 적어도 하나를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  38. 제 32 항, 제 33 항 및 제 34 항 및 제 36 항 중 한 항에 있어서,
    상기 스캔출력제어부는,
    상기 A-세트 노드의 전압에 따라 직접 또는 간접적으로 제어되며, 상기 A1-클럭펄스를 전송하는 A1-클럭전송라인과 상기 제 1 스캔출력단자 사이에 접속된 A1-스캔출력 스위칭소자와, 그리고 상기 A-세트 노드의 전압에 따라 직접 또는 간접적으로 제어되며, 상기 A2-클럭펄스를 전송하는 A2-클럭전송라인과 상기 제 2 스캔출력단자 사이에 접속된 A2-스캔출력 스위칭소자를 더 포함하며;
    B1-캐리펄스, BB-클럭펄스, B1-스캔출력 스위칭소자의 게이트전극에 인가된 전압 및 B1-클럭펄스 중 어느 하나에 따라 제어되며, 상기 A1-스캔출력 스위칭소자의 게이트전극과 제 6 방전용전압을 전송하는 제 6 방전용전원라인 사이에 접속된 제 4 A11-제어 스위칭소자; 및,
    B2-캐리펄스, BB-클럭펄스, B2-스캔출력 스위칭소자의 게이트전극에 인가된 전압 및 B2-클럭펄스 중 어느 하나에 따라 제어되며, 상기 A2-스캔출력 스위칭소자의 게이트전극과 상기 제 6 방전용전원라인 사이에 접속된 제 4 A22-제어 스위칭소자 중 적어도 하나를 더 포함함을 특징으로 하는 쉬프트 레지스터.
KR1020130022287A 2013-02-28 2013-02-28 쉬프트 레지스터 KR101407315B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130022287A KR101407315B1 (ko) 2013-02-28 2013-02-28 쉬프트 레지스터
US14/140,776 US9384853B2 (en) 2013-02-28 2013-12-26 Shift register
CN201310741318.0A CN104021753B (zh) 2013-02-28 2013-12-27 移位寄存器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130022287A KR101407315B1 (ko) 2013-02-28 2013-02-28 쉬프트 레지스터

Publications (1)

Publication Number Publication Date
KR101407315B1 true KR101407315B1 (ko) 2014-06-13

Family

ID=51132849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130022287A KR101407315B1 (ko) 2013-02-28 2013-02-28 쉬프트 레지스터

Country Status (3)

Country Link
US (1) US9384853B2 (ko)
KR (1) KR101407315B1 (ko)
CN (1) CN104021753B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150025784A (ko) * 2013-08-30 2015-03-11 엘지디스플레이 주식회사 쉬프트 레지스터

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101992908B1 (ko) * 2012-12-28 2019-06-25 엘지디스플레이 주식회사 쉬프트 레지스터
KR102034060B1 (ko) * 2013-06-21 2019-10-18 엘지디스플레이 주식회사 쉬프트 레지스터
CN103985341B (zh) * 2014-04-30 2016-04-20 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路和显示装置
CN104252843B (zh) * 2014-09-23 2016-08-24 京东方科技集团股份有限公司 脉冲信号合并电路、显示面板和显示装置
KR102157547B1 (ko) * 2014-11-07 2020-09-21 엘지디스플레이 주식회사 쉬프트 레지스터
CN104751816B (zh) * 2015-03-31 2017-08-15 深圳市华星光电技术有限公司 移位寄存器电路
US9727165B2 (en) * 2015-04-02 2017-08-08 Apple Inc. Display with driver circuitry having intraframe pause capabilities
CN106782394A (zh) * 2016-12-30 2017-05-31 深圳市华星光电技术有限公司 一种驱动电路及其下拉维持电路、显示装置
CN109935197B (zh) * 2018-02-14 2021-02-26 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN109935196B (zh) 2018-02-14 2020-12-01 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN108648716B (zh) * 2018-07-25 2020-06-09 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN108682398B (zh) * 2018-08-08 2020-05-29 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
KR20210085236A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 게이트 구동 회로, 및 이를 포함하는 영상 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110003158A (ko) * 2009-07-03 2011-01-11 엘지디스플레이 주식회사 듀얼 쉬프트 레지스터
KR101055206B1 (ko) 2004-10-18 2011-08-08 엘지디스플레이 주식회사 액정표시장치의 쉬프트 레지스터
KR20120044084A (ko) * 2010-10-27 2012-05-07 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치
KR20130010715A (ko) * 2011-07-19 2013-01-29 엘지디스플레이 주식회사 쉬프트 레지스터

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2639764B2 (ja) 1991-10-08 1997-08-13 株式会社半導体エネルギー研究所 電気光学装置の表示方法
SG103872A1 (en) 2001-07-16 2004-05-26 Semiconductor Energy Lab Shift register and method of driving the same
JP4899327B2 (ja) * 2005-03-15 2012-03-21 カシオ計算機株式会社 シフトレジスタ回路及びその駆動制御方法並びに駆動制御装置
KR101296910B1 (ko) 2010-10-20 2013-08-14 엘지디스플레이 주식회사 게이트 드라이버 및 이를 포함한 유기발광다이오드 표시장치
TWI439050B (zh) * 2010-10-27 2014-05-21 Au Optronics Corp 移位暫存器及觸控裝置
KR102024116B1 (ko) * 2012-03-22 2019-11-15 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 이용한 표시 장치
KR101992908B1 (ko) * 2012-12-28 2019-06-25 엘지디스플레이 주식회사 쉬프트 레지스터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055206B1 (ko) 2004-10-18 2011-08-08 엘지디스플레이 주식회사 액정표시장치의 쉬프트 레지스터
KR20110003158A (ko) * 2009-07-03 2011-01-11 엘지디스플레이 주식회사 듀얼 쉬프트 레지스터
KR20120044084A (ko) * 2010-10-27 2012-05-07 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치
KR20130010715A (ko) * 2011-07-19 2013-01-29 엘지디스플레이 주식회사 쉬프트 레지스터

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150025784A (ko) * 2013-08-30 2015-03-11 엘지디스플레이 주식회사 쉬프트 레지스터
KR102089319B1 (ko) 2013-08-30 2020-03-16 엘지디스플레이 주식회사 쉬프트 레지스터

Also Published As

Publication number Publication date
US9384853B2 (en) 2016-07-05
CN104021753A (zh) 2014-09-03
CN104021753B (zh) 2016-05-04
US20140241488A1 (en) 2014-08-28

Similar Documents

Publication Publication Date Title
KR101407315B1 (ko) 쉬프트 레지스터
KR101394939B1 (ko) 쉬프트 레지스터
KR101992908B1 (ko) 쉬프트 레지스터
US10283039B2 (en) Shift register unit and driving method, gate drive circuit, and display apparatus
US7738622B2 (en) Shift register
US8731136B2 (en) Gate shift register
KR101992889B1 (ko) 쉬프트 레지스터
KR101419248B1 (ko) 쉬프트 레지스터
KR101296645B1 (ko) 쉬프트 레지스터
US9824771B2 (en) Gate shift register and display device using the same
RU2543312C2 (ru) Сдвиговый регистр, возбуждающая схема линии сигналов сканирования, содержащая его, устройство отображения
KR101568258B1 (ko) 쉬프트 레지스터
EP3414755B1 (en) Gate driving circuit, display panel and display apparatus having the same, and driving method thereof
KR102199930B1 (ko) 게이트 드라이버와 그의 제어 방법
KR102541937B1 (ko) 쉬프트 레지스터
KR20130110306A (ko) 쉬프트 레지스터
KR20140036729A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
KR102056675B1 (ko) 쉬프트 레지스터
KR20130117215A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
KR101232171B1 (ko) 쉬프트 레지스터
KR102135909B1 (ko) 쉬프트 레지스터
KR20090015275A (ko) 쉬프트 레지스터
KR101107713B1 (ko) 쉬프트 레지스터
KR20100074933A (ko) 쉬프트 레지스터
JP7519845B2 (ja) 表示ドライバ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 6