KR20060005348A - 전자 모듈 및 그의 제조 방법 - Google Patents

전자 모듈 및 그의 제조 방법 Download PDF

Info

Publication number
KR20060005348A
KR20060005348A KR1020057018362A KR20057018362A KR20060005348A KR 20060005348 A KR20060005348 A KR 20060005348A KR 1020057018362 A KR1020057018362 A KR 1020057018362A KR 20057018362 A KR20057018362 A KR 20057018362A KR 20060005348 A KR20060005348 A KR 20060005348A
Authority
KR
South Korea
Prior art keywords
component
layer
conductive
conductive layer
components
Prior art date
Application number
KR1020057018362A
Other languages
English (en)
Other versions
KR100687976B1 (ko
Inventor
리스토 투오미넨
페테리 팔름
Original Assignee
임베라 일렉트로닉스 오와이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=8565909&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20060005348(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 임베라 일렉트로닉스 오와이 filed Critical 임베라 일렉트로닉스 오와이
Publication of KR20060005348A publication Critical patent/KR20060005348A/ko
Application granted granted Critical
Publication of KR100687976B1 publication Critical patent/KR100687976B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Credit Cards Or The Like (AREA)
  • Multi-Conductor Connections (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

본 발명은 전자 모듈을 제조하기 위한 방법 및 그러한 전자 모듈을 개시하고, 이때 컴포넌트(6)는 전도 층의 표면에 부착되며(5), 그러한 전도 층으로부터 이후에 전도성 패턴들(14)이 형성된다. 컴포넌트(6)를 접착시킨 이후에, 전도 층에 부착되는 컴포넌트(6)를 둘러싸는 절연-물질 층(1)이 상기 전도 층의 표면 상에 형성되거나 표면에 부착된다. 상기 컴포넌트(6)를 부착시킨 이후, 피드-쓰로우들 역시 생성되고, 상기 피드-쓰로우를 통해 상기 전도 층과 상기 컴포넌트의 접촉 영역들(7) 사이에 전기적 접촉부들이 생성될 수 있다. 그 후, 전도성 패턴들(14)이 상기 전도 층으로부터, 컴포넌트(6)가 접착되는 표면으로 생성된다.

Description

전자 모듈 및 그의 제조 방법 {METHOD FOR MANUFACTURING AN ELECTRONIC MODULE AND AN ELECTRONIC MODULE}
본 발명은 전자 모듈 및 전자 모듈을 제조하기 위한 방법에 관한 것이다.
더욱 상세하게는 설치 베이스 내에 내장된 하나 이상의 컴포넌트들을 포함하는 전자 모듈에 관한 것이다. 전자 모듈은 상기 모듈 내에 제조된 도체 구조물들을 통해 서로 전기적으로 연결되는 여러 개의 컴포넌트들을 포함하는 회로 보드와 같은 모듈일 수 있다. 컴포넌트들은 수동형 컴포넌트들, 마이크로 회로들, 반도체 컴포넌트들 또는 그와 유사한 다른 컴포넌트들이 수 있다. 일반적으로 회로 보드에 연결되는 컴포넌트들은 하나의 컴포넌트들의 그룹을 형성한다. 컴포넌트들의 또다른 중요한 그룹은 일반적으로 회로 보드에 연결시키도록 패키징되는 컴포넌트들이다. 물론 본 발명의 전자 모듈들은 다른 유형의 컴포넌트들을 포함할 수 있다.
설치 베이스는 전자 산업 분야에서 일반적으로 전기 컴포넌트들을 위한 설치 베이스로써 사용되는 베이스들과 유사한 유형의 베이스들일 수 있다. 베이스의 역할은 베이스 상의 컴포넌트들과 베이스 외부의 컴포넌트들 모두로의 기계적 부착 베이스 및 필요한 전기적 연결들을 컴포넌트들에게 제공하는 것이다. 설치 베이스 는 회로 보드일 수 있고, 이 때 본 발명과 관련된 구조 및 방법은 회기 기판들의 제조 기술과 관련된다. 설치 베이스는 또한 예를 들어 컴포넌트 또는 컴포넌트들의 패키징에 사용되는 베이스, 또는 전제 기능 모듈을 위한 베이스와 같은 몇몇 다른 베이스 일 수 있다.
회로 보드들에 이용되는 제조 기술들은 마이크로 회로들에 사용되는 제조 기술과는 다른데, 특히 그중에서도 마이크로 회로 제조 기술들에서의 설치 베이스, 즉 기판은 반도체 재료인 반면 회로 보드들을 위한 설치 베이스의 베이스 재료는 절연 물질의 형태이다. 마이크로 회로들에 대한 제조 기술들은 일반적으로 회로 보드에 대한 제조 기술들보다 훨씬 더 고가이다.
컴포넌트들, 특히 반도체 컴포넌트들의 케이스들 및 패키지들을 위한 구성 및 제조 기술들은 회로 보드들의 구성 및 제조와는 다른데, 컴포넌트 패키징은 컴포넌트들 기계적으로 보호하고 컴포넌트들의 조작을 용이하게 하도록 컴포넌트들의 둘레로 케이스를 형성하고자 하는 것을 일차적 목표로 한다. 컴포넌트의 표면 상에는, 패키징 된 컴포넌트가 회보 보드 상의 정확한 위치에 쉽게 설치되도록 하고 원하는 연결부들이 만들어지도록 하는 커넥터 부품들(일반적으로 돌출부들)이 존재한다. 게다가, 컴포넌트 케이스의 내부에는, 케이스 외부의 커넥터 부품들을 실제 컴포넌트의 표면 상에서 연결 영역들에 연결시키는 도체들이 존재하는데, 상기 도체를 통해 상기 컴포넌트는 원하는 대로 그 둘레에 연결될 수 있다.
그러나, 기존의 기술을 이용하여 제조된 컴포넌트 케이스들은 상당한 양의 공간을 필요로 한다. 전자 장치들이 점점 작아짐에 따라, 공간을 차지하고 필수적 이지 않으며 불필요한 비용이 들게 하는 컴포넌트 케이스들을 제거하는 경향이 있어왔다. 다양한 구성들 및 방법은 이러한 문제점을 해결하도록 개발되어왔다.
하나의 공지된 해결책은 플립-칩(FC: flip-chip)이고, 이때 패키징 되지 않은 반도체 컴포넌트들이 설치되어 회로 보드의 표면에 직접 연결된다. 그러나, 플립-칩 기술은 다수의 단점 및 문제점을 갖는다. 예를 들어, 연결부들의 신뢰성이 문제시 될 수 있고, 특히 회로 보드와 반도체 컴포넌트 사이에 기계적 응력이 있는 응용예에서 심각하다. 기계적 응력을 회피하려는 시도로써, 기계적 응력을 균등화시키는 적합한 탄성의 언더힐(underhill)이 반도체 컴포넌트와 회로 보드 사이에 추가된다. 이러한 절차적 단계는 제조 프로세스를 느리게 만들고 비용을 증가시킨다. 심지어 장치의 정상 작동에 의해 유발된 열 팽창은 FC 구조물의 장-기간 신뢰성을 손상시킬 정도로 충분히 큰 기계적 응력을 발생시킬 수 있다.
미국 특허 공보(4 246 595)는 하나의 해결책을 개시하는데, 리세스들이 컴포넌트들에 대한 설치 베이스에 형성된다. 리세스들의 하부면들은 2-겹의 절연 층에 의해 경계가 이루어지고, 컴포넌트의 연결부들에 대해 홀들이 생성된다. 컴포넌트에 대항하여 존재하는 절연 겹의 층은 접착 물질로 이루어진다. 그 후, 컴포넌트들은 리세스의 하부면과 면하는 연결 영역들에 의해 리세스들 내에 삽입되고, 상기 절연 층 내의 홀들의 통해 컴포넌트와의 전기적 접촉이 형성된다. 구조물을 기계적으로 견고하게 제작할 필요가 있으면 컴포넌트 또한 설치 베이스에 부착되어야만 하기 때문에, 제조 방법이 상당히 복잡해진다. 유리하게 저렴한 제품을 제조하기 위해서는, 여러 개의 상이한 재료들 및 프로세스 단계들을 필요로 하는 복잡한 방 법을 사용하는 것을 극도로 어렵다. 또한, 그러한 방법은 요즈음 사용되는 기술(1981년 이후의 특허)과 상응하지도 않는다.
일본 출원 공보(2001-53 447)는 제 2 해결책을 개시하는데, 이때 컴포넌트에 대한 리세스가 설치 베이스에 제조된다. 컴포넌트는 상기 리세스 내에 위치하고, 컴포넌트의 접촉 영역들은 절연 베이스의 표면과 대향한다. 그 후, 절연 층이 설치 베이스의 표면 상에 컴포넌트의 위쪽으로 생성된다. 컴포넌트에 대한 접촉 개구부들이 절연 층 내에 생성되고, 상기 접촉 개구부들을 통해 상기 컴포넌트에 대한 전기적 접촉부가 생성된다. 이러한 방법에서는, 리세스를 제조하고 그 리세스 내에 컴포넌트를 설치하는데 상당한 정확성이 요구되기 때문에, 피드-쓰로우들(feed-throughs)의 성공을 보장하기 위해 컴포넌트는 설치 보드의 너비와 두께에 대해 정확히 배치될 것이다.
본 발명은 전자 모듈들을 제조하기 위한 상대적으로 간단하고 경제적인 방법을 개시하고자 하는 것이고, 그러한 방법에 의해 기계적으로 견고한 구성이 달성될 수 있다.
본 발명은 전도 층의 표면에 아교 접착되는 컴포넌트에 기초하고, 그 후 이로부터 전도성 층의 전도성 패턴들이 형성된다. 컴포넌트의 접착 이후에, 전도 층에 부착된 컴포넌트를 둘러싸는 절연-물질 층이 전도 층의 표면 상에 또는 표면에 부착된다. 컴포넌트의 부착 이후에, 피드-쓰로우들 역시 생성되고, 전도 층과 상기 컴포넌트의 전도 영역들 사이의 전기적 접촉부들이 상기 피드-쓰로우들을 통해 형성될 수 있다. 그 후, 전도 층으로부터 전도성 패턴들이 형성되고, 상기 전도 층에는 컴포넌트가 접착된다.
더욱 상세하게는, 본 발명에 따른 방법은 청구항 1의 개시 내용을 특징으로 한다.
본 발명에 따른 또 하나의 전자 모듈 응용예는 청구항 19 의 개시 내용을 그 특징으로 한다.
본 발명의 의해 상당한 장점들이 달성된다. 이는 본 발명에 의해, 설치 베이스에 내장된 패키징 되지 않은 컴포넌트들을 포함하고 기계적으로도 견고한 전자 모듈들을 제조하는 것이 가능해지기 때문이다.
본 발명은 상당히 간단한 제조 방법을 허용하고, 상대적으로 더 적은 상이한 재료들을 필요로 한다. 이러한 이유로 인해, 본 발명은 저가로 제조도리 수 있는 전자 모듈들의 실시예들을 갖는다. 예를 들어, 미국 특허 공보(4 246 595)에 개시된 기술에서는(상기 공보의 도 8 참조), 지지 층(22), 절연 층(16) 및 부착 층(17)을 필요로 한다. 또한, 제 4 절연 물질(도 8에의 실시예에서는 도시되지 않음), 즉 컴포넌트가 지지 층(24)에 부착되도록 해주는 충전재 또한, 기계적으로 견고한 부착을 생성하기 위해 필요하다. 일본 출원 공보(2001-53 447)의 해결책에서도, 컴포넌트들 전체적으로 둘러싸는 해당 부착은 약 3-4개의 별도의 절연 물질들, 또는 절연 층들(상기 공보의 도 2 및 4 참조)을 필요로 한다.
참조된 공보들과는 달리, 본 발명은, 2-3개의 절연 물질들, 또는 절연 층들을 이용하여 전체적으로 둘러싸이는 컴포넌트의 실시예들을 갖는다. 이는, 컴포넌트의 접촉 표면이 도전 층들에 접착되고, 바람직하게는 접착제가 자신의 접촉 표면의 전체 영역에 대해 필수적으로 컴포넌트를 부착시키기 때문이다. 다른 경우에는, 그러한 실시예에서, 컴포넌트는 절연-물질 층에 의해 부착되고, 상기 절연-물질 층은 형성되는 전자 모듈을 위한 기저 물질로써의 역할을 한다. 절연-물질 층은 컴포넌트의 접착 이후에 형성되므로, 바람직한 실시예에서는 컴포넌트의 형상과 같은 모양이 되도록 컴포넌트의 둘레에 형성될 수 있다. 그러한 실시예에서, 부착 층, 및 1-2개의 절연-물질 시트들로 형성되는 기저 물질에 의해 컴포넌트를 광범위하게 부착시키는 것이 가능하다.
본 발명의 실시예들에서, 내부에 컴포넌트들이 내장되는 회로 보드를 제조하는 것이 가능하다. 본 발명은 또한, 작고 신뢰할 만한 컴포넌트 패키지가 회로 보드의 부품으로서 제조될 수 있는 실시예들을 갖는다. 그러한 실시예에서, 제조 프로세스는, 개별 패키징된 컴포넌트들이 설치되어 회로 보드의 표면에 연결되는 제조 방법들에서보다 더 간단하고 더 저렴해진다. 그러한 제조 방법은 또한 릴-투-릴 제품(Reel-to-Reel products)을 제조하기 위한 방법을 이용하는데 적용될 수 있다. 컴포넌트들을 포함하고 얇고 저렴한 회로-보드 제품들은 바람직한 실시예를 따른 방법들에 이용함으로써 제조될 수 있다.
본 발명은 또한 다수의 다른 바람직한 실시예들을 허용하는데, 이러한 실시예들은 상당한 추가적 이점들을 달성하는데 이용될 수 있다. 그러한 실시예들에 의해, 컴포넌트들의 패키징 단계, 회로 보드의 제조 단계, 및 컴포넌트들의 어셈블리와 연결 단계는 예를 들어 통합된 전체물을 형성하기 위해 결합될 수 있다. 개별 프로세스 단계들의 결합은 상당한 관리상의 장점들을 가져오고, 작고 신뢰할만한 전자 모듈들을 제조를 가능하게 한다. 또 다른 추가의 이점은, 그러한 전자-모듈 제조 방법이 대개 공지된 회로-보드 제조 및 어셈블리 기술들을 이용한다는 것에 있다.
위에서 언급된 실시예들에 따른 복합 프로세스는 전체물로써, 회로 보드를 제조하여 예를 들어 플립-칩 기술을 이용하는 상기 회로 보드에 컴포넌트를 부착하는 방법보다 더 간단하다. 그러한 바람직한 실시예들을 이용함으로써, 다른 제조 방법들과 비교하여 다음의 이점들이 획득된다.
- 컴포넌트들의 연결부들에 납땜이 필요하지 않고, 대신에 컴포넌트 표면 상의 연결 영역들과 설치 베이스의 금속막 사이에 전기적 연결이 상기 방법을 통해 생성된다. 이는, 컴포넌트의 연결은 고온과 관련되어 장시간 동안 용해되어 있을 필요가 없다는 것을 의미한다. 그러므로, 납땜식 연결부들보다 좀 더 신뢰할 만한 구성이 이루어진다. 금속 합금의 무른 부위는 특히 작은 연결부들에서는 상당한 문제점을 발생시킨다. 바람직한 실시예에 따른 비납땜식의 해결책에서, 납땜식 해결책과 확실히 비교되는 더 작은 구성물을 달성할 수 있다.
- 상기 방법을 이용하여 더 작은 구조물이 제조될수록, 컴포넌트들은 더 가깝게 위치될 수 있다. 그러므로, 컴포넌트들 사이의 도체들은 또한 더 짧아지게 되고 전자 회로들의 특성들이 개선된다. 예를 들어, 손실, 간섭, 및 전이-시간 지연들이 상당이 감소될 수 있다.
- 상기 방법은 리드선이 없는 제조 프로세스를 가능하게 하고, 이는 환경 친화적이다.
- 비납땜식 제조 프로세스를 이용할 때, 더 적은 수의 원치 않는 금속간들이 발생하므로, 구성물을 장-기간 신뢰 가능하도록 개선시킨다.
- 상기 방법은 또한 3-차원 구조물들이 제조되도록 허용하고, 설치 베이스들 및 상기 베이스들에 내장된 컴포넌트들은 서로 상부 상에 스택될 수 있다.
본 발명은 또한 다른 바람직한 실시예들을 허용한다. 예를 들어, 가요성의 회로 보드들이 본 발명과 연관되어 이용될 수 있다. 또한, 설치 베이스의 온도가 전체 프로세스 동안 낮게 유지되는 실시에들에서는, 유기성의 제조 물질들이 광범위하게 이용될 수 있다.
실시예들에 의해, 극도로 얇은 구조물들을 제조하는 것 역시 가능한데, 이때 구조물들의 얇음에도 불구하고 컴포넌트들은 회로 보드와 같은 자신의 설치 베이스 내부에서 전체적으로 보호될 수 있다.
컴포넌트들이 전체적으로 설치 베이스 내부에 위치되는 실시예들에서, 회로 보드와 컴포넌트들 사이의 연결부들은 기계적으로 견고하고 신뢰할만할 것이다.
실시예들은 또한 상대적으로 적은 프로세스 단계들을 요구하는 전자-모듈 제조 프로세스들의 설계를 허용한다. 더 적은 프로세스 단계들을 갖는 실시예들은 그에 따라 더 적은 프로세스 장치들 및 다양한 제조 방법들을 필요로 한다. 그러한 실시예들에 의해, 다수의 경우들에 있어서, 좀 더 복잡한 프로세스들과 비교하여 제조 비용을 절감하는 것 역시 가능하다.
전자 모듈의 전도성-패턴의 개수는 또한 본 실시예들에 따라 선택될 수 있다. 예를 들어, 하나 또는 두 개의 전도성-패턴 층들이 존재할 수 있다. 추가의 전도성-패턴 층들이 그 위에 제조될 수 있는데, 이는 회로-보드 산업에서 공지된 방식으로 이루어진다. 그러므로, 전체 모듈은 예를 들어 세개, 네개, 또는 다섯개의 전도성-패턴 층들을 통합시킬 수 있다. 가장 간단한 실시예들은 단지 하나의 전도성-패턴 층 및 단지 하나의 전도 층을 가진다. 일부 실시예들에서, 전자 모듈에 포함되는 전도 층들 각각은 전도성 패턴들을 형성할 때 개발된다.
컴포넌트에 연결된 전도 층이 컴포넌트의 연결 이후에만 패턴화되는 실시예들에서, 도체 층은 심지어 컴포넌트의 위치에 도체 패턴들을 포함할 수 있다. 그에 해당하는 장점은 또한, 전자 모듈이 상기 모듈의 기저 물질의 대향하는 표면 상(컴포넌트에 연결되는 전도성-패턴 층에 대해 전령 물지 층의 대향하는 표면 상)에 위치되는 제 2 전도성-패턴 층과 일체 성형되는 실시예들에서 달성될 수 있다. 그러므로, 상기 제 2 도체 층은 또한 컴포넌트의 위치에서 전도성 패턴들을 포함할 수 있다. 전도성 패턴들을 컴포넌트의 위치에서 도체 층들에 배치시킴으로서 모듈 및 조밀한 구조물에서 좀더 효율적인 공간의 사용을 가능하게 할 것이다.
아래에서는, 본 발명은 예시들 및 첨부된 도면들을 참조하여 설명된다.
도 1 내지 도 10은 본 발명에 따른 제조 방법들의 일부 예시들의 일련의 횡단면도들, 및 본 발명에 따른 일부 전자 모듈들의 개략적 단면 다이아그램들.
도 11은 서로 상부 상에 여러 개의 설치 베이스들을 포함하고, 본 발명에 따른 하나의 전자 모듈의 횡단면도를 도시한 도면.
예시적 본 방법들에서, 예를 들어 금속층일 수 있는 전도 층(4)으로부터 제조가 시작된다. 전도 층(4)을 위한 하나의 적합한 제조 물질은 구리막(Cu)이다. 프로세스를 위핸 선택된 전도 막(4)이 매우 얇거나 전도층이 다른 이유들로 인해 기계적으로 견고하지 않다면, 전도막(4)은 지지 층(12)에 의해 지지되도록 권장된다. 예를 들어, 이러한 과정은, 프로세스가 지지 층(12)의 제조로부터 시작하는 방식으로 이용될 수 있다. 이러한 지지 층(12)은 예를 들어 알루미늄(Al), 강철, 또는 구리와 같은 전기적 전도 물질, 또는 중합체 같은 절연 물질일 수 있다. 패턴화되지 않는 전도 층(4)은 예를 들어 회로-보드 산업에서 잘 공지된 몇몇 제조 방법을 이용함으로써 지지 층(4)의 제 2 표면 상에 제조될 수 있다. 전도 층은 예를 들어 지지 층(12)의 표면 상에 구리막(Cu)을 적층시킴으로써 제조될 수 있다. 대안으로써, 전도 층(4)의 표면 상에 지지 층(12)을 제조함으로써 처리하는 것이 가능하다. 전도막(4)은 또한 표면 절삭(surfacing)된 금속막, 또는 여러 개의 층들이나 여러 개의 물질들을 포함하는 몇몇 다른 막일 수 있다.
상기 프로세스 이후에, 전도성 패턴들이 전도 층(4)으로부터 제조된다. 그후, 전도성 패턴들이 컴포넌트들(6)에 대해 정렬되어야만 한다. 정렬은 적합한 정렬 마크들에 의해 가장 간편하게 수행되는데, 상기 정렬들 중 적어도 일부는 이미 상기 프로세스의 단계에서 제조될 수 이루어질 수 있다. 실제 정렬 마크들을 생성하기 위해 여러 개의 상이한 방법들이 이용가능하다. 하나의 가능한 방법은 컴포넌트들(6)의 설치 영역들 근처에 전도 층(4)에 작은 관통-홀들(3)을 생성하는 것이 다. 동일한 관통-홀들(3) 또한 컴포넌트들(6)과 절연-물질 층(1)을 정렬시키는데 이용될 수 있다. 정렬이 정확하게 실행되기 위해서는 적어도 두 개의 관통-홀들(3)이 존재하는 것이 바람직하다.
컴포넌트들(6)은 접착제에 의해 절연 층(4)의 표면에 부착된다. 접착을 위해, 접착 층(5)이 전도 층(4)의 부착 표면 상, 또는 컴포넌트(6)의 부착 표면상에 확산될 수 있거나 두 가지 모두 위에 확산될 수 있다. 이러한 고정 이후에, 컴포넌트들(6)은 정렬 홀들(3) 또는 다른 정렬 마크들에 의해 컴포넌트들(6)을 위해 계획된 위치들로 정렬될 수 있다. 대안으로써, 우선 컴포넌트들을 서로에 대해 배치되는 전도 층(4)에 접착시킨 후 컴포넌트들에 대해 정렬된 정렬 마크들을 생성함으로써 처리하는 것이 가능하다. 컴포넌트(6)의 부착 표면이라는 용어는 전도 층(4)과 면하는 표면을 언급하는 것이다. 컴포넌트(6)의 부착 표면은 접촉 영역들을 포함하는데, 상기 영역들에 의해서 컴포넌트와의 전기적 접촉이 형성될 수 있다. 그러므로, 예를 들어 접촉 영역들은 컴포넌트(6)의 표면 상의 평평한 영역들일 수 있거나, 더욱 일반적으로는 컴포넌트(6)의 표면으로부터 돌출하는 접촉 돌출부들일 수 있다. 일반적으로, 컴포넌트(6)에는 적어도 두개의 접촉 영역들 또는 돌출부들이 존재한다. 복잡한 마이크로 회로들에서는, 더 많은 개수의 접촉 영역들이 존재할 수 있다.
다수의 실시예들에서, 부착 표면 또는 부착 표면들에 상당히 많은 접착제들이 확산되어 상기 접착제가 컴포넌트들(6)과 전도 층(4) 상에 남아있는 공간들을 충전하도록 하는 것이 바람직하다. 그 후, 별도의 충전제는 필요하지 않다. 컴포 넌트들(6)과 전도 층(4) 상의 공간의 충전은 컴포넌트(6)와 전도 층(4) 사이의 기계적 연결을 강화시키기 때문에, 기계적으로 더욱 견고한 구조물 제조가 달성된다. 광범위하고 파손되지 않은 접착 층은 또한 전도 층(4)으로부터 이후에 형성되는 전도 패턴들(14)을 지지하고, 이후의 프로세스 단계들 동안에 구조물들 보호한다.
접착제라는 용어는 물질을 의미하고, 상기 접착제에 의해 컴포넌트들은 전도 층에 부착될 수 있다. 접착제의 하나의 특성은, 접착제는 전도 층의 표면 상에서 확산될 수 있고/있거나 상대적으로 유동형으로(그렇지 않으면, 컴포넌트의 표면의 형상과 동일한 형으로) 컴포넌트의 표면상에서 확산될 수 있다는 것이다. 접착제의 또다른 특성은, 확산 이후에, 부분적으로 접착제는 더 경화되거나 또는 경화될 수 있고, 이에 의해 접착제는 적어도 컴포넌트가 몇몇 다른 방법으로 구조물에 확실하게 고정될 때까지는, 제 위치(전도 층에 대해)에 컴포넌트를 유지할 수 있을 것이라는 점이다. 접착제의 세번째 특성은, 자신의 접착 능력인데, 즉 자신이 접착되는 표면으로의 접착 능력이다.
접착이라는 용어는 접착제에 의해 컴포넌트와 전도 층이 서로 부착되는 것을 말한다. 그러므로, 접착시, 접착제는 컴포넌트와 전도 층 사이로 유입되고, 상기 컴포넌트는 전도 층에 대해 적합한 위치에 배치되며, 이때 접착제는 상기 컴포넌트와 상기 전도 층과 접촉하여 상기 컴포넌트와 상기 전도 층 사이의 공간을 적어도 부분적으로 충전한다. 이러한 과정 이후에, 접착제는 경화되거나(적어도 부분적으로), 접착제는 활성 경화됨(적어도 부분적으로)으로써, 컴포넌트는 접착제에 의해 전도 층에 부착된다. 몇몇 실시예들에서, 컴포넌트의 접착 돌출부들은 접착 동안 에, 전도 층과의 접촉을 생성하기 위해 접착 층을 통해 연장할 수 있다.
실시예들에서 이용된 접착제는 전형적으로 열경화성 에폭시, 예를 들어 NCA(non-conductive adhesive : 비-전도성 접착제)이다. 접착제는, 사용되는 접착제가 전도성 막, 회로 보드, 및 컴포넌트로의 충분한 접착성을 갖는 것을 보장하도록 선택된다. 접착제의 하나의 바람직하나 특성은 적합한 열팽창 계수인데, 접착제의 이러한 열팽창 계수는 프로세스 동안에, 둘러싸인 물질의 열팽창과 크게 다르지 않을 것이다. 선택되는 접착제는 또한 짧은 경화 시간, 바람직하게는 수초 정도의 시간을 갖는 것이 바람직하다. 이러한 시간 내에, 접착제는, 접착제가 위치에 컴포넌트를 유지시킬 수 있는 정도로 적어도 부분적으로 경화되어야 한다. 최후 경화는 분명히 좀더 많은 시간이 걸릴 수 있고, 최종 경화는 이후의 프로세스 단계들과 연관하여 발생하도록 계획될 수 있다. 접착제는 또한 예를 들어 수 차례 100-265℃ 범위의 온도로 가열하는 것과 같은 사용되는 프로세스 온도, 및 예를 들어 화학적 및 기계적 응력과 같은 제조 프로세스 시의 다른 응력을 견뎌야만 한다. 접착제의 전기적 전도성은 바람직하게는 절연 물질의 전도성과 동일한 순서이다.
적합한 절연-물질 층(1)은 예를 들어 회로 보드와 같은 전자 모듈의 기저 물질로서 선택된다. 적절한 방법으로 이용하여, 전도 층(4)에 부착되는 컴포넌트들(6)의 크기 및 상호 위치들에 따라, 리세스들, 또한 관통-홀들이 절연-물질 층(1)에 생성된다. 리세스들 또는 관통-홀들은 또한 컴포넌트들(6)보다 조금 크도록 생성되는데, 이러한 경우 전도 층(4)에 대한 절연 층(1)의 정렬은 그렇게 중요하지 않을 것이다. 관통-홀들이 컴포넌트들(6)에 대해 생성되는 경우의 절연-물질 층(1)이 프로세스에서 이용되면, 홀들이 생성되지 않는 경우의 별도의 절연-물질 층(11)을 추가로 이용함으로써 특정 장점들이 달성될 수 있다. 그러한 절연-물질 층(11)은 컴포넌트들에 대한 관통-홀들을 커버하기 위해 절연-물질 층(1)의 상부 상에 위치될 수 있다.
전자 모듈 내에 제 2 전도 층을 생성하고자 하면, 이는 예를 들어 절연-물질 층(1)의 표면 상에 생성될 수 있다. 제 2 전도 층(11)이 사용되는 실시예들에서, 전도 층은 이러한 제 2 전도 층(11)의 표면 상에 생성될 수 있다. 원한다면, 전도성 패턴들(19)은 제 2 전도 층(9)으로부터 생성될 수 있다. 전도 층(9)은 예를 들어 전도성 막(4)에 대응하는 방식으로 생성될 수 있다. 그러나, 제 2 전도성 막(9)은 간단한 실시예들 및 간단한 전자 모듈들의 생성시에는 필수적이지는 않다. 그러나, 제 2 전도성 막(9)은, 전도성 패턴들에 대한 추가의 공간과 같은 다수의 방식들로, 전자기 방사에 대항하여 컴포넌트들(6) 및 전체 모듈을 보호하기 위해(EMC 차폐) 개발될 수 있다. 제 2 전도성 막(9)에 의해, 구조물은 강화되고, 예를 들어 설치 베이스의 와핑(warping)이 감소될 수 있다.
그것을 통해 전기적 접촉부들이 컴포넌트들(6)의 접촉 영역들과 전도 층(4) 사이에 형성될 수 있는 피드-쓰로우들이 전자 모듈 내에 형성된다. 홀들(17)은 컴포넌트들(6)의 접촉 영역들(도면들에서는, 접촉 돌출부들(7))의 위치들에서 상기 피드-쓰로우들에 대해 전도 층(4)이 생성된다. 홀들(3), 또는 다른 이용 가능한 정렬 마크들이 정렬에 이용될 수 있다. 홀들(17)이 또한 접촉 영역들 또는 접촉 돌출부들(7)의 상부에 남겨져 있던 접착 층을 통해 관통하는 방식으로 홀들이 생성된다. 그러므로, 홀들(17)은 접촉 돌출부(7) 또는 다른 접촉 영역들의 물질로 연장한다. 홀들(17)은 예를 들어 레이저 장치로 드릴링하거나 몇몇 다른 적합한 방식을 이용하여 생성될 수 있다. 이러한 과정 이후에, 전도 물질은 홀(17)로 유도되고, 이에 의해 컴포넌트들(6)과 전도 층(4) 사이에 전기적 접촉이 형성된다.
이러한 예들에 따른 제조 프로세스들은, 일반적으로 회로 보드들의 제조 분야에 정통한 당업자에게 공지된 제조 방법들을 이용하여 구현될 수 있다.
아래에서는, 도 1 내지 도 8에 도시된 방법의 단계들이 좀더 자세히 설명된다.
단계 A(도 1):
단계 A에서, 적절한 전도 층(4)인 프로세스의 시작 물질로써 선택된다. 전도 층(4)이 지지 베이스(12)의 표면 상에 위치하는 층 구조의 시트 또한 시작 물질로써 선택될 수 있다. 상기 층 구조의 시트는 예를 들어, 적절한 지지 베이스(12)가 처리를 위해 취해지고, 전도 층(4)을 형성하기 위한 적절한 전도성 막이 이러한 지지 베이스(12)의 표면에 부착되는 방식으로 제조될 수 있다.
지지 베이스(12)는 예를 들어, 알루미늄(Al)과 같은 전기적 전도성 물질, 또는 중합체와 같은 절연 물질로 구성될 수 있다. 전도 층(4)은 예를 들어 금속 박막을 지지 베이스(12)의 제 2 표면에 부착시켜 예를 들어 그것을 구리(Cu)로부터 적층시킴으로써 형성될 수 있다. 금속 막은 예를 들어 지지 베이스(12)의 표면 상에서 또는 금속 층의 적층 이전의 금속 막 상에서 확산되는 접착 층을 이용하여 지 지 베이스에 부착될 수 있다. 이러한 단계에서, 금속 막에 패턴들이 존재할 필요는 없다.
도 1의 예에서, 홀들(3)은 컴포넌트들(6)의 설치 및 연결 동안에 정렬을 위해 지지 베이스(12) 및 전도 층(4)을 관통한다. 예를 들어 두 개의 관통-홀들(3)은 설치되는 각각의 컴포넌트(6)에 대해 제조될 수 있다. 홀들(3)은 예를 들어 기계적으로 밀링, 충격, 드릴링, 또는 레이저에 의한 적합한 방법을 이용하여 생성될 수 있다. 그러나, 관통-홀들(3)을 생성하는 것이 필수적인 것은 아니고, 대신에 몇몇 다른 적합한 정렬 마킹들이 컴포넌트들의 정렬을 위해 이용될 수 있다. 도 1에 도시된 실시예에서, 컴포넌트들을 정렬시키는데 이용되는 관통-홀들(3)은 지지 베이스(12)와 전도성 막(4)을 통해 연장한다. 이는, 동일한 정렬 마크들(관통-홀들(3))이 설치 베이스의 양 측들 상의 정렬을 위해 이용될 수 있는 장점을 갖는다.
단계 A는, 자체-지지 전도 층(4)이 이용되어 상기 전도 층으로부터 전체적으로 지지 층(12)이 없게 되는 실시예에서도 동일한 방식으로 수행될 수 있다.
단계 B(도 2):
단계 B에서, 접착 층(5)은 전도 층(4)의 접착 영역들 상에서 확산되고, 상기 영역들로 컴포넌트들(6)이 부착될 것이다. 이러한 영역들은 부착 영역들로 언급된다. 접착 층들(5)은 예를 들어 관통-홀들(3)에 의해 정렬될 수 있다. 접착 층의 두께는, 컴포넌트(6)가 접착 층(5)을 압착할 때 컴포넌트(6)와 전도 층(4) 사이의 공같을 접착제가 적절하게 충전하도록 선택된다. 컴포넌트(6)가 접촉 돌출부들(7)을 포함하면, 접착 층(5)의 두께는 예를 들어 접촉 돌출부(7)의 높이의 1.5 내지 10 배 더 크도록 하는 것이 양호하고, 이에 의해 컴포넌트(6)와 전도 층(4) 사이의 공간은 적절히 충전될 것이다. 컴포넌트(6)에 대해 형성되는 접착 층(5)의 표면 영역 역시 컴포넌트(6)의 해당하는 표면 영역 보다 약간 더 클 수 있고, 이에 의해 부적당한 충전의 위험을 감소시킬 수 있게 된다.
단계 B는, 접착 층(5)이 전도 층(4)의 부착 영역들 상 대신에 컴포넌트(6)의 부착 표면 상에 확산되는 방식으로 수정될 수 있다. 이는 예를 들어, 컴포넌트를 전자 모듈 내의 제 자리에 설치하기 전에 컴포넌트를 접착제에 디핑함으로써 수행될 수 있다. 이는 또한, 접착제를 전도 층(4)의 부착 영역들 및 컴포넌트들(6)의 부착 표면들 상에 확산시킴으로써 처리 가능하다.
그러므로, 사용되는 접착제는 전자 절연체이고, 이에 의해 전기적 접촉부들이 컴포넌트(6)의 접촉 영역들(예에서는 접촉 돌출부들(7)) 사이에서 실제 접착 층(5)에 형성되지 않는다.
단계 C(도 3):
단계 C에서, 컴포넌트(6)는 전자 모듈의 제 위치에 설정된다. 이는, 예를 들어 어셈블리 기계에 의해 컴포넌트들(6)을 접착 층(5)으로 압착시킴으로써 수행될 수 있다. 어셈블리 단계에서, 정렬을 위해 생성된 관통-홀들(3), 또는 다른 이용 가능한 정렬 마크들이 컴포넌트들(6)의 정렬을 위해 이용된다.
컴포넌트들(6)은 개별적으로, 또는 적절한 그룹들로 접착될 수 있다. 전형적 과정은, 설치 베이스의 하부면으로 언급될 수 있는 전도 층이 어셈블리 기계에 대해 적절한 위치에 놓여지고, 그 후 컴포넌트(6)가 정렬되어 설치 베이스(정렬 및 부착 동안 고정됨)의 하부면 상으로 압착된다.
단계 D(도 4):
단계 D에서, 사전-형성된 리세스들(2) 또는 컴포넌트들(6)이 전도 층(4)에 접착되도록 하기 위한 리세스들이 존재하는 절연-물질 층(1)이 전도 층(4)의 상부 상에 위치된다. 절연-물질 층(1)은 적절한 중합체 베이스로 구성될 수 있고, 이 때 컴포넌트들(6)의 크기 및 위치에 다른 리세스들 또는 캐비티들이 적절한 방법을 이용하여 생성된다. 생성된 중합체는 예를 들어 유리 섬유 매트로 생성되고 소위 b-상태 에폭시라고 불리우며 회로-보드 산업에서 공지되어 폭넓게 이용되는 프리-프레그(pre-preg) 베이스일 수 있다. 접착 층(5)이 오직 한번만 경화되도록 단계 D를 수행하는 것이 최상이고, 또는 그렇지 않으면 절연-물질 층(1)의 배치 동안에 제 위치에 컴포넌트들(6)이 존재하도록 충분히 경화되도록 단계 D를 수행하는 것이 최상이다.
매우 간단한 전자 모듈을 제조할 때, 절연-물질 층(1)이 단계 D 및 전도 층(4)의 패턴화에 계속되는 프로세스와 연관하여 전도 층(4)에 부착될 수 있다.
단계 E(도 5):
단계 E에서, 패턴화되지 않은 절연-물질 층(11)이 절연-물질 층(1)의 상부 및 전도 층(9)의 상부 상에 위치된다. 절연-물질 층(1)과 같이, 절연-물질 층(11)은 예를 들어 앞서 언급한 프리-프레그 베이스와 같은 적합한 중합체 막으로 구성될 수 있다. 그 후, 전도 층(9)은 예를 들어 구리 막, 또는 목적에 적합한 다른 몇몇 막일 수 있다.
단계 F(도 6):
단계 F에서, 층들(1, 11, 및 9)은, 중합체(층들(1 및 11))가 전도 층(4 및 9)과 컴포넌트들(6) 둘레 사이에 단일의 빈틈없는 층을 형성하는 방식으로, 가열 및 압축에 의해 압축된다. 이러한 과정의 이용은 제 2 전도 층(9)을 상당히 평활하고 균일하게 만든다.
간단한 전자 모듈들, 단일의 전도성-패턴 층(14)을 포함하는 모듈을 제조할 때, 단계 E는 심지어 완전히 생략될 수 있거나, 층들(1 및 11)은 전도 층(9) 없이 적층되어 구성될 수 있다.
단계 G(도 7):
단계(G)에서, 지지 베이스(12)는 분리되거나 그렇지 않으면 구성에서 제거된다. 예를 들어 제거는 기계적으로 이루어지거나 에칭에 의해 이루어질 수 있다. 단계(G)는 지지 베이스(12)를 사용하지 않는 실시예에서는 자연적으로 생략될 수 있다.
단계 H(도 8):
단계 H에서, 홀들(17)이 피드-쓰로우들에 대해 생성될 수 있다. 홀들(17)은, 접촉 돌출부들(7) 또는 컴포넌트들(6)의 다른 접촉 영역들이 노출되는 방식으로, 전도 층(4)과 접착 층(5)을 통해 생성된다. 홀들(17)은 예를 들어 레이저로 드릴링하여 생성될 수 있다. 홀들(17)은 예를 들어 홀들(3)에 의해 정렬될 수 있다.
단계 I(도 9):
단계 I에서, 전도 물질(18)은 단계(H)에서 생성된 홀들(17) 내부로 성장된다. 예시적 프로세스에서, 전도 물질은 베이스의 상부 상의 다른 곳으로 동시에 성장함으로써, 전도 층들(4 및 9)의 두께 역시 증가한다.
성장되는 전도 물질(18)은 예를 들어 구리, 또는 충분히 전기적으로 전도성인 일부 다른 물질일 수 있다. 전도 물질(18)의 선택은 컴포넌트(6)의 접촉 돌출부들(7)과 전기적 접촉을 형성하는 상기 물질의 능력을 고려해야만 한다. 일 예시적 프로세스에서, 전도 물질은 대개 구리이다. 구리-금속화는 얇은 화학적 구리층으로 홀들(17)을 표면 절삭시키고(surfacing) 그 후 전기 화학적 구리-성장 방식을 이용하여 표면 절삭를 계속함으로써 수행될 수 있다. 예를 들어 화학적 구리가 이용되는데, 왜냐하면 상기 화학적 구리는 접착제의 상부 상의 표면 역시 형성하고 전기 화학적 표면 절삭에서 전기 도체로써의 역할을 하기 때문이다. 따라서 금속의 성장은 습식 화학 방법을 이용하여 수행될 수 있고, 이러한 경우 성장은 저렴할 것이다.
예시적 프로세스에서, 피드-쓰로우들의 홀들(17)은 우선 3-단계 디스미어(desmear) 처리를 이용하여 세정된다. 그 후, 상기 피드-쓰로우들은, SnPd 코팅 촉매 반응 중합체가 먼저 형성된 후 얇은 층(약 2㎛)이 표면 상에 증착되는 방식으로 금속화된다. 구리의 두께는 전기 화학적 증착을 이용하여 증가된다.
단계 I는 컴포넌트(6)와 전도 층(4) 사이에 전기적 접촉부를 형성하고자 하는 것이다. 단계 I에서, 그러므로 전도성 층들(4 및 9)의 두께를 증가시키는 것이 필요치 않고, 대신 단계 I에서 홀들(17)이 적절한 물질로만 충전되는 방식으로 프 로세스가 동일하게 잘 계획되기만 하면 된다. 예를 들어, 전도 층(18)은 홀들(17)을 전기적 전도성 페이스트로 충전시키거나 마이크로-비아들에 적합한 다른 몇몇 금속화 방법을 이용함으로써 생성될 수 있다.
이후의 도면들에서, 전도 층(18)은 합쳐진 전도 층들(4 및 9)로 도시된다.
단계 J(도 10):
단계 J에서, 원하는 전도 패턴들(14 및 19)이 전도 층들(4 및 9)로부터 베이스의 표면 상에 형성된다. 단일 전도 층(4)이 실시예에서 이용된다면, 패턴들은 베이스의 단지 일측 상에만 형성된다. 제 2 층(9) 역시 실시예에서 이용될지라도 전도 패턴들은 단지 전도 층(4)으로부터만 형성되는 방식으로 처리하는 것 역시 가능하다. 그러한 실시예에서, 예를 들어 패턴화되지 않은 전도 층(9)은 전자 모듈의 기계적 지지 또는 보호 층으로써의 역할을 할 수 있거나, 전자기 방사에 대항한 보호로써의 역할을 할 수 있다.
전도 패턴들(14)은 예를 들어 전도 패턴들의 외부로부터 전도 층(4)의 전도 물질을 제거함으로써 생성될 수 있다. 예를 들어 전도 물질은 회로-보드 산업에서 잘 공지되어 광범위하게 사용되는 패터닝 및 에칭 방법들 중 하나를 이용하여 제거될 수 있다.
단계 J 이후에, 전자 모듈은 컴포넌트(6) 또는 여러 개의 컴포넌트들(6), 및 전도 패턴들(14 및 19)(일부 실시예들에서는 단지 전도 패턴들(14)만)를 포함하는데, 이에 의해 컴포넌트 또는 컴포넌트들(6)은 외부 회로에, 또는 서로 연결될 수 있다. 기능적 전체물(functional totality)을 제조하기 위한 조건들은 이미 존재 한다. 그러므로, 프로세스는, 단계 J 이후에 전자 모듈이 이미 완료되는 방식으로 설계될 수 있고, 도 10은 예시적 방법들을 이용하여 제조될 수 있는 가능한 저잔 모듈의 일예를 도시한다. 원한다면, 예를 들어 전자 모듈을 보호 물질로 표면 절삭하거나 전자 모듈의 제 1 및/또는 제 2 표면 상에 추가의 전도성 패턴들을 생성함으로써, 단계 J 이후에도 프로세스가 계속 될 수도 있다.
도 11
도 11은 자신들의 컴포넌트들(6) 및 전체 6 개의 전도성-패턴 층들(14 및 19)와 함께 서로 상부 상에 적층되는 세개의 베이스들(1)을 포함하는 다중-층구조의 전자 모듈을 도시한다. 베이스들(1)은 중간 층들(32)에 의해 서로 부착된다. 중간 층(32)은 예를 들어 설치 베이스들(1) 사이에 적층되는 프리-프레그 에폭시 층일 수 있다. 그 후, 모듈을 통해 연장하는 홀들은 접촉부들을 형성을 위해 전자 모듈 내에 드릴링된다. 접촉부들은 홀들 내에 성장된 전도 층(31)에 의해 형성된다. 전자 모듈을 통해 연장하는 접촉부(31)에 의해, 설치 베이스들(1)의 다양한 전도성-패턴 층들(14 및 19)은 서로 적절하게 연결될 수 있어서, 다중-층 구조의 기능적 전체물을 형성하게 된다.
도 11의 예에서, 다수의 서로 다른 종류의 3-차원 회로 구조물들을 제조하는데 상기 방법이 이용될 수 있다는 것은 자명하다. 예를 들어, 상기 방법은, 여러 개의 메모리 회로들이 서로 상부 상에 위치되어 여러 개의 메모리 회로들을 포함하는 패키지를 형성하게 되고 상기 메모리 회로들은 단일의 기능적 전체물을 형성하기 위해 서로 서로 연결되는 방식으로 이용될 수 있다. 그러한 패키지들은 3-차원 의 다중 칩 모듈들로써 언급될 수 있다. 그러한 종류의 모듈들에서, 칩들은 자유롭게 선택될 수 있고, 다양한 칩들 사이의 접촉부들은 선택된 회로에 따라 간단하게 제조될 수 있다.
다중-층 구조의 전자 모듈의 서브-모듈들(자신들의 컴포넌트들(6)과 도체들(14 및 19)을 갖는 베이스들(1))은 예를 들어 위에서 설명된 전자 모듈 제조 방법들 중 하나를 이용하여 제조될 수 있다. 물론 층 구존의 구성에 연결되는 서브-모듈들 중 일부는 목적에 접합한 다른 몇몇 방법을 이용하여 상당히 간단히 제조될 수 있다.
도 1 내지 도 11의 예시들은 본 발명이 개발될 수 있는 가능한 몇몇 프로세스들을 도시한다. 그러나, 본 발명은 위에서 설명한 프로세스들로만 제한되지 않으며, 대신 본 발명은 다양한 다른 프로세스들 및 최종 제품들 또한 포괄하며 청구항들의 전체 개념 및 그것과 등가의 해석을 고려한다. 본 발명은 또한 예시에 의해 설명된 구성 및 방법으로만 제한되지 않으며, 대신 본 발명의 다양한 응용예들이 위에서 설명된 예시들과 상당히 다른 광범위한 다른 전자 모듈들 및 회로 보드들을 제조하기 위해 이용될 수 있다는 것은 자명하다. 그러므로, 도면들의 컴포넌트들 및 접합들은 제조 프로세스를 도시하고자 하는 목적으로만 도시된다. 그러므로, 위에서 도시된 예시들의 프로세스들로부터의 변형 및 수정이 이루어질 수 있고, 그럼에도 불구하고 본 발명에 따른 기본적 사상은 남아있어야 한다. 예를 들어, 상이한 단계들에서 설명된 제조 기술들 또는 프로세스 단계들의 상호 시퀀스에 관련하여 변경이 이루어질 수 있다.
본 방법에 의해, 회로 보드에 연결시키기 위핸 컴포넌트 패키지들을 제조하는 것 역시 가능하다. 그러한 패키지는 또한 서로 전기적으로 연결되는 여러 개의 컴포넌트들을 포함할 수 있다.
본 발명은 또한 전체 전자 모듈들을 제조하기 위해 이용될 수 있다. 본 발명은 또한, 기존의 회로 보드에서와 동일한 방식으로 컴포넌트들이 회로 보드의 외부 표면에 부착될 수 있는 그러한 회로 보드일 수 있다.

Claims (23)

  1. 전도 층을 제공하는 단계;
    접촉 영역들을 갖는 접촉 표면을 구비한 컴포넌트를 제공하는 단계;
    상기 접촉 표면의 측면으로부터 상기 컴포넌트를 상기 전도 층의 제 1 표면에 아교 접착시키는 단계;
    상기 전도 층에 접착되는 컴포넌트를 둘러싸는 절연-물질 층을 상기 전도 층의 상기 제 1 표면 상에 생성하는 단계;
    상기 컴포넌트의 상기 접촉 영역들을 상기 전도 층에 전기적으로 연결시키기 위한 피드-쓰로우들(feed-throughs)을 생성하는 단계; 및
    상기 전도 층으로부터 전도성 패턴들을 생성하는 단계
    를 포함하는, 전자 모듈 제조 방법.
  2. 제 1 항에 있어서,
    상기 컴포넌트를 아교 접착시키는 단계에서, 접착 층은 상기 전도 층의 표면 상에 확산되고 상기 컴포넌트의 접촉 표면은 상기 접착 층으로 압착되는 것을 특징으로 하는 전자 모듈 제조 방법.
  3. 제 1 항에 있어서,
    상기 컴포넌트를 아교 접착시키는 단계에서, 접착 층들은 상기 컴포넌트의 접촉 표면 및 상기 전도 층의 제 1 표면 상에 확산되고, 상기 접착 층들은 서로에 대해 압착되는 것을 특징으로 하는 전자 모듈 제조 방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    적어도 하나의 상기 컴포넌트가 상기 전도 층에 아교 접착되고, 상기 전도 층의 표면은 상기 컴포넌트들의 연결 영역들의 외부에서 본질적으로 접착제가 없는 방식으로, 상기 접착 층이 상기 전도 층의 표면 영역들 상에서 확산되는 것을 특징으로 하는 전자 모듈 제조 방법.
  5. 제 1 항에 있어서,
    상기 컴포넌트를 아교 접착시키는 단계에서, 접착 층은 상기 컴포넌트의 접촉 표면 상에서 확산되고 상기 컴포넌트의 표면 상의 접착 층이 상기 전도 층으로 압착되는 것을 특징으로 하는 전자 모듈 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 컴포넌트의 정렬을 위해, 적어도 하나의 정렬 마크가 상기 전도 층 상에 생성되고, 상기 컴포넌트는 상기 적어도 하나의 정렬 마크에 대해 정렬되어 상기 전도 층에 아교 접착되는 것을 특징으로 하는 전자 모듈 제조 방법.
  7. 제 6 항에 있어서,
    상기 적어도 하나의 정렬 마크는 상기 전도 층을 관통하는 관통 홀인 것을 특징으로 하는 전자 모듈 제조 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 전도 층 물질의 일부를 제거함으로써 상기 전도 층으로부터 전도성 패턴들이 생성되고, 남아 있는 물질들이 상기 전도성 패턴들을 형성하는 것을 특징으로 하는 전자 모듈 제조 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 피드-쓰로우들을 형성하기 위해, 상기 컴포넌트의 접촉 영역들의 위치에서 상기 전도 층 및 상기 접착 층 내에 개구부들이 생성되는 것을 특징으로 하는 전자 모듈 제조 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 전도 층에 지지 층이 부착되고, 상기 지지 층은 상기 절연-물질 층의 제조 이후 및 상기 전도성 패턴들의 제조 이전에 제거되는 것을 특징으로 하는 전자 모듈 제조 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 컴포넌트를 둘러싸는 상기 절연-물질 층은 상기 절연-물질 층을 상기 전도 층에 부착시킴으로서 제조되고, 상기 절연-물질 층 내에는 상기 컴포넌트 또는 컴포넌트들에 대한 리세스들 또는 캐비티들이 생성되는 것을 특징으로 하는 전자 모듈 제조 방법.
  12. 제 11 항에 있어서,
    통합되어 상기 컴포넌트를 커버하는 제 2 절연-물질 층이 상기 전도 층에 부착되는 상기 제 1 절연-물질 층의 표면에 부착되는 것을 특징으로 하는 전자 모듈 제조 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 절연-물질 층의 반대 표면 상에 제 2 전도성-패턴 층이 제조되는 것을 특징으로 하는 전자 모듈 제조 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    회로-보드 구조물에 연결되지 않는 별개의 컴포넌트가 상기 전도 층에 아교 접착되는 것을 특징으로 하는 전자 모듈 제조 방법.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 전자 모듈 내에 두 개 이상의 컴포넌트가 그에 상응하는 방식으로 내장되는 것을 특징으로 하는 전자 모듈 제조 방법.
  16. 제 15 항에 있어서,
    베이스에 내장된 컴포넌트들은 기능적 전체물(functional totality)을 형성하기 위해 서로 전기적으로 연결되는 것을 특징으로 하는 전자 모듈 제조 방법.
  17. 제 1 항 내지 제 16 항 중 어느 한 항에 있어서,
    제 1 모듈이 적어도 하나의 제 2 모듈과 함께 제조되고, 제조된 모듈들은 서로 서로의 상부 상에 부착됨으로써 상기 모듈들은 서로에 대해 정렬되는 것을 특징으로 하는 전자 모듈 제조 방법.
  18. 제 17 항에 있어서,
    서로의 상부 상에 부착되는 상기 모듈들을 통해 상기 피드-쓰로우들에 대한 홀들이 생성되고, 그렇게 생성된 홀들 내에 도체들이 생성되어 기능적 전체물을 형성하기 위해 상기 각각의 모듈들 상의 전자 회로들을 서로 연결시키는 것을 특징으로 하는 전자 모듈 제조 방법.
  19. 제 1 표면 및 제 2 표면을 갖는 절연-물질 층;
    상기 절연-물질 층 내에 상기 제 1 표면 상으로 개방되는 적어도 하나의 홀 또는 리세스;
    상기 적어도 하나의 홀 또는 리세스 내부의 적어도 하나의 컴포넌트 - 상기 컴포넌트는 상기 절연-물질 층의 제 1 표면을 면하는 상기 컴포넌트 측면 상에 접촉 영역들을 포함하고, 상기 접촉 영역들이 상기 절연-물질 층의 제 1 표면의 레벨에서 떨어져 위치되는 방식으로 상기 컴포넌트가 위치됨 -;
    상기 절연-물질 층의 제 1 표면 상에 존재하고, 상기 컴포넌트들의 접촉 영역들의 위치에서 상기 절연-물질 층의 상기 적어도 하나의 홀 또는 리세스의 상부 상에서 연장되는, 전도성-패턴 층;
    상기 컴포넌트와 상기 전도 층 사이에서 상기 절연-물질 층 내의 상기 홀 또는 리세스 내의 경화된 접착 층; 및
    상기 전도성-패턴 층과 상기 컴포넌트의 접촉 영역들 사이에 전기적 접촉을 형성하기 위해, 상기 접착 층을 관통하는 전도-물질 형성물들
    을 포함하는 전자 모듈.
  20. 제 19 항에 있어서,
    상기 컴포넌트의 두께는 상기 절연-물질 층의 상기 제 1 표면과 상기 제 2 표면 사이의 방향으로 상기 절연-물질 층의 두께보다 더 작은 것을 특징으로 하는 전자 모듈.
  21. 제 19 항 또는 제 20 항에 있어서,
    상기 전도성-패턴 층은 실질적으로 평평하여 상기 전도성-패턴 층의 표면은 상기 절연-물질 층에 맞대어 놓이고, 상기 컴포넌트에 대한 상기 절연-물질 층 내 의 홀 또는 리세스는 전체적으로 상기 절연-물질 층의 실질적 제 1 표면 레벨에 위치하는 것을 특징으로 하는 전자 모듈.
  22. 제 19 항 내지 제 21 항 중 어느 한 항에 있어서,
    상기 절연-물질 층의 제 2 표면 상에서 존재하는 제 2 전도성-패턴 층을 포함하는 것을 특징으로 하는 전자 모듈.
  23. 제 19 항 내지 제 22 항 중 어느 한 항에 있어서,
    상기 컴포넌트들이 기능적 전체물을 형성하는 방식으로, 전도성 패턴들에 의해 서로 전기적으로 연결된 여러 개의 컴포넌트들을 포함하는 것을 특징으로 하는 전자 모듈.
KR1020057018362A 2003-04-01 2004-03-31 전자 모듈 및 그의 제조 방법 KR100687976B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20030493A FI115601B (fi) 2003-04-01 2003-04-01 Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI20030493 2003-04-01

Publications (2)

Publication Number Publication Date
KR20060005348A true KR20060005348A (ko) 2006-01-17
KR100687976B1 KR100687976B1 (ko) 2007-02-27

Family

ID=8565909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057018362A KR100687976B1 (ko) 2003-04-01 2004-03-31 전자 모듈 및 그의 제조 방법

Country Status (12)

Country Link
US (2) US7663215B2 (ko)
EP (1) EP1609339B1 (ko)
JP (1) JP4205749B2 (ko)
KR (1) KR100687976B1 (ko)
CN (2) CN100556233C (ko)
AT (1) ATE531242T1 (ko)
BR (1) BRPI0408964B1 (ko)
CA (1) CA2520992C (ko)
FI (1) FI115601B (ko)
HK (1) HK1089328A1 (ko)
MX (1) MXPA05010527A (ko)
WO (1) WO2004089048A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101104210B1 (ko) * 2010-03-05 2012-01-10 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR20160029899A (ko) 2014-09-05 2016-03-16 대덕전자 주식회사 인쇄회로기판 및 제조방법

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8704359B2 (en) * 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI20041680A (fi) 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
FI20040592A (fi) 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
US7441329B2 (en) * 2004-06-07 2008-10-28 Subtron Technology Co. Ltd. Fabrication process circuit board with embedded passive component
FI117814B (fi) 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
US8487194B2 (en) * 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
FI117369B (fi) 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI20041525A (fi) * 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
FI122128B (fi) 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
GB2441265B (en) 2005-06-16 2012-01-11 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
FI20060256L (fi) 2006-03-17 2006-03-20 Imbera Electronics Oy Piirilevyn valmistaminen ja komponentin sisältävä piirilevy
US8841759B2 (en) * 2006-12-23 2014-09-23 Lg Innotek Co., Ltd. Semiconductor package and manufacturing method thereof
KR20080058987A (ko) * 2006-12-23 2008-06-26 엘지이노텍 주식회사 반도체 패키지 및 그 제조방법
US20080192446A1 (en) * 2007-02-09 2008-08-14 Johannes Hankofer Protection For Circuit Boards
US8522051B2 (en) * 2007-05-07 2013-08-27 Infineon Technologies Ag Protection for circuit boards
US7926173B2 (en) 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
CN101682990A (zh) * 2007-05-08 2010-03-24 奥卡姆业务有限责任公司 无焊料电子组件及其制造方法
JP5012896B2 (ja) * 2007-06-26 2012-08-29 株式会社村田製作所 部品内蔵基板の製造方法
US20090035454A1 (en) * 2007-07-31 2009-02-05 Occam Portfolio Llc Assembly of Encapsulated Electronic Components to a Printed Circuit Board
US8300425B2 (en) * 2007-07-31 2012-10-30 Occam Portfolio Llc Electronic assemblies without solder having overlapping components
US8024858B2 (en) 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
US7935893B2 (en) 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
JP2009218545A (ja) 2008-03-12 2009-09-24 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP2009231818A (ja) 2008-03-21 2009-10-08 Ibiden Co Ltd 多層プリント配線板及びその製造方法
US8264085B2 (en) 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
WO2009147936A1 (ja) 2008-06-02 2009-12-10 イビデン株式会社 多層プリント配線板の製造方法
KR100997793B1 (ko) 2008-09-01 2010-12-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR101048515B1 (ko) * 2008-10-15 2011-07-12 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR101013994B1 (ko) 2008-10-15 2011-02-14 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
DE102008043122A1 (de) * 2008-10-23 2010-04-29 Robert Bosch Gmbh Elektrische Schaltungsanordnung sowie Verfahren zum Herstellen einer elektrischen Schaltungsanordnung
CN102204418B (zh) * 2008-10-30 2016-05-18 At&S奥地利科技及系统技术股份公司 用于将电子部件集成到印制电路板中的方法
KR20100048610A (ko) * 2008-10-31 2010-05-11 삼성전자주식회사 반도체 패키지 및 그 형성 방법
KR100999539B1 (ko) 2008-11-04 2010-12-08 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR100972051B1 (ko) 2008-11-07 2010-07-23 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR100986831B1 (ko) 2008-11-07 2010-10-12 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR100972050B1 (ko) 2008-11-07 2010-07-23 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR101047484B1 (ko) * 2008-11-07 2011-07-08 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
JP5161732B2 (ja) * 2008-11-11 2013-03-13 新光電気工業株式会社 半導体装置の製造方法
US8124449B2 (en) 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
FI122216B (fi) * 2009-01-05 2011-10-14 Imbera Electronics Oy Rigid-flex moduuli
FI20095110A0 (fi) * 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
FI20095557A0 (fi) 2009-05-19 2009-05-19 Imbera Electronics Oy Valmistusmenetelmä ja elektroniikkamoduuli, joka tarjoaa uusia mahdollisuuksia johdevedoille
KR101084910B1 (ko) * 2009-10-12 2011-11-17 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US8735735B2 (en) 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
KR101075645B1 (ko) * 2010-08-18 2011-10-21 삼성전기주식회사 임베디드 회로기판의 제조 방법
AT13055U1 (de) * 2011-01-26 2013-05-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
US8923008B2 (en) 2011-03-08 2014-12-30 Ibiden Co., Ltd. Circuit board and method for manufacturing circuit board
WO2012164719A1 (ja) * 2011-06-02 2012-12-06 株式会社メイコー 部品内蔵基板及びその製造方法
WO2012164720A1 (ja) * 2011-06-02 2012-12-06 株式会社メイコー 部品内蔵基板及びその製造方法
KR101216414B1 (ko) 2011-06-30 2012-12-28 아페리오(주) 인쇄회로기판의 제조방법
JP2013211519A (ja) * 2012-02-29 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
US8860202B2 (en) * 2012-08-29 2014-10-14 Macronix International Co., Ltd. Chip stack structure and manufacturing method thereof
WO2014041628A1 (ja) * 2012-09-12 2014-03-20 株式会社メイコー 部品内蔵基板及びその製造方法
US20150041993A1 (en) * 2013-08-06 2015-02-12 Infineon Technologies Ag Method for manufacturing a chip arrangement, and a chip arrangement
US9941229B2 (en) 2013-10-31 2018-04-10 Infineon Technologies Ag Device including semiconductor chips and method for producing such device
EP3075006A1 (de) 2013-11-27 2016-10-05 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US11523520B2 (en) * 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
GB2524791B (en) * 2014-04-02 2018-10-03 At & S Austria Tech & Systemtechnik Ag Placement of component in circuit board intermediate product by flowable adhesive layer on carrier substrate
KR101630435B1 (ko) * 2014-04-21 2016-06-15 주식회사 심텍 임베디드 인쇄회로기판 및 그 제조 방법
US9721799B2 (en) 2014-11-07 2017-08-01 Advanced Semiconductor Engineering, Inc. Semiconductor package with reduced via hole width and reduced pad patch and manufacturing method thereof
US10079156B2 (en) 2014-11-07 2018-09-18 Advanced Semiconductor Engineering, Inc. Semiconductor package including dielectric layers defining via holes extending to component pads
US9420695B2 (en) * 2014-11-19 2016-08-16 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process
US9426891B2 (en) * 2014-11-21 2016-08-23 Advanced Semiconductor Engineering, Inc. Circuit board with embedded passive component and manufacturing method thereof
DE102015214219A1 (de) 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Bauelements und ein Bauelement
DE102016219116A1 (de) * 2016-09-30 2018-04-05 Robert Bosch Gmbh Verfahren zum Herstellen einer elektronischen Baugruppe und elektronische Baugruppe, insbesondere für ein Getriebesteuermodul
JP6708264B2 (ja) * 2016-12-21 2020-06-10 株式会社村田製作所 電子部品内蔵基板の製造方法、電子部品内蔵基板、電子部品装置及び通信モジュール
US10057989B1 (en) * 2017-04-10 2018-08-21 Tactotek Oy Multilayer structure and related method of manufacture for electronics
TWI771610B (zh) * 2019-09-02 2022-07-21 矽品精密工業股份有限公司 電子封裝件及其承載結構與製法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
DE3248385A1 (de) * 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
JPS6079770U (ja) 1983-11-07 1985-06-03 関西日本電気株式会社 積層型ハイブリツドｉｃ
FR2599893B1 (fr) 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
JPH0744320B2 (ja) * 1989-10-20 1995-05-15 松下電器産業株式会社 樹脂回路基板及びその製造方法
US5355102A (en) * 1990-04-05 1994-10-11 General Electric Company HDI impedance matched microwave circuit assembly
JP3094481B2 (ja) 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
US5552633A (en) * 1995-06-06 1996-09-03 Martin Marietta Corporation Three-dimensional multimodule HDI arrays with heat spreading
JP2830812B2 (ja) * 1995-12-27 1998-12-02 日本電気株式会社 多層プリント配線板の製造方法
KR20000057687A (ko) * 1996-12-19 2000-09-25 엔도 마사루 프린트 배선판 및 그 제조방법
JPH10223800A (ja) * 1997-02-12 1998-08-21 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP2000311229A (ja) 1999-04-27 2000-11-07 Hitachi Ltd Ｉｃカード及びその製造方法
JP2001053447A (ja) 1999-08-05 2001-02-23 Iwaki Denshi Kk 部品内蔵型多層配線基板およびその製造方法
DE19940480C2 (de) * 1999-08-26 2001-06-13 Orga Kartensysteme Gmbh Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Chipkarte mit einer Leiterbahnträgerschicht und Verfahren zur Herstellung einer Chipkarte
US6284564B1 (en) * 1999-09-20 2001-09-04 Lockheed Martin Corp. HDI chip attachment method for reduced processing
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
JP3451373B2 (ja) 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
US6475877B1 (en) * 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
US6396148B1 (en) * 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
US6713859B1 (en) * 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
US6489185B1 (en) * 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP2003037205A (ja) 2001-07-23 2003-02-07 Sony Corp Ｉｃチップ内蔵多層基板及びその製造方法
FI115285B (fi) * 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
US6701614B2 (en) * 2002-02-15 2004-03-09 Advanced Semiconductor Engineering Inc. Method for making a build-up package of a semiconductor
JP2003249763A (ja) * 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
EP1754986B1 (en) * 2002-04-01 2012-12-05 Ibiden Co., Ltd. Optical communication device and optical communication device manufacturing method
US6876082B2 (en) * 2002-08-08 2005-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Refractory metal nitride barrier layer with gradient nitrogen concentration
FI20031341A (fi) * 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP2006216711A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101104210B1 (ko) * 2010-03-05 2012-01-10 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR20160029899A (ko) 2014-09-05 2016-03-16 대덕전자 주식회사 인쇄회로기판 및 제조방법

Also Published As

Publication number Publication date
US20100062568A1 (en) 2010-03-11
BRPI0408964A (pt) 2006-04-04
US20060278967A1 (en) 2006-12-14
FI20030493A0 (fi) 2003-04-01
US7663215B2 (en) 2010-02-16
CN101546759A (zh) 2009-09-30
JP4205749B2 (ja) 2009-01-07
JP2006523375A (ja) 2006-10-12
ATE531242T1 (de) 2011-11-15
FI20030493A (fi) 2004-10-02
EP1609339B1 (en) 2011-10-26
CN101546759B (zh) 2011-07-06
MXPA05010527A (es) 2006-03-10
KR100687976B1 (ko) 2007-02-27
FI115601B (fi) 2005-05-31
CN100556233C (zh) 2009-10-28
CN1771767A (zh) 2006-05-10
HK1089328A1 (en) 2006-11-24
CA2520992C (en) 2013-01-22
US8034658B2 (en) 2011-10-11
BRPI0408964B1 (pt) 2017-05-09
CA2520992A1 (en) 2004-10-14
WO2004089048A1 (en) 2004-10-14
EP1609339A1 (en) 2005-12-28

Similar Documents

Publication Publication Date Title
KR100687976B1 (ko) 전자 모듈 및 그의 제조 방법
KR101013325B1 (ko) 베이스에 부품을 삽입하고 콘택을 형성하는 방법
JP5064210B2 (ja) 電子モジュール及びその製造方法
JP4510020B2 (ja) 電子モジュールの製造方法
US8547701B2 (en) Electronics module and method for manufacturing the same
RU2327311C2 (ru) Способ встраивания компонента в основание
US20220053633A1 (en) Embedding Component in Component Carrier by Component Fixation Structure
KR101034279B1 (ko) 도체 패턴층에 전기적으로 연결된 부품을 포함하는 전자모듈 제조방법
US5527741A (en) Fabrication and structures of circuit modules with flexible interconnect layers
KR101101603B1 (ko) 전자 모듈 제조 방법
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
JP2007535156A (ja) 埋込み構成要素からの熱伝導
KR20050109944A (ko) 전자 모듈 제조 방법
KR20060066115A (ko) 전자 모듈 제조 방법
KR20050108362A (ko) 전자 모듈 및 전자 모듈 제조 방법
JP5150720B2 (ja) 電子アッセンブリーの製造方法並びに電子アッセンブリー
US8222723B2 (en) Electric module having a conductive pattern layer
TW202301931A (zh) 製造印刷電路板之方法以及具有至少一個嵌入式電子元件之印刷電路板
JP3934284B2 (ja) 半導体装置及び半導体装置の製造方法
JP3934284B6 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130207

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140213

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150213

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180207

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190207

Year of fee payment: 13