BRPI0408964B1 - método para fabricar um módulo eletrônico e módulo eletrônico - Google Patents

método para fabricar um módulo eletrônico e módulo eletrônico Download PDF

Info

Publication number
BRPI0408964B1
BRPI0408964B1 BRPI0408964A BRPI0408964A BRPI0408964B1 BR PI0408964 B1 BRPI0408964 B1 BR PI0408964B1 BR PI0408964 A BRPI0408964 A BR PI0408964A BR PI0408964 A BRPI0408964 A BR PI0408964A BR PI0408964 B1 BRPI0408964 B1 BR PI0408964B1
Authority
BR
Brazil
Prior art keywords
layer
component
conductive
conductive layer
insulating material
Prior art date
Application number
BRPI0408964A
Other languages
English (en)
Inventor
Palm Petteri
Tuominen Risto
Original Assignee
Imbera Electronics Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=8565909&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=BRPI0408964(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Imbera Electronics Oy filed Critical Imbera Electronics Oy
Publication of BRPI0408964A publication Critical patent/BRPI0408964A/pt
Publication of BRPI0408964B1 publication Critical patent/BRPI0408964B1/pt

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Credit Cards Or The Like (AREA)
  • Multi-Conductor Connections (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

"método para fabricar um módulo eletrônico e módulo eletrônico". a invenção refere-se a um módulo eletrônico e a um método para fabricar um módulo eletrônico, no qual um componente (6) é colado (5) na superfície de uma camada condutora, de cuja camada condutora os padrões condutores (14) são posteriormente formados. após colar o componente (6), uma camada de material isolante (1), a qual circunda o componente (6) preso na camada condutora, é formada sobre, ou presa na superfície da camada condutora. após a colagem do componente (6), orifícios de alimentação são também feitos, através dos quais os contatos elétricos podem ser feitos entre a camada condutora e as zonas de contato (7) do componente. após isto, os padrões condutores (14) são feitos da camada condutora, na superfície da qual o componente (6) está colado.

Description

Relatório Descritivo da Patente de Invenção para "MÉTODO PARA FABRICAR UM MÓDULO ELETRÔNICO E MÓDULO ELETRÔNICO".
[001] A presente invenção refere-se a um módulo eletrônico e a um método para fabricar um módulo eletrônico.
[002] Especificamente, a invenção refere-se a um módulo eletrônico, o qual inclui um ou mais componentes embutidos em uma base de instalação. O módulo eletrônico pode ser um módulo como uma placa de circuito, a qual inclui diversos componentes, os quais estão conectados uns nos outros eletricamente, através de estruturas de condução fabricadas no módulo. Os componentes podem ser componentes passivos, microcircuitos, componentes semicondutores, ou outros componentes similares. Os componentes que estão tipicamente conectados a uma placa de circuito formam um grupo de componentes. Outro grupo de componentes importante são os componentes que estão tipicamente empacotados para conexão a uma placa de circuito. Os módulos eletrônicos aos quais a invenção refere-se podem, é claro, também incluir outros tipos de componentes.
[003] A base de instalação pode ser de um tipo similar às bases que são geralmente utilizadas na indústria eletrônica como bases de instalação para os componentes elétricos. A finalidade da base é de prover os componentes com uma base de fixação mecânica e as conexões elétricas necessárias tanto para os componentes que estão sobre a base quanto para aqueles que estão fora da base. A base de instalação pode ser uma placa de circuito, em cujo caso a construção e o método ao qual a invenção refere-se estão proximamente relacionados com a tecnologia de fabricação de placas de circuito. A base de instalação pode também ser alguma outra base, por exemplo, uma base utilizada no empacotamento de um componente ou componentes, ou uma base para um módulo funcional inteiro.
[004] As técnicas de fabricação utilizadas para as placas de circuito diferem daquelas utilizadas para os microcircuitos, entre outras coisas, pelo fato de que a base de instalação nas técnicas de fabricação de microcircuitos, isto é o substrato, é de um material semicondutor, enquanto que o material de base de uma base de instalação para as placas de circuito é alguma forma de material isolante. As técnicas de fabricação para os microcircuitos são também tipicamente consideravelmente mais dispendiosas do que as técnicas de fabricação para as placas de circuito.
[005] As construções e as técnicas de fabricação para os invólucros e pacotes de componentes, e especificamente componentes semicondutores diferem da construção e fabricação de placas de circuito, pelo fato de que o empacotamento de componentes está primariamente destinado a formar um invólucro ao redor do componente, o qual protegerá o componente mecanicamente e facilitará a manipulação do componente. Sobre a superfície do componente, existem peças de conector, tipicamente protuberâncias, as quais permitem que o componente empacotado seja facilmente colocado na posição correta sobre a placa de circuito e as conexões desejadas sejam feitas com a mesma. Além disso, dentro do invólucro de componente, existem condutores, os quais conectam as peças de conector fora do invólucro nas zonas de conexão sobre a superfície do componente real, e através dos quais o componente pode ser conectado como desejado no seu ambiente.
[006] No entanto, os invólucros de componentes fabricados utilizando a tecnologia convencional demandam uma considerável quantidade de espaço. Conforme os dispositivos eletrônicos têm se tornado menores, tem havido uma tendência de eliminar os invólucros de componentes, os quais ocupam espaço, não são essenciais, e criam custos desnecessários. Várias construções e métodos têm sido desenvol- vidos para resolver este problema.
[007] Uma solução conhecida é a tecnologia flip-chip (FC), na qual os componentes semicondutores não empacotados são instalados e conectados diretamente na superfície da placa de circuito. No entanto, a tecnologia flip-chip tem muitas fragilidades e dificuldades. Por exemplo, a confiabilidade das conexões pode ser um problema, especialmente em aplicações nas quais tensões mecânicas surgem entre a placa de circuito e o componente semicondutor. Em uma tentativa de evitar as tensões mecânicas, um enchimento elástico adequado, o qual equaliza as tensões mecânicas, é adicionado entre o componente semicondutor e a placa de circuito. Este estágio de procedimento desacelera o processo de fabricação e aumenta os custos. Mesmo a expansão térmica causada pela operação normal de um dispositivo pode causar tensões mecânicas grandes o suficiente para comprometer a confiabilidade a longo prazo de uma estrutura FC.
[008] A Publicação de Patente U.S. Número 4 246 595 descreve uma solução, na qual rebaixos são formados na base de instalação para os componentes. Os fundos dos rebaixos são bordejados por uma camada isolante de duas camadas, na qual furos são feitos para as conexões do componente. A camada da camada isolante que fica contra os componentes é feita de um adesivo. Após isto, os componentes são embutidos nos rebaixos com as suas zonas de conexão faceando o fundo do rebaixo, os contatos elétricos sendo formados para os componentes através dos furos na camada isolante. Se for desejado tornar a estrutura mecanicamente durável, o componente precisa também ser preso a uma base de instalação, de modo que o método é bastante complicado. É extremamente difícil utilizar um método complicado, o qual demanda diversos diferentes materiais e estágios de processo, para vantajosamente fabricar produtos baratos. Em outros modos também, o método não corresponde à tecnologia atual- mente utilizada (a patente data de 1981).
[009] A Publicação de Pedido JP Número 2001-53 447 descreve uma segunda solução na qual um rebaixo é feito para o componente em uma base de instalação. O componente é colocado no rebaixo, com as zonas de contato do componente faceando na direção da superfície da base de instalação. A seguir, uma camada isolante é feita sobre a superfície da base de instalação e sobre o componente. Aberturas de contato para o componente são feitas na camada isolante e os contatos elétricos são feitos no componente, através das aberturas de contato. Neste método, uma considerável precisão é demandada na fabricação do rebaixo e na colocação do componente no rebaixo, de modo que o componente fique corretamente posicionado, para assegurar o sucesso dos orifícios de alimentação, em relação à largura e à espessura da placa de instalação.
[010] A invenção pretende criar um método relativamente simples e econômico para fabricar os módulos eletrônicos, com o auxílio do qual uma construção mecanicamente durável pode ser conseguida.
[011] A invenção está baseada no componente sendo colado na superfície de uma camada condutora, de cuja camada condutora padrões condutores são posteriormente formados. Após a colagem do componente, uma camada de material isolante, a qual circunda o componente preso na camada condutora, é formada sobre, ou presa na superfície da camada condutora. Após a colagem do componente, orifícios de alimentação são também feitos, através dos quais os contatos elétricos podem ser formados entre a camada condutora e as zonas condutoras do componente. Após isto, os padrões condutores são formados da camada condutora, na qual o componente está colado.
[012] Mais especificamente, o método de acordo com a invenção está caracterizado pelo que é declarado na Reivindicação 1.
[013] Uma aplicação do módulo eletrônico de acordo com a invenção está, por sua vez, caracterizada pelo que é declarado na Reivindicação 19.
[014] Consideráveis vantagens são obtidas com o auxílio da invenção. Isto porque é possível, com o auxílio da invenção, fabricar módulos eletrônicos mecanicamente duráveis, os quais incluem componentes não empacotados embutidos em uma base de instalação.
[015] Esta invenção permite um método de fabricação bastante simples, no qual relativamente poucos materiais diferentes são requeridos. Por esta razão, a invenção tem modalidades, com o auxílio das quais os módulos eletrônicos podem ser fabricados a baixo custo. Por exemplo, na técnica descrita na Publicação de Patente U.S. Número 4 246 595, (as referências são à Figura 8 da patente) uma camada de suporte 24, uma camada isolante 16, e uma camada de adesão 17 são necessárias. Além disso, um quarto material isolante (não mostrado na modalidade da Figura 8), por exemplo, um enchimento com o auxílio do qual o componente está preso na camada de suporte 24, é também requerido, de modo a criar uma fixação mecanicamente robusta. Na solução da Publicação de Pedido JP Número 2001-53 447 também, uma fixação correspondente que circunda inteiramente o componente requer aproximadamente 3-4 materiais isolantes separados, ou camadas isolantes (Figuras 2 e 4 da publicação).
[016] Ao contrário das publicações de referência, a invenção tem modalidades, nas quais o componente pode ser inteiramente circundado utilizando 2-3 materiais isolantes, ou camadas isolantes. Isto é porque a superfície de contato do componente está colada em uma camada condutora, de modo que, nas modalidades preferidas, o adesivo prende o componente essencialmente sobre a área inteira de sua superfície de contato. Em outro lugar, em uma tal modalidade, o componente está preso com o auxílio de uma camada de material isolante, a qual atua como o material de base para o módulo eletrônico que está sendo formado. A camada de material isolante é formada após a colagem do componente, de modo que nas modalidades preferidas esta pode ser feita ao redor do componente para conformar à forma do componente. Em tais modalidades, é possível conseguir uma fixação compreensiva do componente com o auxílio de uma camada adesiva e uma camada de material de base formada de 1-2 folhas de material isolante.
[017] Nas modalidades da invenção, é assim possível fabricar uma placa de circuito dentro da qual os componentes estão embutidos. A invenção também tem modalidades, com o auxílio das quais um pacote de componente pequeno e confiável pode ser fabricado ao redor de um componente, como parte da placa de circuito. Em uma tal modalidade, o processo de fabricação é mais simples e mais barato do que os métodos de fabricação nos quais os componentes empacota-dos separados são instalados e conectados na superfície da placa de circuito. O método de fabricação pode também ser aplicado à utilização do método para fabricar produtos de Carretei para Carretei. Produtos de placa de circuito finos e baratos que contém componentes podem ser feitos pela utilização dos métodos de acordo com as modalidades preferidas.
[018] A invenção também permite muitas outras modalidades preferidas, as quais podem ser utilizadas para obter vantagens adicionais significativas. Com o auxílio de tais modalidades, um estágio de empacotamento de componentes, o estágio de fabricação da placa de circuito, e o estágio de montagem e de conexão dos componentes, por exemplo, podem ser combinados para formar uma única totalidade. A combinação dos estágios de processo separados tráz significantes vantagens logísticas e permite a fabricação de módulos eletrônicos pequenos e confiáveis. Uma vantagem adicional é que um tal método de fabricação de módulo eletrônico pode principalmente utilizar as técnicas de fabricação e de montagem de placa de circuito conhecidas.
[019] O processo composto de acordo com a modalidade acima referida é, como uma totalidade, mais simples do que fabricar uma placa de circuito e montar um componente na placa de circuito utilizando, por exemplo, a técnica flip-chip. Pela utilização de tais modalidades preferidas, as seguintes vantagens são obtidas, comparado com outros métodos de fabricação: - A soldagem não é necessária nas conexões dos componentes, ao contrário uma conexão elétrica entre as zonas de conexão sobre as superfícies do componente e do filme metálico da base instalação é criada por um método de vias. Isto significa que a conexão de um componente não necessita um metal ser mantido fundido por um longo tempo com a sua alta temperatura associada. Assim, a construção é feita mais confiável do que as conexões soldadas. A fragilidade das ligas metálicas cria grandes problemas especificamente em pequenas conexões. Em uma solução sem solda de acordo com uma modalidade preferida, é possível se conseguir construções claramente menores do que nas soluções soldadas. - Como menores estruturas podem ser fabricadas utilizando o método, os componentes podem ser colocados mais próximos. Assim, os condutores entre os componentes também tornam-se mais curtos e as características dos módulos eletrônicos melhoram. Por exemplo, as perdas, as interferências, e os retardos de tempo de trânsito podem ser significativamente diminuídos. - O método permite um processo de fabricação livre de chumbo, o que é ambientalmente amigável. - Quando utilizando um processo de fabricação sem solda, menos intermetálicos indesejáveis também surgem, assim aperfeiçoando a confiabilidade de longo prazo na construção. - O método também permite que estruturas tridimensionais sejam fabricadas, já que as bases de instalação e os componentes embutidos nas mesmas podem ser empilhados uns sobre os outros.
[020] A invenção também permite outras modalidades preferidas. Por exemplo, placas de circuito flexíveis podem ser utilizadas em conexão com a invenção. Ainda, nas modalidades, nas quais a temperatura da base de instalação pode ser mantida baixa durante o processo inteiro, os materiais de fabricação orgânicos podem ser utilizados compreensivamente.
[021] Com o auxílio de modalidades, é também possível fabricar estruturas extremamente finas, nas quais, apesar da fineza da estrutura, os componentes estão inteiramente protegidos dentro de sua base de instalação, tal como uma placa de circuito.
[022] Em modalidades, nas quais os componentes estão localizados inteiramente dentro da base de instalação, as conexões entre a placa de circuito e os componentes serão mecanicamente duráveis e confiáveis.
[023] As modalidades também permitem o projeto de processos de fabricação de módulos eletrônicos que requerem relativamente poucos estágios de processo. As modalidades com menos estágios de processo correspondentemente também requerem menos dispositivos de processo e vários métodos de fabricação. Com o auxílio de tais modalidades, é também possível em muitos casos cortar os custos de fabricação comparado com os processos mais complicados.
[024] O número de camadas de padrão condutor do módulo eletrônico pode também ser escolhido de acordo com a modalidade. Por exemplo, podem existir uma ou duas camadas de padrão condutor. Camadas de padrão condutor adicionais podem ser fabricadas sobre estas, no modo conhecido na indústria de placas de circuito. Um módulo total pode assim incorporar, por exemplo, três, quatro, ou cinco camadas de padrão condutor. As modalidades mais simples têm somente uma camada de padrão condutor e realmente uma camada condutora. Em algumas modalidades, cada uma das camadas condu-toras contidas no módulo eletrônico pode ser explorada quando formando os padrões condutores.
[025] Em modalidades, nas quais a camada condutora conectada a um componente é padronizada somente após a conexão do componente, a camada condutora pode incluir padrões condutores mesmo no local do componente. Uma vantagem correspondente pode também ser conseguida nas modalidades, nas quais o módulo eletrônico está equipado com uma segunda camada de padrão condutor, a qual está localizada sobre a superfície oposta do material de base do módulo (sobre a superfície oposta da camada de material isolante em relação à camada de padrão condutor conectada no componente). A segunda camada condutora pode assim também incluir padrões condutores no local do componente. A colocação de padrões condutores nas camadas condutoras no local do componente permitirá uma utilização mais eficiente do espaço no módulo e uma estrutura mais densa.
[026] A seguir, a invenção será examinada com o auxílio de exemplos e com referência aos desenhos acompanhantes.
[027] Figuras 1-10 mostram uma série de seções transversais de alguns exemplos de métodos de fabricação de acordo com a invenção e diagramas em corte transversal esquemáticos de alguns módulos eletrônicos de acordo com a invenção.
[028] Figura 11 mostra uma vista em corte transversal de um módulo eletrônico de acordo com a invenção, a qual inclui diversas bases de instalação umas sobre as outras.
[029] Nos métodos dos exemplos, a fabricação inicia de uma camada condutora 4, a qual pode ser, por exemplo, uma camada metálica. Um material de fabricação adequado para a camada condutora 4 é um filme de cobre (Cu). Se o filme condutor 4 selecionado para o processo for muito fino, ou o filme condutor não for mecanicamente durável por outras razões, é recomendado que o filme condutor 4 seja sustentado com o auxílio de uma camada de suporte 12. Este procedimento pode ser utilizado, por exemplo, de tal modo que o processo seja iniciado da fabricação da camada de suporte 12. Esta camada de suporte 12 pode, por exemplo, ser um material eletricamente condutor, tal como o alumínio (Al), o aço, o cobre, ou um material isolante, tal como um polímero. Uma camada condutora 4 não padronizada pode ser feita sobre a segunda superfície da camada de suporte 4, por exemplo, pela utilização de algum método de fabricação bem-conhecido na indústria de placas de circuito. A camada condutora pode ser fabricada, por exemplo, pela laminação de um filme de cobre (Cu) sobre a superfície da camada de suporte 12. Alternativamente, é possível prosseguir fazendo a camada de suporte 12 sobre a superfície da camada condutora 4. O filme condutor 4 pode também ser um filme metálico revestido, ou algum outro filme que inclua diversas camadas, ou diversos materiais.
[030] Posteriormente no processo, os padrões condutores são feitos da camada condutora 4. Os padrões condutores devem então ser alinhados em relação aos componentes 6. O alinhamento mais facilmente executado com o auxílio de marcas de alinhamento adequadas, pelo menos algumas das quais já podem ser feitas neste estágio do processo. Diversos diferentes métodos estão disponíveis para criar as marcas de alinhamento reais. Um método possível é de fazer pequenos furos vazados 3 na camada condutora 4, na vizinhança das áreas de instalação dos componentes 6. Os mesmos furos vazados 3 podem também ser utilizados para alinhar os componentes 6 e a camada de material isolante 1. Devem de preferência existir pelo menos dois furos vazados 3, para que o alinhamento seja executado precisa- mente.
[031] Os componentes 6 estão presos na superfície da camada isolante 4 com um auxílio de um adesivo. Para a colagem, uma camada adesiva 5 é espalhada sobre a superfície de fixação da camada condutora 4, ou sobre a superfície de fixação do componente 6, ou sobre ambas. Após isto, os componentes 6 podem ser alinhados nas posições planejadas para os componentes 6, com o auxílio de furos de alinhamento 3, ou outras marcas de alinhamento. Alternativamente, é possível prosseguir primeiramente colando os componentes na camada condutora 4, posicionados uns em relação aos outros, e após isto fazer as marcas de alinhamento alinhadas em relação aos componentes. O termo superfície de fixação do componente 6 refere-se àquela superfície, a qual faceia a camada condutora 4. A superfície de fixação do componente 6 inclui as zonas de contato, por meio das quais um contato elétrico pode ser formado com o componente. Assim, as zonas de contato podem ser, por exemplo, áreas planas sobre a superfície do componente 6, ou mais usualmente protuberâncias de contato que projetam-se da superfície do componente 6. Existem geralmente pelo menos duas zonas de contato ou protuberâncias no componente 6. Em microcircuitos complexos, pode existir um maior número de zonas de contato.
[032] Em muitas modalidades, é preferível espalhar tanto adesivo sobre a superfície de fixação, ou superfícies de fixação, que o adesivo preencha inteiramente o espaço remanescente entre os componentes 6 e a camada condutora 4. Um enchimento separado não é então requerido. O enchimento do espaço entre os componentes 6 e a camada condutora 4 reforça a conexão mecânica entre o componente 6 a camada condutora 4, assim obtendo uma estrutura que é mecanicamente mais durável. A camada adesiva compreensiva e intacta também sustenta os padrões condutores 14 a serem posteriormente formados da camada condutora 4 e protege a estrutura durante os estágios de processo posteriores.
[033] O termo adesivo refere-se a um material, por meio do qual os componentes podem ser presos na camada condutora. Uma propriedade do adesivo é que o adesivo pode ser espalhado sobre a superfície da camada condutora, e/ou do componente em uma forma relativamente fluida, ou de outro modo em uma forma que se conformará à forma da superfície. Outra propriedade do adesivo é que, após o es-palhamento, o adesivo endurece, ou pode ser endurecido, pelo menos parcialmente, de modo que o adesivo será capaz de manter o componente no lugar (em relação à camada condutora), pelo menos até que o componente seja preso na estrutura em algum outro modo. Uma terceira propriedade do adesivo é a sua capacidade adesiva, isto é a sua capacidade de aderir na superfície que está sendo colada.
[034] O termo colagem refere-se à fixação do componente e da camada condutora um no outro com o auxílio de um adesivo. Assim, na colagem, um adesivo é colocado entre o componente e a camada condutora e o componente é colocado em uma posição adequada em relação à camada condutora, na qual o adesivo está em contato com o componente e a camada condutora e pelo menos parcialmente preenche o espaço entre o componente e a camada condutora. Após isto, o adesivo é permitido (pelo menos parcialmente) endurecer, ou o adesivo é ativamente endurecido (pelo menos parcialmente), de modo que o componente adere na camada condutora com o auxílio do adesivo. Em algumas modalidades, as protuberâncias de contato do componente podem, durante a colagem, estender-se através da camada adesiva para fazer contato com a camada condutora.
[035] O adesivo utilizado nas modalidades é tipicamente um epó-xi termicamente endurecido, por exemplo um NCA (adesivo não-condutor). O adesivo é selecionado para assegurar que o adesivo utili- zado terá uma adesão suficiente no filme condutor, na placa de circuito, e no componente. Uma propriedade preferida do adesivo é um coeficiente de expansão térmica adequado, de modo que a expansão térmica do adesivo não diferirá muito da expansão térmica do material circundante durante o processo. O adesivo selecionado deverá também de preferência ter um curto tempo de endurecimento, de preferência de alguns segundos no máximo. Dentro deste tempo, o adesivo deve endurecer pelo menos parcialmente, a um tal ponto que o adesivo seja capaz de manter o componente na posição. O endurecimento final pode claramente levar mais tempo e o endurecimento final pode ser planejado acontecer em conexão com estágios de processo posteriores. O adesivo deve também suportar as temperaturas de processo utilizadas, por exemplo, aquecer a uma temperatura na faixa de 100 -265° C algumas vezes, e outras tensões no processo de fabricação, por exemplo, tensões químicas e mecânicas. A condutividade elétrica do adesivo é de preferência da mesma ordem que aquela dos materiais isolantes.
[036] Uma camada de material isolante 1 adequada é selecionada como o material de base do módulo eletrônico, por exemplo, a placa de circuito. Utilizando um método adequado, rebaixos, ou furos vazados são feitos na camada de material isolante 1, de acordo com o tamanho e as posições mútuas dos componentes 6 a serem presos na camada condutora 4. Os rebaixos ou furos vazados podem também ser feitos ligeiramente maiores do que os componentes 6, em cujo caso o alinhamento da camada isolante 1 em relação à camada condutora 4 não será tão crítico. Se uma camada de material isolante 1, na qual furos vazados são feitos para os componentes 6, for utilizada no processo, certas vantagens podem ser conseguidas pela utilização, além disso, de uma camada de material isolante 11 separada, na qual os furos não são feitos. Uma tal camada de material isolante 11 pode estar localizada no topo da camada de material isolante 1 para cobrir os furos vazados para os componentes.
[037] Se for desejado fazer uma segunda camada condutora no módulo eletrônico, isto pode ser feito, por exemplo, sobre a superfície da camada de material isolante 1. Em modalidades, nas quais uma segunda camada condutora 11 é utilizada, a camada condutora pode ser feita sobre a superfície desta segunda camada condutora 11. Se desejado, padrões condutores 19 podem ser feitos de uma segunda camada condutora 9. A camada condutora 9 pode ser feita, por exemplo, em um modo correspondente ao filme condutor 4. A fabricação de um segundo filme condutor 9 não é, no entanto, necessária em modalidades simples e quando fabricando módulos eletrônicos simples. Um segundo filme condutor 9 pode, no entanto, ser explorado em muitos modos, tal como um espaço adicional para os padrões condutores e para proteger os componentes 6 e o módulo inteiro contra a radiação eletromagnética (blindagem de EMC). Com o auxílio de um segundo filme condutor 9 a estrutura pode ser reforçada e o empenamento da base de instalação, por exemplo, pode ser reduzido.
[038] Os orifícios transpassantes de alimentação, através dos quais os contatos elétricos podem ser formados entre as zonas de contato dos componentes 6 e a camada condutora 4, são feitos no módulo eletrônico. Os furos 17 são feitos na camada condutora 4 para os orifícios de alimentação, nas posições das zonas de contato (nas figuras, as protuberâncias de contato 7) dos componentes 6. Os furos 3, ou outras marcas de alinhamento disponíveis podem ser utilizados no alinhamento. Os furos 17 são feitos de tal modo que estes também penetram através da camada adesiva que foi deixada sobre as zonas de contato, ou protuberâncias de contato 7. Os furos 17 assim estendem-se para o material das protuberâncias de contato 7 ou outras zonas de contato. Os furos 17 podem ser feitos, por exemplo, perfurando com um dispositivo a laser, ou pela utilização de algum outro método adequado. Após isto, o material condutor é introduzido no furo 17, de modo que um contato elétrico é formado entre os componentes 6 a camada condutora 4.
[039] Os processos de fabricação de acordo com os exemplos podem ser implementados utilizando os métodos de fabricação, os quais são geralmente conhecidos daqueles versados na técnica de fabricação de placas de circuito.
[040] A seguir, os estágios do método mostrado nas Figuras 1-8 são examinados em maiores detalhes. ESTÁGIO A (FIGURA 1) [041] No estágio A, uma camada condutora 4 adequada é selecionada como o material inicial do processo. Uma folha em camadas, na qual a camada condutora 4 está localizada sobre a superfície de uma base de suporte 12, pode também ser selecionada como o material inicial. A folha em camadas pode ser fabricada, por exemplo, de tal modo que uma base de suporte 12 adequada seja tomada para processamento, e um filme condutor adequado para formar a camada condutora 4 está preso na superfície desta base de suporte 12.
[042] A base de suporte 12 pode ser feita, por exemplo, de um material eletricamente condutor, tal como o alumínio (Al), ou de um material isolante, tal como um polímero. A camada condutora 4 pode ser formada, por exemplo, prendendo um fino filme metálico na segunda superfície da base de suporte 12, por exemplo, laminando-a de cobre (Cu). O filme metálico pode ser preso na base de suporte, por exemplo, utilizando uma camada adesiva, a qual é espalhada sobre a superfície da base de suporte 12 ou do filme metálico antes da lamina-ção da camada metálica. Neste estágio, não precisa existir nenhum padrão no filme metálico.
[043] No exemplo da Figura 1, os furos 3 são feitos penetrando na base de suporte 12 e na camada condutora 4, para o alinhamento durante a instalação e a conexão dos componentes 6. Dois furos vazados 3, por exemplo, podem ser fabricados para cada componente 6 a ser instalado. Os furos 3 podem ser feitos utilizando algum método adequado, por exemplo, mecanicamente por usinagem, impacto, fura-ção, ou com o auxílio de um laser. No entanto, não é necessário fazer os furos vazados 3, ao contrário algumas outras marcas de alinhamento adequadas podem ser utilizadas para alinhar os componentes. Na modalidade mostrada na Figura 1, os furos vazados 3 utilizados para alinhar os componentes estendem-se através tanto da base de suporte 12 quanto do filme condutor 4. Isto tem a vantagem de que as mesmas marcas de alinhamento (os furos vazados 3) podem ser utilizadas para o alinhamento em ambos os lados da base de instalação.
[044] O estágio A pode também ser executado no mesmo modo em modalidades nas quais uma camada condutora 4 auto-sustentável é utilizada e a qual assim carece totalmente de uma camada de suporte 12. ESTÁGIO B (FIGURA 2) [045] No estágio B, uma camada adesiva 5 é espalhada sobre aquelas áreas da camada condutora 4, nas quais os componentes 6 serão presos. Estas áreas podem ser denominadas áreas de fixação. As camadas adesivas 5 podem ser alinhadas, por exemplo, com o auxílio dos furos vazados 3. A espessura da camada adesiva é selecionada de modo que o adesivo adequadamente preencha o espaço entre o componente 6 e a camada condutora 4, quando o componente 6 é pressionado por sobre a camada adesiva 5. Se o componente 6 incluir as protuberâncias de contato 7, será bom que a espessura da camada adesiva 5 seja maior, por exemplo aproximadamente 1,5-10 vezes, a altura das protuberâncias de contato 7, de modo que o espaço entre o componente 6 e a camada condutora 4 será apropriada- mente cheio. A área de superfície da camada adesiva 5 formada pelo componente 6 pode também ser ligeiramente maior do que a área de superfície correspondente do componente 6, o que também ajudará a evitar o risco de um enchimento inadequado.
[046] O estágio B pode ser modificado de tal modo que a camada adesiva 5 é espalhada sobre as superfícies de fixação dos componentes 6, ao invés de sobre as áreas de fixação da camada condutora 4. Isto pode ser executado, por exemplo, mergulhando o componente em adesivo, antes de colocá-lo no lugar no módulo eletrônico. É também possível prosseguir espalhando o adesivo sobre ambas as áreas de fixação da camada condutora 4 e sobre as superfícies de fixação dos componentes 6.
[047] O adesivo que está sendo utilizado é assim um isolante elétrico, de modo que contatos elétricos não sejam formados na camada adesiva 5 real, entre as zonas de contato (as protuberâncias de contato 7 no exemplo) do componente 6. ESTÁGIO C (FIGURA 3) [048] No estágio C, o componente 6 é colocado no lugar no módulo eletrônico. Isto pode ser feito, por exemplo, pressionando os componentes 6 na camada adesiva 5, com o auxílio de uma máquina de montagem. No estágio de montagem, os furos vazados 3 feitos para o alinhamento, ou outras marcas de alinhamento disponíveis são utilizadas para alinhar os componentes 6.
[049] Os componentes 6 podem ser alinhados individualmente, ou em grupos adequados. O procedimento típico é para que a camada condutora, a qual pode ser denominada o fundo da base de instalação, seja trazida para uma posição relativa à máquina de montagem, e após isto o componente 6 é alinhado e pressionado por sobre o fundo da base de instalação, a qual é mantida estacionária durante o alinhamento e a fixação. ESTÁGIO D (FIGURA 4) [050] No estágio D, uma camada de material isolante 1, na qual existem rebaixos pré-formados 2 ou rebaixos para os componentes 6 serem colados na camada condutora 4, é colocada sobre a camada condutora 4. A camada de material isolante 1 pode ser feita de uma base de polímero adequada, na qual os rebaixos ou as cavidades de acordo com o tamanho e a posição dos componentes 6 são feitos utilizando algum método adequado. O polímero feito pode ser, por exemplo, uma base pre-preg conhecida e amplamente utilizada na indústria de placas de circuito, a qual é feita de uma manta de fibra de vidro e um epóxi assim chamado estado b. É melhor executar o estádio D somente uma vez que a camada adesiva 5 tenha sido endurecida, ou tenha de outro modo endurecido suficientemente para que os componentes 6 permaneçam no lugar durante a colocação da camada de material isolante 1.
[051] Quando fabricando um módulo eletrônico muito simples, a camada de material isolante 1 pode ser presa na camada condutora 4 em conexão com o estágio D e o processo continuado com a padronização da camada condutora 4. ESTÁGIO E (FIGURA 5) [052] No estágio E, uma camada de material isolante não padronizada 11 é colocada sobre a camada de material isolante 1 e sobre esta uma camada condutora 9. Como a camada de material isolante 1, a camada de material isolante 11 pode ser feita de um filme de polímero adequado, por exemplo, a base pre-preg acima mencionada. A camada condutora 9 pode, por sua vez, ser, por exemplo, um filme de cobre, ou algum outro filme adequado para o propósito. ESTÁGIO F (FIGURA 6) [053] No estágio F, as camadas 1, 11, e 9 são prensadas com o auxílio de calor e pressão de tal modo que o polímero (nas camadas 1 e 11) forme uma camada unificada e apertada entre as camadas con-dutoras 4 e 9 ao redor dos componentes 6. A utilização deste procedimento torna a segunda camada condutora 9 bastante lisa e uniforme.
[054] Quando fabricando os módulos eletrônicos simples e aqueles que incluem uma única camada de padrão condutora 14, o estágio E pode mesmo ser totalmente omitido, ou as camadas 1 e 11 podem ser laminadas para a construção, sem uma camada condutora 9. ESTÁGIO G (FIGURA 7) [055] No estágio G, a base de suporte 12 é destacada ou de outro modo removida da construção. A remoção pode acontecer, por exemplo, mecanicamente ou por corrosão. O estágio G pode naturalmente ser omitido das modalidades que não empregam uma base de suporte 12. ESTÁGIO H (FIGURA 8) [056] No estágio H, os furos 17 são feitos para os orifícios de alimentação. Os furos 17 são feitos através da camada condutora 4 e da camada adesiva 5, de tal modo que o material das protuberâncias de contato 7, ou outras zonas de contato dos componentes 6 fique exposto. Os furos 17 podem ser feitos, por exemplo, por perfuração com um laser. Os furos 17 podem ser alinhados, por exemplo, com o auxílio dos furos 3. ESTÁGIO I (FIGURA 9) [057] No estágio I, o material condutor 18 é crescido para dentro dos furos 17 feitos no estágio H. No processo do exemplo, o material condutor é crescido ao mesmo tempo também em todos os lugares sobre o topo da base, de modo que a espessura das camadas condu-toras 4 e 9 também aumente.
[058] O material condutor 18 sendo crescido pode ser, por exemplo, o cobre, ou algum outro material suficientemente eletricamente condutor. A escolha do material condutor 18 deve levar em conta a capacidade do material de formar um contato elétrico com as protube-râncias de contato 7 do componente 6. Em um processo do exemplo, o material condutor é principal mente o cobre. A metalizaçâo de cobre pode ser executada revestindo os furos 17 com uma fina camada de cobre químico e então continuando o revestimento utilizando um método de crescimento de cobre eletroquímico. O cobre químico é utilizado, por exemplo, porque este também forma uma superfície sobre o adesivo e atua como um condutor elétrico no revestimento eletroquímico. O crescimento do metal pode assim ser executado utilizando um método químico molhado, em cujo caso o crescimento será econômico.
[059] No processo do exemplo, os furos 17 dos orifícios de alimentação são primeira mente limpos utilizando um tratamento desengordura nte de três estágios. Após isto, os orifícios de alimentação são metalizados de tal modo que um revestimento de SnPd catalisando o polímero seja prime ira mente formado, após o que uma fina camada (aproximadamente 2 μηπ) é depositada sobre a superfície. A espessura do cobre é aumentada utilizando a deposição eletroquímica.
[060] O estágio I está destinado a formar um contato elétrico entre o componente 6 a camada condutora 4. No estágio I, não é portanto essencial aumentar a espessura das camadas condutoras 4 e 9, ao contrário o processo pode ser igual mente bem planejado de tal modo que no estágio I os furos 17 sejam somente cheios com um material adequado. A camada condutora 18 pode ser feita, por exemplo, enchendo os furos 17 com uma pasta eletricamente condutora, ou pela utilização de algum outro método de metalizaçâo adequado para as microvias.
[061] Nas figuras posteriores, a camada condutora 18 está mostrada com as camadas condutoras 4 e 9 mescladas. ESTÁGIO J (FIGURA 10) [062] No estágio J, os padrões condutores 14 e 19 desejados são formados das camadas condutoras 4 e 9 sobre a superfície da base, Se somente uma única camada condutora 4 for utilizada na modalidade, os padrões são formados sobre somente um lado da base. É também possível prosseguir em tal modo que os padrões condutores sejam somente formados da camada condutora 4, mesmo se uma segunda camada 9 for também utilizada na modalidade. Em uma tal modalidade, a camada condutora 9 não padronizada pode atuar, por exemplo, como uma camada mecanicamente de suporte ou protetora do módulo eletrônico, ou como uma proteção contra a radiação eletromagnética.
[063] Os padrões condutores 14 podem ser feitos, por exemplo, removendo o material condutor da camada condutora 4 fora dos padrões condutores. O material condutor pode ser removido, por exemplo, utilizando um dos métodos de padronização e de corrosão que são amplamente utilizados e bem-conhecídos na indústria de placas de circuito.
[064] Após o estágio J, o módulo eletrônico inclui um componente 6, ou diversos componentes 6 e padrões condutores 14 e 19 (em algumas modalidades somente os padrões condutores 14), com o auxílio dos quais o componente ou componentes podem ser conectados a um circuito externo, ou uns nos outros. As condições para fabricar uma totalidade funcional então já existem. O processo pode assim ser projetado de tal modo que o módulo eletrônico já esteja acabado após o estágio J e a Figura 10 mostra um exemplo de um módulo eletrônico possível que pode ser fabricado utilizando os métodos do exemplo. Se for desejado, o processo pode também continuar após o estágio J, por exemplo, revestindo o módulo eletrônico com uma substância protetora, ou fazendo padrões condutores adicionais sobre a primeira e/ou segunda superfície do módulo eletrônico. FIGURA 11 [065] A Figura 11 mostra um módulo eletrônico de muitas camadas, o qual inclui três bases 1 laminadas uma sobre a outra, juntamente com os seus componentes 6, e um total de seis camadas de padrão condutor 14 e 19. As bases 1 estão presas umas nas outras com o auxílio de camadas intermediárias 32. A camada intermediária 32 pode ser, por exemplo, uma camada epóxi pre-preg, a qual é laminada entre as bases de instalação 1. Após isto, os furos que correm através do módulo são perfurados no módulo eletrônico, de modo a formarem os contatos. Os contatos são formados com o auxílio de uma camada condutora 31 crescida dentro dos furos. Com o auxílio dos condutos 31 que correm através do módulo eletrônico, as várias camadas de padrão condutor 14 e 19 das bases de instalação 1 podem ser adequadamente conectadas umas nas outras, assim formando uma totalidade funcional de múltiplas camadas.
[066] Com base no exemplo da Figura 11, fica claro que o método pode também ser utilizado para fabricar muitos tipos diferentes de estruturas de circuito tridimensionais. O método pode ser utilizado, por exemplo, de tal modo que diversos circuitos de memória sejam colocados uns sobre os outros, assim formando um pacote que contém diversos circuitos de memória, no qual os circuitos de memória estão conectados uns nos outros para formar uma única totalidade funcional. Tais pacotes podem ser denominados módulos multichip tridimensionais. Nos módulos deste tipo os chips podem ser livremente selecionados e os contatos entre os vários chips pode ser facilmente fabricados de acordo com os circuitos selecionados.
[067] Os submódulos (as bases 1 com seus componentes 6 e condutores 14 e 19) de um módulo eletrônico de múltiplas camadas podem ser fabricados, por exemplo, utilizando um dos métodos de fa- bricação de módulos eletrônicos acima descritos. Alguns dos submó-dulos a serem conectados na construção em camadas podem, é claro, ser fabricados quase tão facilmente utilizando algum outro método adequado para o propósito.
[068] Os exemplos das Figuras 1-11 mostram alguns processos possíveis, com o auxílio dos quais a invenção pode ser explorada. A invenção não está, no entanto, restrita a somente os processos acima descritos, mas ao contrário a invenção também abrange vários outros processos e seus produtos finais, levando em conta o escopo total das reivindicações e a interpretação de suas equivalências. A invenção também não está restrita a somente as construções e métodos descritos pelos exemplos, sendo ao contrário óbvio para alguém versado na técnica que várias aplicações da invenção podem ser utilizadas para fabricar uma ampla gama de diferentes módulos eletrônicos e placas de circuito, os quais diferem grandemente dos exemplos acima descritos. Assim, os componentes e a fiação das figuras estão mostrados somente com a intenção de ilustrar o processo de fabricação. Assim, muitas alterações e desvios do processo dos exemplos acima mostrados podem ser feitos, enquanto apesar de tudo permanecendo dentro da idéia básica de acordo com a invenção. As alterações podem referir-se, por exemplo, às técnicas de fabricação descritas nos diferentes estágios, ou à sequência mútua dos estágios de processo.
[069] Com o auxílio do método, é também possível fabricar pacotes de componentes para conexão a uma placa de circuito. Tais pacotes podem também incluir diversos componentes que estão eletricamente conectados uns nos outros.
[070] O método pode também ser utilizado para fabricar módulos elétricos totais. O módulo pode também ser uma placa de circuito, na superfície externa da qual os componentes podem ser presos, no mesmo modo que uma placa de circuito convencional.
REIVINDICAÇÕES

Claims (23)

1. Método para fabricar um módulo eletrônico, o método compreendendo: - proporcionar um componente (6), o qual tem uma superfície de contato provido com zonas de contato (7), - proporcionar uma camada condutora (4) e criar padrões condutores (14) a partir da camada condutora (4), - criar uma camada de material isolante (1), a qual circunda o componente (6), sobre a primeira superfície da camada condutora (4), caracterizado pelo fato de que a camada condutora possui uma primeira superfície com uma área de fixação para a fixação do componente (6) e pelas etapas de; - espalhar uma camada de adesivo (5) na superfície de contato do componente (6) e/ou na área de fixação da primeira superfície da camada condutora (4) de modo que a primeira superfície da camada condutora (4) esteja essencialmente livre de adesivo (5) fora da área de fixação; - colar o componente (6), do lado da superfície de contato, na área de fixação da primeira superfície da camada condutora (4), com a ajuda da camada espalhada de adesivo (5); e - abrir orifícios transpassantes de alimentação (17) para conectar eletricamente as zonas de contato (7) do componente (6) à camada condutora (4).
2. Método de acordo com a reivindicação 1, caracterizado pelo fato de que, quando colando o componente (6): - a camada adesiva (5) é espalhada sobre a superfície da camada condutora (4), e - a superfície de contato do componente (6) é pressionada para dentro da camada adesiva (5).
3. Método de acordo com a reivindicação 1, caracterizado pelo fato de que, quando colando o componente: - camadas adesivas (5) são espalhadas sobre a superfície de contato do componente (6) e na primeira superfície da camada condutora, e - as camadas adesivas (5) são pressionadas umas contra as outras.
4. Método de acordo com a reivindicação 2 ou 3, caracterizado pelo fato de que pelo menos um componente (6) é colado na camada condutora (4) e a camada adesiva (5) é espalhada sobre áreas da superfície da camada condutora (4), de tal modo que a superfície da camada condutora (4) fique essencialmente livre de adesivo fora das áreas de fixação dos componentes (6).
5. Método de acordo com a reivindicação 1, caracterizado pelo fato de que, quando colando o componente: - camadas adesivas (5) são espalhadas sobre a superfície de contato do componente (6), e - as camadas adesivas (5) sobre a superfície do componente (6) é pressionada contra a camada condutora (4).
6. Método de acordo com qualquer uma das reivindicações 1 a 5, caracterizado pelo fato de que: - pelo menos uma marca de alinhamento é feita sobre a camada condutora (4), para o alinhamento de um componente (6), e - o componente (6) é colado na camada condutora (4), alinhada em relação a pelo menos uma marca de alinhamento.
7. Método de acordo com a reivindicação 6, caracterizado pelo fato de que pelo menos uma marca de alinhamento é um furo vazado (3), o qual penetra na camada condutora (4).
8. Método de acordo com qualquer uma das reivindicações 1 a 7, caracterizado pelo fato de que os padrões condutores (14) são feitos da camada condutora (4) pela remoção de parte do material da camada condutora (4), de modo que o material restante forme os padrões condutores (14).
9. Método de acordo com qualquer uma das reivindicações 1 a 8, caracterizado pelo fato de que aberturas são feitas na camada condutora (4) e na camada adesiva (5) na posição das zonas de contato do componente (6), de modo a formar orifícios transpassantes de alimentação (17).
10. Método de acordo com qualquer uma das reivindicações 1 a 9, caracterizado pelo fato de que uma camada de suporte (12) é fixada na camada condutora (4), e depois removida após a fabricação da camada de material isolante (1), mas antes da fabricação dos padrões condutores (14).
11. Método de acordo com qualquer uma das reivindicações 1 a 10, caracterizado pelo fato de que a camada de material isolante (1) que circunda o componente (1) é fabricada prendendo uma camada de material isolante (1), na qual rebaixos ou cavidades para o componente (6) ou os componentes (6) foram feitos, na camada condutora (4).
12. Método de acordo com a reivindicação 11, caracterizado pelo fato de que uma segunda camada de material isolante (11), a qual é unificada com, e cobre o componente (6), é fixada na superfície da primeira camada de material isolante (1), por sua vez fixada na camada condutora (4).
13. Método de acordo com qualquer uma das reivindicações 1 a 12, caracterizado pelo fato de que uma segunda camada de padrão condutor (19) é fabricada sobre a superfície oposta da camada de material isolante (1).
14. Método de acordo com qualquer uma das reivindicações 1 a 13, caracterizado pelo fato de que um componente separa- do, o qual não está conectado a uma estrutura de placa de circuito, é colado na camada condutora (4).
15. Método de acordo com qualquer uma das reivindicações 1 a 14, caracterizado pelo fato de que mais de um componente (6) é embutido no módulo eletrônico, de modo correspondente.
16. Método de acordo com a reivindicação 15, caracterizado pelo fato de que os componentes (6) embutidos na base são eletricamente conectados, uns nos outros, de modo a formarem uma totalidade funcional.
17. Método de acordo com qualquer uma das reivindicações 1 a 16, caracterizado pelo fato de que um primeiro módulo é fabricado juntamente com pelo menos um segundo módulo e os módulos fabricados são presos, um no outro, um em cima do outro, de modo que os módulos ficam alinhados, um com o outro.
18. Método de acordo com a reivindicação 17, caracterizado pelo fato de que furos para os orifícios transpassantes de alimentação (31) são feitos através dos módulos que estão presos uns sobre os outros e condutores são feitos nos furos (31) assim criados, de modo a conectar os circuitos eletrônicos em cada um dos módulos, uns aos outros, para formarem uma totalidade funcional.
19. Módulo eletrônico, o qual inclui: - uma camada de material isolante (1), a qual tem uma primeira superfície e uma segunda superfície, - pelo menos um furo ou rebaixo na camada de material isolante (1), o qual abre por sobre a primeira superfície, - pelo menos um componente (6) dentro do pelo menos um furo ou rebaixo, cujo componente (6) inclui zonas de contato (7) naquele lado do componente (6) que faceia a primeira superfície da camada de material isolante (1), e cujo componente (6) está posicionado de tal modo que as zonas de contato ficam localizadas a uma distância do nível da primeira superfície da camada de material isolante (1), e - uma camada de padrão condutor (14), a qual corre sobre a primeira superfície da camada de material isolante (1) e estende-se sobre pelo menos um furo ou rebaixo na camada de material isolante (1)e no local das zonas de contato (7) dos componentes (6), e caracterizado pelo fato de compreender ainda: - uma camada adesiva endurecida (5) dentro do furo ou rebaixo na camada de material isolante (1), entre o componente (6) e a camada condutora (14), e - formações de material condutor (17) que penetram na camada adesiva endurecida (5), para formar um contato elétrico entre a camada de padrão condutor (14) e as zonas de contato (7) do componente (6).
20. Módulo eletrônico de acordo com a reivindicação 19, caracterizado pelo fato de que a espessura do componente (6) é menor do que a espessura da camada de material isolante (1) na direção entre a primeira superfície e a segunda superfície da camada de material isolante (1).
21. Módulo eletrônico de acordo com a reivindicação 19 ou 20, caracterizado pelo fato de que a dita camada de padrão condutor (14) é substancialmente plana, de modo que toda a superfície da camada de padrão condutor (14) que apoia contra a camada de material isolante (1), e o furo ou rebaixo para o componente (6) na camada de material isolante (1), estão localizados substancialmente no nível da primeira superfície da camada de material isolante (1).
22. Módulo eletrônico de acordo com qualquer uma das reivindicações 19 a 21, caracterizado pelo fato de incluir uma segunda camada de padrão condutor (19), a qual corre sobre a segunda superfície da camada de material isolante (1).
23. Módulo eletrônico de acordo com qualquer uma das rei- vindicações 19 a 22, caracterizado pelo fato de incluir diversos componentes (6), os quais estão conectados eletricamente, uns nos outros, por meio de padrões condutores, de tal modo que os componentes (6) formem uma totalidade funcional.
BRPI0408964A 2003-04-01 2004-03-31 método para fabricar um módulo eletrônico e módulo eletrônico BRPI0408964B1 (pt)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20030493A FI115601B (fi) 2003-04-01 2003-04-01 Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
PCT/FI2004/000195 WO2004089048A1 (en) 2003-04-01 2004-03-31 Method for manufacturing an electronic module and an electronic module

Publications (2)

Publication Number Publication Date
BRPI0408964A BRPI0408964A (pt) 2006-04-04
BRPI0408964B1 true BRPI0408964B1 (pt) 2017-05-09

Family

ID=8565909

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI0408964A BRPI0408964B1 (pt) 2003-04-01 2004-03-31 método para fabricar um módulo eletrônico e módulo eletrônico

Country Status (12)

Country Link
US (2) US7663215B2 (pt)
EP (1) EP1609339B1 (pt)
JP (1) JP4205749B2 (pt)
KR (1) KR100687976B1 (pt)
CN (2) CN100556233C (pt)
AT (1) ATE531242T1 (pt)
BR (1) BRPI0408964B1 (pt)
CA (1) CA2520992C (pt)
FI (1) FI115601B (pt)
HK (1) HK1089328A1 (pt)
MX (1) MXPA05010527A (pt)
WO (1) WO2004089048A1 (pt)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8704359B2 (en) * 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI20041680A (fi) 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
FI20040592A (fi) 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
US7441329B2 (en) * 2004-06-07 2008-10-28 Subtron Technology Co. Ltd. Fabrication process circuit board with embedded passive component
FI117814B (fi) 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
US8487194B2 (en) * 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
FI117369B (fi) 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI20041525A (fi) * 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
FI122128B (fi) 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
GB2441265B (en) 2005-06-16 2012-01-11 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
FI20060256L (fi) 2006-03-17 2006-03-20 Imbera Electronics Oy Piirilevyn valmistaminen ja komponentin sisältävä piirilevy
US8841759B2 (en) * 2006-12-23 2014-09-23 Lg Innotek Co., Ltd. Semiconductor package and manufacturing method thereof
KR20080058987A (ko) * 2006-12-23 2008-06-26 엘지이노텍 주식회사 반도체 패키지 및 그 제조방법
US20080192446A1 (en) * 2007-02-09 2008-08-14 Johannes Hankofer Protection For Circuit Boards
US8522051B2 (en) * 2007-05-07 2013-08-27 Infineon Technologies Ag Protection for circuit boards
US7926173B2 (en) 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
CN101682990A (zh) * 2007-05-08 2010-03-24 奥卡姆业务有限责任公司 无焊料电子组件及其制造方法
JP5012896B2 (ja) * 2007-06-26 2012-08-29 株式会社村田製作所 部品内蔵基板の製造方法
US20090035454A1 (en) * 2007-07-31 2009-02-05 Occam Portfolio Llc Assembly of Encapsulated Electronic Components to a Printed Circuit Board
US8300425B2 (en) * 2007-07-31 2012-10-30 Occam Portfolio Llc Electronic assemblies without solder having overlapping components
US8024858B2 (en) 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
US7935893B2 (en) 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
JP2009218545A (ja) 2008-03-12 2009-09-24 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP2009231818A (ja) 2008-03-21 2009-10-08 Ibiden Co Ltd 多層プリント配線板及びその製造方法
US8264085B2 (en) 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
WO2009147936A1 (ja) 2008-06-02 2009-12-10 イビデン株式会社 多層プリント配線板の製造方法
KR100997793B1 (ko) 2008-09-01 2010-12-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR101048515B1 (ko) * 2008-10-15 2011-07-12 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR101013994B1 (ko) 2008-10-15 2011-02-14 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
DE102008043122A1 (de) * 2008-10-23 2010-04-29 Robert Bosch Gmbh Elektrische Schaltungsanordnung sowie Verfahren zum Herstellen einer elektrischen Schaltungsanordnung
CN102204418B (zh) * 2008-10-30 2016-05-18 At&S奥地利科技及系统技术股份公司 用于将电子部件集成到印制电路板中的方法
KR20100048610A (ko) * 2008-10-31 2010-05-11 삼성전자주식회사 반도체 패키지 및 그 형성 방법
KR100999539B1 (ko) 2008-11-04 2010-12-08 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR100972051B1 (ko) 2008-11-07 2010-07-23 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR100986831B1 (ko) 2008-11-07 2010-10-12 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR100972050B1 (ko) 2008-11-07 2010-07-23 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR101047484B1 (ko) * 2008-11-07 2011-07-08 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
JP5161732B2 (ja) * 2008-11-11 2013-03-13 新光電気工業株式会社 半導体装置の製造方法
US8124449B2 (en) 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
FI122216B (fi) * 2009-01-05 2011-10-14 Imbera Electronics Oy Rigid-flex moduuli
FI20095110A0 (fi) * 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
FI20095557A0 (fi) 2009-05-19 2009-05-19 Imbera Electronics Oy Valmistusmenetelmä ja elektroniikkamoduuli, joka tarjoaa uusia mahdollisuuksia johdevedoille
KR101084910B1 (ko) * 2009-10-12 2011-11-17 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101104210B1 (ko) * 2010-03-05 2012-01-10 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
US8735735B2 (en) 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
KR101075645B1 (ko) * 2010-08-18 2011-10-21 삼성전기주식회사 임베디드 회로기판의 제조 방법
AT13055U1 (de) * 2011-01-26 2013-05-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
US8923008B2 (en) 2011-03-08 2014-12-30 Ibiden Co., Ltd. Circuit board and method for manufacturing circuit board
WO2012164719A1 (ja) * 2011-06-02 2012-12-06 株式会社メイコー 部品内蔵基板及びその製造方法
WO2012164720A1 (ja) * 2011-06-02 2012-12-06 株式会社メイコー 部品内蔵基板及びその製造方法
KR101216414B1 (ko) 2011-06-30 2012-12-28 아페리오(주) 인쇄회로기판의 제조방법
JP2013211519A (ja) * 2012-02-29 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
US8860202B2 (en) * 2012-08-29 2014-10-14 Macronix International Co., Ltd. Chip stack structure and manufacturing method thereof
WO2014041628A1 (ja) * 2012-09-12 2014-03-20 株式会社メイコー 部品内蔵基板及びその製造方法
US20150041993A1 (en) * 2013-08-06 2015-02-12 Infineon Technologies Ag Method for manufacturing a chip arrangement, and a chip arrangement
US9941229B2 (en) 2013-10-31 2018-04-10 Infineon Technologies Ag Device including semiconductor chips and method for producing such device
EP3075006A1 (de) 2013-11-27 2016-10-05 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US11523520B2 (en) * 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
GB2524791B (en) * 2014-04-02 2018-10-03 At & S Austria Tech & Systemtechnik Ag Placement of component in circuit board intermediate product by flowable adhesive layer on carrier substrate
KR101630435B1 (ko) * 2014-04-21 2016-06-15 주식회사 심텍 임베디드 인쇄회로기판 및 그 제조 방법
KR101640751B1 (ko) 2014-09-05 2016-07-20 대덕전자 주식회사 인쇄회로기판 및 제조방법
US9721799B2 (en) 2014-11-07 2017-08-01 Advanced Semiconductor Engineering, Inc. Semiconductor package with reduced via hole width and reduced pad patch and manufacturing method thereof
US10079156B2 (en) 2014-11-07 2018-09-18 Advanced Semiconductor Engineering, Inc. Semiconductor package including dielectric layers defining via holes extending to component pads
US9420695B2 (en) * 2014-11-19 2016-08-16 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process
US9426891B2 (en) * 2014-11-21 2016-08-23 Advanced Semiconductor Engineering, Inc. Circuit board with embedded passive component and manufacturing method thereof
DE102015214219A1 (de) 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Bauelements und ein Bauelement
DE102016219116A1 (de) * 2016-09-30 2018-04-05 Robert Bosch Gmbh Verfahren zum Herstellen einer elektronischen Baugruppe und elektronische Baugruppe, insbesondere für ein Getriebesteuermodul
JP6708264B2 (ja) * 2016-12-21 2020-06-10 株式会社村田製作所 電子部品内蔵基板の製造方法、電子部品内蔵基板、電子部品装置及び通信モジュール
US10057989B1 (en) * 2017-04-10 2018-08-21 Tactotek Oy Multilayer structure and related method of manufacture for electronics
TWI771610B (zh) * 2019-09-02 2022-07-21 矽品精密工業股份有限公司 電子封裝件及其承載結構與製法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
DE3248385A1 (de) * 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
JPS6079770U (ja) 1983-11-07 1985-06-03 関西日本電気株式会社 積層型ハイブリツドｉｃ
FR2599893B1 (fr) 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
JPH0744320B2 (ja) * 1989-10-20 1995-05-15 松下電器産業株式会社 樹脂回路基板及びその製造方法
US5355102A (en) * 1990-04-05 1994-10-11 General Electric Company HDI impedance matched microwave circuit assembly
JP3094481B2 (ja) 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
US5552633A (en) * 1995-06-06 1996-09-03 Martin Marietta Corporation Three-dimensional multimodule HDI arrays with heat spreading
JP2830812B2 (ja) * 1995-12-27 1998-12-02 日本電気株式会社 多層プリント配線板の製造方法
KR20000057687A (ko) * 1996-12-19 2000-09-25 엔도 마사루 프린트 배선판 및 그 제조방법
JPH10223800A (ja) * 1997-02-12 1998-08-21 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP2000311229A (ja) 1999-04-27 2000-11-07 Hitachi Ltd Ｉｃカード及びその製造方法
JP2001053447A (ja) 1999-08-05 2001-02-23 Iwaki Denshi Kk 部品内蔵型多層配線基板およびその製造方法
DE19940480C2 (de) * 1999-08-26 2001-06-13 Orga Kartensysteme Gmbh Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Chipkarte mit einer Leiterbahnträgerschicht und Verfahren zur Herstellung einer Chipkarte
US6284564B1 (en) * 1999-09-20 2001-09-04 Lockheed Martin Corp. HDI chip attachment method for reduced processing
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
JP3451373B2 (ja) 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
US6475877B1 (en) * 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
US6396148B1 (en) * 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
US6713859B1 (en) * 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
US6489185B1 (en) * 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP2003037205A (ja) 2001-07-23 2003-02-07 Sony Corp Ｉｃチップ内蔵多層基板及びその製造方法
FI115285B (fi) * 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
US6701614B2 (en) * 2002-02-15 2004-03-09 Advanced Semiconductor Engineering Inc. Method for making a build-up package of a semiconductor
JP2003249763A (ja) * 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
EP1754986B1 (en) * 2002-04-01 2012-12-05 Ibiden Co., Ltd. Optical communication device and optical communication device manufacturing method
US6876082B2 (en) * 2002-08-08 2005-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Refractory metal nitride barrier layer with gradient nitrogen concentration
FI20031341A (fi) * 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP2006216711A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板

Also Published As

Publication number Publication date
US20100062568A1 (en) 2010-03-11
BRPI0408964A (pt) 2006-04-04
US20060278967A1 (en) 2006-12-14
FI20030493A0 (fi) 2003-04-01
US7663215B2 (en) 2010-02-16
KR20060005348A (ko) 2006-01-17
CN101546759A (zh) 2009-09-30
JP4205749B2 (ja) 2009-01-07
JP2006523375A (ja) 2006-10-12
ATE531242T1 (de) 2011-11-15
FI20030493A (fi) 2004-10-02
EP1609339B1 (en) 2011-10-26
CN101546759B (zh) 2011-07-06
MXPA05010527A (es) 2006-03-10
KR100687976B1 (ko) 2007-02-27
FI115601B (fi) 2005-05-31
CN100556233C (zh) 2009-10-28
CN1771767A (zh) 2006-05-10
HK1089328A1 (en) 2006-11-24
CA2520992C (en) 2013-01-22
US8034658B2 (en) 2011-10-11
CA2520992A1 (en) 2004-10-14
WO2004089048A1 (en) 2004-10-14
EP1609339A1 (en) 2005-12-28

Similar Documents

Publication Publication Date Title
BRPI0408964B1 (pt) método para fabricar um módulo eletrônico e módulo eletrônico
KR101101603B1 (ko) 전자 모듈 제조 방법
JP4510020B2 (ja) 電子モジュールの製造方法
FI117814B (fi) Menetelmä elektroniikkamoduulin valmistamiseksi
US8076586B2 (en) Heat conduction from an embedded component
KR101013325B1 (ko) 베이스에 부품을 삽입하고 콘택을 형성하는 방법
US8817485B2 (en) Single-layer component package
US7719851B2 (en) Electronics module and method for manufacturing the same
JP2010153505A (ja) 微細配線パッケージ及びその製造方法
US20060076686A1 (en) Method for manufacturing an electronic module, and an electronic module
BR112018075790B1 (pt) Módulo e método de fabricação de uma variedade de módulos
US9281269B2 (en) Integrated circuit package and method of manufacture
US8222723B2 (en) Electric module having a conductive pattern layer

Legal Events

Date Code Title Description
B07A Application suspended after technical examination (opinion) [chapter 7.1 patent gazette]
B06A Patent application procedure suspended [chapter 6.1 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]
B25D Requested change of name of applicant approved
B25G Requested change of headquarter approved
B25A Requested transfer of rights approved