KR20050059044A - 향상된 저장 밀도를 갖는 다중-상태 ｍｒａｍ - Google Patents

향상된 저장 밀도를 갖는 다중-상태 ｍｒａｍ Download PDF

Info

Publication number
KR20050059044A
KR20050059044A KR1020057000876A KR20057000876A KR20050059044A KR 20050059044 A KR20050059044 A KR 20050059044A KR 1020057000876 A KR1020057000876 A KR 1020057000876A KR 20057000876 A KR20057000876 A KR 20057000876A KR 20050059044 A KR20050059044 A KR 20050059044A
Authority
KR
South Korea
Prior art keywords
free
ferromagnetic
ferromagnetic region
magnetic moment
moment vector
Prior art date
Application number
KR1020057000876A
Other languages
English (en)
Other versions
KR101000287B1 (ko
Inventor
존 엠. 슬러터
레오니드 사브첸코
허버트 고론킨
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20050059044A publication Critical patent/KR20050059044A/ko
Application granted granted Critical
Publication of KR101000287B1 publication Critical patent/KR101000287B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Abstract

적용된 자기장상에서 양호한 방향으로 고정된 자기 모멘트 벡터(20)를 갖는 피닝된 강자성 영역(19), 피닝된 강자성 영역상에 위치된 비-강자성 스페이서층(24), N개의 안정 위치들을 갖는 자유 강자성 영역 내 자유 자기 모멘트 벡터(30)를 제공하도록 성계된 이방성을 갖는 자유 강자성 영역(26)을 포함하는 다중-상태 자기저항 랜덤 액세스 메모리 장치(7)가 개시되는데, 여기서 N은 비-강자성 스페이서층 상에 위치된 두개 이상의 총 수이다. 안정 위치들의 수 N은 자유 강자성 영역의 형상 이방성에 의해 유도될 수 있고, N개의 안정 위치 각각은 고유의 저항 값을 갖는다.

Description

향상된 저장 밀도를 갖는 다중-상태 ＭＲＡＭ{Multi-state MRAM with improved storage density}
본 발명은 반도체 메모리 장치들에 관한 것이고, 특히, 본 발명은 자기장을 이용하는 반도체 랜덤 액세스 메모리 장치들에 관한 것이다.
종래의 반도체 메모리 장치들은 전자 전하를 저장하여 메모리 상태를 저장한다. 그러나, 자기저항 랜덤 액세스 메모리(magnetoresistive random access memory)(이하 MRAM으로 언급됨) 장치들은 자기 물질이나 구조에 생성된 자기 모멘트 벡터(magnetic moment vector)의 방향을 이용하여 메모리 상태를 저장한다. 따라서, MRAM 장치 내의 메모리 상태는 전력에 의해서가 아니라, 자기 모멘트 벡터의 방향에 의해 유지된다. 그러나, 상업적으로 실용화되도록, MRAM은 현재 메모리 기술들에 필적하는 메모리 밀도를 가져야 하고, 미래 세대를 위해 스케일 가능해야 하며, 저전압에서 동작하고, 저전력 소비를 가져야 하며, 경쟁력 있는 판독/기록 속도를 가져야 한다.
종래의 MRAM 기술에 있어서, 데이터를 저장하는 것은 자기장을 적용하여 MRAM 장치 내의 자기 물질로 하여금 두개의 가능한 메모리 상태들 중 하나로 자화하게 함으로써 달성된다. 따라서, 단일 MRAM 장치는 일반적으로 메모리 밀도를 증가시키도록 정보의 1비트를 저장하고, MRAM 장치는 보다 작은 면적으로 횡적으로 축소되어야 한다.
그러나, 비트 면적이 축소되기 때문에, 3가지 문제들이 발생한다. 첫째로, 스위치하기 위해 보다 많은 전류를 요구하는 형상과 막두께 때문에 스위칭 필드가 증가한다. 둘째로, 전체 스위칭 부피가 감소되어, 부피와 스위칭 필드에 비례하는 반전을 위한 에너지 장벽이 감소한다. 에너지 장벽은 자기 모멘트 벡터들을 하나의 상태에서 다른 상태로 스위치하는데 필요한 에너지의 양을 나타낸다. 에너지 장벽은 MRAM 장치의 데이터 보존과 에러율을 결정하고, 장벽이 너무 작다면, 열 변동에 기인한 의도하지 않은 반전들이 발생할 수 있다. 마지막으로, 스위칭 필드는 형상에 따라 생성되기 때문에, 비트 사이즈가 축소함에 따라 스위칭 필드는 형상 변화들에 보다 민감하게 된다. 사진 제판 스케일링(photolithography scaling)은 작은 면적에서 보다 난해해지기 때문에, MRAM 장치들은 엄격한 스위칭 분배들을 유지하기가 어려울 것이다.
따라서, 본 발명의 목적은 다중 상태들을 저장할 수 있는 신규하고 개선된 MRAM 장치를 제공하는 것이다.
도 1은 본 발명에 따른 다중-상태 자기저항 랜덤 액세스 메모리 장치의 단면도.
도 2는 본 발명에 따라 도 1에 도시된 다중-상태 자기저항 랜덤 액세스 메모리 장치의 평면도.
도 3은 다양한 상태들에 있어서 다중-상태 자기저항 랜덤 액세스 메모리 장치의 저항 값들을 도시하는 그래프.
도 4는 다중-상태 자기저항 랜덤 액세스 메모리 장치에 기록하는데 사용된 다양한 전류 펄스들을 도시하는 그래프.
상기 지정된 목적들과 이점들 및 다른 것들을 달성하도록, 다중-상태 MRAM 셀이 개시된다. 양호한 실시예에서, 다중-상태 MRAM 셀은 저항을 갖고, 제1 도전선과 베이스 전극 사이에 끼워진 다중-상태 MRAM 장치를 포함한다. 또한, 제2 도전선은 베이스 전극에 근접하여 위치된다. 양호한 실시예에서, 다중-상태 MRAM 장치는 베이스 전극에 인접하여 위치된 피닝된 합성 반-강자성 영역(pinned synthetic anti-ferromagnetic region)을 포함한다. 피닝된 합성 반-강자성 영역은 반-강자성 피닝층(anti-ferromagnetic region pinning layer)을 포함하고, 제1 도전선에 대해 첫번째 0이 아닌 각(first non-zero angle)으로 선호되는 방향으로 배향되는 피닝된 강자성층을 갖는다. 또한, 비-강자성 스페이서층(non-ferrogmagnetic spacer layer)은 피닝된 합성 반-강자성 영역상에 위치된다.
자유 강자성 영역은 비-강자성 스페이서층상에 위치되며 제2 도전선에 인접하게 위치된다. 자유 강자성 영역은 인가된 자기장의 존재하에서 자유롭게 회전하는 자유 자기 모멘트 벡터를 갖고, 양호한 실시예에서, 이하에 기술될 바와 같이, 예컨대 4개와 같은 두개 이상의 안정 상태들을 허용하도록 설계된 형상을 갖는다.
양호한 실시예에서, 자유 자기저항 영역은 두개의 강자성층들 사이에 끼워진 반-강자성 커플링 스페이서층들(anti-ferrogmagnetic coupling spacer layers)을 포함하는 3층 구조를 포함한다. 또한, 제1 도전선의 목적은 비트선으로서 동작하는 것이고, 제2 도전선의 목적은 스위치선으로서 동작하는 것이다. 이 도전선들은 원하는 상태로 자유 자기 모멘트 벡터를 정렬하기 위한 자기장을 유도하도록 전류 펄스들을 MRAM 장치에 공급한다.
MRAM 장치의 다중 상태들은 자유 강자성 영역 내의 유도된 이방성에 의해 생성된다. 양호한 실시예에서, 자유 강자성 영역의 형상은 다중 자기 상태들을 생성하도록 선택되고, 제1 난이축(hard axis)은 제1 도전 영역과 평행하고, 제2 난이축은 제2 도전 영역과 평행하다. 따라서, 자유 자기 모멘트 벡터는 이 두 방향들 중 어느 하나에서도 안정하지 못할 것이다.
또한, 양호한 실시예에서, 제1 용이축(easy axis)과 제2 용이축 모두 제1 난이축, 제2 난이축, 및 피닝된 자기 모멘트 벡터에 대해 0이 아닌 각들로 배향되도록 자유 강자성 영역의 형상이 선택된다. 제1 용이축과 제2 용이축도 서로에 대해 90°각이 되도록 선택된다. 제1 용이축은 제1 안정 위치와 제3 안정 위치를 생성하는데, 제1 안정 위치와 제3 안정 위치는 제1 용이축을 따라 반-평행(anti-parallel)하다. 제2 용이축은 제2 안정 위치와 제4 안정 위치를 생성하는데, 제2 안정 위치와 제4 안정 위치는 제2 용이축을 따라 반-평행하다.
따라서, 양호한 실시예에서, 4개의 안정 위치들은 자유 강자성 영역의 이방성이 유도된 형상에 의해 생성된다. 그러나, 자유 강자성 영역에 두개 이상의 안정 위치들을 생성하도록 다른 방법들이 사용될 수 있다는 점이 이해될 것이다. 또한, 각 안정 위치는 피닝된 자기 모멘트 벡터에 대해 고유한 각으로 배향되기 때문에, MRAM 장치의 저항은, 자유 자기 모멘트 벡터가 어느 안정 위치로 정렬되는가에 의존한다. 따라서, 4개의 안정 위치들은 MRAM 장치의 저항을 측정함으로써 측정될 수 있다.
본 발명의 전술된 및 또다른 보다 특정한 목적들과 이점들은 이하의 도면들과 관련하여 기술된 양호한 실시예들의 상세한 설명으로부터 당업자에게 쉽게 분명해질 것이다.
이제, 본 발명에 따른 다중-상태 MRAM 셀(5)의 간략화된 단면도를 도시하는 도 1을 참조한다. 다중-상태 MRAM 셀(5)은 베이스 전극(14)과 도전선(36) 사이에서 끼워진 다중-상태 MRAM 장치(7)를 포함하는데, 다중-상태 MRAM 장치(7)는 저항 R을 갖는다. 또한, 도전선(12)은 베이스 전극(14)에 근접하여 위치되고, 절연 트랜지스터(10)는 도시된 바와 같이 베이스 전극(14)과 전기 접지(13)에 전기적으로 접속된다.
다중-상태 MRAM 장치(7)는 베이스 전극(14)에 인접하여 위치된 피닝된 합성 반-강자성 영역(pinned synthetic anti-ferromagnetic region;19)을 포함한다. 피닝된 합성 반-강자성 영역(19)은 베이스 전극(14)상에 위치된 반-강자성 피닝층(anti-ferromagnetic pinning layer;16), 층(16)상에 위치된 피닝된 강자성층(pinned ferromagnetic layer;17), 층(17)상에 위치된 반-강자성 결합층(anti-ferromagnetic coupling layer;18), 층(18)상에 위치된 고정된 강자성층(fixed ferromagnetic layer;22)을 포함한다. 또한, 고정된 강자성층(22)은 도전선(36)에 대하여 첫번째 0이 아닌 각에서, 고정된 선호되는 방향(도 3 참조)으로 배향되는 고정된 자기 모멘트 벡터(20)를 갖는다. 영역(19)은 단일 고정층을 사용하는 것을 포함하는 다수의 구성들로 대체될 수 있고, 본 실시예에서 4개 층들의 사용은 오직 설명을 위한 것임이 이해될 것이다.
두께를 갖는 비-강자성 스페이서층(non-ferromagnetic spacer layer;24)은 피닝된 합성 반-강자성 영역(19)상에 위치된다. 비-강자성 스페이서층(24)은 다중층들을 포함할 수 있지만, 설명을 위해 하나의 층으로 도시된다는 점이 이해될 것이다. 또한, 비-강자성 스페이서층(24)은 산화 알루미늄(AlO)과 같은 유전 물질을 포함하고, 다중-상태 MRAM 장치(7)는 터널링 접합 장치(tunneling junction device)로서 동작한다는 점이 이해될 것이다. 층(24)은 일반적으로 스핀 분극된 터널링 전류(spin polarized tunneling current)를 고정된 강자성층(22)과 강자성층(28)사이에서 흐르게 할만큼 충분히 얇다. 다른 실시예들에서, 비-강자성 스페이서층(24)은 구리(Cu)와 같은 도전성 물질을 포함할 수 있고, 다중-상태 MRAM 장치(7)는 거대 자기저항 장치로서 동작한다. 그러나, 일반적으로 비-강자성 스페이서층(24)은 상당한 자기저항 비율을 갖는 장치를 유발하는 임의의 적합한 비-강자성 물질을 포함할 수 있다.
자유 강자성 영역(free ferromagnetic region;26)은 비-강자성 스페이서층(24)상에 위치되어 도전선(36)에 인접한다. 강자성층(28)은 적용된 자기장상에서 회전하는 것이 자유로운 자유 자기 모멘트 벡터(30)를 갖는다. 양호한 실시예에서, 자유 강자성 영역(26)은 이하에서 논의될 바와 같이, 두개 이상의 안정 위치들(stable positions)을 갖는 자유 자기 모멘트 벡터(30)을 제공하도록 설계된다. 양호한 실시예에서, 자유 자기저항 영역(26)은 강자성층(28)과 강자성층(34) 사이에 끼워진 반-강자성 결합 스페이서층(32)을 포함하는 3층 구조를 포함한다.
자유 자기저항 영역(26)은 3개 이상의 층들을 포함할 수 있고, 본 실시예에서 3개 층들의 사용은 오직 설명을 위한 것임이 이해될 것이다. 예를 들어, 강자성층/반-강자성 결합 스페이서층/강자성층/반-강자성 결합 스페이서층/강자성층의 5개층 스택도 사용될 수 있다. 또한, 영역(26)은 단일 자유 강자성층과 같은 3개 미만의 층들을 포함할 수 있다는 점이 이해될 것이다.
양호한 실시예에서, 피닝된 강자성층(22)과 강자성층(28)은 전도대 전자들의 스핀 분극을 야기하는 전자 스핀에 대하여 분할 대역 구조를 갖는다. 일반적으로, 전도대 전자들의 스핀 분극을 유발하는 분할 대역 구조를 갖는 물질은 층들(22,28)에 포함될 수 있다. 이 물질들의 스핀 분극은 자기 모멘트 벡터들(20,30)의 상대적인 방향에 의존하는 장치 구조를 유발한다. 또한, 일부 실시예들에서, 고정된 강자성층(22)과 자유 강자성층(28) 중 적어도 하나는 반금속(half-metallic) 물질들을 포함할 수 있다. 반금속 물질들은 이상적으로 100% 스핀 분극을 갖지만, 실제에 있어서는 일반적으로 적어도 80% 스핀 분극을 갖는다는 점이 당업자에게 주지되어 있다. 반금속 물질들의 사용은 다중-상태 MRAM 셀(5)의 신호 대 잡음비를 크게 증가시킨다.
이제, 다중-상태 MRAM 셀(5)의 간략화된 평면도를 도시하는 도 2를 참조한다. 다중-상태 MRAM 장치(7)의 동작 설명을 간략화하도록, 도시된 바와 같이 모든 방향들은 x- 및 y-좌표계(40)로 참조될 것이다. 좌표계(40)에서, 각 θ는 양의 x-축을 따라 0°, 양의 y-축을 따라 90°, 음의 x-축을 따라 180°, 음의 y-축을 따라 270°로 규정된다.
또한, 양호한 실시예에서, 비트 전류 IB는 양의 x-방향으로 흐르는 경우 양인 것으로 규정되고, 스위치 전류 IS는 양의 y-방향으로 흐르는 경우 양인 것으로 규정된다. 도전선(12)과 도전선(36)의 목적은 다중-상태 MRAM 장치(7)에 작용하는 자기장을 생성하는 것이다. 양의 비트 전류 IB는 원주형 비트 자기장(circumferential bit magnetic field) HB를 유도할 것이고, 양의 스위치 전류 IS는 원주형 스위치 자기장 HS를 유도할 것이다. 도전선(36)은 요소의 평면에서 다중-상태 MRAM 장치(7) 상부에 있기 때문에, HB는 양의 비트 전류 IB에 대해 양의 y-방향으로 다중-상태 MRAM 장치(7)에 적용될 것이다. 유사하게, 도전선(12)은 요소의 평면에서 다중-상태 장치(7)의 하부에 위치되기 때문에, HS는 양의 스위치 전류 IS에 대해 양의 x-방향으로 다중-상태 MRAM 장치(7)에 적용될 것이다.
양과 음의 전류 흐름에 대한 규정들은 임의적이고, 여기서는 설명 목적들과 편의를 위해 규정된다는 점이 이해될 것이다. 전류 흐름을 반전하는 효과는 다중-상태 MRAM 장치(7) 내에 유도된 자기장의 방향을 변경하는 것이다. 자기장이 유도된 전류의 동작은 당업자에게 주지되어 있어, 여기서 보다 상세히 설명되지 않을 것이다.
전술된 바와 같이, 자유 강자성 영역(26)은 두개 이상의 안정 위치들을 갖는 자유 자기 모멘트 벡터(30)를 제공하도록 설계된다. 두개 이상의 안정 위치들을 생성하는 한가지 방법은 자유 강자성 영역(26)의 형상을 조종하는 것이다. 예를 들어, 일 실시예에서, 자유 강자성 영역(26)은 r(θ)=1+|A·cos(N·θ-α)|로 주어지는 극방정식(polar equation)에 의해 규정된 형상을 가질 수 있는데, 여기서 N은 대략 안정 위치들 수의 절반이고, 1보다 큰 총 수이며, θ는 도전선들(12,36)에 대한 각이고, r은 도 단위의 각 θ의 함수인 극좌표에서의 거리이며, α는 도전선(12)에 대한 로브들(lobes)의 각을 결정하는 도 단위의 각이고, A는 상수이다. 각 θ는 0°와 360°사이 범위의 연속 값들을 갖고, 본 실시예에서, 상수 A는 0.1과 2.0 사이의 값을 갖는다.
양호한 실시예에서, 극함수에 대한 식 r(θ)은, 적어도 하나의 로브가 도전선(12)과 평행(즉, θ=90°)하도록 선택된다. 극함수 r(θ)는, 면적이 아닌 영역의 기본 형상을 도시하도록 자유 강자성 영역(26)의 외부 에지를 형성(trace out)한다는 점이 이해될 것이다. 또한, 다른 식들은 기본 형상을 기술할 수 있고, 다른 형상들은 두개 이상의 안정 상태들을 생성하는 형상 이방성(anisotropy)을 유도할 수 있다는 점이 이해될 것이다.
그러나, 일반적으로, 이방성을 유도하는 다른 방법들이 단독으로 또는 형상 이방성과 조합하여 사용될 수 있다. 예를 들어, 일반적으로 원자-레벨쌍 순서화(atomic-level pair ordering)로부터 기인하는 것으로 생각되는 자유 강자성 영역(26)에 포함된 자기 물질의 고유 이방성이 사용될 수 있다. 또한, 고유 이방성의 방향은 자유 강자성 영역(26)의 증착시 또는 후증착 가열냉각(post deposition anneal)시에 자기장을 적용함으로써 설정될 수 있다. 자유 강자성 영역(26)에 포함된 자기 물질의 자기결정질(magnetocrystalline) 이방성도 양호한 결정 배향을 갖는 자기 물질을 증가시킴으로써 사용될 수 있다. 또한, 임의의 이방성 막증가 방법들에 의해 유도된 이방성도 이방성을 유도하는데 사용될 수 있는데, 상기 유도된 이방성은 증가 클러스터들(clusters)이나 크리스털라이트들(crystallites)의 형상 비대칭성으로부터 발원하는 것으로 생각된다.
그러나, 양호한 실시예에서, 자유 강자성 영역(26)의 이방성은 형상 이방성에 의해 생성된다는 점이 이해될 것이다. 형상 이방성은 오직 설명을 위해 양호한 실시예에서 사용되고, 다른 방법들도 이방성, 따라서 자유 강자성 영역(26) 내 두개 이상의 안정 상태들을 생성하는데 이용가능하다는 점이 이해될 것이다.
양호한 실시예에서, N이 4이고, A가 0.5이며, α가 180°인, 도 2에 도시된 다중-상태 MRAM 셀(5)은 4개의 안정 상태들을 갖고, 상기 4개의 안정 상태들은 자유 강자성 영역(26)의 형상 이방성에 의해 생성된다는 것이 가정된다. 또한, 자유 강자성 영역(26)의 형상은 서로에 대해 0이 아닌 각으로 배향되는 용이축(easy axis;44)과 용이축(42)을 유도하고, 상기 0이 아닌 각은 양호한 실시예에서 90°인 것이 가정된다. 또한, 용이축(44)과 용이축(42)은 피닝된 자기 모멘트 벡터(20)(도시되지 않음), 도전선(36), 및 도전선(12)에 대해 0이 아닌 각으로 배향된다.
또한 양호한 실시예에서, 자유 강자성 영역(26)의 형상은 난이축(hard axis;46)과 난이축(48)을 유도하는데, 난이축(46)은 도전선(36)과 평행이고, 난이축(48)은 도전선(12)과 평행이라는 점이 가정된다. 안정 상태들의 강자성 방향들은 그것의 에너지를 최소화하기 위한 자화 벤딩(magnetization bending)이나 컬링(curling)으로 복잡해 질 수 있다는 점이 이해될 것이지만, 설명을 위해 본 실시예에서의 강자성 방향들은 전술된 바와 같이 용이축(42,44)에 따라 90°간격으로 배향된다는 점이 가정된다.
또한, 자화는 일반적으로 비트 영역상에서 동일한 방향으로 균일하지 않다는 점이 이해될 것이지만, 간단함을 위해 본 실시예에서는 균일한 것으로 가정된다. 따라서, 간단함을 위해, 용이축은, 자기 모멘트 벡터가 안정 휴지(rest) 상태인 경우에 MRAM 셀(5)의 중심으로부터 배향되는 축으로서 규정된다.
본 실시예에서, 용이축(44)은 안정 위치(50)와 안정 위치(56)를 생성하고, 용이축(42)은 안정 위치(52)와 안정 위치(54)를 생성한다. 따라서, 안정 위치(54)는 안정 위치(56)에 비해 90°방향이 되도록 배향되고, 안정 위치(50)는 안정 위치(56)에 비해 180°방향이 되도록 배향되며, 안정 위치(52)는 안정 위치(56)에 비해 270°방향이 되도록 배향된다.
따라서, 본 실시예에서, 4개의 안정 위치들은 정렬하기 위한 자유 자기 모멘트 벡터(30)를 위해 자유 자기저항 영역(26)에 생성된다. 인접 안정 위치들 사이의 각들은 설명을 위해서 90°로 선택되지만, 다른 각들도 선택될 수 있다는 점이 이해될 것이다.
자유 자기 모멘트 벡터(30)와 저항 사이의 관계들은, 자유 자기 모멘트 벡터(30)가 R-축을 따라 안정 위치들(50,52,54,56)로 배향되는 것이 도시되는 도 3의 그래프(81)에 도시된다. R-축은 피닝된 자기 모멘트 벡터(20)의 방향과 반-평행(anti-parallel)한 저항 축으로서 규정된다.
다중-상태 MRAM 셀(5)의 저항 R은 피닝된 자기 모멘트 벡터(20)에 대한 자유 자기 모멘트 벡터(30)의 위치에 의존한다. 자기 터널 접합이나 스핀 값 장치들과 같은 자기저항 장치의 저항은 대략, 이하와 같은 관계에 따라 자기 모멘트 벡터들(20,30) 사이의 각 φ에 대한 코사인 값에 따른 최소 값 Rmin과 최대 값 Rmax 사이에서 변화한다는 것이 주지되어 있다:
벡터들(20,30)이 반-평행이어서(즉, φ=180°) cos(φ)=-1인 경우, R은 최대 값 Rmax이다. 벡터들(20,30)이 평행하여(즉, φ=0°) cos(φ)=1인 경우, R은 최소 값 Rmin이다. 층들(22 또는 28) 중의 하나가 도전 전자들의 반대 분극을 갖는다면, 장치의 원리들은 변경되지 않지만, 코사인 의존의 부호가 반대라는 점이 또한 당업자들에 의해 이해된다. 이 수학적 코사인 관계는 그래프(81)에서 자기 모멘트 벡터(20)를 R-축에 투사한 것으로 그래프적으로 도시된다.
양호한 실시예에서, 자유 자기 모멘트 벡터(30)가 안정 위치(56)인 경우 R은 값 R11을 갖고, 자유 자기 모멘트 벡터(30)가 안정 위치(54)인 경우에는 값 R01을 갖으며, 자유 자기 모멘트 벡터(30)가 안정 위치(50)인 경우에는 값 R00을 갖고, 자유 자기 모멘트 벡터(30)가 안정 위치(52)인 경우에는 값 R10을 갖는다. 또한, 이 도면에서 R00<R01<R10<R11라는 것이 이해될 것이다.
예를 들어, 자유 자기 모멘트 벡터(30)가 안정 위치(50)를 배향되면, 다중-상태 MRAM 장치(7)는 안정 위치(50)에서 자유 자기 모멘트 벡터(30)를 R-축상에 투사한 R00의 저항 값을 갖는다. 유사하게, 안정 위치들(52,54,56)에서 자기 모멘트 벡터(30)의 투사들은 각각 R10,R01,R11의 대응하는 저항 값들을 갖는다. 따라서, 다중-상태 MRAM 장치(7)의 상태는 그것의 저항을 측정함으로써 판독될 수 있다.
다중-상태 MRAM 셀(5)에 기록하는 방법은, 자유 자기 모멘트 벡터(30)가 양호한 실시예에서 4개의 안정 위치들 중 하나로 배향될 수 있도록 도전선(12)과 도전선(36)에 전류들을 공급하는 것을 포함한다. 기록 방법을 상세히 설명하기 위해, 원주형 비트 자기장 HB와 원주형 스위치 자기장 HS의 시간 전개를 기술하는 특정 예들이 이제 주어진다.
이제, 자기 펄스 시퀀스(100)를 도시하는 도 4를 참조한다. 다양한 상태들에 대한 다중-상태 MRAM 셀(5)을 기록하는데 사용된 자기 펄스 시퀀스들이 도시된다. 양호한 실시예에서 기록 방법은, 4개의 안정 위치들 중 하나에 평행한 방향으로 자유 자기 모멘트 벡터(30)를 회전하도록 도전선(12)과 도전선(36)에 전류 펄스들을 적용하는 것을 포함한다. 전류 펄스들은 이 후, 자유 자기 모멘트 벡터(30)가 4개의 안정 위치들 중 하나로 정렬되도록 턴오프된다.
메모리 어레이는 교차점 어레이를 형성하도록 행과 열로 배열된 셀들의 어레이에 전기적으로 접속된 선들(12,36)을 갖는 그리드 상에 복수의 MRAM 셀들을 배열할 수 있다는 점이 이해될 것이다. 통상 2개 상태의 MRAM 셀들을 갖는 다중-상태 MRAM 셀들로, 비트들은 이상적으로 단일 도전선에 의해 발생된 장에 노출되는 경우에는 스위치하지 말아야 한다. 두개의 활성 도전선들의 교차점에서의 비트만이 스위치되는 것이 바람직하다.
양호한 실시예에서, MRAM 셀(5)은 180°스위치하기 위해서 90°에 비해 훨씬 높은 자기장을 요구한다. 기록에 사용된 전류들은 90°스위칭에 대한 임계값 이상이고 180°스위칭에 대해 요구된 임계값 이하인 자기장들을 발생하도록 설계된다. 이런 식으로, 전류 펄스들의 시퀀스는 교차점에서의 MRAM 셀만을 스위치하고, 초기 상태에 상관 없이 원하는 최종 상태에 도달할 때까지 0°및/또는 90°스위치들의 시퀀스로 그것의 자기 모멘트 벡터를 이동시킬 선들에 적용될 수 있다.
예를 들어, 도 4에서, HB의 보다 긴 펄스들은 최종 상태가 음의 또는 양의 y-방향에 있을 것인지를 결정하고, HS의 양극성 펄스는 최종 상태가 양의 또는 음의 x-방향에 있을 건인지를 결정한다. MRAM 셀(5)의 대칭성 때문에, HS와 HB의 역할들을 전환함으로써 HS 펄스들은 길고 HB 펄스들은 짧고 양극성인 동등한 기록 체계가 구성될 수 있다. δ가 짧은 펄스의 기간 δ=ti+1-ti이라면, 도 4에 도시된 기록 사이클의 총 기간은 4·δ이다. 해당 비트에 대한 사이클의 활성 부분은 오직, HS상에서 양극성 펄스들을 갖는 사이클 부분이기 때문에, 원하는 상태를 기록하는데 필요한 사이클의 활성 부분만을 실행하는 약간 상이한 기록 회로로도 동일한 결과가 획득될 수 있다. 따라서, 총 사이클 시간은 2·δ로 감소될 수 있다.
회로 내 전류 펄스들은 유한 상승 시간(finite rise time), 오버슈트(overshoot), 및 펄스들 사이의 유한 분리(finite separation)와 같은 형상과 기간에 있어서의 변화들을 가질 수 있어, 도 4에 도시된 바와 같이 정확하게 나타나지 않을 수 있다는 점이 당업자에 의해 이해된다.
MRAM 셀(5)에 기록하는 한가지 동작의 원리는, MRAM 비트의 자기 모멘트를 원하는 상태로 이동시키도록 하나의 도전선상에서 단일의 긴 펄스와 또다른 도전선상에서 양극성 펄스를 동시에 갖는 것이다. 특히, 차기 전류 펄스의 시작 전에 자유층의 자기 상태를 평형 상태로 이동시키도록 전류 펄스들 사이의 유한 분리가 바람직할 수 있다.
예를 들어, HS의 자기 펄스 시퀀스(102)와 HB의 자기 펄스 시퀀스(112)를 사용함으로써, 다중-상태 MRAM 셀이 '11'상태로 기록된다. 특히, 시간 t0에서, HB는 음의 값으로 펄스되고, HS는 0이다. 오직 하나의 기록선이 동작하기 때문에, MRAM 비트의 자기 모멘트는 상태들을 변경하지 않을 것이다.
시간 t2에서, HB는 양의 값으로 펄스되고, HS는 음의 값으로 펄스된다. 초기 상태가 방향(56 또는 50)에 있었다면, 이것은 자기 모멘트 방향(54)의 90 회전을 야기할 것이다. 초기 상태가 54 또는 52이면, 회전하지 않을 것이다. 시간 t3에서, 음의 HS 펄스가 완료된 경우, 비트는 오직 도 2의 축(42)을 따른 자기 모멘트로 배향될 수 있다. 시간 t3에서, HB는 양의 값으로 유지되고, HS는 양의 값으로 펄스된다. 이것은 자유 자기 모멘트 벡터(30)가 방향(56)으로 배향되는 효과를 갖는다. 시간 t4에서, HB와 HS 모두 0이 되어, 자기장력은 자유 자기 모멘트 벡터(30)에 작용하지 않고, 상기 모멘트는 평형 위치(56)로 고정된다. 이 도면에서 t0<t1<t2<t3<t4라는 것이 이해될 것이다.
따라서, 자유 자기 모멘트 벡터(30)는 이방성 에너지를 최소화하도록 가장 근접한 안정 위치로 배향될 것이고, 본 경우는 안정 위치(56)이다. 도 3에 그래프적으로 도시되고 전술된 바와 같이, 안정 위치(56)는 '11'상태로서 규정된다. 따라서, 다중-상태 MRAM 셀(5)은 자기 펄스 시퀀스들(102,112)을 사용하여 '11'을 저장하도록 프로그래밍된다. 유사하게, 다중-상태 MRAM 셀(5)은 자기 펄스 시퀀스들(104,112)를 사용하여 '10'을 저장하도록, 자기 펄스 시퀀스들(106,112)를 사용하여 '01'을 저장하도록, 자기 펄스 시퀀스들(108,112)를 사용하여 '00'을 저장하도록 프로그래밍될 수 있다. 이 도면에서 사용된 상태들은 임의적이고, 다르게 규정될 수 있다는 점이 이해될 것이다.
따라서, 다중-상태 MRAM 셀(5)은 다중-상태 MRAM 셀(5)의 면적을 감소시키지 않고 다중 상태들을 저장하도록 프로그래밍될 수 있다. 결과적으로, 양호한 실시예에서, 메모리 저장 밀도는 2가지 인자에 의해 증가된다. 또한, 기록 방법은, 4개의 가능한 상태들 중 하나가 초기 저장 상태와 상관 없이 MRAM 장치에 저장될 수 있는 양호한 실시예로 설명될 수 있다.
설명을 위해 여기에서 선택된 실시예들에 대한 다양한 변화들과 변경들을 당업들은 쉽게 생각할 수 있을 것이다. 상기 변경들과 변화들이 본 발명의 범위를 벗어나지 않고 확장되도록, 상기 확장은 이하 청구범위의 올바른 해석에 의해서만 평가되는 범위 내에 포함되도록 의도된다.
분명하고 간결한 용어들로 본 발명을 상세하게 기술하여 당업자가 동일물은 이해하고 실행하게 한다.

Claims (10)

  1. 저항을 갖는 다중-상태 자기저항 랜덤 액세스 메모리(multi-state magnetoresistive random access memory) 장치로서,
    기판;
    상기 기판상에 위치된 제1 도전선;
    상기 제1 도전선에 근접하여 위치된 고정된 강자성 영역(fixed ferromagnetic region)으로서, 자기장의 인가 여부에 상관 없이 선호되는 방향으로 고정된 고정 자기 모멘트 벡터(fixed magnetic moment vector)를 갖는, 상기 고정된 강자성 영역;
    피닝된 강자성 영역(pinned ferromagnetic region)상에 위치된 비-강자성 스페이서층(non-ferrogmagnetic spacer layer);
    상기 비-강자성 스페이서층 상에 위치된 자유 강자성 영역(free ferromagnetic region)으로서, 상기 자유 강자성 영역은 인가된 자기장의 존재하에서 자유롭게 회전하는 자유 자기 모멘트 벡터를 갖고, 상기 자유 자기 모멘트 벡터에 대해 두개 이상의 안정 위치들을 생성하는 이방성(anisotropy)을 가지며, 상기 두개 이상의 안정 위치들은 각 위치가 고유 저항을 발생하도록 상기 고정된 자기 모멘트 벡터의 선호되는 방향에 대하여 배향되는, 상기 강자성 영역; 및
    상기 제1 도전선에 대해 0이 아닌 각으로 위치된 제2 도전선을 포함하는, 다중-상태 자기저항 랜덤 액세스 메모리 장치.
  2. 제 1 항에 있어서, 상기 자유 강자성 영역의 상기 이방성은 상기 자유 강자성 영역의 형상에 의해 생성되는, 다중-상태 자기저항 랜덤 액세스 메모리 장치.
  3. 제 2 항에 있어서, 상기 자유 강자성 영역의 형상은 대략, r(θ)=1+|A·cos(N·θ-α)|로 주어지는 극방정식에 의해 규정되며, 여기서 N은 총 수이고, θ는 제1 및 제2 도전선들에 대한 도 단위의 각이며, r은 각 θ의 함수인 극좌표에서의 거리이고, α는 상기 제1 도전선에 대한 로브들(lobes)의 각을 결정하는 도 단위의 각이며, A는 상수인, 다중-상태 자기저항 랜덤 액세스 메모리 장치.
  4. 제 2 항에 있어서, 상기 자유 강자성층의 형상은 상기 제1 도전선에 평행하는 적어도 하나의 로브를 갖는, 다중-상태 자기저항 랜덤 액세스 메모리 장치.
  5. 제 1 항에 있어서, 상기 자유 강자성 영역의 상기 이방성은 상기 자유 강자성 영역에 포함된 물질의 고유 이방성에 의해 생성되는. 다중-상태 자기저항 랜덤 액세스 메모리 장치.
  6. 다중-상태 자기저항 랜덤 액세스 메모리 장치로서,
    기판;
    베이스 전극에 근접하여 위치된 제1 도전선;
    상기 제1 도전선에 근접하여 위치된 자유 강자성 영역으로서, 상기 자유 강자성 영역은 인가된 자기장의 존재하에서 자유롭게 회전하는 자유 자기 모멘트 벡터를 갖고, 상기 자유 자기 모멘트 벡터에 대해 두개 이상의 안정 위치들을 생성하는 이방성을 가지며, 상기 두개 이상의 안정 위치들은 각 위치가 고유 저항을 발생하도록 고정된 자기 모멘트 벡터의 선호하는 방향에 대하여 배향되는, 상기 자유 강자성 영역;
    상기 자유 강자성 영역상에 위치된 비-강자성 스페이서층;
    상기 비강자성 스페이서층상에 위치된 고정된 강자성 영역으로서, 자기장의 인가 여부에 상관 없이 선호하는 방향으로 고정된 고정 자기 모멘트 벡터를 갖는, 상기 고정된 강자성 영역; 및
    상기 제1 도전선에 대해 0이 아닌 각으로 위치된 제2 도전선을 포함하는, 다중-상태 자기저항 랜덤 액세스 메모리 장치.
  7. 다중-상태 자기저항 랜덤 액세스 메모리 장치를 제작하는 방법으로서,
    표면을 규정하는 기판을 제공하는 단계;
    상기 기판의 상기 표면상에 베이스 전극을 지지시키는 단계;
    자기장의 인가 여부에 상관 없이 선호되는 방향으로 고정된 고정 자기 모멘트 벡터를 갖는 고정된 자기저항 영역과 형상을 갖는 자유 강자성 영역 사이에 물질층을 형성하는 단계로서, 상기 자유 강자성 영역은 두개 이상의 안정 위치들을 갖는 자유 자기 모멘트 벡터를 제공하도록 설계되고, 상기 두개 이상의 안정 위치들은 상기 고정된 자기 모멘트 벡터의 양호한 방향에 대해 0이 아닌 각으로 배향되는, 상기 물질층 형성 단계; 및
    비트 도전선을 형성하는 단계로서, 상기 물질층과 상기 자유 강자성 영역 중 하나는 상기 베이스 전극상에 위치되고, 상기 비트 도전선은 상기 물질층과 상기 자유 강자성 영역 중 다른 하나 상에 위치되는, 상기 비트 도전선 형성 단계를 포함하는, 다중-상태 자기저항 랜덤 액세스 메모리 장치 제작 방법.
  8. 제 7 항에 있어서, 상기 두개 이상의 안정 위치들은 상기 자유 강자성 영역의 이방성에 의해 생성되는, 다중-상태 자기저항 랜덤 액세스 메모리 장치 제작 방법.
  9. 다중-상태 자기저항 랜덤 액세스 메모리 장치에 다중 상태들을 저장하는 방법으로서,
    제1 컨덕터와 제2 컨덕터에 인접한 다중-상태 자기저항 랜덤 액세스 메모리 장치를 제공하는 단계로서, 상기 다중-상태 자기저항 랜덤 액세스 메모리 장치는 비-강자성 스페이서층에 의해 분리된 제1 강자성 영역과 제2 강자성 영역을 포함하고, 상기 제1 및 제2 강자성 영역들 중 적어도 하나는 합성 반-강자성 영역(synthetic anti-ferromagnetic region)을 포함하고 시간 t0에서 선호되는 방향으로 배향되는 자유 자기 모멘트 벡터를 가지며, 상기 제1 및 제2 강자성 영역들 중 적어도 하나는 두개 이상의 안정 위치들을 갖는 상기 자유 자기 모멘트 벡터를 제공하는 이방성을 갖고, 상기 제1 및 제2 강자성 영역들 중 적어도 하나는 고정된 자기 모멘트 벡터를 가지며, 상기 고정된 자기 모멘트 벡터는 자기장의 인가 여부에 상관 없이 선호되는 방향으로 배향되고, 상기 두개 이상의 안정 위치들은 상기 고정된 자기 모멘트 벡터의 상기 선호되는 방향에 대해 0이 아닌 각으로 배향되는, 상기 다중-상태 자기저항 랜덤 액세스 메모리 장치 제공 단계;
    상기 자유 자기 모멘트 벡터를 상기 두개 이상의 안정 위치들 중 하나로 배향되도록 제1 및 제2 전류 펄스를 적용하는 단계; 및
    인가된 자기장이 없는 상태에서 상기 자유 자기 모멘트 벡터가 N개의 안정 위치들 중 하나로 정렬되도록 상기 제1 및 제2 전류 펄스들을 턴오프(turn-off)하는 단계를 포함하는, 다중 상태들의 저장 방법.
  10. 저항을 갖는 다중-상태 자기저항 랜덤 액세스 메모리 장치로서,
    제1 강자성 영역; 및
    자기저항 메모리 장치를 형성하도록 상기 제1 강자성 영역에 인접하여 위치된 제2 강자성 영역으로서, 상기 제1 및 제2 강자성 영역들 중 하나는 두개 이상의 자기 모멘트 벡터 안정 위치들을 갖는 형상을 포함하고, 상기 안정 위치들은 상기 제1 및 제2 강자성 영역들 중 하나 내에 포함된 물질의 이방성에 의해 유도되는, 상기 제2 강자성 영역을 포함하는, 다중-상태 자기저항 랜덤 액세스 메모리 장치.
KR1020057000876A 2002-07-17 2003-06-27 향상된 저장 밀도를 갖는 다중-상태 ｍｒａｍ KR101000287B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/198,203 2002-07-17
US10/198,203 US7095646B2 (en) 2002-07-17 2002-07-17 Multi-state magnetoresistance random access cell with improved memory storage density
PCT/US2003/020232 WO2004010436A1 (en) 2002-07-17 2003-06-27 Multi-state mram with improved storage density

Publications (2)

Publication Number Publication Date
KR20050059044A true KR20050059044A (ko) 2005-06-17
KR101000287B1 KR101000287B1 (ko) 2010-12-13

Family

ID=30443075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057000876A KR101000287B1 (ko) 2002-07-17 2003-06-27 향상된 저장 밀도를 갖는 다중-상태 ｍｒａｍ

Country Status (5)

Country Link
US (2) US7095646B2 (ko)
JP (1) JP4620459B2 (ko)
KR (1) KR101000287B1 (ko)
AU (1) AU2003247726A1 (ko)
WO (1) WO2004010436A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100727486B1 (ko) * 2005-08-16 2007-06-13 삼성전자주식회사 자기 기억 소자 및 그 형성 방법
KR100763921B1 (ko) * 2006-09-01 2007-10-05 삼성전자주식회사 전류 유도 스위칭을 이용한 자기 메모리 소자
WO2014046360A1 (ko) * 2012-09-21 2014-03-27 고려대학교 산학협력단 면내 전류와 전기장을 이용한 수평형 자기메모리 소자

Families Citing this family (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3684225B2 (ja) * 2002-09-30 2005-08-17 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US7911832B2 (en) * 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7053430B2 (en) * 2003-11-12 2006-05-30 Honeywell International Inc. Antiferromagnetic stabilized storage layers in GMRAM storage devices
US7283384B1 (en) * 2004-03-24 2007-10-16 Silicon Magnetic Systems Magnetic memory array architecture
KR100541558B1 (ko) * 2004-04-19 2006-01-11 삼성전자주식회사 양 단들에 구부러진 팁들을 구비하는 자기터널 접합구조체들, 이들을 채택하는 자기램 셀들 및 이들의 형성에사용되는 포토 마스크들
FR2869445B1 (fr) * 2004-04-26 2006-07-07 St Microelectronics Sa Element de memoire vive magnetique
US7502248B2 (en) * 2004-05-21 2009-03-10 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device
JP4337641B2 (ja) 2004-06-10 2009-09-30 ソニー株式会社 不揮発性磁気メモリ装置及びフォトマスク
US7187576B2 (en) * 2004-07-19 2007-03-06 Infineon Technologies Ag Read out scheme for several bits in a single MRAM soft layer
KR100568542B1 (ko) * 2004-08-19 2006-04-07 삼성전자주식회사 자기 램 소자의 기록방법
US7599156B2 (en) 2004-10-08 2009-10-06 Kabushiki Kaisha Toshiba Magnetoresistive element having specially shaped ferromagnetic layer
US6937497B1 (en) 2004-11-18 2005-08-30 Maglabs, Inc. Magnetic random access memory with stacked toggle memory cells
US6992910B1 (en) 2004-11-18 2006-01-31 Maglabs, Inc. Magnetic random access memory with three or more stacked toggle memory cells and method for writing a selected cell
US7453720B2 (en) * 2005-05-26 2008-11-18 Maglabs, Inc. Magnetic random access memory with stacked toggle memory cells having oppositely-directed easy-axis biasing
JP4749037B2 (ja) * 2005-05-30 2011-08-17 ルネサスエレクトロニクス株式会社 半導体装置
US7420837B2 (en) * 2005-08-03 2008-09-02 Industrial Technology Research Institute Method for switching magnetic moment in magnetoresistive random access memory with low current
US7643332B2 (en) * 2006-06-23 2010-01-05 Infineon Technologies Ag MRAM cell using multiple axes magnetization and method of operation
US7486551B1 (en) * 2007-04-03 2009-02-03 Grandis, Inc. Method and system for providing domain wall assisted switching of magnetic elements and magnetic memories using such magnetic elements
TW200907963A (en) * 2007-08-02 2009-02-16 Ind Tech Res Inst Magnetic random access memory and operation method
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
US20090262570A1 (en) * 2008-04-16 2009-10-22 Advanced Micro Devices, Inc. Giant magnetoresistance (GMR) memory device
US8679653B2 (en) * 2008-06-24 2014-03-25 Fuji Electric Co., Ltd. Spin-valve recording element and storage device
KR101461262B1 (ko) * 2008-06-25 2014-11-12 후지 덴키 가부시키가이샤 자기 메모리 소자와 그 구동 방법 및 비휘발 기억 장치
EP2320489B1 (en) 2008-07-14 2014-05-14 Fuji Electric Co., Ltd. Spin valve element and its driving method and storage device employing them
US8482970B2 (en) 2008-08-08 2013-07-09 Seagate Technology Llc Multi-bit STRAM memory cells
US7834385B2 (en) * 2008-08-08 2010-11-16 Seagate Technology Llc Multi-bit STRAM memory cells
US7880209B2 (en) * 2008-10-09 2011-02-01 Seagate Technology Llc MRAM cells including coupled free ferromagnetic layers for stabilization
JP5505312B2 (ja) 2008-12-25 2014-05-28 日本電気株式会社 磁気メモリ素子及び磁気ランダムアクセスメモリ
US8687414B2 (en) 2008-12-25 2014-04-01 Nec Corporation Magnetic memory element and magnetic random access memory
US8519495B2 (en) * 2009-02-17 2013-08-27 Seagate Technology Llc Single line MRAM
US7965543B2 (en) * 2009-04-30 2011-06-21 Everspin Technologies, Inc. Method for reducing current density in a magnetoelectronic device
US8257596B2 (en) * 2009-04-30 2012-09-04 Everspin Technologies, Inc. Two-axis magnetic field sensor with substantially orthogonal pinning directions
JP4678447B2 (ja) * 2009-05-19 2011-04-27 ソニー株式会社 不揮発性磁気メモリ装置
US9130151B2 (en) * 2010-01-11 2015-09-08 Samsung Electronics Co., Ltd. Method and system for providing magnetic tunneling junctions usable in spin transfer torque magnetic memories
EP2528060B1 (en) * 2011-05-23 2016-12-14 Crocus Technology S.A. Multibit cell with synthetic storage layer
US8488372B2 (en) * 2011-06-10 2013-07-16 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells
US8576615B2 (en) * 2011-06-10 2013-11-05 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
KR20150092794A (ko) * 2014-02-05 2015-08-17 삼성디스플레이 주식회사 편광판, 이를 이용한 액정 표시 장치, 및 이의 제조방법
US9281168B2 (en) * 2014-06-06 2016-03-08 Everspin Technologies, Inc. Reducing switching variation in magnetoresistive devices
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10204678B2 (en) 2016-03-23 2019-02-12 New York University Multi-state magnetic memory device
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10636840B2 (en) * 2016-12-05 2020-04-28 Intel Corporation Quaternary spin hall memory
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296228A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
JP6850273B2 (ja) 2018-07-10 2021-03-31 株式会社東芝 磁気記憶装置
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
US11031061B2 (en) 2019-09-27 2021-06-08 Western Digital Technologies, Inc. Write efficiency in magneto-resistive random access memories

Family Cites Families (177)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3163853A (en) 1958-02-20 1964-12-29 Sperry Rand Corp Magnetic storage thin film
US3448438A (en) 1965-03-19 1969-06-03 Hughes Aircraft Co Thin film nondestructive memory
US3573760A (en) 1968-12-16 1971-04-06 Ibm High density thin film memory and method of operation
US3638199A (en) 1969-12-19 1972-01-25 Ibm Data-processing system with a storage having a plurality of simultaneously accessible locations
US3707706A (en) 1970-11-04 1972-12-26 Honeywell Inf Systems Multiple state memory
US3913080A (en) 1973-04-16 1975-10-14 Electronic Memories & Magnetic Multi-bit core storage
US4103315A (en) 1977-06-24 1978-07-25 International Business Machines Corporation Antiferromagnetic-ferromagnetic exchange bias films
US4356523A (en) 1980-06-09 1982-10-26 Ampex Corporation Narrow track magnetoresistive transducer assembly
US4351712A (en) 1980-12-10 1982-09-28 International Business Machines Corporation Low energy ion beam oxidation process
JPS5845619A (ja) 1981-09-09 1983-03-16 Hitachi Ltd 磁気抵抗効果型薄膜磁気ヘッド
US4719568A (en) 1982-12-30 1988-01-12 International Business Machines Corporation Hierarchical memory system including separate cache memories for storing data and instructions
US4455626A (en) 1983-03-21 1984-06-19 Honeywell Inc. Thin film memory with magnetoresistive read-out
US4663685A (en) 1985-08-15 1987-05-05 International Business Machines Magnetoresistive read transducer having patterned longitudinal bias
US4780848A (en) 1986-06-03 1988-10-25 Honeywell Inc. Magnetoresistive memory with multi-layer storage cells having layers of limited thickness
US4731757A (en) 1986-06-27 1988-03-15 Honeywell Inc. Magnetoresistive memory including thin film storage cells having tapered ends
US4751677A (en) 1986-09-16 1988-06-14 Honeywell Inc. Differential arrangement magnetic memory cell
US4754431A (en) 1987-01-28 1988-06-28 Honeywell Inc. Vialess shorting bars for magnetoresistive devices
US4825325A (en) 1987-10-30 1989-04-25 International Business Machines Corporation Magnetoresistive read transducer assembly
JPH01149285A (ja) * 1987-12-04 1989-06-12 Hitachi Ltd 磁性薄膜記憶素子
US4884235A (en) 1988-07-19 1989-11-28 Thiele Alfred A Micromagnetic memory package
US5039655A (en) 1989-07-28 1991-08-13 Ampex Corporation Thin film memory device having superconductor keeper for eliminating magnetic domain creep
US5075247A (en) 1990-01-18 1991-12-24 Microunity Systems Engineering, Inc. Method of making hall effect semiconductor memory cell
US5173873A (en) 1990-06-28 1992-12-22 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration High speed magneto-resistive random access memory
JP3483895B2 (ja) 1990-11-01 2004-01-06 株式会社東芝 磁気抵抗効果膜
JP2601022B2 (ja) 1990-11-30 1997-04-16 日本電気株式会社 半導体装置の製造方法
US5159513A (en) 1991-02-08 1992-10-27 International Business Machines Corporation Magnetoresistive sensor based on the spin valve effect
CA2060835A1 (en) 1991-02-11 1992-08-12 Romney R. Katti Integrated, non-volatile, high-speed analog random access memory
US5284701A (en) 1991-02-11 1994-02-08 Ashland Oil, Inc. Carbon fiber reinforced coatings
DE69225920T2 (de) 1991-03-06 1998-10-15 Mitsubishi Electric Corp Magnetische Dünnfilmspeicheranordnung
KR930008856B1 (ko) 1991-05-15 1993-09-16 금성일렉트론 주식회사 혼합용액의 일정비율 혼합장치
JP3065736B2 (ja) 1991-10-01 2000-07-17 松下電器産業株式会社 半導体記憶装置
US5258884A (en) 1991-10-17 1993-11-02 International Business Machines Corporation Magnetoresistive read transducer containing a titanium and tungsten alloy spacer layer
US5268806A (en) 1992-01-21 1993-12-07 International Business Machines Corporation Magnetoresistive transducer having tantalum lead conductors
US5285339A (en) 1992-02-28 1994-02-08 International Business Machines Corporation Magnetoresistive read transducer having improved bias profile
US5398200A (en) 1992-03-02 1995-03-14 Motorola, Inc. Vertically formed semiconductor random access memory device
US5347485A (en) 1992-03-03 1994-09-13 Mitsubishi Denki Kabushiki Kaisha Magnetic thin film memory
US5329486A (en) 1992-04-24 1994-07-12 Motorola, Inc. Ferromagnetic memory device
US5448515A (en) 1992-09-02 1995-09-05 Mitsubishi Denki Kabushiki Kaisha Magnetic thin film memory and recording/reproduction method therefor
US5420819A (en) 1992-09-24 1995-05-30 Nonvolatile Electronics, Incorporated Method for sensing data in a magnetoresistive memory using large fractions of memory cell films for data storage
US5617071A (en) 1992-11-16 1997-04-01 Nonvolatile Electronics, Incorporated Magnetoresistive structure comprising ferromagnetic thin films and intermediate alloy layer having magnetic concentrator and shielding permeable masses
US5301079A (en) 1992-11-17 1994-04-05 International Business Machines Corporation Current biased magnetoresistive spin valve sensor
US5348894A (en) 1993-01-27 1994-09-20 Texas Instruments Incorporated Method of forming electrical connections to high dielectric constant materials
US5343422A (en) 1993-02-23 1994-08-30 International Business Machines Corporation Nonvolatile magnetoresistive storage device using spin valve effect
US5396455A (en) 1993-04-30 1995-03-07 International Business Machines Corporation Magnetic non-volatile random access memory
JP3179937B2 (ja) 1993-05-01 2001-06-25 株式会社東芝 半導体装置
US5349302A (en) 1993-05-13 1994-09-20 Honeywell Inc. Sense amplifier input stage for single array memory
JPH0766033A (ja) 1993-08-30 1995-03-10 Mitsubishi Electric Corp 磁気抵抗素子ならびにその磁気抵抗素子を用いた磁性薄膜メモリおよび磁気抵抗センサ
JP3223480B2 (ja) 1993-09-10 2001-10-29 本田技研工業株式会社 内燃エンジンの蒸発燃料処理装置
US5477482A (en) 1993-10-01 1995-12-19 The United States Of America As Represented By The Secretary Of The Navy Ultra high density, non-volatile ferromagnetic random access memory
US5408377A (en) 1993-10-15 1995-04-18 International Business Machines Corporation Magnetoresistive sensor with improved ferromagnetic sensing layer and magnetic recording system using the sensor
US5832534A (en) 1994-01-04 1998-11-03 Intel Corporation Method and apparatus for maintaining cache coherency using a single controller for multiple cache memories
US5442508A (en) 1994-05-25 1995-08-15 Eastman Kodak Company Giant magnetoresistive reproduce head having dual magnetoresistive sensor
US5528440A (en) 1994-07-26 1996-06-18 International Business Machines Corporation Spin valve magnetoresistive element with longitudinal exchange biasing of end regions abutting the free layer, and magnetic recording system using the element
US5452243A (en) 1994-07-27 1995-09-19 Cypress Semiconductor Corporation Fully static CAM cells with low write power and methods of matching and writing to the same
DE69513630T2 (de) 1994-10-05 2000-06-21 Koninkl Philips Electronics Nv Magnetische mehrlagenanordnung, die eine doppelbarrierenstruktur mit resonantem tunneleffekt enthält
US5567523A (en) 1994-10-19 1996-10-22 Kobe Steel Research Laboratories, Usa, Applied Electronics Center Magnetic recording medium comprising a carbon substrate, a silicon or aluminum nitride sub layer, and a barium hexaferrite magnetic layer
JP3714696B2 (ja) 1994-10-21 2005-11-09 富士通株式会社 半導体記憶装置
US6189077B1 (en) * 1994-12-15 2001-02-13 Texas Instruments Incorporated Two computer access circuit using address translation into common register file
US5496759A (en) 1994-12-29 1996-03-05 Honeywell Inc. Highly producible magnetoresistive RAM process
US5534793A (en) 1995-01-24 1996-07-09 Texas Instruments Incorporated Parallel antifuse routing scheme (PARS) circuit and method for field programmable gate arrays
US5587943A (en) 1995-02-13 1996-12-24 Integrated Microtransducer Electronics Corporation Nonvolatile magnetoresistive memory with fully closed flux operation
US5541868A (en) 1995-02-21 1996-07-30 The United States Of America As Represented By The Secretary Of The Navy Annular GMR-based memory element
US5655100A (en) 1995-03-31 1997-08-05 Sun Microsystems, Inc. Transaction activation processor for controlling memory transaction execution in a packet switched cache coherent multiprocessor system
JPH08287422A (ja) 1995-04-07 1996-11-01 Alps Electric Co Ltd 磁気抵抗効果型ヘッド
US6169687B1 (en) * 1995-04-21 2001-01-02 Mark B. Johnson High density and speed magneto-electronic memory for use in computing system
US5585986A (en) 1995-05-15 1996-12-17 International Business Machines Corporation Digital magnetoresistive sensor based on the giant magnetoresistance effect
JP2778626B2 (ja) 1995-06-02 1998-07-23 日本電気株式会社 磁気抵抗効果膜及びその製造方法並びに磁気抵抗効果素子
US5702831A (en) 1995-11-06 1997-12-30 Motorola Ferromagnetic GMR material
JP3767930B2 (ja) 1995-11-13 2006-04-19 沖電気工業株式会社 情報の記録・再生方法および情報記憶装置
US5659499A (en) 1995-11-24 1997-08-19 Motorola Magnetic memory and method therefor
US5828578A (en) 1995-11-29 1998-10-27 S3 Incorporated Microprocessor with a large cache shared by redundant CPUs for increasing manufacturing yield
JP3293437B2 (ja) 1995-12-19 2002-06-17 松下電器産業株式会社 磁気抵抗効果素子、磁気抵抗効果型ヘッド及びメモリー素子
US5569617A (en) 1995-12-21 1996-10-29 Honeywell Inc. Method of making integrated spacer for magnetoresistive RAM
US5712612A (en) 1996-01-02 1998-01-27 Hewlett-Packard Company Tunneling ferrimagnetic magnetoresistive sensor
US5909345A (en) * 1996-02-22 1999-06-01 Matsushita Electric Industrial Co., Ltd. Magnetoresistive device and magnetoresistive head
US5635765A (en) 1996-02-26 1997-06-03 Cypress Semiconductor Corporation Multi-layer gate structure
US5650958A (en) 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
US5764567A (en) * 1996-11-27 1998-06-09 International Business Machines Corporation Magnetic tunnel junction device with nonferromagnetic interface layer for improved magnetic field response
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5835314A (en) 1996-04-17 1998-11-10 Massachusetts Institute Of Technology Tunnel junction device for storage and switching of signals
JP3076244B2 (ja) 1996-06-04 2000-08-14 日本電気株式会社 多層配線の研磨方法
US5732016A (en) 1996-07-02 1998-03-24 Motorola Memory cell structure in a magnetic random access memory and a method for fabricating thereof
US5905996A (en) * 1996-07-29 1999-05-18 Micron Technology, Inc. Combined cache tag and data memory architecture
US5745408A (en) 1996-09-09 1998-04-28 Motorola, Inc. Multi-layer magnetic memory cell with low switching current
US5734605A (en) 1996-09-10 1998-03-31 Motorola, Inc. Multi-layer magnetic tunneling junction memory cells
US5894447A (en) 1996-09-26 1999-04-13 Kabushiki Kaisha Toshiba Semiconductor memory device including a particular memory cell block structure
US5861328A (en) 1996-10-07 1999-01-19 Motorola, Inc. Method of fabricating GMR devices
US5699293A (en) 1996-10-09 1997-12-16 Motorola Method of operating a random access memory device having a plurality of pairs of memory cells as the memory device
US5835406A (en) * 1996-10-24 1998-11-10 Micron Quantum Devices, Inc. Apparatus and method for selecting data bits read from a multistate memory
US5757056A (en) 1996-11-12 1998-05-26 University Of Delaware Multiple magnetic tunnel structures
US5729410A (en) 1996-11-27 1998-03-17 International Business Machines Corporation Magnetic tunnel junction device with longitudinal biasing
US5801984A (en) 1996-11-27 1998-09-01 International Business Machines Corporation Magnetic tunnel junction device with ferromagnetic multilayer having fixed magnetic moment
US5748519A (en) 1996-12-13 1998-05-05 Motorola, Inc. Method of selecting a memory cell in a magnetic random access memory device
US5761110A (en) 1996-12-23 1998-06-02 Lsi Logic Corporation Memory cell capable of storing more than two logic states by using programmable resistances
JP3325478B2 (ja) * 1996-12-27 2002-09-17 ワイケイケイ株式会社 磁気抵抗効果素子および磁気検出器並びにその使用方法
US5757695A (en) * 1997-02-05 1998-05-26 Motorola, Inc. Mram with aligned magnetic vectors
US5902690A (en) 1997-02-25 1999-05-11 Motorola, Inc. Stray magnetic shielding for a non-volatile MRAM
US5804485A (en) 1997-02-25 1998-09-08 Miracle Technology Co Ltd High density metal gate MOS fabrication process
US5768181A (en) 1997-04-07 1998-06-16 Motorola, Inc. Magnetic device having multi-layer with insulating and conductive layers
US5774394A (en) 1997-05-22 1998-06-30 Motorola, Inc. Magnetic memory cell with increased GMR ratio
US5898612A (en) 1997-05-22 1999-04-27 Motorola, Inc. Magnetic memory cell with increased GMR ratio
US5856008A (en) 1997-06-05 1999-01-05 Lucent Technologies Inc. Article comprising magnetoresistive material
US5838608A (en) 1997-06-16 1998-11-17 Motorola, Inc. Multi-layer magnetic random access memory and method for fabricating thereof
US5804250A (en) 1997-07-28 1998-09-08 Eastman Kodak Company Method for fabricating stable magnetoresistive sensors
JPH1168192A (ja) * 1997-08-18 1999-03-09 Hitachi Ltd 多重トンネル接合、トンネル磁気抵抗効果素子、磁気センサおよび磁気記録センサヘッド
DE19744095A1 (de) * 1997-10-06 1999-04-15 Siemens Ag Speicherzellenanordnung
US5831920A (en) 1997-10-14 1998-11-03 Motorola, Inc. GMR device having a sense amplifier protected by a circuit for dissipating electric charges
JPH11134620A (ja) * 1997-10-30 1999-05-21 Nec Corp 強磁性トンネル接合素子センサ及びその製造方法
US6188549B1 (en) * 1997-12-10 2001-02-13 Read-Rite Corporation Magnetoresistive read/write head with high-performance gap layers
US6048739A (en) * 1997-12-18 2000-04-11 Honeywell Inc. Method of manufacturing a high density magnetic memory device
US5852574A (en) 1997-12-24 1998-12-22 Motorola, Inc. High density magnetoresistive random access memory device and operating method thereof
US6180444B1 (en) * 1998-02-18 2001-01-30 International Business Machines Corporation Semiconductor device having ultra-sharp P-N junction and method of manufacturing the same
US6069820A (en) * 1998-02-20 2000-05-30 Kabushiki Kaisha Toshiba Spin dependent conduction device
US6738236B1 (en) * 1998-05-07 2004-05-18 Seagate Technology Llc Spin valve/GMR sensor using synthetic antiferromagnetic layer pinned by Mn-alloy having a high blocking temperature
KR19990087860A (ko) * 1998-05-13 1999-12-27 이데이 노부유끼 자성물질을이용한소자및그어드레싱방법
US6127045A (en) * 1998-05-13 2000-10-03 International Business Machines Corporation Magnetic tunnel junction device with optimized ferromagnetic layer
US6055179A (en) * 1998-05-19 2000-04-25 Canon Kk Memory device utilizing giant magnetoresistance effect
US6175475B1 (en) * 1998-05-27 2001-01-16 International Business Machines Corporation Fully-pinned, flux-closed spin valve
DE19823826A1 (de) * 1998-05-28 1999-12-02 Burkhard Hillebrands MRAM-Speicher sowie Verfahren zum Lesen/Schreiben digitaler Information in einen derartigen Speicher
US6114719A (en) 1998-05-29 2000-09-05 International Business Machines Corporation Magnetic tunnel junction memory cell with in-stack biasing of the free ferromagnetic layer and memory array using the cell
US6023395A (en) * 1998-05-29 2000-02-08 International Business Machines Corporation Magnetic tunnel junction magnetoresistive sensor with in-stack biasing
US6081446A (en) * 1998-06-03 2000-06-27 Hewlett-Packard Company Multiple bit magnetic memory cell
JP3234814B2 (ja) * 1998-06-30 2001-12-04 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気ヘッドアセンブリ及び磁気記録装置
JP3593472B2 (ja) * 1998-06-30 2004-11-24 株式会社東芝 磁気素子とそれを用いた磁気メモリおよび磁気センサ
EP0971423A1 (en) * 1998-07-10 2000-01-12 Interuniversitair Micro-Elektronica Centrum Vzw Spin-valve structure and method for making same
EP0971424A3 (en) 1998-07-10 2004-08-25 Interuniversitair Microelektronica Centrum Vzw Spin-valve structure and method for making spin-valve structures
KR100620155B1 (ko) * 1998-07-15 2006-09-04 인피니언 테크놀로지스 아게 메모리 엘리먼트의 전기 저항이 정보 유닛을 나타내고 자계에 의해 영향받을 수 있는, 메모리 셀 시스템 및 그 제조 방법
US5946227A (en) 1998-07-20 1999-08-31 Motorola, Inc. Magnetoresistive random access memory with shared word and digit lines
US6195240B1 (en) * 1998-07-31 2001-02-27 International Business Machines Corporation Spin valve head with diffusion barrier
US6072717A (en) * 1998-09-04 2000-06-06 Hewlett Packard Stabilized magnetic memory cell
US6172903B1 (en) * 1998-09-22 2001-01-09 Canon Kabushiki Kaisha Hybrid device, memory apparatus using such hybrid devices and information reading method
US6016269A (en) * 1998-09-30 2000-01-18 Motorola, Inc. Quantum random address memory with magnetic readout and/or nano-memory elements
TW440835B (en) * 1998-09-30 2001-06-16 Siemens Ag Magnetoresistive memory with raised interference security
US6178074B1 (en) * 1998-11-19 2001-01-23 International Business Machines Corporation Double tunnel junction with magnetoresistance enhancement layer
US6055178A (en) * 1998-12-18 2000-04-25 Motorola, Inc. Magnetic random access memory with a reference memory array
US6175515B1 (en) * 1998-12-31 2001-01-16 Honeywell International Inc. Vertically integrated magnetic memory
JP2000276726A (ja) * 1999-03-23 2000-10-06 Fujitsu Ltd 磁気記憶媒体
US6191972B1 (en) * 1999-04-30 2001-02-20 Nec Corporation Magnetic random access memory circuit
JP3589346B2 (ja) * 1999-06-17 2004-11-17 松下電器産業株式会社 磁気抵抗効果素子および磁気抵抗効果記憶素子
JP3592140B2 (ja) * 1999-07-02 2004-11-24 Ｔｄｋ株式会社 トンネル磁気抵抗効果型ヘッド
US6343032B1 (en) * 1999-07-07 2002-01-29 Iowa State University Research Foundation, Inc. Non-volatile spin dependent tunnel junction circuit
US6383574B1 (en) * 1999-07-23 2002-05-07 Headway Technologies, Inc. Ion implantation method for fabricating magnetoresistive (MR) sensor element
US6052302A (en) * 1999-09-27 2000-04-18 Motorola, Inc. Bit-wise conditional write method and system for an MRAM
US6205052B1 (en) * 1999-10-21 2001-03-20 Motorola, Inc. Magnetic element with improved field response and fabricating method thereof
US6169689B1 (en) 1999-12-08 2001-01-02 Motorola, Inc. MTJ stacked cell memory sensing method and apparatus
US6233172B1 (en) * 1999-12-17 2001-05-15 Motorola, Inc. Magnetic element with dual magnetic states and fabrication method thereof
JP2001184870A (ja) * 1999-12-27 2001-07-06 Mitsubishi Electric Corp 連想メモリ装置およびそれを用いた可変長符号復号装置
US6185143B1 (en) * 2000-02-04 2001-02-06 Hewlett-Packard Company Magnetic random access memory (MRAM) device including differential sense amplifiers
US6911710B2 (en) * 2000-03-09 2005-06-28 Hewlett-Packard Development Company, L.P. Multi-bit magnetic memory cells
US6211090B1 (en) * 2000-03-21 2001-04-03 Motorola, Inc. Method of fabricating flux concentrating layer for use with magnetoresistive random access memories
US6205073B1 (en) * 2000-03-31 2001-03-20 Motorola, Inc. Current conveyor and method for readout of MTJ memories
JP3800925B2 (ja) * 2000-05-15 2006-07-26 日本電気株式会社 磁気ランダムアクセスメモリ回路
US6205053B1 (en) * 2000-06-20 2001-03-20 Hewlett-Packard Company Magnetically stable magnetoresistive memory element
DE10036140C1 (de) * 2000-07-25 2001-12-20 Infineon Technologies Ag Verfahren und Anordnung zum zerstörungsfreien Auslesen von Speicherzellen eines MRAM-Speichers
JP4309075B2 (ja) * 2000-07-27 2009-08-05 株式会社東芝 磁気記憶装置
US6363007B1 (en) * 2000-08-14 2002-03-26 Micron Technology, Inc. Magneto-resistive memory with shared wordline and sense line
US6392922B1 (en) * 2000-08-14 2002-05-21 Micron Technology, Inc. Passivated magneto-resistive bit structure and passivation method therefor
US6538921B2 (en) * 2000-08-17 2003-03-25 Nve Corporation Circuit selection of magnetic memory cells and related cell structures
US6767655B2 (en) * 2000-08-21 2004-07-27 Matsushita Electric Industrial Co., Ltd. Magneto-resistive element
DE10041378C1 (de) * 2000-08-23 2002-05-16 Infineon Technologies Ag MRAM-Anordnung
DE10043440C2 (de) * 2000-09-04 2002-08-29 Infineon Technologies Ag Magnetoresistiver Speicher und Verfahren zu seinem Auslesen
JP4693292B2 (ja) * 2000-09-11 2011-06-01 株式会社東芝 強磁性トンネル接合素子およびその製造方法
US6314020B1 (en) * 2000-09-29 2001-11-06 Motorola, Inc. Analog functional module using magnetoresistive memory technology
JP4726290B2 (ja) * 2000-10-17 2011-07-20 ルネサスエレクトロニクス株式会社 半導体集積回路
US6538919B1 (en) * 2000-11-08 2003-03-25 International Business Machines Corporation Magnetic tunnel junctions using ferrimagnetic materials
US6351409B1 (en) * 2001-01-04 2002-02-26 Motorola, Inc. MRAM write apparatus and method
US6385109B1 (en) * 2001-01-30 2002-05-07 Motorola, Inc. Reference voltage generator for MRAM and method
US6515895B2 (en) * 2001-01-31 2003-02-04 Motorola, Inc. Non-volatile magnetic register
US6358756B1 (en) * 2001-02-07 2002-03-19 Micron Technology, Inc. Self-aligned, magnetoresistive random-access memory (MRAM) structure utilizing a spacer containment scheme
US6392923B1 (en) * 2001-02-27 2002-05-21 Motorola, Inc. Magnetoresistive midpoint generator and method
US6392924B1 (en) * 2001-04-06 2002-05-21 United Microelectronics Corp. Array for forming magnetoresistive random access memory with pseudo spin valve
WO2003019586A1 (en) * 2001-08-30 2003-03-06 Koninklijke Philips Electronics N.V. Magnetoresistive device and electronic device
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US6531723B1 (en) * 2001-10-16 2003-03-11 Motorola, Inc. Magnetoresistance random access memory for improved scalability
US6633498B1 (en) * 2002-06-18 2003-10-14 Motorola, Inc. Magnetoresistive random access memory with reduced switching field
US6707083B1 (en) * 2002-07-09 2004-03-16 Western Digital (Fremont), Inc. Magnetic tunneling junction with improved power consumption
US6714446B1 (en) * 2003-05-13 2004-03-30 Motorola, Inc. Magnetoelectronics information device having a compound magnetic free layer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100727486B1 (ko) * 2005-08-16 2007-06-13 삼성전자주식회사 자기 기억 소자 및 그 형성 방법
US7732222B2 (en) 2005-08-16 2010-06-08 Samsung Electronics Co., Ltd. Magnetic memory device and method of fabricating the same
US8035145B2 (en) 2005-08-16 2011-10-11 Samsung Electronics Co., Ltd. Magnetic memory device
KR100763921B1 (ko) * 2006-09-01 2007-10-05 삼성전자주식회사 전류 유도 스위칭을 이용한 자기 메모리 소자
WO2014046360A1 (ko) * 2012-09-21 2014-03-27 고려대학교 산학협력단 면내 전류와 전기장을 이용한 수평형 자기메모리 소자

Also Published As

Publication number Publication date
AU2003247726A1 (en) 2004-02-09
WO2004010436A1 (en) 2004-01-29
JP2005535111A (ja) 2005-11-17
US7095646B2 (en) 2006-08-22
US20040012994A1 (en) 2004-01-22
JP4620459B2 (ja) 2011-01-26
US20060017083A1 (en) 2006-01-26
US7465589B2 (en) 2008-12-16
KR101000287B1 (ko) 2010-12-13

Similar Documents

Publication Publication Date Title
KR101000287B1 (ko) 향상된 저장 밀도를 갖는 다중-상태 ｍｒａｍ
US10354710B2 (en) Magnetoelectric random access memory array and methods of operating the same
KR100310575B1 (ko) 비휘발성 자기 메모리 어레이
US8514615B2 (en) Structures and methods for a field-reset spin-torque MRAM
JP4708602B2 (ja) 磁気的に安定な磁気抵抗メモリ素子
JP2016225633A (ja) 外部強磁性バイアス膜を用いる電圧制御磁気異方性スイッチング装置
EP1527455A2 (en) Magnetoresistive random access memory with reduced switching field
US7366009B2 (en) Separate write and read access architecture for a magnetic tunnel junction
US8233319B2 (en) Unipolar spin-transfer switching memory unit
US7589994B2 (en) Methods of writing data to magnetic random access memory devices with bit line and/or digit line magnetic layers
KR102608134B1 (ko) 자기 메모리 구조 및 디바이스
KR101059875B1 (ko) 자기 메모리 어레이 및 전자 시스템
US7352613B2 (en) Magnetic memory device and methods for making a magnetic memory device
CN111370438A (zh) 磁性存储器阵列
US6807092B1 (en) MRAM cell having frustrated magnetic reservoirs
CN113451355B (zh) 基于自旋轨道矩的磁性存储器件
IES20000623A2 (en) Magnetic information storage

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee