KR20050058176A - 액정표시장치와 그의 구동방법 - Google Patents

액정표시장치와 그의 구동방법 Download PDF

Info

Publication number
KR20050058176A
KR20050058176A KR1020040029610A KR20040029610A KR20050058176A KR 20050058176 A KR20050058176 A KR 20050058176A KR 1020040029610 A KR1020040029610 A KR 1020040029610A KR 20040029610 A KR20040029610 A KR 20040029610A KR 20050058176 A KR20050058176 A KR 20050058176A
Authority
KR
South Korea
Prior art keywords
data
channel
integrated circuit
liquid crystal
data integrated
Prior art date
Application number
KR1020040029610A
Other languages
English (en)
Other versions
KR100598738B1 (ko
Inventor
강신호
송홍성
홍진철
안승국
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to US10/963,596 priority Critical patent/US7586474B2/en
Priority to TW93136302A priority patent/TWI291159B/zh
Priority to GB0425979A priority patent/GB2409096B/en
Priority to NL1027618A priority patent/NL1027618C2/nl
Priority to JP2004349822A priority patent/JP2005173591A/ja
Priority to CN2004101001192A priority patent/CN100406973C/zh
Priority to DE200410059164 priority patent/DE102004059164B4/de
Priority to FR0413111A priority patent/FR2863759B1/fr
Publication of KR20050058176A publication Critical patent/KR20050058176A/ko
Application granted granted Critical
Publication of KR100598738B1 publication Critical patent/KR100598738B1/ko
Priority to US12/461,381 priority patent/US8847946B2/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J17/00—Household peeling, stringing, or paring implements or machines
    • A47J17/02—Hand devices for scraping or peeling vegetables or the like
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
    • B26D3/00—Cutting work characterised by the nature of the cut made; Apparatus therefor
    • B26D3/28—Splitting layers from work; Mutually separating layers by cutting
    • B26D3/283—Household devices therefor
    • B26D2003/285—Household devices therefor cutting one single slice at each stroke
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
    • B26D3/00—Cutting work characterised by the nature of the cut made; Apparatus therefor
    • B26D3/28—Splitting layers from work; Mutually separating layers by cutting
    • B26D3/283—Household devices therefor
    • B26D2003/288—Household devices therefor making several incisions and cutting cubes or the like, e.g. so-called "julienne-cutter"
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
    • B26D3/00—Cutting work characterised by the nature of the cut made; Apparatus therefor
    • B26D3/02—Bevelling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
    • B26D3/00—Cutting work characterised by the nature of the cut made; Apparatus therefor
    • B26D3/28—Splitting layers from work; Mutually separating layers by cutting
    • B26D3/283—Household devices therefor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Food Science & Technology (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 작업성의 향상 및 제조비용을 절감할 수 있도록 한 액정표시장치와 그의 구동방법에 관한 것이다.
본 발명에 의한 액정표시장치는 다수의 데이터라인들에 화소 데이터를 공급하기 위한 데이터 집적회로와, 상기 데이터 집적회로에 설치되고 상기 데이터 집적회로의 채널을 선택하기 위한 선택단자들을 구비하고; 상기 데이터 집적회로의 채널은 상기 선택단자로부터 발생되는 논리값에 따라 조정되는 것을 특징으로 한다.
이러한 구성에 의하여, 본 발명은 채널 선택신호를 이용하여 액정패널의 해상도에 따라 데이터 집적회로의 채널을 변경함으로써 한 종류의 데이터 집적회로를 이용하여 액정패널의 모든 해상도를 구동시킬 수 있게 된다. 또한, 본 발명은 액정패널의 해상도에 상관없이 데이터 집적회로를 공용으로 사용할 수 있으므로 데이터 집적회로의 개수를 감소시킬 수 있다. 결과적으로, 본 발명은 작업성의 향상 및 제조비용을 절감할 수 있다.

Description

액정표시장치와 그의 구동방법{LIQUID CRYSTAL DISPLAY AND METHOD OF DRIVING THE SAME}
본 발명은 액정표시장치에 관한 것으로, 특히 작업성의 향상 및 제조비용을 절감할 수 있도록 한 액정표시장치와 그의 구동방법에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다.
이를 위하여, 액정표시장치는 도 1에 도시된 바와 같이 액정셀들이 매트릭스 형태로 배열된 액정패널(2)과, 액정패널(2)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(6)와, 액정패널(2)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(4)와, 게이트 드라이버(6)와 데이터 드라이버(4)를 제어하기 위한 타이밍 제어부(8)를 구비한다.
액정패널(2)은 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)와 접속된 액정셀(7)을 구비한다. 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔신호, 즉 게이트 하이전압(VGH)이 공급되는 경우 턴-온되어 데이터라인(DL)으로부터의 화소신호를 액정셀(7)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트 로우전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(7)에 충전된 화소신호가 유지되게 한다.
액정셀(7)은 등가적으로 액정용량 커패시터로 표현되며, 액정을 사이에 두고 대면하는 공통전극과 박막 트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 액정셀(7)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 커패시터를 더 구비한다. 이 스토리지 커패시터는 화소전극과 이전단 게이트 라인 사이에 형성된다. 이러한 액정셀(7)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광투과율을 조절함으로써 계조를 구현하게 된다.
타이밍 제어부(8)는 도시되지 않은 비디오 카드로부터 공급되는 동기신호(V, H)를 이용하여 게이트 제어신호들(GSP, GSC, GOE) 및 데이터 제어신호들(SSP, SSC, SOE, POL)을 발생한다. 게이트 제어신호들(GSP, GSC, GOE)은 게이트 드라이버(6)로 공급되어 게이트 드라이버를 제어하게 되고, 데이터 제어신호들(SSP, SSC, SOE, POL)은 데이터 드라이버(4)로 공급되어 데이터 드라이버를 제어하게 된다. 아울러, 타이밍 제어부(8)는 적색(R), 녹색(G) 및 청색(B)의 화소 데이터(VD)를 정렬하여 데이터 드라이버(4)로 공급한다.
게이트 드라이버(6)는 게이트라인들(GL1 내지 GLn)을 순차적으로 구동시킨다. 이를 위해, 게이트 드라이버(6)는 도 2a와 같이 다수의 게이트 집적회로(Integrated Circuit : 이하 "IC"라 함)(10)를 구비한다. 게이트 IC(10)들은 자신에게 접속된 게이트라인들(GL1 내지 GLn)을 타이밍 제어부(8)로부터의 제어에 의하여 순차적으로 구동시킨다. 다시 말하여, 게이트 IC(10)들은 타이밍 제어부(8)로부터 공급되는 게이트 제어 신호들(GSP, GSC, GOE)에 응답하여 게이트라인들(GL1 내지 GLn)에 순차적으로 게이트 하이전압(VGH)을 순차적으로 공급한다.
구체적으로, 게이트 드라이버(6)는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭(GSC)에 따라 쉬프트시켜 쉬프트펄스를 발생한다. 그리고, 게이트 드라이버(6)는 쉬프트 펄스에 응답하여 수평기간마다 해당 게이트라인(GL)에 게이트 하이전압(VGH)을 공급하게 된다. 다시 말하여, 쉬프트펄스는 수평기간마다 한 라인씩 쉬프트되고, 게이트 IC들(10) 중 어느 하나는 쉬프트펄스에 대응되어 해당 게이트라인(GL)에 게이트 하이전압(VGH)을 공급한다. 이 경우, 게이트 IC들(10)은 게이트 라인들(GL1 내지 GLn)에 게이트 하이전압(VGH)이 공급되지 않는 나머지 기간에서는 게이트 로우전압(VGL)을 공급한다.
데이터 드라이버(4)는 수평기간마다 1라인분씩의 화소신호를 데이터라인들(DL1 내지 DLm)에 공급한다. 이를 위해, 데이터 드라이버(4)는 도 2b와 같이 다수의 데이터 IC(16)들을 구비한다. 데이터 IC(16)들은 타이밍 제어부(8)로부터 공급되는 데이터 제어 신호들(SSP, SSC, SOE, POL)에 응답하여 데이터라인들(DL1 내지 DLm)에 화소신호를 공급한다. 이때, 데이터 IC(16)들은 타이밍 제어부(8)로부터의 화소 데이터(VD)를 감마전압 발생부(도시되지 않음)로부터의 감마전압을 이용하여 아날로그 화소신호로 변환하여 출력한다.
구체적으로, 데이터 IC(16)들은 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프트시켜 샘플링신호를 발생한다. 이어서, 데이터 IC(16)들은 샘플링 신호에 응답하여 화소 데이터(VD)를 일정 단위씩 순차적으로 래치한다. 이후, 래치된 1라인분의 화소 데이터(VD)를 아날로그 화소신호로 변환하여 소스 출력 인에이블 신호(SOE)의 인에이블 기간에 데이터라인들(DL1 내지 DLm)에 공급하게 된다. 이 경우, 데이터 IC(16)들은 화소 데이터(VD)를 극성 제어 신호(POL)에 응답하여 정극성 또는 부극성의 화소신호로 변환하게 된다.
이를 위하여, 데이터 IC들(16) 각각은 도 3에 도시된 바와 같이 순차적인 샘플링신호를 공급하는 쉬프트 레지스터부(34)와, 샘플링신호에 응답하여 화소 데이터(VD)를 순차적으로 래치하여 동시에 출력하는 래치부(36)와, 래치부(36)로부터의 화소 데이터(VD)를 화소전압신호로 변환하는 디지털-아날로그 변환부(이하, "DAC부"라 함)(38)와, DAC(38)로부터의 화소전압신호를 완충하여 출력하는 출력 버퍼부(46)를 구비한다. 또한, 데이터 IC(16)는 타이밍 제어부(8)로부터 공급되는 각종 제어신호들(SSP, SSC, SOE, REV, POL 등)과 화소 데이터(VD)를 중계하는 신호 제어부(20)와, DAC부(38)에서 필요로 하는 정극성 및 부극성 감마전압들을 공급하는 감마 전압부(32)를 추가로 구비한다.
신호제어부(20)는 타이밍 제어부(도시하지 않음)로부터의 각종 제어신호들(SSP, SSC, SOE, REV, POL 등)과 화소 데이터(VD)가 해당 구성요소들로 출력되도록 제어한다.
감마전압부(32)는 감마 기준전압 발생부(도시하지 않음)로부터 입력되는 다수개의 감마 기준전압을 그레이별로 세분화하여 출력한다.
쉬프트 레지스터부(34)에 포함된 쉬프트 레지스터들은 신호제어부(20)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 순차적으로 쉬프트시켜 샘플링신호로 출력한다.
래치부(36)는 쉬프트 레지스터부(34)로부터의 샘플링신호에 응답하여 신호 제어부(20)로부터의 화소 데이터(VD)를 일정단위씩 순차적으로 샘플링하여 래치하게 된다. 이를 위하여 래치부(36)는 i(i는 자연수)개의 화소 데이터(VD)를 래치하기 위해 i개의 래치들로 구성되고, 래치들 각각은 화소 데이터(VD)의 비트수에 대응하는 크기를 갖는다. 특히, 타이밍제어부(8)는 전송주파수를 줄이기 위하여 화소 데이터(VD)를 이븐 화소 데이터(VDeven)와 오드 화소 데이터(VDodd)로 나누어 각각의 전송라인을 통해 동시에 출력하게 된다. 여기서 이븐 화소 데이터(VDeven)와 오드 화소 데이터(VDodd) 각각은 적(R), 녹(G), 청(B) 화소 데이터를 포함한다. 이에 따라 래치부(36)는 샘플링신호마다 신호 제어부(20)를 경유하여 공급되는 이븐 화소 데이터(VDeven)와 오드 화소 데이터(VDodd)를 동시에 래치하게 된다. 이어서, 래치부(36)는 신호 제어부(20)로부터의 소스 출력 이네이블신호(SOE)에 응답하여 래치된 i개의 화소 데이터들(VD)을 동시에 출력한다 . 이 경우, 래치부(36)는 데이터반전 선택신호(REV)에 응답하여 트랜지션 비트수가 줄어들게끔 변조된 화소 데이터(VD)들을 복원시켜 출력하게 된다. 이는 타이밍 제어부(8)에서 데이터전송시 전자기적 간섭(EMI)을 최소화하기 위하여 트랜지션되는 비트수가 기준치를 넘어서는 화소 데이터(VD)들은 트랜지션 비트수가 줄어들게끔 변조하여 공급하기 때문이다.
DAC부(38)는 래치부(36)로부터의 화소 데이터(VD)를 동시에 정극성 및 부극성 화소전압신호로 변환하여 출력하게 된다. 이를 위하여, DAC부(38)는 래치부(36)에 공통 접속된 P(Positive) 디코딩부(40) 및 N(Negative) 디코딩부(42)와, P 디코딩부(40) 및 N 디코딩부(42)의 출력신호를 선택하기 위한 멀티플렉서(MUX; 44)를 구비한다.
P 디코딩부(40)에 포함되는 n개의 P 디코더들은 래치부(36)로부터 동시에 입력되는 n개의 화소 데이터들을 감마전압부(32)로부터의 정극성 감마전압들을 이용하여 정극성 화소전압신호로 변환하게 된다. N 디코딩부(42)에 포함되는 i개의 N 디코더들은 래치부(36)로부터 동시에 입력되는 i개의 화소 데이터들을 감마 전압부(32)로부터의 부극성 감마전압들을 이용하여 부극성 화소전압신호로 변환하게 된다. 멀티플렉서부(44)에 포함되는 i개의 멀티플렉서들은 신호제어부(20)로부터의 극성제어신호(POL)에 응답하여 P 디코더(40)로부터의 정극성 화소전압신호 또는 N 디코더(42)로부터의 부극성 화소전압신호를 선택하여 출력하게 된다.
출력버퍼부(46)에 포함되는 i개의 출력버퍼들은 i개의 데이터라인들(D1 내지 Di)들에 직렬로 각각 접속되어진 전압추종기(Voltage follower) 등으로 구성된다. 이러한 출력버퍼들은 DAC부(38)로부터의 화소전압신호들을 신호완충하여 데이터라인들(DL1 내지 DLi)에 공급하게 된다.
이와 같은 종래의 액정표시장치는 액정패널(2)의 해상도에 따라 데이터 드라이버(4)가 구비하는 데이터 IC(16)의 출력채널가 달라지게 된다. 이는, 액정패널(2)의 해상도별로 데이터라인(DL)에 접속될 수 있는 일정 채널을 갖는 데이터 IC(16)들이 달라지기 때문이다. 이에 따라, 액정패널(2)의 해상도 별로 서로 다른 출력채널을 갖는 서로 다른 수의 데이터 IC(16)들을 사용함으로써 작업성의 저하 및 제조비용이 낭비되는 단점이 있다.
이를 상세히 설명하면, 액정패널(2)의 해상도가 XGA(eXtended Graphics Array)급(1024×3)인 액정표시장치는 3072개의 데이터라인(DL) 수를 가지므로 768개의 출력채널을 갖는 4개의 데이터 IC(16)가 필요하게 된다. 또한, 액정패널(2)의 해상도가 SXGA+(Super eXtended Graphics Adapter+)급(1400×3)인 액정표시장치는 4200개의 데이터라인(DL) 수를 가지므로 702개의 출력채널을 갖는 6개의 데이터 IC(16)가 필요하게 된다. 이때, 남는 12개의 출력채널은 더미라인으로 처리된다. 또한, 액정패널(2)의 해상도가 WXGA(Wide aspect eXtended Graphics Array)급(1280×3)인 액정표시장치는 3840개의 데이터라인(DL) 수를 가지므로 642개의 출력채널을 갖는 6개의 데이터 IC(16)가 필요하게 된다. 이때, 남는 12개의 출력채널은 더미라인으로 처리된다. 이와 같이, 액정패널(2)의 해상도별로 서로 다른 출력채널을 갖는 서로 다른 수의 데이터 IC(16)들을 사용해야 한다. 이에 따라, 종래의 액정표시장치에서는 작업성의 저하 및 제조비용이 낭비되는 단점이 있다.
따라서, 본 발명의 목적은 작업성의 향상 및 제조비용을 절감할 수 있도록 한 액정표시장치를 제공하는 것이다.
또한, 본 발명의 다른 목적은 액정패널의 해상도에 따라 데이터 집적회로의 출력채널을 제어할 수 있도록 한 액정표시장치와 그의 구동방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 의한 액정표시장치는 다수의 데이터라인들에 화소 데이터를 공급하기 위한 데이터 집적회로와, 상기 데이터 집적회로에 설치되고 상기 데이터 집적회로의 채널을 선택하기 위한 선택단자들을 구비하고; 상기 데이터 집적회로의 채널은 상기 선택단자로부터 발생되는 논리값에 따라 조정되는 것을 특징으로 한다.
상기 액정표시장치에서 상기 선택단자는 2 진 논리값을 발생하는 제 1 옵션핀과, 2 진 논리값을 발생하는 제 2 옵션핀을 구비하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 데이터 집적회로는 n(여기서, n은 양의 정수)개의 채널을 갖는 것을 특징으로 한다.
상기 액정표시장치에서 상기 논리값이 제 4 논리값이면 상기 데이터 집적회로의 채널을 n개 보다 작은 i(여기서, i는 0보다 크고 n 보다 작은 양의 정수)개로 제한하고, 상기 논리값이 제 3 논리값이면 상기 데이터 집적회로의 채널을 i개 보다 작은 j(여기서, j는 양의 정수)개로 제한하고, 상기 논리값이 제 2 논리값이면 상기 데이터 집적회로의 채널을 j개 보다 작은 k(여기서, k는 양의 정수)개로 제한하고, 상기 논리값이 제 1 논리값이면 상기 데이터 집적회로의 채널을 k개 보다 작은 m(여기서, m은 양의 정수)개로 제한하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 i 개는 642개의 채널로 설정되고, 상기 j 개는 630개의 채널로 설정되고, 상기 k 개는 618개의 채널로 설정되고, 상기 m 개는 600개의 채널로 설정되는 것을 특징으로 한다.
상기 액정표시장치에서 상기 제 4 논리값은 상기 데이터 집적회로에 포함된 쉬프트 레지스터의 643번째 채널부터 n번째 채널까지 디스에이블시키고, 상기 제 3 논리값은 상기 데이터 집적회로에 포함된 쉬프트 레지스터의 631번째 채널부터 n번째 채널까지 디스에이블시키고, 상기 제 2 논리값은 상기 데이터 집적회로에 포함된 쉬프트 레지스터의 619번째 채널부터 n번째 채널까지 디스에이블시키고, 상기 제 1 논리값은 상기 데이터 집적회로에 포함된 쉬프트 레지스터의 601번째 채널부터 n번째 채널까지 디스에이블시키는 것을 특징으로 한다.
상기 액정표시장치에서 상기 데이터 집적회로는 상기 쉬프트 레지스터로부터 쉬프트되는 클럭에 따라 데이터를 래치하기 위한 래치와, 상기 래치로부터의 상기 데이터를 상기 화소 데이터로 변환하는 디지털-아날로그 변환부와, 상기 디지털-아날로그 변환부에 정극성 및 부극성 감마전압을 공급하는 감마 전압부와, 상기 디지털-아날로그 변환부로부터의 상기 화소 데이터를 버퍼링하여 상기 다수의 데이터 라인들로 출력하기 위한 버퍼부를 더 구비하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 디지탈-아날로그 변환부는 상기 데이터를 정극성 화소 데이터로 변환하기 위한 정극성부와, 상기 데이터를 부극성 화소 데이터로 변환하기 위한 부극성부와, 상기 정극성부 및 부극성부의 출력을 선택하는 멀티플렉서를 구비하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정표시장치는 N(단, N은 양의 정수)개의 출력채널을 가지며 상기 출력채널을 통해 N개 이하의 데이터라인들에 화소 데이터를 공급하는 데이터 집적회로와, 상기 데이터라인들의 수에 따라 상기 데이터 집적회로의 출력채널을 선택하는 채널 선택부를 구비하는 것을 특징으로 한다.
상기 액정표시장치는 상기 출력채널을 선택하기 위한 채널 선택신호를 발생하는 선택신호 발생부와, 상기 데이터 집적회로를 제어함과 아울러 상기 데이터 집적회로에 데이터를 공급하는 타이밍 제어부를 더 구비하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 데이터 집적회로는 상기 타이밍 제어부로부터의 제어신호에 따라 샘플링신호를 출력하는 N개의 쉬프트 레지스터들로 구성된 쉬프트 레지스터부를 포함하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 선택신호 발생부는 전압원 및 기저전압원에 접속되어 상기 채널 선택신호를 발생하는 제 1 및 제 2 선택단자를 구비하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 채널 선택부는 상기 채널 선택신호에 응답하여 제 1 내지 I(단, I는 N보다 작은 양의 정수)개, 제 1 내지 J(단, J는 I보다 작은 양의 정수)개, 제 1 내지 K(단, K는 J보다 작은 양의 정수)개 및 제 1 내지 N개의 출력채널 중 어느 하나를 선택하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 채널 선택부는 상기 채널 선택신호에 따라 상기 N개의 쉬프트 레지스터의 I번째, J번째, K번째 및 N번째 쉬프트 레지스터 중 어느 하나의 출력신호를 다음 단 데이터 집적회로에 공급하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 I, J, K 및 N 각각은 상기 데이터 라인들의 수, 상기 데이터 집적회로의 개수, 상기 데이터 집적회로가 실장되는 테이프 캐리어 패키지의 폭, 상기 타이밍 제어부와 상기 데이터 집적회로간의 데이터 전송라인 수 중 적어도 어느 하나의 조건에 따라 설정되는 것을 특징으로 한다.
상기 액정표시장치에서 상기 채널 선택부는 상기 채널 선택신호에 응답하여 제 I1(단, I1은 N보다 작은 양의 정수) 내지 제 N개, 제 J1(단, J1은 I1보다 작은 양의 정수) 내지 제 N개, 제 K1(단, K1은 J1보다 작은 양의 정수) 내지 N개 및 제 L1(단, L1은 K1보다 작은 양의 정수) 내지 N개의 출력채널 중 어느 하나를 선택하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 채널 선택부는 상기 채널 선택신호에 따라 상기 타이밍 제어부로부터의 스타트 펄스를 상기 N개의 쉬프트 레지스터의 I1번째, J1번째, K1번째 및 L1번째 쉬프트 레지스터 중 어느 하나에 공급하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 데이터 집적회로의 제 1 내지 I1, 제 1 내지 J1, 제 1 내지 K1, 제 1 내지 제 L1의 출력채널은 더미 출력채널인 것을 특징으로 한다.
상기 액정표시장치에서 상기 I1, J1, K1 및 L1 각각은 상기 데이터 라인들의 수, 상기 데이터 집적회로의 개수, 상기 데이터 집적회로가 실장되는 테이프 캐리어 패키지의 폭, 상기 타이밍 제어부와 상기 데이터 집적회로간의 데이터 전송라인 수 중 적어도 어느 하나의 조건에 따라 설정되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정표시장치는 데이터라인들과 게이트라인들의 교차부마다 액정셀이 형성된 액정패널과, N(단, N은 양의 정수)개의 출력채널을 가지며 상기 출력채널을 통해 N개 이하의 상기 데이터라인들에 화소 데이터를 공급하는 데이터 집적회로와, 상기 게이트라인들에 순차적으로 스캔펄스를 공급하기 위한 게이트 집적회로와, 상기 데이터라인들의 수에 따라 상기 데이터 집적회로의 출력채널을 선택하는 채널 선택부와, 상기 데이터 집적회로와 게이트 집적회로를 제어함과 아울러 상기 데이터 집적회로에 데이터를 공급하는 타이밍 제어부를 구비하는 것을 특징으로 한다.
상기 액정표시장치는 상기 출력채널을 선택하기 위한 채널 선택신호를 발생하는 선택신호 발생부를 더 구비하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 데이터 집적회로는 상기 타이밍 제어부로부터의 제어신호에 따라 샘플링신호를 출력하는 N개의 쉬프트 레지스터들로 구성된 쉬프트 레지스터부를 포함하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 선택신호 발생부는 전압원 및 기저전압원에 접속되어 상기 채널 선택신호를 발생하는 제 1 및 제 2 선택단자를 구비하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 채널 선택부는 상기 채널 선택신호에 응답하여 제 1 내지 I(단, I는 N보다 작은 양의 정수)개, 제 1 내지 J(단, J는 I보다 작은 양의 정수)개, 제 1 내지 K(단, K는 J보다 작은 양의 정수)개 및 제 1 내지 N개의 출력채널 중 어느 하나를 선택하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 채널 선택부는 상기 채널 선택신호에 따라 상기 N개의 쉬프트 레지스터의 I번째, J번째, K번째 및 N번째 쉬프트 레지스터 중 어느 하나의 출력신호를 다음 단 데이터 집적회로에 공급하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 I, J, K 및 N 각각은 상기 데이터 라인들의 수, 상기 데이터 집적회로의 개수, 상기 데이터 집적회로가 실장되는 테이프 캐리어 패키지의 폭, 상기 타이밍 제어부와 상기 데이터 집적회로간의 데이터 전송라인 수 중 적어도 어느 하나의 조건에 따라 설정되는 것을 특징으로 한다.
상기 액정표시장치에서 상기 채널 선택부는 상기 채널 선택신호에 응답하여 제 I1(단, I1은 N보다 작은 양의 정수) 내지 제 N개, 제 J1(단, J1은 I1보다 작은 양의 정수) 내지 제 N개, 제 K1(단, K1은 J1보다 작은 양의 정수) 내지 N개 및 제 L1(단, L1은 K1보다 작은 양의 정수) 내지 N개의 출력채널 중 어느 하나를 선택하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 채널 선택부는 상기 채널 선택신호에 따라 상기 타이밍 제어부로부터의 스타트 펄스를 상기 N개의 쉬프트 레지스터의 I1번째, J1번째, K1번째 및 L1번째 쉬프트 레지스터 중 어느 하나에 공급하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 데이터 집적회로의 제 1 내지 I1, 제 1 내지 J1, 제 1 내지 K1, 제 1 내지 제 L1의 출력채널은 더미 출력채널인 것을 특징으로 한다.
상기 액정표시장치에서 상기 I1, J1, K1 및 L1 각각은 상기 데이터 라인들의 수, 상기 데이터 집적회로의 개수, 상기 데이터 집적회로가 실장되는 테이프 캐리어 패키지의 폭, 상기 타이밍 제어부와 상기 데이터 집적회로간의 데이터 전송라인 수 중 적어도 어느 하나의 조건에 따라 설정되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정표시장치의 구동방법은 N(단, N은 양의 정수)개의 출력채널들을 가지며 상기 출력채널들을 통해 N개 이하의 데이터라인들에 화소 데이터를 공급하는 데이터 집적회로를 포함하는 액정표시장치의 구동방법에 있어서, 채널 선택부에 의해 상기 데이터라인들의 수에 따라 상기 데이터 집적회로의 출력채널을 선택하는 단계와, 상기 데이터 집적회로의 선택되는 출력채널을 통해 상기 화소 데이터를 상기 데이터라인들에 공급하는 단계를 포함하는 것을 특징으로 한다.
상기 구동방법은 전압원과 기저전압원에 접속된 제 1 및 제 2 선택단자를 이용하여 상기 데이터 집적회로의 출력채널을 선택하기 위한 채널 선택신호를 발생하는 단계를 더 포함하는 것을 특징으로 한다.
상기 구동방법은 N개의 쉬프트 레지스터, 래치 및 디지털-아날로그 변환부를 이용하여 데이터를 상기 화소 데이터로 변환하는 단계를 더 포함하는 것을 특징으로 한다.
상기 구동방법에서 상기 채널 선택부는 상기 채널 선택신호에 응답하여 제 1 내지 I(단, I는 N보다 작은 양의 정수)개, 제 1 내지 J(단, J는 I보다 작은 양의 정수)개, 제 1 내지 K(단, K는 J보다 작은 양의 정수)개 및 제 1 내지 N개의 출력채널 중 어느 하나를 선택하는 것을 특징으로 한다.
상기 구동방법은 상기 채널 선택신호에 따라 상기 N개의 쉬프트 레지스터의 I번째, J번째, K번째 및 N번째 쉬프트 레지스터 중 어느 하나의 출력신호를 다음 단 데이터 집적회로에 공급하는 단계를 더 포함하는 것을 특징으로 한다.
상기 구동방법에서 상기 채널 선택부는 상기 채널 선택신호에 응답하여 제 I1(단, I1은 N보다 작은 양의 정수) 내지 제 N개, 제 J1(단, J1은 I1보다 작은 양의 정수) 내지 제 N개, 제 K1(단, K1은 J1보다 작은 양의 정수) 내지 N개 및 제 L1(단, L1은 K1보다 작은 양의 정수) 내지 N개의 출력채널 중 어느 하나를 선택하는 것을 특징으로 한다.
상기 구동방법에서 상기 채널 선택부는 상기 채널 선택신호에 따라 스타트 펄스를 상기 N개의 쉬프트 레지스터의 I1번째, J1번째, K1번째 및 L1번째 쉬프트 레지스터 중 어느 하나에 공급하는 것을 특징으로 한다.
상기 구동방법에서 상기 데이터 집적회로의 제 1 내지 I1, 제 1 내지 J1, 제 1 내지 K1, 제 1 내지 제 L1의 출력채널은 더미 출력채널인 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 16을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 4를 참조하면, 본 발명의 제 1 실시 예에 의한 액정표시장치는 데이터라인들(DL1 내지 DLm)과 게이트라인들(GL1 내지 GLn)의 교차부마다 액정셀이 형성된 액정패널(102)과, N(단, N은 양의 정수)개의 출력채널들을 가지며 출력채널들을 통해 N개 이하의 데이터라인들에 화소 데이터를 공급하는 다수의 데이터 IC(116)를 포함하는 데이터 드라이버(104)와, 게이트라인들(GL1 내지 GLn)에 순차적으로 스캔펄스를 공급하기 위한 다수의 게이트 집적회로를 포함하는 게이트 드라이버(106)와, 데이터라인들(DL1 내지 DLm)의 수에 따라 화소 데이터를 출력하는 다수의 데이터 IC(116)의 출력채널을 선택하는 채널 선택부와, 데이터 드라이버(104) 및 게이트 드라이버(106) 각각의 구동 타이밍을 제어함과 아울러 선택된 출력채널에 대응되는 데이터를 다수의 데이터 집적회로들(116) 각각에 공급하는 타이밍 제어부(108)를 구비한다.
액정패널(102)은 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)와 접속된 액정셀(도시하지 않음)을 구비한다. 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔신호, 즉 게이트 하이전압(VGH)이 공급되는 경우 턴-온되어 데이터라인(DL)으로부터의 화소신호를 액정셀에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트 로우전압(VGL)이 공급되는 경우 턴-오프되어 액정셀에 충전된 화소신호가 유지되게 한다.
액정셀은 등가적으로 액정용량 커패시터로 표현되며, 액정을 사이에 두고 대면하는 공통전극과 박막 트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 액정셀은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 커패시터를 더 구비한다. 이 스토리지 커패시터는 화소전극과 이전단 게이트 라인 사이에 형성된다. 이러한 액정셀은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광투과율을 조절함으로써 계조를 구현하게 된다.
타이밍 제어부(108)는 도시되지 않은 비디오 카드로부터 공급되는 동기신호(V, H)를 이용하여 게이트 제어신호들(GSP, GSC, GOE) 및 데이터 제어신호들(SSP, SSC, SOE, POL)을 발생한다. 게이트 제어신호들(GSP, GSC, GOE)은 게이트 드라이버(106)로 공급되어 게이트 드라이버를 제어하게 되고, 데이터 제어신호들(SSP, SSC, SOE, POL)은 데이터 드라이버(104)로 공급되어 데이터 드라이버를 제어하게 된다. 아울러, 타이밍 제어부(108)는 화소 데이터(VD)를 정렬하여 데이터 드라이버(104)로 공급한다.
게이트 드라이버(106)는 게이트라인들(GL1 내지 GLn)을 순차적으로 구동시킨다. 이를 위해, 게이트 드라이버(106)는 다수의 게이트 IC(도시하지 않음)를 구비한다. 게이트 IC들은 자신에게 접속된 게이트라인들(GL1 내지 GLn)을 타이밍 제어부(108)로부터의 제어에 의하여 순차적으로 구동시킨다. 다시 말하여, 게이트 IC들은 타이밍 제어부(108)로부터 공급되는 게이트 제어 신호들(GSP, GSC, GOE)에 응답하여 게이트라인들(GL1 내지 GLn)에 순차적으로 게이트 하이전압(VGH)을 순차적으로 공급한다.
구체적으로, 게이트 드라이버(106)는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭(GSC)에 따라 쉬프트시켜 쉬프트펄스를 발생한다. 그리고, 게이트 드라이버(106)는 쉬프트 펄스에 응답하여 수평기간마다 해당 게이트라인(GL)에 게이트 하이전압(VGH)을 공급하게 된다. 다시 말하여, 쉬프트펄스는 수평기간마다 한 라인씩 쉬프트되고, 게이트 IC들 중 어느 하나는 쉬프트펄스에 대응되어 해당 게이트라인(GL)에 게이트 하이전압(VGH)을 공급한다. 이 경우, 게이트 IC들은 게이트 라인들(GL1 내지 GLn)에 게이트 하이전압(VGH)이 공급되지 않는 나머지 기간에서는 게이트 로우전압(VGL)을 공급한다.
데이터 드라이버(104)는 수평기간마다 1라인분씩의 화소신호를 데이터라인들(DL1 내지 DLm)에 공급한다. 이를 위해, 데이터 드라이버(104)는 다수의 데이터 IC(116)들을 구비한다. 데이터 IC(116)들 각각은 테이프 캐리어 패키지(Tape Carryrier Package : 이하, "TCP"라 함)(110) 상에 실장된다. 이러한, 데이터 IC(116)들은 TCP 패드(112), 데이터 패드(114) 및 링크부(118)를 경유하여 데이터라인들(DL1 내지 DLm)과 전기적으로 접속된다. 그리고, 데이터 IC(116)들은 타이밍 제어부(108)로부터 공급되는 데이터 제어 신호들(SSP, SSC, SOE, POL)에 응답하여 데이터라인들(DL1 내지 DLm)에 화소신호를 공급한다. 이 때, 데이터 IC(116)들은 타이밍 제어부(108)로부터의 화소 데이터(VD)를 감마전압 발생부(도시되지 않음)로부터의 감마전압을 이용하여 아날로그 화소신호로 변환하여 출력한다.
구체적으로, 데이터 IC(116)들은 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프트시켜 샘플링신호를 발생한다. 이어서, 데이터 IC(116)들은 샘플링 신호에 응답하여 화소 데이터(VD)를 일정 단위씩 순차적으로 래치한다. 이후, 래치된 1라인분의 화소 데이터(VD)를 아날로그 화소신호로 변환하여 소스 출력 인에이블 신호(SOE)의 인에이블 기간에 데이터라인들(DL1 내지 DLm)에 공급하게 된다. 이 경우, 데이터 IC(116)들은 화소 데이터(VD)를 극성 제어 신호(POL)에 응답하여 정극성 또는 부극성의 화소신호로 변환하게 된다.
한편, 본 발명의 제 1 실시 예에 다른 액정표시장치의 데이터 IC들(116) 각각은 외부로부터 입력되는 제 1 및 제 2 채널 선택신호(P1, P2)에 응답하여 데이터라인들(DL1 내지 DLm)에 화소신호를 공급하기 위한 출력채널을 변경하게 된다. 이를 위해, 데이터 IC들(116) 각각은 제 1 및 제 2 채널 선택신호(P1, P2)가 공급되는 제 1 및 제 2 옵션핀(OP1, OP2)을 구비한다.
제 1 및 제 2 옵션핀(OP1, OP2) 각각은 전압원(VCC) 및 기저전압원(GND)에 선택적으로 접속되어 2비트 2진 논리값을 가지게 된다. 이에 따라, 제 1 및 제 2 옵션핀(OP1, OP2)을 통해 데이터 IC(116)에 공급되는 제 1 및 제 2 채널 선택신호(P1, P2)는 "00", "01", "10" 및 "11"의 값을 가지게 된다.
이에 따라, 데이터 IC(116) 각각은 제 1 및 제 2 옵션핀(OP1, OP2)을 통해 공급되는 제 1 및 제 2 채널 선택신호(P1, P2)에 따라 액정패널(102)의 해상도에 따라 미리 설정되어진 출력채널을 가지게 된다.
이러한 액정패널(102)의 해상도에 따라 데이터 IC(116)의 출력채널에 따른 데이터 IC(116)의 개수를 표 1에 나타내었다.
해상도 픽셀 수 데이터 IC 출력채널에 따른 데이터 IC 개수
데이터라인 게이트라인 600CH 618CH 630CH 642CH
XGA 3072 768 5.12 4.97 4.88 4.79
SXGA+ 4200 1050 7.00 6.80 6.67 6.54
UXGA 4800 1200 8.00 7.77 7.62 7.48
WXGA 3840 800 6.40 6.21 6.10 5.98
WSXGA- 4320 900 7.20 6.99 6.86 6.73
WSXGA 5040 1050 8.40 8.16 8.00 7.85
WUXGA 5760 1200 9.60 9.32 9.14 8.97
표 1을 참조하면, 4가지 채널로 모든 해상도를 표현할 수 있음을 알 수 있다. 즉, XGA(eXtended Graphics Array) 급의 해상도를 가지는 액정패널(102)에서는 618개의 출력채널을 갖는 5개의 데이터 IC(116)가 필요하게 된다. 이때, 남는 18개의 출력채널은 더미라인으로 처리한다. 또한, SXGA+(Super eXtended Graphics Adapter+) 급의 해상도를 가지는 액정패널(102)에서는 600개의 출력채널을 갖는 7개의 데이터 IC(116)가 필요하게 된다. 또한, UXGA(Ultra eXtended Graphics Adapter) 급의 해상도를 가지는 액정패널(102)에서는 600개의 출력채널을 갖는 8개의 데이터 IC(116)가 필요하게 된다. 그리고, WXGA(Wide aspect eXtended Graphics Array) 급의 해상도를 가지는 액정패널(102)에서는 642개의 출력채널을 갖는 6개의 데이터 IC(116)가 필요하게 된다. 또한, WSXGA-(Wide aspect Super eXtended Graphics Adapter-) 급의 해상도를 가지는 액정패널(102)에서는 618개의 출력채널을 갖는 7개의 데이터 IC(116)가 필요하게 된다. 또한, WSXGA(Wide aspect Super eXtended Graphics Adapter) 급의 해상도를 가지는 액정패널(102)에서는 630개의 출력채널을 갖는 8개의 데이터 IC(116)가 필요하게 된다. 또한, WUXGA(Wide aspect Ultra eXtended Graphics Adapter) 급의 해상도를 가지는 액정패널(102)에서는 642개의 출력채널을 갖는 9개의 데이터 IC(116)가 필요하게 된다.
이에 따라, 본 발명의 제 1 실시 예에 따른 액정표시장치는 제 1 및 제 2 채널 선택신호(P1, P2)에 따라 데이터 IC(116)의 출력채널을 600 채널, 618 채널, 630 채널 및 642 채널 중 어느 하나로 설정함으로써 액정패널(102)의 모든 해상도를 표현할 수 있다. 다시 말하여, 본 발명의 제 1 실시 예에 따른 액정표시장치의 데이터 IC(116)는 642개의 출력채널을 가지도록 제조하고, 제 1 및 제 2 옵션핀(OP1, OP2)으로부터의 제 1 및 제 2 채널 선택신호(P1, P2)에 따라 데이터 IC(116)의 출력채널을 설정함으로써 액정패널(102)의 모든 해상도에 공용으로 사용할 수 있다.
이를 상세히 설명하면, 본 발명의 제 1 실시 예에 따른 액정표시장치의 데이터 IC(116)는 642개의 출력채널을 가지도록 제조된다.
제 1 및 제 2 옵션핀(OP1, OP2) 각각이 기저전압원(GND)에 접속되어 데이터 IC(116)에 공급되는 제 1 및 제 2 채널 선택신호(P1, P2)의 값이 "00"일 경우에 데이터 IC(116)는 도 5에 도시된 바와 같이 642개의 출력채널 중 제 1 내지 제 600 출력채널을 통해 화소 전압신호를 출력하게 된다. 이때, 제 601 내지 제 642 출력채널은 더미 출력채널이 된다. 또한, 제 1 옵션핀(OP1)이 기저전압원(GND)에 접속됨과 아울러 제 2 옵션핀(OP2)이 전압원(VCC)에 접속되어 데이터 IC(116)에 공급되는 제 1 및 제 2 채널 선택신호(P1, P2)의 값이 "01"일 경우에 데이터 IC(116)는 도 6에 도시된 바와 같이 642개의 출력채널 중 제 1 내지 제 618 출력채널을 통해 화소 전압신호를 출력하게 된다. 이때, 제 619 내지 제 642 출력채널은 더미 출력채널이 된다. 그리고, 제 1 옵션핀(OP1)이 전압원(VCC)에 접속됨과 아울러 제 2 옵션핀(OP2)이 기저전압원(GND)에 접속되어 데이터 IC(116)에 공급되는 제 1 및 제 2 채널 선택신호(P1, P2)의 값이 "10"일 경우에 데이터 IC(116)는 도 7에 도시된 바와 같이 642개의 출력채널 중 제 1 내지 제 630 출력채널을 통해 화소 전압신호를 출력하게 된다. 이때, 제 631 내지 제 642 출력채널은 더미 출력채널이 된다. 마지막으로, 제 1 및 제 2 옵션핀(OP1, OP2) 각각이 전압원(VCC)에 접속되어 데이터 IC(116)에 공급되는 제 1 및 제 2 채널 선택신호(P1, P2)의 값이 "11"일 경우에 데이터 IC(116)는 도 8에 도시된 바와 같이 제 1 내지 제 642 출력채널을 통해 화소 전압신호를 출력하게 된다.
이를 위해, 본 발명의 제 1 실시 예에 따른 액정표시장치의 데이터 IC(116)는 도 9에 도시된 바와 같이 제 1 및 제 2 옵션핀(OP1, OP2)에 공급되는 제 1 및 제 2 채널 선택신호(P1, P2)에 따라 데이터 IC(116)의 출력채널을 설정하기 위한 채널 선택부(130)와, 순차적인 샘플링신호를 공급하는 쉬프트 레지스터부(134)와, 샘플링신호에 응답하여 화소 데이터(VD)를 순차적으로 래치하여 동시에 출력하는 래치부(136)와, 래치부(136)로부터의 화소 데이터(VD)를 화소전압신호로 변환하는 디지털-아날로그 변환부(이하, DAC부라 함)(138)와, DAC(138)로부터의 화소전압신호를 완충하여 출력하는 출력 버퍼부(146)를 구비한다.
또한, 데이터 IC(116)는 타이밍 제어부(108)로부터 공급되는 각종 제어신호들과 화소 데이터(VD)를 중계하는 신호 제어부(120)와, DAC부(138)에서 필요로 하는 정극성 및 부극성 감마전압들을 공급하는 감마 전압부(132)를 추가로 구비한다.
신호제어부(120)는 타이밍 제어부(108)로부터의 각종 제어신호들(SSP, SSC, SOE, REV, POL 등)과 화소 데이터(VD)가 해당 구성요소들로 출력되게 제어한다.
감마전압부(132)는 감마 기준전압 발생부(도시하지 않음)로부터 입력되는 다수개의 감마 기준전압을 그레이별로 세분화하여 출력한다.
채널 선택부(130)는 제 1 및 제 2 옵션핀(OP1, OP2)을 통해 제 1 및 제 2 채널 선택신호(P1, P2)에 따라 제 1 내지 제 4 채널 제어신호(CS1 내지 CS4)를 쉬프트 레지스터부(134)에 공급하게 된다. 즉, 채널 선택부(130)는 "00"의 값을 가지는 제 1 및 제 2 채널 선택신호(P1, P2)에 대응되는 제 1 채널 제어신호(CS1)와, "01"의 값을 가지는 제 1 및 제 2 채널 선택신호(P1, P2)에 대응되는 제 2 채널 제어신호(CS2)와, "10"의 값을 가지는 제 1 및 제 2 채널 선택신호(P1, P2)에 대응되는 제 3 채널 제어신호(CS3)와, "11"의 값을 가지는 제 1 및 제 2 채널 선택신호(P1, P2)에 대응되는 제 4 채널 제어신호(CS4)를 발생한다.
쉬프트 레지스터부(134)에 포함된 쉬프트 레지스터들은 신호제어부(120)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 순차적으로 쉬프트시켜 샘플링신호로 출력한다. 이때, 쉬프트 레지스터부(134)는 642개의 쉬프트 레지스터들(SR1 내지 SR642)로 구성된다.
이러한, 쉬프트 레지스터부(134)는 채널 선택부(130)로부터의 제 1 내지 제 4 채널 제어신호(CS1 내지 CS4)에 따라 제 600, 제 618, 제 630 및 제 642 쉬프트 레지스터(SR600, SR628, SR630, SR642) 각각의 출력신호를 다음 단 데이터 IC(116)에 공급하게 된다.
구체적으로, 채널 선택부(130)로부터 제 1 출력 제어신호(CS1)에 공급되는 경우 쉬프트 레지스터부(134)는 제 1 내지 제 600 번째 쉬프트 레지스터들(SR1 내지 SR600)을 이용하여 신호제어부(120)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 순차적으로 쉬프트시켜 샘플링신호로 출력하게 된다. 이때, 제 600 번째 쉬프트 레지스터(SR600)의 출력신호(캐리신호)를 다음 단의 데이터 IC(116)의 첫번째 쉬프트 레지스터(SR1)로 공급하게 된다. 이에 따라, 제 601 내지 제 642 쉬프트 레지스터들(SR601 내지 SR642)은 샘플링신호를 출력하지 않게 된다. 여기서, 쉬프트 레지스터가 양 방향으로 구동될 경우 중간의 42개 채널을 사용하지 않고 더미처리하여 구조상 더 유리하게 사용할 수 있다.
한편, 채널 선택부(130)로부터 제 2 출력 제어신호(CS2)에 공급되는 경우 쉬프트 레지스터부(134)는 제 1 내지 제 618 번째 쉬프트 레지스터들(SR1 내지 SR618)을 이용하여 신호제어부(120)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 순차적으로 쉬프트시켜 샘플링신호로 출력하게 된다. 이때, 제 618 번째 쉬프트 레지스터(SR600)의 출력신호(캐리신호)를 다음 단의 데이터 IC(116)의 첫번째 쉬프트 레지스터(SR1)로 공급하게 된다. 이에 따라, 제 619 내지 제 642 쉬프트 레지스터들(SR619 내지 SR642)은 샘플링신호를 출력하지 않게 된다. 여기서, 쉬프트 레지스터가 양 방향으로 구동될 경우 중간의 24개 채널을 사용하지 않고 더미처리하여 구조상 더 유리하게 사용할 수 있다.
한편, 채널 선택부(130)로부터 제 3 출력 제어신호(CS3)에 공급되는 경우 쉬프트 레지스터부(134)는 제 1 내지 제 630 번째 쉬프트 레지스터들(SR1 내지 SR630)을 이용하여 신호제어부(120)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 순차적으로 쉬프트시켜 샘플링신호로 출력하게 된다. 이때, 제 630 번째 쉬프트 레지스터(SR600)의 출력신호(캐리신호)를 다음 단의 데이터 IC(116)의 첫번째 쉬프트 레지스터(SR1)로 공급하게 된다. 이에 따라, 제 631 내지 제 642 쉬프트 레지스터들(SR631 내지 SR642)은 샘플링신호를 출력하지 않게 된다. 여기서, 쉬프트 레지스터가 양 방향으로 구동될 경우 중간의 12개 채널을 사용하지 않고 더미처리하여 구조상 더 유리하게 사용할 수 있다.
한편, 채널 선택부(130)로부터 제 4 출력 제어신호(CS4)에 공급되는 경우 쉬프트 레지스터부(134)는 제 1 내지 제 642 번째 쉬프트 레지스터들(SR1 내지 SR642)을 이용하여 신호제어부(120)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 순차적으로 쉬프트시켜 샘플링신호로 출력하게 된다. 이때, 제 642 번째 쉬프트 레지스터(SR600)의 출력신호(캐리신호)를 다음 단의 데이터 IC(116)의 첫번째 쉬프트 레지스터(SR1)로 공급하게 된다.
래치부(136)는 쉬프트 레지스터부(134)로부터의 샘플링신호에 응답하여 신호 제어부(120)로부터의 화소 데이터(VD)를 일정단위씩 순차적으로 샘플링하여 래치하게 된다. 이를 위하여 래치부(136)는 642개의 화소 데이터(VD)를 래치하기 위해 최대 642 개의 래치들로 구성되고, 그 래치들 각각은 화소 데이터(VD)의 비트수에 대응하는 크기를 갖는다. 특히, 타이밍제어부(108)는 전송주파수를 줄이기 위하여 화소 데이터(VD)를 이븐 화소 데이터(VDeven)와 오드 화소 데이터(VDodd)로 나누어 각각의 전송라인을 통해 동시에 출력하게 된다. 여기서 이븐 화소 데이터(VDeven)와 오드 화소 데이터(VDodd) 각각은 적(R), 녹(G), 청(B) 화소 데이터를 포함한다.
이에 따라 래치부(136)는 샘플링신호마다 신호 제어부(120)를 경유하여 공급되는 이븐 화소 데이터(VDeven)와 오드 화소 데이터(VDodd)를 동시에 래치하게 된다. 이어서, 래치부(136)는 신호 제어부(120)로부터의 소스 출력 이네이블신호(SOE)에 응답하여 래치된 630개, 618개, 630개 및 642개 중 어느 한 개의 출력채널을 통해 화소 데이터들(VD)을 동시에 출력한다. 이 경우, 래치부(136)는 데이터반전 선택신호(REV)에 응답하여 트랜지션 비트수가 줄어들게끔 변조된 화소 데이터(VD)들을 복원시켜 출력하게 된다. 이는 타이밍 제어부(108)에서 데이터전송시 전자기적 간섭(EMI)을 최소화하기 위하여 트랜지션되는 비트수가 기준치를 넘어서는 화소 데이터(VD)들은 트랜지션 비트수가 줄어들게끔 변조하여 공급하기 때문이다.
DAC부(138)는 래치부(136)로부터의 화소 데이터(VD)를 동시에 정극성 및 부극성 화소전압신호로 변환하여 출력하게 된다. 이를 위하여, DAC부(138)는 래치부(136)에 공통 접속된 P(Positive) 디코딩부(140) 및 N(Negative) 디코딩부(142)와, P 디코딩부(140) 및 N 디코딩부(142)의 출력신호를 선택하기 위한 멀티플렉서(MUX; 144)를 구비한다.
P 디코딩부(140)에 포함되는 n개의 P 디코더들은 래치부(136)로부터 동시에 입력되는 n개의 화소 데이터들을 감마전압부(132)로부터의 정극성 감마전압들을 이용하여 정극성 화소전압신호로 변환하게 된다. N 디코딩부(142)에 포함되는 n개의 N 디코더들은 래치부(136)로부터 동시에 입력되는 n개의 화소 데이터들을 감마 전압부(132)로부터의 부극성 감마전압들을 이용하여 부극성 화소전압신호로 변환하게 된다. 멀티플렉서부(144)에 포함되는 최대 642개의 멀티플렉서들은 신호제어부(120)로부터의 극성제어신호(POL)에 응답하여 P 디코더(140)로부터의 정극성 화소전압신호 또는 N 디코더(142)로부터의 부극성 화소전압신호를 선택하여 출력하게 된다.
출력버퍼부(146)에 포함되는 최대 642개의 출력버퍼들은 최대 642개의 데이터라인들(DL1 내지 DL642)들에 직렬로 각각 접속되어진 전압추종기(Voltage follower) 등으로 구성된다. 이러한 출력버퍼들은 DAC부(138)로부터의 화소전압신호들을 신호완충하여 데이터라인들(DL1 내지 DL642)에 공급하게 된다.
이러한, 본 발명의 제 1 실시 예에 따른 액정표시장치에서 600개의 출력채널을 가지는 데이터 IC(116)는 표 1에 나타낸 바와 같이 SXGA+급 및 UXGA급의 해상도를 가지는 액정패널(102)에 사용되고, 618개의 출력채널을 가지는 데이터 IC(116)는 XGA급과 WSXGA-급의 해상도를 가지는 액정패널(102)에 사용되고, 630개의 출력채널을 가지는 데이터 IC(116)는 WSXGA급의 해상도를 가지는 액정패널(102)에 사용되고, 642개의 출력채널을 가지는 데이터 IC(116)는 WXGA급과 WUXGA급의 해상도를 가지는 액정패널(102)에 사용된다.
한편, 본 발명의 제 1 실시 예에 따른 액정표시장치는 상술한 바와 같이 제 1 및 제 2 출력 선택신호(P1, P2)에 따라 변경되는 데이터 IC(116)의 출력채널에 대응되도록 TCP 패드(112), 액정패널(102)의 데이터 패드(114) 및 링크부(118)를 설계하게 된다.
이와 같은, 본 발명의 제 1 실시 예에 따른 액정표시장치와 그의 구동방법의 데이터 IC(116)는 제 1 및 제 2 옵션핀(OP1, OP2)에 공급되는 제 1 및 제 2 채널 선택신호(P1, P2)에 따라 표 1에 나타낸 바와 같이 액정패널(102)의 해상도에 따라 데이터 IC(116)의 출력채널을 설정함으로써 한 종류의 데이터 IC(116)만으로도 모든 해상도를 표현할 수 있게 된다. 이에 따라, 본 발명의 제 1 실시 예에 따른 액정표시장치와 그의 구동방법은 작업성의 향상 및 제조비용을 감소시킬 수 있다.
도 10은 본 발명의 제 2 실시 예에 따른 액정표시장치에서 데이터 IC의 쉬프트 레지스터부 및 채널 선택부만을 나타내는 블록도이다.
도 10을 참조하면, 본 발명의 제 2 실시 예에 따른 액정표시장치는 쉬프트 레지스터부(184) 및 채널 선택부(180)를 제외하고는 모든 구성요소는 본 발명의 제 1 실시 예에 따른 액정표시장치와 동일하게 된다. 이에 따라, 본 발명의 제 2 실시 예에 따른 액정표시장치에서는 도 10을 도 4와 결부하여 쉬프트 레지스터부(184) 및 채널 선택부(180)만을 설명하기로 하고, 다른 구성요소들에 대한 설명은 생략하기로 한다.
본 발명의 제 2 실시 예에 따른 액정표시장치의 채널 선택부(180)는 제 1 및 제 2 옵션핀(OP1, OP2)을 통해 제 1 및 제 2 채널 선택신호(P1, P2)에 따라 쉬프트 레지스터부(184)로부터 공급되는 출력신호(캐리신호)를 다음 단 데이터 IC(116)에 공급한다. 이러한, 채널 선택부(180)는 2개의 2진 논리 제어신호에 따라 4개의 입력 중 어느 하나를 출력하는 멀티플렉서를 사용하게 된다.
쉬프트 레지스터부(184)에 포함된 쉬프트 레지스터들(SR1 내지 SR642)은 신호제어부로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 순차적으로 쉬프트시켜 샘플링신호로 출력한다. 이때, 쉬프트 레지스터부(184)는 642개의 쉬프트 레지스터들(SR1 내지 SR642)로 구성된다.
이러한, 쉬프트 레지스터부(184)에서 642개의 쉬프트 레지스터들(SR1 내지 SR642) 중 제 600, 제 618, 제 630 및 제 642 쉬프트 레지스터(SR600, SR618, SR630, SR642) 각각의 출력신호는 채널 선택부(180)의 제 1 내지 제 4 입력신호로 공급된다. 일례로, 제 600 쉬프트 레지스터(SR600)의 출력신호를 채널 선택부(180)의 제 1 입력신호로 공급됨과 아울러 제 610 쉬프트 레지스터(SR610)의 입력신호로 공급된다.
이에 따라, 채널 선택부(180)는 제 1 및 제 2 채널 선택신호(P1, P2)의 2진 논리값에 따라 제 600, 제 618, 제 630 및 제 642 쉬프트 레지스터(SR600, SR628, SR630, SR642)의 출력신호 중 어느 하나를 캐리신호(Carry)로써 다음 단 데이터 IC(116)에 공급하게 된다.
구체적으로, 채널 선택부(180)는 "00"의 값을 가지는 제 1 및 제 2 채널 선택신호(P1, P2)에 따라 제 600 번째 쉬프트 레지스터(SR600)로부터 공급되는 출력신호를 다음 단의 데이터 IC(116)의 첫번째 쉬프트 레지스터(SR1)로 공급하게 된다. 이때, 제 601 내지 제 642 쉬프트 레지스터들(SR601 내지 SR642)은 순차적으로 샘플링신호를 출력하지만 최종적으로는 데이터 라인들(DL)에 접속되지 않기 때문에 액정패널(102)에는 전혀 영향을 미치지 않는다. 여기서, 쉬프트 레지스터가 양 방향으로 구동될 경우 중간의 42개 채널을 사용하지 않고 더미처리하여 구조상 더 유리하게 사용할 수 있다.
한편, 채널 선택부(180)는 "01"의 값을 가지는 제 1 및 제 2 채널 선택신호(P1, P2)에 따라 제 618 번째 쉬프트 레지스터(SR618)로부터 공급되는 출력신호를 다음 단의 데이터 IC(116)의 첫번째 쉬프트 레지스터(SR1)로 공급하게 된다. 이때, 제 619 내지 제 642 쉬프트 레지스터들(SR619 내지 SR642)은 순차적으로 샘플링신호를 출력하지만 최종적으로는 데이터 라인들(DL)에 접속되지 않기 때문에 액정패널(102)에는 전혀 영향을 미치지 않는다. 여기서, 쉬프트 레지스터가 양 방향으로 구동될 경우 중간의 24개 채널을 사용하지 않고 더미처리하여 구조상 더 유리하게 사용할 수 있다.
다른 한편, 채널 선택부(180)는 "10"의 값을 가지는 제 1 및 제 2 채널 선택신호(P1, P2)에 따라 제 630 번째 쉬프트 레지스터(SR630)로부터 공급되는 출력신호를 다음 단의 데이터 IC(116)의 첫번째 쉬프트 레지스터(SR1)로 공급하게 된다. 이때, 제 631 내지 제 642 쉬프트 레지스터들(SR631 내지 SR642)은 순차적으로 샘플링신호를 출력하지만 최종적으로는 데이터 라인들(DL)에 접속되지 않기 때문에 액정패널(102)에는 전혀 영향을 미치지 않는다. 여기서, 쉬프트 레지스터가 양 방향으로 구동될 경우 중간의 12개 채널을 사용하지 않고 더미처리하여 구조상 더 유리하게 사용할 수 있다.
또 다른 한편으로, 채널 선택부(180)는 "11"의 값을 가지는 제 1 및 제 2 채널 선택신호(P1, P2)에 따라 제 642 번째 쉬프트 레지스터(SR600)로부터 공급되는 출력신호를 다음 단의 데이터 IC(116)의 첫번째 쉬프트 레지스터(SR1)로 공급하게 된다.
이러한, 채널 선택부(180) 및 쉬프트 레지스터부(184)를 포함하는 본 발명의 제 2 실시 예에 따른 액정표시장치의 데이터 IC들(116) 각각은 상술한 바와 같이 쉬프트 레지스터부(184)로부터 출력되는 샘플링 신호에 응답하여 화소 데이터(VD)를 일정 단위씩 순차적으로 래치한다. 이후, 래치된 1라인분의 화소 데이터(VD)를 아날로그 화소신호로 변환하여 소스 출력 인에이블 신호(SOE)의 인에이블 기간에 데이터라인들(DL1 내지 DLm)에 공급하게 된다. 이 경우, 데이터 IC들(116)은 화소 데이터(VD)를 극성 제어 신호(POL)에 응답하여 정극성 또는 부극성의 화소신호로 변환하게 된다.
이와 같은, 본 발명의 제 2 실시 예에 따른 액정표시장치의 데이터 IC(116)는 제 1 및 제 2 옵션핀(OP1, OP2)에 공급되는 제 1 및 제 2 채널 선택신호(P1, P2)에 따라 표 1에 나타낸 바와 같이 액정패널(102)의 해상도에 따라 데이터 IC(116)의 출력채널을 설정함으로써 한 종류의 데이터 IC(116)만으로도 모든 해상도를 표현할 수 있게 된다. 이에 따라, 본 발명의 제 1 실시 예에 따른 액정표시장치는 작업성의 향상 및 제조비용을 감소시킬 수 있다.
도 11은 본 발명의 제 3 실시 예에 따른 액정표시장치에서 데이터 IC를 나타내는 블록도이다.
도 11을 참조하면, 본 발명의 제 3 실시 예에 따른 액정표시장치는 데이터 IC(1016)를 제외하고는 모든 구성요소는 본 발명의 제 1 실시 예에 따른 액정표시장치와 동일하게 된다. 이에 따라, 본 발명의 제 3 실시 예에 따른 액정표시장치에서는 데이터 IC(1016)만을 설명하기로 하고, 다른 구성요소들에 대한 설명은 생략하기로 한다.
본 발명의 제 3 실시 예에 따른 액정표시장치에서 데이터 IC(1016)는 데이터 라인들(DL)에 항상 데이터를 공급하는 데이터 출력채널군과, 제 1 및 제 2 채널 선택신호(P1, P2)에 따라 화소 데이터의 출력여부가 선택되어지는 더미 데이터 출력채널군을 구비한다. 또한, 데이터 IC(1016)는 데이터 라인들(DL)의 수에 따라 더미 데이터 출력채널군을 통해 데이터 라인들(DL)에 공급되는 화소 데이터의 출력여부를 결정하기 위한 제 1 및 제 2 채널 선택신호(P1, P2)가 공급되는 제 1 및 제 2 옵션핀(OP1, OP2)을 구비한다.
제 1 및 제 2 옵션핀(OP1, OP2) 각각은 전압원(VCC) 및 기저전압원(GND)에 선택적으로 접속되어 2비트 2진 논리값을 가지게 된다. 이에 따라, 제 1 및 제 2 옵션핀(OP1, OP2)을 통해 데이터 IC(1016)에 공급되는 제 1 및 제 2 채널 선택신호(P1, P2)는 "00", "01", "10" 및 "11"의 값을 가지게 된다.
이에 따라, 데이터 IC(1016) 각각은 제 1 및 제 2 옵션핀(OP1, OP2)을 통해 공급되는 제 1 및 제 2 채널 선택신호(P1, P2)에 따라 액정패널(102)의 해상도에 따라 미리 설정되어진 출력채널을 가지게 된다.
이러한 액정패널(102)의 해상도에 따라 데이터 IC(1016)의 출력채널에 따른 데이터 IC(1016)의 개수는 표 1과 같다. 일례로, 본 발명의 제 3 실시 예에 따른 액정표시장치는 제 1 및 제 2 채널 선택신호(P1, P2)에 따라 데이터 IC(1016)의 출력채널을 600 채널, 618 채널, 630 채널 및 642 채널 중 어느 하나로 설정함으로써 액정패널(102)의 모든 해상도를 표현할 수 있다. 다시 말하여, 본 발명의 제 3 실시 예에 따른 액정표시장치의 데이터 IC(1016)는 642개의 출력채널을 가지도록 제조하고, 제 1 및 제 2 옵션핀(OP1, OP2)으로부터의 제 1 및 제 2 채널 선택신호(P1, P2)에 따라 데이터 IC(1016)의 출력채널을 설정함으로써 액정패널(102)의 모든 해상도에 공용으로 사용할 수 있다.
이를 상세히 설명하면, 본 발명의 제 3 실시 예에 따른 액정표시장치의 데이터 IC(1016)는 642개의 출력채널을 가지도록 제조된다.
제 1 및 제 2 옵션핀(OP1, OP2) 각각이 기저전압원(GND)에 접속되어 데이터 IC(1016)에 공급되는 제 1 및 제 2 채널 선택신호(P1, P2)의 값이 "00"일 경우에 데이터 IC(1016)는 도 11에 도시된 바와 같이 642개의 출력채널 중 제 43 내지 제 642 출력채널을 통해 화소 전압신호를 출력하게 된다. 이때, 제 1 내지 제 42 출력채널은 더미 출력채널군이 된다. 또한, 제 1 옵션핀(OP1)이 기저전압원(GND)에 접속됨과 아울러 제 2 옵션핀(OP2)이 전압원(VCC)에 접속되어 데이터 IC(1016)에 공급되는 제 1 및 제 2 채널 선택신호(P1, P2)의 값이 "01"일 경우에 데이터 IC(1016)는 도 12에 도시된 바와 같이 642개의 출력채널 중 제 25 내지 제 642 출력채널을 통해 화소 전압신호를 출력하게 된다. 이때, 제 1 내지 제 24 출력채널은 더미 출력채널군이 된다. 그리고, 제 1 옵션핀(OP1)이 전압원(VCC)에 접속됨과 아울러 제 2 옵션핀(OP2)이 기저전압원(GND)에 접속되어 데이터 IC(1016)에 공급되는 제 1 및 제 2 채널 선택신호(P1, P2)의 값이 "10"일 경우에 데이터 IC(1016)는 도 13에 도시된 바와 같이 642개의 출력채널 중 제 13 내지 제 642 출력채널을 통해 화소 전압신호를 출력하게 된다. 이때, 제 1 내지 제 12 출력채널은 더미 출력채널군이 된다. 마지막으로, 제 1 및 제 2 옵션핀(OP1, OP2) 각각이 전압원(VCC)에 접속되어 데이터 IC(1016)에 공급되는 제 1 및 제 2 채널 선택신호(P1, P2)의 값이 "11"일 경우에 데이터 IC(1016)는 도 14에 도시된 바와 같이 제 1 내지 제 642 출력채널을 통해 화소 전압신호를 출력하게 된다.
이를 위해, 본 발명의 제 3 실시 예에 따른 액정표시장치의 데이터 IC(1016)는 도 15에 도시된 바와 같이 제 1 및 제 2 옵션핀(OP1, OP2)에 공급되는 제 1 및 제 2 채널 선택신호(P1, P2)에 따라 데이터 IC(1016)의 출력채널을 설정하기 위한 채널 선택부(1030)와, 순차적인 샘플링신호를 공급하는 쉬프트 레지스터부(1034)와, 샘플링신호에 응답하여 화소 데이터(VD)를 순차적으로 래치하여 동시에 출력하는 래치부(136)와, 래치부(136)로부터의 화소 데이터(VD)를 화소전압신호로 변환하는 DAC부(138)와, DAC부(138)로부터의 화소전압신호를 완충하여 출력하는 출력 버퍼부(146)를 구비한다.
또한, 데이터 IC(1016)는 타이밍 제어부(108)로부터 공급되는 각종 제어신호들과 화소 데이터(VD)를 중계하는 신호 제어부(120)와, DAC부(138)에서 필요로 하는 정극성 및 부극성 감마전압들을 공급하는 감마 전압부(132)를 추가로 구비한다.
이러한, 채널 선택부(1030) 및 쉬프트 레지스터부(1034)를 제외한 래치부(136), DAC부(138), 출력 버퍼부(146), 신호 제어부(120) 및 감마 전압부(132)를 포함하는 데이터 IC(1016)는 상술한 본 발명의 제 1 실시 예에 따른 액정표시장치의 데이터 IC(116)와 동일하기 때문에 상술한 설명으로 대신하기로 한다.
본 발명의 제 3 실시 예에 따른 액정표시장치에서 데이터 IC(1016)의 채널 선택부(1030)는 도 16에 도시된 바와 같이 제 1 및 제 2 채널 선택신호(P1, P2)에 따라 신호 제어부(120)로부터 공급되는 소스 스타트 펄스(SSP)를 I1(단, I1는 N보다 작은 양의 정수), J1(단, J1는 I1보다 작은 양의 정수), K1(단, K1는 J1보다 작은 양의 정수) 및 L1(단, L1은 K1보다 작은 양의 정수)번째 쉬프트 레지스터(SR) 중 어느 하나에 공급한다. 이때, I1은 43이 되고, J1은 25가 되고, K1은 13이 되고, L1은 1이 된다. 구체적으로, 채널 선택부(1030)는 제 1 및 제 2 채널 선택신호(P1, P2)의 값이 "00"일 경우에 소스 스타트 펄스(SSP)를 제 43번째 쉬프트 레지스터(SR43)에 공급한다. 또한, 채널 선택부(1030)는 제 1 및 제 2 채널 선택신호(P1, P2)의 값이 "01"일 경우에 소스 스타트 펄스(SSP)를 제 25번째 쉬프트 레지스터(SR25)에 공급한다. 또한, 채널 선택부(1030)는 제 1 및 제 2 채널 선택신호(P1, P2)의 값이 "10"일 경우에 소스 스타트 펄스(SSP)를 제 13번째 쉬프트 레지스터(SR13)에 공급한다. 그리고, 채널 선택부(1030)는 제 1 및 제 2 채널 선택신호(P1, P2)의 값이 "11"일 경우에 소스 스타트 펄스(SSP)를 제 1번째 쉬프트 레지스터(SR1)에 공급한다. 여기서, 제 642번째 쉬프트 레지스터(SR642)의 출력신호(Carry)는 다음 단 데이터 IC(1016)의 제 1번째 쉬프트 레지스터(SR1)에 공급된다.
이에 따라, 데이터 IC(1016)의 쉬프트 레지스터부(1034)는 제 1 및 제 2 채널 선택신호(P1, P2)에 따라 제 1, 13, 25 및 43번째 쉬프트 레지스터(SR1, SR13, SR25, SR43) 중 어느 하나에 공급되는 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프트시켜 샘플링신호를 순차적으로 발생하게 된다. 그런 다음, 데이터 IC(1016)는 상술한 본 발명의 제 1 실시 예에 따른 액정표시장치의 데이터 IC와 동일한 동작에 의해 화소 데이터를 발생하여 채널 선택부(1030)에 의해 선택된 출력채널에 따라 데이터라인들(DL)에 공급하게 된다.
이와 같은, 본 발명의 제 3 실시 예에 따른 액정표시장치의 데이터 IC(1016)는 제 1 및 제 2 옵션핀(OP1, OP2)에 공급되는 제 1 및 제 2 채널 선택신호(P1, P2)에 따라 표 1에 나타낸 바와 같이 액정패널(102)의 해상도에 따라 데이터 IC(1016)의 출력채널을 설정함으로써 한 종류의 데이터 IC(1016)만으로도 모든 해상도를 표현할 수 있게 된다. 이에 따라, 본 발명의 제 3 실시 예에 따른 액정표시장치는 작업성의 향상 및 제조비용을 감소시킬 수 있다.
상술한 바와 같은, 본 발명의 제 1 내지 제 3 실시 예에 따른 액정표시장치에서는 제 1 및 제 2 채널 선택신호(P1, P2)에 따라 642개의 출력채널을 가지는 데이터 IC(116, 216, 1016)의 출력채널을 변경하는 것에 대해서만 한정되는 것이 아니라 642개 이하 및 이상의 출력채널을 가지는 데이터 IC(116, 216, 1016)에 동일하게 적용될 수 있다.
또한, 제 1 및 제 2 채널 선택신호(P1, P2)에 따라 설정되는 데이터 IC(116, 216, 1016)의 출력채널은 600, 618, 630 및 642개의 출력채널에만 한정되는 것이 아니라 어떠한 경우에도 적용될 수 있다. 다시 말하여, 제 1 및 제 2 채널 선택신호(P1, P2)에 따라 설정되는 데이터 IC(116, 216, 1016)의 출력채널은 액정패널(102)의 해상도, TCP의 개수, TCP의 폭, 타이밍 제어부(108)로부터 데이터 IC(116, 216, 1016)에 화소 데이터(VD)를 전송하기 위한 타이밍 제어부(108)와 데이터 IC(116, 216, 1016)간의 데이터 전송라인 수 중 적어도 어느 하나의 조건에 따라 설정된다. 이에 따라, 제 1 및 제 2 채널 선택신호(P1, P2)에 따라 설정되는 데이터 IC(116, 216, 1016)의 출력채널은 600, 618, 624, 630, 642, 645, 684, 696, 702, 720 등이 될 수 있다.
그리고, 데이터 IC(116, 216, 1016)의 출력채널을 설정하기 위한 채널 선택신호(P1, P2) 역시 2비트의 2진 논리값에 한정되는 것이 아니라 2비트 이상의 2진 논리값을 가질 수 있다.
또 다른 한편으로, 본 발명의 제 1 내지 제 2 실시 예에 따른 액정표시장치의 데이터 IC(116, 216, 1016)는 상술한 액정표시장치를 포함하는 평판표시장치에 사용될 수 있다.
상술한 바와 같이, 본 발명에 따른 액정표시장치의 구동장치 및 방법은 채널 선택신호를 이용하여 액정패널의 해상도에 따라 데이터 집적회로의 채널을 변경함으로써 한 종류의 데이터 집적회로를 이용하여 액정패널의 모든 해상도를 구동시킬 수 있게 된다. 또한, 본 발명은 액정패널의 해상도에 상관없이 데이터 집적회로를 공용으로 사용할 수 있으므로 데이터 집적회로의 개수를 감소시킬 수 있다. 결과적으로, 본 발명의 실시 예에 따른 액정표시장치는 작업성의 향상 및 제조비용을 절감할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래의 액정표시장치를 개략적으로 나타내는 도면.
도 2a는 종래의 게이트 드라이버에 포함되어 있는 게이트 집적회로를 나타내는 도면.
도 2b는 종래의 데이터 드라이버에 포함되어 있는 데이터 집적회로를 나타내는 도면.
도 3은 도 2b에 도시된 데이터 집적회로의 내부 구조를 상세히 나타내는 도면.
도 4는 본 발명의 제 1 실시 예에 의한 액정표시장치를 나타내는 도면.
도 5는 도 4에 도시된 제 1 및 제 2 채널 선택신호에 따라 600개의 출력채널을 가지도록 설정된 데이터 집적회로를 나타내는 도면.
도 6은 도 4에 도시된 제 1 및 제 2 채널 선택신호에 따라 618개의 출력채널을 가지도록 설정된 데이터 집적회로를 나타내는 도면.
도 7은 도 4에 도시된 제 1 및 제 2 채널 선택신호에 따라 630개의 출력채널을 가지도록 설정된 데이터 집적회로를 나타내는 도면.
도 8은 도 4에 도시된 제 1 및 제 2 채널 선택신호에 따라 642개의 출력채널을 가지도록 설정된 데이터 집적회로를 나타내는 도면.
도 9는 도 4에 도시된 데이터 집적회로의 내부 구조를 상세히 나타내는 도면.
도 10은 본 발명의 제 2 실시 예에 따른 액정표시장치에서 데이터 집적회로의 채널 선택부 및 쉬프트 레지스터부만을 나타내는 블록도.
도 11은 본 발명의 제 3 실시 예에 따른 액정표시장치에서 제 1 및 제 2 채널 선택신호에 따라 600개의 출력채널을 가지도록 설정된 데이터 집적회로를 나타내는 도면.
도 12는 본 발명의 제 3 실시 예에 따른 액정표시장치에서 제 1 및 제 2 채널 선택신호에 따라 618개의 출력채널을 가지도록 설정된 데이터 집적회로를 나타내는 도면.
도 13은 본 발명의 제 3 실시 예에 따른 액정표시장치에서 제 1 및 제 2 채널 선택신호에 따라 630개의 출력채널을 가지도록 설정된 데이터 집적회로를 나타내는 도면.
도 14는 본 발명의 제 3 실시 예에 따른 액정표시장치에서 제 1 및 제 2 채널 선택신호에 따라 642개의 출력채널을 가지도록 설정된 데이터 집적회로를 나타내는 도면.
도 15는 본 발명의 제 3 실시 예에 따른 액정표시장치의 데이터 집적회로를 나타내는 도면.
도 16은 본 발명의 제 3 실시 예에 따른 액정표시장치에서 데이터 집적회로의 채널 선택부 및 쉬프트 레지스터부만을 나타내는 블록도.
< 도면의 주요 부분에 대한 부호의 설명 >
2,102 : 액정패널 4,104 : 데이터 드라이버
6,106 : 게이트 드라이버 7 : 액정셀
8,108 : 타이밍 제어부 10 : 게이트 IC
16,116,1016 : 데이터 IC 20,120 : 신호 제어부
32,132 : 감마 전압부 34,134,184,1034 : 쉬프트 레지스터부
36,136 : 래치부 38,138 : 디지털-아날로그 변환부
40,140 : P디코딩부 42,142 : N디코딩부
44,144 : 멀티플렉서 110 : 데이터 TCP
112 : TCP 패드 114 : 데이터 패드
118 : 링크부 130,180,1030 : 채널 선택부

Claims (38)

  1. 다수의 데이터라인들에 화소 데이터를 공급하기 위한 데이터 집적회로와,
    상기 데이터 집적회로에 설치되고 상기 데이터 집적회로의 채널을 선택하기 위한 선택단자들을 구비하고;
    상기 데이터 집적회로의 채널은 상기 선택단자로부터 발생되는 논리값에 따라 조정되는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 선택단자는,
    2 진 논리값을 발생하는 제 1 옵션핀과,
    2 진 논리값을 발생하는 제 2 옵션핀을 구비하는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 데이터 집적회로는 n(여기서, n은 양의 정수)개의 채널을 갖는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 논리값이 제 4 논리값이면 상기 데이터 집적회로의 채널을 n개 보다 작은 i(여기서, i는 0보다 크고 n 보다 작은 양의 정수)개로 제한하고,
    상기 논리값이 제 3 논리값이면 상기 데이터 집적회로의 채널을 i개 보다 작은 j(여기서, j는 양의 정수)개로 제한하고,
    상기 논리값이 제 2 논리값이면 상기 데이터 집적회로의 채널을 j개 보다 작은 k(여기서, k는 양의 정수)개로 제한하고,
    상기 논리값이 제 1 논리값이면 상기 데이터 집적회로의 채널을 k개 보다 작은 m(여기서, m은 양의 정수)개로 제한하는 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    상기 i 개는 642개의 채널로 설정되고,
    상기 j 개는 630개의 채널로 설정되고,
    상기 k 개는 618개의 채널로 설정되고,
    상기 m 개는 600개의 채널로 설정되는 것을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서,
    상기 제 4 논리값은 상기 데이터 집적회로에 포함된 쉬프트 레지스터의 643번째 채널부터 n번째 채널까지 디스에이블시키고,
    상기 제 3 논리값은 상기 데이터 집적회로에 포함된 쉬프트 레지스터의 631번째 채널부터 n번째 채널까지 디스에이블시키고,
    상기 제 2 논리값은 상기 데이터 집적회로에 포함된 쉬프트 레지스터의 619번째 채널부터 n번째 채널까지 디스에이블시키고,
    상기 제 1 논리값은 상기 데이터 집적회로에 포함된 쉬프트 레지스터의 601번째 채널부터 n번째 채널까지 디스에이블시키는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 데이터 집적회로는,
    상기 쉬프트 레지스터로부터 쉬프트되는 클럭에 따라 데이터를 래치하기 위한 래치와,
    상기 래치로부터의 상기 데이터를 상기 화소 데이터로 변환하는 디지털-아날로그 변환부와,
    상기 디지털-아날로그 변환부에 정극성 및 부극성 감마전압을 공급하는 감마 전압부와,
    상기 디지털-아날로그 변환부로부터의 상기 화소 데이터를 버퍼링하여 상기 다수의 데이터 라인들로 출력하기 위한 버퍼부를 더 구비하는 것을 특징으로 하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 디지탈-아날로그 변환부는,
    상기 데이터를 정극성 화소 데이터로 변환하기 위한 정극성부와,
    상기 데이터를 부극성 화소 데이터로 변환하기 위한 부극성부와,
    상기 정극성부 및 부극성부의 출력을 선택하는 멀티플렉서를 구비하는 것을 특징으로 하는 액정표시장치.
  9. N(단, N은 양의 정수)개의 출력채널을 가지며 상기 출력채널을 통해 N개 이하의 데이터라인들에 화소 데이터를 공급하는 데이터 집적회로와,
    상기 데이터라인들의 수에 따라 상기 데이터 집적회로의 출력채널을 선택하는 채널 선택부를 구비하는 것을 특징으로 하는 액정표시장치.
  10. 제 9 항에 있어서,
    상기 출력채널을 선택하기 위한 채널 선택신호를 발생하는 선택신호 발생부와,
    상기 데이터 집적회로를 제어함과 아울러 상기 데이터 집적회로에 데이터를 공급하는 타이밍 제어부를 더 구비하는 것을 특징으로 하는 액정표시장치.
  11. 제 10 항에 있어서,
    상기 데이터 집적회로는 상기 타이밍 제어부로부터의 제어신호에 따라 샘플링신호를 출력하는 N개의 쉬프트 레지스터들로 구성된 쉬프트 레지스터부를 포함하는 것을 특징으로 하는 액정표시장치.
  12. 제 11 항에 있어서,
    상기 선택신호 발생부는 전압원 및 기저전압원에 접속되어 상기 채널 선택신호를 발생하는 제 1 및 제 2 선택단자를 구비하는 것을 특징으로 하는 액정표시장치.
  13. 제 12 항에 있어서,
    상기 채널 선택부는 상기 채널 선택신호에 응답하여 제 1 내지 I(단, I는 N보다 작은 양의 정수)개, 제 1 내지 J(단, J는 I보다 작은 양의 정수)개, 제 1 내지 K(단, K는 J보다 작은 양의 정수)개 및 제 1 내지 N개의 출력채널 중 어느 하나를 선택하는 것을 특징으로 하는 액정표시장치
  14. 제 13 항에 있어서,
    상기 채널 선택부는 상기 채널 선택신호에 따라 상기 N개의 쉬프트 레지스터의 I번째, J번째, K번째 및 N번째 쉬프트 레지스터 중 어느 하나의 출력신호를 다음 단 데이터 집적회로에 공급하는 것을 특징으로 하는 액정표시장치.
  15. 제 13 항에 있어서,
    상기 I, J, K 및 N 각각은 상기 데이터 라인들의 수, 상기 데이터 집적회로의 개수, 상기 데이터 집적회로가 실장되는 테이프 캐리어 패키지의 폭, 상기 타이밍 제어부와 상기 데이터 집적회로간의 데이터 전송라인 수 중 적어도 어느 하나의 조건에 따라 설정되는 것을 특징으로 하는 액정표시장치.
  16. 제 12 항에 있어서,
    상기 채널 선택부는 상기 채널 선택신호에 응답하여 제 I1(단, I1은 N보다 작은 양의 정수) 내지 제 N개, 제 J1(단, J1은 I1보다 작은 양의 정수) 내지 제 N개, 제 K1(단, K1은 J1보다 작은 양의 정수) 내지 N개 및 제 L1(단, L1은 K1보다 작은 양의 정수) 내지 N개의 출력채널 중 어느 하나를 선택하는 것을 특징으로 하는 액정표시장치
  17. 제 16 항에 있어서,
    상기 채널 선택부는 상기 채널 선택신호에 따라 상기 타이밍 제어부로부터의 스타트 펄스를 상기 N개의 쉬프트 레지스터의 I1번째, J1번째, K1번째 및 L1번째 쉬프트 레지스터 중 어느 하나에 공급하는 것을 특징으로 하는 액정표시장치.
  18. 제 17 항에 있어서,
    상기 데이터 집적회로의 제 1 내지 I1, 제 1 내지 J1, 제 1 내지 K1, 제 1 내지 제 L1의 출력채널은 더미 출력채널인 것을 특징으로 하는 액정표시장치.
  19. 제 16 항에 있어서,
    상기 I1, J1, K1 및 L1 각각은 상기 데이터 라인들의 수, 상기 데이터 집적회로의 개수, 상기 데이터 집적회로가 실장되는 테이프 캐리어 패키지의 폭, 상기 타이밍 제어부와 상기 데이터 집적회로간의 데이터 전송라인 수 중 적어도 어느 하나의 조건에 따라 설정되는 것을 특징으로 하는 액정표시장치.
  20. 데이터라인들과 게이트라인들의 교차부마다 액정셀이 형성된 액정패널과,
    N(단, N은 양의 정수)개의 출력채널을 가지며 상기 출력채널을 통해 N개 이하의 상기 데이터라인들에 화소 데이터를 공급하는 데이터 집적회로와,
    상기 게이트라인들에 순차적으로 스캔펄스를 공급하기 위한 게이트 집적회로와,
    상기 데이터라인들의 수에 따라 상기 데이터 집적회로의 출력채널을 선택하는 채널 선택부와,
    상기 데이터 집적회로와 게이트 집적회로를 제어함과 아울러 상기 데이터 집적회로에 데이터를 공급하는 타이밍 제어부를 구비하는 것을 특징으로 하는 액정표시장치.
  21. 제 20 항에 있어서,
    상기 출력채널을 선택하기 위한 채널 선택신호를 발생하는 선택신호 발생부를 더 구비하는 것을 특징으로 하는 액정표시장치.
  22. 제 21 항에 있어서,
    상기 데이터 집적회로는 상기 타이밍 제어부로부터의 제어신호에 따라 샘플링신호를 출력하는 N개의 쉬프트 레지스터들로 구성된 쉬프트 레지스터부를 포함하는 것을 특징으로 하는 액정표시장치.
  23. 제 22 항에 있어서,
    상기 선택신호 발생부는 전압원 및 기저전압원에 접속되어 상기 채널 선택신호를 발생하는 제 1 및 제 2 선택단자를 구비하는 것을 특징으로 하는 액정표시장치.
  24. 제 23 항에 있어서,
    상기 채널 선택부는 상기 채널 선택신호에 응답하여 제 1 내지 I(단, I는 N보다 작은 양의 정수)개, 제 1 내지 J(단, J는 I보다 작은 양의 정수)개, 제 1 내지 K(단, K는 J보다 작은 양의 정수)개 및 제 1 내지 N개의 출력채널 중 어느 하나를 선택하는 것을 특징으로 하는 액정표시장치
  25. 제 24 항에 있어서,
    상기 채널 선택부는 상기 채널 선택신호에 따라 상기 N개의 쉬프트 레지스터의 I번째, J번째, K번째 및 N번째 쉬프트 레지스터 중 어느 하나의 출력신호를 다음 단 데이터 집적회로에 공급하는 것을 특징으로 하는 액정표시장치.
  26. 제 24 항에 있어서,
    상기 I, J, K 및 N 각각은 상기 데이터 라인들의 수, 상기 데이터 집적회로의 개수, 상기 데이터 집적회로가 실장되는 테이프 캐리어 패키지의 폭, 상기 타이밍 제어부와 상기 데이터 집적회로간의 데이터 전송라인 수 중 적어도 어느 하나의 조건에 따라 설정되는 것을 특징으로 하는 액정표시장치.
  27. 제 23 항에 있어서,
    상기 채널 선택부는 상기 채널 선택신호에 응답하여 제 I1(단, I1은 N보다 작은 양의 정수) 내지 제 N개, 제 J1(단, J1은 I1보다 작은 양의 정수) 내지 제 N개, 제 K1(단, K1은 J1보다 작은 양의 정수) 내지 N개 및 제 L1(단, L1은 K1보다 작은 양의 정수) 내지 N개의 출력채널 중 어느 하나를 선택하는 것을 특징으로 하는 액정표시장치
  28. 제 27 항에 있어서,
    상기 채널 선택부는 상기 채널 선택신호에 따라 상기 타이밍 제어부로부터의 스타트 펄스를 상기 N개의 쉬프트 레지스터의 I1번째, J1번째, K1번째 및 L1번째 쉬프트 레지스터 중 어느 하나에 공급하는 것을 특징으로 하는 액정표시장치.
  29. 제 27 항에 있어서,
    상기 데이터 집적회로의 제 1 내지 I1, 제 1 내지 J1, 제 1 내지 K1, 제 1 내지 제 L1의 출력채널은 더미 출력채널인 것을 특징으로 하는 액정표시장치.
  30. 제 27 항에 있어서,
    상기 I1, J1, K1 및 L1 각각은 상기 데이터 라인들의 수, 상기 데이터 집적회로의 개수, 상기 데이터 집적회로가 실장되는 테이프 캐리어 패키지의 폭, 상기 타이밍 제어부와 상기 데이터 집적회로간의 데이터 전송라인 수 중 적어도 어느 하나의 조건에 따라 설정되는 것을 특징으로 하는 액정표시장치.
  31. N(단, N은 양의 정수)개의 출력채널들을 가지며 상기 출력채널들을 통해 N개 이하의 데이터라인들에 화소 데이터를 공급하는 데이터 집적회로를 포함하는 액정표시장치의 구동방법에 있어서,
    채널 선택부에 의해 상기 데이터라인들의 수에 따라 상기 데이터 집적회로의 출력채널을 선택하는 단계와,
    상기 데이터 집적회로의 선택되는 출력채널을 통해 상기 화소 데이터를 상기 데이터라인들에 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  32. 제 31 항에 있어서,
    전압원과 기저전압원에 접속된 제 1 및 제 2 선택단자를 이용하여 상기 데이터 집적회로의 출력채널을 선택하기 위한 채널 선택신호를 발생하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  33. 제 32 항에 있어서,
    N개의 쉬프트 레지스터, 래치 및 디지털-아날로그 변환부를 이용하여 데이터를 상기 화소 데이터로 변환하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  34. 제 33 항에 있어서,
    상기 채널 선택부는 상기 채널 선택신호에 응답하여 제 1 내지 I(단, I는 N보다 작은 양의 정수)개, 제 1 내지 J(단, J는 I보다 작은 양의 정수)개, 제 1 내지 K(단, K는 J보다 작은 양의 정수)개 및 제 1 내지 N개의 출력채널 중 어느 하나를 선택하는 것을 특징으로 하는 액정표시장치의 구동방법.
  35. 제 34 항에 있어서,
    상기 채널 선택신호에 따라 상기 N개의 쉬프트 레지스터의 I번째, J번째, K번째 및 N번째 쉬프트 레지스터 중 어느 하나의 출력신호를 다음 단 데이터 집적회로에 공급하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  36. 제 33 항에 있어서,
    상기 채널 선택부는 상기 채널 선택신호에 응답하여 제 I1(단, I1은 N보다 작은 양의 정수) 내지 제 N개, 제 J1(단, J1은 I1보다 작은 양의 정수) 내지 제 N개, 제 K1(단, K1은 J1보다 작은 양의 정수) 내지 N개 및 제 L1(단, L1은 K1보다 작은 양의 정수) 내지 N개의 출력채널 중 어느 하나를 선택하는 것을 특징으로 하는 액정표시장치의 구동방법.
  37. 제 36 항에 있어서,
    상기 채널 선택부는 상기 채널 선택신호에 따라 스타트 펄스를 상기 N개의 쉬프트 레지스터의 I1번째, J1번째, K1번째 및 L1번째 쉬프트 레지스터 중 어느 하나에 공급하는 것을 특징으로 하는 액정표시장치의 구동방법.
  38. 제 36 항에 있어서,
    상기 데이터 집적회로의 제 1 내지 I1, 제 1 내지 J1, 제 1 내지 K1, 제 1 내지 제 L1의 출력채널은 더미 출력채널인 것을 특징으로 하는 액정표시장치의 구동방법.
KR1020040029610A 2003-12-11 2004-04-28 액정표시장치와 그의 구동방법 KR100598738B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
US10/963,596 US7586474B2 (en) 2003-12-11 2004-10-14 Liquid crystal display and method of driving the same
TW93136302A TWI291159B (en) 2003-12-11 2004-11-25 Liquid crystal display and method of driving the same
GB0425979A GB2409096B (en) 2003-12-11 2004-11-25 Liquid crystal display and method of driving the same
NL1027618A NL1027618C2 (nl) 2003-12-11 2004-11-29 Vloeibaar-kristalbeeldscherm en werkwijze voor aansturen daarvan.
JP2004349822A JP2005173591A (ja) 2003-12-11 2004-12-02 データ駆動集積回路及びその駆動方法と、それを利用した液晶表示装置及びその駆動方法
CN2004101001192A CN100406973C (zh) 2003-12-11 2004-12-08 液晶显示器及其驱动方法
DE200410059164 DE102004059164B4 (de) 2003-12-11 2004-12-08 Datentreiber-IC, Verfahren zum Ansteuern eines solchen sowie LCD unter Verwendung eines solchen
FR0413111A FR2863759B1 (fr) 2003-12-11 2004-12-09 Circuit integre de commande de donnees pour un dispositif d' affichage,son procede de pilotage et dispositif d'affichage le mettant en oeuvre
US12/461,381 US8847946B2 (en) 2003-12-11 2009-08-10 Liquid crystal display and method of driving the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20030090301 2003-12-11
KR1020030090301 2003-12-11
KR1020040029612A KR100598740B1 (ko) 2003-12-11 2004-04-28 액정표시장치
KR1020040029611A KR100598739B1 (ko) 2003-12-11 2004-04-28 액정표시장치

Publications (2)

Publication Number Publication Date
KR20050058176A true KR20050058176A (ko) 2005-06-16
KR100598738B1 KR100598738B1 (ko) 2006-07-10

Family

ID=33568382

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020040029612A KR100598740B1 (ko) 2003-12-11 2004-04-28 액정표시장치
KR1020040029611A KR100598739B1 (ko) 2003-12-11 2004-04-28 액정표시장치
KR1020040029615A KR100598741B1 (ko) 2003-12-11 2004-04-28 액정표시장치
KR1020040029610A KR100598738B1 (ko) 2003-12-11 2004-04-28 액정표시장치와 그의 구동방법

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020040029612A KR100598740B1 (ko) 2003-12-11 2004-04-28 액정표시장치
KR1020040029611A KR100598739B1 (ko) 2003-12-11 2004-04-28 액정표시장치
KR1020040029615A KR100598741B1 (ko) 2003-12-11 2004-04-28 액정표시장치

Country Status (9)

Country Link
US (2) US7495648B2 (ko)
JP (1) JP4979888B2 (ko)
KR (4) KR100598740B1 (ko)
CN (1) CN100428004C (ko)
DE (1) DE102004059157B4 (ko)
FR (1) FR2863761B1 (ko)
GB (1) GB2409095B (ko)
NL (1) NL1027617C2 (ko)
TW (1) TWI253623B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243788B1 (ko) * 2006-06-26 2013-03-18 엘지디스플레이 주식회사 표시장치의 구동장치와 그의 구동방법
KR20200040600A (ko) * 2018-10-10 2020-04-20 엘지디스플레이 주식회사 채널 제어 장치와 이를 이용한 표시장치

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7843474B2 (en) * 2003-12-16 2010-11-30 Lg Display Co., Ltd. Driving apparatus for liquid crystal display
JP4698953B2 (ja) * 2004-01-27 2011-06-08 オプトレックス株式会社 表示装置
JP2006317615A (ja) * 2005-05-11 2006-11-24 Toshiba Matsushita Display Technology Co Ltd 表示装置
KR101127847B1 (ko) * 2005-06-28 2012-03-21 엘지디스플레이 주식회사 라인 온 글래스형 액정표시장치
KR101300683B1 (ko) * 2006-02-06 2013-08-26 삼성디스플레이 주식회사 액정 표시 장치
TWI338879B (en) * 2006-05-30 2011-03-11 Au Optronics Corp Shift register
TWI374416B (en) * 2006-06-08 2012-10-11 Au Optronics Corp Data driver, lcd panel
KR101222978B1 (ko) * 2006-06-29 2013-01-17 엘지디스플레이 주식회사 액정 표시장치의 구동장치 및 구동방법
JP2008164787A (ja) 2006-12-27 2008-07-17 Epson Imaging Devices Corp 液晶表示装置
CN101399029B (zh) * 2007-09-27 2010-10-13 广达电脑股份有限公司 调节装置及采用该调节装置的图像处理系统
JP5238230B2 (ja) * 2007-11-27 2013-07-17 ルネサスエレクトロニクス株式会社 ドライバ及び表示装置
JP5246782B2 (ja) 2008-03-06 2013-07-24 株式会社ジャパンディスプレイウェスト 液晶装置および電子機器
KR101424282B1 (ko) * 2008-05-16 2014-08-04 엘지디스플레이 주식회사 액정표시장치
KR101520805B1 (ko) 2008-10-06 2015-05-18 삼성디스플레이 주식회사 데이터 구동방법, 이를 수행하기 위한 데이터 구동회로 및 이 데이터 구동회로를 포함하는 표시 장치
KR100975814B1 (ko) * 2008-11-14 2010-08-13 주식회사 티엘아이 레이아웃 면적을 감소시키는 소스 드라이버
KR101534150B1 (ko) * 2009-02-13 2015-07-07 삼성전자주식회사 하이브리드 디지털/아날로그 컨버터, 소스 드라이버 및 액정 표시 장치
CN101996548B (zh) * 2009-08-18 2012-12-19 瑞鼎科技股份有限公司 驱动电路及包含该驱动电路的显示系统
KR101579272B1 (ko) 2009-10-30 2015-12-22 삼성디스플레이 주식회사 표시장치
WO2012053466A1 (ja) * 2010-10-21 2012-04-26 シャープ株式会社 表示装置およびその駆動方法
JP5676219B2 (ja) * 2010-11-17 2015-02-25 京セラディスプレイ株式会社 液晶表示パネルの駆動装置
TWI476647B (zh) * 2011-09-02 2015-03-11 Pixart Imaging Inc 滑鼠裝置
JP2014085619A (ja) * 2012-10-26 2014-05-12 Lapis Semiconductor Co Ltd 表示パネルドライバ及びその駆動方法
WO2014160863A1 (en) 2013-03-27 2014-10-02 American Panel Corporation, Inc. Lcd source driver feedback system and method
KR102187047B1 (ko) * 2013-07-10 2020-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 구동 회로, 및 표시 장치
KR102098717B1 (ko) * 2013-08-22 2020-04-09 삼성디스플레이 주식회사 표시 장치
KR20150108994A (ko) * 2014-03-18 2015-10-01 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US10388243B2 (en) 2014-05-06 2019-08-20 Novatek Microelectronics Corp. Driving system and method for driving display panel and display device thereof
CN105096848A (zh) * 2014-05-19 2015-11-25 联咏科技股份有限公司 控制源极驱动电路的方法、控制芯片及显示设备
KR102155015B1 (ko) 2014-09-29 2020-09-15 삼성전자주식회사 소스 드라이버 및 그것의 동작 방법
KR102368079B1 (ko) * 2015-09-25 2022-02-25 삼성디스플레이 주식회사 데이터 구동 장치 및 이를 이용한 표시 장치
US10306340B2 (en) * 2016-02-02 2019-05-28 Oracle International Corporation System and method for collecting and aggregating water usage data based on vibration sensors
KR102605600B1 (ko) * 2016-07-29 2023-11-24 삼성디스플레이 주식회사 표시 장치 및 이의 테스트 방법
CN107103889B (zh) * 2017-06-29 2019-08-06 惠科股份有限公司 一种显示面板的驱动电路、驱动电路的驱动方法和显示装置
CN108091301B (zh) * 2017-12-14 2020-06-09 京东方科技集团股份有限公司 电压采样电路、方法及显示装置
KR102057873B1 (ko) * 2017-12-20 2020-01-22 주식회사 실리콘웍스 데이터 구동 장치 및 이를 포함하는 디스플레이 장치
CN109581766A (zh) * 2018-12-21 2019-04-05 惠科股份有限公司 驱动电路、驱动方法及显示设备
CN111833825B (zh) 2020-07-21 2023-06-02 北京集创北方科技股份有限公司 驱动电路，驱动方法及显示装置

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292127A (ja) 1985-06-20 1986-12-22 Toshiba Corp 液晶駆動用集積回路
JPS622076A (ja) * 1985-06-26 1987-01-08 Musashi Seimitsu Ind Co Ltd 摩耗表示ボ−ルジョイント
JPH0778672B2 (ja) 1987-09-28 1995-08-23 松下電器産業株式会社 半導体素子
JPH04170515A (ja) 1990-11-02 1992-06-18 Fujitsu Ltd 液晶パネルの駆動回路
JP3143493B2 (ja) * 1991-06-21 2001-03-07 キヤノン株式会社 表示制御装置
JPH05119734A (ja) * 1991-10-28 1993-05-18 Canon Inc 表示制御装置
JP3147973B2 (ja) * 1992-03-09 2001-03-19 株式会社 沖マイクロデザイン 駆動回路
JP3167435B2 (ja) 1992-07-27 2001-05-21 ローム株式会社 ドライバー回路
JP3297962B2 (ja) * 1994-04-22 2002-07-02 ソニー株式会社 アクティブマトリクス表示装置
US5883609A (en) * 1994-10-27 1999-03-16 Nec Corporation Active matrix type liquid crystal display with multi-media oriented drivers and driving method for same
JP2822911B2 (ja) * 1995-03-23 1998-11-11 日本電気株式会社 駆動回路
KR100474786B1 (ko) 1995-12-14 2005-07-07 세이코 엡슨 가부시키가이샤 표시장치의구동방법,표시장치및전자기기
KR100205009B1 (ko) * 1996-04-17 1999-06-15 윤종용 비디오신호 변환장치 및 그 장치를 구비한 표시장치
KR100228282B1 (ko) 1996-09-17 1999-11-01 윤종용 액정 표시 장치
JPH10153986A (ja) 1996-09-25 1998-06-09 Toshiba Corp 表示装置
JPH10149139A (ja) * 1996-11-18 1998-06-02 Sony Corp 画像表示装置
US5787273A (en) 1996-12-13 1998-07-28 Advanced Micro Devices, Inc. Multiple parallel identical finite state machines which share combinatorial logic
GB9706943D0 (en) 1997-04-04 1997-05-21 Sharp Kk Active matrix device circuits
GB2323957A (en) 1997-04-04 1998-10-07 Sharp Kk Active matrix drive circuits
JP4232227B2 (ja) * 1998-03-25 2009-03-04 ソニー株式会社 表示装置
JP3544470B2 (ja) 1998-04-28 2004-07-21 株式会社アドバンスト・ディスプレイ 液晶表示装置
JP3663943B2 (ja) 1998-12-04 2005-06-22 セイコーエプソン株式会社 電気光学装置および電子機器
JP2000310963A (ja) 1999-02-23 2000-11-07 Seiko Epson Corp 電気光学装置の駆動回路及び電気光学装置並びに電子機器
KR100304261B1 (ko) 1999-04-16 2001-09-26 윤종용 테이프 캐리어 패키지, 그를 포함한 액정표시패널 어셈블리,그를 채용한 액정표시장치 및 이들의 조립 방법
JP2000330500A (ja) * 1999-05-21 2000-11-30 Matsushita Electric Ind Co Ltd 液晶表示装置およびその応用機器
KR100303213B1 (ko) 1999-09-21 2001-11-02 구본준, 론 위라하디락사 액정표시장치
KR100661826B1 (ko) * 1999-12-31 2006-12-27 엘지.필립스 엘시디 주식회사 액정표시장치
JP2001331152A (ja) 2000-05-22 2001-11-30 Nec Corp 液晶表示装置の駆動回路及び該回路で駆動される液晶表示装置
KR100291769B1 (ko) 2000-09-04 2001-05-15 권오경 액정표시장치의 게이트 드라이버
JP4238469B2 (ja) 2000-09-18 2009-03-18 セイコーエプソン株式会社 電気光学装置及び電子機器
KR20020057225A (ko) * 2000-12-30 2002-07-11 주식회사 현대 디스플레이 테크놀로지 액정표시장치 및 그 구동방법
JP2002278492A (ja) * 2001-03-16 2002-09-27 Nec Corp ディジタルディスプレイの信号処理回路及び信号処理方法
JP3744819B2 (ja) * 2001-05-24 2006-02-15 セイコーエプソン株式会社 信号駆動回路、表示装置、電気光学装置及び信号駆動方法
JP2002366112A (ja) 2001-06-07 2002-12-20 Hitachi Ltd 液晶駆動装置及び液晶表示装置
JP2002098987A (ja) * 2001-06-26 2002-04-05 Matsushita Electric Ind Co Ltd 液晶表示装置およびこれを用いた液晶表示装置応用機器
KR100815897B1 (ko) 2001-10-13 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100864917B1 (ko) * 2001-11-03 2008-10-22 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100864918B1 (ko) * 2001-12-26 2008-10-22 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치
KR20030058732A (ko) * 2001-12-31 2003-07-07 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치의 구동 회로
KR100840675B1 (ko) * 2002-01-14 2008-06-24 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
US7023410B2 (en) * 2002-04-08 2006-04-04 Samsung Electronics Co., Ltd. Liquid crystal display device
KR100864922B1 (ko) * 2002-04-20 2008-10-22 엘지디스플레이 주식회사 액정표시장치
KR100870517B1 (ko) * 2002-07-11 2008-11-26 엘지디스플레이 주식회사 액정표시장치
KR100900539B1 (ko) * 2002-10-21 2009-06-02 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
US7492343B2 (en) * 2003-12-11 2009-02-17 Lg Display Co., Ltd. Liquid crystal display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243788B1 (ko) * 2006-06-26 2013-03-18 엘지디스플레이 주식회사 표시장치의 구동장치와 그의 구동방법
KR20200040600A (ko) * 2018-10-10 2020-04-20 엘지디스플레이 주식회사 채널 제어 장치와 이를 이용한 표시장치

Also Published As

Publication number Publication date
JP2005173592A (ja) 2005-06-30
NL1027617A1 (nl) 2005-06-14
FR2863761B1 (fr) 2008-06-27
KR20050058177A (ko) 2005-06-16
TW200521947A (en) 2005-07-01
KR20050058179A (ko) 2005-06-16
KR20050058178A (ko) 2005-06-16
GB2409095B (en) 2006-03-01
KR100598738B1 (ko) 2006-07-10
CN100428004C (zh) 2008-10-22
FR2863761A1 (fr) 2005-06-17
GB0425978D0 (en) 2004-12-29
DE102004059157A1 (de) 2005-07-14
TWI253623B (en) 2006-04-21
GB2409095A (en) 2005-06-15
KR100598739B1 (ko) 2006-07-10
NL1027617C2 (nl) 2006-08-15
KR100598741B1 (ko) 2006-07-10
KR100598740B1 (ko) 2006-07-10
US9305480B2 (en) 2016-04-05
US20050128170A1 (en) 2005-06-16
US7495648B2 (en) 2009-02-24
JP4979888B2 (ja) 2012-07-18
US20090146940A1 (en) 2009-06-11
CN1627142A (zh) 2005-06-15
DE102004059157B4 (de) 2008-07-10

Similar Documents

Publication Publication Date Title
KR100598738B1 (ko) 액정표시장치와 그의 구동방법
US8847946B2 (en) Liquid crystal display and method of driving the same
US8487859B2 (en) Data driving apparatus and method for liquid crystal display device
KR100995625B1 (ko) 액정표시장치와 그의 구동방법
US7492343B2 (en) Liquid crystal display device
KR100849098B1 (ko) 액정표시장치
KR20110035421A (ko) 액정 표시장치의 구동장치와 그 구동방법
KR100947774B1 (ko) 액정표시장치의 구동장치
GB2418520A (en) Liquid crystal display device with shift registers
KR20030095424A (ko) 액정패널, 그를 이용한 액정표시장치, 그리고 그액정표시장치의 구동 방법
KR101037084B1 (ko) 액정표시장치의 데이터 구동장치 및 방법
KR20050031166A (ko) 액정표시장치 및 그 구동방법
KR100987677B1 (ko) 액정표시장치의 구동장치
KR20050065825A (ko) 액정 표시 장치의 구동 장치 및 그 구동 방법
KR101136179B1 (ko) 액정표시장치 및 그 구동방법
KR20060079044A (ko) 액정표시장치
KR20050051361A (ko) 액정표시장치의 구동장치
KR20050121048A (ko) 액정표시장치의 데이터 구동장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 14