JPS61292127A - 液晶駆動用集積回路 - Google Patents
液晶駆動用集積回路Info
- Publication number
- JPS61292127A JPS61292127A JP60134673A JP13467385A JPS61292127A JP S61292127 A JPS61292127 A JP S61292127A JP 60134673 A JP60134673 A JP 60134673A JP 13467385 A JP13467385 A JP 13467385A JP S61292127 A JPS61292127 A JP S61292127A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal
- integrated circuit
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、液晶表示器の駆動用集積回路に係わるもの
で、特に大形ドツトマトリックス液晶表示器を駆動する
ための液晶駆動用集積回路に関する。
で、特に大形ドツトマトリックス液晶表示器を駆動する
ための液晶駆動用集積回路に関する。
従来、液晶駆動用集積回路は１例えば第２図に示すよう
に構成されている。第２図において。
に構成されている。第２図において。
１ノはシフトレジスタで、ここでは６４ビツトの□ピッ
ト長を持つものとする。上記シフトレジスタ１１には１
図示しないＣＰＵあるいはコントローラからの同期信号
ＳＣが同期信号入力回路１２を介して供給される。ｆた
、上記シフトレジゑ夕１１には、ｃｐＵあるいはコント
ローラからの同期信号シフトクロックツ量ルスＳＰがシ
フトクロック入力回路１３を介して供給され。
ト長を持つものとする。上記シフトレジスタ１１には１
図示しないＣＰＵあるいはコントローラからの同期信号
ＳＣが同期信号入力回路１２を介して供給される。ｆた
、上記シフトレジゑ夕１１には、ｃｐＵあるいはコント
ローラからの同期信号シフトクロックツ量ルスＳＰがシ
フトクロック入力回路１３を介して供給され。
この同期信号シフトクロックツ母ルス８Ｆに同期して上
記同期信号ＳＣがシフトレジスタ１１中を順次転送され
る。そして、上記シフトレジスタ１１の最終段ビットへ
転送された同期信号ＳＣは、同期信号出力回路１５を介
して次段の液晶用駆動回路に同期信号として供給される
。１４はバッファとしての駆動回路で、この駆動回路１
４には上記シフトレジスタ１１の各ビット毎の転送デー
タ（同期信号ＳＣ）が並列的に供給され、これらの転送
データに基づいて液晶駆動信号ＬＣを得るようになって
いる。
記同期信号ＳＣがシフトレジスタ１１中を順次転送され
る。そして、上記シフトレジスタ１１の最終段ビットへ
転送された同期信号ＳＣは、同期信号出力回路１５を介
して次段の液晶用駆動回路に同期信号として供給される
。１４はバッファとしての駆動回路で、この駆動回路１
４には上記シフトレジスタ１１の各ビット毎の転送デー
タ（同期信号ＳＣ）が並列的に供給され、これらの転送
データに基づいて液晶駆動信号ＬＣを得るようになって
いる。
第３図は、上記第２図の液晶駆動用集積回路を用いて形
成した液晶表示装置の構成例を示している。液晶表示器
（６４０Ｘ２００ドツト）１６には１表示器号線駆動装
置１１および時分割信号線駆動装置１８の出力が供給さ
れ、これら信号線駆動装置ＩＴ、１Ｂの出力に基づいて
上記液晶表示器１６０点灯、非点灯位置が設定される。
成した液晶表示装置の構成例を示している。液晶表示器
（６４０Ｘ２００ドツト）１６には１表示器号線駆動装
置１１および時分割信号線駆動装置１８の出力が供給さ
れ、これら信号線駆動装置ＩＴ、１Ｂの出力に基づいて
上記液晶表示器１６０点灯、非点灯位置が設定される。
上記表示信号線駆動装置１７は、８個の表示信号線駆動
用集積回路１７．〜１７８から構成されておシ、これら
集積回路１７１〜１１、にはそれぞれ表示信号８Ｄを順
次シフトするためのシフトクロックツ９ルスＳＣＰが供
給される。
用集積回路１７．〜１７８から構成されておシ、これら
集積回路１７１〜１１、にはそれぞれ表示信号８Ｄを順
次シフトするためのシフトクロックツ９ルスＳＣＰが供
給される。
上記表示信号ＳＤは、上記シフトクロックツ９ルスｓｅ
ｐに同期して集積回路１７．から７７゜に向かって順次
転送されて行く。
ｐに同期して集積回路１７．から７７゜に向かって順次
転送されて行く。
一方、上記時分割信号線駆動装置１８は１時分割信号線
駆動用集積回路１８１〜１８．から構成され、これらの
集積回路１８．〜１８４はそれぞれ、前記第１図に示し
た回路に対応している。上記集積回路１８．〜１８４に
はそれぞれ、シフ）クロックツ奢ルス８Ｐが供給され、
集積回路１８．に供給される時分割駆動信号としての同
期信号８Ｃを順次次段の集積回路１８．。
駆動用集積回路１８１〜１８．から構成され、これらの
集積回路１８．〜１８４はそれぞれ、前記第１図に示し
た回路に対応している。上記集積回路１８．〜１８４に
はそれぞれ、シフ）クロックツ奢ルス８Ｐが供給され、
集積回路１８．に供給される時分割駆動信号としての同
期信号８Ｃを順次次段の集積回路１８．。
１８ｍ 、・・・へと転送するようになっている。
ととるで、上記第３図に示すよりな６４０×２００ドツ
トの液晶表示器１６を駆動する際に。
トの液晶表示器１６を駆動する際に。
液晶表示器１６における時分割信号線が２００本である
のに対し１時分割信号線駆動用集積回路Ｉｌｌ、〜１８
４として各々６４の駆動出力端を有するものを用いると
、最終段の集積回路１８４の駆動出力は８本しか使用し
ないことになる。
のに対し１時分割信号線駆動用集積回路Ｉｌｌ、〜１８
４として各々６４の駆動出力端を有するものを用いると
、最終段の集積回路１８４の駆動出力は８本しか使用し
ないことになる。
このため、集積回路、１８１ １１８ｍ ５１８ｍと
集積回路１８．との間で駆動する負荷の間に大きな差が
生じ、この差によって駆動信号の立上がルおよび立下が
少時間に差ができる。このように駆動信号の立上がり、
立下が少時間に差が生ずると、液晶表示器１６に印加さ
れる実効電圧が部分的に異なることになり１表示コント
ラストが不均一となる欠点がある。このため、均一な表
示コントラストを得るためには、液晶表示器１６の信号
線数に適した出力数の液晶駆動用集積回路を何種類も用
意する必要がある。
集積回路１８．との間で駆動する負荷の間に大きな差が
生じ、この差によって駆動信号の立上がルおよび立下が
少時間に差ができる。このように駆動信号の立上がり、
立下が少時間に差が生ずると、液晶表示器１６に印加さ
れる実効電圧が部分的に異なることになり１表示コント
ラストが不均一となる欠点がある。このため、均一な表
示コントラストを得るためには、液晶表示器１６の信号
線数に適した出力数の液晶駆動用集積回路を何種類も用
意する必要がある。
この発明は上記のような事情に鑑みてなされたもので、
その目的するとζろは、一種類の集積回路を信号線数の
異なる種々のサイズの液晶表示器に対しても表示コント
ラストを不均一にすることなく適用でき、汎用化を図れ
る液晶駆動用集積回路を提供することである。
その目的するとζろは、一種類の集積回路を信号線数の
異なる種々のサイズの液晶表示器に対しても表示コント
ラストを不均一にすることなく適用でき、汎用化を図れ
る液晶駆動用集積回路を提供することである。
すなわち、この発明においては、上記の目的を達成する
ために、前記第２図におけるシフトレジスタ１４のビッ
ト長を外部からのピット数設定信号に基づいて実質的に
可変せしめる選択手段を設は丸もので、この選択手段に
よシ液晶表示器１６における時分割信号線数に対応させ
。
ために、前記第２図におけるシフトレジスタ１４のビッ
ト長を外部からのピット数設定信号に基づいて実質的に
可変せしめる選択手段を設は丸もので、この選択手段に
よシ液晶表示器１６における時分割信号線数に対応させ
。
且つ複数の時分割信号線駆動用集積回路におけるシフト
レジスタのビット長を同じに設定して各々の集積回路の
駆動能力が同じになるようＫしている。
レジスタのビット長を同じに設定して各々の集積回路の
駆動能力が同じになるようＫしている。
〔発明の実施例〕
以下、この発明の一実施例について図面を参照して説明
する。第１図において、前記第２図と同一構成部には同
じ符号を付してその詳細な説明は省略する。シフトレジ
スタ１６における選択した所定ビット例えば４０ビツト
、４８ピツ）、５０ビツトおよび６４ビツト目の出力端
にはそれぞれ、アンドｌ”−ト２１ａ〜２１ｄの一方の
入力端が接続される。これらアンドｙ−ト２１ａ〜２１
ｄの他方の入力端にはそれぞれ。
する。第１図において、前記第２図と同一構成部には同
じ符号を付してその詳細な説明は省略する。シフトレジ
スタ１６における選択した所定ビット例えば４０ビツト
、４８ピツ）、５０ビツトおよび６４ビツト目の出力端
にはそれぞれ、アンドｌ”−ト２１ａ〜２１ｄの一方の
入力端が接続される。これらアンドｙ−ト２１ａ〜２１
ｄの他方の入力端にはそれぞれ。
デコード回路１９の出力が供給される。このデコード回
路１９には、ビット数選択端子２３１ 。
路１９には、ビット数選択端子２３１ 。
２３、を介して外部からのビット数選択信号Ｇ８．．Ｇ
８．が供給されておシ、これらのビット数選択信号Ｇ８
．．Ｇ８．に基づいてシフトレジスタ１１の所定のビッ
ト数に対応するアンドｆｆ−）への出力をへイレペルに
設定するようになっている。上記アンドｊ’ −） １
１１ ”’ｙ、２Ｊｄの出力はそれぞれ、オアｆｆ −
） ２ ＩＩに供給され、このオアｒ−）ｚｚの出力が
同期信号出力回路１５を介して、同期信号ＳＣとして次
段の同期信号入力回路１２に供給されるようＫして成る
。なお、上記アンドｌ”−ト１！１ｍ〜２１ｄおよびオ
アｆｆ−ト２２は、マルチプレクサ２０を構成している
。
８．が供給されておシ、これらのビット数選択信号Ｇ８
．．Ｇ８．に基づいてシフトレジスタ１１の所定のビッ
ト数に対応するアンドｆｆ−）への出力をへイレペルに
設定するようになっている。上記アンドｊ’ −） １
１１ ”’ｙ、２Ｊｄの出力はそれぞれ、オアｆｆ −
） ２ ＩＩに供給され、このオアｒ−）ｚｚの出力が
同期信号出力回路１５を介して、同期信号ＳＣとして次
段の同期信号入力回路１２に供給されるようＫして成る
。なお、上記アンドｌ”−ト１！１ｍ〜２１ｄおよびオ
アｆｆ−ト２２は、マルチプレクサ２０を構成している
。
上記のような構成において、前記第３図に示した液晶表
示装置の時分割信号線駆動用集積回路１８．〜１８４と
して第１図の回路を用いる場合には、ビット数設定信号
０８．、Ｏ８，をデコード回路１９に供給してアンドｐ
−）ｊ？Ｊｂを選択する。これによって、アンドルート
２１ｂの一方の入力端がへイレ禰ルに設定され、同期信
号ｓ ｃがシフトレジスタ１１の５０ビツト目まで達す
ると、この同期信号８Ｃはアンドダート２１ｂ、オアｆ
−） ！ ！および同期信号出力回路１５を介して次段
に供給される。
示装置の時分割信号線駆動用集積回路１８．〜１８４と
して第１図の回路を用いる場合には、ビット数設定信号
０８．、Ｏ８，をデコード回路１９に供給してアンドｐ
−）ｊ？Ｊｂを選択する。これによって、アンドルート
２１ｂの一方の入力端がへイレ禰ルに設定され、同期信
号ｓ ｃがシフトレジスタ１１の５０ビツト目まで達す
ると、この同期信号８Ｃはアンドダート２１ｂ、オアｆ
−） ！ ！および同期信号出力回路１５を介して次段
に供給される。
従って、集積回路１８．〜１８４はそれぞれ５０本分の
駆動出力負荷を持つことになり、駆動能力を同じにでき
るので均一な表示コントラストが得られる。このように
、ビット数設定信号８Ｇ、、ＳＧ、によシフトレジスタ
１１のビット長を可変できることＫなシ、一種類の集積
回路を種々の表示器に適用できる。
駆動出力負荷を持つことになり、駆動能力を同じにでき
るので均一な表示コントラストが得られる。このように
、ビット数設定信号８Ｇ、、ＳＧ、によシフトレジスタ
１１のビット長を可変できることＫなシ、一種類の集積
回路を種々の表示器に適用できる。
なお、上記実施例では、シフトレジスタ１１の４（１”
ット目、４８ビット目、５０ビツト目、および６４ビツ
ト目のいずれかを選択するようにしたが、これらのビッ
ト数に限られないＱはもちろんである。また、同期信号
８Ｃのシフト手段としてシフトレジスタを用いたが、例
えばＲＡＭを用い、このＲＡＭに同期信号８０を記憶し
、同期信号８０の記憶アドレスを所定の夕 。
ット目、４８ビット目、５０ビツト目、および６４ビツ
ト目のいずれかを選択するようにしたが、これらのビッ
ト数に限られないＱはもちろんである。また、同期信号
８Ｃのシフト手段としてシフトレジスタを用いたが、例
えばＲＡＭを用い、このＲＡＭに同期信号８０を記憶し
、同期信号８０の記憶アドレスを所定の夕 。
イミングで順次変えて行くようにしても良い。
以上説明したようにこの発明によれば、一種類の集積回
路を信号線数の異なる種々のサイズの液晶表示器に対し
ても表示コントラストを不均一にすることなく適用でき
、汎用化を図れる液晶駆動用集積回路が得られる。
路を信号線数の異なる種々のサイズの液晶表示器に対し
ても表示コントラストを不均一にすることなく適用でき
、汎用化を図れる液晶駆動用集積回路が得られる。
第１図はこの発明の一実施例に係わる液晶駆動用集積回
路を示す図、第２図は従来の液晶駆動用集積回路を示す
図、第３図はｔ記第２図の液晶駆動用集積回路を用いて
構成した液晶表示装置を示す図である。 １１・・・シフトレジスタ（シフト手段入 １２・・・
同期信号入力回路、１３・・・シフトクロック入力回路
、１４・・・駆動回路（駆動手段Ｊ、１５・・・同期信
号出力回路、１９・・・デコード回路、１２０・・・マ
ルチプレクサ、２１ａ〜２１ｄ・・・アンドダート。 ２２・・・オアダート、８０・・・同期信号、ＳＰ、、
、同期信号シフトクロックツやルス、ＬＯ・・・液晶駆
動信号、Ｏ８，、Ｏ８，・・・ビット数選択信号。
路を示す図、第２図は従来の液晶駆動用集積回路を示す
図、第３図はｔ記第２図の液晶駆動用集積回路を用いて
構成した液晶表示装置を示す図である。 １１・・・シフトレジスタ（シフト手段入 １２・・・
同期信号入力回路、１３・・・シフトクロック入力回路
、１４・・・駆動回路（駆動手段Ｊ、１５・・・同期信
号出力回路、１９・・・デコード回路、１２０・・・マ
ルチプレクサ、２１ａ〜２１ｄ・・・アンドダート。 ２２・・・オアダート、８０・・・同期信号、ＳＰ、、
、同期信号シフトクロックツやルス、ＬＯ・・・液晶駆
動信号、Ｏ８，、Ｏ８，・・・ビット数選択信号。
Claims (3)
- （１）液晶表示器における時分割信号線を駆動するため
の液晶駆動用集積回路において、同期信号が入力されこ
の同期信号を所定のタイミングで順次転送するシフト手
段と、このシフト手段を転送される同期信号に基づいて
上記液晶表示器の液晶駆動信号を得る駆動手段と、上記
シフト手段による同期信号の転送段数を外部からのビッ
ト数選択信号に基づいて選択し、次段への同期信号を得
る選択手段とを具備することを特徴とする液晶駆動用集
積回路。 - （２）前記シフト手段は、シフトレジスタであることを
特徴とする特許請求の範囲第１項記載の液晶駆動用集積
回路。 - （３）前記選択手段は、ビット数選択信号が供給される
デコード回路と、このデコード回路の出力に基づいて前
記シフト手段の転送段数を選択して次第への同期信号を
得るマルチプレクサとから成ることを特徴とする特許請
求の範囲第１項記載の液晶駆動用集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60134673A JPS61292127A (ja) | 1985-06-20 | 1985-06-20 | 液晶駆動用集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60134673A JPS61292127A (ja) | 1985-06-20 | 1985-06-20 | 液晶駆動用集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61292127A true JPS61292127A (ja) | 1986-12-22 |
| JPH0473928B2 JPH0473928B2 (ja) | 1992-11-25 |
Family
ID=15133888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60134673A Granted JPS61292127A (ja) | 1985-06-20 | 1985-06-20 | 液晶駆動用集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61292127A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6484298A (en) * | 1987-09-28 | 1989-03-29 | Matsushita Electric Ind Co Ltd | Semiconductor element |
| JP2005173592A (ja) * | 2003-12-11 | 2005-06-30 | Lg Phillips Lcd Co Ltd | データ駆動集積回路及びその駆動方法とそれを利用した表示装置 |
| JP2005215007A (ja) * | 2004-01-27 | 2005-08-11 | Optrex Corp | 表示装置 |
| CN100389454C (zh) * | 2006-04-13 | 2008-05-21 | 友达光电股份有限公司 | 非对称显示面板及其图像反转方法 |
| US8847946B2 (en) | 2003-12-11 | 2014-09-30 | Lg Display Co., Ltd. | Liquid crystal display and method of driving the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5098252A (ja) * | 1973-12-26 | 1975-08-05 | ||
| JPS57211583A (en) * | 1981-06-24 | 1982-12-25 | Sanyo Electric Co Ltd | Integrated circuit for electronic timepiece |
-
1985
- 1985-06-20 JP JP60134673A patent/JPS61292127A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5098252A (ja) * | 1973-12-26 | 1975-08-05 | ||
| JPS57211583A (en) * | 1981-06-24 | 1982-12-25 | Sanyo Electric Co Ltd | Integrated circuit for electronic timepiece |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6484298A (en) * | 1987-09-28 | 1989-03-29 | Matsushita Electric Ind Co Ltd | Semiconductor element |
| JPH0778672B2 (ja) * | 1987-09-28 | 1995-08-23 | 松下電器産業株式会社 | 半導体素子 |
| JP2005173592A (ja) * | 2003-12-11 | 2005-06-30 | Lg Phillips Lcd Co Ltd | データ駆動集積回路及びその駆動方法とそれを利用した表示装置 |
| US7495648B2 (en) | 2003-12-11 | 2009-02-24 | Lg Display Co., Ltd. | Liquid crystal display device |
| US8847946B2 (en) | 2003-12-11 | 2014-09-30 | Lg Display Co., Ltd. | Liquid crystal display and method of driving the same |
| US9305480B2 (en) | 2003-12-11 | 2016-04-05 | Lg Display Co., Ltd. | Liquid crystal display device |
| JP2005215007A (ja) * | 2004-01-27 | 2005-08-11 | Optrex Corp | 表示装置 |
| JP4698953B2 (ja) * | 2004-01-27 | 2011-06-08 | オプトレックス株式会社 | 表示装置 |
| CN100389454C (zh) * | 2006-04-13 | 2008-05-21 | 友达光电股份有限公司 | 非对称显示面板及其图像反转方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0473928B2 (ja) | 1992-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2958687B2 (ja) | 液晶表示装置の駆動回路 | |
| KR101167663B1 (ko) | 게이트 구동 회로 및 이를 포함하는 액정 표시 장치 | |
| JP2003076346A (ja) | 液晶表示装置 | |
| KR20030007110A (ko) | 액정 표시 제어 회로 | |
| JPS6273294A (ja) | 画像表示装置 | |
| JP3167435B2 (ja) | ドライバー回路 | |
| KR19980021332A (ko) | Lcd 패널 구동 회로 | |
| KR101205543B1 (ko) | 표시 장치 및 이의 구동 방법 | |
| KR20160017866A (ko) | 표시장치 | |
| US6414670B1 (en) | Gate driving circuit in liquid crystal display | |
| JPH08137430A (ja) | 半導体集積回路 | |
| KR100435114B1 (ko) | 액정디스플레이장치 | |
| JP3044627B2 (ja) | 液晶パネルの駆動回路 | |
| JPS61292127A (ja) | 液晶駆動用集積回路 | |
| JPS6235113B2 (ja) | ||
| KR100431626B1 (ko) | 액정표시장치의게이트구동집적회로 | |
| JPH0572992A (ja) | 制御回路 | |
| JP3872747B2 (ja) | カスケード接続回路およびその回路を備えた電子装置 | |
| JPH08110766A (ja) | 駆動装置 | |
| JP2527484B2 (ja) | 表示装置 | |
| JPS62245289A (ja) | 表示デ−タ転送回路 | |
| JPS6418193A (en) | Matrix type display device | |
| JPH09281924A (ja) | 駆動装置 | |
| JPH10333649A (ja) | 電圧選択回路、液晶駆動回路および半導体装置 | |
| JPH10133173A (ja) | 液晶素子の駆動方法，液晶素子の駆動回路，半導体集積回路装置，表示装置および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |