JPH10133173A - 液晶素子の駆動方法,液晶素子の駆動回路,半導体集積回路装置,表示装置および電子機器 - Google Patents
液晶素子の駆動方法,液晶素子の駆動回路,半導体集積回路装置,表示装置および電子機器Info
- Publication number
- JPH10133173A JPH10133173A JP30875296A JP30875296A JPH10133173A JP H10133173 A JPH10133173 A JP H10133173A JP 30875296 A JP30875296 A JP 30875296A JP 30875296 A JP30875296 A JP 30875296A JP H10133173 A JPH10133173 A JP H10133173A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- period
- display
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Position Input By Displaying (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
最適な表示コントラストを実現することである。 【解決手段】 液晶に電圧を印加しない期間(ブランク
期間)を1フレーム期間の最後に一括して設けるのでは
なく、各フィールド期間毎に設けるようにする。ブラン
ク期間が各フィールド期間に分散されるために、液晶の
光透過率の変動(リップル)が小さくなる。これによ
り、表示コントラストが向上する。また、デューディー
比を変化させてコントラストを調整するため、電源回路
自体に電圧可変回路を設ける必要がなく、回路の複雑化
や電力消費の増大、MPUの管理負担の増大といった問
題が生じない。
Description
法,液晶素子の駆動回路,半導体集積回路装置,表示装
置および電子機器に関し、特に、走査線のうちのh本
(hは2以上の自然数)を同時に選択して表示を行う、
いわゆるマルチライン駆動法を用いた液晶表示技術に関
する。
ティブマトリクス型液晶表示装置に比べ、基板に高価な
スイッチング素子を用いる必要がなく安価であることか
ら、携帯型パーソナルコピュータのモニタ等に広く用い
られている。
に電圧平均化法を用いたマルチプレックス駆動法が採用
されている。
置の駆動電圧を低くしつつ、さらにその表示品質を向上
させることを目的として、いわゆるマルチライン駆動法
が提案されている。
印加電圧(V)と光透過率(T)との関係の一例を、図
10に示す。
を境界として光透過率は急激に変化する。このしきい値
電圧(Vth)は、例えば周囲温度の変化によって変動す
る。これは、液晶の特性が温度依存性をもつことに起因
する。
ラストの低下につながるため、何らかの対策が必要であ
る。
周囲温度の変化に応じて、Yドライバ(データ線ドライ
バ)7200に供給する電源電圧のレベルを適宜に変化
させ、液晶パネル7400のしきい値電圧(Vth)に合
った電圧を液晶に印加するようにしている。つまり、M
PU6000が、電源回路7000に制御信号を与えて
電源電圧のレベルを変更するようになっている。
00に出力電圧を可変とするための回路を設ける必要が
あるために電源回路自体の構成が複雑化し、また、電圧
可変回路における電力消費を無視することができず、さ
らに、MPUの負担も増大する。
チライン駆動を行う場合に、電源電圧レベルを変化させ
ることなく、液晶のしきい値電圧(Vth)に合致するよ
うに液晶の印加電圧を調整して最適なコントラストを実
現することにある。
本発明は、以下のような構成をしている。
およびデータ線に印加される電圧によって液晶の配列状
態が制御される液晶素子をマルチプレックス駆動する方
法であって、h本(hは2以上の自然数)の前記走査線
を同時に選択することにより、1フレーム期間を構成す
るi個(iは2以上の自然数)のフィールド期間の各々
毎に全走査線を選択するようにし、かつ、前記液晶に電
圧を印加しない期間を前記i個のフィールド期間の各々
毎に設けることを特徴とする。
th)に合うように、適宜に液晶に電圧を印加しない期間
(ブランク期間)を挿入して液晶の印加電圧を調整し、
最適なコントラストを実現する。
れる電圧の二乗平均の平方根(実効電圧)によって定ま
る。
画素の選択期間における印加電圧の累計値を「A」と
し、1つの画素の非選択期間における印加電圧の累計値
を「B」とし、デューティー比を「1/N」とし、1フ
レーム期間中に一つの画素に電圧「A」が印加される期
間とその他の期間との比をh:(N−h)とした場合、 VS=[{ΣAi 2+(N−h)B2}/N]1/2,但しi
=1〜h・・・・(1) が成立する。
させることによって、液晶に印加される電圧(実効値)
を変化させることが可能である。
液晶に電圧を印加しない期間(ブランク期間)を挿入
し、そのブランク期間の増減によって、デューティー比
「1/N」を適宜に調整する。これにより、液晶素子の
しきい値電圧(Vth)に合致する電圧を液晶に印加し、
最適なコントラスト調整を実現する。
ーム期間の最後に一括してブランク期間を設けると、そ
の期間中に液晶の光透過率が急激に低下してしまう。こ
れでは、1フレーム期間中に1つの画素を複数回選択し
て光透過率の低下を抑制するというマルチライン駆動法
の利点(効果)が、減殺されることになる。
ン駆動法を採用し、かつ、ブランク期間を1フレーム期
間の最後に一括して設けるのではなく、各フィールド期
間毎に設けるようにするものである。
れるために、液晶の光透過率の変動(リップル)が小さ
くなる。これにより、表示コントラストが向上する。
ラストを調整するため、図11に示すシステムの場合の
ように、電源回路自体に電圧可変回路を設ける必要がな
く、したがって、回路の複雑化や電力消費の増大、MP
Uの管理負担の増大といった問題が生じない。
1において、前記液晶に電圧を印加しない期間におい
て、前記走査線およびデータ線は同じ電位に保持される
ことを特徴とする。
であることから、ブランク期間において、液晶を挟む両
電極の電位を等しくして、相対的に電位差を零として液
晶に電圧を印加しない状態とするものである。例えば、
両電極をグランドレベルに固定すればよい。
1または請求項2において、前記液晶に電圧を印加しな
い期間を、前記液晶素子上に形成されるタッチパネルの
タッチ検出期間として使用することを特徴とする。
加されている電圧がノイズとなってタッチ検出精度が低
下する場合がある。そこで、液晶に電圧が印加されない
期間(ブランク期間)において、タッチ検出を実行して
検出精度の低下を防止するものである。
ルド期間毎にブランク期間が挿入されるため、タッチ検
出も、1フレーム期間中で複数回行え、これによっても
検出精度の向上が図れる。
およびデータ線に印加される電圧によって液晶の配列状
態が制御される液晶表示パネルの、前記データ線を駆動
するための回路であって、表示データを蓄積するための
表示データメモリと、前記走査線を複数本同時に選択す
るための選択電圧パターンと、前記表示データメモリか
ら読み出された前記表示データとの比較に基づき前記デ
ータ線に印加する電圧を決定するデコーダと、前記表示
データメモリからの表示データの読出し、読出したデー
タの前記デコーダへの転送、ならびに前記デコーダの出
力電圧の強制的固定/非固定を制御する制御回路とを具
備し、前記制御回路は、1フレーム期間において、全表
示データを1回読み出す毎に、所定期間だけ前記デコー
ダの出力電圧を強制的に固定させ、これにより前記液晶
に電圧を印加しない期間を作成することを特徴とする。
マルチライン駆動のデータ線(信号電極)の駆動電圧を
決定するデコーダの出力電圧レベルを強制的に固定し
て、液晶に電圧を印加しない期間を作成するものであ
る。
ミングでデータ線と同じ電位に固定される。
4において、前記制御回路は、MPU(Microcomputer
Processing Unit)のバスを介して送られてくる、液晶
に電圧を印加する期間のデータと、液晶に電圧を印加し
ない期間のデータとをそれぞれ記憶するレジスタと、入
力されるパルスの数をカウントするカウンタとを具備
し、前記カウンタのカウント値と前記各レジスタのレジ
スタ値との一致を検出し、これにより、前記液晶に電圧
を印加する期間の終了ならびに前記液晶に電圧を印加し
ない期間の終了を判定することを特徴とする。
びにブランク期間のデータをレジスタに設定し、カウン
タによる選択パルス数のカウント値とその設定値との一
致を判定することにより、各期間の終点を判定するもの
である。
4または請求項5において、前記表示データは、MPU
のバスを介してmビット(mはMPUが一度に処理可能
なビット数)単位で表示データメモリへと転送され、前
記表示データメモリへの表示データの書き込みは、前記
同時に選択する走査線の数をh本(hは2以上の自然
数)とした場合、1本のデータ線に印加する電圧を決定
するのに必要なh個の表示データを含むmビットの表示
データを単位として行われ、かつ、前記液晶に電圧を印
加する期間のデータならびに前記液晶に電圧を印加しな
い期間のデータも、MPUのバスを介してmビット単位
で前記制御回路へと転送されることを特徴とする。
ト)を、マルチライン駆動用の処理の単位としても採用
し、データ転送の単位(データのビット数)を統一す
る。つまり、1本のデータ線に印加する電圧を決定する
のに必要なh個の表示データを含むmビットの表示デー
タを表示データメモリへのアクセス単位とし、また、制
御回路への制御データの転送もmビット単位で行うもの
である。
れた自己が管理するメモリやレジスタ等にデータの転送
をするのと同様に、マルチライン駆動用の表示データメ
モリや制御回路にデータを転送することができる。
コンピュータの内部と同様に行われるため、パイプライ
ン的処理が実現され、データ転送のタイミング制御に関
する整合性もよく、MPUに特別な負担がかからない。
4〜請求項6のいずれかに記載の液晶素子の駆動回路を
半導体基板に集積してなる半導体集積回路装置である。
がよく、安価かつ低消費電力であり、しかも表示コント
ラスト調整が可能な半導体集積回路装置(液晶パネル等
のドライバIC)が得られる。
4〜請求項6のいずれかに記載の液晶素子の駆動回路
と、その駆動回路によりデータ線が駆動される液晶表示
体とを含む表示装置である。
で、安価かつ小型の表示装置が実現される。
8において、表示装置はさらに、前記液晶表示体上に設
けられるタッチパネルと、タッチ検出回路とを具備し、
前記タッチ検出回路によるタッチ検出は、前記液晶素子
に電圧が印加されない期間において行われることを特徴
とする。
期間)において、タッチ検出を実行して検出精度の低下
を防止するものである。
ルド期間毎にブランク期間が挿入されるため、タッチ検
出も、1フレーム期間中で複数回行え、これによっても
検出精度の向上が図れる。
求項8または請求項9に記載の表示装置を搭載した電子
機器である。
子機器を実現できる。
て図面を参照して説明する。
LS駆動法という)の特徴に着目して回路構成を工夫し
たものである。本発明の理解のためには、MLS駆動法
の内容を知ることが重要であるため、まず、MLS駆動
法の概要を説明する。
Nematic)液晶パネルなどの、単純マトリクス
方式の液晶パネルにおいて、複数の走査線を同時に選択
する技術である。これにより、走査線の駆動電圧ならび
にデータ線の駆動電圧の双方を低くすることができる。
順次駆動法では、1フレーム期間に1回しか1つの画素
を駆動しないために選択パルスの間隔が広く、液晶の透
過率が時間経過とともに下がり、画像表示のコントラス
トや液晶がオンした時の輝度が低下してしまう。
LS駆動法によれば、1フレーム期間中に複数回1つの
画素を駆動するため、選択パルスの間隔を狭くでき、図
7に示すように光透過率の低下が少なくなり、これによ
って1フレーム期間における平均透過率が向上する。し
たがって、輝度およびコントラスト比が向上する。
をMLS駆動する場合について考察する。
タ線(Y1〜Ym)は、2枚の透明なガラス基板上に透明
電極によって形成されており、2枚の基板間に液晶が挟
まれている。
バ)5000に、走査線は走査線駆動回路(Xドライ
バ)4000に接続されている。なお、図中、記載の簡
略化のために、データ線駆動回路を「Yドライバ」と記
載し、走査線駆動回路を「Xドライバ」と記載してい
る。
素が形成され、各走査線および各データ線に供給される
走査信号およびデータ信号により、その表示要素が駆動
される。
X1,X2を同時に駆動し、それらの走査線とデータ線
Y1とが交差する位置の画素をオン/オフさせる場合を
考える。
1」と記すことにする。このオン/オフを示すデータは
フレームメモリ内に格納されている。また、選択パルス
は「+1」,「−1」の2値で表す。また、データ線Y
1の駆動電圧は、「−V2」,「+V2」,「V1」の
3値である。
2」,「V1」のいずれの電圧を与えるかは、表示デー
タベクトルdと、選択行列βとの積により決定される。
り、(b)の場合は、d・β=+2であり、(c)の場
合は、d・β=+2であり、(d)の場合は、d・β=
0となる。
列βとの積が「−2」のときにデータ線駆動電圧として
「−V2」が選択され、「+2」のときに「+V2」が
選択され、「0」のときに「V1」が選択される。
の演算を電子回路で行う場合には、表示データベクトル
dと選択行列βの、対応するデータの不一致数を判定す
る回路を設ければよい。
ータ線駆動電圧として「−V2」を選択する。不一致数
が「0」の場合には、データ線駆動電圧として「+V
2」を選択する。また、不一致数が「1」の場合には、
データ線駆動電圧として「V1」を選択する。
は、上述のようにしてデータ線駆動電圧を決定し、1フ
レーム期間内で2回の選択を行うことによって、画素の
オン/オフを表示する。このため、駆動電圧を低くする
ことができ、また、1回目の選択期間の終了から2回目
の選択期間の開始までにある間隔をあけることにより、
コントラストと輝度が向上する。
は、1選択期間毎に、表示画像のデータ(すなわち表示
パターン)と選択パルスのパターン、すなわち、走査電
圧パターン(選択電圧パターンという場合もある)との
不一致判定が必要となる。この不一致判定は、マルチラ
インデコーダが行う。
るデューティー調整によるコントラスト制御法)の特徴
を図1に示す。また、図2に比較例(一本毎の駆動の場
合におけるコントラスト制御法)の液晶駆動方法を示
す。
する全画素をオン駆動する場合を想定している。
を示し、「f1st」は1番目のフィールド期間を示し、
「f2nd」は2番目のフィールド期間を示し、「f3rd」
は3番目のフィールド期間を示し、「f4th」は4番目
のフィールド期間を示す。
ドの最後に設けられた、各液晶に電圧を印加しない期間
(以下、ブランク期間という)を示し、「1/n1〜1
/n4」は各フィールド期間のデューティー比を示し、
「1/N」は1フレーム期間のデューティー比を示す。
パルスのピーク電圧であり、「V2」はオン表示を行う
場合にデータ線に印加される電圧の絶対値であり、「V
C」はブランク期間における走査線,データ線の双方の
電圧である。また、電圧の「+」,「−」は、基準電圧
VCに対する液晶駆動の極性を示す。
は、1本の走査線と1本のデータ線の交点に位置する1
画素の両端に印加される合成電圧を示す。
される。
リクス型液晶の走査線X1に選択パルス(ピーク電圧V
1)を与え、かつ、データ線Y1に「−V2」を与える
と、走査線X1,データ線Y1の交点に位置する画素に
印加される合成電圧は、図2の下側に示すように(V1
+V2)となる。
ので、その画素の選択期間が終了して非選択期間となっ
ても、その画素には電圧V2が常時印加される。そし
て、1フレーム期間の最後に、液晶のしきい値電圧(V
th)に合致した電圧を液晶に印加してコントラスト調整
を行うために、ブランク期間TBが挿入される。
データ線の電圧は、基準電圧VCに維持される。つま
り、この期間においては、液晶を挟む両電極の電位を等
しくして、相対的に電位差を零として液晶に電圧を印加
しない状態とするものである。例えば、両電極をグラン
ドレベルに固定すればよい。
の二乗平均の平方根(実効電圧)によって定まるため、
図2の場合の実効電圧「VS」は、 VS=[{(V1+V2)2+V22・(N−1−TB)}/N]1/2・・・(2) となる。
し、そのブランク期間を増減することによってデューテ
ィー比「1/N」を適宜に調整し、これにより液晶のし
きい値電圧(Vth)に合致した電圧を液晶に印加するこ
とができる。したがって、最適なコントラストを実現で
きる。
ーム期間の最後に一括してブランク期間を設けると、そ
の期間中に液晶の光透過率が急激に低下してしまう。こ
れでは、図7の下側に示されるように、1フレーム期間
中に1つの画素を複数回選択して光透過率の低下を抑制
するというマルチライン駆動法の利点(効果)が、減殺
されることになる。
1に示すように、マルチライン駆動法を採用し、かつ、
ブランク期間を1フレーム期間の最後に一括して設ける
のではなく、各フィールド期間毎に設けるようにしてい
る。
の最後にブランク期間TB1〜TB4が設けられる。す
なわち、1フレーム期間におけるデューティー比を一つ
のブランク期間により一括して調整するのではなく、各
フィールド期間におけるデューティー比(1/n1〜1
/n4)を調整して、結果的に1フレーム期間のデュー
ティー比を変化させるものである。
期間に分散され、1回のブランク期間が短縮される。よ
って、1回のブランク期間における液晶の光透過率の変
動(リップル)が小さくなる。これにより、表示コント
ラストが向上する。
ラストを調整するため、図11に示すシステムの場合の
ように、電源回路自体に電圧可変回路を設ける必要がな
く、したがって、回路の複雑化や電力消費の増大、MP
Uの管理負担の増大といった問題も生じない。
ンク期間)を、液晶素子上に形成されるタッチパネルの
タッチ検出期間として使用することもできる。
ネル)では、タッチ検出の際に液晶に印加されている電
圧がノイズとなってタッチ検出精度が低下する場合があ
る。そこで、液晶に電圧が印加されない期間(ブランク
期間)において、タッチ検出を実行して、検出精度の低
下を防止できる。
間が挿入されるため、タッチ検出も、1フレーム期間中
で複数回行え、これによっても検出精度の向上が図れ
る。
適用した液晶パネルの、データ線駆動回路(図中、Yド
ライバと表記しており、以下、この用語を用いて説明す
る)の全体構成が示される。
MLS駆動のための専用のICである。このYドライバ
200は、液晶パネル400が搭載される電子機器に内
蔵されるマイクロコンピュータ100と接続されて使用
される。このマイクロコンピュータ100も半導体集積
回路化されている。
のMPU(Microcomputer Processing Unit)102,
内部データバス104,VRAM105等を有する。
の情報の授受を行うMPUインタフェース回路202
と、マイクロコンピュータ100の内部データバス10
4に直結され、表示データの授受を行う入出力バッファ
204と、データの一時的な蓄積を行うバスホールダ2
30と、コマンドの解読を行うコマンドデコーダ206
と、MPUからの指示に基づき、主に表示データRAM
220への表示データのライトアクセスを制御するMP
U系制御回路208と、表示データRAM220からの
表示データの読出しやデータ線に印加する電圧の決定動
作のタイミング等を制御するLCD系制御回路と、カラ
ムアドレス制御回路212と、ロウアドレス制御回路2
18と、データバッファ214と、カラムスイッチ21
6と、表示データRAM220と、出力選択回路222
と、ラッチ224と、選択電圧パターンと表示データと
の不一致を検出してデータに印加するべき電圧を決定す
るマルチラインデコーダ226と、決定された電圧を選
択して出力する電圧セレクタ228と、発振回路250
とを具備する。
タ100の内部データバス104に直結しており、8ビ
ットのMPU102から表示データRAM220へのデ
ータ転送は、マイクロコンピュータ100内におけるデ
ータ転送と同じように、8ビット単位(MPU102が
データを並列処理できる単位)で行われる。
00内の内部データバス104から表示データRAM2
20に至るまでのデータ転送ラインDB1,DB2,バ
ス232,DB3,DB4,DB5は、8ビット(1バ
イト)単位で並列にデータを転送するラインである。
00とXドライバ200との間にデータ転送のパイプラ
インを構築する。データ転送に際し、バスホールダ23
0を適宜に用いて転送タイミングを微調整することがで
きる。
ンピュータの内部と外部を特に意識することなく、表示
データの転送処理命令を出すことができる。
れたMPU102からのデータ転送命令は、コマンドデ
コーダ(コマンド解読回路)206で解読され、その内
容や必要な制御データ等がMPU系制御回路(第1の制
御回路)208,LCD系制御回路(第2の制御回路)
210に送られる。
208は、入力バッファ204,カラムアドレス制御回
路212を制御して、入出力バッファ204から表示デ
ータRAM220へのデータ転送,データの書き込みを
実行する。
書き込みは、同時に選択する走査線の数をh本(hは2
以上の自然数)とした場合、1本のデータ線に印加する
電圧を決定するのに必要なh個の表示データを含むmビ
ットの表示データを単位として行われる。つまり、MP
Uの並列データの処理単位(mビット)を、マルチライ
ン駆動用の処理の単位としても採用し、データ転送の単
位(データのビット数)を統一する。これにより、MP
Uは、内部バスに接続された自己が管理するメモリやレ
ジスタ等にデータの転送をするのと同様に、マルチライ
ン駆動用の表示データメモリや制御回路にデータを転送
することができる。マルチライン駆動のための処理もマ
イクロコンピュータの内部と同様に行われるため、パイ
プライン的処理が実現され、データ転送のタイミング制
御に関する整合性もよく、MPUに特別な負担がかから
ない。
ーダ206から適宜に入力されるデータ取り込み用のク
ロックR−CLK1,R−CLK2により、バス232
を介して送られてくる8ビット(1バイト)の制御デー
タをレジスタ(図3では不図示,図5に示されるレジス
タ1100,1600)に取り込み、その制御データに
基づいて、上述のMPU系制御回路の動作とは独立に、
表示データRAM220からデータを読み出させる。
等のロジック回路の動作クロックLP(選択パルスに相
当する)は、発振回路250から供給される。このLC
D系制御回路210の制御によって、第1の実施の形態
で説明した液晶駆動方法が実現される。
な表示データを選択して読出す。表示データは、ラッチ
224に一時的に保持された後、マルチラインデコーダ
226に送られる。マルチラインデコーダ226の一致
・不一致判定の結果、決定された電圧情報は電圧セレク
タ228に伝達され、電圧セレクタ228はその電圧を
選択して、液晶パネル400のデータ線(Yドライバ2
00が担当する表示領域のデータ線)に供給する。
イバ300は、一つのICとして描かれているが、同じ
機能をもつ複数のICをカスケード接続して用いてもよ
い。複数のICをカスケード接続して一つのXドライバ
とする場合、各ICにおける表示データRAMのメモリ
容量は、その1個のICが担当する表示領域分の容量で
あり、電圧セレクタ228から出力されるデータ線駆動
電圧は、一つのICが担当する表示領域のデータ線につ
いての駆動電圧となる。
動作の概要)次に、LCD系制御回路210の構成と動
作の概要について、図4を用いて説明する。
らびに周辺回路の一部)が示される。
における表示期間とブランク期間とを認識して、ロウア
ドレス制御回路218ならびにマルチラインデコーダ2
26を制御する表示制御回路260と、この表示制御回
路260から出力されるフィールドカウント信号CAを
カウントするフィールドカウンタ270と、液晶駆動の
極性の反転を制御する反転制御回路280とを具備す
る。
ジック回路等(図5に示される)は、発振回路250か
ら供給されるクロックLP(選択パルスに相当する)を
基準として動作する。
の、デューティー比1/N(各フィールド期間における
デューティー比1/n1〜1/n4)やブランク期間
(TB1〜TB4)の長さを示すデータは図3のMPU
102から転送され、転送されてきたデータは、コマン
ドデコーダ206から出力されるデータ取り込み用のク
ロックR−CLK1,R−CLK2に同期して表示制御
回路260内のレジスタ(図4では不図示,図5に記載
される)に取り込まれる。
図1の1番目のフィールドf1stにおける表示期間(ブ
ランク期間TB1を除く期間)には、ロウアドレス制御
回路218にロウアドレス(順次にインクリメントされ
る)を供給して表示データRAM220からマルチライ
ン駆動に必要な表示データの読出しを行わせ、液晶パネ
ル400における表示を実行させる。
制御回路260は、表示オフ信号(D−OFF)をマル
チラインデコーダ226に供給して、その出力を強制的
に固定する。これにより、液晶パネル400の全データ
線は、図1で説明した基準電圧VCに固定される。
MPU102から制御線L1を介して走査線駆動電圧を
強制的に固定するための制御信号が入力され、これによ
り、液晶パネル400の全走査線も、基準電圧VCに固
定される。これにより、ブランク期間TB1では、液晶
には電圧が印加されない。
1stが終了すると、1フィールド期間の終了を示すフィ
ールドカウント信号CAが出力される。フィールドカウ
ンタ270はその出力回数をカウントする。
れ、図1の駆動の場合、フィールドカウンタ270がフ
ィールドカウント信号CAの出力を4回検出すると、1
フレーム(1F)が終了する。
電磁式のタッチセンサ500が設けられており、MPU
102は、タッチセンサコントロール回路600を介し
てタッチ検出を行うことができる。このタッチ検出は、
液晶に電圧が印加されないブランク期間に行われる。よ
って、高精度のタッチ検出を行える。
作)図5に示すように、表示制御回路260は、カウン
タ1000,1500と、レジスタ1100,1600
と、コンパレータ1200,1700と、T型フリップ
フロップ1300と、D型フリップフロップ1400,
1800と、ノア回路1900,2000とを具備す
る。
00,レジスタ1100,コンパレータ1200,T型
フリップフロップ1300,D型フリップフロップ14
00,ノア回路1900,2000)が各フィールドに
おける表示期間の終了を検出するための回路であり、下
段の回路(カウンタ1500,レジスタ1600,コン
パレータ1700,T型フリップフロップ1800)が
ブランク期間の終了を検出するための回路である。
図5の回路の動作を説明する。
の、デューティー比1/N(各フィールド期間のデュー
ティー比1/n1〜1/n4)やブランク期間(TB1
〜TB4)の長さを示すデータが、データ取り込み用の
クロックR−CLK1,R−CLK2に同期してレジス
タ1100,1600に取り込まれる。
ESET)が図3,図4に示されるMPUインタフェー
ス202から出力され、これにより、カウンタ100
0,T型フリップフロップ1300,D型フリップフロ
ップ1800が初期状態となる。つまり、各フリップフ
ロップ1300,1800のQ出力は「0」,XQ出力
は「1」となる。
るためのカウンタ1500のリセット端子Rは「0」に
固定されるために、カウンタ1500はリセット状態と
なっている。また、D型フリップフロップ1400のD
入力が「1」のため、そのQ出力は「1」である。つま
り、表示オフ信号(D−OFF)はインアクティブとな
り、液晶パネル400における表示が可能である。
始され、表示期間の終了を検出するためのカウンタ10
00はカウントを開始し、そのカウント値はロウアドレ
スとして順次にロウアドレス制御回路218に供給され
る。
0のカウント値とレジスタ1100の設定値(DAT
A)との一致を検出する。この一致は1フィールド期間
における表示期間の終了を意味する。
ータ1200の出力パルスがT型フリップフロップ13
00に入力される。T型フリップフロップは、CLK端
子にパルスが入力される毎に出力が反転するため、T型
フリップフロップ1300の「Q」出力は「1」に、
「XQ」出力は「0」に変化する。これに伴い、D型フ
リップフロップ1400のD入力が「0」となって、そ
のQ出力が「0」となる。すなわち、表示オフ信号がロ
ーレベルに変化してアクティブとなり、これにより、マ
ルチラインデコーダ226の出力が強制的に固定され
る。
00の「Q」出力が「1」に変化したことによってカウ
ンタ1500のリセット状態が解除され、クロックLP
のカウントを開始する。
ウンタ1500のカウント値とレジスタ1600の設定
値(DATA)との一致を検出すると、この時点がブラ
ンク期間(TB1)の終了時点となる。
「1」となり、これに伴いD型フリップフロップ180
0のQ出力が「1」に変化する。すなわち、フィールド
カウント信号CAが出力され、これにより、1番目のフ
ィールド(f1st)期間の終了がフィールドカウンタ2
70により検出される。
Q出力(「1」)は、ノア回路2000を介してT型フ
リップフロップ1300のリセット端子Rに入力され、
T型フリップフロップ1300は再びリセットされて、
「Q出力」が「0」となり、「XQ」出力が「1」とな
る。これに伴い、D型フリップフロップ1400のD入
力が「1」となって、そのQ出力が「1」に変化する。
すなわち、表示オフ信号(D−OFF)が再びインアク
ティブとなり、液晶パネル400の表示が可能の状態に
戻る。
り、以下同様の動作が繰り返される。そして、フィール
ドカウンタ270が4回のフィールドカウント信号CA
の送出を検出すると、1フレーム期間(1F)が終了す
る。
って、図1に示すようなマルチライン駆動が実現され
る。また、表示期間やブランク期間(TB)の長さは、
MPU102が、レジスタ1100やレジスタ1600
に設定するデータ(DATA)の値を適宜に変えること
により、自由に増減できる。これにより、周囲温度に依
存して液晶のしきい値が変化した場合でも、そのしきい
値に合致するように液晶の印加電圧を変化させることが
でき、これにより、表示コントラストの制御を行える。
機器の例について説明する。
に示す表示情報出力源1000、表示情報処理回路10
02、表示駆動回路1004、液晶パネルなどの表示パ
ネル1006、クロック発生回路1008及び電源回路
1010を含んで構成される。表示情報出力源1000
は、ROM、RAMなどのメモリ、テレビ信号を同調し
て出力する同調回路などを含んで構成され、クロック発
生回路1008からのクロックに基づいて、ビデオ信号
などの表示情報を出力する。表示情報処理回路1002
は、クロック発生回路1008からのクロックに基づい
て表示情報を処理して出力する。この表示情報処理回路
1002は、例えば増幅・極性反転回路、相展開回路、
ローテーション回路、ガンマ補正回路あるいはクランプ
回路等を含むことができる。表示駆動回路1004は、
走査側駆動回路及びデータ側駆動回路を含んで構成さ
れ、液晶パネル1006を表示駆動する。電源回路10
10は、上述の各回路に電力を供給する。
に示す液晶プロジェクタ、図14に示すマルチメディア
対応のパーソナルコンピュータ(PC)及びエンジニア
リング・ワークステーション(EWS)、図15,図1
6に示すページャ、あるいは携帯電話、ワードプロセッ
サ、テレビ、ビューファインダ型又はモニタ直視型のビ
デオテープレコーダ、電子手帳、電子卓上計算機、カー
ナビゲーション装置、POS端末、タッチパネルを備え
た装置などを挙げることができる。
液晶パネルをライトバルブとして用いた投写型プロジェ
クタであり、例えば3板プリズム方式の光学系を用いて
いる。 図13において、プロジェクタ1100では、
白色光源のランプユニット1102から射出された投写
光がライトガイド1104の内部で、複数のミラー11
06および2枚のダイクロイックミラー1108によっ
てR、G、Bの3原色に分けられ、それぞれの色の画像
を表示する3枚の液晶パネル1110R、1110Gお
よび1110Bに導かれる。そして、それぞれの液晶パ
ネル1110R、1110Gおよび1110Bによって
変調された光は、ダイクロイックプリズム1112に3
方向から入射される。ダイクロイックプリズム1112
では、レッドRおよびブルーBの光が90°曲げられ、
グリーンGの光が直進するので各色の画像が合成され、
投写レンズ1114を通してスクリーンなどにカラー画
像が投写される。
00は、キーボード1202を備えた本体部1204
と、液晶表示画面1206とを有する。
フレーム1302内に、液晶表示基板1304、バック
ライト1306aを備えたライトガイド1306、回路
基板1308、第1,第2のシールド板1310,13
12、2つの弾性導電体1314,1316、及びフィ
ルムキャリアテープ1318を有する。2つの弾性導電
体1314,1316及びフィルムキャリアテープ13
18は、液晶表示基板1304と回路基板1308とを
接続するものである。ここで、液晶表示基板1304
は、2枚の透明基板1304a,1304bの間に液晶
を封入したもので、これにより少なくともドットマトリ
クス型の液晶表示パネルが構成される。
から、液晶表示基板1304以外に回路基板1308が
必要となるが、電子機器用の一部品として液晶表示装置
が使用される場合であって、透明基板に表示駆動回路な
どが搭載される場合には、その液晶表示装置の最小単位
は液晶表示基板1304である。あるいは、液晶表示基
板1304を筺体としての金属フレーム1302に固定
したものを、電子機器用の一部品である液晶表示装置と
して使用することもできる。さらに、バックライト式の
場合には、金属製フレーム1302内に、液晶表示基板
1304と、バックライト1306aを備えたライトガ
イド1306とを組み込んで、液晶表示装置を構成する
ことができる。
に、液晶表示基板1304を構成する2枚の透明基板1
304a,1304bの一方に、金属の導電膜が形成さ
れたポリイミドテープ1322にICチップ1324を
実装したTCP(TapeCarrier Packa
ge)1320を接続して、電子機器用の一部品である
液晶表示装置として使用することもできる。
のではなく、本発明の要旨の範囲内で種々の変形実施が
可能である。例えば、本発明は上述の各種の液晶パネル
の駆動に適用されるものに限らず、エレクトロルミネッ
センス、プラズマディスプレー装置にも適用可能であ
る。
のマルチライン駆動法を説明するための図である。
法)の内容を示す図である。
の全体構成を示すブロック図である。
構成(ならびに周辺回路の一部)を示すブロック図であ
る。
を示す図である。
ある。
ある。
ある。
である。
図である。
めの図である。
ある。
明するための図である。
の外観を示す図である。
ある。
す斜視図である。
Claims (10)
- 【請求項1】 走査線およびデータ線に印加される電圧
によって液晶の配列状態が制御される液晶素子をマルチ
プレックス駆動する方法であって、 h本(hは2以上の自然数)の前記走査線を同時に選択
することにより、1フレーム期間を構成するi個(iは
2以上の自然数)のフィールド期間の各々毎に全走査線
を選択するようにし、 かつ、前記液晶に電圧を印加しない期間を前記i個のフ
ィールド期間の各々毎に設けることを特徴とする液晶素
子の駆動方法。 - 【請求項2】 請求項1において、 前記液晶に電圧を印加しない期間において、前記走査線
およびデータ線は同じ電位に保持されることを特徴とす
る液晶素子の駆動方法。 - 【請求項3】 請求項1または請求項2において、 前記液晶に電圧を印加しない期間を、前記液晶素子上に
形成されるタッチパネルのタッチ検出期間として使用す
ることを特徴とする液晶素子の駆動方法。 - 【請求項4】 走査線およびデータ線に印加される電圧
によって液晶の配列状態が制御される液晶表示パネル
の、前記データ線を駆動するための回路であって、 表示データを蓄積するための表示データメモリと、 前記走査線を複数本同時に選択するための選択電圧パタ
ーンと、前記表示データメモリから読み出された前記表
示データとの比較に基づき前記データ線に印加する電圧
を決定するデコーダと、 前記表示データメモリからの表示データの読出し、読出
したデータの前記デコーダへの転送、ならびに前記デコ
ーダの出力電圧の強制的固定/非固定を制御する制御回
路とを具備し、 前記制御回路は、1フレーム期間において、全表示デー
タを1回読み出す毎に、所定期間だけ前記デコーダの出
力電圧を強制的に固定させ、これにより前記液晶に電圧
を印加しない期間を作成することを特徴とする液晶素子
の駆動回路。 - 【請求項5】 請求項4において、 前記制御回路は、MPU(Microcomputer Processing U
nit)のバスを介して送られてくる、液晶に電圧を印加
する期間のデータと、液晶に電圧を印加しない期間のデ
ータとをそれぞれ記憶するレジスタと、 入力されるパルスの数をカウントするカウンタとを具備
し、 前記カウンタのカウント値と前記各レジスタのレジスタ
値との一致を検出し、これにより、前記液晶に電圧を印
加する期間の終了ならびに前記液晶に電圧を印加しない
期間の終了を判定することを特徴とする液晶素子の駆動
回路。 - 【請求項6】 請求項4または請求項5において、 前記表示データは、MPUのバスを介してmビット(m
はMPUが一度に処理可能なビット数)単位で表示デー
タメモリへと転送され、 前記表示データメモリへの表示データの書き込みは、前
記同時に選択する走査線の数をh本(hは2以上の自然
数)とした場合、1本のデータ線に印加する電圧を決定
するのに必要なh個の表示データを含むmビットの表示
データを単位として行われ、 かつ、前記液晶に電圧を印加する期間のデータならびに
前記液晶に電圧を印加しない期間のデータも、MPUの
バスを介してmビット単位で前記制御回路へと転送され
ることを特徴とする液晶素子の駆動回路。 - 【請求項7】 請求項4〜請求項6のいずれかに記載の
液晶素子の駆動回路を半導体基板に集積してなる半導体
集積回路装置。 - 【請求項8】 請求項4〜請求項6のいずれかに記載の
液晶素子の駆動回路と、その駆動回路によりデータ線が
駆動される液晶表示体とを含む表示装置。 - 【請求項9】 請求項8において、 表示装置はさらに、前記液晶表示体上に設けられるタッ
チパネルと、タッチ検出回路とを具備し、前記タッチ検
出回路によるタッチ検出は、前記液晶に電圧が印加され
ない期間において行われることを特徴とする表示装置。 - 【請求項10】 請求項8または請求項9に記載の表示
装置を搭載した電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30875296A JP3521658B2 (ja) | 1996-11-05 | 1996-11-05 | 液晶素子の駆動方法,液晶素子の駆動回路,半導体集積回路装置,表示装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30875296A JP3521658B2 (ja) | 1996-11-05 | 1996-11-05 | 液晶素子の駆動方法,液晶素子の駆動回路,半導体集積回路装置,表示装置および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10133173A true JPH10133173A (ja) | 1998-05-22 |
JP3521658B2 JP3521658B2 (ja) | 2004-04-19 |
Family
ID=17984874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30875296A Expired - Fee Related JP3521658B2 (ja) | 1996-11-05 | 1996-11-05 | 液晶素子の駆動方法,液晶素子の駆動回路,半導体集積回路装置,表示装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3521658B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001154644A (ja) * | 1999-11-30 | 2001-06-08 | Sanyo Electric Co Ltd | 表示駆動回路 |
JP2016536726A (ja) * | 2013-09-30 | 2016-11-24 | シナプティクス インコーポレイテッド | 画像タッチ感知のためのマトリクスセンサ |
US10042489B2 (en) | 2013-09-30 | 2018-08-07 | Synaptics Incorporated | Matrix sensor for image touch sensing |
-
1996
- 1996-11-05 JP JP30875296A patent/JP3521658B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001154644A (ja) * | 1999-11-30 | 2001-06-08 | Sanyo Electric Co Ltd | 表示駆動回路 |
JP2016536726A (ja) * | 2013-09-30 | 2016-11-24 | シナプティクス インコーポレイテッド | 画像タッチ感知のためのマトリクスセンサ |
US10042489B2 (en) | 2013-09-30 | 2018-08-07 | Synaptics Incorporated | Matrix sensor for image touch sensing |
US10088951B2 (en) | 2013-09-30 | 2018-10-02 | Synaptics Incorporated | Matrix sensor for image touch sensing |
Also Published As
Publication number | Publication date |
---|---|
JP3521658B2 (ja) | 2004-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6683596B2 (en) | Data line driving circuit of electro-optical panel, control method thereof, electro-optical device, and electronic apparatus | |
JP3464599B2 (ja) | 液晶表示装置 | |
KR100984419B1 (ko) | 표시제어 구동장치 및 표시 시스템 | |
JP4650823B2 (ja) | シフトレジスタ、スキャン駆動回路、及びこれを備えた表示装置 | |
US20090201274A1 (en) | Timing Signal Generating Circuit, Electronic Apparatus, Display Apparatus, Image-Reception Apparatus, and Driving Method | |
US20080001944A1 (en) | Low power lcd source driver | |
US7312775B2 (en) | Electro-optical device, and electronic apparatus and display driver IC using the same | |
US20090046050A1 (en) | Display driver, electro-optical device, and control method for display driver | |
TWI385633B (zh) | 用於一液晶顯示器之驅動裝置及其相關輸出致能訊號轉換裝置 | |
US7573454B2 (en) | Display driver and electro-optical device | |
JP2009092729A (ja) | 電気光学装置および電子機器 | |
JP2002318566A (ja) | 液晶駆動回路及び液晶表示装置 | |
JP2000122622A (ja) | 電気光学装置の駆動回路、電気光学装置およびこれを用いた電子機器 | |
JP2007164142A (ja) | 電気光学装置、電気光学装置の駆動方法、電圧モニタ方法および電子機器 | |
JPH1165536A (ja) | 画像表示装置、画像表示方法及びそれを用いた電子機器並びに投写型表示装置 | |
US20030146911A1 (en) | Method for generating control signal, control-signal generation circuit, data-line driving circuit, element substrate, optoelectronic device, and electronic apparatus | |
JP3521658B2 (ja) | 液晶素子の駆動方法,液晶素子の駆動回路,半導体集積回路装置,表示装置および電子機器 | |
KR101112559B1 (ko) | 액정 표시 장치 및 구동 방법 | |
US20080012817A1 (en) | Driving method capable of generating AC-converting signals for a display panel by setting pin levels of driving circuits and related apparatus | |
JP2004272208A (ja) | 液晶表示装置の駆動装置 | |
JP2003044015A (ja) | 電気光学装置および電子機器 | |
JPH09281931A (ja) | 表示装置および該表示装置の駆動回路ならびに表示装置の駆動方法 | |
JP2002358053A (ja) | 電気光学パネル、その駆動方法、走査線駆動回路および電子機器 | |
TWI771716B (zh) | 源極驅動電路、平面顯示器及資訊處理裝置 | |
KR100619161B1 (ko) | 액정표시장치의 구동회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031007 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20031211 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040202 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |