JP2002358053A - 電気光学パネル、その駆動方法、走査線駆動回路および電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 データ信号を確実に画素に書き込む。 【解決手段】 液晶パネルのｊ番目の列において、画素
１１０−１は、リセット用のＮチャネルＴＦＴ１１７Ｎ
と書き込み用のＮチャネルＴＦＴ１１６Ｎを備える。Ｎ
チャネルＴＦＴ１１７Ｎは走査信号ＧＮ０がアクティブ
になると、画素電極１１８と容量線ＳＬを短絡する。こ
れにより、画素電極１１８の電圧は白電圧Ｖwtとなる。
この後、走査信号ＧＮ１によってＮチャネルＴＦＴ１１
６Ｎがオン状態となり、データ信号ｄｊが画素１１０−
１に書き込まれる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電気光学パネル、
その駆動方法、走査線駆動回路、および電子機器に関す
る。

【０００２】

【従来の技術】電気光学装置、例えば、電気光学材料と
して液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）
に代わるディスプレイデバイスとして、各種情報処理機
器の表示部や液晶テレビなどに広く用いられている。

【０００３】ここで、従来の電気光学装置は、例えば、
次のように構成されている。すなわち、従来の電気光学
装置は、マトリクス状に配列した画素電極と、この画素
電極に接続されたＴＦＴ（Thin Film Transistor：薄膜
トランジスタ）のようなスイッチング素子などが設けら
れた素子基板と、画素電極に対向する対向電極が形成さ
れた対向基板と、これら両基板との間に充填された電気
光学材料たる液晶とから構成される。そして、このよう
な構成において、走査線を介してＴＦＴに走査信号を印
加すると、当該ＴＦＴが導通状態となる。この導通状態
の際に、データ線を介して画素電極に、階調に応じた電
圧の画像信号を印加すると、当該画素電極および対向電
極の間の液晶層に画像信号の電圧に応じた電荷が蓄積さ
れる。電荷蓄積後、当該ＴＦＴをオフ状態としても、当
該液晶層における電荷の蓄積は、液晶層自身の画素容量
などによって維持される。このように、各ＴＦＴを駆動
させ、蓄積させる電荷量を階調に応じて制御すると、画
素毎に液晶の配向状態が変化するので、画素毎に濃度が
変化することになる。このため、階調表示することが可
能となるのである。

【０００４】この際、各画素の液晶層に電荷を蓄積させ
るのは一部の期間で良いため、第１に、走査線駆動回路
によって各走査線を順次選択するとともに、第２に、走
査線の選択期間において、データ線駆動回路によってデ
ータ線を順次選択し、第３に、選択されたデータ線に階
調に応じた電圧の画像信号をサンプリングする構成によ
り、走査線およびデータ線を複数の画素について共通化
した時分割マルチプレックス駆動が可能となる。

【０００５】

【発明が解決しようする課題】ところで、ＴＦＴがオン
状態となる期間においては、データ線の電圧を画素容量
に十分書き込むために、ＴＦＴのゲートにはデータ線の
取り得る電位よりも高い電位を与える必要がある。一
方、ＴＦＴがオフ状態となる期間においては、蓄積され
た電荷のリークを減らすために、データ線の取り得る電
位よりも低い電位を与える必要がある。

【０００６】ＴＦＴのオン・オフ制御は走査信号によっ
て行われるから、走査線駆動回路を駆動するために、デ
ータ線駆動回路とは別の電圧源を用意する必要があり、
構成が複雑になるといった問題があった。くわえて、走
査線駆動回路は高電圧で駆動しなければならないため、
消費電力の増大を招くといった問題があった。

【０００７】本発明は、上述した事情に鑑みてなされた
ものであり、その目的とするところは、簡易な構成で、
かつ、消費電力の少ない電気光学装置、その駆動方法、
その走査線駆動回路、さらには、この電気光学装置を用
いた電子機器を提供することにある。

【０００８】

【課題を解決するための手段】本発明の電気光学パネル
は、複数のデータ線と、複数の走査線とを備え、前記複
数の走査線と前記複数のデータ線との交差に対応して複
数の画素が配列されたものであって、前記画素は、画素
電極と対向電極との間に形成される画素容量と、一のデ
ータ線と前記画素電極との間に設けられ、一の走査線に
供給される走査信号に基づいて、当該データ線に供給さ
れるデータ信号を前記画素容量に書き込む書込手段と、
前記画素電極の電圧を予め定められたリセット電圧にリ
セットするリセット手段とを備える。

【０００９】この発明によれば、各画素はリセット手段
によって画素電極の電圧を所望のタイミングでリセット
電圧にすることが可能である。ここで、電気光学パネル
に用いる電気光学物質が液晶であるとすれば、液晶には
直流電圧を印加すると焼き付きなどが発生してその特性
が劣化してしまうので、いわゆる交流化駆動を行う必要
がある。このため、画素電極の電圧は対向電極の電圧を
中心として所定の周期で極性を反転させる必要がある。
リセット電圧を対向電極の電圧と一致させて、書込手段
による書き込み直前に画素電極の電圧をリセットすれ
ば、たとえ、書き込み期間が短くても必要な電圧を画素
容量に十分書き込むことが可能となる。

【００１０】ここで、電気光学パネルは、前記データ信
号の書き込みを許可する行を指示するイネーブル信号に
基づいて、前記走査信号を前記複数の走査線のうち一部
または全部に供給する走査手段を備えるものであっても
よい。この発明によれば、行単位でデータ信号の書き込
みを制御することができる。

【００１１】また、電気光学パネルは、複数の容量線を
備え、前記画素は、前記画素電極と一方の端子が接続さ
れ、前記容量線と他方の端子が接続される蓄積容量を備
え、前記書込手段は、一の前記データ線と前記画素電極
との間に設けられ、一の前記走査線に供給される走査信
号に基づいて、オン・オフが制御される第１スイッチン
グ素子を備え、前記リセット手段は、前記画素電極と前
記容量線との間に設けられた第２スイッチング素子を備
えるものであってもよい。この場合には、容量線にリセ
ット電圧が給電され、第２スイッチング素子によってリ
セット電圧が画素電極に給電されることになる。

【００１２】ここで、前記第２スイッチング素子は、前
記一の走査線と隣接する走査線に供給される走査信号に
基づいて、オン・オフが制御されることが好ましい。こ
の発明によれば、リセット信号を供給にするために特別
な配線を設ける必要がないので構成を簡易にすることが
可能である。

【００１３】また、電気光学パネルは、複数のリセット
線を備え、前記第２スイッチング素子は、前記リセット
線に供給されるリセット信号に基づいて、オン・オフが
制御されるものであってもよい。

【００１４】また、電気光学パネルは、複数の容量線を
備え、前記走査線は、２本で１組となって、各行の前記
画素に走査信号と反転走査信号を供給し、前記画素は、
前記画素電極と一方の端子が接続され、前記容量線と他
方の端子が接続される蓄積容量を備え、前記書込手段
は、一の前記データ線と前記画素電極との間に設けら
れ、ある組の走査信号に基づいて、オン・オフが制御さ
れる第１Ｎチャネルトランジスタと、当該組の反転走査
信号に基づいて、オン・オフが制御される第１Ｐチャネ
ルトランジスタとを備え、前記リセット手段は、前記画
素電極と前記容量線との間に並列に設けられた第２Ｎチ
ャネルトランジスタと第２Ｐチャネルトランジスタとを
備えるものであってもよい。この発明によれば、第１Ｎ
チャネルトランジスタおよび第１Ｐチャネルトランジス
タを相補的に動作させ、第２Ｎチャネルトランジスタと
第２Ｐチャネルトランジスタを相補的に動作させること
が可能となるため、走査信号および反転走査信号の振幅
を低振幅にすることができる。この結果、電気光学パネ
ルの消費電力を低減させることが可能となる。

【００１５】ここで、前記第２Ｎチャネルトランジスタ
は、当該画素を含む行を選択する直前に選択する行に供
給される走査信号に基づいて、オン・オフが制御され、
前記第２Ｐチャネルトランジスタは、当該走査信号に対
応する反転走査信号に基づいてオン・オフが制御される
ものであってもよい。この発明によれば、第２Ｎチャネ
ルトランジスタおよび第２Ｐチャネルトランジスタの制
御に特別な配線を設ける必要がないので構成を簡易にす
ることが可能である。

【００１６】また電気光学パネルは、各行の画素にリセ
ット信号と反転リセット信号を供給するリセット線の組
を複数備え、前記第２Ｎチャネルトランジスタは、前記
リセット信号に基づいて、オン・オフが制御され、前記
第２Ｐチャネルトランジスタは、当該リセット信号に対
応する反転リセット信号に基づいてオン・オフが制御さ
れるものであってもよい。この構成によれば、リセット
信号および反転リセット信号を走査信号および反転走査
信号と独立して供給することが可能である。

【００１７】また、前記リセット電圧は前記対向電極の
電圧と一致することが好ましい。

【００１８】次に、本発明の走査線駆動回路は、複数の
データ線と、複数の走査線と、複数のリセット線を備
え、前記複数の走査線と前記複数のデータ線との交差に
対応して複数の画素が配列された電気光学パネルに用い
られ、選択すべき行を指定するアドレス信号と前記デー
タ線に供給されるデータ信号の書き込みを許可する行を
指示するイネーブル信号とが外部から供給されることを
前提とし、各行に対応する単位回路を複数備え、前記単
位回路は、前記アドレス信号をデコードしてデコード信
号を出力するデコーダと、前記イネーブル信号と前記デ
コード信号とがともにアクティブとなる期間においてア
クティブとなるリセット信号を生成するリセット信号生
成回路と、前記リセット信号がアクティブから非アクテ
ィブに切り替わった後、ある期間だけアクティブとなる
走査信号を生成する走査信号生成回路とを備えるもので
ある。

【００１９】この発明によれば、総ての画素についてデ
ータ信号の書き込みを行う必要がなく、ある行について
のみデータ信号の書き込みを行うことができ、しかも、
走査信号をアクティブにする前にリセット信号をアクテ
ィブにすることが可能となる。これにより、走査信号の
アクティブ期間が短くても確実にデータ信号を画素に書
き込むことが可能となる。

【００２０】ここで、前記リセット信号生成回路は、前
記デコード信号がアクティブとなるタイミングで前記イ
ネーブル信号をラッチして第１制御信号を生成する第１
フリップフロップ回路と、前記デコード信号と前記第１
制御信号に基づいて前記リセット信号を生成する第１生
成回路とを備え、前記走査信号生成回路は、前記デコー
ド信号がアクティブから非アクティブに切り替わるタイ
ミングで前記第１制御信号をラッチし、その結果をある
期間が経過した後にリセットする第２フリップフロップ
回路と、前記第２フリップフロップ回路の出力信号に基
づいて前記走査信号を生成する第２生成回路とを備える
ことが望ましい。

【００２１】また、前記リセット信号生成回路は、前記
リセット信号の他に前記リセット信号を反転した反転リ
セット信号を生成し、前記走査信号生成回路は、前記走
査信号の他に前記走査信号を反転した反転走査信号を生
成するものであってもよい。

【００２２】次に、本発明の電気光学パネルの駆動方法
にあっては、複数のデータ線と、複数の走査線と、前記
複数の走査線と前記複数のデータ線との交差に対応して
配置された複数の画素とを有し、各画素は、画素電極
と、前記画素電極に電圧を書き込む書込手段と、前記画
素電極の電圧を予め定められたリセット電圧にリセット
するリセット手段とを備える電気光学パネルに用いら
れ、前記リセット手段を用いて、前記画素電極の電圧を
前記リセット電圧にリセットするリセット段階と、前記
走査線に走査信号を供給することによって前記書込手段
を制御して、前記データ線を介して供給されるデータ信
号を前記画素電極に書き込む書込段階とを備えることを
特徴とする。この発明によれば、データ信号の書き込み
は、値セット段階と書込段階によって行われることにな
る。

【００２３】ここで、前記書込段階は、一部の行に属す
る画素に対してのみ行う一方、他の行に属する画素につ
いては、前記リセット手段を用いて、前記画素電極の電
圧を前記リセット電圧に常時リセットするものであって
もよい。

【００２４】次に、本発明の電子機器は、上述した電気
光学パネルを備えるものであって、例えば、ビデオプロ
ジェクタ、ノートコンピュータ、携帯電話機、カーナビ
ゲーション装置等が該当する。

【００２５】

【発明の実施の形態】以下、本発明の一実施形態につい
て図面を参照して説明する。 ＜１．第１実施形態＞ ＜１−１：全体構成＞図１は、本発明の第１実施形態に
係わる電気光学装置の電気的な構成を示すブロック図で
ある。電気光学装置は、液晶パネル１００、タイミング
信号生成回路２００、データ変換回路３００および電源
回路４００を備える。

【００２６】まず、液晶パネル１００は、画像が形成さ
れる表示領域Ａ、走査線駆動回路１３０Ａおよびデータ
線駆動回路１４０を備える。液晶パネル１００は、素子
基板と対向基板との間に電気光学物質たる液晶を挟持し
た構成となっている。対向基板には対向電極が形成され
ており、そこには共通電圧として白電圧Ｖwtが給電され
る。また、この液晶パネル１００は、ノーマリーホワイ
トモードで動作するものであり、液晶へ電圧を印加しな
い状態で透過率が最大となるように構成されている。

【００２７】素子基板上における表示領域Ａには、複数
本の走査線１１２Ｎが、図においてＸ（行）方向に延在
して形成され、また、複数本のデータ線１１４が、Ｙ
（列）方向に沿って延在して形成されている。くわえ
て、表示領域Ａには複数本の容量線ＳＬがＸ（行）方向
に延在して形成されている。各容量線ＳＬは互いに接続
されており、そこには白電圧Ｖwtが給電されるようにな
っている。

【００２８】そして、画素１１０は、走査線１１２Ｎと
データ線１１４との各交差に対応して配置されている。
本実施形態では、走査線１１２Ｎの総本数をｍ＋１本、
データ線１１４の総本数をｎ本、容量線ＳＬの総本数を
ｍ本として（ｍ、ｎはそれぞれ２以上の整数）、ｍ行×
ｎ列のマトリクス型表示装置を説明する。

【００２９】次に、タイミング信号生成回路２００は、
図示せぬ上位装置から供給される垂直走査信号Ｖｓ、水
平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに従
って、各種のタイミング信号やクロック信号などを生成
するものである。

【００３０】次に、電源回路４００は、各種の電圧を発
生して、液晶パネル１００やタイミング信号生成回路２
００に給電するものである。本実施形態の走査線駆動回
路１３０Ａは、高電位側電圧Ｖgddおよび低電位側電圧
Ｖgss等で動作する一方、データ線駆動回路１４０は、
正側黒電圧Ｖbk(+)、白電圧Ｖwt、および負側黒電圧Ｖb
k(-)等で動作する。ここで、正側黒電圧Ｖbk(+)と負側
黒電圧Ｖbk(-)とは、白電圧Ｖwtを中心電圧として極性
を反転したものである。電源回路４００は、これらの電
圧を生成して液晶パネル１００に給電している。

【００３１】＜１−２：画素の構成＞次に、画素１１０
の具体的な構成を説明する。図２は、画素１１０の詳細
な構成を示す回路図であり、図１に示す表示領域Ａの左
端の列から数えて第ｊ番目の列に該当する各画素１１０
-1〜１１０-mの構成を示すものである。

【００３２】ここで、画素１１０-1は、ＮチャネルＴＦ
Ｔ１１６Ｎ、１１７Ｎ、画素電極１１８および蓄積容量
ＣＳを有する。画素電極１１８は、対向基板上に形成さ
れる共通電極および液晶とともに画素容量ＣＬを構成す
る。図に示す蓄積容量ＣＳは、画素電極１１８および容
量線ＳＬと独立した素子として記載してあるが、実際の
構造は以下の様になっている。まず、素子基板上にある
程度の幅をもつ容量線ＳＬをＸ方向に形成し、その上に
絶縁層を介して画素電極１１８を形成する。この場合、
蓄積容量ＣＳは、画素電極１１８と容量線ＳＬが重なる
領域に形成され、重複部分の画素電極１１８と容量線Ｓ
Ｌ、および絶縁膜によって構成される。勿論、画素電極
１１８に接続される何某かの電極と容量線ＳＬとの間に
絶縁膜を挟んで蓄積容量ＣＳを形成しても良い。

【００３３】次に、ＮチャネルＴＦＴ１１６Ｎのソース
はデータ線１１４に接続され、そのドレインは画素電極
１１８に接続され、そのゲートには走査線１１２Ｎ-1が
接続されている。したがって、ＮチャネルＴＦＴ１１６
Ｎは走査信号ＧＮ１によってオン・オフが制御される。
この結果、走査信号ＧＮ１がアクティブになると、Ｎチ
ャネルＴＦＴ１１６Ｎはオン状態になって、画素容量Ｃ
Ｌおよび蓄積容量ＣＳにデータ線１１４の電圧を書き込
むことになる。なお、以下の説明においては、ｉ行ｊ列
の画素１１０おいて、画素電極１１８の電圧をＰＸ(i,
j)で表すことにする。

【００３４】ところで、液晶には直流電圧を印加すると
特性が劣化するといった性質があるので、液晶の駆動は
交流化駆動によるのが通常である。このため、画素電極
１１８に印加する電圧は、ある周期で共通電圧を基準と
して極性を反転する必要がある。一方、画素容量ＣＬお
よび蓄積容量ＣＳへ電圧を書き込む期間は、走査信号Ｇ
Ｎがアクティブとなる期間（走査線の選択期間）に限ら
れるため、当該期間に書き込みを終了しなければならな
い。

【００３５】しかし、上述した極性反転を行う際には電
圧の変化幅が大きいから、走査線の選択期間が短くなる
と、必要な電圧を画素容量ＣＬおよび蓄積容量ＣＳへ書
き込むことが困難になる。

【００３６】そこで、本実施形態にあっては、走査線の
選択期間の直前に、画素容量ＣＬおよび蓄積容量ＣＳの
電圧を白電圧Ｖwtにリセットするようにしている。Ｎチ
ャネルＴＦＴ１１７Ｎはこのために設けられた素子であ
る。

【００３７】ＮチャネルＴＦＴ１１７Ｎのソースは画素
電極１１８に接続され、そのドレインは容量線ＳＬに接
続され、そのゲートには走査線１１２Ｎ-0が接続されて
いる。ＮチャネルＴＦＴ１１７Ｎは、走査信号ＧＮ０に
よってオン・オフが制御される。走査信号ＧＮ０〜ＧＮ
ｍは、ＧＮ０→ＧＮ１→ＧＮ２…→ＧＮｍの順にアクテ
ィブとなる。したがって、走査線１１２Ｎ-1が選択され
る前に、ＮチャネルＴＦＴ１１７Ｎがオン状態となり、
画素電極電圧ＰＸ(1,j)が白電圧Ｖwtにリセットされる
ことになる。これにより、走査線の選択期間が短かくて
もデータ線１１４の電圧を画素容量ＣＬおよび蓄積容量
ＣＳに十分書き込むことが可能となる。

【００３８】＜１−３：データ変換回路＞次に、データ
変換回路３００について説明する。データ変換回路３０
０は、３ビットの画像データＤを変換して、１ビットの
２値信号Ｄｓを生成してデータ線駆動回路１４０に供給
するものである。

【００３９】＜１−３−１：サブフィールド＞まず、デ
ータ変換回路３００について詳細に説明する前に、本実
施形態に係る電気光学装置の前提となるサブフィールド
なる概念について説明する。一般に、電気光学材料とし
て液晶を用いた液晶装置において、液晶層に印加される
電圧実効値（電圧を一定として、オン電圧のパルス幅を
変化させた場合）と相対透過率（または反射率）との関
係は、電圧無印加状態において白表示を行うノーマリー
ホワイトモードを例にとれば、図３に示されるような関
係にある。すなわち、液晶層に印加される電圧実効値が
増すにつれて、透過率が非線形に減少して飽和する。な
お、ここでいう相対透過率とは、透過光量の最低値およ
び最高値を、それぞれ０％および１００％として正規化
したものである。

【００４０】ここで、本実施形態に係る電気光学装置が
８階調表示を行うものとし、３ビットで示される画像デ
ータＤが、それぞれ同図に示される透過率を指示するも
のとする。この際、透過率０％と透過率１００％とを除
いた中間透過率において液晶層に印加される電圧実効値
を、それぞれ、Ｖ１、Ｖ２、…、Ｖ６とする。

【００４１】本実施形態に係る電気光学装置では、第１
に、液晶層に瞬間的に印加する電圧を、例えば、Ｌレベ
ルに相当する電圧ＶＬと、Ｈレベルに相当する電圧ＶＨ
のいずれかとする構成を採用する。一方、この構成にお
いて、１フレーム（１ｆ）の全期間にわたって液晶層に
電圧ＶＬを印加すれば、当該全期間においてオフ表示と
なるから、透過率は１００％となる。

【００４２】さらに、１フレーム期間のうち、液晶層に
電圧ＶＬを印加する期間と、電圧ＶＨを印加する期間と
の比率を制御して、液晶層に印加される電圧実効値がＶ
１、Ｖ２、…、Ｖ６となるように構成すれば、当該電圧
に対応する階調表示が可能となる。また、液晶層に印加
される電圧実効値がＶ７を越えても、飽和性であるがゆ
えに透過率は０％となる。そこで、本実施形態に係る電
気光学装置では、第２に、１フレーム期間を複数の期間
に分割し、画像データに基づいて、各期間毎に液晶層に
電圧ＶＬを印加するか、電圧ＶＨを印加するかを決定
し、これにより液晶層に実効電圧Ｖdを印加する。以下
の説明では、分割された複数の期間をサブフィールドと
称することにする。

【００４３】本実施形態では、１フレームを画像データ
Ｄのビット数に応じた数の期間に分割する。図４に、画
像データＤが３ビットである場合における１フレームの
分割の態様を示す。この例では、１フレームが、サブフ
ィールドＳｆ１、Ｓｆ２、Ｓｆ３から構成されている。
そして、サブフィールドＳｆ１は画像データＤのＬＳＢ
に対応し、サブフィールドＳｆ２は画像データＤの中位
ビットに対応し、サブフィールドＳｆ３は画像データＤ
のＭＳＢに対応している。

【００４４】ある画素の画像データＤが（００１）であ
る場合（すなわち、当該画素の透過率を８５．７％とす
る階調表示を行う場合）、１フレーム（１ｆ）期間のう
ち、サブフィールドＳｆ１において、当該画素の液晶層
に電圧ＶＨを印加する一方、他の期間において電圧ＶＬ
を印加する構成とする。この場合、サブフィールドＳｆ
１の期間は、Ｖ１といった電圧値を実効電圧として印加
することができる期間として設定する。

【００４５】また、画像データＤが（０１０）である場
合（すなわち、当該画素の透過率を７１．４％とする階
調表示を行う場合）、１フレーム（１ｆ）期間のうち、
サブフィールドＳｆ２において、当該画素の液晶層に電
圧ＶＨを印加する一方、他の期間において電圧ＶＬを印
加する構成とする。ここで、サブフィールドＳｆ２の期
間は、Ｖ２といった電圧値を実効電圧として印加するこ
とができる期間として設定する。

【００４６】同様に、画像データＤが（１００）である
場合（すなわち、当該画素の透過率を４２．９％とする
階調表示を行う場合）、１フレーム（１ｆ）期間のう
ち、サブフィールドＳｆ３において、当該画素の液晶層
に電圧ＶＨを印加する一方、他の期間において電圧ＶＬ
を印加する構成とする。

【００４７】このように、１フレームを３つのサブフィ
ールドＳｆ１、Ｓｆ２、Ｓｆ３に分割するとともに画像
データＤに応じて、各サブフィールドに電圧ＶＨまたは
電圧ＶＬを液晶層に印加するか否かを決定するので、当
該液晶層に印加される電圧はＶＬおよびＶＨの２値であ
るにもかかわらず、各透過率に対応する階調表示が可能
となる。

【００４８】＜１−３−２：データ変換回路の詳細＞サ
ブフィールドＳｆ１〜Ｓｆ３毎に、階調に応じてＨレベ
ルまたはＬレベルを書き込むためには、画素に対応する
画像データＤを何らかの形で変換する必要がある。図１
に示すデータ変換回路３００はこのために設けられたも
のであり、フレームメモリを主要部とするものである。

【００４９】画像データＤは、一旦、フレームメモリに
格納され、予め定められた規則に従って読み出され、２
値信号Ｄｓに変換される。ここで、ｉ行ｊ列の画素１１
０に対応する画像データＤをＤ(i,ｊ)で表すものとし、
Ｄ(i,ｊ)のＬＳＢ、中位ビット、ＭＳＢを、Ｄ０(i,
ｊ)、Ｄ１(i,ｊ)、Ｄ２(i,ｊ)で表すものとする。

【００５０】フレームメモリに記憶された画像データＤ
は、次の順序で１ビットずつ読み出される。まず、サブ
フィールドＳｆ１においては、Ｄ０(１,１)、Ｄ０(１,
２)、…、Ｄ０(１,ｎ)、Ｄ０(２,１)、Ｄ０(２,２)、
…、Ｄ０(２,ｎ)、…、Ｄ０(ｍ,ｎ)といったように画像
データＤのＬＳＢについて読み出しが行われる。次に、
サブフィールドＳｆ２においては画像データＤの中位ビ
ットＤ１(i,ｊ)について、さらに、サブフィールドＳｆ
３においては画像データＤのＭＳＢであるＤ２(i,ｊ)に
ついて、サブフィールドＳｆ１と同様の読み出しが行わ
れる。

【００５１】なお、この２値信号Ｄｓについては、走査
線駆動回路１３０Ａおよびデータ線駆動回路１４０にお
ける動作に同期して出力する必要があるので、データ変
換回路３００には、スタートパルスＤＹ、ＤＸ、水平走
査に同期するクロック信号ＣＬＹ、ドットクロック信号
に相当するクロック信号ＣＬＸなどが供給されている。

【００５２】＜１−４：データ線駆動回路＞次に、デー
タ線駆動回路１４０について説明する。図５はデータ線
駆動回路１４０の構成を示すブロック図である。この図
に示すようにデータ線駆動回路１４０は、シフトレジス
タ１４１、信号供給線Ｌａ，Ｌｂ、セレクタＳＬＴ１〜
ＳＬＴｎを備える。

【００５３】まず、シフトレジスタ１４１は、スタート
パルスＤＸをクロック信号ＣＬＸに従って順次転送して
Ｈレベルでアクティブとなるシフト信号Ｓ１〜Ｓｎを生
成する。

【００５４】次に、信号供給線Ｌａには２値信号Ｄｓが
供給される一方、信号供給線Ｌｂにはフレーム信号ＦＲ
が供給される。フレーム信号ＦＲは奇数フレームでＨレ
ベルとなり、偶数フレームでＬレベルとなる。

【００５５】次に、セレクタＳＬＴ１〜ＳＬＴｎは、２
値信号Ｄｓ、フレーム信号ＦＲおよびシフト信号Ｓ１〜
Ｓｎに基づいて、正側黒電圧Ｖbk(+)、白電圧Ｖwt、お
よび負側黒電圧Ｖbk(-)の中から一の電圧を選択して、
これをデータ信号ｄ１〜ｄｎとしてデータ線１１４に供
給するものである。

【００５６】セレクタＳＬＴ１を取りあげると、その選
択動作は図６に示す真理値表に従って行われる。なお、
他のセレクタＳＬＴ２〜ＳＬＴｎも同様の選択動作を行
う。この真理値表に示すように、シフト信号Ｓ１が非ア
クティブ（Ｌレベル）のときには、データ信号ｄ１は白
電圧Ｖwtとなる一方、シフト信号Ｓ１がアクティブ（Ｈ
レベル）のとき、セレクタＳＬＴ１は２値信号Ｄｓおよ
びフレーム信号ＦＲに基づいて選択動作を行う。

【００５７】さらに、シフト信号Ｓ１がアクティブの場
合に、セレクタＳＬＴ１は、２値信号ＤｓがＬレベル
（デジットが「０」を示す場合）であれば白電圧Ｖwtを
選択する一方、２値信号ＤｓがＨレベル（デジットが
「１」を示す場合）であればフレーム信号ＦＲに基づい
て、正側黒電圧Ｖbk(+)または負側黒電圧Ｖbk(-)のう
ち、いずれか一方の電圧を選択する。そして、データ信
号ｄ１が正側黒電圧Ｖbk(+)となるのは、２値信号Ｄｓ
がＨレベル、フレーム信号ＦＲがＨレベル、かつ、シフ
ト信号Ｓ１がＨレベルの場合である。一方、データ信号
ｄ１が負側黒電圧Ｖbk(-)となるのは、２値信号Ｄｓが
Ｈレベル、フレーム信号ＦＲがＬレベル、かつ、シフト
信号Ｓ１がＨレベルの場合である。

【００５８】図７は、画像データＤと、ある画素１１０
における画素電極１１８への印加波形を示すタイミング
チャートである。例えば、フレーム信号ＦＲがＨレベル
である場合に、画像データＤが（００１）であるとき、
当該画素の画素電極１１８には、図７に示されるよう
に、サブフィールドＳｆ１に高電位側黒電圧Ｖbk(+)が
書き込まれる。

【００５９】このようにデータ線１１４に供給されるデ
ータ信号ｄ１〜ｄｎは、高電位側黒電圧Ｖbk(+)、白電
圧Ｖwt、低電位側黒電圧Ｖbk(-)のみである。このた
め、駆動回路などの周辺回路においては、高精度のＤ／
Ａ変換回路やオペアンプなどのような、アナログ信号を
処理するための回路は不要となる。したがって、回路構
成が大幅に簡略化されるので、装置全体のコストを低く
抑えることが可能となる。さらに、素子特性や配線抵抗
などの不均一性に起因する表示ムラが原理的に発生しな
いから、本実施形態に係る電気光学装置によれば、高品
位かつ高精細な階調表示が可能となる。

【００６０】＜１−５：走査線駆動回路＞図８は、走査
線駆動回路１３０Ａの構成を示すブロック図である。こ
の図に示すように、走査線駆動回路１３０Ａは、シフト
レジスタ１３１とレベル変換回路ＬＶＣ１〜ＬＶＣｍを
備える。シフトレジスタ１３１はサブフィールドの最初
に供給されるスタートパルスＤＹをクロック信号ＣＬＹ
にしたがって転送する。また、レベル変換回路ＬＶＣ１
〜ＬＶＣｍには、高電位側電圧Ｖgddと低電位側電圧Ｖg
ssとが給電されており、シフトレジスタ１３１の各出力
信号にレベル変換を施して走査線１１２Ｎの各々に走査
信号Ｇ０、Ｇ１、Ｇ２、…、Ｇｍを供給するものであ
る。この結果、走査信号Ｇ０〜ＧｍのＨレベルは高電位
側電圧Ｖgddとなる一方、それらのＬレベルは低電位側
電圧Ｖgssとなる。

【００６１】＜１−６：全体動作＞次に、上述した実施
形態に係る電気光学装置の動作について説明する。図９
は、この電気光学装置の動作を説明するためのタイミン
グチャートである。まず、フレーム信号ＦＲは、１フレ
ーム（１ｆ）毎にレベル反転する信号である。一方、ス
タートパルスＤＹは、各サブフィールドＳｆ１〜Ｓｆ３
の開始時に供給される。

【００６２】ここで、フレーム信号ＦＲがＬレベルとな
る１フレーム（１ｆ）において、スタートパルスＤＹが
供給されると、走査線駆動回路１３０Ａ（図１参照）に
おけるクロック信号ＣＬＹにしたがった転送によって、
走査信号Ｇ０、Ｇ１、Ｇ２、Ｇ３、…、Ｇｍが期間
（ｔ）に順次排他的に出力される。なお、期間（ｔ）
は、最も短いサブフィールドよりもさらに短い期間に設
定されている。

【００６３】さて、走査信号Ｇ０、Ｇ１、Ｇ２、…、Ｇ
ｍは、それぞれクロック信号ＣＬＹの半周期に相当する
パルス幅を有し、また、上から数えて１本目の走査線１
１２Ｎ- 0に対応する走査信号Ｇ０は、スタートパルス
ＤＹが供給された後、クロック信号ＣＬＹが最初に立ち
上がってから、少なくともクロック信号ＣＬＹの半周期
だけ遅延して出力される構成となっている。

【００６４】一方、データ線駆動回路１４０にスタート
パルスＤＸが供給されると、データ線駆動回路１４０は
スタートパルスＤＸをクロック信号ＣＬＸにしたがった
転送し、シフト信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎを水平
走査期間（１Ｈ）に順次排他的に出力する。なお、シフ
ト号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎは、それぞれクロック
信号ＣＬＸの半周期に相当するパルス幅を有している。

【００６５】＜１−７：画素への書き込み動作＞図１０
は、画素１１０への書き込み動作を説明するためのタイ
ミングチャートである。まず、期間Ｔ０において、走査
信号ＧＮ０がアクティブになると、図２に示す画素１１
０-1のＮチャネルＴＦＴ１１７Ｎがオン状態となり、画
素容量ＣＬおよび蓄積容量ＣＳに容量線ＳＬを介して供
給される白電圧Ｖwtが書き込まれる。このため、時刻ｔ
０より画素電極電圧ＰＸ(1,j)は、低電位側黒電圧Ｖbk
(-)から上昇し、時刻ｔ１に至る前に白電圧Ｖwtに達す
る。これにより、画素１１０-1へデータ信号ｄｊが書き
込まれる前に、画素電極電圧ＰＸ(1,j)を白電圧Ｖwtに
リセットすることができる。

【００６６】そして、期間Ｔ１において、走査信号ＧＮ
１がアクティブになると、画素１１０-1のＮチャネルＴ
ＦＴ１１６Ｎがオン状態となり、画素容量ＣＬおよび蓄
積容量ＣＳにデータ信号ｄｊが供給される。この期間Ｔ
１におけるデータ信号ｄｊは、図に示すように高電位側
黒電圧Ｖbk(+)である。このため、時刻ｔ１より画素電
極電圧ＰＸ(1,j)は、白電圧Ｖwtから上昇し、時刻ｔ２
に至る前に高電位側黒電圧Ｖbk(+)に達する。

【００６７】このように本実施形態においては、ある画
素１１０にデータ信号ｄｊを書き込む前に、一旦、画素
電極電圧ＰＸ(i,j)を白電圧Ｖwtにリセットするので、
走査信号のアクティブ期間が短い場合でも、必要な電圧
を確実に書き込むことが可能となる。また、書き込み用
のＮチャネルＴＦＴ１１６Ｎを走査信号ＧＮiで制御す
る場合、リセット用のＮチャネルＴＦＴ１１７Ｎを走査
信号ＧＮi-1で制御するから、リセット用に特別な信号
線を設ける必要がないといった利点がある。

【００６８】さらに、データ信号ｄｊの振幅が低電位側
黒電圧Ｖbk(-)から高電位側黒電圧Ｖbk(+)まで変化する
場合に、走査信号ＧＮ０〜ＧＮの低論理レベルは、低電
位側黒電圧Ｖbk(-)よりさらに低い低電位電圧Ｖgssであ
る一方、それらの高論理レベルは高電位側黒電圧Ｖbk
(+)よりさらに高い高電位電圧Ｖgddである。したがっ
て、データ信号ｄｊを確実に書き込むことができる。

【００６９】＜２．第２実施形態＞次に、第２実施形態
に係わる電気光学装置について説明する。この電気光学
装置は、画素１１０の詳細な構成、走査線１１２Ｎの他
に走査線１１２Ｐを用いる点、走査線駆動回路１３０Ａ
の代わりに走査線駆動回路１３０Ｂを用いる点、電源回
路４００において高電位電圧Ｖgddおよび低電位電圧Ｖg
ssを生成しない点を除いて、第１実施形態の電気光学装
置と同様に構成されている。

【００７０】図１１は、第２実施形態の液晶パネル１０
０の主要部を示すブロック図である。この図に示すよう
に、表示領域Ａには、走査線１１２Ｎの他に、走査線１
１２ＰがＸ方向に延在して形成されている。そして、各
走査線１１２Ｐには、走査信号ＧＰ０〜ＧＰｍが走査線
駆動回路１３０Ｂから供給される。

【００７１】図１２は、走査線駆動回路１３０Ｂの構成
を示す回路図である。走査線駆動回路１３０Ｂは、シフ
トレジスタ１３１とバッファ回路ＢＦ０〜ＢＦｍを備え
る。ここで、バッファ回路ＢＦ０は、図１６に示すバッ
ファ回路１３７Ａと同様に構成されており、シフトレジ
スタ１３１の出力信号を正転した走査信号ＧＮ０と、反
転した走査信号ＧＰ０を各々生成する。また、バッファ
回路ＢＦ０は、高電位側黒電圧Ｖbk(+)および低電位側
黒電圧Ｖbk(-)の給電によって動作するため、走査信号
ＧＮ０およびＧＰ０のＨレベルは高電位側黒電圧Ｖbk
(+)となる一方、Ｈレベルは低電位側黒電圧Ｖbk(-)とな
る。なお、他のバッファ回路ＢＦ０〜ＢＦｍについても
同様である

【００７２】図１３は第２実施形態にかかる画素１１０
の詳細な構成を示す回路図であり、図１１に示す表示領
域Ａの左端の列から数えて第ｊ番目の列に該当する各画
素１１０-1〜１１０-mの構成を示すものである。また、
図１４は、画素１１０への書き込み動作を説明するため
のタイミングチャートである。

【００７３】ここで、画素１１０-1は、書き込み用のス
イッチング素子として、ＮチャネルＴＦＴ１１６Ｎの他
にＰチャネルＴＦＴ１１６Ｐを備え、また、リセット用
のスイッチング素子としてＮチャネルＴＦＴ１１７Ｎの
他にＰチャネルＴＦＴ１１７Ｐを備える。ＮチャネルＴ
ＦＴとＰチャネルＴＦＴとは相補的に動作する。このた
め、走査信号ＧＮ０〜ＧＮｍの他にこれらを反転した走
査信号ＧＰ０〜ＧＰｍが必要となる。しかしながら、走
査信号ＧＮ０〜ＧＮｍおよびＧＰ０〜ＧＰｍのの振幅を
データ信号ｄｊの振幅より大きくする必要はない。

【００７４】例えば、データ信号ｄｊの電圧が高電位側
黒電圧Ｖbk(+)であったとすると、このときＰチャネル
ＴＦＴ１１６Ｐのゲートに低電位側黒電圧Ｖbk(-)を給
電すれば、ＰチャネルＴＦＴ１１６Ｐを介してデータ信
号ｄｊを画素容量ＣＬおよび蓄積容量ＣＳに書き込むこ
とができる。一方、データ信号ｄｊの電圧が低電位側黒
電圧Ｖbk(-)であったとすると、このときＮチャネルＴ
ＦＴ１１６Ｎのゲートに高電位側黒電圧Ｖbk(+)を給電
すれば、ＮチャネルＴＦＴ１１６Ｎを介してデータ信号
ｄｊを画素容量ＣＬおよび蓄積容量ＣＳに書き込むこと
ができる。

【００７５】まず、期間Ｔ０において、走査信号ＧＮ０
およびＧＰ０がアクティブになると、図１３に示す画素
１１０-1のＮチャネルＴＦＴ１１７ＮおよびＰチャネル
ＴＦＴ１１７Ｐがオン状態となり、画素容量ＣＬおよび
蓄積容量ＣＳへ白電圧Ｖwtが書き込まれる。この場合に
は、ＮチャネルＴＦＴ１１７Ｎのオン抵抗が十分低くな
るので、画素容量ＣＬおよび蓄積容量ＣＳに蓄積された
電荷は、ＮチャネルＴＦＴ１１７Ｎを介して放電され
る。これにより、画素１１０-1へデータ信号ｄｊが書き
込まれる前に、画素電極電圧ＰＸ(1,j)を白電圧Ｖwtに
リセットすることができる。

【００７６】そして、期間Ｔ１において、走査信号ＧＮ
１がアクティブになると、画素１１０-1のＮチャネルＴ
ＦＴ１１６ＮおよびＰチャネルＴＦＴ１１６Ｐがオン状
態となり、画素容量ＣＬおよび蓄積容量ＣＳにデータ信
号ｄｊが供給される。この期間Ｔ１におけるデータ信号
ｄｊは、図に示すように高電位側黒電圧Ｖbk(+)であ
る。この場合には、ＰチャネルＴＦＴ１１６Ｐのオン抵
抗が十分低くなるので、データ信号ｄｊがＰチャネルＴ
ＦＴ１１６Ｐを介して画素容量ＣＬおよび蓄積容量ＣＳ
に書き込まれる。

【００７７】このように本実施形態においては、リセッ
ト用のスイッチング素子としてＮチャネルＴＦＴおよび
ＰチャネルＴＦＴを使用するとともに、書き込み用のス
イッチング素子としてＮチャネルＴＦＴおよびＰチャネ
ルＴＦＴを使用したので、走査信号の振幅をデータ信号
の振幅と一致させることができる。この結果、液晶パネ
ル１００に高電位電圧Ｖgddと低電位電圧Ｖgssする必要
がなくなり、電源回路４００で発生させる電圧の種類を
減らすことが可能となる。さらに、各画素１１０を低振
幅の走査信号で駆動できるので、消費電力を低減するこ
とが可能となる。

【００７８】また、一般に、書き込み用のスイッチング
素子としていわゆる相補型伝送ゲートの構成を採用する
と、該伝送ゲートの入出力インピーダンスはゲート電圧
の中間電位近辺が最も高くなるから、白レベルＶwtの信
号が最も書き込みにくいことになる。しかし、上述した
構成および駆動方法を用いることにより、実質的に白レ
ベルＶwtの書き込み時間がおよそ倍になり、書き込みが
十分行えるようになる。白レベルと黒レベルの差（Ｖdp
＝Ｖbk(+)−ＶwtとＶdn＝Ｖwt−Ｖbk(-)）がＴＦＴの閾
値電圧（Ｖtn：ＮチャネルＴＦＴの閾値電圧、Ｖtp：同
ＰチャネルＴＦＴ）とが近いとき（Ｖdp≒Ｖtp、Ｖdn≒
Ｖtn）、本願の効果は極めて大きくなる。

【００７９】＜３．第３実施形態＞次に、第３実施形態
に係わる電気光学装置について説明する。第１および第
２実施形態の液晶パネル１００にあっては、フレーム毎
にすべての画素１１０に対してデータ信号の書き込みを
行ったが、第３実施形態に係わる電気光学装置は、電圧
の書き込みを行うかあるいは直前の電圧を保持するか
を、行単位で選択できるようになっている。

【００８０】この電気光学装置は、画素１１０の詳細な
構成、走査線１１２Ｎの他に走査線１１２Ｐおよびリセ
ット線１１２ＲＮを用いる点、走査線駆動回路１３０Ａ
の代わりに走査線駆動回路１３０Ｃを用いる点、電源回
路３００において低電位電圧Ｖgssを生成しない点、お
よびタイミング信号生成回路２００が生成する制御信号
が異なる点を除いて、第１実施形態の電気光学装置と同
様に構成されている。

【００８１】＜３−１：全体構成＞図１５は、第３実施
形態の液晶パネル１００の主要部を示すブロック図であ
る。この図に示すように、表示領域Ａには、走査線１１
２Ｎの他に、走査線１１２Ｐおよびリセット線１１２Ｒ
ＮがＸ方向に延在して形成されている。そして、各走査
線１１２Ｐには走査信号ＧＰ１〜ＧＰｍが供給され、リ
セット線１１２ＲＮにはリセット信号ＲＮ１〜ＲＮmが
走査線駆動回路１３０Ｃから供給される。

【００８２】＜３−２：走査線駆動回路＞図１６は、走
査線駆動回路１３０Ｃの構成を示す回路図である。走査
線駆動回路１３０Ｃは、ｍ個の単位回路Ｕｙ１〜Ｕｙ
ｍ、複数のアドレス線Ｌｙ、および信号線Ｌｃ、Ｌｄを
備える。アドレス線Ｌｙにはアドレス信号ＡＤＲＳ、信
号線Ｌｃにはイネーブル信号ＥＮ、信号線Ｌｄにはリセ
ットパルスＲＳＴが供給される。

【００８３】アドレス信号ＡＤＲＳは、表示領域Ａ中の
ある行を特定する。例えば、表示領域Ａが２５６行であ
るならば、アドレス信号ＡＤＲＳは、８ビットの信号で
ありアドレス線Ｌｙは８本となる。また、イネーブル信
号ＥＮは、データ信号の書き込みを許可するか否かを行
毎に指定するものであり、Ｈレベルでアクティブとな
る。このイネーブル信号ＥＮによって、ある行に属する
画素１１０についてデータ信号の書き込みを行う一方、
他の行に属する画素１１０についてはデータ信号の書き
込みを禁止することが可能となる。さらに、リセットパ
ルスＲＳＴは、１Ｈ周期のパルスであって、アドレス信
号ＡＤＲＳによって指定されるアドレスが変化するタイ
ミングに同期している。これらの制御信号は図示せぬタ
イミング信号生成回路２００によって生成される。

【００８４】次に、単位回路Ｕｙ１はデコーダＤＣＤ
１、Ｄフリップフロップ１３３、１３４、インバータ１
３５、ノア回路１３６、およびバッファ回路１３７Ａ、
１３８を備えている。このうち、バッファ回路１３７Ａ
には高電位側黒電圧Ｖbk(+)、および低電位側黒電圧Ｖb
k(-)が給電される一方、バッファ回路１３８は高電位電
圧Ｖgddおよび低電位側黒電圧Ｖbk(-)が給電される。そ
して、バッファ回路１３７Ａの出力信号振幅は、Ｖbk
(+)とＶbk(-)との間で振れ、バッファ回路１３８の出力
信号振幅は、ＶgddとＶbk(-)との間で振れる。

【００８５】デコーダＤＣＤ１は組み合わせ論理回路に
よって構成されている。デコーダＤＣＤ１は、アドレス
信号ＡＤＲＳをデコードして、Ｈレベルでアクティブと
なるデコード信号ｄｃｄ１を生成する。Ｄフリップフロ
ップ１３３は、イネーブル信号ＥＮをデコード信号ｄｃ
ｄ１の立ち上がりエッジでラッチして信号ＥＮＢ１１を
生成する。ノア回路１３６は、デコード信号ｄｃｄ１と
信号ＥＮＢ１１を反転した信号との論理和を反転して信
号ＲＳＳ１を生成する。

【００８６】上述したようにイネーブル信号ＥＮは、デ
ータ信号の書き込み許可を示す信号であるから、これを
デコード信号ｄｃｄ１によってラッチすることによっ
て、第１行の画素１１０についてデータ信号の書き込み
が許可されているかが判る。つまり、信号ＥＮＢ１１
は、第１行について書き込みが許可されている場合にア
クティブとなる。また、信号ＲＳＳ１は、第１行につい
て書き込みが許可されており、かつ、アドレス信号ＡＤ
ＲＳが第１行を指定する期間においてアクティブとな
る。バッファ１３８は、信号ＲＳＳ１を反転したものを
リセット信号ＲＮ１としてリセット線１１２ＲＮ−１に
供給する。したがって、第１行について書き込みを行う
場合には、必ずリセット信号ＲＮ１がアクティブとな
る。

【００８７】次に、Ｄフリップフロップ１３４は信号Ｅ
ＮＢ１１をデコード信号ｄｃｄ１の立ち下がりエッジで
ラッチして信号ＥＮＢ１２を生成する。したがって、ア
ドレス信号ＡＤＲＳが第１行を指定する期間が終了する
タイミングで信号ＥＮＢ１２はアクティブ（Ｈレベル）
となり、リセットパルスＲＳＴが供給されると非アクテ
ィブ（Ｌレベル）となる。上述したようにリセットパル
スＲＳＴは１Ｈ周期のパルスであるから、信号ＥＮＢ１
２は１Ｈ期間アクティブとなる。バッファ１３７Ａは、
信号ＥＮＢ１２を反転したものを走査信号ＧＰ１として
走査線１１２Ｐ−１に供給する一方、信号ＥＮＢ１２と
同相の走査信号ＧＮ１を走査線１１２Ｎ−１に供給す
る。したがって、リセット信号ＲＮ１のアクティブ期間
が終了すると、走査信号ＧＰ１、ＧＮ１がアクティブと
なる。なお、他の単位回路Ｕｙ２〜Ｕｙｍも、上述した
単位回路Ｕｙ１と同様に構成されている。

【００８８】ここで、走査線駆動回路１３０Ｃの動作を
具体的に説明する。図１７は走査線駆動回路１３０Ｃの
動作例を示すタイミングチャートである。この例では、
第１行、第ｍ行、第２行の順にアドレス信号ＡＤＲＳの
指定があり、第１フレーム（ｆ１）においては、第１行
と第２行についてデータ信号の書き込みを行い、第２フ
レーム（ｆ２）においては、第ｍ行についてデータ信号
の書き込みを行うものとする。

【００８９】まず、期間Ｔ０においてイネーブル信号Ｅ
Ｎとデコード信号ｄｃｄ１がアクティブになると、デコ
ード信号ｄｃｄ１の立ち上がりエッジに同期して信号Ｅ
ＮＢ１１がＨレベルとなる。そして、デコード信号ｄｃ
ｄ１と信号ＥＮＢ１１とに基づいて信号ＲＳＳ１が生成
される。この場合、信号ＲＳＳ１は期間Ｔ０においてア
クティブとなる。一方、信号ＥＮＢ１２はデコード信号
ｄｃｄ１の立ち下がりエッジで信号ＥＮＢ１１をラッチ
したものであるから、時刻ｔ１からＨレベルとなり、そ
の後、Ｈレベルを維持し、時刻ｔ２においてリセットパ
ルスＲＳＴがアクティブになると、ＨレベルからＬレベ
ルに遷移する。したがって、第１フレームにおいて、信
号ＥＮＢ１１（走査信号ＧＮ１）はアクティブとなる。

【００９０】また、期間Ｔ２においてイネーブル信号Ｅ
Ｎとデコード信号ｄｃｄｍがアクティブとなるので、上
述した信号ＥＮＢ１１と同様に、第１フレームにおいて
信号ＥＮＢ２２（走査信号ＧＮ１）はアクティブとな
る。一方、デコード信号ｄｃｄｍがアクティブとなる期
間Ｔ１においてイネーブル信号ＥＮは非アクティブとな
っている。このため、第１フレームにおいては信号ＥＮ
Ｂ２ｍ（走査信号ＧＮｍ）は非アクティブとなり、第ｍ
行の画素１１０にはデータ信号が書き込まれまいことに
なる。

【００９１】＜３−３：画素の構成およびデータ信号の
書き込み動作＞図１８は第３実施形態にかかる画素１１
０の詳細な構成を示す回路図であり、図１５に示す表示
領域Ａの左端の列から数えて第ｊ番目の列に該当する各
画素１１０-1〜１１０-mの構成を示すものである。ま
た、図１９は、イネーブル信号ＥＮがアクティブである
ときの画素１１０への書き込み動作を説明するためのタ
イミングチャートである。図２０は、イネーブル信号Ｅ
Ｎが非アクティブであるときの画素１１０への書き込み
動作を説明するためのタイミングチャートである。

【００９２】ここで、画素１１０-1は、書き込み用のス
イッチング素子として、ＮチャネルＴＦＴ１１６Ｎおよ
びＰチャネルＴＦＴ１１６Ｐを備え、また、リセット用
のスイッチング素子としてＮチャネルＴＦＴ１１７Ｎを
備える。

【００９３】まず、イネーブル信号ＥＮがアクティブの
場合を想定する。図１９に示すように期間Ｔ０におい
て、リセット信号ＲＮ１がアクティブになると、画素１
１０-1のＮチャネルＴＦＴ１１７Ｎがオン状態となり、
画素容量ＣＬおよび蓄積容量ＣＳへ白電圧Ｖwtが書き込
まれる。リセット信号ＲＮ１のＨレベルは、高電位側黒
電圧Ｖbk(+)よりも高い高電位電圧Ｖgddである。したが
って、この例では、画素電極電圧ＰＸ(1,j)の初期値は
低電位側黒電圧Ｖbk(-)であるが、高電位側黒電圧Ｖbk
(+)の場合にも十分書き込むことができる。これによ
り、画素１１０-1へデータ信号ｄｊが書き込まれる前
に、画素電極電圧ＰＸ(1,j)を白電圧Ｖwtにリセットす
ることができる。

【００９４】次に、期間Ｔ１において、走査信号ＧＮ１
およびＧＰ１がアクティブになると、画素１１０-1のＮ
チャネルＴＦＴ１１６ＮおよびＰチャネルＴＦＴ１１６
Ｐがオン状態となり、画素容量ＣＬおよび蓄積容量ＣＳ
にデータ信号ｄｊが供給される。この期間Ｔ１における
データ信号ｄｊは、図に示すように高電位側黒電圧Ｖbk
(+)である。この場合には、ＰチャネルＴＦＴ１１６Ｐ
のオン抵抗が十分低くなるので、データ信号ｄｊがＰチ
ャネルＴＦＴ１１６Ｐを介して画素容量ＣＬおよび蓄積
容量ＣＳに書き込まれる。

【００９５】走査信号ＧＮ１、ＧＰ１の振幅は、高電位
側黒電圧Ｖbk(+)と低電位側黒電圧Ｖbk(-)との間で振れ
る。一方、データ信号ｄｊは高電位側黒電圧Ｖbk(+)と
低電位側黒電圧Ｖbk(-)との２値を取り得るが、Ｎチャ
ネルＴＦＴ１１６ＮおよびＰチャネルＴＦＴ１１６Ｐは
相補的に動作する。このため、走査信号ＧＮ１、ＧＰ１
によって、データ信号ｄｊを画素容量ＣＬと蓄積容量Ｃ
Ｓに書き込むことができる。

【００９６】次に、イネーブル信号ＥＮが非アクティブ
の場合には、図２０に示すようにリセット信号ＲＮ１が
常にＨレベル（アクティブ）となる。したがって、Ｎチ
ャネルＴＦＴ１１７Ｎが常時オン状態となって、白電圧
Ｖwtが常時、画素容量ＣＬと蓄積容量ＣＳに書き込まれ
ることになる。このため、書き込みに用いる方のスイッ
チング素子であるＴＦＴのオフリーク電流が比較的大き
くとも、白レベルの印加電圧が変動することは無いの
で、再度白レベルの信号を書き直す必要が無い。

【００９７】このように本実施形態によれば、アドレス
信号ＡＤＲＳによって行を指定するとともにイネーブル
信号ＥＮによってデータ信号ｄｊの書き込みを行うか否
かを指定するようにしたので、書き換えが必要となる行
についてのみ、書き込みを行うことが可能となる。これ
により低消費電力化が図れる。

【００９８】＜４．第４実施形態＞次に、第４実施形態
に係わる電気光学装置について説明する。この電気光学
装置は、画素１１０の詳細な構成、リセット線１１２Ｒ
Ｎの他にリセット線１１２ＲＰを用いる点、走査線駆動
回路１３０Ｃの代わりに走査線駆動回路１３０Ｄを用い
る点、電源回路３００において高電位電圧Ｖgddを生成
しない点を除いて、第３実施形態の電気光学装置と同様
に構成されている。

【００９９】図２１は、第４実施形態の液晶パネル１０
０の主要部を示すブロック図である。この図に示すよう
に、表示領域Ａには、リセット線１１２ＲＮの他にリセ
ット線１１２ＲＰがＸ方向に延在して形成されている。
そして、リセット線１１２ＲＰにはリセット信号ＲＰ１
〜ＲＰmが走査線駆動回路１３０Ｄから供給される。

【０１００】走査線駆動回路１３０Ｄの詳細な構成を図
２２に示す。走査線駆動回路１３０Ｄが図１６に示す走
査線駆動回路１３０Ｃと相違するのは、バッファ回路１
３８の代わりにバッファ回路１３７Ｂを用いる点だけで
ある。バッファ回路１３７Ｂの詳細な構成はバッファ回
路１３７Ａと同様であり、そこには、高電位側黒電圧Ｖ
bk(+)と低電位側黒電圧Ｖbk(-)とが給電されるようにな
っている。したがって、本実施形態のリセット信号ＲＮ
１〜ＲＮｍおよびＲＰ１〜ＲＰｍは、Ｈレベルが高電位
側黒電圧Ｖbk(+)となる一方、Ｌレベルが低電位側黒電
圧Ｖbk(-)となる。なお、走査線駆動回路１３０Ｄの動
作は、図１７を参照しつつ説明した走査線駆動回路１３
０Ｃの動作と同様であるため、説明を省略する。

【０１０１】図２３は第４実施形態にかかる画素１１０
の詳細な構成を示す回路図であり、図２１に示す表示領
域Ａの左端の列から数えて第ｊ番目の列に該当する各画
素１１０-1〜１１０-mの構成を示すものである。また、
図２４にイネーブル信号ＥＮがアクティブの場合のタイ
ミングチャートを示す一方、図２５にイネーブル信号Ｅ
Ｎが非アクティブの場合のタイミングチャートを示す。
まず、第４実施形態の画素１１０が図１８に示す第３実
施形態の画素１１０と相違するのは、リセット用のスイ
ッチング素子として、ＮチャネルＴＦＴ１１７Ｎの他に
ＰチャネルＴＦＴ１１７Ｐを用いる点である。すなわ
ち、本実施形態では、ＮチャネルＴＦＴ１１７Ｎおよび
ＰチャネルＴＦＴ１１７Ｐの相補的な動作によって、白
電圧Ｖwtを画素容量ＣＬと蓄積容量ＣＳへ書き込むこと
になる。

【０１０２】このため、リセット信号ＲＮ１の他にリセ
ット信号ＲＰ１が必要となるが、これらの振幅は、図２
４に示すように、画素電極電圧ＰＸ(1,j)の取り得る最
大値である高電位側黒電圧Ｖbk(+)から、最小値である
低電位側黒電圧Ｖbk(-)まで振れれば足りる。

【０１０３】この結果、液晶パネル１００に高電位電圧
Ｖgddと低電位電圧Ｖgssする必要がなくなり、電源回路
４００で発生させる電圧の種類を減らすことが可能とな
る。さらに、各画素１１０を低振幅のリセット信号で駆
動できるので、消費電力を低減することが可能となる。

【０１０４】＜５．液晶パネルの機械的構成＞次に、上
述した各実施形態に用いる液晶パネルの構造について、
図２６および図２７を参照して説明する。ここで、図２
６は、液晶パネル１００の構成を示す平面図であり、図
２７は、図２６におけるＺ−Ｚ’線の断面図である。

【０１０５】これらの図に示されるように、液晶パネル
１００は、画素電極１１８などが形成された素子基板１
０１と、対向電極１０８などが形成された対向基板１０
２とが、互いにシール材１０４によって一定の間隙を保
って貼り合わせられるとともに、この間隙に電気光学材
料としての液晶１０５が挟持された構造となっている。
なお、実際には、シール材１０４には切欠部分があっ
て、ここを介して液晶１０５が封入された後、封止材１
０６により封止される。

【０１０６】ここで、素子基板１０１としては、ガラス
基板の他に半導体基板を用いることができる。また、上
述したように各画素１１０は複数のＴＦＴを備えるか
ら、透過型のパネルとすると、開口率が低下してしま
う。このため、画素電極１１８は、アルミニウムなどの
反射性金属によって形成し、液晶パネル１００を、反射
型として用いることが望ましい。これに対して、対向基
板１０２は、ガラスなどから構成されるので透明であ
る。

【０１０７】ここで、素子基板１０１の対向面であっ
て、シール材１０４の外側一辺においては、上述したデ
ータ線駆動回路１４０が形成されいる。さらに、この一
辺には複数の接続電極１０７が形成されており、そこに
はタイミング信号生成回路２００からの各種信号が供給
される。また、この一辺に隣接する２辺には、２個の走
査線駆動回路１３０が形成されている。なお、走査線１
１２に供給される走査信号の遅延が問題にならないので
あれば、走査線駆動回路１３０を片側１個だけに形成す
る構成でも良い。

【０１０８】一方、対向基板１０２の共通電極１０８
は、素子基板１０１との貼合部分における４隅のうち、
少なくとも１箇所において設けられた導通材によって、
素子基板１０１との電気的導通が図られている。ほか
に、対向基板１０２には、液晶パネル１００の用途に応
じて、例えば、第１に、ストライプ状や、モザイク状、
トライアングル状等に配列したカラーフィルタが設けら
れ、第２に、例えば、クロムやニッケルなどの金属材料
や、カーボンやチタンなどをフォトレジストに分散した
樹脂ブラックなどのブラックマトリクスが設けられ、第
３に、液晶パネル１００に光を照射するバックライトが
設けられる。特に色光変調の用途の場合には、カラーフ
ィルタは形成されずにブラックマトリクスが対向基板１
０２に設けられる。

【０１０９】くわえて、素子基板１０１および対向基板
１０２の対向面には、それぞれ所定の方向にラビング処
理された配向膜などが設けられる一方、その各背面側に
は配向方向に応じた偏光板（図示省略）がそれぞれ設け
られる。ただし、液晶１０５として、高分子中に微小粒
として分散させた高分子分散型液晶を用いれば、前述の
配向膜、偏光板等が不要となる結果、光利用効率が高ま
るので、高輝度化や低消費電力化などの点において有利
である。

【０１１０】なお、駆動回路１２０等の周辺回路の一部
または全部を、素子基板１０１に形成する代わりに、例
えば、ＴＡＢ（Tape Automated Bonding）技術を用いて
フィルムに実装された駆動用ＩＣチップを、素子基板１
０１の所定位置に設けられる異方性導電フィルムを介し
て電気的および機械的に接続する構成としても良いし、
駆動用ＩＣチップ自体を、ＣＯＧ（Chip On Grass）技
術を用いて、素子基板１０１の所定位置に異方性導電フ
ィルムを介して電気的および機械的に接続する構成とし
ても良い。

【０１１１】また、上述した実施形態ではアクティブマ
トリクス型液晶表示装置を一例として説明したが、これ
に限られず、ＳＴＮ（Super Twisted Nematic）液晶な
どを用いたパッシィブ型にも適用可能である。さらに、
電気光学材料としては、液晶のほかに、エレクトロルミ
ネッセンス素子などを用いて、その電気光学効果により
表示を行う表示装置にも適用可能である。すなわち、本
発明は、上述した液晶表示装置と類似の構成を有するす
べての電気光学装置に適用可能である。

【０１１２】＜６．電子機器＞次に、上述した液晶装置
を具体的な電子機器に用いた例のいくつかについて説明
する。 ＜６−１：プロジェクタ＞まず、実施形態に係る電気光
学装置をライトバルブとして用いたプロジェクタについ
て説明する。図２８は、このプロジェクタの構成を示す
平面図である。この図に示されるように、プロジェクタ
１１００内部には、偏光照明装置１１１０がシステム光
軸ＰＬに沿って配置している。この偏光照明装置１１１
０において、ランプ１１１２からの出射光は、リフレク
タ１１１４による反射で略平行な光束となって、第１の
インテグレータレンズ１１２０に入射する。これによ
り、ランプ１１１２からの出射光は、複数の中間光束に
分割される。この分割された中間光束は、第２のインテ
グレータレンズを光入射側に有する偏光変換素子１１３
０によって、偏光方向がほぼ揃った一種類の偏光光束
（ｓ偏光光束）に変換されて、偏光照明装置１１１０か
ら出射されることとなる。

【０１１３】さて、偏光照明装置１１１０から出射され
たｓ偏光光束は、偏光ビームスプリッタ１１４０のｓ偏
光光束反射面１１４１によって反射される。この反射光
束のうち、青色光（Ｂ）の光束がダイクロイックミラー
１１５１の青色光反射層にて反射され、反射型の電気光
学装置１００Ｂによって変調される。また、ダイクロイ
ックミラー１１５１の青色光反射層を透過した光束のう
ち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１
５２の赤色光反射層にて反射され、反射型の電気光学装
置１００Ｒによって変調される。一方、ダイクロイック
ミラー１１５１の青色光反射層を透過した光束のうち、
緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２
の赤色光反射層を透過して、反射型の電気光学装置１０
０Ｇによって変調される。

【０１１４】このようにして、電気光学装置１００Ｒ、
１００Ｇ、１００Ｂによってそれぞれ色光変調された赤
色、緑色、青色の光は、ダイクロイックミラー１１５
２、１１５１、偏光ビームスプリッタ１１４０によって
順次合成された後、投写光学系１１６０によって、スク
リーン１１７０に投写されることとなる。なお、電気光
学装置１００Ｒ、１００Ｇおよび１００Ｂには、ダイク
ロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、
Ｂの各原色に対応する光束が入射するので、カラーフィ
ルタは必要ない。

【０１１５】＜６−２：モバイル型コンピュータ＞次
に、上記電気光学装置を、モバイル型のパーソナルコン
ピュータに適用した例について説明する。図２９は、こ
のパーソナルコンピュータの構成を示す斜視図である。
図において、コンピュータ１２００は、キーボード１２
０２を備えた本体部１２０４と、表示ユニット１２０６
とから構成されている。この表示ユニット１２０６は、
先に述べた電気光学装置１００の前面にフロントライト
を付加することにより構成されている。

【０１１６】なお、この構成では、電気光学装置１００
を反射直視型として用いることになるので、画素電極１
１８において、反射光が様々な方向に散乱するように、
凹凸が形成される構成が望ましい。

【０１１７】＜６−３：携帯電話＞さらに、上記電気光
学装置を、携帯電話に適用した例について説明する。図
３０は、この携帯電話の構成を示す斜視図である。図に
おいて、携帯電話１３００は、複数の操作ボタン１３０
２のほか、受話口１３０４、送話口１３０６とともに、
電気光学装置１００を備えるものである。この電気光学
装置１００にも、必要に応じてその前面にフロントライ
トが設けられる。また、この構成でも、電気光学装置１
００が反射直視型として用いられることになるので、画
素電極１１８に凹凸が形成される構成が望ましい。

【０１１８】なお、電子機器としては、図２８〜図３０
を参照して説明した他にも、液晶テレビや、ビューファ
インダ型、モニタ直視型のビデオテープレコーダ、カー
ナビゲーション装置、ページャ、電子手帳、電卓、ワー
ドプロセッサ、ワークステーション、テレビ電話、ＰＯ
Ｓ端末、タッチパネルを備えた機器等などが挙げられ
る。そして、これらの各種電子機器に対して、実施形態
に係る電気光学装置が適用可能なのは言うまでもない。

【０１１９】

【発明の効果】以上説明したように本発明によれば、デ
ータ線に印加される信号が２値化されて、高品位な階調
表示が可能となる。また、簡易な構成で各種の液晶に対
応させることができる。

【図面の簡単な説明】

【図１】 本発明の第１実施形態に係わる電気光学装置
の電気的な構成を示すブロック図である。

【図２】 第１実施形態に係わる電気光学パネルに用い
る画素１１０の詳細な構成を示す回路図である。り、
（ａ）、（ｂ）、および（ｃ）は、同電気光学装置にお
けるＶon期間、Ｖoff期間およびサブフィールドの概念
を説明するための図である。

【図３】 液晶の電圧実効値と相対透過率との関係を示
す図である。

【図４】 画像データＤが３ビットである場合における
１フレームの分割の態様を示す図である。

【図５】 同電気光学装置におけるデータ線駆動回路１
４０の構成を示すブロック図である。

【図６】 データ線駆動回路１４０のセレクタＳＬＴ１
における選択動作を示す真理値表である。

【図７】 画像データＤと、ある画素１１０における画
素電極１１８への印加波形を示すタイミングチャートで
ある。

【図８】 走査線駆動回路１３０Ａの構成を示すブロッ
ク図である。

【図９】 同電気光学装置の動作を説明するためのタイ
ミングチャートである。

【図１０】 画素１１０への書き込み動作を説明するた
めのタイミングチャートである。

【図１１】 第２実施形態の液晶パネル１００の主要部
を示すブロック図である。

【図１２】 同実施形態の走査線駆動回路１３０Ｂの構
成を示す回路図である。

【図１３】 同実施形態にかかる画素１１０の詳細な構
成を示す回路図である。

【図１４】 同画素１１０への書き込み動作を説明する
ためのタイミングチャートである。

【図１５】 第３実施形態の液晶パネル１００の主要部
を示すブロック図である。

【図１６】 同実施形態の走査線駆動回路１３０Ｃの構
成を示す回路図である。

【図１７】 同走査線駆動回路１３０Ｃの動作例を示す
タイミングチャートである。

【図１８】 同実施形態にかかる画素１１０の詳細な構
成を示す回路図である。

【図１９】 イネーブル信号がアクティブの場合におけ
る画素１１０への書き込み動作を説明するためのタイミ
ングチャートである。

【図２０】 イネーブル信号が非アクティブの場合にお
ける画素１１０への書き込み動作を説明するためのタイ
ミングチャートである。

【図２１】 第４実施形態の液晶パネル１００の主要部
を示すブロック図である。

【図２２】 同実施形態の走査線駆動回路１３０Ｄの構
成を示す回路図である。

【図２３】 同実施形態にかかる画素１１０の詳細な構
成を示す回路図である。

【図２４】 イネーブル信号がアクティブの場合におけ
る画素１１０への書き込み動作を説明するためのタイミ
ングチャートである。

【図２５】 イネーブル信号が非アクティブの場合にお
ける画素１１０への書き込み動作を説明するためのタイ
ミングチャートである。

【図２６】 同液晶パネル１００の構造を示す平面図で
ある。

【図２７】 同液晶パネル１００の構造を示す断面図で
ある。

【図２８】 同電気光学装置を適用した電子機器の一例
たるプロジェクタの構成を示す断面図である。

【図２９】 同電気光学装置を適用した電子機器の一例
たるパーソナルコンピュータの構成を示す斜視図であ
る。

【図３０】 同電気光学装置を適用した電子機器の一例
たる携帯電話の構成を示す斜視図である。

【符号の説明】

１００……液晶パネル １１０……画素 １１２Ｎ、１１２Ｐ……走査線 １１４……データ線 ＳＬ……容量線 １１８……画素電極 ＣＳ……蓄積容量 １３０Ａ〜１３０Ｄ……走査線駆動回路 １４０……データ線駆動回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NA16 NC02 NC12 NC16 NC22 NC34 NC35 ND06 ND49 NE07 5C006 AF71 BB16 BC03 BC06 BC12 BC20 BF03 BF24 BF46 FA21 FA47 5C080 AA06 AA10 BB05 DD03 EE29 FF11 JJ02 JJ03 JJ04 JJ06

Claims (15)

【特許請求の範囲】
1. 【請求項１】 複数のデータ線と、複数の走査線とを備
   え、前記複数の走査線と前記複数のデータ線との交差に
   対応して複数の画素が配列された電気光学パネルであっ
   て、 前記画素は、 画素電極と対向電極との間に形成される画素容量と、 一のデータ線と前記画素電極との間に設けられ、一の走
   査線に供給される走査信号に基づいて、当該データ線に
   供給されるデータ信号を前記画素容量に書き込む書込手
   段と、 前記画素電極の電圧を予め定められたリセット電圧にリ
   セットするリセット手段とを備えた電気光学パネル。
2. 【請求項２】 前記データ信号の書き込みを許可する行
   を指示するイネーブル信号に基づいて、前記走査信号を
   前記複数の走査線のうち一部または全部に供給する走査
   手段を備えたことを特徴とする電気光学パネル。
3. 【請求項３】 複数の容量線を備え、 前記画素は、前記画素電極と一方の端子が接続され、前
   記容量線と他方の端子が接続される蓄積容量を備え、 前記書込手段は、一の前記データ線と前記画素電極との
   間に設けられ、一の前記走査線に供給される走査信号に
   基づいて、オン・オフが制御される第１スイッチング素
   子を備え、 前記リセット手段は、前記画素電極と前記容量線との間
   に設けられた第２スイッチング素子を備えることを特徴
   とする請求項１に記載の電気光学パネル。
4. 【請求項４】 前記第２スイッチング素子は、前記一の
   走査線と隣接する走査線に供給される走査信号に基づい
   て、オン・オフが制御されることを特徴とする請求項３
   に記載の電気光学パネル。
5. 【請求項５】 複数のリセット線を備え、 前記第２スイッチング素子は、前記リセット線に供給さ
   れるリセット信号に基づいて、オン・オフが制御される
   ことを特徴とする請求項３に記載の電気光学パネル。
6. 【請求項６】 複数の容量線を備え、 前記走査線は、２本で１組となって、各行の前記画素に
   走査信号と反転走査信号を供給し、 前記画素は、前記画素電極と一方の端子が接続され、前
   記容量線と他方の端子が接続される蓄積容量を備え、 前記書込手段は、一の前記データ線と前記画素電極との
   間に設けられ、ある組の走査信号に基づいて、オン・オ
   フが制御される第１Ｎチャネルトランジスタと、当該組
   の反転走査信号に基づいて、オン・オフが制御される第
   １Ｐチャネルトランジスタとを備え、 前記リセット手段は、前記画素電極と前記容量線との間
   に並列に設けられた第２Ｎチャネルトランジスタと第２
   Ｐチャネルトランジスタとを備えることを特徴とする請
   求項１に記載の電気光学パネル。
7. 【請求項７】 前記第２Ｎチャネルトランジスタは、当
   該画素を含む行を選択する直前に選択する行に供給され
   る走査信号に基づいて、オン・オフが制御され、前記第
   ２Ｐチャネルトランジスタは、当該走査信号に対応する
   反転走査信号に基づいてオン・オフが制御されることを
   特徴とする請求項６に記載の電気光学パネル。
8. 【請求項８】 各行の画素にリセット信号と反転リセッ
   ト信号を供給するリセット線の組を複数備え、 前記第２Ｎチャネルトランジスタは、前記リセット信号
   に基づいて、オン・オフが制御され、前記第２Ｐチャネ
   ルトランジスタは、当該リセット信号に対応する反転リ
   セット信号に基づいてオン・オフが制御されることを特
   徴とする請求項６に記載の電気光学パネル。
9. 【請求項９】 前記リセット電圧は前記対向電極の電圧
   と一致することを特徴とする請求項１乃至８のうちいず
   れか１項に記載した電気光学パネル。
10. 【請求項１０】 複数のデータ線と、複数の走査線と、
    複数のリセット線を備え、前記複数の走査線と前記複数
    のデータ線との交差に対応して複数の画素が配列された
    電気光学パネルに用いられ、選択すべき行を指定するア
    ドレス信号と前記データ線に供給されるデータ信号の書
    き込みを許可する行を指示するイネーブル信号とが外部
    から供給される走査線駆動回路であって、 各行に対応する単位回路を複数備え、 前記単位回路は、 前記アドレス信号をデコードしてデコード信号を出力す
    るデコーダと、 前記イネーブル信号と前記デコード信号とがともにアク
    ティブとなる期間においてアクティブとなるリセット信
    号を生成するリセット信号生成回路と、 前記リセット信号がアクティブから非アクティブに切り
    替わった後、ある期間だけアクティブとなる走査信号を
    生成する走査信号生成回路とを備えることを特徴とする
    走査線駆動回路。
11. 【請求項１１】 前記リセット信号生成回路は、 前記デコード信号がアクティブとなるタイミングで前記
    イネーブル信号をラッチして第１制御信号を生成する第
    １フリップフロップ回路と、 前記デコード信号と前記第１制御信号に基づいて前記リ
    セット信号を生成する第１生成回路とを備え、 前記走査信号生成回路は、 前記デコード信号がアクティブから非アクティブに切り
    替わるタイミングで前記第１制御信号をラッチし、その
    結果をある期間が経過した後にリセットする第２フリッ
    プフロップ回路と、 前記第２フリップフロップ回路の出力信号に基づいて前
    記走査信号を生成する第２生成回路とを備えることを特
    徴とする請求項１０に記載の走査線駆動回路。
12. 【請求項１２】 前記リセット信号生成回路は、前記リ
    セット信号の他に前記リセット信号を反転した反転リセ
    ット信号を生成し、 前記走査信号生成回路は、前記走査信号の他に前記走査
    信号を反転した反転走査信号を生成することを特徴とす
    る請求項１１に記載の走査線駆動回路。
13. 【請求項１３】 複数のデータ線と、複数の走査線と、
    前記複数の走査線と前記複数のデータ線との交差に対応
    して配置された複数の画素とを有し、各画素は、画素電
    極と、前記画素電極に電圧を書き込む書込手段と、前記
    画素電極の電圧を予め定められたリセット電圧にリセッ
    トするリセット手段とを備える電気光学パネルの駆動方
    法であって、 前記リセット手段を用いて、前記画素電極の電圧を前記
    リセット電圧にリセットするリセット段階と、 前記走査線に走査信号を供給することによって前記書込
    手段を制御して、前記データ線を介して供給されるデー
    タ信号を前記画素電極に書き込む書込段階とを備えるこ
    とを特徴とする電気光学パネルの駆動方法。
14. 【請求項１４】 前記書込段階は、一部の行に属する画
    素に対してのみ行う一方、他の行に属する画素について
    は、前記リセット手段を用いて、前記画素電極の電圧を
    前記リセット電圧に常時リセットすることを特徴とする
    請求項１３に記載の電気光学パネルの駆動方法。
15. 【請求項１５】 請求項１乃至８のうちいずれか１項に
    記載した電気光学パネルを備えることを特徴とする電子
    機器。